uart_rx: ein prozessmodell. spart weitere 3 logic elements :P
[hwmod.git] / doc /
drwxr-xr-x   ..
-rw-r--r-- 97702 1164pkg.pdf
-rw-r--r-- 32616 BCD2BIN.pdf
-rw-r--r-- 20929 Board_Pinout.pdf
-rw-r--r-- 4988451 Digital Logic & Microprocessor Design With VHDL - Hwang.pdf
-rw-r--r-- 53760 HwMod-Spezifikation.doc
-rw-r--r-- 88692 HwMod-Spezifikation.pdf
-rw-r--r-- 461401 MJL_Stratix_Data_Sheet.pdf
-rw-r--r-- 4191056 The Designer's Guide to VHDL, Volume 3.pdf
-rw-r--r-- 1605346 digitaldesignskriptum_win.pdf
-rw-r--r-- 9988 division.pdf
-rw-r--r-- 242513 exercise.pdf
drwxr-xr-x - folien
-rw-r--r-- 141930 hwmod_ipcores.pdf
-rw-r--r-- 26397 ipcores-source.zip
drwxr-xr-x - modelsim
drwxr-xr-x - review
-rw-r--r-- 10322497 stratix_handbook.pdf
-rw-r--r-- 128648 vhdl_ref.pdf