uart_rx: ein prozessmodell. spart weitere 3 logic elements :P
[hwmod.git] / doc / folien /
drwxr-xr-x   ..
-rw-r--r-- 157333 01_IntroductionHwMod10.pdf
-rw-r--r-- 436153 02_Overview.pdf
-rw-r--r-- 2045250 03_Hardware_Description.pdf
-rw-r--r-- 2076672 03_Hardware_Description.ppt
-rw-r--r-- 326943 04_VHDL_Grundelemente.pdf
-rw-r--r-- 509952 04_VHDL_Grundelemente.ppt
-rw-r--r-- 337091 05_VHDL_Architecture.pdf
-rw-r--r-- 501905 06_VHDL_Syntax.pdf
-rw-r--r-- 412990 07_VHDL_Synthesis.pdf
-rw-r--r-- 343218 08_VHDL_Advanced_Synthesis.pdf
-rw-r--r-- 4893859 09_Verification.pdf
-rw-r--r-- 1441280 09_Verification.ppt