uart_rx: ein prozessmodell. spart weitere 3 logic elements :P

spartan3e: init fix fuer display und dem vga-ipcore

parser: unnoetiges signal entfernt

logic: 2993 -> 2980

abgabe: loesche die TODO raus :)

pc-com: tx_done_* ist unnoetig bzw. verzoegert das ganze sogar

pc-com: dumpen bei zeichen 'A' -- geht mit minicom als auch mit cat

pc-com: geht jetzt zumindest mit minicom auch.

trotzdem ein komisches verhalten (bei minicom als auch bei cat):
- eine rechnung eingeben
- dumpen -> ausgabe wie erwartet
- 2xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 3xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 4xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 5xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- zweite rechnung eingeben
- dumpen -> ausgabe wie erwartet
- 2xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 3xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 4xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- dritte rechnung eingeben
- dumpen -> ausgabe wie erwartet
- 2xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- 3xdumpen -> erstes zeichen der ersten berechnung fehlt (sonst wie erwartet)
- usw...

das erste zeichen fehlt wirklich immer nur bei der ersten berechnung (das is
kein C/P-fehler)!

=> fehler in der state-maschine? aber wo? :(

TODO:
- bug finden, vllt mit simulation

logic elements atm: 2971

pc-com: nur dumpen bei enter und ein state removed

logic: 2993

spartan3e: hier auch components verwenden... (hab ich vergessen)

allgemein: components fuer die module

pc-com: zeilennummer auch ausgeben

logic: 2978

screenshots: beh_{display,scanner,uart_tx}

parser: blanks nach dem ergebnis rausschreiben... macht es fuer pc-com einfacher

... rs232 output schaut mal sehr gut aus :)

pc-com: new line und carrige return

pc_com: p_busy ist unnoetig und noch ein paar kleinere fehler ausgebessert

... beh_history dauert jetzt wirklich *lang* (ich schaetz so 15-20mins hat es
jetzt bei mir gebraucht)

logic: 2949

allgemein: konstanten verwenden

den punkt "- gen_pkg: unsigned fuer hspalte, hzeile" hab ich verworfen weil es zu
viel "breakt"

logic elements atm: 2947

spartan3e: mapping fuer pc-komm

uart_tx: jaja, 0x42 (= b"0100 0010", 'B') ist kein gutes zeichen zum UART testen ;)

removed rx_ keypressed

inserting a dummy state

first data receive, data garbage

implemented busy state

this is basically to see if the arbiter works correctly and it enters a busy state
after the fetch was accepted.

beautify

added waiting states to pccom

updated todo

cleanup pc communication

cleanup of warnings and latches and possible gated clocks

added pc_communication and btn_a to quartus project

added pc_communication and uart_tx to beh_history

added pc-communication to history

fixed timing and registers

introduced pc_com query

todo: update

quickfix

moved constants to generic package

slightly modified history file

Statemachine now returns to idle.

The state machine now is capable to stop dumping memory.

fixed sim that always assigned the same char

First working version with beh simulation

simulation now runs up to the point where everything is dumped.

fixed testbench anomaly

fixed processes to be never rerunning an use loops instead, this makes the code less messy

Merge branch 'master' of git@wien.tomnetworks.com:hwmod

beh_history: bla, was hatten wir heute gelernt? signale mehrfach treiben ist boese!

spartan3e: pinmapping fuer uart

uart_rx: bitorder fail

Merge branch 'master' of git@wien.tomnetworks.com:hwmod

uart-testing: testbench fuer loopback

rs232: mapping fuer uart

uart_tx: testbench done

uart_tx: WIP, todo: testbench

Merge branch 'master' of git@wien.tomnetworks.com:hwmod

uart_rx: rewrite inkl. testbench

removed unresolvedness of some signals and multiple sources

made small changed to testing code

small bugfixes that resolve signal instabilities where needed

add a test file to actually run all this

make get a real flip flop

this is just going from idle to fetch by now

pc and uart compile

initial files of pc_communication

display: fuer istate wird nun auch ein enum verwendet
testbench_{scanner,history}: da recht aehnlicher aufbau, zwei funktionen in
gen_pkg.vhd ausgelagert.

logic elements: 2705 -> 2703

makefile fuer abgabe archiv

parser: kleinere anpassungen. eine aenderung verursacht zwar mehr logic
elements, wird aber verstaendlicher...

logic elements: 2715 -> 2705

alu: weniger logic elemente dafuer mehr taktzyklen noetig (= egal)

logic elements: 3002 -> 2715

parser: refactor (von drei auf zwei prozess-modell)
logic elements: 3029 -> 3002

alu: refactor von drei prozessmodell auf zwei prozessmodell

von 3030 auf 3029 logic elements :P

scanner: beh- und post-tb angepasst

history: anmerkung update

scanner: akzeptiere auch keycodes die sinn machen die nicht vom numpad kommen

scanner: rewrite fuer key-pressed only. TODO: testbench

quartus/makefile: fails ausgebessert

postlayoutsim: alu gefixt und parser hinzugefuegt, inkl. screenshots

todo: update

makefile: coverage aktivieren wenn @ tilab

debouncing sys_res_n

pll: warning fix

spec: update

history: clear ram on reset
history: quartuswarning fix fuer RAM (aber nicht alle warnings eliminiert)
history/display: handling bei > 50 eingaben, dazu muss auch vor jeder neuen
eingabe der speicherbereich der verwendet werden soll, gecleart werden

history: bugfix fuer leere eingabe

hintergrund: die internen counter fuer parser wurden an der falschen stelle resettet.

display: bei nullbyte space bitte!

display: farben ftw

display: $PS1 done. logic usage freundlich ;)

display: ergebnis mit '> ' prefix

display: vorbereitungen fuer eine art $PS1 :p

alu: logic cells von 1054 auf 1021 minimiert

alu: bessere find_msb, von 1295 auf 1054 logic cells (fuer alu)

parser/alu: extrem mega super sonderfall bugfix

parser: overflow fix

parser: testfaelle an neue fehlermeldungen angepasst

spec: ups @ makefile

gesamt: parser ins historymodul eingebaut und es geht, YEAH! :)

quartus spuckt folgende werte fuer das design aus:
logic elements: 2988
dsp block 9-bit elements: 8/48
ueber max_freq aeussert sich quartus nicht (ich frag mich grad warum...
vielleicht liegts an der web-edition)

zitat aus einer mail vom jakob (bezueglich logic elements):
Bei den Logic Elements halten wir folgende Grenzen für sinnvoll:

< 3000 sehr gut
3000-5000 ok
5000-9000 geht so
> 9000 nicht ok

history/display: nach d_new_result = '1' werden die naechsten 70 bytes vom display
angefordert um das ergebnis auszulesen. momentan wird jedes byte im speicher mit
dem zeichen 'A' initialisiert und daher werden nach dem druecken von ENTER
70x'A' ausgegeben. Naechster Schritt: parser einbauen :)

spartan3e: reset-button

history: maximal 70 zeichen eingabe

history/display: backspace logic

spec: statemachines als pdf... auch wenns weh tut, sry :/

... ich brachte es zwar zum kompilieren im tilab, aber es war ned das was es
sein sollte :(

display/history: unnoetiges weg, kthx

spartan3e: skript fuer non-prom-programming

history: testbench mit scanner und display instanz erweitert

display: arbeitet endlich wie gewuenscht