src/TODO

   1 - debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
   2   hernehmen
   3
   4
   5 - rs232/pc-kommunikation: RAM dumpen
   6
   7
   8 - uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
   9
  10
  11 - postlayout: nochmal testen obs im tilab wirklich ned geht.
  12
  13 == BUGS ==
  14 - warum ist in beh_history s_done und finished manchmal 'X'?
  15
  16
  17 == low prio ==
  18 - logic elements eliminieren
  19
  20 == jakob/thomas fragen ==
  21 - sram warning @ quartus
  22 - coverage fuer abgabe noetig?
  23 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
  24 - wie detailiert muessen die screenshots der simulationen sein?
  25 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
  26   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
  27
  28
  29 == FAQ =
  30 Q: wo sieht man f_max im quartus?
  31 A: in der project_gen.tcl die zeile
  32         > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
  33    entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
  34    timing report ersichtlich sein.