src/mainboard/nokia/ip530/devicetree.cb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2010 Marc Bertens <mbertens@xs4all.nl>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 chip northbridge/intel/i440bx           # Northbridge
  22   device lapic_cluster 0 on             # (L)APIC cluster
  23     chip cpu/intel/socket_PGA370        # CPU socket
  24       device lapic 0 on end             # Local APIC of the CPU
  25     end
  26   end
  27   device pci_domain 0 on                # PCI domain
  28     device pci 0.0 on end               # Host bridge
  29     device pci 1.0 on end               # PCI/AGP bridge
  30     chip southbridge/intel/i82371eb     # Southbridge
  31       device pci f.0 on
  32         chip southbridge/ti/pci1x2x
  33              device pci 00.0 on
  34                         subsystemid 0x13b8 0x0000
  35              end
  36              register "scr" = "0x08449060"
  37              register "mrr" = "0x00007522"
  38         end
  39       end
  40       device pci 7.0 on                 # ISA bridge
  41         chip superio/smsc/smscsuperio   # Super I/O (SMSC FDC37B787)
  42           device pnp 3f0.0 off end      # Floppy (No connector)
  43           device pnp 3f0.3 off end      # Parallel port (No connector)
  44           device pnp 3f0.4 on           # COM1
  45             io 0x60 = 0x3f8
  46             irq 0x70 = 4
  47           end
  48           device pnp 3f0.5 on           # COM2 / IR
  49             io 0x60 = 0x2f8
  50             irq 0x70 = 3
  51           end
  52           device pnp 3f0.6 on           # RTC
  53             irq 0x63 = 0x72
  54           end
  55           device pnp 3f0.7 off          # PS/2 keyboard / mouse (No connector)
  56           end
  57           device pnp 3f0.8 on           # AUX I/O
  58             irq 0x24 = 0x84             # OSC
  59
  60             irq 0xB2 = 0x0C             # Soft power status 1
  61             irq 0xB3 = 0x05             # Soft power status 2
  62             irq 0xC0 = 0x03             # IRQ MUX control
  63
  64             irq 0xC8 = 0x10             # GP50 = (I/O) output = Flashrom enable
  65             irq 0xCA = 0x09             # GP52 = IRQ8 (output)
  66             irq 0xCB = 0x01             # GP53 = nROMCS (output)
  67             irq 0xCC = 0x11             # GP54 = (I/O) input
  68             irq 0xF9 = 0x00             # read/write GP5x lines (0x1C)
  69
  70             irq 0xD0 = 0x08             # GP60 = IRQ1
  71             irq 0xD1 = 0x08             # GP61 = IRQ3
  72             irq 0xD2 = 0x08             # GP62 = IRQ4
  73             irq 0xD3 = 0x11             # GP63 = (I/O) input = JP901 on board
  74             irq 0xD4 = 0x11             # GP64 = (I/O) input
  75             irq 0xD5 = 0x11             # GP65 = (I/O) input
  76             irq 0xD6 = 0x08             # GP66 = IRQ8
  77             irq 0xD7 = 0x11             # GP67 = (I/O) input
  78             irq 0xFA = 0x00             # read/write GP6x lines (0x88)
  79
  80             irq 0xE0 = 0x00             # GP10 (I/O) = output
  81             irq 0xE1 = 0x01             # GP11 (I/O) = input
  82             irq 0xE2 = 0x08             # GP12 = P17
  83             irq 0xE3 = 0x00             # GP13 (I/O) = output = LED fault on front, active low
  84             irq 0xE4 = 0x00             # GP14 (I/O) = output
  85             irq 0xE5 = 0x00             # GP15 (I/O) = output
  86             irq 0xE6 = 0x01             # GP16 (I/O) = input = JP900 on board, low on short, high on open
  87             irq 0xE7 = 0x00             # GP17 (I/O) = output = LED alert on front, active low
  88             irq 0xF6 = 0xFF             # read/write GP1x lines (0xCA)
  89
  90             irq 0xEF = 0x00             # GP_INT2 disable
  91             irq 0xF0 = 0x00             # GP_INT1 disable
  92             irq 0xF1 = 0x00             # WDT_UNITS
  93             irq 0xF2 = 0x00             # WDT_VAL
  94             irq 0xF3 = 0x00             # WDT_CFG
  95             irq 0xF4 = 0x20             # WDT_CTRL (stop-cnt)
  96           end
  97           device pnp 3f0.a off          # ACPI (No support yet)
  98             # irq 0x60 = 0x0C
  99             # irq 0x61 = 0x80
 100           end
 101         end
 102       end
 103       device pci 7.1 on end             # IDE
 104       device pci 7.2 off end            # USB (No connector)
 105       device pci 7.3 off end            # ACPI (No support yet)
 106       register "ide0_enable" = "1"
 107       register "ide1_enable" = "1"
 108       register "ide_legacy_enable" = "1"
 109       # Disable UDMA/33 for lower speed if your IDE device(s) don't support it.
 110       register "ide0_drive0_udma33_enable" = "1"
 111       register "ide0_drive1_udma33_enable" = "1"
 112       register "ide1_drive0_udma33_enable" = "1"
 113       register "ide1_drive1_udma33_enable" = "1"
 114     end
 115   end
 116 end