src/config.h

   1 #ifndef __CONFIG_H
   2 #define __CONFIG_H
   3
   4 // Configuration definitions.
   5
   6 //#define CONFIG_APPNAME  "QEMU"
   7 //#define CONFIG_CPUNAME8 "QEMUCPU "
   8 //#define CONFIG_APPNAME6 "QEMU  "
   9 //#define CONFIG_APPNAME4 "QEMU"
  10 #define CONFIG_APPNAME  "Bochs"
  11 #define CONFIG_CPUNAME8 "BOCHSCPU"
  12 #define CONFIG_APPNAME6 "BOCHS "
  13 #define CONFIG_APPNAME4 "BXPC"
  14
  15 // Configure for use with KVM.
  16 #define CONFIG_KVM 0
  17 // Configure as a coreboot payload.
  18 #define CONFIG_COREBOOT 0
  19
  20 // Control how verbose debug output is.
  21 #define CONFIG_DEBUG_LEVEL 1
  22
  23 // Send debugging information to serial port
  24 #define CONFIG_DEBUG_SERIAL 0
  25
  26 // Support for int13 floppy drive access
  27 #define CONFIG_FLOPPY_SUPPORT 1
  28 // Support for IDE disk code
  29 #define CONFIG_ATA 1
  30 // Use 32bit PIO accesses on ATA (minor optimization on PCI transfers)
  31 #define CONFIG_ATA_PIO32 0
  32 // Support for booting from a CD
  33 #define CONFIG_CDROM_BOOT 1
  34 // Support for emulating a boot CD as a floppy/harddrive
  35 #define CONFIG_CDROM_EMU 1
  36 // Support int 1a/b1 PCI BIOS calls
  37 #define CONFIG_PCIBIOS 1
  38 // Support int 15/53 APM BIOS calls
  39 #define CONFIG_APMBIOS 1
  40 // Support PnP BIOS entry point.
  41 #define CONFIG_PNPBIOS 1
  42 // Support int 19/18 system bootup support
  43 #define CONFIG_BOOT 1
  44 // Support int 14 serial port calls
  45 #define CONFIG_SERIAL 1
  46 // Support int 17 parallel port calls
  47 #define CONFIG_LPT 1
  48 // Support int 16 keyboard calls
  49 #define CONFIG_KEYBOARD 1
  50 // Support calling int155f on each keyboard event
  51 #define CONFIG_KBD_CALL_INT15_4F 1
  52 // Support for int15c2 mouse calls
  53 #define CONFIG_PS2_MOUSE 1
  54 // If the target machine has multiple independent root buses, the
  55 // extra buses may be specified here.
  56 #define CONFIG_PCI_ROOT1 0x00
  57 #define CONFIG_PCI_ROOT2 0x00
  58 // Support finding and running option roms during post.
  59 #define CONFIG_OPTIONROMS 1
  60 // Set if option roms are already copied to 0xc0000-0xf0000
  61 #define CONFIG_OPTIONROMS_DEPLOYED 1
  62 // When option roms are not pre-deployed, SeaBIOS can copy an optionrom
  63 // from flash for up to 2 devices.
  64 #define OPTIONROM_BDF_1 0x0000
  65 #define OPTIONROM_MEM_1 0x00000000
  66 #define OPTIONROM_BDF_2 0x0000
  67 #define OPTIONROM_MEM_2 0x00000000
  68 // Support an interactive boot menu at end of post.
  69 #define CONFIG_BOOTMENU 1
  70
  71 // Support generation of a PIR table in 0xf000 segment (for emulators)
  72 #define CONFIG_PIRTABLE 1
  73 // Support generation of MPTable (for emulators)
  74 #define CONFIG_MPTABLE 1
  75 // Support generation of SM BIOS tables (for emulators)
  76 #define CONFIG_SMBIOS 1
  77 // Support finding a UUID (for smbios) via "magic" outl sequence.
  78 #define CONFIG_UUID_BACKDOOR 1
  79 // Support generation of ACPI tables (for emulators)
  80 #define CONFIG_ACPI 1
  81 // Support bios callbacks specific to via vgabios.
  82 #define CONFIG_VGAHOOKS 0
  83 // Support S3 resume handler.
  84 #define CONFIG_S3_RESUME 1
  85 // define it if the (emulated) hardware supports SMM mode
  86 #define CONFIG_USE_SMM 1
  87 // Maximum number of map entries in the e820 map
  88 #define CONFIG_MAX_E820 32
  89 // Space to reserve in f-segment for run-time built bios tables.
  90 #define CONFIG_MAX_BIOSTABLE 2048
  91
  92 #define CONFIG_MAX_ATA_INTERFACES 4
  93 #define CONFIG_MAX_ATA_DEVICES  (CONFIG_MAX_ATA_INTERFACES*2)
  94
  95 #define CONFIG_ACPI_DATA_SIZE 0x00010000L
  96
  97 #define CONFIG_MODEL_ID      0xFC
  98 #define CONFIG_SUBMODEL_ID   0x00
  99 #define CONFIG_BIOS_REVISION 0x01
 100
 101 // Various memory addresses used by the code.
 102 #define BUILD_STACK_ADDR          0x7c00
 103 #define BUILD_S3RESUME_STACK_ADDR 0x1000
 104 #define BUILD_AP_BOOT_ADDR        0x10000
 105 #define BUILD_BIOS_ADDR           0xf0000
 106 #define BUILD_BIOS_SIZE           0x10000
 107 // 64 KB used to copy the BIOS to shadow RAM
 108 #define BUILD_BIOS_TMP_ADDR       0x30000
 109
 110 #define BUILD_APIC_ADDR           0xfee00000
 111 #define BUILD_IOAPIC_ADDR         0xfec00000
 112
 113 #define BUILD_SMM_INIT_ADDR       0x38000
 114 #define BUILD_SMM_ADDR            0xa8000
 115 #define BUILD_SMM_SIZE            0x8000
 116
 117 // Important real-mode segments
 118 #define SEG_IVT      0x0000
 119 #define SEG_BDA      0x0040
 120 #define SEG_BIOS     0xf000
 121
 122 // Segment definitions in protected mode (see rombios32_gdt in misc.c)
 123 #define SEG32_MODE32_CS    (1 << 3)
 124 #define SEG32_MODE32_DS    (2 << 3)
 125 #define SEG32_MODE16_CS    (3 << 3)
 126 #define SEG32_MODE16_DS    (4 << 3)
 127 #define SEG32_MODE16BIG_CS (5 << 3)
 128 #define SEG32_MODE16BIG_DS (6 << 3)
 129
 130 // Debugging levels.  If non-zero and CONFIG_DEBUG_LEVEL is greater
 131 // than the specified value, then the corresponding irq handler will
 132 // report every enter event.
 133 #define DEBUG_ISR_02 1
 134 #define DEBUG_HDL_05 1
 135 #define DEBUG_ISR_08 20
 136 #define DEBUG_ISR_09 9
 137 #define DEBUG_ISR_0e 9
 138 #define DEBUG_HDL_10 20
 139 #define DEBUG_HDL_11 1
 140 #define DEBUG_HDL_12 1
 141 #define DEBUG_HDL_13 10
 142 #define DEBUG_HDL_14 1
 143 #define DEBUG_HDL_15 9
 144 #define DEBUG_HDL_16 9
 145 #define DEBUG_HDL_17 1
 146 #define DEBUG_HDL_18 1
 147 #define DEBUG_HDL_19 1
 148 #define DEBUG_HDL_1a 9
 149 #define DEBUG_HDL_40 1
 150 #define DEBUG_ISR_70 9
 151 #define DEBUG_ISR_74 9
 152 #define DEBUG_ISR_75 1
 153 #define DEBUG_ISR_76 10
 154 #define DEBUG_ISR_hwpic1 5
 155 #define DEBUG_ISR_hwpic2 5
 156 #define DEBUG_HDL_pnp 1
 157
 158 #endif // config.h