1 - pc-kommunikation: ein wait state fehlt warum es momentan zu komischem
2 verhalten in der state machine kommt.
4 - rs232/pc-kommunikation: RAM dumpen
7 - logic elements eliminieren
9 == jakob/thomas fragen ==
10 - sram warning @ quartus => duerfen wir ignorieren
12 - coverage fuer abgabe noetig? => nein
14 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
15 ahnung, wenns geht minimalbeispiel machen
17 - wie detailiert muessen die screenshots der simulationen sein? => man soll was
18 erkennen und erklaeren koennen dazu.
20 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
21 instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
22 => deprecated und man soll mindestens component definitionen fuer alle module
25 - postlayout: geht im tilab nicht... reicht screenshot? => ja
30 Q: wo sieht man f_max im quartus?
31 A: in der project_gen.tcl die zeile
32 > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
33 entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
34 timing report ersichtlich sein.