1 - debounce fuer btnA -- einfach die debounce entity vom example hernehmen
4 - rs232/pc-kommunikation: RAM dumpen
7 - gen_pkg: unsigned fuer hspalte, hzeile
10 - warum ist in beh_history s_done und finished manchmal 'X'?
14 - logic elements eliminieren
16 == jakob/thomas fragen ==
17 - sram warning @ quartus
18 - coverage fuer abgabe noetig?
19 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
20 - wie detailiert muessen die screenshots der simulationen sein?
21 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
22 instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
23 - postlayout: geht im tilab nicht... reicht screenshot?
28 Q: wo sieht man f_max im quartus?
29 A: in der project_gen.tcl die zeile
30 > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
31 entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
32 timing report ersichtlich sein.