demo/src/pll.cmp

   1 --Copyright (C) 1991-2008 Altera Corporation
   2 --Your use of Altera Corporation's design tools, logic functions
   3 --and other software and tools, and its AMPP partner logic
   4 --functions, and any output files from any of the foregoing
   5 --(including device programming or simulation files), and any
   6 --associated documentation or information are expressly subject
   7 --to the terms and conditions of the Altera Program License
   8 --Subscription Agreement, Altera MegaCore Function License
   9 --Agreement, or other applicable license agreement, including,
  10 --without limitation, that your use is for the sole purpose of
  11 --programming logic devices manufactured by Altera and sold by
  12 --Altera or its authorized distributors.  Please refer to the
  13 --applicable agreement for further details.
  14
  15
  16 component pll
  17         PORT
  18         (
  19                 inclk0          : IN STD_LOGIC  := '0';
  20                 c0              : OUT STD_LOGIC
  21         );
  22 end component;