util/inteltool/pcie.c

   1 /*
   2  * inteltool - dump all registers on an Intel CPU + chipset based system.
   3  *
   4  * Copyright (C) 2008 by coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  18  */
  19
  20 #include <stdio.h>
  21 #include <stdlib.h>
  22 #include "inteltool.h"
  23
  24 /*
  25  * Egress Port Root Complex MMIO configuration space
  26  */
  27 int print_epbar(struct pci_dev *nb)
  28 {
  29         int i, size = (4 * 1024);
  30         volatile uint8_t *epbar;
  31         uint64_t epbar_phys;
  32
  33         printf("\n============= EPBAR =============\n\n");
  34
  35         switch (nb->device_id) {
  36         case PCI_DEVICE_ID_INTEL_82945GM:
  37         case PCI_DEVICE_ID_INTEL_82945P:
  38         case PCI_DEVICE_ID_INTEL_82975X:
  39                 epbar_phys = pci_read_long(nb, 0x40) & 0xfffffffe;
  40                 break;
  41         case PCI_DEVICE_ID_INTEL_PM965:
  42                 epbar_phys = pci_read_long(nb, 0x40) & 0xfffffffe;
  43                 epbar_phys |= ((uint64_t)pci_read_long(nb, 0x44)) << 32;
  44                 break;
  45         case PCI_DEVICE_ID_INTEL_82810:
  46         case PCI_DEVICE_ID_INTEL_82810DC:
  47                 printf("This northbrigde does not have EPBAR.\n");
  48                 return 1;
  49         default:
  50                 printf("Error: Dumping EPBAR on this northbridge is not (yet) supported.\n");
  51                 return 1;
  52         }
  53
  54         epbar = map_physical(epbar_phys, size);
  55
  56         if (epbar == NULL) {
  57                 perror("Error mapping EPBAR");
  58                 exit(1);
  59         }
  60
  61         printf("EPBAR = 0x%08llx (MEM)\n\n", epbar_phys);
  62         for (i = 0; i < size; i += 4) {
  63                 if (*(uint32_t *)(epbar + i))
  64                         printf("0x%04x: 0x%08x\n", i, *(uint32_t *)(epbar+i));
  65         }
  66
  67         unmap_physical((void *)epbar, size);
  68         return 0;
  69 }
  70
  71 /*
  72  * MCH-ICH Serial Interconnect Ingress Root Complex MMIO configuration space
  73  */
  74 int print_dmibar(struct pci_dev *nb)
  75 {
  76         int i, size = (4 * 1024);
  77         volatile uint8_t *dmibar;
  78         uint64_t dmibar_phys;
  79
  80         printf("\n============= DMIBAR ============\n\n");
  81
  82         switch (nb->device_id) {
  83         case PCI_DEVICE_ID_INTEL_82945GM:
  84         case PCI_DEVICE_ID_INTEL_82945P:
  85         case PCI_DEVICE_ID_INTEL_82975X:
  86                 dmibar_phys = pci_read_long(nb, 0x4c) & 0xfffffffe;
  87                 break;
  88         case PCI_DEVICE_ID_INTEL_PM965:
  89                 dmibar_phys = pci_read_long(nb, 0x68) & 0xfffffffe;
  90                 dmibar_phys |= ((uint64_t)pci_read_long(nb, 0x6c)) << 32;
  91                 break;
  92         case PCI_DEVICE_ID_INTEL_82810:
  93         case PCI_DEVICE_ID_INTEL_82810DC:
  94                 printf("This northbrigde does not have DMIBAR.\n");
  95                 return 1;
  96         default:
  97                 printf("Error: Dumping DMIBAR on this northbridge is not (yet) supported.\n");
  98                 return 1;
  99         }
 100
 101         dmibar = map_physical(dmibar_phys, size);
 102
 103         if (dmibar == NULL) {
 104                 perror("Error mapping DMIBAR");
 105                 exit(1);
 106         }
 107
 108         printf("DMIBAR = 0x%08llx (MEM)\n\n", dmibar_phys);
 109         for (i = 0; i < size; i += 4) {
 110                 if (*(uint32_t *)(dmibar + i))
 111                         printf("0x%04x: 0x%08x\n", i, *(uint32_t *)(dmibar+i));
 112         }
 113
 114         unmap_physical((void *)dmibar, size);
 115         return 0;
 116 }
 117
 118 /*
 119  * PCIe MMIO configuration space
 120  */
 121 int print_pciexbar(struct pci_dev *nb)
 122 {
 123         uint64_t pciexbar_reg;
 124         uint64_t pciexbar_phys;
 125         volatile uint8_t *pciexbar;
 126         int max_busses, devbase, i;
 127         int bus, dev, fn;
 128
 129         printf("========= PCIEXBAR ========\n\n");
 130
 131         switch (nb->device_id) {
 132         case PCI_DEVICE_ID_INTEL_82945GM:
 133         case PCI_DEVICE_ID_INTEL_82945P:
 134         case PCI_DEVICE_ID_INTEL_82975X:
 135                 pciexbar_reg = pci_read_long(nb, 0x48);
 136                 break;
 137         case PCI_DEVICE_ID_INTEL_PM965:
 138                 pciexbar_reg = pci_read_long(nb, 0x60);
 139                 pciexbar_reg |= ((uint64_t)pci_read_long(nb, 0x64)) << 32;
 140                 break;
 141         case PCI_DEVICE_ID_INTEL_82810:
 142         case PCI_DEVICE_ID_INTEL_82810DC:
 143                 printf("Error: This northbrigde does not have PCIEXBAR.\n");
 144                 return 1;
 145         default:
 146                 printf("Error: Dumping PCIEXBAR on this northbridge is not (yet) supported.\n");
 147                 return 1;
 148         }
 149
 150         if (!(pciexbar_reg & (1 << 0))) {
 151                 printf("PCIEXBAR register is disabled.\n");
 152                 return 0;
 153         }
 154
 155         switch ((pciexbar_reg >> 1) & 3) {
 156         case 0: // 256MB
 157                 pciexbar_phys = pciexbar_reg & (0xff << 28);
 158                 max_busses = 256;
 159                 break;
 160         case 1: // 128M
 161                 pciexbar_phys = pciexbar_reg & (0x1ff << 27);
 162                 max_busses = 128;
 163                 break;
 164         case 2: // 64M
 165                 pciexbar_phys = pciexbar_reg & (0x3ff << 26);
 166                 max_busses = 64;
 167                 break;
 168         default: // RSVD
 169                 printf("Undefined address base. Bailing out.\n");
 170                 return 1;
 171         }
 172
 173         printf("PCIEXBAR: 0x%08llx\n", pciexbar_phys);
 174
 175         pciexbar = map_physical(pciexbar_phys, (max_busses * 1024 * 1024));
 176
 177         if (pciexbar == NULL) {
 178                 perror("Error mapping PCIEXBAR");
 179                 exit(1);
 180         }
 181
 182         for (bus = 0; bus < max_busses; bus++) {
 183                 for (dev = 0; dev < 32; dev++) {
 184                         for (fn = 0; fn < 8; fn++) {
 185                                 devbase = (bus * 1024 * 1024) + (dev * 32 * 1024) + (fn * 4 * 1024);
 186
 187                                 if (*(uint16_t *)(pciexbar + devbase) == 0xffff)
 188                                         continue;
 189
 190                                 /* This is a heuristics. Anyone got a better check? */
 191                                 if( (*(uint32_t *)(pciexbar + devbase + 256) == 0xffffffff) &&
 192                                         (*(uint32_t *)(pciexbar + devbase + 512) == 0xffffffff) ) {
 193 #if DEBUG
 194                                         printf("Skipped non-PCIe device %02x:%02x.%01x\n", bus, dev, fn);
 195 #endif
 196                                         continue;
 197                                 }
 198
 199                                 printf("\nPCIe %02x:%02x.%01x extended config space:", bus, dev, fn);
 200                                 for (i = 0; i < 4096; i++) {
 201                                         if((i % 0x10) == 0)
 202                                                 printf("\n%04x:", i);
 203                                         printf(" %02x", *(pciexbar+devbase+i));
 204                                 }
 205                                 printf("\n");
 206                         }
 207                 }
 208         }
 209
 210         unmap_physical((void *)pciexbar, (max_busses * 1024 * 1024));
 211
 212         return 0;
 213 }
 214
 215