Update AMD F14 Agesa to support Rev C0 cpus
[coreboot.git] / src / vendorcode / amd / agesa / f14 / Include / OptionGnb.h
1 /* $NoKeywords:$ */
2 /**
3  * @file
4  *
5  * AMD ALIB option API.
6  *
7  * Contains structures and values used to control the ALIB option code.
8  *
9  * @xrefitem bom "File Content Label" "Release Content"
10  * @e project:      AGESA
11  * @e sub-project:  OPTION
12  * @e \$Revision: 40151 $   @e \$Date: 2010-10-20 06:38:17 +0800 (Wed, 20 Oct 2010) $
13  *
14  */
15 /*
16  *****************************************************************************
17  *
18  * Copyright (c) 2011, Advanced Micro Devices, Inc.
19  * All rights reserved.
20  * 
21  * Redistribution and use in source and binary forms, with or without
22  * modification, are permitted provided that the following conditions are met:
23  *     * Redistributions of source code must retain the above copyright
24  *       notice, this list of conditions and the following disclaimer.
25  *     * Redistributions in binary form must reproduce the above copyright
26  *       notice, this list of conditions and the following disclaimer in the
27  *       documentation and/or other materials provided with the distribution.
28  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of 
29  *       its contributors may be used to endorse or promote products derived 
30  *       from this software without specific prior written permission.
31  * 
32  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
33  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
34  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
35  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
36  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
37  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
38  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
39  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
40  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
41  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
42  * 
43  * ***************************************************************************
44  *
45  */
46
47 #ifndef _OPTION_GNB_H_
48 #define _OPTION_GNB_H_
49
50 /*----------------------------------------------------------------------------------------
51  *          M I X E D   (Definitions And Macros / Typedefs, Structures, Enums)
52  *----------------------------------------------------------------------------------------
53  */
54
55 /*----------------------------------------------------------------------------------------
56  *                 D E F I N I T I O N S     A N D     M A C R O S
57  *----------------------------------------------------------------------------------------
58  */
59
60
61 /*----------------------------------------------------------------------------------------
62  *               T Y P E D E F S,   S T R U C T U R E S,    E N U M S
63  *----------------------------------------------------------------------------------------
64  */
65
66
67 typedef AGESA_STATUS OPTION_GNB_FEATURE (
68   IN       AMD_CONFIG_PARAMS    *StdHeader
69   );
70
71 /// The Option Configuration of ALIB
72 typedef struct {
73   UINT64                Type;                   ///< Type
74   OPTION_GNB_FEATURE    *GnbFeature;            ///< The GNB Feature
75 } OPTION_GNB_CONFIGURATION;
76
77 /// The Build time options configuration
78 typedef struct {
79   BOOLEAN              IgfxModeAsPcieEp;        ///< Itegrated Gfx mode Pcie EP or Legacy
80   BOOLEAN              LclkDeepSleepEn;         ///< Default for LCLK deep sleep
81   BOOLEAN              LclkDpmEn;               ///< Default for LCLK DPM
82   BOOLEAN              GmcPowerGateStutterOnly; ///< Force GMC power gate to stutter only
83   BOOLEAN              SmuSclkClockGatingEnable;///< Control SMU SCLK gating
84   BOOLEAN              PcieAspmBlackListEnable;      ///< Control Pcie Aspm Black List
85   UINT32               LinkReceiverDetectionPooling; ///< Receiver pooling detection time in us.
86   UINT32               LinkL0Pooling;                ///< Pooling for link to get to L0 in us
87   UINT32               LinkGpioResetAssertionTime;   ///< Gpio reset assertion time in us
88   UINT32               LinkResetToTrainingTime;      ///< Time duration between deassert GPIO reset and release training in us                                                      ///
89   UINT8                TrainingAlgorithm;            ///< Training algorithm (see PCIE_TRAINING_ALGORITHM)
90 } GNB_BUILD_OPTIONS;
91
92 /*----------------------------------------------------------------------------------------
93  *                        F U N C T I O N    P R O T O T Y P E
94  *----------------------------------------------------------------------------------------
95  */
96
97 #endif  // _OPTION_GNB_H_