src/southbridge/sis/sis966/enable_usbdebug.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  * Copyright (C) 2006,2007 AMD
   7  * Written by Yinghai Lu <yinghai.lu@amd.com> for AMD.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 /* TODO: Check whether this actually works (might be copy-paste leftover). */
  25
  26 #include <stdint.h>
  27 #include <arch/io.h>
  28 #include <arch/romcc_io.h>
  29 #include <usbdebug.h>
  30 #include <device/pci_def.h>
  31 #include "sis966.h"
  32
  33 void set_debug_port(unsigned int port)
  34 {
  35         u32 dword;
  36         device_t dev = PCI_DEV(0, SIS966_DEVN_BASE + 2, 1); /* USB EHCI */
  37
  38         /* Write the port number to 0x74[15:12]. */
  39         dword = pci_read_config32(dev, 0x74);
  40         dword &= ~(0xf << 12);
  41         dword |= (port << 12);
  42         pci_write_config32(dev, 0x74, dword);
  43 }
  44
  45 void sis966_enable_usbdebug(unsigned int port)
  46 {
  47         device_t dev = PCI_DEV(0, SIS966_DEVN_BASE + 2, 1); /* USB EHCI */
  48
  49         /* Mark the requested physical USB port (1-15) as the Debug Port. */
  50         set_debug_port(port);
  51
  52         /* Set the EHCI BAR address. */
  53         pci_write_config32(dev, EHCI_BAR_INDEX, CONFIG_EHCI_BAR);
  54
  55         /* Enable access to the EHCI memory space registers. */
  56         pci_write_config8(dev, PCI_COMMAND, PCI_COMMAND_MEMORY);
  57 }