src/northbridge/amd/amdmct/mct_ddr3/mctecc_d.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include "mct_d.h"
  21
  22 static void setSyncOnUnEccEn_D(struct MCTStatStruc *pMCTstat,
  23                                 struct DCTStatStruc *pDCTstatA);
  24 static u8 isDramECCEn_D(struct DCTStatStruc *pDCTstat);
  25
  26 /* Initialize ECC modes of Integrated Dram+Memory Controllers of a network of
  27  * Hammer processors.  Use Dram background scrubber to fast initialize ECC bits
  28  * of all dram.
  29  *
  30  * Notes:
  31  *
  32  * Order that items are set:
  33  *  1. eccen bit in NB
  34  *  2. Scrub Base
  35  *  3. Temp Node Base
  36  *  4. Temp Node Limit
  37  *  5. Redir bit in NB
  38  *  6. Scrub CTL
  39  *
  40  * Conditions for setting background scrubber.
  41  *  1. node is present
  42  *  2. node has dram functioning (WE=RE=1)
  43  *  3. all eccdimms (or bit 17 of offset 90,fn 2)
  44  *  4. no chip-select gap exists
  45  *
  46  * The dram background scrubber is used under very controlled circumstances to
  47  * initialize all the ECC bits on the DIMMs of the entire dram address map
  48  * (including hidden or lost dram and dram above 4GB). We will turn the scrub
  49  * rate up to maximum, which should clear 4GB of dram in about 2.7 seconds.
  50  * We will activate the scrubbers of all nodes with ecc dram and let them run in
  51  * parallel, thereby reducing even further the time required to condition dram.
  52  * Finally, we will go through each node and either disable background scrubber,
  53  *  or set the scrub rate to the user setup specified rate.
  54  *
  55  * To allow the NB to scrub, we need to wait a time period long enough to
  56  * guarantee that the NB scrubs the entire dram on its node. Do do this, we
  57  * simply sample the scrub ADDR once, for an initial value, then we sample and poll until the polled value of scrub ADDR
  58  * has wrapped around at least once: Scrub ADDRi+1 < Scrub ADDRi. Since we let all
  59  * Nodes run in parallel, we need to guarantee that all nodes have wrapped. To do
  60  * this efficiently, we need only to sample one of the nodes, the node with the
  61  * largest ammount of dram populated is the one which will take the longest amount
  62  * of time (the scrub rate is set to max, the same rate, on all nodes).  So,
  63  * during setup of scrub Base, we determine how much memory and which node has
  64  * the largest memory installed.
  65  *
  66  * Scrubbing should not ordinarily be enabled on a Node with a chip-select gap
  67  * (aka SW memhole, cs hoisting, etc..).To init ECC memory on this node, the
  68  * scrubber is used in two steps.  First, the Dram Limit for the node is adjusted
  69  * down to the bottom of the gap, and that ECC dram is initialized.  Second, the
  70  * orignal Limit is restored, the Scrub base is set to 4GB, and scrubber is
  71  * allowed to run until the Scrub Addr wraps around to zero.
  72  */
  73 u8 ECCInit_D(struct MCTStatStruc *pMCTstat, struct DCTStatStruc *pDCTstatA)
  74 {
  75         u8 Node;
  76         u8 AllECC;
  77         u16 OB_NBECC;
  78         u32 curBase;
  79         u16 OB_ECCRedir;
  80         u32 LDramECC;
  81         u32 OF_ScrubCTL;
  82         u16 OB_ChipKill;
  83         u8 MemClrECC;
  84
  85         u32 dev;
  86         u32 reg;
  87         u32 val;
  88         u16 nvbits;
  89
  90         mctHookBeforeECC();
  91
  92         /* Construct these booleans, based on setup options, for easy handling
  93         later in this procedure */
  94         OB_NBECC = mctGet_NVbits(NV_NBECC);     /* MCA ECC (MCE) enable bit */
  95
  96         OB_ECCRedir =  mctGet_NVbits(NV_ECCRedir);      /* ECC Redirection */
  97
  98         OB_ChipKill = mctGet_NVbits(NV_ChipKill);       /* ECC Chip-kill mode */
  99
 100         OF_ScrubCTL = 0;                /* Scrub CTL for Dcache, L2, and dram */
 101         nvbits = mctGet_NVbits(NV_DCBKScrub);
 102         /* mct_AdjustScrub_D(pDCTstatA, &nvbits); */ /* Need not adjust */
 103         OF_ScrubCTL |= (u32) nvbits << 16;
 104
 105         nvbits = mctGet_NVbits(NV_L2BKScrub);
 106         OF_ScrubCTL |= (u32) nvbits << 8;
 107
 108         nvbits = mctGet_NVbits(NV_DramBKScrub);
 109         OF_ScrubCTL |= nvbits;
 110
 111         AllECC = 1;
 112         MemClrECC = 0;
 113         for (Node = 0; Node < MAX_NODES_SUPPORTED; Node++) {
 114                 struct DCTStatStruc *pDCTstat;
 115                 pDCTstat = pDCTstatA + Node;
 116                 LDramECC = 0;
 117                 if (NodePresent_D(Node)) {      /*If Node is present */
 118                         dev = pDCTstat->dev_map;
 119                         reg = 0x40+(Node << 3); /* Dram Base Node 0 + index */
 120                         val = Get_NB32(dev, reg);
 121
 122                         /* WE/RE is checked */
 123                         if((val & 3)==3) {      /* Node has dram populated */
 124                                 /* Negate 'all nodes/dimms ECC' flag if non ecc
 125                                    memory populated */
 126                                 if( pDCTstat->Status & (1<<SB_ECCDIMMs)) {
 127                                         LDramECC = isDramECCEn_D(pDCTstat);
 128                                         if(pDCTstat->ErrCode != SC_RunningOK) {
 129                                                 pDCTstat->Status &=  ~(1 << SB_ECCDIMMs);
 130                                                 if (!OB_NBECC) {
 131                                                         pDCTstat->ErrStatus |= (1 << SB_DramECCDis);
 132                                                 }
 133                                                 AllECC = 0;
 134                                                 LDramECC =0;
 135                                         }
 136                                 } else {
 137                                         AllECC = 0;
 138                                 }
 139                                 if(LDramECC) {  /* if ECC is enabled on this dram */
 140                                         if (OB_NBECC) {
 141                                                 mct_EnableDatIntlv_D(pMCTstat, pDCTstat);
 142                                                 dev = pDCTstat->dev_nbmisc;
 143                                                 reg =0x44;      /* MCA NB Configuration */
 144                                                 val = Get_NB32(dev, reg);
 145                                                 val |= 1 << 22; /* EccEn */
 146                                                 Set_NB32(dev, reg, val);
 147                                                 DCTMemClr_Init_D(pMCTstat, pDCTstat);
 148                                                 MemClrECC = 1;
 149                                                 printk(BIOS_DEBUG, "  ECC enabled on node: %02x\n", Node);
 150                                         }
 151                                 }       /* this node has ECC enabled dram */
 152                         } else {
 153                                 LDramECC = 0;
 154                         }       /* Node has Dram */
 155
 156                         if (MemClrECC) {
 157                                 MCTMemClrSync_D(pMCTstat, pDCTstatA);
 158                         }
 159                 }       /* if Node present */
 160         }
 161
 162         if(AllECC)
 163                 pMCTstat->GStatus |= 1<<GSB_ECCDIMMs;
 164         else
 165                 pMCTstat->GStatus &= ~(1<<GSB_ECCDIMMs);
 166
 167         /* Program the Dram BKScrub CTL to the proper (user selected) value.*/
 168         /* Reset MC4_STS. */
 169         for (Node = 0; Node < MAX_NODES_SUPPORTED; Node++) {
 170                 struct DCTStatStruc *pDCTstat;
 171                 pDCTstat = pDCTstatA + Node;
 172                 LDramECC = 0;
 173                 if (NodePresent_D(Node)) {      /* If Node is present */
 174                         reg = 0x40+(Node<<3);   /* Dram Base Node 0 + index */
 175                         val = Get_NB32(pDCTstat->dev_map, reg);
 176                         curBase = val & 0xffff0000;
 177                         /*WE/RE is checked because memory config may have been */
 178                         if((val & 3)==3) {      /* Node has dram populated */
 179                                 if (isDramECCEn_D(pDCTstat)) {  /* if ECC is enabled on this dram */
 180                                         dev = pDCTstat->dev_nbmisc;
 181                                         val = curBase << 8;
 182                                         if(OB_ECCRedir) {
 183                                                 val |= (1<<0); /* enable redirection */
 184                                         }
 185                                         Set_NB32(dev, 0x5C, val); /* Dram Scrub Addr Low */
 186                                         val = curBase>>24;
 187                                         Set_NB32(dev, 0x60, val); /* Dram Scrub Addr High */
 188                                         Set_NB32(dev, 0x58, OF_ScrubCTL);       /*Scrub Control */
 189
 190                                         /* Divisor should not be set deeper than
 191                                          * divide by 16 when Dcache scrubber or
 192                                          * L2 scrubber is enabled.
 193                                          */
 194                                         if ((OF_ScrubCTL & (0x1F << 16)) || (OF_ScrubCTL & (0x1F << 8))) {
 195                                                 val = Get_NB32(dev, 0x84);
 196                                                 if ((val & 0xE0000000) > 0x80000000) {  /* Get F3x84h[31:29]ClkDivisor for C1 */
 197                                                         val &= 0x1FFFFFFF;      /* If ClkDivisor is deeper than divide-by-16 */
 198                                                         val |= 0x80000000;      /* set it to divide-by-16 */
 199                                                         Set_NB32(dev, 0x84, val);
 200                                                 }
 201                                         }
 202                                 }       /* this node has ECC enabled dram */
 203                         }       /*Node has Dram */
 204                 }       /*if Node present */
 205         }
 206
 207         if(mctGet_NVbits(NV_SyncOnUnEccEn))
 208                 setSyncOnUnEccEn_D(pMCTstat, pDCTstatA);
 209
 210         mctHookAfterECC();
 211         for (Node = 0; Node < MAX_NODES_SUPPORTED; Node++) {
 212                 struct DCTStatStruc *pDCTstat;
 213                 pDCTstat = pDCTstatA + Node;
 214                 if (NodePresent_D(Node)) {
 215                         printk(BIOS_DEBUG, "ECCInit: Node %02x\n", Node);
 216                         printk(BIOS_DEBUG, "ECCInit: Status %x\n", pDCTstat->Status);
 217                         printk(BIOS_DEBUG, "ECCInit: ErrStatus %x\n", pDCTstat->ErrStatus);
 218                         printk(BIOS_DEBUG, "ECCInit: ErrCode %x\n", pDCTstat->ErrCode);
 219                         printk(BIOS_DEBUG, "ECCInit: Done\n");
 220                 }
 221         }
 222         return MemClrECC;
 223 }
 224
 225 static void setSyncOnUnEccEn_D(struct MCTStatStruc *pMCTstat,
 226                                 struct DCTStatStruc *pDCTstatA)
 227 {
 228         u32 Node;
 229         u32 reg;
 230         u32 dev;
 231         u32 val;
 232
 233         for (Node = 0; Node < MAX_NODES_SUPPORTED; Node++) {
 234                 struct DCTStatStruc *pDCTstat;
 235                 pDCTstat = pDCTstatA + Node;
 236                 if (NodePresent_D(Node)) {      /* If Node is present*/
 237                         reg = 0x40+(Node<<3);   /* Dram Base Node 0 + index*/
 238                         val = Get_NB32(pDCTstat->dev_map, reg);
 239                         /*WE/RE is checked because memory config may have been*/
 240                         if((val & 3)==3) {      /* Node has dram populated*/
 241                                 if( isDramECCEn_D(pDCTstat)) {
 242                                         /*if ECC is enabled on this dram*/
 243                                         dev = pDCTstat->dev_nbmisc;
 244                                         reg = 0x44;     /* MCA NB Configuration*/
 245                                         val = Get_NB32(dev, reg);
 246                                         val |= (1<<SyncOnUcEccEn);
 247                                         Set_NB32(dev, reg, val);
 248                                 }
 249                         }       /* Node has Dram*/
 250                 }       /* if Node present*/
 251         }
 252 }
 253
 254 static u8 isDramECCEn_D(struct DCTStatStruc *pDCTstat)
 255 {
 256         u32 reg;
 257         u32 val;
 258         u8 i;
 259         u32 dev = pDCTstat->dev_dct;
 260         u8 ch_end;
 261         u8 isDimmECCEn = 0;
 262
 263         if(pDCTstat->GangedMode) {
 264                 ch_end = 1;
 265         } else {
 266                 ch_end = 2;
 267         }
 268         for(i=0; i<ch_end; i++) {
 269                 if(pDCTstat->DIMMValidDCT[i] > 0){
 270                         reg = 0x90 + i * 0x100;         /* Dram Config Low */
 271                         val = Get_NB32(dev, reg);
 272                         if(val & (1<<DimmEcEn)) {
 273                                 /* set local flag 'dram ecc capable' */
 274                                 isDimmECCEn = 1;
 275                                 break;
 276                         }
 277                 }
 278         }
 279         return isDimmECCEn;
 280 }