src/mainboard/wyse/s50/devicetree.cb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2010 Nils Jacobs
   5 ##
   6 ## This program is free software; you can redistribute it and/or
   7 ## modify it under the terms of the GNU General Public License as
   8 ## published by the Free Software Foundation; version 2 of
   9 ## the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19 ## MA 02110-1301 USA
  20 ##
  21
  22 chip northbridge/amd/gx2
  23         device pci_domain 0 on
  24                 device pci 1.0 on end   # Geode GX2 Host Bridge
  25                 device pci 1.1 on end   # Geode GX2 Graphics Processor
  26                 chip southbridge/amd/cs5536
  27                         register "enable_gpio_int_route" = "0x0D0C0700"
  28                         register "enable_ide_nand_flash" = "0" # 0:ide mode, 1:flash
  29                         register "enable_USBP4_device" = "0"    #0: host, 1:device
  30                         register "enable_USBP4_overcurrent" = "0" #0:off, xxxx:overcurrent setting CS5536 Data Book (pages 380-381)
  31                         register "com1_enable" = "1"
  32                         register "com1_address" = "0x3F8"
  33                         register "com1_irq" = "4"
  34                         register "com2_enable" = "0"
  35                         register "com2_address" = "0x2F8"
  36                         register "com2_irq" = "3"
  37                         device pci e.0 on end   # Realtek 8139 LAN
  38                         device pci f.0 on end   # ISA Bridge
  39                         device pci f.2 on end   # IDE Controller
  40                         device pci f.3 on end   # Audio
  41                         device pci f.4 on end   # OHCI
  42                         device pci f.5 on end   # EHCI
  43                 end
  44         end
  45         # APIC cluster is late CPU init.
  46         device lapic_cluster 0 on
  47                 chip cpu/amd/geode_gx2
  48                         device lapic 0 on end
  49                 end
  50         end
  51 end
  52