src/mainboard/via/epia-m/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses HAVE_OPTION_TABLE
   7 uses USE_OPTION_TABLE
   8 uses CONFIG_ROM_PAYLOAD
   9 uses IRQ_SLOT_COUNT
  10 uses MAINBOARD
  11 uses MAINBOARD_VENDOR
  12 uses MAINBOARD_PART_NUMBER
  13 uses COREBOOT_EXTRA_VERSION
  14 uses ARCH
  15 uses FALLBACK_SIZE
  16 uses STACK_SIZE
  17 uses HEAP_SIZE
  18 uses ROM_SIZE
  19 uses ROM_SECTION_SIZE
  20 uses ROM_IMAGE_SIZE
  21 uses ROM_SECTION_SIZE
  22 uses ROM_SECTION_OFFSET
  23 uses CONFIG_ROM_PAYLOAD_START
  24 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  25 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  26 uses CONFIG_PRECOMPRESSED_PAYLOAD
  27 uses PAYLOAD_SIZE
  28 uses _ROMBASE
  29 uses _RAMBASE
  30 uses XIP_ROM_SIZE
  31 uses XIP_ROM_BASE
  32 uses HAVE_MP_TABLE
  33 uses HAVE_ACPI_TABLES
  34 uses CROSS_COMPILE
  35 uses CC
  36 uses HOSTCC
  37 uses OBJCOPY
  38 uses DEFAULT_CONSOLE_LOGLEVEL
  39 uses MAXIMUM_CONSOLE_LOGLEVEL
  40 uses CONFIG_CONSOLE_SERIAL8250
  41 uses CONFIG_UDELAY_TSC
  42 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  43 uses CONFIG_PCI_ROM_RUN
  44 uses CONFIG_CONSOLE_VGA
  45 uses CONFIG_MAX_PCI_BUSES
  46 uses TTYS0_BAUD
  47
  48 ## ROM_SIZE is the size of boot ROM that this board will use.
  49 default ROM_SIZE  = 256*1024
  50
  51 ###
  52 ### Build options
  53 ###
  54 default CONFIG_PCI_ROM_RUN=0
  55 default CONFIG_CONSOLE_VGA=0
  56
  57 ##
  58 ## Build code for the fallback boot
  59 ##
  60 default HAVE_FALLBACK_BOOT=1
  61
  62 ##
  63 ## no MP table
  64 ##
  65 default HAVE_MP_TABLE=0
  66
  67 ##
  68 ## Use TSC for udelay.
  69 ##
  70 default CONFIG_UDELAY_TSC=1
  71 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  72
  73 ##
  74 ## Build code to reset the motherboard from coreboot
  75 ##
  76 default HAVE_HARD_RESET=0
  77
  78 ##
  79 ## Build code to export a programmable irq routing table
  80 ##
  81 default HAVE_PIRQ_TABLE=1
  82 default IRQ_SLOT_COUNT=5
  83
  84
  85 ##
  86 ## Build code to load acpi tables
  87 ##
  88 default HAVE_ACPI_TABLES=1
  89
  90
  91 ##
  92 ## Build code to export a CMOS option table
  93 ##
  94 default HAVE_OPTION_TABLE=1
  95
  96 ###
  97 ### coreboot layout values
  98 ###
  99
 100 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 101 default ROM_IMAGE_SIZE = 65536
 102 default FALLBACK_SIZE = 131072
 103
 104 ##
 105 ## Use a small 8K stack
 106 ##
 107 default STACK_SIZE=0x2000
 108
 109 ##
 110 ## Use a small 16K heap
 111 ##
 112 default HEAP_SIZE=0x4000
 113
 114 ##
 115 ## Only use the option table in a normal image
 116 ##
 117 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 118 default USE_OPTION_TABLE = 0
 119
 120 default _RAMBASE = 0x00004000
 121
 122 default CONFIG_ROM_PAYLOAD     = 1
 123
 124 ##
 125 ## The default compiler
 126 ##
 127 default CROSS_COMPILE=""
 128 default CC="$(CROSS_COMPILE)gcc -m32"
 129 default HOSTCC="gcc"
 130
 131 ##
 132 ## Set this to the max PCI bus number you
 133 ## would ever use for PCI config IO.
 134 ## Setting this number very high will make
 135 ## pci_locate_device take a long time when
 136 ## it can't find a device.
 137 ##
 138 default CONFIG_MAX_PCI_BUSES = 5
 139
 140 end
 141