src/mainboard/tyan/s2912_fam10/apc_auto.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #define ASSEMBLY 1
  23 #define __ROMCC__
  24
  25 #define RAMINIT_SYSINFO 1
  26 #define CACHE_AS_RAM_ADDRESS_DEBUG 0
  27
  28 #define SET_NB_CFG_54 1
  29
  30 //used by raminit
  31 #define QRANK_DIMM_SUPPORT 1
  32
  33 #define K8_REV_F_SUPPORT_F0_F1_WORKAROUND 0
  34
  35 #include <stdint.h>
  36 #include <device/pci_def.h>
  37 #include <device/pci_ids.h>
  38 #include <arch/io.h>
  39 #include <device/pnp_def.h>
  40 #include <arch/romcc_io.h>
  41 #include <cpu/x86/lapic.h>
  42 #include "option_table.h"
  43 #include "pc80/mc146818rtc_early.c"
  44 #include "pc80/serial.c"
  45
  46 #if CONFIG_USE_INIT == 0
  47         #include "lib/memcpy.c"
  48 #endif
  49
  50 #include "arch/i386/lib/console.c"
  51
  52 #include <cpu/amd/model_fxx_rev.h>
  53 #include "northbridge/amd/amdk8/raminit.h"
  54 #include "cpu/amd/model_fxx/apic_timer.c"
  55
  56 #include "lib/delay.c"
  57
  58 //#include "cpu/x86/lapic/boot_cpu.c"
  59 #include "northbridge/amd/amdk8/reset_test.c"
  60
  61 #include "northbridge/amd/amdk8/debug.c"
  62
  63 #include "southbridge/nvidia/mcp55/mcp55_early_ctrl.c"
  64
  65 #include "northbridge/amd/amdk8/amdk8_f.h"
  66
  67 #include "cpu/x86/mtrr.h"
  68 #include "cpu/amd/mtrr.h"
  69 #include "cpu/x86/tsc.h"
  70
  71 #include "northbridge/amd/amdk8/amdk8_f_pci.c"
  72 #include "northbridge/amd/amdk8/raminit_f_dqs.c"
  73
  74 #include "cpu/amd/dualcore/dualcore.c"
  75
  76 void hardwaremain(int ret_addr)
  77 {
  78         struct sys_info *sysinfo = (CONFIG_DCACHE_RAM_BASE + CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE); // in CACHE
  79         struct sys_info *sysinfox = ((CONFIG_RAMTOP) - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE); // in RAM
  80
  81         struct node_core_id id;
  82
  83         id = get_node_core_id_x();
  84
  85         //FIXME: for USBDEBUG_DIRECT you need to make sure dbg_info get assigned in AP
  86         print_debug("CODE IN CACHE ON NODE:"); print_debug_hex8(id.nodeid); print_debug("\r\n");
  87
  88         train_ram(id.nodeid, sysinfo, sysinfox);
  89
  90         /*
  91                 go back, but can not use stack any more, because we only keep ret_addr and can not restore esp, and ebp
  92         */
  93
  94         __asm__ volatile (
  95                 "movl  %0, %%edi\n\t"
  96                 "jmp     *%%edi\n\t"
  97                 :: "a"(ret_addr)
  98         );
  99
 100
 101
 102 }
 103 struct eregs {
 104         uint32_t eax, ecx, edx, ebx, esp, ebp, esi, edi;
 105         uint32_t vector;
 106         uint32_t error_code;
 107         uint32_t eip;
 108         uint32_t cs;
 109         uint32_t eflags;
 110 };
 111
 112 void x86_exception(struct eregs *info)
 113 {
 114         do {
 115                 hlt();
 116         } while(1);
 117 }
 118
 119