src/mainboard/tyan/s2891/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses FALLBACK_SIZE
  14 uses ROM_SIZE
  15 uses ROM_SECTION_SIZE
  16 uses ROM_IMAGE_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses PAYLOAD_SIZE
  24 uses _ROMBASE
  25 uses XIP_ROM_SIZE
  26 uses XIP_ROM_BASE
  27 uses STACK_SIZE
  28 uses HEAP_SIZE
  29 uses USE_OPTION_TABLE
  30 uses LB_CKS_RANGE_START
  31 uses LB_CKS_RANGE_END
  32 uses LB_CKS_LOC
  33 uses MAINBOARD_PART_NUMBER
  34 uses MAINBOARD_VENDOR
  35 uses MAINBOARD
  36 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  37 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  38 uses COREBOOT_EXTRA_VERSION
  39 uses _RAMBASE
  40 uses CONFIG_GDB_STUB
  41 uses CROSS_COMPILE
  42 uses CC
  43 uses HOSTCC
  44 uses OBJCOPY
  45 uses TTYS0_BAUD
  46 uses TTYS0_BASE
  47 uses TTYS0_LCS
  48 uses DEFAULT_CONSOLE_LOGLEVEL
  49 uses MAXIMUM_CONSOLE_LOGLEVEL
  50 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  51 uses CONFIG_CONSOLE_SERIAL8250
  52 uses CONFIG_CONSOLE_BTEXT
  53 uses HAVE_INIT_TIMER
  54 uses CONFIG_GDB_STUB
  55 uses CONFIG_CHIP_NAME
  56 uses CONFIG_CONSOLE_VGA
  57 uses CONFIG_PCI_ROM_RUN
  58 uses HW_MEM_HOLE_SIZEK
  59
  60 uses USE_DCACHE_RAM
  61 uses DCACHE_RAM_BASE
  62 uses DCACHE_RAM_SIZE
  63 uses CONFIG_USE_INIT
  64
  65 uses ENABLE_APIC_EXT_ID
  66 uses APIC_ID_OFFSET
  67 uses LIFT_BSP_APIC_ID
  68
  69 uses CONFIG_PCI_64BIT_PREF_MEM
  70
  71 uses HT_CHAIN_UNITID_BASE
  72 uses HT_CHAIN_END_UNITID_BASE
  73 uses SB_HT_CHAIN_ON_BUS0
  74 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  75
  76 uses CONFIG_LB_MEM_TOPK
  77
  78
  79 ## ROM_SIZE is the size of boot ROM that this board will use.
  80 #512K bytes
  81 default ROM_SIZE=524288
  82
  83 #1M bytes
  84 #default ROM_SIZE=1048576
  85
  86
  87 ##
  88 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  89 ##
  90 #default FALLBACK_SIZE=131072
  91 #256K
  92 default FALLBACK_SIZE=0x40000
  93
  94 ###
  95 ### Build options
  96 ###
  97
  98 ##
  99 ## Build code for the fallback boot
 100 ##
 101 default HAVE_FALLBACK_BOOT=1
 102
 103 ##
 104 ## Build code to reset the motherboard from coreboot
 105 ##
 106 default HAVE_HARD_RESET=1
 107
 108 ##
 109 ## Build code to export a programmable irq routing table
 110 ##
 111 default HAVE_PIRQ_TABLE=1
 112 default IRQ_SLOT_COUNT=11
 113
 114 ##
 115 ## Build code to export an x86 MP table
 116 ## Useful for specifying IRQ routing values
 117 ##
 118 default HAVE_MP_TABLE=1
 119
 120 ##
 121 ## Build code to export a CMOS option table
 122 ##
 123 default HAVE_OPTION_TABLE=1
 124
 125 ##
 126 ## Move the default coreboot cmos range off of AMD RTC registers
 127 ##
 128 default LB_CKS_RANGE_START=49
 129 default LB_CKS_RANGE_END=122
 130 default LB_CKS_LOC=123
 131
 132 ##
 133 ## Build code for SMP support
 134 ## Only worry about 2 micro processors
 135 ##
 136 default CONFIG_SMP=1
 137 default CONFIG_MAX_CPUS=4
 138 default CONFIG_MAX_PHYSICAL_CPUS=2
 139 default CONFIG_LOGICAL_CPUS=1
 140
 141 #1G memory hole
 142 default HW_MEM_HOLE_SIZEK=0x100000
 143
 144 ##HT Unit ID offset, default is 1, the typical one
 145 default HT_CHAIN_UNITID_BASE=0x0
 146
 147 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 148 #default HT_CHAIN_END_UNITID_BASE=0x0
 149
 150 #make the SB HT chain on bus 0, default is not (0)
 151 default SB_HT_CHAIN_ON_BUS0=2
 152
 153 ##only offset for SB chain?, default is yes(1)
 154 #default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 155
 156 #BTEXT Console
 157 #default CONFIG_CONSOLE_BTEXT=1
 158
 159 #VGA Console
 160 default CONFIG_CONSOLE_VGA=1
 161 default CONFIG_PCI_ROM_RUN=1
 162
 163 ##
 164 ## enable CACHE_AS_RAM specifics
 165 ##
 166 default USE_DCACHE_RAM=1
 167 default DCACHE_RAM_BASE=0xcf000
 168 default DCACHE_RAM_SIZE=0x1000
 169 default CONFIG_USE_INIT=0
 170
 171 default ENABLE_APIC_EXT_ID=0
 172 default APIC_ID_OFFSET=0x10
 173 default LIFT_BSP_APIC_ID=0
 174
 175
 176 #default CONFIG_PCI_64BIT_PREF_MEM=1
 177
 178 ##
 179 ## Build code to setup a generic IOAPIC
 180 ##
 181 default CONFIG_IOAPIC=1
 182
 183 ##
 184 ## Clean up the motherboard id strings
 185 ##
 186 default MAINBOARD_PART_NUMBER="s2891"
 187 default MAINBOARD_VENDOR="Tyan"
 188 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 189 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2891
 190
 191 ###
 192 ### coreboot layout values
 193 ###
 194
 195 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 196 default ROM_IMAGE_SIZE = 65536
 197
 198 ##
 199 ## Use a small 8K stack
 200 ##
 201 default STACK_SIZE=0x2000
 202
 203 ##
 204 ## Use a small 16K heap
 205 ##
 206 default HEAP_SIZE=0x4000
 207
 208 ##
 209 ## Only use the option table in a normal image
 210 ##
 211 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 212
 213 ##
 214 ## Coreboot C code runs at this location in RAM
 215 ##
 216 default _RAMBASE=0x00004000
 217
 218 ##
 219 ## Load the payload from the ROM
 220 ##
 221 default CONFIG_ROM_PAYLOAD = 1
 222
 223 ###
 224 ### Defaults of options that you may want to override in the target config file
 225 ###
 226
 227 ##
 228 ## The default compiler
 229 ##
 230 default CC="$(CROSS_COMPILE)gcc -m32"
 231 default HOSTCC="gcc"
 232
 233 ##
 234 ## Disable the gdb stub by default
 235 ##
 236 default CONFIG_GDB_STUB=0
 237
 238 ##
 239 ## The Serial Console
 240 ##
 241
 242 # To Enable the Serial Console
 243 default CONFIG_CONSOLE_SERIAL8250=1
 244
 245 ## Select the serial console baud rate
 246 default TTYS0_BAUD=115200
 247 #default TTYS0_BAUD=57600
 248 #default TTYS0_BAUD=38400
 249 #default TTYS0_BAUD=19200
 250 #default TTYS0_BAUD=9600
 251 #default TTYS0_BAUD=4800
 252 #default TTYS0_BAUD=2400
 253 #default TTYS0_BAUD=1200
 254
 255 # Select the serial console base port
 256 default TTYS0_BASE=0x3f8
 257
 258 # Select the serial protocol
 259 # This defaults to 8 data bits, 1 stop bit, and no parity
 260 default TTYS0_LCS=0x3
 261
 262 ##
 263 ### Select the coreboot loglevel
 264 ##
 265 ## EMERG      1   system is unusable
 266 ## ALERT      2   action must be taken immediately
 267 ## CRIT       3   critical conditions
 268 ## ERR        4   error conditions
 269 ## WARNING    5   warning conditions
 270 ## NOTICE     6   normal but significant condition
 271 ## INFO       7   informational
 272 ## DEBUG      8   debug-level messages
 273 ## SPEW       9   Way too many details
 274
 275 ## Request this level of debugging output
 276 default  DEFAULT_CONSOLE_LOGLEVEL=8
 277 ## At a maximum only compile in this level of debugging
 278 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 279
 280 ##
 281 ## Select power on after power fail setting
 282 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 283
 284 ### End Options.lb
 285 end