src/mainboard/tyan/s2881/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses FALLBACK_SIZE
  14 uses ROM_SIZE
  15 uses ROM_SECTION_SIZE
  16 uses ROM_IMAGE_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses PAYLOAD_SIZE
  24 uses _ROMBASE
  25 uses XIP_ROM_SIZE
  26 uses XIP_ROM_BASE
  27 uses STACK_SIZE
  28 uses HEAP_SIZE
  29 uses USE_OPTION_TABLE
  30 uses LB_CKS_RANGE_START
  31 uses LB_CKS_RANGE_END
  32 uses LB_CKS_LOC
  33 uses MAINBOARD_PART_NUMBER
  34 uses MAINBOARD_VENDOR
  35 uses MAINBOARD
  36 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  37 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  38 uses COREBOOT_EXTRA_VERSION
  39 uses _RAMBASE
  40 uses TTYS0_BAUD
  41 uses TTYS0_BASE
  42 uses TTYS0_LCS
  43 uses DEFAULT_CONSOLE_LOGLEVEL
  44 uses MAXIMUM_CONSOLE_LOGLEVEL
  45 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  46 uses CONFIG_CONSOLE_SERIAL8250
  47 uses HAVE_INIT_TIMER
  48 uses CONFIG_GDB_STUB
  49 uses CONFIG_GDB_STUB
  50 uses CROSS_COMPILE
  51 uses CC
  52 uses HOSTCC
  53 uses OBJCOPY
  54 uses CONFIG_CHIP_NAME
  55 uses CONFIG_CONSOLE_VGA
  56 uses CONFIG_PCI_ROM_RUN
  57 uses HW_MEM_HOLE_SIZEK
  58
  59 uses HT_CHAIN_UNITID_BASE
  60 uses HT_CHAIN_END_UNITID_BASE
  61 uses SB_HT_CHAIN_ON_BUS0
  62 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  63
  64 uses USE_DCACHE_RAM
  65 uses DCACHE_RAM_BASE
  66 uses DCACHE_RAM_SIZE
  67 uses CONFIG_USE_INIT
  68
  69 ###
  70 ### Build options
  71 ###
  72
  73 ##
  74 ## ROM_SIZE is the size of boot ROM that this board will use.
  75 ##
  76 default ROM_SIZE=524288
  77
  78 ##
  79 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  80 ##
  81 #default FALLBACK_SIZE=131072
  82 #256K
  83 default FALLBACK_SIZE=0x40000
  84
  85 ##
  86 ## Build code for the fallback boot
  87 ##
  88 default HAVE_FALLBACK_BOOT=1
  89
  90 ##
  91 ## Build code to reset the motherboard from coreboot
  92 ##
  93 default HAVE_HARD_RESET=1
  94
  95 ##
  96 ## Build code to export a programmable irq routing table
  97 ##
  98 default HAVE_PIRQ_TABLE=1
  99 default IRQ_SLOT_COUNT=9
 100
 101 ##
 102 ## Build code to export an x86 MP table
 103 ## Useful for specifying IRQ routing values
 104 ##
 105 default HAVE_MP_TABLE=1
 106
 107 ##
 108 ## Build code to export a CMOS option table
 109 ##
 110 default HAVE_OPTION_TABLE=1
 111
 112 ##
 113 ## Move the default coreboot cmos range off of AMD RTC registers
 114 ##
 115 default LB_CKS_RANGE_START=49
 116 default LB_CKS_RANGE_END=122
 117 default LB_CKS_LOC=123
 118
 119 ##
 120 ## Build code for SMP support
 121 ## Only worry about 2 micro processors
 122 ##
 123 default CONFIG_SMP=1
 124 default CONFIG_MAX_CPUS=4
 125 default CONFIG_MAX_PHYSICAL_CPUS=2
 126 default CONFIG_LOGICAL_CPUS=1
 127
 128 #CHIP_NAME ?
 129 default CONFIG_CHIP_NAME=1
 130
 131 ##HT Unit ID offset, default is 1, the typical one
 132 default HT_CHAIN_UNITID_BASE=0x0a
 133
 134 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 135 default HT_CHAIN_END_UNITID_BASE=0x06
 136
 137 #make the SB HT chain on bus 0, default is not (0)
 138 default SB_HT_CHAIN_ON_BUS0=0
 139
 140 ##only offset for SB chain?, default is yes(1)
 141 #default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 142
 143 #1G memory hole
 144 default HW_MEM_HOLE_SIZEK=0x100000
 145
 146 #VGA Console
 147 #default CONFIG_CONSOLE_VGA=1
 148 #default CONFIG_PCI_ROM_RUN=1
 149
 150
 151 ##
 152 ## enable CACHE_AS_RAM specifics
 153 ##
 154 default USE_DCACHE_RAM=1
 155 default DCACHE_RAM_BASE=0xcf000
 156 default DCACHE_RAM_SIZE=0x1000
 157 default CONFIG_USE_INIT=0
 158
 159 ##
 160 ## Build code to setup a generic IOAPIC
 161 ##
 162 default CONFIG_IOAPIC=1
 163
 164 ##
 165 ## Clean up the motherboard id strings
 166 ##
 167 default MAINBOARD_PART_NUMBER="s2881"
 168 default MAINBOARD_VENDOR="Tyan"
 169 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 170 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2881
 171
 172 ###
 173 ### coreboot layout values
 174 ###
 175
 176 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 177 default ROM_IMAGE_SIZE = 65536
 178
 179 ##
 180 ## Use a small 8K stack
 181 ##
 182 default STACK_SIZE=0x2000
 183
 184 ##
 185 ## Use a small 16K heap
 186 ##
 187 default HEAP_SIZE=0x4000
 188
 189 ##
 190 ## Only use the option table in a normal image
 191 ##
 192 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 193
 194 ##
 195 ## Coreboot C code runs at this location in RAM
 196 ##
 197 default _RAMBASE=0x00004000
 198
 199 ##
 200 ## Load the payload from the ROM
 201 ##
 202 default CONFIG_ROM_PAYLOAD = 1
 203
 204 ###
 205 ### Defaults of options that you may want to override in the target config file
 206 ###
 207
 208 ##
 209 ## The default compiler
 210 ##
 211 default CC="$(CROSS_COMPILE)gcc -m32"
 212 default HOSTCC="gcc"
 213
 214 ##
 215 ## Disable the gdb stub by default
 216 ##
 217 default CONFIG_GDB_STUB=0
 218
 219 ##
 220 ## The Serial Console
 221 ##
 222
 223 # To Enable the Serial Console
 224 default CONFIG_CONSOLE_SERIAL8250=1
 225
 226 ## Select the serial console baud rate
 227 default TTYS0_BAUD=115200
 228 #default TTYS0_BAUD=57600
 229 #default TTYS0_BAUD=38400
 230 #default TTYS0_BAUD=19200
 231 #default TTYS0_BAUD=9600
 232 #default TTYS0_BAUD=4800
 233 #default TTYS0_BAUD=2400
 234 #default TTYS0_BAUD=1200
 235
 236 # Select the serial console base port
 237 default TTYS0_BASE=0x3f8
 238
 239 # Select the serial protocol
 240 # This defaults to 8 data bits, 1 stop bit, and no parity
 241 default TTYS0_LCS=0x3
 242
 243 ##
 244 ### Select the coreboot loglevel
 245 ##
 246 ## EMERG      1   system is unusable
 247 ## ALERT      2   action must be taken immediately
 248 ## CRIT       3   critical conditions
 249 ## ERR        4   error conditions
 250 ## WARNING    5   warning conditions
 251 ## NOTICE     6   normal but significant condition
 252 ## INFO       7   informational
 253 ## DEBUG      8   debug-level messages
 254 ## SPEW       9   Way too many details
 255
 256 ## Request this level of debugging output
 257 default  DEFAULT_CONSOLE_LOGLEVEL=8
 258 ## At a maximum only compile in this level of debugging
 259 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 260
 261 ##
 262 ## Select power on after power fail setting
 263 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 264
 265 ### End Options.lb
 266 end