src/mainboard/tyan/s2875/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #if CONFIG_LOGICAL_CPUS==1
   8 #include <cpu/amd/multicore.h>
   9 #endif
  10
  11 static unsigned node_link_to_bus(unsigned node, unsigned link)
  12 {
  13         device_t dev;
  14         unsigned reg;
  15
  16         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  17         if (!dev) {
  18                 return 0;
  19         }
  20         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  21                 uint32_t config_map;
  22                 unsigned dst_node;
  23                 unsigned dst_link;
  24                 unsigned bus_base;
  25                 config_map = pci_read_config32(dev, reg);
  26                 if ((config_map & 3) != 3) {
  27                         continue;
  28                 }
  29                 dst_node = (config_map >> 4) & 7;
  30                 dst_link = (config_map >> 8) & 3;
  31                 bus_base = (config_map >> 16) & 0xff;
  32 #if 0
  33                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  34                         dst_node, dst_link, bus_base,
  35                         reg, config_map);
  36 #endif
  37                 if ((dst_node == node) && (dst_link == link))
  38                 {
  39                         return bus_base;
  40                 }
  41         }
  42         return 0;
  43 }
  44
  45 static void *smp_write_config_table(void *v)
  46 {
  47         static const char sig[4] = "PCMP";
  48         static const char oem[8] = "COREBOOT";
  49         static const char productid[12] = "S2875       ";
  50         struct mp_config_table *mc;
  51
  52         int bus_isa;
  53         unsigned char bus_chain_0;
  54         unsigned char bus_8111_1;
  55         unsigned char bus_8151_1;
  56         unsigned apicid_base;
  57         unsigned apicid_8111;
  58
  59         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  60         memset(mc, 0, sizeof(*mc));
  61
  62         memcpy(mc->mpc_signature, sig, sizeof(sig));
  63         mc->mpc_length = sizeof(*mc); /* initially just the header */
  64         mc->mpc_spec = 0x04;
  65         mc->mpc_checksum = 0; /* not yet computed */
  66         memcpy(mc->mpc_oem, oem, sizeof(oem));
  67         memcpy(mc->mpc_productid, productid, sizeof(productid));
  68         mc->mpc_oemptr = 0;
  69         mc->mpc_oemsize = 0;
  70         mc->mpc_entry_count = 0; /* No entries yet... */
  71         mc->mpc_lapic = LAPIC_ADDR;
  72         mc->mpe_length = 0;
  73         mc->mpe_checksum = 0;
  74         mc->reserved = 0;
  75
  76         smp_write_processors(mc);
  77
  78         {
  79                 device_t dev;
  80
  81                 /* HT chain 0 */
  82                 bus_chain_0 = node_link_to_bus(0, 0);
  83                 if (bus_chain_0 == 0) {
  84                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  85                         bus_chain_0 = 1;
  86                 }
  87
  88                 /* 8111 */
  89                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x04,0));
  90                 if (dev) {
  91                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  92                 }
  93                 else {
  94                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
  95
  96                         bus_8111_1 = 3;
  97                 }
  98                        /* 8151 */
  99                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 100                 if (dev) {
 101                         bus_8151_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 102                         printk(BIOS_DEBUG, "bus_8151_1=%d\n",bus_8151_1);
 103
 104                 }
 105                 else {
 106                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 107
 108                         bus_8151_1 = 2;
 109                 }
 110
 111
 112         }
 113
 114 /*Bus:          Bus ID  Type*/
 115         mptable_write_buses(mc, NULL, &bus_isa);
 116
 117 /*I/O APICs:    APIC ID Version State           Address*/
 118 #if CONFIG_LOGICAL_CPUS==1
 119         apicid_base = get_apicid_base(1);
 120 #else
 121         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 122 #endif
 123         apicid_8111 = apicid_base+0;
 124         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 125
 126         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 127
 128 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 129 //??? What
 130         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (5<<2)|3, apicid_8111, 0x13);
 131 //Onboard AMD AC97 Audio ???
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (5<<2)|1, apicid_8111, 0x11);
 133 // Onboard AMD USB
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 135
 136 //  AGP Display Adapter
 137         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8151_1, 0x0, apicid_8111, 0x10);
 138
 139 // Onboard Serial ATA
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x05<<2)|0, apicid_8111, 0x13);
 141 //Onboard Firewire
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|0, apicid_8111, 0x11);
 143 //Onboard Broadcom NIC
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|0, apicid_8111, 0x12);
 145
 146 //Onboard VIA USB 1.1
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|0, apicid_8111, 0x11);
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|1, apicid_8111, 0x12);
 149         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|2, apicid_8111, 0x13);
 150
 151 //Slot 1
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|0, apicid_8111, 0x12);
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|1, apicid_8111, 0x13);
 154         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|2, apicid_8111, 0x10); //
 155         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|3, apicid_8111, 0x11); //
 156
 157 //Slot 2
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|0, apicid_8111, 0x11);
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|1, apicid_8111, 0x12);
 160         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|2, apicid_8111, 0x13); //
 161         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|3, apicid_8111, 0x10); //
 162
 163 //Slot 3
 164         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|0, apicid_8111, 0x10);
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|1, apicid_8111, 0x11);
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|2, apicid_8111, 0x12); //
 167         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|3, apicid_8111, 0x13); //
 168
 169 //Slot 4
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|0, apicid_8111, 0x13);
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|1, apicid_8111, 0x10);
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|2, apicid_8111, 0x11); //
 173         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|3, apicid_8111, 0x12); //
 174
 175
 176 //Slot 5
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|0, apicid_8111, 0x10);
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|1, apicid_8111, 0x11);
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|2, apicid_8111, 0x12); //
 180         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|3, apicid_8111, 0x13); //
 181
 182
 183
 184 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 185         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 186         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 187         /* There is no extension information... */
 188
 189         /* Compute the checksums */
 190         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 191         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 192         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 193                 mc, smp_next_mpe_entry(mc));
 194         return smp_next_mpe_entry(mc);
 195 }
 196
 197 unsigned long write_smp_table(unsigned long addr)
 198 {
 199         void *v;
 200         v = smp_write_floating_table(addr);
 201         return (unsigned long)smp_write_config_table(v);
 202 }