src/mainboard/msi/ms7135/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * (Written by Yinghai Lu <yinghailu@amd.com> for AMD)
   6  * Copyright (C) 2007 Philipp Degler <pdegler@rumms.uni-mannheim.de>
   7  * (Thanks to LSRA University of Mannheim for their support)
   8  * Copyright (C) 2008 Jonathan A. Kollasch <jakllsch@kollasch.net>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  23  */
  24
  25 #define SERIAL_DEV PNP_DEV(0x4e, W83627HF_SP1)
  26
  27 /* Used by raminit. */
  28 #define QRANK_DIMM_SUPPORT 1
  29
  30 #if CONFIG_LOGICAL_CPUS == 1
  31 #define SET_NB_CFG_54 1
  32 #endif
  33
  34 #include <stdint.h>
  35 #include <string.h>
  36 #include <device/pci_def.h>
  37 #include <arch/io.h>
  38 #include <device/pnp_def.h>
  39 #include <arch/romcc_io.h>
  40 #include <cpu/x86/lapic.h>
  41 #include "option_table.h"
  42 #include "pc80/mc146818rtc_early.c"
  43 #include "cpu/x86/lapic/boot_cpu.c"
  44 #include "northbridge/amd/amdk8/reset_test.c"
  45 #include "superio/winbond/w83627hf/w83627hf_early_serial.c"
  46
  47 /* Used by ck804_early_setup(). */
  48 #define CK804_NUM 1
  49 #define CK804_USE_NIC 1
  50 #define CK804_USE_ACI 1
  51
  52 #include <cpu/amd/model_fxx_rev.h>
  53 #include "pc80/serial.c"
  54 #include "console/console.c"
  55 #include "lib/ramtest.c"
  56 #include "northbridge/amd/amdk8/incoherent_ht.c"
  57 #include "southbridge/nvidia/ck804/ck804_early_smbus.c"
  58 #include "northbridge/amd/amdk8/raminit.h"
  59 #include "cpu/amd/model_fxx/apic_timer.c"
  60 #include "lib/delay.c"
  61 #include "northbridge/amd/amdk8/debug.c"
  62 #include "cpu/amd/mtrr/amd_earlymtrr.c"
  63 #include "cpu/x86/bist.h"
  64 #include "northbridge/amd/amdk8/setup_resource_map.c"
  65 #include "northbridge/amd/amdk8/coherent_ht.c"
  66 #include "cpu/amd/dualcore/dualcore.c"
  67
  68 static void memreset_setup(void)
  69 {
  70         /* FIXME: Nothing to do? */
  71 }
  72
  73 static void memreset(int controllers, const struct mem_controller *ctrl)
  74 {
  75         /* FIXME: Nothing to do? */
  76 }
  77
  78 static inline void activate_spd_rom(const struct mem_controller *ctrl)
  79 {
  80         /* FIXME: Nothing to do? */
  81 }
  82
  83 static inline int spd_read_byte(unsigned device, unsigned address)
  84 {
  85         return smbus_read_byte(device, address);
  86 }
  87
  88 #include "northbridge/amd/amdk8/raminit.c"
  89 #include "lib/generic_sdram.c"
  90 #include "southbridge/nvidia/ck804/ck804_early_setup_ss.h"
  91 #include "southbridge/nvidia/ck804/ck804_early_setup_car.c"
  92 #include "cpu/amd/car/copy_and_run.c"
  93 #include "cpu/amd/car/post_cache_as_ram.c"
  94 #include "cpu/amd/model_fxx/init_cpus.c"
  95
  96 #include "southbridge/nvidia/ck804/ck804_enable_rom.c"
  97 #include "northbridge/amd/amdk8/early_ht.c"
  98
  99 static void sio_setup(void)
 100 {
 101         unsigned value;
 102         uint32_t dword;
 103         uint8_t byte;
 104
 105         /* Subject decoding */
 106         byte = pci_read_config8(PCI_DEV(0, CK804_DEVN_BASE + 1, 0), 0x7b);
 107         byte |= 0x20;
 108         pci_write_config8(PCI_DEV(0, CK804_DEVN_BASE + 1, 0), 0x7b, byte);
 109
 110         /* LPC Positive Decode 0 */
 111         dword = pci_read_config32(PCI_DEV(0, CK804_DEVN_BASE + 1, 0), 0xa0);
 112         /* Serial 0, Serial 1 */
 113         dword |= (1 << 0) | (1 << 1);
 114         pci_write_config32(PCI_DEV(0, CK804_DEVN_BASE + 1, 0), 0xa0, dword);
 115 }
 116
 117 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
 118 {
 119         static const uint16_t spd_addr[] = {
 120                 (0xa << 3) | 0, (0xa << 3) | 1, 0, 0,
 121                 0, 0, 0, 0,
 122                 0, 0, 0, 0,
 123                 0, 0, 0, 0,
 124         };
 125
 126         int needs_reset;
 127         unsigned bsp_apicid = 0;
 128
 129         struct mem_controller ctrl[8];
 130         unsigned nodes;
 131
 132         if (!cpu_init_detectedx && boot_cpu()) {
 133                 /* Nothing special needs to be done to find bus 0 */
 134                 /* Allow the HT devices to be found */
 135                 enumerate_ht_chain();
 136
 137                 sio_setup();
 138
 139                 /* Setup the ck804 */
 140                 ck804_enable_rom();
 141         }
 142
 143         if (bist == 0) {
 144                 bsp_apicid = init_cpus(cpu_init_detectedx);
 145         }
 146
 147         w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
 148         uart_init();
 149         console_init();
 150
 151         /* Halt if there was a built in self test failure */
 152         report_bist_failure(bist);
 153
 154 #if 0
 155         dump_pci_device(PCI_DEV(0, 0x18, 0));
 156 #endif
 157
 158         needs_reset = setup_coherent_ht_domain();
 159
 160         wait_all_core0_started();
 161 #if CONFIG_LOGICAL_CPUS==1
 162         // It is said that we should start core1 after all core0 launched
 163         start_other_cores();
 164         wait_all_other_cores_started(bsp_apicid);
 165 #endif
 166
 167         needs_reset |= ht_setup_chains_x();
 168
 169         needs_reset |= ck804_early_setup_x();
 170
 171         if (needs_reset) {
 172                 print_info("ht reset -\r\n");
 173                 soft_reset();
 174         }
 175
 176         allow_all_aps_stop(bsp_apicid);
 177
 178         nodes = get_nodes();
 179         //It's the time to set ctrl now;
 180         fill_mem_ctrl(nodes, ctrl, spd_addr);
 181
 182         enable_smbus();
 183
 184 #if 0
 185         dump_spd_registers(&ctrl[0]);
 186         dump_smbus_registers();
 187 #endif
 188
 189         memreset_setup();
 190         sdram_initialize(nodes, ctrl);
 191
 192 #if 0
 193         print_pci_devices();
 194         dump_pci_devices();
 195 #endif
 196
 197         post_cache_as_ram();
 198 }
 199