src/mainboard/gigabyte/ga_2761gxdk/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2007 Silicon Integrated Systems Corp. (SiS)
   7  * Written by Morgan Tsai <my_tsai@sis.com> for SiS.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #if CONFIG_K8_REV_F_SUPPORT == 1
  25 #define K8_REV_F_SUPPORT_F0_F1_WORKAROUND 0
  26 #endif
  27
  28 #include <stdint.h>
  29 #include <string.h>
  30 #include <device/pci_def.h>
  31 #include <device/pci_ids.h>
  32 #include <arch/io.h>
  33 #include <device/pnp_def.h>
  34 #include <arch/romcc_io.h>
  35 #include <cpu/x86/lapic.h>
  36 #include <pc80/mc146818rtc.h>
  37 #include <console/console.h>
  38 #include <usbdebug.h>
  39 #include <spd.h>
  40 #include <cpu/amd/model_fxx_rev.h>
  41 #include "southbridge/sis/sis966/sis966.h"
  42 #include "southbridge/sis/sis966/early_smbus.c"
  43 #include "northbridge/amd/amdk8/raminit.h"
  44 #include "cpu/amd/model_fxx/apic_timer.c"
  45 #include "lib/delay.c"
  46 #include "cpu/x86/lapic/boot_cpu.c"
  47 #include "northbridge/amd/amdk8/reset_test.c"
  48 #include "superio/ite/it8716f/early_serial.c"
  49 #include "superio/ite/it8716f/early_init.c"
  50 #include "cpu/x86/bist.h"
  51 #include "northbridge/amd/amdk8/debug.c"
  52 #include "cpu/x86/mtrr/earlymtrr.c"
  53 #include "northbridge/amd/amdk8/setup_resource_map.c"
  54 #include "southbridge/sis/sis966/early_ctrl.c"
  55
  56 #define SERIAL_DEV PNP_DEV(0x2e, IT8716F_SP1)
  57
  58 static void memreset(int controllers, const struct mem_controller *ctrl) { }
  59 static void activate_spd_rom(const struct mem_controller *ctrl) { }
  60
  61 static inline int spd_read_byte(unsigned device, unsigned address)
  62 {
  63         return smbus_read_byte(device, address);
  64 }
  65
  66 #include "northbridge/amd/amdk8/f.h"
  67 #include "northbridge/amd/amdk8/incoherent_ht.c"
  68 #include "northbridge/amd/amdk8/coherent_ht.c"
  69 #include "northbridge/amd/amdk8/raminit_f.c"
  70 #include "lib/generic_sdram.c"
  71 #include "resourcemap.c"
  72 #include "cpu/amd/dualcore/dualcore.c"
  73
  74 #define SIS966_NUM 1
  75 #define SIS966_USE_NIC 1
  76 #define SIS966_USE_AZA 1
  77
  78 #define SIS966_PCI_E_X_0 0
  79
  80 #define SIS966_MB_SETUP \
  81         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x44,/* GPIO38 PCI_REQ3 */ \
  82         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x44,/* GPIO39 PCI_GNT3 */ \
  83         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x44,/* GPIO40 PCI_GNT2 */ \
  84         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x44,/* GPIO41 PCI_REQ2 */ \
  85         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \
  86         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */
  87
  88 #include "southbridge/sis/sis966/early_setup_ss.h"
  89 #include "cpu/amd/car/post_cache_as_ram.c"
  90 #include "cpu/amd/model_fxx/init_cpus.c"
  91 #include "cpu/amd/model_fxx/fidvid.c"
  92 #include "northbridge/amd/amdk8/early_ht.c"
  93
  94 static void sio_setup(void)
  95 {
  96         uint32_t dword;
  97         uint8_t byte;
  98
  99         byte = pci_read_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b);
 100         byte |= 0x20;
 101         pci_write_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b, byte);
 102
 103         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0);
 104         dword |= (1<<0);
 105         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0, dword);
 106
 107         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4);
 108         dword |= (1<<16);
 109         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4, dword);
 110 }
 111
 112 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
 113 {
 114         static const uint16_t spd_addr [] = {
 115                 // Node 0
 116                 DIMM0, DIMM2, 0, 0,
 117                 DIMM1, DIMM3, 0, 0,
 118                 // Node 1
 119                 DIMM4, DIMM6, 0, 0,
 120                 DIMM5, DIMM7, 0, 0,
 121         };
 122
 123         struct sys_info *sysinfo = (struct sys_info *)(CONFIG_DCACHE_RAM_BASE +
 124                 CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE);
 125         int needs_reset = 0;
 126         unsigned bsp_apicid = 0;
 127
 128         if (!cpu_init_detectedx && boot_cpu()) {
 129                 /* Nothing special needs to be done to find bus 0 */
 130                 /* Allow the HT devices to be found */
 131                 enumerate_ht_chain();
 132                 sio_setup();
 133         }
 134
 135         if (bist == 0)
 136                 bsp_apicid = init_cpus(cpu_init_detectedx, sysinfo);
 137
 138         pnp_enter_ext_func_mode(SERIAL_DEV);
 139         pnp_write_config(SERIAL_DEV, 0x23, 0);
 140         it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);
 141         pnp_exit_ext_func_mode(SERIAL_DEV);
 142
 143         setup_mb_resource_map();
 144
 145         uart_init();
 146
 147         /* Halt if there was a built in self test failure */
 148         report_bist_failure(bist);
 149
 150 #if CONFIG_USBDEBUG
 151         sis966_enable_usbdebug(CONFIG_USBDEBUG_DEFAULT_PORT);
 152         early_usbdebug_init();
 153 #endif
 154         console_init();
 155         printk(BIOS_DEBUG, "*sysinfo range: [%p,%p]\n",sysinfo,sysinfo+1);
 156
 157         print_debug("bsp_apicid="); print_debug_hex8(bsp_apicid); print_debug("\n");
 158
 159 #if CONFIG_MEM_TRAIN_SEQ == 1
 160         set_sysinfo_in_ram(0); // in BSP so could hold all ap until sysinfo is in ram
 161 #endif
 162         setup_coherent_ht_domain(); // routing table and start other core0
 163
 164         wait_all_core0_started();
 165 #if CONFIG_LOGICAL_CPUS==1
 166         // It is said that we should start core1 after all core0 launched
 167         /* becase optimize_link_coherent_ht is moved out from setup_coherent_ht_domain,
 168          * So here need to make sure last core0 is started, esp for two way system,
 169          * (there may be apic id conflicts in that case)
 170          */
 171         start_other_cores();
 172         wait_all_other_cores_started(bsp_apicid);
 173 #endif
 174
 175         /* it will set up chains and store link pair for optimization later */
 176         ht_setup_chains_x(sysinfo); // it will init sblnk and sbbusn, nodes, sbdn
 177
 178 #if CONFIG_SET_FIDVID
 179         {
 180                 msr_t msr;
 181                 msr=rdmsr(0xc0010042);
 182                 print_debug("begin msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\n");
 183         }
 184         enable_fid_change();
 185         enable_fid_change_on_sb(sysinfo->sbbusn, sysinfo->sbdn);
 186         init_fidvid_bsp(bsp_apicid);
 187         // show final fid and vid
 188         {
 189                 msr_t msr;
 190                 msr=rdmsr(0xc0010042);
 191                 print_debug("end   msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\n");
 192         }
 193 #endif
 194
 195         needs_reset |= optimize_link_coherent_ht();
 196         needs_reset |= optimize_link_incoherent_ht(sysinfo);
 197
 198         // fidvid change will issue one LDTSTOP and the HT change will be effective too
 199         if (needs_reset) {
 200                 print_info("ht reset -\n");
 201                 soft_reset();
 202         }
 203         allow_all_aps_stop(bsp_apicid);
 204
 205         //It's the time to set ctrl in sysinfo now;
 206         fill_mem_ctrl(sysinfo->nodes, sysinfo->ctrl, spd_addr);
 207
 208         sis_init_stage1();
 209         enable_smbus();
 210
 211         //do we need apci timer, tsc...., only debug need it for better output
 212         /* all ap stopped? */
 213 //        init_timer(); // Need to use TMICT to synconize FID/VID
 214
 215         sdram_initialize(sysinfo->nodes, sysinfo->ctrl, sysinfo);
 216
 217         sis_init_stage2();
 218         post_cache_as_ram(); // bsp swtich stack to ram and copy sysinfo ram now
 219 }