src/mainboard/asi/mb_5blmp/Config.lb

   1 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   2 default CONFIG_XIP_ROM_SIZE = 64 * 1024
   3 include /config/nofailovercalculation.lb
   4
   5 ##
   6 ## Set all of the defaults for an x86 architecture
   7 ##
   8
   9 arch i386 end
  10
  11 ##
  12 ## Build the objects we have code for in this directory.
  13 ##
  14
  15 driver mainboard.o
  16
  17 if CONFIG_HAVE_PIRQ_TABLE
  18         object irq_tables.o
  19 end
  20
  21 ##
  22 ## Romcc output
  23 ##
  24 # makerule ./failover.E
  25 #       depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  26 #       action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  27 # end
  28 #
  29 # makerule ./failover.inc
  30 #       depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  31 #       action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  32 # end
  33
  34 makerule ./auto.E
  35         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  36         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  37 end
  38 makerule ./auto.inc
  39         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  40         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  41 end
  42
  43 ##
  44 ## Build our 16 bit and 32 bit coreboot entry code
  45 ##
  46 mainboardinit cpu/x86/16bit/entry16.inc
  47 mainboardinit cpu/x86/32bit/entry32.inc
  48 ldscript /cpu/x86/16bit/entry16.lds
  49 ldscript /cpu/x86/32bit/entry32.lds
  50
  51 ##
  52 ## Build our reset vector (This is where coreboot is entered)
  53 ##
  54 if CONFIG_USE_FALLBACK_IMAGE
  55         mainboardinit cpu/x86/16bit/reset16.inc
  56         ldscript /cpu/x86/16bit/reset16.lds
  57 else
  58         mainboardinit cpu/x86/32bit/reset32.inc
  59         ldscript /cpu/x86/32bit/reset32.lds
  60 end
  61
  62 ### Should this be in the northbridge code?
  63 mainboardinit arch/i386/lib/cpu_reset.inc
  64
  65 ##
  66 ## Include an id string (For safe flashing)
  67 ##
  68 mainboardinit arch/i386/lib/id.inc
  69 ldscript /arch/i386/lib/id.lds
  70
  71 ###
  72 ### This is the early phase of coreboot startup
  73 ### Things are delicate and we test to see if we should
  74 ### failover to another image.
  75 ###
  76 # if CONFIG_USE_FALLBACK_IMAGE
  77 #       ldscript /arch/i386/lib/failover.lds
  78 #       mainboardinit ./failover.inc
  79 # end
  80
  81 ###
  82 ### O.k. We aren't just an intermediary anymore!
  83 ###
  84
  85 ##
  86 ## Setup RAM
  87 ##
  88 mainboardinit cpu/x86/fpu/enable_fpu.inc
  89 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  90 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  91 mainboardinit ./auto.inc
  92
  93 ##
  94 ## Include the secondary Configuration files
  95 ##
  96 dir /pc80
  97 config chip.h
  98
  99 chip northbridge/amd/gx1                # Northbridge
 100   device pci_domain 0 on
 101     device pci 0.0 on end               # Host bridge
 102     chip southbridge/amd/cs5530         # Southbridge
 103       device pci 0f.0 off end           # Ethernet (Realtek RTL8139B)
 104       device pci 12.0 on                # ISA bridge
 105         chip superio/nsc/pc87351        # Super I/O
 106           device pnp 2e.4 on            # PS/2 keyboard (+ mouse?)
 107             io 0x60 = 0x60
 108             io 0x62 = 0x64
 109             irq 0x70 = 1
 110             # irq 0x72 = 12
 111           end
 112           device pnp 2e.a on            # PS/2 mouse
 113             irq 0x70 = 12
 114           end
 115           device pnp 2e.e on            # COM1
 116             io 0x60 = 0x3f8
 117             irq 0x70 = 4
 118           end
 119           device pnp 2e.f off           # Floppy
 120             io 0x60 = 0x3f2
 121             irq 0x70 = 6
 122             drq 0x74 = 2
 123           end
 124           device pnp 2e.10 on           # Parallel port
 125             io 0x60 = 0x378
 126             irq 0x70 = 7
 127           end
 128           device pnp 2e.12 on           # COM2
 129             io 0x60 = 0x2f8
 130             irq 0x70 = 3
 131           end
 132         end
 133       end
 134       device pci 12.1 off end           # SMI
 135       device pci 12.2 on  end           # IDE
 136       device pci 12.3 on  end           # Audio
 137       device pci 12.4 on  end           # VGA (onboard)
 138       # device pci 12.4 on              # VGA (onboard)
 139       #   chip drivers/pci/onboard
 140       #     device pci 12.4 on end
 141       #     register "rom_address" = "0xfffc0000" # 256 KB image
 142       #     # register "rom_address" = "0xfff80000" # 512 KB image
 143       #     # register "rom_address" = "0xfff00000" # 1 MB image
 144       #   end
 145       # end
 146       device pci 13.0 on end            # USB
 147       register "ide0_enable" = "1"
 148       register "ide1_enable" = "1"
 149     end
 150   end
 151   chip cpu/amd/model_gx1                # CPU
 152   end
 153 end
 154