src/mainboard/amd/rumba/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses HAVE_OPTION_TABLE
   7 uses USE_OPTION_TABLE
   8 uses CONFIG_ROM_PAYLOAD
   9 uses IRQ_SLOT_COUNT
  10 uses MAINBOARD
  11 uses MAINBOARD_VENDOR
  12 uses MAINBOARD_PART_NUMBER
  13 uses COREBOOT_EXTRA_VERSION
  14 uses ARCH
  15 uses FALLBACK_SIZE
  16 uses STACK_SIZE
  17 uses HEAP_SIZE
  18 uses ROM_SIZE
  19 uses ROM_SECTION_SIZE
  20 uses ROM_IMAGE_SIZE
  21 uses ROM_SECTION_SIZE
  22 uses ROM_SECTION_OFFSET
  23 uses CONFIG_ROM_PAYLOAD_START
  24 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  25 uses CONFIG_PRECOMPRESSED_PAYLOAD
  26 uses PAYLOAD_SIZE
  27 uses _ROMBASE
  28 uses _RAMBASE
  29 uses XIP_ROM_SIZE
  30 uses XIP_ROM_BASE
  31 uses HAVE_MP_TABLE
  32 uses CROSS_COMPILE
  33 uses CC
  34 uses HOSTCC
  35 uses OBJCOPY
  36 uses DEFAULT_CONSOLE_LOGLEVEL
  37 uses MAXIMUM_CONSOLE_LOGLEVEL
  38 uses CONFIG_CONSOLE_SERIAL8250
  39 uses TTYS0_BAUD
  40 uses TTYS0_BASE
  41 uses TTYS0_LCS
  42 uses CONFIG_UDELAY_TSC
  43 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  44
  45 ## ROM_SIZE is the size of boot ROM that this board will use.
  46 default ROM_SIZE  = 256*1024
  47
  48 ###
  49 ### Build options
  50 ###
  51
  52 ##
  53 ## Build code for the fallback boot
  54 ##
  55 default HAVE_FALLBACK_BOOT=1
  56
  57 ##
  58 ## no MP table
  59 ##
  60 default HAVE_MP_TABLE=0
  61
  62 ##
  63 ## Build code to reset the motherboard from coreboot
  64 ##
  65 default HAVE_HARD_RESET=0
  66
  67 ## Delay timer options
  68 ##
  69 default CONFIG_UDELAY_TSC=1
  70 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  71
  72 ##
  73 ## Build code to export a programmable irq routing table
  74 ##
  75 default HAVE_PIRQ_TABLE=1
  76 default IRQ_SLOT_COUNT=2
  77 #object irq_tables.o
  78
  79 ##
  80 ## Build code to export a CMOS option table
  81 ##
  82 default HAVE_OPTION_TABLE=0
  83
  84 ###
  85 ### coreboot layout values
  86 ###
  87
  88 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
  89 default ROM_IMAGE_SIZE = 65536
  90 default FALLBACK_SIZE = 131072
  91
  92 ##
  93 ## Use a small 8K stack
  94 ##
  95 default STACK_SIZE=0x2000
  96
  97 ##
  98 ## Use a small 16K heap
  99 ##
 100 default HEAP_SIZE=0x4000
 101
 102 ##
 103 ## Only use the option table in a normal image
 104 ##
 105 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 106 default USE_OPTION_TABLE = 0
 107
 108 default _RAMBASE = 0x00004000
 109
 110 default CONFIG_ROM_PAYLOAD     = 1
 111
 112 ##
 113 ## The default compiler
 114 ##
 115 default CROSS_COMPILE=""
 116 default CC="$(CROSS_COMPILE)gcc -m32"
 117 default HOSTCC="gcc"
 118
 119 ##
 120 ## The Serial Console
 121 ##
 122
 123 # To Enable the Serial Console
 124 default CONFIG_CONSOLE_SERIAL8250=1
 125
 126 ## Select the serial console baud rate
 127 default TTYS0_BAUD=115200
 128 #default TTYS0_BAUD=57600
 129 #default TTYS0_BAUD=38400
 130 #default TTYS0_BAUD=19200
 131 #default TTYS0_BAUD=9600
 132 #default TTYS0_BAUD=4800
 133 #default TTYS0_BAUD=2400
 134 #default TTYS0_BAUD=1200
 135
 136 # Select the serial console base port
 137 default TTYS0_BASE=0x3f8
 138
 139 # Select the serial protocol
 140 # This defaults to 8 data bits, 1 stop bit, and no parity
 141 default TTYS0_LCS=0x3
 142
 143 ##
 144 ### Select the coreboot loglevel
 145 ##
 146 ## EMERG      1   system is unusable
 147 ## ALERT      2   action must be taken immediately
 148 ## CRIT       3   critical conditions
 149 ## ERR        4   error conditions
 150 ## WARNING    5   warning conditions
 151 ## NOTICE     6   normal but significant condition
 152 ## INFO       7   informational
 153 ## DEBUG      8   debug-level messages
 154 ## SPEW       9   Way too many details
 155
 156 ## Request this level of debugging output
 157 default  DEFAULT_CONSOLE_LOGLEVEL=8
 158 ## At a maximum only compile in this level of debugging
 159 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 160
 161 end
 162