src/mainboard/amd/rumba/Config.lb

   1 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   2 default CONFIG_XIP_ROM_SIZE = 64 * 1024
   3 include /config/nofailovercalculation.lb
   4
   5 ##
   6 ## Set all of the defaults for an x86 architecture
   7 ##
   8
   9 arch i386 end
  10
  11 ##
  12 ## Build the objects we have code for in this directory.
  13 ##
  14
  15 driver mainboard.o
  16
  17 if CONFIG_HAVE_PIRQ_TABLE object irq_tables.o end
  18 #object reset.o
  19
  20 ##
  21 ## Romcc output
  22 ##
  23 makerule ./failover.E
  24         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  25         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  26 end
  27
  28 makerule ./failover.inc
  29         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  30         action "../romcc -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  31 end
  32
  33 makerule ./auto.E
  34         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  35         action  "../romcc -E -mcpu=p2 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  36 end
  37 makerule ./auto.inc
  38         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  39         action  "../romcc    -mcpu=p2 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  40 end
  41
  42 ##
  43 ## Build our 16 bit and 32 bit coreboot entry code
  44 ##
  45 mainboardinit cpu/x86/16bit/entry16.inc
  46 mainboardinit cpu/x86/32bit/entry32.inc
  47 ldscript /cpu/x86/16bit/entry16.lds
  48 ldscript /cpu/x86/32bit/entry32.lds
  49
  50 ##
  51 ## Build our reset vector (This is where coreboot is entered)
  52 ##
  53 if CONFIG_USE_FALLBACK_IMAGE
  54         mainboardinit cpu/x86/16bit/reset16.inc
  55         ldscript /cpu/x86/16bit/reset16.lds
  56 else
  57         mainboardinit cpu/x86/32bit/reset32.inc
  58         ldscript /cpu/x86/32bit/reset32.lds
  59 end
  60
  61 ### Should this be in the northbridge code?
  62 mainboardinit arch/i386/lib/cpu_reset.inc
  63
  64 ##
  65 ## Include an id string (For safe flashing)
  66 ##
  67 mainboardinit arch/i386/lib/id.inc
  68 ldscript /arch/i386/lib/id.lds
  69
  70 ###
  71 ### This is the early phase of coreboot startup
  72 ### Things are delicate and we test to see if we should
  73 ### failover to another image.
  74 ###
  75 if CONFIG_USE_FALLBACK_IMAGE
  76         ldscript /arch/i386/lib/failover.lds
  77         mainboardinit ./failover.inc
  78 end
  79
  80 ###
  81 ### O.k. We aren't just an intermediary anymore!
  82 ###
  83
  84 ##
  85 ## Setup RAM
  86 ##
  87 mainboardinit cpu/x86/fpu/enable_fpu.inc
  88 mainboardinit ./auto.inc
  89
  90 ##
  91 ## Include the secondary Configuration files
  92 ##
  93 dir /pc80
  94 config chip.h
  95
  96 chip northbridge/amd/gx2
  97         device apic_cluster 0 on
  98                 chip cpu/amd/model_gx2
  99                         device apic 0 on end
 100                 end
 101         end
 102         device pci_domain 0 on
 103                 device pci 1.0 on end
 104                 device pci 1.1 on end
 105                 chip southbridge/amd/cs5536
 106                         register "lpc_serirq_enable" = "0x80"  # enabled with default timing
 107                         device pci d.0 on end   # Realtek 8139 LAN
 108                         device pci f.0 on end   # ISA Bridge
 109                         device pci f.2 on end   # IDE Controller
 110                         device pci f.3 on end   # Audio
 111                         device pci f.4 on end   # OHCI
 112                         device pci f.4 on end   # UHCI
 113                 end
 114         end
 115 end
 116