projects / cbimages.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: 43694cb)
. master
authorBernhard Urban <lewurm@gmail.com>
Fri, 6 Apr 2012 12:25:43 +0000 (14:25 +0200)
committerBernhard Urban <lewurm@gmail.com>
Fri, 6 Apr 2012 12:25:43 +0000 (14:25 +0200)
58 files changed:
2012-04-06_13:24.config [new file with mode: 0644] patch | blob
2012-04-06_13:24.log [new file with mode: 0644] patch | blob
2012-04-06_13:24_rom [new file with mode: 0644] patch | blob
2012-04-06_13:25.config [new file with mode: 0644] patch | blob
2012-04-06_13:25.log [new file with mode: 0644] patch | blob
2012-04-06_13:25_rom [new file with mode: 0644] patch | blob
2012-04-06_13:29.config [new file with mode: 0644] patch | blob
2012-04-06_13:29.log [new file with mode: 0644] patch | blob
2012-04-06_13:29_rom [new file with mode: 0644] patch | blob
2012-04-06_13:36.config [new file with mode: 0644] patch | blob
2012-04-06_13:36.log [new file with mode: 0644] patch | blob
2012-04-06_13:36.seabios [new file with mode: 0755] patch | blob
2012-04-06_13:36.seabios.config [new file with mode: 0644] patch | blob
2012-04-06_13:36_rom [new file with mode: 0644] patch | blob
2012-04-06_14:14.config [new file with mode: 0644] patch | blob
2012-04-06_14:14.log [new file with mode: 0644] patch | blob
2012-04-06_14:14.seabios [new file with mode: 0755] patch | blob
2012-04-06_14:14.seabios.config [new file with mode: 0644] patch | blob
2012-04-06_14:14_rom [new file with mode: 0644] patch | blob
2012-04-06_14:19.config [new file with mode: 0644] patch | blob
2012-04-06_14:19.log [new file with mode: 0644] patch | blob
2012-04-06_14:19.seabios [new file with mode: 0755] patch | blob
2012-04-06_14:19.seabios.config [new file with mode: 0644] patch | blob
2012-04-06_14:19_rom [new file with mode: 0644] patch | blob
2012-04-27_22:15.config [new file with mode: 0644] patch | blob
2012-04-27_22:15.log [new file with mode: 0644] patch | blob
2012-04-27_22:15_rom [new file with mode: 0644] patch | blob
2012-04-27_22:47.config [new file with mode: 0644] patch | blob
2012-04-27_22:47.log [new file with mode: 0644] patch | blob
2012-04-27_22:47_rom [new file with mode: 0644] patch | blob
2012-04-27_23:18.config [new file with mode: 0644] patch | blob
2012-04-27_23:18.log [new file with mode: 0644] patch | blob
2012-04-27_23:18_rom [new file with mode: 0644] patch | blob
2012-04-27_23:23.config [new file with mode: 0644] patch | blob
2012-04-27_23:23.log [new file with mode: 0644] patch | blob
2012-04-27_23:23_rom [new file with mode: 0644] patch | blob
2012-04-27_23:27.config [new file with mode: 0644] patch | blob
2012-04-27_23:27.log [new file with mode: 0644] patch | blob
2012-04-27_23:27_rom [new file with mode: 0644] patch | blob
2012-04-27_23:34.config [new file with mode: 0644] patch | blob
2012-04-27_23:34.log [new file with mode: 0644] patch | blob
2012-04-27_23:34_rom [new file with mode: 0644] patch | blob
2012-04-27_23:35.config [new file with mode: 0644] patch | blob
2012-04-27_23:35.log [new file with mode: 0644] patch | blob
2012-04-27_23:35_rom [new file with mode: 0644] patch | blob
2012-04-27_23:45.config [new file with mode: 0644] patch | blob
2012-04-27_23:45.log [new file with mode: 0644] patch | blob
2012-04-27_23:45_rom [new file with mode: 0644] patch | blob
2012-04-27_23:52.config [new file with mode: 0644] patch | blob
2012-04-27_23:52.log [new file with mode: 0644] patch | blob
2012-04-27_23:52_rom [new file with mode: 0644] patch | blob
2012-04-28_00:03.config [new file with mode: 0644] patch | blob
2012-04-28_00:03.log [new file with mode: 0644] patch | blob
2012-04-28_00:03_rom [new file with mode: 0644] patch | blob
2012-04-28_00:22.config [new file with mode: 0644] patch | blob
2012-04-28_00:22.log [new file with mode: 0644] patch | blob
2012-04-28_00:22_rom [new file with mode: 0644] patch | blob
Makefile patch | blob | history

diff --git a/2012-04-06_13:24.config b/2012-04-06_13:24.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_13:24.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_13:24.log b/2012-04-06_13:24.log
new file mode 100644 (file)
index 0000000..4d9655c
--- /dev/null
+++ b/2012-04-06_13:24.log
@@ -0,0 +1,3110 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be Sat Apr 28 13:18:22 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOOOSSTSSSTTTT::: :: 0   0000xxxxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmmiimAiiPccccirrc rroooor0co1cccoooocdddodeeede:e::: :    eeeeqqqqeuuuuqiiiuivvivvaavaalalllleeeeennnnttttn   t rrr reereevevvv v    iiiiddddi    d     == == =    00000xxxx1111x00010aaa0a00a00,0,,, ,    ccccuuuucrrrrurrrrreereennenntntttt     ppppaaapatttatcctcchchhh h    iiiiddddi    d=== =  =  00 00x0xxxx000000000000000000000000000000000000000\r\r\r\r0
+
+
+
+\r
+startemmmimmdiii\rcccirrcc
+rrooorocccoooccoddoodeddeeee:::::   ppp  aaappttaatcttcchcchhhh    iii idddi   ddtt  tootto oo    aaaaapppppppplllppllyyy  yy ==  ===     000xxx00000xx11001011000000000000000000bbb0fffbb\r\rff\r
+
+\r\r
+
+
+m*mmmmiii iicAccccrrrrPro oooocccc0co2oooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scccctpcuppppauurSuueSSSSteeeteeAttttdAAA\rMA
+DMMMMDDDMDMMMSMSRSSSR RRR    * AP      ddd0dd3ooooonnnnneeeee\r\r\r\r\r
+
+
+
+
+siiiiitannnnniiiiritttttt____e_fdffffiiii\ridd
+dddvvvvviiiiiddddd_____ssssstttttaaaaagggggeeeee22222     aaaaapppppiiiiiccccciiiiiddddd:::::     0000012543\r\r\r\r\r
+
+
+
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be Sat Apr 28 13:18:22 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a958\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+PCI: 00:11.0 [1002/4393] enabled\r
+PCI: 00:12.0 [1002/4397] enabled\r
+PCI: 00:12.2 [1002/4396] enabled\r
+PCI: 00:13.0 [1002/4397] enabled\r
+PCI: 00:13.2 [1002/4396] enabled\r
+PCI: 00:14.0 [1002/4385] enabled\r
+PCI: 00:14.1 [1002/439c] enabled\r
+PCI: 00:14.2 [1002/4383] enabled\r
+PCI: 00:14.3 [1002/439d] enabled\r
+PCI: 00:14.4 [1002/4384] enabled\r
+PCI: 00:14.5 [1002/4399] enabled\r
+PCI: 00:16.0 [1002/4397] enabled\r
+PCI: 00:16.2 [1002/4396] enabled\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+do_pci_scan_bridge for PCI: 00:14.4\r
+PCI: pci_scan_bus for bus 01\r
+POST: 0x24\r
+POST: 0x25\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+do_pci_scan_bridge returns max 1\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI_DOMAIN: 0000 passpw: enabled\r
+scan_static_bus for Root Device done\r
+done\r
+POST: 0x66\r
+===============Enumeration done!========\r
+Allocating resources...\r
+Reading resources...\r
+Root Device read_resources bus 0 link: 0\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0\r
+APIC: 00 missing read_resources\r
+APIC: 01 missing read_resources\r
+APIC: 02 missing read_resources\r
+APIC: 03 missing read_resources\r
+APIC: 04 missing read_resources\r
+APIC: 05 missing read_resources\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0\r
+PCI: 00:18.0 read_resources bus 0 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 1\r
+PCI: 00:00.0 missing read_resources\r
+PCI: 00:02.0 missing read_resources\r
+PCI: 00:0d.0 missing read_resources\r
+PCI: 00:11.0 missing read_resources\r
+PCI: 00:12.0 missing read_resources\r
+PCI: 00:12.2 missing read_resources\r
+PCI: 00:13.0 missing read_resources\r
+PCI: 00:13.2 missing read_resources\r
+PCI: 00:14.0 missing read_resources\r
+PCI: 00:14.1 missing read_resources\r
+PCI: 00:14.2 missing read_resources\r
+PCI: 00:14.3 missing read_resources\r
+PCI: 00:14.5 missing read_resources\r
+PCI: 00:15.0 missing read_resources\r
+PCI: 00:15.1 missing read_resources\r
+PCI: 00:15.2 missing read_resources\r
+PCI: 00:15.3 missing read_resources\r
+PCI: 00:16.0 missing read_resources\r
+PCI: 00:16.2 missing read_resources\r
+PCI: 00:18.0 read_resources bus 0 link: 1 done\r
+PCI: 00:18.0 read_resources bus 0 link: 2\r
+PCI: 00:18.0 read_resources bus 0 link: 2 done\r
+PCI: 00:18.0 read_resources bus 0 link: 3\r
+PCI: 00:18.0 read_resources bus 0 link: 3 done\r
+PCI: 00:18.0 read_resources bus 0 link: 4\r
+PCI: 00:18.0 read_resources bus 0 link: 4 done\r
+PCI: 00:18.0 read_resources bus 0 link: 5\r
+PCI: 00:18.0 read_resources bus 0 link: 5 done\r
+PCI: 00:18.0 read_resources bus 0 link: 6\r
+PCI: 00:18.0 read_resources bus 0 link: 6 done\r
+PCI: 00:18.0 read_resources bus 0 link: 7\r
+PCI: 00:18.0 read_resources bus 0 link: 7 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0 done\r
+Root Device read_resources bus 0 link: 0 done\r
+Done reading resources.\r
+Show resources in subtree (Root Device)...After reading.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 10d8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 10b8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 10b0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 110d0\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 110a8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 1200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:14.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+   PCI: 00:18.4\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 compute_resources_io: base: 50 size: 1000 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 1000 size: 1000 align: 12 gran: 0 limit: ffff done\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:00.0 fc *  [0x0 - 0xff] prefmem\r
+PCI: 00:18.0 compute_resources_prefmem: base: 100 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.3 94 *  [0x0 - 0x3ffffff] mem\r
+PCI: 00:14.2 10 *  [0x4000000 - 0x4003fff] mem\r
+PCI: 00:12.0 10 *  [0x4004000 - 0x4004fff] mem\r
+PCI: 00:13.0 10 *  [0x4005000 - 0x4005fff] mem\r
+PCI: 00:14.5 10 *  [0x4006000 - 0x4006fff] mem\r
+PCI: 00:16.0 10 *  [0x4007000 - 0x4007fff] mem\r
+PCI: 00:11.0 24 *  [0x4008000 - 0x40083ff] mem\r
+PCI: 00:12.2 10 *  [0x4008400 - 0x40084ff] mem\r
+PCI: 00:13.2 10 *  [0x4008500 - 0x40085ff] mem\r
+PCI: 00:16.2 10 *  [0x4008600 - 0x40086ff] mem\r
+PCI: 00:18.0 compute_resources_mem: base: 4008700 size: 4100000 align: 26 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 10b0 *  [0x0 - 0x40fffff] mem\r
+PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem\r
+PCI: 00:18.0 10b8 *  [0xc000000 - 0xc0fffff] prefmem\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: c100000 size: c100000 align: 26 gran: 0 limit: ffffffff done\r
+avoid_fixed_resources: PCI_DOMAIN: 0000\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000000 limit 0000ffff\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000100 limit ffffffff\r
+constrain_resources: PCI_DOMAIN: 0000\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PCI: 00:14.4\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:02.0\r
+constrain_resources: PCI: 00:0d.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: I2C: 00:50\r
+constrain_resources: I2C: 00:51\r
+constrain_resources: I2C: 00:52\r
+constrain_resources: I2C: 00:53\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PNP: 002e.2\r
+skipping PNP: 002e.2@60 fixed resource, size=0!\r
+skipping PNP: 002e.2@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.3\r
+skipping PNP: 002e.3@60 fixed resource, size=0!\r
+skipping PNP: 002e.3@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.5\r
+skipping PNP: 002e.5@60 fixed resource, size=0!\r
+skipping PNP: 002e.5@62 fixed resource, size=0!\r
+skipping PNP: 002e.5@70 fixed resource, size=0!\r
+skipping PNP: 002e.5@72 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.b\r
+skipping PNP: 002e.b@60 fixed resource, size=0!\r
+skipping PNP: 002e.b@70 fixed resource, size=0!\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:15.0\r
+constrain_resources: PCI: 00:15.1\r
+constrain_resources: PCI: 00:15.2\r
+constrain_resources: PCI: 00:15.3\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000000 limit 0000ffff\r
+       lim->base 00000000 lim->limit 0000ffff\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000100 limit ffffffff\r
+       lim->base 00000000 lim->limit dfffffff\r
+Setting resources...\r
+PCI_DOMAIN: 0000 allocate_resources_io: base:0 size:1000 align:12 gran:0 limit:ffff\r
+Assigned: PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 allocate_resources_io: next_base: 1000 size: 1000 align: 12 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_io: base:0 size:1000 align:12 gran:12 limit:ffff\r
+Assigned: PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+Assigned: PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+Assigned: PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+Assigned: PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+Assigned: PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+Assigned: PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+Assigned: PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+Assigned: PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+Assigned: PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+Assigned: PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 allocate_resources_io: next_base: 50 size: 1000 align: 12 gran: 12 done\r
+PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI: 00:18.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:18.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI_DOMAIN: 0000 allocate_resources_mem: base:d0000000 size:c100000 align:26 gran:0 limit:dfffffff\r
+Assigned: PCI: 00:18.0 10b0 *  [0xd0000000 - 0xd40fffff] mem\r
+Assigned: PCI: 00:18.3 94 *  [0xd8000000 - 0xdbffffff] mem\r
+Assigned: PCI: 00:18.0 10b8 *  [0xdc000000 - 0xdc0fffff] prefmem\r
+PCI_DOMAIN: 0000 allocate_resources_mem: next_base: dc100000 size: c100000 align: 26 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dc000000 size:100000 align:20 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:00.0 fc *  [0xdc000000 - 0xdc0000ff] prefmem\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dc000100 size: 100000 align: 20 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:d0000000 size:4100000 align:26 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:18.3 94 *  [0xd0000000 - 0xd3ffffff] mem\r
+Assigned: PCI: 00:14.2 10 *  [0xd4000000 - 0xd4003fff] mem\r
+Assigned: PCI: 00:12.0 10 *  [0xd4004000 - 0xd4004fff] mem\r
+Assigned: PCI: 00:13.0 10 *  [0xd4005000 - 0xd4005fff] mem\r
+Assigned: PCI: 00:14.5 10 *  [0xd4006000 - 0xd4006fff] mem\r
+Assigned: PCI: 00:16.0 10 *  [0xd4007000 - 0xd4007fff] mem\r
+Assigned: PCI: 00:11.0 24 *  [0xd4008000 - 0xd40083ff] mem\r
+Assigned: PCI: 00:12.2 10 *  [0xd4008400 - 0xd40084ff] mem\r
+Assigned: PCI: 00:13.2 10 *  [0xd4008500 - 0xd40085ff] mem\r
+Assigned: PCI: 00:16.2 10 *  [0xd4008600 - 0xd40086ff] mem\r
+PCI: 00:18.0 allocate_resources_mem: next_base: d4008700 size: 4100000 align: 26 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+Root Device assign_resources, bus 0 link: 0\r
+ split: 128K table at =cffe0000\r
+0: mmio_basek=00340000, basek=00400000, limitk=00880000\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 10d8 <- [0x0000000000 - 0x0000000fff] size 0x00001000 gran 0x0c io <node 0 link 0>\r
+PCI: 00:18.0 10b8 <- [0x00dc000000 - 0x00dc0fffff] size 0x00100000 gran 0x14 prefmem <node 0 link 0>\r
+PCI: 00:18.0 10b0 <- [0x00d0000000 - 0x00d40fffff] size 0x04100000 gran 0x14 mem <node 0 link 0>\r
+PCI: 00:18.0 110d0 <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c io <node 0 link 1>\r
+PCI: 00:18.0 110a8 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 prefmem <node 0 link 1>\r
+PCI: 00:18.0 110a0 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 mem <node 0 link 1>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:00.0 fc <- [0x00dc000000 - 0x00dc0000ff] size 0x00000100 gran 0x08 prefmem\r
+PCI: 00:11.0 10 <- [0x0000000020 - 0x0000000027] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 14 <- [0x0000000040 - 0x0000000043] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 18 <- [0x0000000028 - 0x000000002f] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 1c <- [0x0000000044 - 0x0000000047] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 20 <- [0x0000000000 - 0x000000000f] size 0x00000010 gran 0x04 io\r
+PCI: 00:11.0 24 <- [0x00d4008000 - 0x00d40083ff] size 0x00000400 gran 0x0a mem\r
+PCI: 00:12.0 10 <- [0x00d4004000 - 0x00d4004fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:12.2 10 <- [0x00d4008400 - 0x00d40084ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:13.0 10 <- [0x00d4005000 - 0x00d4005fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:13.2 10 <- [0x00d4008500 - 0x00d40085ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:14.1 10 <- [0x0000000030 - 0x0000000037] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 14 <- [0x0000000048 - 0x000000004b] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 18 <- [0x0000000038 - 0x000000003f] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 1c <- [0x000000004c - 0x000000004f] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 20 <- [0x0000000010 - 0x000000001f] size 0x00000010 gran 0x04 io\r
+PCI: 00:14.2 10 <- [0x00d4000000 - 0x00d4003fff] size 0x00004000 gran 0x0e mem64\r
+PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io\r
+PCI: 00:14.4 24 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 prefmem\r
+PCI: 00:14.4 20 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 mem\r
+PCI: 00:14.5 10 <- [0x00d4006000 - 0x00d4006fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.0 10 <- [0x00d4007000 - 0x00d4007fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.2 10 <- [0x00d4008600 - 0x00d40086ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+Root Device assign_resources, bus 0 link: 0\r
+Done setting resources.\r
+Show resources in subtree (Root Device)...After assigning values.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 1000 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base d0000000 size c100000 align 26 gran 0 limit dfffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+  PCI_DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
+  PCI_DOMAIN: 0000 resource base c0000 size cff40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
+  PCI_DOMAIN: 0000 resource base 100000000 size 120000000 align 0 gran 0 limit 0 flags e0004200 index 30\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 1000 align 12 gran 12 limit ffff flags 60080100 index 10d8\r
+   PCI: 00:18.0 resource base dc000000 size 100000 align 20 gran 20 limit dfffffff flags 60081200 index 10b8\r
+   PCI: 00:18.0 resource base d0000000 size 4100000 align 26 gran 20 limit dfffffff flags 60080200 index 10b0\r
+   PCI: 00:18.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080100 index 110d0\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081200 index 110a8\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base dc000000 size 100 align 8 gran 8 limit dfffffff flags 60001200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 20 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:11.0 resource base 40 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:11.0 resource base 28 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:11.0 resource base 44 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:11.0 resource base d4008000 size 400 align 10 gran 10 limit dfffffff flags 60000200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base d4004000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base d4008400 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base d4005000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base d4008500 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 30 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:14.1 resource base 48 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:14.1 resource base 38 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:14.1 resource base 4c size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:14.1 resource base 10 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base d4000000 size 4000 align 14 gran 14 limit dfffffff flags 60000201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081202 index 24\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base d4006000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base d4007000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base d4008600 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base d0000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base d8000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+   PCI: 00:18.4\r
+Done allocating resources.\r
+POST: 0x88\r
+Enabling resources...\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 subsystem <- 1043/843e\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 subsystem <- 1043/843e\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 subsystem <- 1043/843e\r
+PCI: 00:18.4 cmd <- 00\r
+PCI: 00:00.0 cmd <- 02\r
+PCI: 00:11.0 cmd <- 03\r
+PCI: 00:12.0 cmd <- 02\r
+PCI: 00:12.2 cmd <- 02\r
+PCI: 00:13.0 cmd <- 02\r
+PCI: 00:13.2 cmd <- 02\r
+PCI: 00:14.0 cmd <- 403\r
+PCI: 00:14.1 cmd <- 01\r
+PCI: 00:14.2 cmd <- 02\r
+PCI: 00:14.3 cmd <- 0f\r
+PCI: 00:14.4 bridge ctrl <- 0003\r
+PCI: 00:14.4 cmd <- 00\r
+PCI: 00:14.5 cmd <- 02\r
+PCI: 00:16.0 cmd <- 02\r
+PCI: 00:16.2 cmd <- 02\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 cmd <- 00\r
+done.\r
+Initializing devices...\r
+Root Device init\r
+APIC_CLUSTER: 0 init\r
+start_eip=0x00005000, offset=0x00200000, code_size=0x0000005b\r
+Initializing CPU #0\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x00 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #0 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 1.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #1\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x01 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #1 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 2.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #2\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x02 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #2 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 3.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #3\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x03 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #3 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 4.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #4\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x04 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #4 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 5.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #5\r
+Waiting for 1 CPUS to stop\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x05 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #5 initialized\r
+All AP CPUs stopped\r
+SB900 - Early.c - sb_After_Pci_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_After_Pci_Init - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - End.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+PCI: 00:00.0 init\r
+IOAPIC: Initializing IOAPIC at 0xdc000000\r
+IOAPIC: Bootstrap Processor Local APIC = 0x00\r
+IOAPIC: ID = 0x01\r
+IOAPIC: 24 interrupts\r
+IOAPIC: Enabling interrupts on FSB\r
+IOAPIC: Enabling interrupts on APIC serial bus\r
+IOAPIC not responding.\r
+PCI: 00:11.0 init\r
+Searching for pci1002,4393.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4393.rom'.\r
+PCI: 00:12.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:12.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:13.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:13.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:14.0 init\r
+Searching for pci1002,4385.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4385.rom'.\r
+PCI: 00:14.1 init\r
+Searching for pci1002,439c.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439c.rom'.\r
+PCI: 00:14.2 init\r
+Searching for pci1002,4383.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4383.rom'.\r
+PCI: 00:14.3 init\r
+Searching for pci1002,439d.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439d.rom'.\r
+PCI: 00:14.5 init\r
+Searching for pci1002,4399.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4399.rom'.\r
+PCI: 00:16.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:16.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+Devices initialized\r
+Show all devs...After init.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+APIC: 01: enabled 1\r
+APIC: 02: enabled 1\r
+APIC: 03: enabled 1\r
+APIC: 04: enabled 1\r
+APIC: 05: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PCI: 00:14.4: enabled 1\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+POST: 0x89\r
+Re-Initializing CBMEM area to 0xcffe0000\r
+Initializing CBMEM area to 0xcffe0000 (131072 bytes)\r
+Adding CBMEM entry as no. 1\r
+Moving GDT to cffe0200...ok\r
+High Tables Base is cffe0000.\r
+POST: 0x9a\r
+SB900 - Early.c - sb_Late_Post - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Late_Post - End.\r
+Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
+Adding CBMEM entry as no. 2\r
+Writing IRQ routing tables to 0xcffe0400...write_pirq_routing_table done.\r
+PIRQ table: 48 bytes.\r
+POST: 0x9b\r
+Wrote the mp table end at: 000f0410 - 000f055c\r
+Adding CBMEM entry as no. 3\r
+Wrote the mp table end at: cffe1410 - cffe155c\r
+MP table: 348 bytes.\r
+POST: 0x9c\r
+Adding CBMEM entry as no. 4\r
+ACPI: Writing ACPI tables at cffe2400...\r
+ACPI:    * HPET at cffe24c8\r
+ACPI: added table 1/32, length now 40\r
+ACPI:    * MADT at cffe2500\r
+ACPI: added table 2/32, length now 44\r
+ACPI:    * SRAT at cffe2580\r
+SRAT: lapic cpu_index=00, node_id=00, apic_id=00\r
+SRAT: lapic cpu_index=01, node_id=00, apic_id=01\r
+SRAT: lapic cpu_index=02, node_id=00, apic_id=02\r
+SRAT: lapic cpu_index=03, node_id=00, apic_id=03\r
+SRAT: lapic cpu_index=04, node_id=00, apic_id=04\r
+SRAT: lapic cpu_index=05, node_id=00, apic_id=05\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0010 startk=00000000, sizek=00000280\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0020 startk=00000300, sizek=0033fd00\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0030 startk=00400000, sizek=00480000\r
+ACPI: added table 3/32, length now 48\r
+ACPI:   * SLIT at cffe2688\r
+ACPI: added table 4/32, length now 52\r
+ACPI:    * SSDT at cffe26c0\r
+ACPI: added table 5/32, length now 56\r
+ACPI:    * SSDT for PState at cffe2cf5\r
+ACPI:    * DSDT at cffe2cf8\r
+ACPI:    * DSDT @ cffe2cf8 Length 2969\r
+ACPI:  * FACS at cffe5668\r
+ACPI:    * FADT at cffe56a8\r
+ACPI_BLK_BASE: 0x0800\r
+ACPI: added table 6/32, length now 60\r
+ACPI: done.\r
+ACPI tables: 13212 bytes.\r
+Adding CBMEM entry as no. 5\r
+smbios_write_tables: cffed800\r
+Root Device (ASUS M5A99X-EVO Mainboard)\r
+APIC_CLUSTER: 0 (AMD FAM10 Root Complex)\r
+APIC: 00 (socket AM3)\r
+PCI_DOMAIN: 0000 (AMD FAM10 Root Complex)\r
+PCI: 00:18.0 (AMD FAM10 Northbridge)\r
+PCI: 00:00.0 (ATI rd890)\r
+PCI: 00:00.1 (ATI rd890)\r
+PCI: 00:02.0 (ATI rd890)\r
+PCI: 00:03.0 (ATI rd890)\r
+PCI: 00:04.0 (ATI rd890)\r
+PCI: 00:05.0 (ATI rd890)\r
+PCI: 00:06.0 (ATI rd890)\r
+PCI: 00:07.0 (ATI rd890)\r
+PCI: 00:08.0 (ATI rd890)\r
+PCI: 00:09.0 (ATI rd890)\r
+PCI: 00:0a.0 (ATI rd890)\r
+PCI: 00:0b.0 (ATI rd890)\r
+PCI: 00:0c.0 (ATI rd890)\r
+PCI: 00:0d.0 (ATI rd890)\r
+PCI: 00:11.0 (ATI SB900)\r
+PCI: 00:12.0 (ATI SB900)\r
+PCI: 00:12.2 (ATI SB900)\r
+PCI: 00:13.0 (ATI SB900)\r
+PCI: 00:13.2 (ATI SB900)\r
+PCI: 00:14.0 (ATI SB900)\r
+I2C: 00:50 ()\r
+I2C: 00:51 ()\r
+I2C: 00:52 ()\r
+I2C: 00:53 ()\r
+PCI: 00:14.1 (ATI SB900)\r
+PCI: 00:14.2 (ATI SB900)\r
+PCI: 00:14.3 (ATI SB900)\r
+PNP: 002e.0 (ITE IT8721F Super I/O)\r
+PNP: 002e.1 (ITE IT8721F Super I/O)\r
+PNP: 002e.2 (ITE IT8721F Super I/O)\r
+PNP: 002e.3 (ITE IT8721F Super I/O)\r
+PNP: 002e.5 (ITE IT8721F Super I/O)\r
+PNP: 002e.6 (ITE IT8721F Super I/O)\r
+PNP: 002e.7 (ITE IT8721F Super I/O)\r
+PNP: 002e.8 (ITE IT8721F Super I/O)\r
+PNP: 002e.9 (ITE IT8721F Super I/O)\r
+PNP: 002e.a (ITE IT8721F Super I/O)\r
+PNP: 002e.b (ITE IT8721F Super I/O)\r
+PCI: 00:14.4 (ATI SB900)\r
+PCI: 00:14.5 (ATI SB900)\r
+PCI: 00:14.6 (ATI SB900)\r
+PCI: 00:15.0 (ATI SB900)\r
+PCI: 00:15.1 (ATI SB900)\r
+PCI: 00:15.2 (ATI SB900)\r
+PCI: 00:15.3 (ATI SB900)\r
+PCI: 00:16.0 (ATI SB900)\r
+PCI: 00:16.2 (ATI SB900)\r
+PCI: 00:18.1 (AMD FAM10 Northbridge)\r
+PCI: 00:18.2 (AMD FAM10 Northbridge)\r
+PCI: 00:18.3 (AMD FAM10 Northbridge)\r
+PCI: 00:18.4 (AMD FAM10 Northbridge)\r
+APIC: 01 ()\r
+APIC: 02 ()\r
+APIC: 03 ()\r
+APIC: 04 ()\r
+APIC: 05 ()\r
+PCI: 00:00.0 ()\r
+PCI: 00:11.0 ()\r
+PCI: 00:12.0 ()\r
+PCI: 00:12.2 ()\r
+PCI: 00:13.0 ()\r
+PCI: 00:13.2 ()\r
+PCI: 00:14.0 ()\r
+PCI: 00:14.1 ()\r
+PCI: 00:14.2 ()\r
+PCI: 00:14.3 ()\r
+PCI: 00:14.4 ()\r
+PCI: 00:14.5 ()\r
+PCI: 00:16.0 ()\r
+PCI: 00:16.2 ()\r
+PCI: 00:18.0 ()\r
+PCI: 00:18.1 ()\r
+PCI: 00:18.2 ()\r
+PCI: 00:18.3 ()\r
+PCI: 00:18.4 ()\r
+SMBIOS tables: 283 bytes.\r
+POST: 0x9d\r
+Adding CBMEM entry as no. 6\r
+Writing high table forward entry at 0x00000500\r
+Wrote coreboot table at: 00000500, 0x10 bytes, checksum 4fdf\r
+New low_table_end: 0x00000528\r
+Now going to write high coreboot table at 0xcffee000\r
+rom_table_end = 0xcffee000\r
+Adjust low_table_end from 0x00000528 to 0x00001000 \r
+Adjust rom_table_end from 0xcffee000 to 0xcfff0000 \r
+Adding high table area\r
+coreboot memory table:\r
+ 0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
+ 1. 0000000000001000-000000000009ffff: RAM\r
+ 2. 00000000000c0000-00000000cffdffff: RAM\r
+ 3. 00000000cffe0000-00000000cfffffff: CONFIGURATION TABLES\r
+ 4. 00000000e0000000-00000000efffffff: RESERVED\r
+ 5. 0000000100000000-000000021fffffff: RAM\r
+Wrote coreboot table at: cffee000, 0x1f4 bytes, checksum e556\r
+coreboot table: 524 bytes.\r
+POST: 0x9e\r
+POST: 0x9d\r
+Multiboot Information structure has been written.\r
+ 0. FREE SPACE cfff6000 0000a000\r
+ 1. GDT        cffe0200 00000200\r
+ 2. IRQ TABLE  cffe0400 00001000\r
+ 3. SMP TABLE  cffe1400 00001000\r
+ 4. ACPI       cffe2400 0000b400\r
+ 5. SMBIOS     cffed800 00000800\r
+ 6. COREBOOT   cffee000 00008000\r
+Searching for fallback/payload\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Got a payload\r
+Loading segment from rom address 0xffc44b38\r
+  code (compression=1)\r
+  New segment dstaddr 0xe5480 memsize 0x1ab80 srcaddr 0xffc44b70 filesize 0xcde5\r
+  (cleaned up) New segment addr 0xe5480 size 0x1ab80 offset 0xffc44b70 filesize 0xcde5\r
+Loading segment from rom address 0xffc44b54\r
+  Entry Point 0x00000000\r
+Loading Segment: addr: 0x00000000000e5480 memsz: 0x000000000001ab80 filesz: 0x000000000000cde5\r
+lb: [0x0000000000200000, 0x0000000000340000)\r
+Post relocation: addr: 0x00000000000e5480 memsz: 0x000000000001ab80 filesz: 0x000000000000cde5\r
+using LZMA\r
+[ 0x000e5480, 00100000, 0x00100000) <- ffc44b70\r
+dest 000e5480, end 00100000, bouncebuffer cfd60000\r
+Loaded segments\r
+Jumping to boot code at fbff6\r
+POST: 0xf8\r
+entry    = 0x000fbff6\r
+lb_start = 0x00200000\r
+lb_size  = 0x00140000\r
+adjust   = 0xcfca0000\r
+buffer   = 0xcfd60000\r
+     elf_boot_notes = 0x0023bcf0\r
+adjusted_boot_notes = 0xcfedbcf0\r
+Start bios (version 1.6.3-20120428_002019-oldx86)\r
+Find memory size\r
+Attempting to find coreboot table\r
+Found coreboot table forwarder.\r
+Now attempting to find coreboot memory map\r
+Add to e820 map: 00000000 00001000 2\r
+Add to e820 map: 00001000 0009f000 1\r
+Add to e820 map: 000c0000 cff20000 1\r
+Add to e820 map: cffe0000 00020000 2\r
+Add to e820 map: e0000000 10000000 2\r
+Add to e820 map: 00000000 20000000 1\r
+Add to e820 map: 00000000 00004000 1\r
+Found mainboard ASUS M5A99X-EVO\r
+Found CBFS header at 0xffffefe0\r
+Add to e820 map: 000a0000 00050000 -1\r
+Add to e820 map: 000f0000 00010000 2\r
+Ram Size=0xcffe0000 (0x0000000120000000 high)\r
+malloc setup\r
+Add to e820 map: cffd0000 00010000 2\r
+init ivt\r
+init bda\r
+Add to e820 map: 0009fc00 00000400 2\r
+init pic\r
+init timer\r
+CPU Mhz=800\r
+init timer: 01\r
+init timer: 02\r
+init timer: 03\r
+init timer: 04\r
+init timer: 05\r
+init timer: 06\r
+init timer: 07\r
+init timer: 08\r
+init timer: 09\r
+init timer: 10\r
+init timer: 11\r
+init timer: 12\r
+math cp init\r
+PCI probe\r
+Searching CBFS for prefix etc/extra-pci-roots\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfe70 (detail=0xcffcfee0)\r
+PCI device 00:00.0 (vd=1002:5a14 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfdd0 (detail=0xcffcfe40)\r
+PCI device 00:11.0 (vd=1002:4393 c=0101)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfd30 (detail=0xcffcfda0)\r
+PCI device 00:12.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfc90 (detail=0xcffcfd00)\r
+PCI device 00:12.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfbf0 (detail=0xcffcfc60)\r
+PCI device 00:13.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfb50 (detail=0xcffcfbc0)\r
+PCI device 00:13.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfab0 (detail=0xcffcfb20)\r
+PCI device 00:14.0 (vd=1002:4385 c=0c05)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfa10 (detail=0xcffcfa80)\r
+PCI device 00:14.1 (vd=1002:439c c=0101)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf970 (detail=0xcffcf9e0)\r
+PCI device 00:14.2 (vd=1002:4383 c=0403)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf8d0 (detail=0xcffcf940)\r
+PCI device 00:14.3 (vd=1002:439d c=0601)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf830 (detail=0xcffcf8a0)\r
+PCI device 00:14.4 (vd=1002:4384 c=0604)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf790 (detail=0xcffcf800)\r
+PCI device 00:14.5 (vd=1002:4399 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf6f0 (detail=0xcffcf760)\r
+PCI device 00:16.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf650 (detail=0xcffcf6c0)\r
+PCI device 00:16.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf5b0 (detail=0xcffcf620)\r
+PCI device 00:18.0 (vd=1022:1200 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf510 (detail=0xcffcf580)\r
+PCI device 00:18.1 (vd=1022:1201 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf470 (detail=0xcffcf4e0)\r
+PCI device 00:18.2 (vd=1022:1202 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf3d0 (detail=0xcffcf440)\r
+PCI device 00:18.3 (vd=1022:1203 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf330 (detail=0xcffcf3a0)\r
+PCI device 00:18.4 (vd=1022:1204 c=0600)\r
+Found 19 PCI devices (max PCI bus is 01)\r
+Searching CBFS for prefix bootorder\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Found 6 cpu(s) max supported 6 cpu(s)\r
+init bios32\r
+[wurm] pmm_setup\r
+init PMM\r
+[wurm] pnp_setup\r
+init PNPBIOS table\r
+[wurm] kbd_setup\r
+init keyboard\r
+[wurm] mouse_setup\r
+init mouse\r
+[wurm] init_bios_tables\r
+Relocating coreboot bios tables\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=48 align=10 ret=0x000fdbc0 (detail=0xcffcf300)\r
+Copying PIR from 0xcffe0400 to 0x000fdbc0\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=348 align=10 ret=0x000fda60 (detail=0xcffcf2d0)\r
+Copying MPTABLE from 0xcffe1400/cffe1410 to 0x000fda60\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=20 align=10 ret=0x000fda40 (detail=0xcffcf2a0)\r
+Copying ACPI RSDP from 0xcffe2400 to 0x000fda40\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=31 align=10 ret=0x000fda20 (detail=0xcffcf270)\r
+Copying SMBIOS entry point from 0xcffed800 to 0x000fda20\r
+[wurm] vga_setup\r
+Scan for VGA option rom\r
+Searching CBFS for prefix etc/optionroms-checksum\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/s3-resume-vga-init\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/screen-and-debug\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix vgaroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+init usb\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:12.2 (regs=0xd4008420)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf1c0)\r
+/cffce000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcd000 (detail=0xcffcf100)\r
+/cffcd000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcc000 (detail=0xcffcf0d0)\r
+/cffcc000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcb000 (detail=0xcffcf0a0)\r
+/cffcb000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffca000 (detail=0xcffcf070)\r
+/cffca000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc9000 (detail=0xcffcf040)\r
+/cffc9000\ Start thread\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffc8fb0 (detail=0xcffcf010)\r
+EHCI init on dev 00:13.2 (regs=0xd4008520)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc7000 (detail=0xcffc8f80)\r
+/cffc7000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc6000 (detail=0xcffc8ec0)\r
+/cffc6000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc5000 (detail=0xcffc8e90)\r
+/cffc5000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc4000 (detail=0xcffc8e60)\r
+/cffc4000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc3000 (detail=0xcffc8e30)\r
+/cffc3000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc2000 (detail=0xcffc8e00)\r
+/cffc2000\ Start thread\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=24 align=10 ret=0xcffc8db0 (detail=0xcffc8dd0)\r
+OHCI init on dev 00:14.5 (regs=0xd4006000)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc1000 (detail=0xcffc8d80)\r
+/cffc1000\ Start thread\r
+|cffc1000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=256 align=100 ret=0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=16 align=10 ret=0xcffdeff0 (detail=0xcffc8d20)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffc8ca0 (detail=0xcffc8cf0)\r
+EHCI init on dev 00:16.2 (regs=0xd4008620)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc0000 (detail=0xcffc8c70)\r
+/cffc0000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbf000 (detail=0xcffc8bb0)\r
+/cffbf000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbe000 (detail=0xcffc8b80)\r
+/cffbe000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbd000 (detail=0xcffc8b50)\r
+/cffbd000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbc000 (detail=0xcffc8b20)\r
+/cffbc000\ Start thread\r
+init ps2port\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbb000 (detail=0xcffc8af0)\r
+/cffbb000\ Start thread\r
+|cffbb000| i8042_flush\r
+|cffbb000| i8042_command cmd=1aa\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=55\r
+|cffbb000| i8042_command cmd=1ab\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=0\r
+|cffbb000| Searching CBFS for prefix etc/ps2-keyboard-spinup\r
+|cffbb000| Found CBFS file cmos_layout.bin\r
+|cffbb000| Found CBFS file fallback/romstage\r
+|cffbb000| Found CBFS file fallback/coreboot_ram\r
+|cffbb000| Found CBFS file fallback/payload\r
+|cffbb000| Found CBFS file config\r
+|cffbb000| Found CBFS file \r
+|cffbb000| ps2_command aux=0 cmd=2ff\r
+|cffbb000| i8042 ctr old=30 new=30\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+init serial\r
+Found 2 serial ports\r
+init floppy drives\r
+init hard drives\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fda10 (detail=0xcffc8ac0)\r
+ATA controller 1 at 20/40/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a90)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| ata_detect ata0-0: sc=55 sn=0 dh=a0\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| powerup iobase=20 st=0\r
+|cffba000| ata_detect ata0-1: sc=55 sn=0 dh=b0\r
+pmm_free 0xcffba000 (detail=0xcffc8a90)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fda00 (detail=0xcffc8a90)\r
+ATA controller 2 at 28/44/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a60)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a60)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fd9f0 (detail=0xcffc8a60)\r
+ATA controller 3 at 1f0/3f4/0 (irq 14 dev a1)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a30)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a30)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fd9e0 (detail=0xcffc8a30)\r
+ATA controller 4 at 170/374/0 (irq 15 dev a1)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a00)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a00)\r
+\cffba000/ End thread\r
+init ahci\r
+Searching CBFS for prefix img/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+|cffcc000| pmm_free 0xcffcd000 (detail=0xcffcf100)\r
+\cffcd000/ End thread\r
+|cffcb000| pmm_free 0xcffcc000 (detail=0xcffcf0d0)\r
+\cffcc000/ End thread\r
+|cffca000| pmm_free 0xcffcb000 (detail=0xcffcf0a0)\r
+\cffcb000/ End thread\r
+|cffc9000| pmm_free 0xcffca000 (detail=0xcffcf070)\r
+\cffca000/ End thread\r
+|cffce000| pmm_free 0xcffc9000 (detail=0xcffcf040)\r
+\cffc9000/ End thread\r
+|cffc5000| pmm_free 0xcffc6000 (detail=0xcffc8ec0)\r
+\cffc6000/ End thread\r
+|cffc4000| pmm_free 0xcffc5000 (detail=0xcffc8e90)\r
+\cffc5000/ End thread\r
+|cffc3000| pmm_free 0xcffc4000 (detail=0xcffc8e60)\r
+\cffc4000/ End thread\r
+|cffc2000| pmm_free 0xcffc3000 (detail=0xcffc8e30)\r
+\cffc3000/ End thread\r
+|cffc7000| pmm_free 0xcffc2000 (detail=0xcffc8e00)\r
+\cffc2000/ End thread\r
+|cffbe000| pmm_free 0xcffbf000 (detail=0xcffc8bb0)\r
+\cffbf000/ End thread\r
+|cffbd000| pmm_free 0xcffbe000 (detail=0xcffc8b80)\r
+\cffbe000/ End thread\r
+|cffbc000| pmm_free 0xcffbd000 (detail=0xcffc8b50)\r
+\cffbd000/ End thread\r
+|cffc0000| pmm_free 0xcffbc000 (detail=0xcffc8b20)\r
+\cffbc000/ End thread\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2_sendbyte aux=0 cmd=ff\r
+|cffbb000| i8042_kbd_write c=255\r
+|cffbb000| i8042_wait_write\r
+|cffce000| pmm_free 0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_free 0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_free 0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+|cffc7000| pmm_free 0xcffce000 (detail=0xcffcf1c0)\r
+\cffce000/ End thread\r
+|cffc7000| pmm_free 0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_free 0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_free 0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_free 0xcffc8fb0 (detail=0xcffcf010)\r
+|cffc1000| pmm_free 0xcffc7000 (detail=0xcffc8f80)\r
+\cffc7000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_free 0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_free 0xcffdeff0 (detail=0xcffc8d20)\r
+|cffc0000| pmm_free 0xcffc1000 (detail=0xcffc8d80)\r
+\cffc1000/ End thread\r
+|cffc0000| pmm_free 0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_free 0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_free 0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_free 0xcffc8ca0 (detail=0xcffc8cf0)\r
+|cffbb000| pmm_free 0xcffc0000 (detail=0xcffc8c70)\r
+\cffc0000/ End thread\r
+|cffbb000| ps2 read fe\r
+|cffbb000| Got ps2 nak (status=51)\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2 command 2ff failed (aux=0)\r
+pmm_free 0xcffbb000 (detail=0xcffc8af0)\r
+\cffbb000/ End thread\r
+All threads complete.\r
+[wurm] optionrom_setup\r
+Scan for option roms\r
+Attempting to init PCI bdf 00:00.0 (vd 1002:5a14)\r
+Searching CBFS for prefix pci1002,5a14.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:00.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.0 (vd 1002:4385)\r
+Searching CBFS for prefix pci1002,4385.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.2 (vd 1002:4383)\r
+Searching CBFS for prefix pci1002,4383.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.3 (vd 1002:439d)\r
+Searching CBFS for prefix pci1002,439d.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.4 (vd 1002:4384)\r
+Searching CBFS for prefix pci1002,4384.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.4\r
+Skipping non-normal pci device (type=81)\r
+Attempting to init PCI bdf 00:14.5 (vd 1002:4399)\r
+Searching CBFS for prefix pci1002,4399.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.5\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.0 (vd 1022:1200)\r
+Searching CBFS for prefix pci1022,1200.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.1 (vd 1022:1201)\r
+Searching CBFS for prefix pci1022,1201.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.1\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.2 (vd 1022:1202)\r
+Searching CBFS for prefix pci1022,1202.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.3 (vd 1022:1203)\r
+Searching CBFS for prefix pci1022,1203.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.4 (vd 1022:1204)\r
+Searching CBFS for prefix pci1022,1204.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.4\r
+Option rom sizing returned 0 0\r
+Searching CBFS for prefix genroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] boot_prep\r
+[wurm] bp1\r
+enter handle_16:\r
+   a=00000100  b=00000000  c=00000000  d=00000000 ds=0000 es=0000 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006d68 cs=f000 ip=e984  f=0202\r
+Press F12 for boot menu.\r
+\r
+Searching CBFS for prefix etc/boot-menu-wait\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Checking for bootsplash\r
+Searching CBFS for prefix bootsplash.jpg\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix bootsplash.bmp\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] bp2\r
+[wurm] bp3\r
+[wurm] bp4\r
+[wurm] bp5\r
+[wurm] cdemu_setup\r
+[wurm] pmm_finalize\r
+finalize PMM\r
+[wurm] malloc_finalize\r
+malloc finalize\r
+Add to e820 map: 0009fc00 00000400 2\r
+Add to e820 map: cffd0000 00010000 1\r
+Returned 65536 bytes of ZoneHigh\r
+[wurm] memmap_finalize\r
+e820 map has 7 items:\r
+  0: 0000000000000000 - 000000000009fc00 = 1 RAM\r
+  1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED\r
+  2: 00000000000f0000 - 0000000000100000 = 2 RESERVED\r
+  3: 0000000000100000 - 00000000cffe0000 = 1 RAM\r
+  4: 00000000cffe0000 - 00000000d0000000 = 2 RESERVED\r
+  5: 00000000e0000000 - 00000000f0000000 = 2 RESERVED\r
+  6: 0000000100000000 - 0000000220000000 = 1 RAM\r
+[wurm] make_bios_readonly\r
+[wurm] startBoot\r
+Jump to int19\r
+enter handle_19:\r
+  NULL\r
+Booting from Floppy...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+Booting from Hard Disk...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+No bootable device.\r
diff --git a/2012-04-06_13:24_rom b/2012-04-06_13:24_rom
new file mode 100644 (file)
index 0000000..73672d7
Binary files /dev/null and b/2012-04-06_13:24_rom differ
diff --git a/2012-04-06_13:25.config b/2012-04-06_13:25.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_13:25.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_13:25.log b/2012-04-06_13:25.log
new file mode 100644 (file)
index 0000000..edbbfe7
--- /dev/null
+++ b/2012-04-06_13:25.log
@@ -0,0 +1,3221 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be Sat Apr 28 13:18:22 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPOOSOPPOOSTSTSST::TT: 0 :: x0  0x0x0xx3333300000\r\r\r\r\r
+
+
+
+
+*m mmmmiiiiiAccccPcrrrrr 0oooooc1ccccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
+
+
+
+
+startemmmmiiimdicccci\rrrrrc
+oooorocccccoooododddedeee::e::   : ppp paaaapttttatcccchchhh  h  ii iidddid    dtttt toooo o   a aaappappppppplllplylyyyy     ==== =   00 00xx0xx000x01111000001000000000000000bb0bbfffbf\r\r\rf\r
+
+
+
+\r
+mmmmm* iiiiiAcccccrPrrrroo ooocc0cccooo2oodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccapppppruuuuuStSSSSeeeeeetttdttAAA\rAAMMMM
+MDDDDDMMMMMSSSSSRRRRR     * AP      ddddd03ooooonnnnneeeee\r\r\r\r\r
+
+
+
+
+siiiitnnnninaiiiitirttt__tt__fff_efiiiifdddddi\r
+vvvvdviiiididdd_d___aa_aapppap(((p(ssss(stttttaaaagagggeegee11e11)))1)    )aaaa appppipiiiciccciiciiddidd:::d:    :0000 03521\r4\r\r\r
+\r
+
+
+
+FFF*FFIII IIDDDDADVVVVPVIIIII DDDDD04     ooooonnnnn     AAAAAPPPPP:::::     0000052134\r\r\r\r\r
+
+
+
+
+started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+FIDVID on BSP, APIC_id: 00\r
+BSP fid = 0\r
+Wait for AP stage 1: ap_apicid = 1\r
+       readback = 1000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 2\r
+       readback = 2000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 3\r
+       readback = 3000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 4\r
+       readback = 4000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 5\r
+       readback = 5000001\r
+       common_fid(packed) = 0\r
+common_fid = 0\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+...WARM RESET...\r
+\r
+\r
+\r
+\r
+coreboot-4.0-2271-g0d4a5be Sat Apr 28 13:18:22 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOSOOSTSSTSTTT:: :: :   00x00x0xxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmmiimAiiciPcccrc rrrr0oooo1ccccooooocdodddeeede::::e :   eee eeqqqququuuiiiuiivvvvaavaalllalleeeenennntttntt    rr rreeeerevvvv  v  iiii diddd  d       = ===  =  0000 x0xxx111x100001a0aaa000a0,,,,0 ,   ccc cuuuucrurrrrrrrrreeeennenntttntt    pp ppaaapaattttcctcchhhchh    ii iidddidd    == ==    = 0000xx0xx0000x00000000000000000000000000000000000\r\r\r0\r\r
+
+
+
+
+startemmdimmmciiii\rrcccc
+rrrroocooocccocooooddedddeee:e :::: p   pppaptaaaattcttccchc hhhh  i  iiiid dddd  t  tttto oooo  a  aaaappppppppplpllllyyy yy    = ====  0  0000xx0xxx00010111100000000000000000b000bbbfb\rffff\r
+\r\r\r
+
+
+
+mmm*mmii iiiccAcccrrPrrroo oooc0cccco2oooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccpappppuruuuutSSSSSeeeeeetttttdAAAAA\rMMMM
+MDDDDDMMMMMSSSSSRRRRR     * AP      0ddddd3ooooonnnnneeeee\r\r\r\r\r
+
+
+
+
+sitiiiinnnnnaiiiiritttttt____e_fffdffiii\riidd
+dddvvvvviiiiiddddd_____ssssstttttaaaaagggggeeeee22222     aaaaapppppiiiiiccccciiiiiddddd:::::     0000052143\r\r\r\r\r
+
+
+
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be Sat Apr 28 13:18:22 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a958\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+PCI: 00:11.0 [1002/4393] enabled\r
+PCI: 00:12.0 [1002/4397] enabled\r
+PCI: 00:12.2 [1002/4396] enabled\r
+PCI: 00:13.0 [1002/4397] enabled\r
+PCI: 00:13.2 [1002/4396] enabled\r
+PCI: 00:14.0 [1002/4385] enabled\r
+PCI: 00:14.1 [1002/439c] enabled\r
+PCI: 00:14.2 [1002/4383] enabled\r
+PCI: 00:14.3 [1002/439d] enabled\r
+PCI: 00:14.4 [1002/4384] enabled\r
+PCI: 00:14.5 [1002/4399] enabled\r
+PCI: 00:16.0 [1002/4397] enabled\r
+PCI: 00:16.2 [1002/4396] enabled\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+do_pci_scan_bridge for PCI: 00:14.4\r
+PCI: pci_scan_bus for bus 01\r
+POST: 0x24\r
+POST: 0x25\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+do_pci_scan_bridge returns max 1\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI_DOMAIN: 0000 passpw: enabled\r
+scan_static_bus for Root Device done\r
+done\r
+POST: 0x66\r
+===============Enumeration done!========\r
+Allocating resources...\r
+Reading resources...\r
+Root Device read_resources bus 0 link: 0\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0\r
+APIC: 00 missing read_resources\r
+APIC: 01 missing read_resources\r
+APIC: 02 missing read_resources\r
+APIC: 03 missing read_resources\r
+APIC: 04 missing read_resources\r
+APIC: 05 missing read_resources\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0\r
+PCI: 00:18.0 read_resources bus 0 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 1\r
+PCI: 00:00.0 missing read_resources\r
+PCI: 00:02.0 missing read_resources\r
+PCI: 00:0d.0 missing read_resources\r
+PCI: 00:11.0 missing read_resources\r
+PCI: 00:12.0 missing read_resources\r
+PCI: 00:12.2 missing read_resources\r
+PCI: 00:13.0 missing read_resources\r
+PCI: 00:13.2 missing read_resources\r
+PCI: 00:14.0 missing read_resources\r
+PCI: 00:14.1 missing read_resources\r
+PCI: 00:14.2 missing read_resources\r
+PCI: 00:14.3 missing read_resources\r
+PCI: 00:14.5 missing read_resources\r
+PCI: 00:15.0 missing read_resources\r
+PCI: 00:15.1 missing read_resources\r
+PCI: 00:15.2 missing read_resources\r
+PCI: 00:15.3 missing read_resources\r
+PCI: 00:16.0 missing read_resources\r
+PCI: 00:16.2 missing read_resources\r
+PCI: 00:18.0 read_resources bus 0 link: 1 done\r
+PCI: 00:18.0 read_resources bus 0 link: 2\r
+PCI: 00:18.0 read_resources bus 0 link: 2 done\r
+PCI: 00:18.0 read_resources bus 0 link: 3\r
+PCI: 00:18.0 read_resources bus 0 link: 3 done\r
+PCI: 00:18.0 read_resources bus 0 link: 4\r
+PCI: 00:18.0 read_resources bus 0 link: 4 done\r
+PCI: 00:18.0 read_resources bus 0 link: 5\r
+PCI: 00:18.0 read_resources bus 0 link: 5 done\r
+PCI: 00:18.0 read_resources bus 0 link: 6\r
+PCI: 00:18.0 read_resources bus 0 link: 6 done\r
+PCI: 00:18.0 read_resources bus 0 link: 7\r
+PCI: 00:18.0 read_resources bus 0 link: 7 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0 done\r
+Root Device read_resources bus 0 link: 0 done\r
+Done reading resources.\r
+Show resources in subtree (Root Device)...After reading.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 10d8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 10b8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 10b0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 110d0\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 110a8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 1200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:14.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+   PCI: 00:18.4\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 compute_resources_io: base: 50 size: 1000 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 1000 size: 1000 align: 12 gran: 0 limit: ffff done\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:00.0 fc *  [0x0 - 0xff] prefmem\r
+PCI: 00:18.0 compute_resources_prefmem: base: 100 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.3 94 *  [0x0 - 0x3ffffff] mem\r
+PCI: 00:14.2 10 *  [0x4000000 - 0x4003fff] mem\r
+PCI: 00:12.0 10 *  [0x4004000 - 0x4004fff] mem\r
+PCI: 00:13.0 10 *  [0x4005000 - 0x4005fff] mem\r
+PCI: 00:14.5 10 *  [0x4006000 - 0x4006fff] mem\r
+PCI: 00:16.0 10 *  [0x4007000 - 0x4007fff] mem\r
+PCI: 00:11.0 24 *  [0x4008000 - 0x40083ff] mem\r
+PCI: 00:12.2 10 *  [0x4008400 - 0x40084ff] mem\r
+PCI: 00:13.2 10 *  [0x4008500 - 0x40085ff] mem\r
+PCI: 00:16.2 10 *  [0x4008600 - 0x40086ff] mem\r
+PCI: 00:18.0 compute_resources_mem: base: 4008700 size: 4100000 align: 26 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 10b0 *  [0x0 - 0x40fffff] mem\r
+PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem\r
+PCI: 00:18.0 10b8 *  [0xc000000 - 0xc0fffff] prefmem\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: c100000 size: c100000 align: 26 gran: 0 limit: ffffffff done\r
+avoid_fixed_resources: PCI_DOMAIN: 0000\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000000 limit 0000ffff\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000100 limit ffffffff\r
+constrain_resources: PCI_DOMAIN: 0000\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PCI: 00:14.4\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:02.0\r
+constrain_resources: PCI: 00:0d.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: I2C: 00:50\r
+constrain_resources: I2C: 00:51\r
+constrain_resources: I2C: 00:52\r
+constrain_resources: I2C: 00:53\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PNP: 002e.2\r
+skipping PNP: 002e.2@60 fixed resource, size=0!\r
+skipping PNP: 002e.2@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.3\r
+skipping PNP: 002e.3@60 fixed resource, size=0!\r
+skipping PNP: 002e.3@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.5\r
+skipping PNP: 002e.5@60 fixed resource, size=0!\r
+skipping PNP: 002e.5@62 fixed resource, size=0!\r
+skipping PNP: 002e.5@70 fixed resource, size=0!\r
+skipping PNP: 002e.5@72 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.b\r
+skipping PNP: 002e.b@60 fixed resource, size=0!\r
+skipping PNP: 002e.b@70 fixed resource, size=0!\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:15.0\r
+constrain_resources: PCI: 00:15.1\r
+constrain_resources: PCI: 00:15.2\r
+constrain_resources: PCI: 00:15.3\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000000 limit 0000ffff\r
+       lim->base 00000000 lim->limit 0000ffff\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000100 limit ffffffff\r
+       lim->base 00000000 lim->limit dfffffff\r
+Setting resources...\r
+PCI_DOMAIN: 0000 allocate_resources_io: base:0 size:1000 align:12 gran:0 limit:ffff\r
+Assigned: PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 allocate_resources_io: next_base: 1000 size: 1000 align: 12 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_io: base:0 size:1000 align:12 gran:12 limit:ffff\r
+Assigned: PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+Assigned: PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+Assigned: PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+Assigned: PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+Assigned: PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+Assigned: PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+Assigned: PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+Assigned: PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+Assigned: PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+Assigned: PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 allocate_resources_io: next_base: 50 size: 1000 align: 12 gran: 12 done\r
+PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI: 00:18.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:18.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI_DOMAIN: 0000 allocate_resources_mem: base:d0000000 size:c100000 align:26 gran:0 limit:dfffffff\r
+Assigned: PCI: 00:18.0 10b0 *  [0xd0000000 - 0xd40fffff] mem\r
+Assigned: PCI: 00:18.3 94 *  [0xd8000000 - 0xdbffffff] mem\r
+Assigned: PCI: 00:18.0 10b8 *  [0xdc000000 - 0xdc0fffff] prefmem\r
+PCI_DOMAIN: 0000 allocate_resources_mem: next_base: dc100000 size: c100000 align: 26 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dc000000 size:100000 align:20 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:00.0 fc *  [0xdc000000 - 0xdc0000ff] prefmem\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dc000100 size: 100000 align: 20 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:d0000000 size:4100000 align:26 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:18.3 94 *  [0xd0000000 - 0xd3ffffff] mem\r
+Assigned: PCI: 00:14.2 10 *  [0xd4000000 - 0xd4003fff] mem\r
+Assigned: PCI: 00:12.0 10 *  [0xd4004000 - 0xd4004fff] mem\r
+Assigned: PCI: 00:13.0 10 *  [0xd4005000 - 0xd4005fff] mem\r
+Assigned: PCI: 00:14.5 10 *  [0xd4006000 - 0xd4006fff] mem\r
+Assigned: PCI: 00:16.0 10 *  [0xd4007000 - 0xd4007fff] mem\r
+Assigned: PCI: 00:11.0 24 *  [0xd4008000 - 0xd40083ff] mem\r
+Assigned: PCI: 00:12.2 10 *  [0xd4008400 - 0xd40084ff] mem\r
+Assigned: PCI: 00:13.2 10 *  [0xd4008500 - 0xd40085ff] mem\r
+Assigned: PCI: 00:16.2 10 *  [0xd4008600 - 0xd40086ff] mem\r
+PCI: 00:18.0 allocate_resources_mem: next_base: d4008700 size: 4100000 align: 26 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+Root Device assign_resources, bus 0 link: 0\r
+ split: 128K table at =cffe0000\r
+0: mmio_basek=00340000, basek=00400000, limitk=00880000\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 10d8 <- [0x0000000000 - 0x0000000fff] size 0x00001000 gran 0x0c io <node 0 link 0>\r
+PCI: 00:18.0 10b8 <- [0x00dc000000 - 0x00dc0fffff] size 0x00100000 gran 0x14 prefmem <node 0 link 0>\r
+PCI: 00:18.0 10b0 <- [0x00d0000000 - 0x00d40fffff] size 0x04100000 gran 0x14 mem <node 0 link 0>\r
+PCI: 00:18.0 110d0 <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c io <node 0 link 1>\r
+PCI: 00:18.0 110a8 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 prefmem <node 0 link 1>\r
+PCI: 00:18.0 110a0 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 mem <node 0 link 1>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:00.0 fc <- [0x00dc000000 - 0x00dc0000ff] size 0x00000100 gran 0x08 prefmem\r
+PCI: 00:11.0 10 <- [0x0000000020 - 0x0000000027] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 14 <- [0x0000000040 - 0x0000000043] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 18 <- [0x0000000028 - 0x000000002f] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 1c <- [0x0000000044 - 0x0000000047] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 20 <- [0x0000000000 - 0x000000000f] size 0x00000010 gran 0x04 io\r
+PCI: 00:11.0 24 <- [0x00d4008000 - 0x00d40083ff] size 0x00000400 gran 0x0a mem\r
+PCI: 00:12.0 10 <- [0x00d4004000 - 0x00d4004fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:12.2 10 <- [0x00d4008400 - 0x00d40084ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:13.0 10 <- [0x00d4005000 - 0x00d4005fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:13.2 10 <- [0x00d4008500 - 0x00d40085ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:14.1 10 <- [0x0000000030 - 0x0000000037] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 14 <- [0x0000000048 - 0x000000004b] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 18 <- [0x0000000038 - 0x000000003f] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 1c <- [0x000000004c - 0x000000004f] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 20 <- [0x0000000010 - 0x000000001f] size 0x00000010 gran 0x04 io\r
+PCI: 00:14.2 10 <- [0x00d4000000 - 0x00d4003fff] size 0x00004000 gran 0x0e mem64\r
+PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io\r
+PCI: 00:14.4 24 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 prefmem\r
+PCI: 00:14.4 20 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 mem\r
+PCI: 00:14.5 10 <- [0x00d4006000 - 0x00d4006fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.0 10 <- [0x00d4007000 - 0x00d4007fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.2 10 <- [0x00d4008600 - 0x00d40086ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+Root Device assign_resources, bus 0 link: 0\r
+Done setting resources.\r
+Show resources in subtree (Root Device)...After assigning values.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 1000 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base d0000000 size c100000 align 26 gran 0 limit dfffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+  PCI_DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
+  PCI_DOMAIN: 0000 resource base c0000 size cff40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
+  PCI_DOMAIN: 0000 resource base 100000000 size 120000000 align 0 gran 0 limit 0 flags e0004200 index 30\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 1000 align 12 gran 12 limit ffff flags 60080100 index 10d8\r
+   PCI: 00:18.0 resource base dc000000 size 100000 align 20 gran 20 limit dfffffff flags 60081200 index 10b8\r
+   PCI: 00:18.0 resource base d0000000 size 4100000 align 26 gran 20 limit dfffffff flags 60080200 index 10b0\r
+   PCI: 00:18.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080100 index 110d0\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081200 index 110a8\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base dc000000 size 100 align 8 gran 8 limit dfffffff flags 60001200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 20 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:11.0 resource base 40 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:11.0 resource base 28 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:11.0 resource base 44 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:11.0 resource base d4008000 size 400 align 10 gran 10 limit dfffffff flags 60000200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base d4004000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base d4008400 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base d4005000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base d4008500 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 30 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:14.1 resource base 48 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:14.1 resource base 38 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:14.1 resource base 4c size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:14.1 resource base 10 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base d4000000 size 4000 align 14 gran 14 limit dfffffff flags 60000201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081202 index 24\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base d4006000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base d4007000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base d4008600 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base d0000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base d8000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+   PCI: 00:18.4\r
+Done allocating resources.\r
+POST: 0x88\r
+Enabling resources...\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 subsystem <- 1043/843e\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 subsystem <- 1043/843e\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 subsystem <- 1043/843e\r
+PCI: 00:18.4 cmd <- 00\r
+PCI: 00:00.0 cmd <- 02\r
+PCI: 00:11.0 cmd <- 03\r
+PCI: 00:12.0 cmd <- 02\r
+PCI: 00:12.2 cmd <- 02\r
+PCI: 00:13.0 cmd <- 02\r
+PCI: 00:13.2 cmd <- 02\r
+PCI: 00:14.0 cmd <- 403\r
+PCI: 00:14.1 cmd <- 01\r
+PCI: 00:14.2 cmd <- 02\r
+PCI: 00:14.3 cmd <- 0f\r
+PCI: 00:14.4 bridge ctrl <- 0003\r
+PCI: 00:14.4 cmd <- 00\r
+PCI: 00:14.5 cmd <- 02\r
+PCI: 00:16.0 cmd <- 02\r
+PCI: 00:16.2 cmd <- 02\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 cmd <- 00\r
+done.\r
+Initializing devices...\r
+Root Device init\r
+APIC_CLUSTER: 0 init\r
+start_eip=0x00005000, offset=0x00200000, code_size=0x0000005b\r
+Initializing CPU #0\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x00 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #0 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 1.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #1\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x01 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #1 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 2.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #2\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x02 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #2 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 3.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #3\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x03 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #3 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 4.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #4\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x04 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #4 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 5.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #5\r
+Waiting for 1 CPUS to stop\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x05 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #5 initialized\r
+All AP CPUs stopped\r
+SB900 - Early.c - sb_After_Pci_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_After_Pci_Init - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - End.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+PCI: 00:00.0 init\r
+IOAPIC: Initializing IOAPIC at 0xdc000000\r
+IOAPIC: Bootstrap Processor Local APIC = 0x00\r
+IOAPIC: ID = 0x01\r
+IOAPIC: 24 interrupts\r
+IOAPIC: Enabling interrupts on FSB\r
+IOAPIC: Enabling interrupts on APIC serial bus\r
+IOAPIC not responding.\r
+PCI: 00:11.0 init\r
+Searching for pci1002,4393.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4393.rom'.\r
+PCI: 00:12.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:12.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:13.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:13.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:14.0 init\r
+Searching for pci1002,4385.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4385.rom'.\r
+PCI: 00:14.1 init\r
+Searching for pci1002,439c.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439c.rom'.\r
+PCI: 00:14.2 init\r
+Searching for pci1002,4383.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4383.rom'.\r
+PCI: 00:14.3 init\r
+Searching for pci1002,439d.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439d.rom'.\r
+PCI: 00:14.5 init\r
+Searching for pci1002,4399.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4399.rom'.\r
+PCI: 00:16.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:16.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+Devices initialized\r
+Show all devs...After init.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+APIC: 01: enabled 1\r
+APIC: 02: enabled 1\r
+APIC: 03: enabled 1\r
+APIC: 04: enabled 1\r
+APIC: 05: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PCI: 00:14.4: enabled 1\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+POST: 0x89\r
+Re-Initializing CBMEM area to 0xcffe0000\r
+Initializing CBMEM area to 0xcffe0000 (131072 bytes)\r
+Adding CBMEM entry as no. 1\r
+Moving GDT to cffe0200...ok\r
+High Tables Base is cffe0000.\r
+POST: 0x9a\r
+SB900 - Early.c - sb_Late_Post - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Late_Post - End.\r
+Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
+Adding CBMEM entry as no. 2\r
+Writing IRQ routing tables to 0xcffe0400...write_pirq_routing_table done.\r
+PIRQ table: 48 bytes.\r
+POST: 0x9b\r
+Wrote the mp table end at: 000f0410 - 000f055c\r
+Adding CBMEM entry as no. 3\r
+Wrote the mp table end at: cffe1410 - cffe155c\r
+MP table: 348 bytes.\r
+POST: 0x9c\r
+Adding CBMEM entry as no. 4\r
+ACPI: Writing ACPI tables at cffe2400...\r
+ACPI:    * HPET at cffe24c8\r
+ACPI: added table 1/32, length now 40\r
+ACPI:    * MADT at cffe2500\r
+ACPI: added table 2/32, length now 44\r
+ACPI:    * SRAT at cffe2580\r
+SRAT: lapic cpu_index=00, node_id=00, apic_id=00\r
+SRAT: lapic cpu_index=01, node_id=00, apic_id=01\r
+SRAT: lapic cpu_index=02, node_id=00, apic_id=02\r
+SRAT: lapic cpu_index=03, node_id=00, apic_id=03\r
+SRAT: lapic cpu_index=04, node_id=00, apic_id=04\r
+SRAT: lapic cpu_index=05, node_id=00, apic_id=05\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0010 startk=00000000, sizek=00000280\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0020 startk=00000300, sizek=0033fd00\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0030 startk=00400000, sizek=00480000\r
+ACPI: added table 3/32, length now 48\r
+ACPI:   * SLIT at cffe2688\r
+ACPI: added table 4/32, length now 52\r
+ACPI:    * SSDT at cffe26c0\r
+ACPI: added table 5/32, length now 56\r
+ACPI:    * SSDT for PState at cffe2cf5\r
+ACPI:    * DSDT at cffe2cf8\r
+ACPI:    * DSDT @ cffe2cf8 Length 2969\r
+ACPI:  * FACS at cffe5668\r
+ACPI:    * FADT at cffe56a8\r
+ACPI_BLK_BASE: 0x0800\r
+ACPI: added table 6/32, length now 60\r
+ACPI: done.\r
+ACPI tables: 13212 bytes.\r
+Adding CBMEM entry as no. 5\r
+smbios_write_tables: cffed800\r
+Root Device (ASUS M5A99X-EVO Mainboard)\r
+APIC_CLUSTER: 0 (AMD FAM10 Root Complex)\r
+APIC: 00 (socket AM3)\r
+PCI_DOMAIN: 0000 (AMD FAM10 Root Complex)\r
+PCI: 00:18.0 (AMD FAM10 Northbridge)\r
+PCI: 00:00.0 (ATI rd890)\r
+PCI: 00:00.1 (ATI rd890)\r
+PCI: 00:02.0 (ATI rd890)\r
+PCI: 00:03.0 (ATI rd890)\r
+PCI: 00:04.0 (ATI rd890)\r
+PCI: 00:05.0 (ATI rd890)\r
+PCI: 00:06.0 (ATI rd890)\r
+PCI: 00:07.0 (ATI rd890)\r
+PCI: 00:08.0 (ATI rd890)\r
+PCI: 00:09.0 (ATI rd890)\r
+PCI: 00:0a.0 (ATI rd890)\r
+PCI: 00:0b.0 (ATI rd890)\r
+PCI: 00:0c.0 (ATI rd890)\r
+PCI: 00:0d.0 (ATI rd890)\r
+PCI: 00:11.0 (ATI SB900)\r
+PCI: 00:12.0 (ATI SB900)\r
+PCI: 00:12.2 (ATI SB900)\r
+PCI: 00:13.0 (ATI SB900)\r
+PCI: 00:13.2 (ATI SB900)\r
+PCI: 00:14.0 (ATI SB900)\r
+I2C: 00:50 ()\r
+I2C: 00:51 ()\r
+I2C: 00:52 ()\r
+I2C: 00:53 ()\r
+PCI: 00:14.1 (ATI SB900)\r
+PCI: 00:14.2 (ATI SB900)\r
+PCI: 00:14.3 (ATI SB900)\r
+PNP: 002e.0 (ITE IT8721F Super I/O)\r
+PNP: 002e.1 (ITE IT8721F Super I/O)\r
+PNP: 002e.2 (ITE IT8721F Super I/O)\r
+PNP: 002e.3 (ITE IT8721F Super I/O)\r
+PNP: 002e.5 (ITE IT8721F Super I/O)\r
+PNP: 002e.6 (ITE IT8721F Super I/O)\r
+PNP: 002e.7 (ITE IT8721F Super I/O)\r
+PNP: 002e.8 (ITE IT8721F Super I/O)\r
+PNP: 002e.9 (ITE IT8721F Super I/O)\r
+PNP: 002e.a (ITE IT8721F Super I/O)\r
+PNP: 002e.b (ITE IT8721F Super I/O)\r
+PCI: 00:14.4 (ATI SB900)\r
+PCI: 00:14.5 (ATI SB900)\r
+PCI: 00:14.6 (ATI SB900)\r
+PCI: 00:15.0 (ATI SB900)\r
+PCI: 00:15.1 (ATI SB900)\r
+PCI: 00:15.2 (ATI SB900)\r
+PCI: 00:15.3 (ATI SB900)\r
+PCI: 00:16.0 (ATI SB900)\r
+PCI: 00:16.2 (ATI SB900)\r
+PCI: 00:18.1 (AMD FAM10 Northbridge)\r
+PCI: 00:18.2 (AMD FAM10 Northbridge)\r
+PCI: 00:18.3 (AMD FAM10 Northbridge)\r
+PCI: 00:18.4 (AMD FAM10 Northbridge)\r
+APIC: 01 ()\r
+APIC: 02 ()\r
+APIC: 03 ()\r
+APIC: 04 ()\r
+APIC: 05 ()\r
+PCI: 00:00.0 ()\r
+PCI: 00:11.0 ()\r
+PCI: 00:12.0 ()\r
+PCI: 00:12.2 ()\r
+PCI: 00:13.0 ()\r
+PCI: 00:13.2 ()\r
+PCI: 00:14.0 ()\r
+PCI: 00:14.1 ()\r
+PCI: 00:14.2 ()\r
+PCI: 00:14.3 ()\r
+PCI: 00:14.4 ()\r
+PCI: 00:14.5 ()\r
+PCI: 00:16.0 ()\r
+PCI: 00:16.2 ()\r
+PCI: 00:18.0 ()\r
+PCI: 00:18.1 ()\r
+PCI: 00:18.2 ()\r
+PCI: 00:18.3 ()\r
+PCI: 00:18.4 ()\r
+SMBIOS tables: 283 bytes.\r
+POST: 0x9d\r
+Adding CBMEM entry as no. 6\r
+Writing high table forward entry at 0x00000500\r
+Wrote coreboot table at: 00000500, 0x10 bytes, checksum 4fdf\r
+New low_table_end: 0x00000528\r
+Now going to write high coreboot table at 0xcffee000\r
+rom_table_end = 0xcffee000\r
+Adjust low_table_end from 0x00000528 to 0x00001000 \r
+Adjust rom_table_end from 0xcffee000 to 0xcfff0000 \r
+Adding high table area\r
+coreboot memory table:\r
+ 0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
+ 1. 0000000000001000-000000000009ffff: RAM\r
+ 2. 00000000000c0000-00000000cffdffff: RAM\r
+ 3. 00000000cffe0000-00000000cfffffff: CONFIGURATION TABLES\r
+ 4. 00000000e0000000-00000000efffffff: RESERVED\r
+ 5. 0000000100000000-000000021fffffff: RAM\r
+Wrote coreboot table at: cffee000, 0x1f4 bytes, checksum e556\r
+coreboot table: 524 bytes.\r
+POST: 0x9e\r
+POST: 0x9d\r
+Multiboot Information structure has been written.\r
+ 0. FREE SPACE cfff6000 0000a000\r
+ 1. GDT        cffe0200 00000200\r
+ 2. IRQ TABLE  cffe0400 00001000\r
+ 3. SMP TABLE  cffe1400 00001000\r
+ 4. ACPI       cffe2400 0000b400\r
+ 5. SMBIOS     cffed800 00000800\r
+ 6. COREBOOT   cffee000 00008000\r
+Searching for fallback/payload\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Got a payload\r
+Loading segment from rom address 0xffc44b38\r
+  code (compression=1)\r
+  New segment dstaddr 0xe5480 memsize 0x1ab80 srcaddr 0xffc44b70 filesize 0xcde5\r
+  (cleaned up) New segment addr 0xe5480 size 0x1ab80 offset 0xffc44b70 filesize 0xcde5\r
+Loading segment from rom address 0xffc44b54\r
+  Entry Point 0x00000000\r
+Loading Segment: addr: 0x00000000000e5480 memsz: 0x000000000001ab80 filesz: 0x000000000000cde5\r
+lb: [0x0000000000200000, 0x0000000000340000)\r
+Post relocation: addr: 0x00000000000e5480 memsz: 0x000000000001ab80 filesz: 0x000000000000cde5\r
+using LZMA\r
+[ 0x000e5480, 00100000, 0x00100000) <- ffc44b70\r
+dest 000e5480, end 00100000, bouncebuffer cfd60000\r
+Loaded segments\r
+Jumping to boot code at fbff6\r
+POST: 0xf8\r
+entry    = 0x000fbff6\r
+lb_start = 0x00200000\r
+lb_size  = 0x00140000\r
+adjust   = 0xcfca0000\r
+buffer   = 0xcfd60000\r
+     elf_boot_notes = 0x0023bcf0\r
+adjusted_boot_notes = 0xcfedbcf0\r
+Start bios (version 1.6.3-20120428_002019-oldx86)\r
+Find memory size\r
+Attempting to find coreboot table\r
+Found coreboot table forwarder.\r
+Now attempting to find coreboot memory map\r
+Add to e820 map: 00000000 00001000 2\r
+Add to e820 map: 00001000 0009f000 1\r
+Add to e820 map: 000c0000 cff20000 1\r
+Add to e820 map: cffe0000 00020000 2\r
+Add to e820 map: e0000000 10000000 2\r
+Add to e820 map: 00000000 20000000 1\r
+Add to e820 map: 00000000 00004000 1\r
+Found mainboard ASUS M5A99X-EVO\r
+Found CBFS header at 0xffffefe0\r
+Add to e820 map: 000a0000 00050000 -1\r
+Add to e820 map: 000f0000 00010000 2\r
+Ram Size=0xcffe0000 (0x0000000120000000 high)\r
+malloc setup\r
+Add to e820 map: cffd0000 00010000 2\r
+init ivt\r
+init bda\r
+Add to e820 map: 0009fc00 00000400 2\r
+init pic\r
+init timer\r
+CPU Mhz=800\r
+init timer: 01\r
+init timer: 02\r
+init timer: 03\r
+init timer: 04\r
+init timer: 05\r
+init timer: 06\r
+init timer: 07\r
+init timer: 08\r
+init timer: 09\r
+init timer: 10\r
+init timer: 11\r
+init timer: 12\r
+math cp init\r
+PCI probe\r
+Searching CBFS for prefix etc/extra-pci-roots\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfe70 (detail=0xcffcfee0)\r
+PCI device 00:00.0 (vd=1002:5a14 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfdd0 (detail=0xcffcfe40)\r
+PCI device 00:11.0 (vd=1002:4393 c=0101)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfd30 (detail=0xcffcfda0)\r
+PCI device 00:12.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfc90 (detail=0xcffcfd00)\r
+PCI device 00:12.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfbf0 (detail=0xcffcfc60)\r
+PCI device 00:13.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfb50 (detail=0xcffcfbc0)\r
+PCI device 00:13.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfab0 (detail=0xcffcfb20)\r
+PCI device 00:14.0 (vd=1002:4385 c=0c05)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcfa10 (detail=0xcffcfa80)\r
+PCI device 00:14.1 (vd=1002:439c c=0101)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf970 (detail=0xcffcf9e0)\r
+PCI device 00:14.2 (vd=1002:4383 c=0403)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf8d0 (detail=0xcffcf940)\r
+PCI device 00:14.3 (vd=1002:439d c=0601)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf830 (detail=0xcffcf8a0)\r
+PCI device 00:14.4 (vd=1002:4384 c=0604)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf790 (detail=0xcffcf800)\r
+PCI device 00:14.5 (vd=1002:4399 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf6f0 (detail=0xcffcf760)\r
+PCI device 00:16.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf650 (detail=0xcffcf6c0)\r
+PCI device 00:16.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf5b0 (detail=0xcffcf620)\r
+PCI device 00:18.0 (vd=1022:1200 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf510 (detail=0xcffcf580)\r
+PCI device 00:18.1 (vd=1022:1201 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf470 (detail=0xcffcf4e0)\r
+PCI device 00:18.2 (vd=1022:1202 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf3d0 (detail=0xcffcf440)\r
+PCI device 00:18.3 (vd=1022:1203 c=0600)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=112 align=10 ret=0xcffcf330 (detail=0xcffcf3a0)\r
+PCI device 00:18.4 (vd=1022:1204 c=0600)\r
+Found 19 PCI devices (max PCI bus is 01)\r
+Searching CBFS for prefix bootorder\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Found 6 cpu(s) max supported 6 cpu(s)\r
+init bios32\r
+[wurm] pmm_setup\r
+init PMM\r
+[wurm] pnp_setup\r
+init PNPBIOS table\r
+[wurm] kbd_setup\r
+init keyboard\r
+[wurm] mouse_setup\r
+init mouse\r
+[wurm] init_bios_tables\r
+Relocating coreboot bios tables\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=48 align=10 ret=0x000fdbc0 (detail=0xcffcf300)\r
+Copying PIR from 0xcffe0400 to 0x000fdbc0\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=348 align=10 ret=0x000fda60 (detail=0xcffcf2d0)\r
+Copying MPTABLE from 0xcffe1400/cffe1410 to 0x000fda60\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=20 align=10 ret=0x000fda40 (detail=0xcffcf2a0)\r
+Copying ACPI RSDP from 0xcffe2400 to 0x000fda40\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=31 align=10 ret=0x000fda20 (detail=0xcffcf270)\r
+Copying SMBIOS entry point from 0xcffed800 to 0x000fda20\r
+[wurm] vga_setup\r
+Scan for VGA option rom\r
+Searching CBFS for prefix etc/optionroms-checksum\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/s3-resume-vga-init\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/screen-and-debug\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix vgaroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+init usb\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:12.2 (regs=0xd4008420)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf1c0)\r
+/cffce000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcd000 (detail=0xcffcf100)\r
+/cffcd000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcc000 (detail=0xcffcf0d0)\r
+/cffcc000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffcb000 (detail=0xcffcf0a0)\r
+/cffcb000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffca000 (detail=0xcffcf070)\r
+/cffca000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc9000 (detail=0xcffcf040)\r
+/cffc9000\ Start thread\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffc8fb0 (detail=0xcffcf010)\r
+EHCI init on dev 00:13.2 (regs=0xd4008520)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc7000 (detail=0xcffc8f80)\r
+/cffc7000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc6000 (detail=0xcffc8ec0)\r
+/cffc6000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc5000 (detail=0xcffc8e90)\r
+/cffc5000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc4000 (detail=0xcffc8e60)\r
+/cffc4000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc3000 (detail=0xcffc8e30)\r
+/cffc3000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc2000 (detail=0xcffc8e00)\r
+/cffc2000\ Start thread\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=24 align=10 ret=0xcffc8db0 (detail=0xcffc8dd0)\r
+OHCI init on dev 00:14.5 (regs=0xd4006000)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc1000 (detail=0xcffc8d80)\r
+/cffc1000\ Start thread\r
+|cffc1000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=256 align=100 ret=0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=16 align=10 ret=0xcffdeff0 (detail=0xcffc8d20)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=72 align=10 ret=0xcffc8ca0 (detail=0xcffc8cf0)\r
+EHCI init on dev 00:16.2 (regs=0xd4008620)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffc0000 (detail=0xcffc8c70)\r
+/cffc0000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=4096 align=1000 ret=0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_malloc zone=0x000f03f4 handle=ffffffff size=48 align=40 ret=0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbf000 (detail=0xcffc8bb0)\r
+/cffbf000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbe000 (detail=0xcffc8b80)\r
+/cffbe000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbd000 (detail=0xcffc8b50)\r
+/cffbd000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbc000 (detail=0xcffc8b20)\r
+/cffbc000\ Start thread\r
+init ps2port\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffbb000 (detail=0xcffc8af0)\r
+/cffbb000\ Start thread\r
+|cffbb000| i8042_flush\r
+|cffbb000| i8042_command cmd=1aa\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=55\r
+|cffbb000| i8042_command cmd=1ab\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=0\r
+|cffbb000| Searching CBFS for prefix etc/ps2-keyboard-spinup\r
+|cffbb000| Found CBFS file cmos_layout.bin\r
+|cffbb000| Found CBFS file fallback/romstage\r
+|cffbb000| Found CBFS file fallback/coreboot_ram\r
+|cffbb000| Found CBFS file fallback/payload\r
+|cffbb000| Found CBFS file config\r
+|cffbb000| Found CBFS file \r
+|cffbb000| ps2_command aux=0 cmd=2ff\r
+|cffbb000| i8042 ctr old=30 new=30\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+init serial\r
+Found 2 serial ports\r
+init floppy drives\r
+init hard drives\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fda10 (detail=0xcffc8ac0)\r
+ATA controller 1 at 20/40/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a90)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| powerup iobase=20 st=7f\r
+|cffba000| ata_detect ata0-0: sc=55 sn=0 dh=ff\r
+|cffba000| powerup iobase=20 st=7f\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| ata_detect ata0-1: sc=55 sn=0 dh=b0\r
+pmm_free 0xcffba000 (detail=0xcffc8a90)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fda00 (detail=0xcffc8a90)\r
+ATA controller 2 at 28/44/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a60)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a60)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fd9f0 (detail=0xcffc8a60)\r
+ATA controller 3 at 1f0/3f4/0 (irq 14 dev a1)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a30)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a30)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f03ec handle=ffffffff size=16 align=10 ret=0x000fd9e0 (detail=0xcffc8a30)\r
+ATA controller 4 at 170/374/0 (irq 15 dev a1)\r
+pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a00)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a00)\r
+\cffba000/ End thread\r
+init ahci\r
+Searching CBFS for prefix img/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+|cffcc000| pmm_free 0xcffcd000 (detail=0xcffcf100)\r
+\cffcd000/ End thread\r
+|cffcb000| pmm_free 0xcffcc000 (detail=0xcffcf0d0)\r
+\cffcc000/ End thread\r
+|cffca000| pmm_free 0xcffcb000 (detail=0xcffcf0a0)\r
+\cffcb000/ End thread\r
+|cffc9000| pmm_free 0xcffca000 (detail=0xcffcf070)\r
+\cffca000/ End thread\r
+|cffce000| pmm_free 0xcffc9000 (detail=0xcffcf040)\r
+\cffc9000/ End thread\r
+|cffc5000| pmm_free 0xcffc6000 (detail=0xcffc8ec0)\r
+\cffc6000/ End thread\r
+|cffc4000| pmm_free 0xcffc5000 (detail=0xcffc8e90)\r
+\cffc5000/ End thread\r
+|cffc3000| pmm_free 0xcffc4000 (detail=0xcffc8e60)\r
+\cffc4000/ End thread\r
+|cffc2000| pmm_free 0xcffc3000 (detail=0xcffc8e30)\r
+\cffc3000/ End thread\r
+|cffc7000| pmm_free 0xcffc2000 (detail=0xcffc8e00)\r
+\cffc2000/ End thread\r
+|cffbe000| pmm_free 0xcffbf000 (detail=0xcffc8bb0)\r
+\cffbf000/ End thread\r
+|cffbd000| pmm_free 0xcffbe000 (detail=0xcffc8b80)\r
+\cffbe000/ End thread\r
+|cffbc000| pmm_free 0xcffbd000 (detail=0xcffc8b50)\r
+\cffbd000/ End thread\r
+|cffc0000| pmm_free 0xcffbc000 (detail=0xcffc8b20)\r
+\cffbc000/ End thread\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2_sendbyte aux=0 cmd=ff\r
+|cffbb000| i8042_kbd_write c=255\r
+|cffbb000| i8042_wait_write\r
+|cffce000| pmm_free 0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_free 0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_free 0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+|cffc7000| pmm_free 0xcffce000 (detail=0xcffcf1c0)\r
+\cffce000/ End thread\r
+|cffc7000| pmm_free 0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_free 0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_free 0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_free 0xcffc8fb0 (detail=0xcffcf010)\r
+|cffc1000| pmm_free 0xcffc7000 (detail=0xcffc8f80)\r
+\cffc7000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f03f0 handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_free 0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_free 0xcffdeff0 (detail=0xcffc8d20)\r
+|cffc0000| pmm_free 0xcffc1000 (detail=0xcffc8d80)\r
+\cffc1000/ End thread\r
+|cffc0000| pmm_free 0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_free 0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_free 0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_free 0xcffc8ca0 (detail=0xcffc8cf0)\r
+|cffbb000| pmm_free 0xcffc0000 (detail=0xcffc8c70)\r
+\cffc0000/ End thread\r
+|cffbb000| ps2 read fe\r
+|cffbb000| Got ps2 nak (status=51)\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2 command 2ff failed (aux=0)\r
+pmm_free 0xcffbb000 (detail=0xcffc8af0)\r
+\cffbb000/ End thread\r
+All threads complete.\r
+[wurm] optionrom_setup\r
+Scan for option roms\r
+Attempting to init PCI bdf 00:00.0 (vd 1002:5a14)\r
+Searching CBFS for prefix pci1002,5a14.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:00.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.0 (vd 1002:4385)\r
+Searching CBFS for prefix pci1002,4385.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.2 (vd 1002:4383)\r
+Searching CBFS for prefix pci1002,4383.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.3 (vd 1002:439d)\r
+Searching CBFS for prefix pci1002,439d.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.4 (vd 1002:4384)\r
+Searching CBFS for prefix pci1002,4384.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.4\r
+Skipping non-normal pci device (type=81)\r
+Attempting to init PCI bdf 00:14.5 (vd 1002:4399)\r
+Searching CBFS for prefix pci1002,4399.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.5\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.0 (vd 1022:1200)\r
+Searching CBFS for prefix pci1022,1200.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.1 (vd 1022:1201)\r
+Searching CBFS for prefix pci1022,1201.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.1\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.2 (vd 1022:1202)\r
+Searching CBFS for prefix pci1022,1202.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.3 (vd 1022:1203)\r
+Searching CBFS for prefix pci1022,1203.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.4 (vd 1022:1204)\r
+Searching CBFS for prefix pci1022,1204.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.4\r
+Option rom sizing returned 0 0\r
+Searching CBFS for prefix genroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] boot_prep\r
+[wurm] bp1\r
+enter handle_16:\r
+   a=00000100  b=00000000  c=00000000  d=00000000 ds=0000 es=0000 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006d68 cs=f000 ip=e984  f=0202\r
+Press F12 for boot menu.\r
+\r
+Searching CBFS for prefix etc/boot-menu-wait\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Checking for bootsplash\r
+Searching CBFS for prefix bootsplash.jpg\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix bootsplash.bmp\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] bp2\r
+[wurm] bp3\r
+[wurm] bp4\r
+[wurm] bp5\r
+[wurm] cdemu_setup\r
+[wurm] pmm_finalize\r
+finalize PMM\r
+[wurm] malloc_finalize\r
+malloc finalize\r
+Add to e820 map: 0009fc00 00000400 2\r
+Add to e820 map: cffd0000 00010000 1\r
+Returned 65536 bytes of ZoneHigh\r
+[wurm] memmap_finalize\r
+e820 map has 7 items:\r
+  0: 0000000000000000 - 000000000009fc00 = 1 RAM\r
+  1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED\r
+  2: 00000000000f0000 - 0000000000100000 = 2 RESERVED\r
+  3: 0000000000100000 - 00000000cffe0000 = 1 RAM\r
+  4: 00000000cffe0000 - 00000000d0000000 = 2 RESERVED\r
+  5: 00000000e0000000 - 00000000f0000000 = 2 RESERVED\r
+  6: 0000000100000000 - 0000000220000000 = 1 RAM\r
+[wurm] make_bios_readonly\r
+[wurm] startBoot\r
+Jump to int19\r
+enter handle_19:\r
+  NULL\r
+Booting from Floppy...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+Booting from Hard Disk...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be9d  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+No bootable device.\r
diff --git a/2012-04-06_13:25_rom b/2012-04-06_13:25_rom
new file mode 100644 (file)
index 0000000..73672d7
Binary files /dev/null and b/2012-04-06_13:25_rom differ
diff --git a/2012-04-06_13:29.config b/2012-04-06_13:29.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_13:29.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_13:29.log b/2012-04-06_13:29.log
new file mode 100644 (file)
index 0000000..911819e
--- /dev/null
+++ b/2012-04-06_13:29.log
@@ -0,0 +1,3221 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be Fri Apr  6 13:28:08 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
+
+
+
+
+*m mmmiAimiiccPcicrr rcro0oroocc1cocoooocddddodeeee:e::: :   ee eeqqqequuuuquiiiiivvvvavaaalallleeleennnenttttn    t rrrrereeevvevv  v  iii iddddid         = ===  =  000 0xxxx0x111101000aa0aa000a0,,,,0,     ccccucuuurrurrrrrrreeerennnnenttttt    p pppaapaatttatccctchhhhch    i iiiddidd  d  === =    = 0000x0xxx0x00000000000000000000000000000000000000\r\r0\r\r
+
+\r
+
+
+startemmmmmdiiiici\rcccrrc
+rrooroocccocoooocddddodeeee:e::: :   pp ppaaapatttatcccctchhhh h   ii iiddidd   d tttt ooooto    a aaappappppppplllpllyyyy    y ==== =   00 00xxx0x000x01111010000000000000000000bbbb0ffffbf\r\r\r\r
+\r
+
+
+
+mmmmm* iiiiicAccccrrPrrrooo oocccc0cooooo2dddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccapppppuruuuuSStSSSeeeeeettttdtAAAAA\r
+MMMMMDDDDDMMMMMSSSSSRRRRR     * AP     0dd ddd3oonoooneennne\r\ree\r
+
+\r\r
+
+
+siinniiitaiinnnirttiittt__t___effifffdiddiii\r
+vvdddviivviiddidd__d___aaaaapp(ppp(ss(((sttssttaataaggagggee1eee1))111)  )) aa  aappapppiiiiicciccciddiiid::dd:  ::  00 00031\r245\r
+\r\r\r
+
+
+
+FFFF*FIIII IDDDDDAVVVVVP IIIIID0DDDD  4   ooooonnnnn     AAAAAPPPPP:::::     0000032451\r\r\r\r\r
+
+
+
+
+started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+FIDVID on BSP, APIC_id: 00\r
+BSP fid = 0\r
+Wait for AP stage 1: ap_apicid = 1\r
+       readback = 1000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 2\r
+       readback = 2000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 3\r
+       readback = 3000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 4\r
+       readback = 4000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 5\r
+       readback = 5000001\r
+       common_fid(packed) = 0\r
+common_fid = 0\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+...WARM RESET...\r
+\r
+\r
+\r
+\r
+coreboot-4.0-2271-g0d4a5be Fri Apr  6 13:28:08 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmmmAiiiiccciPcc rrrroor0oo1ccccooocooddodddeeeee::::    :eee eqqqequuquuiuiiivivvvvaaaallllaeeeelnnnenttntt  t  r rrrreeeeevvvv   v iii iddidd d         ====    =0000 xxx0x11x1100100a0aaaa00000,,,,    ,ccc cuuucurrurrrrrrrereeennnnettttn   t pp ppaapaatattttccccchhhh    hiii idddid  d  = === =    0000xxxx00000x00000000000000000000000000000000000\r\r\r0\r
+
+\r
+
+
+startemmmmmiiiiidcc\rcccrrrrr
+ooooocccccooooodddddeeeee:::::     pppppaaaaatttttccccchhhhh     iiiiiddddd     tttttooooo     aaaaapppppppppplllllyyyyy     =====     00000xxxxx000001111100000000000000000000bbbbbfffff\r\r\r\r\r
+
+
+
+
+mmmmm*i iiiiccccAcrPrrrrooooo cc0cccooooo2dddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+stcccccppapppruuuuuSSStSSeeeeeetttdtt\rAAAAAMMMM
+MDDDDDMMMMMSSSSSRRRRR     * AP     0dddd ood3oonnnnoeeeen\r\r\re\r
+
+\r
+
+
+siiitiinnnnaniriiiitttttt__e___fffffdii\riiiddddd
+vvvvviiiiiddddd_____ssssstttttaaaaagggggeeeee22222     aaaaapppppiiiiiccccciiiiiddddd:::::     0000054231\r\r\r\r\r
+
+
+
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be Fri Apr  6 13:28:08 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a958\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+PCI: 00:11.0 [1002/4393] enabled\r
+PCI: 00:12.0 [1002/4397] enabled\r
+PCI: 00:12.2 [1002/4396] enabled\r
+PCI: 00:13.0 [1002/4397] enabled\r
+PCI: 00:13.2 [1002/4396] enabled\r
+PCI: 00:14.0 [1002/4385] enabled\r
+PCI: 00:14.1 [1002/439c] enabled\r
+PCI: 00:14.2 [1002/4383] enabled\r
+PCI: 00:14.3 [1002/439d] enabled\r
+PCI: 00:14.4 [1002/4384] enabled\r
+PCI: 00:14.5 [1002/4399] enabled\r
+PCI: 00:16.0 [1002/4397] enabled\r
+PCI: 00:16.2 [1002/4396] enabled\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+do_pci_scan_bridge for PCI: 00:14.4\r
+PCI: pci_scan_bus for bus 01\r
+POST: 0x24\r
+POST: 0x25\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+do_pci_scan_bridge returns max 1\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI_DOMAIN: 0000 passpw: enabled\r
+scan_static_bus for Root Device done\r
+done\r
+POST: 0x66\r
+===============Enumeration done!========\r
+Allocating resources...\r
+Reading resources...\r
+Root Device read_resources bus 0 link: 0\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0\r
+APIC: 00 missing read_resources\r
+APIC: 01 missing read_resources\r
+APIC: 02 missing read_resources\r
+APIC: 03 missing read_resources\r
+APIC: 04 missing read_resources\r
+APIC: 05 missing read_resources\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0\r
+PCI: 00:18.0 read_resources bus 0 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 1\r
+PCI: 00:00.0 missing read_resources\r
+PCI: 00:02.0 missing read_resources\r
+PCI: 00:0d.0 missing read_resources\r
+PCI: 00:11.0 missing read_resources\r
+PCI: 00:12.0 missing read_resources\r
+PCI: 00:12.2 missing read_resources\r
+PCI: 00:13.0 missing read_resources\r
+PCI: 00:13.2 missing read_resources\r
+PCI: 00:14.0 missing read_resources\r
+PCI: 00:14.1 missing read_resources\r
+PCI: 00:14.2 missing read_resources\r
+PCI: 00:14.3 missing read_resources\r
+PCI: 00:14.5 missing read_resources\r
+PCI: 00:15.0 missing read_resources\r
+PCI: 00:15.1 missing read_resources\r
+PCI: 00:15.2 missing read_resources\r
+PCI: 00:15.3 missing read_resources\r
+PCI: 00:16.0 missing read_resources\r
+PCI: 00:16.2 missing read_resources\r
+PCI: 00:18.0 read_resources bus 0 link: 1 done\r
+PCI: 00:18.0 read_resources bus 0 link: 2\r
+PCI: 00:18.0 read_resources bus 0 link: 2 done\r
+PCI: 00:18.0 read_resources bus 0 link: 3\r
+PCI: 00:18.0 read_resources bus 0 link: 3 done\r
+PCI: 00:18.0 read_resources bus 0 link: 4\r
+PCI: 00:18.0 read_resources bus 0 link: 4 done\r
+PCI: 00:18.0 read_resources bus 0 link: 5\r
+PCI: 00:18.0 read_resources bus 0 link: 5 done\r
+PCI: 00:18.0 read_resources bus 0 link: 6\r
+PCI: 00:18.0 read_resources bus 0 link: 6 done\r
+PCI: 00:18.0 read_resources bus 0 link: 7\r
+PCI: 00:18.0 read_resources bus 0 link: 7 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0 done\r
+Root Device read_resources bus 0 link: 0 done\r
+Done reading resources.\r
+Show resources in subtree (Root Device)...After reading.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 10d8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 10b8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 10b0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 110d0\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 110a8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 1200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:14.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+   PCI: 00:18.4\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 compute_resources_io: base: 50 size: 1000 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 1000 size: 1000 align: 12 gran: 0 limit: ffff done\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:00.0 fc *  [0x0 - 0xff] prefmem\r
+PCI: 00:18.0 compute_resources_prefmem: base: 100 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.3 94 *  [0x0 - 0x3ffffff] mem\r
+PCI: 00:14.2 10 *  [0x4000000 - 0x4003fff] mem\r
+PCI: 00:12.0 10 *  [0x4004000 - 0x4004fff] mem\r
+PCI: 00:13.0 10 *  [0x4005000 - 0x4005fff] mem\r
+PCI: 00:14.5 10 *  [0x4006000 - 0x4006fff] mem\r
+PCI: 00:16.0 10 *  [0x4007000 - 0x4007fff] mem\r
+PCI: 00:11.0 24 *  [0x4008000 - 0x40083ff] mem\r
+PCI: 00:12.2 10 *  [0x4008400 - 0x40084ff] mem\r
+PCI: 00:13.2 10 *  [0x4008500 - 0x40085ff] mem\r
+PCI: 00:16.2 10 *  [0x4008600 - 0x40086ff] mem\r
+PCI: 00:18.0 compute_resources_mem: base: 4008700 size: 4100000 align: 26 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 10b0 *  [0x0 - 0x40fffff] mem\r
+PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem\r
+PCI: 00:18.0 10b8 *  [0xc000000 - 0xc0fffff] prefmem\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: c100000 size: c100000 align: 26 gran: 0 limit: ffffffff done\r
+avoid_fixed_resources: PCI_DOMAIN: 0000\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000000 limit 0000ffff\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000100 limit ffffffff\r
+constrain_resources: PCI_DOMAIN: 0000\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PCI: 00:14.4\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:02.0\r
+constrain_resources: PCI: 00:0d.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: I2C: 00:50\r
+constrain_resources: I2C: 00:51\r
+constrain_resources: I2C: 00:52\r
+constrain_resources: I2C: 00:53\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PNP: 002e.2\r
+skipping PNP: 002e.2@60 fixed resource, size=0!\r
+skipping PNP: 002e.2@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.3\r
+skipping PNP: 002e.3@60 fixed resource, size=0!\r
+skipping PNP: 002e.3@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.5\r
+skipping PNP: 002e.5@60 fixed resource, size=0!\r
+skipping PNP: 002e.5@62 fixed resource, size=0!\r
+skipping PNP: 002e.5@70 fixed resource, size=0!\r
+skipping PNP: 002e.5@72 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.b\r
+skipping PNP: 002e.b@60 fixed resource, size=0!\r
+skipping PNP: 002e.b@70 fixed resource, size=0!\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:15.0\r
+constrain_resources: PCI: 00:15.1\r
+constrain_resources: PCI: 00:15.2\r
+constrain_resources: PCI: 00:15.3\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000000 limit 0000ffff\r
+       lim->base 00000000 lim->limit 0000ffff\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000100 limit ffffffff\r
+       lim->base 00000000 lim->limit dfffffff\r
+Setting resources...\r
+PCI_DOMAIN: 0000 allocate_resources_io: base:0 size:1000 align:12 gran:0 limit:ffff\r
+Assigned: PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 allocate_resources_io: next_base: 1000 size: 1000 align: 12 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_io: base:0 size:1000 align:12 gran:12 limit:ffff\r
+Assigned: PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+Assigned: PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+Assigned: PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+Assigned: PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+Assigned: PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+Assigned: PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+Assigned: PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+Assigned: PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+Assigned: PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+Assigned: PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 allocate_resources_io: next_base: 50 size: 1000 align: 12 gran: 12 done\r
+PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI: 00:18.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:18.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI_DOMAIN: 0000 allocate_resources_mem: base:d0000000 size:c100000 align:26 gran:0 limit:dfffffff\r
+Assigned: PCI: 00:18.0 10b0 *  [0xd0000000 - 0xd40fffff] mem\r
+Assigned: PCI: 00:18.3 94 *  [0xd8000000 - 0xdbffffff] mem\r
+Assigned: PCI: 00:18.0 10b8 *  [0xdc000000 - 0xdc0fffff] prefmem\r
+PCI_DOMAIN: 0000 allocate_resources_mem: next_base: dc100000 size: c100000 align: 26 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dc000000 size:100000 align:20 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:00.0 fc *  [0xdc000000 - 0xdc0000ff] prefmem\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dc000100 size: 100000 align: 20 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:d0000000 size:4100000 align:26 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:18.3 94 *  [0xd0000000 - 0xd3ffffff] mem\r
+Assigned: PCI: 00:14.2 10 *  [0xd4000000 - 0xd4003fff] mem\r
+Assigned: PCI: 00:12.0 10 *  [0xd4004000 - 0xd4004fff] mem\r
+Assigned: PCI: 00:13.0 10 *  [0xd4005000 - 0xd4005fff] mem\r
+Assigned: PCI: 00:14.5 10 *  [0xd4006000 - 0xd4006fff] mem\r
+Assigned: PCI: 00:16.0 10 *  [0xd4007000 - 0xd4007fff] mem\r
+Assigned: PCI: 00:11.0 24 *  [0xd4008000 - 0xd40083ff] mem\r
+Assigned: PCI: 00:12.2 10 *  [0xd4008400 - 0xd40084ff] mem\r
+Assigned: PCI: 00:13.2 10 *  [0xd4008500 - 0xd40085ff] mem\r
+Assigned: PCI: 00:16.2 10 *  [0xd4008600 - 0xd40086ff] mem\r
+PCI: 00:18.0 allocate_resources_mem: next_base: d4008700 size: 4100000 align: 26 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+Root Device assign_resources, bus 0 link: 0\r
+ split: 128K table at =cffe0000\r
+0: mmio_basek=00340000, basek=00400000, limitk=00880000\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 10d8 <- [0x0000000000 - 0x0000000fff] size 0x00001000 gran 0x0c io <node 0 link 0>\r
+PCI: 00:18.0 10b8 <- [0x00dc000000 - 0x00dc0fffff] size 0x00100000 gran 0x14 prefmem <node 0 link 0>\r
+PCI: 00:18.0 10b0 <- [0x00d0000000 - 0x00d40fffff] size 0x04100000 gran 0x14 mem <node 0 link 0>\r
+PCI: 00:18.0 110d0 <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c io <node 0 link 1>\r
+PCI: 00:18.0 110a8 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 prefmem <node 0 link 1>\r
+PCI: 00:18.0 110a0 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 mem <node 0 link 1>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:00.0 fc <- [0x00dc000000 - 0x00dc0000ff] size 0x00000100 gran 0x08 prefmem\r
+PCI: 00:11.0 10 <- [0x0000000020 - 0x0000000027] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 14 <- [0x0000000040 - 0x0000000043] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 18 <- [0x0000000028 - 0x000000002f] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 1c <- [0x0000000044 - 0x0000000047] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 20 <- [0x0000000000 - 0x000000000f] size 0x00000010 gran 0x04 io\r
+PCI: 00:11.0 24 <- [0x00d4008000 - 0x00d40083ff] size 0x00000400 gran 0x0a mem\r
+PCI: 00:12.0 10 <- [0x00d4004000 - 0x00d4004fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:12.2 10 <- [0x00d4008400 - 0x00d40084ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:13.0 10 <- [0x00d4005000 - 0x00d4005fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:13.2 10 <- [0x00d4008500 - 0x00d40085ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:14.1 10 <- [0x0000000030 - 0x0000000037] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 14 <- [0x0000000048 - 0x000000004b] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 18 <- [0x0000000038 - 0x000000003f] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 1c <- [0x000000004c - 0x000000004f] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 20 <- [0x0000000010 - 0x000000001f] size 0x00000010 gran 0x04 io\r
+PCI: 00:14.2 10 <- [0x00d4000000 - 0x00d4003fff] size 0x00004000 gran 0x0e mem64\r
+PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io\r
+PCI: 00:14.4 24 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 prefmem\r
+PCI: 00:14.4 20 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 mem\r
+PCI: 00:14.5 10 <- [0x00d4006000 - 0x00d4006fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.0 10 <- [0x00d4007000 - 0x00d4007fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.2 10 <- [0x00d4008600 - 0x00d40086ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+Root Device assign_resources, bus 0 link: 0\r
+Done setting resources.\r
+Show resources in subtree (Root Device)...After assigning values.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 1000 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base d0000000 size c100000 align 26 gran 0 limit dfffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+  PCI_DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
+  PCI_DOMAIN: 0000 resource base c0000 size cff40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
+  PCI_DOMAIN: 0000 resource base 100000000 size 120000000 align 0 gran 0 limit 0 flags e0004200 index 30\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 1000 align 12 gran 12 limit ffff flags 60080100 index 10d8\r
+   PCI: 00:18.0 resource base dc000000 size 100000 align 20 gran 20 limit dfffffff flags 60081200 index 10b8\r
+   PCI: 00:18.0 resource base d0000000 size 4100000 align 26 gran 20 limit dfffffff flags 60080200 index 10b0\r
+   PCI: 00:18.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080100 index 110d0\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081200 index 110a8\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base dc000000 size 100 align 8 gran 8 limit dfffffff flags 60001200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 20 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:11.0 resource base 40 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:11.0 resource base 28 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:11.0 resource base 44 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:11.0 resource base d4008000 size 400 align 10 gran 10 limit dfffffff flags 60000200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base d4004000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base d4008400 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base d4005000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base d4008500 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 30 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:14.1 resource base 48 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:14.1 resource base 38 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:14.1 resource base 4c size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:14.1 resource base 10 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base d4000000 size 4000 align 14 gran 14 limit dfffffff flags 60000201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081202 index 24\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base d4006000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base d4007000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base d4008600 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base d0000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base d8000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+   PCI: 00:18.4\r
+Done allocating resources.\r
+POST: 0x88\r
+Enabling resources...\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 subsystem <- 1043/843e\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 subsystem <- 1043/843e\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 subsystem <- 1043/843e\r
+PCI: 00:18.4 cmd <- 00\r
+PCI: 00:00.0 cmd <- 02\r
+PCI: 00:11.0 cmd <- 03\r
+PCI: 00:12.0 cmd <- 02\r
+PCI: 00:12.2 cmd <- 02\r
+PCI: 00:13.0 cmd <- 02\r
+PCI: 00:13.2 cmd <- 02\r
+PCI: 00:14.0 cmd <- 403\r
+PCI: 00:14.1 cmd <- 01\r
+PCI: 00:14.2 cmd <- 02\r
+PCI: 00:14.3 cmd <- 0f\r
+PCI: 00:14.4 bridge ctrl <- 0003\r
+PCI: 00:14.4 cmd <- 00\r
+PCI: 00:14.5 cmd <- 02\r
+PCI: 00:16.0 cmd <- 02\r
+PCI: 00:16.2 cmd <- 02\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 cmd <- 00\r
+done.\r
+Initializing devices...\r
+Root Device init\r
+APIC_CLUSTER: 0 init\r
+start_eip=0x00005000, offset=0x00200000, code_size=0x0000005b\r
+Initializing CPU #0\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x00 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #0 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 1.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #1\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x01 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #1 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 2.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #2\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x02 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #2 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 3.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #3\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x03 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #3 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 4.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #4\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x04 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #4 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 5.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #5\r
+Waiting for 1 CPUS to stop\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x05 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #5 initialized\r
+All AP CPUs stopped\r
+SB900 - Early.c - sb_After_Pci_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_After_Pci_Init - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - End.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+PCI: 00:00.0 init\r
+IOAPIC: Initializing IOAPIC at 0xdc000000\r
+IOAPIC: Bootstrap Processor Local APIC = 0x00\r
+IOAPIC: ID = 0x01\r
+IOAPIC: 24 interrupts\r
+IOAPIC: Enabling interrupts on FSB\r
+IOAPIC: Enabling interrupts on APIC serial bus\r
+IOAPIC not responding.\r
+PCI: 00:11.0 init\r
+Searching for pci1002,4393.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4393.rom'.\r
+PCI: 00:12.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:12.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:13.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:13.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:14.0 init\r
+Searching for pci1002,4385.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4385.rom'.\r
+PCI: 00:14.1 init\r
+Searching for pci1002,439c.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439c.rom'.\r
+PCI: 00:14.2 init\r
+Searching for pci1002,4383.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4383.rom'.\r
+PCI: 00:14.3 init\r
+Searching for pci1002,439d.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439d.rom'.\r
+PCI: 00:14.5 init\r
+Searching for pci1002,4399.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4399.rom'.\r
+PCI: 00:16.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:16.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+Devices initialized\r
+Show all devs...After init.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+APIC: 01: enabled 1\r
+APIC: 02: enabled 1\r
+APIC: 03: enabled 1\r
+APIC: 04: enabled 1\r
+APIC: 05: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PCI: 00:14.4: enabled 1\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+POST: 0x89\r
+Re-Initializing CBMEM area to 0xcffe0000\r
+Initializing CBMEM area to 0xcffe0000 (131072 bytes)\r
+Adding CBMEM entry as no. 1\r
+Moving GDT to cffe0200...ok\r
+High Tables Base is cffe0000.\r
+POST: 0x9a\r
+SB900 - Early.c - sb_Late_Post - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Late_Post - End.\r
+Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
+Adding CBMEM entry as no. 2\r
+Writing IRQ routing tables to 0xcffe0400...write_pirq_routing_table done.\r
+PIRQ table: 48 bytes.\r
+POST: 0x9b\r
+Wrote the mp table end at: 000f0410 - 000f055c\r
+Adding CBMEM entry as no. 3\r
+Wrote the mp table end at: cffe1410 - cffe155c\r
+MP table: 348 bytes.\r
+POST: 0x9c\r
+Adding CBMEM entry as no. 4\r
+ACPI: Writing ACPI tables at cffe2400...\r
+ACPI:    * HPET at cffe24c8\r
+ACPI: added table 1/32, length now 40\r
+ACPI:    * MADT at cffe2500\r
+ACPI: added table 2/32, length now 44\r
+ACPI:    * SRAT at cffe2580\r
+SRAT: lapic cpu_index=00, node_id=00, apic_id=00\r
+SRAT: lapic cpu_index=01, node_id=00, apic_id=01\r
+SRAT: lapic cpu_index=02, node_id=00, apic_id=02\r
+SRAT: lapic cpu_index=03, node_id=00, apic_id=03\r
+SRAT: lapic cpu_index=04, node_id=00, apic_id=04\r
+SRAT: lapic cpu_index=05, node_id=00, apic_id=05\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0010 startk=00000000, sizek=00000280\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0020 startk=00000300, sizek=0033fd00\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0030 startk=00400000, sizek=00480000\r
+ACPI: added table 3/32, length now 48\r
+ACPI:   * SLIT at cffe2688\r
+ACPI: added table 4/32, length now 52\r
+ACPI:    * SSDT at cffe26c0\r
+ACPI: added table 5/32, length now 56\r
+ACPI:    * SSDT for PState at cffe2cf5\r
+ACPI:    * DSDT at cffe2cf8\r
+ACPI:    * DSDT @ cffe2cf8 Length 2969\r
+ACPI:  * FACS at cffe5668\r
+ACPI:    * FADT at cffe56a8\r
+ACPI_BLK_BASE: 0x0800\r
+ACPI: added table 6/32, length now 60\r
+ACPI: done.\r
+ACPI tables: 13212 bytes.\r
+Adding CBMEM entry as no. 5\r
+smbios_write_tables: cffed800\r
+Root Device (ASUS M5A99X-EVO Mainboard)\r
+APIC_CLUSTER: 0 (AMD FAM10 Root Complex)\r
+APIC: 00 (socket AM3)\r
+PCI_DOMAIN: 0000 (AMD FAM10 Root Complex)\r
+PCI: 00:18.0 (AMD FAM10 Northbridge)\r
+PCI: 00:00.0 (ATI rd890)\r
+PCI: 00:00.1 (ATI rd890)\r
+PCI: 00:02.0 (ATI rd890)\r
+PCI: 00:03.0 (ATI rd890)\r
+PCI: 00:04.0 (ATI rd890)\r
+PCI: 00:05.0 (ATI rd890)\r
+PCI: 00:06.0 (ATI rd890)\r
+PCI: 00:07.0 (ATI rd890)\r
+PCI: 00:08.0 (ATI rd890)\r
+PCI: 00:09.0 (ATI rd890)\r
+PCI: 00:0a.0 (ATI rd890)\r
+PCI: 00:0b.0 (ATI rd890)\r
+PCI: 00:0c.0 (ATI rd890)\r
+PCI: 00:0d.0 (ATI rd890)\r
+PCI: 00:11.0 (ATI SB900)\r
+PCI: 00:12.0 (ATI SB900)\r
+PCI: 00:12.2 (ATI SB900)\r
+PCI: 00:13.0 (ATI SB900)\r
+PCI: 00:13.2 (ATI SB900)\r
+PCI: 00:14.0 (ATI SB900)\r
+I2C: 00:50 ()\r
+I2C: 00:51 ()\r
+I2C: 00:52 ()\r
+I2C: 00:53 ()\r
+PCI: 00:14.1 (ATI SB900)\r
+PCI: 00:14.2 (ATI SB900)\r
+PCI: 00:14.3 (ATI SB900)\r
+PNP: 002e.0 (ITE IT8721F Super I/O)\r
+PNP: 002e.1 (ITE IT8721F Super I/O)\r
+PNP: 002e.2 (ITE IT8721F Super I/O)\r
+PNP: 002e.3 (ITE IT8721F Super I/O)\r
+PNP: 002e.5 (ITE IT8721F Super I/O)\r
+PNP: 002e.6 (ITE IT8721F Super I/O)\r
+PNP: 002e.7 (ITE IT8721F Super I/O)\r
+PNP: 002e.8 (ITE IT8721F Super I/O)\r
+PNP: 002e.9 (ITE IT8721F Super I/O)\r
+PNP: 002e.a (ITE IT8721F Super I/O)\r
+PNP: 002e.b (ITE IT8721F Super I/O)\r
+PCI: 00:14.4 (ATI SB900)\r
+PCI: 00:14.5 (ATI SB900)\r
+PCI: 00:14.6 (ATI SB900)\r
+PCI: 00:15.0 (ATI SB900)\r
+PCI: 00:15.1 (ATI SB900)\r
+PCI: 00:15.2 (ATI SB900)\r
+PCI: 00:15.3 (ATI SB900)\r
+PCI: 00:16.0 (ATI SB900)\r
+PCI: 00:16.2 (ATI SB900)\r
+PCI: 00:18.1 (AMD FAM10 Northbridge)\r
+PCI: 00:18.2 (AMD FAM10 Northbridge)\r
+PCI: 00:18.3 (AMD FAM10 Northbridge)\r
+PCI: 00:18.4 (AMD FAM10 Northbridge)\r
+APIC: 01 ()\r
+APIC: 02 ()\r
+APIC: 03 ()\r
+APIC: 04 ()\r
+APIC: 05 ()\r
+PCI: 00:00.0 ()\r
+PCI: 00:11.0 ()\r
+PCI: 00:12.0 ()\r
+PCI: 00:12.2 ()\r
+PCI: 00:13.0 ()\r
+PCI: 00:13.2 ()\r
+PCI: 00:14.0 ()\r
+PCI: 00:14.1 ()\r
+PCI: 00:14.2 ()\r
+PCI: 00:14.3 ()\r
+PCI: 00:14.4 ()\r
+PCI: 00:14.5 ()\r
+PCI: 00:16.0 ()\r
+PCI: 00:16.2 ()\r
+PCI: 00:18.0 ()\r
+PCI: 00:18.1 ()\r
+PCI: 00:18.2 ()\r
+PCI: 00:18.3 ()\r
+PCI: 00:18.4 ()\r
+SMBIOS tables: 283 bytes.\r
+POST: 0x9d\r
+Adding CBMEM entry as no. 6\r
+Writing high table forward entry at 0x00000500\r
+Wrote coreboot table at: 00000500, 0x10 bytes, checksum 4fdf\r
+New low_table_end: 0x00000528\r
+Now going to write high coreboot table at 0xcffee000\r
+rom_table_end = 0xcffee000\r
+Adjust low_table_end from 0x00000528 to 0x00001000 \r
+Adjust rom_table_end from 0xcffee000 to 0xcfff0000 \r
+Adding high table area\r
+coreboot memory table:\r
+ 0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
+ 1. 0000000000001000-000000000009ffff: RAM\r
+ 2. 00000000000c0000-00000000cffdffff: RAM\r
+ 3. 00000000cffe0000-00000000cfffffff: CONFIGURATION TABLES\r
+ 4. 00000000e0000000-00000000efffffff: RESERVED\r
+ 5. 0000000100000000-000000021fffffff: RAM\r
+Wrote coreboot table at: cffee000, 0x1f4 bytes, checksum d17b\r
+coreboot table: 524 bytes.\r
+POST: 0x9e\r
+POST: 0x9d\r
+Multiboot Information structure has been written.\r
+ 0. FREE SPACE cfff6000 0000a000\r
+ 1. GDT        cffe0200 00000200\r
+ 2. IRQ TABLE  cffe0400 00001000\r
+ 3. SMP TABLE  cffe1400 00001000\r
+ 4. ACPI       cffe2400 0000b400\r
+ 5. SMBIOS     cffed800 00000800\r
+ 6. COREBOOT   cffee000 00008000\r
+Searching for fallback/payload\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Got a payload\r
+Loading segment from rom address 0xffc44b38\r
+  code (compression=1)\r
+  New segment dstaddr 0xe5110 memsize 0x1aef0 srcaddr 0xffc44b70 filesize 0xcf6c\r
+  (cleaned up) New segment addr 0xe5110 size 0x1aef0 offset 0xffc44b70 filesize 0xcf6c\r
+Loading segment from rom address 0xffc44b54\r
+  Entry Point 0x00000000\r
+Loading Segment: addr: 0x00000000000e5110 memsz: 0x000000000001aef0 filesz: 0x000000000000cf6c\r
+lb: [0x0000000000200000, 0x0000000000340000)\r
+Post relocation: addr: 0x00000000000e5110 memsz: 0x000000000001aef0 filesz: 0x000000000000cf6c\r
+using LZMA\r
+[ 0x000e5110, 00100000, 0x00100000) <- ffc44b70\r
+dest 000e5110, end 00100000, bouncebuffer cfd60000\r
+Loaded segments\r
+Jumping to boot code at fbfbb\r
+POST: 0xf8\r
+entry    = 0x000fbfbb\r
+lb_start = 0x00200000\r
+lb_size  = 0x00140000\r
+adjust   = 0xcfca0000\r
+buffer   = 0xcfd60000\r
+     elf_boot_notes = 0x0023bcf0\r
+adjusted_boot_notes = 0xcfedbcf0\r
+Start bios (version 1.6.3-20120406_132805-oldx86)\r
+Find memory size\r
+Attempting to find coreboot table\r
+Found coreboot table forwarder.\r
+Now attempting to find coreboot memory map\r
+Add to e820 map: 00000000 00001000 2\r
+Add to e820 map: 00001000 0009f000 1\r
+Add to e820 map: 000c0000 cff20000 1\r
+Add to e820 map: cffe0000 00020000 2\r
+Add to e820 map: e0000000 10000000 2\r
+Add to e820 map: 00000000 20000000 1\r
+Add to e820 map: 00000000 00004000 1\r
+Found mainboard ASUS M5A99X-EVO\r
+Found CBFS header at 0xffffefe0\r
+Add to e820 map: 000a0000 00050000 -1\r
+Add to e820 map: 000f0000 00010000 2\r
+Ram Size=0xcffe0000 (0x0000000120000000 high)\r
+malloc setup\r
+Add to e820 map: cffd0000 00010000 2\r
+init ivt\r
+init bda\r
+Add to e820 map: 0009fc00 00000400 2\r
+init pic\r
+init timer\r
+CPU Mhz=800\r
+init timer: 01\r
+init timer: 02\r
+init timer: 03\r
+init timer: 04\r
+init timer: 05\r
+init timer: 06\r
+init timer: 07\r
+init timer: 08\r
+init timer: 09\r
+init timer: 10\r
+init timer: 11\r
+init timer: 12\r
+math cp init\r
+PCI probe\r
+Searching CBFS for prefix etc/extra-pci-roots\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfe70 (detail=0xcffcfee0)\r
+PCI device 00:00.0 (vd=1002:5a14 c=0600)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfdd0 (detail=0xcffcfe40)\r
+PCI device 00:11.0 (vd=1002:4393 c=0101)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfd30 (detail=0xcffcfda0)\r
+PCI device 00:12.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfc90 (detail=0xcffcfd00)\r
+PCI device 00:12.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfbf0 (detail=0xcffcfc60)\r
+PCI device 00:13.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfb50 (detail=0xcffcfbc0)\r
+PCI device 00:13.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfab0 (detail=0xcffcfb20)\r
+PCI device 00:14.0 (vd=1002:4385 c=0c05)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcfa10 (detail=0xcffcfa80)\r
+PCI device 00:14.1 (vd=1002:439c c=0101)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf970 (detail=0xcffcf9e0)\r
+PCI device 00:14.2 (vd=1002:4383 c=0403)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf8d0 (detail=0xcffcf940)\r
+PCI device 00:14.3 (vd=1002:439d c=0601)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf830 (detail=0xcffcf8a0)\r
+PCI device 00:14.4 (vd=1002:4384 c=0604)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf790 (detail=0xcffcf800)\r
+PCI device 00:14.5 (vd=1002:4399 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf6f0 (detail=0xcffcf760)\r
+PCI device 00:16.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf650 (detail=0xcffcf6c0)\r
+PCI device 00:16.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf5b0 (detail=0xcffcf620)\r
+PCI device 00:18.0 (vd=1022:1200 c=0600)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf510 (detail=0xcffcf580)\r
+PCI device 00:18.1 (vd=1022:1201 c=0600)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf470 (detail=0xcffcf4e0)\r
+PCI device 00:18.2 (vd=1022:1202 c=0600)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf3d0 (detail=0xcffcf440)\r
+PCI device 00:18.3 (vd=1022:1203 c=0600)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=112 align=10 ret=0xcffcf330 (detail=0xcffcf3a0)\r
+PCI device 00:18.4 (vd=1022:1204 c=0600)\r
+Found 19 PCI devices (max PCI bus is 01)\r
+Searching CBFS for prefix bootorder\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Found 6 cpu(s) max supported 6 cpu(s)\r
+init bios32\r
+[wurm] pmm_setup\r
+init PMM\r
+[wurm] pnp_setup\r
+init PNPBIOS table\r
+[wurm] kbd_setup\r
+init keyboard\r
+[wurm] mouse_setup\r
+init mouse\r
+[wurm] init_bios_tables\r
+Relocating coreboot bios tables\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=48 align=10 ret=0x000fdbc0 (detail=0xcffcf300)\r
+Copying PIR from 0xcffe0400 to 0x000fdbc0\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=348 align=10 ret=0x000fda60 (detail=0xcffcf2d0)\r
+Copying MPTABLE from 0xcffe1400/cffe1410 to 0x000fda60\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=20 align=10 ret=0x000fda40 (detail=0xcffcf2a0)\r
+Copying ACPI RSDP from 0xcffe2400 to 0x000fda40\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=31 align=10 ret=0x000fda20 (detail=0xcffcf270)\r
+Copying SMBIOS entry point from 0xcffed800 to 0x000fda20\r
+[wurm] vga_setup\r
+Scan for VGA option rom\r
+Searching CBFS for prefix etc/optionroms-checksum\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/s3-resume-vga-init\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/screen-and-debug\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix vgaroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+init usb\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:12.2 (regs=0xd4008420)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf1c0)\r
+/cffce000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffcd000 (detail=0xcffcf100)\r
+/cffcd000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffcc000 (detail=0xcffcf0d0)\r
+/cffcc000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffcb000 (detail=0xcffcf0a0)\r
+/cffcb000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffca000 (detail=0xcffcf070)\r
+/cffca000\ Start thread\r
+|cffce000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc9000 (detail=0xcffcf040)\r
+/cffc9000\ Start thread\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=72 align=10 ret=0xcffc8fb0 (detail=0xcffcf010)\r
+EHCI init on dev 00:13.2 (regs=0xd4008520)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc7000 (detail=0xcffc8f80)\r
+/cffc7000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=4096 align=1000 ret=0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc6000 (detail=0xcffc8ec0)\r
+/cffc6000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc5000 (detail=0xcffc8e90)\r
+/cffc5000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc4000 (detail=0xcffc8e60)\r
+/cffc4000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc3000 (detail=0xcffc8e30)\r
+/cffc3000\ Start thread\r
+|cffc7000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc2000 (detail=0xcffc8e00)\r
+/cffc2000\ Start thread\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=24 align=10 ret=0xcffc8db0 (detail=0xcffc8dd0)\r
+OHCI init on dev 00:14.5 (regs=0xd4006000)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc1000 (detail=0xcffc8d80)\r
+/cffc1000\ Start thread\r
+|cffc1000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=256 align=100 ret=0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=16 align=10 ret=0xcffdeff0 (detail=0xcffc8d20)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=72 align=10 ret=0xcffc8ca0 (detail=0xcffc8cf0)\r
+EHCI init on dev 00:16.2 (regs=0xd4008620)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffc0000 (detail=0xcffc8c70)\r
+/cffc0000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=4096 align=1000 ret=0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_malloc zone=0x000f00d0 handle=ffffffff size=48 align=40 ret=0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffbf000 (detail=0xcffc8bb0)\r
+/cffbf000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffbe000 (detail=0xcffc8b80)\r
+/cffbe000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffbd000 (detail=0xcffc8b50)\r
+/cffbd000\ Start thread\r
+|cffc0000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffbc000 (detail=0xcffc8b20)\r
+/cffbc000\ Start thread\r
+init ps2port\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffbb000 (detail=0xcffc8af0)\r
+/cffbb000\ Start thread\r
+|cffbb000| i8042_flush\r
+|cffbb000| i8042_command cmd=1aa\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=55\r
+|cffbb000| i8042_command cmd=1ab\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_read\r
+|cffbb000| i8042 param=0\r
+|cffbb000| Searching CBFS for prefix etc/ps2-keyboard-spinup\r
+|cffbb000| Found CBFS file cmos_layout.bin\r
+|cffbb000| Found CBFS file fallback/romstage\r
+|cffbb000| Found CBFS file fallback/coreboot_ram\r
+|cffbb000| Found CBFS file fallback/payload\r
+|cffbb000| Found CBFS file config\r
+|cffbb000| Found CBFS file \r
+|cffbb000| ps2_command aux=0 cmd=2ff\r
+|cffbb000| i8042 ctr old=30 new=30\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+init serial\r
+Found 2 serial ports\r
+init floppy drives\r
+init hard drives\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=16 align=10 ret=0x000fda10 (detail=0xcffc8ac0)\r
+ATA controller 1 at 20/40/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a90)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| powerup iobase=20 st=7f\r
+|cffba000| ata_detect ata0-0: sc=55 sn=0 dh=ff\r
+|cffba000| powerup iobase=20 st=7f\r
+|cffba000| powerup iobase=20 st=50\r
+|cffba000| ata_detect ata0-1: sc=55 sn=0 dh=b0\r
+pmm_free 0xcffba000 (detail=0xcffc8a90)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=16 align=10 ret=0x000fda00 (detail=0xcffc8a90)\r
+ATA controller 2 at 28/44/0 (irq 0 dev 88)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a60)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| powerup iobase=28 st=7f\r
+|cffba000| ata_detect ata1-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a60)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=16 align=10 ret=0x000fd9f0 (detail=0xcffc8a60)\r
+ATA controller 3 at 1f0/3f4/10 (irq 14 dev a1)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a30)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| powerup iobase=1f0 st=7f\r
+|cffba000| ata_detect ata2-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a30)\r
+\cffba000/ End thread\r
+pmm_malloc zone=0x000f00c8 handle=ffffffff size=16 align=10 ret=0x000fd9e0 (detail=0xcffc8a30)\r
+ATA controller 4 at 170/374/18 (irq 15 dev a1)\r
+pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffba000 (detail=0xcffc8a00)\r
+/cffba000\ Start thread\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-0: sc=ff sn=ff dh=ff\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| powerup iobase=170 st=7f\r
+|cffba000| ata_detect ata3-1: sc=ff sn=ff dh=ff\r
+pmm_free 0xcffba000 (detail=0xcffc8a00)\r
+\cffba000/ End thread\r
+init ahci\r
+Searching CBFS for prefix img/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+|cffcc000| pmm_free 0xcffcd000 (detail=0xcffcf100)\r
+\cffcd000/ End thread\r
+|cffcb000| pmm_free 0xcffcc000 (detail=0xcffcf0d0)\r
+\cffcc000/ End thread\r
+|cffca000| pmm_free 0xcffcb000 (detail=0xcffcf0a0)\r
+\cffcb000/ End thread\r
+|cffc9000| pmm_free 0xcffca000 (detail=0xcffcf070)\r
+\cffca000/ End thread\r
+|cffce000| pmm_free 0xcffc9000 (detail=0xcffcf040)\r
+\cffc9000/ End thread\r
+|cffc5000| pmm_free 0xcffc6000 (detail=0xcffc8ec0)\r
+\cffc6000/ End thread\r
+|cffc4000| pmm_free 0xcffc5000 (detail=0xcffc8e90)\r
+\cffc5000/ End thread\r
+|cffc3000| pmm_free 0xcffc4000 (detail=0xcffc8e60)\r
+\cffc4000/ End thread\r
+|cffc2000| pmm_free 0xcffc3000 (detail=0xcffc8e30)\r
+\cffc3000/ End thread\r
+|cffc7000| pmm_free 0xcffc2000 (detail=0xcffc8e00)\r
+\cffc2000/ End thread\r
+|cffbe000| pmm_free 0xcffbf000 (detail=0xcffc8bb0)\r
+\cffbf000/ End thread\r
+|cffbd000| pmm_free 0xcffbe000 (detail=0xcffc8b80)\r
+\cffbe000/ End thread\r
+|cffbc000| pmm_free 0xcffbd000 (detail=0xcffc8b50)\r
+\cffbd000/ End thread\r
+|cffc0000| pmm_free 0xcffbc000 (detail=0xcffc8b20)\r
+\cffbc000/ End thread\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2_sendbyte aux=0 cmd=ff\r
+|cffbb000| i8042_kbd_write c=255\r
+|cffbb000| i8042_wait_write\r
+|cffce000| pmm_free 0xcffdf000 (detail=0xcffcf190)\r
+|cffce000| pmm_free 0xcffdefc0 (detail=0xcffcf160)\r
+|cffce000| pmm_free 0xcffdef80 (detail=0xcffcf130)\r
+|cffce000| pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+|cffc7000| pmm_free 0xcffce000 (detail=0xcffcf1c0)\r
+\cffce000/ End thread\r
+|cffc7000| pmm_free 0xcffdd000 (detail=0xcffc8f50)\r
+|cffc7000| pmm_free 0xcffdef40 (detail=0xcffc8f20)\r
+|cffc7000| pmm_free 0xcffdef00 (detail=0xcffc8ef0)\r
+|cffc7000| pmm_free 0xcffc8fb0 (detail=0xcffcf010)\r
+|cffc1000| pmm_free 0xcffc7000 (detail=0xcffc8f80)\r
+\cffc7000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_malloc zone=0x000f00cc handle=ffffffff size=4096 align=1000 ret=0xcffce000 (detail=0xcffcf240)\r
+/cffce000\ Start thread\r
+|cffc1000| pmm_free 0xcffce000 (detail=0xcffcf240)\r
+\cffce000/ End thread\r
+|cffc1000| pmm_free 0xcffdee00 (detail=0xcffc8d50)\r
+|cffc1000| pmm_free 0xcffdeff0 (detail=0xcffc8d20)\r
+|cffc0000| pmm_free 0xcffc1000 (detail=0xcffc8d80)\r
+\cffc1000/ End thread\r
+|cffc0000| pmm_free 0xcffdc000 (detail=0xcffc8c40)\r
+|cffc0000| pmm_free 0xcffdedc0 (detail=0xcffc8c10)\r
+|cffc0000| pmm_free 0xcffded80 (detail=0xcffc8be0)\r
+|cffc0000| pmm_free 0xcffc8ca0 (detail=0xcffc8cf0)\r
+|cffbb000| pmm_free 0xcffc0000 (detail=0xcffc8c70)\r
+\cffc0000/ End thread\r
+|cffbb000| ps2 read fe\r
+|cffbb000| Got ps2 nak (status=51)\r
+|cffbb000| i8042_command cmd=1060\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| i8042_wait_write\r
+|cffbb000| ps2 command 2ff failed (aux=0)\r
+pmm_free 0xcffbb000 (detail=0xcffc8af0)\r
+\cffbb000/ End thread\r
+All threads complete.\r
+[wurm] optionrom_setup\r
+Scan for option roms\r
+Attempting to init PCI bdf 00:00.0 (vd 1002:5a14)\r
+Searching CBFS for prefix pci1002,5a14.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:00.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.0 (vd 1002:4385)\r
+Searching CBFS for prefix pci1002,4385.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.2 (vd 1002:4383)\r
+Searching CBFS for prefix pci1002,4383.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.3 (vd 1002:439d)\r
+Searching CBFS for prefix pci1002,439d.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.4 (vd 1002:4384)\r
+Searching CBFS for prefix pci1002,4384.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.4\r
+Skipping non-normal pci device (type=81)\r
+Attempting to init PCI bdf 00:14.5 (vd 1002:4399)\r
+Searching CBFS for prefix pci1002,4399.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.5\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.0 (vd 1022:1200)\r
+Searching CBFS for prefix pci1022,1200.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.1 (vd 1022:1201)\r
+Searching CBFS for prefix pci1022,1201.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.1\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.2 (vd 1022:1202)\r
+Searching CBFS for prefix pci1022,1202.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.3 (vd 1022:1203)\r
+Searching CBFS for prefix pci1022,1203.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.4 (vd 1022:1204)\r
+Searching CBFS for prefix pci1022,1204.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.4\r
+Option rom sizing returned 0 0\r
+Searching CBFS for prefix genroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] boot_prep\r
+[wurm] bp1\r
+enter handle_16:\r
+   a=00000100  b=00000000  c=00000000  d=00000000 ds=0000 es=0000 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006d68 cs=f000 ip=e984  f=0202\r
+Press F12 for boot menu.\r
+\r
+Searching CBFS for prefix etc/boot-menu-wait\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Checking for bootsplash\r
+Searching CBFS for prefix bootsplash.jpg\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix bootsplash.bmp\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] bp2\r
+[wurm] bp3\r
+[wurm] bp4\r
+[wurm] bp5\r
+[wurm] cdemu_setup\r
+[wurm] pmm_finalize\r
+finalize PMM\r
+[wurm] malloc_finalize\r
+malloc finalize\r
+Add to e820 map: 0009fc00 00000400 2\r
+Add to e820 map: cffd0000 00010000 1\r
+Returned 65536 bytes of ZoneHigh\r
+[wurm] memmap_finalize\r
+e820 map has 7 items:\r
+  0: 0000000000000000 - 000000000009fc00 = 1 RAM\r
+  1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED\r
+  2: 00000000000f0000 - 0000000000100000 = 2 RESERVED\r
+  3: 0000000000100000 - 00000000cffe0000 = 1 RAM\r
+  4: 00000000cffe0000 - 00000000d0000000 = 2 RESERVED\r
+  5: 00000000e0000000 - 00000000f0000000 = 2 RESERVED\r
+  6: 0000000100000000 - 0000000220000000 = 1 RAM\r
+[wurm] make_bios_readonly\r
+[wurm] startBoot\r
+Jump to int19\r
+enter handle_19:\r
+  NULL\r
+Booting from Floppy...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+Booting from Hard Disk...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+No bootable device.\r
diff --git a/2012-04-06_13:29_rom b/2012-04-06_13:29_rom
new file mode 100644 (file)
index 0000000..70e6227
Binary files /dev/null and b/2012-04-06_13:29_rom differ
diff --git a/2012-04-06_13:36.config b/2012-04-06_13:36.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_13:36.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_13:36.log b/2012-04-06_13:36.log
new file mode 100644 (file)
index 0000000..2bf8832
--- /dev/null
+++ b/2012-04-06_13:36.log
@@ -0,0 +1,3120 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 13:34:44 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmAiiimmciiPcc rrrccorr0ooo1cccoooccooodddeeeddee:::   ::e  eeeqqqeuqquuuiiiuvviivvaaavllaallleeennneennttt   ttr  rrreeerveevvv   vii  iidddi  dd      ===  ==   000  x00xxx111x011000aaa000aa000,,,  ,,   cccuuuccuurrrrrrrrerreeennnettnntt   tpp  pppaaatttaattccchhhcc hh   iii ddiidd   d==  ===   0  000xxx000xx0000000000000000000000000000000000000\r\r\r0
+
+\r\r
+
+
+startemdimmmm\rciiiiccc
+rcrorrrooocococccoooodddeddeeee::: ::p    pppapataaatttctchccchhhh   i  diiii dddd    tttott oooo  a  paaaappppplpppplllyly yyy    == ===    000x000xxxx00100011110000000000000000b000bbbbfff\rff
+\r\r\r\r
+
+
+
+mmmmm*i iiiiccccAcrrPrrrooooo cc0ccc2ooooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+sccctccpppappuruuuuSSSStSeeeeeetttttdAA\rAAA
+MMMMMDDDDDMMMMMSSSSSRRRRR     * AP   0dd   oddd3onnooonneen\reee\r\r\r
+
+\r
+
+
+siiiiinnntnniaiiiittttrt_t____fffffeiidiiiddddd\rvvv
+vviiiiiddddd_____aaaaappppp(((((ssssstttttaaaaagggggeeeee11111)))))     aaaaapppppiiiiiccccciiiiiddddd:::::     0000052341\r\r\r\r\r
+
+
+
+
+FFFFF*I IIIIDDDDDAVVPVVVIIIII DDD0DD4     ooooonnnnn     AAAAAPPPPP:::::     0000015234\r\r\r\r\r
+
+
+
+
+started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+FIDVID on BSP, APIC_id: 00\r
+BSP fid = 0\r
+Wait for AP stage 1: ap_apicid = 1\r
+       readback = 1000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 2\r
+       readback = 2000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 3\r
+       readback = 3000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 4\r
+       readback = 4000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 5\r
+       readback = 5000001\r
+       common_fid(packed) = 0\r
+common_fid = 0\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+...WARM RESET...\r
+\r
+\r
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 13:34:44 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOSOOSTSSST:TTT: :::0    000x0xxxx3333300000\r\r\r\r\r
+
+
+
+
+* AmmmmmiiiiPiccc ccrrr0rrooo1oocccccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
+
+
+
+
+startemmmmdiiim\rccciirrrcc
+ooorrcccooccooodooddeeedde:::e ::  pp  ppaaapaatttccttchhhcchh   i  iidddii  dd tt  tooottoo   a  aapppaappppplppllyyllyy   y  ===  == 000  00xxx0xx00111001000100000000000000000bbbffbbff\r\r\rf\r\r
+
+
+
+
+mmmmm*iiii icccAccrrrPrroo ooocc0ccco2oooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+stcccapppccuuupprSSSuuteeSSeetteedtAtt\rAAMAA
+MMDMMDDMMDDMMSSSMSSRRR  RR   * AP  0    dddd3dooooonnnnneeeee\r\r\r\r\r
+
+
+
+
+siiinnniitnnaiiiirtttitt___tefff__iiiffddddii\rvvdd
+vivviidddiid___ds__ssttssttaaatgaaggeeggee222e22   aa  apppaappiiiciicciiicciiddd:dd::   :: 000 40032\r\r51\r\r
+
+
+\r
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 13:34:44 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a964\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+PCI: 00:11.0 [1002/4393] enabled\r
+PCI: 00:12.0 [1002/4397] enabled\r
+PCI: 00:12.2 [1002/4396] enabled\r
+PCI: 00:13.0 [1002/4397] enabled\r
+PCI: 00:13.2 [1002/4396] enabled\r
+PCI: 00:14.0 [1002/4385] enabled\r
+PCI: 00:14.1 [1002/439c] enabled\r
+PCI: 00:14.2 [1002/4383] enabled\r
+PCI: 00:14.3 [1002/439d] enabled\r
+PCI: 00:14.4 [1002/4384] enabled\r
+PCI: 00:14.5 [1002/4399] enabled\r
+PCI: 00:16.0 [1002/4397] enabled\r
+PCI: 00:16.2 [1002/4396] enabled\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+do_pci_scan_bridge for PCI: 00:14.4\r
+PCI: pci_scan_bus for bus 01\r
+POST: 0x24\r
+POST: 0x25\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+do_pci_scan_bridge returns max 1\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI_DOMAIN: 0000 passpw: enabled\r
+scan_static_bus for Root Device done\r
+done\r
+POST: 0x66\r
+===============Enumeration done!========\r
+Allocating resources...\r
+Reading resources...\r
+Root Device read_resources bus 0 link: 0\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0\r
+APIC: 00 missing read_resources\r
+APIC: 01 missing read_resources\r
+APIC: 02 missing read_resources\r
+APIC: 03 missing read_resources\r
+APIC: 04 missing read_resources\r
+APIC: 05 missing read_resources\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0\r
+PCI: 00:18.0 read_resources bus 0 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 1\r
+PCI: 00:00.0 missing read_resources\r
+PCI: 00:02.0 missing read_resources\r
+PCI: 00:0d.0 missing read_resources\r
+PCI: 00:11.0 missing read_resources\r
+PCI: 00:12.0 missing read_resources\r
+PCI: 00:12.2 missing read_resources\r
+PCI: 00:13.0 missing read_resources\r
+PCI: 00:13.2 missing read_resources\r
+PCI: 00:14.0 missing read_resources\r
+PCI: 00:14.1 missing read_resources\r
+PCI: 00:14.2 missing read_resources\r
+PCI: 00:14.3 missing read_resources\r
+PCI: 00:14.5 missing read_resources\r
+PCI: 00:15.0 missing read_resources\r
+PCI: 00:15.1 missing read_resources\r
+PCI: 00:15.2 missing read_resources\r
+PCI: 00:15.3 missing read_resources\r
+PCI: 00:16.0 missing read_resources\r
+PCI: 00:16.2 missing read_resources\r
+PCI: 00:18.0 read_resources bus 0 link: 1 done\r
+PCI: 00:18.0 read_resources bus 0 link: 2\r
+PCI: 00:18.0 read_resources bus 0 link: 2 done\r
+PCI: 00:18.0 read_resources bus 0 link: 3\r
+PCI: 00:18.0 read_resources bus 0 link: 3 done\r
+PCI: 00:18.0 read_resources bus 0 link: 4\r
+PCI: 00:18.0 read_resources bus 0 link: 4 done\r
+PCI: 00:18.0 read_resources bus 0 link: 5\r
+PCI: 00:18.0 read_resources bus 0 link: 5 done\r
+PCI: 00:18.0 read_resources bus 0 link: 6\r
+PCI: 00:18.0 read_resources bus 0 link: 6 done\r
+PCI: 00:18.0 read_resources bus 0 link: 7\r
+PCI: 00:18.0 read_resources bus 0 link: 7 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0 done\r
+Root Device read_resources bus 0 link: 0 done\r
+Done reading resources.\r
+Show resources in subtree (Root Device)...After reading.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 10d8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 10b8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 10b0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 110d0\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 110a8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 1200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:14.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+   PCI: 00:18.4\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 compute_resources_io: base: 50 size: 1000 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 1000 size: 1000 align: 12 gran: 0 limit: ffff done\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:00.0 fc *  [0x0 - 0xff] prefmem\r
+PCI: 00:18.0 compute_resources_prefmem: base: 100 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.3 94 *  [0x0 - 0x3ffffff] mem\r
+PCI: 00:14.2 10 *  [0x4000000 - 0x4003fff] mem\r
+PCI: 00:12.0 10 *  [0x4004000 - 0x4004fff] mem\r
+PCI: 00:13.0 10 *  [0x4005000 - 0x4005fff] mem\r
+PCI: 00:14.5 10 *  [0x4006000 - 0x4006fff] mem\r
+PCI: 00:16.0 10 *  [0x4007000 - 0x4007fff] mem\r
+PCI: 00:11.0 24 *  [0x4008000 - 0x40083ff] mem\r
+PCI: 00:12.2 10 *  [0x4008400 - 0x40084ff] mem\r
+PCI: 00:13.2 10 *  [0x4008500 - 0x40085ff] mem\r
+PCI: 00:16.2 10 *  [0x4008600 - 0x40086ff] mem\r
+PCI: 00:18.0 compute_resources_mem: base: 4008700 size: 4100000 align: 26 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 10b0 *  [0x0 - 0x40fffff] mem\r
+PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem\r
+PCI: 00:18.0 10b8 *  [0xc000000 - 0xc0fffff] prefmem\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: c100000 size: c100000 align: 26 gran: 0 limit: ffffffff done\r
+avoid_fixed_resources: PCI_DOMAIN: 0000\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000000 limit 0000ffff\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000100 limit ffffffff\r
+constrain_resources: PCI_DOMAIN: 0000\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PCI: 00:14.4\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:02.0\r
+constrain_resources: PCI: 00:0d.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: I2C: 00:50\r
+constrain_resources: I2C: 00:51\r
+constrain_resources: I2C: 00:52\r
+constrain_resources: I2C: 00:53\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PNP: 002e.2\r
+skipping PNP: 002e.2@60 fixed resource, size=0!\r
+skipping PNP: 002e.2@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.3\r
+skipping PNP: 002e.3@60 fixed resource, size=0!\r
+skipping PNP: 002e.3@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.5\r
+skipping PNP: 002e.5@60 fixed resource, size=0!\r
+skipping PNP: 002e.5@62 fixed resource, size=0!\r
+skipping PNP: 002e.5@70 fixed resource, size=0!\r
+skipping PNP: 002e.5@72 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.b\r
+skipping PNP: 002e.b@60 fixed resource, size=0!\r
+skipping PNP: 002e.b@70 fixed resource, size=0!\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:15.0\r
+constrain_resources: PCI: 00:15.1\r
+constrain_resources: PCI: 00:15.2\r
+constrain_resources: PCI: 00:15.3\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000000 limit 0000ffff\r
+       lim->base 00000000 lim->limit 0000ffff\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000100 limit ffffffff\r
+       lim->base 00000000 lim->limit dfffffff\r
+Setting resources...\r
+PCI_DOMAIN: 0000 allocate_resources_io: base:0 size:1000 align:12 gran:0 limit:ffff\r
+Assigned: PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 allocate_resources_io: next_base: 1000 size: 1000 align: 12 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_io: base:0 size:1000 align:12 gran:12 limit:ffff\r
+Assigned: PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+Assigned: PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+Assigned: PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+Assigned: PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+Assigned: PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+Assigned: PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+Assigned: PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+Assigned: PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+Assigned: PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+Assigned: PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 allocate_resources_io: next_base: 50 size: 1000 align: 12 gran: 12 done\r
+PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI: 00:18.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:18.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI_DOMAIN: 0000 allocate_resources_mem: base:d0000000 size:c100000 align:26 gran:0 limit:dfffffff\r
+Assigned: PCI: 00:18.0 10b0 *  [0xd0000000 - 0xd40fffff] mem\r
+Assigned: PCI: 00:18.3 94 *  [0xd8000000 - 0xdbffffff] mem\r
+Assigned: PCI: 00:18.0 10b8 *  [0xdc000000 - 0xdc0fffff] prefmem\r
+PCI_DOMAIN: 0000 allocate_resources_mem: next_base: dc100000 size: c100000 align: 26 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dc000000 size:100000 align:20 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:00.0 fc *  [0xdc000000 - 0xdc0000ff] prefmem\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dc000100 size: 100000 align: 20 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:d0000000 size:4100000 align:26 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:18.3 94 *  [0xd0000000 - 0xd3ffffff] mem\r
+Assigned: PCI: 00:14.2 10 *  [0xd4000000 - 0xd4003fff] mem\r
+Assigned: PCI: 00:12.0 10 *  [0xd4004000 - 0xd4004fff] mem\r
+Assigned: PCI: 00:13.0 10 *  [0xd4005000 - 0xd4005fff] mem\r
+Assigned: PCI: 00:14.5 10 *  [0xd4006000 - 0xd4006fff] mem\r
+Assigned: PCI: 00:16.0 10 *  [0xd4007000 - 0xd4007fff] mem\r
+Assigned: PCI: 00:11.0 24 *  [0xd4008000 - 0xd40083ff] mem\r
+Assigned: PCI: 00:12.2 10 *  [0xd4008400 - 0xd40084ff] mem\r
+Assigned: PCI: 00:13.2 10 *  [0xd4008500 - 0xd40085ff] mem\r
+Assigned: PCI: 00:16.2 10 *  [0xd4008600 - 0xd40086ff] mem\r
+PCI: 00:18.0 allocate_resources_mem: next_base: d4008700 size: 4100000 align: 26 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+Root Device assign_resources, bus 0 link: 0\r
+ split: 128K table at =cffe0000\r
+0: mmio_basek=00340000, basek=00400000, limitk=00880000\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 10d8 <- [0x0000000000 - 0x0000000fff] size 0x00001000 gran 0x0c io <node 0 link 0>\r
+PCI: 00:18.0 10b8 <- [0x00dc000000 - 0x00dc0fffff] size 0x00100000 gran 0x14 prefmem <node 0 link 0>\r
+PCI: 00:18.0 10b0 <- [0x00d0000000 - 0x00d40fffff] size 0x04100000 gran 0x14 mem <node 0 link 0>\r
+PCI: 00:18.0 110d0 <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c io <node 0 link 1>\r
+PCI: 00:18.0 110a8 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 prefmem <node 0 link 1>\r
+PCI: 00:18.0 110a0 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 mem <node 0 link 1>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:00.0 fc <- [0x00dc000000 - 0x00dc0000ff] size 0x00000100 gran 0x08 prefmem\r
+PCI: 00:11.0 10 <- [0x0000000020 - 0x0000000027] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 14 <- [0x0000000040 - 0x0000000043] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 18 <- [0x0000000028 - 0x000000002f] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 1c <- [0x0000000044 - 0x0000000047] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 20 <- [0x0000000000 - 0x000000000f] size 0x00000010 gran 0x04 io\r
+PCI: 00:11.0 24 <- [0x00d4008000 - 0x00d40083ff] size 0x00000400 gran 0x0a mem\r
+PCI: 00:12.0 10 <- [0x00d4004000 - 0x00d4004fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:12.2 10 <- [0x00d4008400 - 0x00d40084ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:13.0 10 <- [0x00d4005000 - 0x00d4005fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:13.2 10 <- [0x00d4008500 - 0x00d40085ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:14.1 10 <- [0x0000000030 - 0x0000000037] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 14 <- [0x0000000048 - 0x000000004b] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 18 <- [0x0000000038 - 0x000000003f] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 1c <- [0x000000004c - 0x000000004f] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 20 <- [0x0000000010 - 0x000000001f] size 0x00000010 gran 0x04 io\r
+PCI: 00:14.2 10 <- [0x00d4000000 - 0x00d4003fff] size 0x00004000 gran 0x0e mem64\r
+PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io\r
+PCI: 00:14.4 24 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 prefmem\r
+PCI: 00:14.4 20 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 mem\r
+PCI: 00:14.5 10 <- [0x00d4006000 - 0x00d4006fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.0 10 <- [0x00d4007000 - 0x00d4007fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.2 10 <- [0x00d4008600 - 0x00d40086ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+Root Device assign_resources, bus 0 link: 0\r
+Done setting resources.\r
+Show resources in subtree (Root Device)...After assigning values.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 1000 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base d0000000 size c100000 align 26 gran 0 limit dfffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+  PCI_DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
+  PCI_DOMAIN: 0000 resource base c0000 size cff40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
+  PCI_DOMAIN: 0000 resource base 100000000 size 120000000 align 0 gran 0 limit 0 flags e0004200 index 30\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 1000 align 12 gran 12 limit ffff flags 60080100 index 10d8\r
+   PCI: 00:18.0 resource base dc000000 size 100000 align 20 gran 20 limit dfffffff flags 60081200 index 10b8\r
+   PCI: 00:18.0 resource base d0000000 size 4100000 align 26 gran 20 limit dfffffff flags 60080200 index 10b0\r
+   PCI: 00:18.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080100 index 110d0\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081200 index 110a8\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base dc000000 size 100 align 8 gran 8 limit dfffffff flags 60001200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 20 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:11.0 resource base 40 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:11.0 resource base 28 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:11.0 resource base 44 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:11.0 resource base d4008000 size 400 align 10 gran 10 limit dfffffff flags 60000200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base d4004000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base d4008400 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base d4005000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base d4008500 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 30 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:14.1 resource base 48 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:14.1 resource base 38 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:14.1 resource base 4c size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:14.1 resource base 10 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base d4000000 size 4000 align 14 gran 14 limit dfffffff flags 60000201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081202 index 24\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base d4006000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base d4007000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base d4008600 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base d0000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base d8000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+   PCI: 00:18.4\r
+Done allocating resources.\r
+POST: 0x88\r
+Enabling resources...\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 subsystem <- 1043/843e\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 subsystem <- 1043/843e\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 subsystem <- 1043/843e\r
+PCI: 00:18.4 cmd <- 00\r
+PCI: 00:00.0 cmd <- 02\r
+PCI: 00:11.0 cmd <- 03\r
+PCI: 00:12.0 cmd <- 02\r
+PCI: 00:12.2 cmd <- 02\r
+PCI: 00:13.0 cmd <- 02\r
+PCI: 00:13.2 cmd <- 02\r
+PCI: 00:14.0 cmd <- 403\r
+PCI: 00:14.1 cmd <- 01\r
+PCI: 00:14.2 cmd <- 02\r
+PCI: 00:14.3 cmd <- 0f\r
+PCI: 00:14.4 bridge ctrl <- 0003\r
+PCI: 00:14.4 cmd <- 00\r
+PCI: 00:14.5 cmd <- 02\r
+PCI: 00:16.0 cmd <- 02\r
+PCI: 00:16.2 cmd <- 02\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 cmd <- 00\r
+done.\r
+Initializing devices...\r
+Root Device init\r
+APIC_CLUSTER: 0 init\r
+start_eip=0x00005000, offset=0x00200000, code_size=0x0000005b\r
+Initializing CPU #0\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x00 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #0 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 1.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #1\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x01 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #1 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 2.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #2\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x02 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #2 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 3.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #3\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x03 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #3 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 4.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #4\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x04 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #4 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 5.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #5\r
+Waiting for 1 CPUS to stop\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x05 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #5 initialized\r
+All AP CPUs stopped\r
+SB900 - Early.c - sb_After_Pci_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_After_Pci_Init - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - End.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+PCI: 00:00.0 init\r
+IOAPIC: Initializing IOAPIC at 0xdc000000\r
+IOAPIC: Bootstrap Processor Local APIC = 0x00\r
+IOAPIC: ID = 0x01\r
+IOAPIC: 24 interrupts\r
+IOAPIC: Enabling interrupts on FSB\r
+IOAPIC: Enabling interrupts on APIC serial bus\r
+IOAPIC not responding.\r
+PCI: 00:11.0 init\r
+Searching for pci1002,4393.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4393.rom'.\r
+PCI: 00:12.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:12.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:13.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:13.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:14.0 init\r
+Searching for pci1002,4385.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4385.rom'.\r
+PCI: 00:14.1 init\r
+Searching for pci1002,439c.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439c.rom'.\r
+PCI: 00:14.2 init\r
+Searching for pci1002,4383.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4383.rom'.\r
+PCI: 00:14.3 init\r
+Searching for pci1002,439d.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439d.rom'.\r
+PCI: 00:14.5 init\r
+Searching for pci1002,4399.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4399.rom'.\r
+PCI: 00:16.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:16.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+Devices initialized\r
+Show all devs...After init.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+APIC: 01: enabled 1\r
+APIC: 02: enabled 1\r
+APIC: 03: enabled 1\r
+APIC: 04: enabled 1\r
+APIC: 05: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PCI: 00:14.4: enabled 1\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+POST: 0x89\r
+Re-Initializing CBMEM area to 0xcffe0000\r
+Initializing CBMEM area to 0xcffe0000 (131072 bytes)\r
+Adding CBMEM entry as no. 1\r
+Moving GDT to cffe0200...ok\r
+High Tables Base is cffe0000.\r
+POST: 0x9a\r
+SB900 - Early.c - sb_Late_Post - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Late_Post - End.\r
+Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
+Adding CBMEM entry as no. 2\r
+Writing IRQ routing tables to 0xcffe0400...write_pirq_routing_table done.\r
+PIRQ table: 48 bytes.\r
+POST: 0x9b\r
+Wrote the mp table end at: 000f0410 - 000f055c\r
+Adding CBMEM entry as no. 3\r
+Wrote the mp table end at: cffe1410 - cffe155c\r
+MP table: 348 bytes.\r
+POST: 0x9c\r
+Adding CBMEM entry as no. 4\r
+ACPI: Writing ACPI tables at cffe2400...\r
+ACPI:    * HPET at cffe24c8\r
+ACPI: added table 1/32, length now 40\r
+ACPI:    * MADT at cffe2500\r
+ACPI: added table 2/32, length now 44\r
+ACPI:    * SRAT at cffe2580\r
+SRAT: lapic cpu_index=00, node_id=00, apic_id=00\r
+SRAT: lapic cpu_index=01, node_id=00, apic_id=01\r
+SRAT: lapic cpu_index=02, node_id=00, apic_id=02\r
+SRAT: lapic cpu_index=03, node_id=00, apic_id=03\r
+SRAT: lapic cpu_index=04, node_id=00, apic_id=04\r
+SRAT: lapic cpu_index=05, node_id=00, apic_id=05\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0010 startk=00000000, sizek=00000280\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0020 startk=00000300, sizek=0033fd00\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0030 startk=00400000, sizek=00480000\r
+ACPI: added table 3/32, length now 48\r
+ACPI:   * SLIT at cffe2688\r
+ACPI: added table 4/32, length now 52\r
+ACPI:    * SSDT at cffe26c0\r
+ACPI: added table 5/32, length now 56\r
+ACPI:    * SSDT for PState at cffe2cf5\r
+ACPI:    * DSDT at cffe2cf8\r
+ACPI:    * DSDT @ cffe2cf8 Length 2969\r
+ACPI:  * FACS at cffe5668\r
+ACPI:    * FADT at cffe56a8\r
+ACPI_BLK_BASE: 0x0800\r
+ACPI: added table 6/32, length now 60\r
+ACPI: done.\r
+ACPI tables: 13212 bytes.\r
+Adding CBMEM entry as no. 5\r
+smbios_write_tables: cffed800\r
+Root Device (ASUS M5A99X-EVO Mainboard)\r
+APIC_CLUSTER: 0 (AMD FAM10 Root Complex)\r
+APIC: 00 (socket AM3)\r
+PCI_DOMAIN: 0000 (AMD FAM10 Root Complex)\r
+PCI: 00:18.0 (AMD FAM10 Northbridge)\r
+PCI: 00:00.0 (ATI rd890)\r
+PCI: 00:00.1 (ATI rd890)\r
+PCI: 00:02.0 (ATI rd890)\r
+PCI: 00:03.0 (ATI rd890)\r
+PCI: 00:04.0 (ATI rd890)\r
+PCI: 00:05.0 (ATI rd890)\r
+PCI: 00:06.0 (ATI rd890)\r
+PCI: 00:07.0 (ATI rd890)\r
+PCI: 00:08.0 (ATI rd890)\r
+PCI: 00:09.0 (ATI rd890)\r
+PCI: 00:0a.0 (ATI rd890)\r
+PCI: 00:0b.0 (ATI rd890)\r
+PCI: 00:0c.0 (ATI rd890)\r
+PCI: 00:0d.0 (ATI rd890)\r
+PCI: 00:11.0 (ATI SB900)\r
+PCI: 00:12.0 (ATI SB900)\r
+PCI: 00:12.2 (ATI SB900)\r
+PCI: 00:13.0 (ATI SB900)\r
+PCI: 00:13.2 (ATI SB900)\r
+PCI: 00:14.0 (ATI SB900)\r
+I2C: 00:50 ()\r
+I2C: 00:51 ()\r
+I2C: 00:52 ()\r
+I2C: 00:53 ()\r
+PCI: 00:14.1 (ATI SB900)\r
+PCI: 00:14.2 (ATI SB900)\r
+PCI: 00:14.3 (ATI SB900)\r
+PNP: 002e.0 (ITE IT8721F Super I/O)\r
+PNP: 002e.1 (ITE IT8721F Super I/O)\r
+PNP: 002e.2 (ITE IT8721F Super I/O)\r
+PNP: 002e.3 (ITE IT8721F Super I/O)\r
+PNP: 002e.5 (ITE IT8721F Super I/O)\r
+PNP: 002e.6 (ITE IT8721F Super I/O)\r
+PNP: 002e.7 (ITE IT8721F Super I/O)\r
+PNP: 002e.8 (ITE IT8721F Super I/O)\r
+PNP: 002e.9 (ITE IT8721F Super I/O)\r
+PNP: 002e.a (ITE IT8721F Super I/O)\r
+PNP: 002e.b (ITE IT8721F Super I/O)\r
+PCI: 00:14.4 (ATI SB900)\r
+PCI: 00:14.5 (ATI SB900)\r
+PCI: 00:14.6 (ATI SB900)\r
+PCI: 00:15.0 (ATI SB900)\r
+PCI: 00:15.1 (ATI SB900)\r
+PCI: 00:15.2 (ATI SB900)\r
+PCI: 00:15.3 (ATI SB900)\r
+PCI: 00:16.0 (ATI SB900)\r
+PCI: 00:16.2 (ATI SB900)\r
+PCI: 00:18.1 (AMD FAM10 Northbridge)\r
+PCI: 00:18.2 (AMD FAM10 Northbridge)\r
+PCI: 00:18.3 (AMD FAM10 Northbridge)\r
+PCI: 00:18.4 (AMD FAM10 Northbridge)\r
+APIC: 01 ()\r
+APIC: 02 ()\r
+APIC: 03 ()\r
+APIC: 04 ()\r
+APIC: 05 ()\r
+PCI: 00:00.0 ()\r
+PCI: 00:11.0 ()\r
+PCI: 00:12.0 ()\r
+PCI: 00:12.2 ()\r
+PCI: 00:13.0 ()\r
+PCI: 00:13.2 ()\r
+PCI: 00:14.0 ()\r
+PCI: 00:14.1 ()\r
+PCI: 00:14.2 ()\r
+PCI: 00:14.3 ()\r
+PCI: 00:14.4 ()\r
+PCI: 00:14.5 ()\r
+PCI: 00:16.0 ()\r
+PCI: 00:16.2 ()\r
+PCI: 00:18.0 ()\r
+PCI: 00:18.1 ()\r
+PCI: 00:18.2 ()\r
+PCI: 00:18.3 ()\r
+PCI: 00:18.4 ()\r
+SMBIOS tables: 289 bytes.\r
+POST: 0x9d\r
+Adding CBMEM entry as no. 6\r
+Writing high table forward entry at 0x00000500\r
+Wrote coreboot table at: 00000500, 0x10 bytes, checksum 4fdf\r
+New low_table_end: 0x00000528\r
+Now going to write high coreboot table at 0xcffee000\r
+rom_table_end = 0xcffee000\r
+Adjust low_table_end from 0x00000528 to 0x00001000 \r
+Adjust rom_table_end from 0xcffee000 to 0xcfff0000 \r
+Adding high table area\r
+coreboot memory table:\r
+ 0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
+ 1. 0000000000001000-000000000009ffff: RAM\r
+ 2. 00000000000c0000-00000000cffdffff: RAM\r
+ 3. 00000000cffe0000-00000000cfffffff: CONFIGURATION TABLES\r
+ 4. 00000000e0000000-00000000efffffff: RESERVED\r
+ 5. 0000000100000000-000000021fffffff: RAM\r
+Wrote coreboot table at: cffee000, 0x1f8 bytes, checksum c92a\r
+coreboot table: 528 bytes.\r
+POST: 0x9e\r
+POST: 0x9d\r
+Multiboot Information structure has been written.\r
+ 0. FREE SPACE cfff6000 0000a000\r
+ 1. GDT        cffe0200 00000200\r
+ 2. IRQ TABLE  cffe0400 00001000\r
+ 3. SMP TABLE  cffe1400 00001000\r
+ 4. ACPI       cffe2400 0000b400\r
+ 5. SMBIOS     cffed800 00000800\r
+ 6. COREBOOT   cffee000 00008000\r
+Searching for fallback/payload\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Got a payload\r
+Loading segment from rom address 0xffc44b78\r
+  code (compression=1)\r
+  New segment dstaddr 0xe5370 memsize 0x1ac90 srcaddr 0xffc44bb0 filesize 0xce25\r
+  (cleaned up) New segment addr 0xe5370 size 0x1ac90 offset 0xffc44bb0 filesize 0xce25\r
+Loading segment from rom address 0xffc44b94\r
+  Entry Point 0x00000000\r
+Loading Segment: addr: 0x00000000000e5370 memsz: 0x000000000001ac90 filesz: 0x000000000000ce25\r
+lb: [0x0000000000200000, 0x0000000000340000)\r
+Post relocation: addr: 0x00000000000e5370 memsz: 0x000000000001ac90 filesz: 0x000000000000ce25\r
+using LZMA\r
+[ 0x000e5370, 00100000, 0x00100000) <- ffc44bb0\r
+dest 000e5370, end 00100000, bouncebuffer cfd60000\r
+Loaded segments\r
+Jumping to boot code at fbfbb\r
+POST: 0xf8\r
+entry    = 0x000fbfbb\r
+lb_start = 0x00200000\r
+lb_size  = 0x00140000\r
+adjust   = 0xcfca0000\r
+buffer   = 0xcfd60000\r
+     elf_boot_notes = 0x0023bcfc\r
+adjusted_boot_notes = 0xcfedbcfc\r
+Start bios (version 1.6.3-20120406_133304-oldx86)\r
+Find memory size\r
+Attempting to find coreboot table\r
+Found coreboot table forwarder.\r
+Now attempting to find coreboot memory map\r
+Add to e820 map: 00000000 00001000 2\r
+Add to e820 map: 00001000 0009f000 1\r
+Add to e820 map: 000c0000 cff20000 1\r
+Add to e820 map: cffe0000 00020000 2\r
+Add to e820 map: e0000000 10000000 2\r
+Add to e820 map: 00000000 20000000 1\r
+Add to e820 map: 00000000 00004000 1\r
+Found mainboard ASUS M5A99X-EVO\r
+Found CBFS header at 0xffffefe0\r
+Add to e820 map: 000a0000 00050000 -1\r
+Add to e820 map: 000f0000 00010000 2\r
+Ram Size=0xcffe0000 (0x0000000120000000 high)\r
+malloc setup\r
+Add to e820 map: cffd0000 00010000 2\r
+init ivt\r
+init bda\r
+Add to e820 map: 0009fc00 00000400 2\r
+init pic\r
+init timer\r
+CPU Mhz=800\r
+init timer: 01\r
+init timer: 02\r
+init timer: 03\r
+init timer: 04\r
+init timer: 05\r
+init timer: 06\r
+init timer: 07\r
+init timer: 08\r
+init timer: 09\r
+init timer: 10\r
+init timer: 11\r
+init timer: 12\r
+math cp init\r
+PCI probe\r
+Searching CBFS for prefix etc/extra-pci-roots\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfe70 (detail=0xcffcfee0)\r
+PCI device 00:00.0 (vd=1002:5a14 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfdd0 (detail=0xcffcfe40)\r
+PCI device 00:11.0 (vd=1002:4393 c=0101)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfd30 (detail=0xcffcfda0)\r
+PCI device 00:12.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfc90 (detail=0xcffcfd00)\r
+PCI device 00:12.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfbf0 (detail=0xcffcfc60)\r
+PCI device 00:13.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfb50 (detail=0xcffcfbc0)\r
+PCI device 00:13.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfab0 (detail=0xcffcfb20)\r
+PCI device 00:14.0 (vd=1002:4385 c=0c05)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfa10 (detail=0xcffcfa80)\r
+PCI device 00:14.1 (vd=1002:439c c=0101)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf970 (detail=0xcffcf9e0)\r
+PCI device 00:14.2 (vd=1002:4383 c=0403)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf8d0 (detail=0xcffcf940)\r
+PCI device 00:14.3 (vd=1002:439d c=0601)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf830 (detail=0xcffcf8a0)\r
+PCI device 00:14.4 (vd=1002:4384 c=0604)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf790 (detail=0xcffcf800)\r
+PCI device 00:14.5 (vd=1002:4399 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf6f0 (detail=0xcffcf760)\r
+PCI device 00:16.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf650 (detail=0xcffcf6c0)\r
+PCI device 00:16.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf5b0 (detail=0xcffcf620)\r
+PCI device 00:18.0 (vd=1022:1200 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf510 (detail=0xcffcf580)\r
+PCI device 00:18.1 (vd=1022:1201 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf470 (detail=0xcffcf4e0)\r
+PCI device 00:18.2 (vd=1022:1202 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf3d0 (detail=0xcffcf440)\r
+PCI device 00:18.3 (vd=1022:1203 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf330 (detail=0xcffcf3a0)\r
+PCI device 00:18.4 (vd=1022:1204 c=0600)\r
+Found 19 PCI devices (max PCI bus is 01)\r
+Searching CBFS for prefix bootorder\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Found 6 cpu(s) max supported 6 cpu(s)\r
+init bios32\r
+[wurm] pmm_setup\r
+init PMM\r
+[wurm] pnp_setup\r
+init PNPBIOS table\r
+[wurm] kbd_setup\r
+init keyboard\r
+[wurm] mouse_setup\r
+init mouse\r
+[wurm] init_bios_tables\r
+Relocating coreboot bios tables\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=48 align=10 ret=0x000fdbc0 (detail=0xcffcf300)\r
+Copying PIR from 0xcffe0400 to 0x000fdbc0\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=348 align=10 ret=0x000fda60 (detail=0xcffcf2d0)\r
+Copying MPTABLE from 0xcffe1400/cffe1410 to 0x000fda60\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=20 align=10 ret=0x000fda40 (detail=0xcffcf2a0)\r
+Copying ACPI RSDP from 0xcffe2400 to 0x000fda40\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=31 align=10 ret=0x000fda20 (detail=0xcffcf270)\r
+Copying SMBIOS entry point from 0xcffed800 to 0x000fda20\r
+[wurm] vga_setup\r
+Scan for VGA option rom\r
+Searching CBFS for prefix etc/optionroms-checksum\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/s3-resume-vga-init\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/screen-and-debug\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix vgaroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+init usb\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:12.2 (regs=0xd4008420)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf190)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf190)\r
+pmm_free 0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:13.2 (regs=0xd4008520)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf190)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf190)\r
+pmm_free 0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=24 align=10 ret=0xcffcf220 (detail=0xcffcf240)\r
+OHCI init on dev 00:14.5 (regs=0xd4006000)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=256 align=100 ret=0xcffdff00 (detail=0xcffcf1f0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=16 align=10 ret=0xcffdfef0 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdff00 (detail=0xcffcf1f0)\r
+pmm_free 0xcffdfef0 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1a0 (detail=0xcffcf1f0)\r
+EHCI init on dev 00:16.2 (regs=0xd4008620)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf170)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf140)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf110)\r
+pmm_free 0xcffdf000 (detail=0xcffcf170)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf140)\r
+pmm_free 0xcffdef80 (detail=0xcffcf110)\r
+pmm_free 0xcffcf1a0 (detail=0xcffcf1f0)\r
+init ps2port\r
+i8042_flush\r
+i8042_command cmd=1aa\r
+i8042_wait_write\r
+i8042_wait_read\r
+i8042 param=55\r
+i8042_command cmd=1ab\r
+i8042_wait_write\r
+i8042_wait_read\r
+i8042 param=0\r
+Searching CBFS for prefix etc/ps2-keyboard-spinup\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+ps2_command aux=0 cmd=2ff\r
+i8042 ctr old=30 new=30\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+ps2_sendbyte aux=0 cmd=ff\r
+i8042_kbd_write c=255\r
+i8042_wait_write\r
+ps2 read fe\r
+Got ps2 nak (status=51)\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+ps2 command 2ff failed (aux=0)\r
+init serial\r
+Found 2 serial ports\r
+init floppy drives\r
+init hard drives\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fda10 (detail=0xcffcf1f0)\r
+ATA controller 1 at 20/40/0 (irq 0 dev 88)\r
+powerup iobase=20 st=50\r
+powerup iobase=20 st=7f\r
+ata_detect ata0-0: sc=55 sn=0 dh=ff\r
+powerup iobase=20 st=7f\r
+powerup iobase=20 st=50\r
+ata_detect ata0-1: sc=55 sn=0 dh=b0\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fda00 (detail=0xcffcf1c0)\r
+ATA controller 2 at 28/44/0 (irq 0 dev 88)\r
+powerup iobase=28 st=7f\r
+powerup iobase=28 st=7f\r
+ata_detect ata1-0: sc=ff sn=ff dh=ff\r
+powerup iobase=28 st=7f\r
+powerup iobase=28 st=7f\r
+ata_detect ata1-1: sc=ff sn=ff dh=ff\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fd9f0 (detail=0xcffcf190)\r
+ATA controller 3 at 1f0/3f4/10 (irq 14 dev a1)\r
+powerup iobase=1f0 st=7f\r
+powerup iobase=1f0 st=7f\r
+ata_detect ata2-0: sc=ff sn=ff dh=ff\r
+powerup iobase=1f0 st=7f\r
+powerup iobase=1f0 st=7f\r
+ata_detect ata2-1: sc=ff sn=ff dh=ff\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fd9e0 (detail=0xcffcf160)\r
+ATA controller 4 at 170/374/18 (irq 15 dev a1)\r
+powerup iobase=170 st=7f\r
+powerup iobase=170 st=7f\r
+ata_detect ata3-0: sc=ff sn=ff dh=ff\r
+powerup iobase=170 st=7f\r
+powerup iobase=170 st=7f\r
+ata_detect ata3-1: sc=ff sn=ff dh=ff\r
+init ahci\r
+Searching CBFS for prefix img/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] optionrom_setup\r
+Scan for option roms\r
+Attempting to init PCI bdf 00:00.0 (vd 1002:5a14)\r
+Searching CBFS for prefix pci1002,5a14.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:00.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.0 (vd 1002:4385)\r
+Searching CBFS for prefix pci1002,4385.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.2 (vd 1002:4383)\r
+Searching CBFS for prefix pci1002,4383.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.3 (vd 1002:439d)\r
+Searching CBFS for prefix pci1002,439d.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.4 (vd 1002:4384)\r
+Searching CBFS for prefix pci1002,4384.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.4\r
+Skipping non-normal pci device (type=81)\r
+Attempting to init PCI bdf 00:14.5 (vd 1002:4399)\r
+Searching CBFS for prefix pci1002,4399.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.5\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.0 (vd 1022:1200)\r
+Searching CBFS for prefix pci1022,1200.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.1 (vd 1022:1201)\r
+Searching CBFS for prefix pci1022,1201.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.1\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.2 (vd 1022:1202)\r
+Searching CBFS for prefix pci1022,1202.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.3 (vd 1022:1203)\r
+Searching CBFS for prefix pci1022,1203.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.4 (vd 1022:1204)\r
+Searching CBFS for prefix pci1022,1204.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.4\r
+Option rom sizing returned 0 0\r
+Searching CBFS for prefix genroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] boot_prep\r
+[wurm] bp1\r
+enter handle_16:\r
+   a=00000100  b=00000000  c=00000000  d=00000000 ds=0000 es=0000 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006d44 cs=f000 ip=e984  f=0202\r
+Press F12 for boot menu.\r
+\r
+Searching CBFS for prefix etc/boot-menu-wait\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Checking for bootsplash\r
+Searching CBFS for prefix bootsplash.jpg\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix bootsplash.bmp\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] bp2\r
+[wurm] bp3\r
+[wurm] bp4\r
+[wurm] bp5\r
+[wurm] cdemu_setup\r
+[wurm] pmm_finalize\r
+finalize PMM\r
+[wurm] malloc_finalize\r
+malloc finalize\r
+Add to e820 map: 0009fc00 00000400 2\r
+Add to e820 map: cffd0000 00010000 1\r
+Returned 65536 bytes of ZoneHigh\r
+[wurm] memmap_finalize\r
+e820 map has 7 items:\r
+  0: 0000000000000000 - 000000000009fc00 = 1 RAM\r
+  1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED\r
+  2: 00000000000f0000 - 0000000000100000 = 2 RESERVED\r
+  3: 0000000000100000 - 00000000cffe0000 = 1 RAM\r
+  4: 00000000cffe0000 - 00000000d0000000 = 2 RESERVED\r
+  5: 00000000e0000000 - 00000000f0000000 = 2 RESERVED\r
+  6: 0000000100000000 - 0000000220000000 = 1 RAM\r
+[wurm] make_bios_readonly\r
+[wurm] startBoot\r
+Jump to int19\r
+enter handle_19:\r
+  NULL\r
+Booting from Floppy...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+Booting from Hard Disk...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+No bootable device.\r
diff --git a/2012-04-06_13:36.seabios b/2012-04-06_13:36.seabios
new file mode 100755 (executable)
index 0000000..ec74583
Binary files /dev/null and b/2012-04-06_13:36.seabios differ
diff --git a/2012-04-06_13:36.seabios.config b/2012-04-06_13:36.seabios.config
new file mode 100644 (file)
index 0000000..e3247be
--- /dev/null
+++ b/2012-04-06_13:36.seabios.config
@@ -0,0 +1,70 @@
+#
+# Automatically generated make config: don't edit
+# SeaBIOS Configuration
+# Fri Apr  6 13:32:52 2012
+#
+
+#
+# General Features
+#
+CONFIG_COREBOOT=y
+# CONFIG_THREADS is not set
+# CONFIG_RELOCATE_INIT is not set
+CONFIG_BOOTMENU=y
+CONFIG_BOOTSPLASH=y
+CONFIG_BOOTORDER=y
+CONFIG_COREBOOT_FLASH=y
+CONFIG_LZMA=y
+# CONFIG_FLASH_FLOPPY is not set
+
+#
+# Hardware support
+#
+CONFIG_ATA=y
+CONFIG_ATA_DMA=y
+CONFIG_ATA_PIO32=y
+CONFIG_AHCI=y
+CONFIG_FLOPPY=y
+CONFIG_PS2PORT=y
+CONFIG_USB=y
+CONFIG_USB_UHCI=y
+CONFIG_USB_OHCI=y
+CONFIG_USB_EHCI=y
+CONFIG_USB_MSC=y
+CONFIG_USB_HUB=y
+CONFIG_USB_KEYBOARD=y
+CONFIG_USB_MOUSE=y
+CONFIG_SERIAL=y
+# CONFIG_LPT is not set
+
+#
+# BIOS interfaces
+#
+CONFIG_DRIVES=y
+CONFIG_CDROM_BOOT=y
+CONFIG_CDROM_EMU=y
+CONFIG_PCIBIOS=y
+CONFIG_APMBIOS=y
+CONFIG_PNPBIOS=y
+CONFIG_OPTIONROMS=y
+# CONFIG_OPTIONROMS_DEPLOYED is not set
+CONFIG_PMM=y
+CONFIG_BOOT=y
+CONFIG_KEYBOARD=y
+CONFIG_KBD_CALL_INT15_4F=y
+CONFIG_MOUSE=y
+CONFIG_S3_RESUME=y
+CONFIG_VGAHOOKS=y
+# CONFIG_DISABLE_A20 is not set
+
+#
+# BIOS Tables
+#
+CONFIG_SMBIOS=y
+
+#
+# Debugging
+#
+CONFIG_DEBUG_LEVEL=10
+CONFIG_DEBUG_SERIAL=y
+CONFIG_DEBUG_SERIAL_PORT=0x3f8
diff --git a/2012-04-06_13:36_rom b/2012-04-06_13:36_rom
new file mode 100644 (file)
index 0000000..b941643
Binary files /dev/null and b/2012-04-06_13:36_rom differ
diff --git a/2012-04-06_14:14.config b/2012-04-06_14:14.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_14:14.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_14:14.log b/2012-04-06_14:14.log
new file mode 100644 (file)
index 0000000..c6e9cb3
--- /dev/null
+++ b/2012-04-06_14:14.log
@@ -0,0 +1,3120 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:13:20 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOSSOOTSSSTTT::T  :::   000xx00xxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmiiimmAciiPcc rrrccoorr0oo1cccocooocddoodddeee:::ee ::  eee  qeeqqquuuqiiuuiiivvvaavvaaallleeellneennntttn tt   rrr eerreeevvv   vv  iiidddii dd       =  ===   =00  000xxx111xx11000aaa000aa000,,,0  ,,   cccuuccuuurrrrrrrrerreennneetnnttt   tpp  ppaaapttaatttccchhhcchh   iii  diiddd   d==  ==   =  0000xxx00xx00000000000000000000000000000000000000\r\r\r0
+\r\r
+
+
+
+startemdimmmmi\rciiicccc
+rrorrroooocccoccdooooddedd:eeee::: : p   ppppaaataattttccchcc hhhh   i diiiid dddt    ttott oooo   a apaaapppppplpppllllyyy yy=    === =0    000x0x0xxx000011011100000000000000000b00fbbbbfff\rf\r
+\r\r\r
+
+
+
+mmmmm*ii iiicccccArrPrrr oooooccc0cc2ooooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccpppappruuuuuSSStSSeeeeeettttdtA\rAAAAMMMMM
+DDDDDMMMMMSSSSSRRRRR     * AP      0dddddoo3ooonnnnneeeee\r\r\r\r\r
+
+
+
+
+siiiiinntnnnaiiiiitttrttt_____ffffefidiiiidddd\rdvv
+vvviiiiiddddd_____aaaaappppp(((((ssssstttttaaaaagggggeeeee11111)))))     aaaaapppppiiiiiccccciiiiiddddd:::::     0000054123\r\r\r\r\r
+
+
+
+
+FFFFF*II IIIDDDDDAVVVPVV IIIIIDDD0DD 4    ooooonnnnn     AAAAAPPPPP:::::     0000023541\r\r\r\r\r
+
+
+
+
+started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+FIDVID on BSP, APIC_id: 00\r
+BSP fid = 0\r
+Wait for AP stage 1: ap_apicid = 1\r
+       readback = 1000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 2\r
+       readback = 2000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 3\r
+       readback = 3000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 4\r
+       readback = 4000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 5\r
+       readback = 5000001\r
+       common_fid(packed) = 0\r
+common_fid = 0\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+...WARM RESET...\r
+\r
+\r
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:13:20 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOSOOOOSSSTST:TTT::: :  0  x0000xxxx3333300000\r\r\r\r\r
+
+
+
+
+* mAmmmimiPiiicccrc cor0rrroooco1occccdoooodddedeee:e:: :: e   eqeeeuqqqquuuuiiiiivvvvavaaalalellleneeetnnnn tttt   r rrrereeveevv vv i   idiiidddd         = == ==  0  0x0001xxxx011110000aaaa0a000,0,, ,,  c  uccccruuuurrrrrrrrereeenenntnntt ttp    appppaaaattttctccchchh hh i   idiii dddd=    === =  0  00x00xx0xx00000000000000000000000000000000000\r0000
+\r\r\r\r
+
+
+
+startemmiimmmdii\rccirrccc
+rrrooooccoccoocoddooeeddd::eee :::    pppppaaaattattccthhccc  hhhi   idiiidd  dd  tt ttoot  oooaa   paaapppppppppllllyyly  yy ==    ===0   0x000xxxx000011011001000000000000000b000bfbbbfff\r\rf\r\r
+
+\r
+
+
+mmmmm*i iiiiccccAcrPrrrroooo occ0cccooooo2dddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccppppapuruuuuSSSStSeeeeeetttttdAA\rAAAMMMMM
+DDDDDMMMMMSSSSSRRRRR     * AP  dd    d0oodd3nnoooennneeee\r\r\r\r\r
+
+
+
+
+siiitniiinnnnaiirtiit_tttt___ef_diffffiiii\rdd
+vdddvvvviiiiidddd_d__s__sstsstatttgaaaaeggggeeee22222    a aapaappippciiiiicccciiiiddddd:::: :  0  005001\r423\r
+\r\r\r
+
+
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:13:20 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a964\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+PCI: 00:11.0 [1002/4393] enabled\r
+PCI: 00:12.0 [1002/4397] enabled\r
+PCI: 00:12.2 [1002/4396] enabled\r
+PCI: 00:13.0 [1002/4397] enabled\r
+PCI: 00:13.2 [1002/4396] enabled\r
+PCI: 00:14.0 [1002/4385] enabled\r
+PCI: 00:14.1 [1002/439c] enabled\r
+PCI: 00:14.2 [1002/4383] enabled\r
+PCI: 00:14.3 [1002/439d] enabled\r
+PCI: 00:14.4 [1002/4384] enabled\r
+PCI: 00:14.5 [1002/4399] enabled\r
+PCI: 00:16.0 [1002/4397] enabled\r
+PCI: 00:16.2 [1002/4396] enabled\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+do_pci_scan_bridge for PCI: 00:14.4\r
+PCI: pci_scan_bus for bus 01\r
+POST: 0x24\r
+POST: 0x25\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+do_pci_scan_bridge returns max 1\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI: pci_scan_bus returning with max=001\r
+POST: 0x55\r
+PCI_DOMAIN: 0000 passpw: enabled\r
+scan_static_bus for Root Device done\r
+done\r
+POST: 0x66\r
+===============Enumeration done!========\r
+Allocating resources...\r
+Reading resources...\r
+Root Device read_resources bus 0 link: 0\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0\r
+APIC: 00 missing read_resources\r
+APIC: 01 missing read_resources\r
+APIC: 02 missing read_resources\r
+APIC: 03 missing read_resources\r
+APIC: 04 missing read_resources\r
+APIC: 05 missing read_resources\r
+APIC_CLUSTER: 0 read_resources bus 0 link: 0 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0\r
+PCI: 00:18.0 read_resources bus 0 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0\r
+PCI: 00:14.4 read_resources bus 1 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 0 done\r
+PCI: 00:18.0 read_resources bus 0 link: 1\r
+PCI: 00:00.0 missing read_resources\r
+PCI: 00:02.0 missing read_resources\r
+PCI: 00:0d.0 missing read_resources\r
+PCI: 00:11.0 missing read_resources\r
+PCI: 00:12.0 missing read_resources\r
+PCI: 00:12.2 missing read_resources\r
+PCI: 00:13.0 missing read_resources\r
+PCI: 00:13.2 missing read_resources\r
+PCI: 00:14.0 missing read_resources\r
+PCI: 00:14.1 missing read_resources\r
+PCI: 00:14.2 missing read_resources\r
+PCI: 00:14.3 missing read_resources\r
+PCI: 00:14.5 missing read_resources\r
+PCI: 00:15.0 missing read_resources\r
+PCI: 00:15.1 missing read_resources\r
+PCI: 00:15.2 missing read_resources\r
+PCI: 00:15.3 missing read_resources\r
+PCI: 00:16.0 missing read_resources\r
+PCI: 00:16.2 missing read_resources\r
+PCI: 00:18.0 read_resources bus 0 link: 1 done\r
+PCI: 00:18.0 read_resources bus 0 link: 2\r
+PCI: 00:18.0 read_resources bus 0 link: 2 done\r
+PCI: 00:18.0 read_resources bus 0 link: 3\r
+PCI: 00:18.0 read_resources bus 0 link: 3 done\r
+PCI: 00:18.0 read_resources bus 0 link: 4\r
+PCI: 00:18.0 read_resources bus 0 link: 4 done\r
+PCI: 00:18.0 read_resources bus 0 link: 5\r
+PCI: 00:18.0 read_resources bus 0 link: 5 done\r
+PCI: 00:18.0 read_resources bus 0 link: 6\r
+PCI: 00:18.0 read_resources bus 0 link: 6 done\r
+PCI: 00:18.0 read_resources bus 0 link: 7\r
+PCI: 00:18.0 read_resources bus 0 link: 7 done\r
+PCI_DOMAIN: 0000 read_resources bus 0 link: 0 done\r
+Root Device read_resources bus 0 link: 0 done\r
+Done reading resources.\r
+Show resources in subtree (Root Device)...After reading.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 10d8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 10b8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 10b0\r
+   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 index 110d0\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 81200 index 110a8\r
+   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags 80200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 1200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
+    PCI: 00:14.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
+    PCI: 00:14.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
+    PCI: 00:14.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
+    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff flags 200 index 94\r
+   PCI: 00:18.4\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 compute_resources_io: base: 50 size: 1000 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
+PCI: 00:18.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
+PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 compute_resources_io: base: 1000 size: 1000 align: 12 gran: 0 limit: ffff done\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:00.0 fc *  [0x0 - 0xff] prefmem\r
+PCI: 00:18.0 compute_resources_prefmem: base: 100 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
+PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
+PCI: 00:18.3 94 *  [0x0 - 0x3ffffff] mem\r
+PCI: 00:14.2 10 *  [0x4000000 - 0x4003fff] mem\r
+PCI: 00:12.0 10 *  [0x4004000 - 0x4004fff] mem\r
+PCI: 00:13.0 10 *  [0x4005000 - 0x4005fff] mem\r
+PCI: 00:14.5 10 *  [0x4006000 - 0x4006fff] mem\r
+PCI: 00:16.0 10 *  [0x4007000 - 0x4007fff] mem\r
+PCI: 00:11.0 24 *  [0x4008000 - 0x40083ff] mem\r
+PCI: 00:12.2 10 *  [0x4008400 - 0x40084ff] mem\r
+PCI: 00:13.2 10 *  [0x4008500 - 0x40085ff] mem\r
+PCI: 00:16.2 10 *  [0x4008600 - 0x40086ff] mem\r
+PCI: 00:18.0 compute_resources_mem: base: 4008700 size: 4100000 align: 26 gran: 20 limit: ffffffff done\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff\r
+PCI: 00:18.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff done\r
+PCI: 00:18.0 10b0 *  [0x0 - 0x40fffff] mem\r
+PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem\r
+PCI: 00:18.0 10b8 *  [0xc000000 - 0xc0fffff] prefmem\r
+PCI_DOMAIN: 0000 compute_resources_mem: base: c100000 size: c100000 align: 26 gran: 0 limit: ffffffff done\r
+avoid_fixed_resources: PCI_DOMAIN: 0000\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000000 limit 0000ffff\r
+avoid_fixed_resources:@PCI_DOMAIN: 0000 10000100 limit ffffffff\r
+constrain_resources: PCI_DOMAIN: 0000\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PCI: 00:14.4\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.0\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+constrain_resources: PCI: 00:00.0\r
+constrain_resources: PCI: 00:02.0\r
+constrain_resources: PCI: 00:0d.0\r
+constrain_resources: PCI: 00:11.0\r
+constrain_resources: PCI: 00:12.0\r
+constrain_resources: PCI: 00:12.2\r
+constrain_resources: PCI: 00:13.0\r
+constrain_resources: PCI: 00:13.2\r
+constrain_resources: PCI: 00:14.0\r
+constrain_resources: I2C: 00:50\r
+constrain_resources: I2C: 00:51\r
+constrain_resources: I2C: 00:52\r
+constrain_resources: I2C: 00:53\r
+constrain_resources: PCI: 00:14.1\r
+constrain_resources: PCI: 00:14.2\r
+constrain_resources: PCI: 00:14.3\r
+constrain_resources: PNP: 002e.2\r
+skipping PNP: 002e.2@60 fixed resource, size=0!\r
+skipping PNP: 002e.2@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.3\r
+skipping PNP: 002e.3@60 fixed resource, size=0!\r
+skipping PNP: 002e.3@70 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.5\r
+skipping PNP: 002e.5@60 fixed resource, size=0!\r
+skipping PNP: 002e.5@62 fixed resource, size=0!\r
+skipping PNP: 002e.5@70 fixed resource, size=0!\r
+skipping PNP: 002e.5@72 fixed resource, size=0!\r
+constrain_resources: PNP: 002e.b\r
+skipping PNP: 002e.b@60 fixed resource, size=0!\r
+skipping PNP: 002e.b@70 fixed resource, size=0!\r
+constrain_resources: PCI: 00:14.5\r
+constrain_resources: PCI: 00:15.0\r
+constrain_resources: PCI: 00:15.1\r
+constrain_resources: PCI: 00:15.2\r
+constrain_resources: PCI: 00:15.3\r
+constrain_resources: PCI: 00:16.0\r
+constrain_resources: PCI: 00:16.2\r
+constrain_resources: PCI: 00:18.1\r
+constrain_resources: PCI: 00:18.2\r
+constrain_resources: PCI: 00:18.3\r
+constrain_resources: PCI: 00:18.4\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000000 limit 0000ffff\r
+       lim->base 00000000 lim->limit 0000ffff\r
+avoid_fixed_resources2: PCI_DOMAIN: 0000@10000100 limit ffffffff\r
+       lim->base 00000000 lim->limit dfffffff\r
+Setting resources...\r
+PCI_DOMAIN: 0000 allocate_resources_io: base:0 size:1000 align:12 gran:0 limit:ffff\r
+Assigned: PCI: 00:18.0 10d8 *  [0x0 - 0xfff] io\r
+PCI_DOMAIN: 0000 allocate_resources_io: next_base: 1000 size: 1000 align: 12 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_io: base:0 size:1000 align:12 gran:12 limit:ffff\r
+Assigned: PCI: 00:11.0 20 *  [0x0 - 0xf] io\r
+Assigned: PCI: 00:14.1 20 *  [0x10 - 0x1f] io\r
+Assigned: PCI: 00:11.0 10 *  [0x20 - 0x27] io\r
+Assigned: PCI: 00:11.0 18 *  [0x28 - 0x2f] io\r
+Assigned: PCI: 00:14.1 10 *  [0x30 - 0x37] io\r
+Assigned: PCI: 00:14.1 18 *  [0x38 - 0x3f] io\r
+Assigned: PCI: 00:11.0 14 *  [0x40 - 0x43] io\r
+Assigned: PCI: 00:11.0 1c *  [0x44 - 0x47] io\r
+Assigned: PCI: 00:14.1 14 *  [0x48 - 0x4b] io\r
+Assigned: PCI: 00:14.1 1c *  [0x4c - 0x4f] io\r
+PCI: 00:18.0 allocate_resources_io: next_base: 50 size: 1000 align: 12 gran: 12 done\r
+PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI: 00:18.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
+PCI: 00:18.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
+PCI_DOMAIN: 0000 allocate_resources_mem: base:d0000000 size:c100000 align:26 gran:0 limit:dfffffff\r
+Assigned: PCI: 00:18.0 10b0 *  [0xd0000000 - 0xd40fffff] mem\r
+Assigned: PCI: 00:18.3 94 *  [0xd8000000 - 0xdbffffff] mem\r
+Assigned: PCI: 00:18.0 10b8 *  [0xdc000000 - 0xdc0fffff] prefmem\r
+PCI_DOMAIN: 0000 allocate_resources_mem: next_base: dc100000 size: c100000 align: 26 gran: 0 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dc000000 size:100000 align:20 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:00.0 fc *  [0xdc000000 - 0xdc0000ff] prefmem\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dc000100 size: 100000 align: 20 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:d0000000 size:4100000 align:26 gran:20 limit:dfffffff\r
+Assigned: PCI: 00:18.3 94 *  [0xd0000000 - 0xd3ffffff] mem\r
+Assigned: PCI: 00:14.2 10 *  [0xd4000000 - 0xd4003fff] mem\r
+Assigned: PCI: 00:12.0 10 *  [0xd4004000 - 0xd4004fff] mem\r
+Assigned: PCI: 00:13.0 10 *  [0xd4005000 - 0xd4005fff] mem\r
+Assigned: PCI: 00:14.5 10 *  [0xd4006000 - 0xd4006fff] mem\r
+Assigned: PCI: 00:16.0 10 *  [0xd4007000 - 0xd4007fff] mem\r
+Assigned: PCI: 00:11.0 24 *  [0xd4008000 - 0xd40083ff] mem\r
+Assigned: PCI: 00:12.2 10 *  [0xd4008400 - 0xd40084ff] mem\r
+Assigned: PCI: 00:13.2 10 *  [0xd4008500 - 0xd40085ff] mem\r
+Assigned: PCI: 00:16.2 10 *  [0xd4008600 - 0xd40086ff] mem\r
+PCI: 00:18.0 allocate_resources_mem: next_base: d4008700 size: 4100000 align: 26 gran: 20 done\r
+PCI: 00:14.4 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:14.4 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_prefmem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_prefmem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+PCI: 00:18.0 allocate_resources_mem: base:dfffffff size:0 align:20 gran:20 limit:dfffffff\r
+PCI: 00:18.0 allocate_resources_mem: next_base: dfffffff size: 0 align: 20 gran: 20 done\r
+Root Device assign_resources, bus 0 link: 0\r
+ split: 128K table at =cffe0000\r
+0: mmio_basek=00340000, basek=00400000, limitk=00880000\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 10d8 <- [0x0000000000 - 0x0000000fff] size 0x00001000 gran 0x0c io <node 0 link 0>\r
+PCI: 00:18.0 10b8 <- [0x00dc000000 - 0x00dc0fffff] size 0x00100000 gran 0x14 prefmem <node 0 link 0>\r
+PCI: 00:18.0 10b0 <- [0x00d0000000 - 0x00d40fffff] size 0x04100000 gran 0x14 mem <node 0 link 0>\r
+PCI: 00:18.0 110d0 <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c io <node 0 link 1>\r
+PCI: 00:18.0 110a8 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 prefmem <node 0 link 1>\r
+PCI: 00:18.0 110a0 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 mem <node 0 link 1>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:00.0 fc <- [0x00dc000000 - 0x00dc0000ff] size 0x00000100 gran 0x08 prefmem\r
+PCI: 00:11.0 10 <- [0x0000000020 - 0x0000000027] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 14 <- [0x0000000040 - 0x0000000043] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 18 <- [0x0000000028 - 0x000000002f] size 0x00000008 gran 0x03 io\r
+PCI: 00:11.0 1c <- [0x0000000044 - 0x0000000047] size 0x00000004 gran 0x02 io\r
+PCI: 00:11.0 20 <- [0x0000000000 - 0x000000000f] size 0x00000010 gran 0x04 io\r
+PCI: 00:11.0 24 <- [0x00d4008000 - 0x00d40083ff] size 0x00000400 gran 0x0a mem\r
+PCI: 00:12.0 10 <- [0x00d4004000 - 0x00d4004fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:12.2 10 <- [0x00d4008400 - 0x00d40084ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:13.0 10 <- [0x00d4005000 - 0x00d4005fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:13.2 10 <- [0x00d4008500 - 0x00d40085ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:14.1 10 <- [0x0000000030 - 0x0000000037] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 14 <- [0x0000000048 - 0x000000004b] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 18 <- [0x0000000038 - 0x000000003f] size 0x00000008 gran 0x03 io\r
+PCI: 00:14.1 1c <- [0x000000004c - 0x000000004f] size 0x00000004 gran 0x02 io\r
+PCI: 00:14.1 20 <- [0x0000000010 - 0x000000001f] size 0x00000010 gran 0x04 io\r
+PCI: 00:14.2 10 <- [0x00d4000000 - 0x00d4003fff] size 0x00004000 gran 0x0e mem64\r
+PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io\r
+PCI: 00:14.4 24 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 prefmem\r
+PCI: 00:14.4 20 <- [0x00dfffffff - 0x00dffffffe] size 0x00000000 gran 0x14 bus 01 mem\r
+PCI: 00:14.5 10 <- [0x00d4006000 - 0x00d4006fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.0 10 <- [0x00d4007000 - 0x00d4007fff] size 0x00001000 gran 0x0c mem\r
+PCI: 00:16.2 10 <- [0x00d4008600 - 0x00d40086ff] size 0x00000100 gran 0x08 mem\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d0000000 - 0x00d3ffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.0 assign_resources, bus 0 link: 0\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.0 assign_resources, bus 0 link: 1\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI: 00:18.3 94 <- [0x00d8000000 - 0x00dbffffff] size 0x04000000 gran 0x1a mem <gart>\r
+PCI_DOMAIN: 0000 assign_resources, bus 0 link: 0\r
+Root Device assign_resources, bus 0 link: 0\r
+Done setting resources.\r
+Show resources in subtree (Root Device)...After assigning values.\r
+ Root Device child on link 0 APIC_CLUSTER: 0\r
+  APIC_CLUSTER: 0 child on link 0 APIC: 00\r
+   APIC: 00\r
+   APIC: 01\r
+   APIC: 02\r
+   APIC: 03\r
+   APIC: 04\r
+   APIC: 05\r
+  PCI_DOMAIN: 0000 child on link 0 PCI: 00:18.0\r
+  PCI_DOMAIN: 0000 resource base 0 size 1000 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
+  PCI_DOMAIN: 0000 resource base d0000000 size c100000 align 26 gran 0 limit dfffffff flags 40040200 index 10000100\r
+  PCI_DOMAIN: 0000 resource base e0000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
+  PCI_DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
+  PCI_DOMAIN: 0000 resource base c0000 size cff40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
+  PCI_DOMAIN: 0000 resource base 100000000 size 120000000 align 0 gran 0 limit 0 flags e0004200 index 30\r
+   PCI: 00:18.0 child on link 0 PCI: 00:00.0\r
+   PCI: 00:18.0 resource base 0 size 1000 align 12 gran 12 limit ffff flags 60080100 index 10d8\r
+   PCI: 00:18.0 resource base dc000000 size 100000 align 20 gran 20 limit dfffffff flags 60081200 index 10b8\r
+   PCI: 00:18.0 resource base d0000000 size 4100000 align 26 gran 20 limit dfffffff flags 60080200 index 10b0\r
+   PCI: 00:18.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080100 index 110d0\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081200 index 110a8\r
+   PCI: 00:18.0 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080200 index 110a0\r
+    PCI: 00:00.0\r
+    PCI: 00:00.0 resource base dc000000 size 100 align 8 gran 8 limit dfffffff flags 60001200 index fc\r
+    PCI: 00:11.0\r
+    PCI: 00:11.0 resource base 20 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:11.0 resource base 40 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:11.0 resource base 28 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:11.0 resource base 44 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:11.0 resource base d4008000 size 400 align 10 gran 10 limit dfffffff flags 60000200 index 24\r
+    PCI: 00:12.0\r
+    PCI: 00:12.0 resource base d4004000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:12.2\r
+    PCI: 00:12.2 resource base d4008400 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.0\r
+    PCI: 00:13.0 resource base d4005000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:13.2\r
+    PCI: 00:13.2 resource base d4008500 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:14.0\r
+    PCI: 00:14.1\r
+    PCI: 00:14.1 resource base 30 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
+    PCI: 00:14.1 resource base 48 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
+    PCI: 00:14.1 resource base 38 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
+    PCI: 00:14.1 resource base 4c size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
+    PCI: 00:14.1 resource base 10 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
+    PCI: 00:14.2\r
+    PCI: 00:14.2 resource base d4000000 size 4000 align 14 gran 14 limit dfffffff flags 60000201 index 10\r
+    PCI: 00:14.3\r
+    PCI: 00:14.4\r
+    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60081202 index 24\r
+    PCI: 00:14.4 resource base dfffffff size 0 align 20 gran 20 limit dfffffff flags 60080202 index 20\r
+    PCI: 00:14.5\r
+    PCI: 00:14.5 resource base d4006000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.0\r
+    PCI: 00:16.0 resource base d4007000 size 1000 align 12 gran 12 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:16.2\r
+    PCI: 00:16.2 resource base d4008600 size 100 align 8 gran 8 limit dfffffff flags 60000200 index 10\r
+    PCI: 00:18.0\r
+    PCI: 00:18.1\r
+    PCI: 00:18.2\r
+    PCI: 00:18.3\r
+    PCI: 00:18.3 resource base d0000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+    PCI: 00:18.4\r
+    PCI: 00:00.0\r
+    PCI: 00:00.1\r
+    PCI: 00:02.0\r
+    PCI: 00:03.0\r
+    PCI: 00:04.0\r
+    PCI: 00:05.0\r
+    PCI: 00:06.0\r
+    PCI: 00:07.0\r
+    PCI: 00:08.0\r
+    PCI: 00:09.0\r
+    PCI: 00:0a.0\r
+    PCI: 00:0b.0\r
+    PCI: 00:0c.0\r
+    PCI: 00:0d.0\r
+    PCI: 00:11.0\r
+    PCI: 00:12.0\r
+    PCI: 00:12.2\r
+    PCI: 00:13.0\r
+    PCI: 00:13.2\r
+    PCI: 00:14.0 child on link 0 I2C: 00:50\r
+     I2C: 00:50\r
+     I2C: 00:51\r
+     I2C: 00:52\r
+     I2C: 00:53\r
+    PCI: 00:14.1\r
+    PCI: 00:14.2\r
+    PCI: 00:14.3 child on link 0 PNP: 002e.0\r
+     PNP: 002e.0\r
+     PNP: 002e.0 resource base 3f0 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.0 resource base 6 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.0 resource base 2 size 0 align 0 gran 0 limit 0 flags c0000800 index 74\r
+     PNP: 002e.1\r
+     PNP: 002e.1 resource base 378 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.1 resource base 7 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.2\r
+     PNP: 002e.2 resource base 3f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.2 resource base 4 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.3\r
+     PNP: 002e.3 resource base 2f8 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.3 resource base 3 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5\r
+     PNP: 002e.5 resource base 60 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.5 resource base 64 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.5 resource base 1 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.5 resource base c size 0 align 0 gran 0 limit 0 flags c0000400 index 72\r
+     PNP: 002e.6\r
+     PNP: 002e.6 resource base 100 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7\r
+     PNP: 002e.7 resource base 220 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.7 resource base 300 size 0 align 0 gran 0 limit 0 flags c0000100 index 62\r
+     PNP: 002e.7 resource base 9 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+     PNP: 002e.8\r
+     PNP: 002e.9\r
+     PNP: 002e.a\r
+     PNP: 002e.b\r
+     PNP: 002e.b resource base 290 size 0 align 0 gran 0 limit 0 flags c0000100 index 60\r
+     PNP: 002e.b resource base 5 size 0 align 0 gran 0 limit 0 flags c0000400 index 70\r
+    PCI: 00:14.4\r
+    PCI: 00:14.5\r
+    PCI: 00:14.6\r
+    PCI: 00:15.0\r
+    PCI: 00:15.1\r
+    PCI: 00:15.2\r
+    PCI: 00:15.3\r
+    PCI: 00:16.0\r
+    PCI: 00:16.2\r
+   PCI: 00:18.1\r
+   PCI: 00:18.2\r
+   PCI: 00:18.3\r
+   PCI: 00:18.3 resource base d8000000 size 4000000 align 26 gran 26 limit dfffffff flags 60000200 index 94\r
+   PCI: 00:18.4\r
+Done allocating resources.\r
+POST: 0x88\r
+Enabling resources...\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 subsystem <- 1043/843e\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 subsystem <- 1043/843e\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 subsystem <- 1043/843e\r
+PCI: 00:18.4 cmd <- 00\r
+PCI: 00:00.0 cmd <- 02\r
+PCI: 00:11.0 cmd <- 03\r
+PCI: 00:12.0 cmd <- 02\r
+PCI: 00:12.2 cmd <- 02\r
+PCI: 00:13.0 cmd <- 02\r
+PCI: 00:13.2 cmd <- 02\r
+PCI: 00:14.0 cmd <- 403\r
+PCI: 00:14.1 cmd <- 01\r
+PCI: 00:14.2 cmd <- 02\r
+PCI: 00:14.3 cmd <- 0f\r
+PCI: 00:14.4 bridge ctrl <- 0003\r
+PCI: 00:14.4 cmd <- 00\r
+PCI: 00:14.5 cmd <- 02\r
+PCI: 00:16.0 cmd <- 02\r
+PCI: 00:16.2 cmd <- 02\r
+PCI: 00:18.0 cmd <- 00\r
+PCI: 00:18.1 cmd <- 00\r
+PCI: 00:18.2 cmd <- 00\r
+PCI: 00:18.3 cmd <- 00\r
+PCI: 00:18.4 cmd <- 00\r
+done.\r
+Initializing devices...\r
+Root Device init\r
+APIC_CLUSTER: 0 init\r
+start_eip=0x00005000, offset=0x00200000, code_size=0x0000005b\r
+Initializing CPU #0\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x00 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #0 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 1.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #1\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x01 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #1 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 2.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #2\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x02 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #2 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 3.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #3\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x03 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #3 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 4.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #4\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x04 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #4 initialized\r
+Asserting INIT.\r
+Waiting for send to finish...\r
++Deasserting INIT.\r
+Waiting for send to finish...\r
++#startup loops: 1.\r
+Sending STARTUP #1 to 5.\r
+After apic_write.\r
+Startup point 1.\r
+Waiting for send to finish...\r
++After Startup.\r
+Initializing CPU #5\r
+Waiting for 1 CPUS to stop\r
+CPU: vendor AMD device 100fa0\r
+CPU: family 10, model 0a, stepping 00\r
+nodeid = 00, coreid = 00\r
+POST: 0x60\r
+Enabling cache\r
+CPU ID 0x80000001: 100fa0\r
+CPU is Fam 0Fh rev.F or later. We can use TOM2WB for any memory above 4GB\r
+\r
+Setting fixed MTRRs(0-88) type: UC\r
+Setting fixed MTRRs(0-16) Type: WB, RdMEM, WrMEM\r
+Setting fixed MTRRs(24-88) Type: WB, RdMEM, WrMEM\r
+DONE fixed MTRRs\r
+Setting variable MTRR 0, base:    0MB, range: 8192MB, type WB\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 1, base: 8192MB, range:  512MB, type WB\r
+Setting variable MTRR 1, base: 3328MB, range:  256MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+Setting variable MTRR 2, base: 3584MB, range:  512MB, type UC\r
+ADDRESS_MASK_HIGH=0xffff\r
+DONE variable MTRRs\r
+Clear out the extra MTRR's\r
+call enable_var_mtrr()\r
+Leave x86_setup_var_mtrrs\r
+POST: 0x6a\r
+\r
+MTRR check\r
+Fixed MTRRs   : Enabled\r
+Variable MTRRs: Enabled\r
+\r
+POST: 0x93\r
+Setting up local apic... apic_id: 0x05 done.\r
+POST: 0x9b\r
+CPU model: AMD Processor model unknown\r
+siblings = 05, CPU #5 initialized\r
+All AP CPUs stopped\r
+SB900 - Early.c - sb_After_Pci_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_After_Pci_Init - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Mid_Post_Init - End.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+PCI: 00:00.0 init\r
+IOAPIC: Initializing IOAPIC at 0xdc000000\r
+IOAPIC: Bootstrap Processor Local APIC = 0x00\r
+IOAPIC: ID = 0x01\r
+IOAPIC: 24 interrupts\r
+IOAPIC: Enabling interrupts on FSB\r
+IOAPIC: Enabling interrupts on APIC serial bus\r
+IOAPIC not responding.\r
+PCI: 00:11.0 init\r
+Searching for pci1002,4393.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4393.rom'.\r
+PCI: 00:12.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:12.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:13.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:13.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:14.0 init\r
+Searching for pci1002,4385.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4385.rom'.\r
+PCI: 00:14.1 init\r
+Searching for pci1002,439c.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439c.rom'.\r
+PCI: 00:14.2 init\r
+Searching for pci1002,4383.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4383.rom'.\r
+PCI: 00:14.3 init\r
+Searching for pci1002,439d.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,439d.rom'.\r
+PCI: 00:14.5 init\r
+Searching for pci1002,4399.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4399.rom'.\r
+PCI: 00:16.0 init\r
+Searching for pci1002,4397.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4397.rom'.\r
+PCI: 00:16.2 init\r
+Searching for pci1002,4396.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1002,4396.rom'.\r
+PCI: 00:18.0 init\r
+PCI: 00:18.1 init\r
+Searching for pci1022,1201.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1201.rom'.\r
+PCI: 00:18.2 init\r
+Searching for pci1022,1202.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1202.rom'.\r
+PCI: 00:18.3 init\r
+NB: Function 3 Misc Control.. done.\r
+PCI: 00:18.4 init\r
+Searching for pci1022,1204.rom\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Check config\r
+Check \r
+Could not find file 'pci1022,1204.rom'.\r
+Devices initialized\r
+Show all devs...After init.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+APIC: 01: enabled 1\r
+APIC: 02: enabled 1\r
+APIC: 03: enabled 1\r
+APIC: 04: enabled 1\r
+APIC: 05: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PCI: 00:14.4: enabled 1\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+POST: 0x89\r
+Re-Initializing CBMEM area to 0xcffe0000\r
+Initializing CBMEM area to 0xcffe0000 (131072 bytes)\r
+Adding CBMEM entry as no. 1\r
+Moving GDT to cffe0200...ok\r
+High Tables Base is cffe0000.\r
+POST: 0x9a\r
+SB900 - Early.c - sb_Late_Post - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - Start.\r
+SB900 - Cfg.c - sb900_cimx_config - End.\r
+SB900 - Early.c - sb_Late_Post - End.\r
+Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
+Adding CBMEM entry as no. 2\r
+Writing IRQ routing tables to 0xcffe0400...write_pirq_routing_table done.\r
+PIRQ table: 48 bytes.\r
+POST: 0x9b\r
+Wrote the mp table end at: 000f0410 - 000f055c\r
+Adding CBMEM entry as no. 3\r
+Wrote the mp table end at: cffe1410 - cffe155c\r
+MP table: 348 bytes.\r
+POST: 0x9c\r
+Adding CBMEM entry as no. 4\r
+ACPI: Writing ACPI tables at cffe2400...\r
+ACPI:    * HPET at cffe24c8\r
+ACPI: added table 1/32, length now 40\r
+ACPI:    * MADT at cffe2500\r
+ACPI: added table 2/32, length now 44\r
+ACPI:    * SRAT at cffe2580\r
+SRAT: lapic cpu_index=00, node_id=00, apic_id=00\r
+SRAT: lapic cpu_index=01, node_id=00, apic_id=01\r
+SRAT: lapic cpu_index=02, node_id=00, apic_id=02\r
+SRAT: lapic cpu_index=03, node_id=00, apic_id=03\r
+SRAT: lapic cpu_index=04, node_id=00, apic_id=04\r
+SRAT: lapic cpu_index=05, node_id=00, apic_id=05\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0010 startk=00000000, sizek=00000280\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0020 startk=00000300, sizek=0033fd00\r
+set_srat_mem: dev PCI_DOMAIN: 0000, res->index=0030 startk=00400000, sizek=00480000\r
+ACPI: added table 3/32, length now 48\r
+ACPI:   * SLIT at cffe2688\r
+ACPI: added table 4/32, length now 52\r
+ACPI:    * SSDT at cffe26c0\r
+ACPI: added table 5/32, length now 56\r
+ACPI:    * SSDT for PState at cffe2cf5\r
+ACPI:    * DSDT at cffe2cf8\r
+ACPI:    * DSDT @ cffe2cf8 Length 2969\r
+ACPI:  * FACS at cffe5668\r
+ACPI:    * FADT at cffe56a8\r
+ACPI_BLK_BASE: 0x0800\r
+ACPI: added table 6/32, length now 60\r
+ACPI: done.\r
+ACPI tables: 13212 bytes.\r
+Adding CBMEM entry as no. 5\r
+smbios_write_tables: cffed800\r
+Root Device (ASUS M5A99X-EVO Mainboard)\r
+APIC_CLUSTER: 0 (AMD FAM10 Root Complex)\r
+APIC: 00 (socket AM3)\r
+PCI_DOMAIN: 0000 (AMD FAM10 Root Complex)\r
+PCI: 00:18.0 (AMD FAM10 Northbridge)\r
+PCI: 00:00.0 (ATI rd890)\r
+PCI: 00:00.1 (ATI rd890)\r
+PCI: 00:02.0 (ATI rd890)\r
+PCI: 00:03.0 (ATI rd890)\r
+PCI: 00:04.0 (ATI rd890)\r
+PCI: 00:05.0 (ATI rd890)\r
+PCI: 00:06.0 (ATI rd890)\r
+PCI: 00:07.0 (ATI rd890)\r
+PCI: 00:08.0 (ATI rd890)\r
+PCI: 00:09.0 (ATI rd890)\r
+PCI: 00:0a.0 (ATI rd890)\r
+PCI: 00:0b.0 (ATI rd890)\r
+PCI: 00:0c.0 (ATI rd890)\r
+PCI: 00:0d.0 (ATI rd890)\r
+PCI: 00:11.0 (ATI SB900)\r
+PCI: 00:12.0 (ATI SB900)\r
+PCI: 00:12.2 (ATI SB900)\r
+PCI: 00:13.0 (ATI SB900)\r
+PCI: 00:13.2 (ATI SB900)\r
+PCI: 00:14.0 (ATI SB900)\r
+I2C: 00:50 ()\r
+I2C: 00:51 ()\r
+I2C: 00:52 ()\r
+I2C: 00:53 ()\r
+PCI: 00:14.1 (ATI SB900)\r
+PCI: 00:14.2 (ATI SB900)\r
+PCI: 00:14.3 (ATI SB900)\r
+PNP: 002e.0 (ITE IT8721F Super I/O)\r
+PNP: 002e.1 (ITE IT8721F Super I/O)\r
+PNP: 002e.2 (ITE IT8721F Super I/O)\r
+PNP: 002e.3 (ITE IT8721F Super I/O)\r
+PNP: 002e.5 (ITE IT8721F Super I/O)\r
+PNP: 002e.6 (ITE IT8721F Super I/O)\r
+PNP: 002e.7 (ITE IT8721F Super I/O)\r
+PNP: 002e.8 (ITE IT8721F Super I/O)\r
+PNP: 002e.9 (ITE IT8721F Super I/O)\r
+PNP: 002e.a (ITE IT8721F Super I/O)\r
+PNP: 002e.b (ITE IT8721F Super I/O)\r
+PCI: 00:14.4 (ATI SB900)\r
+PCI: 00:14.5 (ATI SB900)\r
+PCI: 00:14.6 (ATI SB900)\r
+PCI: 00:15.0 (ATI SB900)\r
+PCI: 00:15.1 (ATI SB900)\r
+PCI: 00:15.2 (ATI SB900)\r
+PCI: 00:15.3 (ATI SB900)\r
+PCI: 00:16.0 (ATI SB900)\r
+PCI: 00:16.2 (ATI SB900)\r
+PCI: 00:18.1 (AMD FAM10 Northbridge)\r
+PCI: 00:18.2 (AMD FAM10 Northbridge)\r
+PCI: 00:18.3 (AMD FAM10 Northbridge)\r
+PCI: 00:18.4 (AMD FAM10 Northbridge)\r
+APIC: 01 ()\r
+APIC: 02 ()\r
+APIC: 03 ()\r
+APIC: 04 ()\r
+APIC: 05 ()\r
+PCI: 00:00.0 ()\r
+PCI: 00:11.0 ()\r
+PCI: 00:12.0 ()\r
+PCI: 00:12.2 ()\r
+PCI: 00:13.0 ()\r
+PCI: 00:13.2 ()\r
+PCI: 00:14.0 ()\r
+PCI: 00:14.1 ()\r
+PCI: 00:14.2 ()\r
+PCI: 00:14.3 ()\r
+PCI: 00:14.4 ()\r
+PCI: 00:14.5 ()\r
+PCI: 00:16.0 ()\r
+PCI: 00:16.2 ()\r
+PCI: 00:18.0 ()\r
+PCI: 00:18.1 ()\r
+PCI: 00:18.2 ()\r
+PCI: 00:18.3 ()\r
+PCI: 00:18.4 ()\r
+SMBIOS tables: 289 bytes.\r
+POST: 0x9d\r
+Adding CBMEM entry as no. 6\r
+Writing high table forward entry at 0x00000500\r
+Wrote coreboot table at: 00000500, 0x10 bytes, checksum 4fdf\r
+New low_table_end: 0x00000528\r
+Now going to write high coreboot table at 0xcffee000\r
+rom_table_end = 0xcffee000\r
+Adjust low_table_end from 0x00000528 to 0x00001000 \r
+Adjust rom_table_end from 0xcffee000 to 0xcfff0000 \r
+Adding high table area\r
+coreboot memory table:\r
+ 0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
+ 1. 0000000000001000-000000000009ffff: RAM\r
+ 2. 00000000000c0000-00000000cffdffff: RAM\r
+ 3. 00000000cffe0000-00000000cfffffff: CONFIGURATION TABLES\r
+ 4. 00000000e0000000-00000000efffffff: RESERVED\r
+ 5. 0000000100000000-000000021fffffff: RAM\r
+Wrote coreboot table at: cffee000, 0x1f8 bytes, checksum d132\r
+coreboot table: 528 bytes.\r
+POST: 0x9e\r
+POST: 0x9d\r
+Multiboot Information structure has been written.\r
+ 0. FREE SPACE cfff6000 0000a000\r
+ 1. GDT        cffe0200 00000200\r
+ 2. IRQ TABLE  cffe0400 00001000\r
+ 3. SMP TABLE  cffe1400 00001000\r
+ 4. ACPI       cffe2400 0000b400\r
+ 5. SMBIOS     cffed800 00000800\r
+ 6. COREBOOT   cffee000 00008000\r
+Searching for fallback/payload\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Check fallback/payload\r
+Got a payload\r
+Loading segment from rom address 0xffc44bb8\r
+  code (compression=1)\r
+  New segment dstaddr 0xe5370 memsize 0x1ac90 srcaddr 0xffc44bf0 filesize 0xce24\r
+  (cleaned up) New segment addr 0xe5370 size 0x1ac90 offset 0xffc44bf0 filesize 0xce24\r
+Loading segment from rom address 0xffc44bd4\r
+  Entry Point 0x00000000\r
+Loading Segment: addr: 0x00000000000e5370 memsz: 0x000000000001ac90 filesz: 0x000000000000ce24\r
+lb: [0x0000000000200000, 0x0000000000340000)\r
+Post relocation: addr: 0x00000000000e5370 memsz: 0x000000000001ac90 filesz: 0x000000000000ce24\r
+using LZMA\r
+[ 0x000e5370, 00100000, 0x00100000) <- ffc44bf0\r
+dest 000e5370, end 00100000, bouncebuffer cfd60000\r
+Loaded segments\r
+Jumping to boot code at fbfbb\r
+POST: 0xf8\r
+entry    = 0x000fbfbb\r
+lb_start = 0x00200000\r
+lb_size  = 0x00140000\r
+adjust   = 0xcfca0000\r
+buffer   = 0xcfd60000\r
+     elf_boot_notes = 0x0023bcfc\r
+adjusted_boot_notes = 0xcfedbcfc\r
+Start bios (version 1.6.3-20120406_134746-oldx86)\r
+Find memory size\r
+Attempting to find coreboot table\r
+Found coreboot table forwarder.\r
+Now attempting to find coreboot memory map\r
+Add to e820 map: 00000000 00001000 2\r
+Add to e820 map: 00001000 0009f000 1\r
+Add to e820 map: 000c0000 cff20000 1\r
+Add to e820 map: cffe0000 00020000 2\r
+Add to e820 map: e0000000 10000000 2\r
+Add to e820 map: 00000000 20000000 1\r
+Add to e820 map: 00000000 00004000 1\r
+Found mainboard ASUS M5A99X-EVO\r
+Found CBFS header at 0xffffefe0\r
+Add to e820 map: 000a0000 00050000 -1\r
+Add to e820 map: 000f0000 00010000 2\r
+Ram Size=0xcffe0000 (0x0000000120000000 high)\r
+malloc setup\r
+Add to e820 map: cffd0000 00010000 2\r
+init ivt\r
+init bda\r
+Add to e820 map: 0009fc00 00000400 2\r
+init pic\r
+init timer\r
+CPU Mhz=800\r
+init timer: 01\r
+init timer: 02\r
+init timer: 03\r
+init timer: 04\r
+init timer: 05\r
+init timer: 06\r
+init timer: 07\r
+init timer: 08\r
+init timer: 09\r
+init timer: 10\r
+init timer: 11\r
+init timer: 12\r
+math cp init\r
+PCI probe\r
+Searching CBFS for prefix etc/extra-pci-roots\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfe70 (detail=0xcffcfee0)\r
+PCI device 00:00.0 (vd=1002:5a14 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfdd0 (detail=0xcffcfe40)\r
+PCI device 00:11.0 (vd=1002:4393 c=0101)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfd30 (detail=0xcffcfda0)\r
+PCI device 00:12.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfc90 (detail=0xcffcfd00)\r
+PCI device 00:12.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfbf0 (detail=0xcffcfc60)\r
+PCI device 00:13.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfb50 (detail=0xcffcfbc0)\r
+PCI device 00:13.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfab0 (detail=0xcffcfb20)\r
+PCI device 00:14.0 (vd=1002:4385 c=0c05)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcfa10 (detail=0xcffcfa80)\r
+PCI device 00:14.1 (vd=1002:439c c=0101)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf970 (detail=0xcffcf9e0)\r
+PCI device 00:14.2 (vd=1002:4383 c=0403)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf8d0 (detail=0xcffcf940)\r
+PCI device 00:14.3 (vd=1002:439d c=0601)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf830 (detail=0xcffcf8a0)\r
+PCI device 00:14.4 (vd=1002:4384 c=0604)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf790 (detail=0xcffcf800)\r
+PCI device 00:14.5 (vd=1002:4399 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf6f0 (detail=0xcffcf760)\r
+PCI device 00:16.0 (vd=1002:4397 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf650 (detail=0xcffcf6c0)\r
+PCI device 00:16.2 (vd=1002:4396 c=0c03)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf5b0 (detail=0xcffcf620)\r
+PCI device 00:18.0 (vd=1022:1200 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf510 (detail=0xcffcf580)\r
+PCI device 00:18.1 (vd=1022:1201 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf470 (detail=0xcffcf4e0)\r
+PCI device 00:18.2 (vd=1022:1202 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf3d0 (detail=0xcffcf440)\r
+PCI device 00:18.3 (vd=1022:1203 c=0600)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=112 align=10 ret=0xcffcf330 (detail=0xcffcf3a0)\r
+PCI device 00:18.4 (vd=1022:1204 c=0600)\r
+Found 19 PCI devices (max PCI bus is 01)\r
+Searching CBFS for prefix bootorder\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Found 6 cpu(s) max supported 6 cpu(s)\r
+init bios32\r
+[wurm] pmm_setup\r
+init PMM\r
+[wurm] pnp_setup\r
+init PNPBIOS table\r
+[wurm] kbd_setup\r
+init keyboard\r
+[wurm] mouse_setup\r
+init mouse\r
+[wurm] init_bios_tables\r
+Relocating coreboot bios tables\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=48 align=10 ret=0x000fdbc0 (detail=0xcffcf300)\r
+Copying PIR from 0xcffe0400 to 0x000fdbc0\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=348 align=10 ret=0x000fda60 (detail=0xcffcf2d0)\r
+Copying MPTABLE from 0xcffe1400/cffe1410 to 0x000fda60\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=20 align=10 ret=0x000fda40 (detail=0xcffcf2a0)\r
+Copying ACPI RSDP from 0xcffe2400 to 0x000fda40\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=31 align=10 ret=0x000fda20 (detail=0xcffcf270)\r
+Copying SMBIOS entry point from 0xcffed800 to 0x000fda20\r
+[wurm] vga_setup\r
+Scan for VGA option rom\r
+Searching CBFS for prefix etc/optionroms-checksum\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/s3-resume-vga-init\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix etc/screen-and-debug\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix vgaroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+init usb\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:12.2 (regs=0xd4008420)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf190)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf190)\r
+pmm_free 0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1f0 (detail=0xcffcf240)\r
+EHCI init on dev 00:13.2 (regs=0xd4008520)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf190)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffdf000 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf190)\r
+pmm_free 0xcffdef80 (detail=0xcffcf160)\r
+pmm_free 0xcffcf1f0 (detail=0xcffcf240)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=24 align=10 ret=0xcffcf220 (detail=0xcffcf240)\r
+OHCI init on dev 00:14.5 (regs=0xd4006000)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=256 align=100 ret=0xcffdff00 (detail=0xcffcf1f0)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=16 align=10 ret=0xcffdfef0 (detail=0xcffcf1c0)\r
+pmm_free 0xcffdff00 (detail=0xcffcf1f0)\r
+pmm_free 0xcffdfef0 (detail=0xcffcf1c0)\r
+pmm_malloc zone=0x000f0204 handle=ffffffff size=72 align=10 ret=0xcffcf1a0 (detail=0xcffcf1f0)\r
+EHCI init on dev 00:16.2 (regs=0xd4008620)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=4096 align=1000 ret=0xcffdf000 (detail=0xcffcf170)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdefc0 (detail=0xcffcf140)\r
+pmm_malloc zone=0x000f0208 handle=ffffffff size=48 align=40 ret=0xcffdef80 (detail=0xcffcf110)\r
+pmm_free 0xcffdf000 (detail=0xcffcf170)\r
+pmm_free 0xcffdefc0 (detail=0xcffcf140)\r
+pmm_free 0xcffdef80 (detail=0xcffcf110)\r
+pmm_free 0xcffcf1a0 (detail=0xcffcf1f0)\r
+init ps2port\r
+i8042_flush\r
+i8042_command cmd=1aa\r
+i8042_wait_write\r
+i8042_wait_read\r
+i8042 param=55\r
+i8042_command cmd=1ab\r
+i8042_wait_write\r
+i8042_wait_read\r
+i8042 param=0\r
+Searching CBFS for prefix etc/ps2-keyboard-spinup\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+ps2_command aux=0 cmd=2ff\r
+i8042 ctr old=30 new=30\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+ps2_sendbyte aux=0 cmd=ff\r
+i8042_kbd_write c=255\r
+i8042_wait_write\r
+ps2 read fe\r
+Got ps2 nak (status=51)\r
+i8042_command cmd=1060\r
+i8042_wait_write\r
+i8042_wait_write\r
+ps2 command 2ff failed (aux=0)\r
+init serial\r
+Found 2 serial ports\r
+init floppy drives\r
+init hard drives\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fda10 (detail=0xcffcf1f0)\r
+ATA controller 1 at 20/40/0 (irq 0 dev 88)\r
+powerup iobase=20 st=50\r
+powerup iobase=20 st=7f\r
+ata_detect ata0-0: sc=55 sn=0 dh=ff\r
+powerup iobase=20 st=7f\r
+powerup iobase=20 st=50\r
+ata_detect ata0-1: sc=55 sn=0 dh=b0\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fda00 (detail=0xcffcf1c0)\r
+ATA controller 2 at 28/44/0 (irq 0 dev 88)\r
+powerup iobase=28 st=7f\r
+powerup iobase=28 st=7f\r
+ata_detect ata1-0: sc=ff sn=ff dh=ff\r
+powerup iobase=28 st=7f\r
+powerup iobase=28 st=7f\r
+ata_detect ata1-1: sc=ff sn=ff dh=ff\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fd9f0 (detail=0xcffcf190)\r
+ATA controller 3 at 1f0/3f4/10 (irq 14 dev a1)\r
+powerup iobase=1f0 st=7f\r
+powerup iobase=1f0 st=7f\r
+ata_detect ata2-0: sc=ff sn=ff dh=ff\r
+powerup iobase=1f0 st=7f\r
+powerup iobase=1f0 st=7f\r
+ata_detect ata2-1: sc=ff sn=ff dh=ff\r
+pmm_malloc zone=0x000f0200 handle=ffffffff size=16 align=10 ret=0x000fd9e0 (detail=0xcffcf160)\r
+ATA controller 4 at 170/374/18 (irq 15 dev a1)\r
+powerup iobase=170 st=7f\r
+powerup iobase=170 st=7f\r
+ata_detect ata3-0: sc=ff sn=ff dh=ff\r
+powerup iobase=170 st=7f\r
+powerup iobase=170 st=7f\r
+ata_detect ata3-1: sc=ff sn=ff dh=ff\r
+init ahci\r
+Searching CBFS for prefix img/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] optionrom_setup\r
+Scan for option roms\r
+Attempting to init PCI bdf 00:00.0 (vd 1002:5a14)\r
+Searching CBFS for prefix pci1002,5a14.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:00.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:12.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:12.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:13.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:13.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.0 (vd 1002:4385)\r
+Searching CBFS for prefix pci1002,4385.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.2 (vd 1002:4383)\r
+Searching CBFS for prefix pci1002,4383.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.3 (vd 1002:439d)\r
+Searching CBFS for prefix pci1002,439d.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:14.4 (vd 1002:4384)\r
+Searching CBFS for prefix pci1002,4384.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.4\r
+Skipping non-normal pci device (type=81)\r
+Attempting to init PCI bdf 00:14.5 (vd 1002:4399)\r
+Searching CBFS for prefix pci1002,4399.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:14.5\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.0 (vd 1002:4397)\r
+Searching CBFS for prefix pci1002,4397.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:16.2 (vd 1002:4396)\r
+Searching CBFS for prefix pci1002,4396.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:16.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.0 (vd 1022:1200)\r
+Searching CBFS for prefix pci1022,1200.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.0\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.1 (vd 1022:1201)\r
+Searching CBFS for prefix pci1022,1201.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.1\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.2 (vd 1022:1202)\r
+Searching CBFS for prefix pci1022,1202.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.2\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.3 (vd 1022:1203)\r
+Searching CBFS for prefix pci1022,1203.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.3\r
+Option rom sizing returned 0 0\r
+Attempting to init PCI bdf 00:18.4 (vd 1022:1204)\r
+Searching CBFS for prefix pci1022,1204.rom\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Attempting to map option rom on dev 00:18.4\r
+Option rom sizing returned 0 0\r
+Searching CBFS for prefix genroms/\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] boot_prep\r
+[wurm] bp1\r
+enter handle_16:\r
+   a=00000100  b=00000000  c=00000000  d=00000000 ds=0000 es=0000 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006d44 cs=f000 ip=e984  f=0202\r
+Press F12 for boot menu.\r
+\r
+Searching CBFS for prefix etc/boot-menu-wait\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Checking for bootsplash\r
+Searching CBFS for prefix bootsplash.jpg\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+Searching CBFS for prefix bootsplash.bmp\r
+Found CBFS file cmos_layout.bin\r
+Found CBFS file fallback/romstage\r
+Found CBFS file fallback/coreboot_ram\r
+Found CBFS file fallback/payload\r
+Found CBFS file config\r
+Found CBFS file \r
+[wurm] bp2\r
+[wurm] bp3\r
+[wurm] bp4\r
+[wurm] bp5\r
+[wurm] cdemu_setup\r
+[wurm] pmm_finalize\r
+finalize PMM\r
+[wurm] malloc_finalize\r
+malloc finalize\r
+Add to e820 map: 0009fc00 00000400 2\r
+Add to e820 map: cffd0000 00010000 1\r
+Returned 65536 bytes of ZoneHigh\r
+[wurm] memmap_finalize\r
+e820 map has 7 items:\r
+  0: 0000000000000000 - 000000000009fc00 = 1 RAM\r
+  1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED\r
+  2: 00000000000f0000 - 0000000000100000 = 2 RESERVED\r
+  3: 0000000000100000 - 00000000cffe0000 = 1 RAM\r
+  4: 00000000cffe0000 - 00000000d0000000 = 2 RESERVED\r
+  5: 00000000e0000000 - 00000000f0000000 = 2 RESERVED\r
+  6: 0000000100000000 - 0000000220000000 = 1 RAM\r
+[wurm] make_bios_readonly\r
+[wurm] startBoot\r
+Jump to int19\r
+enter handle_19:\r
+  NULL\r
+Booting from Floppy...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000000 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+Booting from Hard Disk...\r
+enter handle_13:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+invalid handle_legacy_disk:841:\r
+   a=00000201  b=00000000  c=00000001  d=00000080 ds=0000 es=07c0 ss=0000\r
+  si=00000000 di=00000000 bp=00000000 sp=00006f20 cs=f000 ip=be62  f=0202\r
+Boot failed: could not read the boot disk\r
+\r
+enter handle_18:\r
+  NULL\r
+No bootable device.\r
diff --git a/2012-04-06_14:14.seabios b/2012-04-06_14:14.seabios
new file mode 100755 (executable)
index 0000000..61a5202
Binary files /dev/null and b/2012-04-06_14:14.seabios differ
diff --git a/2012-04-06_14:14.seabios.config b/2012-04-06_14:14.seabios.config
new file mode 100644 (file)
index 0000000..e3247be
--- /dev/null
+++ b/2012-04-06_14:14.seabios.config
@@ -0,0 +1,70 @@
+#
+# Automatically generated make config: don't edit
+# SeaBIOS Configuration
+# Fri Apr  6 13:32:52 2012
+#
+
+#
+# General Features
+#
+CONFIG_COREBOOT=y
+# CONFIG_THREADS is not set
+# CONFIG_RELOCATE_INIT is not set
+CONFIG_BOOTMENU=y
+CONFIG_BOOTSPLASH=y
+CONFIG_BOOTORDER=y
+CONFIG_COREBOOT_FLASH=y
+CONFIG_LZMA=y
+# CONFIG_FLASH_FLOPPY is not set
+
+#
+# Hardware support
+#
+CONFIG_ATA=y
+CONFIG_ATA_DMA=y
+CONFIG_ATA_PIO32=y
+CONFIG_AHCI=y
+CONFIG_FLOPPY=y
+CONFIG_PS2PORT=y
+CONFIG_USB=y
+CONFIG_USB_UHCI=y
+CONFIG_USB_OHCI=y
+CONFIG_USB_EHCI=y
+CONFIG_USB_MSC=y
+CONFIG_USB_HUB=y
+CONFIG_USB_KEYBOARD=y
+CONFIG_USB_MOUSE=y
+CONFIG_SERIAL=y
+# CONFIG_LPT is not set
+
+#
+# BIOS interfaces
+#
+CONFIG_DRIVES=y
+CONFIG_CDROM_BOOT=y
+CONFIG_CDROM_EMU=y
+CONFIG_PCIBIOS=y
+CONFIG_APMBIOS=y
+CONFIG_PNPBIOS=y
+CONFIG_OPTIONROMS=y
+# CONFIG_OPTIONROMS_DEPLOYED is not set
+CONFIG_PMM=y
+CONFIG_BOOT=y
+CONFIG_KEYBOARD=y
+CONFIG_KBD_CALL_INT15_4F=y
+CONFIG_MOUSE=y
+CONFIG_S3_RESUME=y
+CONFIG_VGAHOOKS=y
+# CONFIG_DISABLE_A20 is not set
+
+#
+# BIOS Tables
+#
+CONFIG_SMBIOS=y
+
+#
+# Debugging
+#
+CONFIG_DEBUG_LEVEL=10
+CONFIG_DEBUG_SERIAL=y
+CONFIG_DEBUG_SERIAL_PORT=0x3f8
diff --git a/2012-04-06_14:14_rom b/2012-04-06_14:14_rom
new file mode 100644 (file)
index 0000000..a593e08
Binary files /dev/null and b/2012-04-06_14:14_rom differ
diff --git a/2012-04-06_14:19.config b/2012-04-06_14:19.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-06_14:19.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-06_14:19.log b/2012-04-06_14:19.log
new file mode 100644 (file)
index 0000000..96b5eba
--- /dev/null
+++ b/2012-04-06_14:19.log
@@ -0,0 +1,1286 @@
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:18:23 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
+
+
+
+
+* mmmmmiAiiiicccPccrrrrr o0ooooccc1ccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
+
+
+
+
+startemmmmmdiiiiicc\rcccrrrr
+rooooocccccooooodddddeeeee:::::     pppppaaaaatttttccccchhhhh     iiiiiddddd     tttttooooo     aaaaapppppppppplllllyyyyy     =====     00000xxxxx000001111100000000000000000000bbbbbfffff\r\r\r\r\r
+
+
+
+
+mmmmm*i iiiicccAccrrrrrPo ooooccc0ccooooo2dddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccpppppauruuuuSSStSSeeeeeetdttttAAA\rAAMMMMM
+DDDDDMMMMMSSSSSRRRRR     * AP     d 0dddooood3nnnnoeeeen\re\r\r\r
+
+
+\r
+
+siiiiintnnnniiiaiitttttr_t____fffeffiiiiidd\rddddvvv
+vviiiiiddddd_____aaaaappppp(((((ssssstttttaaaaagggggeeeee11111)))))     aaaaapppppiiiiiccccciiiiiddddd:::::     0000021345\r\r\r\r\r
+
+
+
+
+FFFF*F IIIIIDDADDDVVVVPV IIIIIDD0DDD    4 ooooonnnnn     AAAAAPPPPP:::::     0000052134\r\r\r\r\r
+
+
+
+
+started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+FIDVID on BSP, APIC_id: 00\r
+BSP fid = 0\r
+Wait for AP stage 1: ap_apicid = 1\r
+       readback = 1000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 2\r
+       readback = 2000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 3\r
+       readback = 3000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 4\r
+       readback = 4000001\r
+       common_fid(packed) = 0\r
+Wait for AP stage 1: ap_apicid = 5\r
+       readback = 5000001\r
+       common_fid(packed) = 0\r
+common_fid = 0\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+...WARM RESET...\r
+\r
+\r
+\r
+\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:18:23 CEST 2012 starting...\r
+\r
+BSP Family_Model: 00100fa0 \r
+*sysinfo range: [000cc000,000cf360]\r
+bsp_apicid = 00 \r
+cpu_init_detectedx = 00000000 \r
+microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
+microcode: patch id to apply = 0x010000bf\r
+microcode: updated to patch id = 0x010000bf  success\r
+\r
+POST: 0x33\r
+cpuSetAMDMSR  done\r
+POST: 0x34\r
+Enter amd_ht_init()\r
+Exit amd_ht_init()\r
+POST: 0x35\r
+SB900 - Early.c - get_sbdn - Start.\r
+SB900 - Early.c - get_sbdn - End.\r
+cpuSetAMDPCI 00 done\r
+Prep FID/VID Node:00 \r
+P-state info in MSRC001_0064 is invalid !!!\r
+P-state info in MSRc0010064 is invalid !!!\r
+  F3x80: e600e681 \r
+  F3x84: 80e641e6 \r
+  F3xD4: c3310f26 \r
+  F3xD8: 03001016 \r
+  F3xDC: 0000611a \r
+POST: 0x36\r
+core0 started: \r
+start_other_cores()\r
+init node: 00  cores: 05 \r
+Start other core - nodeid: 00  cores: 05\r
+POST: 0x37\r
+started ap apicid: PPPPPOOSSOOOSSSTT::TTT:::    00 xx000xxx3333300000\r\r\r\r\r
+
+
+
+
+* mAmmmmiiiPii cccccrrr0rro1oooocccccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
+
+
+
+
+startemmmmmdiiiiiccc\rcc
+rrrrrooooocccccooooodddddeeeee:::::     pppppaaaaatttttccccchhhhh     iiiiiddddd     tttttooooo     aaaaapppppppppplllllyyyyy     =====     00000xxxxx000001111100000000000000000000bbbbbfffff\r\r\r\r\r
+
+
+
+
+mmmmm*i iiiiccccAcrPrrrroooo occ0cccooooo2dddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
+
+
+
+
+\r\r\r\r\r
+
+
+
+
+scctcccppppapuruuuuSSSSSteeeeeetttttdAA\rAAAMMMMM
+DDDDDMMMMMSSSSSRRRRR     * AP    0dd  dd3oodoonnonneene\r\ree\r
+
+\r\r
+
+
+siiiiitnnnnniiiiaitrtttt____t_feffffiiiididd\rdddvvvvv
+iiiiiddddd_____ssssstttttaaaaagggggeeeee22222     aaaaapppppiiiiiccccciiiiiddddd:::::     0000024135\r\r\r\r\r
+
+
+
+
+* AP 04started\r
+* AP 05started\r
+\r
+POST: 0x38\r
+cimx/rd890 early.c nb_Poweron_Init() Start\r
+cimx/rd890 early.c nb_Poweron_Init() End. return status=0\r
+\r
+Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
+POST: 0x39\r
+POST: 0x3a\r
+End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
+AmdHtInit status: 0\r
+POST: 0x3b\r
+fill_mem_ctrl()\r
+POST: 0x40\r
+raminit_amdmct()\r
+raminit_amdmct begin:\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+        DIMMPresence: DIMMValid=c\r
+        DIMMPresence: DIMMPresent=c\r
+        DIMMPresence: RegDIMMPresent=0\r
+        DIMMPresence: DimmECCPresent=0\r
+        DIMMPresence: DimmPARPresent=0\r
+        DIMMPresence: Dimmx4Present=0\r
+        DIMMPresence: Dimmx8Present=c\r
+        DIMMPresence: Dimmx16Present=0\r
+        DIMMPresence: DimmPlPresent=0\r
+        DIMMPresence: DimmDRPresent=c\r
+        DIMMPresence: DimmQRPresent=0\r
+        DIMMPresence: DATAload[0]=2\r
+        DIMMPresence: MAload[0]=10\r
+        DIMMPresence: MAdimms[0]=1\r
+        DIMMPresence: DATAload[1]=2\r
+        DIMMPresence: MAload[1]=10\r
+        DIMMPresence: MAdimms[1]=1\r
+        DIMMPresence: Status 1000\r
+        DIMMPresence: ErrStatus 0\r
+        DIMMPresence: ErrCode 0\r
+        DIMMPresence: Done\r
+\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDGetTCL_D: DIMMCASL 4\r
+SPDGetTCL_D: DIMMAutoSpeed 4\r
+SPDGetTCL_D: Status 1000\r
+SPDGetTCL_D: ErrStatus 0\r
+SPDGetTCL_D: ErrCode 0\r
+SPDGetTCL_D: Done\r
+\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+               DCTInit_D: mct_DIMMPresence Done\r
+SPDCalcWidth: Status 1000\r
+SPDCalcWidth: ErrStatus 0\r
+SPDCalcWidth: ErrCode 0\r
+SPDCalcWidth: Done\r
+               DCTInit_D: mct_SPDCalcWidth Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+AutoCycTiming: Status 1000\r
+AutoCycTiming: ErrStatus 0\r
+AutoCycTiming: ErrCode 0\r
+AutoCycTiming: Done\r
+\r
+               DCTInit_D: AutoCycTiming_D Done\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SPDSetBanks: CSPresent c\r
+SPDSetBanks: Status 1000\r
+SPDSetBanks: ErrStatus 0\r
+SPDSetBanks: ErrCode 0\r
+SPDSetBanks: Done\r
+\r
+AfterStitch pDCTstat->NodeSysBase = 0\r
+mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
+StitchMemory: Status 1000\r
+StitchMemory: ErrStatus 0\r
+StitchMemory: ErrCode 0\r
+StitchMemory: Done\r
+\r
+InterleaveBanks_D: Status 1000\r
+InterleaveBanks_D: ErrStatus 0\r
+InterleaveBanks_D: ErrCode 0\r
+InterleaveBanks_D: Done\r
+\r
+AutoConfig_D: DramControl: 2a06\r
+AutoConfig_D: DramTimingLo: 90092\r
+AutoConfig_D: DramConfigMisc: 0\r
+AutoConfig_D: DramConfigMisc2: 0\r
+AutoConfig_D: DramConfigLo: 10000\r
+AutoConfig_D: DramConfigHi: f40000b\r
+AutoConfig: Status 1000\r
+AutoConfig: ErrStatus 0\r
+AutoConfig: ErrCode 0\r
+AutoConfig: Done\r
+\r
+               DCTInit_D: AutoConfig_D Done\r
+               DCTInit_D: PlatformSpec_D Done\r
+               DCTInit_D: StartupDCT_D\r
+mctAutoInitMCT_D: SyncDCTsReady_D\r
+mctAutoInitMCT_D: HTMemMapInit_D\r
+ Node: 00  base: 00  limit: 1ffffff  BottomIO: e00000\r
+ Node: 00  base: 03  limit: 21fffff \r
+ Node: 01  base: 00  limit: 00 \r
+ Node: 02  base: 00  limit: 00 \r
+ Node: 03  base: 00  limit: 00 \r
+ Node: 04  base: 00  limit: 00 \r
+ Node: 05  base: 00  limit: 00 \r
+ Node: 06  base: 00  limit: 00 \r
+ Node: 07  base: 00  limit: 00 \r
+mctAutoInitMCT_D: CPUMemTyping_D\r
+        CPUMemTyping: Cache32bTOP:e00000\r
+        CPUMemTyping: Bottom32bIO:e00000\r
+        CPUMemTyping: Bottom40bIO:2200000\r
+mctAutoInitMCT_D: DQSTiming_D\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+SB900 - Smbus.c - do_smbus_read_byte - Start.\r
+SB900 - Smbus.c - do_smbus_read_byte - End.\r
+TrainRcvrEn: Status 1100\r
+TrainRcvrEn: ErrStatus 0\r
+TrainRcvrEn: ErrCode 0\r
+TrainRcvrEn: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+TrainDQSRdWrPos: Status 1100\r
+TrainDQSRdWrPos: TrainErrors 0\r
+TrainDQSRdWrPos: ErrStatus 0\r
+TrainDQSRdWrPos: ErrCode 0\r
+TrainDQSRdWrPos: Done\r
+\r
+mctAutoInitMCT_D: UMAMemTyping_D\r
+mctAutoInitMCT_D: :OtherTiming\r
+InterleaveNodes_D: Status 1100\r
+InterleaveNodes_D: ErrStatus 0\r
+InterleaveNodes_D: ErrCode 0\r
+InterleaveNodes_D: Done\r
+\r
+InterleaveChannels_D: Node 0\r
+InterleaveChannels_D: Status 1100\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 1\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 2\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 3\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 4\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 5\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 6\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Node 7\r
+InterleaveChannels_D: Status 1000\r
+InterleaveChannels_D: ErrStatus 0\r
+InterleaveChannels_D: ErrCode 0\r
+InterleaveChannels_D: Done\r
+\r
+mctAutoInitMCT_D: ECCInit_D\r
+ECCInit: Node 00\r
+ECCInit: Status 1100\r
+ECCInit: ErrStatus 0\r
+ECCInit: ErrCode 0\r
+ECCInit: Done\r
+mctAutoInitMCT_D Done: Global Status: 10\r
+raminit_amdmct end:\r
+POST: 0x41\r
+POST: 0x42\r
+v_esp=000cbef8\r
+testx = 5a5a5a5a\r
+Copying data from cache to RAM -- switching to use RAM as stack... Done\r
+testx = 5a5a5a5a\r
+Disabling cache as ram now \r
+Clearing initial memory region: Done\r
+Loading image.\r
+Searching for fallback/coreboot_ram\r
+Check cmos_layout.bin\r
+Check fallback/romstage\r
+Check fallback/coreboot_ram\r
+Stage: loading fallback/coreboot_ram @ 0x200000 (1310720 bytes), entry @ 0x200000\r
+Stage: done loading.\r
+Jumping to image.\r
+POST: 0x80\r
+POST: 0x39\r
+coreboot-4.0-2271-g0d4a5be-dirty Fri Apr  6 14:18:23 CEST 2012 booting...\r
+POST: 0x40\r
+Enumerating buses...\r
+Show all devs...Before device enumeration.\r
+Root Device: enabled 1\r
+APIC_CLUSTER: 0: enabled 1\r
+APIC: 00: enabled 1\r
+PCI_DOMAIN: 0000: enabled 1\r
+PCI: 00:18.0: enabled 1\r
+PCI: 00:00.0: enabled 1\r
+PCI: 00:00.1: enabled 0\r
+PCI: 00:02.0: enabled 1\r
+PCI: 00:03.0: enabled 0\r
+PCI: 00:04.0: enabled 0\r
+PCI: 00:05.0: enabled 0\r
+PCI: 00:06.0: enabled 0\r
+PCI: 00:07.0: enabled 0\r
+PCI: 00:08.0: enabled 0\r
+PCI: 00:09.0: enabled 0\r
+PCI: 00:0a.0: enabled 0\r
+PCI: 00:0b.0: enabled 0\r
+PCI: 00:0c.0: enabled 0\r
+PCI: 00:0d.0: enabled 1\r
+PCI: 00:11.0: enabled 1\r
+PCI: 00:12.0: enabled 1\r
+PCI: 00:12.2: enabled 1\r
+PCI: 00:13.0: enabled 1\r
+PCI: 00:13.2: enabled 1\r
+PCI: 00:14.0: enabled 1\r
+I2C: 00:50: enabled 1\r
+I2C: 00:51: enabled 1\r
+I2C: 00:52: enabled 1\r
+I2C: 00:53: enabled 1\r
+PCI: 00:14.1: enabled 1\r
+PCI: 00:14.2: enabled 1\r
+PCI: 00:14.3: enabled 1\r
+PNP: 002e.0: enabled 0\r
+PNP: 002e.1: enabled 0\r
+PNP: 002e.2: enabled 1\r
+PNP: 002e.3: enabled 1\r
+PNP: 002e.5: enabled 1\r
+PNP: 002e.6: enabled 0\r
+PNP: 002e.7: enabled 0\r
+PNP: 002e.8: enabled 0\r
+PNP: 002e.9: enabled 0\r
+PNP: 002e.a: enabled 0\r
+PNP: 002e.b: enabled 1\r
+PCI: 00:14.4: enabled 0\r
+PCI: 00:14.5: enabled 1\r
+PCI: 00:14.6: enabled 0\r
+PCI: 00:15.0: enabled 1\r
+PCI: 00:15.1: enabled 1\r
+PCI: 00:15.2: enabled 1\r
+PCI: 00:15.3: enabled 1\r
+PCI: 00:16.0: enabled 1\r
+PCI: 00:16.2: enabled 1\r
+PCI: 00:18.1: enabled 1\r
+PCI: 00:18.2: enabled 1\r
+PCI: 00:18.3: enabled 1\r
+PCI: 00:18.4: enabled 1\r
+Compare with tree...\r
+Root Device: enabled 1\r
+ APIC_CLUSTER: 0: enabled 1\r
+  APIC: 00: enabled 1\r
+ PCI_DOMAIN: 0000: enabled 1\r
+  PCI: 00:18.0: enabled 1\r
+   PCI: 00:00.0: enabled 1\r
+   PCI: 00:00.1: enabled 0\r
+   PCI: 00:02.0: enabled 1\r
+   PCI: 00:03.0: enabled 0\r
+   PCI: 00:04.0: enabled 0\r
+   PCI: 00:05.0: enabled 0\r
+   PCI: 00:06.0: enabled 0\r
+   PCI: 00:07.0: enabled 0\r
+   PCI: 00:08.0: enabled 0\r
+   PCI: 00:09.0: enabled 0\r
+   PCI: 00:0a.0: enabled 0\r
+   PCI: 00:0b.0: enabled 0\r
+   PCI: 00:0c.0: enabled 0\r
+   PCI: 00:0d.0: enabled 1\r
+   PCI: 00:11.0: enabled 1\r
+   PCI: 00:12.0: enabled 1\r
+   PCI: 00:12.2: enabled 1\r
+   PCI: 00:13.0: enabled 1\r
+   PCI: 00:13.2: enabled 1\r
+   PCI: 00:14.0: enabled 1\r
+    I2C: 00:50: enabled 1\r
+    I2C: 00:51: enabled 1\r
+    I2C: 00:52: enabled 1\r
+    I2C: 00:53: enabled 1\r
+   PCI: 00:14.1: enabled 1\r
+   PCI: 00:14.2: enabled 1\r
+   PCI: 00:14.3: enabled 1\r
+    PNP: 002e.0: enabled 0\r
+    PNP: 002e.1: enabled 0\r
+    PNP: 002e.2: enabled 1\r
+    PNP: 002e.3: enabled 1\r
+    PNP: 002e.5: enabled 1\r
+    PNP: 002e.6: enabled 0\r
+    PNP: 002e.7: enabled 0\r
+    PNP: 002e.8: enabled 0\r
+    PNP: 002e.9: enabled 0\r
+    PNP: 002e.a: enabled 0\r
+    PNP: 002e.b: enabled 1\r
+   PCI: 00:14.4: enabled 0\r
+   PCI: 00:14.5: enabled 1\r
+   PCI: 00:14.6: enabled 0\r
+   PCI: 00:15.0: enabled 1\r
+   PCI: 00:15.1: enabled 1\r
+   PCI: 00:15.2: enabled 1\r
+   PCI: 00:15.3: enabled 1\r
+   PCI: 00:16.0: enabled 1\r
+   PCI: 00:16.2: enabled 1\r
+  PCI: 00:18.1: enabled 1\r
+  PCI: 00:18.2: enabled 1\r
+  PCI: 00:18.3: enabled 1\r
+  PCI: 00:18.4: enabled 1\r
+Mainboard ASUS M5A99X-EVO Enable. dev=0x0023a964\r
+m5a99x_evo_enable, TOP MEM: msr.lo = 0xe0000000, msr.hi = 0x00000000\r
+m5a99x_evo_enable, TOP MEM2: msr2.lo = 0x20000000, msr2.hi = 0x00000002\r
+scan_static_bus for Root Device\r
+APIC_CLUSTER: 0 enabled\r
+PCI_DOMAIN: 0000 enabled\r
+APIC_CLUSTER: 0 scanning...\r
+  PCI: 00:18.3 siblings=5\r
+CPU: APIC: 00 enabled\r
+CPU: APIC: 01 enabled\r
+CPU: APIC: 02 enabled\r
+CPU: APIC: 03 enabled\r
+CPU: APIC: 04 enabled\r
+CPU: APIC: 05 enabled\r
+PCI_DOMAIN: 0000 scanning...\r
+PCI: pci_scan_bus for bus 00\r
+POST: 0x24\r
+PCI: 00:18.0 [1022/1200] bus ops\r
+PCI: 00:18.0 [1022/1200] enabled\r
+PCI: 00:18.1 [1022/1201] enabled\r
+PCI: 00:18.2 [1022/1202] enabled\r
+PCI: 00:18.3 [1022/1203] ops\r
+PCI: 00:18.3 [1022/1203] enabled\r
+PCI: 00:18.4 [1022/1204] enabled\r
+POST: 0x25\r
+PCI: 00:00.0 [1002/5a14] ops\r
+PCI: 00:00.0 [1002/5a14] enabled\r
+Capability: type 0x08 @ 0xf0\r
+flags: 0xa803\r
+Capability: type 0x08 @ 0xf0\r
+Capability: type 0x08 @ 0xc4\r
+flags: 0x0281\r
+PCI: pci_scan_bus for bus 00\r
+PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
+PCI: pci_scan_bus upper limit too big. Using 0xff.\r
+POST: 0x24\r
+PCI: 00:00.0 [1002/5a14] enabled\r
diff --git a/2012-04-06_14:19.seabios b/2012-04-06_14:19.seabios
new file mode 100755 (executable)
index 0000000..61a5202
Binary files /dev/null and b/2012-04-06_14:19.seabios differ
diff --git a/2012-04-06_14:19.seabios.config b/2012-04-06_14:19.seabios.config
new file mode 100644 (file)
index 0000000..e3247be
--- /dev/null
+++ b/2012-04-06_14:19.seabios.config
@@ -0,0 +1,70 @@
+#
+# Automatically generated make config: don't edit
+# SeaBIOS Configuration
+# Fri Apr  6 13:32:52 2012
+#
+
+#
+# General Features
+#
+CONFIG_COREBOOT=y
+# CONFIG_THREADS is not set
+# CONFIG_RELOCATE_INIT is not set
+CONFIG_BOOTMENU=y
+CONFIG_BOOTSPLASH=y
+CONFIG_BOOTORDER=y
+CONFIG_COREBOOT_FLASH=y
+CONFIG_LZMA=y
+# CONFIG_FLASH_FLOPPY is not set
+
+#
+# Hardware support
+#
+CONFIG_ATA=y
+CONFIG_ATA_DMA=y
+CONFIG_ATA_PIO32=y
+CONFIG_AHCI=y
+CONFIG_FLOPPY=y
+CONFIG_PS2PORT=y
+CONFIG_USB=y
+CONFIG_USB_UHCI=y
+CONFIG_USB_OHCI=y
+CONFIG_USB_EHCI=y
+CONFIG_USB_MSC=y
+CONFIG_USB_HUB=y
+CONFIG_USB_KEYBOARD=y
+CONFIG_USB_MOUSE=y
+CONFIG_SERIAL=y
+# CONFIG_LPT is not set
+
+#
+# BIOS interfaces
+#
+CONFIG_DRIVES=y
+CONFIG_CDROM_BOOT=y
+CONFIG_CDROM_EMU=y
+CONFIG_PCIBIOS=y
+CONFIG_APMBIOS=y
+CONFIG_PNPBIOS=y
+CONFIG_OPTIONROMS=y
+# CONFIG_OPTIONROMS_DEPLOYED is not set
+CONFIG_PMM=y
+CONFIG_BOOT=y
+CONFIG_KEYBOARD=y
+CONFIG_KBD_CALL_INT15_4F=y
+CONFIG_MOUSE=y
+CONFIG_S3_RESUME=y
+CONFIG_VGAHOOKS=y
+# CONFIG_DISABLE_A20 is not set
+
+#
+# BIOS Tables
+#
+CONFIG_SMBIOS=y
+
+#
+# Debugging
+#
+CONFIG_DEBUG_LEVEL=10
+CONFIG_DEBUG_SERIAL=y
+CONFIG_DEBUG_SERIAL_PORT=0x3f8
diff --git a/2012-04-06_14:19_rom b/2012-04-06_14:19_rom
new file mode 100644 (file)
index 0000000..a219b59
Binary files /dev/null and b/2012-04-06_14:19_rom differ
diff --git a/2012-04-27_22:15.config b/2012-04-27_22:15.config
new file mode 100644 (file)
index 0000000..eb23cb3
--- /dev/null
+++ b/2012-04-27_22:15.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2261-gab5a921
+# Fri Apr 27 22:03:41 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+# CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK is not set
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+# CONFIG_DEBUG_RAM_SETUP is not set
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_22:15.log b/2012-04-27_22:15.log
new file mode 100644 (file)
index 0000000..42f1f99
Binary files /dev/null and b/2012-04-27_22:15.log differ
diff --git a/2012-04-27_22:15_rom b/2012-04-27_22:15_rom
new file mode 100644 (file)
index 0000000..c34c9c5
Binary files /dev/null and b/2012-04-27_22:15_rom differ
diff --git a/2012-04-27_22:47.config b/2012-04-27_22:47.config
new file mode 100644 (file)
index 0000000..eb23cb3
--- /dev/null
+++ b/2012-04-27_22:47.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2261-gab5a921
+# Fri Apr 27 22:03:41 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+# CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK is not set
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+# CONFIG_DEBUG_RAM_SETUP is not set
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_22:47.log b/2012-04-27_22:47.log
new file mode 100644 (file)
index 0000000..2f45d7d
Binary files /dev/null and b/2012-04-27_22:47.log differ
diff --git a/2012-04-27_22:47_rom b/2012-04-27_22:47_rom
new file mode 100644 (file)
index 0000000..b6a12dc
Binary files /dev/null and b/2012-04-27_22:47_rom differ
diff --git a/2012-04-27_23:18.config b/2012-04-27_23:18.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:18.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:18.log b/2012-04-27_23:18.log
new file mode 100644 (file)
index 0000000..80c31dc
Binary files /dev/null and b/2012-04-27_23:18.log differ
diff --git a/2012-04-27_23:18_rom b/2012-04-27_23:18_rom
new file mode 100644 (file)
index 0000000..1ce0096
Binary files /dev/null and b/2012-04-27_23:18_rom differ
diff --git a/2012-04-27_23:23.config b/2012-04-27_23:23.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:23.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:23.log b/2012-04-27_23:23.log
new file mode 100644 (file)
index 0000000..18cc376
Binary files /dev/null and b/2012-04-27_23:23.log differ
diff --git a/2012-04-27_23:23_rom b/2012-04-27_23:23_rom
new file mode 100644 (file)
index 0000000..dc92be8
Binary files /dev/null and b/2012-04-27_23:23_rom differ
diff --git a/2012-04-27_23:27.config b/2012-04-27_23:27.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:27.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:27.log b/2012-04-27_23:27.log
new file mode 100644 (file)
index 0000000..2727e9e
Binary files /dev/null and b/2012-04-27_23:27.log differ
diff --git a/2012-04-27_23:27_rom b/2012-04-27_23:27_rom
new file mode 100644 (file)
index 0000000..860e01b
Binary files /dev/null and b/2012-04-27_23:27_rom differ
diff --git a/2012-04-27_23:34.config b/2012-04-27_23:34.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:34.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:34.log b/2012-04-27_23:34.log
new file mode 100644 (file)
index 0000000..25becb7
Binary files /dev/null and b/2012-04-27_23:34.log differ
diff --git a/2012-04-27_23:34_rom b/2012-04-27_23:34_rom
new file mode 100644 (file)
index 0000000..efcfc1d
Binary files /dev/null and b/2012-04-27_23:34_rom differ
diff --git a/2012-04-27_23:35.config b/2012-04-27_23:35.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:35.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:35.log b/2012-04-27_23:35.log
new file mode 100644 (file)
index 0000000..a6ddb48
Binary files /dev/null and b/2012-04-27_23:35.log differ
diff --git a/2012-04-27_23:35_rom b/2012-04-27_23:35_rom
new file mode 100644 (file)
index 0000000..fb7aa8e
Binary files /dev/null and b/2012-04-27_23:35_rom differ
diff --git a/2012-04-27_23:45.config b/2012-04-27_23:45.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:45.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:45.log b/2012-04-27_23:45.log
new file mode 100644 (file)
index 0000000..97d02ed
Binary files /dev/null and b/2012-04-27_23:45.log differ
diff --git a/2012-04-27_23:45_rom b/2012-04-27_23:45_rom
new file mode 100644 (file)
index 0000000..6cef673
Binary files /dev/null and b/2012-04-27_23:45_rom differ
diff --git a/2012-04-27_23:52.config b/2012-04-27_23:52.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-27_23:52.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-27_23:52.log b/2012-04-27_23:52.log
new file mode 100644 (file)
index 0000000..ead3b11
Binary files /dev/null and b/2012-04-27_23:52.log differ
diff --git a/2012-04-27_23:52_rom b/2012-04-27_23:52_rom
new file mode 100644 (file)
index 0000000..4b3c5b0
Binary files /dev/null and b/2012-04-27_23:52_rom differ
diff --git a/2012-04-28_00:03.config b/2012-04-28_00:03.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-28_00:03.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-28_00:03.log b/2012-04-28_00:03.log
new file mode 100644 (file)
index 0000000..264b01f
Binary files /dev/null and b/2012-04-28_00:03.log differ
diff --git a/2012-04-28_00:03_rom b/2012-04-28_00:03_rom
new file mode 100644 (file)
index 0000000..e3857fc
Binary files /dev/null and b/2012-04-28_00:03_rom differ
diff --git a/2012-04-28_00:22.config b/2012-04-28_00:22.config
new file mode 100644 (file)
index 0000000..8a01081
--- /dev/null
+++ b/2012-04-28_00:22.config
@@ -0,0 +1,415 @@
+#
+# Automatically generated make config: don't edit
+# coreboot version: 4.0-2264-gb6708fd-dirty
+# Fri Apr 27 23:13:40 2012
+#
+
+#
+# General setup
+#
+# CONFIG_EXPERT is not set
+CONFIG_LOCALVERSION=""
+CONFIG_CBFS_PREFIX="fallback"
+CONFIG_COMPILER_GCC=y
+# CONFIG_COMPILER_LLVM_CLANG is not set
+# CONFIG_SCANBUILD_ENABLE is not set
+# CONFIG_CCACHE is not set
+# CONFIG_USE_OPTION_TABLE is not set
+CONFIG_COMPRESS_RAMSTAGE=y
+CONFIG_INCLUDE_CONFIG_FILE=y
+# CONFIG_EARLY_CBMEM_INIT is not set
+
+#
+# Mainboard
+#
+# CONFIG_VENDOR_AAEON is not set
+# CONFIG_VENDOR_ABIT is not set
+# CONFIG_VENDOR_ADVANSUS is not set
+# CONFIG_VENDOR_ADVANTECH is not set
+# CONFIG_VENDOR_AMD is not set
+# CONFIG_VENDOR_AOPEN is not set
+# CONFIG_VENDOR_ARIMA is not set
+# CONFIG_VENDOR_ARTECGROUP is not set
+# CONFIG_VENDOR_ASI is not set
+# CONFIG_VENDOR_ASROCK is not set
+CONFIG_VENDOR_ASUS=y
+# CONFIG_VENDOR_A_TREND is not set
+# CONFIG_VENDOR_AVALUE is not set
+# CONFIG_VENDOR_AXUS is not set
+# CONFIG_VENDOR_AZZA is not set
+# CONFIG_VENDOR_BCOM is not set
+# CONFIG_VENDOR_BIFFEROS is not set
+# CONFIG_VENDOR_BIOSTAR is not set
+# CONFIG_VENDOR_BROADCOM is not set
+# CONFIG_VENDOR_COMPAQ is not set
+# CONFIG_VENDOR_DELL is not set
+# CONFIG_VENDOR_DIGITALLOGIC is not set
+# CONFIG_VENDOR_EAGLELION is not set
+# CONFIG_VENDOR_ECS is not set
+# CONFIG_VENDOR_EMULATION is not set
+# CONFIG_VENDOR_GETAC is not set
+# CONFIG_VENDOR_GIGABYTE is not set
+# CONFIG_VENDOR_HP is not set
+# CONFIG_VENDOR_IBASE is not set
+# CONFIG_VENDOR_IBM is not set
+# CONFIG_VENDOR_IEI is not set
+# CONFIG_VENDOR_INTEL is not set
+# CONFIG_VENDOR_IWAVE is not set
+# CONFIG_VENDOR_IWILL is not set
+# CONFIG_VENDOR_JETWAY is not set
+# CONFIG_VENDOR_KONTRON is not set
+# CONFIG_VENDOR_LANNER is not set
+# CONFIG_VENDOR_LENOVO is not set
+# CONFIG_VENDOR_LIPPERT is not set
+# CONFIG_VENDOR_MITAC is not set
+# CONFIG_VENDOR_MSI is not set
+# CONFIG_VENDOR_NEC is not set
+# CONFIG_VENDOR_NEWISYS is not set
+# CONFIG_VENDOR_NOKIA is not set
+# CONFIG_VENDOR_NVIDIA is not set
+# CONFIG_VENDOR_PCENGINES is not set
+# CONFIG_VENDOR_RCA is not set
+# CONFIG_VENDOR_RODA is not set
+# CONFIG_VENDOR_SIEMENS is not set
+# CONFIG_VENDOR_SOYO is not set
+# CONFIG_VENDOR_SUNW is not set
+# CONFIG_VENDOR_SUPERMICRO is not set
+# CONFIG_VENDOR_TECHNEXION is not set
+# CONFIG_VENDOR_TECHNOLOGIC is not set
+# CONFIG_VENDOR_TELEVIDEO is not set
+# CONFIG_VENDOR_THOMSON is not set
+# CONFIG_VENDOR_TRAVERSE is not set
+# CONFIG_VENDOR_TYAN is not set
+# CONFIG_VENDOR_VIA is not set
+# CONFIG_VENDOR_WINENT is not set
+# CONFIG_VENDOR_WYSE is not set
+CONFIG_BOARD_SPECIFIC_OPTIONS=y
+CONFIG_MAINBOARD_DIR="asus/m5a99x-evo"
+CONFIG_MAINBOARD_PART_NUMBER="M5A99X-EVO"
+CONFIG_IRQ_SLOT_COUNT=11
+CONFIG_MAINBOARD_VENDOR="ASUS"
+CONFIG_APIC_ID_OFFSET=0x0
+CONFIG_HW_MEM_HOLE_SIZEK=0x100000
+CONFIG_MAX_CPUS=8
+CONFIG_MAX_PHYSICAL_CPUS=1
+# CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC is not set
+CONFIG_MEM_TRAIN_SEQ=2
+CONFIG_SB_HT_CHAIN_ON_BUS0=1
+CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
+CONFIG_HT_CHAIN_UNITID_BASE=0x0
+CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_010000bf.h"
+CONFIG_RAMTOP=0x2000000
+CONFIG_HEAP_SIZE=0xc0000
+CONFIG_RAMBASE=0x200000
+CONFIG_STACK_SIZE=0x8000
+CONFIG_ACPI_SSDTX_NUM=0
+CONFIG_DRIVERS_PS2_KEYBOARD=y
+# CONFIG_WARNINGS_ARE_ERRORS=y
+# CONFIG_ONBOARD_VGA_IS_PRIMARY is not set
+# CONFIG_VGA_BIOS is not set
+CONFIG_CONSOLE_POST=y
+CONFIG_SATA_CONTROLLER_MODE=0x0
+CONFIG_PCI_ROM_RUN=y
+# CONFIG_UDELAY_IO is not set
+CONFIG_DCACHE_RAM_BASE=0xc4000
+CONFIG_DCACHE_RAM_SIZE=0x0c000
+CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
+CONFIG_SERIAL_CPU_INIT=y
+CONFIG_BOARD_HAS_FADT=y
+CONFIG_LOGICAL_CPUS=y
+# CONFIG_BOARD_ASUS_A8N_E is not set
+# CONFIG_BOARD_ASUS_A8V_E_SE is not set
+# CONFIG_BOARD_ASUS_A8V_E_DELUXE is not set
+# CONFIG_BOARD_ASUS_K8V_X is not set
+# CONFIG_BOARD_ASUS_M2N_E is not set
+# CONFIG_BOARD_ASUS_M2V is not set
+# CONFIG_BOARD_ASUS_M2V_MX_SE is not set
+# CONFIG_BOARD_ASUS_M4A785M is not set
+# CONFIG_BOARD_ASUS_M4A785TM is not set
+# CONFIG_BOARD_ASUS_M4A78_EM is not set
+# CONFIG_BOARD_ASUS_M5A88_V is not set
+CONFIG_BOARD_ASUS_M5A99X_EVO=y
+# CONFIG_BOARD_ASUS_MEW_AM is not set
+# CONFIG_BOARD_ASUS_MEW_VM is not set
+# CONFIG_BOARD_ASUS_P2B is not set
+# CONFIG_BOARD_ASUS_P2B_D is not set
+# CONFIG_BOARD_ASUS_P2B_DS is not set
+# CONFIG_BOARD_ASUS_P2B_F is not set
+# CONFIG_BOARD_ASUS_P2B_LS is not set
+# CONFIG_BOARD_ASUS_P3B_F is not set
+CONFIG_AGP_APERTURE_SIZE=0x4000000
+# CONFIG_PCI_64BIT_PREF_MEM is not set
+# CONFIG_BOARD_EMULATION_QEMU_X86 is not set
+CONFIG_MMCONF_BASE_ADDRESS=0xe0000000
+CONFIG_BOOTBLOCK_SOUTHBRIDGE_INIT="southbridge/amd/cimx/sb900/bootblock.c"
+CONFIG_MMCONF_SUPPORT_DEFAULT=y
+# CONFIG_POWER_BUTTON_FORCE_ENABLE is not set
+CONFIG_GENERATE_PIRQ_TABLE=y
+CONFIG_IOAPIC=y
+CONFIG_SMP=y
+CONFIG_TTYS0_BAUD=115200
+CONFIG_TTYS0_BASE=0x3f8
+CONFIG_TTYS0_LCS=3
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
+CONFIG_CONSOLE_SERIAL8250=y
+# CONFIG_USBDEBUG is not set
+CONFIG_VAR_MTRR_HOLE=y
+CONFIG_LIFT_BSP_APIC_ID=y
+# CONFIG_WAIT_BEFORE_CPUS_INIT is not set
+CONFIG_HT3_SUPPORT=y
+# CONFIG_K8_REV_F_SUPPORT is not set
+CONFIG_BOARD_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_64 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_128 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_256 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_512 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_1024 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_2048 is not set
+CONFIG_COREBOOT_ROMSIZE_KB_4096=y
+# CONFIG_COREBOOT_ROMSIZE_KB_8192 is not set
+# CONFIG_COREBOOT_ROMSIZE_KB_16384 is not set
+CONFIG_COREBOOT_ROMSIZE_KB=4096
+CONFIG_ROM_SIZE=0x400000
+CONFIG_CACHE_ROM_SIZE=0x400000
+CONFIG_ARCH_X86=y
+
+#
+# Architecture (x86)
+#
+# CONFIG_AP_IN_SIPI_WAIT is not set
+CONFIG_MAX_REBOOT_CNT=3
+CONFIG_X86_BOOTBLOCK_SIMPLE=y
+# CONFIG_X86_BOOTBLOCK_NORMAL is not set
+CONFIG_BOOTBLOCK_SOURCE="bootblock_simple.c"
+# CONFIG_UPDATE_IMAGE is not set
+# CONFIG_ROMCC is not set
+CONFIG_PC80_SYSTEM=y
+CONFIG_BOOTBLOCK_NORTHBRIDGE_INIT="northbridge/amd/amdfam10/bootblock.c"
+# CONFIG_HAVE_CMOS_DEFAULT is not set
+CONFIG_HAVE_ARCH_MEMSET=y
+CONFIG_HAVE_ARCH_MEMCPY=y
+# CONFIG_BIG_ENDIAN is not set
+CONFIG_LITTLE_ENDIAN=y
+CONFIG_IOAPIC_INTERRUPTS_ON_FSB=y
+# CONFIG_IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS is not set
+# CONFIG_PCI_CONF2 is not set
+
+#
+# Chipset
+#
+
+#
+# CPU
+#
+CONFIG_CPU_ADDR_BITS=48
+CONFIG_CPU_SOCKET_TYPE=0x11
+# CONFIG_EXT_RT_TBL_SUPPORT is not set
+# CONFIG_EXT_CONF_SUPPORT is not set
+CONFIG_CBB=0x0
+CONFIG_CDB=0x18
+CONFIG_XIP_ROM_SIZE=0x80000
+CONFIG_CPU_AMD_SOCKET_AM3=y
+CONFIG_DIMM_SUPPORT=0x0005
+CONFIG_SET_FIDVID=y
+CONFIG_SET_FIDVID_DEBUG=y
+# CONFIG_SET_FIDVID_CORE0_ONLY is not set
+CONFIG_SET_FIDVID_STORE_AP_APICID_AT_FIRST=y
+CONFIG_CPU_AMD_MODEL_10XXX=y
+CONFIG_SET_FIDVID_CORE_RANGE=0
+CONFIG_UPDATE_CPU_MICROCODE=y
+# CONFIG_CPU_AMD_AGESA is not set
+CONFIG_HAVE_INIT_TIMER=y
+CONFIG_SMM_TSEG_SIZE=0
+CONFIG_SSE2=y
+# CONFIG_UDELAY_LAPIC is not set
+# CONFIG_UDELAY_TSC is not set
+# CONFIG_UDELAY_TIMER2 is not set
+# CONFIG_TSC_CALIBRATE_WITH_IO is not set
+# CONFIG_CACHE_ROM is not set
+# CONFIG_SMM_TSEG is not set
+CONFIG_CACHE_AS_RAM=y
+CONFIG_AP_SIPI_VECTOR=0xfffff000
+CONFIG_SSE=y
+
+#
+# Northbridge
+#
+CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=y
+CONFIG_QRANK_DIMM_SUPPORT=y
+# CONFIG_DIMM_DDR2 is not set
+CONFIG_DIMM_REGISTERED=y
+CONFIG_VIDEO_MB=0
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10=y
+CONFIG_AMDMCT=y
+CONFIG_MMCONF_BUS_NUMBER=256
+# CONFIG_DIMM_FBDIMM is not set
+CONFIG_DIMM_DDR3=y
+# CONFIG_SVI_HIGH_FREQ is not set
+CONFIG_NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX=y
+# CONFIG_NORTHBRIDGE_AMD_AGESA is not set
+CONFIG_AMD_NB_CIMX=y
+CONFIG_NORTHBRIDGE_AMD_CIMX_RD890=y
+# CONFIG_REDIRECT_NBCIMX_TRACE_TO_SERIAL is not set
+CONFIG_NORTHBRIDGE_INTEL_I5000_RAM_CHECK=y
+
+#
+# Southbridge
+#
+CONFIG_AMD_SB_CIMX=y
+# CONFIG_PCIB_ENABLE is not set
+CONFIG_ACPI_SCI_IRQ=0x9
+# CONFIG_SOUTHBRIDGE_AMD_CIMX_SB800 is not set
+CONFIG_SOUTHBRIDGE_AMD_CIMX_SB900=y
+
+#
+# Super I/O
+#
+CONFIG_SUPERIO_ITE_IT8721F=y
+
+#
+# Devices
+#
+CONFIG_VGA_BRIDGE_SETUP=y
+CONFIG_VGA_ROM_RUN=y
+CONFIG_ON_DEVICE_ROM_RUN=y
+CONFIG_PCI_OPTION_ROM_RUN_REALMODE=y
+# CONFIG_PCI_OPTION_ROM_RUN_YABEL is not set
+# CONFIG_MULTIPLE_VGA_ADAPTERS is not set
+CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT=y
+CONFIG_PCIX_PLUGIN_SUPPORT=y
+CONFIG_PCIEXP_PLUGIN_SUPPORT=y
+CONFIG_AGP_PLUGIN_SUPPORT=y
+CONFIG_CARDBUS_PLUGIN_SUPPORT=y
+# CONFIG_PCIEXP_COMMON_CLOCK is not set
+# CONFIG_PCIEXP_ASPM is not set
+
+#
+# Embedded Controllers
+#
+
+#
+# Generic Drivers
+#
+# CONFIG_DRIVERS_OXFORD_OXPCIE is not set
+# CONFIG_DRIVERS_SIL_3114 is not set
+CONFIG_PCI_BUS_SEGN_BITS=0
+CONFIG_MMCONF_SUPPORT=y
+
+#
+# Console
+#
+CONFIG_CONSOLE_SERIAL_COM1=y
+# CONFIG_CONSOLE_SERIAL_COM2 is not set
+# CONFIG_CONSOLE_SERIAL_COM3 is not set
+# CONFIG_CONSOLE_SERIAL_COM4 is not set
+CONFIG_CONSOLE_SERIAL_115200=y
+# CONFIG_CONSOLE_SERIAL_57600 is not set
+# CONFIG_CONSOLE_SERIAL_38400 is not set
+# CONFIG_CONSOLE_SERIAL_19200 is not set
+# CONFIG_CONSOLE_SERIAL_9600 is not set
+# CONFIG_HAVE_USBDEBUG is not set
+# CONFIG_CONSOLE_NE2K is not set
+CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_8=y
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_MAXIMUM_CONSOLE_LOGLEVEL_0 is not set
+CONFIG_DEFAULT_CONSOLE_LOGLEVEL_8=y
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_7 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_6 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_5 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_4 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_3 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_2 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_1 is not set
+# CONFIG_DEFAULT_CONSOLE_LOGLEVEL_0 is not set
+# CONFIG_CONSOLE_LOGBUF is not set
+# CONFIG_NO_POST is not set
+CONFIG_POST_PORT=0x80
+CONFIG_HAVE_UART_IO_MAPPED=y
+# CONFIG_HAVE_UART_MEMORY_MAPPED is not set
+# CONFIG_HAVE_ACPI_RESUME is not set
+# CONFIG_HAVE_ACPI_SLIC is not set
+CONFIG_HAVE_HARD_RESET=y
+CONFIG_HAVE_MAINBOARD_RESOURCES=y
+CONFIG_HAVE_OPTION_TABLE=y
+# CONFIG_PIRQ_ROUTE is not set
+# CONFIG_HAVE_SMI_HANDLER is not set
+CONFIG_PCI_IO_CFG_EXT=y
+# CONFIG_TPM is not set
+# CONFIG_USE_WATCHDOG_ON_BOOT is not set
+# CONFIG_VGA is not set
+# CONFIG_GFXUMA is not set
+CONFIG_HAVE_ACPI_TABLES=y
+CONFIG_HAVE_MP_TABLE=y
+CONFIG_HAVE_PIRQ_TABLE=y
+CONFIG_GENERATE_ACPI_TABLES=y
+CONFIG_GENERATE_MP_TABLE=y
+CONFIG_GENERATE_SMBIOS_TABLES=y
+
+#
+# System tables
+#
+CONFIG_WRITE_HIGH_TABLES=y
+CONFIG_MULTIBOOT=y
+
+#
+# Payload
+#
+# CONFIG_PAYLOAD_NONE is not set
+CONFIG_PAYLOAD_ELF=y
+# CONFIG_PAYLOAD_SEABIOS is not set
+# CONFIG_PAYLOAD_FILO is not set
+# CONFIG_SEABIOS_STABLE is not set
+# CONFIG_SEABIOS_MASTER is not set
+CONFIG_PAYLOAD_FILE="../seabios/out/bios.bin.elf"
+CONFIG_COMPRESSED_PAYLOAD_LZMA=y
+# CONFIG_COMPRESSED_PAYLOAD_NRV2B is not set
+
+#
+# VGA BIOS
+#
+
+#
+# Display
+#
+# CONFIG_FRAMEBUFFER_SET_VESA_MODE is not set
+# CONFIG_FRAMEBUFFER_KEEP_VESA_MODE is not set
+
+#
+# Debugging
+#
+# CONFIG_GDB_STUB is not set
+CONFIG_HAVE_DEBUG_RAM_SETUP=y
+CONFIG_DEBUG_RAM_SETUP=y
+CONFIG_HAVE_DEBUG_CAR=y
+# CONFIG_DEBUG_CAR is not set
+# CONFIG_DEBUG_PIRQ is not set
+CONFIG_HAVE_DEBUG_SMBUS=y
+# CONFIG_DEBUG_SMBUS is not set
+# CONFIG_DEBUG_MALLOC is not set
+# CONFIG_DEBUG_ACPI is not set
+# CONFIG_REALMODE_DEBUG is not set
+# CONFIG_LLSHELL is not set
+# CONFIG_TRACE is not set
+# CONFIG_AP_CODE_IN_CAR is not set
+CONFIG_RAMINIT_SYSINFO=y
+CONFIG_ENABLE_APIC_EXT_ID=y
+# CONFIG_POWER_BUTTON_DEFAULT_ENABLE is not set
+# CONFIG_POWER_BUTTON_DEFAULT_DISABLE is not set
+# CONFIG_POWER_BUTTON_FORCE_DISABLE is not set
+# CONFIG_POWER_BUTTON_IS_OPTIONAL is not set
+
+#
+# Deprecated
+#
+# CONFIG_BOARD_HAS_HARD_RESET is not set
+CONFIG_HAVE_BUS_CONFIG=y
+# CONFIG_PCIE_TUNING is not set
+CONFIG_ID_SECTION_OFFSET=0x80
+# CONFIG_CHROMEOS is not set
diff --git a/2012-04-28_00:22.log b/2012-04-28_00:22.log
new file mode 100644 (file)
index 0000000..ccb16b1
Binary files /dev/null and b/2012-04-28_00:22.log differ
diff --git a/2012-04-28_00:22_rom b/2012-04-28_00:22_rom
new file mode 100644 (file)
index 0000000..792b575
Binary files /dev/null and b/2012-04-28_00:22_rom differ
diff --git a/Makefile b/Makefile
index e2677b990f1bc1b65023de1122c375a32e69610b..89015a292fdad1777061b3f45fc19cfddae54686 100644 (file)
--- a/Makefile
+++ b/Makefile
@@ -14,12 +14,14 @@ writerom:
 
 newlog:
        cp ../repo/build/coreboot.rom $(DATE)_rom
+       cp ../seabios/out/bios.bin.elf $(DATE).seabios
+       cp ../seabios/.config $(DATE).seabios.config
        cp ../repo/.config $(DATE).config
        stty -F /dev/ttyS0 115200 nl
        cat /dev/ttyS0 | tee $(DATE).log
 
 lastlog:
-       vim `ls *_log | sort -rn | head -n1`
+       vim `ls *.log | sort -rn | head -n1`
 
 difflog:
-       vimdiff `ls *_log | sort -rn | head -n2 | tr '\n' ' '`
+       vimdiff `ls *.log | sort -rn | head -n2 | tr '\n' ' '`
my flashrom images. just in case...