isa_cmp: avr umlaut, bugfix

diff --git a/1_isacmp/avr.tex b/1_isacmp/avr.tex
index 790d08fdd96f283bcc6fbb59315846f370a7d20b..c2e492372e944d794ba550379239c2286ff338bc 100644 (file)
--- a/1_isacmp/avr.tex
+++ b/1_isacmp/avr.tex
@@ -5,13 +5,13 @@ Es ist eine RISC Architektur die vorallem auf 1 Zyklus Instructionen hin optimie
 Es handelt sich hierbei um eine Register basierende Maschiene.
 
 \subsection{Einsatzgebiet}
-Die 8-bit AVR ISA wird zum Beispiel in der megaAVR Serie verwendet, welche im Embedded Bereich eigesetzt. Sie bietet eine breite Auswahl aus Peripherie M\"oglichkeiten/Ger\"aten an. Dies macht sie verwendbar f\"ur eine breite Palette an Applicationen. Die Serie verf\"ugt unter anderem \"uber USB,LCD,CAN und LIN Interfaces, zus\"atzlich zu den Standards f\"ur SPI,UART oder I2C.
-Ausswerdem bietet es Features wie selbst programmierung f\"ur den Flash und sicherer, g\"unstige Upgrades w\"ahrend des Betriebs. Die Serie wird 
+Die 8-bit AVR ISA wird zum Beispiel in der megaAVR Serie verwendet, welche im Embedded Bereich eingesetzt wird. Sie bietet eine breite Auswahl aus Peripherie M\"oglichkeiten/Ger\"aten an. Dies macht sie verwendbar f\"ur eine breite Palette an Applicationen. Die Serie verf\"ugt unter anderem \"uber USB, LCD, CAN und LIN Interfaces, zus\"atzlich zu den Standards f\"ur SPI, UART oder I2C.
+Au\ss erdem bietet es Features wie Selbstprogrammierung des Flashes und damit sichere, g\"unstige Upgrades w\"ahrend des Betriebes an.
 
 \subsection{Conditional Jumps}
-Conditional Jumps sind bei dieser ISA immer getrennt vorhanden. 
+Conditional Jumps sind bei dieser ISA immer getrennt vorhanden.
 Es gibt ein Set aus 3 Compare Instructionen, sowie eine Set f\"ur Branches.
-Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden k\"onnen.  
+Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden k\"onnen.
 Die Latenzzeiten die auftreten f\"ur Jumps und Branches, sowie f\"ur andere mehr Zyklen Instructionen werden auf Hardwareebene behandelt und sind deshalb nicht auf den ISA Level sichbar.
 
 \subsection{Ziele}
@@ -19,14 +19,14 @@ Laut der ersten Feature Zeile in den AVR PDFs liegt das Hauptaugenmerk auf:
 
 High-performance, Low-power
 
-Da die Komponenten hauptsächlich im embedded Bereich eingesetzt werden ist klar, dass ein niedriger Energieverbrauch besonders wichtig ist. 
+Da die Komponenten haupts\"achlich im embedded Bereich eingesetzt werden ist klar, dass ein niedriger Energieverbrauch besonders wichtig ist.
 Umgesetzt wird das ganze durch Instructionen die haupts\"achlich in einem Zyklus abgearbeitet werden.
-Außerdem werden bei den diversen Serien noch Sleep-Modi und andere Konzepte angeboten, die das Low-power Schema noch weiter unterstützen.
+Au\ss erdem werden bei den diversen Serien noch Sleep-Modi und andere Konzepte angeboten, die das Low-power Schema noch weiter unterst\"utzen.
 
 \subsection{W\"unsche und gute Features}
 Folgende zwei Punkte finde ich besonders positiv:
 \begin{itemize}
-       \item Das getrennte Compare-Branch Konzept find ich sehr angenehm, da man die jeweiligen Optionen nach Wunsch kombinieren kann und es gibt auch genügend Branches
+       \item Das getrennte Compare-Branch Konzept find ich sehr angenehm, da man die jeweiligen Optionen nach Wunsch kombinieren kann und es gibt auch gen\"ugend Branches
                so, dass man ziemlich alles was gebraucht wird abgedeckt ist.
        \item Das man viele Bitoperationen (auch Vergleiche f\"ur Conditional Jumps) zur Verf\"ugung hat.
 \end{itemize}