avr: last bug fix

diff --git a/1_isacmp/avr.tex b/1_isacmp/avr.tex
index f8935eb98076959d9a8e5fc98e54fab97a90b7e4..790d08fdd96f283bcc6fbb59315846f370a7d20b 100644 (file)
--- a/1_isacmp/avr.tex
+++ b/1_isacmp/avr.tex
@@ -10,8 +10,8 @@ Ausswerdem bietet es Features wie selbst programmierung f\"ur den Flash und sich
 
 \subsection{Conditional Jumps}
 Conditional Jumps sind bei dieser ISA immer getrennt vorhanden. 
-Es gibt ein Set aus 2 Compare Instructionen, sowie eine Set f\"ur Branches.
-Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden können.  
+Es gibt ein Set aus 3 Compare Instructionen, sowie eine Set f\"ur Branches.
+Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden k\"onnen.  
 Die Latenzzeiten die auftreten f\"ur Jumps und Branches, sowie f\"ur andere mehr Zyklen Instructionen werden auf Hardwareebene behandelt und sind deshalb nicht auf den ISA Level sichbar.
 
 \subsection{Ziele}
@@ -19,7 +19,9 @@ Laut der ersten Feature Zeile in den AVR PDFs liegt das Hauptaugenmerk auf:
 
 High-performance, Low-power
 
+Da die Komponenten hauptsächlich im embedded Bereich eingesetzt werden ist klar, dass ein niedriger Energieverbrauch besonders wichtig ist. 
 Umgesetzt wird das ganze durch Instructionen die haupts\"achlich in einem Zyklus abgearbeitet werden.
+Außerdem werden bei den diversen Serien noch Sleep-Modi und andere Konzepte angeboten, die das Low-power Schema noch weiter unterstützen.
 
 \subsection{W\"unsche und gute Features}
 Folgende zwei Punkte finde ich besonders positiv:
@@ -43,8 +45,8 @@ Ich gehe von folgenden Vorbedingungen aus:
 
 \begin{lstlisting}[caption=AVR Code]
 subroutine:
-ld r28,"Adresse mit zu verwendenden Arraydaten"
-ld r29,"Adresse mit zu verwendenden Arraydaten"
+mov r28,"Adresse mit zu verwendenden Arraydaten"
+mov r29,"Adresse mit zu verwendenden Arraydaten"
 
 adiw r25:r24,1
 mov  r10,r24