2 Fri Dec 17 10:10:33 2010
3 Quartus II Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition
12 4. Parallel Compilation
13 5. Incremental Compilation Preservation Summary
14 6. Incremental Compilation Partition Settings
15 7. Incremental Compilation Placement Preservation
17 9. Fitter Resource Usage Summary
18 10. Fitter Partition Statistics
23 15. Output Pin Default Load For Reported TCO
24 16. Fitter Resource Utilization by Entity
25 17. Delay Chain Summary
26 18. Pad To Core Delay Chain Fanout
28 20. Global & Other Fast Signals
29 21. Non-Global High Fan-Out Signals
30 22. Fitter RAM Summary
31 23. Interconnect Usage Summary
32 24. LAB Logic Elements
34 26. LAB Signals Sourced
35 27. LAB Signals Sourced Out
36 28. LAB Distinct Inputs
37 29. Fitter Device Options
38 30. Estimated Delay Added for Hold Timing Summary
39 31. Estimated Delay Added for Hold Timing Details
47 Copyright (C) 1991-2010 Altera Corporation
48 Your use of Altera Corporation's design tools, logic functions
49 and other software and tools, and its AMPP partner logic
50 functions, and any output files from any of the foregoing
51 (including device programming or simulation files), and any
52 associated documentation or information are expressly subject
53 to the terms and conditions of the Altera Program License
54 Subscription Agreement, Altera MegaCore Function License
55 Agreement, or other applicable license agreement, including,
56 without limitation, that your use is for the sole purpose of
57 programming logic devices manufactured by Altera and sold by
58 Altera or its authorized distributors. Please refer to the
59 applicable agreement for further details.
63 +-----------------------------------------------------------------------+
65 +-----------------------+-----------------------------------------------+
66 ; Fitter Status ; Successful - Fri Dec 17 10:10:33 2010 ;
67 ; Quartus II Version ; 10.0 Build 262 08/18/2010 SP 1 SJ Web Edition ;
68 ; Revision Name ; dt ;
69 ; Top-level Entity Name ; core_top ;
71 ; Device ; EP1C12Q240C8 ;
72 ; Timing Models ; Final ;
73 ; Total logic elements ; 1,056 / 12,060 ( 9 % ) ;
74 ; Total pins ; 3 / 173 ( 2 % ) ;
75 ; Total virtual pins ; 0 ;
76 ; Total memory bits ; 512 / 239,616 ( < 1 % ) ;
77 ; Total PLLs ; 0 / 2 ( 0 % ) ;
78 +-----------------------+-----------------------------------------------+
81 +----------------------------------------------------------------------------------------------------------------------------------------------+
83 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
84 ; Option ; Setting ; Default Value ;
85 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
86 ; Device ; EP1C12Q240C8 ; ;
87 ; Fit Attempts to Skip ; 0 ; 0.0 ;
88 ; Device I/O Standard ; 3.3-V LVCMOS ; ;
89 ; Use smart compilation ; Off ; Off ;
90 ; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On ; On ;
91 ; Enable compact report table ; Off ; Off ;
92 ; Use TimeQuest Timing Analyzer ; Off ; Off ;
93 ; Router Timing Optimization Level ; Normal ; Normal ;
94 ; Placement Effort Multiplier ; 1.0 ; 1.0 ;
95 ; Router Effort Multiplier ; 1.0 ; 1.0 ;
96 ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
97 ; Optimize Multi-Corner Timing ; Off ; Off ;
98 ; Optimize Timing ; Normal compilation ; Normal compilation ;
99 ; Optimize Timing for ECOs ; Off ; Off ;
100 ; Regenerate full fit report during ECO compiles ; Off ; Off ;
101 ; Optimize IOC Register Placement for Timing ; Normal ; Normal ;
102 ; Limit to One Fitting Attempt ; Off ; Off ;
103 ; Final Placement Optimizations ; Automatically ; Automatically ;
104 ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
105 ; Fitter Initial Placement Seed ; 1 ; 1 ;
106 ; Slow Slew Rate ; Off ; Off ;
107 ; PCI I/O ; Off ; Off ;
108 ; Weak Pull-Up Resistor ; Off ; Off ;
109 ; Enable Bus-Hold Circuitry ; Off ; Off ;
110 ; Auto Global Memory Control Signals ; Off ; Off ;
111 ; Auto Packed Registers ; Auto ; Auto ;
112 ; Auto Delay Chains ; On ; On ;
113 ; Auto Merge PLLs ; On ; On ;
114 ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
115 ; Perform Register Duplication for Performance ; Off ; Off ;
116 ; Perform Register Retiming for Performance ; Off ; Off ;
117 ; Perform Asynchronous Signal Pipelining ; Off ; Off ;
118 ; Fitter Effort ; Auto Fit ; Auto Fit ;
119 ; Physical Synthesis Effort Level ; Normal ; Normal ;
120 ; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
121 ; Auto Register Duplication ; Auto ; Auto ;
122 ; Auto Global Clock ; On ; On ;
123 ; Auto Global Register Control Signals ; On ; On ;
124 ; Stop After Congestion Map Generation ; Off ; Off ;
125 ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
126 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
129 Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
130 +-------------------------------------+
131 ; Parallel Compilation ;
132 +----------------------------+--------+
133 ; Processors ; Number ;
134 +----------------------------+--------+
135 ; Number detected on machine ; 2 ;
136 ; Maximum allowed ; 1 ;
137 +----------------------------+--------+
140 +----------------------------------------------+
141 ; Incremental Compilation Preservation Summary ;
142 +---------------------+------------------------+
144 +---------------------+------------------------+
145 ; Placement (by node) ; ;
146 ; -- Requested ; 0 / 1125 ( 0.00 % ) ;
147 ; -- Achieved ; 0 / 1125 ( 0.00 % ) ;
149 ; Routing (by net) ; ;
150 ; -- Requested ; 0 / 0 ( 0.00 % ) ;
151 ; -- Achieved ; 0 / 0 ( 0.00 % ) ;
152 +---------------------+------------------------+
155 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
156 ; Incremental Compilation Partition Settings ;
157 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
158 ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
159 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
160 ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
161 ; hard_block:auto_generated_inst ; Auto-generated ; Source File ; N/A ; Source File ; N/A ; hard_block:auto_generated_inst ;
162 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
165 +------------------------------------------------------------------------------------------------------------+
166 ; Incremental Compilation Placement Preservation ;
167 +--------------------------------+---------+-------------------+-------------------------+-------------------+
168 ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
169 +--------------------------------+---------+-------------------+-------------------------+-------------------+
170 ; Top ; 1123 ; 0 ; N/A ; Source File ;
171 ; hard_block:auto_generated_inst ; 2 ; 0 ; N/A ; Source File ;
172 +--------------------------------+---------+-------------------+-------------------------+-------------------+
178 The pin-out file can be found in /homes/c0726283/calu/dt/dt.pin.
181 +-----------------------------------------------------------------------------------------------+
182 ; Fitter Resource Usage Summary ;
183 +---------------------------------------------+-------------------------------------------------+
185 +---------------------------------------------+-------------------------------------------------+
186 ; Total logic elements ; 1,056 / 12,060 ( 9 % ) ;
187 ; -- Combinational with no register ; 841 ;
188 ; -- Register only ; 0 ;
189 ; -- Combinational with a register ; 215 ;
191 ; Logic element usage by number of LUT inputs ; ;
192 ; -- 4 input functions ; 467 ;
193 ; -- 3 input functions ; 447 ;
194 ; -- 2 input functions ; 123 ;
195 ; -- 1 input functions ; 18 ;
196 ; -- 0 input functions ; 1 ;
198 ; Logic elements by mode ; ;
199 ; -- normal mode ; 850 ;
200 ; -- arithmetic mode ; 206 ;
201 ; -- qfbk mode ; 77 ;
202 ; -- register cascade mode ; 0 ;
203 ; -- synchronous clear/load mode ; 84 ;
204 ; -- asynchronous clear/load mode ; 202 ;
206 ; Total registers ; 215 / 12,567 ( 2 % ) ;
207 ; Total LABs ; 114 / 1,206 ( 9 % ) ;
208 ; Logic elements in carry chains ; 214 ;
209 ; User inserted logic elements ; 0 ;
211 ; I/O pins ; 3 / 173 ( 2 % ) ;
212 ; -- Clock pins ; 1 / 2 ( 50 % ) ;
213 ; Global signals ; 2 ;
214 ; M4Ks ; 2 / 52 ( 4 % ) ;
215 ; Total memory bits ; 512 / 239,616 ( < 1 % ) ;
216 ; Total RAM block bits ; 9,216 / 239,616 ( 4 % ) ;
217 ; PLLs ; 0 / 2 ( 0 % ) ;
218 ; Global clocks ; 2 / 8 ( 25 % ) ;
219 ; JTAGs ; 0 / 1 ( 0 % ) ;
220 ; ASMI Blocks ; 0 / 1 ( 0 % ) ;
221 ; CRC blocks ; 0 / 1 ( 0 % ) ;
222 ; Average interconnect usage (total/H/V) ; 5% / 5% / 5% ;
223 ; Peak interconnect usage (total/H/V) ; 31% / 32% / 30% ;
224 ; Maximum fan-out node ; sys_clk ;
225 ; Maximum fan-out ; 217 ;
226 ; Highest non-global fan-out signal ; execute_stage:exec_st|alu:alu_inst|Selector76~0 ;
227 ; Highest non-global fan-out ; 115 ;
228 ; Total fan-out ; 4170 ;
229 ; Average fan-out ; 3.92 ;
230 +---------------------------------------------+-------------------------------------------------+
233 +---------------------------------------------------------------------------------------------------+
234 ; Fitter Partition Statistics ;
235 +---------------------------------------------+--------------------+--------------------------------+
236 ; Statistic ; Top ; hard_block:auto_generated_inst ;
237 +---------------------------------------------+--------------------+--------------------------------+
238 ; Difficulty Clustering Region ; Low ; Low ;
240 ; Total logic elements ; 1056 ; 0 ;
241 ; -- Combinational with no register ; 841 ; 0 ;
242 ; -- Register only ; 0 ; 0 ;
243 ; -- Combinational with a register ; 215 ; 0 ;
245 ; Logic element usage by number of LUT inputs ; ; ;
246 ; -- 4 input functions ; 0 ; 0 ;
247 ; -- 3 input functions ; 0 ; 0 ;
248 ; -- 2 input functions ; 0 ; 0 ;
249 ; -- 1 input functions ; 0 ; 0 ;
250 ; -- 0 input functions ; 0 ; 0 ;
252 ; Logic elements by mode ; ; ;
253 ; -- normal mode ; 0 ; 0 ;
254 ; -- arithmetic mode ; 0 ; 0 ;
255 ; -- qfbk mode ; 0 ; 0 ;
256 ; -- register cascade mode ; 0 ; 0 ;
257 ; -- synchronous clear/load mode ; 0 ; 0 ;
258 ; -- asynchronous clear/load mode ; 0 ; 0 ;
260 ; Total registers ; 215 / 6030 ( 3 % ) ; 0 / 6030 ( 0 % ) ;
261 ; Virtual pins ; 0 ; 0 ;
263 ; DSP block 9-bit elements ; 0 ; 0 ;
264 ; Total memory bits ; 512 ; 0 ;
265 ; Total RAM block bits ; 9216 ; 0 ;
266 ; M4K ; 2 / 52 ( 3 % ) ; 0 / 52 ( 0 % ) ;
269 ; -- Input Connections ; 0 ; 0 ;
270 ; -- Registered Input Connections ; 0 ; 0 ;
271 ; -- Output Connections ; 0 ; 0 ;
272 ; -- Registered Output Connections ; 0 ; 0 ;
274 ; Internal Connections ; ; ;
275 ; -- Total Connections ; 4343 ; 0 ;
276 ; -- Registered Connections ; 813 ; 0 ;
278 ; External Connections ; ; ;
280 ; -- hard_block:auto_generated_inst ; 0 ; 0 ;
282 ; Partition Interface ; ; ;
283 ; -- Input Ports ; 2 ; 0 ;
284 ; -- Output Ports ; 1 ; 0 ;
285 ; -- Bidir Ports ; 0 ; 0 ;
287 ; Registered Ports ; ; ;
288 ; -- Registered Input Ports ; 0 ; 0 ;
289 ; -- Registered Output Ports ; 0 ; 0 ;
291 ; Port Connectivity ; ; ;
292 ; -- Input Ports driven by GND ; 0 ; 0 ;
293 ; -- Output Ports driven by GND ; 0 ; 0 ;
294 ; -- Input Ports driven by VCC ; 0 ; 0 ;
295 ; -- Output Ports driven by VCC ; 0 ; 0 ;
296 ; -- Input Ports with no Source ; 0 ; 0 ;
297 ; -- Output Ports with no Source ; 0 ; 0 ;
298 ; -- Input Ports with no Fanout ; 0 ; 0 ;
299 ; -- Output Ports with no Fanout ; 0 ; 0 ;
300 +---------------------------------------------+--------------------+--------------------------------+
303 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
305 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
306 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
307 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
308 ; sys_clk ; 152 ; 3 ; 53 ; 15 ; 2 ; 217 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVCMOS ; Off ; User ;
309 ; sys_res ; 42 ; 1 ; 0 ; 6 ; 0 ; 205 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVCMOS ; Off ; User ;
310 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
313 +--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
315 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
316 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
317 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
318 ; bus_tx ; 166 ; 3 ; 53 ; 22 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVCMOS ; 12mA ; Off ; User ; 10 pF ; - ; - ;
319 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
322 +----------------------------------------------------------+
324 +----------+----------------+---------------+--------------+
325 ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
326 +----------+----------------+---------------+--------------+
327 ; 1 ; 3 / 44 ( 7 % ) ; 3.3V ; -- ;
328 ; 2 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
329 ; 3 ; 2 / 45 ( 4 % ) ; 3.3V ; -- ;
330 ; 4 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
331 +----------+----------------+---------------+--------------+
334 +------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
336 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
337 ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
338 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
339 ; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
340 ; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
341 ; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
342 ; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
343 ; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
344 ; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
345 ; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
346 ; 8 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
347 ; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
348 ; 10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
349 ; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
350 ; 12 ; 9 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
351 ; 13 ; 10 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
352 ; 14 ; 11 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
353 ; 15 ; 12 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
354 ; 16 ; 13 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
355 ; 17 ; 14 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
356 ; 18 ; 15 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
357 ; 19 ; 16 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
358 ; 20 ; 17 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
359 ; 21 ; 18 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
360 ; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
361 ; 23 ; 28 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
362 ; 24 ; 29 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVCMOS ; ; Row I/O ; N ; no ; On ;
363 ; 25 ; 30 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
364 ; 26 ; 31 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
365 ; 27 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
366 ; 28 ; 32 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
367 ; 29 ; 33 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
368 ; 30 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
369 ; 31 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
370 ; 32 ; 34 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
371 ; 33 ; 35 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
372 ; 34 ; 36 ; 1 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
373 ; 35 ; 37 ; 1 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
374 ; 36 ; 38 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ; -- ; -- ;
375 ; 37 ; 39 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVCMOS ; ; Row I/O ; N ; no ; On ;
376 ; 38 ; 40 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
377 ; 39 ; 41 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
378 ; 40 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
379 ; 41 ; 52 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
380 ; 42 ; 53 ; 1 ; sys_res ; input ; 3.3-V LVCMOS ; ; Row I/O ; Y ; no ; Off ;
381 ; 43 ; 54 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
382 ; 44 ; 55 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
383 ; 45 ; 56 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
384 ; 46 ; 57 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
385 ; 47 ; 58 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
386 ; 48 ; 59 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
387 ; 49 ; 60 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
388 ; 50 ; 61 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
389 ; 51 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
390 ; 52 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
391 ; 53 ; 62 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
392 ; 54 ; 63 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
393 ; 55 ; 64 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
394 ; 56 ; 65 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
395 ; 57 ; 66 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
396 ; 58 ; 67 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
397 ; 59 ; 68 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
398 ; 60 ; 69 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
399 ; 61 ; 70 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
400 ; 62 ; 71 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
401 ; 63 ; 72 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
402 ; 64 ; 73 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
403 ; 65 ; 74 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
404 ; 66 ; 75 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
405 ; 67 ; 76 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
406 ; 68 ; 77 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
407 ; 69 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
408 ; 70 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
409 ; 71 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
410 ; 72 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
411 ; 73 ; 78 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
412 ; 74 ; 79 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
413 ; 75 ; 80 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
414 ; 76 ; 81 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
415 ; 77 ; 82 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
416 ; 78 ; 83 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
417 ; 79 ; 84 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
418 ; 80 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
419 ; 81 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
420 ; 82 ; 86 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
421 ; 83 ; 87 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
422 ; 84 ; 88 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
423 ; 85 ; 89 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
424 ; 86 ; 90 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
425 ; 87 ; 91 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
426 ; 88 ; 92 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
427 ; 89 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
428 ; 90 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
429 ; 91 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
430 ; 92 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
431 ; 93 ; 100 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
432 ; 94 ; 103 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
433 ; 95 ; 104 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
434 ; 96 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
435 ; 97 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
436 ; 98 ; 106 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
437 ; 99 ; 107 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
438 ; 100 ; 108 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
439 ; 101 ; 109 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
440 ; 102 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
441 ; 103 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
442 ; 104 ; 118 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
443 ; 105 ; 119 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
444 ; 106 ; 120 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
445 ; 107 ; 121 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
446 ; 108 ; 122 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
447 ; 109 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
448 ; 110 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
449 ; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
450 ; 112 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
451 ; 113 ; 123 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
452 ; 114 ; 124 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
453 ; 115 ; 125 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
454 ; 116 ; 126 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
455 ; 117 ; 127 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
456 ; 118 ; 128 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
457 ; 119 ; 129 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
458 ; 120 ; 130 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
459 ; 121 ; 131 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
460 ; 122 ; 132 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
461 ; 123 ; 133 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
462 ; 124 ; 134 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
463 ; 125 ; 135 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
464 ; 126 ; 136 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
465 ; 127 ; 137 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
466 ; 128 ; 138 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
467 ; 129 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
468 ; 130 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
469 ; 131 ; 139 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
470 ; 132 ; 140 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
471 ; 133 ; 141 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
472 ; 134 ; 142 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
473 ; 135 ; 143 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
474 ; 136 ; 144 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
475 ; 137 ; 145 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
476 ; 138 ; 146 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
477 ; 139 ; 147 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
478 ; 140 ; 148 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
479 ; 141 ; 149 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
480 ; 142 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
481 ; 143 ; 160 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
482 ; 144 ; 161 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
483 ; 145 ; 162 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
484 ; 146 ; 163 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
485 ; 147 ; 164 ; 3 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
486 ; 148 ; 165 ; 3 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
487 ; 149 ; 166 ; 3 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
488 ; 150 ; ; ; GNDG_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
489 ; 151 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
490 ; 152 ; 167 ; 3 ; sys_clk ; input ; 3.3-V LVCMOS ; ; Row I/O ; Y ; no ; Off ;
491 ; 153 ; 168 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
492 ; 154 ; ; ; VCCA_PLL2 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
493 ; 155 ; 169 ; 3 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
494 ; 156 ; 170 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
495 ; 157 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
496 ; 158 ; 180 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
497 ; 159 ; 181 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
498 ; 160 ; 182 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
499 ; 161 ; 183 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
500 ; 162 ; 184 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
501 ; 163 ; 185 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
502 ; 164 ; 186 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
503 ; 165 ; 187 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
504 ; 166 ; 188 ; 3 ; bus_tx ; output ; 3.3-V LVCMOS ; ; Row I/O ; Y ; no ; Off ;
505 ; 167 ; 189 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
506 ; 168 ; 190 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
507 ; 169 ; 191 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
508 ; 170 ; 192 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
509 ; 171 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
510 ; 172 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
511 ; 173 ; 193 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
512 ; 174 ; 194 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
513 ; 175 ; 195 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
514 ; 176 ; 196 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
515 ; 177 ; 197 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
516 ; 178 ; 198 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
517 ; 179 ; 199 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
518 ; 180 ; 200 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
519 ; 181 ; 201 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
520 ; 182 ; 202 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
521 ; 183 ; 203 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
522 ; 184 ; 204 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
523 ; 185 ; 205 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
524 ; 186 ; 206 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
525 ; 187 ; 207 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
526 ; 188 ; 208 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
527 ; 189 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
528 ; 190 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
529 ; 191 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
530 ; 192 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
531 ; 193 ; 209 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
532 ; 194 ; 210 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
533 ; 195 ; 211 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
534 ; 196 ; 212 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
535 ; 197 ; 213 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
536 ; 198 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
537 ; 199 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
538 ; 200 ; 222 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
539 ; 201 ; 223 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
540 ; 202 ; 224 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
541 ; 203 ; 225 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
542 ; 204 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
543 ; 205 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
544 ; 206 ; 227 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
545 ; 207 ; 228 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
546 ; 208 ; 231 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
547 ; 209 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
548 ; 210 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
549 ; 211 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
550 ; 212 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
551 ; 213 ; 239 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
552 ; 214 ; 240 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
553 ; 215 ; 241 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
554 ; 216 ; 242 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
555 ; 217 ; 243 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
556 ; 218 ; 244 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
557 ; 219 ; 245 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
558 ; 220 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
559 ; 221 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
560 ; 222 ; 247 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
561 ; 223 ; 248 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
562 ; 224 ; 249 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
563 ; 225 ; 250 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
564 ; 226 ; 251 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
565 ; 227 ; 252 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
566 ; 228 ; 253 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
567 ; 229 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
568 ; 230 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
569 ; 231 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
570 ; 232 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
571 ; 233 ; 254 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
572 ; 234 ; 255 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
573 ; 235 ; 256 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
574 ; 236 ; 257 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
575 ; 237 ; 258 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
576 ; 238 ; 259 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
577 ; 239 ; 260 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
578 ; 240 ; 261 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
579 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
580 Note: Pin directions (input, output or bidir) are based on device operating in user mode.
583 +------------------------------------------------------------------+
584 ; Output Pin Default Load For Reported TCO ;
585 +---------------------+-------+------------------------------------+
586 ; I/O Standard ; Load ; Termination Resistance ;
587 +---------------------+-------+------------------------------------+
588 ; 3.3-V LVTTL ; 10 pF ; Not Available ;
589 ; 3.3-V LVCMOS ; 10 pF ; Not Available ;
590 ; 2.5 V ; 10 pF ; Not Available ;
591 ; 1.8 V ; 10 pF ; Not Available ;
592 ; 1.5 V ; 10 pF ; Not Available ;
593 ; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
594 ; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
595 ; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
596 ; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
597 ; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
598 ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
599 ; LVDS ; 4 pF ; 100 Ohm (Differential) ;
600 ; RSDS ; 10 pF ; 100 Ohm (Differential) ;
601 +---------------------+-------+------------------------------------+
602 Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
605 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
606 ; Fitter Resource Utilization by Entity ;
607 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
608 ; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
609 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
610 ; |core_top ; 1056 (1) ; 215 ; 512 ; 2 ; 3 ; 0 ; 841 (1) ; 0 (0) ; 215 (0) ; 214 (0) ; 77 (0) ; |core_top ; ;
611 ; |decode_stage:decode_st| ; 103 (96) ; 72 ; 512 ; 2 ; 0 ; 0 ; 31 (24) ; 0 (0) ; 72 (72) ; 11 (11) ; 5 (5) ; |core_top|decode_stage:decode_st ; ;
612 ; |decoder:decoder_inst| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|decoder:decoder_inst ; ;
613 ; |r2_w_ram:register_ram| ; 0 (0) ; 0 ; 512 ; 2 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram ; ;
614 ; |altsyncram:ram_rtl_0| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0 ; ;
615 ; |altsyncram_emk1:auto_generated| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated ; ;
616 ; |altsyncram:ram_rtl_1| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1 ; ;
617 ; |altsyncram_emk1:auto_generated| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1|altsyncram_emk1:auto_generated ; ;
618 ; |execute_stage:exec_st| ; 755 (145) ; 67 ; 0 ; 0 ; 0 ; 0 ; 688 (109) ; 0 (0) ; 67 (36) ; 171 (0) ; 71 (40) ; |core_top|execute_stage:exec_st ; ;
619 ; |alu:alu_inst| ; 545 (224) ; 0 ; 0 ; 0 ; 0 ; 0 ; 545 (224) ; 0 (0) ; 0 (0) ; 141 (43) ; 31 (31) ; |core_top|execute_stage:exec_st|alu:alu_inst ; ;
620 ; |exec_op:add_inst| ; 100 (100) ; 0 ; 0 ; 0 ; 0 ; 0 ; 100 (100) ; 0 (0) ; 0 (0) ; 98 (98) ; 0 (0) ; |core_top|execute_stage:exec_st|alu:alu_inst|exec_op:add_inst ; ;
621 ; |exec_op:or_inst| ; 13 (13) ; 0 ; 0 ; 0 ; 0 ; 0 ; 13 (13) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|execute_stage:exec_st|alu:alu_inst|exec_op:or_inst ; ;
622 ; |exec_op:shift_inst| ; 208 (208) ; 0 ; 0 ; 0 ; 0 ; 0 ; 208 (208) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|execute_stage:exec_st|alu:alu_inst|exec_op:shift_inst ; ;
623 ; |extension_gpm:gpmp_inst| ; 65 (65) ; 31 ; 0 ; 0 ; 0 ; 0 ; 34 (34) ; 0 (0) ; 31 (31) ; 30 (30) ; 0 (0) ; |core_top|execute_stage:exec_st|extension_gpm:gpmp_inst ; ;
624 ; |fetch_stage:fetch_st| ; 33 (24) ; 17 ; 0 ; 0 ; 0 ; 0 ; 16 (13) ; 0 (0) ; 17 (11) ; 0 (0) ; 0 (0) ; |core_top|fetch_stage:fetch_st ; ;
625 ; |r_w_ram:instruction_ram| ; 9 (9) ; 6 ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 6 (6) ; 0 (0) ; 0 (0) ; |core_top|fetch_stage:fetch_st|r_w_ram:instruction_ram ; ;
626 ; |writeback_stage:writeback_st| ; 164 (52) ; 59 ; 0 ; 0 ; 0 ; 0 ; 105 (48) ; 0 (0) ; 59 (4) ; 32 (0) ; 1 (1) ; |core_top|writeback_stage:writeback_st ; ;
627 ; |extension_uart:uart| ; 106 (12) ; 49 ; 0 ; 0 ; 0 ; 0 ; 57 (2) ; 0 (0) ; 49 (10) ; 32 (0) ; 0 (0) ; |core_top|writeback_stage:writeback_st|extension_uart:uart ; ;
628 ; |rs232_tx:rs232_tx_inst| ; 94 (94) ; 39 ; 0 ; 0 ; 0 ; 0 ; 55 (55) ; 0 (0) ; 39 (39) ; 32 (32) ; 0 (0) ; |core_top|writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst ; ;
629 ; |r_w_ram:data_ram| ; 6 (6) ; 6 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; 0 (0) ; |core_top|writeback_stage:writeback_st|r_w_ram:data_ram ; ;
630 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
631 Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
634 +----------------------------------------------------------------------------------+
635 ; Delay Chain Summary ;
636 +---------+----------+---------------+---------------+-----------------------+-----+
637 ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
638 +---------+----------+---------------+---------------+-----------------------+-----+
639 ; bus_tx ; Output ; -- ; -- ; -- ; -- ;
640 ; sys_clk ; Input ; OFF ; OFF ; -- ; -- ;
641 ; sys_res ; Input ; OFF ; ON ; -- ; -- ;
642 +---------+----------+---------------+---------------+-----------------------+-----+
645 +---------------------------------------------------------------------------------------------------------------------------+
646 ; Pad To Core Delay Chain Fanout ;
647 +---------------------------------------------------------------------------------------------+-------------------+---------+
648 ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
649 +---------------------------------------------------------------------------------------------+-------------------+---------+
652 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[1] ; 0 ; OFF ;
653 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[2] ; 0 ; OFF ;
654 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[3] ; 0 ; OFF ;
655 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[4] ; 0 ; OFF ;
656 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[5] ; 0 ; OFF ;
657 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[6] ; 0 ; OFF ;
658 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[0] ; 0 ; OFF ;
659 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[1] ; 0 ; OFF ;
660 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[2] ; 0 ; OFF ;
661 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[3] ; 0 ; OFF ;
662 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|idle_sig ; 0 ; OFF ;
663 ; - execute_stage:exec_st|reg.result[3] ; 0 ; OFF ;
664 ; - execute_stage:exec_st|reg.result[4] ; 0 ; OFF ;
665 ; - execute_stage:exec_st|reg.result[6] ; 0 ; OFF ;
666 ; - execute_stage:exec_st|reg.result[29] ; 0 ; OFF ;
667 ; - execute_stage:exec_st|reg.result[30] ; 0 ; OFF ;
668 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7] ; 0 ; OFF ;
669 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|bus_tx_int ; 0 ; OFF ;
670 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|state ; 0 ; OFF ;
671 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[31] ; 0 ; OFF ;
672 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[30] ; 0 ; OFF ;
673 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[29] ; 0 ; OFF ;
674 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[28] ; 0 ; OFF ;
675 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[27] ; 0 ; OFF ;
676 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[26] ; 0 ; OFF ;
677 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[25] ; 0 ; OFF ;
678 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[24] ; 0 ; OFF ;
679 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[23] ; 0 ; OFF ;
680 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[22] ; 0 ; OFF ;
681 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[21] ; 0 ; OFF ;
682 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[20] ; 0 ; OFF ;
683 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[19] ; 0 ; OFF ;
684 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[18] ; 0 ; OFF ;
685 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[17] ; 0 ; OFF ;
686 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[16] ; 0 ; OFF ;
687 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[15] ; 0 ; OFF ;
688 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[14] ; 0 ; OFF ;
689 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[13] ; 0 ; OFF ;
690 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[12] ; 0 ; OFF ;
691 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[11] ; 0 ; OFF ;
692 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[10] ; 0 ; OFF ;
693 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[9] ; 0 ; OFF ;
694 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[8] ; 0 ; OFF ;
695 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[7] ; 0 ; OFF ;
696 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[6] ; 0 ; OFF ;
697 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[5] ; 0 ; OFF ;
698 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[4] ; 0 ; OFF ;
699 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[3] ; 0 ; OFF ;
700 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[2] ; 0 ; OFF ;
701 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[1] ; 0 ; OFF ;
702 ; - writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|baud_cnt[0] ; 0 ; OFF ;
703 ; - decode_stage:decode_st|rtw_rec.rtw_reg2 ; 0 ; OFF ;
704 ; - execute_stage:exec_st|reg.wr_en ; 0 ; OFF ;
705 ; - writeback_stage:writeback_st|wb_reg.dmem_en ; 0 ; OFF ;
706 ; - execute_stage:exec_st|reg.alu_jump ; 0 ; OFF ;
707 ; - execute_stage:exec_st|reg.result[2] ; 0 ; OFF ;
708 ; - decode_stage:decode_st|dec_op_inst.op_group.JMP_ST_OP ; 0 ; OFF ;
709 ; - writeback_stage:writeback_st|wb_reg.address[1] ; 0 ; OFF ;
710 ; - writeback_stage:writeback_st|wb_reg.address[0] ; 0 ; OFF ;
711 ; - decode_stage:decode_st|dec_op_inst.op_detail[3] ; 0 ; OFF ;
712 ; - decode_stage:decode_st|dec_op_inst.op_group.LDST_OP ; 0 ; OFF ;
713 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][1] ; 0 ; OFF ;
714 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][7] ; 0 ; OFF ;
715 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][2] ; 0 ; OFF ;
716 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][3] ; 0 ; OFF ;
717 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][4] ; 0 ; OFF ;
718 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][5] ; 0 ; OFF ;
719 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][6] ; 0 ; OFF ;
720 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][8] ; 0 ; OFF ;
721 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][9] ; 0 ; OFF ;
722 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][10] ; 0 ; OFF ;
723 ; - execute_stage:exec_st|reg.brpr ; 0 ; OFF ;
724 ; - decode_stage:decode_st|dec_op_inst.condition[0] ; 0 ; OFF ;
725 ; - execute_stage:exec_st|alu:alu_inst|\calc:cond_met~0 ; 1 ; ON ;
726 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][0] ; 0 ; OFF ;
727 ; - decode_stage:decode_st|rtw_rec.immediate[3] ; 0 ; OFF ;
728 ; - execute_stage:exec_st|reg.result[1] ; 0 ; OFF ;
729 ; - writeback_stage:writeback_st|extension_uart:uart|w1_st_co[0] ; 0 ; OFF ;
730 ; - decode_stage:decode_st|rtw_rec.immediate[0] ; 0 ; OFF ;
731 ; - execute_stage:exec_st|reg.result[0] ; 0 ; OFF ;
732 ; - execute_stage:exec_st|reg.result[5] ; 0 ; OFF ;
733 ; - execute_stage:exec_st|reg.result[7] ; 0 ; OFF ;
734 ; - decode_stage:decode_st|dec_op_inst.daddr[0] ; 0 ; OFF ;
735 ; - decode_stage:decode_st|dec_op_inst.op_group.SHIFT_OP ; 0 ; OFF ;
736 ; - decode_stage:decode_st|rtw_rec.rtw_reg1 ; 0 ; OFF ;
737 ; - execute_stage:exec_st|reg.result[9] ; 0 ; OFF ;
738 ; - execute_stage:exec_st|reg.result[8] ; 0 ; OFF ;
739 ; - execute_stage:exec_st|reg.result[17] ; 0 ; OFF ;
740 ; - execute_stage:exec_st|reg.result[15] ; 0 ; OFF ;
741 ; - execute_stage:exec_st|reg.result[16] ; 0 ; OFF ;
742 ; - execute_stage:exec_st|reg.result[14] ; 0 ; OFF ;
743 ; - execute_stage:exec_st|reg.result[13] ; 0 ; OFF ;
744 ; - execute_stage:exec_st|reg.result[11] ; 0 ; OFF ;
745 ; - execute_stage:exec_st|reg.result[12] ; 0 ; OFF ;
746 ; - execute_stage:exec_st|reg.result[10] ; 0 ; OFF ;
747 ; - decode_stage:decode_st|dec_op_inst.brpr ; 0 ; OFF ;
748 ; - decode_stage:decode_st|dec_op_inst.op_group.OR_OP ; 0 ; OFF ;
749 ; - decode_stage:decode_st|dec_op_inst.displacement[3] ; 0 ; OFF ;
750 ; - decode_stage:decode_st|dec_op_inst.displacement[9] ; 0 ; OFF ;
751 ; - decode_stage:decode_st|dec_op_inst.displacement[6] ; 0 ; OFF ;
752 ; - execute_stage:exec_st|reg.result[21] ; 0 ; OFF ;
753 ; - execute_stage:exec_st|reg.result[22] ; 0 ; OFF ;
754 ; - execute_stage:exec_st|reg.result[23] ; 0 ; OFF ;
755 ; - execute_stage:exec_st|reg.result[24] ; 0 ; OFF ;
756 ; - execute_stage:exec_st|reg.result[25] ; 0 ; OFF ;
757 ; - execute_stage:exec_st|reg.result[26] ; 0 ; OFF ;
758 ; - execute_stage:exec_st|reg.result[27] ; 0 ; OFF ;
759 ; - execute_stage:exec_st|reg.result[28] ; 0 ; OFF ;
760 ; - execute_stage:exec_st|reg.result[31] ; 0 ; OFF ;
761 ; - execute_stage:exec_st|reg.result[18] ; 0 ; OFF ;
762 ; - execute_stage:exec_st|reg.result[20] ; 0 ; OFF ;
763 ; - execute_stage:exec_st|reg.result[19] ; 0 ; OFF ;
764 ; - decode_stage:decode_st|dec_op_inst.op_group.ADDSUB_OP ; 0 ; OFF ;
765 ; - fetch_stage:fetch_st|instr_r_addr_nxt[3]~3 ; 1 ; ON ;
766 ; - decode_stage:decode_st|dec_op_inst.op_detail[2] ; 0 ; OFF ;
767 ; - decode_stage:decode_st|rtw_rec.immediate[12] ; 0 ; OFF ;
768 ; - decode_stage:decode_st|dec_op_inst.displacement[1] ; 0 ; OFF ;
769 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.status.carry ; 0 ; OFF ;
770 ; - decode_stage:decode_st|dec_op_inst.op_detail[4] ; 0 ; OFF ;
771 ; - decode_stage:decode_st|dec_op_inst.saddr1[0] ; 0 ; OFF ;
772 ; - writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[0] ; 0 ; OFF ;
773 ; - writeback_stage:writeback_st|extension_uart:uart|new_tx_data ; 1 ; ON ;
774 ; - decode_stage:decode_st|rtw_rec.immediate[6] ; 0 ; OFF ;
775 ; - decode_stage:decode_st|rtw_rec.immediate[2] ; 0 ; OFF ;
776 ; - decode_stage:decode_st|rtw_rec.immediate[4] ; 0 ; OFF ;
777 ; - decode_stage:decode_st|rtw_rec.immediate[14] ; 0 ; OFF ;
778 ; - decode_stage:decode_st|rtw_rec.imm_set ; 0 ; OFF ;
779 ; - writeback_stage:writeback_st|wb_reg.dmem_write_en ; 0 ; OFF ;
780 ; - decode_stage:decode_st|dec_op_inst.saddr2[2] ; 0 ; OFF ;
781 ; - decode_stage:decode_st|rtw_rec.rtw_reg[0] ; 0 ; OFF ;
782 ; - decode_stage:decode_st|rtw_rec.rtw_reg[1] ; 0 ; OFF ;
783 ; - decode_stage:decode_st|rtw_rec.rtw_reg[2] ; 0 ; OFF ;
784 ; - decode_stage:decode_st|rtw_rec.rtw_reg[3] ; 0 ; OFF ;
785 ; - decode_stage:decode_st|rtw_rec.rtw_reg[4] ; 0 ; OFF ;
786 ; - decode_stage:decode_st|rtw_rec.rtw_reg[5] ; 0 ; OFF ;
787 ; - decode_stage:decode_st|rtw_rec.rtw_reg[6] ; 0 ; OFF ;
788 ; - decode_stage:decode_st|rtw_rec.rtw_reg[7] ; 0 ; OFF ;
789 ; - decode_stage:decode_st|rtw_rec.rtw_reg[8] ; 0 ; OFF ;
790 ; - decode_stage:decode_st|rtw_rec.rtw_reg[9] ; 0 ; OFF ;
791 ; - execute_stage:exec_st|reg.res_addr[2] ; 0 ; OFF ;
792 ; - decode_stage:decode_st|rtw_rec.rtw_reg[10] ; 0 ; OFF ;
793 ; - decode_stage:decode_st|dec_op_inst.op_group.JMP_OP ; 0 ; OFF ;
794 ; - decode_stage:decode_st|rtw_rec.rtw_reg[11] ; 0 ; OFF ;
795 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[0] ; 0 ; OFF ;
796 ; - decode_stage:decode_st|rtw_rec.rtw_reg[12] ; 0 ; OFF ;
797 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[1] ; 0 ; OFF ;
798 ; - decode_stage:decode_st|rtw_rec.rtw_reg[13] ; 0 ; OFF ;
799 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[2] ; 0 ; OFF ;
800 ; - decode_stage:decode_st|rtw_rec.rtw_reg[14] ; 0 ; OFF ;
801 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[3] ; 0 ; OFF ;
802 ; - decode_stage:decode_st|rtw_rec.rtw_reg[15] ; 0 ; OFF ;
803 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[4] ; 0 ; OFF ;
804 ; - decode_stage:decode_st|rtw_rec.rtw_reg[16] ; 0 ; OFF ;
805 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[5] ; 0 ; OFF ;
806 ; - decode_stage:decode_st|rtw_rec.rtw_reg[17] ; 0 ; OFF ;
807 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[6] ; 0 ; OFF ;
808 ; - decode_stage:decode_st|rtw_rec.rtw_reg[18] ; 0 ; OFF ;
809 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[7] ; 0 ; OFF ;
810 ; - decode_stage:decode_st|rtw_rec.rtw_reg[19] ; 0 ; OFF ;
811 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[8] ; 0 ; OFF ;
812 ; - decode_stage:decode_st|rtw_rec.rtw_reg[20] ; 0 ; OFF ;
813 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[9] ; 0 ; OFF ;
814 ; - decode_stage:decode_st|rtw_rec.rtw_reg[21] ; 0 ; OFF ;
815 ; - decode_stage:decode_st|dec_op_inst.prog_cnt[10] ; 0 ; OFF ;
816 ; - decode_stage:decode_st|rtw_rec.rtw_reg[22] ; 0 ; OFF ;
817 ; - decode_stage:decode_st|rtw_rec.rtw_reg[23] ; 0 ; OFF ;
818 ; - decode_stage:decode_st|rtw_rec.rtw_reg[24] ; 0 ; OFF ;
819 ; - decode_stage:decode_st|rtw_rec.rtw_reg[25] ; 0 ; OFF ;
820 ; - decode_stage:decode_st|rtw_rec.rtw_reg[26] ; 0 ; OFF ;
821 ; - decode_stage:decode_st|rtw_rec.rtw_reg[27] ; 0 ; OFF ;
822 ; - decode_stage:decode_st|rtw_rec.rtw_reg[28] ; 0 ; OFF ;
823 ; - decode_stage:decode_st|rtw_rec.rtw_reg[29] ; 0 ; OFF ;
824 ; - decode_stage:decode_st|rtw_rec.rtw_reg[30] ; 0 ; OFF ;
825 ; - decode_stage:decode_st|rtw_rec.rtw_reg[31] ; 0 ; OFF ;
826 ; - fetch_stage:fetch_st|instr_r_addr[10] ; 0 ; OFF ;
827 ; - fetch_stage:fetch_st|instr_r_addr[9] ; 0 ; OFF ;
828 ; - fetch_stage:fetch_st|instr_r_addr[0] ; 0 ; OFF ;
829 ; - fetch_stage:fetch_st|instr_r_addr[8] ; 0 ; OFF ;
830 ; - fetch_stage:fetch_st|instr_r_addr[1] ; 0 ; OFF ;
831 ; - fetch_stage:fetch_st|instr_r_addr[7] ; 0 ; OFF ;
832 ; - fetch_stage:fetch_st|instr_r_addr[2] ; 0 ; OFF ;
833 ; - fetch_stage:fetch_st|instr_r_addr[6] ; 0 ; OFF ;
834 ; - fetch_stage:fetch_st|instr_r_addr[3] ; 0 ; OFF ;
835 ; - fetch_stage:fetch_st|instr_r_addr[5] ; 0 ; OFF ;
836 ; - fetch_stage:fetch_st|instr_r_addr[4] ; 0 ; OFF ;
837 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][19] ; 0 ; OFF ;
838 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][22] ; 0 ; OFF ;
839 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][20] ; 0 ; OFF ;
840 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][23] ; 0 ; OFF ;
841 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][24] ; 0 ; OFF ;
842 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][21] ; 0 ; OFF ;
843 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][25] ; 0 ; OFF ;
844 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][26] ; 0 ; OFF ;
845 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][27] ; 0 ; OFF ;
846 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][12] ; 0 ; OFF ;
847 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][28] ; 0 ; OFF ;
848 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][11] ; 0 ; OFF ;
849 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][14] ; 0 ; OFF ;
850 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][18] ; 0 ; OFF ;
851 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][13] ; 0 ; OFF ;
852 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][29] ; 0 ; OFF ;
853 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][16] ; 0 ; OFF ;
854 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][15] ; 0 ; OFF ;
855 ; - execute_stage:exec_st|extension_gpm:gpmp_inst|reg.preg[0][17] ; 0 ; OFF ;
856 ; - decode_stage:decode_st|dec_op_inst.saddr1[2] ; 0 ; OFF ;
857 +---------------------------------------------------------------------------------------------+-------------------+---------+
860 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
862 +--------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
863 ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
864 +--------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
865 ; decode_stage:decode_st|dec_op_inst.op_group.JMP_ST_OP ; LC_X27_Y17_N9 ; 58 ; Sync. load ; no ; -- ; -- ;
866 ; execute_stage:exec_st|alu:alu_inst|calc~0 ; LC_X36_Y17_N6 ; 32 ; Sync. clear, Sync. load ; no ; -- ; -- ;
867 ; execute_stage:exec_st|alu:alu_inst|pwr_en ; LC_X29_Y15_N2 ; 30 ; Clock enable ; no ; -- ; -- ;
868 ; execute_stage:exec_st|reg.result[1]~9 ; LC_X27_Y16_N4 ; 12 ; Sync. load ; no ; -- ; -- ;
869 ; sys_clk ; PIN_152 ; 217 ; Clock ; yes ; Global Clock ; GCLK7 ;
870 ; sys_res ; PIN_42 ; 205 ; Async. clear, Async. load, Clock enable ; yes ; Global Clock ; GCLK3 ;
871 ; writeback_stage:writeback_st|Mux9~0 ; LC_X26_Y19_N7 ; 7 ; Sync. clear ; no ; -- ; -- ;
872 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|bus_tx_int~0 ; LC_X40_Y20_N6 ; 5 ; Clock enable ; no ; -- ; -- ;
873 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|state ; LC_X40_Y19_N5 ; 35 ; Sync. clear ; no ; -- ; -- ;
874 ; writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]~0 ; LC_X27_Y19_N6 ; 8 ; Clock enable ; no ; -- ; -- ;
875 ; writeback_stage:writeback_st|reg_we~0 ; LC_X31_Y18_N0 ; 8 ; Write enable ; no ; -- ; -- ;
876 +--------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
879 +------------------------------------------------------------------------+
880 ; Global & Other Fast Signals ;
881 +---------+----------+---------+----------------------+------------------+
882 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
883 +---------+----------+---------+----------------------+------------------+
884 ; sys_clk ; PIN_152 ; 217 ; Global Clock ; GCLK7 ;
885 ; sys_res ; PIN_42 ; 205 ; Global Clock ; GCLK3 ;
886 +---------+----------+---------+----------------------+------------------+
889 +---------------------------------------------------------------------------------------------+
890 ; Non-Global High Fan-Out Signals ;
891 +-----------------------------------------------------------------------------------+---------+
893 +-----------------------------------------------------------------------------------+---------+
894 ; execute_stage:exec_st|alu:alu_inst|Selector76~0 ; 115 ;
895 ; execute_stage:exec_st|right_operand[0]~10 ; 89 ;
896 ; execute_stage:exec_st|right_operand[1]~6 ; 77 ;
897 ; execute_stage:exec_st|right_operand[2]~4 ; 63 ;
898 ; decode_stage:decode_st|dec_op_inst.op_group.JMP_ST_OP ; 58 ;
899 ; execute_stage:exec_st|alu:alu_inst|Selector53~0 ; 53 ;
900 ; decode_stage:decode_st|dec_op_inst.op_detail[3] ; 49 ;
901 ; execute_stage:exec_st|right_operand[3]~8 ; 48 ;
902 ; decode_stage:decode_st|dec_op_inst.op_detail[2] ; 41 ;
903 ; execute_stage:exec_st|left_operand[13]~1 ; 40 ;
904 ; execute_stage:exec_st|right_operand[14]~1 ; 38 ;
905 ; fetch_stage:fetch_st|r_w_ram:instruction_ram|data_out[26] ; 37 ;
906 ; execute_stage:exec_st|right_operand[14]~2 ; 37 ;
907 ; writeback_stage:writeback_st|wb_reg.dmem_en ; 35 ;
908 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|state ; 35 ;
909 ; writeback_stage:writeback_st|wb_reg.dmem_write_en ; 34 ;
910 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|Equal0~10 ; 34 ;
911 ; execute_stage:exec_st|alu:alu_inst|calc~0 ; 32 ;
912 ; decode_stage:decode_st|rtw_rec.rtw_reg1 ; 32 ;
913 ; execute_stage:exec_st|alu:alu_inst|pwr_en ; 30 ;
914 ; execute_stage:exec_st|reg.result[11]~12 ; 29 ;
915 ; execute_stage:exec_st|alu:alu_inst|pinc~0 ; 29 ;
916 ; writeback_stage:writeback_st|jump ; 25 ;
917 ; decode_stage:decode_st|dec_op_inst.op_group.OR_OP ; 25 ;
918 ; fetch_stage:fetch_st|r_w_ram:instruction_ram|data_out[25] ; 24 ;
919 ; execute_stage:exec_st|reg.result[11]~13 ; 23 ;
920 ; fetch_stage:fetch_st|r_w_ram:instruction_ram|data_out[27] ; 23 ;
921 ; decode_stage:decode_st|dec_op_inst.op_group.SHIFT_OP ; 21 ;
922 ; decode_stage:decode_st|decoder:decoder_inst|instr_s~5 ; 15 ;
923 ; decode_stage:decode_st|rtw_rec.imm_set ; 15 ;
924 ; decode_stage:decode_st|dec_op_inst.op_group.LDST_OP ; 13 ;
925 ; execute_stage:exec_st|reg.result[1]~9 ; 12 ;
926 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[1] ; 12 ;
927 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[0] ; 10 ;
928 ; execute_stage:exec_st|alu:alu_inst|exec_op:shift_inst|tmp_sb~0 ; 9 ;
929 ; execute_stage:exec_st|left_operand[30]~56 ; 9 ;
930 ; execute_stage:exec_st|left_operand[29]~54 ; 9 ;
931 ; execute_stage:exec_st|left_operand[28]~52 ; 9 ;
932 ; execute_stage:exec_st|reg.res_addr[2] ; 9 ;
933 ; execute_stage:exec_st|reg.result[6]~21 ; 8 ;
934 ; execute_stage:exec_st|reg.result[25]~14 ; 8 ;
935 ; execute_stage:exec_st|alu:alu_inst|Selector76~1 ; 8 ;
936 ; execute_stage:exec_st|left_operand[27]~50 ; 8 ;
937 ; execute_stage:exec_st|left_operand[26]~48 ; 8 ;
938 ; execute_stage:exec_st|alu:alu_inst|Selector97~0 ; 8 ;
939 ; execute_stage:exec_st|left_operand[12]~34 ; 8 ;
940 ; execute_stage:exec_st|left_operand[11]~32 ; 8 ;
941 ; execute_stage:exec_st|alu:alu_inst|Selector98~0 ; 8 ;
942 ; execute_stage:exec_st|alu:alu_inst|Selector107~0 ; 8 ;
943 ; execute_stage:exec_st|right_operand[14]~13 ; 8 ;
944 +-----------------------------------------------------------------------------------+---------+
947 +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
948 ; Fitter RAM Summary ;
949 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
950 ; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ;
951 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
952 ; decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16 ; 32 ; 16 ; 32 ; yes ; no ; yes ; no ; 512 ; 8 ; 32 ; 8 ; 32 ; 256 ; 1 ; db/dt.ram0_r2_w_ram_8e30dd1c.hdl.mif ; M4K_X33_Y18 ;
953 ; decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1|altsyncram_emk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16 ; 32 ; 16 ; 32 ; yes ; no ; yes ; no ; 512 ; 8 ; 32 ; 8 ; 32 ; 256 ; 1 ; db/dt.ram0_r2_w_ram_8e30dd1c.hdl.mif ; M4K_X33_Y19 ;
954 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
955 Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.
958 +-----------------------------------------------------+
959 ; Interconnect Usage Summary ;
960 +----------------------------+------------------------+
961 ; Interconnect Resource Type ; Usage ;
962 +----------------------------+------------------------+
963 ; C4s ; 1,397 / 30,600 ( 5 % ) ;
964 ; Direct links ; 137 / 43,552 ( < 1 % ) ;
965 ; Global clocks ; 2 / 8 ( 25 % ) ;
966 ; LAB clocks ; 32 / 312 ( 10 % ) ;
967 ; LUT chains ; 146 / 10,854 ( 1 % ) ;
968 ; Local interconnects ; 1,899 / 43,552 ( 4 % ) ;
969 ; M4K buffers ; 64 / 1,872 ( 3 % ) ;
970 ; R4s ; 1,532 / 28,560 ( 5 % ) ;
971 +----------------------------+------------------------+
974 +----------------------------------------------------------------------------+
975 ; LAB Logic Elements ;
976 +--------------------------------------------+-------------------------------+
977 ; Number of Logic Elements (Average = 9.26) ; Number of LABs (Total = 114) ;
978 +--------------------------------------------+-------------------------------+
989 +--------------------------------------------+-------------------------------+
992 +--------------------------------------------------------------------+
994 +------------------------------------+-------------------------------+
995 ; LAB-wide Signals (Average = 1.44) ; Number of LABs (Total = 114) ;
996 +------------------------------------+-------------------------------+
997 ; 1 Async. clear ; 69 ;
998 ; 1 Async. load ; 2 ;
1000 ; 1 Clock enable ; 13 ;
1001 ; 1 Sync. clear ; 3 ;
1002 ; 1 Sync. load ; 5 ;
1003 +------------------------------------+-------------------------------+
1006 +-----------------------------------------------------------------------------+
1007 ; LAB Signals Sourced ;
1008 +---------------------------------------------+-------------------------------+
1009 ; Number of Signals Sourced (Average = 9.97) ; Number of LABs (Total = 114) ;
1010 +---------------------------------------------+-------------------------------+
1026 +---------------------------------------------+-------------------------------+
1029 +---------------------------------------------------------------------------------+
1030 ; LAB Signals Sourced Out ;
1031 +-------------------------------------------------+-------------------------------+
1032 ; Number of Signals Sourced Out (Average = 6.84) ; Number of LABs (Total = 114) ;
1033 +-------------------------------------------------+-------------------------------+
1048 +-------------------------------------------------+-------------------------------+
1051 +------------------------------------------------------------------------------+
1052 ; LAB Distinct Inputs ;
1053 +----------------------------------------------+-------------------------------+
1054 ; Number of Distinct Inputs (Average = 16.04) ; Number of LABs (Total = 114) ;
1055 +----------------------------------------------+-------------------------------+
1079 +----------------------------------------------+-------------------------------+
1082 +--------------------------------------------------------------------+
1083 ; Fitter Device Options ;
1084 +----------------------------------------------+---------------------+
1085 ; Option ; Setting ;
1086 +----------------------------------------------+---------------------+
1087 ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
1088 ; Enable device-wide reset (DEV_CLRn) ; Off ;
1089 ; Enable device-wide output enable (DEV_OE) ; Off ;
1090 ; Enable INIT_DONE output ; Off ;
1091 ; Configuration scheme ; Active Serial ;
1092 ; Error detection CRC ; Off ;
1093 ; ASDO,nCSO ; As input tri-stated ;
1094 ; Reserve all unused pins ; As input tri-stated ;
1095 ; Base pin-out file on sameframe device ; Off ;
1096 +----------------------------------------------+---------------------+
1099 +------------------------------------------------------------+
1100 ; Estimated Delay Added for Hold Timing Summary ;
1101 +-----------------+----------------------+-------------------+
1102 ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
1103 +-----------------+----------------------+-------------------+
1106 +------------------------------------------------------------+
1107 ; Estimated Delay Added for Hold Timing Details ;
1108 +-----------------+----------------------+-------------------+
1109 ; Source Register ; Destination Register ; Delay Added in ns ;
1110 +-----------------+----------------------+-------------------+
1116 Info: *******************************************************************
1117 Info: Running Quartus II Fitter
1118 Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition
1119 Info: Processing started: Fri Dec 17 10:10:15 2010
1120 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off dt -c dt
1121 Info: Selected device EP1C12Q240C8 for design "dt"
1122 Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
1123 Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
1124 Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
1125 Info: Device EP1C6Q240C8 is compatible
1126 Info: Fitter converted 2 user pins into dedicated programming pins
1127 Info: Pin ~nCSO~ is reserved at location 24
1128 Info: Pin ~ASDO~ is reserved at location 37
1129 Info: Timing-driven compilation is using the Classic Timing Analyzer
1130 Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
1131 Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
1132 Extra Info: Performing register packing on registers with non-logic cell location assignments
1133 Extra Info: Completed register packing on registers with non-logic cell location assignments
1134 Info: Completed User Assigned Global Signals Promotion Operation
1135 Info: DQS I/O pins require 0 global routing resources
1136 Info: Automatically promoted signal "sys_clk" to use Global clock in PIN 152
1137 Info: Automatically promoted some destinations of signal "sys_res" to use Global clock
1138 Info: Destination "execute_stage:exec_st|alu:alu_inst|\calc:cond_met~0" may be non-global or may not use global clock
1139 Info: Destination "writeback_stage:writeback_st|extension_uart:uart|new_tx_data" may be non-global or may not use global clock
1140 Info: Destination "fetch_stage:fetch_st|instr_r_addr_nxt[3]~3" may be non-global or may not use global clock
1141 Info: Pin "sys_res" drives global clock, but is not placed in a dedicated clock pin position
1142 Info: Completed Auto Global Promotion Operation
1143 Info: Starting register packing
1144 Extra Info: Started Fast Input/Output/OE register processing
1145 Extra Info: Finished Fast Input/Output/OE register processing
1146 Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
1147 Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
1148 Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
1149 Info: Finished register packing
1150 Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
1151 Info: Fitter preparation operations ending: elapsed time is 00:00:02
1152 Info: Fitter placement preparation operations beginning
1153 Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
1154 Info: Fitter placement operations beginning
1155 Info: Fitter placement was successful
1156 Info: Fitter placement operations ending: elapsed time is 00:00:02
1157 Info: Estimated most critical path is memory to register delay of 20.863 ns
1158 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X33_Y18; Fanout = 1; MEM Node = 'decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ram_block1a3~portb_address_reg2'
1159 Info: 2: + IC(0.000 ns) + CELL(4.317 ns) = 4.317 ns; Loc. = M4K_X33_Y18; Fanout = 1; MEM Node = 'decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ram_block1a3'
1160 Info: 3: + IC(1.586 ns) + CELL(0.442 ns) = 6.345 ns; Loc. = LAB_X28_Y22; Fanout = 1; COMB Node = 'execute_stage:exec_st|left_operand[3]~19'
1161 Info: 4: + IC(0.063 ns) + CELL(0.590 ns) = 6.998 ns; Loc. = LAB_X28_Y22; Fanout = 4; COMB Node = 'execute_stage:exec_st|left_operand[3]~20'
1162 Info: 5: + IC(0.117 ns) + CELL(0.590 ns) = 7.705 ns; Loc. = LAB_X28_Y22; Fanout = 8; COMB Node = 'execute_stage:exec_st|alu:alu_inst|Selector104~0'
1163 Info: 6: + IC(0.995 ns) + CELL(0.575 ns) = 9.275 ns; Loc. = LAB_X31_Y22; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add1~2COUT1_196'
1164 Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 9.355 ns; Loc. = LAB_X31_Y22; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add1~12COUT1_198'
1165 Info: 8: + IC(0.000 ns) + CELL(0.258 ns) = 9.613 ns; Loc. = LAB_X31_Y22; Fanout = 6; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add1~17'
1166 Info: 9: + IC(0.000 ns) + CELL(0.679 ns) = 10.292 ns; Loc. = LAB_X31_Y21; Fanout = 3; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add1~20'
1167 Info: 10: + IC(0.771 ns) + CELL(0.432 ns) = 11.495 ns; Loc. = LAB_X30_Y21; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|alu_result.result[6]~22COUT1_195'
1168 Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 11.575 ns; Loc. = LAB_X30_Y21; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|alu_result.result[7]~27COUT1_197'
1169 Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 11.655 ns; Loc. = LAB_X30_Y21; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|alu_result.result[8]~32COUT1_199'
1170 Info: 13: + IC(0.000 ns) + CELL(0.608 ns) = 12.263 ns; Loc. = LAB_X30_Y21; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|alu_result.result[9]~5'
1171 Info: 14: + IC(1.264 ns) + CELL(0.114 ns) = 13.641 ns; Loc. = LAB_X31_Y17; Fanout = 1; COMB Node = 'execute_stage:exec_st|alu:alu_inst|Selector65~0'
1172 Info: 15: + IC(0.361 ns) + CELL(0.292 ns) = 14.294 ns; Loc. = LAB_X31_Y17; Fanout = 1; COMB Node = 'execute_stage:exec_st|alu:alu_inst|Selector65~1'
1173 Info: 16: + IC(0.063 ns) + CELL(0.590 ns) = 14.947 ns; Loc. = LAB_X31_Y17; Fanout = 1; COMB Node = 'writeback_stage:writeback_st|Equal0~0'
1174 Info: 17: + IC(0.303 ns) + CELL(0.590 ns) = 15.840 ns; Loc. = LAB_X30_Y17; Fanout = 7; COMB Node = 'writeback_stage:writeback_st|Equal0~5'
1175 Info: 18: + IC(1.093 ns) + CELL(0.590 ns) = 17.523 ns; Loc. = LAB_X27_Y19; Fanout = 1; COMB Node = 'writeback_stage:writeback_st|Equal0~8'
1176 Info: 19: + IC(0.063 ns) + CELL(0.590 ns) = 18.176 ns; Loc. = LAB_X27_Y19; Fanout = 5; COMB Node = 'writeback_stage:writeback_st|Equal0~12'
1177 Info: 20: + IC(0.211 ns) + CELL(0.442 ns) = 18.829 ns; Loc. = LAB_X27_Y19; Fanout = 8; COMB Node = 'writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]~0'
1178 Info: 21: + IC(1.167 ns) + CELL(0.867 ns) = 20.863 ns; Loc. = LAB_X28_Y21; Fanout = 1; REG Node = 'writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]'
1179 Info: Total cell delay = 12.806 ns ( 61.38 % )
1180 Info: Total interconnect delay = 8.057 ns ( 38.62 % )
1181 Info: Fitter routing operations beginning
1182 Info: Router estimated average interconnect usage is 4% of the available device resources
1183 Info: Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
1184 Info: Fitter routing operations ending: elapsed time is 00:00:04
1185 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
1186 Info: Optimizations that may affect the design's routability were skipped
1187 Info: Optimizations that may affect the design's timing were skipped
1188 Info: Completed Fixed Delay Chain Operation
1189 Info: Started post-fitting delay annotation
1190 Info: Delay annotation completed successfully
1191 Info: Completed Auto Delay Chain Operation
1192 Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
1193 Info: Quartus II Fitter was successful. 0 errors, 2 warnings
1194 Info: Peak virtual memory: 269 megabytes
1195 Info: Processing ended: Fri Dec 17 10:10:34 2010
1196 Info: Elapsed time: 00:00:19
1197 Info: Total CPU time (on all processors): 00:00:19
projects / calu.git / blob