vgasrc/stdvga.c

   1 // Standard VGA driver code
   2 //
   3 // Copyright (C) 2009  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2001-2008 the LGPL VGABios developers Team
   5 //
   6 // This file may be distributed under the terms of the GNU LGPLv3 license.
   7
   8 #include "vgabios.h" // struct vgamode_s
   9 #include "stdvga.h" // stdvga_init
  10 #include "ioport.h" // outb
  11 #include "farptr.h" // SET_FARVAR
  12 #include "biosvar.h" // GET_GLOBAL
  13 #include "util.h" // memcpy_far
  14
  15
  16 /****************************************************************
  17  * Attribute control
  18  ****************************************************************/
  19
  20 void
  21 stdvga_set_border_color(u8 color)
  22 {
  23     u8 v1 = color & 0x0f;
  24     if (v1 & 0x08)
  25         v1 += 0x08;
  26     stdvga_attr_write(0x00, v1);
  27
  28     int i;
  29     for (i = 1; i < 4; i++)
  30         stdvga_attr_mask(i, 0x10, color & 0x10);
  31 }
  32
  33 void
  34 stdvga_set_overscan_border_color(u8 color)
  35 {
  36     stdvga_attr_write(0x11, color);
  37 }
  38
  39 u8
  40 stdvga_get_overscan_border_color(void)
  41 {
  42     return stdvga_attr_read(0x11);
  43 }
  44
  45 void
  46 stdvga_set_palette(u8 palid)
  47 {
  48     int i;
  49     for (i = 1; i < 4; i++)
  50         stdvga_attr_mask(i, 0x01, palid & 0x01);
  51 }
  52
  53 void
  54 stdvga_set_all_palette_reg(u16 seg, u8 *data_far)
  55 {
  56     int i;
  57     for (i = 0; i < 0x10; i++) {
  58         stdvga_attr_write(i, GET_FARVAR(seg, *data_far));
  59         data_far++;
  60     }
  61     stdvga_attr_write(0x11, GET_FARVAR(seg, *data_far));
  62 }
  63
  64 void
  65 stdvga_get_all_palette_reg(u16 seg, u8 *data_far)
  66 {
  67     int i;
  68     for (i = 0; i < 0x10; i++) {
  69         SET_FARVAR(seg, *data_far, stdvga_attr_read(i));
  70         data_far++;
  71     }
  72     SET_FARVAR(seg, *data_far, stdvga_attr_read(0x11));
  73 }
  74
  75 void
  76 stdvga_toggle_intensity(u8 flag)
  77 {
  78     stdvga_attr_mask(0x10, 0x08, (flag & 0x01) << 3);
  79 }
  80
  81 void
  82 stdvga_select_video_dac_color_page(u8 flag, u8 data)
  83 {
  84     if (!(flag & 0x01)) {
  85         // select paging mode
  86         stdvga_attr_mask(0x10, 0x80, data << 7);
  87         return;
  88     }
  89     // select page
  90     u8 val = stdvga_attr_read(0x10);
  91     if (!(val & 0x80))
  92         data <<= 2;
  93     data &= 0x0f;
  94     stdvga_attr_write(0x14, data);
  95 }
  96
  97 void
  98 stdvga_read_video_dac_state(u8 *pmode, u8 *curpage)
  99 {
 100     u8 val1 = stdvga_attr_read(0x10) >> 7;
 101     u8 val2 = stdvga_attr_read(0x14) & 0x0f;
 102     if (!(val1 & 0x01))
 103         val2 >>= 2;
 104     *pmode = val1;
 105     *curpage = val2;
 106 }
 107
 108
 109 /****************************************************************
 110  * DAC control
 111  ****************************************************************/
 112
 113 void
 114 stdvga_save_dac_state(u16 seg, struct saveDACcolors *info)
 115 {
 116     /* XXX: check this */
 117     SET_FARVAR(seg, info->rwmode, inb(VGAREG_DAC_STATE));
 118     SET_FARVAR(seg, info->peladdr, inb(VGAREG_DAC_WRITE_ADDRESS));
 119     SET_FARVAR(seg, info->pelmask, stdvga_pelmask_read());
 120     stdvga_dac_read(seg, info->dac, 0, 256);
 121     SET_FARVAR(seg, info->color_select, 0);
 122 }
 123
 124 void
 125 stdvga_restore_dac_state(u16 seg, struct saveDACcolors *info)
 126 {
 127     stdvga_pelmask_write(GET_FARVAR(seg, info->pelmask));
 128     stdvga_dac_write(seg, info->dac, 0, 256);
 129     outb(GET_FARVAR(seg, info->peladdr), VGAREG_DAC_WRITE_ADDRESS);
 130 }
 131
 132 void
 133 stdvga_perform_gray_scale_summing(u16 start, u16 count)
 134 {
 135     stdvga_attrindex_write(0x00);
 136     int i;
 137     for (i = start; i < start+count; i++) {
 138         u8 rgb[3];
 139         stdvga_dac_read(GET_SEG(SS), rgb, i, 1);
 140
 141         // intensity = ( 0.3 * Red ) + ( 0.59 * Green ) + ( 0.11 * Blue )
 142         u16 intensity = ((77 * rgb[0] + 151 * rgb[1] + 28 * rgb[2]) + 0x80) >> 8;
 143         if (intensity > 0x3f)
 144             intensity = 0x3f;
 145
 146         stdvga_dac_write(GET_SEG(SS), rgb, i, 1);
 147     }
 148     stdvga_attrindex_write(0x20);
 149 }
 150
 151
 152 /****************************************************************
 153  * Memory control
 154  ****************************************************************/
 155
 156 void
 157 stdvga_set_text_block_specifier(u8 spec)
 158 {
 159     stdvga_sequ_write(0x03, spec);
 160 }
 161
 162 // Enable reads and writes to the given "plane" when in planar4 mode.
 163 void
 164 stdvga_planar4_plane(int plane)
 165 {
 166     if (plane < 0) {
 167         // Return to default mode (read plane0, write all planes)
 168         stdvga_sequ_write(0x02, 0x0f);
 169         stdvga_grdc_write(0x04, 0);
 170     } else {
 171         stdvga_sequ_write(0x02, 1<<plane);
 172         stdvga_grdc_write(0x04, plane);
 173     }
 174 }
 175
 176
 177 /****************************************************************
 178  * Font loading
 179  ****************************************************************/
 180
 181 static void
 182 get_font_access(void)
 183 {
 184     stdvga_sequ_write(0x00, 0x01);
 185     stdvga_sequ_write(0x02, 0x04);
 186     stdvga_sequ_write(0x04, 0x07);
 187     stdvga_sequ_write(0x00, 0x03);
 188     stdvga_grdc_write(0x04, 0x02);
 189     stdvga_grdc_write(0x05, 0x00);
 190     stdvga_grdc_write(0x06, 0x04);
 191 }
 192
 193 static void
 194 release_font_access(void)
 195 {
 196     stdvga_sequ_write(0x00, 0x01);
 197     stdvga_sequ_write(0x02, 0x03);
 198     stdvga_sequ_write(0x04, 0x03);
 199     stdvga_sequ_write(0x00, 0x03);
 200     u16 v = (stdvga_misc_read() & 0x01) ? 0x0e : 0x0a;
 201     stdvga_grdc_write(0x06, v);
 202     stdvga_grdc_write(0x04, 0x00);
 203     stdvga_grdc_write(0x05, 0x10);
 204 }
 205
 206 void
 207 stdvga_load_font(u16 seg, void *src_far, u16 count
 208                  , u16 start, u8 destflags, u8 fontsize)
 209 {
 210     get_font_access();
 211     u16 blockaddr = ((destflags & 0x03) << 14) + ((destflags & 0x04) << 11);
 212     void *dest_far = (void*)(blockaddr + start*32);
 213     u16 i;
 214     for (i = 0; i < count; i++)
 215         memcpy_far(SEG_GRAPH, dest_far + i*32
 216                    , seg, src_far + i*fontsize, fontsize);
 217     release_font_access();
 218 }
 219
 220
 221 /****************************************************************
 222  * CRTC registers
 223  ****************************************************************/
 224
 225 u16
 226 stdvga_get_crtc(void)
 227 {
 228     if (stdvga_misc_read() & 1)
 229         return VGAREG_VGA_CRTC_ADDRESS;
 230     return VGAREG_MDA_CRTC_ADDRESS;
 231 }
 232
 233 // Return the multiplication factor needed for the vga offset register.
 234 int
 235 stdvga_bpp_factor(struct vgamode_s *vmode_g)
 236 {
 237     switch (GET_GLOBAL(vmode_g->memmodel)) {
 238     case MM_TEXT:
 239         return 2;
 240     case MM_CGA:
 241         return GET_GLOBAL(vmode_g->depth);
 242     case MM_PLANAR:
 243         return 1;
 244     default:
 245         return 4;
 246     }
 247 }
 248
 249 void
 250 stdvga_set_cursor_shape(u8 start, u8 end)
 251 {
 252     u16 crtc_addr = stdvga_get_crtc();
 253     stdvga_crtc_write(crtc_addr, 0x0a, start);
 254     stdvga_crtc_write(crtc_addr, 0x0b, end);
 255 }
 256
 257 void
 258 stdvga_set_cursor_pos(int address)
 259 {
 260     u16 crtc_addr = stdvga_get_crtc();
 261     address /= 2;  // Assume we're in text mode.
 262     stdvga_crtc_write(crtc_addr, 0x0e, address >> 8);
 263     stdvga_crtc_write(crtc_addr, 0x0f, address);
 264 }
 265
 266 void
 267 stdvga_set_scan_lines(u8 lines)
 268 {
 269     stdvga_crtc_mask(stdvga_get_crtc(), 0x09, 0x1f, lines - 1);
 270 }
 271
 272 // Get vertical display end
 273 u16
 274 stdvga_get_vde(void)
 275 {
 276     u16 crtc_addr = stdvga_get_crtc();
 277     u16 vde = stdvga_crtc_read(crtc_addr, 0x12);
 278     u8 ovl = stdvga_crtc_read(crtc_addr, 0x07);
 279     vde += (((ovl & 0x02) << 7) + ((ovl & 0x40) << 3) + 1);
 280     return vde;
 281 }
 282
 283 int
 284 stdvga_get_window(struct vgamode_s *vmode_g, int window)
 285 {
 286     return -1;
 287 }
 288
 289 int
 290 stdvga_set_window(struct vgamode_s *vmode_g, int window, int val)
 291 {
 292     return -1;
 293 }
 294
 295 int
 296 stdvga_get_linelength(struct vgamode_s *vmode_g)
 297 {
 298     u8 val = stdvga_crtc_read(stdvga_get_crtc(), 0x13);
 299     return val * stdvga_bpp_factor(vmode_g) * 2;
 300 }
 301
 302 int
 303 stdvga_set_linelength(struct vgamode_s *vmode_g, int val)
 304 {
 305     int factor = stdvga_bpp_factor(vmode_g) * 2;
 306     stdvga_crtc_write(stdvga_get_crtc(), 0x13, DIV_ROUND_UP(val, factor));
 307     return 0;
 308 }
 309
 310 int
 311 stdvga_get_displaystart(struct vgamode_s *vmode_g)
 312 {
 313     u16 crtc_addr = stdvga_get_crtc();
 314     int addr = (stdvga_crtc_read(crtc_addr, 0x0c) << 8
 315                 | stdvga_crtc_read(crtc_addr, 0x0d));
 316     return addr * stdvga_bpp_factor(vmode_g);
 317 }
 318
 319 int
 320 stdvga_set_displaystart(struct vgamode_s *vmode_g, int val)
 321 {
 322     u16 crtc_addr = stdvga_get_crtc();
 323     val /= stdvga_bpp_factor(vmode_g);
 324     stdvga_crtc_write(crtc_addr, 0x0c, val >> 8);
 325     stdvga_crtc_write(crtc_addr, 0x0d, val);
 326     return 0;
 327 }
 328
 329
 330 /****************************************************************
 331  * Save/Restore state
 332  ****************************************************************/
 333
 334 void
 335 stdvga_save_state(u16 seg, struct saveVideoHardware *info)
 336 {
 337     u16 crtc_addr = stdvga_get_crtc();
 338     SET_FARVAR(seg, info->sequ_index, inb(VGAREG_SEQU_ADDRESS));
 339     SET_FARVAR(seg, info->crtc_index, inb(crtc_addr));
 340     SET_FARVAR(seg, info->grdc_index, inb(VGAREG_GRDC_ADDRESS));
 341     SET_FARVAR(seg, info->actl_index, stdvga_attrindex_read());
 342     SET_FARVAR(seg, info->feature, inb(VGAREG_READ_FEATURE_CTL));
 343
 344     int i;
 345     for (i=0; i<4; i++)
 346         SET_FARVAR(seg, info->sequ_regs[i], stdvga_sequ_read(i+1));
 347     SET_FARVAR(seg, info->sequ0, stdvga_sequ_read(0));
 348
 349     for (i=0; i<25; i++)
 350         SET_FARVAR(seg, info->crtc_regs[i], stdvga_crtc_read(crtc_addr, i));
 351
 352     for (i=0; i<20; i++)
 353         SET_FARVAR(seg, info->actl_regs[i], stdvga_attr_read(i));
 354
 355     for (i=0; i<9; i++)
 356         SET_FARVAR(seg, info->grdc_regs[i], stdvga_grdc_read(i));
 357
 358     SET_FARVAR(seg, info->crtc_addr, crtc_addr);
 359
 360     /* XXX: read plane latches */
 361     for (i=0; i<4; i++)
 362         SET_FARVAR(seg, info->plane_latch[i], 0);
 363 }
 364
 365 void
 366 stdvga_restore_state(u16 seg, struct saveVideoHardware *info)
 367 {
 368     int i;
 369     for (i=0; i<4; i++)
 370         stdvga_sequ_write(i+1, GET_FARVAR(seg, info->sequ_regs[i]));
 371     stdvga_sequ_write(0x00, GET_FARVAR(seg, info->sequ0));
 372
 373     // Disable CRTC write protection
 374     u16 crtc_addr = GET_FARVAR(seg, info->crtc_addr);
 375     stdvga_crtc_write(crtc_addr, 0x11, 0x00);
 376     // Set CRTC regs
 377     for (i=0; i<25; i++)
 378         if (i != 0x11)
 379             stdvga_crtc_write(crtc_addr, i, GET_FARVAR(seg, info->crtc_regs[i]));
 380     // select crtc base address
 381     stdvga_misc_mask(0x01, crtc_addr == VGAREG_VGA_CRTC_ADDRESS ? 0x01 : 0x00);
 382
 383     // enable write protection if needed
 384     stdvga_crtc_write(crtc_addr, 0x11, GET_FARVAR(seg, info->crtc_regs[0x11]));
 385
 386     // Set Attribute Ctl
 387     for (i=0; i<20; i++)
 388         stdvga_attr_write(i, GET_FARVAR(seg, info->actl_regs[i]));
 389     stdvga_attrindex_write(GET_FARVAR(seg, info->actl_index));
 390
 391     for (i=0; i<9; i++)
 392         stdvga_grdc_write(i, GET_FARVAR(seg, info->grdc_regs[i]));
 393
 394     outb(GET_FARVAR(seg, info->sequ_index), VGAREG_SEQU_ADDRESS);
 395     outb(GET_FARVAR(seg, info->crtc_index), crtc_addr);
 396     outb(GET_FARVAR(seg, info->grdc_index), VGAREG_GRDC_ADDRESS);
 397     outb(GET_FARVAR(seg, info->feature), crtc_addr - 0x4 + 0xa);
 398 }
 399
 400
 401 /****************************************************************
 402  * Misc
 403  ****************************************************************/
 404
 405 void
 406 stdvga_enable_video_addressing(u8 disable)
 407 {
 408     u8 v = (disable & 1) ? 0x00 : 0x02;
 409     stdvga_misc_mask(0x02, v);
 410 }
 411
 412 int
 413 stdvga_init(void)
 414 {
 415     // switch to color mode and enable CPU access 480 lines
 416     stdvga_misc_write(0xc3);
 417     // more than 64k 3C4/04
 418     stdvga_sequ_write(0x04, 0x02);
 419
 420     return 0;
 421 }