vgasrc/stdvga.c

   1 // Standard VGA driver code
   2 //
   3 // Copyright (C) 2009  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2001-2008 the LGPL VGABios developers Team
   5 //
   6 // This file may be distributed under the terms of the GNU LGPLv3 license.
   7
   8 #include "stdvga.h" // stdvga_init
   9 #include "ioport.h" // outb
  10 #include "farptr.h" // SET_FARVAR
  11 #include "biosvar.h" // GET_GLOBAL
  12 #include "util.h" // memcpy_far
  13 #include "vbe.h" // VBE_RETURN_STATUS_FAILED
  14
  15
  16 /****************************************************************
  17  * Attribute control
  18  ****************************************************************/
  19
  20 void
  21 stdvga_set_border_color(u8 color)
  22 {
  23     u8 v1 = color & 0x0f;
  24     if (v1 & 0x08)
  25         v1 += 0x08;
  26     stdvga_attr_write(0x00, v1);
  27
  28     int i;
  29     for (i = 1; i < 4; i++)
  30         stdvga_attr_mask(i, 0x10, color & 0x10);
  31 }
  32
  33 void
  34 stdvga_set_overscan_border_color(u8 color)
  35 {
  36     stdvga_attr_write(0x11, color);
  37 }
  38
  39 u8
  40 stdvga_get_overscan_border_color(void)
  41 {
  42     return stdvga_attr_read(0x11);
  43 }
  44
  45 void
  46 stdvga_set_palette(u8 palid)
  47 {
  48     int i;
  49     for (i = 1; i < 4; i++)
  50         stdvga_attr_mask(i, 0x01, palid & 0x01);
  51 }
  52
  53 void
  54 stdvga_set_all_palette_reg(u16 seg, u8 *data_far)
  55 {
  56     int i;
  57     for (i = 0; i < 0x10; i++) {
  58         stdvga_attr_write(i, GET_FARVAR(seg, *data_far));
  59         data_far++;
  60     }
  61     stdvga_attr_write(0x11, GET_FARVAR(seg, *data_far));
  62 }
  63
  64 void
  65 stdvga_get_all_palette_reg(u16 seg, u8 *data_far)
  66 {
  67     int i;
  68     for (i = 0; i < 0x10; i++) {
  69         SET_FARVAR(seg, *data_far, stdvga_attr_read(i));
  70         data_far++;
  71     }
  72     SET_FARVAR(seg, *data_far, stdvga_attr_read(0x11));
  73 }
  74
  75 void
  76 stdvga_toggle_intensity(u8 flag)
  77 {
  78     stdvga_attr_mask(0x10, 0x08, (flag & 0x01) << 3);
  79 }
  80
  81 void
  82 stdvga_select_video_dac_color_page(u8 flag, u8 data)
  83 {
  84     if (!(flag & 0x01)) {
  85         // select paging mode
  86         stdvga_attr_mask(0x10, 0x80, data << 7);
  87         return;
  88     }
  89     // select page
  90     u8 val = stdvga_attr_read(0x10);
  91     if (!(val & 0x80))
  92         data <<= 2;
  93     data &= 0x0f;
  94     stdvga_attr_write(0x14, data);
  95 }
  96
  97 void
  98 stdvga_read_video_dac_state(u8 *pmode, u8 *curpage)
  99 {
 100     u8 val1 = stdvga_attr_read(0x10) >> 7;
 101     u8 val2 = stdvga_attr_read(0x14) & 0x0f;
 102     if (!(val1 & 0x01))
 103         val2 >>= 2;
 104     *pmode = val1;
 105     *curpage = val2;
 106 }
 107
 108
 109 /****************************************************************
 110  * DAC control
 111  ****************************************************************/
 112
 113 void
 114 stdvga_save_dac_state(u16 seg, struct saveDACcolors *info)
 115 {
 116     /* XXX: check this */
 117     SET_FARVAR(seg, info->rwmode, inb(VGAREG_DAC_STATE));
 118     SET_FARVAR(seg, info->peladdr, inb(VGAREG_DAC_WRITE_ADDRESS));
 119     SET_FARVAR(seg, info->pelmask, stdvga_pelmask_read());
 120     stdvga_dac_read(seg, info->dac, 0, 256);
 121     SET_FARVAR(seg, info->color_select, 0);
 122 }
 123
 124 void
 125 stdvga_restore_dac_state(u16 seg, struct saveDACcolors *info)
 126 {
 127     stdvga_pelmask_write(GET_FARVAR(seg, info->pelmask));
 128     stdvga_dac_write(seg, info->dac, 0, 256);
 129     outb(GET_FARVAR(seg, info->peladdr), VGAREG_DAC_WRITE_ADDRESS);
 130 }
 131
 132 void
 133 stdvga_perform_gray_scale_summing(u16 start, u16 count)
 134 {
 135     stdvga_attrindex_write(0x00);
 136     int i;
 137     for (i = start; i < start+count; i++) {
 138         u8 rgb[3];
 139         stdvga_dac_read(GET_SEG(SS), rgb, i, 1);
 140
 141         // intensity = ( 0.3 * Red ) + ( 0.59 * Green ) + ( 0.11 * Blue )
 142         u16 intensity = ((77 * rgb[0] + 151 * rgb[1] + 28 * rgb[2]) + 0x80) >> 8;
 143         if (intensity > 0x3f)
 144             intensity = 0x3f;
 145
 146         stdvga_dac_write(GET_SEG(SS), rgb, i, 1);
 147     }
 148     stdvga_attrindex_write(0x20);
 149 }
 150
 151
 152 /****************************************************************
 153  * Memory control
 154  ****************************************************************/
 155
 156 void
 157 stdvga_set_text_block_specifier(u8 spec)
 158 {
 159     stdvga_sequ_write(0x03, spec);
 160 }
 161
 162
 163 /****************************************************************
 164  * Font loading
 165  ****************************************************************/
 166
 167 static void
 168 get_font_access(void)
 169 {
 170     stdvga_sequ_write(0x00, 0x01);
 171     stdvga_sequ_write(0x02, 0x04);
 172     stdvga_sequ_write(0x04, 0x07);
 173     stdvga_sequ_write(0x00, 0x03);
 174     stdvga_grdc_write(0x04, 0x02);
 175     stdvga_grdc_write(0x05, 0x00);
 176     stdvga_grdc_write(0x06, 0x04);
 177 }
 178
 179 static void
 180 release_font_access(void)
 181 {
 182     stdvga_sequ_write(0x00, 0x01);
 183     stdvga_sequ_write(0x02, 0x03);
 184     stdvga_sequ_write(0x04, 0x03);
 185     stdvga_sequ_write(0x00, 0x03);
 186     u16 v = (stdvga_misc_read() & 0x01) ? 0x0e : 0x0a;
 187     stdvga_grdc_write(0x06, v);
 188     stdvga_grdc_write(0x04, 0x00);
 189     stdvga_grdc_write(0x05, 0x10);
 190 }
 191
 192 void
 193 stdvga_load_font(u16 seg, void *src_far, u16 count
 194                  , u16 start, u8 destflags, u8 fontsize)
 195 {
 196     get_font_access();
 197     u16 blockaddr = ((destflags & 0x03) << 14) + ((destflags & 0x04) << 11);
 198     void *dest_far = (void*)(blockaddr + start*32);
 199     u16 i;
 200     for (i = 0; i < count; i++)
 201         memcpy_far(SEG_GRAPH, dest_far + i*32
 202                    , seg, src_far + i*fontsize, fontsize);
 203     release_font_access();
 204 }
 205
 206
 207 /****************************************************************
 208  * CRTC registers
 209  ****************************************************************/
 210
 211 u16
 212 stdvga_get_crtc(void)
 213 {
 214     if (stdvga_misc_read() & 1)
 215         return VGAREG_VGA_CRTC_ADDRESS;
 216     return VGAREG_MDA_CRTC_ADDRESS;
 217 }
 218
 219 void
 220 stdvga_set_cursor_shape(u8 start, u8 end)
 221 {
 222     u16 crtc_addr = stdvga_get_crtc();
 223     stdvga_crtc_write(crtc_addr, 0x0a, start);
 224     stdvga_crtc_write(crtc_addr, 0x0b, end);
 225 }
 226
 227 void
 228 stdvga_set_active_page(u16 address)
 229 {
 230     u16 crtc_addr = stdvga_get_crtc();
 231     stdvga_crtc_write(crtc_addr, 0x0c, address >> 8);
 232     stdvga_crtc_write(crtc_addr, 0x0d, address);
 233 }
 234
 235 void
 236 stdvga_set_cursor_pos(u16 address)
 237 {
 238     u16 crtc_addr = stdvga_get_crtc();
 239     stdvga_crtc_write(crtc_addr, 0x0e, address >> 8);
 240     stdvga_crtc_write(crtc_addr, 0x0f, address);
 241 }
 242
 243 void
 244 stdvga_set_scan_lines(u8 lines)
 245 {
 246     stdvga_crtc_mask(stdvga_get_crtc(), 0x09, 0x1f, lines - 1);
 247 }
 248
 249 // Get vertical display end
 250 u16
 251 stdvga_get_vde(void)
 252 {
 253     u16 crtc_addr = stdvga_get_crtc();
 254     u16 vde = stdvga_crtc_read(crtc_addr, 0x12);
 255     u8 ovl = stdvga_crtc_read(crtc_addr, 0x07);
 256     vde += (((ovl & 0x02) << 7) + ((ovl & 0x40) << 3) + 1);
 257     return vde;
 258 }
 259
 260
 261 /****************************************************************
 262  * Save/Restore/Set state
 263  ****************************************************************/
 264
 265 void
 266 stdvga_save_state(u16 seg, struct saveVideoHardware *info)
 267 {
 268     u16 crtc_addr = stdvga_get_crtc();
 269     SET_FARVAR(seg, info->sequ_index, inb(VGAREG_SEQU_ADDRESS));
 270     SET_FARVAR(seg, info->crtc_index, inb(crtc_addr));
 271     SET_FARVAR(seg, info->grdc_index, inb(VGAREG_GRDC_ADDRESS));
 272     SET_FARVAR(seg, info->actl_index, stdvga_attrindex_read());
 273     SET_FARVAR(seg, info->feature, inb(VGAREG_READ_FEATURE_CTL));
 274
 275     int i;
 276     for (i=0; i<4; i++)
 277         SET_FARVAR(seg, info->sequ_regs[i], stdvga_sequ_read(i+1));
 278     SET_FARVAR(seg, info->sequ0, stdvga_sequ_read(0));
 279
 280     for (i=0; i<25; i++)
 281         SET_FARVAR(seg, info->crtc_regs[i], stdvga_crtc_read(crtc_addr, i));
 282
 283     for (i=0; i<20; i++)
 284         SET_FARVAR(seg, info->actl_regs[i], stdvga_attr_read(i));
 285
 286     for (i=0; i<9; i++)
 287         SET_FARVAR(seg, info->grdc_regs[i], stdvga_grdc_read(i));
 288
 289     SET_FARVAR(seg, info->crtc_addr, crtc_addr);
 290
 291     /* XXX: read plane latches */
 292     for (i=0; i<4; i++)
 293         SET_FARVAR(seg, info->plane_latch[i], 0);
 294 }
 295
 296 void
 297 stdvga_restore_state(u16 seg, struct saveVideoHardware *info)
 298 {
 299     int i;
 300     for (i=0; i<4; i++)
 301         stdvga_sequ_write(i+1, GET_FARVAR(seg, info->sequ_regs[i]));
 302     stdvga_sequ_write(0x00, GET_FARVAR(seg, info->sequ0));
 303
 304     // Disable CRTC write protection
 305     u16 crtc_addr = GET_FARVAR(seg, info->crtc_addr);
 306     stdvga_crtc_write(crtc_addr, 0x11, 0x00);
 307     // Set CRTC regs
 308     for (i=0; i<25; i++)
 309         if (i != 0x11)
 310             stdvga_crtc_write(crtc_addr, i, GET_FARVAR(seg, info->crtc_regs[i]));
 311     // select crtc base address
 312     stdvga_misc_mask(0x01, crtc_addr == VGAREG_VGA_CRTC_ADDRESS ? 0x01 : 0x00);
 313
 314     // enable write protection if needed
 315     stdvga_crtc_write(crtc_addr, 0x11, GET_FARVAR(seg, info->crtc_regs[0x11]));
 316
 317     // Set Attribute Ctl
 318     for (i=0; i<20; i++)
 319         stdvga_attr_write(i, GET_FARVAR(seg, info->actl_regs[i]));
 320     stdvga_attrindex_write(GET_FARVAR(seg, info->actl_index));
 321
 322     for (i=0; i<9; i++)
 323         stdvga_grdc_write(i, GET_FARVAR(seg, info->grdc_regs[i]));
 324
 325     outb(GET_FARVAR(seg, info->sequ_index), VGAREG_SEQU_ADDRESS);
 326     outb(GET_FARVAR(seg, info->crtc_index), crtc_addr);
 327     outb(GET_FARVAR(seg, info->grdc_index), VGAREG_GRDC_ADDRESS);
 328     outb(GET_FARVAR(seg, info->feature), crtc_addr - 0x4 + 0xa);
 329 }
 330
 331 static void
 332 clear_screen(struct vgamode_s *vmode_g)
 333 {
 334     switch (GET_GLOBAL(vmode_g->memmodel)) {
 335     case MM_TEXT:
 336         memset16_far(GET_GLOBAL(vmode_g->sstart), 0, 0x0720, 32*1024);
 337         break;
 338     case MM_CGA:
 339         memset16_far(GET_GLOBAL(vmode_g->sstart), 0, 0x0000, 32*1024);
 340         break;
 341     default:
 342         // XXX - old code gets/sets/restores sequ register 2 to 0xf -
 343         // but it should always be 0xf anyway.
 344         memset16_far(GET_GLOBAL(vmode_g->sstart), 0, 0x0000, 64*1024);
 345     }
 346 }
 347
 348 int
 349 stdvga_set_mode(int mode, int flags)
 350 {
 351     // find the entry in the video modes
 352     struct vgamode_s *vmode_g = stdvga_find_mode(mode);
 353     dprintf(1, "mode search %02x found %p\n", mode, vmode_g);
 354     if (!vmode_g)
 355         return VBE_RETURN_STATUS_FAILED;
 356     struct stdvga_mode_s *stdmode_g = container_of(
 357         vmode_g, struct stdvga_mode_s, info);
 358
 359     // if palette loading (bit 3 of modeset ctl = 0)
 360     if (!(flags & MF_NOPALETTE)) {    // Set the PEL mask
 361         stdvga_pelmask_write(GET_GLOBAL(stdmode_g->pelmask));
 362
 363         // From which palette
 364         u8 *palette_g = GET_GLOBAL(stdmode_g->dac);
 365         u16 palsize = GET_GLOBAL(stdmode_g->dacsize) / 3;
 366
 367         // Always 256*3 values
 368         stdvga_dac_write(get_global_seg(), palette_g, 0, palsize);
 369         int i;
 370         for (i = palsize; i < 0x0100; i++) {
 371             static u8 rgb[3] VAR16;
 372             stdvga_dac_write(get_global_seg(), rgb, i, 1);
 373         }
 374
 375         if (flags & MF_GRAYSUM)
 376             stdvga_perform_gray_scale_summing(0x00, 0x100);
 377     }
 378
 379     // Set Attribute Ctl
 380     u8 *regs = GET_GLOBAL(stdmode_g->actl_regs);
 381     int i;
 382     for (i = 0; i <= 0x13; i++)
 383         stdvga_attr_write(i, GET_GLOBAL(regs[i]));
 384     stdvga_attr_write(0x14, 0x00);
 385
 386     // Set Sequencer Ctl
 387     stdvga_sequ_write(0x00, 0x03);
 388     regs = GET_GLOBAL(stdmode_g->sequ_regs);
 389     for (i = 1; i <= 4; i++)
 390         stdvga_sequ_write(i, GET_GLOBAL(regs[i - 1]));
 391
 392     // Set Grafx Ctl
 393     regs = GET_GLOBAL(stdmode_g->grdc_regs);
 394     for (i = 0; i <= 8; i++)
 395         stdvga_grdc_write(i, GET_GLOBAL(regs[i]));
 396
 397     // Set CRTC address VGA or MDA
 398     u8 miscreg = GET_GLOBAL(stdmode_g->miscreg);
 399     u16 crtc_addr = VGAREG_VGA_CRTC_ADDRESS;
 400     if (!(miscreg & 1))
 401         crtc_addr = VGAREG_MDA_CRTC_ADDRESS;
 402
 403     // Disable CRTC write protection
 404     stdvga_crtc_write(crtc_addr, 0x11, 0x00);
 405     // Set CRTC regs
 406     regs = GET_GLOBAL(stdmode_g->crtc_regs);
 407     for (i = 0; i <= 0x18; i++)
 408         stdvga_crtc_write(crtc_addr, i, GET_GLOBAL(regs[i]));
 409
 410     // Set the misc register
 411     stdvga_misc_write(miscreg);
 412
 413     // Enable video
 414     stdvga_attrindex_write(0x20);
 415
 416     // Clear screen
 417     if (!(flags & MF_NOCLEARMEM))
 418         clear_screen(vmode_g);
 419
 420     // Write the fonts in memory
 421     u8 memmodel = GET_GLOBAL(vmode_g->memmodel);
 422     if (memmodel == MM_TEXT)
 423         stdvga_load_font(get_global_seg(), vgafont16, 0x100, 0, 0, 16);
 424
 425     // Setup BDA variables
 426     modeswitch_set_bda(mode, flags, vmode_g);
 427
 428     return 0;
 429 }
 430
 431
 432 /****************************************************************
 433  * Misc
 434  ****************************************************************/
 435
 436 void
 437 stdvga_list_modes(u16 seg, u16 *dest, u16 *last)
 438 {
 439     SET_FARVAR(seg, *dest, 0xffff);
 440 }
 441
 442 void
 443 stdvga_enable_video_addressing(u8 disable)
 444 {
 445     u8 v = (disable & 1) ? 0x00 : 0x02;
 446     stdvga_misc_mask(0x02, v);
 447 }
 448
 449 int
 450 stdvga_init(void)
 451 {
 452     // switch to color mode and enable CPU access 480 lines
 453     stdvga_misc_write(0xc3);
 454     // more than 64k 3C4/04
 455     stdvga_sequ_write(0x04, 0x02);
 456
 457     return 0;
 458 }