vgasrc/bochsvga.c

   1 #include "vgabios.h" // struct vbe_modeinfo
   2 #include "vbe.h" // VBE_MODE_VESA_DEFINED
   3 #include "bochsvga.h" // bochsvga_set_mode
   4 #include "util.h" // dprintf
   5 #include "config.h" // CONFIG_*
   6 #include "biosvar.h" // SET_BDA
   7 #include "stdvga.h" // VGAREG_SEQU_ADDRESS
   8
   9 static struct bochsvga_mode
  10 {
  11     u16 mode;
  12     struct vgamode_s info;
  13 } bochsvga_modes[] VAR16 = {
  14     /* standard modes */
  15     { 0x100, { MM_PACKED, 640,  400,  8  } },
  16     { 0x101, { MM_PACKED, 640,  480,  8  } },
  17     { 0x102, { MM_PLANAR, 800,  600,  4  } },
  18     { 0x103, { MM_PACKED, 800,  600,  8  } },
  19     { 0x104, { MM_PLANAR, 1024, 768,  4  } },
  20     { 0x105, { MM_PACKED, 1024, 768,  8  } },
  21     { 0x106, { MM_PLANAR, 1280, 1024, 4  } },
  22     { 0x107, { MM_PACKED, 1280, 1024, 8  } },
  23     { 0x10D, { MM_DIRECT, 320,  200,  15 } },
  24     { 0x10E, { MM_DIRECT, 320,  200,  16 } },
  25     { 0x10F, { MM_DIRECT, 320,  200,  24 } },
  26     { 0x110, { MM_DIRECT, 640,  480,  15 } },
  27     { 0x111, { MM_DIRECT, 640,  480,  16 } },
  28     { 0x112, { MM_DIRECT, 640,  480,  24 } },
  29     { 0x113, { MM_DIRECT, 800,  600,  15 } },
  30     { 0x114, { MM_DIRECT, 800,  600,  16 } },
  31     { 0x115, { MM_DIRECT, 800,  600,  24 } },
  32     { 0x116, { MM_DIRECT, 1024, 768,  15 } },
  33     { 0x117, { MM_DIRECT, 1024, 768,  16 } },
  34     { 0x118, { MM_DIRECT, 1024, 768,  24 } },
  35     { 0x119, { MM_DIRECT, 1280, 1024, 15 } },
  36     { 0x11A, { MM_DIRECT, 1280, 1024, 16 } },
  37     { 0x11B, { MM_DIRECT, 1280, 1024, 24 } },
  38     { 0x11C, { MM_PACKED, 1600, 1200, 8  } },
  39     { 0x11D, { MM_DIRECT, 1600, 1200, 15 } },
  40     { 0x11E, { MM_DIRECT, 1600, 1200, 16 } },
  41     { 0x11F, { MM_DIRECT, 1600, 1200, 24 } },
  42     /* BOCHS modes */
  43     { 0x140, { MM_DIRECT, 320,  200,  32 } },
  44     { 0x141, { MM_DIRECT, 640,  400,  32 } },
  45     { 0x142, { MM_DIRECT, 640,  480,  32 } },
  46     { 0x143, { MM_DIRECT, 800,  600,  32 } },
  47     { 0x144, { MM_DIRECT, 1024, 768,  32 } },
  48     { 0x145, { MM_DIRECT, 1280, 1024, 32 } },
  49     { 0x146, { MM_PACKED, 320,  200,  8  } },
  50     { 0x147, { MM_DIRECT, 1600, 1200, 32 } },
  51     { 0x148, { MM_PACKED, 1152, 864,  8  } },
  52     { 0x149, { MM_DIRECT, 1152, 864,  15 } },
  53     { 0x14a, { MM_DIRECT, 1152, 864,  16 } },
  54     { 0x14b, { MM_DIRECT, 1152, 864,  24 } },
  55     { 0x14c, { MM_DIRECT, 1152, 864,  32 } },
  56     { 0x178, { MM_DIRECT, 1280, 800,  16 } },
  57     { 0x179, { MM_DIRECT, 1280, 800,  24 } },
  58     { 0x17a, { MM_DIRECT, 1280, 800,  32 } },
  59     { 0x17b, { MM_DIRECT, 1280, 960,  16 } },
  60     { 0x17c, { MM_DIRECT, 1280, 960,  24 } },
  61     { 0x17d, { MM_DIRECT, 1280, 960,  32 } },
  62     { 0x17e, { MM_DIRECT, 1440, 900,  16 } },
  63     { 0x17f, { MM_DIRECT, 1440, 900,  24 } },
  64     { 0x180, { MM_DIRECT, 1440, 900,  32 } },
  65     { 0x181, { MM_DIRECT, 1400, 1050, 16 } },
  66     { 0x182, { MM_DIRECT, 1400, 1050, 24 } },
  67     { 0x183, { MM_DIRECT, 1400, 1050, 32 } },
  68     { 0x184, { MM_DIRECT, 1680, 1050, 16 } },
  69     { 0x185, { MM_DIRECT, 1680, 1050, 24 } },
  70     { 0x186, { MM_DIRECT, 1680, 1050, 32 } },
  71     { 0x187, { MM_DIRECT, 1920, 1200, 16 } },
  72     { 0x188, { MM_DIRECT, 1920, 1200, 24 } },
  73     { 0x189, { MM_DIRECT, 1920, 1200, 32 } },
  74     { 0x18a, { MM_DIRECT, 2560, 1600, 16 } },
  75     { 0x18b, { MM_DIRECT, 2560, 1600, 24 } },
  76     { 0x18c, { MM_DIRECT, 2560, 1600, 32 } },
  77 };
  78
  79 #define BYTES_PER_PIXEL(m) ((GET_GLOBAL((m)->depth) + 7) / 8)
  80
  81 u32 pci_lfb_addr VAR16;
  82
  83 static inline u32 pci_config_readl(u16 bdf, u16 addr)
  84 {
  85     int status;
  86     u32 val;
  87
  88     addr &= ~3;
  89
  90     asm volatile(
  91             "int $0x1a\n"
  92             "cli\n"
  93             "cld"
  94             : "=a"(status), "=c"(val)
  95             : "a"(0xb10a), "b"(bdf), "D"(addr)
  96             : "cc", "memory");
  97
  98     if ((status >> 16))
  99         return (u32)-1;
 100
 101     return val;
 102 }
 103
 104
 105 static u16 dispi_get_max_xres(void)
 106 {
 107     u16 en;
 108     u16 xres;
 109
 110     en = dispi_read(VBE_DISPI_INDEX_ENABLE);
 111
 112     dispi_write(VBE_DISPI_INDEX_ENABLE, en | VBE_DISPI_GETCAPS);
 113     xres = dispi_read(VBE_DISPI_INDEX_XRES);
 114     dispi_write(VBE_DISPI_INDEX_ENABLE, en);
 115
 116     return xres;
 117 }
 118
 119 static u16 dispi_get_max_bpp(void)
 120 {
 121     u16 en;
 122     u16 bpp;
 123
 124     en = dispi_read(VBE_DISPI_INDEX_ENABLE);
 125
 126     dispi_write(VBE_DISPI_INDEX_ENABLE, en | VBE_DISPI_GETCAPS);
 127     bpp = dispi_read(VBE_DISPI_INDEX_BPP);
 128     dispi_write(VBE_DISPI_INDEX_ENABLE, en);
 129
 130     return bpp;
 131 }
 132
 133 /* Called only during POST */
 134 int
 135 bochsvga_init(void)
 136 {
 137     int ret = stdvga_init();
 138     if (ret)
 139         return ret;
 140
 141     /* Sanity checks */
 142     dispi_write(VBE_DISPI_INDEX_ID, VBE_DISPI_ID0);
 143     if (dispi_read(VBE_DISPI_INDEX_ID) != VBE_DISPI_ID0) {
 144         dprintf(1, "No VBE DISPI interface detected\n");
 145         return -1;
 146     }
 147
 148     SET_BDA(vbe_flag, 0x1);
 149     dispi_write(VBE_DISPI_INDEX_ID, VBE_DISPI_ID5);
 150
 151     u32 lfb_addr;
 152     if (CONFIG_VGA_PCI)
 153         lfb_addr = pci_config_readl(GET_GLOBAL(VgaBDF), 0x10) & ~0xf;
 154     else
 155         lfb_addr = VBE_DISPI_LFB_PHYSICAL_ADDRESS;
 156
 157     SET_FARVAR(get_global_seg(), pci_lfb_addr, lfb_addr);
 158
 159     dprintf(1, "VBE DISPI detected. lfb_addr=%x\n", GET_GLOBAL(pci_lfb_addr));
 160
 161     return 0;
 162 }
 163
 164 int
 165 bochsvga_enabled(void)
 166 {
 167     return GET_BDA(vbe_flag);
 168 }
 169
 170 u16
 171 bochsvga_total_mem(void)
 172 {
 173     return dispi_read(VBE_DISPI_INDEX_VIDEO_MEMORY_64K);
 174 }
 175
 176 struct vgamode_s *bochsvga_find_mode(int mode)
 177 {
 178     struct bochsvga_mode *m = bochsvga_modes;
 179     for (; m < &bochsvga_modes[ARRAY_SIZE(bochsvga_modes)]; m++)
 180         if (GET_GLOBAL(m->mode) == mode)
 181             return &m->info;
 182     return stdvga_find_mode(mode);
 183 }
 184
 185 static int mode_valid(struct vgamode_s *vmode_g)
 186 {
 187     u16 max_xres = dispi_get_max_xres();
 188     u16 max_bpp = dispi_get_max_bpp();
 189     u32 max_mem = bochsvga_total_mem() * 64 * 1024;
 190
 191     u32 mem = GET_GLOBAL(vmode_g->width) * GET_GLOBAL(vmode_g->height) *
 192               BYTES_PER_PIXEL(vmode_g);
 193
 194     if (GET_GLOBAL(vmode_g->width) > max_xres ||
 195         GET_GLOBAL(vmode_g->depth) > max_bpp ||
 196         mem > max_mem)
 197         return 0;
 198
 199     return 1;
 200 }
 201
 202 void
 203 bochsvga_list_modes(u16 seg, u16 *dest, u16 *last)
 204 {
 205     struct bochsvga_mode *m = bochsvga_modes;
 206     for (; m < &bochsvga_modes[ARRAY_SIZE(bochsvga_modes)] && dest<last; m++) {
 207         if (!mode_valid(&m->info))
 208             continue;
 209
 210         dprintf(1, "VBE found mode %x valid.\n", GET_GLOBAL(m->mode));
 211         SET_FARVAR(seg, *dest, GET_GLOBAL(m->mode));
 212         dest++;
 213     }
 214
 215     stdvga_list_modes(seg, dest, last);
 216 }
 217
 218 int
 219 bochsvga_mode_info(u16 mode, struct vbe_modeinfo *info)
 220 {
 221     struct vgamode_s *vmode_g = bochsvga_find_mode(mode);
 222     if (!vmode_g || !mode_valid(vmode_g))
 223         return -1;
 224
 225     info->width = GET_GLOBAL(vmode_g->width);
 226     info->height = GET_GLOBAL(vmode_g->height);
 227     info->depth = GET_GLOBAL(vmode_g->depth);
 228
 229     info->linesize = info->width * ((info->depth + 7) / 8);
 230     info->phys_base = GET_GLOBAL(pci_lfb_addr);
 231     info->vram_size = bochsvga_total_mem() * 64 * 1024;
 232
 233     return 0;
 234 }
 235
 236 void
 237 bochsvga_hires_enable(int enable)
 238 {
 239     u16 flags = enable ?
 240         VBE_DISPI_ENABLED |
 241         VBE_DISPI_LFB_ENABLED |
 242         VBE_DISPI_NOCLEARMEM : 0;
 243
 244     dispi_write(VBE_DISPI_INDEX_ENABLE, flags);
 245 }
 246
 247 int
 248 bochsvga_set_mode(int mode, int flags)
 249 {
 250     if (!(mode & VBE_MODE_VESA_DEFINED)) {
 251         dprintf(1, "set VGA mode %x\n", mode);
 252
 253         bochsvga_hires_enable(0);
 254         return stdvga_set_mode(mode, flags);
 255     }
 256
 257     struct vbe_modeinfo modeinfo, *info = &modeinfo;
 258     int ret = bochsvga_mode_info(mode, &modeinfo);
 259     if (ret) {
 260         dprintf(1, "VBE mode %x not found\n", mode);
 261         return VBE_RETURN_STATUS_FAILED;
 262     }
 263     bochsvga_hires_enable(1);
 264
 265     if (info->depth == 4)
 266         stdvga_set_mode(0x6a, 0);
 267     if (info->depth == 8)
 268         // XXX load_dac_palette(3);
 269         ;
 270
 271     dispi_write(VBE_DISPI_INDEX_BPP, info->depth);
 272     dispi_write(VBE_DISPI_INDEX_XRES, info->width);
 273     dispi_write(VBE_DISPI_INDEX_YRES, info->height);
 274     dispi_write(VBE_DISPI_INDEX_BANK, 0);
 275
 276     /* VGA compat setup */
 277     //XXX: This probably needs some reverse engineering
 278     u8 v;
 279     outw(0x0011, VGAREG_VGA_CRTC_ADDRESS);
 280     outw(((info->width * 4 - 1) << 8) | 0x1, VGAREG_VGA_CRTC_ADDRESS);
 281     dispi_write(VBE_DISPI_INDEX_VIRT_WIDTH, info->width);
 282     outw(((info->height - 1) << 8) | 0x12, VGAREG_VGA_CRTC_ADDRESS);
 283     outw(((info->height - 1) & 0xff00) | 0x7, VGAREG_VGA_CRTC_ADDRESS);
 284     v = inb(VGAREG_VGA_CRTC_DATA) & 0xbd;
 285     if (v & 0x1)
 286         v |= 0x2;
 287     if (v & 0x2)
 288         v |= 0x40;
 289     outb(v, VGAREG_VGA_CRTC_DATA);
 290
 291     outw(0x9, VGAREG_VGA_CRTC_ADDRESS);
 292     outb(0x17, VGAREG_VGA_CRTC_ADDRESS);
 293     outb(inb(VGAREG_VGA_CRTC_DATA) | 0x3, VGAREG_VGA_CRTC_DATA);
 294     v = inb(VGAREG_ACTL_RESET);
 295     outw(0x10, VGAREG_ACTL_ADDRESS);
 296     v = inb(VGAREG_ACTL_READ_DATA) | 0x1;
 297     outb(v, VGAREG_ACTL_ADDRESS);
 298     outb(0x20, VGAREG_ACTL_ADDRESS);
 299     outw(0x0506, VGAREG_GRDC_ADDRESS);
 300     outw(0x0f02, VGAREG_SEQU_ADDRESS);
 301     if (info->depth >= 8) {
 302         outb(0x14, VGAREG_VGA_CRTC_ADDRESS);
 303         outb(inb(VGAREG_VGA_CRTC_DATA) | 0x40, VGAREG_VGA_CRTC_DATA);
 304         v = inb(VGAREG_ACTL_RESET);
 305         outw(0x10, VGAREG_ACTL_ADDRESS);
 306         v = inb(VGAREG_ACTL_READ_DATA) | 0x40;
 307         outb(v, VGAREG_ACTL_ADDRESS);
 308         outb(0x20, VGAREG_ACTL_ADDRESS);
 309         outb(0x04, VGAREG_SEQU_ADDRESS);
 310         v = inb(VGAREG_SEQU_DATA) | 0x08;
 311         outb(v, VGAREG_SEQU_DATA);
 312         outb(0x05, VGAREG_GRDC_ADDRESS);
 313         v = inb(VGAREG_GRDC_DATA) & 0x9f;
 314         outb(v | 0x40, VGAREG_GRDC_DATA);
 315     }
 316
 317     SET_BDA(vbe_mode, mode);
 318
 319     if (flags & MF_LINEARFB) {
 320         /* Linear frame buffer */
 321         /* XXX: ??? */
 322     }
 323     if (!(mode & MF_NOCLEARMEM)) {
 324         bochsvga_clear_scr();
 325     }
 326
 327     return 0;
 328 }
 329
 330 void
 331 bochsvga_clear_scr(void)
 332 {
 333     u16 en;
 334
 335     en = dispi_read(VBE_DISPI_INDEX_ENABLE);
 336     en &= ~VBE_DISPI_NOCLEARMEM;
 337     dispi_write(VBE_DISPI_INDEX_ENABLE, en);
 338 }
 339
 340 int
 341 bochsvga_hires_enabled(void)
 342 {
 343     return dispi_read(VBE_DISPI_INDEX_ENABLE) & VBE_DISPI_ENABLED;
 344 }
 345
 346 u16
 347 bochsvga_curr_mode(void)
 348 {
 349     return GET_BDA(vbe_mode);
 350 }