src/shadow.c

   1 // Support for enabling/disabling BIOS ram shadowing.
   2 //
   3 // Copyright (C) 2008,2009  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2006 Fabrice Bellard
   5 //
   6 // This file may be distributed under the terms of the GNU LGPLv3 license.
   7
   8 #include "util.h" // memcpy
   9 #include "pci.h" // pci_config_writeb
  10 #include "config.h" // CONFIG_*
  11 #include "pci_ids.h" // PCI_VENDOR_ID_INTEL
  12
  13 // Test if 'addr' is in the range from 'start'..'start+size'
  14 #define IN_RANGE(addr, start, size) ({   \
  15             u32 __addr = (addr);         \
  16             u32 __start = (start);       \
  17             u32 __size = (size);         \
  18             (__addr - __start < __size); \
  19         })
  20
  21 // On the emulators, the bios at 0xf0000 is also at 0xffff0000
  22 #define BIOS_SRC_ADDR 0xffff0000
  23
  24 // Enable shadowing and copy bios.
  25 static void
  26 copy_bios(u16 bdf)
  27 {
  28     pci_config_writeb(bdf, 0x59, 0x30);
  29     memcpy((void*)BUILD_BIOS_ADDR, (void*)BIOS_SRC_ADDR, BUILD_BIOS_SIZE);
  30 }
  31
  32 // Make the 0xc0000-0x100000 area read/writable.
  33 void
  34 make_bios_writable()
  35 {
  36     if (CONFIG_COREBOOT)
  37         return;
  38
  39     dprintf(3, "enabling shadow ram\n");
  40
  41     // Locate chip controlling ram shadowing.
  42     int bdf = pci_find_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82441);
  43     if (bdf < 0) {
  44         dprintf(1, "Unable to unlock ram - bridge not found\n");
  45         return;
  46     }
  47
  48     // Make ram from 0xc0000-0xf0000 writable
  49     int clear = 0;
  50     int i;
  51     for (i=0; i<6; i++) {
  52         if (CONFIG_OPTIONROMS_DEPLOYED) {
  53             int reg = pci_config_readb(bdf, 0x5a + i);
  54             if ((reg & 0x11) != 0x11) {
  55                 // Need to copy optionroms to work around qemu implementation
  56                 void *mem = (void*)(BUILD_ROM_START + i * 32*1024);
  57                 memcpy((void*)BUILD_BIOS_TMP_ADDR, mem, 32*1024);
  58                 pci_config_writeb(bdf, 0x5a + i, 0x33);
  59                 memcpy(mem, (void*)BUILD_BIOS_TMP_ADDR, 32*1024);
  60                 clear = 1;
  61             } else {
  62                 pci_config_writeb(bdf, 0x5a + i, 0x33);
  63             }
  64         } else {
  65             pci_config_writeb(bdf, 0x5a + i, 0x33);
  66         }
  67     }
  68     if (clear)
  69         memset((void*)BUILD_BIOS_TMP_ADDR, 0, 32*1024);
  70
  71     int reg = pci_config_readb(bdf, 0x59);
  72     if (reg & 0x10) {
  73         // Ram already present - just enable writes
  74         pci_config_writeb(bdf, 0x59, 0x30);
  75         return;
  76     }
  77
  78     // Enable shadowing and copy bios.
  79     if (IN_RANGE((u32)copy_bios, BUILD_BIOS_ADDR, BUILD_BIOS_SIZE)) {
  80         // Jump to shadow enable function - use the copy in the
  81         // temporary storage area so that memory does not change under
  82         // the executing code.
  83         u32 pos = (u32)copy_bios - BUILD_BIOS_ADDR + BIOS_SRC_ADDR;
  84         void (*func)(u16 bdf) = (void*)pos;
  85         func(bdf);
  86     } else {
  87         copy_bios(bdf);
  88     }
  89 }
  90
  91 // Make the BIOS code segment area (0xf0000) read-only.
  92 void
  93 make_bios_readonly()
  94 {
  95     if (CONFIG_COREBOOT)
  96         return;
  97
  98     dprintf(3, "locking shadow ram\n");
  99
 100     int bdf = pci_find_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82441);
 101     if (bdf < 0) {
 102         dprintf(1, "Unable to lock ram - bridge not found\n");
 103         return;
 104     }
 105
 106     // Flush any pending writes before locking memory.
 107     wbinvd();
 108
 109     // Write protect roms from 0xc0000-0xf0000
 110     int i;
 111     for (i=0; i<6; i++) {
 112         u32 mem = BUILD_ROM_START + i * 32*1024;
 113         if (RomEnd <= mem + 16*1024) {
 114             if (RomEnd > mem)
 115                 pci_config_writeb(bdf, 0x5a + i, 0x31);
 116             break;
 117         }
 118         pci_config_writeb(bdf, 0x5a + i, 0x11);
 119     }
 120
 121     // Write protect 0xf0000-0x100000
 122     pci_config_writeb(bdf, 0x59, 0x10);
 123 }