src/pciinit.c

   1 // Initialize PCI devices (on emulators)
   2 //
   3 // Copyright (C) 2008  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2006 Fabrice Bellard
   5 //
   6 // This file may be distributed under the terms of the GNU GPLv3 license.
   7
   8 #include "util.h" // dprintf
   9 #include "pci.h" // pci_config_readl
  10 #include "biosvar.h" // GET_EBDA
  11 #include "pci_ids.h" // PCI_VENDOR_ID_INTEL
  12 #include "pci_regs.h" // PCI_COMMAND
  13
  14 #define PCI_ADDRESS_SPACE_MEM           0x00
  15 #define PCI_ADDRESS_SPACE_IO            0x01
  16 #define PCI_ADDRESS_SPACE_MEM_PREFETCH  0x08
  17
  18 #define PCI_ROM_SLOT 6
  19 #define PCI_NUM_REGIONS 7
  20
  21 static u32 pci_bios_io_addr;
  22 static u32 pci_bios_mem_addr;
  23 static u32 pci_bios_bigmem_addr;
  24 /* host irqs corresponding to PCI irqs A-D */
  25 static u8 pci_irqs[4] = { 11, 9, 11, 9 };
  26
  27 static void pci_set_io_region_addr(u16 bdf, int region_num, u32 addr)
  28 {
  29     u16 cmd;
  30     u32 ofs, old_addr;
  31
  32     if ( region_num == PCI_ROM_SLOT ) {
  33         ofs = 0x30;
  34     }else{
  35         ofs = 0x10 + region_num * 4;
  36     }
  37
  38     old_addr = pci_config_readl(bdf, ofs);
  39
  40     pci_config_writel(bdf, ofs, addr);
  41     dprintf(1, "region %d: 0x%08x\n", region_num, addr);
  42
  43     /* enable memory mappings */
  44     cmd = pci_config_readw(bdf, PCI_COMMAND);
  45     if ( region_num == PCI_ROM_SLOT )
  46         cmd |= 2;
  47     else if (old_addr & PCI_ADDRESS_SPACE_IO)
  48         cmd |= 1;
  49     else
  50         cmd |= 2;
  51     pci_config_writew(bdf, PCI_COMMAND, cmd);
  52 }
  53
  54 /* return the global irq number corresponding to a given device irq
  55    pin. We could also use the bus number to have a more precise
  56    mapping. */
  57 static int pci_slot_get_pirq(u16 bdf, int irq_num)
  58 {
  59     int slot_addend = pci_bdf_to_dev(bdf) - 1;
  60     return (irq_num + slot_addend) & 3;
  61 }
  62
  63 static void pci_bios_init_bridges(u16 bdf)
  64 {
  65     u16 vendor_id = pci_config_readw(bdf, PCI_VENDOR_ID);
  66     u16 device_id = pci_config_readw(bdf, PCI_DEVICE_ID);
  67
  68     if (vendor_id == PCI_VENDOR_ID_INTEL
  69         && (device_id == PCI_DEVICE_ID_INTEL_82371SB_0
  70             || device_id == PCI_DEVICE_ID_INTEL_82371AB_0)) {
  71         int i, irq;
  72         u8 elcr[2];
  73
  74         /* PIIX3/PIIX4 PCI to ISA bridge */
  75
  76         elcr[0] = 0x00;
  77         elcr[1] = 0x00;
  78         for(i = 0; i < 4; i++) {
  79             irq = pci_irqs[i];
  80             /* set to trigger level */
  81             elcr[irq >> 3] |= (1 << (irq & 7));
  82             /* activate irq remapping in PIIX */
  83             pci_config_writeb(bdf, 0x60 + i, irq);
  84         }
  85         outb(elcr[0], 0x4d0);
  86         outb(elcr[1], 0x4d1);
  87         dprintf(1, "PIIX3/PIIX4 init: elcr=%02x %02x\n",
  88                 elcr[0], elcr[1]);
  89     }
  90 }
  91
  92 static void pci_bios_init_device(u16 bdf)
  93 {
  94     int class;
  95     u32 *paddr;
  96     int i, pin, pic_irq, vendor_id, device_id;
  97
  98     class = pci_config_readw(bdf, PCI_CLASS_DEVICE);
  99     vendor_id = pci_config_readw(bdf, PCI_VENDOR_ID);
 100     device_id = pci_config_readw(bdf, PCI_DEVICE_ID);
 101     dprintf(1, "PCI: bus=%d devfn=0x%02x: vendor_id=0x%04x device_id=0x%04x\n"
 102             , pci_bdf_to_bus(bdf), pci_bdf_to_devfn(bdf), vendor_id, device_id);
 103     switch(class) {
 104     case 0x0101:
 105         if (vendor_id == PCI_VENDOR_ID_INTEL
 106             && (device_id == PCI_DEVICE_ID_INTEL_82371SB_1
 107                 || device_id == PCI_DEVICE_ID_INTEL_82371AB)) {
 108             /* PIIX3/PIIX4 IDE */
 109             pci_config_writew(bdf, 0x40, 0x8000); // enable IDE0
 110             pci_config_writew(bdf, 0x42, 0x8000); // enable IDE1
 111             goto default_map;
 112         } else {
 113             /* IDE: we map it as in ISA mode */
 114             pci_set_io_region_addr(bdf, 0, 0x1f0);
 115             pci_set_io_region_addr(bdf, 1, 0x3f4);
 116             pci_set_io_region_addr(bdf, 2, 0x170);
 117             pci_set_io_region_addr(bdf, 3, 0x374);
 118         }
 119         break;
 120     case 0x0300:
 121         if (vendor_id != 0x1234)
 122             goto default_map;
 123         /* VGA: map frame buffer to default Bochs VBE address */
 124         pci_set_io_region_addr(bdf, 0, 0xE0000000);
 125         break;
 126     case 0x0800:
 127         /* PIC */
 128         if (vendor_id == PCI_VENDOR_ID_IBM) {
 129             /* IBM */
 130             if (device_id == 0x0046 || device_id == 0xFFFF) {
 131                 /* MPIC & MPIC2 */
 132                 pci_set_io_region_addr(bdf, 0, 0x80800000 + 0x00040000);
 133             }
 134         }
 135         break;
 136     case 0xff00:
 137         if (vendor_id == PCI_VENDOR_ID_APPLE &&
 138             (device_id == 0x0017 || device_id == 0x0022)) {
 139             /* macio bridge */
 140             pci_set_io_region_addr(bdf, 0, 0x80800000);
 141         }
 142         break;
 143     default:
 144     default_map:
 145         /* default memory mappings */
 146         for(i = 0; i < PCI_NUM_REGIONS; i++) {
 147             int ofs;
 148             u32 val, size;
 149
 150             if (i == PCI_ROM_SLOT)
 151                 ofs = 0x30;
 152             else
 153                 ofs = 0x10 + i * 4;
 154             pci_config_writel(bdf, ofs, 0xffffffff);
 155             val = pci_config_readl(bdf, ofs);
 156             if (val != 0) {
 157                 size = (~(val & ~0xf)) + 1;
 158                 if (val & PCI_ADDRESS_SPACE_IO)
 159                     paddr = &pci_bios_io_addr;
 160                 else if (size >= 0x04000000)
 161                     paddr = &pci_bios_bigmem_addr;
 162                 else
 163                     paddr = &pci_bios_mem_addr;
 164                 *paddr = ALIGN(*paddr, size);
 165                 pci_set_io_region_addr(bdf, i, *paddr);
 166                 *paddr += size;
 167             }
 168         }
 169         break;
 170     }
 171
 172     /* map the interrupt */
 173     pin = pci_config_readb(bdf, PCI_INTERRUPT_PIN);
 174     if (pin != 0) {
 175         pin = pci_slot_get_pirq(bdf, pin - 1);
 176         pic_irq = pci_irqs[pin];
 177         pci_config_writeb(bdf, PCI_INTERRUPT_LINE, pic_irq);
 178     }
 179
 180     if (vendor_id == PCI_VENDOR_ID_INTEL
 181         && device_id == PCI_DEVICE_ID_INTEL_82371AB_3) {
 182         /* PIIX4 Power Management device (for ACPI) */
 183         u32 pm_io_base = BUILD_PM_IO_BASE;
 184         pci_config_writel(bdf, 0x40, pm_io_base | 1);
 185         pci_config_writeb(bdf, 0x80, 0x01); /* enable PM io space */
 186         u32 smb_io_base = BUILD_SMB_IO_BASE;
 187         pci_config_writel(bdf, 0x90, smb_io_base | 1);
 188         pci_config_writeb(bdf, 0xd2, 0x09); /* enable SMBus io space */
 189     }
 190 }
 191
 192 void
 193 pci_bios_setup(void)
 194 {
 195     if (CONFIG_COREBOOT)
 196         // Already done by coreboot.
 197         return;
 198
 199     pci_bios_io_addr = 0xc000;
 200     pci_bios_mem_addr = 0xf0000000;
 201     pci_bios_bigmem_addr = GET_EBDA(ram_size);
 202     if (pci_bios_bigmem_addr < 0x90000000)
 203         pci_bios_bigmem_addr = 0x90000000;
 204
 205     int bdf, max;
 206     foreachpci(bdf, max) {
 207         pci_bios_init_bridges(bdf);
 208     }
 209     foreachpci(bdf, max) {
 210         pci_bios_init_device(bdf);
 211     }
 212 }