seabios: Add Local APIC NMI Structure to ACPI MADT
[seabios.git] / src / acpi.c
1 // Support for generating ACPI tables (on emulators)
2 //
3 // Copyright (C) 2008-2010  Kevin O'Connor <kevin@koconnor.net>
4 // Copyright (C) 2006 Fabrice Bellard
5 //
6 // This file may be distributed under the terms of the GNU LGPLv3 license.
7
8 #include "acpi.h" // struct rsdp_descriptor
9 #include "util.h" // memcpy
10 #include "pci.h" // pci_find_init_device
11 #include "biosvar.h" // GET_EBDA
12 #include "pci_ids.h" // PCI_VENDOR_ID_INTEL
13 #include "pci_regs.h" // PCI_INTERRUPT_LINE
14 #include "paravirt.h"
15
16 /****************************************************/
17 /* ACPI tables init */
18
19 /* Table structure from Linux kernel (the ACPI tables are under the
20    BSD license) */
21
22 struct acpi_table_header         /* ACPI common table header */
23 {
24     ACPI_TABLE_HEADER_DEF
25 } PACKED;
26
27 /*
28  * ACPI 1.0 Root System Description Table (RSDT)
29  */
30 #define RSDT_SIGNATURE 0x54445352 // RSDT
31 struct rsdt_descriptor_rev1
32 {
33     ACPI_TABLE_HEADER_DEF       /* ACPI common table header */
34     u32 table_offset_entry[0];  /* Array of pointers to other */
35     /* ACPI tables */
36 } PACKED;
37
38 /*
39  * ACPI 1.0 Firmware ACPI Control Structure (FACS)
40  */
41 #define FACS_SIGNATURE 0x53434146 // FACS
42 struct facs_descriptor_rev1
43 {
44     u32 signature;           /* ACPI Signature */
45     u32 length;                 /* Length of structure, in bytes */
46     u32 hardware_signature;     /* Hardware configuration signature */
47     u32 firmware_waking_vector; /* ACPI OS waking vector */
48     u32 global_lock;            /* Global Lock */
49     u32 S4bios_f        : 1;    /* Indicates if S4BIOS support is present */
50     u32 reserved1       : 31;   /* Must be 0 */
51     u8  resverved3 [40];        /* Reserved - must be zero */
52 } PACKED;
53
54
55 /*
56  * Differentiated System Description Table (DSDT)
57  */
58 #define DSDT_SIGNATURE 0x54445344 // DSDT
59
60 /*
61  * MADT values and structures
62  */
63
64 /* Values for MADT PCATCompat */
65
66 #define DUAL_PIC                0
67 #define MULTIPLE_APIC           1
68
69
70 /* Master MADT */
71
72 #define APIC_SIGNATURE 0x43495041 // APIC
73 struct multiple_apic_table
74 {
75     ACPI_TABLE_HEADER_DEF     /* ACPI common table header */
76     u32 local_apic_address;     /* Physical address of local APIC */
77 #if 0
78     u32 PCATcompat      : 1;    /* A one indicates system also has dual 8259s */
79     u32 reserved1       : 31;
80 #else
81     u32 flags;
82 #endif
83 } PACKED;
84
85
86 /* Values for Type in APIC sub-headers */
87
88 #define APIC_PROCESSOR          0
89 #define APIC_IO                 1
90 #define APIC_XRUPT_OVERRIDE     2
91 #define APIC_NMI                3
92 #define APIC_LOCAL_NMI          4
93 #define APIC_ADDRESS_OVERRIDE   5
94 #define APIC_IO_SAPIC           6
95 #define APIC_LOCAL_SAPIC        7
96 #define APIC_XRUPT_SOURCE       8
97 #define APIC_RESERVED           9           /* 9 and greater are reserved */
98
99 /*
100  * MADT sub-structures (Follow MULTIPLE_APIC_DESCRIPTION_TABLE)
101  */
102 #define ACPI_SUB_HEADER_DEF   /* Common ACPI sub-structure header */\
103     u8  type;                               \
104     u8  length;
105
106 /* Sub-structures for MADT */
107
108 struct madt_processor_apic
109 {
110     ACPI_SUB_HEADER_DEF
111     u8  processor_id;           /* ACPI processor id */
112     u8  local_apic_id;          /* Processor's local APIC id */
113 #if 0
114     u32 processor_enabled: 1;   /* Processor is usable if set */
115     u32 reserved2       : 31;   /* Reserved, must be zero */
116 #else
117     u32 flags;
118 #endif
119 } PACKED;
120
121 struct madt_io_apic
122 {
123     ACPI_SUB_HEADER_DEF
124     u8  io_apic_id;             /* I/O APIC ID */
125     u8  reserved;               /* Reserved - must be zero */
126     u32 address;                /* APIC physical address */
127     u32 interrupt;              /* Global system interrupt where INTI
128                                  * lines start */
129 } PACKED;
130
131 /* IRQs 5,9,10,11 */
132 #define PCI_ISA_IRQ_MASK    0x0e20
133
134 struct madt_intsrcovr {
135     ACPI_SUB_HEADER_DEF
136     u8  bus;
137     u8  source;
138     u32 gsi;
139     u16 flags;
140 } PACKED;
141
142 struct madt_local_nmi {
143     ACPI_SUB_HEADER_DEF
144     u8  processor_id;           /* ACPI processor id */
145     u16 flags;                  /* MPS INTI flags */
146     u8  lint;                   /* Local APIC LINT# */
147 } PACKED;
148
149
150 /*
151  * ACPI 2.0 Generic Address Space definition.
152  */
153 struct acpi_20_generic_address {
154     u8  address_space_id;
155     u8  register_bit_width;
156     u8  register_bit_offset;
157     u8  reserved;
158     u64 address;
159 } PACKED;
160
161 /*
162  * HPET Description Table
163  */
164 struct acpi_20_hpet {
165     ACPI_TABLE_HEADER_DEF                    /* ACPI common table header */
166     u32           timer_block_id;
167     struct acpi_20_generic_address addr;
168     u8            hpet_number;
169     u16           min_tick;
170     u8            page_protect;
171 } PACKED;
172
173 #define HPET_ID         0x000
174 #define HPET_PERIOD     0x004
175
176 /*
177  * SRAT (NUMA topology description) table
178  */
179
180 #define SRAT_PROCESSOR          0
181 #define SRAT_MEMORY             1
182
183 struct system_resource_affinity_table
184 {
185     ACPI_TABLE_HEADER_DEF
186     u32    reserved1;
187     u32    reserved2[2];
188 } PACKED;
189
190 struct srat_processor_affinity
191 {
192     ACPI_SUB_HEADER_DEF
193     u8     proximity_lo;
194     u8     local_apic_id;
195     u32    flags;
196     u8     local_sapic_eid;
197     u8     proximity_hi[3];
198     u32    reserved;
199 } PACKED;
200
201 struct srat_memory_affinity
202 {
203     ACPI_SUB_HEADER_DEF
204     u8     proximity[4];
205     u16    reserved1;
206     u32    base_addr_low,base_addr_high;
207     u32    length_low,length_high;
208     u32    reserved2;
209     u32    flags;
210     u32    reserved3[2];
211 } PACKED;
212
213 #include "acpi-dsdt.hex"
214
215 static void
216 build_header(struct acpi_table_header *h, u32 sig, int len, u8 rev)
217 {
218     h->signature = sig;
219     h->length = cpu_to_le32(len);
220     h->revision = rev;
221     memcpy(h->oem_id, CONFIG_APPNAME6, 6);
222     memcpy(h->oem_table_id, CONFIG_APPNAME4, 4);
223     memcpy(h->oem_table_id + 4, (void*)&sig, 4);
224     h->oem_revision = cpu_to_le32(1);
225     memcpy(h->asl_compiler_id, CONFIG_APPNAME4, 4);
226     h->asl_compiler_revision = cpu_to_le32(1);
227     h->checksum -= checksum(h, len);
228 }
229
230 #define PIIX4_ACPI_ENABLE       0xf1
231 #define PIIX4_ACPI_DISABLE      0xf0
232 #define PIIX4_GPE0_BLK          0xafe0
233 #define PIIX4_GPE0_BLK_LEN      4
234
235 static void piix4_fadt_init(struct pci_device *pci, void *arg)
236 {
237     struct fadt_descriptor_rev1 *fadt = arg;
238     fadt->acpi_enable = PIIX4_ACPI_ENABLE;
239     fadt->acpi_disable = PIIX4_ACPI_DISABLE;
240     fadt->gpe0_blk = cpu_to_le32(PIIX4_GPE0_BLK);
241     fadt->gpe0_blk_len = PIIX4_GPE0_BLK_LEN;
242 }
243
244 static const struct pci_device_id fadt_init_tbl[] = {
245     /* PIIX4 Power Management device (for ACPI) */
246     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3,
247                piix4_fadt_init),
248
249     PCI_DEVICE_END
250 };
251
252 static void fill_dsdt(struct fadt_descriptor_rev1 *fadt, void *dsdt)
253 {
254     if (fadt->dsdt) {
255         free((void *)le32_to_cpu(fadt->dsdt));
256     }
257     fadt->dsdt = cpu_to_le32((u32)dsdt);
258     fadt->checksum -= checksum(fadt, sizeof(*fadt));
259     dprintf(1, "ACPI DSDT=%p\n", dsdt);
260 }
261
262 static void *
263 build_fadt(struct pci_device *pci)
264 {
265     struct fadt_descriptor_rev1 *fadt = malloc_high(sizeof(*fadt));
266     struct facs_descriptor_rev1 *facs = memalign_high(64, sizeof(*facs));
267
268     if (!fadt || !facs) {
269         warn_noalloc();
270         return NULL;
271     }
272
273     /* FACS */
274     memset(facs, 0, sizeof(*facs));
275     facs->signature = FACS_SIGNATURE;
276     facs->length = cpu_to_le32(sizeof(*facs));
277
278     /* FADT */
279     memset(fadt, 0, sizeof(*fadt));
280     fadt->firmware_ctrl = cpu_to_le32((u32)facs);
281     fadt->dsdt = 0;  /* dsdt will be filled later in acpi_bios_init()
282                         by fill_dsdt() */
283     fadt->model = 1;
284     fadt->reserved1 = 0;
285     int pm_sci_int = pci_config_readb(pci->bdf, PCI_INTERRUPT_LINE);
286     fadt->sci_int = cpu_to_le16(pm_sci_int);
287     fadt->smi_cmd = cpu_to_le32(PORT_SMI_CMD);
288     fadt->pm1a_evt_blk = cpu_to_le32(PORT_ACPI_PM_BASE);
289     fadt->pm1a_cnt_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x04);
290     fadt->pm_tmr_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x08);
291     fadt->pm1_evt_len = 4;
292     fadt->pm1_cnt_len = 2;
293     fadt->pm_tmr_len = 4;
294     fadt->plvl2_lat = cpu_to_le16(0xfff); // C2 state not supported
295     fadt->plvl3_lat = cpu_to_le16(0xfff); // C3 state not supported
296     pci_init_device(fadt_init_tbl, pci, fadt);
297     /* WBINVD + PROC_C1 + SLP_BUTTON + FIX_RTC + RTC_S4 */
298     fadt->flags = cpu_to_le32((1 << 0) | (1 << 2) | (1 << 5) | (1 << 6) | (1 << 7));
299
300     build_header((void*)fadt, FACP_SIGNATURE, sizeof(*fadt), 1);
301
302     return fadt;
303 }
304
305 static void*
306 build_madt(void)
307 {
308     int madt_size = (sizeof(struct multiple_apic_table)
309                      + sizeof(struct madt_processor_apic) * MaxCountCPUs
310                      + sizeof(struct madt_io_apic)
311                      + sizeof(struct madt_intsrcovr) * 16
312                      + sizeof(struct madt_local_nmi));
313
314     struct multiple_apic_table *madt = malloc_high(madt_size);
315     if (!madt) {
316         warn_noalloc();
317         return NULL;
318     }
319     memset(madt, 0, madt_size);
320     madt->local_apic_address = cpu_to_le32(BUILD_APIC_ADDR);
321     madt->flags = cpu_to_le32(1);
322     struct madt_processor_apic *apic = (void*)&madt[1];
323     int i;
324     for (i=0; i<MaxCountCPUs; i++) {
325         apic->type = APIC_PROCESSOR;
326         apic->length = sizeof(*apic);
327         apic->processor_id = i;
328         apic->local_apic_id = i;
329         if (i < CountCPUs)
330             apic->flags = cpu_to_le32(1);
331         else
332             apic->flags = cpu_to_le32(0);
333         apic++;
334     }
335     struct madt_io_apic *io_apic = (void*)apic;
336     io_apic->type = APIC_IO;
337     io_apic->length = sizeof(*io_apic);
338     io_apic->io_apic_id = CountCPUs;
339     io_apic->address = cpu_to_le32(BUILD_IOAPIC_ADDR);
340     io_apic->interrupt = cpu_to_le32(0);
341
342     struct madt_intsrcovr *intsrcovr = (void*)&io_apic[1];
343     if (qemu_cfg_irq0_override()) {
344         memset(intsrcovr, 0, sizeof(*intsrcovr));
345         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
346         intsrcovr->length = sizeof(*intsrcovr);
347         intsrcovr->source = 0;
348         intsrcovr->gsi    = 2;
349         intsrcovr->flags  = 0; /* conforms to bus specifications */
350         intsrcovr++;
351     }
352     for (i = 1; i < 16; i++) {
353         if (!(PCI_ISA_IRQ_MASK & (1 << i)))
354             /* No need for a INT source override structure. */
355             continue;
356         memset(intsrcovr, 0, sizeof(*intsrcovr));
357         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
358         intsrcovr->length = sizeof(*intsrcovr);
359         intsrcovr->source = i;
360         intsrcovr->gsi    = i;
361         intsrcovr->flags  = 0xd; /* active high, level triggered */
362         intsrcovr++;
363     }
364
365     struct madt_local_nmi *local_nmi = (void*)intsrcovr;
366     local_nmi->type         = APIC_LOCAL_NMI;
367     local_nmi->length       = sizeof(*local_nmi);
368     local_nmi->processor_id = 0xff; /* all processors */
369     local_nmi->flags        = 0;
370     local_nmi->lint         = 1; /* LINT1 */
371     local_nmi++;
372
373     build_header((void*)madt, APIC_SIGNATURE, (void*)local_nmi - (void*)madt, 1);
374     return madt;
375 }
376
377 // Encode a hex value
378 static inline char getHex(u32 val) {
379     val &= 0x0f;
380     return (val <= 9) ? ('0' + val) : ('A' + val - 10);
381 }
382
383 // Encode a length in an SSDT.
384 static u8 *
385 encodeLen(u8 *ssdt_ptr, int length, int bytes)
386 {
387     switch (bytes) {
388     default:
389     case 4: ssdt_ptr[3] = ((length >> 20) & 0xff);
390     case 3: ssdt_ptr[2] = ((length >> 12) & 0xff);
391     case 2: ssdt_ptr[1] = ((length >> 4) & 0xff);
392             ssdt_ptr[0] = (((bytes-1) & 0x3) << 6) | (length & 0x0f);
393             break;
394     case 1: ssdt_ptr[0] = length & 0x3f;
395     }
396     return ssdt_ptr + bytes;
397 }
398
399 #include "ssdt-proc.hex"
400
401 /* 0x5B 0x83 ProcessorOp PkgLength NameString ProcID */
402 #define SD_OFFSET_CPUHEX (*ssdt_proc_name - *ssdt_proc_start + 2)
403 #define SD_OFFSET_CPUID1 (*ssdt_proc_name - *ssdt_proc_start + 4)
404 #define SD_OFFSET_CPUID2 (*ssdt_proc_id - *ssdt_proc_start)
405 #define SD_SIZEOF (*ssdt_proc_end - *ssdt_proc_start)
406 #define SD_PROC (ssdp_proc_aml + *ssdt_proc_start)
407
408 #define SSDT_SIGNATURE 0x54445353 // SSDT
409 static void*
410 build_ssdt(void)
411 {
412     int acpi_cpus = MaxCountCPUs > 0xff ? 0xff : MaxCountCPUs;
413     // length = ScopeOp + procs + NTYF method + CPON package
414     int length = ((1+3+4)
415                   + (acpi_cpus * SD_SIZEOF)
416                   + (1+2+5+(12*acpi_cpus))
417                   + (6+2+1+(1*acpi_cpus)));
418     u8 *ssdt = malloc_high(sizeof(struct acpi_table_header) + length);
419     if (! ssdt) {
420         warn_noalloc();
421         return NULL;
422     }
423     u8 *ssdt_ptr = ssdt + sizeof(struct acpi_table_header);
424
425     // build Scope(_SB_) header
426     *(ssdt_ptr++) = 0x10; // ScopeOp
427     ssdt_ptr = encodeLen(ssdt_ptr, length-1, 3);
428     *(ssdt_ptr++) = '_';
429     *(ssdt_ptr++) = 'S';
430     *(ssdt_ptr++) = 'B';
431     *(ssdt_ptr++) = '_';
432
433     // build Processor object for each processor
434     int i;
435     for (i=0; i<acpi_cpus; i++) {
436         memcpy(ssdt_ptr, SD_PROC, SD_SIZEOF);
437         ssdt_ptr[SD_OFFSET_CPUHEX] = getHex(i >> 4);
438         ssdt_ptr[SD_OFFSET_CPUHEX+1] = getHex(i);
439         ssdt_ptr[SD_OFFSET_CPUID1] = i;
440         ssdt_ptr[SD_OFFSET_CPUID2] = i;
441         ssdt_ptr += SD_SIZEOF;
442     }
443
444     // build "Method(NTFY, 2) {If (LEqual(Arg0, 0x00)) {Notify(CP00, Arg1)} ...}"
445     *(ssdt_ptr++) = 0x14; // MethodOp
446     ssdt_ptr = encodeLen(ssdt_ptr, 2+5+(12*acpi_cpus), 2);
447     *(ssdt_ptr++) = 'N';
448     *(ssdt_ptr++) = 'T';
449     *(ssdt_ptr++) = 'F';
450     *(ssdt_ptr++) = 'Y';
451     *(ssdt_ptr++) = 0x02;
452     for (i=0; i<acpi_cpus; i++) {
453         *(ssdt_ptr++) = 0xA0; // IfOp
454         ssdt_ptr = encodeLen(ssdt_ptr, 11, 1);
455         *(ssdt_ptr++) = 0x93; // LEqualOp
456         *(ssdt_ptr++) = 0x68; // Arg0Op
457         *(ssdt_ptr++) = 0x0A; // BytePrefix
458         *(ssdt_ptr++) = i;
459         *(ssdt_ptr++) = 0x86; // NotifyOp
460         *(ssdt_ptr++) = 'C';
461         *(ssdt_ptr++) = 'P';
462         *(ssdt_ptr++) = getHex(i >> 4);
463         *(ssdt_ptr++) = getHex(i);
464         *(ssdt_ptr++) = 0x69; // Arg1Op
465     }
466
467     // build "Name(CPON, Package() { One, One, ..., Zero, Zero, ... })"
468     *(ssdt_ptr++) = 0x08; // NameOp
469     *(ssdt_ptr++) = 'C';
470     *(ssdt_ptr++) = 'P';
471     *(ssdt_ptr++) = 'O';
472     *(ssdt_ptr++) = 'N';
473     *(ssdt_ptr++) = 0x12; // PackageOp
474     ssdt_ptr = encodeLen(ssdt_ptr, 2+1+(1*acpi_cpus), 2);
475     *(ssdt_ptr++) = acpi_cpus;
476     for (i=0; i<acpi_cpus; i++)
477         *(ssdt_ptr++) = (i < CountCPUs) ? 0x01 : 0x00;
478
479     build_header((void*)ssdt, SSDT_SIGNATURE, ssdt_ptr - ssdt, 1);
480
481     //hexdump(ssdt, ssdt_ptr - ssdt);
482
483     return ssdt;
484 }
485
486 #define HPET_SIGNATURE 0x54455048 // HPET
487 static void*
488 build_hpet(void)
489 {
490     struct acpi_20_hpet *hpet;
491     const void *hpet_base = (void *)BUILD_HPET_ADDRESS;
492     u32 hpet_vendor = readl(hpet_base + HPET_ID) >> 16;
493     u32 hpet_period = readl(hpet_base + HPET_PERIOD);
494
495     if (hpet_vendor == 0 || hpet_vendor == 0xffff ||
496         hpet_period == 0 || hpet_period > 100000000)
497         return NULL;
498
499     hpet = malloc_high(sizeof(*hpet));
500     if (!hpet) {
501         warn_noalloc();
502         return NULL;
503     }
504
505     memset(hpet, 0, sizeof(*hpet));
506     /* Note timer_block_id value must be kept in sync with value advertised by
507      * emulated hpet
508      */
509     hpet->timer_block_id = cpu_to_le32(0x8086a201);
510     hpet->addr.address = cpu_to_le32(BUILD_HPET_ADDRESS);
511     build_header((void*)hpet, HPET_SIGNATURE, sizeof(*hpet), 1);
512
513     return hpet;
514 }
515
516 static void
517 acpi_build_srat_memory(struct srat_memory_affinity *numamem,
518                        u64 base, u64 len, int node, int enabled)
519 {
520     numamem->type = SRAT_MEMORY;
521     numamem->length = sizeof(*numamem);
522     memset(numamem->proximity, 0 ,4);
523     numamem->proximity[0] = node;
524     numamem->flags = cpu_to_le32(!!enabled);
525     numamem->base_addr_low = base & 0xFFFFFFFF;
526     numamem->base_addr_high = base >> 32;
527     numamem->length_low = len & 0xFFFFFFFF;
528     numamem->length_high = len >> 32;
529 }
530
531 #define SRAT_SIGNATURE 0x54415253 // SRAT
532 static void *
533 build_srat(void)
534 {
535     int nb_numa_nodes = qemu_cfg_get_numa_nodes();
536
537     if (nb_numa_nodes == 0)
538         return NULL;
539
540     u64 *numadata = malloc_tmphigh(sizeof(u64) * (MaxCountCPUs + nb_numa_nodes));
541     if (!numadata) {
542         warn_noalloc();
543         return NULL;
544     }
545
546     qemu_cfg_get_numa_data(numadata, MaxCountCPUs + nb_numa_nodes);
547
548     struct system_resource_affinity_table *srat;
549     int srat_size = sizeof(*srat) +
550         sizeof(struct srat_processor_affinity) * MaxCountCPUs +
551         sizeof(struct srat_memory_affinity) * (nb_numa_nodes + 2);
552
553     srat = malloc_high(srat_size);
554     if (!srat) {
555         warn_noalloc();
556         free(numadata);
557         return NULL;
558     }
559
560     memset(srat, 0, srat_size);
561     srat->reserved1=1;
562     struct srat_processor_affinity *core = (void*)(srat + 1);
563     int i;
564     u64 curnode;
565
566     for (i = 0; i < MaxCountCPUs; ++i) {
567         core->type = SRAT_PROCESSOR;
568         core->length = sizeof(*core);
569         core->local_apic_id = i;
570         curnode = *numadata++;
571         core->proximity_lo = curnode;
572         memset(core->proximity_hi, 0, 3);
573         core->local_sapic_eid = 0;
574         if (i < CountCPUs)
575             core->flags = cpu_to_le32(1);
576         else
577             core->flags = 0;
578         core++;
579     }
580
581
582     /* the memory map is a bit tricky, it contains at least one hole
583      * from 640k-1M and possibly another one from 3.5G-4G.
584      */
585     struct srat_memory_affinity *numamem = (void*)core;
586     int slots = 0;
587     u64 mem_len, mem_base, next_base = 0;
588
589     acpi_build_srat_memory(numamem, 0, 640*1024, 0, 1);
590     next_base = 1024 * 1024;
591     numamem++;
592     slots++;
593     for (i = 1; i < nb_numa_nodes + 1; ++i) {
594         mem_base = next_base;
595         mem_len = *numadata++;
596         if (i == 1)
597             mem_len -= 1024 * 1024;
598         next_base = mem_base + mem_len;
599
600         /* Cut out the PCI hole */
601         if (mem_base <= RamSize && next_base > RamSize) {
602             mem_len -= next_base - RamSize;
603             if (mem_len > 0) {
604                 acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
605                 numamem++;
606                 slots++;
607             }
608             mem_base = 1ULL << 32;
609             mem_len = next_base - RamSize;
610             next_base += (1ULL << 32) - RamSize;
611         }
612         acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
613         numamem++;
614         slots++;
615     }
616     for (; slots < nb_numa_nodes + 2; slots++) {
617         acpi_build_srat_memory(numamem, 0, 0, 0, 0);
618         numamem++;
619     }
620
621     build_header((void*)srat, SRAT_SIGNATURE, srat_size, 1);
622
623     free(numadata);
624     return srat;
625 }
626
627 static const struct pci_device_id acpi_find_tbl[] = {
628     /* PIIX4 Power Management device. */
629     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3, NULL),
630
631     PCI_DEVICE_END,
632 };
633
634 struct rsdp_descriptor *RsdpAddr;
635
636 #define MAX_ACPI_TABLES 20
637 void
638 acpi_bios_init(void)
639 {
640     if (! CONFIG_ACPI)
641         return;
642
643     dprintf(3, "init ACPI tables\n");
644
645     // This code is hardcoded for PIIX4 Power Management device.
646     struct pci_device *pci = pci_find_init_device(acpi_find_tbl, NULL);
647     if (!pci)
648         // Device not found
649         return;
650
651     // Build ACPI tables
652     u32 tables[MAX_ACPI_TABLES], tbl_idx = 0;
653
654 #define ACPI_INIT_TABLE(X)                                   \
655     do {                                                     \
656         tables[tbl_idx] = (u32)(X);                          \
657         if (tables[tbl_idx])                                 \
658             tbl_idx++;                                       \
659     } while(0)
660
661     struct fadt_descriptor_rev1 *fadt = build_fadt(pci);
662     ACPI_INIT_TABLE(fadt);
663     ACPI_INIT_TABLE(build_ssdt());
664     ACPI_INIT_TABLE(build_madt());
665     ACPI_INIT_TABLE(build_hpet());
666     ACPI_INIT_TABLE(build_srat());
667
668     u16 i, external_tables = qemu_cfg_acpi_additional_tables();
669
670     for (i = 0; i < external_tables; i++) {
671         u16 len = qemu_cfg_next_acpi_table_len();
672         void *addr = malloc_high(len);
673         if (!addr) {
674             warn_noalloc();
675             continue;
676         }
677         struct acpi_table_header *header =
678             qemu_cfg_next_acpi_table_load(addr, len);
679         if (header->signature == DSDT_SIGNATURE) {
680             if (fadt) {
681                 fill_dsdt(fadt, addr);
682             }
683         } else {
684             ACPI_INIT_TABLE(header);
685         }
686         if (tbl_idx == MAX_ACPI_TABLES) {
687             warn_noalloc();
688             break;
689         }
690     }
691     if (fadt && !fadt->dsdt) {
692         /* default DSDT */
693         void *dsdt = malloc_high(sizeof(AmlCode));
694         if (!dsdt) {
695             warn_noalloc();
696             return;
697         }
698         memcpy(dsdt, AmlCode, sizeof(AmlCode));
699         fill_dsdt(fadt, dsdt);
700     }
701
702     // Build final rsdt table
703     struct rsdt_descriptor_rev1 *rsdt;
704     size_t rsdt_len = sizeof(*rsdt) + sizeof(u32) * tbl_idx;
705     rsdt = malloc_high(rsdt_len);
706     if (!rsdt) {
707         warn_noalloc();
708         return;
709     }
710     memset(rsdt, 0, rsdt_len);
711     memcpy(rsdt->table_offset_entry, tables, sizeof(u32) * tbl_idx);
712     build_header((void*)rsdt, RSDT_SIGNATURE, rsdt_len, 1);
713
714     // Build rsdp pointer table
715     struct rsdp_descriptor *rsdp = malloc_fseg(sizeof(*rsdp));
716     if (!rsdp) {
717         warn_noalloc();
718         return;
719     }
720     memset(rsdp, 0, sizeof(*rsdp));
721     rsdp->signature = RSDP_SIGNATURE;
722     memcpy(rsdp->oem_id, CONFIG_APPNAME6, 6);
723     rsdp->rsdt_physical_address = cpu_to_le32((u32)rsdt);
724     rsdp->checksum -= checksum(rsdp, 20);
725     RsdpAddr = rsdp;
726     dprintf(1, "ACPI tables: RSDP=%p RSDT=%p\n", rsdp, rsdt);
727 }
728
729 u32
730 find_resume_vector(void)
731 {
732     dprintf(4, "rsdp=%p\n", RsdpAddr);
733     if (!RsdpAddr || RsdpAddr->signature != RSDP_SIGNATURE)
734         return 0;
735     struct rsdt_descriptor_rev1 *rsdt = (void*)RsdpAddr->rsdt_physical_address;
736     dprintf(4, "rsdt=%p\n", rsdt);
737     if (!rsdt || rsdt->signature != RSDT_SIGNATURE)
738         return 0;
739     void *end = (void*)rsdt + rsdt->length;
740     int i;
741     for (i=0; (void*)&rsdt->table_offset_entry[i] < end; i++) {
742         struct fadt_descriptor_rev1 *fadt = (void*)rsdt->table_offset_entry[i];
743         if (!fadt || fadt->signature != FACP_SIGNATURE)
744             continue;
745         dprintf(4, "fadt=%p\n", fadt);
746         struct facs_descriptor_rev1 *facs = (void*)fadt->firmware_ctrl;
747         dprintf(4, "facs=%p\n", facs);
748         if (! facs || facs->signature != FACS_SIGNATURE)
749             return 0;
750         // Found it.
751         dprintf(4, "resume addr=%d\n", facs->firmware_waking_vector);
752         return facs->firmware_waking_vector;
753     }
754     return 0;
755 }