src/acpi.c

   1 // Support for generating ACPI tables (on emulators)
   2 //
   3 // Copyright (C) 2008-2010  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2006 Fabrice Bellard
   5 //
   6 // This file may be distributed under the terms of the GNU LGPLv3 license.
   7
   8 #include "acpi.h" // struct rsdp_descriptor
   9 #include "util.h" // memcpy
  10 #include "pci.h" // pci_find_init_device
  11 #include "biosvar.h" // GET_EBDA
  12 #include "pci_ids.h" // PCI_VENDOR_ID_INTEL
  13 #include "pci_regs.h" // PCI_INTERRUPT_LINE
  14 #include "paravirt.h"
  15
  16 /****************************************************/
  17 /* ACPI tables init */
  18
  19 /* Table structure from Linux kernel (the ACPI tables are under the
  20    BSD license) */
  21
  22 struct acpi_table_header         /* ACPI common table header */
  23 {
  24     ACPI_TABLE_HEADER_DEF
  25 } PACKED;
  26
  27 /*
  28  * ACPI 1.0 Root System Description Table (RSDT)
  29  */
  30 #define RSDT_SIGNATURE 0x54445352 // RSDT
  31 struct rsdt_descriptor_rev1
  32 {
  33     ACPI_TABLE_HEADER_DEF       /* ACPI common table header */
  34     u32 table_offset_entry[0];  /* Array of pointers to other */
  35     /* ACPI tables */
  36 } PACKED;
  37
  38 /*
  39  * ACPI 1.0 Firmware ACPI Control Structure (FACS)
  40  */
  41 #define FACS_SIGNATURE 0x53434146 // FACS
  42 struct facs_descriptor_rev1
  43 {
  44     u32 signature;           /* ACPI Signature */
  45     u32 length;                 /* Length of structure, in bytes */
  46     u32 hardware_signature;     /* Hardware configuration signature */
  47     u32 firmware_waking_vector; /* ACPI OS waking vector */
  48     u32 global_lock;            /* Global Lock */
  49     u32 S4bios_f        : 1;    /* Indicates if S4BIOS support is present */
  50     u32 reserved1       : 31;   /* Must be 0 */
  51     u8  resverved3 [40];        /* Reserved - must be zero */
  52 } PACKED;
  53
  54
  55 /*
  56  * Differentiated System Description Table (DSDT)
  57  */
  58 #define DSDT_SIGNATURE 0x54445344 // DSDT
  59
  60 /*
  61  * MADT values and structures
  62  */
  63
  64 /* Values for MADT PCATCompat */
  65
  66 #define DUAL_PIC                0
  67 #define MULTIPLE_APIC           1
  68
  69
  70 /* Master MADT */
  71
  72 #define APIC_SIGNATURE 0x43495041 // APIC
  73 struct multiple_apic_table
  74 {
  75     ACPI_TABLE_HEADER_DEF     /* ACPI common table header */
  76     u32 local_apic_address;     /* Physical address of local APIC */
  77 #if 0
  78     u32 PCATcompat      : 1;    /* A one indicates system also has dual 8259s */
  79     u32 reserved1       : 31;
  80 #else
  81     u32 flags;
  82 #endif
  83 } PACKED;
  84
  85
  86 /* Values for Type in APIC sub-headers */
  87
  88 #define APIC_PROCESSOR          0
  89 #define APIC_IO                 1
  90 #define APIC_XRUPT_OVERRIDE     2
  91 #define APIC_NMI                3
  92 #define APIC_LOCAL_NMI          4
  93 #define APIC_ADDRESS_OVERRIDE   5
  94 #define APIC_IO_SAPIC           6
  95 #define APIC_LOCAL_SAPIC        7
  96 #define APIC_XRUPT_SOURCE       8
  97 #define APIC_RESERVED           9           /* 9 and greater are reserved */
  98
  99 /*
 100  * MADT sub-structures (Follow MULTIPLE_APIC_DESCRIPTION_TABLE)
 101  */
 102 #define ACPI_SUB_HEADER_DEF   /* Common ACPI sub-structure header */\
 103     u8  type;                               \
 104     u8  length;
 105
 106 /* Sub-structures for MADT */
 107
 108 struct madt_processor_apic
 109 {
 110     ACPI_SUB_HEADER_DEF
 111     u8  processor_id;           /* ACPI processor id */
 112     u8  local_apic_id;          /* Processor's local APIC id */
 113 #if 0
 114     u32 processor_enabled: 1;   /* Processor is usable if set */
 115     u32 reserved2       : 31;   /* Reserved, must be zero */
 116 #else
 117     u32 flags;
 118 #endif
 119 } PACKED;
 120
 121 struct madt_io_apic
 122 {
 123     ACPI_SUB_HEADER_DEF
 124     u8  io_apic_id;             /* I/O APIC ID */
 125     u8  reserved;               /* Reserved - must be zero */
 126     u32 address;                /* APIC physical address */
 127     u32 interrupt;              /* Global system interrupt where INTI
 128                                  * lines start */
 129 } PACKED;
 130
 131 /* IRQs 5,9,10,11 */
 132 #define PCI_ISA_IRQ_MASK    0x0e20
 133
 134 struct madt_intsrcovr {
 135     ACPI_SUB_HEADER_DEF
 136     u8  bus;
 137     u8  source;
 138     u32 gsi;
 139     u16 flags;
 140 } PACKED;
 141
 142 /*
 143  * ACPI 2.0 Generic Address Space definition.
 144  */
 145 struct acpi_20_generic_address {
 146     u8  address_space_id;
 147     u8  register_bit_width;
 148     u8  register_bit_offset;
 149     u8  reserved;
 150     u64 address;
 151 } PACKED;
 152
 153 /*
 154  * HPET Description Table
 155  */
 156 struct acpi_20_hpet {
 157     ACPI_TABLE_HEADER_DEF                    /* ACPI common table header */
 158     u32           timer_block_id;
 159     struct acpi_20_generic_address addr;
 160     u8            hpet_number;
 161     u16           min_tick;
 162     u8            page_protect;
 163 } PACKED;
 164
 165 #define HPET_ID         0x000
 166 #define HPET_PERIOD     0x004
 167
 168 /*
 169  * SRAT (NUMA topology description) table
 170  */
 171
 172 #define SRAT_PROCESSOR          0
 173 #define SRAT_MEMORY             1
 174
 175 struct system_resource_affinity_table
 176 {
 177     ACPI_TABLE_HEADER_DEF
 178     u32    reserved1;
 179     u32    reserved2[2];
 180 } PACKED;
 181
 182 struct srat_processor_affinity
 183 {
 184     ACPI_SUB_HEADER_DEF
 185     u8     proximity_lo;
 186     u8     local_apic_id;
 187     u32    flags;
 188     u8     local_sapic_eid;
 189     u8     proximity_hi[3];
 190     u32    reserved;
 191 } PACKED;
 192
 193 struct srat_memory_affinity
 194 {
 195     ACPI_SUB_HEADER_DEF
 196     u8     proximity[4];
 197     u16    reserved1;
 198     u32    base_addr_low,base_addr_high;
 199     u32    length_low,length_high;
 200     u32    reserved2;
 201     u32    flags;
 202     u32    reserved3[2];
 203 } PACKED;
 204
 205 #include "acpi-dsdt.hex"
 206
 207 static void
 208 build_header(struct acpi_table_header *h, u32 sig, int len, u8 rev)
 209 {
 210     h->signature = sig;
 211     h->length = cpu_to_le32(len);
 212     h->revision = rev;
 213     memcpy(h->oem_id, CONFIG_APPNAME6, 6);
 214     memcpy(h->oem_table_id, CONFIG_APPNAME4, 4);
 215     memcpy(h->oem_table_id + 4, (void*)&sig, 4);
 216     h->oem_revision = cpu_to_le32(1);
 217     memcpy(h->asl_compiler_id, CONFIG_APPNAME4, 4);
 218     h->asl_compiler_revision = cpu_to_le32(1);
 219     h->checksum -= checksum(h, len);
 220 }
 221
 222 #define PIIX4_ACPI_ENABLE       0xf1
 223 #define PIIX4_ACPI_DISABLE      0xf0
 224 #define PIIX4_GPE0_BLK          0xafe0
 225 #define PIIX4_GPE0_BLK_LEN      4
 226
 227 static void piix4_fadt_init(struct pci_device *pci, void *arg)
 228 {
 229     struct fadt_descriptor_rev1 *fadt = arg;
 230     fadt->acpi_enable = PIIX4_ACPI_ENABLE;
 231     fadt->acpi_disable = PIIX4_ACPI_DISABLE;
 232     fadt->gpe0_blk = cpu_to_le32(PIIX4_GPE0_BLK);
 233     fadt->gpe0_blk_len = PIIX4_GPE0_BLK_LEN;
 234 }
 235
 236 static const struct pci_device_id fadt_init_tbl[] = {
 237     /* PIIX4 Power Management device (for ACPI) */
 238     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3,
 239                piix4_fadt_init),
 240
 241     PCI_DEVICE_END
 242 };
 243
 244 static void fill_dsdt(struct fadt_descriptor_rev1 *fadt, void *dsdt)
 245 {
 246     if (fadt->dsdt) {
 247         free((void *)le32_to_cpu(fadt->dsdt));
 248     }
 249     fadt->dsdt = cpu_to_le32((u32)dsdt);
 250     fadt->checksum -= checksum(fadt, sizeof(*fadt));
 251     dprintf(1, "ACPI DSDT=%p\n", dsdt);
 252 }
 253
 254 static void *
 255 build_fadt(struct pci_device *pci)
 256 {
 257     struct fadt_descriptor_rev1 *fadt = malloc_high(sizeof(*fadt));
 258     struct facs_descriptor_rev1 *facs = memalign_high(64, sizeof(*facs));
 259
 260     if (!fadt || !facs) {
 261         warn_noalloc();
 262         return NULL;
 263     }
 264
 265     /* FACS */
 266     memset(facs, 0, sizeof(*facs));
 267     facs->signature = FACS_SIGNATURE;
 268     facs->length = cpu_to_le32(sizeof(*facs));
 269
 270     /* FADT */
 271     memset(fadt, 0, sizeof(*fadt));
 272     fadt->firmware_ctrl = cpu_to_le32((u32)facs);
 273     fadt->dsdt = 0;  /* dsdt will be filled later in acpi_bios_init()
 274                         by fill_dsdt() */
 275     fadt->model = 1;
 276     fadt->reserved1 = 0;
 277     int pm_sci_int = pci_config_readb(pci->bdf, PCI_INTERRUPT_LINE);
 278     fadt->sci_int = cpu_to_le16(pm_sci_int);
 279     fadt->smi_cmd = cpu_to_le32(PORT_SMI_CMD);
 280     fadt->pm1a_evt_blk = cpu_to_le32(PORT_ACPI_PM_BASE);
 281     fadt->pm1a_cnt_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x04);
 282     fadt->pm_tmr_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x08);
 283     fadt->pm1_evt_len = 4;
 284     fadt->pm1_cnt_len = 2;
 285     fadt->pm_tmr_len = 4;
 286     fadt->plvl2_lat = cpu_to_le16(0xfff); // C2 state not supported
 287     fadt->plvl3_lat = cpu_to_le16(0xfff); // C3 state not supported
 288     pci_init_device(fadt_init_tbl, pci, fadt);
 289     /* WBINVD + PROC_C1 + SLP_BUTTON + FIX_RTC + RTC_S4 */
 290     fadt->flags = cpu_to_le32((1 << 0) | (1 << 2) | (1 << 5) | (1 << 6) | (1 << 7));
 291
 292     build_header((void*)fadt, FACP_SIGNATURE, sizeof(*fadt), 1);
 293
 294     return fadt;
 295 }
 296
 297 static void*
 298 build_madt(void)
 299 {
 300     int madt_size = (sizeof(struct multiple_apic_table)
 301                      + sizeof(struct madt_processor_apic) * MaxCountCPUs
 302                      + sizeof(struct madt_io_apic)
 303                      + sizeof(struct madt_intsrcovr) * 16);
 304     struct multiple_apic_table *madt = malloc_high(madt_size);
 305     if (!madt) {
 306         warn_noalloc();
 307         return NULL;
 308     }
 309     memset(madt, 0, madt_size);
 310     madt->local_apic_address = cpu_to_le32(BUILD_APIC_ADDR);
 311     madt->flags = cpu_to_le32(1);
 312     struct madt_processor_apic *apic = (void*)&madt[1];
 313     int i;
 314     for (i=0; i<MaxCountCPUs; i++) {
 315         apic->type = APIC_PROCESSOR;
 316         apic->length = sizeof(*apic);
 317         apic->processor_id = i;
 318         apic->local_apic_id = i;
 319         if (i < CountCPUs)
 320             apic->flags = cpu_to_le32(1);
 321         else
 322             apic->flags = cpu_to_le32(0);
 323         apic++;
 324     }
 325     struct madt_io_apic *io_apic = (void*)apic;
 326     io_apic->type = APIC_IO;
 327     io_apic->length = sizeof(*io_apic);
 328     io_apic->io_apic_id = CountCPUs;
 329     io_apic->address = cpu_to_le32(BUILD_IOAPIC_ADDR);
 330     io_apic->interrupt = cpu_to_le32(0);
 331
 332     struct madt_intsrcovr *intsrcovr = (void*)&io_apic[1];
 333     if (qemu_cfg_irq0_override()) {
 334         memset(intsrcovr, 0, sizeof(*intsrcovr));
 335         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
 336         intsrcovr->length = sizeof(*intsrcovr);
 337         intsrcovr->source = 0;
 338         intsrcovr->gsi    = 2;
 339         intsrcovr->flags  = 0; /* conforms to bus specifications */
 340         intsrcovr++;
 341     }
 342     for (i = 1; i < 16; i++) {
 343         if (!(PCI_ISA_IRQ_MASK & (1 << i)))
 344             /* No need for a INT source override structure. */
 345             continue;
 346         memset(intsrcovr, 0, sizeof(*intsrcovr));
 347         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
 348         intsrcovr->length = sizeof(*intsrcovr);
 349         intsrcovr->source = i;
 350         intsrcovr->gsi    = i;
 351         intsrcovr->flags  = 0xd; /* active high, level triggered */
 352         intsrcovr++;
 353     }
 354
 355     build_header((void*)madt, APIC_SIGNATURE, (void*)intsrcovr - (void*)madt, 1);
 356     return madt;
 357 }
 358
 359 // Encode a hex value
 360 static inline char getHex(u32 val) {
 361     val &= 0x0f;
 362     return (val <= 9) ? ('0' + val) : ('A' + val - 10);
 363 }
 364
 365 // Encode a length in an SSDT.
 366 static u8 *
 367 encodeLen(u8 *ssdt_ptr, int length, int bytes)
 368 {
 369     switch (bytes) {
 370     default:
 371     case 4: ssdt_ptr[3] = ((length >> 20) & 0xff);
 372     case 3: ssdt_ptr[2] = ((length >> 12) & 0xff);
 373     case 2: ssdt_ptr[1] = ((length >> 4) & 0xff);
 374             ssdt_ptr[0] = (((bytes-1) & 0x3) << 6) | (length & 0x0f);
 375             break;
 376     case 1: ssdt_ptr[0] = length & 0x3f;
 377     }
 378     return ssdt_ptr + bytes;
 379 }
 380
 381 #define AmlCode static ssdp_proc_aml
 382 #include "ssdt-proc.hex"
 383 #undef AmlCode
 384
 385 /* 0x5B 0x83 ProcessorOp PkgLength NameString ProcID */
 386 #define SD_OFFSET_CPUHEX (*ssdt_proc_name - *ssdt_proc_start + 2)
 387 #define SD_OFFSET_CPUID1 (*ssdt_proc_name - *ssdt_proc_start + 4)
 388 #define SD_OFFSET_CPUID2 (*ssdt_proc_id - *ssdt_proc_start)
 389 #define SD_SIZEOF (*ssdt_proc_end - *ssdt_proc_start)
 390 #define SD_PROC (ssdp_proc_aml + *ssdt_proc_start)
 391
 392 #define SSDT_SIGNATURE 0x54445353 // SSDT
 393 static void*
 394 build_ssdt(void)
 395 {
 396     int acpi_cpus = MaxCountCPUs > 0xff ? 0xff : MaxCountCPUs;
 397     // length = ScopeOp + procs + NTYF method + CPON package
 398     int length = ((1+3+4)
 399                   + (acpi_cpus * SD_SIZEOF)
 400                   + (1+2+5+(12*acpi_cpus))
 401                   + (6+2+1+(1*acpi_cpus)));
 402     u8 *ssdt = malloc_high(sizeof(struct acpi_table_header) + length);
 403     if (! ssdt) {
 404         warn_noalloc();
 405         return NULL;
 406     }
 407     u8 *ssdt_ptr = ssdt + sizeof(struct acpi_table_header);
 408
 409     // build Scope(_SB_) header
 410     *(ssdt_ptr++) = 0x10; // ScopeOp
 411     ssdt_ptr = encodeLen(ssdt_ptr, length-1, 3);
 412     *(ssdt_ptr++) = '_';
 413     *(ssdt_ptr++) = 'S';
 414     *(ssdt_ptr++) = 'B';
 415     *(ssdt_ptr++) = '_';
 416
 417     // build Processor object for each processor
 418     int i;
 419     for (i=0; i<acpi_cpus; i++) {
 420         memcpy(ssdt_ptr, SD_PROC, SD_SIZEOF);
 421         ssdt_ptr[SD_OFFSET_CPUHEX] = getHex(i >> 4);
 422         ssdt_ptr[SD_OFFSET_CPUHEX+1] = getHex(i);
 423         ssdt_ptr[SD_OFFSET_CPUID1] = i;
 424         ssdt_ptr[SD_OFFSET_CPUID2] = i;
 425         ssdt_ptr += SD_SIZEOF;
 426     }
 427
 428     // build "Method(NTFY, 2) {If (LEqual(Arg0, 0x00)) {Notify(CP00, Arg1)} ...}"
 429     *(ssdt_ptr++) = 0x14; // MethodOp
 430     ssdt_ptr = encodeLen(ssdt_ptr, 2+5+(12*acpi_cpus), 2);
 431     *(ssdt_ptr++) = 'N';
 432     *(ssdt_ptr++) = 'T';
 433     *(ssdt_ptr++) = 'F';
 434     *(ssdt_ptr++) = 'Y';
 435     *(ssdt_ptr++) = 0x02;
 436     for (i=0; i<acpi_cpus; i++) {
 437         *(ssdt_ptr++) = 0xA0; // IfOp
 438         ssdt_ptr = encodeLen(ssdt_ptr, 11, 1);
 439         *(ssdt_ptr++) = 0x93; // LEqualOp
 440         *(ssdt_ptr++) = 0x68; // Arg0Op
 441         *(ssdt_ptr++) = 0x0A; // BytePrefix
 442         *(ssdt_ptr++) = i;
 443         *(ssdt_ptr++) = 0x86; // NotifyOp
 444         *(ssdt_ptr++) = 'C';
 445         *(ssdt_ptr++) = 'P';
 446         *(ssdt_ptr++) = getHex(i >> 4);
 447         *(ssdt_ptr++) = getHex(i);
 448         *(ssdt_ptr++) = 0x69; // Arg1Op
 449     }
 450
 451     // build "Name(CPON, Package() { One, One, ..., Zero, Zero, ... })"
 452     *(ssdt_ptr++) = 0x08; // NameOp
 453     *(ssdt_ptr++) = 'C';
 454     *(ssdt_ptr++) = 'P';
 455     *(ssdt_ptr++) = 'O';
 456     *(ssdt_ptr++) = 'N';
 457     *(ssdt_ptr++) = 0x12; // PackageOp
 458     ssdt_ptr = encodeLen(ssdt_ptr, 2+1+(1*acpi_cpus), 2);
 459     *(ssdt_ptr++) = acpi_cpus;
 460     for (i=0; i<acpi_cpus; i++)
 461         *(ssdt_ptr++) = (i < CountCPUs) ? 0x01 : 0x00;
 462
 463     build_header((void*)ssdt, SSDT_SIGNATURE, ssdt_ptr - ssdt, 1);
 464
 465     //hexdump(ssdt, ssdt_ptr - ssdt);
 466
 467     return ssdt;
 468 }
 469
 470 #define HPET_SIGNATURE 0x54455048 // HPET
 471 static void*
 472 build_hpet(void)
 473 {
 474     struct acpi_20_hpet *hpet;
 475     const void *hpet_base = (void *)BUILD_HPET_ADDRESS;
 476     u32 hpet_vendor = readl(hpet_base + HPET_ID) >> 16;
 477     u32 hpet_period = readl(hpet_base + HPET_PERIOD);
 478
 479     if (hpet_vendor == 0 || hpet_vendor == 0xffff ||
 480         hpet_period == 0 || hpet_period > 100000000)
 481         return NULL;
 482
 483     hpet = malloc_high(sizeof(*hpet));
 484     if (!hpet) {
 485         warn_noalloc();
 486         return NULL;
 487     }
 488
 489     memset(hpet, 0, sizeof(*hpet));
 490     /* Note timer_block_id value must be kept in sync with value advertised by
 491      * emulated hpet
 492      */
 493     hpet->timer_block_id = cpu_to_le32(0x8086a201);
 494     hpet->addr.address = cpu_to_le32(BUILD_HPET_ADDRESS);
 495     build_header((void*)hpet, HPET_SIGNATURE, sizeof(*hpet), 1);
 496
 497     return hpet;
 498 }
 499
 500 static void
 501 acpi_build_srat_memory(struct srat_memory_affinity *numamem,
 502                        u64 base, u64 len, int node, int enabled)
 503 {
 504     numamem->type = SRAT_MEMORY;
 505     numamem->length = sizeof(*numamem);
 506     memset(numamem->proximity, 0 ,4);
 507     numamem->proximity[0] = node;
 508     numamem->flags = cpu_to_le32(!!enabled);
 509     numamem->base_addr_low = base & 0xFFFFFFFF;
 510     numamem->base_addr_high = base >> 32;
 511     numamem->length_low = len & 0xFFFFFFFF;
 512     numamem->length_high = len >> 32;
 513 }
 514
 515 #define SRAT_SIGNATURE 0x54415253 // SRAT
 516 static void *
 517 build_srat(void)
 518 {
 519     int nb_numa_nodes = qemu_cfg_get_numa_nodes();
 520
 521     if (nb_numa_nodes == 0)
 522         return NULL;
 523
 524     u64 *numadata = malloc_tmphigh(sizeof(u64) * (MaxCountCPUs + nb_numa_nodes));
 525     if (!numadata) {
 526         warn_noalloc();
 527         return NULL;
 528     }
 529
 530     qemu_cfg_get_numa_data(numadata, MaxCountCPUs + nb_numa_nodes);
 531
 532     struct system_resource_affinity_table *srat;
 533     int srat_size = sizeof(*srat) +
 534         sizeof(struct srat_processor_affinity) * MaxCountCPUs +
 535         sizeof(struct srat_memory_affinity) * (nb_numa_nodes + 2);
 536
 537     srat = malloc_high(srat_size);
 538     if (!srat) {
 539         warn_noalloc();
 540         free(numadata);
 541         return NULL;
 542     }
 543
 544     memset(srat, 0, srat_size);
 545     srat->reserved1=1;
 546     struct srat_processor_affinity *core = (void*)(srat + 1);
 547     int i;
 548     u64 curnode;
 549
 550     for (i = 0; i < MaxCountCPUs; ++i) {
 551         core->type = SRAT_PROCESSOR;
 552         core->length = sizeof(*core);
 553         core->local_apic_id = i;
 554         curnode = *numadata++;
 555         core->proximity_lo = curnode;
 556         memset(core->proximity_hi, 0, 3);
 557         core->local_sapic_eid = 0;
 558         if (i < CountCPUs)
 559             core->flags = cpu_to_le32(1);
 560         else
 561             core->flags = 0;
 562         core++;
 563     }
 564
 565
 566     /* the memory map is a bit tricky, it contains at least one hole
 567      * from 640k-1M and possibly another one from 3.5G-4G.
 568      */
 569     struct srat_memory_affinity *numamem = (void*)core;
 570     int slots = 0;
 571     u64 mem_len, mem_base, next_base = 0;
 572
 573     acpi_build_srat_memory(numamem, 0, 640*1024, 0, 1);
 574     next_base = 1024 * 1024;
 575     numamem++;
 576     slots++;
 577     for (i = 1; i < nb_numa_nodes + 1; ++i) {
 578         mem_base = next_base;
 579         mem_len = *numadata++;
 580         if (i == 1)
 581             mem_len -= 1024 * 1024;
 582         next_base = mem_base + mem_len;
 583
 584         /* Cut out the PCI hole */
 585         if (mem_base <= RamSize && next_base > RamSize) {
 586             mem_len -= next_base - RamSize;
 587             if (mem_len > 0) {
 588                 acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
 589                 numamem++;
 590                 slots++;
 591             }
 592             mem_base = 1ULL << 32;
 593             mem_len = next_base - RamSize;
 594             next_base += (1ULL << 32) - RamSize;
 595         }
 596         acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
 597         numamem++;
 598         slots++;
 599     }
 600     for (; slots < nb_numa_nodes + 2; slots++) {
 601         acpi_build_srat_memory(numamem, 0, 0, 0, 0);
 602         numamem++;
 603     }
 604
 605     build_header((void*)srat, SRAT_SIGNATURE, srat_size, 1);
 606
 607     free(numadata);
 608     return srat;
 609 }
 610
 611 static const struct pci_device_id acpi_find_tbl[] = {
 612     /* PIIX4 Power Management device. */
 613     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3, NULL),
 614
 615     PCI_DEVICE_END,
 616 };
 617
 618 struct rsdp_descriptor *RsdpAddr;
 619
 620 #define MAX_ACPI_TABLES 20
 621 void
 622 acpi_bios_init(void)
 623 {
 624     if (! CONFIG_ACPI)
 625         return;
 626
 627     dprintf(3, "init ACPI tables\n");
 628
 629     // This code is hardcoded for PIIX4 Power Management device.
 630     struct pci_device *pci = pci_find_init_device(acpi_find_tbl, NULL);
 631     if (!pci)
 632         // Device not found
 633         return;
 634
 635     // Build ACPI tables
 636     u32 tables[MAX_ACPI_TABLES], tbl_idx = 0;
 637
 638 #define ACPI_INIT_TABLE(X)                                   \
 639     do {                                                     \
 640         tables[tbl_idx] = (u32)(X);                          \
 641         if (tables[tbl_idx])                                 \
 642             tbl_idx++;                                       \
 643     } while(0)
 644
 645     struct fadt_descriptor_rev1 *fadt = build_fadt(pci);
 646     ACPI_INIT_TABLE(fadt);
 647     ACPI_INIT_TABLE(build_ssdt());
 648     ACPI_INIT_TABLE(build_madt());
 649     ACPI_INIT_TABLE(build_hpet());
 650     ACPI_INIT_TABLE(build_srat());
 651
 652     u16 i, external_tables = qemu_cfg_acpi_additional_tables();
 653
 654     for (i = 0; i < external_tables; i++) {
 655         u16 len = qemu_cfg_next_acpi_table_len();
 656         void *addr = malloc_high(len);
 657         if (!addr) {
 658             warn_noalloc();
 659             continue;
 660         }
 661         struct acpi_table_header *header =
 662             qemu_cfg_next_acpi_table_load(addr, len);
 663         if (header->signature == DSDT_SIGNATURE) {
 664             if (fadt) {
 665                 fill_dsdt(fadt, addr);
 666             }
 667         } else {
 668             ACPI_INIT_TABLE(header);
 669         }
 670         if (tbl_idx == MAX_ACPI_TABLES) {
 671             warn_noalloc();
 672             break;
 673         }
 674     }
 675     if (fadt && !fadt->dsdt) {
 676         /* default DSDT */
 677         void *dsdt = malloc_high(sizeof(AmlCode));
 678         if (!dsdt) {
 679             warn_noalloc();
 680             return;
 681         }
 682         memcpy(dsdt, AmlCode, sizeof(AmlCode));
 683         fill_dsdt(fadt, dsdt);
 684     }
 685
 686     // Build final rsdt table
 687     struct rsdt_descriptor_rev1 *rsdt;
 688     size_t rsdt_len = sizeof(*rsdt) + sizeof(u32) * tbl_idx;
 689     rsdt = malloc_high(rsdt_len);
 690     if (!rsdt) {
 691         warn_noalloc();
 692         return;
 693     }
 694     memset(rsdt, 0, rsdt_len);
 695     memcpy(rsdt->table_offset_entry, tables, sizeof(u32) * tbl_idx);
 696     build_header((void*)rsdt, RSDT_SIGNATURE, rsdt_len, 1);
 697
 698     // Build rsdp pointer table
 699     struct rsdp_descriptor *rsdp = malloc_fseg(sizeof(*rsdp));
 700     if (!rsdp) {
 701         warn_noalloc();
 702         return;
 703     }
 704     memset(rsdp, 0, sizeof(*rsdp));
 705     rsdp->signature = RSDP_SIGNATURE;
 706     memcpy(rsdp->oem_id, CONFIG_APPNAME6, 6);
 707     rsdp->rsdt_physical_address = cpu_to_le32((u32)rsdt);
 708     rsdp->checksum -= checksum(rsdp, 20);
 709     RsdpAddr = rsdp;
 710     dprintf(1, "ACPI tables: RSDP=%p RSDT=%p\n", rsdp, rsdt);
 711 }
 712
 713 u32
 714 find_resume_vector(void)
 715 {
 716     dprintf(4, "rsdp=%p\n", RsdpAddr);
 717     if (!RsdpAddr || RsdpAddr->signature != RSDP_SIGNATURE)
 718         return 0;
 719     struct rsdt_descriptor_rev1 *rsdt = (void*)RsdpAddr->rsdt_physical_address;
 720     dprintf(4, "rsdt=%p\n", rsdt);
 721     if (!rsdt || rsdt->signature != RSDT_SIGNATURE)
 722         return 0;
 723     void *end = (void*)rsdt + rsdt->length;
 724     int i;
 725     for (i=0; (void*)&rsdt->table_offset_entry[i] < end; i++) {
 726         struct fadt_descriptor_rev1 *fadt = (void*)rsdt->table_offset_entry[i];
 727         if (!fadt || fadt->signature != FACP_SIGNATURE)
 728             continue;
 729         dprintf(4, "fadt=%p\n", fadt);
 730         struct facs_descriptor_rev1 *facs = (void*)fadt->firmware_ctrl;
 731         dprintf(4, "facs=%p\n", facs);
 732         if (! facs || facs->signature != FACS_SIGNATURE)
 733             return 0;
 734         // Found it.
 735         dprintf(4, "resume addr=%d\n", facs->firmware_waking_vector);
 736         return facs->firmware_waking_vector;
 737     }
 738     return 0;
 739 }