src/acpi.c

   1 // Support for generating ACPI tables (on emulators)
   2 //
   3 // Copyright (C) 2008-2010  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2006 Fabrice Bellard
   5 //
   6 // This file may be distributed under the terms of the GNU LGPLv3 license.
   7
   8 #include "acpi.h" // struct rsdp_descriptor
   9 #include "util.h" // memcpy
  10 #include "pci.h" // pci_find_init_device
  11 #include "biosvar.h" // GET_EBDA
  12 #include "pci_ids.h" // PCI_VENDOR_ID_INTEL
  13 #include "pci_regs.h" // PCI_INTERRUPT_LINE
  14 #include "paravirt.h"
  15
  16 /****************************************************/
  17 /* ACPI tables init */
  18
  19 /* Table structure from Linux kernel (the ACPI tables are under the
  20    BSD license) */
  21
  22 struct acpi_table_header         /* ACPI common table header */
  23 {
  24     ACPI_TABLE_HEADER_DEF
  25 } PACKED;
  26
  27 /*
  28  * ACPI 1.0 Root System Description Table (RSDT)
  29  */
  30 #define RSDT_SIGNATURE 0x54445352 // RSDT
  31 struct rsdt_descriptor_rev1
  32 {
  33     ACPI_TABLE_HEADER_DEF       /* ACPI common table header */
  34     u32 table_offset_entry[0];  /* Array of pointers to other */
  35     /* ACPI tables */
  36 } PACKED;
  37
  38 /*
  39  * ACPI 1.0 Firmware ACPI Control Structure (FACS)
  40  */
  41 #define FACS_SIGNATURE 0x53434146 // FACS
  42 struct facs_descriptor_rev1
  43 {
  44     u32 signature;           /* ACPI Signature */
  45     u32 length;                 /* Length of structure, in bytes */
  46     u32 hardware_signature;     /* Hardware configuration signature */
  47     u32 firmware_waking_vector; /* ACPI OS waking vector */
  48     u32 global_lock;            /* Global Lock */
  49     u32 S4bios_f        : 1;    /* Indicates if S4BIOS support is present */
  50     u32 reserved1       : 31;   /* Must be 0 */
  51     u8  resverved3 [40];        /* Reserved - must be zero */
  52 } PACKED;
  53
  54
  55 /*
  56  * MADT values and structures
  57  */
  58
  59 /* Values for MADT PCATCompat */
  60
  61 #define DUAL_PIC                0
  62 #define MULTIPLE_APIC           1
  63
  64
  65 /* Master MADT */
  66
  67 #define APIC_SIGNATURE 0x43495041 // APIC
  68 struct multiple_apic_table
  69 {
  70     ACPI_TABLE_HEADER_DEF     /* ACPI common table header */
  71     u32 local_apic_address;     /* Physical address of local APIC */
  72 #if 0
  73     u32 PCATcompat      : 1;    /* A one indicates system also has dual 8259s */
  74     u32 reserved1       : 31;
  75 #else
  76     u32 flags;
  77 #endif
  78 } PACKED;
  79
  80
  81 /* Values for Type in APIC sub-headers */
  82
  83 #define APIC_PROCESSOR          0
  84 #define APIC_IO                 1
  85 #define APIC_XRUPT_OVERRIDE     2
  86 #define APIC_NMI                3
  87 #define APIC_LOCAL_NMI          4
  88 #define APIC_ADDRESS_OVERRIDE   5
  89 #define APIC_IO_SAPIC           6
  90 #define APIC_LOCAL_SAPIC        7
  91 #define APIC_XRUPT_SOURCE       8
  92 #define APIC_RESERVED           9           /* 9 and greater are reserved */
  93
  94 /*
  95  * MADT sub-structures (Follow MULTIPLE_APIC_DESCRIPTION_TABLE)
  96  */
  97 #define ACPI_SUB_HEADER_DEF   /* Common ACPI sub-structure header */\
  98     u8  type;                               \
  99     u8  length;
 100
 101 /* Sub-structures for MADT */
 102
 103 struct madt_processor_apic
 104 {
 105     ACPI_SUB_HEADER_DEF
 106     u8  processor_id;           /* ACPI processor id */
 107     u8  local_apic_id;          /* Processor's local APIC id */
 108 #if 0
 109     u32 processor_enabled: 1;   /* Processor is usable if set */
 110     u32 reserved2       : 31;   /* Reserved, must be zero */
 111 #else
 112     u32 flags;
 113 #endif
 114 } PACKED;
 115
 116 struct madt_io_apic
 117 {
 118     ACPI_SUB_HEADER_DEF
 119     u8  io_apic_id;             /* I/O APIC ID */
 120     u8  reserved;               /* Reserved - must be zero */
 121     u32 address;                /* APIC physical address */
 122     u32 interrupt;              /* Global system interrupt where INTI
 123                                  * lines start */
 124 } PACKED;
 125
 126 /* IRQs 5,9,10,11 */
 127 #define PCI_ISA_IRQ_MASK    0x0e20
 128
 129 struct madt_intsrcovr {
 130     ACPI_SUB_HEADER_DEF
 131     u8  bus;
 132     u8  source;
 133     u32 gsi;
 134     u16 flags;
 135 } PACKED;
 136
 137 /*
 138  * ACPI 2.0 Generic Address Space definition.
 139  */
 140 struct acpi_20_generic_address {
 141     u8  address_space_id;
 142     u8  register_bit_width;
 143     u8  register_bit_offset;
 144     u8  reserved;
 145     u64 address;
 146 } PACKED;
 147
 148 /*
 149  * HPET Description Table
 150  */
 151 struct acpi_20_hpet {
 152     ACPI_TABLE_HEADER_DEF                    /* ACPI common table header */
 153     u32           timer_block_id;
 154     struct acpi_20_generic_address addr;
 155     u8            hpet_number;
 156     u16           min_tick;
 157     u8            page_protect;
 158 } PACKED;
 159
 160 #define HPET_ID         0x000
 161 #define HPET_PERIOD     0x004
 162
 163 /*
 164  * SRAT (NUMA topology description) table
 165  */
 166
 167 #define SRAT_PROCESSOR          0
 168 #define SRAT_MEMORY             1
 169
 170 struct system_resource_affinity_table
 171 {
 172     ACPI_TABLE_HEADER_DEF
 173     u32    reserved1;
 174     u32    reserved2[2];
 175 } PACKED;
 176
 177 struct srat_processor_affinity
 178 {
 179     ACPI_SUB_HEADER_DEF
 180     u8     proximity_lo;
 181     u8     local_apic_id;
 182     u32    flags;
 183     u8     local_sapic_eid;
 184     u8     proximity_hi[3];
 185     u32    reserved;
 186 } PACKED;
 187
 188 struct srat_memory_affinity
 189 {
 190     ACPI_SUB_HEADER_DEF
 191     u8     proximity[4];
 192     u16    reserved1;
 193     u32    base_addr_low,base_addr_high;
 194     u32    length_low,length_high;
 195     u32    reserved2;
 196     u32    flags;
 197     u32    reserved3[2];
 198 } PACKED;
 199
 200 #include "acpi-dsdt.hex"
 201
 202 static void
 203 build_header(struct acpi_table_header *h, u32 sig, int len, u8 rev)
 204 {
 205     h->signature = sig;
 206     h->length = cpu_to_le32(len);
 207     h->revision = rev;
 208     memcpy(h->oem_id, CONFIG_APPNAME6, 6);
 209     memcpy(h->oem_table_id, CONFIG_APPNAME4, 4);
 210     memcpy(h->oem_table_id + 4, (void*)&sig, 4);
 211     h->oem_revision = cpu_to_le32(1);
 212     memcpy(h->asl_compiler_id, CONFIG_APPNAME4, 4);
 213     h->asl_compiler_revision = cpu_to_le32(1);
 214     h->checksum -= checksum(h, len);
 215 }
 216
 217 #define PIIX4_ACPI_ENABLE       0xf1
 218 #define PIIX4_ACPI_DISABLE      0xf0
 219 #define PIIX4_GPE0_BLK          0xafe0
 220 #define PIIX4_GPE0_BLK_LEN      4
 221
 222 static void piix4_fadt_init(struct pci_device *pci, void *arg)
 223 {
 224     struct fadt_descriptor_rev1 *fadt = arg;
 225     fadt->acpi_enable = PIIX4_ACPI_ENABLE;
 226     fadt->acpi_disable = PIIX4_ACPI_DISABLE;
 227     fadt->gpe0_blk = cpu_to_le32(PIIX4_GPE0_BLK);
 228     fadt->gpe0_blk_len = PIIX4_GPE0_BLK_LEN;
 229 }
 230
 231 static const struct pci_device_id fadt_init_tbl[] = {
 232     /* PIIX4 Power Management device (for ACPI) */
 233     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3,
 234                piix4_fadt_init),
 235
 236     PCI_DEVICE_END
 237 };
 238
 239 static void *
 240 build_fadt(struct pci_device *pci)
 241 {
 242     struct fadt_descriptor_rev1 *fadt = malloc_high(sizeof(*fadt));
 243     struct facs_descriptor_rev1 *facs = memalign_high(64, sizeof(*facs));
 244     void *dsdt = malloc_high(sizeof(AmlCode));
 245
 246     if (!fadt || !facs || !dsdt) {
 247         warn_noalloc();
 248         return NULL;
 249     }
 250
 251     /* FACS */
 252     memset(facs, 0, sizeof(*facs));
 253     facs->signature = FACS_SIGNATURE;
 254     facs->length = cpu_to_le32(sizeof(*facs));
 255
 256     /* DSDT */
 257     memcpy(dsdt, AmlCode, sizeof(AmlCode));
 258
 259     /* FADT */
 260     memset(fadt, 0, sizeof(*fadt));
 261     fadt->firmware_ctrl = cpu_to_le32((u32)facs);
 262     fadt->dsdt = cpu_to_le32((u32)dsdt);
 263     fadt->model = 1;
 264     fadt->reserved1 = 0;
 265     int pm_sci_int = pci_config_readb(pci->bdf, PCI_INTERRUPT_LINE);
 266     fadt->sci_int = cpu_to_le16(pm_sci_int);
 267     fadt->smi_cmd = cpu_to_le32(PORT_SMI_CMD);
 268     fadt->pm1a_evt_blk = cpu_to_le32(PORT_ACPI_PM_BASE);
 269     fadt->pm1a_cnt_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x04);
 270     fadt->pm_tmr_blk = cpu_to_le32(PORT_ACPI_PM_BASE + 0x08);
 271     fadt->pm1_evt_len = 4;
 272     fadt->pm1_cnt_len = 2;
 273     fadt->pm_tmr_len = 4;
 274     fadt->plvl2_lat = cpu_to_le16(0xfff); // C2 state not supported
 275     fadt->plvl3_lat = cpu_to_le16(0xfff); // C3 state not supported
 276     pci_init_device(fadt_init_tbl, pci, fadt);
 277     /* WBINVD + PROC_C1 + SLP_BUTTON + FIX_RTC + RTC_S4 */
 278     fadt->flags = cpu_to_le32((1 << 0) | (1 << 2) | (1 << 5) | (1 << 6) | (1 << 7));
 279
 280     build_header((void*)fadt, FACP_SIGNATURE, sizeof(*fadt), 1);
 281
 282     return fadt;
 283 }
 284
 285 static void*
 286 build_madt(void)
 287 {
 288     int madt_size = (sizeof(struct multiple_apic_table)
 289                      + sizeof(struct madt_processor_apic) * MaxCountCPUs
 290                      + sizeof(struct madt_io_apic)
 291                      + sizeof(struct madt_intsrcovr) * 16);
 292     struct multiple_apic_table *madt = malloc_high(madt_size);
 293     if (!madt) {
 294         warn_noalloc();
 295         return NULL;
 296     }
 297     memset(madt, 0, madt_size);
 298     madt->local_apic_address = cpu_to_le32(BUILD_APIC_ADDR);
 299     madt->flags = cpu_to_le32(1);
 300     struct madt_processor_apic *apic = (void*)&madt[1];
 301     int i;
 302     for (i=0; i<MaxCountCPUs; i++) {
 303         apic->type = APIC_PROCESSOR;
 304         apic->length = sizeof(*apic);
 305         apic->processor_id = i;
 306         apic->local_apic_id = i;
 307         if (i < CountCPUs)
 308             apic->flags = cpu_to_le32(1);
 309         else
 310             apic->flags = cpu_to_le32(0);
 311         apic++;
 312     }
 313     struct madt_io_apic *io_apic = (void*)apic;
 314     io_apic->type = APIC_IO;
 315     io_apic->length = sizeof(*io_apic);
 316     io_apic->io_apic_id = CountCPUs;
 317     io_apic->address = cpu_to_le32(BUILD_IOAPIC_ADDR);
 318     io_apic->interrupt = cpu_to_le32(0);
 319
 320     struct madt_intsrcovr *intsrcovr = (void*)&io_apic[1];
 321     if (qemu_cfg_irq0_override()) {
 322         memset(intsrcovr, 0, sizeof(*intsrcovr));
 323         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
 324         intsrcovr->length = sizeof(*intsrcovr);
 325         intsrcovr->source = 0;
 326         intsrcovr->gsi    = 2;
 327         intsrcovr->flags  = 0; /* conforms to bus specifications */
 328         intsrcovr++;
 329     }
 330     for (i = 1; i < 16; i++) {
 331         if (!(PCI_ISA_IRQ_MASK & (1 << i)))
 332             /* No need for a INT source override structure. */
 333             continue;
 334         memset(intsrcovr, 0, sizeof(*intsrcovr));
 335         intsrcovr->type   = APIC_XRUPT_OVERRIDE;
 336         intsrcovr->length = sizeof(*intsrcovr);
 337         intsrcovr->source = i;
 338         intsrcovr->gsi    = i;
 339         intsrcovr->flags  = 0xd; /* active high, level triggered */
 340         intsrcovr++;
 341     }
 342
 343     build_header((void*)madt, APIC_SIGNATURE, (void*)intsrcovr - (void*)madt, 1);
 344     return madt;
 345 }
 346
 347 // Encode a hex value
 348 static inline char getHex(u32 val) {
 349     val &= 0x0f;
 350     return (val <= 9) ? ('0' + val) : ('A' + val - 10);
 351 }
 352
 353 // Encode a length in an SSDT.
 354 static u8 *
 355 encodeLen(u8 *ssdt_ptr, int length, int bytes)
 356 {
 357     switch (bytes) {
 358     default:
 359     case 4: ssdt_ptr[3] = ((length >> 20) & 0xff);
 360     case 3: ssdt_ptr[2] = ((length >> 12) & 0xff);
 361     case 2: ssdt_ptr[1] = ((length >> 4) & 0xff);
 362             ssdt_ptr[0] = (((bytes-1) & 0x3) << 6) | (length & 0x0f);
 363             break;
 364     case 1: ssdt_ptr[0] = length & 0x3f;
 365     }
 366     return ssdt_ptr + bytes;
 367 }
 368
 369 #define AmlCode static ssdp_proc_aml
 370 #include "ssdt-proc.hex"
 371 #undef AmlCode
 372
 373 /* 0x5B 0x83 ProcessorOp PkgLength NameString ProcID */
 374 #define SD_OFFSET_CPUHEX (*ssdt_proc_name - *ssdt_proc_start + 2)
 375 #define SD_OFFSET_CPUID1 (*ssdt_proc_name - *ssdt_proc_start + 4)
 376 #define SD_OFFSET_CPUID2 (*ssdt_proc_id - *ssdt_proc_start)
 377 #define SD_SIZEOF (*ssdt_proc_end - *ssdt_proc_start)
 378 #define SD_PROC (ssdp_proc_aml + *ssdt_proc_start)
 379
 380 #define SSDT_SIGNATURE 0x54445353 // SSDT
 381 static void*
 382 build_ssdt(void)
 383 {
 384     int acpi_cpus = MaxCountCPUs > 0xff ? 0xff : MaxCountCPUs;
 385     // length = ScopeOp + procs + NTYF method + CPON package
 386     int length = ((1+3+4)
 387                   + (acpi_cpus * SD_SIZEOF)
 388                   + (1+2+5+(12*acpi_cpus))
 389                   + (6+2+1+(1*acpi_cpus)));
 390     u8 *ssdt = malloc_high(sizeof(struct acpi_table_header) + length);
 391     if (! ssdt) {
 392         warn_noalloc();
 393         return NULL;
 394     }
 395     u8 *ssdt_ptr = ssdt + sizeof(struct acpi_table_header);
 396
 397     // build Scope(_SB_) header
 398     *(ssdt_ptr++) = 0x10; // ScopeOp
 399     ssdt_ptr = encodeLen(ssdt_ptr, length-1, 3);
 400     *(ssdt_ptr++) = '_';
 401     *(ssdt_ptr++) = 'S';
 402     *(ssdt_ptr++) = 'B';
 403     *(ssdt_ptr++) = '_';
 404
 405     // build Processor object for each processor
 406     int i;
 407     for (i=0; i<acpi_cpus; i++) {
 408         memcpy(ssdt_ptr, SD_PROC, SD_SIZEOF);
 409         ssdt_ptr[SD_OFFSET_CPUHEX] = getHex(i >> 4);
 410         ssdt_ptr[SD_OFFSET_CPUHEX+1] = getHex(i);
 411         ssdt_ptr[SD_OFFSET_CPUID1] = i;
 412         ssdt_ptr[SD_OFFSET_CPUID2] = i;
 413         ssdt_ptr += SD_SIZEOF;
 414     }
 415
 416     // build "Method(NTFY, 2) {If (LEqual(Arg0, 0x00)) {Notify(CP00, Arg1)} ...}"
 417     *(ssdt_ptr++) = 0x14; // MethodOp
 418     ssdt_ptr = encodeLen(ssdt_ptr, 2+5+(12*acpi_cpus), 2);
 419     *(ssdt_ptr++) = 'N';
 420     *(ssdt_ptr++) = 'T';
 421     *(ssdt_ptr++) = 'F';
 422     *(ssdt_ptr++) = 'Y';
 423     *(ssdt_ptr++) = 0x02;
 424     for (i=0; i<acpi_cpus; i++) {
 425         *(ssdt_ptr++) = 0xA0; // IfOp
 426         ssdt_ptr = encodeLen(ssdt_ptr, 11, 1);
 427         *(ssdt_ptr++) = 0x93; // LEqualOp
 428         *(ssdt_ptr++) = 0x68; // Arg0Op
 429         *(ssdt_ptr++) = 0x0A; // BytePrefix
 430         *(ssdt_ptr++) = i;
 431         *(ssdt_ptr++) = 0x86; // NotifyOp
 432         *(ssdt_ptr++) = 'C';
 433         *(ssdt_ptr++) = 'P';
 434         *(ssdt_ptr++) = getHex(i >> 4);
 435         *(ssdt_ptr++) = getHex(i);
 436         *(ssdt_ptr++) = 0x69; // Arg1Op
 437     }
 438
 439     // build "Name(CPON, Package() { One, One, ..., Zero, Zero, ... })"
 440     *(ssdt_ptr++) = 0x08; // NameOp
 441     *(ssdt_ptr++) = 'C';
 442     *(ssdt_ptr++) = 'P';
 443     *(ssdt_ptr++) = 'O';
 444     *(ssdt_ptr++) = 'N';
 445     *(ssdt_ptr++) = 0x12; // PackageOp
 446     ssdt_ptr = encodeLen(ssdt_ptr, 2+1+(1*acpi_cpus), 2);
 447     *(ssdt_ptr++) = acpi_cpus;
 448     for (i=0; i<acpi_cpus; i++)
 449         *(ssdt_ptr++) = (i < CountCPUs) ? 0x01 : 0x00;
 450
 451     build_header((void*)ssdt, SSDT_SIGNATURE, ssdt_ptr - ssdt, 1);
 452
 453     //hexdump(ssdt, ssdt_ptr - ssdt);
 454
 455     return ssdt;
 456 }
 457
 458 #define HPET_SIGNATURE 0x54455048 // HPET
 459 static void*
 460 build_hpet(void)
 461 {
 462     struct acpi_20_hpet *hpet;
 463     const void *hpet_base = (void *)BUILD_HPET_ADDRESS;
 464     u32 hpet_vendor = readl(hpet_base + HPET_ID) >> 16;
 465     u32 hpet_period = readl(hpet_base + HPET_PERIOD);
 466
 467     if (hpet_vendor == 0 || hpet_vendor == 0xffff ||
 468         hpet_period == 0 || hpet_period > 100000000)
 469         return NULL;
 470
 471     hpet = malloc_high(sizeof(*hpet));
 472     if (!hpet) {
 473         warn_noalloc();
 474         return NULL;
 475     }
 476
 477     memset(hpet, 0, sizeof(*hpet));
 478     /* Note timer_block_id value must be kept in sync with value advertised by
 479      * emulated hpet
 480      */
 481     hpet->timer_block_id = cpu_to_le32(0x8086a201);
 482     hpet->addr.address = cpu_to_le32(BUILD_HPET_ADDRESS);
 483     build_header((void*)hpet, HPET_SIGNATURE, sizeof(*hpet), 1);
 484
 485     return hpet;
 486 }
 487
 488 static void
 489 acpi_build_srat_memory(struct srat_memory_affinity *numamem,
 490                        u64 base, u64 len, int node, int enabled)
 491 {
 492     numamem->type = SRAT_MEMORY;
 493     numamem->length = sizeof(*numamem);
 494     memset(numamem->proximity, 0 ,4);
 495     numamem->proximity[0] = node;
 496     numamem->flags = cpu_to_le32(!!enabled);
 497     numamem->base_addr_low = base & 0xFFFFFFFF;
 498     numamem->base_addr_high = base >> 32;
 499     numamem->length_low = len & 0xFFFFFFFF;
 500     numamem->length_high = len >> 32;
 501 }
 502
 503 #define SRAT_SIGNATURE 0x54415253 // SRAT
 504 static void *
 505 build_srat(void)
 506 {
 507     int nb_numa_nodes = qemu_cfg_get_numa_nodes();
 508
 509     if (nb_numa_nodes == 0)
 510         return NULL;
 511
 512     u64 *numadata = malloc_tmphigh(sizeof(u64) * (MaxCountCPUs + nb_numa_nodes));
 513     if (!numadata) {
 514         warn_noalloc();
 515         return NULL;
 516     }
 517
 518     qemu_cfg_get_numa_data(numadata, MaxCountCPUs + nb_numa_nodes);
 519
 520     struct system_resource_affinity_table *srat;
 521     int srat_size = sizeof(*srat) +
 522         sizeof(struct srat_processor_affinity) * MaxCountCPUs +
 523         sizeof(struct srat_memory_affinity) * (nb_numa_nodes + 2);
 524
 525     srat = malloc_high(srat_size);
 526     if (!srat) {
 527         warn_noalloc();
 528         free(numadata);
 529         return NULL;
 530     }
 531
 532     memset(srat, 0, srat_size);
 533     srat->reserved1=1;
 534     struct srat_processor_affinity *core = (void*)(srat + 1);
 535     int i;
 536     u64 curnode;
 537
 538     for (i = 0; i < MaxCountCPUs; ++i) {
 539         core->type = SRAT_PROCESSOR;
 540         core->length = sizeof(*core);
 541         core->local_apic_id = i;
 542         curnode = *numadata++;
 543         core->proximity_lo = curnode;
 544         memset(core->proximity_hi, 0, 3);
 545         core->local_sapic_eid = 0;
 546         if (i < CountCPUs)
 547             core->flags = cpu_to_le32(1);
 548         else
 549             core->flags = 0;
 550         core++;
 551     }
 552
 553
 554     /* the memory map is a bit tricky, it contains at least one hole
 555      * from 640k-1M and possibly another one from 3.5G-4G.
 556      */
 557     struct srat_memory_affinity *numamem = (void*)core;
 558     int slots = 0;
 559     u64 mem_len, mem_base, next_base = 0;
 560
 561     acpi_build_srat_memory(numamem, 0, 640*1024, 0, 1);
 562     next_base = 1024 * 1024;
 563     numamem++;
 564     slots++;
 565     for (i = 1; i < nb_numa_nodes + 1; ++i) {
 566         mem_base = next_base;
 567         mem_len = *numadata++;
 568         if (i == 1)
 569             mem_len -= 1024 * 1024;
 570         next_base = mem_base + mem_len;
 571
 572         /* Cut out the PCI hole */
 573         if (mem_base <= RamSize && next_base > RamSize) {
 574             mem_len -= next_base - RamSize;
 575             if (mem_len > 0) {
 576                 acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
 577                 numamem++;
 578                 slots++;
 579             }
 580             mem_base = 1ULL << 32;
 581             mem_len = next_base - RamSize;
 582             next_base += (1ULL << 32) - RamSize;
 583         }
 584         acpi_build_srat_memory(numamem, mem_base, mem_len, i-1, 1);
 585         numamem++;
 586         slots++;
 587     }
 588     for (; slots < nb_numa_nodes + 2; slots++) {
 589         acpi_build_srat_memory(numamem, 0, 0, 0, 0);
 590         numamem++;
 591     }
 592
 593     build_header((void*)srat, SRAT_SIGNATURE, srat_size, 1);
 594
 595     free(numadata);
 596     return srat;
 597 }
 598
 599 static const struct pci_device_id acpi_find_tbl[] = {
 600     /* PIIX4 Power Management device. */
 601     PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_3, NULL),
 602
 603     PCI_DEVICE_END,
 604 };
 605
 606 struct rsdp_descriptor *RsdpAddr;
 607
 608 #define MAX_ACPI_TABLES 20
 609 void
 610 acpi_bios_init(void)
 611 {
 612     if (! CONFIG_ACPI)
 613         return;
 614
 615     dprintf(3, "init ACPI tables\n");
 616
 617     // This code is hardcoded for PIIX4 Power Management device.
 618     struct pci_device *pci = pci_find_init_device(acpi_find_tbl, NULL);
 619     if (!pci)
 620         // Device not found
 621         return;
 622
 623     // Build ACPI tables
 624     u32 tables[MAX_ACPI_TABLES], tbl_idx = 0;
 625
 626 #define ACPI_INIT_TABLE(X)                                   \
 627     do {                                                     \
 628         tables[tbl_idx] = (u32)(X);                          \
 629         if (tables[tbl_idx])                                 \
 630             tbl_idx++;                                       \
 631     } while(0)
 632
 633     ACPI_INIT_TABLE(build_fadt(pci));
 634     ACPI_INIT_TABLE(build_ssdt());
 635     ACPI_INIT_TABLE(build_madt());
 636     ACPI_INIT_TABLE(build_hpet());
 637     ACPI_INIT_TABLE(build_srat());
 638
 639     u16 i, external_tables = qemu_cfg_acpi_additional_tables();
 640
 641     for (i = 0; i < external_tables; i++) {
 642         u16 len = qemu_cfg_next_acpi_table_len();
 643         void *addr = malloc_high(len);
 644         if (!addr) {
 645             warn_noalloc();
 646             continue;
 647         }
 648         ACPI_INIT_TABLE(qemu_cfg_next_acpi_table_load(addr, len));
 649         if (tbl_idx == MAX_ACPI_TABLES) {
 650             warn_noalloc();
 651             break;
 652         }
 653     }
 654
 655     // Build final rsdt table
 656     struct rsdt_descriptor_rev1 *rsdt;
 657     size_t rsdt_len = sizeof(*rsdt) + sizeof(u32) * tbl_idx;
 658     rsdt = malloc_high(rsdt_len);
 659     if (!rsdt) {
 660         warn_noalloc();
 661         return;
 662     }
 663     memset(rsdt, 0, rsdt_len);
 664     memcpy(rsdt->table_offset_entry, tables, sizeof(u32) * tbl_idx);
 665     build_header((void*)rsdt, RSDT_SIGNATURE, rsdt_len, 1);
 666
 667     // Build rsdp pointer table
 668     struct rsdp_descriptor *rsdp = malloc_fseg(sizeof(*rsdp));
 669     if (!rsdp) {
 670         warn_noalloc();
 671         return;
 672     }
 673     memset(rsdp, 0, sizeof(*rsdp));
 674     rsdp->signature = RSDP_SIGNATURE;
 675     memcpy(rsdp->oem_id, CONFIG_APPNAME6, 6);
 676     rsdp->rsdt_physical_address = cpu_to_le32((u32)rsdt);
 677     rsdp->checksum -= checksum(rsdp, 20);
 678     RsdpAddr = rsdp;
 679     dprintf(1, "ACPI tables: RSDP=%p RSDT=%p\n", rsdp, rsdt);
 680 }
 681
 682 u32
 683 find_resume_vector(void)
 684 {
 685     dprintf(4, "rsdp=%p\n", RsdpAddr);
 686     if (!RsdpAddr || RsdpAddr->signature != RSDP_SIGNATURE)
 687         return 0;
 688     struct rsdt_descriptor_rev1 *rsdt = (void*)RsdpAddr->rsdt_physical_address;
 689     dprintf(4, "rsdt=%p\n", rsdt);
 690     if (!rsdt || rsdt->signature != RSDT_SIGNATURE)
 691         return 0;
 692     void *end = (void*)rsdt + rsdt->length;
 693     int i;
 694     for (i=0; (void*)&rsdt->table_offset_entry[i] < end; i++) {
 695         struct fadt_descriptor_rev1 *fadt = (void*)rsdt->table_offset_entry[i];
 696         if (!fadt || fadt->signature != FACP_SIGNATURE)
 697             continue;
 698         dprintf(4, "fadt=%p\n", fadt);
 699         struct facs_descriptor_rev1 *facs = (void*)fadt->firmware_ctrl;
 700         dprintf(4, "facs=%p\n", facs);
 701         if (! facs || facs->signature != FACS_SIGNATURE)
 702             return 0;
 703         // Found it.
 704         dprintf(4, "resume addr=%d\n", facs->firmware_waking_vector);
 705         return facs->firmware_waking_vector;
 706     }
 707     return 0;
 708 }