changes_to_HWM.txt

   1 \r
   2 \r
   3 Differences to the manual\r
   4 -------------------------\r
   5 \r
   6 \r
   7 # Port Data Register\r
   8   - Bitnames in headerfiles are D7 to D0\r
   9 \r
  10 # ROM Select Register\r
  11   - ROMS, Bitnames in headerfile are D00 to D15\r
  12 \r
  13 # CAN IFx Data A and Data B Registers IFxDTA_SWPyz\r
  14   - IFx Data A and Data B Registers with Little endian order are named IFxDTA_SWPyz\r
  15     for example CAN 0\r
  16         Hardware Manual: Address: 0x00C030H; Register Name: IF1DTA20\r
  17         Header File    : Address: 0x00C030H; Register Name: IF1DTA_SWP20 \r
  18 \r
  19 # ADC Status Register, Timing Register, Enable Register and Data Register:\r
  20         - Status Register: ADCS (16Bit access) in HWM only 2 8Bit types ADCS0 and ADCS1\r
  21         - Data Register: ADCR (16Bit access) in HWM only 2 8Bit types ADCR1 and ADCR0\r
  22         - Timing Register: ADCT (16Bit access) in HWM only 2 8Bit types ADCT1 and ADCT0\r
  23         - Enable Register: ADER (32Bit access) in HWM only 2 16Bit types ADERL and ADERH