mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16 #include <math.h>
  17 #ifdef HAVE_UNISTD_H
  18 #include <unistd.h>
  19 #endif
  20
  21 #include <mono/metadata/abi-details.h>
  22 #include <mono/metadata/appdomain.h>
  23 #include <mono/metadata/debug-helpers.h>
  24 #include <mono/metadata/threads.h>
  25 #include <mono/metadata/profiler-private.h>
  26 #include <mono/metadata/mono-debug.h>
  27 #include <mono/metadata/gc-internals.h>
  28 #include <mono/utils/mono-math.h>
  29 #include <mono/utils/mono-counters.h>
  30 #include <mono/utils/mono-mmap.h>
  31 #include <mono/utils/mono-memory-model.h>
  32 #include <mono/utils/mono-hwcap.h>
  33 #include <mono/utils/mono-threads.h>
  34
  35 #include "trace.h"
  36 #include "mini-x86.h"
  37 #include "cpu-x86.h"
  38 #include "ir-emit.h"
  39 #include "mini-gc.h"
  40
  41 #ifndef TARGET_WIN32
  42 #ifdef MONO_XEN_OPT
  43 static gboolean optimize_for_xen = TRUE;
  44 #else
  45 #define optimize_for_xen 0
  46 #endif
  47 #endif
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  58 static mono_mutex_t mini_arch_mutex;
  59
  60 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  61
  62 #define ARGS_OFFSET 8
  63
  64 #ifdef TARGET_WIN32
  65 /* Under windows, the default pinvoke calling convention is stdcall */
  66 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_DEFAULT || (sig)->call_convention == MONO_CALL_THISCALL))
  67 #else
  68 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_THISCALL))
  69 #endif
  70
  71 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  72
  73 #define OP_SEQ_POINT_BP_OFFSET 7
  74
  75 static guint8*
  76 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  77
  78 const char*
  79 mono_arch_regname (int reg)
  80 {
  81         switch (reg) {
  82         case X86_EAX: return "%eax";
  83         case X86_EBX: return "%ebx";
  84         case X86_ECX: return "%ecx";
  85         case X86_EDX: return "%edx";
  86         case X86_ESP: return "%esp";
  87         case X86_EBP: return "%ebp";
  88         case X86_EDI: return "%edi";
  89         case X86_ESI: return "%esi";
  90         }
  91         return "unknown";
  92 }
  93
  94 const char*
  95 mono_arch_fregname (int reg)
  96 {
  97         switch (reg) {
  98         case 0:
  99                 return "%fr0";
 100         case 1:
 101                 return "%fr1";
 102         case 2:
 103                 return "%fr2";
 104         case 3:
 105                 return "%fr3";
 106         case 4:
 107                 return "%fr4";
 108         case 5:
 109                 return "%fr5";
 110         case 6:
 111                 return "%fr6";
 112         case 7:
 113                 return "%fr7";
 114         default:
 115                 return "unknown";
 116         }
 117 }
 118
 119 const char *
 120 mono_arch_xregname (int reg)
 121 {
 122         switch (reg) {
 123         case 0:
 124                 return "%xmm0";
 125         case 1:
 126                 return "%xmm1";
 127         case 2:
 128                 return "%xmm2";
 129         case 3:
 130                 return "%xmm3";
 131         case 4:
 132                 return "%xmm4";
 133         case 5:
 134                 return "%xmm5";
 135         case 6:
 136                 return "%xmm6";
 137         case 7:
 138                 return "%xmm7";
 139         default:
 140                 return "unknown";
 141         }
 142 }
 143
 144 void
 145 mono_x86_patch (unsigned char* code, gpointer target)
 146 {
 147         x86_patch (code, (unsigned char*)target);
 148 }
 149
 150 #define FLOAT_PARAM_REGS 0
 151
 152 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 153
 154 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 155 {
 156         if (!sig->pinvoke)
 157                 return NULL;
 158
 159         switch (sig->call_convention) {
 160         case MONO_CALL_THISCALL:
 161                  return thiscall_param_regs;
 162         default:
 163                  return NULL;
 164         }
 165 }
 166
 167 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 168 #define SMALL_STRUCTS_IN_REGS
 169 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 170 #endif
 171
 172 static void inline
 173 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 174 {
 175     ainfo->offset = *stack_size;
 176
 177     if (!param_regs || param_regs [*gr] == X86_NREG) {
 178                 ainfo->storage = ArgOnStack;
 179                 ainfo->nslots = 1;
 180                 (*stack_size) += sizeof (gpointer);
 181     }
 182     else {
 183                 ainfo->storage = ArgInIReg;
 184                 ainfo->reg = param_regs [*gr];
 185                 (*gr) ++;
 186     }
 187 }
 188
 189 static void inline
 190 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 191 {
 192         ainfo->offset = *stack_size;
 193
 194         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 195
 196         ainfo->storage = ArgOnStack;
 197         (*stack_size) += sizeof (gpointer) * 2;
 198         ainfo->nslots = 2;
 199 }
 200
 201 static void inline
 202 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 203 {
 204     ainfo->offset = *stack_size;
 205
 206     if (*gr >= FLOAT_PARAM_REGS) {
 207                 ainfo->storage = ArgOnStack;
 208                 (*stack_size) += is_double ? 8 : 4;
 209                 ainfo->nslots = is_double ? 2 : 1;
 210     }
 211     else {
 212                 /* A double register */
 213                 if (is_double)
 214                         ainfo->storage = ArgInDoubleSSEReg;
 215                 else
 216                         ainfo->storage = ArgInFloatSSEReg;
 217                 ainfo->reg = *gr;
 218                 (*gr) += 1;
 219     }
 220 }
 221
 222
 223 static void
 224 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 225                gboolean is_return,
 226                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 227 {
 228         guint32 size;
 229         MonoClass *klass;
 230
 231         klass = mono_class_from_mono_type (type);
 232         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 233
 234 #if defined(TARGET_WIN32)
 235         /*
 236         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 237         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 238         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 239         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 240         * it must be represented in call and cannot be dropped.
 241         */
 242         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 243                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 244                 ainfo->pass_empty_struct = TRUE;
 245                 size = 1;
 246         }
 247 #endif
 248
 249 #ifdef SMALL_STRUCTS_IN_REGS
 250         if (sig->pinvoke && is_return) {
 251                 MonoMarshalType *info;
 252
 253                 info = mono_marshal_load_type_info (klass);
 254                 g_assert (info);
 255
 256                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 257
 258                 /* Ignore empty struct return value, if used. */
 259                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 260                         ainfo->storage = ArgValuetypeInReg;
 261                         return;
 262                 }
 263
 264                 /*
 265                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 266                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 267                 * This is different compared to for example float or double return types (not in struct) that will be returned
 268                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 269                 *
 270                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 271                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 272                 * This means that structs with one float or double will be returned in ST(0). For more details,
 273                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 274                 */
 275 #if !defined(TARGET_WIN32)
 276
 277                 /* Special case structs with only a float member */
 278                 if (info->num_fields == 1) {
 279                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 280                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 281                                 ainfo->storage = ArgValuetypeInReg;
 282                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 283                                 return;
 284                         }
 285                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 286                                 ainfo->storage = ArgValuetypeInReg;
 287                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 288                                 return;
 289                         }
 290                 }
 291 #endif
 292
 293                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 294                         ainfo->storage = ArgValuetypeInReg;
 295                         ainfo->pair_storage [0] = ArgInIReg;
 296                         ainfo->pair_regs [0] = return_regs [0];
 297                         if (info->native_size > 4) {
 298                                 ainfo->pair_storage [1] = ArgInIReg;
 299                                 ainfo->pair_regs [1] = return_regs [1];
 300                         }
 301                         return;
 302                 }
 303         }
 304 #endif
 305
 306         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 307                 g_assert (size <= 4);
 308                 ainfo->storage = ArgValuetypeInReg;
 309                 ainfo->reg = param_regs [*gr];
 310                 (*gr)++;
 311                 return;
 312         }
 313
 314         ainfo->offset = *stack_size;
 315         ainfo->storage = ArgOnStack;
 316         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 317         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 318 }
 319
 320 /*
 321  * get_call_info:
 322  *
 323  *  Obtain information about a call according to the calling convention.
 324  * For x86 ELF, see the "System V Application Binary Interface Intel386
 325  * Architecture Processor Supplment, Fourth Edition" document for more
 326  * information.
 327  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 328  */
 329 static CallInfo*
 330 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 331 {
 332         guint32 i, gr, fr, pstart;
 333         const guint32 *param_regs;
 334         MonoType *ret_type;
 335         int n = sig->hasthis + sig->param_count;
 336         guint32 stack_size = 0;
 337         gboolean is_pinvoke = sig->pinvoke;
 338
 339         gr = 0;
 340         fr = 0;
 341         cinfo->nargs = n;
 342
 343         param_regs = callconv_param_regs(sig);
 344
 345         /* return value */
 346         {
 347                 ret_type = mini_get_underlying_type (sig->ret);
 348                 switch (ret_type->type) {
 349                 case MONO_TYPE_I1:
 350                 case MONO_TYPE_U1:
 351                 case MONO_TYPE_I2:
 352                 case MONO_TYPE_U2:
 353                 case MONO_TYPE_I4:
 354                 case MONO_TYPE_U4:
 355                 case MONO_TYPE_I:
 356                 case MONO_TYPE_U:
 357                 case MONO_TYPE_PTR:
 358                 case MONO_TYPE_FNPTR:
 359                 case MONO_TYPE_CLASS:
 360                 case MONO_TYPE_OBJECT:
 361                 case MONO_TYPE_SZARRAY:
 362                 case MONO_TYPE_ARRAY:
 363                 case MONO_TYPE_STRING:
 364                         cinfo->ret.storage = ArgInIReg;
 365                         cinfo->ret.reg = X86_EAX;
 366                         break;
 367                 case MONO_TYPE_U8:
 368                 case MONO_TYPE_I8:
 369                         cinfo->ret.storage = ArgInIReg;
 370                         cinfo->ret.reg = X86_EAX;
 371                         cinfo->ret.is_pair = TRUE;
 372                         break;
 373                 case MONO_TYPE_R4:
 374                         cinfo->ret.storage = ArgOnFloatFpStack;
 375                         break;
 376                 case MONO_TYPE_R8:
 377                         cinfo->ret.storage = ArgOnDoubleFpStack;
 378                         break;
 379                 case MONO_TYPE_GENERICINST:
 380                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 381                                 cinfo->ret.storage = ArgInIReg;
 382                                 cinfo->ret.reg = X86_EAX;
 383                                 break;
 384                         }
 385                         if (mini_is_gsharedvt_type (ret_type)) {
 386                                 cinfo->ret.storage = ArgOnStack;
 387                                 cinfo->vtype_retaddr = TRUE;
 388                                 break;
 389                         }
 390                         /* Fall through */
 391                 case MONO_TYPE_VALUETYPE:
 392                 case MONO_TYPE_TYPEDBYREF: {
 393                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 394
 395                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 396                         if (cinfo->ret.storage == ArgOnStack) {
 397                                 cinfo->vtype_retaddr = TRUE;
 398                                 /* The caller passes the address where the value is stored */
 399                         }
 400                         break;
 401                 }
 402                 case MONO_TYPE_VAR:
 403                 case MONO_TYPE_MVAR:
 404                         g_assert (mini_is_gsharedvt_type (ret_type));
 405                         cinfo->ret.storage = ArgOnStack;
 406                         cinfo->vtype_retaddr = TRUE;
 407                         break;
 408                 case MONO_TYPE_VOID:
 409                         cinfo->ret.storage = ArgNone;
 410                         break;
 411                 default:
 412                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 413                 }
 414         }
 415
 416         pstart = 0;
 417         /*
 418          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 419          * the first argument, allowing 'this' to be always passed in the first arg reg.
 420          * Also do this if the first argument is a reference type, since virtual calls
 421          * are sometimes made using calli without sig->hasthis set, like in the delegate
 422          * invoke wrappers.
 423          */
 424         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 425                 if (sig->hasthis) {
 426                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 427                 } else {
 428                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 429                         pstart = 1;
 430                 }
 431                 cinfo->vret_arg_offset = stack_size;
 432                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 433                 cinfo->vret_arg_index = 1;
 434         } else {
 435                 /* this */
 436                 if (sig->hasthis)
 437                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 438
 439                 if (cinfo->vtype_retaddr)
 440                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 441         }
 442
 443         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 444                 fr = FLOAT_PARAM_REGS;
 445
 446                 /* Emit the signature cookie just before the implicit arguments */
 447                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 448         }
 449
 450         for (i = pstart; i < sig->param_count; ++i) {
 451                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 452                 MonoType *ptype;
 453
 454                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 455                         /* We allways pass the sig cookie on the stack for simplicity */
 456                         /*
 457                          * Prevent implicit arguments + the sig cookie from being passed
 458                          * in registers.
 459                          */
 460                         fr = FLOAT_PARAM_REGS;
 461
 462                         /* Emit the signature cookie just before the implicit arguments */
 463                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 464                 }
 465
 466                 if (sig->params [i]->byref) {
 467                         add_general (&gr, param_regs, &stack_size, ainfo);
 468                         continue;
 469                 }
 470                 ptype = mini_get_underlying_type (sig->params [i]);
 471                 switch (ptype->type) {
 472                 case MONO_TYPE_I1:
 473                 case MONO_TYPE_U1:
 474                         add_general (&gr, param_regs, &stack_size, ainfo);
 475                         break;
 476                 case MONO_TYPE_I2:
 477                 case MONO_TYPE_U2:
 478                         add_general (&gr, param_regs, &stack_size, ainfo);
 479                         break;
 480                 case MONO_TYPE_I4:
 481                 case MONO_TYPE_U4:
 482                         add_general (&gr, param_regs, &stack_size, ainfo);
 483                         break;
 484                 case MONO_TYPE_I:
 485                 case MONO_TYPE_U:
 486                 case MONO_TYPE_PTR:
 487                 case MONO_TYPE_FNPTR:
 488                 case MONO_TYPE_CLASS:
 489                 case MONO_TYPE_OBJECT:
 490                 case MONO_TYPE_STRING:
 491                 case MONO_TYPE_SZARRAY:
 492                 case MONO_TYPE_ARRAY:
 493                         add_general (&gr, param_regs, &stack_size, ainfo);
 494                         break;
 495                 case MONO_TYPE_GENERICINST:
 496                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 497                                 add_general (&gr, param_regs, &stack_size, ainfo);
 498                                 break;
 499                         }
 500                         if (mini_is_gsharedvt_type (ptype)) {
 501                                 /* gsharedvt arguments are passed by ref */
 502                                 add_general (&gr, param_regs, &stack_size, ainfo);
 503                                 g_assert (ainfo->storage == ArgOnStack);
 504                                 ainfo->storage = ArgGSharedVt;
 505                                 break;
 506                         }
 507                         /* Fall through */
 508                 case MONO_TYPE_VALUETYPE:
 509                 case MONO_TYPE_TYPEDBYREF:
 510                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 511                         break;
 512                 case MONO_TYPE_U8:
 513                 case MONO_TYPE_I8:
 514                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 515                         break;
 516                 case MONO_TYPE_R4:
 517                         add_float (&fr, &stack_size, ainfo, FALSE);
 518                         break;
 519                 case MONO_TYPE_R8:
 520                         add_float (&fr, &stack_size, ainfo, TRUE);
 521                         break;
 522                 case MONO_TYPE_VAR:
 523                 case MONO_TYPE_MVAR:
 524                         /* gsharedvt arguments are passed by ref */
 525                         g_assert (mini_is_gsharedvt_type (ptype));
 526                         add_general (&gr, param_regs, &stack_size, ainfo);
 527                         g_assert (ainfo->storage == ArgOnStack);
 528                         ainfo->storage = ArgGSharedVt;
 529                         break;
 530                 default:
 531                         g_error ("unexpected type 0x%x", ptype->type);
 532                         g_assert_not_reached ();
 533                 }
 534         }
 535
 536         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 537                 fr = FLOAT_PARAM_REGS;
 538
 539                 /* Emit the signature cookie just before the implicit arguments */
 540                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 541         }
 542
 543         if (cinfo->vtype_retaddr) {
 544                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 545                 cinfo->callee_stack_pop = 4;
 546         } else if (CALLCONV_IS_STDCALL (sig)) {
 547                 /* Have to compensate for the stack space popped by the native callee */
 548                 cinfo->callee_stack_pop = stack_size;
 549         }
 550
 551         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 552                 cinfo->need_stack_align = TRUE;
 553                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 554                 stack_size += cinfo->stack_align_amount;
 555         }
 556
 557         cinfo->stack_usage = stack_size;
 558         cinfo->reg_usage = gr;
 559         cinfo->freg_usage = fr;
 560         return cinfo;
 561 }
 562
 563 static CallInfo*
 564 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 565 {
 566         int n = sig->hasthis + sig->param_count;
 567         CallInfo *cinfo;
 568
 569         if (mp)
 570                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 571         else
 572                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 573
 574         return get_call_info_internal (cinfo, sig);
 575 }
 576
 577 /*
 578  * mono_arch_get_argument_info:
 579  * @csig:  a method signature
 580  * @param_count: the number of parameters to consider
 581  * @arg_info: an array to store the result infos
 582  *
 583  * Gathers information on parameters such as size, alignment and
 584  * padding. arg_info should be large enought to hold param_count + 1 entries.
 585  *
 586  * Returns the size of the argument area on the stack.
 587  * This should be signal safe, since it is called from
 588  * mono_arch_unwind_frame ().
 589  * FIXME: The metadata calls might not be signal safe.
 590  */
 591 int
 592 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 593 {
 594         int len, k, args_size = 0;
 595         int size, pad;
 596         guint32 align;
 597         int offset = 8;
 598         CallInfo *cinfo;
 599
 600         /* Avoid g_malloc as it is not signal safe */
 601         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 602         cinfo = (CallInfo*)g_newa (guint8*, len);
 603         memset (cinfo, 0, len);
 604
 605         cinfo = get_call_info_internal (cinfo, csig);
 606
 607         arg_info [0].offset = offset;
 608
 609         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 610                 args_size += sizeof (gpointer);
 611                 offset += 4;
 612         }
 613
 614         if (csig->hasthis) {
 615                 args_size += sizeof (gpointer);
 616                 offset += 4;
 617         }
 618
 619         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 620                 /* Emitted after this */
 621                 args_size += sizeof (gpointer);
 622                 offset += 4;
 623         }
 624
 625         arg_info [0].size = args_size;
 626
 627         for (k = 0; k < param_count; k++) {
 628                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 629
 630                 /* ignore alignment for now */
 631                 align = 1;
 632
 633                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 634                 arg_info [k].pad = pad;
 635                 args_size += size;
 636                 arg_info [k + 1].pad = 0;
 637                 arg_info [k + 1].size = size;
 638                 offset += pad;
 639                 arg_info [k + 1].offset = offset;
 640                 offset += size;
 641
 642                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 643                         /* Emitted after the first arg */
 644                         args_size += sizeof (gpointer);
 645                         offset += 4;
 646                 }
 647         }
 648
 649         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 650                 align = MONO_ARCH_FRAME_ALIGNMENT;
 651         else
 652                 align = 4;
 653         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 654         arg_info [k].pad = pad;
 655
 656         return args_size;
 657 }
 658
 659 gboolean
 660 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 661 {
 662         MonoType *callee_ret;
 663         CallInfo *c1, *c2;
 664         gboolean res;
 665
 666         if (cfg->compile_aot && !cfg->full_aot)
 667                 /* OP_TAILCALL doesn't work with AOT */
 668                 return FALSE;
 669
 670         c1 = get_call_info (NULL, caller_sig);
 671         c2 = get_call_info (NULL, callee_sig);
 672         /*
 673          * Tail calls with more callee stack usage than the caller cannot be supported, since
 674          * the extra stack space would be left on the stack after the tail call.
 675          */
 676         res = c1->stack_usage >= c2->stack_usage;
 677         callee_ret = mini_get_underlying_type (callee_sig->ret);
 678         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 679                 /* An address on the callee's stack is passed as the first argument */
 680                 res = FALSE;
 681
 682         g_free (c1);
 683         g_free (c2);
 684
 685         return res;
 686 }
 687
 688 /*
 689  * Initialize the cpu to execute managed code.
 690  */
 691 void
 692 mono_arch_cpu_init (void)
 693 {
 694         /* spec compliance requires running with double precision */
 695 #ifndef _MSC_VER
 696         guint16 fpcw;
 697
 698         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 699         fpcw &= ~X86_FPCW_PRECC_MASK;
 700         fpcw |= X86_FPCW_PREC_DOUBLE;
 701         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 702         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 703 #else
 704         _control87 (_PC_53, MCW_PC);
 705 #endif
 706 }
 707
 708 /*
 709  * Initialize architecture specific code.
 710  */
 711 void
 712 mono_arch_init (void)
 713 {
 714         mono_os_mutex_init_recursive (&mini_arch_mutex);
 715
 716         if (!mono_aot_only)
 717                 bp_trampoline = mini_get_breakpoint_trampoline ();
 718
 719         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 720         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 721 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 722         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 723 #endif
 724 }
 725
 726 /*
 727  * Cleanup architecture specific code.
 728  */
 729 void
 730 mono_arch_cleanup (void)
 731 {
 732         mono_os_mutex_destroy (&mini_arch_mutex);
 733 }
 734
 735 /*
 736  * This function returns the optimizations supported on this cpu.
 737  */
 738 guint32
 739 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 740 {
 741         guint32 opts = 0;
 742
 743         *exclude_mask = 0;
 744
 745         if (mono_hwcap_x86_has_cmov) {
 746                 opts |= MONO_OPT_CMOV;
 747
 748                 if (mono_hwcap_x86_has_fcmov)
 749                         opts |= MONO_OPT_FCMOV;
 750                 else
 751                         *exclude_mask |= MONO_OPT_FCMOV;
 752         } else {
 753                 *exclude_mask |= MONO_OPT_CMOV;
 754         }
 755
 756         if (mono_hwcap_x86_has_sse2)
 757                 opts |= MONO_OPT_SSE2;
 758         else
 759                 *exclude_mask |= MONO_OPT_SSE2;
 760
 761 #ifdef MONO_ARCH_SIMD_INTRINSICS
 762                 /*SIMD intrinsics require at least SSE2.*/
 763                 if (!mono_hwcap_x86_has_sse2)
 764                         *exclude_mask |= MONO_OPT_SIMD;
 765 #endif
 766
 767         return opts;
 768 }
 769
 770 /*
 771  * This function test for all SSE functions supported.
 772  *
 773  * Returns a bitmask corresponding to all supported versions.
 774  *
 775  */
 776 guint32
 777 mono_arch_cpu_enumerate_simd_versions (void)
 778 {
 779         guint32 sse_opts = 0;
 780
 781         if (mono_hwcap_x86_has_sse1)
 782                 sse_opts |= SIMD_VERSION_SSE1;
 783
 784         if (mono_hwcap_x86_has_sse2)
 785                 sse_opts |= SIMD_VERSION_SSE2;
 786
 787         if (mono_hwcap_x86_has_sse3)
 788                 sse_opts |= SIMD_VERSION_SSE3;
 789
 790         if (mono_hwcap_x86_has_ssse3)
 791                 sse_opts |= SIMD_VERSION_SSSE3;
 792
 793         if (mono_hwcap_x86_has_sse41)
 794                 sse_opts |= SIMD_VERSION_SSE41;
 795
 796         if (mono_hwcap_x86_has_sse42)
 797                 sse_opts |= SIMD_VERSION_SSE42;
 798
 799         if (mono_hwcap_x86_has_sse4a)
 800                 sse_opts |= SIMD_VERSION_SSE4a;
 801
 802         return sse_opts;
 803 }
 804
 805 /*
 806  * Determine whenever the trap whose info is in SIGINFO is caused by
 807  * integer overflow.
 808  */
 809 gboolean
 810 mono_arch_is_int_overflow (void *sigctx, void *info)
 811 {
 812         MonoContext ctx;
 813         guint8* ip;
 814
 815         mono_sigctx_to_monoctx (sigctx, &ctx);
 816
 817         ip = (guint8*)ctx.eip;
 818
 819         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 820                 gint32 reg;
 821
 822                 /* idiv REG */
 823                 switch (x86_modrm_rm (ip [1])) {
 824                 case X86_EAX:
 825                         reg = ctx.eax;
 826                         break;
 827                 case X86_ECX:
 828                         reg = ctx.ecx;
 829                         break;
 830                 case X86_EDX:
 831                         reg = ctx.edx;
 832                         break;
 833                 case X86_EBX:
 834                         reg = ctx.ebx;
 835                         break;
 836                 case X86_ESI:
 837                         reg = ctx.esi;
 838                         break;
 839                 case X86_EDI:
 840                         reg = ctx.edi;
 841                         break;
 842                 default:
 843                         g_assert_not_reached ();
 844                         reg = -1;
 845                 }
 846
 847                 if (reg == -1)
 848                         return TRUE;
 849         }
 850
 851         return FALSE;
 852 }
 853
 854 GList *
 855 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 856 {
 857         GList *vars = NULL;
 858         int i;
 859
 860         for (i = 0; i < cfg->num_varinfo; i++) {
 861                 MonoInst *ins = cfg->varinfo [i];
 862                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 863
 864                 /* unused vars */
 865                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 866                         continue;
 867
 868                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 869                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 870                         continue;
 871
 872                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 873                  * 8bit quantities in caller saved registers on x86 */
 874                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 875                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 876                         g_assert (i == vmv->idx);
 877                         vars = g_list_prepend (vars, vmv);
 878                 }
 879         }
 880
 881         vars = mono_varlist_sort (cfg, vars, 0);
 882
 883         return vars;
 884 }
 885
 886 GList *
 887 mono_arch_get_global_int_regs (MonoCompile *cfg)
 888 {
 889         GList *regs = NULL;
 890
 891         /* we can use 3 registers for global allocation */
 892         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 893         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 894         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 895
 896         return regs;
 897 }
 898
 899 /*
 900  * mono_arch_regalloc_cost:
 901  *
 902  *  Return the cost, in number of memory references, of the action of
 903  * allocating the variable VMV into a register during global register
 904  * allocation.
 905  */
 906 guint32
 907 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 908 {
 909         MonoInst *ins = cfg->varinfo [vmv->idx];
 910
 911         if (cfg->method->save_lmf)
 912                 /* The register is already saved */
 913                 return (ins->opcode == OP_ARG) ? 1 : 0;
 914         else
 915                 /* push+pop+possible load if it is an argument */
 916                 return (ins->opcode == OP_ARG) ? 3 : 2;
 917 }
 918
 919 static void
 920 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 921 {
 922         static int inited = FALSE;
 923         static int count = 0;
 924
 925         if (cfg->arch.need_stack_frame_inited) {
 926                 g_assert (cfg->arch.need_stack_frame == flag);
 927                 return;
 928         }
 929
 930         cfg->arch.need_stack_frame = flag;
 931         cfg->arch.need_stack_frame_inited = TRUE;
 932
 933         if (flag)
 934                 return;
 935
 936         if (!inited) {
 937                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 938                 inited = TRUE;
 939         }
 940         ++count;
 941
 942         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 943 }
 944
 945 static gboolean
 946 needs_stack_frame (MonoCompile *cfg)
 947 {
 948         MonoMethodSignature *sig;
 949         MonoMethodHeader *header;
 950         gboolean result = FALSE;
 951
 952 #if defined(__APPLE__)
 953         /*OSX requires stack frame code to have the correct alignment. */
 954         return TRUE;
 955 #endif
 956
 957         if (cfg->arch.need_stack_frame_inited)
 958                 return cfg->arch.need_stack_frame;
 959
 960         header = cfg->header;
 961         sig = mono_method_signature (cfg->method);
 962
 963         if (cfg->disable_omit_fp)
 964                 result = TRUE;
 965         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 966                 result = TRUE;
 967         else if (cfg->method->save_lmf)
 968                 result = TRUE;
 969         else if (cfg->stack_offset)
 970                 result = TRUE;
 971         else if (cfg->param_area)
 972                 result = TRUE;
 973         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 974                 result = TRUE;
 975         else if (header->num_clauses)
 976                 result = TRUE;
 977         else if (sig->param_count + sig->hasthis)
 978                 result = TRUE;
 979         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 980                 result = TRUE;
 981         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 982                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 983                 result = TRUE;
 984
 985         set_needs_stack_frame (cfg, result);
 986
 987         return cfg->arch.need_stack_frame;
 988 }
 989
 990 /*
 991  * Set var information according to the calling convention. X86 version.
 992  * The locals var stuff should most likely be split in another method.
 993  */
 994 void
 995 mono_arch_allocate_vars (MonoCompile *cfg)
 996 {
 997         MonoMethodSignature *sig;
 998         MonoMethodHeader *header;
 999         MonoInst *inst;
1000         guint32 locals_stack_size, locals_stack_align;
1001         int i, offset;
1002         gint32 *offsets;
1003         CallInfo *cinfo;
1004
1005         header = cfg->header;
1006         sig = mono_method_signature (cfg->method);
1007
1008         if (!cfg->arch.cinfo)
1009                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1010         cinfo = (CallInfo *)cfg->arch.cinfo;
1011
1012         cfg->frame_reg = X86_EBP;
1013         offset = 0;
1014
1015         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1016                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1017                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1018         }
1019
1020         /* Reserve space to save LMF and caller saved registers */
1021
1022         if (cfg->method->save_lmf) {
1023                 /* The LMF var is allocated normally */
1024         } else {
1025                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1026                         offset += 4;
1027                 }
1028
1029                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1030                         offset += 4;
1031                 }
1032
1033                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1034                         offset += 4;
1035                 }
1036         }
1037
1038         switch (cinfo->ret.storage) {
1039         case ArgValuetypeInReg:
1040                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1041                 offset += 8;
1042                 cfg->ret->opcode = OP_REGOFFSET;
1043                 cfg->ret->inst_basereg = X86_EBP;
1044                 cfg->ret->inst_offset = - offset;
1045                 break;
1046         default:
1047                 break;
1048         }
1049
1050         /* Allocate locals */
1051         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1052         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1053                 char *mname = mono_method_full_name (cfg->method, TRUE);
1054                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1055                 g_free (mname);
1056                 return;
1057         }
1058         if (locals_stack_align) {
1059                 int prev_offset = offset;
1060
1061                 offset += (locals_stack_align - 1);
1062                 offset &= ~(locals_stack_align - 1);
1063
1064                 while (prev_offset < offset) {
1065                         prev_offset += 4;
1066                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1067                 }
1068         }
1069         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1070         cfg->locals_max_stack_offset = - offset;
1071         /*
1072          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1073          * have locals larger than 8 bytes we need to make sure that
1074          * they have the appropriate offset.
1075          */
1076         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1077                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1078         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1079                 if (offsets [i] != -1) {
1080                         MonoInst *inst = cfg->varinfo [i];
1081                         inst->opcode = OP_REGOFFSET;
1082                         inst->inst_basereg = X86_EBP;
1083                         inst->inst_offset = - (offset + offsets [i]);
1084                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1085                 }
1086         }
1087         offset += locals_stack_size;
1088
1089
1090         /*
1091          * Allocate arguments+return value
1092          */
1093
1094         switch (cinfo->ret.storage) {
1095         case ArgOnStack:
1096                 if (cfg->vret_addr) {
1097                         /*
1098                          * In the new IR, the cfg->vret_addr variable represents the
1099                          * vtype return value.
1100                          */
1101                         cfg->vret_addr->opcode = OP_REGOFFSET;
1102                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1103                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1104                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1105                                 printf ("vret_addr =");
1106                                 mono_print_ins (cfg->vret_addr);
1107                         }
1108                 } else {
1109                         cfg->ret->opcode = OP_REGOFFSET;
1110                         cfg->ret->inst_basereg = X86_EBP;
1111                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1112                 }
1113                 break;
1114         case ArgValuetypeInReg:
1115                 break;
1116         case ArgInIReg:
1117                 cfg->ret->opcode = OP_REGVAR;
1118                 cfg->ret->inst_c0 = cinfo->ret.reg;
1119                 cfg->ret->dreg = cinfo->ret.reg;
1120                 break;
1121         case ArgNone:
1122         case ArgOnFloatFpStack:
1123         case ArgOnDoubleFpStack:
1124                 break;
1125         default:
1126                 g_assert_not_reached ();
1127         }
1128
1129         if (sig->call_convention == MONO_CALL_VARARG) {
1130                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1131                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1132         }
1133
1134         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1135                 ArgInfo *ainfo = &cinfo->args [i];
1136                 inst = cfg->args [i];
1137                 if (inst->opcode != OP_REGVAR) {
1138                         inst->opcode = OP_REGOFFSET;
1139                         inst->inst_basereg = X86_EBP;
1140                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1141                 }
1142         }
1143
1144         cfg->stack_offset = offset;
1145 }
1146
1147 void
1148 mono_arch_create_vars (MonoCompile *cfg)
1149 {
1150         MonoType *sig_ret;
1151         MonoMethodSignature *sig;
1152         CallInfo *cinfo;
1153
1154         sig = mono_method_signature (cfg->method);
1155
1156         if (!cfg->arch.cinfo)
1157                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1158         cinfo = (CallInfo *)cfg->arch.cinfo;
1159
1160         sig_ret = mini_get_underlying_type (sig->ret);
1161
1162         if (cinfo->ret.storage == ArgValuetypeInReg)
1163                 cfg->ret_var_is_local = TRUE;
1164         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1165                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1166         }
1167
1168         if (cfg->gen_sdb_seq_points) {
1169                 MonoInst *ins;
1170
1171                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1172                 ins->flags |= MONO_INST_VOLATILE;
1173                 cfg->arch.ss_tramp_var = ins;
1174
1175                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1176                 ins->flags |= MONO_INST_VOLATILE;
1177                 cfg->arch.bp_tramp_var = ins;
1178         }
1179
1180         if (cfg->method->save_lmf) {
1181                 cfg->create_lmf_var = TRUE;
1182                 cfg->lmf_ir = TRUE;
1183 #if !defined(HOST_WIN32) && !defined(TARGET_ANDROID)
1184                 cfg->lmf_ir_mono_lmf = TRUE;
1185 #endif
1186         }
1187
1188         cfg->arch_eh_jit_info = 1;
1189 }
1190
1191 /*
1192  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1193  * so we try to do it just once when we have multiple fp arguments in a row.
1194  * We don't use this mechanism generally because for int arguments the generated code
1195  * is slightly bigger and new generation cpus optimize away the dependency chains
1196  * created by push instructions on the esp value.
1197  * fp_arg_setup is the first argument in the execution sequence where the esp register
1198  * is modified.
1199  */
1200 static G_GNUC_UNUSED int
1201 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1202 {
1203         int fp_space = 0;
1204         MonoType *t;
1205
1206         for (; start_arg < sig->param_count; ++start_arg) {
1207                 t = mini_get_underlying_type (sig->params [start_arg]);
1208                 if (!t->byref && t->type == MONO_TYPE_R8) {
1209                         fp_space += sizeof (double);
1210                         *fp_arg_setup = start_arg;
1211                 } else {
1212                         break;
1213                 }
1214         }
1215         return fp_space;
1216 }
1217
1218 static void
1219 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1220 {
1221         MonoMethodSignature *tmp_sig;
1222         int sig_reg;
1223
1224         /*
1225          * mono_ArgIterator_Setup assumes the signature cookie is
1226          * passed first and all the arguments which were before it are
1227          * passed on the stack after the signature. So compensate by
1228          * passing a different signature.
1229          */
1230         tmp_sig = mono_metadata_signature_dup (call->signature);
1231         tmp_sig->param_count -= call->signature->sentinelpos;
1232         tmp_sig->sentinelpos = 0;
1233         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1234
1235         if (cfg->compile_aot) {
1236                 sig_reg = mono_alloc_ireg (cfg);
1237                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1238                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1239         } else {
1240                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1241         }
1242 }
1243
1244 #ifdef ENABLE_LLVM
1245 LLVMCallInfo*
1246 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1247 {
1248         int i, n;
1249         CallInfo *cinfo;
1250         ArgInfo *ainfo;
1251         LLVMCallInfo *linfo;
1252         MonoType *t, *sig_ret;
1253
1254         n = sig->param_count + sig->hasthis;
1255
1256         cinfo = get_call_info (cfg->mempool, sig);
1257         sig_ret = sig->ret;
1258
1259         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1260
1261         /*
1262          * LLVM always uses the native ABI while we use our own ABI, the
1263          * only difference is the handling of vtypes:
1264          * - we only pass/receive them in registers in some cases, and only
1265          *   in 1 or 2 integer registers.
1266          */
1267         if (cinfo->ret.storage == ArgValuetypeInReg) {
1268                 if (sig->pinvoke) {
1269                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1270                         cfg->disable_llvm = TRUE;
1271                         return linfo;
1272                 }
1273
1274                 cfg->exception_message = g_strdup ("vtype ret in call");
1275                 cfg->disable_llvm = TRUE;
1276                 /*
1277                 linfo->ret.storage = LLVMArgVtypeInReg;
1278                 for (j = 0; j < 2; ++j)
1279                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1280                 */
1281         }
1282
1283         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1284                 /* Vtype returned using a hidden argument */
1285                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1286                 linfo->vret_arg_index = cinfo->vret_arg_index;
1287         }
1288
1289         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1290                 // FIXME:
1291                 cfg->exception_message = g_strdup ("vtype ret in call");
1292                 cfg->disable_llvm = TRUE;
1293         }
1294
1295         for (i = 0; i < n; ++i) {
1296                 ainfo = cinfo->args + i;
1297
1298                 if (i >= sig->hasthis)
1299                         t = sig->params [i - sig->hasthis];
1300                 else
1301                         t = &mono_defaults.int_class->byval_arg;
1302
1303                 linfo->args [i].storage = LLVMArgNone;
1304
1305                 switch (ainfo->storage) {
1306                 case ArgInIReg:
1307                         linfo->args [i].storage = LLVMArgNormal;
1308                         break;
1309                 case ArgInDoubleSSEReg:
1310                 case ArgInFloatSSEReg:
1311                         linfo->args [i].storage = LLVMArgNormal;
1312                         break;
1313                 case ArgOnStack:
1314                         if (mini_type_is_vtype (t)) {
1315                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1316                                 /* LLVM seems to allocate argument space for empty structures too */
1317                                         linfo->args [i].storage = LLVMArgNone;
1318                                 else
1319                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1320                         } else {
1321                                 linfo->args [i].storage = LLVMArgNormal;
1322                         }
1323                         break;
1324                 case ArgValuetypeInReg:
1325                         if (sig->pinvoke) {
1326                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1327                                 cfg->disable_llvm = TRUE;
1328                                 return linfo;
1329                         }
1330
1331                         cfg->exception_message = g_strdup ("vtype arg");
1332                         cfg->disable_llvm = TRUE;
1333                         /*
1334                         linfo->args [i].storage = LLVMArgVtypeInReg;
1335                         for (j = 0; j < 2; ++j)
1336                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1337                         */
1338                         break;
1339                 case ArgGSharedVt:
1340                         linfo->args [i].storage = LLVMArgGSharedVt;
1341                         break;
1342                 default:
1343                         cfg->exception_message = g_strdup ("ainfo->storage");
1344                         cfg->disable_llvm = TRUE;
1345                         break;
1346                 }
1347         }
1348
1349         return linfo;
1350 }
1351 #endif
1352
1353 static void
1354 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1355 {
1356         if (cfg->compute_gc_maps) {
1357                 MonoInst *def;
1358
1359                 /* Needs checking if the feature will be enabled again */
1360                 g_assert_not_reached ();
1361
1362                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1363                 if (t == NULL)
1364                         t = &mono_defaults.int_class->byval_arg;
1365                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1366         }
1367 }
1368
1369 void
1370 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1371 {
1372         MonoType *sig_ret;
1373         MonoInst *arg, *in;
1374         MonoMethodSignature *sig;
1375         int i, j, n;
1376         CallInfo *cinfo;
1377         int sentinelpos = 0, sp_offset = 0;
1378
1379         sig = call->signature;
1380         n = sig->param_count + sig->hasthis;
1381         sig_ret = mini_get_underlying_type (sig->ret);
1382
1383         cinfo = get_call_info (cfg->mempool, sig);
1384         call->call_info = cinfo;
1385
1386         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1387                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1388
1389         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1390                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1391                         /*
1392                          * Tell the JIT to use a more efficient calling convention: call using
1393                          * OP_CALL, compute the result location after the call, and save the
1394                          * result there.
1395                          */
1396                         call->vret_in_reg = TRUE;
1397 #if defined(__APPLE__)
1398                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1399                                 call->vret_in_reg_fp = TRUE;
1400 #endif
1401                         if (call->vret_var)
1402                                 NULLIFY_INS (call->vret_var);
1403                 }
1404         }
1405
1406         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1407
1408         /* Handle the case where there are no implicit arguments */
1409         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1410                 emit_sig_cookie (cfg, call, cinfo);
1411                 sp_offset = cinfo->sig_cookie.offset;
1412                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1413         }
1414
1415         /* Arguments are pushed in the reverse order */
1416         for (i = n - 1; i >= 0; i --) {
1417                 ArgInfo *ainfo = cinfo->args + i;
1418                 MonoType *orig_type, *t;
1419                 int argsize;
1420
1421                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1422                         MonoInst *vtarg;
1423
1424                         /* Push the vret arg before the first argument */
1425                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1426                         vtarg->type = STACK_MP;
1427                         vtarg->inst_destbasereg = X86_ESP;
1428                         vtarg->sreg1 = call->vret_var->dreg;
1429                         vtarg->inst_offset = cinfo->ret.offset;
1430                         MONO_ADD_INS (cfg->cbb, vtarg);
1431                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1432                 }
1433
1434                 if (i >= sig->hasthis)
1435                         t = sig->params [i - sig->hasthis];
1436                 else
1437                         t = &mono_defaults.int_class->byval_arg;
1438                 orig_type = t;
1439                 t = mini_get_underlying_type (t);
1440
1441                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1442
1443                 in = call->args [i];
1444                 arg->cil_code = in->cil_code;
1445                 arg->sreg1 = in->dreg;
1446                 arg->type = in->type;
1447
1448                 g_assert (in->dreg != -1);
1449
1450                 if (ainfo->storage == ArgGSharedVt) {
1451                         arg->opcode = OP_OUTARG_VT;
1452                         arg->sreg1 = in->dreg;
1453                         arg->klass = in->klass;
1454                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1455                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1456                         sp_offset += 4;
1457                         MONO_ADD_INS (cfg->cbb, arg);
1458                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1459                         guint32 align;
1460                         guint32 size;
1461
1462                         g_assert (in->klass);
1463
1464                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1465                                 size = sizeof (MonoTypedRef);
1466                                 align = sizeof (gpointer);
1467                         }
1468                         else {
1469                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1470                         }
1471
1472                         if (size > 0 || ainfo->pass_empty_struct) {
1473                                 arg->opcode = OP_OUTARG_VT;
1474                                 arg->sreg1 = in->dreg;
1475                                 arg->klass = in->klass;
1476                                 arg->backend.size = size;
1477                                 arg->inst_p0 = call;
1478                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1479                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1480
1481                                 MONO_ADD_INS (cfg->cbb, arg);
1482                                 if (ainfo->storage != ArgValuetypeInReg) {
1483                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1484                                 }
1485                         }
1486                 } else {
1487                         switch (ainfo->storage) {
1488                         case ArgOnStack:
1489                                 if (!t->byref) {
1490                                         if (t->type == MONO_TYPE_R4) {
1491                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1492                                                 argsize = 4;
1493                                         } else if (t->type == MONO_TYPE_R8) {
1494                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1495                                                 argsize = 8;
1496                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1497                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1498                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1499                                                 argsize = 4;
1500                                         } else {
1501                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1502                                                 argsize = 4;
1503                                         }
1504                                 } else {
1505                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1506                                         argsize = 4;
1507                                 }
1508                                 break;
1509                         case ArgInIReg:
1510                                 arg->opcode = OP_MOVE;
1511                                 arg->dreg = ainfo->reg;
1512                                 MONO_ADD_INS (cfg->cbb, arg);
1513                                 argsize = 0;
1514                                 break;
1515                         default:
1516                                 g_assert_not_reached ();
1517                         }
1518
1519                         if (cfg->compute_gc_maps) {
1520                                 if (argsize == 4) {
1521                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1522                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1523                                                 /* this */
1524                                                 if (call->need_unbox_trampoline)
1525                                                         /* The unbox trampoline transforms this into a managed pointer */
1526                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1527                                                 else
1528                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1529                                         } else {
1530                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1531                                         }
1532                                 } else {
1533                                         /* i8/r8 */
1534                                         for (j = 0; j < argsize; j += 4)
1535                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1536                                 }
1537                         }
1538                 }
1539
1540                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1541                         /* Emit the signature cookie just before the implicit arguments */
1542                         emit_sig_cookie (cfg, call, cinfo);
1543                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1544                 }
1545         }
1546
1547         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1548                 MonoInst *vtarg;
1549
1550                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1551                         /* Already done */
1552                 }
1553                 else if (cinfo->ret.storage == ArgInIReg) {
1554                         NOT_IMPLEMENTED;
1555                         /* The return address is passed in a register */
1556                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1557                         vtarg->sreg1 = call->inst.dreg;
1558                         vtarg->dreg = mono_alloc_ireg (cfg);
1559                         MONO_ADD_INS (cfg->cbb, vtarg);
1560
1561                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1562                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1563                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1564                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1565                 }
1566         }
1567
1568         call->stack_usage = cinfo->stack_usage;
1569         call->stack_align_amount = cinfo->stack_align_amount;
1570 }
1571
1572 void
1573 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1574 {
1575         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1576         ArgInfo *ainfo = ins->inst_p1;
1577         int size = ins->backend.size;
1578
1579         if (ainfo->storage == ArgValuetypeInReg) {
1580                 int dreg = mono_alloc_ireg (cfg);
1581                 switch (size) {
1582                 case 1:
1583                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1584                         break;
1585                 case 2:
1586                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1587                         break;
1588                 case 4:
1589                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1590                         break;
1591                 case 3: /* FIXME */
1592                 default:
1593                         g_assert_not_reached ();
1594                 }
1595                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1596         }
1597         else {
1598                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1599                         /* Pass by addr */
1600                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1601                 } else if (size <= 4) {
1602                         int dreg = mono_alloc_ireg (cfg);
1603                         if (ainfo->pass_empty_struct) {
1604                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1605                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1606                         } else {
1607                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1608                         }
1609                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1610                 } else if (size <= 20) {
1611                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1612                 } else {
1613                         // FIXME: Code growth
1614                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1615                 }
1616         }
1617 }
1618
1619 void
1620 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1621 {
1622         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1623
1624         if (!ret->byref) {
1625                 if (ret->type == MONO_TYPE_R4) {
1626                         if (COMPILE_LLVM (cfg))
1627                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1628                         /* Nothing to do */
1629                         return;
1630                 } else if (ret->type == MONO_TYPE_R8) {
1631                         if (COMPILE_LLVM (cfg))
1632                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1633                         /* Nothing to do */
1634                         return;
1635                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1636                         if (COMPILE_LLVM (cfg))
1637                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1638                         else {
1639                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1640                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1641                         }
1642                         return;
1643                 }
1644         }
1645
1646         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1647 }
1648
1649 /*
1650  * Allow tracing to work with this interface (with an optional argument)
1651  */
1652 void*
1653 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1654 {
1655         guchar *code = p;
1656
1657         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1658         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1659
1660         /* if some args are passed in registers, we need to save them here */
1661         x86_push_reg (code, X86_EBP);
1662
1663         if (cfg->compile_aot) {
1664                 x86_push_imm (code, cfg->method);
1665                 x86_mov_reg_imm (code, X86_EAX, func);
1666                 x86_call_reg (code, X86_EAX);
1667         } else {
1668                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1669                 x86_push_imm (code, cfg->method);
1670                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1671                 x86_call_code (code, 0);
1672         }
1673         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1674
1675         return code;
1676 }
1677
1678 enum {
1679         SAVE_NONE,
1680         SAVE_STRUCT,
1681         SAVE_EAX,
1682         SAVE_EAX_EDX,
1683         SAVE_FP
1684 };
1685
1686 void*
1687 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1688 {
1689         guchar *code = p;
1690         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1691         MonoMethod *method = cfg->method;
1692         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1693
1694         switch (ret_type->type) {
1695         case MONO_TYPE_VOID:
1696                 /* special case string .ctor icall */
1697                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1698                         save_mode = SAVE_EAX;
1699                         stack_usage = enable_arguments ? 8 : 4;
1700                 } else
1701                         save_mode = SAVE_NONE;
1702                 break;
1703         case MONO_TYPE_I8:
1704         case MONO_TYPE_U8:
1705                 save_mode = SAVE_EAX_EDX;
1706                 stack_usage = enable_arguments ? 16 : 8;
1707                 break;
1708         case MONO_TYPE_R4:
1709         case MONO_TYPE_R8:
1710                 save_mode = SAVE_FP;
1711                 stack_usage = enable_arguments ? 16 : 8;
1712                 break;
1713         case MONO_TYPE_GENERICINST:
1714                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1715                         save_mode = SAVE_EAX;
1716                         stack_usage = enable_arguments ? 8 : 4;
1717                         break;
1718                 }
1719                 /* Fall through */
1720         case MONO_TYPE_VALUETYPE:
1721                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1722                 save_mode = SAVE_STRUCT;
1723                 stack_usage = enable_arguments ? 4 : 0;
1724                 break;
1725         default:
1726                 save_mode = SAVE_EAX;
1727                 stack_usage = enable_arguments ? 8 : 4;
1728                 break;
1729         }
1730
1731         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1732
1733         switch (save_mode) {
1734         case SAVE_EAX_EDX:
1735                 x86_push_reg (code, X86_EDX);
1736                 x86_push_reg (code, X86_EAX);
1737                 if (enable_arguments) {
1738                         x86_push_reg (code, X86_EDX);
1739                         x86_push_reg (code, X86_EAX);
1740                         arg_size = 8;
1741                 }
1742                 break;
1743         case SAVE_EAX:
1744                 x86_push_reg (code, X86_EAX);
1745                 if (enable_arguments) {
1746                         x86_push_reg (code, X86_EAX);
1747                         arg_size = 4;
1748                 }
1749                 break;
1750         case SAVE_FP:
1751                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1752                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1753                 if (enable_arguments) {
1754                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1755                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1756                         arg_size = 8;
1757                 }
1758                 break;
1759         case SAVE_STRUCT:
1760                 if (enable_arguments) {
1761                         x86_push_membase (code, X86_EBP, 8);
1762                         arg_size = 4;
1763                 }
1764                 break;
1765         case SAVE_NONE:
1766         default:
1767                 break;
1768         }
1769
1770         if (cfg->compile_aot) {
1771                 x86_push_imm (code, method);
1772                 x86_mov_reg_imm (code, X86_EAX, func);
1773                 x86_call_reg (code, X86_EAX);
1774         } else {
1775                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1776                 x86_push_imm (code, method);
1777                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1778                 x86_call_code (code, 0);
1779         }
1780
1781         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1782
1783         switch (save_mode) {
1784         case SAVE_EAX_EDX:
1785                 x86_pop_reg (code, X86_EAX);
1786                 x86_pop_reg (code, X86_EDX);
1787                 break;
1788         case SAVE_EAX:
1789                 x86_pop_reg (code, X86_EAX);
1790                 break;
1791         case SAVE_FP:
1792                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1793                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1794                 break;
1795         case SAVE_NONE:
1796         default:
1797                 break;
1798         }
1799
1800         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1801
1802         return code;
1803 }
1804
1805 #define EMIT_COND_BRANCH(ins,cond,sign) \
1806 if (ins->inst_true_bb->native_offset) { \
1807         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1808 } else { \
1809         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1810         if ((cfg->opt & MONO_OPT_BRANCH) && \
1811             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1812                 x86_branch8 (code, cond, 0, sign); \
1813         else \
1814                 x86_branch32 (code, cond, 0, sign); \
1815 }
1816
1817 /*
1818  *      Emit an exception if condition is fail and
1819  *  if possible do a directly branch to target
1820  */
1821 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1822         do {                                                        \
1823                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1824                 if (tins == NULL) {                                                                             \
1825                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1826                                         MONO_PATCH_INFO_EXC, exc_name);  \
1827                         x86_branch32 (code, cond, 0, signed);               \
1828                 } else {        \
1829                         EMIT_COND_BRANCH (tins, cond, signed);  \
1830                 }                       \
1831         } while (0);
1832
1833 #define EMIT_FPCOMPARE(code) do { \
1834         x86_fcompp (code); \
1835         x86_fnstsw (code); \
1836 } while (0);
1837
1838
1839 static guint8*
1840 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1841 {
1842         gboolean needs_paddings = TRUE;
1843         guint32 pad_size;
1844         MonoJumpInfo *jinfo = NULL;
1845
1846         if (cfg->abs_patches) {
1847                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1848                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1849                         needs_paddings = FALSE;
1850         }
1851
1852         if (cfg->compile_aot)
1853                 needs_paddings = FALSE;
1854         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1855         This is required for code patching to be safe on SMP machines.
1856         */
1857         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1858         if (needs_paddings && pad_size)
1859                 x86_padding (code, 4 - pad_size);
1860
1861         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1862         x86_call_code (code, 0);
1863
1864         return code;
1865 }
1866
1867 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1868
1869 /*
1870  * mono_peephole_pass_1:
1871  *
1872  *   Perform peephole opts which should/can be performed before local regalloc
1873  */
1874 void
1875 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1876 {
1877         MonoInst *ins, *n;
1878
1879         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1880                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1881
1882                 switch (ins->opcode) {
1883                 case OP_IADD_IMM:
1884                 case OP_ADD_IMM:
1885                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1886                                 /*
1887                                  * X86_LEA is like ADD, but doesn't have the
1888                                  * sreg1==dreg restriction.
1889                                  */
1890                                 ins->opcode = OP_X86_LEA_MEMBASE;
1891                                 ins->inst_basereg = ins->sreg1;
1892                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1893                                 ins->opcode = OP_X86_INC_REG;
1894                         break;
1895                 case OP_SUB_IMM:
1896                 case OP_ISUB_IMM:
1897                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1898                                 ins->opcode = OP_X86_LEA_MEMBASE;
1899                                 ins->inst_basereg = ins->sreg1;
1900                                 ins->inst_imm = -ins->inst_imm;
1901                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1902                                 ins->opcode = OP_X86_DEC_REG;
1903                         break;
1904                 case OP_COMPARE_IMM:
1905                 case OP_ICOMPARE_IMM:
1906                         /* OP_COMPARE_IMM (reg, 0)
1907                          * -->
1908                          * OP_X86_TEST_NULL (reg)
1909                          */
1910                         if (!ins->inst_imm)
1911                                 ins->opcode = OP_X86_TEST_NULL;
1912                         break;
1913                 case OP_X86_COMPARE_MEMBASE_IMM:
1914                         /*
1915                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1916                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1917                          * -->
1918                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1919                          * OP_COMPARE_IMM reg, imm
1920                          *
1921                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1922                          */
1923                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1924                             ins->inst_basereg == last_ins->inst_destbasereg &&
1925                             ins->inst_offset == last_ins->inst_offset) {
1926                                         ins->opcode = OP_COMPARE_IMM;
1927                                         ins->sreg1 = last_ins->sreg1;
1928
1929                                         /* check if we can remove cmp reg,0 with test null */
1930                                         if (!ins->inst_imm)
1931                                                 ins->opcode = OP_X86_TEST_NULL;
1932                                 }
1933
1934                         break;
1935                 case OP_X86_PUSH_MEMBASE:
1936                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1937                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1938                             ins->inst_basereg == last_ins->inst_destbasereg &&
1939                             ins->inst_offset == last_ins->inst_offset) {
1940                                     ins->opcode = OP_X86_PUSH;
1941                                     ins->sreg1 = last_ins->sreg1;
1942                         }
1943                         break;
1944                 }
1945
1946                 mono_peephole_ins (bb, ins);
1947         }
1948 }
1949
1950 void
1951 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1952 {
1953         MonoInst *ins, *n;
1954
1955         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1956                 switch (ins->opcode) {
1957                 case OP_ICONST:
1958                         /* reg = 0 -> XOR (reg, reg) */
1959                         /* XOR sets cflags on x86, so we cant do it always */
1960                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1961                                 MonoInst *ins2;
1962
1963                                 ins->opcode = OP_IXOR;
1964                                 ins->sreg1 = ins->dreg;
1965                                 ins->sreg2 = ins->dreg;
1966
1967                                 /*
1968                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1969                                  * since it takes 3 bytes instead of 7.
1970                                  */
1971                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1972                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1973                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1974                                                 ins2->sreg1 = ins->dreg;
1975                                         }
1976                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1977                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1978                                                 ins2->sreg1 = ins->dreg;
1979                                         }
1980                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1981                                                 /* Continue iteration */
1982                                         }
1983                                         else
1984                                                 break;
1985                                 }
1986                         }
1987                         break;
1988                 case OP_IADD_IMM:
1989                 case OP_ADD_IMM:
1990                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1991                                 ins->opcode = OP_X86_INC_REG;
1992                         break;
1993                 case OP_ISUB_IMM:
1994                 case OP_SUB_IMM:
1995                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1996                                 ins->opcode = OP_X86_DEC_REG;
1997                         break;
1998                 }
1999
2000                 mono_peephole_ins (bb, ins);
2001         }
2002 }
2003
2004 /*
2005  * mono_arch_lowering_pass:
2006  *
2007  *  Converts complex opcodes into simpler ones so that each IR instruction
2008  * corresponds to one machine instruction.
2009  */
2010 void
2011 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2012 {
2013         MonoInst *ins, *next;
2014
2015         /*
2016          * FIXME: Need to add more instructions, but the current machine
2017          * description can't model some parts of the composite instructions like
2018          * cdq.
2019          */
2020         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2021                 switch (ins->opcode) {
2022                 case OP_IREM_IMM:
2023                 case OP_IDIV_IMM:
2024                 case OP_IDIV_UN_IMM:
2025                 case OP_IREM_UN_IMM:
2026                         /*
2027                          * Keep the cases where we could generated optimized code, otherwise convert
2028                          * to the non-imm variant.
2029                          */
2030                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2031                                 break;
2032                         mono_decompose_op_imm (cfg, bb, ins);
2033                         break;
2034                 default:
2035                         break;
2036                 }
2037         }
2038
2039         bb->max_vreg = cfg->next_vreg;
2040 }
2041
2042 static const int
2043 branch_cc_table [] = {
2044         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2045         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2046         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2047 };
2048
2049 /* Maps CMP_... constants to X86_CC_... constants */
2050 static const int
2051 cc_table [] = {
2052         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2053         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2054 };
2055
2056 static const int
2057 cc_signed_table [] = {
2058         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2059         FALSE, FALSE, FALSE, FALSE
2060 };
2061
2062 static unsigned char*
2063 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2064 {
2065 #define XMM_TEMP_REG 0
2066         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2067         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2068         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2069                 /* optimize by assigning a local var for this use so we avoid
2070                  * the stack manipulations */
2071                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2072                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2073                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2074                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2075                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2076                 if (size == 1)
2077                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2078                 else if (size == 2)
2079                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2080                 return code;
2081         }
2082         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2083         x86_fnstcw_membase(code, X86_ESP, 0);
2084         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2085         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2086         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2087         x86_fldcw_membase (code, X86_ESP, 2);
2088         if (size == 8) {
2089                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2090                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2091                 x86_pop_reg (code, dreg);
2092                 /* FIXME: need the high register
2093                  * x86_pop_reg (code, dreg_high);
2094                  */
2095         } else {
2096                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2097                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2098                 x86_pop_reg (code, dreg);
2099         }
2100         x86_fldcw_membase (code, X86_ESP, 0);
2101         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2102
2103         if (size == 1)
2104                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2105         else if (size == 2)
2106                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2107         return code;
2108 }
2109
2110 static unsigned char*
2111 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2112 {
2113         int sreg = tree->sreg1;
2114         int need_touch = FALSE;
2115
2116 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2117         need_touch = TRUE;
2118 #endif
2119
2120         if (need_touch) {
2121                 guint8* br[5];
2122
2123                 /*
2124                  * Under Windows:
2125                  * If requested stack size is larger than one page,
2126                  * perform stack-touch operation
2127                  */
2128                 /*
2129                  * Generate stack probe code.
2130                  * Under Windows, it is necessary to allocate one page at a time,
2131                  * "touching" stack after each successful sub-allocation. This is
2132                  * because of the way stack growth is implemented - there is a
2133                  * guard page before the lowest stack page that is currently commited.
2134                  * Stack normally grows sequentially so OS traps access to the
2135                  * guard page and commits more pages when needed.
2136                  */
2137                 x86_test_reg_imm (code, sreg, ~0xFFF);
2138                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2139
2140                 br[2] = code; /* loop */
2141                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2142                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2143
2144                 /*
2145                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2146                  * that follows only initializes the last part of the area.
2147                  */
2148                 /* Same as the init code below with size==0x1000 */
2149                 if (tree->flags & MONO_INST_INIT) {
2150                         x86_push_reg (code, X86_EAX);
2151                         x86_push_reg (code, X86_ECX);
2152                         x86_push_reg (code, X86_EDI);
2153                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2154                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2155                         if (cfg->param_area)
2156                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2157                         else
2158                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2159                         x86_cld (code);
2160                         x86_prefix (code, X86_REP_PREFIX);
2161                         x86_stosl (code);
2162                         x86_pop_reg (code, X86_EDI);
2163                         x86_pop_reg (code, X86_ECX);
2164                         x86_pop_reg (code, X86_EAX);
2165                 }
2166
2167                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2168                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2169                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2170                 x86_patch (br[3], br[2]);
2171                 x86_test_reg_reg (code, sreg, sreg);
2172                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2173                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2174
2175                 br[1] = code; x86_jump8 (code, 0);
2176
2177                 x86_patch (br[0], code);
2178                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2179                 x86_patch (br[1], code);
2180                 x86_patch (br[4], code);
2181         }
2182         else
2183                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2184
2185         if (tree->flags & MONO_INST_INIT) {
2186                 int offset = 0;
2187                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2188                         x86_push_reg (code, X86_EAX);
2189                         offset += 4;
2190                 }
2191                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2192                         x86_push_reg (code, X86_ECX);
2193                         offset += 4;
2194                 }
2195                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2196                         x86_push_reg (code, X86_EDI);
2197                         offset += 4;
2198                 }
2199
2200                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2201                 if (sreg != X86_ECX)
2202                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2203                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2204
2205                 if (cfg->param_area)
2206                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2207                 else
2208                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2209                 x86_cld (code);
2210                 x86_prefix (code, X86_REP_PREFIX);
2211                 x86_stosl (code);
2212
2213                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2214                         x86_pop_reg (code, X86_EDI);
2215                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2216                         x86_pop_reg (code, X86_ECX);
2217                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2218                         x86_pop_reg (code, X86_EAX);
2219         }
2220         return code;
2221 }
2222
2223
2224 static guint8*
2225 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2226 {
2227         /* Move return value to the target register */
2228         switch (ins->opcode) {
2229         case OP_CALL:
2230         case OP_CALL_REG:
2231         case OP_CALL_MEMBASE:
2232                 if (ins->dreg != X86_EAX)
2233                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2234                 break;
2235         default:
2236                 break;
2237         }
2238
2239         return code;
2240 }
2241
2242 #ifdef TARGET_MACH
2243 static int tls_gs_offset;
2244 #endif
2245
2246 gboolean
2247 mono_arch_have_fast_tls (void)
2248 {
2249 #ifdef TARGET_MACH
2250         static gboolean have_fast_tls = FALSE;
2251         static gboolean inited = FALSE;
2252         guint32 *ins;
2253
2254         if (mini_get_debug_options ()->use_fallback_tls)
2255                 return FALSE;
2256         if (inited)
2257                 return have_fast_tls;
2258
2259         ins = (guint32*)pthread_getspecific;
2260         /*
2261          * We're looking for these two instructions:
2262          *
2263          * mov    0x4(%esp),%eax
2264          * mov    %gs:[offset](,%eax,4),%eax
2265          */
2266         have_fast_tls = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2267         tls_gs_offset = ins [2];
2268         inited = TRUE;
2269
2270         return have_fast_tls;
2271 #elif defined(TARGET_ANDROID)
2272         return FALSE;
2273 #else
2274         if (mini_get_debug_options ()->use_fallback_tls)
2275                 return FALSE;
2276         return TRUE;
2277 #endif
2278 }
2279
2280 static guint8*
2281 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2282 {
2283 #if defined(TARGET_MACH)
2284         x86_prefix (code, X86_GS_PREFIX);
2285         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2286 #elif defined(TARGET_WIN32)
2287         /*
2288          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2289          * Journal and/or a disassembly of the TlsGet () function.
2290          */
2291         x86_prefix (code, X86_FS_PREFIX);
2292         x86_mov_reg_mem (code, dreg, 0x18, 4);
2293         if (tls_offset < 64) {
2294                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2295         } else {
2296                 guint8 *buf [16];
2297
2298                 g_assert (tls_offset < 0x440);
2299                 /* Load TEB->TlsExpansionSlots */
2300                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2301                 x86_test_reg_reg (code, dreg, dreg);
2302                 buf [0] = code;
2303                 x86_branch (code, X86_CC_EQ, code, TRUE);
2304                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2305                 x86_patch (buf [0], code);
2306         }
2307 #else
2308         if (optimize_for_xen) {
2309                 x86_prefix (code, X86_GS_PREFIX);
2310                 x86_mov_reg_mem (code, dreg, 0, 4);
2311                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2312         } else {
2313                 x86_prefix (code, X86_GS_PREFIX);
2314                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2315         }
2316 #endif
2317         return code;
2318 }
2319
2320 static guint8*
2321 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2322 {
2323 #if defined(TARGET_MACH)
2324         x86_prefix (code, X86_GS_PREFIX);
2325         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2326 #elif defined(TARGET_WIN32)
2327         g_assert_not_reached ();
2328 #else
2329         x86_prefix (code, X86_GS_PREFIX);
2330         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2331 #endif
2332         return code;
2333 }
2334
2335 /*
2336  * emit_setup_lmf:
2337  *
2338  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2339  */
2340 static guint8*
2341 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2342 {
2343         /* save all caller saved regs */
2344         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2345         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2346         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2347         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2348         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2349         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2350         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2351
2352         /* save the current IP */
2353         if (cfg->compile_aot) {
2354                 /* This pushes the current ip */
2355                 x86_call_imm (code, 0);
2356                 x86_pop_reg (code, X86_EAX);
2357         } else {
2358                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2359                 x86_mov_reg_imm (code, X86_EAX, 0);
2360         }
2361         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2362
2363         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2364         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2365         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2366         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2367         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2368         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2369         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2370         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2371         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2372
2373         return code;
2374 }
2375
2376 /* benchmark and set based on cpu */
2377 #define LOOP_ALIGNMENT 8
2378 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2379
2380 #ifndef DISABLE_JIT
2381 void
2382 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2383 {
2384         MonoInst *ins;
2385         MonoCallInst *call;
2386         guint offset;
2387         guint8 *code = cfg->native_code + cfg->code_len;
2388         int max_len, cpos;
2389
2390         if (cfg->opt & MONO_OPT_LOOP) {
2391                 int pad, align = LOOP_ALIGNMENT;
2392                 /* set alignment depending on cpu */
2393                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2394                         pad = align - pad;
2395                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2396                         x86_padding (code, pad);
2397                         cfg->code_len += pad;
2398                         bb->native_offset = cfg->code_len;
2399                 }
2400         }
2401
2402         if (cfg->verbose_level > 2)
2403                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2404
2405         cpos = bb->max_offset;
2406
2407         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2408                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2409                 g_assert (!cfg->compile_aot);
2410                 cpos += 6;
2411
2412                 cov->data [bb->dfn].cil_code = bb->cil_code;
2413                 /* this is not thread save, but good enough */
2414                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2415         }
2416
2417         offset = code - cfg->native_code;
2418
2419         mono_debug_open_block (cfg, bb, offset);
2420
2421     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2422                 x86_breakpoint (code);
2423
2424         MONO_BB_FOR_EACH_INS (bb, ins) {
2425                 offset = code - cfg->native_code;
2426
2427                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2428
2429 #define EXTRA_CODE_SPACE (16)
2430
2431                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2432                         cfg->code_size *= 2;
2433                         cfg->native_code = mono_realloc_native_code(cfg);
2434                         code = cfg->native_code + offset;
2435                         cfg->stat_code_reallocs++;
2436                 }
2437
2438                 if (cfg->debug_info)
2439                         mono_debug_record_line_number (cfg, ins, offset);
2440
2441                 switch (ins->opcode) {
2442                 case OP_BIGMUL:
2443                         x86_mul_reg (code, ins->sreg2, TRUE);
2444                         break;
2445                 case OP_BIGMUL_UN:
2446                         x86_mul_reg (code, ins->sreg2, FALSE);
2447                         break;
2448                 case OP_X86_SETEQ_MEMBASE:
2449                 case OP_X86_SETNE_MEMBASE:
2450                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2451                                          ins->inst_basereg, ins->inst_offset, TRUE);
2452                         break;
2453                 case OP_STOREI1_MEMBASE_IMM:
2454                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2455                         break;
2456                 case OP_STOREI2_MEMBASE_IMM:
2457                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2458                         break;
2459                 case OP_STORE_MEMBASE_IMM:
2460                 case OP_STOREI4_MEMBASE_IMM:
2461                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2462                         break;
2463                 case OP_STOREI1_MEMBASE_REG:
2464                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2465                         break;
2466                 case OP_STOREI2_MEMBASE_REG:
2467                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2468                         break;
2469                 case OP_STORE_MEMBASE_REG:
2470                 case OP_STOREI4_MEMBASE_REG:
2471                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2472                         break;
2473                 case OP_STORE_MEM_IMM:
2474                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2475                         break;
2476                 case OP_LOADU4_MEM:
2477                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2478                         break;
2479                 case OP_LOAD_MEM:
2480                 case OP_LOADI4_MEM:
2481                         /* These are created by the cprop pass so they use inst_imm as the source */
2482                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2483                         break;
2484                 case OP_LOADU1_MEM:
2485                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2486                         break;
2487                 case OP_LOADU2_MEM:
2488                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2489                         break;
2490                 case OP_LOAD_MEMBASE:
2491                 case OP_LOADI4_MEMBASE:
2492                 case OP_LOADU4_MEMBASE:
2493                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2494                         break;
2495                 case OP_LOADU1_MEMBASE:
2496                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2497                         break;
2498                 case OP_LOADI1_MEMBASE:
2499                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2500                         break;
2501                 case OP_LOADU2_MEMBASE:
2502                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2503                         break;
2504                 case OP_LOADI2_MEMBASE:
2505                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2506                         break;
2507                 case OP_ICONV_TO_I1:
2508                 case OP_SEXT_I1:
2509                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2510                         break;
2511                 case OP_ICONV_TO_I2:
2512                 case OP_SEXT_I2:
2513                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2514                         break;
2515                 case OP_ICONV_TO_U1:
2516                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2517                         break;
2518                 case OP_ICONV_TO_U2:
2519                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2520                         break;
2521                 case OP_COMPARE:
2522                 case OP_ICOMPARE:
2523                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2524                         break;
2525                 case OP_COMPARE_IMM:
2526                 case OP_ICOMPARE_IMM:
2527                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2528                         break;
2529                 case OP_X86_COMPARE_MEMBASE_REG:
2530                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2531                         break;
2532                 case OP_X86_COMPARE_MEMBASE_IMM:
2533                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2534                         break;
2535                 case OP_X86_COMPARE_MEMBASE8_IMM:
2536                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2537                         break;
2538                 case OP_X86_COMPARE_REG_MEMBASE:
2539                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2540                         break;
2541                 case OP_X86_COMPARE_MEM_IMM:
2542                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2543                         break;
2544                 case OP_X86_TEST_NULL:
2545                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2546                         break;
2547                 case OP_X86_ADD_MEMBASE_IMM:
2548                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2549                         break;
2550                 case OP_X86_ADD_REG_MEMBASE:
2551                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2552                         break;
2553                 case OP_X86_SUB_MEMBASE_IMM:
2554                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2555                         break;
2556                 case OP_X86_SUB_REG_MEMBASE:
2557                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2558                         break;
2559                 case OP_X86_AND_MEMBASE_IMM:
2560                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2561                         break;
2562                 case OP_X86_OR_MEMBASE_IMM:
2563                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2564                         break;
2565                 case OP_X86_XOR_MEMBASE_IMM:
2566                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2567                         break;
2568                 case OP_X86_ADD_MEMBASE_REG:
2569                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2570                         break;
2571                 case OP_X86_SUB_MEMBASE_REG:
2572                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2573                         break;
2574                 case OP_X86_AND_MEMBASE_REG:
2575                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2576                         break;
2577                 case OP_X86_OR_MEMBASE_REG:
2578                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2579                         break;
2580                 case OP_X86_XOR_MEMBASE_REG:
2581                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2582                         break;
2583                 case OP_X86_INC_MEMBASE:
2584                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2585                         break;
2586                 case OP_X86_INC_REG:
2587                         x86_inc_reg (code, ins->dreg);
2588                         break;
2589                 case OP_X86_DEC_MEMBASE:
2590                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2591                         break;
2592                 case OP_X86_DEC_REG:
2593                         x86_dec_reg (code, ins->dreg);
2594                         break;
2595                 case OP_X86_MUL_REG_MEMBASE:
2596                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2597                         break;
2598                 case OP_X86_AND_REG_MEMBASE:
2599                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2600                         break;
2601                 case OP_X86_OR_REG_MEMBASE:
2602                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2603                         break;
2604                 case OP_X86_XOR_REG_MEMBASE:
2605                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2606                         break;
2607                 case OP_BREAK:
2608                         x86_breakpoint (code);
2609                         break;
2610                 case OP_RELAXED_NOP:
2611                         x86_prefix (code, X86_REP_PREFIX);
2612                         x86_nop (code);
2613                         break;
2614                 case OP_HARD_NOP:
2615                         x86_nop (code);
2616                         break;
2617                 case OP_NOP:
2618                 case OP_DUMMY_USE:
2619                 case OP_DUMMY_STORE:
2620                 case OP_DUMMY_ICONST:
2621                 case OP_DUMMY_R8CONST:
2622                 case OP_NOT_REACHED:
2623                 case OP_NOT_NULL:
2624                         break;
2625                 case OP_IL_SEQ_POINT:
2626                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2627                         break;
2628                 case OP_SEQ_POINT: {
2629                         int i;
2630
2631                         if (cfg->compile_aot)
2632                                 NOT_IMPLEMENTED;
2633
2634                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2635
2636                         /*
2637                          * We do this _before_ the breakpoint, so single stepping after
2638                          * a breakpoint is hit will step to the next IL offset.
2639                          */
2640                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2641                                 MonoInst *var = cfg->arch.ss_tramp_var;
2642                                 guint8 *br [1];
2643
2644                                 g_assert (var);
2645                                 g_assert (var->opcode == OP_REGOFFSET);
2646                                 /* Load ss_tramp_var */
2647                                 /* This is equal to &ss_trampoline */
2648                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2649                                 x86_mov_reg_membase (code, X86_ECX, X86_ECX, 0, sizeof (mgreg_t));
2650                                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
2651                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2652                                 x86_call_reg (code, X86_ECX);
2653                                 x86_patch (br [0], code);
2654                         }
2655
2656                         /*
2657                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2658                          * This means we have to put the loading of bp_tramp_var after the offset.
2659                          */
2660
2661                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2662
2663                         MonoInst *var = cfg->arch.bp_tramp_var;
2664
2665                         g_assert (var);
2666                         g_assert (var->opcode == OP_REGOFFSET);
2667                         /* Load the address of the bp trampoline */
2668                         /* This needs to be constant size */
2669                         guint8 *start = code;
2670                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2671                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2672                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2673                                 x86_padding (code, size);
2674                         }
2675                         /*
2676                          * A placeholder for a possible breakpoint inserted by
2677                          * mono_arch_set_breakpoint ().
2678                          */
2679                         for (i = 0; i < 2; ++i)
2680                                 x86_nop (code);
2681                         /*
2682                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2683                          * to another IL offset.
2684                          */
2685                         x86_nop (code);
2686                         break;
2687                 }
2688                 case OP_ADDCC:
2689                 case OP_IADDCC:
2690                 case OP_IADD:
2691                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2692                         break;
2693                 case OP_ADC:
2694                 case OP_IADC:
2695                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2696                         break;
2697                 case OP_ADDCC_IMM:
2698                 case OP_ADD_IMM:
2699                 case OP_IADD_IMM:
2700                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2701                         break;
2702                 case OP_ADC_IMM:
2703                 case OP_IADC_IMM:
2704                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2705                         break;
2706                 case OP_SUBCC:
2707                 case OP_ISUBCC:
2708                 case OP_ISUB:
2709                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2710                         break;
2711                 case OP_SBB:
2712                 case OP_ISBB:
2713                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2714                         break;
2715                 case OP_SUBCC_IMM:
2716                 case OP_SUB_IMM:
2717                 case OP_ISUB_IMM:
2718                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2719                         break;
2720                 case OP_SBB_IMM:
2721                 case OP_ISBB_IMM:
2722                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2723                         break;
2724                 case OP_IAND:
2725                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2726                         break;
2727                 case OP_AND_IMM:
2728                 case OP_IAND_IMM:
2729                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2730                         break;
2731                 case OP_IDIV:
2732                 case OP_IREM:
2733                         /*
2734                          * The code is the same for div/rem, the allocator will allocate dreg
2735                          * to RAX/RDX as appropriate.
2736                          */
2737                         if (ins->sreg2 == X86_EDX) {
2738                                 /* cdq clobbers this */
2739                                 x86_push_reg (code, ins->sreg2);
2740                                 x86_cdq (code);
2741                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2742                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2743                         } else {
2744                                 x86_cdq (code);
2745                                 x86_div_reg (code, ins->sreg2, TRUE);
2746                         }
2747                         break;
2748                 case OP_IDIV_UN:
2749                 case OP_IREM_UN:
2750                         if (ins->sreg2 == X86_EDX) {
2751                                 x86_push_reg (code, ins->sreg2);
2752                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2753                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2754                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2755                         } else {
2756                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2757                                 x86_div_reg (code, ins->sreg2, FALSE);
2758                         }
2759                         break;
2760                 case OP_DIV_IMM:
2761                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2762                         x86_cdq (code);
2763                         x86_div_reg (code, ins->sreg2, TRUE);
2764                         break;
2765                 case OP_IREM_IMM: {
2766                         int power = mono_is_power_of_two (ins->inst_imm);
2767
2768                         g_assert (ins->sreg1 == X86_EAX);
2769                         g_assert (ins->dreg == X86_EAX);
2770                         g_assert (power >= 0);
2771
2772                         if (power == 1) {
2773                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2774                                 x86_cdq (code);
2775                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2776                                 /*
2777                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2778                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2779                                  */
2780                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2781                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2782                         } else if (power == 0) {
2783                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2784                         } else {
2785                                 /* Based on gcc code */
2786
2787                                 /* Add compensation for negative dividents */
2788                                 x86_cdq (code);
2789                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2790                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2791                                 /* Compute remainder */
2792                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2793                                 /* Remove compensation */
2794                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2795                         }
2796                         break;
2797                 }
2798                 case OP_IOR:
2799                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2800                         break;
2801                 case OP_OR_IMM:
2802                 case OP_IOR_IMM:
2803                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2804                         break;
2805                 case OP_IXOR:
2806                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2807                         break;
2808                 case OP_XOR_IMM:
2809                 case OP_IXOR_IMM:
2810                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2811                         break;
2812                 case OP_ISHL:
2813                         g_assert (ins->sreg2 == X86_ECX);
2814                         x86_shift_reg (code, X86_SHL, ins->dreg);
2815                         break;
2816                 case OP_ISHR:
2817                         g_assert (ins->sreg2 == X86_ECX);
2818                         x86_shift_reg (code, X86_SAR, ins->dreg);
2819                         break;
2820                 case OP_SHR_IMM:
2821                 case OP_ISHR_IMM:
2822                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2823                         break;
2824                 case OP_SHR_UN_IMM:
2825                 case OP_ISHR_UN_IMM:
2826                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2827                         break;
2828                 case OP_ISHR_UN:
2829                         g_assert (ins->sreg2 == X86_ECX);
2830                         x86_shift_reg (code, X86_SHR, ins->dreg);
2831                         break;
2832                 case OP_SHL_IMM:
2833                 case OP_ISHL_IMM:
2834                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2835                         break;
2836                 case OP_LSHL: {
2837                         guint8 *jump_to_end;
2838
2839                         /* handle shifts below 32 bits */
2840                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2841                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2842
2843                         x86_test_reg_imm (code, X86_ECX, 32);
2844                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2845
2846                         /* handle shift over 32 bit */
2847                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2848                         x86_clear_reg (code, ins->sreg1);
2849
2850                         x86_patch (jump_to_end, code);
2851                         }
2852                         break;
2853                 case OP_LSHR: {
2854                         guint8 *jump_to_end;
2855
2856                         /* handle shifts below 32 bits */
2857                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2858                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2859
2860                         x86_test_reg_imm (code, X86_ECX, 32);
2861                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2862
2863                         /* handle shifts over 31 bits */
2864                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2865                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2866
2867                         x86_patch (jump_to_end, code);
2868                         }
2869                         break;
2870                 case OP_LSHR_UN: {
2871                         guint8 *jump_to_end;
2872
2873                         /* handle shifts below 32 bits */
2874                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2875                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2876
2877                         x86_test_reg_imm (code, X86_ECX, 32);
2878                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2879
2880                         /* handle shifts over 31 bits */
2881                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2882                         x86_clear_reg (code, ins->backend.reg3);
2883
2884                         x86_patch (jump_to_end, code);
2885                         }
2886                         break;
2887                 case OP_LSHL_IMM:
2888                         if (ins->inst_imm >= 32) {
2889                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2890                                 x86_clear_reg (code, ins->sreg1);
2891                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2892                         } else {
2893                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2894                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2895                         }
2896                         break;
2897                 case OP_LSHR_IMM:
2898                         if (ins->inst_imm >= 32) {
2899                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2900                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2901                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2902                         } else {
2903                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2904                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2905                         }
2906                         break;
2907                 case OP_LSHR_UN_IMM:
2908                         if (ins->inst_imm >= 32) {
2909                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2910                                 x86_clear_reg (code, ins->backend.reg3);
2911                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2912                         } else {
2913                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2914                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2915                         }
2916                         break;
2917                 case OP_INOT:
2918                         x86_not_reg (code, ins->sreg1);
2919                         break;
2920                 case OP_INEG:
2921                         x86_neg_reg (code, ins->sreg1);
2922                         break;
2923
2924                 case OP_IMUL:
2925                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2926                         break;
2927                 case OP_MUL_IMM:
2928                 case OP_IMUL_IMM:
2929                         switch (ins->inst_imm) {
2930                         case 2:
2931                                 /* MOV r1, r2 */
2932                                 /* ADD r1, r1 */
2933                                 if (ins->dreg != ins->sreg1)
2934                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2935                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2936                                 break;
2937                         case 3:
2938                                 /* LEA r1, [r2 + r2*2] */
2939                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2940                                 break;
2941                         case 5:
2942                                 /* LEA r1, [r2 + r2*4] */
2943                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2944                                 break;
2945                         case 6:
2946                                 /* LEA r1, [r2 + r2*2] */
2947                                 /* ADD r1, r1          */
2948                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2949                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2950                                 break;
2951                         case 9:
2952                                 /* LEA r1, [r2 + r2*8] */
2953                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
2954                                 break;
2955                         case 10:
2956                                 /* LEA r1, [r2 + r2*4] */
2957                                 /* ADD r1, r1          */
2958                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2959                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2960                                 break;
2961                         case 12:
2962                                 /* LEA r1, [r2 + r2*2] */
2963                                 /* SHL r1, 2           */
2964                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2965                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2966                                 break;
2967                         case 25:
2968                                 /* LEA r1, [r2 + r2*4] */
2969                                 /* LEA r1, [r1 + r1*4] */
2970                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2971                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2972                                 break;
2973                         case 100:
2974                                 /* LEA r1, [r2 + r2*4] */
2975                                 /* SHL r1, 2           */
2976                                 /* LEA r1, [r1 + r1*4] */
2977                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2978                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2979                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2980                                 break;
2981                         default:
2982                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
2983                                 break;
2984                         }
2985                         break;
2986                 case OP_IMUL_OVF:
2987                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2988                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
2989                         break;
2990                 case OP_IMUL_OVF_UN: {
2991                         /* the mul operation and the exception check should most likely be split */
2992                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
2993                         /*g_assert (ins->sreg2 == X86_EAX);
2994                         g_assert (ins->dreg == X86_EAX);*/
2995                         if (ins->sreg2 == X86_EAX) {
2996                                 non_eax_reg = ins->sreg1;
2997                         } else if (ins->sreg1 == X86_EAX) {
2998                                 non_eax_reg = ins->sreg2;
2999                         } else {
3000                                 /* no need to save since we're going to store to it anyway */
3001                                 if (ins->dreg != X86_EAX) {
3002                                         saved_eax = TRUE;
3003                                         x86_push_reg (code, X86_EAX);
3004                                 }
3005                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3006                                 non_eax_reg = ins->sreg2;
3007                         }
3008                         if (ins->dreg == X86_EDX) {
3009                                 if (!saved_eax) {
3010                                         saved_eax = TRUE;
3011                                         x86_push_reg (code, X86_EAX);
3012                                 }
3013                         } else {
3014                                 saved_edx = TRUE;
3015                                 x86_push_reg (code, X86_EDX);
3016                         }
3017                         x86_mul_reg (code, non_eax_reg, FALSE);
3018                         /* save before the check since pop and mov don't change the flags */
3019                         if (ins->dreg != X86_EAX)
3020                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3021                         if (saved_edx)
3022                                 x86_pop_reg (code, X86_EDX);
3023                         if (saved_eax)
3024                                 x86_pop_reg (code, X86_EAX);
3025                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3026                         break;
3027                 }
3028                 case OP_ICONST:
3029                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3030                         break;
3031                 case OP_AOTCONST:
3032                         g_assert_not_reached ();
3033                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3034                         x86_mov_reg_imm (code, ins->dreg, 0);
3035                         break;
3036                 case OP_JUMP_TABLE:
3037                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3038                         x86_mov_reg_imm (code, ins->dreg, 0);
3039                         break;
3040                 case OP_LOAD_GOTADDR:
3041                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3042                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3043                         break;
3044                 case OP_GOT_ENTRY:
3045                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3046                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3047                         break;
3048                 case OP_X86_PUSH_GOT_ENTRY:
3049                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3050                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3051                         break;
3052                 case OP_MOVE:
3053                         if (ins->dreg != ins->sreg1)
3054                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3055                         break;
3056                 case OP_TAILCALL: {
3057                         MonoCallInst *call = (MonoCallInst*)ins;
3058                         int pos = 0, i;
3059
3060                         ins->flags |= MONO_INST_GC_CALLSITE;
3061                         ins->backend.pc_offset = code - cfg->native_code;
3062
3063                         /* reset offset to make max_len work */
3064                         offset = code - cfg->native_code;
3065
3066                         g_assert (!cfg->method->save_lmf);
3067
3068                         /* restore callee saved registers */
3069                         for (i = 0; i < X86_NREG; ++i)
3070                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3071                                         pos -= 4;
3072                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3073                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3074                                 pos += 4;
3075                         }
3076                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3077                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3078                                 pos += 4;
3079                         }
3080                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3081                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3082                                 pos += 4;
3083                         }
3084
3085                         /* Copy arguments on the stack to our argument area */
3086                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3087                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3088                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3089                         }
3090
3091                         /* restore ESP/EBP */
3092                         x86_leave (code);
3093                         offset = code - cfg->native_code;
3094                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3095                         x86_jump32 (code, 0);
3096
3097                         ins->flags |= MONO_INST_GC_CALLSITE;
3098                         cfg->disable_aot = TRUE;
3099                         break;
3100                 }
3101                 case OP_CHECK_THIS:
3102                         /* ensure ins->sreg1 is not NULL
3103                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3104                          * cmp DWORD PTR [eax], 0
3105                          */
3106                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3107                         break;
3108                 case OP_ARGLIST: {
3109                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3110                         x86_push_reg (code, hreg);
3111                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3112                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3113                         x86_pop_reg (code, hreg);
3114                         break;
3115                 }
3116                 case OP_FCALL:
3117                 case OP_LCALL:
3118                 case OP_VCALL:
3119                 case OP_VCALL2:
3120                 case OP_VOIDCALL:
3121                 case OP_CALL:
3122                 case OP_FCALL_REG:
3123                 case OP_LCALL_REG:
3124                 case OP_VCALL_REG:
3125                 case OP_VCALL2_REG:
3126                 case OP_VOIDCALL_REG:
3127                 case OP_CALL_REG:
3128                 case OP_FCALL_MEMBASE:
3129                 case OP_LCALL_MEMBASE:
3130                 case OP_VCALL_MEMBASE:
3131                 case OP_VCALL2_MEMBASE:
3132                 case OP_VOIDCALL_MEMBASE:
3133                 case OP_CALL_MEMBASE: {
3134                         CallInfo *cinfo;
3135
3136                         call = (MonoCallInst*)ins;
3137                         cinfo = (CallInfo*)call->call_info;
3138
3139                         switch (ins->opcode) {
3140                         case OP_FCALL:
3141                         case OP_LCALL:
3142                         case OP_VCALL:
3143                         case OP_VCALL2:
3144                         case OP_VOIDCALL:
3145                         case OP_CALL:
3146                                 if (ins->flags & MONO_INST_HAS_METHOD)
3147                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3148                                 else
3149                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3150                                 break;
3151                         case OP_FCALL_REG:
3152                         case OP_LCALL_REG:
3153                         case OP_VCALL_REG:
3154                         case OP_VCALL2_REG:
3155                         case OP_VOIDCALL_REG:
3156                         case OP_CALL_REG:
3157                                 x86_call_reg (code, ins->sreg1);
3158                                 break;
3159                         case OP_FCALL_MEMBASE:
3160                         case OP_LCALL_MEMBASE:
3161                         case OP_VCALL_MEMBASE:
3162                         case OP_VCALL2_MEMBASE:
3163                         case OP_VOIDCALL_MEMBASE:
3164                         case OP_CALL_MEMBASE:
3165                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3166                                 break;
3167                         default:
3168                                 g_assert_not_reached ();
3169                                 break;
3170                         }
3171                         ins->flags |= MONO_INST_GC_CALLSITE;
3172                         ins->backend.pc_offset = code - cfg->native_code;
3173                         if (cinfo->callee_stack_pop) {
3174                                 /* Have to compensate for the stack space popped by the callee */
3175                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3176                         }
3177                         code = emit_move_return_value (cfg, ins, code);
3178                         break;
3179                 }
3180                 case OP_X86_LEA:
3181                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3182                         break;
3183                 case OP_X86_LEA_MEMBASE:
3184                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3185                         break;
3186                 case OP_X86_XCHG:
3187                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3188                         break;
3189                 case OP_LOCALLOC:
3190                         /* keep alignment */
3191                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3192                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3193                         code = mono_emit_stack_alloc (cfg, code, ins);
3194                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3195                         if (cfg->param_area)
3196                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3197                         break;
3198                 case OP_LOCALLOC_IMM: {
3199                         guint32 size = ins->inst_imm;
3200                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3201
3202                         if (ins->flags & MONO_INST_INIT) {
3203                                 /* FIXME: Optimize this */
3204                                 x86_mov_reg_imm (code, ins->dreg, size);
3205                                 ins->sreg1 = ins->dreg;
3206
3207                                 code = mono_emit_stack_alloc (cfg, code, ins);
3208                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3209                         } else {
3210                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3211                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3212                         }
3213                         if (cfg->param_area)
3214                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3215                         break;
3216                 }
3217                 case OP_THROW: {
3218                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3219                         x86_push_reg (code, ins->sreg1);
3220                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3221                                                           (gpointer)"mono_arch_throw_exception");
3222                         ins->flags |= MONO_INST_GC_CALLSITE;
3223                         ins->backend.pc_offset = code - cfg->native_code;
3224                         break;
3225                 }
3226                 case OP_RETHROW: {
3227                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3228                         x86_push_reg (code, ins->sreg1);
3229                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3230                                                           (gpointer)"mono_arch_rethrow_exception");
3231                         ins->flags |= MONO_INST_GC_CALLSITE;
3232                         ins->backend.pc_offset = code - cfg->native_code;
3233                         break;
3234                 }
3235                 case OP_CALL_HANDLER:
3236                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3237                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3238                         x86_call_imm (code, 0);
3239                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3240                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3241                         break;
3242                 case OP_START_HANDLER: {
3243                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3244                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3245                         if (cfg->param_area)
3246                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3247                         break;
3248                 }
3249                 case OP_ENDFINALLY: {
3250                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3251                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3252                         x86_ret (code);
3253                         break;
3254                 }
3255                 case OP_ENDFILTER: {
3256                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3257                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3258                         /* The local allocator will put the result into EAX */
3259                         x86_ret (code);
3260                         break;
3261                 }
3262                 case OP_GET_EX_OBJ:
3263                         if (ins->dreg != X86_EAX)
3264                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3265                         break;
3266
3267                 case OP_LABEL:
3268                         ins->inst_c0 = code - cfg->native_code;
3269                         break;
3270                 case OP_BR:
3271                         if (ins->inst_target_bb->native_offset) {
3272                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3273                         } else {
3274                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3275                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3276                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3277                                         x86_jump8 (code, 0);
3278                                 else
3279                                         x86_jump32 (code, 0);
3280                         }
3281                         break;
3282                 case OP_BR_REG:
3283                         x86_jump_reg (code, ins->sreg1);
3284                         break;
3285                 case OP_ICNEQ:
3286                 case OP_ICGE:
3287                 case OP_ICLE:
3288                 case OP_ICGE_UN:
3289                 case OP_ICLE_UN:
3290
3291                 case OP_CEQ:
3292                 case OP_CLT:
3293                 case OP_CLT_UN:
3294                 case OP_CGT:
3295                 case OP_CGT_UN:
3296                 case OP_CNE:
3297                 case OP_ICEQ:
3298                 case OP_ICLT:
3299                 case OP_ICLT_UN:
3300                 case OP_ICGT:
3301                 case OP_ICGT_UN:
3302                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3303                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3304                         break;
3305                 case OP_COND_EXC_EQ:
3306                 case OP_COND_EXC_NE_UN:
3307                 case OP_COND_EXC_LT:
3308                 case OP_COND_EXC_LT_UN:
3309                 case OP_COND_EXC_GT:
3310                 case OP_COND_EXC_GT_UN:
3311                 case OP_COND_EXC_GE:
3312                 case OP_COND_EXC_GE_UN:
3313                 case OP_COND_EXC_LE:
3314                 case OP_COND_EXC_LE_UN:
3315                 case OP_COND_EXC_IEQ:
3316                 case OP_COND_EXC_INE_UN:
3317                 case OP_COND_EXC_ILT:
3318                 case OP_COND_EXC_ILT_UN:
3319                 case OP_COND_EXC_IGT:
3320                 case OP_COND_EXC_IGT_UN:
3321                 case OP_COND_EXC_IGE:
3322                 case OP_COND_EXC_IGE_UN:
3323                 case OP_COND_EXC_ILE:
3324                 case OP_COND_EXC_ILE_UN:
3325                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3326                         break;
3327                 case OP_COND_EXC_OV:
3328                 case OP_COND_EXC_NO:
3329                 case OP_COND_EXC_C:
3330                 case OP_COND_EXC_NC:
3331                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3332                         break;
3333                 case OP_COND_EXC_IOV:
3334                 case OP_COND_EXC_INO:
3335                 case OP_COND_EXC_IC:
3336                 case OP_COND_EXC_INC:
3337                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3338                         break;
3339                 case OP_IBEQ:
3340                 case OP_IBNE_UN:
3341                 case OP_IBLT:
3342                 case OP_IBLT_UN:
3343                 case OP_IBGT:
3344                 case OP_IBGT_UN:
3345                 case OP_IBGE:
3346                 case OP_IBGE_UN:
3347                 case OP_IBLE:
3348                 case OP_IBLE_UN:
3349                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3350                         break;
3351
3352                 case OP_CMOV_IEQ:
3353                 case OP_CMOV_IGE:
3354                 case OP_CMOV_IGT:
3355                 case OP_CMOV_ILE:
3356                 case OP_CMOV_ILT:
3357                 case OP_CMOV_INE_UN:
3358                 case OP_CMOV_IGE_UN:
3359                 case OP_CMOV_IGT_UN:
3360                 case OP_CMOV_ILE_UN:
3361                 case OP_CMOV_ILT_UN:
3362                         g_assert (ins->dreg == ins->sreg1);
3363                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3364                         break;
3365
3366                 /* floating point opcodes */
3367                 case OP_R8CONST: {
3368                         double d = *(double *)ins->inst_p0;
3369
3370                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3371                                 x86_fldz (code);
3372                         } else if (d == 1.0) {
3373                                 x86_fld1 (code);
3374                         } else {
3375                                 if (cfg->compile_aot) {
3376                                         guint32 *val = (guint32*)&d;
3377                                         x86_push_imm (code, val [1]);
3378                                         x86_push_imm (code, val [0]);
3379                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3380                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3381                                 }
3382                                 else {
3383                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3384                                         x86_fld (code, NULL, TRUE);
3385                                 }
3386                         }
3387                         break;
3388                 }
3389                 case OP_R4CONST: {
3390                         float f = *(float *)ins->inst_p0;
3391
3392                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3393                                 x86_fldz (code);
3394                         } else if (f == 1.0) {
3395                                 x86_fld1 (code);
3396                         } else {
3397                                 if (cfg->compile_aot) {
3398                                         guint32 val = *(guint32*)&f;
3399                                         x86_push_imm (code, val);
3400                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3401                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3402                                 }
3403                                 else {
3404                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3405                                         x86_fld (code, NULL, FALSE);
3406                                 }
3407                         }
3408                         break;
3409                 }
3410                 case OP_STORER8_MEMBASE_REG:
3411                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3412                         break;
3413                 case OP_LOADR8_MEMBASE:
3414                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3415                         break;
3416                 case OP_STORER4_MEMBASE_REG:
3417                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3418                         break;
3419                 case OP_LOADR4_MEMBASE:
3420                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3421                         break;
3422                 case OP_ICONV_TO_R4:
3423                         x86_push_reg (code, ins->sreg1);
3424                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3425                         /* Change precision */
3426                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3427                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3428                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3429                         break;
3430                 case OP_ICONV_TO_R8:
3431                         x86_push_reg (code, ins->sreg1);
3432                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3433                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3434                         break;
3435                 case OP_ICONV_TO_R_UN:
3436                         x86_push_imm (code, 0);
3437                         x86_push_reg (code, ins->sreg1);
3438                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3439                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3440                         break;
3441                 case OP_X86_FP_LOAD_I8:
3442                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3443                         break;
3444                 case OP_X86_FP_LOAD_I4:
3445                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3446                         break;
3447                 case OP_FCONV_TO_R4:
3448                         /* Change precision */
3449                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3450                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3451                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3452                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3453                         break;
3454                 case OP_FCONV_TO_I1:
3455                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3456                         break;
3457                 case OP_FCONV_TO_U1:
3458                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3459                         break;
3460                 case OP_FCONV_TO_I2:
3461                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3462                         break;
3463                 case OP_FCONV_TO_U2:
3464                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3465                         break;
3466                 case OP_FCONV_TO_I4:
3467                 case OP_FCONV_TO_I:
3468                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3469                         break;
3470                 case OP_FCONV_TO_I8:
3471                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3472                         x86_fnstcw_membase(code, X86_ESP, 0);
3473                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3474                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3475                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3476                         x86_fldcw_membase (code, X86_ESP, 2);
3477                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3478                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3479                         x86_pop_reg (code, ins->dreg);
3480                         x86_pop_reg (code, ins->backend.reg3);
3481                         x86_fldcw_membase (code, X86_ESP, 0);
3482                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3483                         break;
3484                 case OP_LCONV_TO_R8_2:
3485                         x86_push_reg (code, ins->sreg2);
3486                         x86_push_reg (code, ins->sreg1);
3487                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3488                         /* Change precision */
3489                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3490                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3491                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3492                         break;
3493                 case OP_LCONV_TO_R4_2:
3494                         x86_push_reg (code, ins->sreg2);
3495                         x86_push_reg (code, ins->sreg1);
3496                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3497                         /* Change precision */
3498                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3499                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3500                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3501                         break;
3502                 case OP_LCONV_TO_R_UN_2: {
3503                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3504                         guint8 *br;
3505
3506                         /* load 64bit integer to FP stack */
3507                         x86_push_reg (code, ins->sreg2);
3508                         x86_push_reg (code, ins->sreg1);
3509                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3510
3511                         /* test if lreg is negative */
3512                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3513                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3514
3515                         /* add correction constant mn */
3516                         if (cfg->compile_aot) {
3517                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3518                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3519                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3520                                 x86_fld80_membase (code, X86_ESP, 2);
3521                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3522                         } else {
3523                                 x86_fld80_mem (code, mn);
3524                         }
3525                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3526
3527                         x86_patch (br, code);
3528
3529                         /* Change precision */
3530                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3531                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3532
3533                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3534
3535                         break;
3536                 }
3537                 case OP_LCONV_TO_OVF_I:
3538                 case OP_LCONV_TO_OVF_I4_2: {
3539                         guint8 *br [3], *label [1];
3540                         MonoInst *tins;
3541
3542                         /*
3543                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3544                          */
3545                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3546
3547                         /* If the low word top bit is set, see if we are negative */
3548                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3549                         /* We are not negative (no top bit set, check for our top word to be zero */
3550                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3551                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3552                         label [0] = code;
3553
3554                         /* throw exception */
3555                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3556                         if (tins) {
3557                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3558                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3559                                         x86_jump8 (code, 0);
3560                                 else
3561                                         x86_jump32 (code, 0);
3562                         } else {
3563                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3564                                 x86_jump32 (code, 0);
3565                         }
3566
3567
3568                         x86_patch (br [0], code);
3569                         /* our top bit is set, check that top word is 0xfffffff */
3570                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3571
3572                         x86_patch (br [1], code);
3573                         /* nope, emit exception */
3574                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3575                         x86_patch (br [2], label [0]);
3576
3577                         if (ins->dreg != ins->sreg1)
3578                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3579                         break;
3580                 }
3581                 case OP_FMOVE:
3582                         /* Not needed on the fp stack */
3583                         break;
3584                 case OP_MOVE_F_TO_I4:
3585                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3586                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3587                         break;
3588                 case OP_MOVE_I4_TO_F:
3589                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3590                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3591                         break;
3592                 case OP_FADD:
3593                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3594                         break;
3595                 case OP_FSUB:
3596                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3597                         break;
3598                 case OP_FMUL:
3599                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3600                         break;
3601                 case OP_FDIV:
3602                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3603                         break;
3604                 case OP_FNEG:
3605                         x86_fchs (code);
3606                         break;
3607                 case OP_SIN:
3608                         x86_fsin (code);
3609                         x86_fldz (code);
3610                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3611                         break;
3612                 case OP_COS:
3613                         x86_fcos (code);
3614                         x86_fldz (code);
3615                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3616                         break;
3617                 case OP_ABS:
3618                         x86_fabs (code);
3619                         break;
3620                 case OP_TAN: {
3621                         /*
3622                          * it really doesn't make sense to inline all this code,
3623                          * it's here just to show that things may not be as simple
3624                          * as they appear.
3625                          */
3626                         guchar *check_pos, *end_tan, *pop_jump;
3627                         x86_push_reg (code, X86_EAX);
3628                         x86_fptan (code);
3629                         x86_fnstsw (code);
3630                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3631                         check_pos = code;
3632                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3633                         x86_fstp (code, 0); /* pop the 1.0 */
3634                         end_tan = code;
3635                         x86_jump8 (code, 0);
3636                         x86_fldpi (code);
3637                         x86_fp_op (code, X86_FADD, 0);
3638                         x86_fxch (code, 1);
3639                         x86_fprem1 (code);
3640                         x86_fstsw (code);
3641                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3642                         pop_jump = code;
3643                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3644                         x86_fstp (code, 1);
3645                         x86_fptan (code);
3646                         x86_patch (pop_jump, code);
3647                         x86_fstp (code, 0); /* pop the 1.0 */
3648                         x86_patch (check_pos, code);
3649                         x86_patch (end_tan, code);
3650                         x86_fldz (code);
3651                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3652                         x86_pop_reg (code, X86_EAX);
3653                         break;
3654                 }
3655                 case OP_ATAN:
3656                         x86_fld1 (code);
3657                         x86_fpatan (code);
3658                         x86_fldz (code);
3659                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3660                         break;
3661                 case OP_SQRT:
3662                         x86_fsqrt (code);
3663                         break;
3664                 case OP_ROUND:
3665                         x86_frndint (code);
3666                         break;
3667                 case OP_IMIN:
3668                         g_assert (cfg->opt & MONO_OPT_CMOV);
3669                         g_assert (ins->dreg == ins->sreg1);
3670                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3671                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3672                         break;
3673                 case OP_IMIN_UN:
3674                         g_assert (cfg->opt & MONO_OPT_CMOV);
3675                         g_assert (ins->dreg == ins->sreg1);
3676                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3677                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3678                         break;
3679                 case OP_IMAX:
3680                         g_assert (cfg->opt & MONO_OPT_CMOV);
3681                         g_assert (ins->dreg == ins->sreg1);
3682                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3683                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3684                         break;
3685                 case OP_IMAX_UN:
3686                         g_assert (cfg->opt & MONO_OPT_CMOV);
3687                         g_assert (ins->dreg == ins->sreg1);
3688                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3689                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3690                         break;
3691                 case OP_X86_FPOP:
3692                         x86_fstp (code, 0);
3693                         break;
3694                 case OP_X86_FXCH:
3695                         x86_fxch (code, ins->inst_imm);
3696                         break;
3697                 case OP_FREM: {
3698                         guint8 *l1, *l2;
3699
3700                         x86_push_reg (code, X86_EAX);
3701                         /* we need to exchange ST(0) with ST(1) */
3702                         x86_fxch (code, 1);
3703
3704                         /* this requires a loop, because fprem somtimes
3705                          * returns a partial remainder */
3706                         l1 = code;
3707                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3708                         /* x86_fprem1 (code); */
3709                         x86_fprem (code);
3710                         x86_fnstsw (code);
3711                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3712                         l2 = code;
3713                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3714                         x86_patch (l2, l1);
3715
3716                         /* pop result */
3717                         x86_fstp (code, 1);
3718
3719                         x86_pop_reg (code, X86_EAX);
3720                         break;
3721                 }
3722                 case OP_FCOMPARE:
3723                         if (cfg->opt & MONO_OPT_FCMOV) {
3724                                 x86_fcomip (code, 1);
3725                                 x86_fstp (code, 0);
3726                                 break;
3727                         }
3728                         /* this overwrites EAX */
3729                         EMIT_FPCOMPARE(code);
3730                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3731                         break;
3732                 case OP_FCEQ:
3733                 case OP_FCNEQ:
3734                         if (cfg->opt & MONO_OPT_FCMOV) {
3735                                 /* zeroing the register at the start results in
3736                                  * shorter and faster code (we can also remove the widening op)
3737                                  */
3738                                 guchar *unordered_check;
3739                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3740                                 x86_fcomip (code, 1);
3741                                 x86_fstp (code, 0);
3742                                 unordered_check = code;
3743                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3744                                 if (ins->opcode == OP_FCEQ) {
3745                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3746                                         x86_patch (unordered_check, code);
3747                                 } else {
3748                                         guchar *jump_to_end;
3749                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3750                                         jump_to_end = code;
3751                                         x86_jump8 (code, 0);
3752                                         x86_patch (unordered_check, code);
3753                                         x86_inc_reg (code, ins->dreg);
3754                                         x86_patch (jump_to_end, code);
3755                                 }
3756
3757                                 break;
3758                         }
3759                         if (ins->dreg != X86_EAX)
3760                                 x86_push_reg (code, X86_EAX);
3761
3762                         EMIT_FPCOMPARE(code);
3763                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3764                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3765                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3766                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3767
3768                         if (ins->dreg != X86_EAX)
3769                                 x86_pop_reg (code, X86_EAX);
3770                         break;
3771                 case OP_FCLT:
3772                 case OP_FCLT_UN:
3773                         if (cfg->opt & MONO_OPT_FCMOV) {
3774                                 /* zeroing the register at the start results in
3775                                  * shorter and faster code (we can also remove the widening op)
3776                                  */
3777                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3778                                 x86_fcomip (code, 1);
3779                                 x86_fstp (code, 0);
3780                                 if (ins->opcode == OP_FCLT_UN) {
3781                                         guchar *unordered_check = code;
3782                                         guchar *jump_to_end;
3783                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3784                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3785                                         jump_to_end = code;
3786                                         x86_jump8 (code, 0);
3787                                         x86_patch (unordered_check, code);
3788                                         x86_inc_reg (code, ins->dreg);
3789                                         x86_patch (jump_to_end, code);
3790                                 } else {
3791                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3792                                 }
3793                                 break;
3794                         }
3795                         if (ins->dreg != X86_EAX)
3796                                 x86_push_reg (code, X86_EAX);
3797
3798                         EMIT_FPCOMPARE(code);
3799                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3800                         if (ins->opcode == OP_FCLT_UN) {
3801                                 guchar *is_not_zero_check, *end_jump;
3802                                 is_not_zero_check = code;
3803                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3804                                 end_jump = code;
3805                                 x86_jump8 (code, 0);
3806                                 x86_patch (is_not_zero_check, code);
3807                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3808
3809                                 x86_patch (end_jump, code);
3810                         }
3811                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3812                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3813
3814                         if (ins->dreg != X86_EAX)
3815                                 x86_pop_reg (code, X86_EAX);
3816                         break;
3817                 case OP_FCLE: {
3818                         guchar *unordered_check;
3819                         guchar *jump_to_end;
3820                         if (cfg->opt & MONO_OPT_FCMOV) {
3821                                 /* zeroing the register at the start results in
3822                                  * shorter and faster code (we can also remove the widening op)
3823                                  */
3824                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3825                                 x86_fcomip (code, 1);
3826                                 x86_fstp (code, 0);
3827                                 unordered_check = code;
3828                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3829                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3830                                 x86_patch (unordered_check, code);
3831                                 break;
3832                         }
3833                         if (ins->dreg != X86_EAX)
3834                                 x86_push_reg (code, X86_EAX);
3835
3836                         EMIT_FPCOMPARE(code);
3837                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3838                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3839                         unordered_check = code;
3840                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3841
3842                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3843                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3844                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3845                         jump_to_end = code;
3846                         x86_jump8 (code, 0);
3847                         x86_patch (unordered_check, code);
3848                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3849                         x86_patch (jump_to_end, code);
3850
3851                         if (ins->dreg != X86_EAX)
3852                                 x86_pop_reg (code, X86_EAX);
3853                         break;
3854                 }
3855                 case OP_FCGT:
3856                 case OP_FCGT_UN:
3857                         if (cfg->opt & MONO_OPT_FCMOV) {
3858                                 /* zeroing the register at the start results in
3859                                  * shorter and faster code (we can also remove the widening op)
3860                                  */
3861                                 guchar *unordered_check;
3862                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3863                                 x86_fcomip (code, 1);
3864                                 x86_fstp (code, 0);
3865                                 if (ins->opcode == OP_FCGT) {
3866                                         unordered_check = code;
3867                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3868                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3869                                         x86_patch (unordered_check, code);
3870                                 } else {
3871                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3872                                 }
3873                                 break;
3874                         }
3875                         if (ins->dreg != X86_EAX)
3876                                 x86_push_reg (code, X86_EAX);
3877
3878                         EMIT_FPCOMPARE(code);
3879                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3880                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3881                         if (ins->opcode == OP_FCGT_UN) {
3882                                 guchar *is_not_zero_check, *end_jump;
3883                                 is_not_zero_check = code;
3884                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3885                                 end_jump = code;
3886                                 x86_jump8 (code, 0);
3887                                 x86_patch (is_not_zero_check, code);
3888                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3889
3890                                 x86_patch (end_jump, code);
3891                         }
3892                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3893                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3894
3895                         if (ins->dreg != X86_EAX)
3896                                 x86_pop_reg (code, X86_EAX);
3897                         break;
3898                 case OP_FCGE: {
3899                         guchar *unordered_check;
3900                         guchar *jump_to_end;
3901                         if (cfg->opt & MONO_OPT_FCMOV) {
3902                                 /* zeroing the register at the start results in
3903                                  * shorter and faster code (we can also remove the widening op)
3904                                  */
3905                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3906                                 x86_fcomip (code, 1);
3907                                 x86_fstp (code, 0);
3908                                 unordered_check = code;
3909                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3910                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3911                                 x86_patch (unordered_check, code);
3912                                 break;
3913                         }
3914                         if (ins->dreg != X86_EAX)
3915                                 x86_push_reg (code, X86_EAX);
3916
3917                         EMIT_FPCOMPARE(code);
3918                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3919                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3920                         unordered_check = code;
3921                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3922
3923                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3924                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3925                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3926                         jump_to_end = code;
3927                         x86_jump8 (code, 0);
3928                         x86_patch (unordered_check, code);
3929                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3930                         x86_patch (jump_to_end, code);
3931
3932                         if (ins->dreg != X86_EAX)
3933                                 x86_pop_reg (code, X86_EAX);
3934                         break;
3935                 }
3936                 case OP_FBEQ:
3937                         if (cfg->opt & MONO_OPT_FCMOV) {
3938                                 guchar *jump = code;
3939                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3940                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3941                                 x86_patch (jump, code);
3942                                 break;
3943                         }
3944                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3945                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3946                         break;
3947                 case OP_FBNE_UN:
3948                         /* Branch if C013 != 100 */
3949                         if (cfg->opt & MONO_OPT_FCMOV) {
3950                                 /* branch if !ZF or (PF|CF) */
3951                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3952                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3953                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
3954                                 break;
3955                         }
3956                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
3957                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3958                         break;
3959                 case OP_FBLT:
3960                         if (cfg->opt & MONO_OPT_FCMOV) {
3961                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3962                                 break;
3963                         }
3964                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3965                         break;
3966                 case OP_FBLT_UN:
3967                         if (cfg->opt & MONO_OPT_FCMOV) {
3968                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3969                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3970                                 break;
3971                         }
3972                         if (ins->opcode == OP_FBLT_UN) {
3973                                 guchar *is_not_zero_check, *end_jump;
3974                                 is_not_zero_check = code;
3975                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3976                                 end_jump = code;
3977                                 x86_jump8 (code, 0);
3978                                 x86_patch (is_not_zero_check, code);
3979                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3980
3981                                 x86_patch (end_jump, code);
3982                         }
3983                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3984                         break;
3985                 case OP_FBGT:
3986                 case OP_FBGT_UN:
3987                         if (cfg->opt & MONO_OPT_FCMOV) {
3988                                 if (ins->opcode == OP_FBGT) {
3989                                         guchar *br1;
3990
3991                                         /* skip branch if C1=1 */
3992                                         br1 = code;
3993                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3994                                         /* branch if (C0 | C3) = 1 */
3995                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
3996                                         x86_patch (br1, code);
3997                                 } else {
3998                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
3999                                 }
4000                                 break;
4001                         }
4002                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4003                         if (ins->opcode == OP_FBGT_UN) {
4004                                 guchar *is_not_zero_check, *end_jump;
4005                                 is_not_zero_check = code;
4006                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4007                                 end_jump = code;
4008                                 x86_jump8 (code, 0);
4009                                 x86_patch (is_not_zero_check, code);
4010                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4011
4012                                 x86_patch (end_jump, code);
4013                         }
4014                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4015                         break;
4016                 case OP_FBGE:
4017                         /* Branch if C013 == 100 or 001 */
4018                         if (cfg->opt & MONO_OPT_FCMOV) {
4019                                 guchar *br1;
4020
4021                                 /* skip branch if C1=1 */
4022                                 br1 = code;
4023                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4024                                 /* branch if (C0 | C3) = 1 */
4025                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4026                                 x86_patch (br1, code);
4027                                 break;
4028                         }
4029                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4030                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4031                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4032                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4033                         break;
4034                 case OP_FBGE_UN:
4035                         /* Branch if C013 == 000 */
4036                         if (cfg->opt & MONO_OPT_FCMOV) {
4037                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4038                                 break;
4039                         }
4040                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4041                         break;
4042                 case OP_FBLE:
4043                         /* Branch if C013=000 or 100 */
4044                         if (cfg->opt & MONO_OPT_FCMOV) {
4045                                 guchar *br1;
4046
4047                                 /* skip branch if C1=1 */
4048                                 br1 = code;
4049                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4050                                 /* branch if C0=0 */
4051                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4052                                 x86_patch (br1, code);
4053                                 break;
4054                         }
4055                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4056                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4057                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4058                         break;
4059                 case OP_FBLE_UN:
4060                         /* Branch if C013 != 001 */
4061                         if (cfg->opt & MONO_OPT_FCMOV) {
4062                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4063                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4064                                 break;
4065                         }
4066                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4067                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4068                         break;
4069                 case OP_CKFINITE: {
4070                         guchar *br1;
4071                         x86_push_reg (code, X86_EAX);
4072                         x86_fxam (code);
4073                         x86_fnstsw (code);
4074                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4075                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4076                         x86_pop_reg (code, X86_EAX);
4077
4078                         /* Have to clean up the fp stack before throwing the exception */
4079                         br1 = code;
4080                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4081
4082                         x86_fstp (code, 0);
4083                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4084
4085                         x86_patch (br1, code);
4086                         break;
4087                 }
4088                 case OP_TLS_GET: {
4089                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4090                         break;
4091                 }
4092                 case OP_TLS_SET: {
4093                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4094                         break;
4095                 }
4096                 case OP_MEMORY_BARRIER: {
4097                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4098                                 x86_prefix (code, X86_LOCK_PREFIX);
4099                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4100                         }
4101                         break;
4102                 }
4103                 case OP_ATOMIC_ADD_I4: {
4104                         int dreg = ins->dreg;
4105
4106                         g_assert (cfg->has_atomic_add_i4);
4107
4108                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4109                         if (ins->sreg2 == dreg) {
4110                                 if (dreg == X86_EBX) {
4111                                         dreg = X86_EDI;
4112                                         if (ins->inst_basereg == X86_EDI)
4113                                                 dreg = X86_ESI;
4114                                 } else {
4115                                         dreg = X86_EBX;
4116                                         if (ins->inst_basereg == X86_EBX)
4117                                                 dreg = X86_EDI;
4118                                 }
4119                         } else if (ins->inst_basereg == dreg) {
4120                                 if (dreg == X86_EBX) {
4121                                         dreg = X86_EDI;
4122                                         if (ins->sreg2 == X86_EDI)
4123                                                 dreg = X86_ESI;
4124                                 } else {
4125                                         dreg = X86_EBX;
4126                                         if (ins->sreg2 == X86_EBX)
4127                                                 dreg = X86_EDI;
4128                                 }
4129                         }
4130
4131                         if (dreg != ins->dreg) {
4132                                 x86_push_reg (code, dreg);
4133                         }
4134
4135                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4136                         x86_prefix (code, X86_LOCK_PREFIX);
4137                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4138                         /* dreg contains the old value, add with sreg2 value */
4139                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4140
4141                         if (ins->dreg != dreg) {
4142                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4143                                 x86_pop_reg (code, dreg);
4144                         }
4145
4146                         break;
4147                 }
4148                 case OP_ATOMIC_EXCHANGE_I4: {
4149                         guchar *br[2];
4150                         int sreg2 = ins->sreg2;
4151                         int breg = ins->inst_basereg;
4152
4153                         g_assert (cfg->has_atomic_exchange_i4);
4154
4155                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4156                          * hack to overcome limits in x86 reg allocator
4157                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4158                          */
4159                         g_assert (ins->dreg == X86_EAX);
4160
4161                         /* We need the EAX reg for the cmpxchg */
4162                         if (ins->sreg2 == X86_EAX) {
4163                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4164                                 x86_push_reg (code, sreg2);
4165                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4166                         }
4167
4168                         if (breg == X86_EAX) {
4169                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4170                                 x86_push_reg (code, breg);
4171                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4172                         }
4173
4174                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4175
4176                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4177                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4178                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4179                         x86_patch (br [1], br [0]);
4180
4181                         if (breg != ins->inst_basereg)
4182                                 x86_pop_reg (code, breg);
4183
4184                         if (ins->sreg2 != sreg2)
4185                                 x86_pop_reg (code, sreg2);
4186
4187                         break;
4188                 }
4189                 case OP_ATOMIC_CAS_I4: {
4190                         g_assert (ins->dreg == X86_EAX);
4191                         g_assert (ins->sreg3 == X86_EAX);
4192                         g_assert (ins->sreg1 != X86_EAX);
4193                         g_assert (ins->sreg1 != ins->sreg2);
4194
4195                         x86_prefix (code, X86_LOCK_PREFIX);
4196                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4197                         break;
4198                 }
4199                 case OP_ATOMIC_LOAD_I1: {
4200                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4201                         break;
4202                 }
4203                 case OP_ATOMIC_LOAD_U1: {
4204                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4205                         break;
4206                 }
4207                 case OP_ATOMIC_LOAD_I2: {
4208                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4209                         break;
4210                 }
4211                 case OP_ATOMIC_LOAD_U2: {
4212                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4213                         break;
4214                 }
4215                 case OP_ATOMIC_LOAD_I4:
4216                 case OP_ATOMIC_LOAD_U4: {
4217                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4218                         break;
4219                 }
4220                 case OP_ATOMIC_LOAD_R4:
4221                 case OP_ATOMIC_LOAD_R8: {
4222                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4223                         break;
4224                 }
4225                 case OP_ATOMIC_STORE_I1:
4226                 case OP_ATOMIC_STORE_U1:
4227                 case OP_ATOMIC_STORE_I2:
4228                 case OP_ATOMIC_STORE_U2:
4229                 case OP_ATOMIC_STORE_I4:
4230                 case OP_ATOMIC_STORE_U4: {
4231                         int size;
4232
4233                         switch (ins->opcode) {
4234                         case OP_ATOMIC_STORE_I1:
4235                         case OP_ATOMIC_STORE_U1:
4236                                 size = 1;
4237                                 break;
4238                         case OP_ATOMIC_STORE_I2:
4239                         case OP_ATOMIC_STORE_U2:
4240                                 size = 2;
4241                                 break;
4242                         case OP_ATOMIC_STORE_I4:
4243                         case OP_ATOMIC_STORE_U4:
4244                                 size = 4;
4245                                 break;
4246                         }
4247
4248                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4249
4250                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4251                                 x86_mfence (code);
4252                         break;
4253                 }
4254                 case OP_ATOMIC_STORE_R4:
4255                 case OP_ATOMIC_STORE_R8: {
4256                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4257
4258                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4259                                 x86_mfence (code);
4260                         break;
4261                 }
4262                 case OP_CARD_TABLE_WBARRIER: {
4263                         int ptr = ins->sreg1;
4264                         int value = ins->sreg2;
4265                         guchar *br = NULL;
4266                         int nursery_shift, card_table_shift;
4267                         gpointer card_table_mask;
4268                         size_t nursery_size;
4269                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4270                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4271                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4272
4273                         /*
4274                          * We need one register we can clobber, we choose EDX and make sreg1
4275                          * fixed EAX to work around limitations in the local register allocator.
4276                          * sreg2 might get allocated to EDX, but that is not a problem since
4277                          * we use it before clobbering EDX.
4278                          */
4279                         g_assert (ins->sreg1 == X86_EAX);
4280
4281                         /*
4282                          * This is the code we produce:
4283                          *
4284                          *   edx = value
4285                          *   edx >>= nursery_shift
4286                          *   cmp edx, (nursery_start >> nursery_shift)
4287                          *   jne done
4288                          *   edx = ptr
4289                          *   edx >>= card_table_shift
4290                          *   card_table[edx] = 1
4291                          * done:
4292                          */
4293
4294                         if (card_table_nursery_check) {
4295                                 if (value != X86_EDX)
4296                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4297                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4298                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4299                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4300                         }
4301                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4302                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4303                         if (card_table_mask)
4304                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4305                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4306                         if (card_table_nursery_check)
4307                                 x86_patch (br, code);
4308                         break;
4309                 }
4310 #ifdef MONO_ARCH_SIMD_INTRINSICS
4311                 case OP_ADDPS:
4312                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4313                         break;
4314                 case OP_DIVPS:
4315                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4316                         break;
4317                 case OP_MULPS:
4318                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4319                         break;
4320                 case OP_SUBPS:
4321                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4322                         break;
4323                 case OP_MAXPS:
4324                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4325                         break;
4326                 case OP_MINPS:
4327                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4328                         break;
4329                 case OP_COMPPS:
4330                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4331                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4332                         break;
4333                 case OP_ANDPS:
4334                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4335                         break;
4336                 case OP_ANDNPS:
4337                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4338                         break;
4339                 case OP_ORPS:
4340                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4341                         break;
4342                 case OP_XORPS:
4343                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4344                         break;
4345                 case OP_SQRTPS:
4346                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4347                         break;
4348                 case OP_RSQRTPS:
4349                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4350                         break;
4351                 case OP_RCPPS:
4352                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4353                         break;
4354                 case OP_ADDSUBPS:
4355                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4356                         break;
4357                 case OP_HADDPS:
4358                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4359                         break;
4360                 case OP_HSUBPS:
4361                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4362                         break;
4363                 case OP_DUPPS_HIGH:
4364                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4365                         break;
4366                 case OP_DUPPS_LOW:
4367                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4368                         break;
4369
4370                 case OP_PSHUFLEW_HIGH:
4371                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4372                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4373                         break;
4374                 case OP_PSHUFLEW_LOW:
4375                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4376                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4377                         break;
4378                 case OP_PSHUFLED:
4379                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4380                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4381                         break;
4382                 case OP_SHUFPS:
4383                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4384                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4385                         break;
4386                 case OP_SHUFPD:
4387                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4388                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4389                         break;
4390
4391                 case OP_ADDPD:
4392                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4393                         break;
4394                 case OP_DIVPD:
4395                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4396                         break;
4397                 case OP_MULPD:
4398                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4399                         break;
4400                 case OP_SUBPD:
4401                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4402                         break;
4403                 case OP_MAXPD:
4404                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4405                         break;
4406                 case OP_MINPD:
4407                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4408                         break;
4409                 case OP_COMPPD:
4410                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4411                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4412                         break;
4413                 case OP_ANDPD:
4414                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4415                         break;
4416                 case OP_ANDNPD:
4417                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4418                         break;
4419                 case OP_ORPD:
4420                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4421                         break;
4422                 case OP_XORPD:
4423                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4424                         break;
4425                 case OP_SQRTPD:
4426                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4427                         break;
4428                 case OP_ADDSUBPD:
4429                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4430                         break;
4431                 case OP_HADDPD:
4432                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4433                         break;
4434                 case OP_HSUBPD:
4435                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4436                         break;
4437                 case OP_DUPPD:
4438                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4439                         break;
4440
4441                 case OP_EXTRACT_MASK:
4442                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4443                         break;
4444
4445                 case OP_PAND:
4446                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4447                         break;
4448                 case OP_POR:
4449                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4450                         break;
4451                 case OP_PXOR:
4452                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4453                         break;
4454
4455                 case OP_PADDB:
4456                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4457                         break;
4458                 case OP_PADDW:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4460                         break;
4461                 case OP_PADDD:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4463                         break;
4464                 case OP_PADDQ:
4465                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4466                         break;
4467
4468                 case OP_PSUBB:
4469                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4470                         break;
4471                 case OP_PSUBW:
4472                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4473                         break;
4474                 case OP_PSUBD:
4475                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4476                         break;
4477                 case OP_PSUBQ:
4478                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4479                         break;
4480
4481                 case OP_PMAXB_UN:
4482                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4483                         break;
4484                 case OP_PMAXW_UN:
4485                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4486                         break;
4487                 case OP_PMAXD_UN:
4488                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4489                         break;
4490
4491                 case OP_PMAXB:
4492                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4493                         break;
4494                 case OP_PMAXW:
4495                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4496                         break;
4497                 case OP_PMAXD:
4498                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4499                         break;
4500
4501                 case OP_PAVGB_UN:
4502                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4503                         break;
4504                 case OP_PAVGW_UN:
4505                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4506                         break;
4507
4508                 case OP_PMINB_UN:
4509                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4510                         break;
4511                 case OP_PMINW_UN:
4512                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4513                         break;
4514                 case OP_PMIND_UN:
4515                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4516                         break;
4517
4518                 case OP_PMINB:
4519                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4520                         break;
4521                 case OP_PMINW:
4522                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4523                         break;
4524                 case OP_PMIND:
4525                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4526                         break;
4527
4528                 case OP_PCMPEQB:
4529                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4530                         break;
4531                 case OP_PCMPEQW:
4532                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4533                         break;
4534                 case OP_PCMPEQD:
4535                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4536                         break;
4537                 case OP_PCMPEQQ:
4538                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4539                         break;
4540
4541                 case OP_PCMPGTB:
4542                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_PCMPGTW:
4545                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_PCMPGTD:
4548                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4549                         break;
4550                 case OP_PCMPGTQ:
4551                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4552                         break;
4553
4554                 case OP_PSUM_ABS_DIFF:
4555                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4556                         break;
4557
4558                 case OP_UNPACK_LOWB:
4559                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4560                         break;
4561                 case OP_UNPACK_LOWW:
4562                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4563                         break;
4564                 case OP_UNPACK_LOWD:
4565                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4566                         break;
4567                 case OP_UNPACK_LOWQ:
4568                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4569                         break;
4570                 case OP_UNPACK_LOWPS:
4571                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4572                         break;
4573                 case OP_UNPACK_LOWPD:
4574                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4575                         break;
4576
4577                 case OP_UNPACK_HIGHB:
4578                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4579                         break;
4580                 case OP_UNPACK_HIGHW:
4581                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4582                         break;
4583                 case OP_UNPACK_HIGHD:
4584                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4585                         break;
4586                 case OP_UNPACK_HIGHQ:
4587                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4588                         break;
4589                 case OP_UNPACK_HIGHPS:
4590                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4591                         break;
4592                 case OP_UNPACK_HIGHPD:
4593                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4594                         break;
4595
4596                 case OP_PACKW:
4597                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4598                         break;
4599                 case OP_PACKD:
4600                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4601                         break;
4602                 case OP_PACKW_UN:
4603                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4604                         break;
4605                 case OP_PACKD_UN:
4606                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4607                         break;
4608
4609                 case OP_PADDB_SAT_UN:
4610                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4611                         break;
4612                 case OP_PSUBB_SAT_UN:
4613                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4614                         break;
4615                 case OP_PADDW_SAT_UN:
4616                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4617                         break;
4618                 case OP_PSUBW_SAT_UN:
4619                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4620                         break;
4621
4622                 case OP_PADDB_SAT:
4623                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_PSUBB_SAT:
4626                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4627                         break;
4628                 case OP_PADDW_SAT:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4630                         break;
4631                 case OP_PSUBW_SAT:
4632                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4633                         break;
4634
4635                 case OP_PMULW:
4636                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4637                         break;
4638                 case OP_PMULD:
4639                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4640                         break;
4641                 case OP_PMULQ:
4642                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4643                         break;
4644                 case OP_PMULW_HIGH_UN:
4645                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4646                         break;
4647                 case OP_PMULW_HIGH:
4648                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4649                         break;
4650
4651                 case OP_PSHRW:
4652                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4653                         break;
4654                 case OP_PSHRW_REG:
4655                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4656                         break;
4657
4658                 case OP_PSARW:
4659                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4660                         break;
4661                 case OP_PSARW_REG:
4662                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4663                         break;
4664
4665                 case OP_PSHLW:
4666                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4667                         break;
4668                 case OP_PSHLW_REG:
4669                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4670                         break;
4671
4672                 case OP_PSHRD:
4673                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4674                         break;
4675                 case OP_PSHRD_REG:
4676                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4677                         break;
4678
4679                 case OP_PSARD:
4680                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4681                         break;
4682                 case OP_PSARD_REG:
4683                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4684                         break;
4685
4686                 case OP_PSHLD:
4687                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4688                         break;
4689                 case OP_PSHLD_REG:
4690                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4691                         break;
4692
4693                 case OP_PSHRQ:
4694                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4695                         break;
4696                 case OP_PSHRQ_REG:
4697                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4698                         break;
4699
4700                 case OP_PSHLQ:
4701                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4702                         break;
4703                 case OP_PSHLQ_REG:
4704                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4705                         break;
4706
4707                 case OP_ICONV_TO_X:
4708                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4709                         break;
4710                 case OP_EXTRACT_I4:
4711                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4712                         break;
4713                 case OP_EXTRACT_I1:
4714                 case OP_EXTRACT_U1:
4715                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4716                         if (ins->inst_c0)
4717                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4718                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4719                         break;
4720                 case OP_EXTRACT_I2:
4721                 case OP_EXTRACT_U2:
4722                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4723                         if (ins->inst_c0)
4724                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4725                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4726                         break;
4727                 case OP_EXTRACT_R8:
4728                         if (ins->inst_c0)
4729                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4730                         else
4731                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4732                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4733                         break;
4734
4735                 case OP_INSERT_I2:
4736                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4737                         break;
4738                 case OP_EXTRACTX_U2:
4739                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4740                         break;
4741                 case OP_INSERTX_U1_SLOW:
4742                         /*sreg1 is the extracted ireg (scratch)
4743                         /sreg2 is the to be inserted ireg (scratch)
4744                         /dreg is the xreg to receive the value*/
4745
4746                         /*clear the bits from the extracted word*/
4747                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4748                         /*shift the value to insert if needed*/
4749                         if (ins->inst_c0 & 1)
4750                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4751                         /*join them together*/
4752                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4753                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4754                         break;
4755                 case OP_INSERTX_I4_SLOW:
4756                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4757                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4758                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4759                         break;
4760
4761                 case OP_INSERTX_R4_SLOW:
4762                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4763                         /*TODO if inst_c0 == 0 use movss*/
4764                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4765                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4766                         break;
4767                 case OP_INSERTX_R8_SLOW:
4768                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4769                         if (cfg->verbose_level)
4770                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4771                         if (ins->inst_c0)
4772                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4773                         else
4774                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4775                         break;
4776
4777                 case OP_STOREX_MEMBASE_REG:
4778                 case OP_STOREX_MEMBASE:
4779                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4780                         break;
4781                 case OP_LOADX_MEMBASE:
4782                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4783                         break;
4784                 case OP_LOADX_ALIGNED_MEMBASE:
4785                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4786                         break;
4787                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4788                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4789                         break;
4790                 case OP_STOREX_NTA_MEMBASE_REG:
4791                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4792                         break;
4793                 case OP_PREFETCH_MEMBASE:
4794                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4795
4796                         break;
4797                 case OP_XMOVE:
4798                         /*FIXME the peephole pass should have killed this*/
4799                         if (ins->dreg != ins->sreg1)
4800                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4801                         break;
4802                 case OP_XZERO:
4803                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4804                         break;
4805                 case OP_XONES:
4806                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->dreg, ins->dreg);
4807                         break;
4808
4809                 case OP_FCONV_TO_R8_X:
4810                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4811                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4812                         break;
4813
4814                 case OP_XCONV_R8_TO_I4:
4815                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4816                         switch (ins->backend.source_opcode) {
4817                         case OP_FCONV_TO_I1:
4818                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4819                                 break;
4820                         case OP_FCONV_TO_U1:
4821                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4822                                 break;
4823                         case OP_FCONV_TO_I2:
4824                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4825                                 break;
4826                         case OP_FCONV_TO_U2:
4827                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4828                                 break;
4829                         }
4830                         break;
4831
4832                 case OP_EXPAND_I1:
4833                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
4834                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
4835                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
4836                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4837                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4838                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4839                         break;
4840                 case OP_EXPAND_I2:
4841                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4842                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4843                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4844                         break;
4845                 case OP_EXPAND_I4:
4846                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4847                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4848                         break;
4849                 case OP_EXPAND_R4:
4850                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4851                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4852                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4853                         break;
4854                 case OP_EXPAND_R8:
4855                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4856                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4857                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4858                         break;
4859
4860                 case OP_CVTDQ2PD:
4861                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4862                         break;
4863                 case OP_CVTDQ2PS:
4864                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4865                         break;
4866                 case OP_CVTPD2DQ:
4867                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4868                         break;
4869                 case OP_CVTPD2PS:
4870                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4871                         break;
4872                 case OP_CVTPS2DQ:
4873                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4874                         break;
4875                 case OP_CVTPS2PD:
4876                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4877                         break;
4878                 case OP_CVTTPD2DQ:
4879                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4880                         break;
4881                 case OP_CVTTPS2DQ:
4882                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4883                         break;
4884
4885 #endif
4886                 case OP_LIVERANGE_START: {
4887                         if (cfg->verbose_level > 1)
4888                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4889                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4890                         break;
4891                 }
4892                 case OP_LIVERANGE_END: {
4893                         if (cfg->verbose_level > 1)
4894                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4895                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4896                         break;
4897                 }
4898                 case OP_GC_SAFE_POINT: {
4899                         guint8 *br [1];
4900
4901                         g_assert (mono_threads_is_coop_enabled ());
4902
4903                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4904                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4905                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4906                         x86_patch (br [0], code);
4907
4908                         break;
4909                 }
4910                 case OP_GC_LIVENESS_DEF:
4911                 case OP_GC_LIVENESS_USE:
4912                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4913                         ins->backend.pc_offset = code - cfg->native_code;
4914                         break;
4915                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4916                         ins->backend.pc_offset = code - cfg->native_code;
4917                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4918                         break;
4919                 case OP_GET_SP:
4920                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4921                         break;
4922                 case OP_SET_SP:
4923                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4924                         break;
4925                 default:
4926                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4927                         g_assert_not_reached ();
4928                 }
4929
4930                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4931                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4932                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4933                         g_assert_not_reached ();
4934                 }
4935
4936                 cpos += max_len;
4937         }
4938
4939         cfg->code_len = code - cfg->native_code;
4940 }
4941
4942 #endif /* DISABLE_JIT */
4943
4944 void
4945 mono_arch_register_lowlevel_calls (void)
4946 {
4947 }
4948
4949 void
4950 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
4951 {
4952         unsigned char *ip = ji->ip.i + code;
4953
4954         switch (ji->type) {
4955         case MONO_PATCH_INFO_IP:
4956                 *((gconstpointer *)(ip)) = target;
4957                 break;
4958         case MONO_PATCH_INFO_ABS:
4959         case MONO_PATCH_INFO_METHOD:
4960         case MONO_PATCH_INFO_METHOD_JUMP:
4961         case MONO_PATCH_INFO_INTERNAL_METHOD:
4962         case MONO_PATCH_INFO_BB:
4963         case MONO_PATCH_INFO_LABEL:
4964         case MONO_PATCH_INFO_RGCTX_FETCH:
4965         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
4966                 x86_patch (ip, (unsigned char*)target);
4967                 break;
4968         case MONO_PATCH_INFO_NONE:
4969                 break;
4970         case MONO_PATCH_INFO_R4:
4971         case MONO_PATCH_INFO_R8: {
4972                 guint32 offset = mono_arch_get_patch_offset (ip);
4973                 *((gconstpointer *)(ip + offset)) = target;
4974                 break;
4975         }
4976         default: {
4977                 guint32 offset = mono_arch_get_patch_offset (ip);
4978                 *((gconstpointer *)(ip + offset)) = target;
4979                 break;
4980         }
4981         }
4982 }
4983
4984 static G_GNUC_UNUSED void
4985 stack_unaligned (MonoMethod *m, gpointer caller)
4986 {
4987         printf ("%s\n", mono_method_full_name (m, TRUE));
4988         g_assert_not_reached ();
4989 }
4990
4991 guint8 *
4992 mono_arch_emit_prolog (MonoCompile *cfg)
4993 {
4994         MonoMethod *method = cfg->method;
4995         MonoBasicBlock *bb;
4996         MonoMethodSignature *sig;
4997         MonoInst *inst;
4998         CallInfo *cinfo;
4999         ArgInfo *ainfo;
5000         int alloc_size, pos, max_offset, i, cfa_offset;
5001         guint8 *code;
5002         gboolean need_stack_frame;
5003
5004         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5005
5006         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5007                 cfg->code_size += 512;
5008
5009         code = cfg->native_code = g_malloc (cfg->code_size);
5010
5011 #if 0
5012         {
5013                 guint8 *br [16];
5014
5015         /* Check that the stack is aligned on osx */
5016         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5017         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5018         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5019         br [0] = code;
5020         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5021         x86_push_membase (code, X86_ESP, 0);
5022         x86_push_imm (code, cfg->method);
5023         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5024         x86_call_reg (code, X86_EAX);
5025         x86_patch (br [0], code);
5026         }
5027 #endif
5028
5029         /* Offset between RSP and the CFA */
5030         cfa_offset = 0;
5031
5032         // CFA = sp + 4
5033         cfa_offset = sizeof (gpointer);
5034         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5035         // IP saved at CFA - 4
5036         /* There is no IP reg on x86 */
5037         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5038         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5039
5040         need_stack_frame = needs_stack_frame (cfg);
5041
5042         if (need_stack_frame) {
5043                 x86_push_reg (code, X86_EBP);
5044                 cfa_offset += sizeof (gpointer);
5045                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5046                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5047                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5048                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5049                 /* These are handled automatically by the stack marking code */
5050                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5051         } else {
5052                 cfg->frame_reg = X86_ESP;
5053         }
5054
5055         cfg->stack_offset += cfg->param_area;
5056         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5057
5058         alloc_size = cfg->stack_offset;
5059         pos = 0;
5060
5061         if (!method->save_lmf) {
5062                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5063                         x86_push_reg (code, X86_EBX);
5064                         pos += 4;
5065                         cfa_offset += sizeof (gpointer);
5066                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5067                         /* These are handled automatically by the stack marking code */
5068                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5069                 }
5070
5071                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5072                         x86_push_reg (code, X86_EDI);
5073                         pos += 4;
5074                         cfa_offset += sizeof (gpointer);
5075                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5076                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5077                 }
5078
5079                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5080                         x86_push_reg (code, X86_ESI);
5081                         pos += 4;
5082                         cfa_offset += sizeof (gpointer);
5083                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5084                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5085                 }
5086         }
5087
5088         alloc_size -= pos;
5089
5090         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5091         if (mono_do_x86_stack_align && need_stack_frame) {
5092                 int tot = alloc_size + pos + 4; /* ret ip */
5093                 if (need_stack_frame)
5094                         tot += 4; /* ebp */
5095                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5096                 if (tot) {
5097                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5098                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5099                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5100                 }
5101         }
5102
5103         cfg->arch.sp_fp_offset = alloc_size + pos;
5104
5105         if (alloc_size) {
5106                 /* See mono_emit_stack_alloc */
5107 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5108                 guint32 remaining_size = alloc_size;
5109                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5110                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5111                 guint32 offset = code - cfg->native_code;
5112                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5113                         while (required_code_size >= (cfg->code_size - offset))
5114                                 cfg->code_size *= 2;
5115                         cfg->native_code = mono_realloc_native_code(cfg);
5116                         code = cfg->native_code + offset;
5117                         cfg->stat_code_reallocs++;
5118                 }
5119                 while (remaining_size >= 0x1000) {
5120                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5121                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5122                         remaining_size -= 0x1000;
5123                 }
5124                 if (remaining_size)
5125                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5126 #else
5127                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5128 #endif
5129
5130                 g_assert (need_stack_frame);
5131         }
5132
5133         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5134                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5135                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5136         }
5137
5138 #if DEBUG_STACK_ALIGNMENT
5139         /* check the stack is aligned */
5140         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5141                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5142                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5143                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5144                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5145                 x86_breakpoint (code);
5146         }
5147 #endif
5148
5149         /* compute max_offset in order to use short forward jumps */
5150         max_offset = 0;
5151         if (cfg->opt & MONO_OPT_BRANCH) {
5152                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5153                         MonoInst *ins;
5154                         bb->max_offset = max_offset;
5155
5156                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5157                                 max_offset += 6;
5158                         /* max alignment for loops */
5159                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5160                                 max_offset += LOOP_ALIGNMENT;
5161                         MONO_BB_FOR_EACH_INS (bb, ins) {
5162                                 if (ins->opcode == OP_LABEL)
5163                                         ins->inst_c1 = max_offset;
5164                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5165                         }
5166                 }
5167         }
5168
5169         /* store runtime generic context */
5170         if (cfg->rgctx_var) {
5171                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5172
5173                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5174         }
5175
5176         if (method->save_lmf)
5177                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5178
5179         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5180                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5181
5182         {
5183                 MonoInst *ins;
5184
5185                 if (cfg->arch.ss_tramp_var) {
5186                         /* Initialize ss_tramp_var */
5187                         ins = cfg->arch.ss_tramp_var;
5188                         g_assert (ins->opcode == OP_REGOFFSET);
5189
5190                         g_assert (!cfg->compile_aot);
5191                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5192                 }
5193
5194                 if (cfg->arch.bp_tramp_var) {
5195                         /* Initialize bp_tramp_var */
5196                         ins = cfg->arch.bp_tramp_var;
5197                         g_assert (ins->opcode == OP_REGOFFSET);
5198
5199                         g_assert (!cfg->compile_aot);
5200                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5201                 }
5202         }
5203
5204         /* load arguments allocated to register from the stack */
5205         sig = mono_method_signature (method);
5206         pos = 0;
5207
5208         cinfo = (CallInfo *)cfg->arch.cinfo;
5209
5210         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5211                 inst = cfg->args [pos];
5212                 ainfo = &cinfo->args [pos];
5213                 if (inst->opcode == OP_REGVAR) {
5214                         g_assert (need_stack_frame);
5215                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5216                         if (cfg->verbose_level > 2)
5217                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5218                 }
5219                 pos++;
5220         }
5221
5222         cfg->code_len = code - cfg->native_code;
5223
5224         g_assert (cfg->code_len < cfg->code_size);
5225
5226         return code;
5227 }
5228
5229 void
5230 mono_arch_emit_epilog (MonoCompile *cfg)
5231 {
5232         MonoMethod *method = cfg->method;
5233         MonoMethodSignature *sig = mono_method_signature (method);
5234         int i, quad, pos;
5235         guint32 stack_to_pop;
5236         guint8 *code;
5237         int max_epilog_size = 16;
5238         CallInfo *cinfo;
5239         gboolean need_stack_frame = needs_stack_frame (cfg);
5240
5241         if (cfg->method->save_lmf)
5242                 max_epilog_size += 128;
5243
5244         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5245                 cfg->code_size *= 2;
5246                 cfg->native_code = mono_realloc_native_code(cfg);
5247                 cfg->stat_code_reallocs++;
5248         }
5249
5250         code = cfg->native_code + cfg->code_len;
5251
5252         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5253                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5254
5255         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5256         pos = 0;
5257
5258         if (method->save_lmf) {
5259                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5260                 guint8 *patch;
5261
5262                 /* check if we need to restore protection of the stack after a stack overflow */
5263                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
5264                         code = mono_x86_emit_tls_get (code, X86_ECX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
5265
5266                         /* we load the value in a separate instruction: this mechanism may be
5267                          * used later as a safer way to do thread interruption
5268                          */
5269                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5270                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5271                         patch = code;
5272                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5273                         /* note that the call trampoline will preserve eax/edx */
5274                         x86_call_reg (code, X86_ECX);
5275                         x86_patch (patch, code);
5276                 }
5277
5278                 /* restore caller saved regs */
5279                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5280                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5281                 }
5282
5283                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5284                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5285                 }
5286                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5287                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5288                 }
5289
5290                 /* EBP is restored by LEAVE */
5291         } else {
5292                 for (i = 0; i < X86_NREG; ++i) {
5293                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5294                                 pos -= 4;
5295                         }
5296                 }
5297
5298                 if (pos) {
5299                         g_assert (need_stack_frame);
5300                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5301                 }
5302
5303                 if (pos) {
5304                         g_assert (need_stack_frame);
5305                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5306                 }
5307
5308                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5309                         x86_pop_reg (code, X86_ESI);
5310                 }
5311                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5312                         x86_pop_reg (code, X86_EDI);
5313                 }
5314                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5315                         x86_pop_reg (code, X86_EBX);
5316                 }
5317         }
5318
5319         /* Load returned vtypes into registers if needed */
5320         cinfo = (CallInfo *)cfg->arch.cinfo;
5321         if (cinfo->ret.storage == ArgValuetypeInReg) {
5322                 for (quad = 0; quad < 2; quad ++) {
5323                         switch (cinfo->ret.pair_storage [quad]) {
5324                         case ArgInIReg:
5325                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5326                                 break;
5327                         case ArgOnFloatFpStack:
5328                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5329                                 break;
5330                         case ArgOnDoubleFpStack:
5331                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5332                                 break;
5333                         case ArgNone:
5334                                 break;
5335                         default:
5336                                 g_assert_not_reached ();
5337                         }
5338                 }
5339         }
5340
5341         if (need_stack_frame)
5342                 x86_leave (code);
5343
5344         if (CALLCONV_IS_STDCALL (sig)) {
5345                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5346
5347                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5348         } else if (cinfo->callee_stack_pop)
5349                 stack_to_pop = cinfo->callee_stack_pop;
5350         else
5351                 stack_to_pop = 0;
5352
5353         if (stack_to_pop) {
5354                 g_assert (need_stack_frame);
5355                 x86_ret_imm (code, stack_to_pop);
5356         } else {
5357                 x86_ret (code);
5358         }
5359
5360         cfg->code_len = code - cfg->native_code;
5361
5362         g_assert (cfg->code_len < cfg->code_size);
5363 }
5364
5365 void
5366 mono_arch_emit_exceptions (MonoCompile *cfg)
5367 {
5368         MonoJumpInfo *patch_info;
5369         int nthrows, i;
5370         guint8 *code;
5371         MonoClass *exc_classes [16];
5372         guint8 *exc_throw_start [16], *exc_throw_end [16];
5373         guint32 code_size;
5374         int exc_count = 0;
5375
5376         /* Compute needed space */
5377         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5378                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5379                         exc_count++;
5380         }
5381
5382         /*
5383          * make sure we have enough space for exceptions
5384          * 16 is the size of two push_imm instructions and a call
5385          */
5386         if (cfg->compile_aot)
5387                 code_size = exc_count * 32;
5388         else
5389                 code_size = exc_count * 16;
5390
5391         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5392                 cfg->code_size *= 2;
5393                 cfg->native_code = mono_realloc_native_code(cfg);
5394                 cfg->stat_code_reallocs++;
5395         }
5396
5397         code = cfg->native_code + cfg->code_len;
5398
5399         nthrows = 0;
5400         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5401                 switch (patch_info->type) {
5402                 case MONO_PATCH_INFO_EXC: {
5403                         MonoClass *exc_class;
5404                         guint8 *buf, *buf2;
5405                         guint32 throw_ip;
5406
5407                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5408
5409                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5410                         throw_ip = patch_info->ip.i;
5411
5412                         /* Find a throw sequence for the same exception class */
5413                         for (i = 0; i < nthrows; ++i)
5414                                 if (exc_classes [i] == exc_class)
5415                                         break;
5416                         if (i < nthrows) {
5417                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5418                                 x86_jump_code (code, exc_throw_start [i]);
5419                                 patch_info->type = MONO_PATCH_INFO_NONE;
5420                         }
5421                         else {
5422                                 guint32 size;
5423
5424                                 /* Compute size of code following the push <OFFSET> */
5425                                 size = 5 + 5;
5426
5427                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5428
5429                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5430                                         /* Use the shorter form */
5431                                         buf = buf2 = code;
5432                                         x86_push_imm (code, 0);
5433                                 }
5434                                 else {
5435                                         buf = code;
5436                                         x86_push_imm (code, 0xf0f0f0f0);
5437                                         buf2 = code;
5438                                 }
5439
5440                                 if (nthrows < 16) {
5441                                         exc_classes [nthrows] = exc_class;
5442                                         exc_throw_start [nthrows] = code;
5443                                 }
5444
5445                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5446                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5447                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5448                                 patch_info->ip.i = code - cfg->native_code;
5449                                 x86_call_code (code, 0);
5450                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5451                                 while (buf < buf2)
5452                                         x86_nop (buf);
5453
5454                                 if (nthrows < 16) {
5455                                         exc_throw_end [nthrows] = code;
5456                                         nthrows ++;
5457                                 }
5458                         }
5459                         break;
5460                 }
5461                 default:
5462                         /* do nothing */
5463                         break;
5464                 }
5465         }
5466
5467         cfg->code_len = code - cfg->native_code;
5468
5469         g_assert (cfg->code_len < cfg->code_size);
5470 }
5471
5472 void
5473 mono_arch_flush_icache (guint8 *code, gint size)
5474 {
5475         /* not needed */
5476 }
5477
5478 void
5479 mono_arch_flush_register_windows (void)
5480 {
5481 }
5482
5483 gboolean
5484 mono_arch_is_inst_imm (gint64 imm)
5485 {
5486         return TRUE;
5487 }
5488
5489 void
5490 mono_arch_finish_init (void)
5491 {
5492         if (!g_getenv ("MONO_NO_TLS")) {
5493 #ifndef TARGET_WIN32
5494 #if MONO_XEN_OPT
5495                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5496 #endif
5497 #endif
5498         }
5499 }
5500
5501 void
5502 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5503 {
5504 }
5505
5506 // Linear handler, the bsearch head compare is shorter
5507 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5508 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5509 //        x86_patch(ins,target)
5510 //[1 + 5] x86_jump_mem(inst,mem)
5511
5512 #define CMP_SIZE 6
5513 #define BR_SMALL_SIZE 2
5514 #define BR_LARGE_SIZE 5
5515 #define JUMP_IMM_SIZE 6
5516 #define ENABLE_WRONG_METHOD_CHECK 0
5517 #define DEBUG_IMT 0
5518
5519 static int
5520 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5521 {
5522         int i, distance = 0;
5523         for (i = start; i < target; ++i)
5524                 distance += imt_entries [i]->chunk_size;
5525         return distance;
5526 }
5527
5528 /*
5529  * LOCKING: called with the domain lock held
5530  */
5531 gpointer
5532 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5533         gpointer fail_tramp)
5534 {
5535         int i;
5536         int size = 0;
5537         guint8 *code, *start;
5538         GSList *unwind_ops;
5539
5540         for (i = 0; i < count; ++i) {
5541                 MonoIMTCheckItem *item = imt_entries [i];
5542                 if (item->is_equals) {
5543                         if (item->check_target_idx) {
5544                                 if (!item->compare_done)
5545                                         item->chunk_size += CMP_SIZE;
5546                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5547                         } else {
5548                                 if (fail_tramp) {
5549                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5550                                 } else {
5551                                         item->chunk_size += JUMP_IMM_SIZE;
5552 #if ENABLE_WRONG_METHOD_CHECK
5553                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5554 #endif
5555                                 }
5556                         }
5557                 } else {
5558                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5559                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5560                 }
5561                 size += item->chunk_size;
5562         }
5563         if (fail_tramp)
5564                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
5565         else
5566                 code = mono_domain_code_reserve (domain, size);
5567         start = code;
5568
5569         unwind_ops = mono_arch_get_cie_program ();
5570
5571         for (i = 0; i < count; ++i) {
5572                 MonoIMTCheckItem *item = imt_entries [i];
5573                 item->code_target = code;
5574                 if (item->is_equals) {
5575                         if (item->check_target_idx) {
5576                                 if (!item->compare_done)
5577                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5578                                 item->jmp_code = code;
5579                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5580                                 if (item->has_target_code)
5581                                         x86_jump_code (code, item->value.target_code);
5582                                 else
5583                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5584                         } else {
5585                                 if (fail_tramp) {
5586                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5587                                         item->jmp_code = code;
5588                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5589                                         if (item->has_target_code)
5590                                                 x86_jump_code (code, item->value.target_code);
5591                                         else
5592                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5593                                         x86_patch (item->jmp_code, code);
5594                                         x86_jump_code (code, fail_tramp);
5595                                         item->jmp_code = NULL;
5596                                 } else {
5597                                         /* enable the commented code to assert on wrong method */
5598 #if ENABLE_WRONG_METHOD_CHECK
5599                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5600                                         item->jmp_code = code;
5601                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5602 #endif
5603                                         if (item->has_target_code)
5604                                                 x86_jump_code (code, item->value.target_code);
5605                                         else
5606                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5607 #if ENABLE_WRONG_METHOD_CHECK
5608                                         x86_patch (item->jmp_code, code);
5609                                         x86_breakpoint (code);
5610                                         item->jmp_code = NULL;
5611 #endif
5612                                 }
5613                         }
5614                 } else {
5615                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5616                         item->jmp_code = code;
5617                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5618                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5619                         else
5620                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5621                 }
5622         }
5623         /* patch the branches to get to the target items */
5624         for (i = 0; i < count; ++i) {
5625                 MonoIMTCheckItem *item = imt_entries [i];
5626                 if (item->jmp_code) {
5627                         if (item->check_target_idx) {
5628                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5629                         }
5630                 }
5631         }
5632
5633         if (!fail_tramp)
5634                 mono_stats.imt_trampolines_size += code - start;
5635         g_assert (code - start <= size);
5636
5637 #if DEBUG_IMT
5638         {
5639                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5640                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5641                 g_free (buff);
5642         }
5643 #endif
5644         if (mono_jit_map_is_enabled ()) {
5645                 char *buff;
5646                 if (vtable)
5647                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5648                 else
5649                         buff = g_strdup_printf ("imt_trampoline_entries_%d", count);
5650                 mono_emit_jit_tramp (start, code - start, buff);
5651                 g_free (buff);
5652         }
5653
5654         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5655
5656         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5657
5658         return start;
5659 }
5660
5661 MonoMethod*
5662 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5663 {
5664         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5665 }
5666
5667 MonoVTable*
5668 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5669 {
5670         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5671 }
5672
5673 GSList*
5674 mono_arch_get_cie_program (void)
5675 {
5676         GSList *l = NULL;
5677
5678         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5679         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5680
5681         return l;
5682 }
5683
5684 MonoInst*
5685 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5686 {
5687         MonoInst *ins = NULL;
5688         int opcode = 0;
5689
5690         if (cmethod->klass == mono_defaults.math_class) {
5691                 if (strcmp (cmethod->name, "Sin") == 0) {
5692                         opcode = OP_SIN;
5693                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5694                         opcode = OP_COS;
5695                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5696                         opcode = OP_TAN;
5697                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5698                         opcode = OP_ATAN;
5699                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5700                         opcode = OP_SQRT;
5701                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5702                         opcode = OP_ABS;
5703                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5704                         opcode = OP_ROUND;
5705                 }
5706
5707                 if (opcode && fsig->param_count == 1) {
5708                         MONO_INST_NEW (cfg, ins, opcode);
5709                         ins->type = STACK_R8;
5710                         ins->dreg = mono_alloc_freg (cfg);
5711                         ins->sreg1 = args [0]->dreg;
5712                         MONO_ADD_INS (cfg->cbb, ins);
5713                 }
5714
5715                 if (cfg->opt & MONO_OPT_CMOV) {
5716                         opcode = 0;
5717
5718                         if (strcmp (cmethod->name, "Min") == 0) {
5719                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5720                                         opcode = OP_IMIN;
5721                         } else if (strcmp (cmethod->name, "Max") == 0) {
5722                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5723                                         opcode = OP_IMAX;
5724                         }
5725
5726                         if (opcode && fsig->param_count == 2) {
5727                                 MONO_INST_NEW (cfg, ins, opcode);
5728                                 ins->type = STACK_I4;
5729                                 ins->dreg = mono_alloc_ireg (cfg);
5730                                 ins->sreg1 = args [0]->dreg;
5731                                 ins->sreg2 = args [1]->dreg;
5732                                 MONO_ADD_INS (cfg->cbb, ins);
5733                         }
5734                 }
5735
5736 #if 0
5737                 /* OP_FREM is not IEEE compatible */
5738                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5739                         MONO_INST_NEW (cfg, ins, OP_FREM);
5740                         ins->inst_i0 = args [0];
5741                         ins->inst_i1 = args [1];
5742                 }
5743 #endif
5744         }
5745
5746         return ins;
5747 }
5748
5749 gboolean
5750 mono_arch_print_tree (MonoInst *tree, int arity)
5751 {
5752         return 0;
5753 }
5754
5755 guint32
5756 mono_arch_get_patch_offset (guint8 *code)
5757 {
5758         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5759                 return 2;
5760         else if (code [0] == 0xba)
5761                 return 1;
5762         else if (code [0] == 0x68)
5763                 /* push IMM */
5764                 return 1;
5765         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5766                 /* push <OFFSET>(<REG>) */
5767                 return 2;
5768         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5769                 /* call *<OFFSET>(<REG>) */
5770                 return 2;
5771         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5772                 /* fldl <ADDR> */
5773                 return 2;
5774         else if ((code [0] == 0x58) && (code [1] == 0x05))
5775                 /* pop %eax; add <OFFSET>, %eax */
5776                 return 2;
5777         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5778                 /* pop <REG>; add <OFFSET>, <REG> */
5779                 return 3;
5780         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5781                 /* mov <REG>, imm */
5782                 return 1;
5783         else {
5784                 g_assert_not_reached ();
5785                 return -1;
5786         }
5787 }
5788
5789 /**
5790  * mono_breakpoint_clean_code:
5791  *
5792  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
5793  * breakpoints in the original code, they are removed in the copy.
5794  *
5795  * Returns TRUE if no sw breakpoint was present.
5796  */
5797 gboolean
5798 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5799 {
5800         /*
5801          * If method_start is non-NULL we need to perform bound checks, since we access memory
5802          * at code - offset we could go before the start of the method and end up in a different
5803          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5804          * instead.
5805          */
5806         if (!method_start || code - offset >= method_start) {
5807                 memcpy (buf, code - offset, size);
5808         } else {
5809                 int diff = code - method_start;
5810                 memset (buf, 0, size);
5811                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5812         }
5813         return TRUE;
5814 }
5815
5816 /*
5817  * mono_x86_get_this_arg_offset:
5818  *
5819  *   Return the offset of the stack location where this is passed during a virtual
5820  * call.
5821  */
5822 guint32
5823 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5824 {
5825         return 0;
5826 }
5827
5828 gpointer
5829 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5830 {
5831         guint32 esp = regs [X86_ESP];
5832         gpointer res;
5833         int offset;
5834
5835         offset = 0;
5836
5837         /*
5838          * The stack looks like:
5839          * <other args>
5840          * <this=delegate>
5841          */
5842         res = ((MonoObject**)esp) [0];
5843         return res;
5844 }
5845
5846 #define MAX_ARCH_DELEGATE_PARAMS 10
5847
5848 static gpointer
5849 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5850 {
5851         guint8 *code, *start;
5852         int code_reserve = 64;
5853         GSList *unwind_ops;
5854
5855         unwind_ops = mono_arch_get_cie_program ();
5856
5857         /*
5858          * The stack contains:
5859          * <delegate>
5860          * <return addr>
5861          */
5862
5863         if (has_target) {
5864                 start = code = mono_global_codeman_reserve (code_reserve);
5865
5866                 /* Replace the this argument with the target */
5867                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5868                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5869                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5870                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5871
5872                 g_assert ((code - start) < code_reserve);
5873         } else {
5874                 int i = 0;
5875                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5876                 code_reserve = 8 + (param_count * 8);
5877                 /*
5878                  * The stack contains:
5879                  * <args in reverse order>
5880                  * <delegate>
5881                  * <return addr>
5882                  *
5883                  * and we need:
5884                  * <args in reverse order>
5885                  * <return addr>
5886                  *
5887                  * without unbalancing the stack.
5888                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5889                  * and leaving original spot of first arg as placeholder in stack so
5890                  * when callee pops stack everything works.
5891                  */
5892
5893                 start = code = mono_global_codeman_reserve (code_reserve);
5894
5895                 /* store delegate for access to method_ptr */
5896                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5897
5898                 /* move args up */
5899                 for (i = 0; i < param_count; ++i) {
5900                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5901                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5902                 }
5903
5904                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5905
5906                 g_assert ((code - start) < code_reserve);
5907         }
5908
5909         if (has_target) {
5910                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5911         } else {
5912                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5913                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5914                 g_free (name);
5915         }
5916
5917         if (mono_jit_map_is_enabled ()) {
5918                 char *buff;
5919                 if (has_target)
5920                         buff = (char*)"delegate_invoke_has_target";
5921                 else
5922                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5923                 mono_emit_jit_tramp (start, code - start, buff);
5924                 if (!has_target)
5925                         g_free (buff);
5926         }
5927         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5928
5929         return start;
5930 }
5931
5932 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5933
5934 static gpointer
5935 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
5936 {
5937         guint8 *code, *start;
5938         int size = 24;
5939         char *tramp_name;
5940         GSList *unwind_ops;
5941
5942         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
5943                 return NULL;
5944
5945         /*
5946          * The stack contains:
5947          * <delegate>
5948          * <return addr>
5949          */
5950         start = code = mono_global_codeman_reserve (size);
5951
5952         unwind_ops = mono_arch_get_cie_program ();
5953
5954         /* Replace the this argument with the target */
5955         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5956         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5957         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5958
5959         if (load_imt_reg) {
5960                 /* Load the IMT reg */
5961                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
5962         }
5963
5964         /* Load the vtable */
5965         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
5966         x86_jump_membase (code, X86_EAX, offset);
5967         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5968
5969         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
5970         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
5971         g_free (tramp_name);
5972
5973
5974         return start;
5975 }
5976
5977 GSList*
5978 mono_arch_get_delegate_invoke_impls (void)
5979 {
5980         GSList *res = NULL;
5981         MonoTrampInfo *info;
5982         int i;
5983
5984         get_delegate_invoke_impl (&info, TRUE, 0);
5985         res = g_slist_prepend (res, info);
5986
5987         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
5988                 get_delegate_invoke_impl (&info, FALSE, i);
5989                 res = g_slist_prepend (res, info);
5990         }
5991
5992         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
5993                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
5994                 res = g_slist_prepend (res, info);
5995
5996                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
5997                 res = g_slist_prepend (res, info);
5998         }
5999
6000         return res;
6001 }
6002
6003 gpointer
6004 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6005 {
6006         guint8 *code, *start;
6007
6008         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6009                 return NULL;
6010
6011         /* FIXME: Support more cases */
6012         if (MONO_TYPE_ISSTRUCT (sig->ret))
6013                 return NULL;
6014
6015         /*
6016          * The stack contains:
6017          * <delegate>
6018          * <return addr>
6019          */
6020
6021         if (has_target) {
6022                 static guint8* cached = NULL;
6023                 if (cached)
6024                         return cached;
6025
6026                 if (mono_aot_only) {
6027                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6028                 } else {
6029                         MonoTrampInfo *info;
6030                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6031                         mono_tramp_info_register (info, NULL);
6032                 }
6033
6034                 mono_memory_barrier ();
6035
6036                 cached = start;
6037         } else {
6038                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6039                 int i = 0;
6040
6041                 for (i = 0; i < sig->param_count; ++i)
6042                         if (!mono_is_regsize_var (sig->params [i]))
6043                                 return NULL;
6044
6045                 code = cache [sig->param_count];
6046                 if (code)
6047                         return code;
6048
6049                 if (mono_aot_only) {
6050                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6051                         start = mono_aot_get_trampoline (name);
6052                         g_free (name);
6053                 } else {
6054                         MonoTrampInfo *info;
6055                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6056                         mono_tramp_info_register (info, NULL);
6057                 }
6058
6059                 mono_memory_barrier ();
6060
6061                 cache [sig->param_count] = start;
6062         }
6063
6064         return start;
6065 }
6066
6067 gpointer
6068 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6069 {
6070         MonoTrampInfo *info;
6071         gpointer code;
6072
6073         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6074         if (code)
6075                 mono_tramp_info_register (info, NULL);
6076         return code;
6077 }
6078
6079 mgreg_t
6080 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6081 {
6082         switch (reg) {
6083         case X86_EAX: return ctx->eax;
6084         case X86_EBX: return ctx->ebx;
6085         case X86_ECX: return ctx->ecx;
6086         case X86_EDX: return ctx->edx;
6087         case X86_ESP: return ctx->esp;
6088         case X86_EBP: return ctx->ebp;
6089         case X86_ESI: return ctx->esi;
6090         case X86_EDI: return ctx->edi;
6091         default:
6092                 g_assert_not_reached ();
6093                 return 0;
6094         }
6095 }
6096
6097 void
6098 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6099 {
6100         switch (reg) {
6101         case X86_EAX:
6102                 ctx->eax = val;
6103                 break;
6104         case X86_EBX:
6105                 ctx->ebx = val;
6106                 break;
6107         case X86_ECX:
6108                 ctx->ecx = val;
6109                 break;
6110         case X86_EDX:
6111                 ctx->edx = val;
6112                 break;
6113         case X86_ESP:
6114                 ctx->esp = val;
6115                 break;
6116         case X86_EBP:
6117                 ctx->ebp = val;
6118                 break;
6119         case X86_ESI:
6120                 ctx->esi = val;
6121                 break;
6122         case X86_EDI:
6123                 ctx->edi = val;
6124                 break;
6125         default:
6126                 g_assert_not_reached ();
6127         }
6128 }
6129
6130 #ifdef MONO_ARCH_SIMD_INTRINSICS
6131
6132 static MonoInst*
6133 get_float_to_x_spill_area (MonoCompile *cfg)
6134 {
6135         if (!cfg->fconv_to_r8_x_var) {
6136                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6137                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6138         }
6139         return cfg->fconv_to_r8_x_var;
6140 }
6141
6142 /*
6143  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6144  */
6145 void
6146 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6147 {
6148         MonoInst *fconv;
6149         int dreg, src_opcode;
6150
6151         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6152                 return;
6153
6154         switch (src_opcode = ins->opcode) {
6155         case OP_FCONV_TO_I1:
6156         case OP_FCONV_TO_U1:
6157         case OP_FCONV_TO_I2:
6158         case OP_FCONV_TO_U2:
6159         case OP_FCONV_TO_I4:
6160         case OP_FCONV_TO_I:
6161                 break;
6162         default:
6163                 return;
6164         }
6165
6166         /* dreg is the IREG and sreg1 is the FREG */
6167         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6168         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6169         fconv->sreg1 = ins->sreg1;
6170         fconv->dreg = mono_alloc_ireg (cfg);
6171         fconv->type = STACK_VTYPE;
6172         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6173
6174         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6175
6176         dreg = ins->dreg;
6177         NULLIFY_INS (ins);
6178         ins->opcode = OP_XCONV_R8_TO_I4;
6179
6180         ins->klass = mono_defaults.int32_class;
6181         ins->sreg1 = fconv->dreg;
6182         ins->dreg = dreg;
6183         ins->type = STACK_I4;
6184         ins->backend.source_opcode = src_opcode;
6185 }
6186
6187 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6188
6189 void
6190 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6191 {
6192         MonoInst *ins;
6193         int vreg;
6194
6195         if (long_ins->opcode == OP_LNEG) {
6196                 ins = long_ins;
6197                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6198                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6199                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6200                 NULLIFY_INS (ins);
6201                 return;
6202         }
6203
6204 #ifdef MONO_ARCH_SIMD_INTRINSICS
6205
6206         if (!(cfg->opt & MONO_OPT_SIMD))
6207                 return;
6208
6209         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6210         switch (long_ins->opcode) {
6211         case OP_EXTRACT_I8:
6212                 vreg = long_ins->sreg1;
6213
6214                 if (long_ins->inst_c0) {
6215                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6216                         ins->klass = long_ins->klass;
6217                         ins->sreg1 = long_ins->sreg1;
6218                         ins->inst_c0 = 2;
6219                         ins->type = STACK_VTYPE;
6220                         ins->dreg = vreg = alloc_ireg (cfg);
6221                         MONO_ADD_INS (cfg->cbb, ins);
6222                 }
6223
6224                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6225                 ins->klass = mono_defaults.int32_class;
6226                 ins->sreg1 = vreg;
6227                 ins->type = STACK_I4;
6228                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6229                 MONO_ADD_INS (cfg->cbb, ins);
6230
6231                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6232                 ins->klass = long_ins->klass;
6233                 ins->sreg1 = long_ins->sreg1;
6234                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6235                 ins->type = STACK_VTYPE;
6236                 ins->dreg = vreg = alloc_ireg (cfg);
6237                 MONO_ADD_INS (cfg->cbb, ins);
6238
6239                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6240                 ins->klass = mono_defaults.int32_class;
6241                 ins->sreg1 = vreg;
6242                 ins->type = STACK_I4;
6243                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6244                 MONO_ADD_INS (cfg->cbb, ins);
6245
6246                 long_ins->opcode = OP_NOP;
6247                 break;
6248         case OP_INSERTX_I8_SLOW:
6249                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6250                 ins->dreg = long_ins->dreg;
6251                 ins->sreg1 = long_ins->dreg;
6252                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6253                 ins->inst_c0 = long_ins->inst_c0 * 2;
6254                 MONO_ADD_INS (cfg->cbb, ins);
6255
6256                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6257                 ins->dreg = long_ins->dreg;
6258                 ins->sreg1 = long_ins->dreg;
6259                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6260                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6261                 MONO_ADD_INS (cfg->cbb, ins);
6262
6263                 long_ins->opcode = OP_NOP;
6264                 break;
6265         case OP_EXPAND_I8:
6266                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6267                 ins->dreg = long_ins->dreg;
6268                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6269                 ins->klass = long_ins->klass;
6270                 ins->type = STACK_VTYPE;
6271                 MONO_ADD_INS (cfg->cbb, ins);
6272
6273                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6274                 ins->dreg = long_ins->dreg;
6275                 ins->sreg1 = long_ins->dreg;
6276                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6277                 ins->inst_c0 = 1;
6278                 ins->klass = long_ins->klass;
6279                 ins->type = STACK_VTYPE;
6280                 MONO_ADD_INS (cfg->cbb, ins);
6281
6282                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6283                 ins->dreg = long_ins->dreg;
6284                 ins->sreg1 = long_ins->dreg;;
6285                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6286                 ins->klass = long_ins->klass;
6287                 ins->type = STACK_VTYPE;
6288                 MONO_ADD_INS (cfg->cbb, ins);
6289
6290                 long_ins->opcode = OP_NOP;
6291                 break;
6292         }
6293 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6294 }
6295
6296 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6297 gpointer
6298 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6299 {
6300         int offset;
6301         gpointer *sp, old_value;
6302         char *bp;
6303
6304         offset = clause->exvar_offset;
6305
6306         /*Load the spvar*/
6307         bp = MONO_CONTEXT_GET_BP (ctx);
6308         sp = *(gpointer*)(bp + offset);
6309
6310         old_value = *sp;
6311         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6312                 return old_value;
6313
6314         *sp = new_value;
6315
6316         return old_value;
6317 }
6318
6319 /*
6320  * mono_aot_emit_load_got_addr:
6321  *
6322  *   Emit code to load the got address.
6323  * On x86, the result is placed into EBX.
6324  */
6325 guint8*
6326 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6327 {
6328         x86_call_imm (code, 0);
6329         /*
6330          * The patch needs to point to the pop, since the GOT offset needs
6331          * to be added to that address.
6332          */
6333         if (cfg)
6334                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6335         else
6336                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6337         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6338         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6339
6340         return code;
6341 }
6342
6343 static guint8*
6344 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6345 {
6346         if (cfg)
6347                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6348         else
6349                 g_assert_not_reached ();
6350         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6351         return code;
6352 }
6353
6354 /*
6355  * mono_arch_emit_load_aotconst:
6356  *
6357  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6358  * TARGET from the mscorlib GOT in full-aot code.
6359  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6360  * EAX.
6361  */
6362 guint8*
6363 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6364 {
6365         /* Load the mscorlib got address */
6366         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6367         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6368         /* arch_emit_got_access () patches this */
6369         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6370
6371         return code;
6372 }
6373
6374 /* Can't put this into mini-x86.h */
6375 gpointer
6376 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6377
6378 GSList *
6379 mono_arch_get_trampolines (gboolean aot)
6380 {
6381         MonoTrampInfo *info;
6382         GSList *tramps = NULL;
6383
6384         mono_x86_get_signal_exception_trampoline (&info, aot);
6385
6386         tramps = g_slist_append (tramps, info);
6387
6388         return tramps;
6389 }
6390
6391 /* Soft Debug support */
6392 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6393
6394 /*
6395  * mono_arch_set_breakpoint:
6396  *
6397  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6398  * The location should contain code emitted by OP_SEQ_POINT.
6399  */
6400 void
6401 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6402 {
6403         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6404
6405         g_assert (code [0] == 0x90);
6406         x86_call_membase (code, X86_ECX, 0);
6407 }
6408
6409 /*
6410  * mono_arch_clear_breakpoint:
6411  *
6412  *   Clear the breakpoint at IP.
6413  */
6414 void
6415 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6416 {
6417         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6418         int i;
6419
6420         for (i = 0; i < 2; ++i)
6421                 x86_nop (code);
6422 }
6423
6424 /*
6425  * mono_arch_start_single_stepping:
6426  *
6427  *   Start single stepping.
6428  */
6429 void
6430 mono_arch_start_single_stepping (void)
6431 {
6432         ss_trampoline = mini_get_single_step_trampoline ();
6433 }
6434
6435 /*
6436  * mono_arch_stop_single_stepping:
6437  *
6438  *   Stop single stepping.
6439  */
6440 void
6441 mono_arch_stop_single_stepping (void)
6442 {
6443         ss_trampoline = NULL;
6444 }
6445
6446 /*
6447  * mono_arch_is_single_step_event:
6448  *
6449  *   Return whenever the machine state in SIGCTX corresponds to a single
6450  * step event.
6451  */
6452 gboolean
6453 mono_arch_is_single_step_event (void *info, void *sigctx)
6454 {
6455         /* We use soft breakpoints */
6456         return FALSE;
6457 }
6458
6459 gboolean
6460 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6461 {
6462         /* We use soft breakpoints */
6463         return FALSE;
6464 }
6465
6466 #define BREAKPOINT_SIZE 2
6467
6468 /*
6469  * mono_arch_skip_breakpoint:
6470  *
6471  *   See mini-amd64.c for docs.
6472  */
6473 void
6474 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6475 {
6476         g_assert_not_reached ();
6477 }
6478
6479 /*
6480  * mono_arch_skip_single_step:
6481  *
6482  *   See mini-amd64.c for docs.
6483  */
6484 void
6485 mono_arch_skip_single_step (MonoContext *ctx)
6486 {
6487         g_assert_not_reached ();
6488 }
6489
6490 /*
6491  * mono_arch_get_seq_point_info:
6492  *
6493  *   See mini-amd64.c for docs.
6494  */
6495 gpointer
6496 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6497 {
6498         NOT_IMPLEMENTED;
6499         return NULL;
6500 }
6501
6502 void
6503 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6504 {
6505         ext->lmf.previous_lmf = (gsize)prev_lmf;
6506         /* Mark that this is a MonoLMFExt */
6507         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6508         ext->lmf.ebp = (gssize)ext;
6509 }
6510
6511 #endif
6512
6513 gboolean
6514 mono_arch_opcode_supported (int opcode)
6515 {
6516         switch (opcode) {
6517         case OP_ATOMIC_ADD_I4:
6518         case OP_ATOMIC_EXCHANGE_I4:
6519         case OP_ATOMIC_CAS_I4:
6520         case OP_ATOMIC_LOAD_I1:
6521         case OP_ATOMIC_LOAD_I2:
6522         case OP_ATOMIC_LOAD_I4:
6523         case OP_ATOMIC_LOAD_U1:
6524         case OP_ATOMIC_LOAD_U2:
6525         case OP_ATOMIC_LOAD_U4:
6526         case OP_ATOMIC_LOAD_R4:
6527         case OP_ATOMIC_LOAD_R8:
6528         case OP_ATOMIC_STORE_I1:
6529         case OP_ATOMIC_STORE_I2:
6530         case OP_ATOMIC_STORE_I4:
6531         case OP_ATOMIC_STORE_U1:
6532         case OP_ATOMIC_STORE_U2:
6533         case OP_ATOMIC_STORE_U4:
6534         case OP_ATOMIC_STORE_R4:
6535         case OP_ATOMIC_STORE_R8:
6536                 return TRUE;
6537         default:
6538                 return FALSE;
6539         }
6540 }
6541
6542 CallInfo*
6543 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6544 {
6545         return get_call_info (mp, sig);
6546 }