mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16 #include <math.h>
  17 #ifdef HAVE_UNISTD_H
  18 #include <unistd.h>
  19 #endif
  20
  21 #include <mono/metadata/abi-details.h>
  22 #include <mono/metadata/appdomain.h>
  23 #include <mono/metadata/debug-helpers.h>
  24 #include <mono/metadata/threads.h>
  25 #include <mono/metadata/profiler-private.h>
  26 #include <mono/metadata/mono-debug.h>
  27 #include <mono/metadata/gc-internals.h>
  28 #include <mono/utils/mono-math.h>
  29 #include <mono/utils/mono-counters.h>
  30 #include <mono/utils/mono-mmap.h>
  31 #include <mono/utils/mono-memory-model.h>
  32 #include <mono/utils/mono-hwcap-x86.h>
  33 #include <mono/utils/mono-threads.h>
  34
  35 #include "trace.h"
  36 #include "mini-x86.h"
  37 #include "cpu-x86.h"
  38 #include "ir-emit.h"
  39 #include "mini-gc.h"
  40
  41 #ifndef TARGET_WIN32
  42 #ifdef MONO_XEN_OPT
  43 static gboolean optimize_for_xen = TRUE;
  44 #else
  45 #define optimize_for_xen 0
  46 #endif
  47 #endif
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  58 static mono_mutex_t mini_arch_mutex;
  59
  60 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  61
  62 #define ARGS_OFFSET 8
  63
  64 #ifdef TARGET_WIN32
  65 /* Under windows, the default pinvoke calling convention is stdcall */
  66 #define CALLCONV_IS_STDCALL(sig) ((((sig)->call_convention) == MONO_CALL_STDCALL) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_DEFAULT) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  67 #else
  68 #define CALLCONV_IS_STDCALL(sig) (((sig)->call_convention) == MONO_CALL_STDCALL || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  69 #endif
  70
  71 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  72
  73 #define OP_SEQ_POINT_BP_OFFSET 7
  74
  75 static guint8*
  76 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  77
  78 const char*
  79 mono_arch_regname (int reg)
  80 {
  81         switch (reg) {
  82         case X86_EAX: return "%eax";
  83         case X86_EBX: return "%ebx";
  84         case X86_ECX: return "%ecx";
  85         case X86_EDX: return "%edx";
  86         case X86_ESP: return "%esp";
  87         case X86_EBP: return "%ebp";
  88         case X86_EDI: return "%edi";
  89         case X86_ESI: return "%esi";
  90         }
  91         return "unknown";
  92 }
  93
  94 const char*
  95 mono_arch_fregname (int reg)
  96 {
  97         switch (reg) {
  98         case 0:
  99                 return "%fr0";
 100         case 1:
 101                 return "%fr1";
 102         case 2:
 103                 return "%fr2";
 104         case 3:
 105                 return "%fr3";
 106         case 4:
 107                 return "%fr4";
 108         case 5:
 109                 return "%fr5";
 110         case 6:
 111                 return "%fr6";
 112         case 7:
 113                 return "%fr7";
 114         default:
 115                 return "unknown";
 116         }
 117 }
 118
 119 const char *
 120 mono_arch_xregname (int reg)
 121 {
 122         switch (reg) {
 123         case 0:
 124                 return "%xmm0";
 125         case 1:
 126                 return "%xmm1";
 127         case 2:
 128                 return "%xmm2";
 129         case 3:
 130                 return "%xmm3";
 131         case 4:
 132                 return "%xmm4";
 133         case 5:
 134                 return "%xmm5";
 135         case 6:
 136                 return "%xmm6";
 137         case 7:
 138                 return "%xmm7";
 139         default:
 140                 return "unknown";
 141         }
 142 }
 143
 144 void
 145 mono_x86_patch (unsigned char* code, gpointer target)
 146 {
 147         x86_patch (code, (unsigned char*)target);
 148 }
 149
 150 #define FLOAT_PARAM_REGS 0
 151
 152 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 153
 154 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 155 {
 156         if (!sig->pinvoke)
 157                 return NULL;
 158
 159         switch (sig->call_convention) {
 160         case MONO_CALL_THISCALL:
 161                  return thiscall_param_regs;
 162         default:
 163                  return NULL;
 164         }
 165 }
 166
 167 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 168 #define SMALL_STRUCTS_IN_REGS
 169 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 170 #endif
 171
 172 static void inline
 173 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 174 {
 175     ainfo->offset = *stack_size;
 176
 177     if (!param_regs || param_regs [*gr] == X86_NREG) {
 178                 ainfo->storage = ArgOnStack;
 179                 ainfo->nslots = 1;
 180                 (*stack_size) += sizeof (gpointer);
 181     }
 182     else {
 183                 ainfo->storage = ArgInIReg;
 184                 ainfo->reg = param_regs [*gr];
 185                 (*gr) ++;
 186     }
 187 }
 188
 189 static void inline
 190 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 191 {
 192         ainfo->offset = *stack_size;
 193
 194         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 195
 196         ainfo->storage = ArgOnStack;
 197         (*stack_size) += sizeof (gpointer) * 2;
 198         ainfo->nslots = 2;
 199 }
 200
 201 static void inline
 202 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 203 {
 204     ainfo->offset = *stack_size;
 205
 206     if (*gr >= FLOAT_PARAM_REGS) {
 207                 ainfo->storage = ArgOnStack;
 208                 (*stack_size) += is_double ? 8 : 4;
 209                 ainfo->nslots = is_double ? 2 : 1;
 210     }
 211     else {
 212                 /* A double register */
 213                 if (is_double)
 214                         ainfo->storage = ArgInDoubleSSEReg;
 215                 else
 216                         ainfo->storage = ArgInFloatSSEReg;
 217                 ainfo->reg = *gr;
 218                 (*gr) += 1;
 219     }
 220 }
 221
 222
 223 static void
 224 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 225                gboolean is_return,
 226                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 227 {
 228         guint32 size;
 229         MonoClass *klass;
 230
 231         klass = mono_class_from_mono_type (type);
 232         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 233
 234 #ifdef SMALL_STRUCTS_IN_REGS
 235         if (sig->pinvoke && is_return) {
 236                 MonoMarshalType *info;
 237
 238                 /*
 239                  * the exact rules are not very well documented, the code below seems to work with the
 240                  * code generated by gcc 3.3.3 -mno-cygwin.
 241                  */
 242                 info = mono_marshal_load_type_info (klass);
 243                 g_assert (info);
 244
 245                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 246
 247                 /* Special case structs with only a float member */
 248                 if (info->num_fields == 1) {
 249                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 250                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 251                                 ainfo->storage = ArgValuetypeInReg;
 252                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 253                                 return;
 254                         }
 255                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 256                                 ainfo->storage = ArgValuetypeInReg;
 257                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 258                                 return;
 259                         }
 260                 }
 261                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 262                         ainfo->storage = ArgValuetypeInReg;
 263                         ainfo->pair_storage [0] = ArgInIReg;
 264                         ainfo->pair_regs [0] = return_regs [0];
 265                         if (info->native_size > 4) {
 266                                 ainfo->pair_storage [1] = ArgInIReg;
 267                                 ainfo->pair_regs [1] = return_regs [1];
 268                         }
 269                         return;
 270                 }
 271         }
 272 #endif
 273
 274         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 275                 g_assert (size <= 4);
 276                 ainfo->storage = ArgValuetypeInReg;
 277                 ainfo->reg = param_regs [*gr];
 278                 (*gr)++;
 279                 return;
 280         }
 281
 282         ainfo->offset = *stack_size;
 283         ainfo->storage = ArgOnStack;
 284         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 285         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 286 }
 287
 288 /*
 289  * get_call_info:
 290  *
 291  *  Obtain information about a call according to the calling convention.
 292  * For x86 ELF, see the "System V Application Binary Interface Intel386
 293  * Architecture Processor Supplment, Fourth Edition" document for more
 294  * information.
 295  * For x86 win32, see ???.
 296  */
 297 static CallInfo*
 298 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 299 {
 300         guint32 i, gr, fr, pstart;
 301         const guint32 *param_regs;
 302         MonoType *ret_type;
 303         int n = sig->hasthis + sig->param_count;
 304         guint32 stack_size = 0;
 305         gboolean is_pinvoke = sig->pinvoke;
 306
 307         gr = 0;
 308         fr = 0;
 309         cinfo->nargs = n;
 310
 311         param_regs = callconv_param_regs(sig);
 312
 313         /* return value */
 314         {
 315                 ret_type = mini_get_underlying_type (sig->ret);
 316                 switch (ret_type->type) {
 317                 case MONO_TYPE_I1:
 318                 case MONO_TYPE_U1:
 319                 case MONO_TYPE_I2:
 320                 case MONO_TYPE_U2:
 321                 case MONO_TYPE_I4:
 322                 case MONO_TYPE_U4:
 323                 case MONO_TYPE_I:
 324                 case MONO_TYPE_U:
 325                 case MONO_TYPE_PTR:
 326                 case MONO_TYPE_FNPTR:
 327                 case MONO_TYPE_CLASS:
 328                 case MONO_TYPE_OBJECT:
 329                 case MONO_TYPE_SZARRAY:
 330                 case MONO_TYPE_ARRAY:
 331                 case MONO_TYPE_STRING:
 332                         cinfo->ret.storage = ArgInIReg;
 333                         cinfo->ret.reg = X86_EAX;
 334                         break;
 335                 case MONO_TYPE_U8:
 336                 case MONO_TYPE_I8:
 337                         cinfo->ret.storage = ArgInIReg;
 338                         cinfo->ret.reg = X86_EAX;
 339                         cinfo->ret.is_pair = TRUE;
 340                         break;
 341                 case MONO_TYPE_R4:
 342                         cinfo->ret.storage = ArgOnFloatFpStack;
 343                         break;
 344                 case MONO_TYPE_R8:
 345                         cinfo->ret.storage = ArgOnDoubleFpStack;
 346                         break;
 347                 case MONO_TYPE_GENERICINST:
 348                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 349                                 cinfo->ret.storage = ArgInIReg;
 350                                 cinfo->ret.reg = X86_EAX;
 351                                 break;
 352                         }
 353                         if (mini_is_gsharedvt_type (ret_type)) {
 354                                 cinfo->ret.storage = ArgOnStack;
 355                                 cinfo->vtype_retaddr = TRUE;
 356                                 break;
 357                         }
 358                         /* Fall through */
 359                 case MONO_TYPE_VALUETYPE:
 360                 case MONO_TYPE_TYPEDBYREF: {
 361                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 362
 363                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 364                         if (cinfo->ret.storage == ArgOnStack) {
 365                                 cinfo->vtype_retaddr = TRUE;
 366                                 /* The caller passes the address where the value is stored */
 367                         }
 368                         break;
 369                 }
 370                 case MONO_TYPE_VAR:
 371                 case MONO_TYPE_MVAR:
 372                         g_assert (mini_is_gsharedvt_type (ret_type));
 373                         cinfo->ret.storage = ArgOnStack;
 374                         cinfo->vtype_retaddr = TRUE;
 375                         break;
 376                 case MONO_TYPE_VOID:
 377                         cinfo->ret.storage = ArgNone;
 378                         break;
 379                 default:
 380                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 381                 }
 382         }
 383
 384         pstart = 0;
 385         /*
 386          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 387          * the first argument, allowing 'this' to be always passed in the first arg reg.
 388          * Also do this if the first argument is a reference type, since virtual calls
 389          * are sometimes made using calli without sig->hasthis set, like in the delegate
 390          * invoke wrappers.
 391          */
 392         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 393                 if (sig->hasthis) {
 394                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 395                 } else {
 396                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 397                         pstart = 1;
 398                 }
 399                 cinfo->vret_arg_offset = stack_size;
 400                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 401                 cinfo->vret_arg_index = 1;
 402         } else {
 403                 /* this */
 404                 if (sig->hasthis)
 405                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 406
 407                 if (cinfo->vtype_retaddr)
 408                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 409         }
 410
 411         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 412                 fr = FLOAT_PARAM_REGS;
 413
 414                 /* Emit the signature cookie just before the implicit arguments */
 415                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 416         }
 417
 418         for (i = pstart; i < sig->param_count; ++i) {
 419                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 420                 MonoType *ptype;
 421
 422                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 423                         /* We allways pass the sig cookie on the stack for simplicity */
 424                         /*
 425                          * Prevent implicit arguments + the sig cookie from being passed
 426                          * in registers.
 427                          */
 428                         fr = FLOAT_PARAM_REGS;
 429
 430                         /* Emit the signature cookie just before the implicit arguments */
 431                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 432                 }
 433
 434                 if (sig->params [i]->byref) {
 435                         add_general (&gr, param_regs, &stack_size, ainfo);
 436                         continue;
 437                 }
 438                 ptype = mini_get_underlying_type (sig->params [i]);
 439                 switch (ptype->type) {
 440                 case MONO_TYPE_I1:
 441                 case MONO_TYPE_U1:
 442                         add_general (&gr, param_regs, &stack_size, ainfo);
 443                         break;
 444                 case MONO_TYPE_I2:
 445                 case MONO_TYPE_U2:
 446                         add_general (&gr, param_regs, &stack_size, ainfo);
 447                         break;
 448                 case MONO_TYPE_I4:
 449                 case MONO_TYPE_U4:
 450                         add_general (&gr, param_regs, &stack_size, ainfo);
 451                         break;
 452                 case MONO_TYPE_I:
 453                 case MONO_TYPE_U:
 454                 case MONO_TYPE_PTR:
 455                 case MONO_TYPE_FNPTR:
 456                 case MONO_TYPE_CLASS:
 457                 case MONO_TYPE_OBJECT:
 458                 case MONO_TYPE_STRING:
 459                 case MONO_TYPE_SZARRAY:
 460                 case MONO_TYPE_ARRAY:
 461                         add_general (&gr, param_regs, &stack_size, ainfo);
 462                         break;
 463                 case MONO_TYPE_GENERICINST:
 464                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 465                                 add_general (&gr, param_regs, &stack_size, ainfo);
 466                                 break;
 467                         }
 468                         if (mini_is_gsharedvt_type (ptype)) {
 469                                 /* gsharedvt arguments are passed by ref */
 470                                 add_general (&gr, param_regs, &stack_size, ainfo);
 471                                 g_assert (ainfo->storage == ArgOnStack);
 472                                 ainfo->storage = ArgGSharedVt;
 473                                 break;
 474                         }
 475                         /* Fall through */
 476                 case MONO_TYPE_VALUETYPE:
 477                 case MONO_TYPE_TYPEDBYREF:
 478                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 479                         break;
 480                 case MONO_TYPE_U8:
 481                 case MONO_TYPE_I8:
 482                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 483                         break;
 484                 case MONO_TYPE_R4:
 485                         add_float (&fr, &stack_size, ainfo, FALSE);
 486                         break;
 487                 case MONO_TYPE_R8:
 488                         add_float (&fr, &stack_size, ainfo, TRUE);
 489                         break;
 490                 case MONO_TYPE_VAR:
 491                 case MONO_TYPE_MVAR:
 492                         /* gsharedvt arguments are passed by ref */
 493                         g_assert (mini_is_gsharedvt_type (ptype));
 494                         add_general (&gr, param_regs, &stack_size, ainfo);
 495                         g_assert (ainfo->storage == ArgOnStack);
 496                         ainfo->storage = ArgGSharedVt;
 497                         break;
 498                 default:
 499                         g_error ("unexpected type 0x%x", ptype->type);
 500                         g_assert_not_reached ();
 501                 }
 502         }
 503
 504         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 505                 fr = FLOAT_PARAM_REGS;
 506
 507                 /* Emit the signature cookie just before the implicit arguments */
 508                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 509         }
 510
 511         if (cinfo->vtype_retaddr) {
 512                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 513                 cinfo->callee_stack_pop = 4;
 514         } else if (CALLCONV_IS_STDCALL (sig) && sig->pinvoke) {
 515                 /* Have to compensate for the stack space popped by the native callee */
 516                 cinfo->callee_stack_pop = stack_size;
 517         }
 518
 519         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 520                 cinfo->need_stack_align = TRUE;
 521                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 522                 stack_size += cinfo->stack_align_amount;
 523         }
 524
 525         cinfo->stack_usage = stack_size;
 526         cinfo->reg_usage = gr;
 527         cinfo->freg_usage = fr;
 528         return cinfo;
 529 }
 530
 531 static CallInfo*
 532 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 533 {
 534         int n = sig->hasthis + sig->param_count;
 535         CallInfo *cinfo;
 536
 537         if (mp)
 538                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 539         else
 540                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 541
 542         return get_call_info_internal (cinfo, sig);
 543 }
 544
 545 /*
 546  * mono_arch_get_argument_info:
 547  * @csig:  a method signature
 548  * @param_count: the number of parameters to consider
 549  * @arg_info: an array to store the result infos
 550  *
 551  * Gathers information on parameters such as size, alignment and
 552  * padding. arg_info should be large enought to hold param_count + 1 entries.
 553  *
 554  * Returns the size of the argument area on the stack.
 555  * This should be signal safe, since it is called from
 556  * mono_arch_unwind_frame ().
 557  * FIXME: The metadata calls might not be signal safe.
 558  */
 559 int
 560 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 561 {
 562         int len, k, args_size = 0;
 563         int size, pad;
 564         guint32 align;
 565         int offset = 8;
 566         CallInfo *cinfo;
 567
 568         /* Avoid g_malloc as it is not signal safe */
 569         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 570         cinfo = (CallInfo*)g_newa (guint8*, len);
 571         memset (cinfo, 0, len);
 572
 573         cinfo = get_call_info_internal (cinfo, csig);
 574
 575         arg_info [0].offset = offset;
 576
 577         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 578                 args_size += sizeof (gpointer);
 579                 offset += 4;
 580         }
 581
 582         if (csig->hasthis) {
 583                 args_size += sizeof (gpointer);
 584                 offset += 4;
 585         }
 586
 587         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 588                 /* Emitted after this */
 589                 args_size += sizeof (gpointer);
 590                 offset += 4;
 591         }
 592
 593         arg_info [0].size = args_size;
 594
 595         for (k = 0; k < param_count; k++) {
 596                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 597
 598                 /* ignore alignment for now */
 599                 align = 1;
 600
 601                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 602                 arg_info [k].pad = pad;
 603                 args_size += size;
 604                 arg_info [k + 1].pad = 0;
 605                 arg_info [k + 1].size = size;
 606                 offset += pad;
 607                 arg_info [k + 1].offset = offset;
 608                 offset += size;
 609
 610                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 611                         /* Emitted after the first arg */
 612                         args_size += sizeof (gpointer);
 613                         offset += 4;
 614                 }
 615         }
 616
 617         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 618                 align = MONO_ARCH_FRAME_ALIGNMENT;
 619         else
 620                 align = 4;
 621         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 622         arg_info [k].pad = pad;
 623
 624         return args_size;
 625 }
 626
 627 gboolean
 628 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 629 {
 630         MonoType *callee_ret;
 631         CallInfo *c1, *c2;
 632         gboolean res;
 633
 634         if (cfg->compile_aot && !cfg->full_aot)
 635                 /* OP_TAILCALL doesn't work with AOT */
 636                 return FALSE;
 637
 638         c1 = get_call_info (NULL, caller_sig);
 639         c2 = get_call_info (NULL, callee_sig);
 640         /*
 641          * Tail calls with more callee stack usage than the caller cannot be supported, since
 642          * the extra stack space would be left on the stack after the tail call.
 643          */
 644         res = c1->stack_usage >= c2->stack_usage;
 645         callee_ret = mini_get_underlying_type (callee_sig->ret);
 646         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 647                 /* An address on the callee's stack is passed as the first argument */
 648                 res = FALSE;
 649
 650         g_free (c1);
 651         g_free (c2);
 652
 653         return res;
 654 }
 655
 656 /*
 657  * Initialize the cpu to execute managed code.
 658  */
 659 void
 660 mono_arch_cpu_init (void)
 661 {
 662         /* spec compliance requires running with double precision */
 663 #ifndef _MSC_VER
 664         guint16 fpcw;
 665
 666         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 667         fpcw &= ~X86_FPCW_PRECC_MASK;
 668         fpcw |= X86_FPCW_PREC_DOUBLE;
 669         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 670         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 671 #else
 672         _control87 (_PC_53, MCW_PC);
 673 #endif
 674 }
 675
 676 /*
 677  * Initialize architecture specific code.
 678  */
 679 void
 680 mono_arch_init (void)
 681 {
 682         mono_os_mutex_init_recursive (&mini_arch_mutex);
 683
 684         if (!mono_aot_only)
 685                 bp_trampoline = mini_get_breakpoint_trampoline ();
 686
 687         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 688         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 689 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 690         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 691 #endif
 692 }
 693
 694 /*
 695  * Cleanup architecture specific code.
 696  */
 697 void
 698 mono_arch_cleanup (void)
 699 {
 700         mono_os_mutex_destroy (&mini_arch_mutex);
 701 }
 702
 703 /*
 704  * This function returns the optimizations supported on this cpu.
 705  */
 706 guint32
 707 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 708 {
 709         guint32 opts = 0;
 710
 711         *exclude_mask = 0;
 712
 713         if (mono_hwcap_x86_has_cmov) {
 714                 opts |= MONO_OPT_CMOV;
 715
 716                 if (mono_hwcap_x86_has_fcmov)
 717                         opts |= MONO_OPT_FCMOV;
 718                 else
 719                         *exclude_mask |= MONO_OPT_FCMOV;
 720         } else {
 721                 *exclude_mask |= MONO_OPT_CMOV;
 722         }
 723
 724         if (mono_hwcap_x86_has_sse2)
 725                 opts |= MONO_OPT_SSE2;
 726         else
 727                 *exclude_mask |= MONO_OPT_SSE2;
 728
 729 #ifdef MONO_ARCH_SIMD_INTRINSICS
 730                 /*SIMD intrinsics require at least SSE2.*/
 731                 if (!mono_hwcap_x86_has_sse2)
 732                         *exclude_mask |= MONO_OPT_SIMD;
 733 #endif
 734
 735         return opts;
 736 }
 737
 738 /*
 739  * This function test for all SSE functions supported.
 740  *
 741  * Returns a bitmask corresponding to all supported versions.
 742  *
 743  */
 744 guint32
 745 mono_arch_cpu_enumerate_simd_versions (void)
 746 {
 747         guint32 sse_opts = 0;
 748
 749         if (mono_hwcap_x86_has_sse1)
 750                 sse_opts |= SIMD_VERSION_SSE1;
 751
 752         if (mono_hwcap_x86_has_sse2)
 753                 sse_opts |= SIMD_VERSION_SSE2;
 754
 755         if (mono_hwcap_x86_has_sse3)
 756                 sse_opts |= SIMD_VERSION_SSE3;
 757
 758         if (mono_hwcap_x86_has_ssse3)
 759                 sse_opts |= SIMD_VERSION_SSSE3;
 760
 761         if (mono_hwcap_x86_has_sse41)
 762                 sse_opts |= SIMD_VERSION_SSE41;
 763
 764         if (mono_hwcap_x86_has_sse42)
 765                 sse_opts |= SIMD_VERSION_SSE42;
 766
 767         if (mono_hwcap_x86_has_sse4a)
 768                 sse_opts |= SIMD_VERSION_SSE4a;
 769
 770         return sse_opts;
 771 }
 772
 773 /*
 774  * Determine whenever the trap whose info is in SIGINFO is caused by
 775  * integer overflow.
 776  */
 777 gboolean
 778 mono_arch_is_int_overflow (void *sigctx, void *info)
 779 {
 780         MonoContext ctx;
 781         guint8* ip;
 782
 783         mono_sigctx_to_monoctx (sigctx, &ctx);
 784
 785         ip = (guint8*)ctx.eip;
 786
 787         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 788                 gint32 reg;
 789
 790                 /* idiv REG */
 791                 switch (x86_modrm_rm (ip [1])) {
 792                 case X86_EAX:
 793                         reg = ctx.eax;
 794                         break;
 795                 case X86_ECX:
 796                         reg = ctx.ecx;
 797                         break;
 798                 case X86_EDX:
 799                         reg = ctx.edx;
 800                         break;
 801                 case X86_EBX:
 802                         reg = ctx.ebx;
 803                         break;
 804                 case X86_ESI:
 805                         reg = ctx.esi;
 806                         break;
 807                 case X86_EDI:
 808                         reg = ctx.edi;
 809                         break;
 810                 default:
 811                         g_assert_not_reached ();
 812                         reg = -1;
 813                 }
 814
 815                 if (reg == -1)
 816                         return TRUE;
 817         }
 818
 819         return FALSE;
 820 }
 821
 822 GList *
 823 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 824 {
 825         GList *vars = NULL;
 826         int i;
 827
 828         for (i = 0; i < cfg->num_varinfo; i++) {
 829                 MonoInst *ins = cfg->varinfo [i];
 830                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 831
 832                 /* unused vars */
 833                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 834                         continue;
 835
 836                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 837                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 838                         continue;
 839
 840                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 841                  * 8bit quantities in caller saved registers on x86 */
 842                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 843                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 844                         g_assert (i == vmv->idx);
 845                         vars = g_list_prepend (vars, vmv);
 846                 }
 847         }
 848
 849         vars = mono_varlist_sort (cfg, vars, 0);
 850
 851         return vars;
 852 }
 853
 854 GList *
 855 mono_arch_get_global_int_regs (MonoCompile *cfg)
 856 {
 857         GList *regs = NULL;
 858
 859         /* we can use 3 registers for global allocation */
 860         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 861         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 862         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 863
 864         return regs;
 865 }
 866
 867 /*
 868  * mono_arch_regalloc_cost:
 869  *
 870  *  Return the cost, in number of memory references, of the action of
 871  * allocating the variable VMV into a register during global register
 872  * allocation.
 873  */
 874 guint32
 875 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 876 {
 877         MonoInst *ins = cfg->varinfo [vmv->idx];
 878
 879         if (cfg->method->save_lmf)
 880                 /* The register is already saved */
 881                 return (ins->opcode == OP_ARG) ? 1 : 0;
 882         else
 883                 /* push+pop+possible load if it is an argument */
 884                 return (ins->opcode == OP_ARG) ? 3 : 2;
 885 }
 886
 887 static void
 888 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 889 {
 890         static int inited = FALSE;
 891         static int count = 0;
 892
 893         if (cfg->arch.need_stack_frame_inited) {
 894                 g_assert (cfg->arch.need_stack_frame == flag);
 895                 return;
 896         }
 897
 898         cfg->arch.need_stack_frame = flag;
 899         cfg->arch.need_stack_frame_inited = TRUE;
 900
 901         if (flag)
 902                 return;
 903
 904         if (!inited) {
 905                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 906                 inited = TRUE;
 907         }
 908         ++count;
 909
 910         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 911 }
 912
 913 static gboolean
 914 needs_stack_frame (MonoCompile *cfg)
 915 {
 916         MonoMethodSignature *sig;
 917         MonoMethodHeader *header;
 918         gboolean result = FALSE;
 919
 920 #if defined(__APPLE__)
 921         /*OSX requires stack frame code to have the correct alignment. */
 922         return TRUE;
 923 #endif
 924
 925         if (cfg->arch.need_stack_frame_inited)
 926                 return cfg->arch.need_stack_frame;
 927
 928         header = cfg->header;
 929         sig = mono_method_signature (cfg->method);
 930
 931         if (cfg->disable_omit_fp)
 932                 result = TRUE;
 933         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 934                 result = TRUE;
 935         else if (cfg->method->save_lmf)
 936                 result = TRUE;
 937         else if (cfg->stack_offset)
 938                 result = TRUE;
 939         else if (cfg->param_area)
 940                 result = TRUE;
 941         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 942                 result = TRUE;
 943         else if (header->num_clauses)
 944                 result = TRUE;
 945         else if (sig->param_count + sig->hasthis)
 946                 result = TRUE;
 947         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 948                 result = TRUE;
 949         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 950                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 951                 result = TRUE;
 952
 953         set_needs_stack_frame (cfg, result);
 954
 955         return cfg->arch.need_stack_frame;
 956 }
 957
 958 /*
 959  * Set var information according to the calling convention. X86 version.
 960  * The locals var stuff should most likely be split in another method.
 961  */
 962 void
 963 mono_arch_allocate_vars (MonoCompile *cfg)
 964 {
 965         MonoMethodSignature *sig;
 966         MonoMethodHeader *header;
 967         MonoInst *inst;
 968         guint32 locals_stack_size, locals_stack_align;
 969         int i, offset;
 970         gint32 *offsets;
 971         CallInfo *cinfo;
 972
 973         header = cfg->header;
 974         sig = mono_method_signature (cfg->method);
 975
 976         if (!cfg->arch.cinfo)
 977                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
 978         cinfo = (CallInfo *)cfg->arch.cinfo;
 979
 980         cfg->frame_reg = X86_EBP;
 981         offset = 0;
 982
 983         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
 984                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
 985                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
 986         }
 987
 988         /* Reserve space to save LMF and caller saved registers */
 989
 990         if (cfg->method->save_lmf) {
 991                 /* The LMF var is allocated normally */
 992         } else {
 993                 if (cfg->used_int_regs & (1 << X86_EBX)) {
 994                         offset += 4;
 995                 }
 996
 997                 if (cfg->used_int_regs & (1 << X86_EDI)) {
 998                         offset += 4;
 999                 }
1000
1001                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1002                         offset += 4;
1003                 }
1004         }
1005
1006         switch (cinfo->ret.storage) {
1007         case ArgValuetypeInReg:
1008                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1009                 offset += 8;
1010                 cfg->ret->opcode = OP_REGOFFSET;
1011                 cfg->ret->inst_basereg = X86_EBP;
1012                 cfg->ret->inst_offset = - offset;
1013                 break;
1014         default:
1015                 break;
1016         }
1017
1018         /* Allocate locals */
1019         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1020         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1021                 char *mname = mono_method_full_name (cfg->method, TRUE);
1022                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1023                 g_free (mname);
1024                 return;
1025         }
1026         if (locals_stack_align) {
1027                 int prev_offset = offset;
1028
1029                 offset += (locals_stack_align - 1);
1030                 offset &= ~(locals_stack_align - 1);
1031
1032                 while (prev_offset < offset) {
1033                         prev_offset += 4;
1034                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1035                 }
1036         }
1037         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1038         cfg->locals_max_stack_offset = - offset;
1039         /*
1040          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1041          * have locals larger than 8 bytes we need to make sure that
1042          * they have the appropriate offset.
1043          */
1044         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1045                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1046         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1047                 if (offsets [i] != -1) {
1048                         MonoInst *inst = cfg->varinfo [i];
1049                         inst->opcode = OP_REGOFFSET;
1050                         inst->inst_basereg = X86_EBP;
1051                         inst->inst_offset = - (offset + offsets [i]);
1052                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1053                 }
1054         }
1055         offset += locals_stack_size;
1056
1057
1058         /*
1059          * Allocate arguments+return value
1060          */
1061
1062         switch (cinfo->ret.storage) {
1063         case ArgOnStack:
1064                 if (cfg->vret_addr) {
1065                         /*
1066                          * In the new IR, the cfg->vret_addr variable represents the
1067                          * vtype return value.
1068                          */
1069                         cfg->vret_addr->opcode = OP_REGOFFSET;
1070                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1071                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1072                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1073                                 printf ("vret_addr =");
1074                                 mono_print_ins (cfg->vret_addr);
1075                         }
1076                 } else {
1077                         cfg->ret->opcode = OP_REGOFFSET;
1078                         cfg->ret->inst_basereg = X86_EBP;
1079                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1080                 }
1081                 break;
1082         case ArgValuetypeInReg:
1083                 break;
1084         case ArgInIReg:
1085                 cfg->ret->opcode = OP_REGVAR;
1086                 cfg->ret->inst_c0 = cinfo->ret.reg;
1087                 cfg->ret->dreg = cinfo->ret.reg;
1088                 break;
1089         case ArgNone:
1090         case ArgOnFloatFpStack:
1091         case ArgOnDoubleFpStack:
1092                 break;
1093         default:
1094                 g_assert_not_reached ();
1095         }
1096
1097         if (sig->call_convention == MONO_CALL_VARARG) {
1098                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1099                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1100         }
1101
1102         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1103                 ArgInfo *ainfo = &cinfo->args [i];
1104                 inst = cfg->args [i];
1105                 if (inst->opcode != OP_REGVAR) {
1106                         inst->opcode = OP_REGOFFSET;
1107                         inst->inst_basereg = X86_EBP;
1108                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1109                 }
1110         }
1111
1112         cfg->stack_offset = offset;
1113 }
1114
1115 void
1116 mono_arch_create_vars (MonoCompile *cfg)
1117 {
1118         MonoType *sig_ret;
1119         MonoMethodSignature *sig;
1120         CallInfo *cinfo;
1121
1122         sig = mono_method_signature (cfg->method);
1123
1124         if (!cfg->arch.cinfo)
1125                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1126         cinfo = (CallInfo *)cfg->arch.cinfo;
1127
1128         sig_ret = mini_get_underlying_type (sig->ret);
1129
1130         if (cinfo->ret.storage == ArgValuetypeInReg)
1131                 cfg->ret_var_is_local = TRUE;
1132         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1133                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1134         }
1135
1136         if (cfg->gen_sdb_seq_points) {
1137                 MonoInst *ins;
1138
1139                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1140                 ins->flags |= MONO_INST_VOLATILE;
1141                 cfg->arch.ss_tramp_var = ins;
1142
1143                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1144                 ins->flags |= MONO_INST_VOLATILE;
1145                 cfg->arch.bp_tramp_var = ins;
1146         }
1147
1148         if (cfg->method->save_lmf) {
1149                 cfg->create_lmf_var = TRUE;
1150                 cfg->lmf_ir = TRUE;
1151 #ifndef HOST_WIN32
1152                 cfg->lmf_ir_mono_lmf = TRUE;
1153 #endif
1154         }
1155
1156         cfg->arch_eh_jit_info = 1;
1157 }
1158
1159 /*
1160  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1161  * so we try to do it just once when we have multiple fp arguments in a row.
1162  * We don't use this mechanism generally because for int arguments the generated code
1163  * is slightly bigger and new generation cpus optimize away the dependency chains
1164  * created by push instructions on the esp value.
1165  * fp_arg_setup is the first argument in the execution sequence where the esp register
1166  * is modified.
1167  */
1168 static G_GNUC_UNUSED int
1169 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1170 {
1171         int fp_space = 0;
1172         MonoType *t;
1173
1174         for (; start_arg < sig->param_count; ++start_arg) {
1175                 t = mini_get_underlying_type (sig->params [start_arg]);
1176                 if (!t->byref && t->type == MONO_TYPE_R8) {
1177                         fp_space += sizeof (double);
1178                         *fp_arg_setup = start_arg;
1179                 } else {
1180                         break;
1181                 }
1182         }
1183         return fp_space;
1184 }
1185
1186 static void
1187 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1188 {
1189         MonoMethodSignature *tmp_sig;
1190         int sig_reg;
1191
1192         /*
1193          * mono_ArgIterator_Setup assumes the signature cookie is
1194          * passed first and all the arguments which were before it are
1195          * passed on the stack after the signature. So compensate by
1196          * passing a different signature.
1197          */
1198         tmp_sig = mono_metadata_signature_dup (call->signature);
1199         tmp_sig->param_count -= call->signature->sentinelpos;
1200         tmp_sig->sentinelpos = 0;
1201         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1202
1203         if (cfg->compile_aot) {
1204                 sig_reg = mono_alloc_ireg (cfg);
1205                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1206                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1207         } else {
1208                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1209         }
1210 }
1211
1212 #ifdef ENABLE_LLVM
1213 LLVMCallInfo*
1214 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1215 {
1216         int i, n;
1217         CallInfo *cinfo;
1218         ArgInfo *ainfo;
1219         LLVMCallInfo *linfo;
1220         MonoType *t, *sig_ret;
1221
1222         n = sig->param_count + sig->hasthis;
1223
1224         cinfo = get_call_info (cfg->mempool, sig);
1225         sig_ret = sig->ret;
1226
1227         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1228
1229         /*
1230          * LLVM always uses the native ABI while we use our own ABI, the
1231          * only difference is the handling of vtypes:
1232          * - we only pass/receive them in registers in some cases, and only
1233          *   in 1 or 2 integer registers.
1234          */
1235         if (cinfo->ret.storage == ArgValuetypeInReg) {
1236                 if (sig->pinvoke) {
1237                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1238                         cfg->disable_llvm = TRUE;
1239                         return linfo;
1240                 }
1241
1242                 cfg->exception_message = g_strdup ("vtype ret in call");
1243                 cfg->disable_llvm = TRUE;
1244                 /*
1245                 linfo->ret.storage = LLVMArgVtypeInReg;
1246                 for (j = 0; j < 2; ++j)
1247                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1248                 */
1249         }
1250
1251         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1252                 /* Vtype returned using a hidden argument */
1253                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1254                 linfo->vret_arg_index = cinfo->vret_arg_index;
1255         }
1256
1257         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1258                 // FIXME:
1259                 cfg->exception_message = g_strdup ("vtype ret in call");
1260                 cfg->disable_llvm = TRUE;
1261         }
1262
1263         for (i = 0; i < n; ++i) {
1264                 ainfo = cinfo->args + i;
1265
1266                 if (i >= sig->hasthis)
1267                         t = sig->params [i - sig->hasthis];
1268                 else
1269                         t = &mono_defaults.int_class->byval_arg;
1270
1271                 linfo->args [i].storage = LLVMArgNone;
1272
1273                 switch (ainfo->storage) {
1274                 case ArgInIReg:
1275                         linfo->args [i].storage = LLVMArgNormal;
1276                         break;
1277                 case ArgInDoubleSSEReg:
1278                 case ArgInFloatSSEReg:
1279                         linfo->args [i].storage = LLVMArgNormal;
1280                         break;
1281                 case ArgOnStack:
1282                         if (mini_type_is_vtype (t)) {
1283                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1284                                 /* LLVM seems to allocate argument space for empty structures too */
1285                                         linfo->args [i].storage = LLVMArgNone;
1286                                 else
1287                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1288                         } else {
1289                                 linfo->args [i].storage = LLVMArgNormal;
1290                         }
1291                         break;
1292                 case ArgValuetypeInReg:
1293                         if (sig->pinvoke) {
1294                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1295                                 cfg->disable_llvm = TRUE;
1296                                 return linfo;
1297                         }
1298
1299                         cfg->exception_message = g_strdup ("vtype arg");
1300                         cfg->disable_llvm = TRUE;
1301                         /*
1302                         linfo->args [i].storage = LLVMArgVtypeInReg;
1303                         for (j = 0; j < 2; ++j)
1304                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1305                         */
1306                         break;
1307                 case ArgGSharedVt:
1308                         linfo->args [i].storage = LLVMArgGSharedVt;
1309                         break;
1310                 default:
1311                         cfg->exception_message = g_strdup ("ainfo->storage");
1312                         cfg->disable_llvm = TRUE;
1313                         break;
1314                 }
1315         }
1316
1317         return linfo;
1318 }
1319 #endif
1320
1321 static void
1322 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1323 {
1324         if (cfg->compute_gc_maps) {
1325                 MonoInst *def;
1326
1327                 /* Needs checking if the feature will be enabled again */
1328                 g_assert_not_reached ();
1329
1330                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1331                 if (t == NULL)
1332                         t = &mono_defaults.int_class->byval_arg;
1333                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1334         }
1335 }
1336
1337 void
1338 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1339 {
1340         MonoType *sig_ret;
1341         MonoInst *arg, *in;
1342         MonoMethodSignature *sig;
1343         int i, j, n;
1344         CallInfo *cinfo;
1345         int sentinelpos = 0, sp_offset = 0;
1346
1347         sig = call->signature;
1348         n = sig->param_count + sig->hasthis;
1349         sig_ret = mini_get_underlying_type (sig->ret);
1350
1351         cinfo = get_call_info (cfg->mempool, sig);
1352         call->call_info = cinfo;
1353
1354         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1355                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1356
1357         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1358                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1359                         /*
1360                          * Tell the JIT to use a more efficient calling convention: call using
1361                          * OP_CALL, compute the result location after the call, and save the
1362                          * result there.
1363                          */
1364                         call->vret_in_reg = TRUE;
1365 #if defined(__APPLE__)
1366                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1367                                 call->vret_in_reg_fp = TRUE;
1368 #endif
1369                         if (call->vret_var)
1370                                 NULLIFY_INS (call->vret_var);
1371                 }
1372         }
1373
1374         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1375
1376         /* Handle the case where there are no implicit arguments */
1377         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1378                 emit_sig_cookie (cfg, call, cinfo);
1379                 sp_offset = cinfo->sig_cookie.offset;
1380                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1381         }
1382
1383         /* Arguments are pushed in the reverse order */
1384         for (i = n - 1; i >= 0; i --) {
1385                 ArgInfo *ainfo = cinfo->args + i;
1386                 MonoType *orig_type, *t;
1387                 int argsize;
1388
1389                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1390                         MonoInst *vtarg;
1391
1392                         /* Push the vret arg before the first argument */
1393                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1394                         vtarg->type = STACK_MP;
1395                         vtarg->inst_destbasereg = X86_ESP;
1396                         vtarg->sreg1 = call->vret_var->dreg;
1397                         vtarg->inst_offset = cinfo->ret.offset;
1398                         MONO_ADD_INS (cfg->cbb, vtarg);
1399                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1400                 }
1401
1402                 if (i >= sig->hasthis)
1403                         t = sig->params [i - sig->hasthis];
1404                 else
1405                         t = &mono_defaults.int_class->byval_arg;
1406                 orig_type = t;
1407                 t = mini_get_underlying_type (t);
1408
1409                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1410
1411                 in = call->args [i];
1412                 arg->cil_code = in->cil_code;
1413                 arg->sreg1 = in->dreg;
1414                 arg->type = in->type;
1415
1416                 g_assert (in->dreg != -1);
1417
1418                 if (ainfo->storage == ArgGSharedVt) {
1419                         arg->opcode = OP_OUTARG_VT;
1420                         arg->sreg1 = in->dreg;
1421                         arg->klass = in->klass;
1422                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1423                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1424                         sp_offset += 4;
1425                         MONO_ADD_INS (cfg->cbb, arg);
1426                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1427                         guint32 align;
1428                         guint32 size;
1429
1430                         g_assert (in->klass);
1431
1432                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1433                                 size = sizeof (MonoTypedRef);
1434                                 align = sizeof (gpointer);
1435                         }
1436                         else {
1437                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1438                         }
1439
1440                         if (size > 0) {
1441                                 arg->opcode = OP_OUTARG_VT;
1442                                 arg->sreg1 = in->dreg;
1443                                 arg->klass = in->klass;
1444                                 arg->backend.size = size;
1445                                 arg->inst_p0 = call;
1446                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1447                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1448
1449                                 MONO_ADD_INS (cfg->cbb, arg);
1450                                 if (ainfo->storage != ArgValuetypeInReg) {
1451                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1452                                 }
1453                         }
1454                 } else {
1455                         switch (ainfo->storage) {
1456                         case ArgOnStack:
1457                                 if (!t->byref) {
1458                                         if (t->type == MONO_TYPE_R4) {
1459                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1460                                                 argsize = 4;
1461                                         } else if (t->type == MONO_TYPE_R8) {
1462                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1463                                                 argsize = 8;
1464                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1465                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1466                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1467                                                 argsize = 4;
1468                                         } else {
1469                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1470                                                 argsize = 4;
1471                                         }
1472                                 } else {
1473                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1474                                         argsize = 4;
1475                                 }
1476                                 break;
1477                         case ArgInIReg:
1478                                 arg->opcode = OP_MOVE;
1479                                 arg->dreg = ainfo->reg;
1480                                 MONO_ADD_INS (cfg->cbb, arg);
1481                                 argsize = 0;
1482                                 break;
1483                         default:
1484                                 g_assert_not_reached ();
1485                         }
1486
1487                         if (cfg->compute_gc_maps) {
1488                                 if (argsize == 4) {
1489                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1490                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1491                                                 /* this */
1492                                                 if (call->need_unbox_trampoline)
1493                                                         /* The unbox trampoline transforms this into a managed pointer */
1494                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1495                                                 else
1496                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1497                                         } else {
1498                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1499                                         }
1500                                 } else {
1501                                         /* i8/r8 */
1502                                         for (j = 0; j < argsize; j += 4)
1503                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1504                                 }
1505                         }
1506                 }
1507
1508                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1509                         /* Emit the signature cookie just before the implicit arguments */
1510                         emit_sig_cookie (cfg, call, cinfo);
1511                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1512                 }
1513         }
1514
1515         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1516                 MonoInst *vtarg;
1517
1518                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1519                         /* Already done */
1520                 }
1521                 else if (cinfo->ret.storage == ArgInIReg) {
1522                         NOT_IMPLEMENTED;
1523                         /* The return address is passed in a register */
1524                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1525                         vtarg->sreg1 = call->inst.dreg;
1526                         vtarg->dreg = mono_alloc_ireg (cfg);
1527                         MONO_ADD_INS (cfg->cbb, vtarg);
1528
1529                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1530                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1531                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1532                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1533                 }
1534         }
1535
1536         call->stack_usage = cinfo->stack_usage;
1537         call->stack_align_amount = cinfo->stack_align_amount;
1538 }
1539
1540 void
1541 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1542 {
1543         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1544         ArgInfo *ainfo = ins->inst_p1;
1545         int size = ins->backend.size;
1546
1547         if (ainfo->storage == ArgValuetypeInReg) {
1548                 int dreg = mono_alloc_ireg (cfg);
1549                 switch (size) {
1550                 case 1:
1551                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1552                         break;
1553                 case 2:
1554                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1555                         break;
1556                 case 4:
1557                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1558                         break;
1559                 case 3: /* FIXME */
1560                 default:
1561                         g_assert_not_reached ();
1562                 }
1563                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1564         }
1565         else {
1566                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1567                         /* Pass by addr */
1568                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1569                 } else if (size <= 4) {
1570                         int dreg = mono_alloc_ireg (cfg);
1571                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1572                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1573                 } else if (size <= 20) {
1574                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1575                 } else {
1576                         // FIXME: Code growth
1577                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1578                 }
1579         }
1580 }
1581
1582 void
1583 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1584 {
1585         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1586
1587         if (!ret->byref) {
1588                 if (ret->type == MONO_TYPE_R4) {
1589                         if (COMPILE_LLVM (cfg))
1590                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1591                         /* Nothing to do */
1592                         return;
1593                 } else if (ret->type == MONO_TYPE_R8) {
1594                         if (COMPILE_LLVM (cfg))
1595                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1596                         /* Nothing to do */
1597                         return;
1598                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1599                         if (COMPILE_LLVM (cfg))
1600                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1601                         else {
1602                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1603                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1604                         }
1605                         return;
1606                 }
1607         }
1608
1609         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1610 }
1611
1612 /*
1613  * Allow tracing to work with this interface (with an optional argument)
1614  */
1615 void*
1616 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1617 {
1618         guchar *code = p;
1619
1620         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1621         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1622
1623         /* if some args are passed in registers, we need to save them here */
1624         x86_push_reg (code, X86_EBP);
1625
1626         if (cfg->compile_aot) {
1627                 x86_push_imm (code, cfg->method);
1628                 x86_mov_reg_imm (code, X86_EAX, func);
1629                 x86_call_reg (code, X86_EAX);
1630         } else {
1631                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1632                 x86_push_imm (code, cfg->method);
1633                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1634                 x86_call_code (code, 0);
1635         }
1636         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1637
1638         return code;
1639 }
1640
1641 enum {
1642         SAVE_NONE,
1643         SAVE_STRUCT,
1644         SAVE_EAX,
1645         SAVE_EAX_EDX,
1646         SAVE_FP
1647 };
1648
1649 void*
1650 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1651 {
1652         guchar *code = p;
1653         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1654         MonoMethod *method = cfg->method;
1655         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1656
1657         switch (ret_type->type) {
1658         case MONO_TYPE_VOID:
1659                 /* special case string .ctor icall */
1660                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1661                         save_mode = SAVE_EAX;
1662                         stack_usage = enable_arguments ? 8 : 4;
1663                 } else
1664                         save_mode = SAVE_NONE;
1665                 break;
1666         case MONO_TYPE_I8:
1667         case MONO_TYPE_U8:
1668                 save_mode = SAVE_EAX_EDX;
1669                 stack_usage = enable_arguments ? 16 : 8;
1670                 break;
1671         case MONO_TYPE_R4:
1672         case MONO_TYPE_R8:
1673                 save_mode = SAVE_FP;
1674                 stack_usage = enable_arguments ? 16 : 8;
1675                 break;
1676         case MONO_TYPE_GENERICINST:
1677                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1678                         save_mode = SAVE_EAX;
1679                         stack_usage = enable_arguments ? 8 : 4;
1680                         break;
1681                 }
1682                 /* Fall through */
1683         case MONO_TYPE_VALUETYPE:
1684                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1685                 save_mode = SAVE_STRUCT;
1686                 stack_usage = enable_arguments ? 4 : 0;
1687                 break;
1688         default:
1689                 save_mode = SAVE_EAX;
1690                 stack_usage = enable_arguments ? 8 : 4;
1691                 break;
1692         }
1693
1694         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1695
1696         switch (save_mode) {
1697         case SAVE_EAX_EDX:
1698                 x86_push_reg (code, X86_EDX);
1699                 x86_push_reg (code, X86_EAX);
1700                 if (enable_arguments) {
1701                         x86_push_reg (code, X86_EDX);
1702                         x86_push_reg (code, X86_EAX);
1703                         arg_size = 8;
1704                 }
1705                 break;
1706         case SAVE_EAX:
1707                 x86_push_reg (code, X86_EAX);
1708                 if (enable_arguments) {
1709                         x86_push_reg (code, X86_EAX);
1710                         arg_size = 4;
1711                 }
1712                 break;
1713         case SAVE_FP:
1714                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1715                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1716                 if (enable_arguments) {
1717                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1718                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1719                         arg_size = 8;
1720                 }
1721                 break;
1722         case SAVE_STRUCT:
1723                 if (enable_arguments) {
1724                         x86_push_membase (code, X86_EBP, 8);
1725                         arg_size = 4;
1726                 }
1727                 break;
1728         case SAVE_NONE:
1729         default:
1730                 break;
1731         }
1732
1733         if (cfg->compile_aot) {
1734                 x86_push_imm (code, method);
1735                 x86_mov_reg_imm (code, X86_EAX, func);
1736                 x86_call_reg (code, X86_EAX);
1737         } else {
1738                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1739                 x86_push_imm (code, method);
1740                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1741                 x86_call_code (code, 0);
1742         }
1743
1744         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1745
1746         switch (save_mode) {
1747         case SAVE_EAX_EDX:
1748                 x86_pop_reg (code, X86_EAX);
1749                 x86_pop_reg (code, X86_EDX);
1750                 break;
1751         case SAVE_EAX:
1752                 x86_pop_reg (code, X86_EAX);
1753                 break;
1754         case SAVE_FP:
1755                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1756                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1757                 break;
1758         case SAVE_NONE:
1759         default:
1760                 break;
1761         }
1762
1763         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1764
1765         return code;
1766 }
1767
1768 #define EMIT_COND_BRANCH(ins,cond,sign) \
1769 if (ins->inst_true_bb->native_offset) { \
1770         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1771 } else { \
1772         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1773         if ((cfg->opt & MONO_OPT_BRANCH) && \
1774             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1775                 x86_branch8 (code, cond, 0, sign); \
1776         else \
1777                 x86_branch32 (code, cond, 0, sign); \
1778 }
1779
1780 /*
1781  *      Emit an exception if condition is fail and
1782  *  if possible do a directly branch to target
1783  */
1784 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1785         do {                                                        \
1786                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1787                 if (tins == NULL) {                                                                             \
1788                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1789                                         MONO_PATCH_INFO_EXC, exc_name);  \
1790                         x86_branch32 (code, cond, 0, signed);               \
1791                 } else {        \
1792                         EMIT_COND_BRANCH (tins, cond, signed);  \
1793                 }                       \
1794         } while (0);
1795
1796 #define EMIT_FPCOMPARE(code) do { \
1797         x86_fcompp (code); \
1798         x86_fnstsw (code); \
1799 } while (0);
1800
1801
1802 static guint8*
1803 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1804 {
1805         gboolean needs_paddings = TRUE;
1806         guint32 pad_size;
1807         MonoJumpInfo *jinfo = NULL;
1808
1809         if (cfg->abs_patches) {
1810                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1811                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1812                         needs_paddings = FALSE;
1813         }
1814
1815         if (cfg->compile_aot)
1816                 needs_paddings = FALSE;
1817         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1818         This is required for code patching to be safe on SMP machines.
1819         */
1820         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1821         if (needs_paddings && pad_size)
1822                 x86_padding (code, 4 - pad_size);
1823
1824         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1825         x86_call_code (code, 0);
1826
1827         return code;
1828 }
1829
1830 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1831
1832 /*
1833  * mono_peephole_pass_1:
1834  *
1835  *   Perform peephole opts which should/can be performed before local regalloc
1836  */
1837 void
1838 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1839 {
1840         MonoInst *ins, *n;
1841
1842         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1843                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1844
1845                 switch (ins->opcode) {
1846                 case OP_IADD_IMM:
1847                 case OP_ADD_IMM:
1848                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1849                                 /*
1850                                  * X86_LEA is like ADD, but doesn't have the
1851                                  * sreg1==dreg restriction.
1852                                  */
1853                                 ins->opcode = OP_X86_LEA_MEMBASE;
1854                                 ins->inst_basereg = ins->sreg1;
1855                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1856                                 ins->opcode = OP_X86_INC_REG;
1857                         break;
1858                 case OP_SUB_IMM:
1859                 case OP_ISUB_IMM:
1860                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1861                                 ins->opcode = OP_X86_LEA_MEMBASE;
1862                                 ins->inst_basereg = ins->sreg1;
1863                                 ins->inst_imm = -ins->inst_imm;
1864                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1865                                 ins->opcode = OP_X86_DEC_REG;
1866                         break;
1867                 case OP_COMPARE_IMM:
1868                 case OP_ICOMPARE_IMM:
1869                         /* OP_COMPARE_IMM (reg, 0)
1870                          * -->
1871                          * OP_X86_TEST_NULL (reg)
1872                          */
1873                         if (!ins->inst_imm)
1874                                 ins->opcode = OP_X86_TEST_NULL;
1875                         break;
1876                 case OP_X86_COMPARE_MEMBASE_IMM:
1877                         /*
1878                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1879                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1880                          * -->
1881                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1882                          * OP_COMPARE_IMM reg, imm
1883                          *
1884                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1885                          */
1886                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1887                             ins->inst_basereg == last_ins->inst_destbasereg &&
1888                             ins->inst_offset == last_ins->inst_offset) {
1889                                         ins->opcode = OP_COMPARE_IMM;
1890                                         ins->sreg1 = last_ins->sreg1;
1891
1892                                         /* check if we can remove cmp reg,0 with test null */
1893                                         if (!ins->inst_imm)
1894                                                 ins->opcode = OP_X86_TEST_NULL;
1895                                 }
1896
1897                         break;
1898                 case OP_X86_PUSH_MEMBASE:
1899                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1900                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1901                             ins->inst_basereg == last_ins->inst_destbasereg &&
1902                             ins->inst_offset == last_ins->inst_offset) {
1903                                     ins->opcode = OP_X86_PUSH;
1904                                     ins->sreg1 = last_ins->sreg1;
1905                         }
1906                         break;
1907                 }
1908
1909                 mono_peephole_ins (bb, ins);
1910         }
1911 }
1912
1913 void
1914 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1915 {
1916         MonoInst *ins, *n;
1917
1918         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1919                 switch (ins->opcode) {
1920                 case OP_ICONST:
1921                         /* reg = 0 -> XOR (reg, reg) */
1922                         /* XOR sets cflags on x86, so we cant do it always */
1923                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1924                                 MonoInst *ins2;
1925
1926                                 ins->opcode = OP_IXOR;
1927                                 ins->sreg1 = ins->dreg;
1928                                 ins->sreg2 = ins->dreg;
1929
1930                                 /*
1931                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1932                                  * since it takes 3 bytes instead of 7.
1933                                  */
1934                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1935                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1936                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1937                                                 ins2->sreg1 = ins->dreg;
1938                                         }
1939                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1940                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1941                                                 ins2->sreg1 = ins->dreg;
1942                                         }
1943                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1944                                                 /* Continue iteration */
1945                                         }
1946                                         else
1947                                                 break;
1948                                 }
1949                         }
1950                         break;
1951                 case OP_IADD_IMM:
1952                 case OP_ADD_IMM:
1953                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1954                                 ins->opcode = OP_X86_INC_REG;
1955                         break;
1956                 case OP_ISUB_IMM:
1957                 case OP_SUB_IMM:
1958                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1959                                 ins->opcode = OP_X86_DEC_REG;
1960                         break;
1961                 }
1962
1963                 mono_peephole_ins (bb, ins);
1964         }
1965 }
1966
1967 /*
1968  * mono_arch_lowering_pass:
1969  *
1970  *  Converts complex opcodes into simpler ones so that each IR instruction
1971  * corresponds to one machine instruction.
1972  */
1973 void
1974 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
1975 {
1976         MonoInst *ins, *next;
1977
1978         /*
1979          * FIXME: Need to add more instructions, but the current machine
1980          * description can't model some parts of the composite instructions like
1981          * cdq.
1982          */
1983         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
1984                 switch (ins->opcode) {
1985                 case OP_IREM_IMM:
1986                 case OP_IDIV_IMM:
1987                 case OP_IDIV_UN_IMM:
1988                 case OP_IREM_UN_IMM:
1989                         /*
1990                          * Keep the cases where we could generated optimized code, otherwise convert
1991                          * to the non-imm variant.
1992                          */
1993                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
1994                                 break;
1995                         mono_decompose_op_imm (cfg, bb, ins);
1996                         break;
1997                 default:
1998                         break;
1999                 }
2000         }
2001
2002         bb->max_vreg = cfg->next_vreg;
2003 }
2004
2005 static const int
2006 branch_cc_table [] = {
2007         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2008         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2009         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2010 };
2011
2012 /* Maps CMP_... constants to X86_CC_... constants */
2013 static const int
2014 cc_table [] = {
2015         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2016         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2017 };
2018
2019 static const int
2020 cc_signed_table [] = {
2021         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2022         FALSE, FALSE, FALSE, FALSE
2023 };
2024
2025 static unsigned char*
2026 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2027 {
2028 #define XMM_TEMP_REG 0
2029         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2030         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2031         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2032                 /* optimize by assigning a local var for this use so we avoid
2033                  * the stack manipulations */
2034                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2035                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2036                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2037                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2038                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2039                 if (size == 1)
2040                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2041                 else if (size == 2)
2042                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2043                 return code;
2044         }
2045         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2046         x86_fnstcw_membase(code, X86_ESP, 0);
2047         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2048         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2049         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2050         x86_fldcw_membase (code, X86_ESP, 2);
2051         if (size == 8) {
2052                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2053                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2054                 x86_pop_reg (code, dreg);
2055                 /* FIXME: need the high register
2056                  * x86_pop_reg (code, dreg_high);
2057                  */
2058         } else {
2059                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2060                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2061                 x86_pop_reg (code, dreg);
2062         }
2063         x86_fldcw_membase (code, X86_ESP, 0);
2064         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2065
2066         if (size == 1)
2067                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2068         else if (size == 2)
2069                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2070         return code;
2071 }
2072
2073 static unsigned char*
2074 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2075 {
2076         int sreg = tree->sreg1;
2077         int need_touch = FALSE;
2078
2079 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2080         need_touch = TRUE;
2081 #endif
2082
2083         if (need_touch) {
2084                 guint8* br[5];
2085
2086                 /*
2087                  * Under Windows:
2088                  * If requested stack size is larger than one page,
2089                  * perform stack-touch operation
2090                  */
2091                 /*
2092                  * Generate stack probe code.
2093                  * Under Windows, it is necessary to allocate one page at a time,
2094                  * "touching" stack after each successful sub-allocation. This is
2095                  * because of the way stack growth is implemented - there is a
2096                  * guard page before the lowest stack page that is currently commited.
2097                  * Stack normally grows sequentially so OS traps access to the
2098                  * guard page and commits more pages when needed.
2099                  */
2100                 x86_test_reg_imm (code, sreg, ~0xFFF);
2101                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2102
2103                 br[2] = code; /* loop */
2104                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2105                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2106
2107                 /*
2108                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2109                  * that follows only initializes the last part of the area.
2110                  */
2111                 /* Same as the init code below with size==0x1000 */
2112                 if (tree->flags & MONO_INST_INIT) {
2113                         x86_push_reg (code, X86_EAX);
2114                         x86_push_reg (code, X86_ECX);
2115                         x86_push_reg (code, X86_EDI);
2116                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2117                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2118                         if (cfg->param_area)
2119                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2120                         else
2121                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2122                         x86_cld (code);
2123                         x86_prefix (code, X86_REP_PREFIX);
2124                         x86_stosl (code);
2125                         x86_pop_reg (code, X86_EDI);
2126                         x86_pop_reg (code, X86_ECX);
2127                         x86_pop_reg (code, X86_EAX);
2128                 }
2129
2130                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2131                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2132                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2133                 x86_patch (br[3], br[2]);
2134                 x86_test_reg_reg (code, sreg, sreg);
2135                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2136                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2137
2138                 br[1] = code; x86_jump8 (code, 0);
2139
2140                 x86_patch (br[0], code);
2141                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2142                 x86_patch (br[1], code);
2143                 x86_patch (br[4], code);
2144         }
2145         else
2146                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2147
2148         if (tree->flags & MONO_INST_INIT) {
2149                 int offset = 0;
2150                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2151                         x86_push_reg (code, X86_EAX);
2152                         offset += 4;
2153                 }
2154                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2155                         x86_push_reg (code, X86_ECX);
2156                         offset += 4;
2157                 }
2158                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2159                         x86_push_reg (code, X86_EDI);
2160                         offset += 4;
2161                 }
2162
2163                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2164                 if (sreg != X86_ECX)
2165                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2166                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2167
2168                 if (cfg->param_area)
2169                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2170                 else
2171                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2172                 x86_cld (code);
2173                 x86_prefix (code, X86_REP_PREFIX);
2174                 x86_stosl (code);
2175
2176                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2177                         x86_pop_reg (code, X86_EDI);
2178                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2179                         x86_pop_reg (code, X86_ECX);
2180                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2181                         x86_pop_reg (code, X86_EAX);
2182         }
2183         return code;
2184 }
2185
2186
2187 static guint8*
2188 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2189 {
2190         /* Move return value to the target register */
2191         switch (ins->opcode) {
2192         case OP_CALL:
2193         case OP_CALL_REG:
2194         case OP_CALL_MEMBASE:
2195                 if (ins->dreg != X86_EAX)
2196                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2197                 break;
2198         default:
2199                 break;
2200         }
2201
2202         return code;
2203 }
2204
2205 #ifdef __APPLE__
2206 static int tls_gs_offset;
2207 #endif
2208
2209 gboolean
2210 mono_x86_have_tls_get (void)
2211 {
2212 #ifdef TARGET_MACH
2213         static gboolean have_tls_get = FALSE;
2214         static gboolean inited = FALSE;
2215
2216         if (inited)
2217                 return have_tls_get;
2218
2219 #ifdef MONO_HAVE_FAST_TLS
2220         guint32 *ins;
2221
2222         ins = (guint32*)pthread_getspecific;
2223         /*
2224          * We're looking for these two instructions:
2225          *
2226          * mov    0x4(%esp),%eax
2227          * mov    %gs:[offset](,%eax,4),%eax
2228          */
2229         have_tls_get = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2230         tls_gs_offset = ins [2];
2231 #endif
2232
2233         inited = TRUE;
2234
2235         return have_tls_get;
2236 #elif defined(TARGET_ANDROID)
2237         return FALSE;
2238 #else
2239         return TRUE;
2240 #endif
2241 }
2242
2243 static guint8*
2244 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2245 {
2246 #if defined(__APPLE__)
2247         x86_prefix (code, X86_GS_PREFIX);
2248         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2249 #elif defined(TARGET_WIN32)
2250         g_assert_not_reached ();
2251 #else
2252         x86_prefix (code, X86_GS_PREFIX);
2253         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2254 #endif
2255         return code;
2256 }
2257
2258 /*
2259  * mono_x86_emit_tls_get:
2260  * @code: buffer to store code to
2261  * @dreg: hard register where to place the result
2262  * @tls_offset: offset info
2263  *
2264  * mono_x86_emit_tls_get emits in @code the native code that puts in
2265  * the dreg register the item in the thread local storage identified
2266  * by tls_offset.
2267  *
2268  * Returns: a pointer to the end of the stored code
2269  */
2270 guint8*
2271 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2272 {
2273 #if defined(__APPLE__)
2274         x86_prefix (code, X86_GS_PREFIX);
2275         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2276 #elif defined(TARGET_WIN32)
2277         /*
2278          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2279          * Journal and/or a disassembly of the TlsGet () function.
2280          */
2281         x86_prefix (code, X86_FS_PREFIX);
2282         x86_mov_reg_mem (code, dreg, 0x18, 4);
2283         if (tls_offset < 64) {
2284                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2285         } else {
2286                 guint8 *buf [16];
2287
2288                 g_assert (tls_offset < 0x440);
2289                 /* Load TEB->TlsExpansionSlots */
2290                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2291                 x86_test_reg_reg (code, dreg, dreg);
2292                 buf [0] = code;
2293                 x86_branch (code, X86_CC_EQ, code, TRUE);
2294                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2295                 x86_patch (buf [0], code);
2296         }
2297 #else
2298         if (optimize_for_xen) {
2299                 x86_prefix (code, X86_GS_PREFIX);
2300                 x86_mov_reg_mem (code, dreg, 0, 4);
2301                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2302         } else {
2303                 x86_prefix (code, X86_GS_PREFIX);
2304                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2305         }
2306 #endif
2307         return code;
2308 }
2309
2310 static guint8*
2311 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2312 {
2313         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2314 #if defined(__APPLE__) || defined(__linux__)
2315         if (dreg != offset_reg)
2316                 x86_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
2317         x86_prefix (code, X86_GS_PREFIX);
2318         x86_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
2319 #else
2320         g_assert_not_reached ();
2321 #endif
2322         return code;
2323 }
2324
2325 guint8*
2326 mono_x86_emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2327 {
2328         return emit_tls_get_reg (code, dreg, offset_reg);
2329 }
2330
2331 static guint8*
2332 emit_tls_set_reg (guint8* code, int sreg, int offset_reg)
2333 {
2334         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2335 #ifdef HOST_WIN32
2336         g_assert_not_reached ();
2337 #elif defined(__APPLE__) || defined(__linux__)
2338         x86_prefix (code, X86_GS_PREFIX);
2339         x86_mov_membase_reg (code, offset_reg, 0, sreg, sizeof (mgreg_t));
2340 #else
2341         g_assert_not_reached ();
2342 #endif
2343         return code;
2344 }
2345
2346  /*
2347  * mono_arch_translate_tls_offset:
2348  *
2349  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
2350  */
2351 int
2352 mono_arch_translate_tls_offset (int offset)
2353 {
2354 #ifdef __APPLE__
2355         return tls_gs_offset + (offset * 4);
2356 #else
2357         return offset;
2358 #endif
2359 }
2360
2361 /*
2362  * emit_setup_lmf:
2363  *
2364  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2365  */
2366 static guint8*
2367 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2368 {
2369         /* save all caller saved regs */
2370         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2371         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2372         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2373         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2374         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2375         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2376         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2377
2378         /* save the current IP */
2379         if (cfg->compile_aot) {
2380                 /* This pushes the current ip */
2381                 x86_call_imm (code, 0);
2382                 x86_pop_reg (code, X86_EAX);
2383         } else {
2384                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2385                 x86_mov_reg_imm (code, X86_EAX, 0);
2386         }
2387         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2388
2389         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2390         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2391         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2392         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2393         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2394         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2395         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2396         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2397         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2398
2399         return code;
2400 }
2401
2402 /* benchmark and set based on cpu */
2403 #define LOOP_ALIGNMENT 8
2404 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2405
2406 #ifndef DISABLE_JIT
2407 void
2408 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2409 {
2410         MonoInst *ins;
2411         MonoCallInst *call;
2412         guint offset;
2413         guint8 *code = cfg->native_code + cfg->code_len;
2414         int max_len, cpos;
2415
2416         if (cfg->opt & MONO_OPT_LOOP) {
2417                 int pad, align = LOOP_ALIGNMENT;
2418                 /* set alignment depending on cpu */
2419                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2420                         pad = align - pad;
2421                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2422                         x86_padding (code, pad);
2423                         cfg->code_len += pad;
2424                         bb->native_offset = cfg->code_len;
2425                 }
2426         }
2427
2428         if (cfg->verbose_level > 2)
2429                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2430
2431         cpos = bb->max_offset;
2432
2433         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2434                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2435                 g_assert (!cfg->compile_aot);
2436                 cpos += 6;
2437
2438                 cov->data [bb->dfn].cil_code = bb->cil_code;
2439                 /* this is not thread save, but good enough */
2440                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2441         }
2442
2443         offset = code - cfg->native_code;
2444
2445         mono_debug_open_block (cfg, bb, offset);
2446
2447     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2448                 x86_breakpoint (code);
2449
2450         MONO_BB_FOR_EACH_INS (bb, ins) {
2451                 offset = code - cfg->native_code;
2452
2453                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2454
2455 #define EXTRA_CODE_SPACE (16)
2456
2457                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2458                         cfg->code_size *= 2;
2459                         cfg->native_code = mono_realloc_native_code(cfg);
2460                         code = cfg->native_code + offset;
2461                         cfg->stat_code_reallocs++;
2462                 }
2463
2464                 if (cfg->debug_info)
2465                         mono_debug_record_line_number (cfg, ins, offset);
2466
2467                 switch (ins->opcode) {
2468                 case OP_BIGMUL:
2469                         x86_mul_reg (code, ins->sreg2, TRUE);
2470                         break;
2471                 case OP_BIGMUL_UN:
2472                         x86_mul_reg (code, ins->sreg2, FALSE);
2473                         break;
2474                 case OP_X86_SETEQ_MEMBASE:
2475                 case OP_X86_SETNE_MEMBASE:
2476                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2477                                          ins->inst_basereg, ins->inst_offset, TRUE);
2478                         break;
2479                 case OP_STOREI1_MEMBASE_IMM:
2480                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2481                         break;
2482                 case OP_STOREI2_MEMBASE_IMM:
2483                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2484                         break;
2485                 case OP_STORE_MEMBASE_IMM:
2486                 case OP_STOREI4_MEMBASE_IMM:
2487                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2488                         break;
2489                 case OP_STOREI1_MEMBASE_REG:
2490                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2491                         break;
2492                 case OP_STOREI2_MEMBASE_REG:
2493                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2494                         break;
2495                 case OP_STORE_MEMBASE_REG:
2496                 case OP_STOREI4_MEMBASE_REG:
2497                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2498                         break;
2499                 case OP_STORE_MEM_IMM:
2500                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2501                         break;
2502                 case OP_LOADU4_MEM:
2503                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2504                         break;
2505                 case OP_LOAD_MEM:
2506                 case OP_LOADI4_MEM:
2507                         /* These are created by the cprop pass so they use inst_imm as the source */
2508                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2509                         break;
2510                 case OP_LOADU1_MEM:
2511                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2512                         break;
2513                 case OP_LOADU2_MEM:
2514                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2515                         break;
2516                 case OP_LOAD_MEMBASE:
2517                 case OP_LOADI4_MEMBASE:
2518                 case OP_LOADU4_MEMBASE:
2519                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2520                         break;
2521                 case OP_LOADU1_MEMBASE:
2522                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2523                         break;
2524                 case OP_LOADI1_MEMBASE:
2525                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2526                         break;
2527                 case OP_LOADU2_MEMBASE:
2528                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2529                         break;
2530                 case OP_LOADI2_MEMBASE:
2531                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2532                         break;
2533                 case OP_ICONV_TO_I1:
2534                 case OP_SEXT_I1:
2535                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2536                         break;
2537                 case OP_ICONV_TO_I2:
2538                 case OP_SEXT_I2:
2539                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2540                         break;
2541                 case OP_ICONV_TO_U1:
2542                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2543                         break;
2544                 case OP_ICONV_TO_U2:
2545                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2546                         break;
2547                 case OP_COMPARE:
2548                 case OP_ICOMPARE:
2549                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2550                         break;
2551                 case OP_COMPARE_IMM:
2552                 case OP_ICOMPARE_IMM:
2553                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2554                         break;
2555                 case OP_X86_COMPARE_MEMBASE_REG:
2556                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2557                         break;
2558                 case OP_X86_COMPARE_MEMBASE_IMM:
2559                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2560                         break;
2561                 case OP_X86_COMPARE_MEMBASE8_IMM:
2562                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2563                         break;
2564                 case OP_X86_COMPARE_REG_MEMBASE:
2565                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2566                         break;
2567                 case OP_X86_COMPARE_MEM_IMM:
2568                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2569                         break;
2570                 case OP_X86_TEST_NULL:
2571                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2572                         break;
2573                 case OP_X86_ADD_MEMBASE_IMM:
2574                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2575                         break;
2576                 case OP_X86_ADD_REG_MEMBASE:
2577                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2578                         break;
2579                 case OP_X86_SUB_MEMBASE_IMM:
2580                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2581                         break;
2582                 case OP_X86_SUB_REG_MEMBASE:
2583                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2584                         break;
2585                 case OP_X86_AND_MEMBASE_IMM:
2586                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2587                         break;
2588                 case OP_X86_OR_MEMBASE_IMM:
2589                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2590                         break;
2591                 case OP_X86_XOR_MEMBASE_IMM:
2592                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2593                         break;
2594                 case OP_X86_ADD_MEMBASE_REG:
2595                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2596                         break;
2597                 case OP_X86_SUB_MEMBASE_REG:
2598                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2599                         break;
2600                 case OP_X86_AND_MEMBASE_REG:
2601                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2602                         break;
2603                 case OP_X86_OR_MEMBASE_REG:
2604                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2605                         break;
2606                 case OP_X86_XOR_MEMBASE_REG:
2607                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2608                         break;
2609                 case OP_X86_INC_MEMBASE:
2610                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2611                         break;
2612                 case OP_X86_INC_REG:
2613                         x86_inc_reg (code, ins->dreg);
2614                         break;
2615                 case OP_X86_DEC_MEMBASE:
2616                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2617                         break;
2618                 case OP_X86_DEC_REG:
2619                         x86_dec_reg (code, ins->dreg);
2620                         break;
2621                 case OP_X86_MUL_REG_MEMBASE:
2622                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2623                         break;
2624                 case OP_X86_AND_REG_MEMBASE:
2625                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2626                         break;
2627                 case OP_X86_OR_REG_MEMBASE:
2628                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2629                         break;
2630                 case OP_X86_XOR_REG_MEMBASE:
2631                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2632                         break;
2633                 case OP_BREAK:
2634                         x86_breakpoint (code);
2635                         break;
2636                 case OP_RELAXED_NOP:
2637                         x86_prefix (code, X86_REP_PREFIX);
2638                         x86_nop (code);
2639                         break;
2640                 case OP_HARD_NOP:
2641                         x86_nop (code);
2642                         break;
2643                 case OP_NOP:
2644                 case OP_DUMMY_USE:
2645                 case OP_DUMMY_STORE:
2646                 case OP_DUMMY_ICONST:
2647                 case OP_DUMMY_R8CONST:
2648                 case OP_NOT_REACHED:
2649                 case OP_NOT_NULL:
2650                         break;
2651                 case OP_IL_SEQ_POINT:
2652                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2653                         break;
2654                 case OP_SEQ_POINT: {
2655                         int i;
2656
2657                         if (cfg->compile_aot)
2658                                 NOT_IMPLEMENTED;
2659
2660                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2661
2662                         /*
2663                          * We do this _before_ the breakpoint, so single stepping after
2664                          * a breakpoint is hit will step to the next IL offset.
2665                          */
2666                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2667                                 MonoInst *var = cfg->arch.ss_tramp_var;
2668                                 guint8 *br [1];
2669
2670                                 g_assert (var);
2671                                 g_assert (var->opcode == OP_REGOFFSET);
2672                                 /* Load ss_tramp_var */
2673                                 /* This is equal to &ss_trampoline */
2674                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2675                                 x86_alu_membase_imm (code, X86_CMP, X86_ECX, 0, 0);
2676                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2677                                 x86_call_membase (code, X86_ECX, 0);
2678                                 x86_patch (br [0], code);
2679                         }
2680
2681                         /*
2682                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2683                          * This means we have to put the loading of bp_tramp_var after the offset.
2684                          */
2685
2686                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2687
2688                         MonoInst *var = cfg->arch.bp_tramp_var;
2689
2690                         g_assert (var);
2691                         g_assert (var->opcode == OP_REGOFFSET);
2692                         /* Load the address of the bp trampoline */
2693                         /* This needs to be constant size */
2694                         guint8 *start = code;
2695                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2696                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2697                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2698                                 x86_padding (code, size);
2699                         }
2700                         /*
2701                          * A placeholder for a possible breakpoint inserted by
2702                          * mono_arch_set_breakpoint ().
2703                          */
2704                         for (i = 0; i < 2; ++i)
2705                                 x86_nop (code);
2706                         /*
2707                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2708                          * to another IL offset.
2709                          */
2710                         x86_nop (code);
2711                         break;
2712                 }
2713                 case OP_ADDCC:
2714                 case OP_IADDCC:
2715                 case OP_IADD:
2716                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2717                         break;
2718                 case OP_ADC:
2719                 case OP_IADC:
2720                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2721                         break;
2722                 case OP_ADDCC_IMM:
2723                 case OP_ADD_IMM:
2724                 case OP_IADD_IMM:
2725                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2726                         break;
2727                 case OP_ADC_IMM:
2728                 case OP_IADC_IMM:
2729                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2730                         break;
2731                 case OP_SUBCC:
2732                 case OP_ISUBCC:
2733                 case OP_ISUB:
2734                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2735                         break;
2736                 case OP_SBB:
2737                 case OP_ISBB:
2738                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2739                         break;
2740                 case OP_SUBCC_IMM:
2741                 case OP_SUB_IMM:
2742                 case OP_ISUB_IMM:
2743                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2744                         break;
2745                 case OP_SBB_IMM:
2746                 case OP_ISBB_IMM:
2747                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2748                         break;
2749                 case OP_IAND:
2750                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2751                         break;
2752                 case OP_AND_IMM:
2753                 case OP_IAND_IMM:
2754                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2755                         break;
2756                 case OP_IDIV:
2757                 case OP_IREM:
2758                         /*
2759                          * The code is the same for div/rem, the allocator will allocate dreg
2760                          * to RAX/RDX as appropriate.
2761                          */
2762                         if (ins->sreg2 == X86_EDX) {
2763                                 /* cdq clobbers this */
2764                                 x86_push_reg (code, ins->sreg2);
2765                                 x86_cdq (code);
2766                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2767                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2768                         } else {
2769                                 x86_cdq (code);
2770                                 x86_div_reg (code, ins->sreg2, TRUE);
2771                         }
2772                         break;
2773                 case OP_IDIV_UN:
2774                 case OP_IREM_UN:
2775                         if (ins->sreg2 == X86_EDX) {
2776                                 x86_push_reg (code, ins->sreg2);
2777                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2778                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2779                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2780                         } else {
2781                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2782                                 x86_div_reg (code, ins->sreg2, FALSE);
2783                         }
2784                         break;
2785                 case OP_DIV_IMM:
2786                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2787                         x86_cdq (code);
2788                         x86_div_reg (code, ins->sreg2, TRUE);
2789                         break;
2790                 case OP_IREM_IMM: {
2791                         int power = mono_is_power_of_two (ins->inst_imm);
2792
2793                         g_assert (ins->sreg1 == X86_EAX);
2794                         g_assert (ins->dreg == X86_EAX);
2795                         g_assert (power >= 0);
2796
2797                         if (power == 1) {
2798                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2799                                 x86_cdq (code);
2800                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2801                                 /*
2802                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2803                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2804                                  */
2805                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2806                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2807                         } else if (power == 0) {
2808                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2809                         } else {
2810                                 /* Based on gcc code */
2811
2812                                 /* Add compensation for negative dividents */
2813                                 x86_cdq (code);
2814                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2815                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2816                                 /* Compute remainder */
2817                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2818                                 /* Remove compensation */
2819                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2820                         }
2821                         break;
2822                 }
2823                 case OP_IOR:
2824                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2825                         break;
2826                 case OP_OR_IMM:
2827                 case OP_IOR_IMM:
2828                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2829                         break;
2830                 case OP_IXOR:
2831                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2832                         break;
2833                 case OP_XOR_IMM:
2834                 case OP_IXOR_IMM:
2835                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2836                         break;
2837                 case OP_ISHL:
2838                         g_assert (ins->sreg2 == X86_ECX);
2839                         x86_shift_reg (code, X86_SHL, ins->dreg);
2840                         break;
2841                 case OP_ISHR:
2842                         g_assert (ins->sreg2 == X86_ECX);
2843                         x86_shift_reg (code, X86_SAR, ins->dreg);
2844                         break;
2845                 case OP_SHR_IMM:
2846                 case OP_ISHR_IMM:
2847                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2848                         break;
2849                 case OP_SHR_UN_IMM:
2850                 case OP_ISHR_UN_IMM:
2851                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2852                         break;
2853                 case OP_ISHR_UN:
2854                         g_assert (ins->sreg2 == X86_ECX);
2855                         x86_shift_reg (code, X86_SHR, ins->dreg);
2856                         break;
2857                 case OP_SHL_IMM:
2858                 case OP_ISHL_IMM:
2859                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2860                         break;
2861                 case OP_LSHL: {
2862                         guint8 *jump_to_end;
2863
2864                         /* handle shifts below 32 bits */
2865                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2866                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2867
2868                         x86_test_reg_imm (code, X86_ECX, 32);
2869                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2870
2871                         /* handle shift over 32 bit */
2872                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2873                         x86_clear_reg (code, ins->sreg1);
2874
2875                         x86_patch (jump_to_end, code);
2876                         }
2877                         break;
2878                 case OP_LSHR: {
2879                         guint8 *jump_to_end;
2880
2881                         /* handle shifts below 32 bits */
2882                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2883                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2884
2885                         x86_test_reg_imm (code, X86_ECX, 32);
2886                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2887
2888                         /* handle shifts over 31 bits */
2889                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2890                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2891
2892                         x86_patch (jump_to_end, code);
2893                         }
2894                         break;
2895                 case OP_LSHR_UN: {
2896                         guint8 *jump_to_end;
2897
2898                         /* handle shifts below 32 bits */
2899                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2900                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2901
2902                         x86_test_reg_imm (code, X86_ECX, 32);
2903                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2904
2905                         /* handle shifts over 31 bits */
2906                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2907                         x86_clear_reg (code, ins->backend.reg3);
2908
2909                         x86_patch (jump_to_end, code);
2910                         }
2911                         break;
2912                 case OP_LSHL_IMM:
2913                         if (ins->inst_imm >= 32) {
2914                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2915                                 x86_clear_reg (code, ins->sreg1);
2916                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2917                         } else {
2918                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2919                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2920                         }
2921                         break;
2922                 case OP_LSHR_IMM:
2923                         if (ins->inst_imm >= 32) {
2924                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2925                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2926                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2927                         } else {
2928                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2929                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2930                         }
2931                         break;
2932                 case OP_LSHR_UN_IMM:
2933                         if (ins->inst_imm >= 32) {
2934                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2935                                 x86_clear_reg (code, ins->backend.reg3);
2936                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2937                         } else {
2938                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2939                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2940                         }
2941                         break;
2942                 case OP_INOT:
2943                         x86_not_reg (code, ins->sreg1);
2944                         break;
2945                 case OP_INEG:
2946                         x86_neg_reg (code, ins->sreg1);
2947                         break;
2948
2949                 case OP_IMUL:
2950                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2951                         break;
2952                 case OP_MUL_IMM:
2953                 case OP_IMUL_IMM:
2954                         switch (ins->inst_imm) {
2955                         case 2:
2956                                 /* MOV r1, r2 */
2957                                 /* ADD r1, r1 */
2958                                 if (ins->dreg != ins->sreg1)
2959                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2960                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2961                                 break;
2962                         case 3:
2963                                 /* LEA r1, [r2 + r2*2] */
2964                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2965                                 break;
2966                         case 5:
2967                                 /* LEA r1, [r2 + r2*4] */
2968                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2969                                 break;
2970                         case 6:
2971                                 /* LEA r1, [r2 + r2*2] */
2972                                 /* ADD r1, r1          */
2973                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2974                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2975                                 break;
2976                         case 9:
2977                                 /* LEA r1, [r2 + r2*8] */
2978                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
2979                                 break;
2980                         case 10:
2981                                 /* LEA r1, [r2 + r2*4] */
2982                                 /* ADD r1, r1          */
2983                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2984                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2985                                 break;
2986                         case 12:
2987                                 /* LEA r1, [r2 + r2*2] */
2988                                 /* SHL r1, 2           */
2989                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2990                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2991                                 break;
2992                         case 25:
2993                                 /* LEA r1, [r2 + r2*4] */
2994                                 /* LEA r1, [r1 + r1*4] */
2995                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2996                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2997                                 break;
2998                         case 100:
2999                                 /* LEA r1, [r2 + r2*4] */
3000                                 /* SHL r1, 2           */
3001                                 /* LEA r1, [r1 + r1*4] */
3002                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3003                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3004                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3005                                 break;
3006                         default:
3007                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3008                                 break;
3009                         }
3010                         break;
3011                 case OP_IMUL_OVF:
3012                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3013                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3014                         break;
3015                 case OP_IMUL_OVF_UN: {
3016                         /* the mul operation and the exception check should most likely be split */
3017                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3018                         /*g_assert (ins->sreg2 == X86_EAX);
3019                         g_assert (ins->dreg == X86_EAX);*/
3020                         if (ins->sreg2 == X86_EAX) {
3021                                 non_eax_reg = ins->sreg1;
3022                         } else if (ins->sreg1 == X86_EAX) {
3023                                 non_eax_reg = ins->sreg2;
3024                         } else {
3025                                 /* no need to save since we're going to store to it anyway */
3026                                 if (ins->dreg != X86_EAX) {
3027                                         saved_eax = TRUE;
3028                                         x86_push_reg (code, X86_EAX);
3029                                 }
3030                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3031                                 non_eax_reg = ins->sreg2;
3032                         }
3033                         if (ins->dreg == X86_EDX) {
3034                                 if (!saved_eax) {
3035                                         saved_eax = TRUE;
3036                                         x86_push_reg (code, X86_EAX);
3037                                 }
3038                         } else {
3039                                 saved_edx = TRUE;
3040                                 x86_push_reg (code, X86_EDX);
3041                         }
3042                         x86_mul_reg (code, non_eax_reg, FALSE);
3043                         /* save before the check since pop and mov don't change the flags */
3044                         if (ins->dreg != X86_EAX)
3045                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3046                         if (saved_edx)
3047                                 x86_pop_reg (code, X86_EDX);
3048                         if (saved_eax)
3049                                 x86_pop_reg (code, X86_EAX);
3050                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3051                         break;
3052                 }
3053                 case OP_ICONST:
3054                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3055                         break;
3056                 case OP_AOTCONST:
3057                         g_assert_not_reached ();
3058                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3059                         x86_mov_reg_imm (code, ins->dreg, 0);
3060                         break;
3061                 case OP_JUMP_TABLE:
3062                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3063                         x86_mov_reg_imm (code, ins->dreg, 0);
3064                         break;
3065                 case OP_LOAD_GOTADDR:
3066                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3067                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3068                         break;
3069                 case OP_GOT_ENTRY:
3070                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3071                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3072                         break;
3073                 case OP_X86_PUSH_GOT_ENTRY:
3074                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3075                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3076                         break;
3077                 case OP_MOVE:
3078                         if (ins->dreg != ins->sreg1)
3079                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3080                         break;
3081                 case OP_TAILCALL: {
3082                         MonoCallInst *call = (MonoCallInst*)ins;
3083                         int pos = 0, i;
3084
3085                         ins->flags |= MONO_INST_GC_CALLSITE;
3086                         ins->backend.pc_offset = code - cfg->native_code;
3087
3088                         /* reset offset to make max_len work */
3089                         offset = code - cfg->native_code;
3090
3091                         g_assert (!cfg->method->save_lmf);
3092
3093                         /* restore callee saved registers */
3094                         for (i = 0; i < X86_NREG; ++i)
3095                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3096                                         pos -= 4;
3097                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3098                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3099                                 pos += 4;
3100                         }
3101                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3102                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3103                                 pos += 4;
3104                         }
3105                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3106                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3107                                 pos += 4;
3108                         }
3109
3110                         /* Copy arguments on the stack to our argument area */
3111                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3112                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3113                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3114                         }
3115
3116                         /* restore ESP/EBP */
3117                         x86_leave (code);
3118                         offset = code - cfg->native_code;
3119                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3120                         x86_jump32 (code, 0);
3121
3122                         ins->flags |= MONO_INST_GC_CALLSITE;
3123                         cfg->disable_aot = TRUE;
3124                         break;
3125                 }
3126                 case OP_CHECK_THIS:
3127                         /* ensure ins->sreg1 is not NULL
3128                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3129                          * cmp DWORD PTR [eax], 0
3130                          */
3131                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3132                         break;
3133                 case OP_ARGLIST: {
3134                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3135                         x86_push_reg (code, hreg);
3136                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3137                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3138                         x86_pop_reg (code, hreg);
3139                         break;
3140                 }
3141                 case OP_FCALL:
3142                 case OP_LCALL:
3143                 case OP_VCALL:
3144                 case OP_VCALL2:
3145                 case OP_VOIDCALL:
3146                 case OP_CALL:
3147                 case OP_FCALL_REG:
3148                 case OP_LCALL_REG:
3149                 case OP_VCALL_REG:
3150                 case OP_VCALL2_REG:
3151                 case OP_VOIDCALL_REG:
3152                 case OP_CALL_REG:
3153                 case OP_FCALL_MEMBASE:
3154                 case OP_LCALL_MEMBASE:
3155                 case OP_VCALL_MEMBASE:
3156                 case OP_VCALL2_MEMBASE:
3157                 case OP_VOIDCALL_MEMBASE:
3158                 case OP_CALL_MEMBASE: {
3159                         CallInfo *cinfo;
3160
3161                         call = (MonoCallInst*)ins;
3162                         cinfo = (CallInfo*)call->call_info;
3163
3164                         switch (ins->opcode) {
3165                         case OP_FCALL:
3166                         case OP_LCALL:
3167                         case OP_VCALL:
3168                         case OP_VCALL2:
3169                         case OP_VOIDCALL:
3170                         case OP_CALL:
3171                                 if (ins->flags & MONO_INST_HAS_METHOD)
3172                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3173                                 else
3174                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3175                                 break;
3176                         case OP_FCALL_REG:
3177                         case OP_LCALL_REG:
3178                         case OP_VCALL_REG:
3179                         case OP_VCALL2_REG:
3180                         case OP_VOIDCALL_REG:
3181                         case OP_CALL_REG:
3182                                 x86_call_reg (code, ins->sreg1);
3183                                 break;
3184                         case OP_FCALL_MEMBASE:
3185                         case OP_LCALL_MEMBASE:
3186                         case OP_VCALL_MEMBASE:
3187                         case OP_VCALL2_MEMBASE:
3188                         case OP_VOIDCALL_MEMBASE:
3189                         case OP_CALL_MEMBASE:
3190                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3191                                 break;
3192                         default:
3193                                 g_assert_not_reached ();
3194                                 break;
3195                         }
3196                         ins->flags |= MONO_INST_GC_CALLSITE;
3197                         ins->backend.pc_offset = code - cfg->native_code;
3198                         if (cinfo->callee_stack_pop) {
3199                                 /* Have to compensate for the stack space popped by the callee */
3200                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3201                         }
3202                         code = emit_move_return_value (cfg, ins, code);
3203                         break;
3204                 }
3205                 case OP_X86_LEA:
3206                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3207                         break;
3208                 case OP_X86_LEA_MEMBASE:
3209                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3210                         break;
3211                 case OP_X86_XCHG:
3212                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3213                         break;
3214                 case OP_LOCALLOC:
3215                         /* keep alignment */
3216                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3217                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3218                         code = mono_emit_stack_alloc (cfg, code, ins);
3219                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3220                         if (cfg->param_area)
3221                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3222                         break;
3223                 case OP_LOCALLOC_IMM: {
3224                         guint32 size = ins->inst_imm;
3225                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3226
3227                         if (ins->flags & MONO_INST_INIT) {
3228                                 /* FIXME: Optimize this */
3229                                 x86_mov_reg_imm (code, ins->dreg, size);
3230                                 ins->sreg1 = ins->dreg;
3231
3232                                 code = mono_emit_stack_alloc (cfg, code, ins);
3233                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3234                         } else {
3235                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3236                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3237                         }
3238                         if (cfg->param_area)
3239                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3240                         break;
3241                 }
3242                 case OP_THROW: {
3243                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3244                         x86_push_reg (code, ins->sreg1);
3245                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3246                                                           (gpointer)"mono_arch_throw_exception");
3247                         ins->flags |= MONO_INST_GC_CALLSITE;
3248                         ins->backend.pc_offset = code - cfg->native_code;
3249                         break;
3250                 }
3251                 case OP_RETHROW: {
3252                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3253                         x86_push_reg (code, ins->sreg1);
3254                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3255                                                           (gpointer)"mono_arch_rethrow_exception");
3256                         ins->flags |= MONO_INST_GC_CALLSITE;
3257                         ins->backend.pc_offset = code - cfg->native_code;
3258                         break;
3259                 }
3260                 case OP_CALL_HANDLER:
3261                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3262                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3263                         x86_call_imm (code, 0);
3264                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3265                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3266                         break;
3267                 case OP_START_HANDLER: {
3268                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3269                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3270                         if (cfg->param_area)
3271                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3272                         break;
3273                 }
3274                 case OP_ENDFINALLY: {
3275                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3276                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3277                         x86_ret (code);
3278                         break;
3279                 }
3280                 case OP_ENDFILTER: {
3281                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3282                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3283                         /* The local allocator will put the result into EAX */
3284                         x86_ret (code);
3285                         break;
3286                 }
3287                 case OP_GET_EX_OBJ:
3288                         if (ins->dreg != X86_EAX)
3289                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3290                         break;
3291
3292                 case OP_LABEL:
3293                         ins->inst_c0 = code - cfg->native_code;
3294                         break;
3295                 case OP_BR:
3296                         if (ins->inst_target_bb->native_offset) {
3297                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3298                         } else {
3299                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3300                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3301                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3302                                         x86_jump8 (code, 0);
3303                                 else
3304                                         x86_jump32 (code, 0);
3305                         }
3306                         break;
3307                 case OP_BR_REG:
3308                         x86_jump_reg (code, ins->sreg1);
3309                         break;
3310                 case OP_ICNEQ:
3311                 case OP_ICGE:
3312                 case OP_ICLE:
3313                 case OP_ICGE_UN:
3314                 case OP_ICLE_UN:
3315
3316                 case OP_CEQ:
3317                 case OP_CLT:
3318                 case OP_CLT_UN:
3319                 case OP_CGT:
3320                 case OP_CGT_UN:
3321                 case OP_CNE:
3322                 case OP_ICEQ:
3323                 case OP_ICLT:
3324                 case OP_ICLT_UN:
3325                 case OP_ICGT:
3326                 case OP_ICGT_UN:
3327                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3328                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3329                         break;
3330                 case OP_COND_EXC_EQ:
3331                 case OP_COND_EXC_NE_UN:
3332                 case OP_COND_EXC_LT:
3333                 case OP_COND_EXC_LT_UN:
3334                 case OP_COND_EXC_GT:
3335                 case OP_COND_EXC_GT_UN:
3336                 case OP_COND_EXC_GE:
3337                 case OP_COND_EXC_GE_UN:
3338                 case OP_COND_EXC_LE:
3339                 case OP_COND_EXC_LE_UN:
3340                 case OP_COND_EXC_IEQ:
3341                 case OP_COND_EXC_INE_UN:
3342                 case OP_COND_EXC_ILT:
3343                 case OP_COND_EXC_ILT_UN:
3344                 case OP_COND_EXC_IGT:
3345                 case OP_COND_EXC_IGT_UN:
3346                 case OP_COND_EXC_IGE:
3347                 case OP_COND_EXC_IGE_UN:
3348                 case OP_COND_EXC_ILE:
3349                 case OP_COND_EXC_ILE_UN:
3350                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3351                         break;
3352                 case OP_COND_EXC_OV:
3353                 case OP_COND_EXC_NO:
3354                 case OP_COND_EXC_C:
3355                 case OP_COND_EXC_NC:
3356                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3357                         break;
3358                 case OP_COND_EXC_IOV:
3359                 case OP_COND_EXC_INO:
3360                 case OP_COND_EXC_IC:
3361                 case OP_COND_EXC_INC:
3362                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3363                         break;
3364                 case OP_IBEQ:
3365                 case OP_IBNE_UN:
3366                 case OP_IBLT:
3367                 case OP_IBLT_UN:
3368                 case OP_IBGT:
3369                 case OP_IBGT_UN:
3370                 case OP_IBGE:
3371                 case OP_IBGE_UN:
3372                 case OP_IBLE:
3373                 case OP_IBLE_UN:
3374                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3375                         break;
3376
3377                 case OP_CMOV_IEQ:
3378                 case OP_CMOV_IGE:
3379                 case OP_CMOV_IGT:
3380                 case OP_CMOV_ILE:
3381                 case OP_CMOV_ILT:
3382                 case OP_CMOV_INE_UN:
3383                 case OP_CMOV_IGE_UN:
3384                 case OP_CMOV_IGT_UN:
3385                 case OP_CMOV_ILE_UN:
3386                 case OP_CMOV_ILT_UN:
3387                         g_assert (ins->dreg == ins->sreg1);
3388                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3389                         break;
3390
3391                 /* floating point opcodes */
3392                 case OP_R8CONST: {
3393                         double d = *(double *)ins->inst_p0;
3394
3395                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3396                                 x86_fldz (code);
3397                         } else if (d == 1.0) {
3398                                 x86_fld1 (code);
3399                         } else {
3400                                 if (cfg->compile_aot) {
3401                                         guint32 *val = (guint32*)&d;
3402                                         x86_push_imm (code, val [1]);
3403                                         x86_push_imm (code, val [0]);
3404                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3405                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3406                                 }
3407                                 else {
3408                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3409                                         x86_fld (code, NULL, TRUE);
3410                                 }
3411                         }
3412                         break;
3413                 }
3414                 case OP_R4CONST: {
3415                         float f = *(float *)ins->inst_p0;
3416
3417                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3418                                 x86_fldz (code);
3419                         } else if (f == 1.0) {
3420                                 x86_fld1 (code);
3421                         } else {
3422                                 if (cfg->compile_aot) {
3423                                         guint32 val = *(guint32*)&f;
3424                                         x86_push_imm (code, val);
3425                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3426                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3427                                 }
3428                                 else {
3429                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3430                                         x86_fld (code, NULL, FALSE);
3431                                 }
3432                         }
3433                         break;
3434                 }
3435                 case OP_STORER8_MEMBASE_REG:
3436                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3437                         break;
3438                 case OP_LOADR8_MEMBASE:
3439                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3440                         break;
3441                 case OP_STORER4_MEMBASE_REG:
3442                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3443                         break;
3444                 case OP_LOADR4_MEMBASE:
3445                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3446                         break;
3447                 case OP_ICONV_TO_R4:
3448                         x86_push_reg (code, ins->sreg1);
3449                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3450                         /* Change precision */
3451                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3452                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3453                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3454                         break;
3455                 case OP_ICONV_TO_R8:
3456                         x86_push_reg (code, ins->sreg1);
3457                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3458                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3459                         break;
3460                 case OP_ICONV_TO_R_UN:
3461                         x86_push_imm (code, 0);
3462                         x86_push_reg (code, ins->sreg1);
3463                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3464                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3465                         break;
3466                 case OP_X86_FP_LOAD_I8:
3467                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3468                         break;
3469                 case OP_X86_FP_LOAD_I4:
3470                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3471                         break;
3472                 case OP_FCONV_TO_R4:
3473                         /* Change precision */
3474                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3475                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3476                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3477                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3478                         break;
3479                 case OP_FCONV_TO_I1:
3480                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3481                         break;
3482                 case OP_FCONV_TO_U1:
3483                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3484                         break;
3485                 case OP_FCONV_TO_I2:
3486                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3487                         break;
3488                 case OP_FCONV_TO_U2:
3489                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3490                         break;
3491                 case OP_FCONV_TO_I4:
3492                 case OP_FCONV_TO_I:
3493                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3494                         break;
3495                 case OP_FCONV_TO_I8:
3496                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3497                         x86_fnstcw_membase(code, X86_ESP, 0);
3498                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3499                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3500                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3501                         x86_fldcw_membase (code, X86_ESP, 2);
3502                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3503                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3504                         x86_pop_reg (code, ins->dreg);
3505                         x86_pop_reg (code, ins->backend.reg3);
3506                         x86_fldcw_membase (code, X86_ESP, 0);
3507                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3508                         break;
3509                 case OP_LCONV_TO_R8_2:
3510                         x86_push_reg (code, ins->sreg2);
3511                         x86_push_reg (code, ins->sreg1);
3512                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3513                         /* Change precision */
3514                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3515                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3516                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3517                         break;
3518                 case OP_LCONV_TO_R4_2:
3519                         x86_push_reg (code, ins->sreg2);
3520                         x86_push_reg (code, ins->sreg1);
3521                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3522                         /* Change precision */
3523                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3524                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3525                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3526                         break;
3527                 case OP_LCONV_TO_R_UN_2: {
3528                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3529                         guint8 *br;
3530
3531                         /* load 64bit integer to FP stack */
3532                         x86_push_reg (code, ins->sreg2);
3533                         x86_push_reg (code, ins->sreg1);
3534                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3535
3536                         /* test if lreg is negative */
3537                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3538                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3539
3540                         /* add correction constant mn */
3541                         if (cfg->compile_aot) {
3542                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3543                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3544                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3545                                 x86_fld80_membase (code, X86_ESP, 2);
3546                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3547                         } else {
3548                                 x86_fld80_mem (code, mn);
3549                         }
3550                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3551
3552                         x86_patch (br, code);
3553
3554                         /* Change precision */
3555                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3556                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3557
3558                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3559
3560                         break;
3561                 }
3562                 case OP_LCONV_TO_OVF_I:
3563                 case OP_LCONV_TO_OVF_I4_2: {
3564                         guint8 *br [3], *label [1];
3565                         MonoInst *tins;
3566
3567                         /*
3568                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3569                          */
3570                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3571
3572                         /* If the low word top bit is set, see if we are negative */
3573                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3574                         /* We are not negative (no top bit set, check for our top word to be zero */
3575                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3576                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3577                         label [0] = code;
3578
3579                         /* throw exception */
3580                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3581                         if (tins) {
3582                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3583                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3584                                         x86_jump8 (code, 0);
3585                                 else
3586                                         x86_jump32 (code, 0);
3587                         } else {
3588                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3589                                 x86_jump32 (code, 0);
3590                         }
3591
3592
3593                         x86_patch (br [0], code);
3594                         /* our top bit is set, check that top word is 0xfffffff */
3595                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3596
3597                         x86_patch (br [1], code);
3598                         /* nope, emit exception */
3599                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3600                         x86_patch (br [2], label [0]);
3601
3602                         if (ins->dreg != ins->sreg1)
3603                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3604                         break;
3605                 }
3606                 case OP_FMOVE:
3607                         /* Not needed on the fp stack */
3608                         break;
3609                 case OP_MOVE_F_TO_I4:
3610                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3611                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3612                         break;
3613                 case OP_MOVE_I4_TO_F:
3614                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3615                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3616                         break;
3617                 case OP_FADD:
3618                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3619                         break;
3620                 case OP_FSUB:
3621                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3622                         break;
3623                 case OP_FMUL:
3624                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3625                         break;
3626                 case OP_FDIV:
3627                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3628                         break;
3629                 case OP_FNEG:
3630                         x86_fchs (code);
3631                         break;
3632                 case OP_SIN:
3633                         x86_fsin (code);
3634                         x86_fldz (code);
3635                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3636                         break;
3637                 case OP_COS:
3638                         x86_fcos (code);
3639                         x86_fldz (code);
3640                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3641                         break;
3642                 case OP_ABS:
3643                         x86_fabs (code);
3644                         break;
3645                 case OP_TAN: {
3646                         /*
3647                          * it really doesn't make sense to inline all this code,
3648                          * it's here just to show that things may not be as simple
3649                          * as they appear.
3650                          */
3651                         guchar *check_pos, *end_tan, *pop_jump;
3652                         x86_push_reg (code, X86_EAX);
3653                         x86_fptan (code);
3654                         x86_fnstsw (code);
3655                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3656                         check_pos = code;
3657                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3658                         x86_fstp (code, 0); /* pop the 1.0 */
3659                         end_tan = code;
3660                         x86_jump8 (code, 0);
3661                         x86_fldpi (code);
3662                         x86_fp_op (code, X86_FADD, 0);
3663                         x86_fxch (code, 1);
3664                         x86_fprem1 (code);
3665                         x86_fstsw (code);
3666                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3667                         pop_jump = code;
3668                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3669                         x86_fstp (code, 1);
3670                         x86_fptan (code);
3671                         x86_patch (pop_jump, code);
3672                         x86_fstp (code, 0); /* pop the 1.0 */
3673                         x86_patch (check_pos, code);
3674                         x86_patch (end_tan, code);
3675                         x86_fldz (code);
3676                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3677                         x86_pop_reg (code, X86_EAX);
3678                         break;
3679                 }
3680                 case OP_ATAN:
3681                         x86_fld1 (code);
3682                         x86_fpatan (code);
3683                         x86_fldz (code);
3684                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3685                         break;
3686                 case OP_SQRT:
3687                         x86_fsqrt (code);
3688                         break;
3689                 case OP_ROUND:
3690                         x86_frndint (code);
3691                         break;
3692                 case OP_IMIN:
3693                         g_assert (cfg->opt & MONO_OPT_CMOV);
3694                         g_assert (ins->dreg == ins->sreg1);
3695                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3696                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3697                         break;
3698                 case OP_IMIN_UN:
3699                         g_assert (cfg->opt & MONO_OPT_CMOV);
3700                         g_assert (ins->dreg == ins->sreg1);
3701                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3702                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3703                         break;
3704                 case OP_IMAX:
3705                         g_assert (cfg->opt & MONO_OPT_CMOV);
3706                         g_assert (ins->dreg == ins->sreg1);
3707                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3708                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3709                         break;
3710                 case OP_IMAX_UN:
3711                         g_assert (cfg->opt & MONO_OPT_CMOV);
3712                         g_assert (ins->dreg == ins->sreg1);
3713                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3714                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3715                         break;
3716                 case OP_X86_FPOP:
3717                         x86_fstp (code, 0);
3718                         break;
3719                 case OP_X86_FXCH:
3720                         x86_fxch (code, ins->inst_imm);
3721                         break;
3722                 case OP_FREM: {
3723                         guint8 *l1, *l2;
3724
3725                         x86_push_reg (code, X86_EAX);
3726                         /* we need to exchange ST(0) with ST(1) */
3727                         x86_fxch (code, 1);
3728
3729                         /* this requires a loop, because fprem somtimes
3730                          * returns a partial remainder */
3731                         l1 = code;
3732                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3733                         /* x86_fprem1 (code); */
3734                         x86_fprem (code);
3735                         x86_fnstsw (code);
3736                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3737                         l2 = code;
3738                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3739                         x86_patch (l2, l1);
3740
3741                         /* pop result */
3742                         x86_fstp (code, 1);
3743
3744                         x86_pop_reg (code, X86_EAX);
3745                         break;
3746                 }
3747                 case OP_FCOMPARE:
3748                         if (cfg->opt & MONO_OPT_FCMOV) {
3749                                 x86_fcomip (code, 1);
3750                                 x86_fstp (code, 0);
3751                                 break;
3752                         }
3753                         /* this overwrites EAX */
3754                         EMIT_FPCOMPARE(code);
3755                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3756                         break;
3757                 case OP_FCEQ:
3758                 case OP_FCNEQ:
3759                         if (cfg->opt & MONO_OPT_FCMOV) {
3760                                 /* zeroing the register at the start results in
3761                                  * shorter and faster code (we can also remove the widening op)
3762                                  */
3763                                 guchar *unordered_check;
3764                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3765                                 x86_fcomip (code, 1);
3766                                 x86_fstp (code, 0);
3767                                 unordered_check = code;
3768                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3769                                 if (ins->opcode == OP_FCEQ) {
3770                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3771                                         x86_patch (unordered_check, code);
3772                                 } else {
3773                                         guchar *jump_to_end;
3774                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3775                                         jump_to_end = code;
3776                                         x86_jump8 (code, 0);
3777                                         x86_patch (unordered_check, code);
3778                                         x86_inc_reg (code, ins->dreg);
3779                                         x86_patch (jump_to_end, code);
3780                                 }
3781
3782                                 break;
3783                         }
3784                         if (ins->dreg != X86_EAX)
3785                                 x86_push_reg (code, X86_EAX);
3786
3787                         EMIT_FPCOMPARE(code);
3788                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3789                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3790                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3791                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3792
3793                         if (ins->dreg != X86_EAX)
3794                                 x86_pop_reg (code, X86_EAX);
3795                         break;
3796                 case OP_FCLT:
3797                 case OP_FCLT_UN:
3798                         if (cfg->opt & MONO_OPT_FCMOV) {
3799                                 /* zeroing the register at the start results in
3800                                  * shorter and faster code (we can also remove the widening op)
3801                                  */
3802                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3803                                 x86_fcomip (code, 1);
3804                                 x86_fstp (code, 0);
3805                                 if (ins->opcode == OP_FCLT_UN) {
3806                                         guchar *unordered_check = code;
3807                                         guchar *jump_to_end;
3808                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3809                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3810                                         jump_to_end = code;
3811                                         x86_jump8 (code, 0);
3812                                         x86_patch (unordered_check, code);
3813                                         x86_inc_reg (code, ins->dreg);
3814                                         x86_patch (jump_to_end, code);
3815                                 } else {
3816                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3817                                 }
3818                                 break;
3819                         }
3820                         if (ins->dreg != X86_EAX)
3821                                 x86_push_reg (code, X86_EAX);
3822
3823                         EMIT_FPCOMPARE(code);
3824                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3825                         if (ins->opcode == OP_FCLT_UN) {
3826                                 guchar *is_not_zero_check, *end_jump;
3827                                 is_not_zero_check = code;
3828                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3829                                 end_jump = code;
3830                                 x86_jump8 (code, 0);
3831                                 x86_patch (is_not_zero_check, code);
3832                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3833
3834                                 x86_patch (end_jump, code);
3835                         }
3836                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3837                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3838
3839                         if (ins->dreg != X86_EAX)
3840                                 x86_pop_reg (code, X86_EAX);
3841                         break;
3842                 case OP_FCLE: {
3843                         guchar *unordered_check;
3844                         guchar *jump_to_end;
3845                         if (cfg->opt & MONO_OPT_FCMOV) {
3846                                 /* zeroing the register at the start results in
3847                                  * shorter and faster code (we can also remove the widening op)
3848                                  */
3849                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3850                                 x86_fcomip (code, 1);
3851                                 x86_fstp (code, 0);
3852                                 unordered_check = code;
3853                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3854                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3855                                 x86_patch (unordered_check, code);
3856                                 break;
3857                         }
3858                         if (ins->dreg != X86_EAX)
3859                                 x86_push_reg (code, X86_EAX);
3860
3861                         EMIT_FPCOMPARE(code);
3862                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3863                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3864                         unordered_check = code;
3865                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3866
3867                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3868                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3869                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3870                         jump_to_end = code;
3871                         x86_jump8 (code, 0);
3872                         x86_patch (unordered_check, code);
3873                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3874                         x86_patch (jump_to_end, code);
3875
3876                         if (ins->dreg != X86_EAX)
3877                                 x86_pop_reg (code, X86_EAX);
3878                         break;
3879                 }
3880                 case OP_FCGT:
3881                 case OP_FCGT_UN:
3882                         if (cfg->opt & MONO_OPT_FCMOV) {
3883                                 /* zeroing the register at the start results in
3884                                  * shorter and faster code (we can also remove the widening op)
3885                                  */
3886                                 guchar *unordered_check;
3887                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3888                                 x86_fcomip (code, 1);
3889                                 x86_fstp (code, 0);
3890                                 if (ins->opcode == OP_FCGT) {
3891                                         unordered_check = code;
3892                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3893                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3894                                         x86_patch (unordered_check, code);
3895                                 } else {
3896                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3897                                 }
3898                                 break;
3899                         }
3900                         if (ins->dreg != X86_EAX)
3901                                 x86_push_reg (code, X86_EAX);
3902
3903                         EMIT_FPCOMPARE(code);
3904                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3905                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3906                         if (ins->opcode == OP_FCGT_UN) {
3907                                 guchar *is_not_zero_check, *end_jump;
3908                                 is_not_zero_check = code;
3909                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3910                                 end_jump = code;
3911                                 x86_jump8 (code, 0);
3912                                 x86_patch (is_not_zero_check, code);
3913                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3914
3915                                 x86_patch (end_jump, code);
3916                         }
3917                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3918                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3919
3920                         if (ins->dreg != X86_EAX)
3921                                 x86_pop_reg (code, X86_EAX);
3922                         break;
3923                 case OP_FCGE: {
3924                         guchar *unordered_check;
3925                         guchar *jump_to_end;
3926                         if (cfg->opt & MONO_OPT_FCMOV) {
3927                                 /* zeroing the register at the start results in
3928                                  * shorter and faster code (we can also remove the widening op)
3929                                  */
3930                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3931                                 x86_fcomip (code, 1);
3932                                 x86_fstp (code, 0);
3933                                 unordered_check = code;
3934                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3935                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3936                                 x86_patch (unordered_check, code);
3937                                 break;
3938                         }
3939                         if (ins->dreg != X86_EAX)
3940                                 x86_push_reg (code, X86_EAX);
3941
3942                         EMIT_FPCOMPARE(code);
3943                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3944                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3945                         unordered_check = code;
3946                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3947
3948                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3949                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3950                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3951                         jump_to_end = code;
3952                         x86_jump8 (code, 0);
3953                         x86_patch (unordered_check, code);
3954                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3955                         x86_patch (jump_to_end, code);
3956
3957                         if (ins->dreg != X86_EAX)
3958                                 x86_pop_reg (code, X86_EAX);
3959                         break;
3960                 }
3961                 case OP_FBEQ:
3962                         if (cfg->opt & MONO_OPT_FCMOV) {
3963                                 guchar *jump = code;
3964                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3965                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3966                                 x86_patch (jump, code);
3967                                 break;
3968                         }
3969                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3970                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3971                         break;
3972                 case OP_FBNE_UN:
3973                         /* Branch if C013 != 100 */
3974                         if (cfg->opt & MONO_OPT_FCMOV) {
3975                                 /* branch if !ZF or (PF|CF) */
3976                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3977                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3978                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
3979                                 break;
3980                         }
3981                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
3982                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3983                         break;
3984                 case OP_FBLT:
3985                         if (cfg->opt & MONO_OPT_FCMOV) {
3986                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3987                                 break;
3988                         }
3989                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3990                         break;
3991                 case OP_FBLT_UN:
3992                         if (cfg->opt & MONO_OPT_FCMOV) {
3993                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3994                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3995                                 break;
3996                         }
3997                         if (ins->opcode == OP_FBLT_UN) {
3998                                 guchar *is_not_zero_check, *end_jump;
3999                                 is_not_zero_check = code;
4000                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4001                                 end_jump = code;
4002                                 x86_jump8 (code, 0);
4003                                 x86_patch (is_not_zero_check, code);
4004                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4005
4006                                 x86_patch (end_jump, code);
4007                         }
4008                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4009                         break;
4010                 case OP_FBGT:
4011                 case OP_FBGT_UN:
4012                         if (cfg->opt & MONO_OPT_FCMOV) {
4013                                 if (ins->opcode == OP_FBGT) {
4014                                         guchar *br1;
4015
4016                                         /* skip branch if C1=1 */
4017                                         br1 = code;
4018                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4019                                         /* branch if (C0 | C3) = 1 */
4020                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4021                                         x86_patch (br1, code);
4022                                 } else {
4023                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4024                                 }
4025                                 break;
4026                         }
4027                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4028                         if (ins->opcode == OP_FBGT_UN) {
4029                                 guchar *is_not_zero_check, *end_jump;
4030                                 is_not_zero_check = code;
4031                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4032                                 end_jump = code;
4033                                 x86_jump8 (code, 0);
4034                                 x86_patch (is_not_zero_check, code);
4035                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4036
4037                                 x86_patch (end_jump, code);
4038                         }
4039                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4040                         break;
4041                 case OP_FBGE:
4042                         /* Branch if C013 == 100 or 001 */
4043                         if (cfg->opt & MONO_OPT_FCMOV) {
4044                                 guchar *br1;
4045
4046                                 /* skip branch if C1=1 */
4047                                 br1 = code;
4048                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4049                                 /* branch if (C0 | C3) = 1 */
4050                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4051                                 x86_patch (br1, code);
4052                                 break;
4053                         }
4054                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4055                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4056                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4057                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4058                         break;
4059                 case OP_FBGE_UN:
4060                         /* Branch if C013 == 000 */
4061                         if (cfg->opt & MONO_OPT_FCMOV) {
4062                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4063                                 break;
4064                         }
4065                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4066                         break;
4067                 case OP_FBLE:
4068                         /* Branch if C013=000 or 100 */
4069                         if (cfg->opt & MONO_OPT_FCMOV) {
4070                                 guchar *br1;
4071
4072                                 /* skip branch if C1=1 */
4073                                 br1 = code;
4074                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4075                                 /* branch if C0=0 */
4076                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4077                                 x86_patch (br1, code);
4078                                 break;
4079                         }
4080                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4081                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4082                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4083                         break;
4084                 case OP_FBLE_UN:
4085                         /* Branch if C013 != 001 */
4086                         if (cfg->opt & MONO_OPT_FCMOV) {
4087                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4088                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4089                                 break;
4090                         }
4091                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4092                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4093                         break;
4094                 case OP_CKFINITE: {
4095                         guchar *br1;
4096                         x86_push_reg (code, X86_EAX);
4097                         x86_fxam (code);
4098                         x86_fnstsw (code);
4099                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4100                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4101                         x86_pop_reg (code, X86_EAX);
4102
4103                         /* Have to clean up the fp stack before throwing the exception */
4104                         br1 = code;
4105                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4106
4107                         x86_fstp (code, 0);
4108                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4109
4110                         x86_patch (br1, code);
4111                         break;
4112                 }
4113                 case OP_TLS_GET: {
4114                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4115                         break;
4116                 }
4117                 case OP_TLS_GET_REG: {
4118                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
4119                         break;
4120                 }
4121                 case OP_TLS_SET: {
4122                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4123                         break;
4124                 }
4125                 case OP_TLS_SET_REG: {
4126                         code = emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
4127                         break;
4128                 }
4129                 case OP_MEMORY_BARRIER: {
4130                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4131                                 x86_prefix (code, X86_LOCK_PREFIX);
4132                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4133                         }
4134                         break;
4135                 }
4136                 case OP_ATOMIC_ADD_I4: {
4137                         int dreg = ins->dreg;
4138
4139                         g_assert (cfg->has_atomic_add_i4);
4140
4141                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4142                         if (ins->sreg2 == dreg) {
4143                                 if (dreg == X86_EBX) {
4144                                         dreg = X86_EDI;
4145                                         if (ins->inst_basereg == X86_EDI)
4146                                                 dreg = X86_ESI;
4147                                 } else {
4148                                         dreg = X86_EBX;
4149                                         if (ins->inst_basereg == X86_EBX)
4150                                                 dreg = X86_EDI;
4151                                 }
4152                         } else if (ins->inst_basereg == dreg) {
4153                                 if (dreg == X86_EBX) {
4154                                         dreg = X86_EDI;
4155                                         if (ins->sreg2 == X86_EDI)
4156                                                 dreg = X86_ESI;
4157                                 } else {
4158                                         dreg = X86_EBX;
4159                                         if (ins->sreg2 == X86_EBX)
4160                                                 dreg = X86_EDI;
4161                                 }
4162                         }
4163
4164                         if (dreg != ins->dreg) {
4165                                 x86_push_reg (code, dreg);
4166                         }
4167
4168                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4169                         x86_prefix (code, X86_LOCK_PREFIX);
4170                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4171                         /* dreg contains the old value, add with sreg2 value */
4172                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4173
4174                         if (ins->dreg != dreg) {
4175                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4176                                 x86_pop_reg (code, dreg);
4177                         }
4178
4179                         break;
4180                 }
4181                 case OP_ATOMIC_EXCHANGE_I4: {
4182                         guchar *br[2];
4183                         int sreg2 = ins->sreg2;
4184                         int breg = ins->inst_basereg;
4185
4186                         g_assert (cfg->has_atomic_exchange_i4);
4187
4188                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4189                          * hack to overcome limits in x86 reg allocator
4190                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4191                          */
4192                         g_assert (ins->dreg == X86_EAX);
4193
4194                         /* We need the EAX reg for the cmpxchg */
4195                         if (ins->sreg2 == X86_EAX) {
4196                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4197                                 x86_push_reg (code, sreg2);
4198                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4199                         }
4200
4201                         if (breg == X86_EAX) {
4202                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4203                                 x86_push_reg (code, breg);
4204                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4205                         }
4206
4207                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4208
4209                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4210                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4211                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4212                         x86_patch (br [1], br [0]);
4213
4214                         if (breg != ins->inst_basereg)
4215                                 x86_pop_reg (code, breg);
4216
4217                         if (ins->sreg2 != sreg2)
4218                                 x86_pop_reg (code, sreg2);
4219
4220                         break;
4221                 }
4222                 case OP_ATOMIC_CAS_I4: {
4223                         g_assert (ins->dreg == X86_EAX);
4224                         g_assert (ins->sreg3 == X86_EAX);
4225                         g_assert (ins->sreg1 != X86_EAX);
4226                         g_assert (ins->sreg1 != ins->sreg2);
4227
4228                         x86_prefix (code, X86_LOCK_PREFIX);
4229                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4230                         break;
4231                 }
4232                 case OP_ATOMIC_LOAD_I1: {
4233                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4234                         break;
4235                 }
4236                 case OP_ATOMIC_LOAD_U1: {
4237                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4238                         break;
4239                 }
4240                 case OP_ATOMIC_LOAD_I2: {
4241                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4242                         break;
4243                 }
4244                 case OP_ATOMIC_LOAD_U2: {
4245                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4246                         break;
4247                 }
4248                 case OP_ATOMIC_LOAD_I4:
4249                 case OP_ATOMIC_LOAD_U4: {
4250                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4251                         break;
4252                 }
4253                 case OP_ATOMIC_LOAD_R4:
4254                 case OP_ATOMIC_LOAD_R8: {
4255                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4256                         break;
4257                 }
4258                 case OP_ATOMIC_STORE_I1:
4259                 case OP_ATOMIC_STORE_U1:
4260                 case OP_ATOMIC_STORE_I2:
4261                 case OP_ATOMIC_STORE_U2:
4262                 case OP_ATOMIC_STORE_I4:
4263                 case OP_ATOMIC_STORE_U4: {
4264                         int size;
4265
4266                         switch (ins->opcode) {
4267                         case OP_ATOMIC_STORE_I1:
4268                         case OP_ATOMIC_STORE_U1:
4269                                 size = 1;
4270                                 break;
4271                         case OP_ATOMIC_STORE_I2:
4272                         case OP_ATOMIC_STORE_U2:
4273                                 size = 2;
4274                                 break;
4275                         case OP_ATOMIC_STORE_I4:
4276                         case OP_ATOMIC_STORE_U4:
4277                                 size = 4;
4278                                 break;
4279                         }
4280
4281                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4282
4283                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4284                                 x86_mfence (code);
4285                         break;
4286                 }
4287                 case OP_ATOMIC_STORE_R4:
4288                 case OP_ATOMIC_STORE_R8: {
4289                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4290
4291                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4292                                 x86_mfence (code);
4293                         break;
4294                 }
4295                 case OP_CARD_TABLE_WBARRIER: {
4296                         int ptr = ins->sreg1;
4297                         int value = ins->sreg2;
4298                         guchar *br = NULL;
4299                         int nursery_shift, card_table_shift;
4300                         gpointer card_table_mask;
4301                         size_t nursery_size;
4302                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4303                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4304                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4305
4306                         /*
4307                          * We need one register we can clobber, we choose EDX and make sreg1
4308                          * fixed EAX to work around limitations in the local register allocator.
4309                          * sreg2 might get allocated to EDX, but that is not a problem since
4310                          * we use it before clobbering EDX.
4311                          */
4312                         g_assert (ins->sreg1 == X86_EAX);
4313
4314                         /*
4315                          * This is the code we produce:
4316                          *
4317                          *   edx = value
4318                          *   edx >>= nursery_shift
4319                          *   cmp edx, (nursery_start >> nursery_shift)
4320                          *   jne done
4321                          *   edx = ptr
4322                          *   edx >>= card_table_shift
4323                          *   card_table[edx] = 1
4324                          * done:
4325                          */
4326
4327                         if (card_table_nursery_check) {
4328                                 if (value != X86_EDX)
4329                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4330                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4331                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4332                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4333                         }
4334                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4335                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4336                         if (card_table_mask)
4337                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4338                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4339                         if (card_table_nursery_check)
4340                                 x86_patch (br, code);
4341                         break;
4342                 }
4343 #ifdef MONO_ARCH_SIMD_INTRINSICS
4344                 case OP_ADDPS:
4345                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4346                         break;
4347                 case OP_DIVPS:
4348                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4349                         break;
4350                 case OP_MULPS:
4351                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4352                         break;
4353                 case OP_SUBPS:
4354                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4355                         break;
4356                 case OP_MAXPS:
4357                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4358                         break;
4359                 case OP_MINPS:
4360                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4361                         break;
4362                 case OP_COMPPS:
4363                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4364                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4365                         break;
4366                 case OP_ANDPS:
4367                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4368                         break;
4369                 case OP_ANDNPS:
4370                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4371                         break;
4372                 case OP_ORPS:
4373                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4374                         break;
4375                 case OP_XORPS:
4376                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4377                         break;
4378                 case OP_SQRTPS:
4379                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4380                         break;
4381                 case OP_RSQRTPS:
4382                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4383                         break;
4384                 case OP_RCPPS:
4385                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4386                         break;
4387                 case OP_ADDSUBPS:
4388                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4389                         break;
4390                 case OP_HADDPS:
4391                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4392                         break;
4393                 case OP_HSUBPS:
4394                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4395                         break;
4396                 case OP_DUPPS_HIGH:
4397                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4398                         break;
4399                 case OP_DUPPS_LOW:
4400                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4401                         break;
4402
4403                 case OP_PSHUFLEW_HIGH:
4404                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4405                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4406                         break;
4407                 case OP_PSHUFLEW_LOW:
4408                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4409                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4410                         break;
4411                 case OP_PSHUFLED:
4412                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4413                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4414                         break;
4415                 case OP_SHUFPS:
4416                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4417                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4418                         break;
4419                 case OP_SHUFPD:
4420                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4421                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4422                         break;
4423
4424                 case OP_ADDPD:
4425                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4426                         break;
4427                 case OP_DIVPD:
4428                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4429                         break;
4430                 case OP_MULPD:
4431                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4432                         break;
4433                 case OP_SUBPD:
4434                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4435                         break;
4436                 case OP_MAXPD:
4437                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4438                         break;
4439                 case OP_MINPD:
4440                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4441                         break;
4442                 case OP_COMPPD:
4443                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4444                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4445                         break;
4446                 case OP_ANDPD:
4447                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4448                         break;
4449                 case OP_ANDNPD:
4450                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4451                         break;
4452                 case OP_ORPD:
4453                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4454                         break;
4455                 case OP_XORPD:
4456                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4457                         break;
4458                 case OP_SQRTPD:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4460                         break;
4461                 case OP_ADDSUBPD:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4463                         break;
4464                 case OP_HADDPD:
4465                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4466                         break;
4467                 case OP_HSUBPD:
4468                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4469                         break;
4470                 case OP_DUPPD:
4471                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4472                         break;
4473
4474                 case OP_EXTRACT_MASK:
4475                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4476                         break;
4477
4478                 case OP_PAND:
4479                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4480                         break;
4481                 case OP_POR:
4482                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4483                         break;
4484                 case OP_PXOR:
4485                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4486                         break;
4487
4488                 case OP_PADDB:
4489                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4490                         break;
4491                 case OP_PADDW:
4492                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4493                         break;
4494                 case OP_PADDD:
4495                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4496                         break;
4497                 case OP_PADDQ:
4498                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4499                         break;
4500
4501                 case OP_PSUBB:
4502                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4503                         break;
4504                 case OP_PSUBW:
4505                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4506                         break;
4507                 case OP_PSUBD:
4508                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4509                         break;
4510                 case OP_PSUBQ:
4511                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4512                         break;
4513
4514                 case OP_PMAXB_UN:
4515                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4516                         break;
4517                 case OP_PMAXW_UN:
4518                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4519                         break;
4520                 case OP_PMAXD_UN:
4521                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4522                         break;
4523
4524                 case OP_PMAXB:
4525                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4526                         break;
4527                 case OP_PMAXW:
4528                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4529                         break;
4530                 case OP_PMAXD:
4531                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4532                         break;
4533
4534                 case OP_PAVGB_UN:
4535                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4536                         break;
4537                 case OP_PAVGW_UN:
4538                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4539                         break;
4540
4541                 case OP_PMINB_UN:
4542                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_PMINW_UN:
4545                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_PMIND_UN:
4548                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4549                         break;
4550
4551                 case OP_PMINB:
4552                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4553                         break;
4554                 case OP_PMINW:
4555                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4556                         break;
4557                 case OP_PMIND:
4558                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4559                         break;
4560
4561                 case OP_PCMPEQB:
4562                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4563                         break;
4564                 case OP_PCMPEQW:
4565                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4566                         break;
4567                 case OP_PCMPEQD:
4568                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4569                         break;
4570                 case OP_PCMPEQQ:
4571                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4572                         break;
4573
4574                 case OP_PCMPGTB:
4575                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4576                         break;
4577                 case OP_PCMPGTW:
4578                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4579                         break;
4580                 case OP_PCMPGTD:
4581                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4582                         break;
4583                 case OP_PCMPGTQ:
4584                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4585                         break;
4586
4587                 case OP_PSUM_ABS_DIFF:
4588                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4589                         break;
4590
4591                 case OP_UNPACK_LOWB:
4592                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4593                         break;
4594                 case OP_UNPACK_LOWW:
4595                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4596                         break;
4597                 case OP_UNPACK_LOWD:
4598                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4599                         break;
4600                 case OP_UNPACK_LOWQ:
4601                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4602                         break;
4603                 case OP_UNPACK_LOWPS:
4604                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4605                         break;
4606                 case OP_UNPACK_LOWPD:
4607                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4608                         break;
4609
4610                 case OP_UNPACK_HIGHB:
4611                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4612                         break;
4613                 case OP_UNPACK_HIGHW:
4614                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4615                         break;
4616                 case OP_UNPACK_HIGHD:
4617                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4618                         break;
4619                 case OP_UNPACK_HIGHQ:
4620                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4621                         break;
4622                 case OP_UNPACK_HIGHPS:
4623                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_UNPACK_HIGHPD:
4626                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4627                         break;
4628
4629                 case OP_PACKW:
4630                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4631                         break;
4632                 case OP_PACKD:
4633                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4634                         break;
4635                 case OP_PACKW_UN:
4636                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4637                         break;
4638                 case OP_PACKD_UN:
4639                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4640                         break;
4641
4642                 case OP_PADDB_SAT_UN:
4643                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4644                         break;
4645                 case OP_PSUBB_SAT_UN:
4646                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4647                         break;
4648                 case OP_PADDW_SAT_UN:
4649                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4650                         break;
4651                 case OP_PSUBW_SAT_UN:
4652                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4653                         break;
4654
4655                 case OP_PADDB_SAT:
4656                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4657                         break;
4658                 case OP_PSUBB_SAT:
4659                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4660                         break;
4661                 case OP_PADDW_SAT:
4662                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4663                         break;
4664                 case OP_PSUBW_SAT:
4665                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4666                         break;
4667
4668                 case OP_PMULW:
4669                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4670                         break;
4671                 case OP_PMULD:
4672                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4673                         break;
4674                 case OP_PMULQ:
4675                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4676                         break;
4677                 case OP_PMULW_HIGH_UN:
4678                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4679                         break;
4680                 case OP_PMULW_HIGH:
4681                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4682                         break;
4683
4684                 case OP_PSHRW:
4685                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4686                         break;
4687                 case OP_PSHRW_REG:
4688                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4689                         break;
4690
4691                 case OP_PSARW:
4692                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4693                         break;
4694                 case OP_PSARW_REG:
4695                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4696                         break;
4697
4698                 case OP_PSHLW:
4699                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4700                         break;
4701                 case OP_PSHLW_REG:
4702                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4703                         break;
4704
4705                 case OP_PSHRD:
4706                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4707                         break;
4708                 case OP_PSHRD_REG:
4709                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4710                         break;
4711
4712                 case OP_PSARD:
4713                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4714                         break;
4715                 case OP_PSARD_REG:
4716                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4717                         break;
4718
4719                 case OP_PSHLD:
4720                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4721                         break;
4722                 case OP_PSHLD_REG:
4723                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4724                         break;
4725
4726                 case OP_PSHRQ:
4727                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4728                         break;
4729                 case OP_PSHRQ_REG:
4730                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4731                         break;
4732
4733                 case OP_PSHLQ:
4734                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4735                         break;
4736                 case OP_PSHLQ_REG:
4737                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4738                         break;
4739
4740                 case OP_ICONV_TO_X:
4741                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4742                         break;
4743                 case OP_EXTRACT_I4:
4744                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4745                         break;
4746                 case OP_EXTRACT_I1:
4747                 case OP_EXTRACT_U1:
4748                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4749                         if (ins->inst_c0)
4750                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4751                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4752                         break;
4753                 case OP_EXTRACT_I2:
4754                 case OP_EXTRACT_U2:
4755                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4756                         if (ins->inst_c0)
4757                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4758                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4759                         break;
4760                 case OP_EXTRACT_R8:
4761                         if (ins->inst_c0)
4762                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4763                         else
4764                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4765                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4766                         break;
4767
4768                 case OP_INSERT_I2:
4769                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4770                         break;
4771                 case OP_EXTRACTX_U2:
4772                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4773                         break;
4774                 case OP_INSERTX_U1_SLOW:
4775                         /*sreg1 is the extracted ireg (scratch)
4776                         /sreg2 is the to be inserted ireg (scratch)
4777                         /dreg is the xreg to receive the value*/
4778
4779                         /*clear the bits from the extracted word*/
4780                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4781                         /*shift the value to insert if needed*/
4782                         if (ins->inst_c0 & 1)
4783                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4784                         /*join them together*/
4785                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4786                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4787                         break;
4788                 case OP_INSERTX_I4_SLOW:
4789                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4790                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4791                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4792                         break;
4793
4794                 case OP_INSERTX_R4_SLOW:
4795                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4796                         /*TODO if inst_c0 == 0 use movss*/
4797                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4798                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4799                         break;
4800                 case OP_INSERTX_R8_SLOW:
4801                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4802                         if (cfg->verbose_level)
4803                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4804                         if (ins->inst_c0)
4805                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4806                         else
4807                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4808                         break;
4809
4810                 case OP_STOREX_MEMBASE_REG:
4811                 case OP_STOREX_MEMBASE:
4812                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4813                         break;
4814                 case OP_LOADX_MEMBASE:
4815                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4816                         break;
4817                 case OP_LOADX_ALIGNED_MEMBASE:
4818                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4819                         break;
4820                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4821                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4822                         break;
4823                 case OP_STOREX_NTA_MEMBASE_REG:
4824                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4825                         break;
4826                 case OP_PREFETCH_MEMBASE:
4827                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4828
4829                         break;
4830                 case OP_XMOVE:
4831                         /*FIXME the peephole pass should have killed this*/
4832                         if (ins->dreg != ins->sreg1)
4833                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4834                         break;
4835                 case OP_XZERO:
4836                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4837                         break;
4838
4839                 case OP_FCONV_TO_R8_X:
4840                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4841                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4842                         break;
4843
4844                 case OP_XCONV_R8_TO_I4:
4845                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4846                         switch (ins->backend.source_opcode) {
4847                         case OP_FCONV_TO_I1:
4848                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4849                                 break;
4850                         case OP_FCONV_TO_U1:
4851                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4852                                 break;
4853                         case OP_FCONV_TO_I2:
4854                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4855                                 break;
4856                         case OP_FCONV_TO_U2:
4857                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4858                                 break;
4859                         }
4860                         break;
4861
4862                 case OP_EXPAND_I1:
4863                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
4864                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
4865                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
4866                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4867                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4868                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4869                         break;
4870                 case OP_EXPAND_I2:
4871                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4872                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4873                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4874                         break;
4875                 case OP_EXPAND_I4:
4876                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4877                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4878                         break;
4879                 case OP_EXPAND_R4:
4880                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4881                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4882                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4883                         break;
4884                 case OP_EXPAND_R8:
4885                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4886                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4887                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4888                         break;
4889
4890                 case OP_CVTDQ2PD:
4891                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4892                         break;
4893                 case OP_CVTDQ2PS:
4894                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4895                         break;
4896                 case OP_CVTPD2DQ:
4897                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4898                         break;
4899                 case OP_CVTPD2PS:
4900                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4901                         break;
4902                 case OP_CVTPS2DQ:
4903                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4904                         break;
4905                 case OP_CVTPS2PD:
4906                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4907                         break;
4908                 case OP_CVTTPD2DQ:
4909                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4910                         break;
4911                 case OP_CVTTPS2DQ:
4912                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4913                         break;
4914
4915 #endif
4916                 case OP_LIVERANGE_START: {
4917                         if (cfg->verbose_level > 1)
4918                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4919                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4920                         break;
4921                 }
4922                 case OP_LIVERANGE_END: {
4923                         if (cfg->verbose_level > 1)
4924                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4925                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4926                         break;
4927                 }
4928                 case OP_GC_SAFE_POINT: {
4929                         guint8 *br [1];
4930
4931                         g_assert (mono_threads_is_coop_enabled ());
4932
4933                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4934                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4935                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4936                         x86_patch (br [0], code);
4937
4938                         break;
4939                 }
4940                 case OP_GC_LIVENESS_DEF:
4941                 case OP_GC_LIVENESS_USE:
4942                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4943                         ins->backend.pc_offset = code - cfg->native_code;
4944                         break;
4945                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4946                         ins->backend.pc_offset = code - cfg->native_code;
4947                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4948                         break;
4949                 case OP_GET_SP:
4950                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4951                         break;
4952                 case OP_SET_SP:
4953                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4954                         break;
4955                 default:
4956                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4957                         g_assert_not_reached ();
4958                 }
4959
4960                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4961                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4962                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4963                         g_assert_not_reached ();
4964                 }
4965
4966                 cpos += max_len;
4967         }
4968
4969         cfg->code_len = code - cfg->native_code;
4970 }
4971
4972 #endif /* DISABLE_JIT */
4973
4974 void
4975 mono_arch_register_lowlevel_calls (void)
4976 {
4977 }
4978
4979 void
4980 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
4981 {
4982         unsigned char *ip = ji->ip.i + code;
4983
4984         switch (ji->type) {
4985         case MONO_PATCH_INFO_IP:
4986                 *((gconstpointer *)(ip)) = target;
4987                 break;
4988         case MONO_PATCH_INFO_ABS:
4989         case MONO_PATCH_INFO_METHOD:
4990         case MONO_PATCH_INFO_METHOD_JUMP:
4991         case MONO_PATCH_INFO_INTERNAL_METHOD:
4992         case MONO_PATCH_INFO_BB:
4993         case MONO_PATCH_INFO_LABEL:
4994         case MONO_PATCH_INFO_RGCTX_FETCH:
4995         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
4996                 x86_patch (ip, (unsigned char*)target);
4997                 break;
4998         case MONO_PATCH_INFO_NONE:
4999                 break;
5000         case MONO_PATCH_INFO_R4:
5001         case MONO_PATCH_INFO_R8: {
5002                 guint32 offset = mono_arch_get_patch_offset (ip);
5003                 *((gconstpointer *)(ip + offset)) = target;
5004                 break;
5005         }
5006         default: {
5007                 guint32 offset = mono_arch_get_patch_offset (ip);
5008                 *((gconstpointer *)(ip + offset)) = target;
5009                 break;
5010         }
5011         }
5012 }
5013
5014 static G_GNUC_UNUSED void
5015 stack_unaligned (MonoMethod *m, gpointer caller)
5016 {
5017         printf ("%s\n", mono_method_full_name (m, TRUE));
5018         g_assert_not_reached ();
5019 }
5020
5021 guint8 *
5022 mono_arch_emit_prolog (MonoCompile *cfg)
5023 {
5024         MonoMethod *method = cfg->method;
5025         MonoBasicBlock *bb;
5026         MonoMethodSignature *sig;
5027         MonoInst *inst;
5028         CallInfo *cinfo;
5029         ArgInfo *ainfo;
5030         int alloc_size, pos, max_offset, i, cfa_offset;
5031         guint8 *code;
5032         gboolean need_stack_frame;
5033
5034         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5035
5036         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5037                 cfg->code_size += 512;
5038
5039         code = cfg->native_code = g_malloc (cfg->code_size);
5040
5041 #if 0
5042         {
5043                 guint8 *br [16];
5044
5045         /* Check that the stack is aligned on osx */
5046         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5047         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5048         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5049         br [0] = code;
5050         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5051         x86_push_membase (code, X86_ESP, 0);
5052         x86_push_imm (code, cfg->method);
5053         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5054         x86_call_reg (code, X86_EAX);
5055         x86_patch (br [0], code);
5056         }
5057 #endif
5058
5059         /* Offset between RSP and the CFA */
5060         cfa_offset = 0;
5061
5062         // CFA = sp + 4
5063         cfa_offset = sizeof (gpointer);
5064         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5065         // IP saved at CFA - 4
5066         /* There is no IP reg on x86 */
5067         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5068         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5069
5070         need_stack_frame = needs_stack_frame (cfg);
5071
5072         if (need_stack_frame) {
5073                 x86_push_reg (code, X86_EBP);
5074                 cfa_offset += sizeof (gpointer);
5075                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5076                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5077                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5078                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5079                 /* These are handled automatically by the stack marking code */
5080                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5081         } else {
5082                 cfg->frame_reg = X86_ESP;
5083         }
5084
5085         cfg->stack_offset += cfg->param_area;
5086         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5087
5088         alloc_size = cfg->stack_offset;
5089         pos = 0;
5090
5091         if (!method->save_lmf) {
5092                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5093                         x86_push_reg (code, X86_EBX);
5094                         pos += 4;
5095                         cfa_offset += sizeof (gpointer);
5096                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5097                         /* These are handled automatically by the stack marking code */
5098                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5099                 }
5100
5101                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5102                         x86_push_reg (code, X86_EDI);
5103                         pos += 4;
5104                         cfa_offset += sizeof (gpointer);
5105                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5106                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5107                 }
5108
5109                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5110                         x86_push_reg (code, X86_ESI);
5111                         pos += 4;
5112                         cfa_offset += sizeof (gpointer);
5113                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5114                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5115                 }
5116         }
5117
5118         alloc_size -= pos;
5119
5120         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5121         if (mono_do_x86_stack_align && need_stack_frame) {
5122                 int tot = alloc_size + pos + 4; /* ret ip */
5123                 if (need_stack_frame)
5124                         tot += 4; /* ebp */
5125                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5126                 if (tot) {
5127                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5128                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5129                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5130                 }
5131         }
5132
5133         cfg->arch.sp_fp_offset = alloc_size + pos;
5134
5135         if (alloc_size) {
5136                 /* See mono_emit_stack_alloc */
5137 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5138                 guint32 remaining_size = alloc_size;
5139                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5140                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5141                 guint32 offset = code - cfg->native_code;
5142                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5143                         while (required_code_size >= (cfg->code_size - offset))
5144                                 cfg->code_size *= 2;
5145                         cfg->native_code = mono_realloc_native_code(cfg);
5146                         code = cfg->native_code + offset;
5147                         cfg->stat_code_reallocs++;
5148                 }
5149                 while (remaining_size >= 0x1000) {
5150                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5151                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5152                         remaining_size -= 0x1000;
5153                 }
5154                 if (remaining_size)
5155                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5156 #else
5157                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5158 #endif
5159
5160                 g_assert (need_stack_frame);
5161         }
5162
5163         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5164                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5165                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5166         }
5167
5168 #if DEBUG_STACK_ALIGNMENT
5169         /* check the stack is aligned */
5170         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5171                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5172                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5173                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5174                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5175                 x86_breakpoint (code);
5176         }
5177 #endif
5178
5179         /* compute max_offset in order to use short forward jumps */
5180         max_offset = 0;
5181         if (cfg->opt & MONO_OPT_BRANCH) {
5182                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5183                         MonoInst *ins;
5184                         bb->max_offset = max_offset;
5185
5186                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5187                                 max_offset += 6;
5188                         /* max alignment for loops */
5189                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5190                                 max_offset += LOOP_ALIGNMENT;
5191                         MONO_BB_FOR_EACH_INS (bb, ins) {
5192                                 if (ins->opcode == OP_LABEL)
5193                                         ins->inst_c1 = max_offset;
5194                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5195                         }
5196                 }
5197         }
5198
5199         /* store runtime generic context */
5200         if (cfg->rgctx_var) {
5201                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5202
5203                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5204         }
5205
5206         if (method->save_lmf)
5207                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5208
5209         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5210                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5211
5212         {
5213                 MonoInst *ins;
5214
5215                 if (cfg->arch.ss_tramp_var) {
5216                         /* Initialize ss_tramp_var */
5217                         ins = cfg->arch.ss_tramp_var;
5218                         g_assert (ins->opcode == OP_REGOFFSET);
5219
5220                         g_assert (!cfg->compile_aot);
5221                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5222                 }
5223
5224                 if (cfg->arch.bp_tramp_var) {
5225                         /* Initialize bp_tramp_var */
5226                         ins = cfg->arch.bp_tramp_var;
5227                         g_assert (ins->opcode == OP_REGOFFSET);
5228
5229                         g_assert (!cfg->compile_aot);
5230                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5231                 }
5232         }
5233
5234         /* load arguments allocated to register from the stack */
5235         sig = mono_method_signature (method);
5236         pos = 0;
5237
5238         cinfo = (CallInfo *)cfg->arch.cinfo;
5239
5240         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5241                 inst = cfg->args [pos];
5242                 ainfo = &cinfo->args [pos];
5243                 if (inst->opcode == OP_REGVAR) {
5244                         g_assert (need_stack_frame);
5245                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5246                         if (cfg->verbose_level > 2)
5247                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5248                 }
5249                 pos++;
5250         }
5251
5252         cfg->code_len = code - cfg->native_code;
5253
5254         g_assert (cfg->code_len < cfg->code_size);
5255
5256         return code;
5257 }
5258
5259 void
5260 mono_arch_emit_epilog (MonoCompile *cfg)
5261 {
5262         MonoMethod *method = cfg->method;
5263         MonoMethodSignature *sig = mono_method_signature (method);
5264         int i, quad, pos;
5265         guint32 stack_to_pop;
5266         guint8 *code;
5267         int max_epilog_size = 16;
5268         CallInfo *cinfo;
5269         gboolean need_stack_frame = needs_stack_frame (cfg);
5270
5271         if (cfg->method->save_lmf)
5272                 max_epilog_size += 128;
5273
5274         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5275                 cfg->code_size *= 2;
5276                 cfg->native_code = mono_realloc_native_code(cfg);
5277                 cfg->stat_code_reallocs++;
5278         }
5279
5280         code = cfg->native_code + cfg->code_len;
5281
5282         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5283                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5284
5285         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5286         pos = 0;
5287
5288         if (method->save_lmf) {
5289                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5290                 guint8 *patch;
5291                 gboolean supported = FALSE;
5292
5293                 if (cfg->compile_aot) {
5294 #if defined(MONO_HAVE_FAST_TLS)
5295                         supported = TRUE;
5296 #endif
5297                 } else if (mono_get_jit_tls_offset () != -1) {
5298                         supported = TRUE;
5299                 }
5300
5301                 /* check if we need to restore protection of the stack after a stack overflow */
5302                 if (supported) {
5303                         if (cfg->compile_aot) {
5304                                 code = emit_load_aotconst (NULL, code, cfg, NULL, X86_ECX, MONO_PATCH_INFO_TLS_OFFSET, GINT_TO_POINTER (TLS_KEY_JIT_TLS));
5305
5306                                 code = emit_tls_get_reg (code, X86_ECX, X86_ECX);
5307                         } else {
5308                                 code = mono_x86_emit_tls_get (code, X86_ECX, mono_get_jit_tls_offset ());
5309                         }
5310
5311                         /* we load the value in a separate instruction: this mechanism may be
5312                          * used later as a safer way to do thread interruption
5313                          */
5314                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5315                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5316                         patch = code;
5317                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5318                         /* note that the call trampoline will preserve eax/edx */
5319                         x86_call_reg (code, X86_ECX);
5320                         x86_patch (patch, code);
5321                 } else {
5322                         /* FIXME: maybe save the jit tls in the prolog */
5323                 }
5324
5325                 /* restore caller saved regs */
5326                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5327                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5328                 }
5329
5330                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5331                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5332                 }
5333                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5334                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5335                 }
5336
5337                 /* EBP is restored by LEAVE */
5338         } else {
5339                 for (i = 0; i < X86_NREG; ++i) {
5340                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5341                                 pos -= 4;
5342                         }
5343                 }
5344
5345                 if (pos) {
5346                         g_assert (need_stack_frame);
5347                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5348                 }
5349
5350                 if (pos) {
5351                         g_assert (need_stack_frame);
5352                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5353                 }
5354
5355                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5356                         x86_pop_reg (code, X86_ESI);
5357                 }
5358                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5359                         x86_pop_reg (code, X86_EDI);
5360                 }
5361                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5362                         x86_pop_reg (code, X86_EBX);
5363                 }
5364         }
5365
5366         /* Load returned vtypes into registers if needed */
5367         cinfo = (CallInfo *)cfg->arch.cinfo;
5368         if (cinfo->ret.storage == ArgValuetypeInReg) {
5369                 for (quad = 0; quad < 2; quad ++) {
5370                         switch (cinfo->ret.pair_storage [quad]) {
5371                         case ArgInIReg:
5372                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5373                                 break;
5374                         case ArgOnFloatFpStack:
5375                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5376                                 break;
5377                         case ArgOnDoubleFpStack:
5378                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5379                                 break;
5380                         case ArgNone:
5381                                 break;
5382                         default:
5383                                 g_assert_not_reached ();
5384                         }
5385                 }
5386         }
5387
5388         if (need_stack_frame)
5389                 x86_leave (code);
5390
5391         if (CALLCONV_IS_STDCALL (sig)) {
5392                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5393
5394                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5395         } else if (cinfo->callee_stack_pop)
5396                 stack_to_pop = cinfo->callee_stack_pop;
5397         else
5398                 stack_to_pop = 0;
5399
5400         if (stack_to_pop) {
5401                 g_assert (need_stack_frame);
5402                 x86_ret_imm (code, stack_to_pop);
5403         } else {
5404                 x86_ret (code);
5405         }
5406
5407         cfg->code_len = code - cfg->native_code;
5408
5409         g_assert (cfg->code_len < cfg->code_size);
5410 }
5411
5412 void
5413 mono_arch_emit_exceptions (MonoCompile *cfg)
5414 {
5415         MonoJumpInfo *patch_info;
5416         int nthrows, i;
5417         guint8 *code;
5418         MonoClass *exc_classes [16];
5419         guint8 *exc_throw_start [16], *exc_throw_end [16];
5420         guint32 code_size;
5421         int exc_count = 0;
5422
5423         /* Compute needed space */
5424         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5425                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5426                         exc_count++;
5427         }
5428
5429         /*
5430          * make sure we have enough space for exceptions
5431          * 16 is the size of two push_imm instructions and a call
5432          */
5433         if (cfg->compile_aot)
5434                 code_size = exc_count * 32;
5435         else
5436                 code_size = exc_count * 16;
5437
5438         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5439                 cfg->code_size *= 2;
5440                 cfg->native_code = mono_realloc_native_code(cfg);
5441                 cfg->stat_code_reallocs++;
5442         }
5443
5444         code = cfg->native_code + cfg->code_len;
5445
5446         nthrows = 0;
5447         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5448                 switch (patch_info->type) {
5449                 case MONO_PATCH_INFO_EXC: {
5450                         MonoClass *exc_class;
5451                         guint8 *buf, *buf2;
5452                         guint32 throw_ip;
5453
5454                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5455
5456                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5457                         throw_ip = patch_info->ip.i;
5458
5459                         /* Find a throw sequence for the same exception class */
5460                         for (i = 0; i < nthrows; ++i)
5461                                 if (exc_classes [i] == exc_class)
5462                                         break;
5463                         if (i < nthrows) {
5464                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5465                                 x86_jump_code (code, exc_throw_start [i]);
5466                                 patch_info->type = MONO_PATCH_INFO_NONE;
5467                         }
5468                         else {
5469                                 guint32 size;
5470
5471                                 /* Compute size of code following the push <OFFSET> */
5472                                 size = 5 + 5;
5473
5474                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5475
5476                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5477                                         /* Use the shorter form */
5478                                         buf = buf2 = code;
5479                                         x86_push_imm (code, 0);
5480                                 }
5481                                 else {
5482                                         buf = code;
5483                                         x86_push_imm (code, 0xf0f0f0f0);
5484                                         buf2 = code;
5485                                 }
5486
5487                                 if (nthrows < 16) {
5488                                         exc_classes [nthrows] = exc_class;
5489                                         exc_throw_start [nthrows] = code;
5490                                 }
5491
5492                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5493                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5494                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5495                                 patch_info->ip.i = code - cfg->native_code;
5496                                 x86_call_code (code, 0);
5497                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5498                                 while (buf < buf2)
5499                                         x86_nop (buf);
5500
5501                                 if (nthrows < 16) {
5502                                         exc_throw_end [nthrows] = code;
5503                                         nthrows ++;
5504                                 }
5505                         }
5506                         break;
5507                 }
5508                 default:
5509                         /* do nothing */
5510                         break;
5511                 }
5512         }
5513
5514         cfg->code_len = code - cfg->native_code;
5515
5516         g_assert (cfg->code_len < cfg->code_size);
5517 }
5518
5519 void
5520 mono_arch_flush_icache (guint8 *code, gint size)
5521 {
5522         /* not needed */
5523 }
5524
5525 void
5526 mono_arch_flush_register_windows (void)
5527 {
5528 }
5529
5530 gboolean
5531 mono_arch_is_inst_imm (gint64 imm)
5532 {
5533         return TRUE;
5534 }
5535
5536 void
5537 mono_arch_finish_init (void)
5538 {
5539         if (!g_getenv ("MONO_NO_TLS")) {
5540 #ifndef TARGET_WIN32
5541 #if MONO_XEN_OPT
5542                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5543 #endif
5544 #endif
5545         }
5546 }
5547
5548 void
5549 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5550 {
5551 }
5552
5553 // Linear handler, the bsearch head compare is shorter
5554 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5555 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5556 //        x86_patch(ins,target)
5557 //[1 + 5] x86_jump_mem(inst,mem)
5558
5559 #define CMP_SIZE 6
5560 #define BR_SMALL_SIZE 2
5561 #define BR_LARGE_SIZE 5
5562 #define JUMP_IMM_SIZE 6
5563 #define ENABLE_WRONG_METHOD_CHECK 0
5564 #define DEBUG_IMT 0
5565
5566 static int
5567 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5568 {
5569         int i, distance = 0;
5570         for (i = start; i < target; ++i)
5571                 distance += imt_entries [i]->chunk_size;
5572         return distance;
5573 }
5574
5575 /*
5576  * LOCKING: called with the domain lock held
5577  */
5578 gpointer
5579 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5580         gpointer fail_tramp)
5581 {
5582         int i;
5583         int size = 0;
5584         guint8 *code, *start;
5585         GSList *unwind_ops;
5586
5587         for (i = 0; i < count; ++i) {
5588                 MonoIMTCheckItem *item = imt_entries [i];
5589                 if (item->is_equals) {
5590                         if (item->check_target_idx) {
5591                                 if (!item->compare_done)
5592                                         item->chunk_size += CMP_SIZE;
5593                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5594                         } else {
5595                                 if (fail_tramp) {
5596                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5597                                 } else {
5598                                         item->chunk_size += JUMP_IMM_SIZE;
5599 #if ENABLE_WRONG_METHOD_CHECK
5600                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5601 #endif
5602                                 }
5603                         }
5604                 } else {
5605                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5606                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5607                 }
5608                 size += item->chunk_size;
5609         }
5610         if (fail_tramp)
5611                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
5612         else
5613                 code = mono_domain_code_reserve (domain, size);
5614         start = code;
5615
5616         unwind_ops = mono_arch_get_cie_program ();
5617
5618         for (i = 0; i < count; ++i) {
5619                 MonoIMTCheckItem *item = imt_entries [i];
5620                 item->code_target = code;
5621                 if (item->is_equals) {
5622                         if (item->check_target_idx) {
5623                                 if (!item->compare_done)
5624                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5625                                 item->jmp_code = code;
5626                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5627                                 if (item->has_target_code)
5628                                         x86_jump_code (code, item->value.target_code);
5629                                 else
5630                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5631                         } else {
5632                                 if (fail_tramp) {
5633                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5634                                         item->jmp_code = code;
5635                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5636                                         if (item->has_target_code)
5637                                                 x86_jump_code (code, item->value.target_code);
5638                                         else
5639                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5640                                         x86_patch (item->jmp_code, code);
5641                                         x86_jump_code (code, fail_tramp);
5642                                         item->jmp_code = NULL;
5643                                 } else {
5644                                         /* enable the commented code to assert on wrong method */
5645 #if ENABLE_WRONG_METHOD_CHECK
5646                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5647                                         item->jmp_code = code;
5648                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5649 #endif
5650                                         if (item->has_target_code)
5651                                                 x86_jump_code (code, item->value.target_code);
5652                                         else
5653                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5654 #if ENABLE_WRONG_METHOD_CHECK
5655                                         x86_patch (item->jmp_code, code);
5656                                         x86_breakpoint (code);
5657                                         item->jmp_code = NULL;
5658 #endif
5659                                 }
5660                         }
5661                 } else {
5662                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5663                         item->jmp_code = code;
5664                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5665                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5666                         else
5667                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5668                 }
5669         }
5670         /* patch the branches to get to the target items */
5671         for (i = 0; i < count; ++i) {
5672                 MonoIMTCheckItem *item = imt_entries [i];
5673                 if (item->jmp_code) {
5674                         if (item->check_target_idx) {
5675                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5676                         }
5677                 }
5678         }
5679
5680         if (!fail_tramp)
5681                 mono_stats.imt_thunks_size += code - start;
5682         g_assert (code - start <= size);
5683
5684 #if DEBUG_IMT
5685         {
5686                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5687                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5688                 g_free (buff);
5689         }
5690 #endif
5691         if (mono_jit_map_is_enabled ()) {
5692                 char *buff;
5693                 if (vtable)
5694                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5695                 else
5696                         buff = g_strdup_printf ("imt_thunk_entries_%d", count);
5697                 mono_emit_jit_tramp (start, code - start, buff);
5698                 g_free (buff);
5699         }
5700
5701         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5702
5703         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5704
5705         return start;
5706 }
5707
5708 MonoMethod*
5709 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5710 {
5711         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5712 }
5713
5714 MonoVTable*
5715 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5716 {
5717         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5718 }
5719
5720 GSList*
5721 mono_arch_get_cie_program (void)
5722 {
5723         GSList *l = NULL;
5724
5725         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5726         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5727
5728         return l;
5729 }
5730
5731 MonoInst*
5732 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5733 {
5734         MonoInst *ins = NULL;
5735         int opcode = 0;
5736
5737         if (cmethod->klass == mono_defaults.math_class) {
5738                 if (strcmp (cmethod->name, "Sin") == 0) {
5739                         opcode = OP_SIN;
5740                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5741                         opcode = OP_COS;
5742                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5743                         opcode = OP_TAN;
5744                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5745                         opcode = OP_ATAN;
5746                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5747                         opcode = OP_SQRT;
5748                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5749                         opcode = OP_ABS;
5750                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5751                         opcode = OP_ROUND;
5752                 }
5753
5754                 if (opcode && fsig->param_count == 1) {
5755                         MONO_INST_NEW (cfg, ins, opcode);
5756                         ins->type = STACK_R8;
5757                         ins->dreg = mono_alloc_freg (cfg);
5758                         ins->sreg1 = args [0]->dreg;
5759                         MONO_ADD_INS (cfg->cbb, ins);
5760                 }
5761
5762                 if (cfg->opt & MONO_OPT_CMOV) {
5763                         opcode = 0;
5764
5765                         if (strcmp (cmethod->name, "Min") == 0) {
5766                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5767                                         opcode = OP_IMIN;
5768                         } else if (strcmp (cmethod->name, "Max") == 0) {
5769                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5770                                         opcode = OP_IMAX;
5771                         }
5772
5773                         if (opcode && fsig->param_count == 2) {
5774                                 MONO_INST_NEW (cfg, ins, opcode);
5775                                 ins->type = STACK_I4;
5776                                 ins->dreg = mono_alloc_ireg (cfg);
5777                                 ins->sreg1 = args [0]->dreg;
5778                                 ins->sreg2 = args [1]->dreg;
5779                                 MONO_ADD_INS (cfg->cbb, ins);
5780                         }
5781                 }
5782
5783 #if 0
5784                 /* OP_FREM is not IEEE compatible */
5785                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5786                         MONO_INST_NEW (cfg, ins, OP_FREM);
5787                         ins->inst_i0 = args [0];
5788                         ins->inst_i1 = args [1];
5789                 }
5790 #endif
5791         }
5792
5793         return ins;
5794 }
5795
5796 gboolean
5797 mono_arch_print_tree (MonoInst *tree, int arity)
5798 {
5799         return 0;
5800 }
5801
5802 guint32
5803 mono_arch_get_patch_offset (guint8 *code)
5804 {
5805         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5806                 return 2;
5807         else if (code [0] == 0xba)
5808                 return 1;
5809         else if (code [0] == 0x68)
5810                 /* push IMM */
5811                 return 1;
5812         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5813                 /* push <OFFSET>(<REG>) */
5814                 return 2;
5815         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5816                 /* call *<OFFSET>(<REG>) */
5817                 return 2;
5818         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5819                 /* fldl <ADDR> */
5820                 return 2;
5821         else if ((code [0] == 0x58) && (code [1] == 0x05))
5822                 /* pop %eax; add <OFFSET>, %eax */
5823                 return 2;
5824         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5825                 /* pop <REG>; add <OFFSET>, <REG> */
5826                 return 3;
5827         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5828                 /* mov <REG>, imm */
5829                 return 1;
5830         else {
5831                 g_assert_not_reached ();
5832                 return -1;
5833         }
5834 }
5835
5836 /**
5837  * mono_breakpoint_clean_code:
5838  *
5839  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
5840  * breakpoints in the original code, they are removed in the copy.
5841  *
5842  * Returns TRUE if no sw breakpoint was present.
5843  */
5844 gboolean
5845 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5846 {
5847         /*
5848          * If method_start is non-NULL we need to perform bound checks, since we access memory
5849          * at code - offset we could go before the start of the method and end up in a different
5850          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5851          * instead.
5852          */
5853         if (!method_start || code - offset >= method_start) {
5854                 memcpy (buf, code - offset, size);
5855         } else {
5856                 int diff = code - method_start;
5857                 memset (buf, 0, size);
5858                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5859         }
5860         return TRUE;
5861 }
5862
5863 /*
5864  * mono_x86_get_this_arg_offset:
5865  *
5866  *   Return the offset of the stack location where this is passed during a virtual
5867  * call.
5868  */
5869 guint32
5870 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5871 {
5872         return 0;
5873 }
5874
5875 gpointer
5876 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5877 {
5878         guint32 esp = regs [X86_ESP];
5879         gpointer res;
5880         int offset;
5881
5882         offset = 0;
5883
5884         /*
5885          * The stack looks like:
5886          * <other args>
5887          * <this=delegate>
5888          */
5889         res = ((MonoObject**)esp) [0];
5890         return res;
5891 }
5892
5893 #define MAX_ARCH_DELEGATE_PARAMS 10
5894
5895 static gpointer
5896 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5897 {
5898         guint8 *code, *start;
5899         int code_reserve = 64;
5900         GSList *unwind_ops;
5901
5902         unwind_ops = mono_arch_get_cie_program ();
5903
5904         /*
5905          * The stack contains:
5906          * <delegate>
5907          * <return addr>
5908          */
5909
5910         if (has_target) {
5911                 start = code = mono_global_codeman_reserve (code_reserve);
5912
5913                 /* Replace the this argument with the target */
5914                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5915                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5916                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5917                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5918
5919                 g_assert ((code - start) < code_reserve);
5920         } else {
5921                 int i = 0;
5922                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5923                 code_reserve = 8 + (param_count * 8);
5924                 /*
5925                  * The stack contains:
5926                  * <args in reverse order>
5927                  * <delegate>
5928                  * <return addr>
5929                  *
5930                  * and we need:
5931                  * <args in reverse order>
5932                  * <return addr>
5933                  *
5934                  * without unbalancing the stack.
5935                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5936                  * and leaving original spot of first arg as placeholder in stack so
5937                  * when callee pops stack everything works.
5938                  */
5939
5940                 start = code = mono_global_codeman_reserve (code_reserve);
5941
5942                 /* store delegate for access to method_ptr */
5943                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5944
5945                 /* move args up */
5946                 for (i = 0; i < param_count; ++i) {
5947                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5948                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5949                 }
5950
5951                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5952
5953                 g_assert ((code - start) < code_reserve);
5954         }
5955
5956         if (has_target) {
5957                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5958         } else {
5959                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5960                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5961                 g_free (name);
5962         }
5963
5964         if (mono_jit_map_is_enabled ()) {
5965                 char *buff;
5966                 if (has_target)
5967                         buff = (char*)"delegate_invoke_has_target";
5968                 else
5969                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5970                 mono_emit_jit_tramp (start, code - start, buff);
5971                 if (!has_target)
5972                         g_free (buff);
5973         }
5974         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5975
5976         return start;
5977 }
5978
5979 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5980
5981 static gpointer
5982 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
5983 {
5984         guint8 *code, *start;
5985         int size = 24;
5986         char *tramp_name;
5987         GSList *unwind_ops;
5988
5989         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
5990                 return NULL;
5991
5992         /*
5993          * The stack contains:
5994          * <delegate>
5995          * <return addr>
5996          */
5997         start = code = mono_global_codeman_reserve (size);
5998
5999         unwind_ops = mono_arch_get_cie_program ();
6000
6001         /* Replace the this argument with the target */
6002         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
6003         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
6004         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
6005
6006         if (load_imt_reg) {
6007                 /* Load the IMT reg */
6008                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
6009         }
6010
6011         /* Load the vtable */
6012         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
6013         x86_jump_membase (code, X86_EAX, offset);
6014         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
6015
6016         if (load_imt_reg)
6017                 tramp_name = g_strdup_printf ("delegate_virtual_invoke_imt_%d", - offset / sizeof (gpointer));
6018         else
6019                 tramp_name = g_strdup_printf ("delegate_virtual_invoke_%d", offset / sizeof (gpointer));
6020         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
6021         g_free (tramp_name);
6022
6023
6024         return start;
6025 }
6026
6027 GSList*
6028 mono_arch_get_delegate_invoke_impls (void)
6029 {
6030         GSList *res = NULL;
6031         MonoTrampInfo *info;
6032         int i;
6033
6034         get_delegate_invoke_impl (&info, TRUE, 0);
6035         res = g_slist_prepend (res, info);
6036
6037         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
6038                 get_delegate_invoke_impl (&info, FALSE, i);
6039                 res = g_slist_prepend (res, info);
6040         }
6041
6042         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
6043                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
6044                 res = g_slist_prepend (res, info);
6045
6046                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
6047                 res = g_slist_prepend (res, info);
6048         }
6049
6050         return res;
6051 }
6052
6053 gpointer
6054 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6055 {
6056         guint8 *code, *start;
6057
6058         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6059                 return NULL;
6060
6061         /* FIXME: Support more cases */
6062         if (MONO_TYPE_ISSTRUCT (sig->ret))
6063                 return NULL;
6064
6065         /*
6066          * The stack contains:
6067          * <delegate>
6068          * <return addr>
6069          */
6070
6071         if (has_target) {
6072                 static guint8* cached = NULL;
6073                 if (cached)
6074                         return cached;
6075
6076                 if (mono_aot_only) {
6077                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6078                 } else {
6079                         MonoTrampInfo *info;
6080                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6081                         mono_tramp_info_register (info, NULL);
6082                 }
6083
6084                 mono_memory_barrier ();
6085
6086                 cached = start;
6087         } else {
6088                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6089                 int i = 0;
6090
6091                 for (i = 0; i < sig->param_count; ++i)
6092                         if (!mono_is_regsize_var (sig->params [i]))
6093                                 return NULL;
6094
6095                 code = cache [sig->param_count];
6096                 if (code)
6097                         return code;
6098
6099                 if (mono_aot_only) {
6100                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6101                         start = mono_aot_get_trampoline (name);
6102                         g_free (name);
6103                 } else {
6104                         MonoTrampInfo *info;
6105                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6106                         mono_tramp_info_register (info, NULL);
6107                 }
6108
6109                 mono_memory_barrier ();
6110
6111                 cache [sig->param_count] = start;
6112         }
6113
6114         return start;
6115 }
6116
6117 gpointer
6118 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6119 {
6120         MonoTrampInfo *info;
6121         gpointer code;
6122
6123         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6124         if (code)
6125                 mono_tramp_info_register (info, NULL);
6126         return code;
6127 }
6128
6129 mgreg_t
6130 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6131 {
6132         switch (reg) {
6133         case X86_EAX: return ctx->eax;
6134         case X86_EBX: return ctx->ebx;
6135         case X86_ECX: return ctx->ecx;
6136         case X86_EDX: return ctx->edx;
6137         case X86_ESP: return ctx->esp;
6138         case X86_EBP: return ctx->ebp;
6139         case X86_ESI: return ctx->esi;
6140         case X86_EDI: return ctx->edi;
6141         default:
6142                 g_assert_not_reached ();
6143                 return 0;
6144         }
6145 }
6146
6147 void
6148 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6149 {
6150         switch (reg) {
6151         case X86_EAX:
6152                 ctx->eax = val;
6153                 break;
6154         case X86_EBX:
6155                 ctx->ebx = val;
6156                 break;
6157         case X86_ECX:
6158                 ctx->ecx = val;
6159                 break;
6160         case X86_EDX:
6161                 ctx->edx = val;
6162                 break;
6163         case X86_ESP:
6164                 ctx->esp = val;
6165                 break;
6166         case X86_EBP:
6167                 ctx->ebp = val;
6168                 break;
6169         case X86_ESI:
6170                 ctx->esi = val;
6171                 break;
6172         case X86_EDI:
6173                 ctx->edi = val;
6174                 break;
6175         default:
6176                 g_assert_not_reached ();
6177         }
6178 }
6179
6180 #ifdef MONO_ARCH_SIMD_INTRINSICS
6181
6182 static MonoInst*
6183 get_float_to_x_spill_area (MonoCompile *cfg)
6184 {
6185         if (!cfg->fconv_to_r8_x_var) {
6186                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6187                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6188         }
6189         return cfg->fconv_to_r8_x_var;
6190 }
6191
6192 /*
6193  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6194  */
6195 void
6196 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6197 {
6198         MonoInst *fconv;
6199         int dreg, src_opcode;
6200
6201         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6202                 return;
6203
6204         switch (src_opcode = ins->opcode) {
6205         case OP_FCONV_TO_I1:
6206         case OP_FCONV_TO_U1:
6207         case OP_FCONV_TO_I2:
6208         case OP_FCONV_TO_U2:
6209         case OP_FCONV_TO_I4:
6210         case OP_FCONV_TO_I:
6211                 break;
6212         default:
6213                 return;
6214         }
6215
6216         /* dreg is the IREG and sreg1 is the FREG */
6217         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6218         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6219         fconv->sreg1 = ins->sreg1;
6220         fconv->dreg = mono_alloc_ireg (cfg);
6221         fconv->type = STACK_VTYPE;
6222         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6223
6224         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6225
6226         dreg = ins->dreg;
6227         NULLIFY_INS (ins);
6228         ins->opcode = OP_XCONV_R8_TO_I4;
6229
6230         ins->klass = mono_defaults.int32_class;
6231         ins->sreg1 = fconv->dreg;
6232         ins->dreg = dreg;
6233         ins->type = STACK_I4;
6234         ins->backend.source_opcode = src_opcode;
6235 }
6236
6237 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6238
6239 void
6240 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6241 {
6242         MonoInst *ins;
6243         int vreg;
6244
6245         if (long_ins->opcode == OP_LNEG) {
6246                 ins = long_ins;
6247                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6248                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6249                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6250                 NULLIFY_INS (ins);
6251                 return;
6252         }
6253
6254 #ifdef MONO_ARCH_SIMD_INTRINSICS
6255
6256         if (!(cfg->opt & MONO_OPT_SIMD))
6257                 return;
6258
6259         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6260         switch (long_ins->opcode) {
6261         case OP_EXTRACT_I8:
6262                 vreg = long_ins->sreg1;
6263
6264                 if (long_ins->inst_c0) {
6265                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6266                         ins->klass = long_ins->klass;
6267                         ins->sreg1 = long_ins->sreg1;
6268                         ins->inst_c0 = 2;
6269                         ins->type = STACK_VTYPE;
6270                         ins->dreg = vreg = alloc_ireg (cfg);
6271                         MONO_ADD_INS (cfg->cbb, ins);
6272                 }
6273
6274                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6275                 ins->klass = mono_defaults.int32_class;
6276                 ins->sreg1 = vreg;
6277                 ins->type = STACK_I4;
6278                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6279                 MONO_ADD_INS (cfg->cbb, ins);
6280
6281                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6282                 ins->klass = long_ins->klass;
6283                 ins->sreg1 = long_ins->sreg1;
6284                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6285                 ins->type = STACK_VTYPE;
6286                 ins->dreg = vreg = alloc_ireg (cfg);
6287                 MONO_ADD_INS (cfg->cbb, ins);
6288
6289                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6290                 ins->klass = mono_defaults.int32_class;
6291                 ins->sreg1 = vreg;
6292                 ins->type = STACK_I4;
6293                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6294                 MONO_ADD_INS (cfg->cbb, ins);
6295
6296                 long_ins->opcode = OP_NOP;
6297                 break;
6298         case OP_INSERTX_I8_SLOW:
6299                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6300                 ins->dreg = long_ins->dreg;
6301                 ins->sreg1 = long_ins->dreg;
6302                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6303                 ins->inst_c0 = long_ins->inst_c0 * 2;
6304                 MONO_ADD_INS (cfg->cbb, ins);
6305
6306                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6307                 ins->dreg = long_ins->dreg;
6308                 ins->sreg1 = long_ins->dreg;
6309                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6310                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6311                 MONO_ADD_INS (cfg->cbb, ins);
6312
6313                 long_ins->opcode = OP_NOP;
6314                 break;
6315         case OP_EXPAND_I8:
6316                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6317                 ins->dreg = long_ins->dreg;
6318                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6319                 ins->klass = long_ins->klass;
6320                 ins->type = STACK_VTYPE;
6321                 MONO_ADD_INS (cfg->cbb, ins);
6322
6323                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6324                 ins->dreg = long_ins->dreg;
6325                 ins->sreg1 = long_ins->dreg;
6326                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6327                 ins->inst_c0 = 1;
6328                 ins->klass = long_ins->klass;
6329                 ins->type = STACK_VTYPE;
6330                 MONO_ADD_INS (cfg->cbb, ins);
6331
6332                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6333                 ins->dreg = long_ins->dreg;
6334                 ins->sreg1 = long_ins->dreg;;
6335                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6336                 ins->klass = long_ins->klass;
6337                 ins->type = STACK_VTYPE;
6338                 MONO_ADD_INS (cfg->cbb, ins);
6339
6340                 long_ins->opcode = OP_NOP;
6341                 break;
6342         }
6343 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6344 }
6345
6346 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6347 gpointer
6348 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6349 {
6350         int offset;
6351         gpointer *sp, old_value;
6352         char *bp;
6353
6354         offset = clause->exvar_offset;
6355
6356         /*Load the spvar*/
6357         bp = MONO_CONTEXT_GET_BP (ctx);
6358         sp = *(gpointer*)(bp + offset);
6359
6360         old_value = *sp;
6361         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6362                 return old_value;
6363
6364         *sp = new_value;
6365
6366         return old_value;
6367 }
6368
6369 /*
6370  * mono_aot_emit_load_got_addr:
6371  *
6372  *   Emit code to load the got address.
6373  * On x86, the result is placed into EBX.
6374  */
6375 guint8*
6376 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6377 {
6378         x86_call_imm (code, 0);
6379         /*
6380          * The patch needs to point to the pop, since the GOT offset needs
6381          * to be added to that address.
6382          */
6383         if (cfg)
6384                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6385         else
6386                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6387         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6388         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6389
6390         return code;
6391 }
6392
6393 static guint8*
6394 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6395 {
6396         if (cfg)
6397                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6398         else
6399                 g_assert_not_reached ();
6400         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6401         return code;
6402 }
6403
6404 /*
6405  * mono_arch_emit_load_aotconst:
6406  *
6407  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6408  * TARGET from the mscorlib GOT in full-aot code.
6409  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6410  * EAX.
6411  */
6412 guint8*
6413 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6414 {
6415         /* Load the mscorlib got address */
6416         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6417         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6418         /* arch_emit_got_access () patches this */
6419         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6420
6421         return code;
6422 }
6423
6424 /* Can't put this into mini-x86.h */
6425 gpointer
6426 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6427
6428 GSList *
6429 mono_arch_get_trampolines (gboolean aot)
6430 {
6431         MonoTrampInfo *info;
6432         GSList *tramps = NULL;
6433
6434         mono_x86_get_signal_exception_trampoline (&info, aot);
6435
6436         tramps = g_slist_append (tramps, info);
6437
6438         return tramps;
6439 }
6440
6441 /* Soft Debug support */
6442 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6443
6444 /*
6445  * mono_arch_set_breakpoint:
6446  *
6447  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6448  * The location should contain code emitted by OP_SEQ_POINT.
6449  */
6450 void
6451 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6452 {
6453         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6454
6455         g_assert (code [0] == 0x90);
6456         x86_call_membase (code, X86_ECX, 0);
6457 }
6458
6459 /*
6460  * mono_arch_clear_breakpoint:
6461  *
6462  *   Clear the breakpoint at IP.
6463  */
6464 void
6465 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6466 {
6467         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6468         int i;
6469
6470         for (i = 0; i < 2; ++i)
6471                 x86_nop (code);
6472 }
6473
6474 /*
6475  * mono_arch_start_single_stepping:
6476  *
6477  *   Start single stepping.
6478  */
6479 void
6480 mono_arch_start_single_stepping (void)
6481 {
6482         ss_trampoline = mini_get_single_step_trampoline ();
6483 }
6484
6485 /*
6486  * mono_arch_stop_single_stepping:
6487  *
6488  *   Stop single stepping.
6489  */
6490 void
6491 mono_arch_stop_single_stepping (void)
6492 {
6493         ss_trampoline = NULL;
6494 }
6495
6496 /*
6497  * mono_arch_is_single_step_event:
6498  *
6499  *   Return whenever the machine state in SIGCTX corresponds to a single
6500  * step event.
6501  */
6502 gboolean
6503 mono_arch_is_single_step_event (void *info, void *sigctx)
6504 {
6505         /* We use soft breakpoints */
6506         return FALSE;
6507 }
6508
6509 gboolean
6510 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6511 {
6512         /* We use soft breakpoints */
6513         return FALSE;
6514 }
6515
6516 #define BREAKPOINT_SIZE 2
6517
6518 /*
6519  * mono_arch_skip_breakpoint:
6520  *
6521  *   See mini-amd64.c for docs.
6522  */
6523 void
6524 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6525 {
6526         g_assert_not_reached ();
6527 }
6528
6529 /*
6530  * mono_arch_skip_single_step:
6531  *
6532  *   See mini-amd64.c for docs.
6533  */
6534 void
6535 mono_arch_skip_single_step (MonoContext *ctx)
6536 {
6537         g_assert_not_reached ();
6538 }
6539
6540 /*
6541  * mono_arch_get_seq_point_info:
6542  *
6543  *   See mini-amd64.c for docs.
6544  */
6545 gpointer
6546 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6547 {
6548         NOT_IMPLEMENTED;
6549         return NULL;
6550 }
6551
6552 void
6553 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6554 {
6555         ext->lmf.previous_lmf = (gsize)prev_lmf;
6556         /* Mark that this is a MonoLMFExt */
6557         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6558         ext->lmf.ebp = (gssize)ext;
6559 }
6560
6561 #endif
6562
6563 gboolean
6564 mono_arch_opcode_supported (int opcode)
6565 {
6566         switch (opcode) {
6567         case OP_ATOMIC_ADD_I4:
6568         case OP_ATOMIC_EXCHANGE_I4:
6569         case OP_ATOMIC_CAS_I4:
6570         case OP_ATOMIC_LOAD_I1:
6571         case OP_ATOMIC_LOAD_I2:
6572         case OP_ATOMIC_LOAD_I4:
6573         case OP_ATOMIC_LOAD_U1:
6574         case OP_ATOMIC_LOAD_U2:
6575         case OP_ATOMIC_LOAD_U4:
6576         case OP_ATOMIC_LOAD_R4:
6577         case OP_ATOMIC_LOAD_R8:
6578         case OP_ATOMIC_STORE_I1:
6579         case OP_ATOMIC_STORE_I2:
6580         case OP_ATOMIC_STORE_I4:
6581         case OP_ATOMIC_STORE_U1:
6582         case OP_ATOMIC_STORE_U2:
6583         case OP_ATOMIC_STORE_U4:
6584         case OP_ATOMIC_STORE_R4:
6585         case OP_ATOMIC_STORE_R8:
6586                 return TRUE;
6587         default:
6588                 return FALSE;
6589         }
6590 }
6591
6592 CallInfo*
6593 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6594 {
6595         return get_call_info (mp, sig);
6596 }