mono/mini/mini-x86.c

   1 /**
   2  * \file
   3  * x86 backend for the Mono code generator
   4  *
   5  * Authors:
   6  *   Paolo Molaro (lupus@ximian.com)
   7  *   Dietmar Maurer (dietmar@ximian.com)
   8  *   Patrik Torstensson
   9  *
  10  * Copyright 2003 Ximian, Inc.
  11  * Copyright 2003-2011 Novell Inc.
  12  * Copyright 2011 Xamarin Inc.
  13  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  14  */
  15 #include "mini.h"
  16 #include <string.h>
  17 #include <math.h>
  18 #ifdef HAVE_UNISTD_H
  19 #include <unistd.h>
  20 #endif
  21
  22 #include <mono/metadata/abi-details.h>
  23 #include <mono/metadata/appdomain.h>
  24 #include <mono/metadata/debug-helpers.h>
  25 #include <mono/metadata/threads.h>
  26 #include <mono/metadata/profiler-private.h>
  27 #include <mono/metadata/mono-debug.h>
  28 #include <mono/metadata/gc-internals.h>
  29 #include <mono/utils/mono-math.h>
  30 #include <mono/utils/mono-counters.h>
  31 #include <mono/utils/mono-mmap.h>
  32 #include <mono/utils/mono-memory-model.h>
  33 #include <mono/utils/mono-hwcap.h>
  34 #include <mono/utils/mono-threads.h>
  35
  36 #include "trace.h"
  37 #include "mini-x86.h"
  38 #include "cpu-x86.h"
  39 #include "ir-emit.h"
  40 #include "mini-gc.h"
  41
  42 #ifndef TARGET_WIN32
  43 #ifdef MONO_XEN_OPT
  44 static gboolean optimize_for_xen = TRUE;
  45 #else
  46 #define optimize_for_xen 0
  47 #endif
  48 #endif
  49
  50 /* The single step trampoline */
  51 static gpointer ss_trampoline;
  52
  53 /* The breakpoint trampoline */
  54 static gpointer bp_trampoline;
  55
  56 /* This mutex protects architecture specific caches */
  57 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  58 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  59 static mono_mutex_t mini_arch_mutex;
  60
  61 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  62
  63 #define ARGS_OFFSET 8
  64
  65 #ifdef TARGET_WIN32
  66 /* Under windows, the default pinvoke calling convention is stdcall */
  67 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_DEFAULT || (sig)->call_convention == MONO_CALL_THISCALL))
  68 #else
  69 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_THISCALL))
  70 #endif
  71
  72 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  73
  74 #define OP_SEQ_POINT_BP_OFFSET 7
  75
  76 static guint8*
  77 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  78
  79 const char*
  80 mono_arch_regname (int reg)
  81 {
  82         switch (reg) {
  83         case X86_EAX: return "%eax";
  84         case X86_EBX: return "%ebx";
  85         case X86_ECX: return "%ecx";
  86         case X86_EDX: return "%edx";
  87         case X86_ESP: return "%esp";
  88         case X86_EBP: return "%ebp";
  89         case X86_EDI: return "%edi";
  90         case X86_ESI: return "%esi";
  91         }
  92         return "unknown";
  93 }
  94
  95 const char*
  96 mono_arch_fregname (int reg)
  97 {
  98         switch (reg) {
  99         case 0:
 100                 return "%fr0";
 101         case 1:
 102                 return "%fr1";
 103         case 2:
 104                 return "%fr2";
 105         case 3:
 106                 return "%fr3";
 107         case 4:
 108                 return "%fr4";
 109         case 5:
 110                 return "%fr5";
 111         case 6:
 112                 return "%fr6";
 113         case 7:
 114                 return "%fr7";
 115         default:
 116                 return "unknown";
 117         }
 118 }
 119
 120 const char *
 121 mono_arch_xregname (int reg)
 122 {
 123         switch (reg) {
 124         case 0:
 125                 return "%xmm0";
 126         case 1:
 127                 return "%xmm1";
 128         case 2:
 129                 return "%xmm2";
 130         case 3:
 131                 return "%xmm3";
 132         case 4:
 133                 return "%xmm4";
 134         case 5:
 135                 return "%xmm5";
 136         case 6:
 137                 return "%xmm6";
 138         case 7:
 139                 return "%xmm7";
 140         default:
 141                 return "unknown";
 142         }
 143 }
 144
 145 void
 146 mono_x86_patch (unsigned char* code, gpointer target)
 147 {
 148         x86_patch (code, (unsigned char*)target);
 149 }
 150
 151 #define FLOAT_PARAM_REGS 0
 152
 153 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 154
 155 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 156 {
 157         if (!sig->pinvoke)
 158                 return NULL;
 159
 160         switch (sig->call_convention) {
 161         case MONO_CALL_THISCALL:
 162                  return thiscall_param_regs;
 163         default:
 164                  return NULL;
 165         }
 166 }
 167
 168 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 169 #define SMALL_STRUCTS_IN_REGS
 170 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 171 #endif
 172
 173 static void inline
 174 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 175 {
 176     ainfo->offset = *stack_size;
 177
 178     if (!param_regs || param_regs [*gr] == X86_NREG) {
 179                 ainfo->storage = ArgOnStack;
 180                 ainfo->nslots = 1;
 181                 (*stack_size) += sizeof (gpointer);
 182     }
 183     else {
 184                 ainfo->storage = ArgInIReg;
 185                 ainfo->reg = param_regs [*gr];
 186                 (*gr) ++;
 187     }
 188 }
 189
 190 static void inline
 191 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 192 {
 193         ainfo->offset = *stack_size;
 194
 195         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 196
 197         ainfo->storage = ArgOnStack;
 198         (*stack_size) += sizeof (gpointer) * 2;
 199         ainfo->nslots = 2;
 200 }
 201
 202 static void inline
 203 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 204 {
 205     ainfo->offset = *stack_size;
 206
 207     if (*gr >= FLOAT_PARAM_REGS) {
 208                 ainfo->storage = ArgOnStack;
 209                 (*stack_size) += is_double ? 8 : 4;
 210                 ainfo->nslots = is_double ? 2 : 1;
 211     }
 212     else {
 213                 /* A double register */
 214                 if (is_double)
 215                         ainfo->storage = ArgInDoubleSSEReg;
 216                 else
 217                         ainfo->storage = ArgInFloatSSEReg;
 218                 ainfo->reg = *gr;
 219                 (*gr) += 1;
 220     }
 221 }
 222
 223
 224 static void
 225 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 226                gboolean is_return,
 227                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 228 {
 229         guint32 size;
 230         MonoClass *klass;
 231
 232         klass = mono_class_from_mono_type (type);
 233         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 234
 235 #if defined(TARGET_WIN32)
 236         /*
 237         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 238         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 239         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 240         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 241         * it must be represented in call and cannot be dropped.
 242         */
 243         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 244                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 245                 ainfo->pass_empty_struct = TRUE;
 246                 size = 1;
 247         }
 248 #endif
 249
 250 #ifdef SMALL_STRUCTS_IN_REGS
 251         if (sig->pinvoke && is_return) {
 252                 MonoMarshalType *info;
 253
 254                 info = mono_marshal_load_type_info (klass);
 255                 g_assert (info);
 256
 257                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 258
 259                 /* Ignore empty struct return value, if used. */
 260                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 261                         ainfo->storage = ArgValuetypeInReg;
 262                         return;
 263                 }
 264
 265                 /*
 266                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 267                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 268                 * This is different compared to for example float or double return types (not in struct) that will be returned
 269                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 270                 *
 271                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 272                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 273                 * This means that structs with one float or double will be returned in ST(0). For more details,
 274                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 275                 */
 276 #if !defined(TARGET_WIN32)
 277
 278                 /* Special case structs with only a float member */
 279                 if (info->num_fields == 1) {
 280                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 281                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 282                                 ainfo->storage = ArgValuetypeInReg;
 283                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 284                                 return;
 285                         }
 286                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 287                                 ainfo->storage = ArgValuetypeInReg;
 288                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 289                                 return;
 290                         }
 291                 }
 292 #endif
 293
 294                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 295                         ainfo->storage = ArgValuetypeInReg;
 296                         ainfo->pair_storage [0] = ArgInIReg;
 297                         ainfo->pair_regs [0] = return_regs [0];
 298                         if (info->native_size > 4) {
 299                                 ainfo->pair_storage [1] = ArgInIReg;
 300                                 ainfo->pair_regs [1] = return_regs [1];
 301                         }
 302                         return;
 303                 }
 304         }
 305 #endif
 306
 307         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 308                 g_assert (size <= 4);
 309                 ainfo->storage = ArgValuetypeInReg;
 310                 ainfo->reg = param_regs [*gr];
 311                 (*gr)++;
 312                 return;
 313         }
 314
 315         ainfo->offset = *stack_size;
 316         ainfo->storage = ArgOnStack;
 317         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 318         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 319 }
 320
 321 /*
 322  * get_call_info:
 323  *
 324  *  Obtain information about a call according to the calling convention.
 325  * For x86 ELF, see the "System V Application Binary Interface Intel386
 326  * Architecture Processor Supplment, Fourth Edition" document for more
 327  * information.
 328  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 329  */
 330 static CallInfo*
 331 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 332 {
 333         guint32 i, gr, fr, pstart;
 334         const guint32 *param_regs;
 335         MonoType *ret_type;
 336         int n = sig->hasthis + sig->param_count;
 337         guint32 stack_size = 0;
 338         gboolean is_pinvoke = sig->pinvoke;
 339
 340         gr = 0;
 341         fr = 0;
 342         cinfo->nargs = n;
 343
 344         param_regs = callconv_param_regs(sig);
 345
 346         /* return value */
 347         {
 348                 ret_type = mini_get_underlying_type (sig->ret);
 349                 switch (ret_type->type) {
 350                 case MONO_TYPE_I1:
 351                 case MONO_TYPE_U1:
 352                 case MONO_TYPE_I2:
 353                 case MONO_TYPE_U2:
 354                 case MONO_TYPE_I4:
 355                 case MONO_TYPE_U4:
 356                 case MONO_TYPE_I:
 357                 case MONO_TYPE_U:
 358                 case MONO_TYPE_PTR:
 359                 case MONO_TYPE_FNPTR:
 360                 case MONO_TYPE_OBJECT:
 361                         cinfo->ret.storage = ArgInIReg;
 362                         cinfo->ret.reg = X86_EAX;
 363                         break;
 364                 case MONO_TYPE_U8:
 365                 case MONO_TYPE_I8:
 366                         cinfo->ret.storage = ArgInIReg;
 367                         cinfo->ret.reg = X86_EAX;
 368                         cinfo->ret.is_pair = TRUE;
 369                         break;
 370                 case MONO_TYPE_R4:
 371                         cinfo->ret.storage = ArgOnFloatFpStack;
 372                         break;
 373                 case MONO_TYPE_R8:
 374                         cinfo->ret.storage = ArgOnDoubleFpStack;
 375                         break;
 376                 case MONO_TYPE_GENERICINST:
 377                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 378                                 cinfo->ret.storage = ArgInIReg;
 379                                 cinfo->ret.reg = X86_EAX;
 380                                 break;
 381                         }
 382                         if (mini_is_gsharedvt_type (ret_type)) {
 383                                 cinfo->ret.storage = ArgOnStack;
 384                                 cinfo->vtype_retaddr = TRUE;
 385                                 break;
 386                         }
 387                         /* Fall through */
 388                 case MONO_TYPE_VALUETYPE:
 389                 case MONO_TYPE_TYPEDBYREF: {
 390                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 391
 392                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 393                         if (cinfo->ret.storage == ArgOnStack) {
 394                                 cinfo->vtype_retaddr = TRUE;
 395                                 /* The caller passes the address where the value is stored */
 396                         }
 397                         break;
 398                 }
 399                 case MONO_TYPE_VAR:
 400                 case MONO_TYPE_MVAR:
 401                         g_assert (mini_is_gsharedvt_type (ret_type));
 402                         cinfo->ret.storage = ArgOnStack;
 403                         cinfo->vtype_retaddr = TRUE;
 404                         break;
 405                 case MONO_TYPE_VOID:
 406                         cinfo->ret.storage = ArgNone;
 407                         break;
 408                 default:
 409                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 410                 }
 411         }
 412
 413         pstart = 0;
 414         /*
 415          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 416          * the first argument, allowing 'this' to be always passed in the first arg reg.
 417          * Also do this if the first argument is a reference type, since virtual calls
 418          * are sometimes made using calli without sig->hasthis set, like in the delegate
 419          * invoke wrappers.
 420          */
 421         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 422                 if (sig->hasthis) {
 423                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 424                 } else {
 425                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 426                         pstart = 1;
 427                 }
 428                 cinfo->vret_arg_offset = stack_size;
 429                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 430                 cinfo->vret_arg_index = 1;
 431         } else {
 432                 /* this */
 433                 if (sig->hasthis)
 434                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 435
 436                 if (cinfo->vtype_retaddr)
 437                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 438         }
 439
 440         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 441                 fr = FLOAT_PARAM_REGS;
 442
 443                 /* Emit the signature cookie just before the implicit arguments */
 444                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 445         }
 446
 447         for (i = pstart; i < sig->param_count; ++i) {
 448                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 449                 MonoType *ptype;
 450
 451                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 452                         /* We allways pass the sig cookie on the stack for simplicity */
 453                         /*
 454                          * Prevent implicit arguments + the sig cookie from being passed
 455                          * in registers.
 456                          */
 457                         fr = FLOAT_PARAM_REGS;
 458
 459                         /* Emit the signature cookie just before the implicit arguments */
 460                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 461                 }
 462
 463                 if (sig->params [i]->byref) {
 464                         add_general (&gr, param_regs, &stack_size, ainfo);
 465                         continue;
 466                 }
 467                 ptype = mini_get_underlying_type (sig->params [i]);
 468                 switch (ptype->type) {
 469                 case MONO_TYPE_I1:
 470                 case MONO_TYPE_U1:
 471                         add_general (&gr, param_regs, &stack_size, ainfo);
 472                         break;
 473                 case MONO_TYPE_I2:
 474                 case MONO_TYPE_U2:
 475                         add_general (&gr, param_regs, &stack_size, ainfo);
 476                         break;
 477                 case MONO_TYPE_I4:
 478                 case MONO_TYPE_U4:
 479                         add_general (&gr, param_regs, &stack_size, ainfo);
 480                         break;
 481                 case MONO_TYPE_I:
 482                 case MONO_TYPE_U:
 483                 case MONO_TYPE_PTR:
 484                 case MONO_TYPE_FNPTR:
 485                 case MONO_TYPE_OBJECT:
 486                         add_general (&gr, param_regs, &stack_size, ainfo);
 487                         break;
 488                 case MONO_TYPE_GENERICINST:
 489                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 490                                 add_general (&gr, param_regs, &stack_size, ainfo);
 491                                 break;
 492                         }
 493                         if (mini_is_gsharedvt_type (ptype)) {
 494                                 /* gsharedvt arguments are passed by ref */
 495                                 add_general (&gr, param_regs, &stack_size, ainfo);
 496                                 g_assert (ainfo->storage == ArgOnStack);
 497                                 ainfo->storage = ArgGSharedVt;
 498                                 break;
 499                         }
 500                         /* Fall through */
 501                 case MONO_TYPE_VALUETYPE:
 502                 case MONO_TYPE_TYPEDBYREF:
 503                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 504                         break;
 505                 case MONO_TYPE_U8:
 506                 case MONO_TYPE_I8:
 507                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 508                         break;
 509                 case MONO_TYPE_R4:
 510                         add_float (&fr, &stack_size, ainfo, FALSE);
 511                         break;
 512                 case MONO_TYPE_R8:
 513                         add_float (&fr, &stack_size, ainfo, TRUE);
 514                         break;
 515                 case MONO_TYPE_VAR:
 516                 case MONO_TYPE_MVAR:
 517                         /* gsharedvt arguments are passed by ref */
 518                         g_assert (mini_is_gsharedvt_type (ptype));
 519                         add_general (&gr, param_regs, &stack_size, ainfo);
 520                         g_assert (ainfo->storage == ArgOnStack);
 521                         ainfo->storage = ArgGSharedVt;
 522                         break;
 523                 default:
 524                         g_error ("unexpected type 0x%x", ptype->type);
 525                         g_assert_not_reached ();
 526                 }
 527         }
 528
 529         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 530                 fr = FLOAT_PARAM_REGS;
 531
 532                 /* Emit the signature cookie just before the implicit arguments */
 533                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 534         }
 535
 536         if (cinfo->vtype_retaddr) {
 537                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 538                 cinfo->callee_stack_pop = 4;
 539         } else if (CALLCONV_IS_STDCALL (sig)) {
 540                 /* Have to compensate for the stack space popped by the native callee */
 541                 cinfo->callee_stack_pop = stack_size;
 542         }
 543
 544         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 545                 cinfo->need_stack_align = TRUE;
 546                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 547                 stack_size += cinfo->stack_align_amount;
 548         }
 549
 550         cinfo->stack_usage = stack_size;
 551         cinfo->reg_usage = gr;
 552         cinfo->freg_usage = fr;
 553         return cinfo;
 554 }
 555
 556 static CallInfo*
 557 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 558 {
 559         int n = sig->hasthis + sig->param_count;
 560         CallInfo *cinfo;
 561
 562         if (mp)
 563                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 564         else
 565                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 566
 567         return get_call_info_internal (cinfo, sig);
 568 }
 569
 570 /*
 571  * mono_arch_get_argument_info:
 572  * @csig:  a method signature
 573  * @param_count: the number of parameters to consider
 574  * @arg_info: an array to store the result infos
 575  *
 576  * Gathers information on parameters such as size, alignment and
 577  * padding. arg_info should be large enought to hold param_count + 1 entries.
 578  *
 579  * Returns the size of the argument area on the stack.
 580  * This should be signal safe, since it is called from
 581  * mono_arch_unwind_frame ().
 582  * FIXME: The metadata calls might not be signal safe.
 583  */
 584 int
 585 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 586 {
 587         int len, k, args_size = 0;
 588         int size, pad;
 589         guint32 align;
 590         int offset = 8;
 591         CallInfo *cinfo;
 592
 593         /* Avoid g_malloc as it is not signal safe */
 594         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 595         cinfo = (CallInfo*)g_newa (guint8*, len);
 596         memset (cinfo, 0, len);
 597
 598         cinfo = get_call_info_internal (cinfo, csig);
 599
 600         arg_info [0].offset = offset;
 601
 602         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 603                 args_size += sizeof (gpointer);
 604                 offset += 4;
 605         }
 606
 607         if (csig->hasthis) {
 608                 args_size += sizeof (gpointer);
 609                 offset += 4;
 610         }
 611
 612         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 613                 /* Emitted after this */
 614                 args_size += sizeof (gpointer);
 615                 offset += 4;
 616         }
 617
 618         arg_info [0].size = args_size;
 619
 620         for (k = 0; k < param_count; k++) {
 621                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 622
 623                 /* ignore alignment for now */
 624                 align = 1;
 625
 626                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 627                 arg_info [k].pad = pad;
 628                 args_size += size;
 629                 arg_info [k + 1].pad = 0;
 630                 arg_info [k + 1].size = size;
 631                 offset += pad;
 632                 arg_info [k + 1].offset = offset;
 633                 offset += size;
 634
 635                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 636                         /* Emitted after the first arg */
 637                         args_size += sizeof (gpointer);
 638                         offset += 4;
 639                 }
 640         }
 641
 642         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 643                 align = MONO_ARCH_FRAME_ALIGNMENT;
 644         else
 645                 align = 4;
 646         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 647         arg_info [k].pad = pad;
 648
 649         return args_size;
 650 }
 651
 652 gboolean
 653 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 654 {
 655         MonoType *callee_ret;
 656         CallInfo *c1, *c2;
 657         gboolean res;
 658
 659         if (cfg->compile_aot && !cfg->full_aot)
 660                 /* OP_TAILCALL doesn't work with AOT */
 661                 return FALSE;
 662
 663         c1 = get_call_info (NULL, caller_sig);
 664         c2 = get_call_info (NULL, callee_sig);
 665         /*
 666          * Tail calls with more callee stack usage than the caller cannot be supported, since
 667          * the extra stack space would be left on the stack after the tail call.
 668          */
 669         res = c1->stack_usage >= c2->stack_usage;
 670         callee_ret = mini_get_underlying_type (callee_sig->ret);
 671         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 672                 /* An address on the callee's stack is passed as the first argument */
 673                 res = FALSE;
 674
 675         g_free (c1);
 676         g_free (c2);
 677
 678         return res;
 679 }
 680
 681 /*
 682  * Initialize the cpu to execute managed code.
 683  */
 684 void
 685 mono_arch_cpu_init (void)
 686 {
 687         /* spec compliance requires running with double precision */
 688 #ifndef _MSC_VER
 689         guint16 fpcw;
 690
 691         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 692         fpcw &= ~X86_FPCW_PRECC_MASK;
 693         fpcw |= X86_FPCW_PREC_DOUBLE;
 694         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 695         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 696 #else
 697         _control87 (_PC_53, MCW_PC);
 698 #endif
 699 }
 700
 701 /*
 702  * Initialize architecture specific code.
 703  */
 704 void
 705 mono_arch_init (void)
 706 {
 707         mono_os_mutex_init_recursive (&mini_arch_mutex);
 708
 709         if (!mono_aot_only)
 710                 bp_trampoline = mini_get_breakpoint_trampoline ();
 711
 712         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 713         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 714 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 715         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 716 #endif
 717 }
 718
 719 /*
 720  * Cleanup architecture specific code.
 721  */
 722 void
 723 mono_arch_cleanup (void)
 724 {
 725         mono_os_mutex_destroy (&mini_arch_mutex);
 726 }
 727
 728 /*
 729  * This function returns the optimizations supported on this cpu.
 730  */
 731 guint32
 732 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 733 {
 734         guint32 opts = 0;
 735
 736         *exclude_mask = 0;
 737
 738         if (mono_hwcap_x86_has_cmov) {
 739                 opts |= MONO_OPT_CMOV;
 740
 741                 if (mono_hwcap_x86_has_fcmov)
 742                         opts |= MONO_OPT_FCMOV;
 743                 else
 744                         *exclude_mask |= MONO_OPT_FCMOV;
 745         } else {
 746                 *exclude_mask |= MONO_OPT_CMOV;
 747         }
 748
 749         if (mono_hwcap_x86_has_sse2)
 750                 opts |= MONO_OPT_SSE2;
 751         else
 752                 *exclude_mask |= MONO_OPT_SSE2;
 753
 754 #ifdef MONO_ARCH_SIMD_INTRINSICS
 755                 /*SIMD intrinsics require at least SSE2.*/
 756                 if (!mono_hwcap_x86_has_sse2)
 757                         *exclude_mask |= MONO_OPT_SIMD;
 758 #endif
 759
 760         return opts;
 761 }
 762
 763 /*
 764  * This function test for all SSE functions supported.
 765  *
 766  * Returns a bitmask corresponding to all supported versions.
 767  *
 768  */
 769 guint32
 770 mono_arch_cpu_enumerate_simd_versions (void)
 771 {
 772         guint32 sse_opts = 0;
 773
 774         if (mono_hwcap_x86_has_sse1)
 775                 sse_opts |= SIMD_VERSION_SSE1;
 776
 777         if (mono_hwcap_x86_has_sse2)
 778                 sse_opts |= SIMD_VERSION_SSE2;
 779
 780         if (mono_hwcap_x86_has_sse3)
 781                 sse_opts |= SIMD_VERSION_SSE3;
 782
 783         if (mono_hwcap_x86_has_ssse3)
 784                 sse_opts |= SIMD_VERSION_SSSE3;
 785
 786         if (mono_hwcap_x86_has_sse41)
 787                 sse_opts |= SIMD_VERSION_SSE41;
 788
 789         if (mono_hwcap_x86_has_sse42)
 790                 sse_opts |= SIMD_VERSION_SSE42;
 791
 792         if (mono_hwcap_x86_has_sse4a)
 793                 sse_opts |= SIMD_VERSION_SSE4a;
 794
 795         return sse_opts;
 796 }
 797
 798 /*
 799  * Determine whenever the trap whose info is in SIGINFO is caused by
 800  * integer overflow.
 801  */
 802 gboolean
 803 mono_arch_is_int_overflow (void *sigctx, void *info)
 804 {
 805         MonoContext ctx;
 806         guint8* ip;
 807
 808         mono_sigctx_to_monoctx (sigctx, &ctx);
 809
 810         ip = (guint8*)ctx.eip;
 811
 812         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 813                 gint32 reg;
 814
 815                 /* idiv REG */
 816                 switch (x86_modrm_rm (ip [1])) {
 817                 case X86_EAX:
 818                         reg = ctx.eax;
 819                         break;
 820                 case X86_ECX:
 821                         reg = ctx.ecx;
 822                         break;
 823                 case X86_EDX:
 824                         reg = ctx.edx;
 825                         break;
 826                 case X86_EBX:
 827                         reg = ctx.ebx;
 828                         break;
 829                 case X86_ESI:
 830                         reg = ctx.esi;
 831                         break;
 832                 case X86_EDI:
 833                         reg = ctx.edi;
 834                         break;
 835                 default:
 836                         g_assert_not_reached ();
 837                         reg = -1;
 838                 }
 839
 840                 if (reg == -1)
 841                         return TRUE;
 842         }
 843
 844         return FALSE;
 845 }
 846
 847 GList *
 848 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 849 {
 850         GList *vars = NULL;
 851         int i;
 852
 853         for (i = 0; i < cfg->num_varinfo; i++) {
 854                 MonoInst *ins = cfg->varinfo [i];
 855                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 856
 857                 /* unused vars */
 858                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 859                         continue;
 860
 861                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 862                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 863                         continue;
 864
 865                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 866                  * 8bit quantities in caller saved registers on x86 */
 867                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 868                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 869                         g_assert (i == vmv->idx);
 870                         vars = g_list_prepend (vars, vmv);
 871                 }
 872         }
 873
 874         vars = mono_varlist_sort (cfg, vars, 0);
 875
 876         return vars;
 877 }
 878
 879 GList *
 880 mono_arch_get_global_int_regs (MonoCompile *cfg)
 881 {
 882         GList *regs = NULL;
 883
 884         /* we can use 3 registers for global allocation */
 885         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 886         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 887         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 888
 889         return regs;
 890 }
 891
 892 /*
 893  * mono_arch_regalloc_cost:
 894  *
 895  *  Return the cost, in number of memory references, of the action of
 896  * allocating the variable VMV into a register during global register
 897  * allocation.
 898  */
 899 guint32
 900 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 901 {
 902         MonoInst *ins = cfg->varinfo [vmv->idx];
 903
 904         if (cfg->method->save_lmf)
 905                 /* The register is already saved */
 906                 return (ins->opcode == OP_ARG) ? 1 : 0;
 907         else
 908                 /* push+pop+possible load if it is an argument */
 909                 return (ins->opcode == OP_ARG) ? 3 : 2;
 910 }
 911
 912 static void
 913 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 914 {
 915         static int inited = FALSE;
 916         static int count = 0;
 917
 918         if (cfg->arch.need_stack_frame_inited) {
 919                 g_assert (cfg->arch.need_stack_frame == flag);
 920                 return;
 921         }
 922
 923         cfg->arch.need_stack_frame = flag;
 924         cfg->arch.need_stack_frame_inited = TRUE;
 925
 926         if (flag)
 927                 return;
 928
 929         if (!inited) {
 930                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 931                 inited = TRUE;
 932         }
 933         ++count;
 934
 935         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 936 }
 937
 938 static gboolean
 939 needs_stack_frame (MonoCompile *cfg)
 940 {
 941         MonoMethodSignature *sig;
 942         MonoMethodHeader *header;
 943         gboolean result = FALSE;
 944
 945 #if defined(__APPLE__)
 946         /*OSX requires stack frame code to have the correct alignment. */
 947         return TRUE;
 948 #endif
 949
 950         if (cfg->arch.need_stack_frame_inited)
 951                 return cfg->arch.need_stack_frame;
 952
 953         header = cfg->header;
 954         sig = mono_method_signature (cfg->method);
 955
 956         if (cfg->disable_omit_fp)
 957                 result = TRUE;
 958         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 959                 result = TRUE;
 960         else if (cfg->method->save_lmf)
 961                 result = TRUE;
 962         else if (cfg->stack_offset)
 963                 result = TRUE;
 964         else if (cfg->param_area)
 965                 result = TRUE;
 966         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 967                 result = TRUE;
 968         else if (header->num_clauses)
 969                 result = TRUE;
 970         else if (sig->param_count + sig->hasthis)
 971                 result = TRUE;
 972         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 973                 result = TRUE;
 974         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)))
 975                 result = TRUE;
 976
 977         set_needs_stack_frame (cfg, result);
 978
 979         return cfg->arch.need_stack_frame;
 980 }
 981
 982 /*
 983  * Set var information according to the calling convention. X86 version.
 984  * The locals var stuff should most likely be split in another method.
 985  */
 986 void
 987 mono_arch_allocate_vars (MonoCompile *cfg)
 988 {
 989         MonoMethodSignature *sig;
 990         MonoMethodHeader *header;
 991         MonoInst *inst;
 992         guint32 locals_stack_size, locals_stack_align;
 993         int i, offset;
 994         gint32 *offsets;
 995         CallInfo *cinfo;
 996
 997         header = cfg->header;
 998         sig = mono_method_signature (cfg->method);
 999
1000         if (!cfg->arch.cinfo)
1001                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1002         cinfo = (CallInfo *)cfg->arch.cinfo;
1003
1004         cfg->frame_reg = X86_EBP;
1005         offset = 0;
1006
1007         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1008                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1009                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1010         }
1011
1012         /* Reserve space to save LMF and caller saved registers */
1013
1014         if (cfg->method->save_lmf) {
1015                 /* The LMF var is allocated normally */
1016         } else {
1017                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1018                         offset += 4;
1019                 }
1020
1021                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1022                         offset += 4;
1023                 }
1024
1025                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1026                         offset += 4;
1027                 }
1028         }
1029
1030         switch (cinfo->ret.storage) {
1031         case ArgValuetypeInReg:
1032                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1033                 offset += 8;
1034                 cfg->ret->opcode = OP_REGOFFSET;
1035                 cfg->ret->inst_basereg = X86_EBP;
1036                 cfg->ret->inst_offset = - offset;
1037                 break;
1038         default:
1039                 break;
1040         }
1041
1042         /* Allocate locals */
1043         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1044         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1045                 char *mname = mono_method_full_name (cfg->method, TRUE);
1046                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1047                 g_free (mname);
1048                 return;
1049         }
1050         if (locals_stack_align) {
1051                 int prev_offset = offset;
1052
1053                 offset += (locals_stack_align - 1);
1054                 offset &= ~(locals_stack_align - 1);
1055
1056                 while (prev_offset < offset) {
1057                         prev_offset += 4;
1058                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1059                 }
1060         }
1061         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1062         cfg->locals_max_stack_offset = - offset;
1063         /*
1064          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1065          * have locals larger than 8 bytes we need to make sure that
1066          * they have the appropriate offset.
1067          */
1068         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8) {
1069                 int extra_size = MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1070                 offset += extra_size;
1071                 locals_stack_size += extra_size;
1072         }
1073         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1074                 if (offsets [i] != -1) {
1075                         MonoInst *inst = cfg->varinfo [i];
1076                         inst->opcode = OP_REGOFFSET;
1077                         inst->inst_basereg = X86_EBP;
1078                         inst->inst_offset = - (offset + offsets [i]);
1079                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1080                 }
1081         }
1082         offset += locals_stack_size;
1083
1084
1085         /*
1086          * Allocate arguments+return value
1087          */
1088
1089         switch (cinfo->ret.storage) {
1090         case ArgOnStack:
1091                 if (cfg->vret_addr) {
1092                         /*
1093                          * In the new IR, the cfg->vret_addr variable represents the
1094                          * vtype return value.
1095                          */
1096                         cfg->vret_addr->opcode = OP_REGOFFSET;
1097                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1098                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1099                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1100                                 printf ("vret_addr =");
1101                                 mono_print_ins (cfg->vret_addr);
1102                         }
1103                 } else {
1104                         cfg->ret->opcode = OP_REGOFFSET;
1105                         cfg->ret->inst_basereg = X86_EBP;
1106                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1107                 }
1108                 break;
1109         case ArgValuetypeInReg:
1110                 break;
1111         case ArgInIReg:
1112                 cfg->ret->opcode = OP_REGVAR;
1113                 cfg->ret->inst_c0 = cinfo->ret.reg;
1114                 cfg->ret->dreg = cinfo->ret.reg;
1115                 break;
1116         case ArgNone:
1117         case ArgOnFloatFpStack:
1118         case ArgOnDoubleFpStack:
1119                 break;
1120         default:
1121                 g_assert_not_reached ();
1122         }
1123
1124         if (sig->call_convention == MONO_CALL_VARARG) {
1125                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1126                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1127         }
1128
1129         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1130                 ArgInfo *ainfo = &cinfo->args [i];
1131                 inst = cfg->args [i];
1132                 if (inst->opcode != OP_REGVAR) {
1133                         inst->opcode = OP_REGOFFSET;
1134                         inst->inst_basereg = X86_EBP;
1135                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1136                 }
1137         }
1138
1139         cfg->stack_offset = offset;
1140 }
1141
1142 void
1143 mono_arch_create_vars (MonoCompile *cfg)
1144 {
1145         MonoType *sig_ret;
1146         MonoMethodSignature *sig;
1147         CallInfo *cinfo;
1148
1149         sig = mono_method_signature (cfg->method);
1150
1151         if (!cfg->arch.cinfo)
1152                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1153         cinfo = (CallInfo *)cfg->arch.cinfo;
1154
1155         sig_ret = mini_get_underlying_type (sig->ret);
1156
1157         if (cinfo->ret.storage == ArgValuetypeInReg)
1158                 cfg->ret_var_is_local = TRUE;
1159         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1160                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1161         }
1162
1163         if (cfg->gen_sdb_seq_points) {
1164                 MonoInst *ins;
1165
1166                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1167                 ins->flags |= MONO_INST_VOLATILE;
1168                 cfg->arch.ss_tramp_var = ins;
1169
1170                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1171                 ins->flags |= MONO_INST_VOLATILE;
1172                 cfg->arch.bp_tramp_var = ins;
1173         }
1174
1175         if (cfg->method->save_lmf) {
1176                 cfg->create_lmf_var = TRUE;
1177                 cfg->lmf_ir = TRUE;
1178         }
1179
1180         cfg->arch_eh_jit_info = 1;
1181 }
1182
1183 /*
1184  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1185  * so we try to do it just once when we have multiple fp arguments in a row.
1186  * We don't use this mechanism generally because for int arguments the generated code
1187  * is slightly bigger and new generation cpus optimize away the dependency chains
1188  * created by push instructions on the esp value.
1189  * fp_arg_setup is the first argument in the execution sequence where the esp register
1190  * is modified.
1191  */
1192 static G_GNUC_UNUSED int
1193 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1194 {
1195         int fp_space = 0;
1196         MonoType *t;
1197
1198         for (; start_arg < sig->param_count; ++start_arg) {
1199                 t = mini_get_underlying_type (sig->params [start_arg]);
1200                 if (!t->byref && t->type == MONO_TYPE_R8) {
1201                         fp_space += sizeof (double);
1202                         *fp_arg_setup = start_arg;
1203                 } else {
1204                         break;
1205                 }
1206         }
1207         return fp_space;
1208 }
1209
1210 static void
1211 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1212 {
1213         MonoMethodSignature *tmp_sig;
1214         int sig_reg;
1215
1216         /*
1217          * mono_ArgIterator_Setup assumes the signature cookie is
1218          * passed first and all the arguments which were before it are
1219          * passed on the stack after the signature. So compensate by
1220          * passing a different signature.
1221          */
1222         tmp_sig = mono_metadata_signature_dup (call->signature);
1223         tmp_sig->param_count -= call->signature->sentinelpos;
1224         tmp_sig->sentinelpos = 0;
1225         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1226
1227         if (cfg->compile_aot) {
1228                 sig_reg = mono_alloc_ireg (cfg);
1229                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1230                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1231         } else {
1232                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1233         }
1234 }
1235
1236 #ifdef ENABLE_LLVM
1237 LLVMCallInfo*
1238 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1239 {
1240         int i, n;
1241         CallInfo *cinfo;
1242         ArgInfo *ainfo;
1243         LLVMCallInfo *linfo;
1244         MonoType *t, *sig_ret;
1245
1246         n = sig->param_count + sig->hasthis;
1247
1248         cinfo = get_call_info (cfg->mempool, sig);
1249         sig_ret = sig->ret;
1250
1251         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1252
1253         /*
1254          * LLVM always uses the native ABI while we use our own ABI, the
1255          * only difference is the handling of vtypes:
1256          * - we only pass/receive them in registers in some cases, and only
1257          *   in 1 or 2 integer registers.
1258          */
1259         if (cinfo->ret.storage == ArgValuetypeInReg) {
1260                 if (sig->pinvoke) {
1261                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1262                         cfg->disable_llvm = TRUE;
1263                         return linfo;
1264                 }
1265
1266                 cfg->exception_message = g_strdup ("vtype ret in call");
1267                 cfg->disable_llvm = TRUE;
1268                 /*
1269                 linfo->ret.storage = LLVMArgVtypeInReg;
1270                 for (j = 0; j < 2; ++j)
1271                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1272                 */
1273         }
1274
1275         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1276                 /* Vtype returned using a hidden argument */
1277                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1278                 linfo->vret_arg_index = cinfo->vret_arg_index;
1279         }
1280
1281         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1282                 // FIXME:
1283                 cfg->exception_message = g_strdup ("vtype ret in call");
1284                 cfg->disable_llvm = TRUE;
1285         }
1286
1287         for (i = 0; i < n; ++i) {
1288                 ainfo = cinfo->args + i;
1289
1290                 if (i >= sig->hasthis)
1291                         t = sig->params [i - sig->hasthis];
1292                 else
1293                         t = &mono_defaults.int_class->byval_arg;
1294
1295                 linfo->args [i].storage = LLVMArgNone;
1296
1297                 switch (ainfo->storage) {
1298                 case ArgInIReg:
1299                         linfo->args [i].storage = LLVMArgNormal;
1300                         break;
1301                 case ArgInDoubleSSEReg:
1302                 case ArgInFloatSSEReg:
1303                         linfo->args [i].storage = LLVMArgNormal;
1304                         break;
1305                 case ArgOnStack:
1306                         if (mini_type_is_vtype (t)) {
1307                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1308                                 /* LLVM seems to allocate argument space for empty structures too */
1309                                         linfo->args [i].storage = LLVMArgNone;
1310                                 else
1311                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1312                         } else {
1313                                 linfo->args [i].storage = LLVMArgNormal;
1314                         }
1315                         break;
1316                 case ArgValuetypeInReg:
1317                         if (sig->pinvoke) {
1318                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1319                                 cfg->disable_llvm = TRUE;
1320                                 return linfo;
1321                         }
1322
1323                         cfg->exception_message = g_strdup ("vtype arg");
1324                         cfg->disable_llvm = TRUE;
1325                         /*
1326                         linfo->args [i].storage = LLVMArgVtypeInReg;
1327                         for (j = 0; j < 2; ++j)
1328                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1329                         */
1330                         break;
1331                 case ArgGSharedVt:
1332                         linfo->args [i].storage = LLVMArgGSharedVt;
1333                         break;
1334                 default:
1335                         cfg->exception_message = g_strdup ("ainfo->storage");
1336                         cfg->disable_llvm = TRUE;
1337                         break;
1338                 }
1339         }
1340
1341         return linfo;
1342 }
1343 #endif
1344
1345 static void
1346 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1347 {
1348         if (cfg->compute_gc_maps) {
1349                 MonoInst *def;
1350
1351                 /* Needs checking if the feature will be enabled again */
1352                 g_assert_not_reached ();
1353
1354                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1355                 if (t == NULL)
1356                         t = &mono_defaults.int_class->byval_arg;
1357                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1358         }
1359 }
1360
1361 void
1362 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1363 {
1364         MonoType *sig_ret;
1365         MonoInst *arg, *in;
1366         MonoMethodSignature *sig;
1367         int i, j, n;
1368         CallInfo *cinfo;
1369         int sentinelpos = 0, sp_offset = 0;
1370
1371         sig = call->signature;
1372         n = sig->param_count + sig->hasthis;
1373         sig_ret = mini_get_underlying_type (sig->ret);
1374
1375         cinfo = get_call_info (cfg->mempool, sig);
1376         call->call_info = cinfo;
1377
1378         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1379                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1380
1381         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1382                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1383                         /*
1384                          * Tell the JIT to use a more efficient calling convention: call using
1385                          * OP_CALL, compute the result location after the call, and save the
1386                          * result there.
1387                          */
1388                         call->vret_in_reg = TRUE;
1389 #if defined(__APPLE__)
1390                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1391                                 call->vret_in_reg_fp = TRUE;
1392 #endif
1393                         if (call->vret_var)
1394                                 NULLIFY_INS (call->vret_var);
1395                 }
1396         }
1397
1398         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1399
1400         /* Handle the case where there are no implicit arguments */
1401         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1402                 emit_sig_cookie (cfg, call, cinfo);
1403                 sp_offset = cinfo->sig_cookie.offset;
1404                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1405         }
1406
1407         /* Arguments are pushed in the reverse order */
1408         for (i = n - 1; i >= 0; i --) {
1409                 ArgInfo *ainfo = cinfo->args + i;
1410                 MonoType *orig_type, *t;
1411                 int argsize;
1412
1413                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1414                         MonoInst *vtarg;
1415
1416                         /* Push the vret arg before the first argument */
1417                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1418                         vtarg->type = STACK_MP;
1419                         vtarg->inst_destbasereg = X86_ESP;
1420                         vtarg->sreg1 = call->vret_var->dreg;
1421                         vtarg->inst_offset = cinfo->ret.offset;
1422                         MONO_ADD_INS (cfg->cbb, vtarg);
1423                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1424                 }
1425
1426                 if (i >= sig->hasthis)
1427                         t = sig->params [i - sig->hasthis];
1428                 else
1429                         t = &mono_defaults.int_class->byval_arg;
1430                 orig_type = t;
1431                 t = mini_get_underlying_type (t);
1432
1433                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1434
1435                 in = call->args [i];
1436                 arg->cil_code = in->cil_code;
1437                 arg->sreg1 = in->dreg;
1438                 arg->type = in->type;
1439
1440                 g_assert (in->dreg != -1);
1441
1442                 if (ainfo->storage == ArgGSharedVt) {
1443                         arg->opcode = OP_OUTARG_VT;
1444                         arg->sreg1 = in->dreg;
1445                         arg->klass = in->klass;
1446                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1447                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1448                         sp_offset += 4;
1449                         MONO_ADD_INS (cfg->cbb, arg);
1450                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1451                         guint32 align;
1452                         guint32 size;
1453
1454                         g_assert (in->klass);
1455
1456                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1457                                 size = sizeof (MonoTypedRef);
1458                                 align = sizeof (gpointer);
1459                         }
1460                         else {
1461                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1462                         }
1463
1464                         if (size > 0 || ainfo->pass_empty_struct) {
1465                                 arg->opcode = OP_OUTARG_VT;
1466                                 arg->sreg1 = in->dreg;
1467                                 arg->klass = in->klass;
1468                                 arg->backend.size = size;
1469                                 arg->inst_p0 = call;
1470                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1471                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1472
1473                                 MONO_ADD_INS (cfg->cbb, arg);
1474                                 if (ainfo->storage != ArgValuetypeInReg) {
1475                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1476                                 }
1477                         }
1478                 } else {
1479                         switch (ainfo->storage) {
1480                         case ArgOnStack:
1481                                 if (!t->byref) {
1482                                         if (t->type == MONO_TYPE_R4) {
1483                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1484                                                 argsize = 4;
1485                                         } else if (t->type == MONO_TYPE_R8) {
1486                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1487                                                 argsize = 8;
1488                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1489                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1490                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1491                                                 argsize = 4;
1492                                         } else {
1493                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1494                                                 argsize = 4;
1495                                         }
1496                                 } else {
1497                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1498                                         argsize = 4;
1499                                 }
1500                                 break;
1501                         case ArgInIReg:
1502                                 arg->opcode = OP_MOVE;
1503                                 arg->dreg = ainfo->reg;
1504                                 MONO_ADD_INS (cfg->cbb, arg);
1505                                 argsize = 0;
1506                                 break;
1507                         default:
1508                                 g_assert_not_reached ();
1509                         }
1510
1511                         if (cfg->compute_gc_maps) {
1512                                 if (argsize == 4) {
1513                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1514                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1515                                                 /* this */
1516                                                 if (call->need_unbox_trampoline)
1517                                                         /* The unbox trampoline transforms this into a managed pointer */
1518                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1519                                                 else
1520                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1521                                         } else {
1522                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1523                                         }
1524                                 } else {
1525                                         /* i8/r8 */
1526                                         for (j = 0; j < argsize; j += 4)
1527                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1528                                 }
1529                         }
1530                 }
1531
1532                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1533                         /* Emit the signature cookie just before the implicit arguments */
1534                         emit_sig_cookie (cfg, call, cinfo);
1535                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1536                 }
1537         }
1538
1539         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1540                 MonoInst *vtarg;
1541
1542                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1543                         /* Already done */
1544                 }
1545                 else if (cinfo->ret.storage == ArgInIReg) {
1546                         NOT_IMPLEMENTED;
1547                         /* The return address is passed in a register */
1548                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1549                         vtarg->sreg1 = call->inst.dreg;
1550                         vtarg->dreg = mono_alloc_ireg (cfg);
1551                         MONO_ADD_INS (cfg->cbb, vtarg);
1552
1553                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1554                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1555                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1556                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1557                 }
1558         }
1559
1560         call->stack_usage = cinfo->stack_usage;
1561         call->stack_align_amount = cinfo->stack_align_amount;
1562 }
1563
1564 void
1565 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1566 {
1567         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1568         ArgInfo *ainfo = ins->inst_p1;
1569         int size = ins->backend.size;
1570
1571         if (ainfo->storage == ArgValuetypeInReg) {
1572                 int dreg = mono_alloc_ireg (cfg);
1573                 switch (size) {
1574                 case 1:
1575                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1576                         break;
1577                 case 2:
1578                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1579                         break;
1580                 case 4:
1581                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1582                         break;
1583                 case 3: /* FIXME */
1584                 default:
1585                         g_assert_not_reached ();
1586                 }
1587                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1588         }
1589         else {
1590                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1591                         /* Pass by addr */
1592                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1593                 } else if (size <= 4) {
1594                         int dreg = mono_alloc_ireg (cfg);
1595                         if (ainfo->pass_empty_struct) {
1596                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1597                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1598                         } else {
1599                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1600                         }
1601                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1602                 } else if (size <= 20) {
1603                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1604                 } else {
1605                         // FIXME: Code growth
1606                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1607                 }
1608         }
1609 }
1610
1611 void
1612 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1613 {
1614         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1615
1616         if (!ret->byref) {
1617                 if (ret->type == MONO_TYPE_R4) {
1618                         if (COMPILE_LLVM (cfg))
1619                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1620                         /* Nothing to do */
1621                         return;
1622                 } else if (ret->type == MONO_TYPE_R8) {
1623                         if (COMPILE_LLVM (cfg))
1624                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1625                         /* Nothing to do */
1626                         return;
1627                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1628                         if (COMPILE_LLVM (cfg))
1629                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1630                         else {
1631                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1632                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1633                         }
1634                         return;
1635                 }
1636         }
1637
1638         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1639 }
1640
1641 /*
1642  * Allow tracing to work with this interface (with an optional argument)
1643  */
1644 void*
1645 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1646 {
1647         guchar *code = p;
1648
1649         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1650         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1651
1652         /* if some args are passed in registers, we need to save them here */
1653         x86_push_reg (code, X86_EBP);
1654
1655         if (cfg->compile_aot) {
1656                 x86_push_imm (code, cfg->method);
1657                 x86_mov_reg_imm (code, X86_EAX, func);
1658                 x86_call_reg (code, X86_EAX);
1659         } else {
1660                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1661                 x86_push_imm (code, cfg->method);
1662                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1663                 x86_call_code (code, 0);
1664         }
1665         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1666
1667         return code;
1668 }
1669
1670 enum {
1671         SAVE_NONE,
1672         SAVE_STRUCT,
1673         SAVE_EAX,
1674         SAVE_EAX_EDX,
1675         SAVE_FP
1676 };
1677
1678 void*
1679 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1680 {
1681         guchar *code = p;
1682         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1683         MonoMethod *method = cfg->method;
1684         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1685
1686         switch (ret_type->type) {
1687         case MONO_TYPE_VOID:
1688                 /* special case string .ctor icall */
1689                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1690                         save_mode = SAVE_EAX;
1691                         stack_usage = enable_arguments ? 8 : 4;
1692                 } else
1693                         save_mode = SAVE_NONE;
1694                 break;
1695         case MONO_TYPE_I8:
1696         case MONO_TYPE_U8:
1697                 save_mode = SAVE_EAX_EDX;
1698                 stack_usage = enable_arguments ? 16 : 8;
1699                 break;
1700         case MONO_TYPE_R4:
1701         case MONO_TYPE_R8:
1702                 save_mode = SAVE_FP;
1703                 stack_usage = enable_arguments ? 16 : 8;
1704                 break;
1705         case MONO_TYPE_GENERICINST:
1706                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1707                         save_mode = SAVE_EAX;
1708                         stack_usage = enable_arguments ? 8 : 4;
1709                         break;
1710                 }
1711                 /* Fall through */
1712         case MONO_TYPE_VALUETYPE:
1713                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1714                 save_mode = SAVE_STRUCT;
1715                 stack_usage = enable_arguments ? 4 : 0;
1716                 break;
1717         default:
1718                 save_mode = SAVE_EAX;
1719                 stack_usage = enable_arguments ? 8 : 4;
1720                 break;
1721         }
1722
1723         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1724
1725         switch (save_mode) {
1726         case SAVE_EAX_EDX:
1727                 x86_push_reg (code, X86_EDX);
1728                 x86_push_reg (code, X86_EAX);
1729                 if (enable_arguments) {
1730                         x86_push_reg (code, X86_EDX);
1731                         x86_push_reg (code, X86_EAX);
1732                         arg_size = 8;
1733                 }
1734                 break;
1735         case SAVE_EAX:
1736                 x86_push_reg (code, X86_EAX);
1737                 if (enable_arguments) {
1738                         x86_push_reg (code, X86_EAX);
1739                         arg_size = 4;
1740                 }
1741                 break;
1742         case SAVE_FP:
1743                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1744                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1745                 if (enable_arguments) {
1746                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1747                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1748                         arg_size = 8;
1749                 }
1750                 break;
1751         case SAVE_STRUCT:
1752                 if (enable_arguments) {
1753                         x86_push_membase (code, X86_EBP, 8);
1754                         arg_size = 4;
1755                 }
1756                 break;
1757         case SAVE_NONE:
1758         default:
1759                 break;
1760         }
1761
1762         if (cfg->compile_aot) {
1763                 x86_push_imm (code, method);
1764                 x86_mov_reg_imm (code, X86_EAX, func);
1765                 x86_call_reg (code, X86_EAX);
1766         } else {
1767                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1768                 x86_push_imm (code, method);
1769                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1770                 x86_call_code (code, 0);
1771         }
1772
1773         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1774
1775         switch (save_mode) {
1776         case SAVE_EAX_EDX:
1777                 x86_pop_reg (code, X86_EAX);
1778                 x86_pop_reg (code, X86_EDX);
1779                 break;
1780         case SAVE_EAX:
1781                 x86_pop_reg (code, X86_EAX);
1782                 break;
1783         case SAVE_FP:
1784                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1785                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1786                 break;
1787         case SAVE_NONE:
1788         default:
1789                 break;
1790         }
1791
1792         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1793
1794         return code;
1795 }
1796
1797 #define EMIT_COND_BRANCH(ins,cond,sign) \
1798 if (ins->inst_true_bb->native_offset) { \
1799         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1800 } else { \
1801         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1802         if ((cfg->opt & MONO_OPT_BRANCH) && \
1803             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1804                 x86_branch8 (code, cond, 0, sign); \
1805         else \
1806                 x86_branch32 (code, cond, 0, sign); \
1807 }
1808
1809 /*
1810  *      Emit an exception if condition is fail and
1811  *  if possible do a directly branch to target
1812  */
1813 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1814         do {                                                        \
1815                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1816                 if (tins == NULL) {                                                                             \
1817                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1818                                         MONO_PATCH_INFO_EXC, exc_name);  \
1819                         x86_branch32 (code, cond, 0, signed);               \
1820                 } else {        \
1821                         EMIT_COND_BRANCH (tins, cond, signed);  \
1822                 }                       \
1823         } while (0);
1824
1825 #define EMIT_FPCOMPARE(code) do { \
1826         x86_fcompp (code); \
1827         x86_fnstsw (code); \
1828 } while (0);
1829
1830
1831 static guint8*
1832 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1833 {
1834         gboolean needs_paddings = TRUE;
1835         guint32 pad_size;
1836         MonoJumpInfo *jinfo = NULL;
1837
1838         if (cfg->abs_patches) {
1839                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1840                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1841                         needs_paddings = FALSE;
1842         }
1843
1844         if (cfg->compile_aot)
1845                 needs_paddings = FALSE;
1846         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1847         This is required for code patching to be safe on SMP machines.
1848         */
1849         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1850         if (needs_paddings && pad_size)
1851                 x86_padding (code, 4 - pad_size);
1852
1853         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1854         x86_call_code (code, 0);
1855
1856         return code;
1857 }
1858
1859 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1860
1861 /*
1862  * mono_peephole_pass_1:
1863  *
1864  *   Perform peephole opts which should/can be performed before local regalloc
1865  */
1866 void
1867 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1868 {
1869         MonoInst *ins, *n;
1870
1871         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1872                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1873
1874                 switch (ins->opcode) {
1875                 case OP_IADD_IMM:
1876                 case OP_ADD_IMM:
1877                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1878                                 /*
1879                                  * X86_LEA is like ADD, but doesn't have the
1880                                  * sreg1==dreg restriction.
1881                                  */
1882                                 ins->opcode = OP_X86_LEA_MEMBASE;
1883                                 ins->inst_basereg = ins->sreg1;
1884                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1885                                 ins->opcode = OP_X86_INC_REG;
1886                         break;
1887                 case OP_SUB_IMM:
1888                 case OP_ISUB_IMM:
1889                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1890                                 ins->opcode = OP_X86_LEA_MEMBASE;
1891                                 ins->inst_basereg = ins->sreg1;
1892                                 ins->inst_imm = -ins->inst_imm;
1893                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1894                                 ins->opcode = OP_X86_DEC_REG;
1895                         break;
1896                 case OP_COMPARE_IMM:
1897                 case OP_ICOMPARE_IMM:
1898                         /* OP_COMPARE_IMM (reg, 0)
1899                          * -->
1900                          * OP_X86_TEST_NULL (reg)
1901                          */
1902                         if (!ins->inst_imm)
1903                                 ins->opcode = OP_X86_TEST_NULL;
1904                         break;
1905                 case OP_X86_COMPARE_MEMBASE_IMM:
1906                         /*
1907                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1908                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1909                          * -->
1910                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1911                          * OP_COMPARE_IMM reg, imm
1912                          *
1913                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1914                          */
1915                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1916                             ins->inst_basereg == last_ins->inst_destbasereg &&
1917                             ins->inst_offset == last_ins->inst_offset) {
1918                                         ins->opcode = OP_COMPARE_IMM;
1919                                         ins->sreg1 = last_ins->sreg1;
1920
1921                                         /* check if we can remove cmp reg,0 with test null */
1922                                         if (!ins->inst_imm)
1923                                                 ins->opcode = OP_X86_TEST_NULL;
1924                                 }
1925
1926                         break;
1927                 case OP_X86_PUSH_MEMBASE:
1928                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1929                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1930                             ins->inst_basereg == last_ins->inst_destbasereg &&
1931                             ins->inst_offset == last_ins->inst_offset) {
1932                                     ins->opcode = OP_X86_PUSH;
1933                                     ins->sreg1 = last_ins->sreg1;
1934                         }
1935                         break;
1936                 }
1937
1938                 mono_peephole_ins (bb, ins);
1939         }
1940 }
1941
1942 void
1943 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1944 {
1945         MonoInst *ins, *n;
1946
1947         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1948                 switch (ins->opcode) {
1949                 case OP_ICONST:
1950                         /* reg = 0 -> XOR (reg, reg) */
1951                         /* XOR sets cflags on x86, so we cant do it always */
1952                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1953                                 MonoInst *ins2;
1954
1955                                 ins->opcode = OP_IXOR;
1956                                 ins->sreg1 = ins->dreg;
1957                                 ins->sreg2 = ins->dreg;
1958
1959                                 /*
1960                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1961                                  * since it takes 3 bytes instead of 7.
1962                                  */
1963                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1964                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1965                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1966                                                 ins2->sreg1 = ins->dreg;
1967                                         }
1968                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1969                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1970                                                 ins2->sreg1 = ins->dreg;
1971                                         }
1972                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1973                                                 /* Continue iteration */
1974                                         }
1975                                         else
1976                                                 break;
1977                                 }
1978                         }
1979                         break;
1980                 case OP_IADD_IMM:
1981                 case OP_ADD_IMM:
1982                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1983                                 ins->opcode = OP_X86_INC_REG;
1984                         break;
1985                 case OP_ISUB_IMM:
1986                 case OP_SUB_IMM:
1987                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1988                                 ins->opcode = OP_X86_DEC_REG;
1989                         break;
1990                 }
1991
1992                 mono_peephole_ins (bb, ins);
1993         }
1994 }
1995
1996 #define NEW_INS(cfg,ins,dest,op) do {   \
1997                 MONO_INST_NEW ((cfg), (dest), (op)); \
1998                 (dest)->cil_code = (ins)->cil_code;                              \
1999                 mono_bblock_insert_before_ins (bb, ins, (dest)); \
2000         } while (0)
2001
2002 /*
2003  * mono_arch_lowering_pass:
2004  *
2005  *  Converts complex opcodes into simpler ones so that each IR instruction
2006  * corresponds to one machine instruction.
2007  */
2008 void
2009 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2010 {
2011         MonoInst *ins, *next;
2012
2013         /*
2014          * FIXME: Need to add more instructions, but the current machine
2015          * description can't model some parts of the composite instructions like
2016          * cdq.
2017          */
2018         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2019                 switch (ins->opcode) {
2020                 case OP_IREM_IMM:
2021                 case OP_IDIV_IMM:
2022                 case OP_IDIV_UN_IMM:
2023                 case OP_IREM_UN_IMM:
2024                         /*
2025                          * Keep the cases where we could generated optimized code, otherwise convert
2026                          * to the non-imm variant.
2027                          */
2028                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2029                                 break;
2030                         mono_decompose_op_imm (cfg, bb, ins);
2031                         break;
2032 #ifdef MONO_ARCH_SIMD_INTRINSICS
2033                 case OP_EXPAND_I1: {
2034                         MonoInst *temp;
2035                         int temp_reg1 = mono_alloc_ireg (cfg);
2036                         int temp_reg2 = mono_alloc_ireg (cfg);
2037                         int original_reg = ins->sreg1;
2038
2039                         NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
2040                         temp->sreg1 = original_reg;
2041                         temp->dreg = temp_reg1;
2042
2043                         NEW_INS (cfg, ins, temp, OP_SHL_IMM);
2044                         temp->sreg1 = temp_reg1;
2045                         temp->dreg = temp_reg2;
2046                         temp->inst_imm = 8;
2047
2048                         NEW_INS (cfg, ins, temp, OP_IOR);
2049                         temp->sreg1 = temp->dreg = temp_reg2;
2050                         temp->sreg2 = temp_reg1;
2051
2052                         ins->opcode = OP_EXPAND_I2;
2053                         ins->sreg1 = temp_reg2;
2054                 }
2055                         break;
2056 #endif
2057                 default:
2058                         break;
2059                 }
2060         }
2061
2062         bb->max_vreg = cfg->next_vreg;
2063 }
2064
2065 static const int
2066 branch_cc_table [] = {
2067         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2068         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2069         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2070 };
2071
2072 /* Maps CMP_... constants to X86_CC_... constants */
2073 static const int
2074 cc_table [] = {
2075         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2076         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2077 };
2078
2079 static const int
2080 cc_signed_table [] = {
2081         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2082         FALSE, FALSE, FALSE, FALSE
2083 };
2084
2085 static unsigned char*
2086 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2087 {
2088 #define XMM_TEMP_REG 0
2089         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2090         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2091         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2092                 /* optimize by assigning a local var for this use so we avoid
2093                  * the stack manipulations */
2094                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2095                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2096                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2097                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2098                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2099                 if (size == 1)
2100                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2101                 else if (size == 2)
2102                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2103                 return code;
2104         }
2105         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2106         x86_fnstcw_membase(code, X86_ESP, 0);
2107         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2108         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2109         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2110         x86_fldcw_membase (code, X86_ESP, 2);
2111         if (size == 8) {
2112                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2113                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2114                 x86_pop_reg (code, dreg);
2115                 /* FIXME: need the high register
2116                  * x86_pop_reg (code, dreg_high);
2117                  */
2118         } else {
2119                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2120                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2121                 x86_pop_reg (code, dreg);
2122         }
2123         x86_fldcw_membase (code, X86_ESP, 0);
2124         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2125
2126         if (size == 1)
2127                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2128         else if (size == 2)
2129                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2130         return code;
2131 }
2132
2133 static unsigned char*
2134 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2135 {
2136         int sreg = tree->sreg1;
2137         int need_touch = FALSE;
2138
2139 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2140         need_touch = TRUE;
2141 #endif
2142
2143         if (need_touch) {
2144                 guint8* br[5];
2145
2146                 /*
2147                  * Under Windows:
2148                  * If requested stack size is larger than one page,
2149                  * perform stack-touch operation
2150                  */
2151                 /*
2152                  * Generate stack probe code.
2153                  * Under Windows, it is necessary to allocate one page at a time,
2154                  * "touching" stack after each successful sub-allocation. This is
2155                  * because of the way stack growth is implemented - there is a
2156                  * guard page before the lowest stack page that is currently commited.
2157                  * Stack normally grows sequentially so OS traps access to the
2158                  * guard page and commits more pages when needed.
2159                  */
2160                 x86_test_reg_imm (code, sreg, ~0xFFF);
2161                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2162
2163                 br[2] = code; /* loop */
2164                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2165                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2166
2167                 /*
2168                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2169                  * that follows only initializes the last part of the area.
2170                  */
2171                 /* Same as the init code below with size==0x1000 */
2172                 if (tree->flags & MONO_INST_INIT) {
2173                         x86_push_reg (code, X86_EAX);
2174                         x86_push_reg (code, X86_ECX);
2175                         x86_push_reg (code, X86_EDI);
2176                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2177                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2178                         if (cfg->param_area)
2179                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2180                         else
2181                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2182                         x86_cld (code);
2183                         x86_prefix (code, X86_REP_PREFIX);
2184                         x86_stosl (code);
2185                         x86_pop_reg (code, X86_EDI);
2186                         x86_pop_reg (code, X86_ECX);
2187                         x86_pop_reg (code, X86_EAX);
2188                 }
2189
2190                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2191                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2192                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2193                 x86_patch (br[3], br[2]);
2194                 x86_test_reg_reg (code, sreg, sreg);
2195                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2196                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2197
2198                 br[1] = code; x86_jump8 (code, 0);
2199
2200                 x86_patch (br[0], code);
2201                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2202                 x86_patch (br[1], code);
2203                 x86_patch (br[4], code);
2204         }
2205         else
2206                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2207
2208         if (tree->flags & MONO_INST_INIT) {
2209                 int offset = 0;
2210                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2211                         x86_push_reg (code, X86_EAX);
2212                         offset += 4;
2213                 }
2214                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2215                         x86_push_reg (code, X86_ECX);
2216                         offset += 4;
2217                 }
2218                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2219                         x86_push_reg (code, X86_EDI);
2220                         offset += 4;
2221                 }
2222
2223                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2224                 if (sreg != X86_ECX)
2225                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2226                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2227
2228                 if (cfg->param_area)
2229                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2230                 else
2231                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2232                 x86_cld (code);
2233                 x86_prefix (code, X86_REP_PREFIX);
2234                 x86_stosl (code);
2235
2236                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2237                         x86_pop_reg (code, X86_EDI);
2238                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2239                         x86_pop_reg (code, X86_ECX);
2240                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2241                         x86_pop_reg (code, X86_EAX);
2242         }
2243         return code;
2244 }
2245
2246
2247 static guint8*
2248 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2249 {
2250         /* Move return value to the target register */
2251         switch (ins->opcode) {
2252         case OP_CALL:
2253         case OP_CALL_REG:
2254         case OP_CALL_MEMBASE:
2255                 if (ins->dreg != X86_EAX)
2256                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2257                 break;
2258         default:
2259                 break;
2260         }
2261
2262         return code;
2263 }
2264
2265 #ifdef TARGET_MACH
2266 static int tls_gs_offset;
2267 #endif
2268
2269 gboolean
2270 mono_arch_have_fast_tls (void)
2271 {
2272 #ifdef TARGET_MACH
2273         static gboolean have_fast_tls = FALSE;
2274         static gboolean inited = FALSE;
2275         guint32 *ins;
2276
2277         if (mini_get_debug_options ()->use_fallback_tls)
2278                 return FALSE;
2279         if (inited)
2280                 return have_fast_tls;
2281
2282         ins = (guint32*)pthread_getspecific;
2283         /*
2284          * We're looking for these two instructions:
2285          *
2286          * mov    0x4(%esp),%eax
2287          * mov    %gs:[offset](,%eax,4),%eax
2288          */
2289         have_fast_tls = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2290         tls_gs_offset = ins [2];
2291         inited = TRUE;
2292
2293         return have_fast_tls;
2294 #elif defined(TARGET_ANDROID)
2295         return FALSE;
2296 #else
2297         if (mini_get_debug_options ()->use_fallback_tls)
2298                 return FALSE;
2299         return TRUE;
2300 #endif
2301 }
2302
2303 static guint8*
2304 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2305 {
2306 #if defined(TARGET_MACH)
2307         x86_prefix (code, X86_GS_PREFIX);
2308         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2309 #elif defined(TARGET_WIN32)
2310         /*
2311          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2312          * Journal and/or a disassembly of the TlsGet () function.
2313          */
2314         x86_prefix (code, X86_FS_PREFIX);
2315         x86_mov_reg_mem (code, dreg, 0x18, 4);
2316         if (tls_offset < 64) {
2317                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2318         } else {
2319                 guint8 *buf [16];
2320
2321                 g_assert (tls_offset < 0x440);
2322                 /* Load TEB->TlsExpansionSlots */
2323                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2324                 x86_test_reg_reg (code, dreg, dreg);
2325                 buf [0] = code;
2326                 x86_branch (code, X86_CC_EQ, code, TRUE);
2327                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2328                 x86_patch (buf [0], code);
2329         }
2330 #else
2331         if (optimize_for_xen) {
2332                 x86_prefix (code, X86_GS_PREFIX);
2333                 x86_mov_reg_mem (code, dreg, 0, 4);
2334                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2335         } else {
2336                 x86_prefix (code, X86_GS_PREFIX);
2337                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2338         }
2339 #endif
2340         return code;
2341 }
2342
2343 static guint8*
2344 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2345 {
2346 #if defined(TARGET_MACH)
2347         x86_prefix (code, X86_GS_PREFIX);
2348         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2349 #elif defined(TARGET_WIN32)
2350         g_assert_not_reached ();
2351 #else
2352         x86_prefix (code, X86_GS_PREFIX);
2353         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2354 #endif
2355         return code;
2356 }
2357
2358 /*
2359  * emit_setup_lmf:
2360  *
2361  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2362  */
2363 static guint8*
2364 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2365 {
2366         /* save all caller saved regs */
2367         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2368         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2369         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2370         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2371         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2372         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2373         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2374
2375         /* save the current IP */
2376         if (cfg->compile_aot) {
2377                 /* This pushes the current ip */
2378                 x86_call_imm (code, 0);
2379                 x86_pop_reg (code, X86_EAX);
2380         } else {
2381                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2382                 x86_mov_reg_imm (code, X86_EAX, 0);
2383         }
2384         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2385
2386         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2387         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2388         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2389         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2390         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2391         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2392         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2393         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2394         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2395
2396         return code;
2397 }
2398
2399 /* benchmark and set based on cpu */
2400 #define LOOP_ALIGNMENT 8
2401 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2402
2403 #ifndef DISABLE_JIT
2404 void
2405 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2406 {
2407         MonoInst *ins;
2408         MonoCallInst *call;
2409         guint offset;
2410         guint8 *code = cfg->native_code + cfg->code_len;
2411         int max_len, cpos;
2412
2413         if (cfg->opt & MONO_OPT_LOOP) {
2414                 int pad, align = LOOP_ALIGNMENT;
2415                 /* set alignment depending on cpu */
2416                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2417                         pad = align - pad;
2418                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2419                         x86_padding (code, pad);
2420                         cfg->code_len += pad;
2421                         bb->native_offset = cfg->code_len;
2422                 }
2423         }
2424
2425         if (cfg->verbose_level > 2)
2426                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2427
2428         cpos = bb->max_offset;
2429
2430         offset = code - cfg->native_code;
2431
2432         mono_debug_open_block (cfg, bb, offset);
2433
2434     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2435                 x86_breakpoint (code);
2436
2437         MONO_BB_FOR_EACH_INS (bb, ins) {
2438                 offset = code - cfg->native_code;
2439
2440                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2441
2442 #define EXTRA_CODE_SPACE (16)
2443
2444                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2445                         cfg->code_size *= 2;
2446                         cfg->native_code = mono_realloc_native_code(cfg);
2447                         code = cfg->native_code + offset;
2448                         cfg->stat_code_reallocs++;
2449                 }
2450
2451                 if (cfg->debug_info)
2452                         mono_debug_record_line_number (cfg, ins, offset);
2453
2454                 switch (ins->opcode) {
2455                 case OP_BIGMUL:
2456                         x86_mul_reg (code, ins->sreg2, TRUE);
2457                         break;
2458                 case OP_BIGMUL_UN:
2459                         x86_mul_reg (code, ins->sreg2, FALSE);
2460                         break;
2461                 case OP_X86_SETEQ_MEMBASE:
2462                 case OP_X86_SETNE_MEMBASE:
2463                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2464                                          ins->inst_basereg, ins->inst_offset, TRUE);
2465                         break;
2466                 case OP_STOREI1_MEMBASE_IMM:
2467                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2468                         break;
2469                 case OP_STOREI2_MEMBASE_IMM:
2470                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2471                         break;
2472                 case OP_STORE_MEMBASE_IMM:
2473                 case OP_STOREI4_MEMBASE_IMM:
2474                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2475                         break;
2476                 case OP_STOREI1_MEMBASE_REG:
2477                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2478                         break;
2479                 case OP_STOREI2_MEMBASE_REG:
2480                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2481                         break;
2482                 case OP_STORE_MEMBASE_REG:
2483                 case OP_STOREI4_MEMBASE_REG:
2484                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2485                         break;
2486                 case OP_STORE_MEM_IMM:
2487                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2488                         break;
2489                 case OP_LOADU4_MEM:
2490                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2491                         break;
2492                 case OP_LOAD_MEM:
2493                 case OP_LOADI4_MEM:
2494                         /* These are created by the cprop pass so they use inst_imm as the source */
2495                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2496                         break;
2497                 case OP_LOADU1_MEM:
2498                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2499                         break;
2500                 case OP_LOADU2_MEM:
2501                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2502                         break;
2503                 case OP_LOAD_MEMBASE:
2504                 case OP_LOADI4_MEMBASE:
2505                 case OP_LOADU4_MEMBASE:
2506                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2507                         break;
2508                 case OP_LOADU1_MEMBASE:
2509                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2510                         break;
2511                 case OP_LOADI1_MEMBASE:
2512                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2513                         break;
2514                 case OP_LOADU2_MEMBASE:
2515                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2516                         break;
2517                 case OP_LOADI2_MEMBASE:
2518                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2519                         break;
2520                 case OP_ICONV_TO_I1:
2521                 case OP_SEXT_I1:
2522                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2523                         break;
2524                 case OP_ICONV_TO_I2:
2525                 case OP_SEXT_I2:
2526                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2527                         break;
2528                 case OP_ICONV_TO_U1:
2529                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2530                         break;
2531                 case OP_ICONV_TO_U2:
2532                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2533                         break;
2534                 case OP_COMPARE:
2535                 case OP_ICOMPARE:
2536                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2537                         break;
2538                 case OP_COMPARE_IMM:
2539                 case OP_ICOMPARE_IMM:
2540                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2541                         break;
2542                 case OP_X86_COMPARE_MEMBASE_REG:
2543                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2544                         break;
2545                 case OP_X86_COMPARE_MEMBASE_IMM:
2546                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2547                         break;
2548                 case OP_X86_COMPARE_MEMBASE8_IMM:
2549                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2550                         break;
2551                 case OP_X86_COMPARE_REG_MEMBASE:
2552                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2553                         break;
2554                 case OP_X86_COMPARE_MEM_IMM:
2555                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2556                         break;
2557                 case OP_X86_TEST_NULL:
2558                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2559                         break;
2560                 case OP_X86_ADD_MEMBASE_IMM:
2561                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2562                         break;
2563                 case OP_X86_ADD_REG_MEMBASE:
2564                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2565                         break;
2566                 case OP_X86_SUB_MEMBASE_IMM:
2567                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2568                         break;
2569                 case OP_X86_SUB_REG_MEMBASE:
2570                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2571                         break;
2572                 case OP_X86_AND_MEMBASE_IMM:
2573                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2574                         break;
2575                 case OP_X86_OR_MEMBASE_IMM:
2576                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2577                         break;
2578                 case OP_X86_XOR_MEMBASE_IMM:
2579                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2580                         break;
2581                 case OP_X86_ADD_MEMBASE_REG:
2582                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2583                         break;
2584                 case OP_X86_SUB_MEMBASE_REG:
2585                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2586                         break;
2587                 case OP_X86_AND_MEMBASE_REG:
2588                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2589                         break;
2590                 case OP_X86_OR_MEMBASE_REG:
2591                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2592                         break;
2593                 case OP_X86_XOR_MEMBASE_REG:
2594                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2595                         break;
2596                 case OP_X86_INC_MEMBASE:
2597                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2598                         break;
2599                 case OP_X86_INC_REG:
2600                         x86_inc_reg (code, ins->dreg);
2601                         break;
2602                 case OP_X86_DEC_MEMBASE:
2603                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2604                         break;
2605                 case OP_X86_DEC_REG:
2606                         x86_dec_reg (code, ins->dreg);
2607                         break;
2608                 case OP_X86_MUL_REG_MEMBASE:
2609                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2610                         break;
2611                 case OP_X86_AND_REG_MEMBASE:
2612                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2613                         break;
2614                 case OP_X86_OR_REG_MEMBASE:
2615                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2616                         break;
2617                 case OP_X86_XOR_REG_MEMBASE:
2618                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2619                         break;
2620                 case OP_BREAK:
2621                         x86_breakpoint (code);
2622                         break;
2623                 case OP_RELAXED_NOP:
2624                         x86_prefix (code, X86_REP_PREFIX);
2625                         x86_nop (code);
2626                         break;
2627                 case OP_HARD_NOP:
2628                         x86_nop (code);
2629                         break;
2630                 case OP_NOP:
2631                 case OP_DUMMY_USE:
2632                 case OP_DUMMY_STORE:
2633                 case OP_DUMMY_ICONST:
2634                 case OP_DUMMY_R8CONST:
2635                 case OP_NOT_REACHED:
2636                 case OP_NOT_NULL:
2637                         break;
2638                 case OP_IL_SEQ_POINT:
2639                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2640                         break;
2641                 case OP_SEQ_POINT: {
2642                         int i;
2643
2644                         if (cfg->compile_aot)
2645                                 NOT_IMPLEMENTED;
2646
2647                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2648
2649                         /*
2650                          * We do this _before_ the breakpoint, so single stepping after
2651                          * a breakpoint is hit will step to the next IL offset.
2652                          */
2653                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2654                                 MonoInst *var = cfg->arch.ss_tramp_var;
2655                                 guint8 *br [1];
2656
2657                                 g_assert (var);
2658                                 g_assert (var->opcode == OP_REGOFFSET);
2659                                 /* Load ss_tramp_var */
2660                                 /* This is equal to &ss_trampoline */
2661                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2662                                 x86_mov_reg_membase (code, X86_ECX, X86_ECX, 0, sizeof (mgreg_t));
2663                                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
2664                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2665                                 x86_call_reg (code, X86_ECX);
2666                                 x86_patch (br [0], code);
2667                         }
2668
2669                         /*
2670                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2671                          * This means we have to put the loading of bp_tramp_var after the offset.
2672                          */
2673
2674                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2675
2676                         MonoInst *var = cfg->arch.bp_tramp_var;
2677
2678                         g_assert (var);
2679                         g_assert (var->opcode == OP_REGOFFSET);
2680                         /* Load the address of the bp trampoline */
2681                         /* This needs to be constant size */
2682                         guint8 *start = code;
2683                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2684                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2685                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2686                                 x86_padding (code, size);
2687                         }
2688                         /*
2689                          * A placeholder for a possible breakpoint inserted by
2690                          * mono_arch_set_breakpoint ().
2691                          */
2692                         for (i = 0; i < 2; ++i)
2693                                 x86_nop (code);
2694                         /*
2695                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2696                          * to another IL offset.
2697                          */
2698                         x86_nop (code);
2699                         break;
2700                 }
2701                 case OP_ADDCC:
2702                 case OP_IADDCC:
2703                 case OP_IADD:
2704                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2705                         break;
2706                 case OP_ADC:
2707                 case OP_IADC:
2708                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2709                         break;
2710                 case OP_ADDCC_IMM:
2711                 case OP_ADD_IMM:
2712                 case OP_IADD_IMM:
2713                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2714                         break;
2715                 case OP_ADC_IMM:
2716                 case OP_IADC_IMM:
2717                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2718                         break;
2719                 case OP_SUBCC:
2720                 case OP_ISUBCC:
2721                 case OP_ISUB:
2722                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2723                         break;
2724                 case OP_SBB:
2725                 case OP_ISBB:
2726                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2727                         break;
2728                 case OP_SUBCC_IMM:
2729                 case OP_SUB_IMM:
2730                 case OP_ISUB_IMM:
2731                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2732                         break;
2733                 case OP_SBB_IMM:
2734                 case OP_ISBB_IMM:
2735                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2736                         break;
2737                 case OP_IAND:
2738                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2739                         break;
2740                 case OP_AND_IMM:
2741                 case OP_IAND_IMM:
2742                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2743                         break;
2744                 case OP_IDIV:
2745                 case OP_IREM:
2746                         /*
2747                          * The code is the same for div/rem, the allocator will allocate dreg
2748                          * to RAX/RDX as appropriate.
2749                          */
2750                         if (ins->sreg2 == X86_EDX) {
2751                                 /* cdq clobbers this */
2752                                 x86_push_reg (code, ins->sreg2);
2753                                 x86_cdq (code);
2754                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2755                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2756                         } else {
2757                                 x86_cdq (code);
2758                                 x86_div_reg (code, ins->sreg2, TRUE);
2759                         }
2760                         break;
2761                 case OP_IDIV_UN:
2762                 case OP_IREM_UN:
2763                         if (ins->sreg2 == X86_EDX) {
2764                                 x86_push_reg (code, ins->sreg2);
2765                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2766                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2767                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2768                         } else {
2769                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2770                                 x86_div_reg (code, ins->sreg2, FALSE);
2771                         }
2772                         break;
2773                 case OP_DIV_IMM:
2774                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2775                         x86_cdq (code);
2776                         x86_div_reg (code, ins->sreg2, TRUE);
2777                         break;
2778                 case OP_IREM_IMM: {
2779                         int power = mono_is_power_of_two (ins->inst_imm);
2780
2781                         g_assert (ins->sreg1 == X86_EAX);
2782                         g_assert (ins->dreg == X86_EAX);
2783                         g_assert (power >= 0);
2784
2785                         if (power == 1) {
2786                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2787                                 x86_cdq (code);
2788                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2789                                 /*
2790                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2791                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2792                                  */
2793                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2794                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2795                         } else if (power == 0) {
2796                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2797                         } else {
2798                                 /* Based on gcc code */
2799
2800                                 /* Add compensation for negative dividents */
2801                                 x86_cdq (code);
2802                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2803                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2804                                 /* Compute remainder */
2805                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2806                                 /* Remove compensation */
2807                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2808                         }
2809                         break;
2810                 }
2811                 case OP_IOR:
2812                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2813                         break;
2814                 case OP_OR_IMM:
2815                 case OP_IOR_IMM:
2816                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2817                         break;
2818                 case OP_IXOR:
2819                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2820                         break;
2821                 case OP_XOR_IMM:
2822                 case OP_IXOR_IMM:
2823                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2824                         break;
2825                 case OP_ISHL:
2826                         g_assert (ins->sreg2 == X86_ECX);
2827                         x86_shift_reg (code, X86_SHL, ins->dreg);
2828                         break;
2829                 case OP_ISHR:
2830                         g_assert (ins->sreg2 == X86_ECX);
2831                         x86_shift_reg (code, X86_SAR, ins->dreg);
2832                         break;
2833                 case OP_SHR_IMM:
2834                 case OP_ISHR_IMM:
2835                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2836                         break;
2837                 case OP_SHR_UN_IMM:
2838                 case OP_ISHR_UN_IMM:
2839                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2840                         break;
2841                 case OP_ISHR_UN:
2842                         g_assert (ins->sreg2 == X86_ECX);
2843                         x86_shift_reg (code, X86_SHR, ins->dreg);
2844                         break;
2845                 case OP_SHL_IMM:
2846                 case OP_ISHL_IMM:
2847                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2848                         break;
2849                 case OP_LSHL: {
2850                         guint8 *jump_to_end;
2851
2852                         /* handle shifts below 32 bits */
2853                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2854                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2855
2856                         x86_test_reg_imm (code, X86_ECX, 32);
2857                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2858
2859                         /* handle shift over 32 bit */
2860                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2861                         x86_clear_reg (code, ins->sreg1);
2862
2863                         x86_patch (jump_to_end, code);
2864                         }
2865                         break;
2866                 case OP_LSHR: {
2867                         guint8 *jump_to_end;
2868
2869                         /* handle shifts below 32 bits */
2870                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2871                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2872
2873                         x86_test_reg_imm (code, X86_ECX, 32);
2874                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2875
2876                         /* handle shifts over 31 bits */
2877                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2878                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2879
2880                         x86_patch (jump_to_end, code);
2881                         }
2882                         break;
2883                 case OP_LSHR_UN: {
2884                         guint8 *jump_to_end;
2885
2886                         /* handle shifts below 32 bits */
2887                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2888                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2889
2890                         x86_test_reg_imm (code, X86_ECX, 32);
2891                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2892
2893                         /* handle shifts over 31 bits */
2894                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2895                         x86_clear_reg (code, ins->backend.reg3);
2896
2897                         x86_patch (jump_to_end, code);
2898                         }
2899                         break;
2900                 case OP_LSHL_IMM:
2901                         if (ins->inst_imm >= 32) {
2902                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2903                                 x86_clear_reg (code, ins->sreg1);
2904                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2905                         } else {
2906                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2907                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2908                         }
2909                         break;
2910                 case OP_LSHR_IMM:
2911                         if (ins->inst_imm >= 32) {
2912                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2913                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2914                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2915                         } else {
2916                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2917                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2918                         }
2919                         break;
2920                 case OP_LSHR_UN_IMM:
2921                         if (ins->inst_imm >= 32) {
2922                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2923                                 x86_clear_reg (code, ins->backend.reg3);
2924                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2925                         } else {
2926                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2927                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2928                         }
2929                         break;
2930                 case OP_INOT:
2931                         x86_not_reg (code, ins->sreg1);
2932                         break;
2933                 case OP_INEG:
2934                         x86_neg_reg (code, ins->sreg1);
2935                         break;
2936
2937                 case OP_IMUL:
2938                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2939                         break;
2940                 case OP_MUL_IMM:
2941                 case OP_IMUL_IMM:
2942                         switch (ins->inst_imm) {
2943                         case 2:
2944                                 /* MOV r1, r2 */
2945                                 /* ADD r1, r1 */
2946                                 if (ins->dreg != ins->sreg1)
2947                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2948                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2949                                 break;
2950                         case 3:
2951                                 /* LEA r1, [r2 + r2*2] */
2952                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2953                                 break;
2954                         case 5:
2955                                 /* LEA r1, [r2 + r2*4] */
2956                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2957                                 break;
2958                         case 6:
2959                                 /* LEA r1, [r2 + r2*2] */
2960                                 /* ADD r1, r1          */
2961                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2962                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2963                                 break;
2964                         case 9:
2965                                 /* LEA r1, [r2 + r2*8] */
2966                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
2967                                 break;
2968                         case 10:
2969                                 /* LEA r1, [r2 + r2*4] */
2970                                 /* ADD r1, r1          */
2971                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2972                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2973                                 break;
2974                         case 12:
2975                                 /* LEA r1, [r2 + r2*2] */
2976                                 /* SHL r1, 2           */
2977                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2978                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2979                                 break;
2980                         case 25:
2981                                 /* LEA r1, [r2 + r2*4] */
2982                                 /* LEA r1, [r1 + r1*4] */
2983                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2984                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2985                                 break;
2986                         case 100:
2987                                 /* LEA r1, [r2 + r2*4] */
2988                                 /* SHL r1, 2           */
2989                                 /* LEA r1, [r1 + r1*4] */
2990                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2991                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2992                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2993                                 break;
2994                         default:
2995                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
2996                                 break;
2997                         }
2998                         break;
2999                 case OP_IMUL_OVF:
3000                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3001                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3002                         break;
3003                 case OP_IMUL_OVF_UN: {
3004                         /* the mul operation and the exception check should most likely be split */
3005                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3006                         /*g_assert (ins->sreg2 == X86_EAX);
3007                         g_assert (ins->dreg == X86_EAX);*/
3008                         if (ins->sreg2 == X86_EAX) {
3009                                 non_eax_reg = ins->sreg1;
3010                         } else if (ins->sreg1 == X86_EAX) {
3011                                 non_eax_reg = ins->sreg2;
3012                         } else {
3013                                 /* no need to save since we're going to store to it anyway */
3014                                 if (ins->dreg != X86_EAX) {
3015                                         saved_eax = TRUE;
3016                                         x86_push_reg (code, X86_EAX);
3017                                 }
3018                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3019                                 non_eax_reg = ins->sreg2;
3020                         }
3021                         if (ins->dreg == X86_EDX) {
3022                                 if (!saved_eax) {
3023                                         saved_eax = TRUE;
3024                                         x86_push_reg (code, X86_EAX);
3025                                 }
3026                         } else {
3027                                 saved_edx = TRUE;
3028                                 x86_push_reg (code, X86_EDX);
3029                         }
3030                         x86_mul_reg (code, non_eax_reg, FALSE);
3031                         /* save before the check since pop and mov don't change the flags */
3032                         if (ins->dreg != X86_EAX)
3033                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3034                         if (saved_edx)
3035                                 x86_pop_reg (code, X86_EDX);
3036                         if (saved_eax)
3037                                 x86_pop_reg (code, X86_EAX);
3038                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3039                         break;
3040                 }
3041                 case OP_ICONST:
3042                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3043                         break;
3044                 case OP_AOTCONST:
3045                         g_assert_not_reached ();
3046                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3047                         x86_mov_reg_imm (code, ins->dreg, 0);
3048                         break;
3049                 case OP_JUMP_TABLE:
3050                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3051                         x86_mov_reg_imm (code, ins->dreg, 0);
3052                         break;
3053                 case OP_LOAD_GOTADDR:
3054                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3055                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3056                         break;
3057                 case OP_GOT_ENTRY:
3058                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3059                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3060                         break;
3061                 case OP_X86_PUSH_GOT_ENTRY:
3062                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3063                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3064                         break;
3065                 case OP_MOVE:
3066                         if (ins->dreg != ins->sreg1)
3067                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3068                         break;
3069                 case OP_TAILCALL: {
3070                         MonoCallInst *call = (MonoCallInst*)ins;
3071                         int pos = 0, i;
3072
3073                         ins->flags |= MONO_INST_GC_CALLSITE;
3074                         ins->backend.pc_offset = code - cfg->native_code;
3075
3076                         /* reset offset to make max_len work */
3077                         offset = code - cfg->native_code;
3078
3079                         g_assert (!cfg->method->save_lmf);
3080
3081                         /* restore callee saved registers */
3082                         for (i = 0; i < X86_NREG; ++i)
3083                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3084                                         pos -= 4;
3085                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3086                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3087                                 pos += 4;
3088                         }
3089                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3090                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3091                                 pos += 4;
3092                         }
3093                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3094                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3095                                 pos += 4;
3096                         }
3097
3098                         /* Copy arguments on the stack to our argument area */
3099                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3100                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3101                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3102                         }
3103
3104                         /* restore ESP/EBP */
3105                         x86_leave (code);
3106                         offset = code - cfg->native_code;
3107                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3108                         x86_jump32 (code, 0);
3109
3110                         ins->flags |= MONO_INST_GC_CALLSITE;
3111                         cfg->disable_aot = TRUE;
3112                         break;
3113                 }
3114                 case OP_CHECK_THIS:
3115                         /* ensure ins->sreg1 is not NULL
3116                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3117                          * cmp DWORD PTR [eax], 0
3118                          */
3119                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3120                         break;
3121                 case OP_ARGLIST: {
3122                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3123                         x86_push_reg (code, hreg);
3124                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3125                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3126                         x86_pop_reg (code, hreg);
3127                         break;
3128                 }
3129                 case OP_FCALL:
3130                 case OP_LCALL:
3131                 case OP_VCALL:
3132                 case OP_VCALL2:
3133                 case OP_VOIDCALL:
3134                 case OP_CALL:
3135                 case OP_FCALL_REG:
3136                 case OP_LCALL_REG:
3137                 case OP_VCALL_REG:
3138                 case OP_VCALL2_REG:
3139                 case OP_VOIDCALL_REG:
3140                 case OP_CALL_REG:
3141                 case OP_FCALL_MEMBASE:
3142                 case OP_LCALL_MEMBASE:
3143                 case OP_VCALL_MEMBASE:
3144                 case OP_VCALL2_MEMBASE:
3145                 case OP_VOIDCALL_MEMBASE:
3146                 case OP_CALL_MEMBASE: {
3147                         CallInfo *cinfo;
3148
3149                         call = (MonoCallInst*)ins;
3150                         cinfo = (CallInfo*)call->call_info;
3151
3152                         switch (ins->opcode) {
3153                         case OP_FCALL:
3154                         case OP_LCALL:
3155                         case OP_VCALL:
3156                         case OP_VCALL2:
3157                         case OP_VOIDCALL:
3158                         case OP_CALL:
3159                                 if (ins->flags & MONO_INST_HAS_METHOD)
3160                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3161                                 else
3162                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3163                                 break;
3164                         case OP_FCALL_REG:
3165                         case OP_LCALL_REG:
3166                         case OP_VCALL_REG:
3167                         case OP_VCALL2_REG:
3168                         case OP_VOIDCALL_REG:
3169                         case OP_CALL_REG:
3170                                 x86_call_reg (code, ins->sreg1);
3171                                 break;
3172                         case OP_FCALL_MEMBASE:
3173                         case OP_LCALL_MEMBASE:
3174                         case OP_VCALL_MEMBASE:
3175                         case OP_VCALL2_MEMBASE:
3176                         case OP_VOIDCALL_MEMBASE:
3177                         case OP_CALL_MEMBASE:
3178                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3179                                 break;
3180                         default:
3181                                 g_assert_not_reached ();
3182                                 break;
3183                         }
3184                         ins->flags |= MONO_INST_GC_CALLSITE;
3185                         ins->backend.pc_offset = code - cfg->native_code;
3186                         if (cinfo->callee_stack_pop) {
3187                                 /* Have to compensate for the stack space popped by the callee */
3188                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3189                         }
3190                         code = emit_move_return_value (cfg, ins, code);
3191                         break;
3192                 }
3193                 case OP_X86_LEA:
3194                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3195                         break;
3196                 case OP_X86_LEA_MEMBASE:
3197                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3198                         break;
3199                 case OP_X86_XCHG:
3200                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3201                         break;
3202                 case OP_LOCALLOC:
3203                         /* keep alignment */
3204                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3205                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3206                         code = mono_emit_stack_alloc (cfg, code, ins);
3207                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3208                         if (cfg->param_area)
3209                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3210                         break;
3211                 case OP_LOCALLOC_IMM: {
3212                         guint32 size = ins->inst_imm;
3213                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3214
3215                         if (ins->flags & MONO_INST_INIT) {
3216                                 /* FIXME: Optimize this */
3217                                 x86_mov_reg_imm (code, ins->dreg, size);
3218                                 ins->sreg1 = ins->dreg;
3219
3220                                 code = mono_emit_stack_alloc (cfg, code, ins);
3221                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3222                         } else {
3223                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3224                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3225                         }
3226                         if (cfg->param_area)
3227                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3228                         break;
3229                 }
3230                 case OP_THROW: {
3231                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3232                         x86_push_reg (code, ins->sreg1);
3233                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3234                                                           (gpointer)"mono_arch_throw_exception");
3235                         ins->flags |= MONO_INST_GC_CALLSITE;
3236                         ins->backend.pc_offset = code - cfg->native_code;
3237                         break;
3238                 }
3239                 case OP_RETHROW: {
3240                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3241                         x86_push_reg (code, ins->sreg1);
3242                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3243                                                           (gpointer)"mono_arch_rethrow_exception");
3244                         ins->flags |= MONO_INST_GC_CALLSITE;
3245                         ins->backend.pc_offset = code - cfg->native_code;
3246                         break;
3247                 }
3248                 case OP_CALL_HANDLER:
3249                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3250                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3251                         x86_call_imm (code, 0);
3252                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3253                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3254                         break;
3255                 case OP_START_HANDLER: {
3256                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3257                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3258                         if (cfg->param_area)
3259                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3260                         break;
3261                 }
3262                 case OP_ENDFINALLY: {
3263                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3264                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3265                         x86_ret (code);
3266                         break;
3267                 }
3268                 case OP_ENDFILTER: {
3269                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3270                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3271                         /* The local allocator will put the result into EAX */
3272                         x86_ret (code);
3273                         break;
3274                 }
3275                 case OP_GET_EX_OBJ:
3276                         if (ins->dreg != X86_EAX)
3277                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3278                         break;
3279
3280                 case OP_LABEL:
3281                         ins->inst_c0 = code - cfg->native_code;
3282                         break;
3283                 case OP_BR:
3284                         if (ins->inst_target_bb->native_offset) {
3285                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3286                         } else {
3287                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3288                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3289                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3290                                         x86_jump8 (code, 0);
3291                                 else
3292                                         x86_jump32 (code, 0);
3293                         }
3294                         break;
3295                 case OP_BR_REG:
3296                         x86_jump_reg (code, ins->sreg1);
3297                         break;
3298                 case OP_ICNEQ:
3299                 case OP_ICGE:
3300                 case OP_ICLE:
3301                 case OP_ICGE_UN:
3302                 case OP_ICLE_UN:
3303
3304                 case OP_CEQ:
3305                 case OP_CLT:
3306                 case OP_CLT_UN:
3307                 case OP_CGT:
3308                 case OP_CGT_UN:
3309                 case OP_CNE:
3310                 case OP_ICEQ:
3311                 case OP_ICLT:
3312                 case OP_ICLT_UN:
3313                 case OP_ICGT:
3314                 case OP_ICGT_UN:
3315                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3316                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3317                         break;
3318                 case OP_COND_EXC_EQ:
3319                 case OP_COND_EXC_NE_UN:
3320                 case OP_COND_EXC_LT:
3321                 case OP_COND_EXC_LT_UN:
3322                 case OP_COND_EXC_GT:
3323                 case OP_COND_EXC_GT_UN:
3324                 case OP_COND_EXC_GE:
3325                 case OP_COND_EXC_GE_UN:
3326                 case OP_COND_EXC_LE:
3327                 case OP_COND_EXC_LE_UN:
3328                 case OP_COND_EXC_IEQ:
3329                 case OP_COND_EXC_INE_UN:
3330                 case OP_COND_EXC_ILT:
3331                 case OP_COND_EXC_ILT_UN:
3332                 case OP_COND_EXC_IGT:
3333                 case OP_COND_EXC_IGT_UN:
3334                 case OP_COND_EXC_IGE:
3335                 case OP_COND_EXC_IGE_UN:
3336                 case OP_COND_EXC_ILE:
3337                 case OP_COND_EXC_ILE_UN:
3338                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3339                         break;
3340                 case OP_COND_EXC_OV:
3341                 case OP_COND_EXC_NO:
3342                 case OP_COND_EXC_C:
3343                 case OP_COND_EXC_NC:
3344                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3345                         break;
3346                 case OP_COND_EXC_IOV:
3347                 case OP_COND_EXC_INO:
3348                 case OP_COND_EXC_IC:
3349                 case OP_COND_EXC_INC:
3350                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3351                         break;
3352                 case OP_IBEQ:
3353                 case OP_IBNE_UN:
3354                 case OP_IBLT:
3355                 case OP_IBLT_UN:
3356                 case OP_IBGT:
3357                 case OP_IBGT_UN:
3358                 case OP_IBGE:
3359                 case OP_IBGE_UN:
3360                 case OP_IBLE:
3361                 case OP_IBLE_UN:
3362                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3363                         break;
3364
3365                 case OP_CMOV_IEQ:
3366                 case OP_CMOV_IGE:
3367                 case OP_CMOV_IGT:
3368                 case OP_CMOV_ILE:
3369                 case OP_CMOV_ILT:
3370                 case OP_CMOV_INE_UN:
3371                 case OP_CMOV_IGE_UN:
3372                 case OP_CMOV_IGT_UN:
3373                 case OP_CMOV_ILE_UN:
3374                 case OP_CMOV_ILT_UN:
3375                         g_assert (ins->dreg == ins->sreg1);
3376                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3377                         break;
3378
3379                 /* floating point opcodes */
3380                 case OP_R8CONST: {
3381                         double d = *(double *)ins->inst_p0;
3382
3383                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3384                                 x86_fldz (code);
3385                         } else if (d == 1.0) {
3386                                 x86_fld1 (code);
3387                         } else {
3388                                 if (cfg->compile_aot) {
3389                                         guint32 *val = (guint32*)&d;
3390                                         x86_push_imm (code, val [1]);
3391                                         x86_push_imm (code, val [0]);
3392                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3393                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3394                                 }
3395                                 else {
3396                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3397                                         x86_fld (code, NULL, TRUE);
3398                                 }
3399                         }
3400                         break;
3401                 }
3402                 case OP_R4CONST: {
3403                         float f = *(float *)ins->inst_p0;
3404
3405                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3406                                 x86_fldz (code);
3407                         } else if (f == 1.0) {
3408                                 x86_fld1 (code);
3409                         } else {
3410                                 if (cfg->compile_aot) {
3411                                         guint32 val = *(guint32*)&f;
3412                                         x86_push_imm (code, val);
3413                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3414                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3415                                 }
3416                                 else {
3417                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3418                                         x86_fld (code, NULL, FALSE);
3419                                 }
3420                         }
3421                         break;
3422                 }
3423                 case OP_STORER8_MEMBASE_REG:
3424                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3425                         break;
3426                 case OP_LOADR8_MEMBASE:
3427                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3428                         break;
3429                 case OP_STORER4_MEMBASE_REG:
3430                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3431                         break;
3432                 case OP_LOADR4_MEMBASE:
3433                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3434                         break;
3435                 case OP_ICONV_TO_R4:
3436                         x86_push_reg (code, ins->sreg1);
3437                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3438                         /* Change precision */
3439                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3440                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3441                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3442                         break;
3443                 case OP_ICONV_TO_R8:
3444                         x86_push_reg (code, ins->sreg1);
3445                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3446                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3447                         break;
3448                 case OP_ICONV_TO_R_UN:
3449                         x86_push_imm (code, 0);
3450                         x86_push_reg (code, ins->sreg1);
3451                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3452                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3453                         break;
3454                 case OP_X86_FP_LOAD_I8:
3455                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3456                         break;
3457                 case OP_X86_FP_LOAD_I4:
3458                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3459                         break;
3460                 case OP_FCONV_TO_R4:
3461                         /* Change precision */
3462                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3463                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3464                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3465                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3466                         break;
3467                 case OP_FCONV_TO_I1:
3468                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3469                         break;
3470                 case OP_FCONV_TO_U1:
3471                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3472                         break;
3473                 case OP_FCONV_TO_I2:
3474                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3475                         break;
3476                 case OP_FCONV_TO_U2:
3477                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3478                         break;
3479                 case OP_FCONV_TO_I4:
3480                 case OP_FCONV_TO_I:
3481                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3482                         break;
3483                 case OP_FCONV_TO_I8:
3484                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3485                         x86_fnstcw_membase(code, X86_ESP, 0);
3486                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3487                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3488                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3489                         x86_fldcw_membase (code, X86_ESP, 2);
3490                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3491                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3492                         x86_pop_reg (code, ins->dreg);
3493                         x86_pop_reg (code, ins->backend.reg3);
3494                         x86_fldcw_membase (code, X86_ESP, 0);
3495                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3496                         break;
3497                 case OP_LCONV_TO_R8_2:
3498                         x86_push_reg (code, ins->sreg2);
3499                         x86_push_reg (code, ins->sreg1);
3500                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3501                         /* Change precision */
3502                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3503                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3504                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3505                         break;
3506                 case OP_LCONV_TO_R4_2:
3507                         x86_push_reg (code, ins->sreg2);
3508                         x86_push_reg (code, ins->sreg1);
3509                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3510                         /* Change precision */
3511                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3512                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3513                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3514                         break;
3515                 case OP_LCONV_TO_R_UN_2: {
3516                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3517                         guint8 *br;
3518
3519                         /* load 64bit integer to FP stack */
3520                         x86_push_reg (code, ins->sreg2);
3521                         x86_push_reg (code, ins->sreg1);
3522                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3523
3524                         /* test if lreg is negative */
3525                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3526                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3527
3528                         /* add correction constant mn */
3529                         if (cfg->compile_aot) {
3530                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3531                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3532                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3533                                 x86_fld80_membase (code, X86_ESP, 2);
3534                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3535                         } else {
3536                                 x86_fld80_mem (code, mn);
3537                         }
3538                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3539
3540                         x86_patch (br, code);
3541
3542                         /* Change precision */
3543                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3544                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3545
3546                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3547
3548                         break;
3549                 }
3550                 case OP_LCONV_TO_OVF_I:
3551                 case OP_LCONV_TO_OVF_I4_2: {
3552                         guint8 *br [3], *label [1];
3553                         MonoInst *tins;
3554
3555                         /*
3556                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3557                          */
3558                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3559
3560                         /* If the low word top bit is set, see if we are negative */
3561                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3562                         /* We are not negative (no top bit set, check for our top word to be zero */
3563                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3564                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3565                         label [0] = code;
3566
3567                         /* throw exception */
3568                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3569                         if (tins) {
3570                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3571                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3572                                         x86_jump8 (code, 0);
3573                                 else
3574                                         x86_jump32 (code, 0);
3575                         } else {
3576                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3577                                 x86_jump32 (code, 0);
3578                         }
3579
3580
3581                         x86_patch (br [0], code);
3582                         /* our top bit is set, check that top word is 0xfffffff */
3583                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3584
3585                         x86_patch (br [1], code);
3586                         /* nope, emit exception */
3587                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3588                         x86_patch (br [2], label [0]);
3589
3590                         if (ins->dreg != ins->sreg1)
3591                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3592                         break;
3593                 }
3594                 case OP_FMOVE:
3595                         /* Not needed on the fp stack */
3596                         break;
3597                 case OP_MOVE_F_TO_I4:
3598                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3599                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3600                         break;
3601                 case OP_MOVE_I4_TO_F:
3602                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3603                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3604                         break;
3605                 case OP_FADD:
3606                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3607                         break;
3608                 case OP_FSUB:
3609                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3610                         break;
3611                 case OP_FMUL:
3612                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3613                         break;
3614                 case OP_FDIV:
3615                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3616                         break;
3617                 case OP_FNEG:
3618                         x86_fchs (code);
3619                         break;
3620                 case OP_SIN:
3621                         x86_fsin (code);
3622                         x86_fldz (code);
3623                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3624                         break;
3625                 case OP_COS:
3626                         x86_fcos (code);
3627                         x86_fldz (code);
3628                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3629                         break;
3630                 case OP_ABS:
3631                         x86_fabs (code);
3632                         break;
3633                 case OP_TAN: {
3634                         /*
3635                          * it really doesn't make sense to inline all this code,
3636                          * it's here just to show that things may not be as simple
3637                          * as they appear.
3638                          */
3639                         guchar *check_pos, *end_tan, *pop_jump;
3640                         x86_push_reg (code, X86_EAX);
3641                         x86_fptan (code);
3642                         x86_fnstsw (code);
3643                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3644                         check_pos = code;
3645                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3646                         x86_fstp (code, 0); /* pop the 1.0 */
3647                         end_tan = code;
3648                         x86_jump8 (code, 0);
3649                         x86_fldpi (code);
3650                         x86_fp_op (code, X86_FADD, 0);
3651                         x86_fxch (code, 1);
3652                         x86_fprem1 (code);
3653                         x86_fstsw (code);
3654                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3655                         pop_jump = code;
3656                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3657                         x86_fstp (code, 1);
3658                         x86_fptan (code);
3659                         x86_patch (pop_jump, code);
3660                         x86_fstp (code, 0); /* pop the 1.0 */
3661                         x86_patch (check_pos, code);
3662                         x86_patch (end_tan, code);
3663                         x86_fldz (code);
3664                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3665                         x86_pop_reg (code, X86_EAX);
3666                         break;
3667                 }
3668                 case OP_ATAN:
3669                         x86_fld1 (code);
3670                         x86_fpatan (code);
3671                         x86_fldz (code);
3672                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3673                         break;
3674                 case OP_SQRT:
3675                         x86_fsqrt (code);
3676                         break;
3677                 case OP_ROUND:
3678                         x86_frndint (code);
3679                         break;
3680                 case OP_IMIN:
3681                         g_assert (cfg->opt & MONO_OPT_CMOV);
3682                         g_assert (ins->dreg == ins->sreg1);
3683                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3684                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3685                         break;
3686                 case OP_IMIN_UN:
3687                         g_assert (cfg->opt & MONO_OPT_CMOV);
3688                         g_assert (ins->dreg == ins->sreg1);
3689                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3690                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3691                         break;
3692                 case OP_IMAX:
3693                         g_assert (cfg->opt & MONO_OPT_CMOV);
3694                         g_assert (ins->dreg == ins->sreg1);
3695                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3696                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3697                         break;
3698                 case OP_IMAX_UN:
3699                         g_assert (cfg->opt & MONO_OPT_CMOV);
3700                         g_assert (ins->dreg == ins->sreg1);
3701                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3702                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3703                         break;
3704                 case OP_X86_FPOP:
3705                         x86_fstp (code, 0);
3706                         break;
3707                 case OP_X86_FXCH:
3708                         x86_fxch (code, ins->inst_imm);
3709                         break;
3710                 case OP_FREM: {
3711                         guint8 *l1, *l2;
3712
3713                         x86_push_reg (code, X86_EAX);
3714                         /* we need to exchange ST(0) with ST(1) */
3715                         x86_fxch (code, 1);
3716
3717                         /* this requires a loop, because fprem somtimes
3718                          * returns a partial remainder */
3719                         l1 = code;
3720                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3721                         /* x86_fprem1 (code); */
3722                         x86_fprem (code);
3723                         x86_fnstsw (code);
3724                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3725                         l2 = code;
3726                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3727                         x86_patch (l2, l1);
3728
3729                         /* pop result */
3730                         x86_fstp (code, 1);
3731
3732                         x86_pop_reg (code, X86_EAX);
3733                         break;
3734                 }
3735                 case OP_FCOMPARE:
3736                         if (cfg->opt & MONO_OPT_FCMOV) {
3737                                 x86_fcomip (code, 1);
3738                                 x86_fstp (code, 0);
3739                                 break;
3740                         }
3741                         /* this overwrites EAX */
3742                         EMIT_FPCOMPARE(code);
3743                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3744                         break;
3745                 case OP_FCEQ:
3746                 case OP_FCNEQ:
3747                         if (cfg->opt & MONO_OPT_FCMOV) {
3748                                 /* zeroing the register at the start results in
3749                                  * shorter and faster code (we can also remove the widening op)
3750                                  */
3751                                 guchar *unordered_check;
3752                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3753                                 x86_fcomip (code, 1);
3754                                 x86_fstp (code, 0);
3755                                 unordered_check = code;
3756                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3757                                 if (ins->opcode == OP_FCEQ) {
3758                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3759                                         x86_patch (unordered_check, code);
3760                                 } else {
3761                                         guchar *jump_to_end;
3762                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3763                                         jump_to_end = code;
3764                                         x86_jump8 (code, 0);
3765                                         x86_patch (unordered_check, code);
3766                                         x86_inc_reg (code, ins->dreg);
3767                                         x86_patch (jump_to_end, code);
3768                                 }
3769
3770                                 break;
3771                         }
3772                         if (ins->dreg != X86_EAX)
3773                                 x86_push_reg (code, X86_EAX);
3774
3775                         EMIT_FPCOMPARE(code);
3776                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3777                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3778                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3779                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3780
3781                         if (ins->dreg != X86_EAX)
3782                                 x86_pop_reg (code, X86_EAX);
3783                         break;
3784                 case OP_FCLT:
3785                 case OP_FCLT_UN:
3786                         if (cfg->opt & MONO_OPT_FCMOV) {
3787                                 /* zeroing the register at the start results in
3788                                  * shorter and faster code (we can also remove the widening op)
3789                                  */
3790                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3791                                 x86_fcomip (code, 1);
3792                                 x86_fstp (code, 0);
3793                                 if (ins->opcode == OP_FCLT_UN) {
3794                                         guchar *unordered_check = code;
3795                                         guchar *jump_to_end;
3796                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3797                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3798                                         jump_to_end = code;
3799                                         x86_jump8 (code, 0);
3800                                         x86_patch (unordered_check, code);
3801                                         x86_inc_reg (code, ins->dreg);
3802                                         x86_patch (jump_to_end, code);
3803                                 } else {
3804                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3805                                 }
3806                                 break;
3807                         }
3808                         if (ins->dreg != X86_EAX)
3809                                 x86_push_reg (code, X86_EAX);
3810
3811                         EMIT_FPCOMPARE(code);
3812                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3813                         if (ins->opcode == OP_FCLT_UN) {
3814                                 guchar *is_not_zero_check, *end_jump;
3815                                 is_not_zero_check = code;
3816                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3817                                 end_jump = code;
3818                                 x86_jump8 (code, 0);
3819                                 x86_patch (is_not_zero_check, code);
3820                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3821
3822                                 x86_patch (end_jump, code);
3823                         }
3824                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3825                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3826
3827                         if (ins->dreg != X86_EAX)
3828                                 x86_pop_reg (code, X86_EAX);
3829                         break;
3830                 case OP_FCLE: {
3831                         guchar *unordered_check;
3832                         guchar *jump_to_end;
3833                         if (cfg->opt & MONO_OPT_FCMOV) {
3834                                 /* zeroing the register at the start results in
3835                                  * shorter and faster code (we can also remove the widening op)
3836                                  */
3837                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3838                                 x86_fcomip (code, 1);
3839                                 x86_fstp (code, 0);
3840                                 unordered_check = code;
3841                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3842                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3843                                 x86_patch (unordered_check, code);
3844                                 break;
3845                         }
3846                         if (ins->dreg != X86_EAX)
3847                                 x86_push_reg (code, X86_EAX);
3848
3849                         EMIT_FPCOMPARE(code);
3850                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3851                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3852                         unordered_check = code;
3853                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3854
3855                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3856                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3857                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3858                         jump_to_end = code;
3859                         x86_jump8 (code, 0);
3860                         x86_patch (unordered_check, code);
3861                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3862                         x86_patch (jump_to_end, code);
3863
3864                         if (ins->dreg != X86_EAX)
3865                                 x86_pop_reg (code, X86_EAX);
3866                         break;
3867                 }
3868                 case OP_FCGT:
3869                 case OP_FCGT_UN:
3870                         if (cfg->opt & MONO_OPT_FCMOV) {
3871                                 /* zeroing the register at the start results in
3872                                  * shorter and faster code (we can also remove the widening op)
3873                                  */
3874                                 guchar *unordered_check;
3875                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3876                                 x86_fcomip (code, 1);
3877                                 x86_fstp (code, 0);
3878                                 if (ins->opcode == OP_FCGT) {
3879                                         unordered_check = code;
3880                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3881                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3882                                         x86_patch (unordered_check, code);
3883                                 } else {
3884                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3885                                 }
3886                                 break;
3887                         }
3888                         if (ins->dreg != X86_EAX)
3889                                 x86_push_reg (code, X86_EAX);
3890
3891                         EMIT_FPCOMPARE(code);
3892                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3893                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3894                         if (ins->opcode == OP_FCGT_UN) {
3895                                 guchar *is_not_zero_check, *end_jump;
3896                                 is_not_zero_check = code;
3897                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3898                                 end_jump = code;
3899                                 x86_jump8 (code, 0);
3900                                 x86_patch (is_not_zero_check, code);
3901                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3902
3903                                 x86_patch (end_jump, code);
3904                         }
3905                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3906                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3907
3908                         if (ins->dreg != X86_EAX)
3909                                 x86_pop_reg (code, X86_EAX);
3910                         break;
3911                 case OP_FCGE: {
3912                         guchar *unordered_check;
3913                         guchar *jump_to_end;
3914                         if (cfg->opt & MONO_OPT_FCMOV) {
3915                                 /* zeroing the register at the start results in
3916                                  * shorter and faster code (we can also remove the widening op)
3917                                  */
3918                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3919                                 x86_fcomip (code, 1);
3920                                 x86_fstp (code, 0);
3921                                 unordered_check = code;
3922                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3923                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3924                                 x86_patch (unordered_check, code);
3925                                 break;
3926                         }
3927                         if (ins->dreg != X86_EAX)
3928                                 x86_push_reg (code, X86_EAX);
3929
3930                         EMIT_FPCOMPARE(code);
3931                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3932                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3933                         unordered_check = code;
3934                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3935
3936                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3937                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3938                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3939                         jump_to_end = code;
3940                         x86_jump8 (code, 0);
3941                         x86_patch (unordered_check, code);
3942                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3943                         x86_patch (jump_to_end, code);
3944
3945                         if (ins->dreg != X86_EAX)
3946                                 x86_pop_reg (code, X86_EAX);
3947                         break;
3948                 }
3949                 case OP_FBEQ:
3950                         if (cfg->opt & MONO_OPT_FCMOV) {
3951                                 guchar *jump = code;
3952                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3953                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3954                                 x86_patch (jump, code);
3955                                 break;
3956                         }
3957                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3958                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3959                         break;
3960                 case OP_FBNE_UN:
3961                         /* Branch if C013 != 100 */
3962                         if (cfg->opt & MONO_OPT_FCMOV) {
3963                                 /* branch if !ZF or (PF|CF) */
3964                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3965                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3966                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
3967                                 break;
3968                         }
3969                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
3970                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3971                         break;
3972                 case OP_FBLT:
3973                         if (cfg->opt & MONO_OPT_FCMOV) {
3974                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3975                                 break;
3976                         }
3977                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3978                         break;
3979                 case OP_FBLT_UN:
3980                         if (cfg->opt & MONO_OPT_FCMOV) {
3981                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3982                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3983                                 break;
3984                         }
3985                         if (ins->opcode == OP_FBLT_UN) {
3986                                 guchar *is_not_zero_check, *end_jump;
3987                                 is_not_zero_check = code;
3988                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3989                                 end_jump = code;
3990                                 x86_jump8 (code, 0);
3991                                 x86_patch (is_not_zero_check, code);
3992                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3993
3994                                 x86_patch (end_jump, code);
3995                         }
3996                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3997                         break;
3998                 case OP_FBGT:
3999                 case OP_FBGT_UN:
4000                         if (cfg->opt & MONO_OPT_FCMOV) {
4001                                 if (ins->opcode == OP_FBGT) {
4002                                         guchar *br1;
4003
4004                                         /* skip branch if C1=1 */
4005                                         br1 = code;
4006                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4007                                         /* branch if (C0 | C3) = 1 */
4008                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4009                                         x86_patch (br1, code);
4010                                 } else {
4011                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4012                                 }
4013                                 break;
4014                         }
4015                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4016                         if (ins->opcode == OP_FBGT_UN) {
4017                                 guchar *is_not_zero_check, *end_jump;
4018                                 is_not_zero_check = code;
4019                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4020                                 end_jump = code;
4021                                 x86_jump8 (code, 0);
4022                                 x86_patch (is_not_zero_check, code);
4023                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4024
4025                                 x86_patch (end_jump, code);
4026                         }
4027                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4028                         break;
4029                 case OP_FBGE:
4030                         /* Branch if C013 == 100 or 001 */
4031                         if (cfg->opt & MONO_OPT_FCMOV) {
4032                                 guchar *br1;
4033
4034                                 /* skip branch if C1=1 */
4035                                 br1 = code;
4036                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4037                                 /* branch if (C0 | C3) = 1 */
4038                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4039                                 x86_patch (br1, code);
4040                                 break;
4041                         }
4042                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4043                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4044                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4045                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4046                         break;
4047                 case OP_FBGE_UN:
4048                         /* Branch if C013 == 000 */
4049                         if (cfg->opt & MONO_OPT_FCMOV) {
4050                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4051                                 break;
4052                         }
4053                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4054                         break;
4055                 case OP_FBLE:
4056                         /* Branch if C013=000 or 100 */
4057                         if (cfg->opt & MONO_OPT_FCMOV) {
4058                                 guchar *br1;
4059
4060                                 /* skip branch if C1=1 */
4061                                 br1 = code;
4062                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4063                                 /* branch if C0=0 */
4064                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4065                                 x86_patch (br1, code);
4066                                 break;
4067                         }
4068                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4069                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4070                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4071                         break;
4072                 case OP_FBLE_UN:
4073                         /* Branch if C013 != 001 */
4074                         if (cfg->opt & MONO_OPT_FCMOV) {
4075                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4076                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4077                                 break;
4078                         }
4079                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4080                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4081                         break;
4082                 case OP_CKFINITE: {
4083                         guchar *br1;
4084                         x86_push_reg (code, X86_EAX);
4085                         x86_fxam (code);
4086                         x86_fnstsw (code);
4087                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4088                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4089                         x86_pop_reg (code, X86_EAX);
4090
4091                         /* Have to clean up the fp stack before throwing the exception */
4092                         br1 = code;
4093                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4094
4095                         x86_fstp (code, 0);
4096                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4097
4098                         x86_patch (br1, code);
4099                         break;
4100                 }
4101                 case OP_TLS_GET: {
4102                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4103                         break;
4104                 }
4105                 case OP_TLS_SET: {
4106                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4107                         break;
4108                 }
4109                 case OP_MEMORY_BARRIER: {
4110                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4111                                 x86_prefix (code, X86_LOCK_PREFIX);
4112                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4113                         }
4114                         break;
4115                 }
4116                 case OP_ATOMIC_ADD_I4: {
4117                         int dreg = ins->dreg;
4118
4119                         g_assert (cfg->has_atomic_add_i4);
4120
4121                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4122                         if (ins->sreg2 == dreg) {
4123                                 if (dreg == X86_EBX) {
4124                                         dreg = X86_EDI;
4125                                         if (ins->inst_basereg == X86_EDI)
4126                                                 dreg = X86_ESI;
4127                                 } else {
4128                                         dreg = X86_EBX;
4129                                         if (ins->inst_basereg == X86_EBX)
4130                                                 dreg = X86_EDI;
4131                                 }
4132                         } else if (ins->inst_basereg == dreg) {
4133                                 if (dreg == X86_EBX) {
4134                                         dreg = X86_EDI;
4135                                         if (ins->sreg2 == X86_EDI)
4136                                                 dreg = X86_ESI;
4137                                 } else {
4138                                         dreg = X86_EBX;
4139                                         if (ins->sreg2 == X86_EBX)
4140                                                 dreg = X86_EDI;
4141                                 }
4142                         }
4143
4144                         if (dreg != ins->dreg) {
4145                                 x86_push_reg (code, dreg);
4146                         }
4147
4148                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4149                         x86_prefix (code, X86_LOCK_PREFIX);
4150                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4151                         /* dreg contains the old value, add with sreg2 value */
4152                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4153
4154                         if (ins->dreg != dreg) {
4155                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4156                                 x86_pop_reg (code, dreg);
4157                         }
4158
4159                         break;
4160                 }
4161                 case OP_ATOMIC_EXCHANGE_I4: {
4162                         guchar *br[2];
4163                         int sreg2 = ins->sreg2;
4164                         int breg = ins->inst_basereg;
4165
4166                         g_assert (cfg->has_atomic_exchange_i4);
4167
4168                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4169                          * hack to overcome limits in x86 reg allocator
4170                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4171                          */
4172                         g_assert (ins->dreg == X86_EAX);
4173
4174                         /* We need the EAX reg for the cmpxchg */
4175                         if (ins->sreg2 == X86_EAX) {
4176                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4177                                 x86_push_reg (code, sreg2);
4178                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4179                         }
4180
4181                         if (breg == X86_EAX) {
4182                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4183                                 x86_push_reg (code, breg);
4184                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4185                         }
4186
4187                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4188
4189                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4190                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4191                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4192                         x86_patch (br [1], br [0]);
4193
4194                         if (breg != ins->inst_basereg)
4195                                 x86_pop_reg (code, breg);
4196
4197                         if (ins->sreg2 != sreg2)
4198                                 x86_pop_reg (code, sreg2);
4199
4200                         break;
4201                 }
4202                 case OP_ATOMIC_CAS_I4: {
4203                         g_assert (ins->dreg == X86_EAX);
4204                         g_assert (ins->sreg3 == X86_EAX);
4205                         g_assert (ins->sreg1 != X86_EAX);
4206                         g_assert (ins->sreg1 != ins->sreg2);
4207
4208                         x86_prefix (code, X86_LOCK_PREFIX);
4209                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4210                         break;
4211                 }
4212                 case OP_ATOMIC_LOAD_I1: {
4213                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4214                         break;
4215                 }
4216                 case OP_ATOMIC_LOAD_U1: {
4217                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4218                         break;
4219                 }
4220                 case OP_ATOMIC_LOAD_I2: {
4221                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4222                         break;
4223                 }
4224                 case OP_ATOMIC_LOAD_U2: {
4225                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4226                         break;
4227                 }
4228                 case OP_ATOMIC_LOAD_I4:
4229                 case OP_ATOMIC_LOAD_U4: {
4230                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4231                         break;
4232                 }
4233                 case OP_ATOMIC_LOAD_R4:
4234                 case OP_ATOMIC_LOAD_R8: {
4235                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4236                         break;
4237                 }
4238                 case OP_ATOMIC_STORE_I1:
4239                 case OP_ATOMIC_STORE_U1:
4240                 case OP_ATOMIC_STORE_I2:
4241                 case OP_ATOMIC_STORE_U2:
4242                 case OP_ATOMIC_STORE_I4:
4243                 case OP_ATOMIC_STORE_U4: {
4244                         int size;
4245
4246                         switch (ins->opcode) {
4247                         case OP_ATOMIC_STORE_I1:
4248                         case OP_ATOMIC_STORE_U1:
4249                                 size = 1;
4250                                 break;
4251                         case OP_ATOMIC_STORE_I2:
4252                         case OP_ATOMIC_STORE_U2:
4253                                 size = 2;
4254                                 break;
4255                         case OP_ATOMIC_STORE_I4:
4256                         case OP_ATOMIC_STORE_U4:
4257                                 size = 4;
4258                                 break;
4259                         }
4260
4261                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4262
4263                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4264                                 x86_mfence (code);
4265                         break;
4266                 }
4267                 case OP_ATOMIC_STORE_R4:
4268                 case OP_ATOMIC_STORE_R8: {
4269                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4270
4271                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4272                                 x86_mfence (code);
4273                         break;
4274                 }
4275                 case OP_CARD_TABLE_WBARRIER: {
4276                         int ptr = ins->sreg1;
4277                         int value = ins->sreg2;
4278                         guchar *br = NULL;
4279                         int nursery_shift, card_table_shift;
4280                         gpointer card_table_mask;
4281                         size_t nursery_size;
4282                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4283                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4284                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4285
4286                         /*
4287                          * We need one register we can clobber, we choose EDX and make sreg1
4288                          * fixed EAX to work around limitations in the local register allocator.
4289                          * sreg2 might get allocated to EDX, but that is not a problem since
4290                          * we use it before clobbering EDX.
4291                          */
4292                         g_assert (ins->sreg1 == X86_EAX);
4293
4294                         /*
4295                          * This is the code we produce:
4296                          *
4297                          *   edx = value
4298                          *   edx >>= nursery_shift
4299                          *   cmp edx, (nursery_start >> nursery_shift)
4300                          *   jne done
4301                          *   edx = ptr
4302                          *   edx >>= card_table_shift
4303                          *   card_table[edx] = 1
4304                          * done:
4305                          */
4306
4307                         if (card_table_nursery_check) {
4308                                 if (value != X86_EDX)
4309                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4310                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4311                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4312                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4313                         }
4314                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4315                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4316                         if (card_table_mask)
4317                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4318                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4319                         if (card_table_nursery_check)
4320                                 x86_patch (br, code);
4321                         break;
4322                 }
4323 #ifdef MONO_ARCH_SIMD_INTRINSICS
4324                 case OP_ADDPS:
4325                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4326                         break;
4327                 case OP_DIVPS:
4328                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4329                         break;
4330                 case OP_MULPS:
4331                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4332                         break;
4333                 case OP_SUBPS:
4334                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4335                         break;
4336                 case OP_MAXPS:
4337                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4338                         break;
4339                 case OP_MINPS:
4340                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4341                         break;
4342                 case OP_COMPPS:
4343                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4344                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4345                         break;
4346                 case OP_ANDPS:
4347                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4348                         break;
4349                 case OP_ANDNPS:
4350                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4351                         break;
4352                 case OP_ORPS:
4353                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4354                         break;
4355                 case OP_XORPS:
4356                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4357                         break;
4358                 case OP_SQRTPS:
4359                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4360                         break;
4361                 case OP_RSQRTPS:
4362                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4363                         break;
4364                 case OP_RCPPS:
4365                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4366                         break;
4367                 case OP_ADDSUBPS:
4368                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4369                         break;
4370                 case OP_HADDPS:
4371                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4372                         break;
4373                 case OP_HSUBPS:
4374                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4375                         break;
4376                 case OP_DUPPS_HIGH:
4377                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4378                         break;
4379                 case OP_DUPPS_LOW:
4380                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4381                         break;
4382
4383                 case OP_PSHUFLEW_HIGH:
4384                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4385                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4386                         break;
4387                 case OP_PSHUFLEW_LOW:
4388                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4389                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4390                         break;
4391                 case OP_PSHUFLED:
4392                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4393                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4394                         break;
4395                 case OP_SHUFPS:
4396                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4397                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4398                         break;
4399                 case OP_SHUFPD:
4400                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4401                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4402                         break;
4403
4404                 case OP_ADDPD:
4405                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4406                         break;
4407                 case OP_DIVPD:
4408                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4409                         break;
4410                 case OP_MULPD:
4411                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4412                         break;
4413                 case OP_SUBPD:
4414                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4415                         break;
4416                 case OP_MAXPD:
4417                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4418                         break;
4419                 case OP_MINPD:
4420                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4421                         break;
4422                 case OP_COMPPD:
4423                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4424                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4425                         break;
4426                 case OP_ANDPD:
4427                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4428                         break;
4429                 case OP_ANDNPD:
4430                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4431                         break;
4432                 case OP_ORPD:
4433                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4434                         break;
4435                 case OP_XORPD:
4436                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4437                         break;
4438                 case OP_SQRTPD:
4439                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4440                         break;
4441                 case OP_ADDSUBPD:
4442                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4443                         break;
4444                 case OP_HADDPD:
4445                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4446                         break;
4447                 case OP_HSUBPD:
4448                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4449                         break;
4450                 case OP_DUPPD:
4451                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4452                         break;
4453
4454                 case OP_EXTRACT_MASK:
4455                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4456                         break;
4457
4458                 case OP_PAND:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4460                         break;
4461                 case OP_POR:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4463                         break;
4464                 case OP_PXOR:
4465                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4466                         break;
4467
4468                 case OP_PADDB:
4469                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4470                         break;
4471                 case OP_PADDW:
4472                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4473                         break;
4474                 case OP_PADDD:
4475                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4476                         break;
4477                 case OP_PADDQ:
4478                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4479                         break;
4480
4481                 case OP_PSUBB:
4482                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4483                         break;
4484                 case OP_PSUBW:
4485                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4486                         break;
4487                 case OP_PSUBD:
4488                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4489                         break;
4490                 case OP_PSUBQ:
4491                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4492                         break;
4493
4494                 case OP_PMAXB_UN:
4495                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4496                         break;
4497                 case OP_PMAXW_UN:
4498                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4499                         break;
4500                 case OP_PMAXD_UN:
4501                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4502                         break;
4503
4504                 case OP_PMAXB:
4505                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4506                         break;
4507                 case OP_PMAXW:
4508                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4509                         break;
4510                 case OP_PMAXD:
4511                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4512                         break;
4513
4514                 case OP_PAVGB_UN:
4515                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4516                         break;
4517                 case OP_PAVGW_UN:
4518                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4519                         break;
4520
4521                 case OP_PMINB_UN:
4522                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4523                         break;
4524                 case OP_PMINW_UN:
4525                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4526                         break;
4527                 case OP_PMIND_UN:
4528                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4529                         break;
4530
4531                 case OP_PMINB:
4532                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4533                         break;
4534                 case OP_PMINW:
4535                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4536                         break;
4537                 case OP_PMIND:
4538                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4539                         break;
4540
4541                 case OP_PCMPEQB:
4542                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_PCMPEQW:
4545                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_PCMPEQD:
4548                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4549                         break;
4550                 case OP_PCMPEQQ:
4551                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4552                         break;
4553
4554                 case OP_PCMPGTB:
4555                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4556                         break;
4557                 case OP_PCMPGTW:
4558                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4559                         break;
4560                 case OP_PCMPGTD:
4561                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4562                         break;
4563                 case OP_PCMPGTQ:
4564                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4565                         break;
4566
4567                 case OP_PSUM_ABS_DIFF:
4568                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4569                         break;
4570
4571                 case OP_UNPACK_LOWB:
4572                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4573                         break;
4574                 case OP_UNPACK_LOWW:
4575                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4576                         break;
4577                 case OP_UNPACK_LOWD:
4578                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4579                         break;
4580                 case OP_UNPACK_LOWQ:
4581                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4582                         break;
4583                 case OP_UNPACK_LOWPS:
4584                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4585                         break;
4586                 case OP_UNPACK_LOWPD:
4587                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4588                         break;
4589
4590                 case OP_UNPACK_HIGHB:
4591                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4592                         break;
4593                 case OP_UNPACK_HIGHW:
4594                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4595                         break;
4596                 case OP_UNPACK_HIGHD:
4597                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4598                         break;
4599                 case OP_UNPACK_HIGHQ:
4600                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4601                         break;
4602                 case OP_UNPACK_HIGHPS:
4603                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4604                         break;
4605                 case OP_UNPACK_HIGHPD:
4606                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4607                         break;
4608
4609                 case OP_PACKW:
4610                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4611                         break;
4612                 case OP_PACKD:
4613                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4614                         break;
4615                 case OP_PACKW_UN:
4616                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4617                         break;
4618                 case OP_PACKD_UN:
4619                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4620                         break;
4621
4622                 case OP_PADDB_SAT_UN:
4623                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_PSUBB_SAT_UN:
4626                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4627                         break;
4628                 case OP_PADDW_SAT_UN:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4630                         break;
4631                 case OP_PSUBW_SAT_UN:
4632                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4633                         break;
4634
4635                 case OP_PADDB_SAT:
4636                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4637                         break;
4638                 case OP_PSUBB_SAT:
4639                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4640                         break;
4641                 case OP_PADDW_SAT:
4642                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4643                         break;
4644                 case OP_PSUBW_SAT:
4645                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4646                         break;
4647
4648                 case OP_PMULW:
4649                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4650                         break;
4651                 case OP_PMULD:
4652                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4653                         break;
4654                 case OP_PMULQ:
4655                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4656                         break;
4657                 case OP_PMULW_HIGH_UN:
4658                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4659                         break;
4660                 case OP_PMULW_HIGH:
4661                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4662                         break;
4663
4664                 case OP_PSHRW:
4665                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4666                         break;
4667                 case OP_PSHRW_REG:
4668                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4669                         break;
4670
4671                 case OP_PSARW:
4672                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4673                         break;
4674                 case OP_PSARW_REG:
4675                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4676                         break;
4677
4678                 case OP_PSHLW:
4679                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4680                         break;
4681                 case OP_PSHLW_REG:
4682                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4683                         break;
4684
4685                 case OP_PSHRD:
4686                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4687                         break;
4688                 case OP_PSHRD_REG:
4689                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4690                         break;
4691
4692                 case OP_PSARD:
4693                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4694                         break;
4695                 case OP_PSARD_REG:
4696                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4697                         break;
4698
4699                 case OP_PSHLD:
4700                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4701                         break;
4702                 case OP_PSHLD_REG:
4703                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4704                         break;
4705
4706                 case OP_PSHRQ:
4707                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4708                         break;
4709                 case OP_PSHRQ_REG:
4710                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4711                         break;
4712
4713                 case OP_PSHLQ:
4714                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4715                         break;
4716                 case OP_PSHLQ_REG:
4717                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4718                         break;
4719
4720                 case OP_ICONV_TO_X:
4721                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4722                         break;
4723                 case OP_EXTRACT_I4:
4724                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4725                         break;
4726                 case OP_EXTRACT_I1:
4727                 case OP_EXTRACT_U1:
4728                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4729                         if (ins->inst_c0)
4730                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4731                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4732                         break;
4733                 case OP_EXTRACT_I2:
4734                 case OP_EXTRACT_U2:
4735                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4736                         if (ins->inst_c0)
4737                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4738                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4739                         break;
4740                 case OP_EXTRACT_R8:
4741                         if (ins->inst_c0)
4742                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4743                         else
4744                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4745                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4746                         break;
4747
4748                 case OP_INSERT_I2:
4749                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4750                         break;
4751                 case OP_EXTRACTX_U2:
4752                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4753                         break;
4754                 case OP_INSERTX_U1_SLOW:
4755                         /*sreg1 is the extracted ireg (scratch)
4756                         /sreg2 is the to be inserted ireg (scratch)
4757                         /dreg is the xreg to receive the value*/
4758
4759                         /*clear the bits from the extracted word*/
4760                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4761                         /*shift the value to insert if needed*/
4762                         if (ins->inst_c0 & 1)
4763                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4764                         /*join them together*/
4765                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4766                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4767                         break;
4768                 case OP_INSERTX_I4_SLOW:
4769                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4770                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4771                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4772                         break;
4773
4774                 case OP_INSERTX_R4_SLOW:
4775                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4776                         /*TODO if inst_c0 == 0 use movss*/
4777                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4778                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4779                         break;
4780                 case OP_INSERTX_R8_SLOW:
4781                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4782                         if (cfg->verbose_level)
4783                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4784                         if (ins->inst_c0)
4785                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4786                         else
4787                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4788                         break;
4789
4790                 case OP_STOREX_MEMBASE_REG:
4791                 case OP_STOREX_MEMBASE:
4792                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4793                         break;
4794                 case OP_LOADX_MEMBASE:
4795                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4796                         break;
4797                 case OP_LOADX_ALIGNED_MEMBASE:
4798                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4799                         break;
4800                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4801                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4802                         break;
4803                 case OP_STOREX_NTA_MEMBASE_REG:
4804                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4805                         break;
4806                 case OP_PREFETCH_MEMBASE:
4807                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4808
4809                         break;
4810                 case OP_XMOVE:
4811                         /*FIXME the peephole pass should have killed this*/
4812                         if (ins->dreg != ins->sreg1)
4813                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4814                         break;
4815                 case OP_XZERO:
4816                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4817                         break;
4818                 case OP_XONES:
4819                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->dreg, ins->dreg);
4820                         break;
4821
4822                 case OP_FCONV_TO_R8_X:
4823                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4824                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4825                         break;
4826
4827                 case OP_XCONV_R8_TO_I4:
4828                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4829                         switch (ins->backend.source_opcode) {
4830                         case OP_FCONV_TO_I1:
4831                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4832                                 break;
4833                         case OP_FCONV_TO_U1:
4834                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4835                                 break;
4836                         case OP_FCONV_TO_I2:
4837                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4838                                 break;
4839                         case OP_FCONV_TO_U2:
4840                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4841                                 break;
4842                         }
4843                         break;
4844
4845                 case OP_EXPAND_I2:
4846                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4847                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4848                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4849                         break;
4850                 case OP_EXPAND_I4:
4851                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4852                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4853                         break;
4854                 case OP_EXPAND_R4:
4855                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4856                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4857                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4858                         break;
4859                 case OP_EXPAND_R8:
4860                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4861                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4862                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4863                         break;
4864
4865                 case OP_CVTDQ2PD:
4866                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4867                         break;
4868                 case OP_CVTDQ2PS:
4869                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4870                         break;
4871                 case OP_CVTPD2DQ:
4872                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4873                         break;
4874                 case OP_CVTPD2PS:
4875                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4876                         break;
4877                 case OP_CVTPS2DQ:
4878                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4879                         break;
4880                 case OP_CVTPS2PD:
4881                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4882                         break;
4883                 case OP_CVTTPD2DQ:
4884                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4885                         break;
4886                 case OP_CVTTPS2DQ:
4887                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4888                         break;
4889
4890 #endif
4891                 case OP_LIVERANGE_START: {
4892                         if (cfg->verbose_level > 1)
4893                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4894                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4895                         break;
4896                 }
4897                 case OP_LIVERANGE_END: {
4898                         if (cfg->verbose_level > 1)
4899                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4900                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4901                         break;
4902                 }
4903                 case OP_GC_SAFE_POINT: {
4904                         guint8 *br [1];
4905
4906                         g_assert (mono_threads_is_coop_enabled ());
4907
4908                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4909                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4910                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4911                         x86_patch (br [0], code);
4912
4913                         break;
4914                 }
4915                 case OP_GC_LIVENESS_DEF:
4916                 case OP_GC_LIVENESS_USE:
4917                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4918                         ins->backend.pc_offset = code - cfg->native_code;
4919                         break;
4920                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4921                         ins->backend.pc_offset = code - cfg->native_code;
4922                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4923                         break;
4924                 case OP_GET_SP:
4925                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4926                         break;
4927                 case OP_SET_SP:
4928                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4929                         break;
4930                 case OP_FILL_PROF_CALL_CTX:
4931                         x86_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, esp), X86_ESP, sizeof (mgreg_t));
4932                         x86_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, ebp), X86_EBP, sizeof (mgreg_t));
4933                         x86_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, ebx), X86_EBX, sizeof (mgreg_t));
4934                         x86_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, esi), X86_ESI, sizeof (mgreg_t));
4935                         x86_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, edi), X86_EDI, sizeof (mgreg_t));
4936                         break;
4937                 default:
4938                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4939                         g_assert_not_reached ();
4940                 }
4941
4942                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4943                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4944                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4945                         g_assert_not_reached ();
4946                 }
4947
4948                 cpos += max_len;
4949         }
4950
4951         cfg->code_len = code - cfg->native_code;
4952 }
4953
4954 #endif /* DISABLE_JIT */
4955
4956 void
4957 mono_arch_register_lowlevel_calls (void)
4958 {
4959 }
4960
4961 void
4962 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
4963 {
4964         unsigned char *ip = ji->ip.i + code;
4965
4966         switch (ji->type) {
4967         case MONO_PATCH_INFO_IP:
4968                 *((gconstpointer *)(ip)) = target;
4969                 break;
4970         case MONO_PATCH_INFO_ABS:
4971         case MONO_PATCH_INFO_METHOD:
4972         case MONO_PATCH_INFO_METHOD_JUMP:
4973         case MONO_PATCH_INFO_INTERNAL_METHOD:
4974         case MONO_PATCH_INFO_BB:
4975         case MONO_PATCH_INFO_LABEL:
4976         case MONO_PATCH_INFO_RGCTX_FETCH:
4977         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
4978                 x86_patch (ip, (unsigned char*)target);
4979                 break;
4980         case MONO_PATCH_INFO_NONE:
4981                 break;
4982         case MONO_PATCH_INFO_R4:
4983         case MONO_PATCH_INFO_R8: {
4984                 guint32 offset = mono_arch_get_patch_offset (ip);
4985                 *((gconstpointer *)(ip + offset)) = target;
4986                 break;
4987         }
4988         default: {
4989                 guint32 offset = mono_arch_get_patch_offset (ip);
4990                 *((gconstpointer *)(ip + offset)) = target;
4991                 break;
4992         }
4993         }
4994 }
4995
4996 static G_GNUC_UNUSED void
4997 stack_unaligned (MonoMethod *m, gpointer caller)
4998 {
4999         printf ("%s\n", mono_method_full_name (m, TRUE));
5000         g_assert_not_reached ();
5001 }
5002
5003 guint8 *
5004 mono_arch_emit_prolog (MonoCompile *cfg)
5005 {
5006         MonoMethod *method = cfg->method;
5007         MonoBasicBlock *bb;
5008         MonoMethodSignature *sig;
5009         MonoInst *inst;
5010         CallInfo *cinfo;
5011         ArgInfo *ainfo;
5012         int alloc_size, pos, max_offset, i, cfa_offset;
5013         guint8 *code;
5014         gboolean need_stack_frame;
5015
5016         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5017
5018         code = cfg->native_code = g_malloc (cfg->code_size);
5019
5020 #if 0
5021         {
5022                 guint8 *br [16];
5023
5024         /* Check that the stack is aligned on osx */
5025         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5026         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5027         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5028         br [0] = code;
5029         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5030         x86_push_membase (code, X86_ESP, 0);
5031         x86_push_imm (code, cfg->method);
5032         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5033         x86_call_reg (code, X86_EAX);
5034         x86_patch (br [0], code);
5035         }
5036 #endif
5037
5038         /* Offset between RSP and the CFA */
5039         cfa_offset = 0;
5040
5041         // CFA = sp + 4
5042         cfa_offset = sizeof (gpointer);
5043         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5044         // IP saved at CFA - 4
5045         /* There is no IP reg on x86 */
5046         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5047         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5048
5049         need_stack_frame = needs_stack_frame (cfg);
5050
5051         if (need_stack_frame) {
5052                 x86_push_reg (code, X86_EBP);
5053                 cfa_offset += sizeof (gpointer);
5054                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5055                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5056                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5057                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5058                 /* These are handled automatically by the stack marking code */
5059                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5060         } else {
5061                 cfg->frame_reg = X86_ESP;
5062         }
5063
5064         cfg->stack_offset += cfg->param_area;
5065         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5066
5067         alloc_size = cfg->stack_offset;
5068         pos = 0;
5069
5070         if (!method->save_lmf) {
5071                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5072                         x86_push_reg (code, X86_EBX);
5073                         pos += 4;
5074                         cfa_offset += sizeof (gpointer);
5075                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5076                         /* These are handled automatically by the stack marking code */
5077                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5078                 }
5079
5080                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5081                         x86_push_reg (code, X86_EDI);
5082                         pos += 4;
5083                         cfa_offset += sizeof (gpointer);
5084                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5085                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5086                 }
5087
5088                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5089                         x86_push_reg (code, X86_ESI);
5090                         pos += 4;
5091                         cfa_offset += sizeof (gpointer);
5092                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5093                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5094                 }
5095         }
5096
5097         alloc_size -= pos;
5098
5099         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5100         if (mono_do_x86_stack_align && need_stack_frame) {
5101                 int tot = alloc_size + pos + 4; /* ret ip */
5102                 if (need_stack_frame)
5103                         tot += 4; /* ebp */
5104                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5105                 if (tot) {
5106                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5107                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5108                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5109                 }
5110         }
5111
5112         cfg->arch.sp_fp_offset = alloc_size + pos;
5113
5114         if (alloc_size) {
5115                 /* See mono_emit_stack_alloc */
5116 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5117                 guint32 remaining_size = alloc_size;
5118                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5119                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5120                 guint32 offset = code - cfg->native_code;
5121                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5122                         while (required_code_size >= (cfg->code_size - offset))
5123                                 cfg->code_size *= 2;
5124                         cfg->native_code = mono_realloc_native_code(cfg);
5125                         code = cfg->native_code + offset;
5126                         cfg->stat_code_reallocs++;
5127                 }
5128                 while (remaining_size >= 0x1000) {
5129                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5130                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5131                         remaining_size -= 0x1000;
5132                 }
5133                 if (remaining_size)
5134                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5135 #else
5136                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5137 #endif
5138
5139                 g_assert (need_stack_frame);
5140         }
5141
5142         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5143                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5144                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5145         }
5146
5147 #if DEBUG_STACK_ALIGNMENT
5148         /* check the stack is aligned */
5149         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5150                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5151                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5152                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5153                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5154                 x86_breakpoint (code);
5155         }
5156 #endif
5157
5158         /* compute max_offset in order to use short forward jumps */
5159         max_offset = 0;
5160         if (cfg->opt & MONO_OPT_BRANCH) {
5161                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5162                         MonoInst *ins;
5163                         bb->max_offset = max_offset;
5164
5165                         /* max alignment for loops */
5166                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5167                                 max_offset += LOOP_ALIGNMENT;
5168                         MONO_BB_FOR_EACH_INS (bb, ins) {
5169                                 if (ins->opcode == OP_LABEL)
5170                                         ins->inst_c1 = max_offset;
5171                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5172                         }
5173                 }
5174         }
5175
5176         /* store runtime generic context */
5177         if (cfg->rgctx_var) {
5178                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5179
5180                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5181         }
5182
5183         if (method->save_lmf)
5184                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5185
5186         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5187                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5188
5189         {
5190                 MonoInst *ins;
5191
5192                 if (cfg->arch.ss_tramp_var) {
5193                         /* Initialize ss_tramp_var */
5194                         ins = cfg->arch.ss_tramp_var;
5195                         g_assert (ins->opcode == OP_REGOFFSET);
5196
5197                         g_assert (!cfg->compile_aot);
5198                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5199                 }
5200
5201                 if (cfg->arch.bp_tramp_var) {
5202                         /* Initialize bp_tramp_var */
5203                         ins = cfg->arch.bp_tramp_var;
5204                         g_assert (ins->opcode == OP_REGOFFSET);
5205
5206                         g_assert (!cfg->compile_aot);
5207                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5208                 }
5209         }
5210
5211         /* load arguments allocated to register from the stack */
5212         sig = mono_method_signature (method);
5213         pos = 0;
5214
5215         cinfo = (CallInfo *)cfg->arch.cinfo;
5216
5217         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5218                 inst = cfg->args [pos];
5219                 ainfo = &cinfo->args [pos];
5220                 if (inst->opcode == OP_REGVAR) {
5221                         g_assert (need_stack_frame);
5222                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5223                         if (cfg->verbose_level > 2)
5224                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5225                 }
5226                 pos++;
5227         }
5228
5229         cfg->code_len = code - cfg->native_code;
5230
5231         g_assert (cfg->code_len < cfg->code_size);
5232
5233         return code;
5234 }
5235
5236 void
5237 mono_arch_emit_epilog (MonoCompile *cfg)
5238 {
5239         MonoMethod *method = cfg->method;
5240         MonoMethodSignature *sig = mono_method_signature (method);
5241         int i, quad, pos;
5242         guint32 stack_to_pop;
5243         guint8 *code;
5244         int max_epilog_size = 16;
5245         CallInfo *cinfo;
5246         gboolean need_stack_frame = needs_stack_frame (cfg);
5247
5248         if (cfg->method->save_lmf)
5249                 max_epilog_size += 128;
5250
5251         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5252                 cfg->code_size *= 2;
5253                 cfg->native_code = mono_realloc_native_code(cfg);
5254                 cfg->stat_code_reallocs++;
5255         }
5256
5257         code = cfg->native_code + cfg->code_len;
5258
5259         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5260                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5261
5262         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5263         pos = 0;
5264
5265         if (method->save_lmf) {
5266                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5267                 guint8 *patch;
5268
5269                 /* check if we need to restore protection of the stack after a stack overflow */
5270                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
5271                         code = mono_x86_emit_tls_get (code, X86_ECX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
5272
5273                         /* we load the value in a separate instruction: this mechanism may be
5274                          * used later as a safer way to do thread interruption
5275                          */
5276                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5277                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5278                         patch = code;
5279                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5280                         /* note that the call trampoline will preserve eax/edx */
5281                         x86_call_reg (code, X86_ECX);
5282                         x86_patch (patch, code);
5283                 }
5284
5285                 /* restore caller saved regs */
5286                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5287                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5288                 }
5289
5290                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5291                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5292                 }
5293                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5294                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5295                 }
5296
5297                 /* EBP is restored by LEAVE */
5298         } else {
5299                 for (i = 0; i < X86_NREG; ++i) {
5300                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5301                                 pos -= 4;
5302                         }
5303                 }
5304
5305                 if (pos) {
5306                         g_assert (need_stack_frame);
5307                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5308                 }
5309
5310                 if (pos) {
5311                         g_assert (need_stack_frame);
5312                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5313                 }
5314
5315                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5316                         x86_pop_reg (code, X86_ESI);
5317                 }
5318                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5319                         x86_pop_reg (code, X86_EDI);
5320                 }
5321                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5322                         x86_pop_reg (code, X86_EBX);
5323                 }
5324         }
5325
5326         /* Load returned vtypes into registers if needed */
5327         cinfo = (CallInfo *)cfg->arch.cinfo;
5328         if (cinfo->ret.storage == ArgValuetypeInReg) {
5329                 for (quad = 0; quad < 2; quad ++) {
5330                         switch (cinfo->ret.pair_storage [quad]) {
5331                         case ArgInIReg:
5332                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5333                                 break;
5334                         case ArgOnFloatFpStack:
5335                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5336                                 break;
5337                         case ArgOnDoubleFpStack:
5338                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5339                                 break;
5340                         case ArgNone:
5341                                 break;
5342                         default:
5343                                 g_assert_not_reached ();
5344                         }
5345                 }
5346         }
5347
5348         if (need_stack_frame)
5349                 x86_leave (code);
5350
5351         if (CALLCONV_IS_STDCALL (sig)) {
5352                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5353
5354                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5355         } else if (cinfo->callee_stack_pop)
5356                 stack_to_pop = cinfo->callee_stack_pop;
5357         else
5358                 stack_to_pop = 0;
5359
5360         if (stack_to_pop) {
5361                 g_assert (need_stack_frame);
5362                 x86_ret_imm (code, stack_to_pop);
5363         } else {
5364                 x86_ret (code);
5365         }
5366
5367         cfg->code_len = code - cfg->native_code;
5368
5369         g_assert (cfg->code_len < cfg->code_size);
5370 }
5371
5372 void
5373 mono_arch_emit_exceptions (MonoCompile *cfg)
5374 {
5375         MonoJumpInfo *patch_info;
5376         int nthrows, i;
5377         guint8 *code;
5378         MonoClass *exc_classes [16];
5379         guint8 *exc_throw_start [16], *exc_throw_end [16];
5380         guint32 code_size;
5381         int exc_count = 0;
5382
5383         /* Compute needed space */
5384         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5385                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5386                         exc_count++;
5387         }
5388
5389         /*
5390          * make sure we have enough space for exceptions
5391          * 16 is the size of two push_imm instructions and a call
5392          */
5393         if (cfg->compile_aot)
5394                 code_size = exc_count * 32;
5395         else
5396                 code_size = exc_count * 16;
5397
5398         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5399                 cfg->code_size *= 2;
5400                 cfg->native_code = mono_realloc_native_code(cfg);
5401                 cfg->stat_code_reallocs++;
5402         }
5403
5404         code = cfg->native_code + cfg->code_len;
5405
5406         nthrows = 0;
5407         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5408                 switch (patch_info->type) {
5409                 case MONO_PATCH_INFO_EXC: {
5410                         MonoClass *exc_class;
5411                         guint8 *buf, *buf2;
5412                         guint32 throw_ip;
5413
5414                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5415
5416                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5417                         throw_ip = patch_info->ip.i;
5418
5419                         /* Find a throw sequence for the same exception class */
5420                         for (i = 0; i < nthrows; ++i)
5421                                 if (exc_classes [i] == exc_class)
5422                                         break;
5423                         if (i < nthrows) {
5424                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5425                                 x86_jump_code (code, exc_throw_start [i]);
5426                                 patch_info->type = MONO_PATCH_INFO_NONE;
5427                         }
5428                         else {
5429                                 guint32 size;
5430
5431                                 /* Compute size of code following the push <OFFSET> */
5432                                 size = 5 + 5;
5433
5434                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5435
5436                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5437                                         /* Use the shorter form */
5438                                         buf = buf2 = code;
5439                                         x86_push_imm (code, 0);
5440                                 }
5441                                 else {
5442                                         buf = code;
5443                                         x86_push_imm (code, 0xf0f0f0f0);
5444                                         buf2 = code;
5445                                 }
5446
5447                                 if (nthrows < 16) {
5448                                         exc_classes [nthrows] = exc_class;
5449                                         exc_throw_start [nthrows] = code;
5450                                 }
5451
5452                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5453                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5454                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5455                                 patch_info->ip.i = code - cfg->native_code;
5456                                 x86_call_code (code, 0);
5457                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5458                                 while (buf < buf2)
5459                                         x86_nop (buf);
5460
5461                                 if (nthrows < 16) {
5462                                         exc_throw_end [nthrows] = code;
5463                                         nthrows ++;
5464                                 }
5465                         }
5466                         break;
5467                 }
5468                 default:
5469                         /* do nothing */
5470                         break;
5471                 }
5472         }
5473
5474         cfg->code_len = code - cfg->native_code;
5475
5476         g_assert (cfg->code_len < cfg->code_size);
5477 }
5478
5479 void
5480 mono_arch_flush_icache (guint8 *code, gint size)
5481 {
5482         /* not needed */
5483 }
5484
5485 void
5486 mono_arch_flush_register_windows (void)
5487 {
5488 }
5489
5490 gboolean
5491 mono_arch_is_inst_imm (gint64 imm)
5492 {
5493         return TRUE;
5494 }
5495
5496 void
5497 mono_arch_finish_init (void)
5498 {
5499         char *mono_no_tls = g_getenv ("MONO_NO_TLS");
5500         if (!mono_no_tls) {
5501 #ifndef TARGET_WIN32
5502 #if MONO_XEN_OPT
5503                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5504 #endif
5505 #endif
5506         } else {
5507                 g_free (mono_no_tls);
5508         }
5509 }
5510
5511 void
5512 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5513 {
5514 }
5515
5516 // Linear handler, the bsearch head compare is shorter
5517 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5518 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5519 //        x86_patch(ins,target)
5520 //[1 + 5] x86_jump_mem(inst,mem)
5521
5522 #define CMP_SIZE 6
5523 #define BR_SMALL_SIZE 2
5524 #define BR_LARGE_SIZE 5
5525 #define JUMP_IMM_SIZE 6
5526 #define ENABLE_WRONG_METHOD_CHECK 0
5527 #define DEBUG_IMT 0
5528
5529 static int
5530 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5531 {
5532         int i, distance = 0;
5533         for (i = start; i < target; ++i)
5534                 distance += imt_entries [i]->chunk_size;
5535         return distance;
5536 }
5537
5538 /*
5539  * LOCKING: called with the domain lock held
5540  */
5541 gpointer
5542 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5543         gpointer fail_tramp)
5544 {
5545         int i;
5546         int size = 0;
5547         guint8 *code, *start;
5548         GSList *unwind_ops;
5549
5550         for (i = 0; i < count; ++i) {
5551                 MonoIMTCheckItem *item = imt_entries [i];
5552                 if (item->is_equals) {
5553                         if (item->check_target_idx) {
5554                                 if (!item->compare_done)
5555                                         item->chunk_size += CMP_SIZE;
5556                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5557                         } else {
5558                                 if (fail_tramp) {
5559                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5560                                 } else {
5561                                         item->chunk_size += JUMP_IMM_SIZE;
5562 #if ENABLE_WRONG_METHOD_CHECK
5563                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5564 #endif
5565                                 }
5566                         }
5567                 } else {
5568                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5569                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5570                 }
5571                 size += item->chunk_size;
5572         }
5573         if (fail_tramp)
5574                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
5575         else
5576                 code = mono_domain_code_reserve (domain, size);
5577         start = code;
5578
5579         unwind_ops = mono_arch_get_cie_program ();
5580
5581         for (i = 0; i < count; ++i) {
5582                 MonoIMTCheckItem *item = imt_entries [i];
5583                 item->code_target = code;
5584                 if (item->is_equals) {
5585                         if (item->check_target_idx) {
5586                                 if (!item->compare_done)
5587                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5588                                 item->jmp_code = code;
5589                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5590                                 if (item->has_target_code)
5591                                         x86_jump_code (code, item->value.target_code);
5592                                 else
5593                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5594                         } else {
5595                                 if (fail_tramp) {
5596                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5597                                         item->jmp_code = code;
5598                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5599                                         if (item->has_target_code)
5600                                                 x86_jump_code (code, item->value.target_code);
5601                                         else
5602                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5603                                         x86_patch (item->jmp_code, code);
5604                                         x86_jump_code (code, fail_tramp);
5605                                         item->jmp_code = NULL;
5606                                 } else {
5607                                         /* enable the commented code to assert on wrong method */
5608 #if ENABLE_WRONG_METHOD_CHECK
5609                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5610                                         item->jmp_code = code;
5611                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5612 #endif
5613                                         if (item->has_target_code)
5614                                                 x86_jump_code (code, item->value.target_code);
5615                                         else
5616                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5617 #if ENABLE_WRONG_METHOD_CHECK
5618                                         x86_patch (item->jmp_code, code);
5619                                         x86_breakpoint (code);
5620                                         item->jmp_code = NULL;
5621 #endif
5622                                 }
5623                         }
5624                 } else {
5625                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5626                         item->jmp_code = code;
5627                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5628                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5629                         else
5630                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5631                 }
5632         }
5633         /* patch the branches to get to the target items */
5634         for (i = 0; i < count; ++i) {
5635                 MonoIMTCheckItem *item = imt_entries [i];
5636                 if (item->jmp_code) {
5637                         if (item->check_target_idx) {
5638                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5639                         }
5640                 }
5641         }
5642
5643         if (!fail_tramp)
5644                 mono_stats.imt_trampolines_size += code - start;
5645         g_assert (code - start <= size);
5646
5647 #if DEBUG_IMT
5648         {
5649                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5650                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5651                 g_free (buff);
5652         }
5653 #endif
5654         if (mono_jit_map_is_enabled ()) {
5655                 char *buff;
5656                 if (vtable)
5657                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5658                 else
5659                         buff = g_strdup_printf ("imt_trampoline_entries_%d", count);
5660                 mono_emit_jit_tramp (start, code - start, buff);
5661                 g_free (buff);
5662         }
5663
5664         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL));
5665
5666         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5667
5668         return start;
5669 }
5670
5671 MonoMethod*
5672 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5673 {
5674         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5675 }
5676
5677 MonoVTable*
5678 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5679 {
5680         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5681 }
5682
5683 GSList*
5684 mono_arch_get_cie_program (void)
5685 {
5686         GSList *l = NULL;
5687
5688         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5689         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5690
5691         return l;
5692 }
5693
5694 MonoInst*
5695 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5696 {
5697         MonoInst *ins = NULL;
5698         int opcode = 0;
5699
5700         if (cmethod->klass == mono_defaults.math_class) {
5701                 if (strcmp (cmethod->name, "Sin") == 0) {
5702                         opcode = OP_SIN;
5703                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5704                         opcode = OP_COS;
5705                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5706                         opcode = OP_TAN;
5707                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5708                         opcode = OP_ATAN;
5709                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5710                         opcode = OP_SQRT;
5711                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5712                         opcode = OP_ABS;
5713                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5714                         opcode = OP_ROUND;
5715                 }
5716
5717                 if (opcode && fsig->param_count == 1) {
5718                         MONO_INST_NEW (cfg, ins, opcode);
5719                         ins->type = STACK_R8;
5720                         ins->dreg = mono_alloc_freg (cfg);
5721                         ins->sreg1 = args [0]->dreg;
5722                         MONO_ADD_INS (cfg->cbb, ins);
5723                 }
5724
5725                 if (cfg->opt & MONO_OPT_CMOV) {
5726                         opcode = 0;
5727
5728                         if (strcmp (cmethod->name, "Min") == 0) {
5729                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5730                                         opcode = OP_IMIN;
5731                         } else if (strcmp (cmethod->name, "Max") == 0) {
5732                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5733                                         opcode = OP_IMAX;
5734                         }
5735
5736                         if (opcode && fsig->param_count == 2) {
5737                                 MONO_INST_NEW (cfg, ins, opcode);
5738                                 ins->type = STACK_I4;
5739                                 ins->dreg = mono_alloc_ireg (cfg);
5740                                 ins->sreg1 = args [0]->dreg;
5741                                 ins->sreg2 = args [1]->dreg;
5742                                 MONO_ADD_INS (cfg->cbb, ins);
5743                         }
5744                 }
5745
5746 #if 0
5747                 /* OP_FREM is not IEEE compatible */
5748                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5749                         MONO_INST_NEW (cfg, ins, OP_FREM);
5750                         ins->inst_i0 = args [0];
5751                         ins->inst_i1 = args [1];
5752                 }
5753 #endif
5754         }
5755
5756         return ins;
5757 }
5758
5759 gboolean
5760 mono_arch_print_tree (MonoInst *tree, int arity)
5761 {
5762         return 0;
5763 }
5764
5765 guint32
5766 mono_arch_get_patch_offset (guint8 *code)
5767 {
5768         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5769                 return 2;
5770         else if (code [0] == 0xba)
5771                 return 1;
5772         else if (code [0] == 0x68)
5773                 /* push IMM */
5774                 return 1;
5775         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5776                 /* push <OFFSET>(<REG>) */
5777                 return 2;
5778         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5779                 /* call *<OFFSET>(<REG>) */
5780                 return 2;
5781         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5782                 /* fldl <ADDR> */
5783                 return 2;
5784         else if ((code [0] == 0x58) && (code [1] == 0x05))
5785                 /* pop %eax; add <OFFSET>, %eax */
5786                 return 2;
5787         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5788                 /* pop <REG>; add <OFFSET>, <REG> */
5789                 return 3;
5790         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5791                 /* mov <REG>, imm */
5792                 return 1;
5793         else {
5794                 g_assert_not_reached ();
5795                 return -1;
5796         }
5797 }
5798
5799 /**
5800  * \return TRUE if no sw breakpoint was present.
5801  *
5802  * Copy \p size bytes from \p code - \p offset to the buffer \p buf. If the debugger inserted software
5803  * breakpoints in the original code, they are removed in the copy.
5804  */
5805 gboolean
5806 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5807 {
5808         /*
5809          * If method_start is non-NULL we need to perform bound checks, since we access memory
5810          * at code - offset we could go before the start of the method and end up in a different
5811          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5812          * instead.
5813          */
5814         if (!method_start || code - offset >= method_start) {
5815                 memcpy (buf, code - offset, size);
5816         } else {
5817                 int diff = code - method_start;
5818                 memset (buf, 0, size);
5819                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5820         }
5821         return TRUE;
5822 }
5823
5824 /*
5825  * mono_x86_get_this_arg_offset:
5826  *
5827  *   Return the offset of the stack location where this is passed during a virtual
5828  * call.
5829  */
5830 guint32
5831 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5832 {
5833         return 0;
5834 }
5835
5836 gpointer
5837 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5838 {
5839         guint32 esp = regs [X86_ESP];
5840         gpointer res;
5841         int offset;
5842
5843         offset = 0;
5844
5845         /*
5846          * The stack looks like:
5847          * <other args>
5848          * <this=delegate>
5849          */
5850         res = ((MonoObject**)esp) [0];
5851         return res;
5852 }
5853
5854 #define MAX_ARCH_DELEGATE_PARAMS 10
5855
5856 static gpointer
5857 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5858 {
5859         guint8 *code, *start;
5860         int code_reserve = 64;
5861         GSList *unwind_ops;
5862
5863         unwind_ops = mono_arch_get_cie_program ();
5864
5865         /*
5866          * The stack contains:
5867          * <delegate>
5868          * <return addr>
5869          */
5870
5871         if (has_target) {
5872                 start = code = mono_global_codeman_reserve (code_reserve);
5873
5874                 /* Replace the this argument with the target */
5875                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5876                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5877                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5878                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5879
5880                 g_assert ((code - start) < code_reserve);
5881         } else {
5882                 int i = 0;
5883                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5884                 code_reserve = 8 + (param_count * 8);
5885                 /*
5886                  * The stack contains:
5887                  * <args in reverse order>
5888                  * <delegate>
5889                  * <return addr>
5890                  *
5891                  * and we need:
5892                  * <args in reverse order>
5893                  * <return addr>
5894                  *
5895                  * without unbalancing the stack.
5896                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5897                  * and leaving original spot of first arg as placeholder in stack so
5898                  * when callee pops stack everything works.
5899                  */
5900
5901                 start = code = mono_global_codeman_reserve (code_reserve);
5902
5903                 /* store delegate for access to method_ptr */
5904                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5905
5906                 /* move args up */
5907                 for (i = 0; i < param_count; ++i) {
5908                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5909                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5910                 }
5911
5912                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5913
5914                 g_assert ((code - start) < code_reserve);
5915         }
5916
5917         if (has_target) {
5918                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5919         } else {
5920                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5921                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5922                 g_free (name);
5923         }
5924
5925         if (mono_jit_map_is_enabled ()) {
5926                 char *buff;
5927                 if (has_target)
5928                         buff = (char*)"delegate_invoke_has_target";
5929                 else
5930                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5931                 mono_emit_jit_tramp (start, code - start, buff);
5932                 if (!has_target)
5933                         g_free (buff);
5934         }
5935         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL));
5936
5937         return start;
5938 }
5939
5940 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5941
5942 static gpointer
5943 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
5944 {
5945         guint8 *code, *start;
5946         int size = 24;
5947         char *tramp_name;
5948         GSList *unwind_ops;
5949
5950         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
5951                 return NULL;
5952
5953         /*
5954          * The stack contains:
5955          * <delegate>
5956          * <return addr>
5957          */
5958         start = code = mono_global_codeman_reserve (size);
5959
5960         unwind_ops = mono_arch_get_cie_program ();
5961
5962         /* Replace the this argument with the target */
5963         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5964         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5965         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5966
5967         if (load_imt_reg) {
5968                 /* Load the IMT reg */
5969                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
5970         }
5971
5972         /* Load the vtable */
5973         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
5974         x86_jump_membase (code, X86_EAX, offset);
5975         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL));
5976
5977         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
5978         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
5979         g_free (tramp_name);
5980
5981
5982         return start;
5983 }
5984
5985 GSList*
5986 mono_arch_get_delegate_invoke_impls (void)
5987 {
5988         GSList *res = NULL;
5989         MonoTrampInfo *info;
5990         int i;
5991
5992         get_delegate_invoke_impl (&info, TRUE, 0);
5993         res = g_slist_prepend (res, info);
5994
5995         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
5996                 get_delegate_invoke_impl (&info, FALSE, i);
5997                 res = g_slist_prepend (res, info);
5998         }
5999
6000         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
6001                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
6002                 res = g_slist_prepend (res, info);
6003
6004                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
6005                 res = g_slist_prepend (res, info);
6006         }
6007
6008         return res;
6009 }
6010
6011 gpointer
6012 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6013 {
6014         guint8 *code, *start;
6015
6016         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6017                 return NULL;
6018
6019         /* FIXME: Support more cases */
6020         if (MONO_TYPE_ISSTRUCT (sig->ret))
6021                 return NULL;
6022
6023         /*
6024          * The stack contains:
6025          * <delegate>
6026          * <return addr>
6027          */
6028
6029         if (has_target) {
6030                 static guint8* cached = NULL;
6031                 if (cached)
6032                         return cached;
6033
6034                 if (mono_aot_only) {
6035                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6036                 } else {
6037                         MonoTrampInfo *info;
6038                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6039                         mono_tramp_info_register (info, NULL);
6040                 }
6041
6042                 mono_memory_barrier ();
6043
6044                 cached = start;
6045         } else {
6046                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6047                 int i = 0;
6048
6049                 for (i = 0; i < sig->param_count; ++i)
6050                         if (!mono_is_regsize_var (sig->params [i]))
6051                                 return NULL;
6052
6053                 code = cache [sig->param_count];
6054                 if (code)
6055                         return code;
6056
6057                 if (mono_aot_only) {
6058                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6059                         start = mono_aot_get_trampoline (name);
6060                         g_free (name);
6061                 } else {
6062                         MonoTrampInfo *info;
6063                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6064                         mono_tramp_info_register (info, NULL);
6065                 }
6066
6067                 mono_memory_barrier ();
6068
6069                 cache [sig->param_count] = start;
6070         }
6071
6072         return start;
6073 }
6074
6075 gpointer
6076 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6077 {
6078         MonoTrampInfo *info;
6079         gpointer code;
6080
6081         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6082         if (code)
6083                 mono_tramp_info_register (info, NULL);
6084         return code;
6085 }
6086
6087 mgreg_t
6088 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6089 {
6090         switch (reg) {
6091         case X86_EAX: return ctx->eax;
6092         case X86_EBX: return ctx->ebx;
6093         case X86_ECX: return ctx->ecx;
6094         case X86_EDX: return ctx->edx;
6095         case X86_ESP: return ctx->esp;
6096         case X86_EBP: return ctx->ebp;
6097         case X86_ESI: return ctx->esi;
6098         case X86_EDI: return ctx->edi;
6099         default:
6100                 g_assert_not_reached ();
6101                 return 0;
6102         }
6103 }
6104
6105 void
6106 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6107 {
6108         switch (reg) {
6109         case X86_EAX:
6110                 ctx->eax = val;
6111                 break;
6112         case X86_EBX:
6113                 ctx->ebx = val;
6114                 break;
6115         case X86_ECX:
6116                 ctx->ecx = val;
6117                 break;
6118         case X86_EDX:
6119                 ctx->edx = val;
6120                 break;
6121         case X86_ESP:
6122                 ctx->esp = val;
6123                 break;
6124         case X86_EBP:
6125                 ctx->ebp = val;
6126                 break;
6127         case X86_ESI:
6128                 ctx->esi = val;
6129                 break;
6130         case X86_EDI:
6131                 ctx->edi = val;
6132                 break;
6133         default:
6134                 g_assert_not_reached ();
6135         }
6136 }
6137
6138 #ifdef MONO_ARCH_SIMD_INTRINSICS
6139
6140 static MonoInst*
6141 get_float_to_x_spill_area (MonoCompile *cfg)
6142 {
6143         if (!cfg->fconv_to_r8_x_var) {
6144                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6145                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6146         }
6147         return cfg->fconv_to_r8_x_var;
6148 }
6149
6150 /*
6151  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6152  */
6153 void
6154 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6155 {
6156         MonoInst *fconv;
6157         int dreg, src_opcode;
6158
6159         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6160                 return;
6161
6162         switch (src_opcode = ins->opcode) {
6163         case OP_FCONV_TO_I1:
6164         case OP_FCONV_TO_U1:
6165         case OP_FCONV_TO_I2:
6166         case OP_FCONV_TO_U2:
6167         case OP_FCONV_TO_I4:
6168         case OP_FCONV_TO_I:
6169                 break;
6170         default:
6171                 return;
6172         }
6173
6174         /* dreg is the IREG and sreg1 is the FREG */
6175         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6176         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6177         fconv->sreg1 = ins->sreg1;
6178         fconv->dreg = mono_alloc_ireg (cfg);
6179         fconv->type = STACK_VTYPE;
6180         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6181
6182         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6183
6184         dreg = ins->dreg;
6185         NULLIFY_INS (ins);
6186         ins->opcode = OP_XCONV_R8_TO_I4;
6187
6188         ins->klass = mono_defaults.int32_class;
6189         ins->sreg1 = fconv->dreg;
6190         ins->dreg = dreg;
6191         ins->type = STACK_I4;
6192         ins->backend.source_opcode = src_opcode;
6193 }
6194
6195 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6196
6197 void
6198 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6199 {
6200         MonoInst *ins;
6201         int vreg;
6202
6203         if (long_ins->opcode == OP_LNEG) {
6204                 ins = long_ins;
6205                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6206                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6207                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6208                 NULLIFY_INS (ins);
6209                 return;
6210         }
6211
6212 #ifdef MONO_ARCH_SIMD_INTRINSICS
6213
6214         if (!(cfg->opt & MONO_OPT_SIMD))
6215                 return;
6216
6217         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6218         switch (long_ins->opcode) {
6219         case OP_EXTRACT_I8:
6220                 vreg = long_ins->sreg1;
6221
6222                 if (long_ins->inst_c0) {
6223                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6224                         ins->klass = long_ins->klass;
6225                         ins->sreg1 = long_ins->sreg1;
6226                         ins->inst_c0 = 2;
6227                         ins->type = STACK_VTYPE;
6228                         ins->dreg = vreg = alloc_ireg (cfg);
6229                         MONO_ADD_INS (cfg->cbb, ins);
6230                 }
6231
6232                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6233                 ins->klass = mono_defaults.int32_class;
6234                 ins->sreg1 = vreg;
6235                 ins->type = STACK_I4;
6236                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6237                 MONO_ADD_INS (cfg->cbb, ins);
6238
6239                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6240                 ins->klass = long_ins->klass;
6241                 ins->sreg1 = long_ins->sreg1;
6242                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6243                 ins->type = STACK_VTYPE;
6244                 ins->dreg = vreg = alloc_ireg (cfg);
6245                 MONO_ADD_INS (cfg->cbb, ins);
6246
6247                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6248                 ins->klass = mono_defaults.int32_class;
6249                 ins->sreg1 = vreg;
6250                 ins->type = STACK_I4;
6251                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6252                 MONO_ADD_INS (cfg->cbb, ins);
6253
6254                 long_ins->opcode = OP_NOP;
6255                 break;
6256         case OP_INSERTX_I8_SLOW:
6257                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6258                 ins->dreg = long_ins->dreg;
6259                 ins->sreg1 = long_ins->dreg;
6260                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6261                 ins->inst_c0 = long_ins->inst_c0 * 2;
6262                 MONO_ADD_INS (cfg->cbb, ins);
6263
6264                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6265                 ins->dreg = long_ins->dreg;
6266                 ins->sreg1 = long_ins->dreg;
6267                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6268                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6269                 MONO_ADD_INS (cfg->cbb, ins);
6270
6271                 long_ins->opcode = OP_NOP;
6272                 break;
6273         case OP_EXPAND_I8:
6274                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6275                 ins->dreg = long_ins->dreg;
6276                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6277                 ins->klass = long_ins->klass;
6278                 ins->type = STACK_VTYPE;
6279                 MONO_ADD_INS (cfg->cbb, ins);
6280
6281                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6282                 ins->dreg = long_ins->dreg;
6283                 ins->sreg1 = long_ins->dreg;
6284                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6285                 ins->inst_c0 = 1;
6286                 ins->klass = long_ins->klass;
6287                 ins->type = STACK_VTYPE;
6288                 MONO_ADD_INS (cfg->cbb, ins);
6289
6290                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6291                 ins->dreg = long_ins->dreg;
6292                 ins->sreg1 = long_ins->dreg;;
6293                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6294                 ins->klass = long_ins->klass;
6295                 ins->type = STACK_VTYPE;
6296                 MONO_ADD_INS (cfg->cbb, ins);
6297
6298                 long_ins->opcode = OP_NOP;
6299                 break;
6300         }
6301 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6302 }
6303
6304 /*
6305  * mono_aot_emit_load_got_addr:
6306  *
6307  *   Emit code to load the got address.
6308  * On x86, the result is placed into EBX.
6309  */
6310 guint8*
6311 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6312 {
6313         x86_call_imm (code, 0);
6314         /*
6315          * The patch needs to point to the pop, since the GOT offset needs
6316          * to be added to that address.
6317          */
6318         if (cfg)
6319                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6320         else
6321                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6322         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6323         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6324
6325         return code;
6326 }
6327
6328 static guint8*
6329 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6330 {
6331         if (cfg)
6332                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6333         else
6334                 g_assert_not_reached ();
6335         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6336         return code;
6337 }
6338
6339 /*
6340  * mono_arch_emit_load_aotconst:
6341  *
6342  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6343  * TARGET from the mscorlib GOT in full-aot code.
6344  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6345  * EAX.
6346  */
6347 guint8*
6348 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6349 {
6350         /* Load the mscorlib got address */
6351         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6352         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6353         /* arch_emit_got_access () patches this */
6354         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6355
6356         return code;
6357 }
6358
6359 /* Can't put this into mini-x86.h */
6360 gpointer
6361 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6362
6363 GSList *
6364 mono_arch_get_trampolines (gboolean aot)
6365 {
6366         MonoTrampInfo *info;
6367         GSList *tramps = NULL;
6368
6369         mono_x86_get_signal_exception_trampoline (&info, aot);
6370
6371         tramps = g_slist_append (tramps, info);
6372
6373         return tramps;
6374 }
6375
6376 /* Soft Debug support */
6377 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6378
6379 /*
6380  * mono_arch_set_breakpoint:
6381  *
6382  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6383  * The location should contain code emitted by OP_SEQ_POINT.
6384  */
6385 void
6386 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6387 {
6388         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6389
6390         g_assert (code [0] == 0x90);
6391         x86_call_membase (code, X86_ECX, 0);
6392 }
6393
6394 /*
6395  * mono_arch_clear_breakpoint:
6396  *
6397  *   Clear the breakpoint at IP.
6398  */
6399 void
6400 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6401 {
6402         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6403         int i;
6404
6405         for (i = 0; i < 2; ++i)
6406                 x86_nop (code);
6407 }
6408
6409 /*
6410  * mono_arch_start_single_stepping:
6411  *
6412  *   Start single stepping.
6413  */
6414 void
6415 mono_arch_start_single_stepping (void)
6416 {
6417         ss_trampoline = mini_get_single_step_trampoline ();
6418 }
6419
6420 /*
6421  * mono_arch_stop_single_stepping:
6422  *
6423  *   Stop single stepping.
6424  */
6425 void
6426 mono_arch_stop_single_stepping (void)
6427 {
6428         ss_trampoline = NULL;
6429 }
6430
6431 /*
6432  * mono_arch_is_single_step_event:
6433  *
6434  *   Return whenever the machine state in SIGCTX corresponds to a single
6435  * step event.
6436  */
6437 gboolean
6438 mono_arch_is_single_step_event (void *info, void *sigctx)
6439 {
6440         /* We use soft breakpoints */
6441         return FALSE;
6442 }
6443
6444 gboolean
6445 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6446 {
6447         /* We use soft breakpoints */
6448         return FALSE;
6449 }
6450
6451 #define BREAKPOINT_SIZE 2
6452
6453 /*
6454  * mono_arch_skip_breakpoint:
6455  *
6456  *   See mini-amd64.c for docs.
6457  */
6458 void
6459 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6460 {
6461         g_assert_not_reached ();
6462 }
6463
6464 /*
6465  * mono_arch_skip_single_step:
6466  *
6467  *   See mini-amd64.c for docs.
6468  */
6469 void
6470 mono_arch_skip_single_step (MonoContext *ctx)
6471 {
6472         g_assert_not_reached ();
6473 }
6474
6475 /*
6476  * mono_arch_get_seq_point_info:
6477  *
6478  *   See mini-amd64.c for docs.
6479  */
6480 gpointer
6481 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6482 {
6483         NOT_IMPLEMENTED;
6484         return NULL;
6485 }
6486
6487 void
6488 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6489 {
6490         ext->lmf.previous_lmf = (gsize)prev_lmf;
6491         /* Mark that this is a MonoLMFExt */
6492         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6493         ext->lmf.ebp = (gssize)ext;
6494 }
6495
6496 #endif
6497
6498 gboolean
6499 mono_arch_opcode_supported (int opcode)
6500 {
6501         switch (opcode) {
6502         case OP_ATOMIC_ADD_I4:
6503         case OP_ATOMIC_EXCHANGE_I4:
6504         case OP_ATOMIC_CAS_I4:
6505         case OP_ATOMIC_LOAD_I1:
6506         case OP_ATOMIC_LOAD_I2:
6507         case OP_ATOMIC_LOAD_I4:
6508         case OP_ATOMIC_LOAD_U1:
6509         case OP_ATOMIC_LOAD_U2:
6510         case OP_ATOMIC_LOAD_U4:
6511         case OP_ATOMIC_LOAD_R4:
6512         case OP_ATOMIC_LOAD_R8:
6513         case OP_ATOMIC_STORE_I1:
6514         case OP_ATOMIC_STORE_I2:
6515         case OP_ATOMIC_STORE_I4:
6516         case OP_ATOMIC_STORE_U1:
6517         case OP_ATOMIC_STORE_U2:
6518         case OP_ATOMIC_STORE_U4:
6519         case OP_ATOMIC_STORE_R4:
6520         case OP_ATOMIC_STORE_R8:
6521                 return TRUE;
6522         default:
6523                 return FALSE;
6524         }
6525 }
6526
6527 CallInfo*
6528 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6529 {
6530         return get_call_info (mp, sig);
6531 }