mono/mini/mini-x86.c

   1 /**
   2  * \file
   3  * x86 backend for the Mono code generator
   4  *
   5  * Authors:
   6  *   Paolo Molaro (lupus@ximian.com)
   7  *   Dietmar Maurer (dietmar@ximian.com)
   8  *   Patrik Torstensson
   9  *
  10  * Copyright 2003 Ximian, Inc.
  11  * Copyright 2003-2011 Novell Inc.
  12  * Copyright 2011 Xamarin Inc.
  13  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  14  */
  15 #include "mini.h"
  16 #include <string.h>
  17 #include <math.h>
  18 #ifdef HAVE_UNISTD_H
  19 #include <unistd.h>
  20 #endif
  21
  22 #include <mono/metadata/abi-details.h>
  23 #include <mono/metadata/appdomain.h>
  24 #include <mono/metadata/debug-helpers.h>
  25 #include <mono/metadata/threads.h>
  26 #include <mono/metadata/profiler-private.h>
  27 #include <mono/metadata/mono-debug.h>
  28 #include <mono/metadata/gc-internals.h>
  29 #include <mono/utils/mono-math.h>
  30 #include <mono/utils/mono-counters.h>
  31 #include <mono/utils/mono-mmap.h>
  32 #include <mono/utils/mono-memory-model.h>
  33 #include <mono/utils/mono-hwcap.h>
  34 #include <mono/utils/mono-threads.h>
  35
  36 #include "trace.h"
  37 #include "mini-x86.h"
  38 #include "cpu-x86.h"
  39 #include "ir-emit.h"
  40 #include "mini-gc.h"
  41
  42 #ifndef TARGET_WIN32
  43 #ifdef MONO_XEN_OPT
  44 static gboolean optimize_for_xen = TRUE;
  45 #else
  46 #define optimize_for_xen 0
  47 #endif
  48 #endif
  49
  50 /* The single step trampoline */
  51 static gpointer ss_trampoline;
  52
  53 /* The breakpoint trampoline */
  54 static gpointer bp_trampoline;
  55
  56 /* This mutex protects architecture specific caches */
  57 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  58 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  59 static mono_mutex_t mini_arch_mutex;
  60
  61 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  62
  63 #define ARGS_OFFSET 8
  64
  65 #ifdef TARGET_WIN32
  66 /* Under windows, the default pinvoke calling convention is stdcall */
  67 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_DEFAULT || (sig)->call_convention == MONO_CALL_THISCALL))
  68 #else
  69 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_THISCALL))
  70 #endif
  71
  72 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  73
  74 #define OP_SEQ_POINT_BP_OFFSET 7
  75
  76 static guint8*
  77 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  78
  79 const char*
  80 mono_arch_regname (int reg)
  81 {
  82         switch (reg) {
  83         case X86_EAX: return "%eax";
  84         case X86_EBX: return "%ebx";
  85         case X86_ECX: return "%ecx";
  86         case X86_EDX: return "%edx";
  87         case X86_ESP: return "%esp";
  88         case X86_EBP: return "%ebp";
  89         case X86_EDI: return "%edi";
  90         case X86_ESI: return "%esi";
  91         }
  92         return "unknown";
  93 }
  94
  95 const char*
  96 mono_arch_fregname (int reg)
  97 {
  98         switch (reg) {
  99         case 0:
 100                 return "%fr0";
 101         case 1:
 102                 return "%fr1";
 103         case 2:
 104                 return "%fr2";
 105         case 3:
 106                 return "%fr3";
 107         case 4:
 108                 return "%fr4";
 109         case 5:
 110                 return "%fr5";
 111         case 6:
 112                 return "%fr6";
 113         case 7:
 114                 return "%fr7";
 115         default:
 116                 return "unknown";
 117         }
 118 }
 119
 120 const char *
 121 mono_arch_xregname (int reg)
 122 {
 123         switch (reg) {
 124         case 0:
 125                 return "%xmm0";
 126         case 1:
 127                 return "%xmm1";
 128         case 2:
 129                 return "%xmm2";
 130         case 3:
 131                 return "%xmm3";
 132         case 4:
 133                 return "%xmm4";
 134         case 5:
 135                 return "%xmm5";
 136         case 6:
 137                 return "%xmm6";
 138         case 7:
 139                 return "%xmm7";
 140         default:
 141                 return "unknown";
 142         }
 143 }
 144
 145 void
 146 mono_x86_patch (unsigned char* code, gpointer target)
 147 {
 148         x86_patch (code, (unsigned char*)target);
 149 }
 150
 151 #define FLOAT_PARAM_REGS 0
 152
 153 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 154
 155 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 156 {
 157         if (!sig->pinvoke)
 158                 return NULL;
 159
 160         switch (sig->call_convention) {
 161         case MONO_CALL_THISCALL:
 162                  return thiscall_param_regs;
 163         default:
 164                  return NULL;
 165         }
 166 }
 167
 168 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 169 #define SMALL_STRUCTS_IN_REGS
 170 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 171 #endif
 172
 173 static void inline
 174 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 175 {
 176     ainfo->offset = *stack_size;
 177
 178     if (!param_regs || param_regs [*gr] == X86_NREG) {
 179                 ainfo->storage = ArgOnStack;
 180                 ainfo->nslots = 1;
 181                 (*stack_size) += sizeof (gpointer);
 182     }
 183     else {
 184                 ainfo->storage = ArgInIReg;
 185                 ainfo->reg = param_regs [*gr];
 186                 (*gr) ++;
 187     }
 188 }
 189
 190 static void inline
 191 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 192 {
 193         ainfo->offset = *stack_size;
 194
 195         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 196
 197         ainfo->storage = ArgOnStack;
 198         (*stack_size) += sizeof (gpointer) * 2;
 199         ainfo->nslots = 2;
 200 }
 201
 202 static void inline
 203 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 204 {
 205     ainfo->offset = *stack_size;
 206
 207     if (*gr >= FLOAT_PARAM_REGS) {
 208                 ainfo->storage = ArgOnStack;
 209                 (*stack_size) += is_double ? 8 : 4;
 210                 ainfo->nslots = is_double ? 2 : 1;
 211     }
 212     else {
 213                 /* A double register */
 214                 if (is_double)
 215                         ainfo->storage = ArgInDoubleSSEReg;
 216                 else
 217                         ainfo->storage = ArgInFloatSSEReg;
 218                 ainfo->reg = *gr;
 219                 (*gr) += 1;
 220     }
 221 }
 222
 223
 224 static void
 225 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 226                gboolean is_return,
 227                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 228 {
 229         guint32 size;
 230         MonoClass *klass;
 231
 232         klass = mono_class_from_mono_type (type);
 233         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 234
 235 #if defined(TARGET_WIN32)
 236         /*
 237         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 238         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 239         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 240         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 241         * it must be represented in call and cannot be dropped.
 242         */
 243         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 244                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 245                 ainfo->pass_empty_struct = TRUE;
 246                 size = 1;
 247         }
 248 #endif
 249
 250 #ifdef SMALL_STRUCTS_IN_REGS
 251         if (sig->pinvoke && is_return) {
 252                 MonoMarshalType *info;
 253
 254                 info = mono_marshal_load_type_info (klass);
 255                 g_assert (info);
 256
 257                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 258
 259                 /* Ignore empty struct return value, if used. */
 260                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 261                         ainfo->storage = ArgValuetypeInReg;
 262                         return;
 263                 }
 264
 265                 /*
 266                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 267                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 268                 * This is different compared to for example float or double return types (not in struct) that will be returned
 269                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 270                 *
 271                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 272                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 273                 * This means that structs with one float or double will be returned in ST(0). For more details,
 274                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 275                 */
 276 #if !defined(TARGET_WIN32)
 277
 278                 /* Special case structs with only a float member */
 279                 if (info->num_fields == 1) {
 280                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 281                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 282                                 ainfo->storage = ArgValuetypeInReg;
 283                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 284                                 return;
 285                         }
 286                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 287                                 ainfo->storage = ArgValuetypeInReg;
 288                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 289                                 return;
 290                         }
 291                 }
 292 #endif
 293
 294                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 295                         ainfo->storage = ArgValuetypeInReg;
 296                         ainfo->pair_storage [0] = ArgInIReg;
 297                         ainfo->pair_regs [0] = return_regs [0];
 298                         if (info->native_size > 4) {
 299                                 ainfo->pair_storage [1] = ArgInIReg;
 300                                 ainfo->pair_regs [1] = return_regs [1];
 301                         }
 302                         return;
 303                 }
 304         }
 305 #endif
 306
 307         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 308                 g_assert (size <= 4);
 309                 ainfo->storage = ArgValuetypeInReg;
 310                 ainfo->reg = param_regs [*gr];
 311                 (*gr)++;
 312                 return;
 313         }
 314
 315         ainfo->offset = *stack_size;
 316         ainfo->storage = ArgOnStack;
 317         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 318         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 319 }
 320
 321 /*
 322  * get_call_info:
 323  *
 324  *  Obtain information about a call according to the calling convention.
 325  * For x86 ELF, see the "System V Application Binary Interface Intel386
 326  * Architecture Processor Supplment, Fourth Edition" document for more
 327  * information.
 328  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 329  */
 330 static CallInfo*
 331 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 332 {
 333         guint32 i, gr, fr, pstart;
 334         const guint32 *param_regs;
 335         MonoType *ret_type;
 336         int n = sig->hasthis + sig->param_count;
 337         guint32 stack_size = 0;
 338         gboolean is_pinvoke = sig->pinvoke;
 339
 340         gr = 0;
 341         fr = 0;
 342         cinfo->nargs = n;
 343
 344         param_regs = callconv_param_regs(sig);
 345
 346         /* return value */
 347         {
 348                 ret_type = mini_get_underlying_type (sig->ret);
 349                 switch (ret_type->type) {
 350                 case MONO_TYPE_I1:
 351                 case MONO_TYPE_U1:
 352                 case MONO_TYPE_I2:
 353                 case MONO_TYPE_U2:
 354                 case MONO_TYPE_I4:
 355                 case MONO_TYPE_U4:
 356                 case MONO_TYPE_I:
 357                 case MONO_TYPE_U:
 358                 case MONO_TYPE_PTR:
 359                 case MONO_TYPE_FNPTR:
 360                 case MONO_TYPE_OBJECT:
 361                         cinfo->ret.storage = ArgInIReg;
 362                         cinfo->ret.reg = X86_EAX;
 363                         break;
 364                 case MONO_TYPE_U8:
 365                 case MONO_TYPE_I8:
 366                         cinfo->ret.storage = ArgInIReg;
 367                         cinfo->ret.reg = X86_EAX;
 368                         cinfo->ret.is_pair = TRUE;
 369                         break;
 370                 case MONO_TYPE_R4:
 371                         cinfo->ret.storage = ArgOnFloatFpStack;
 372                         break;
 373                 case MONO_TYPE_R8:
 374                         cinfo->ret.storage = ArgOnDoubleFpStack;
 375                         break;
 376                 case MONO_TYPE_GENERICINST:
 377                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 378                                 cinfo->ret.storage = ArgInIReg;
 379                                 cinfo->ret.reg = X86_EAX;
 380                                 break;
 381                         }
 382                         if (mini_is_gsharedvt_type (ret_type)) {
 383                                 cinfo->ret.storage = ArgOnStack;
 384                                 cinfo->vtype_retaddr = TRUE;
 385                                 break;
 386                         }
 387                         /* Fall through */
 388                 case MONO_TYPE_VALUETYPE:
 389                 case MONO_TYPE_TYPEDBYREF: {
 390                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 391
 392                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 393                         if (cinfo->ret.storage == ArgOnStack) {
 394                                 cinfo->vtype_retaddr = TRUE;
 395                                 /* The caller passes the address where the value is stored */
 396                         }
 397                         break;
 398                 }
 399                 case MONO_TYPE_VAR:
 400                 case MONO_TYPE_MVAR:
 401                         g_assert (mini_is_gsharedvt_type (ret_type));
 402                         cinfo->ret.storage = ArgOnStack;
 403                         cinfo->vtype_retaddr = TRUE;
 404                         break;
 405                 case MONO_TYPE_VOID:
 406                         cinfo->ret.storage = ArgNone;
 407                         break;
 408                 default:
 409                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 410                 }
 411         }
 412
 413         pstart = 0;
 414         /*
 415          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 416          * the first argument, allowing 'this' to be always passed in the first arg reg.
 417          * Also do this if the first argument is a reference type, since virtual calls
 418          * are sometimes made using calli without sig->hasthis set, like in the delegate
 419          * invoke wrappers.
 420          */
 421         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 422                 if (sig->hasthis) {
 423                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 424                 } else {
 425                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 426                         pstart = 1;
 427                 }
 428                 cinfo->vret_arg_offset = stack_size;
 429                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 430                 cinfo->vret_arg_index = 1;
 431         } else {
 432                 /* this */
 433                 if (sig->hasthis)
 434                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 435
 436                 if (cinfo->vtype_retaddr)
 437                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 438         }
 439
 440         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 441                 fr = FLOAT_PARAM_REGS;
 442
 443                 /* Emit the signature cookie just before the implicit arguments */
 444                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 445         }
 446
 447         for (i = pstart; i < sig->param_count; ++i) {
 448                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 449                 MonoType *ptype;
 450
 451                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 452                         /* We allways pass the sig cookie on the stack for simplicity */
 453                         /*
 454                          * Prevent implicit arguments + the sig cookie from being passed
 455                          * in registers.
 456                          */
 457                         fr = FLOAT_PARAM_REGS;
 458
 459                         /* Emit the signature cookie just before the implicit arguments */
 460                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 461                 }
 462
 463                 if (sig->params [i]->byref) {
 464                         add_general (&gr, param_regs, &stack_size, ainfo);
 465                         continue;
 466                 }
 467                 ptype = mini_get_underlying_type (sig->params [i]);
 468                 switch (ptype->type) {
 469                 case MONO_TYPE_I1:
 470                 case MONO_TYPE_U1:
 471                         add_general (&gr, param_regs, &stack_size, ainfo);
 472                         break;
 473                 case MONO_TYPE_I2:
 474                 case MONO_TYPE_U2:
 475                         add_general (&gr, param_regs, &stack_size, ainfo);
 476                         break;
 477                 case MONO_TYPE_I4:
 478                 case MONO_TYPE_U4:
 479                         add_general (&gr, param_regs, &stack_size, ainfo);
 480                         break;
 481                 case MONO_TYPE_I:
 482                 case MONO_TYPE_U:
 483                 case MONO_TYPE_PTR:
 484                 case MONO_TYPE_FNPTR:
 485                 case MONO_TYPE_OBJECT:
 486                         add_general (&gr, param_regs, &stack_size, ainfo);
 487                         break;
 488                 case MONO_TYPE_GENERICINST:
 489                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 490                                 add_general (&gr, param_regs, &stack_size, ainfo);
 491                                 break;
 492                         }
 493                         if (mini_is_gsharedvt_type (ptype)) {
 494                                 /* gsharedvt arguments are passed by ref */
 495                                 add_general (&gr, param_regs, &stack_size, ainfo);
 496                                 g_assert (ainfo->storage == ArgOnStack);
 497                                 ainfo->storage = ArgGSharedVt;
 498                                 break;
 499                         }
 500                         /* Fall through */
 501                 case MONO_TYPE_VALUETYPE:
 502                 case MONO_TYPE_TYPEDBYREF:
 503                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 504                         break;
 505                 case MONO_TYPE_U8:
 506                 case MONO_TYPE_I8:
 507                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 508                         break;
 509                 case MONO_TYPE_R4:
 510                         add_float (&fr, &stack_size, ainfo, FALSE);
 511                         break;
 512                 case MONO_TYPE_R8:
 513                         add_float (&fr, &stack_size, ainfo, TRUE);
 514                         break;
 515                 case MONO_TYPE_VAR:
 516                 case MONO_TYPE_MVAR:
 517                         /* gsharedvt arguments are passed by ref */
 518                         g_assert (mini_is_gsharedvt_type (ptype));
 519                         add_general (&gr, param_regs, &stack_size, ainfo);
 520                         g_assert (ainfo->storage == ArgOnStack);
 521                         ainfo->storage = ArgGSharedVt;
 522                         break;
 523                 default:
 524                         g_error ("unexpected type 0x%x", ptype->type);
 525                         g_assert_not_reached ();
 526                 }
 527         }
 528
 529         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 530                 fr = FLOAT_PARAM_REGS;
 531
 532                 /* Emit the signature cookie just before the implicit arguments */
 533                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 534         }
 535
 536         if (cinfo->vtype_retaddr) {
 537                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 538                 cinfo->callee_stack_pop = 4;
 539         } else if (CALLCONV_IS_STDCALL (sig)) {
 540                 /* Have to compensate for the stack space popped by the native callee */
 541                 cinfo->callee_stack_pop = stack_size;
 542         }
 543
 544         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 545                 cinfo->need_stack_align = TRUE;
 546                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 547                 stack_size += cinfo->stack_align_amount;
 548         }
 549
 550         cinfo->stack_usage = stack_size;
 551         cinfo->reg_usage = gr;
 552         cinfo->freg_usage = fr;
 553         return cinfo;
 554 }
 555
 556 static CallInfo*
 557 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 558 {
 559         int n = sig->hasthis + sig->param_count;
 560         CallInfo *cinfo;
 561
 562         if (mp)
 563                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 564         else
 565                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 566
 567         return get_call_info_internal (cinfo, sig);
 568 }
 569
 570 /*
 571  * mono_arch_get_argument_info:
 572  * @csig:  a method signature
 573  * @param_count: the number of parameters to consider
 574  * @arg_info: an array to store the result infos
 575  *
 576  * Gathers information on parameters such as size, alignment and
 577  * padding. arg_info should be large enought to hold param_count + 1 entries.
 578  *
 579  * Returns the size of the argument area on the stack.
 580  * This should be signal safe, since it is called from
 581  * mono_arch_unwind_frame ().
 582  * FIXME: The metadata calls might not be signal safe.
 583  */
 584 int
 585 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 586 {
 587         int len, k, args_size = 0;
 588         int size, pad;
 589         guint32 align;
 590         int offset = 8;
 591         CallInfo *cinfo;
 592
 593         /* Avoid g_malloc as it is not signal safe */
 594         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 595         cinfo = (CallInfo*)g_newa (guint8*, len);
 596         memset (cinfo, 0, len);
 597
 598         cinfo = get_call_info_internal (cinfo, csig);
 599
 600         arg_info [0].offset = offset;
 601
 602         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 603                 args_size += sizeof (gpointer);
 604                 offset += 4;
 605         }
 606
 607         if (csig->hasthis) {
 608                 args_size += sizeof (gpointer);
 609                 offset += 4;
 610         }
 611
 612         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 613                 /* Emitted after this */
 614                 args_size += sizeof (gpointer);
 615                 offset += 4;
 616         }
 617
 618         arg_info [0].size = args_size;
 619
 620         for (k = 0; k < param_count; k++) {
 621                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 622
 623                 /* ignore alignment for now */
 624                 align = 1;
 625
 626                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 627                 arg_info [k].pad = pad;
 628                 args_size += size;
 629                 arg_info [k + 1].pad = 0;
 630                 arg_info [k + 1].size = size;
 631                 offset += pad;
 632                 arg_info [k + 1].offset = offset;
 633                 offset += size;
 634
 635                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 636                         /* Emitted after the first arg */
 637                         args_size += sizeof (gpointer);
 638                         offset += 4;
 639                 }
 640         }
 641
 642         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 643                 align = MONO_ARCH_FRAME_ALIGNMENT;
 644         else
 645                 align = 4;
 646         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 647         arg_info [k].pad = pad;
 648
 649         return args_size;
 650 }
 651
 652 gboolean
 653 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 654 {
 655         MonoType *callee_ret;
 656         CallInfo *c1, *c2;
 657         gboolean res;
 658
 659         if (cfg->compile_aot && !cfg->full_aot)
 660                 /* OP_TAILCALL doesn't work with AOT */
 661                 return FALSE;
 662
 663         c1 = get_call_info (NULL, caller_sig);
 664         c2 = get_call_info (NULL, callee_sig);
 665         /*
 666          * Tail calls with more callee stack usage than the caller cannot be supported, since
 667          * the extra stack space would be left on the stack after the tail call.
 668          */
 669         res = c1->stack_usage >= c2->stack_usage;
 670         callee_ret = mini_get_underlying_type (callee_sig->ret);
 671         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 672                 /* An address on the callee's stack is passed as the first argument */
 673                 res = FALSE;
 674
 675         g_free (c1);
 676         g_free (c2);
 677
 678         return res;
 679 }
 680
 681 /*
 682  * Initialize the cpu to execute managed code.
 683  */
 684 void
 685 mono_arch_cpu_init (void)
 686 {
 687         /* spec compliance requires running with double precision */
 688 #ifndef _MSC_VER
 689         guint16 fpcw;
 690
 691         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 692         fpcw &= ~X86_FPCW_PRECC_MASK;
 693         fpcw |= X86_FPCW_PREC_DOUBLE;
 694         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 695         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 696 #else
 697         _control87 (_PC_53, MCW_PC);
 698 #endif
 699 }
 700
 701 /*
 702  * Initialize architecture specific code.
 703  */
 704 void
 705 mono_arch_init (void)
 706 {
 707         mono_os_mutex_init_recursive (&mini_arch_mutex);
 708
 709         if (!mono_aot_only)
 710                 bp_trampoline = mini_get_breakpoint_trampoline ();
 711
 712         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 713         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 714 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 715         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 716 #endif
 717 }
 718
 719 /*
 720  * Cleanup architecture specific code.
 721  */
 722 void
 723 mono_arch_cleanup (void)
 724 {
 725         mono_os_mutex_destroy (&mini_arch_mutex);
 726 }
 727
 728 /*
 729  * This function returns the optimizations supported on this cpu.
 730  */
 731 guint32
 732 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 733 {
 734         guint32 opts = 0;
 735
 736         *exclude_mask = 0;
 737
 738         if (mono_hwcap_x86_has_cmov) {
 739                 opts |= MONO_OPT_CMOV;
 740
 741                 if (mono_hwcap_x86_has_fcmov)
 742                         opts |= MONO_OPT_FCMOV;
 743                 else
 744                         *exclude_mask |= MONO_OPT_FCMOV;
 745         } else {
 746                 *exclude_mask |= MONO_OPT_CMOV;
 747         }
 748
 749         if (mono_hwcap_x86_has_sse2)
 750                 opts |= MONO_OPT_SSE2;
 751         else
 752                 *exclude_mask |= MONO_OPT_SSE2;
 753
 754 #ifdef MONO_ARCH_SIMD_INTRINSICS
 755                 /*SIMD intrinsics require at least SSE2.*/
 756                 if (!mono_hwcap_x86_has_sse2)
 757                         *exclude_mask |= MONO_OPT_SIMD;
 758 #endif
 759
 760         return opts;
 761 }
 762
 763 /*
 764  * This function test for all SSE functions supported.
 765  *
 766  * Returns a bitmask corresponding to all supported versions.
 767  *
 768  */
 769 guint32
 770 mono_arch_cpu_enumerate_simd_versions (void)
 771 {
 772         guint32 sse_opts = 0;
 773
 774         if (mono_hwcap_x86_has_sse1)
 775                 sse_opts |= SIMD_VERSION_SSE1;
 776
 777         if (mono_hwcap_x86_has_sse2)
 778                 sse_opts |= SIMD_VERSION_SSE2;
 779
 780         if (mono_hwcap_x86_has_sse3)
 781                 sse_opts |= SIMD_VERSION_SSE3;
 782
 783         if (mono_hwcap_x86_has_ssse3)
 784                 sse_opts |= SIMD_VERSION_SSSE3;
 785
 786         if (mono_hwcap_x86_has_sse41)
 787                 sse_opts |= SIMD_VERSION_SSE41;
 788
 789         if (mono_hwcap_x86_has_sse42)
 790                 sse_opts |= SIMD_VERSION_SSE42;
 791
 792         if (mono_hwcap_x86_has_sse4a)
 793                 sse_opts |= SIMD_VERSION_SSE4a;
 794
 795         return sse_opts;
 796 }
 797
 798 /*
 799  * Determine whenever the trap whose info is in SIGINFO is caused by
 800  * integer overflow.
 801  */
 802 gboolean
 803 mono_arch_is_int_overflow (void *sigctx, void *info)
 804 {
 805         MonoContext ctx;
 806         guint8* ip;
 807
 808         mono_sigctx_to_monoctx (sigctx, &ctx);
 809
 810         ip = (guint8*)ctx.eip;
 811
 812         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 813                 gint32 reg;
 814
 815                 /* idiv REG */
 816                 switch (x86_modrm_rm (ip [1])) {
 817                 case X86_EAX:
 818                         reg = ctx.eax;
 819                         break;
 820                 case X86_ECX:
 821                         reg = ctx.ecx;
 822                         break;
 823                 case X86_EDX:
 824                         reg = ctx.edx;
 825                         break;
 826                 case X86_EBX:
 827                         reg = ctx.ebx;
 828                         break;
 829                 case X86_ESI:
 830                         reg = ctx.esi;
 831                         break;
 832                 case X86_EDI:
 833                         reg = ctx.edi;
 834                         break;
 835                 default:
 836                         g_assert_not_reached ();
 837                         reg = -1;
 838                 }
 839
 840                 if (reg == -1)
 841                         return TRUE;
 842         }
 843
 844         return FALSE;
 845 }
 846
 847 GList *
 848 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 849 {
 850         GList *vars = NULL;
 851         int i;
 852
 853         for (i = 0; i < cfg->num_varinfo; i++) {
 854                 MonoInst *ins = cfg->varinfo [i];
 855                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 856
 857                 /* unused vars */
 858                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 859                         continue;
 860
 861                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 862                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 863                         continue;
 864
 865                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 866                  * 8bit quantities in caller saved registers on x86 */
 867                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 868                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 869                         g_assert (i == vmv->idx);
 870                         vars = g_list_prepend (vars, vmv);
 871                 }
 872         }
 873
 874         vars = mono_varlist_sort (cfg, vars, 0);
 875
 876         return vars;
 877 }
 878
 879 GList *
 880 mono_arch_get_global_int_regs (MonoCompile *cfg)
 881 {
 882         GList *regs = NULL;
 883
 884         /* we can use 3 registers for global allocation */
 885         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 886         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 887         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 888
 889         return regs;
 890 }
 891
 892 /*
 893  * mono_arch_regalloc_cost:
 894  *
 895  *  Return the cost, in number of memory references, of the action of
 896  * allocating the variable VMV into a register during global register
 897  * allocation.
 898  */
 899 guint32
 900 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 901 {
 902         MonoInst *ins = cfg->varinfo [vmv->idx];
 903
 904         if (cfg->method->save_lmf)
 905                 /* The register is already saved */
 906                 return (ins->opcode == OP_ARG) ? 1 : 0;
 907         else
 908                 /* push+pop+possible load if it is an argument */
 909                 return (ins->opcode == OP_ARG) ? 3 : 2;
 910 }
 911
 912 static void
 913 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 914 {
 915         static int inited = FALSE;
 916         static int count = 0;
 917
 918         if (cfg->arch.need_stack_frame_inited) {
 919                 g_assert (cfg->arch.need_stack_frame == flag);
 920                 return;
 921         }
 922
 923         cfg->arch.need_stack_frame = flag;
 924         cfg->arch.need_stack_frame_inited = TRUE;
 925
 926         if (flag)
 927                 return;
 928
 929         if (!inited) {
 930                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 931                 inited = TRUE;
 932         }
 933         ++count;
 934
 935         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 936 }
 937
 938 static gboolean
 939 needs_stack_frame (MonoCompile *cfg)
 940 {
 941         MonoMethodSignature *sig;
 942         MonoMethodHeader *header;
 943         gboolean result = FALSE;
 944
 945 #if defined(__APPLE__)
 946         /*OSX requires stack frame code to have the correct alignment. */
 947         return TRUE;
 948 #endif
 949
 950         if (cfg->arch.need_stack_frame_inited)
 951                 return cfg->arch.need_stack_frame;
 952
 953         header = cfg->header;
 954         sig = mono_method_signature (cfg->method);
 955
 956         if (cfg->disable_omit_fp)
 957                 result = TRUE;
 958         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 959                 result = TRUE;
 960         else if (cfg->method->save_lmf)
 961                 result = TRUE;
 962         else if (cfg->stack_offset)
 963                 result = TRUE;
 964         else if (cfg->param_area)
 965                 result = TRUE;
 966         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 967                 result = TRUE;
 968         else if (header->num_clauses)
 969                 result = TRUE;
 970         else if (sig->param_count + sig->hasthis)
 971                 result = TRUE;
 972         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 973                 result = TRUE;
 974         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 975                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 976                 result = TRUE;
 977
 978         set_needs_stack_frame (cfg, result);
 979
 980         return cfg->arch.need_stack_frame;
 981 }
 982
 983 /*
 984  * Set var information according to the calling convention. X86 version.
 985  * The locals var stuff should most likely be split in another method.
 986  */
 987 void
 988 mono_arch_allocate_vars (MonoCompile *cfg)
 989 {
 990         MonoMethodSignature *sig;
 991         MonoMethodHeader *header;
 992         MonoInst *inst;
 993         guint32 locals_stack_size, locals_stack_align;
 994         int i, offset;
 995         gint32 *offsets;
 996         CallInfo *cinfo;
 997
 998         header = cfg->header;
 999         sig = mono_method_signature (cfg->method);
1000
1001         if (!cfg->arch.cinfo)
1002                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1003         cinfo = (CallInfo *)cfg->arch.cinfo;
1004
1005         cfg->frame_reg = X86_EBP;
1006         offset = 0;
1007
1008         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1009                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1010                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1011         }
1012
1013         /* Reserve space to save LMF and caller saved registers */
1014
1015         if (cfg->method->save_lmf) {
1016                 /* The LMF var is allocated normally */
1017         } else {
1018                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1019                         offset += 4;
1020                 }
1021
1022                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1023                         offset += 4;
1024                 }
1025
1026                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1027                         offset += 4;
1028                 }
1029         }
1030
1031         switch (cinfo->ret.storage) {
1032         case ArgValuetypeInReg:
1033                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1034                 offset += 8;
1035                 cfg->ret->opcode = OP_REGOFFSET;
1036                 cfg->ret->inst_basereg = X86_EBP;
1037                 cfg->ret->inst_offset = - offset;
1038                 break;
1039         default:
1040                 break;
1041         }
1042
1043         /* Allocate locals */
1044         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1045         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1046                 char *mname = mono_method_full_name (cfg->method, TRUE);
1047                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1048                 g_free (mname);
1049                 return;
1050         }
1051         if (locals_stack_align) {
1052                 int prev_offset = offset;
1053
1054                 offset += (locals_stack_align - 1);
1055                 offset &= ~(locals_stack_align - 1);
1056
1057                 while (prev_offset < offset) {
1058                         prev_offset += 4;
1059                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1060                 }
1061         }
1062         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1063         cfg->locals_max_stack_offset = - offset;
1064         /*
1065          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1066          * have locals larger than 8 bytes we need to make sure that
1067          * they have the appropriate offset.
1068          */
1069         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8) {
1070                 int extra_size = MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1071                 offset += extra_size;
1072                 locals_stack_size += extra_size;
1073         }
1074         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1075                 if (offsets [i] != -1) {
1076                         MonoInst *inst = cfg->varinfo [i];
1077                         inst->opcode = OP_REGOFFSET;
1078                         inst->inst_basereg = X86_EBP;
1079                         inst->inst_offset = - (offset + offsets [i]);
1080                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1081                 }
1082         }
1083         offset += locals_stack_size;
1084
1085
1086         /*
1087          * Allocate arguments+return value
1088          */
1089
1090         switch (cinfo->ret.storage) {
1091         case ArgOnStack:
1092                 if (cfg->vret_addr) {
1093                         /*
1094                          * In the new IR, the cfg->vret_addr variable represents the
1095                          * vtype return value.
1096                          */
1097                         cfg->vret_addr->opcode = OP_REGOFFSET;
1098                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1099                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1100                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1101                                 printf ("vret_addr =");
1102                                 mono_print_ins (cfg->vret_addr);
1103                         }
1104                 } else {
1105                         cfg->ret->opcode = OP_REGOFFSET;
1106                         cfg->ret->inst_basereg = X86_EBP;
1107                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1108                 }
1109                 break;
1110         case ArgValuetypeInReg:
1111                 break;
1112         case ArgInIReg:
1113                 cfg->ret->opcode = OP_REGVAR;
1114                 cfg->ret->inst_c0 = cinfo->ret.reg;
1115                 cfg->ret->dreg = cinfo->ret.reg;
1116                 break;
1117         case ArgNone:
1118         case ArgOnFloatFpStack:
1119         case ArgOnDoubleFpStack:
1120                 break;
1121         default:
1122                 g_assert_not_reached ();
1123         }
1124
1125         if (sig->call_convention == MONO_CALL_VARARG) {
1126                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1127                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1128         }
1129
1130         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1131                 ArgInfo *ainfo = &cinfo->args [i];
1132                 inst = cfg->args [i];
1133                 if (inst->opcode != OP_REGVAR) {
1134                         inst->opcode = OP_REGOFFSET;
1135                         inst->inst_basereg = X86_EBP;
1136                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1137                 }
1138         }
1139
1140         cfg->stack_offset = offset;
1141 }
1142
1143 void
1144 mono_arch_create_vars (MonoCompile *cfg)
1145 {
1146         MonoType *sig_ret;
1147         MonoMethodSignature *sig;
1148         CallInfo *cinfo;
1149
1150         sig = mono_method_signature (cfg->method);
1151
1152         if (!cfg->arch.cinfo)
1153                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1154         cinfo = (CallInfo *)cfg->arch.cinfo;
1155
1156         sig_ret = mini_get_underlying_type (sig->ret);
1157
1158         if (cinfo->ret.storage == ArgValuetypeInReg)
1159                 cfg->ret_var_is_local = TRUE;
1160         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1161                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1162         }
1163
1164         if (cfg->gen_sdb_seq_points) {
1165                 MonoInst *ins;
1166
1167                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1168                 ins->flags |= MONO_INST_VOLATILE;
1169                 cfg->arch.ss_tramp_var = ins;
1170
1171                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1172                 ins->flags |= MONO_INST_VOLATILE;
1173                 cfg->arch.bp_tramp_var = ins;
1174         }
1175
1176         if (cfg->method->save_lmf) {
1177                 cfg->create_lmf_var = TRUE;
1178                 cfg->lmf_ir = TRUE;
1179         }
1180
1181         cfg->arch_eh_jit_info = 1;
1182 }
1183
1184 /*
1185  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1186  * so we try to do it just once when we have multiple fp arguments in a row.
1187  * We don't use this mechanism generally because for int arguments the generated code
1188  * is slightly bigger and new generation cpus optimize away the dependency chains
1189  * created by push instructions on the esp value.
1190  * fp_arg_setup is the first argument in the execution sequence where the esp register
1191  * is modified.
1192  */
1193 static G_GNUC_UNUSED int
1194 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1195 {
1196         int fp_space = 0;
1197         MonoType *t;
1198
1199         for (; start_arg < sig->param_count; ++start_arg) {
1200                 t = mini_get_underlying_type (sig->params [start_arg]);
1201                 if (!t->byref && t->type == MONO_TYPE_R8) {
1202                         fp_space += sizeof (double);
1203                         *fp_arg_setup = start_arg;
1204                 } else {
1205                         break;
1206                 }
1207         }
1208         return fp_space;
1209 }
1210
1211 static void
1212 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1213 {
1214         MonoMethodSignature *tmp_sig;
1215         int sig_reg;
1216
1217         /*
1218          * mono_ArgIterator_Setup assumes the signature cookie is
1219          * passed first and all the arguments which were before it are
1220          * passed on the stack after the signature. So compensate by
1221          * passing a different signature.
1222          */
1223         tmp_sig = mono_metadata_signature_dup (call->signature);
1224         tmp_sig->param_count -= call->signature->sentinelpos;
1225         tmp_sig->sentinelpos = 0;
1226         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1227
1228         if (cfg->compile_aot) {
1229                 sig_reg = mono_alloc_ireg (cfg);
1230                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1231                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1232         } else {
1233                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1234         }
1235 }
1236
1237 #ifdef ENABLE_LLVM
1238 LLVMCallInfo*
1239 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1240 {
1241         int i, n;
1242         CallInfo *cinfo;
1243         ArgInfo *ainfo;
1244         LLVMCallInfo *linfo;
1245         MonoType *t, *sig_ret;
1246
1247         n = sig->param_count + sig->hasthis;
1248
1249         cinfo = get_call_info (cfg->mempool, sig);
1250         sig_ret = sig->ret;
1251
1252         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1253
1254         /*
1255          * LLVM always uses the native ABI while we use our own ABI, the
1256          * only difference is the handling of vtypes:
1257          * - we only pass/receive them in registers in some cases, and only
1258          *   in 1 or 2 integer registers.
1259          */
1260         if (cinfo->ret.storage == ArgValuetypeInReg) {
1261                 if (sig->pinvoke) {
1262                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1263                         cfg->disable_llvm = TRUE;
1264                         return linfo;
1265                 }
1266
1267                 cfg->exception_message = g_strdup ("vtype ret in call");
1268                 cfg->disable_llvm = TRUE;
1269                 /*
1270                 linfo->ret.storage = LLVMArgVtypeInReg;
1271                 for (j = 0; j < 2; ++j)
1272                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1273                 */
1274         }
1275
1276         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1277                 /* Vtype returned using a hidden argument */
1278                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1279                 linfo->vret_arg_index = cinfo->vret_arg_index;
1280         }
1281
1282         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1283                 // FIXME:
1284                 cfg->exception_message = g_strdup ("vtype ret in call");
1285                 cfg->disable_llvm = TRUE;
1286         }
1287
1288         for (i = 0; i < n; ++i) {
1289                 ainfo = cinfo->args + i;
1290
1291                 if (i >= sig->hasthis)
1292                         t = sig->params [i - sig->hasthis];
1293                 else
1294                         t = &mono_defaults.int_class->byval_arg;
1295
1296                 linfo->args [i].storage = LLVMArgNone;
1297
1298                 switch (ainfo->storage) {
1299                 case ArgInIReg:
1300                         linfo->args [i].storage = LLVMArgNormal;
1301                         break;
1302                 case ArgInDoubleSSEReg:
1303                 case ArgInFloatSSEReg:
1304                         linfo->args [i].storage = LLVMArgNormal;
1305                         break;
1306                 case ArgOnStack:
1307                         if (mini_type_is_vtype (t)) {
1308                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1309                                 /* LLVM seems to allocate argument space for empty structures too */
1310                                         linfo->args [i].storage = LLVMArgNone;
1311                                 else
1312                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1313                         } else {
1314                                 linfo->args [i].storage = LLVMArgNormal;
1315                         }
1316                         break;
1317                 case ArgValuetypeInReg:
1318                         if (sig->pinvoke) {
1319                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1320                                 cfg->disable_llvm = TRUE;
1321                                 return linfo;
1322                         }
1323
1324                         cfg->exception_message = g_strdup ("vtype arg");
1325                         cfg->disable_llvm = TRUE;
1326                         /*
1327                         linfo->args [i].storage = LLVMArgVtypeInReg;
1328                         for (j = 0; j < 2; ++j)
1329                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1330                         */
1331                         break;
1332                 case ArgGSharedVt:
1333                         linfo->args [i].storage = LLVMArgGSharedVt;
1334                         break;
1335                 default:
1336                         cfg->exception_message = g_strdup ("ainfo->storage");
1337                         cfg->disable_llvm = TRUE;
1338                         break;
1339                 }
1340         }
1341
1342         return linfo;
1343 }
1344 #endif
1345
1346 static void
1347 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1348 {
1349         if (cfg->compute_gc_maps) {
1350                 MonoInst *def;
1351
1352                 /* Needs checking if the feature will be enabled again */
1353                 g_assert_not_reached ();
1354
1355                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1356                 if (t == NULL)
1357                         t = &mono_defaults.int_class->byval_arg;
1358                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1359         }
1360 }
1361
1362 void
1363 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1364 {
1365         MonoType *sig_ret;
1366         MonoInst *arg, *in;
1367         MonoMethodSignature *sig;
1368         int i, j, n;
1369         CallInfo *cinfo;
1370         int sentinelpos = 0, sp_offset = 0;
1371
1372         sig = call->signature;
1373         n = sig->param_count + sig->hasthis;
1374         sig_ret = mini_get_underlying_type (sig->ret);
1375
1376         cinfo = get_call_info (cfg->mempool, sig);
1377         call->call_info = cinfo;
1378
1379         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1380                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1381
1382         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1383                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1384                         /*
1385                          * Tell the JIT to use a more efficient calling convention: call using
1386                          * OP_CALL, compute the result location after the call, and save the
1387                          * result there.
1388                          */
1389                         call->vret_in_reg = TRUE;
1390 #if defined(__APPLE__)
1391                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1392                                 call->vret_in_reg_fp = TRUE;
1393 #endif
1394                         if (call->vret_var)
1395                                 NULLIFY_INS (call->vret_var);
1396                 }
1397         }
1398
1399         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1400
1401         /* Handle the case where there are no implicit arguments */
1402         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1403                 emit_sig_cookie (cfg, call, cinfo);
1404                 sp_offset = cinfo->sig_cookie.offset;
1405                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1406         }
1407
1408         /* Arguments are pushed in the reverse order */
1409         for (i = n - 1; i >= 0; i --) {
1410                 ArgInfo *ainfo = cinfo->args + i;
1411                 MonoType *orig_type, *t;
1412                 int argsize;
1413
1414                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1415                         MonoInst *vtarg;
1416
1417                         /* Push the vret arg before the first argument */
1418                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1419                         vtarg->type = STACK_MP;
1420                         vtarg->inst_destbasereg = X86_ESP;
1421                         vtarg->sreg1 = call->vret_var->dreg;
1422                         vtarg->inst_offset = cinfo->ret.offset;
1423                         MONO_ADD_INS (cfg->cbb, vtarg);
1424                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1425                 }
1426
1427                 if (i >= sig->hasthis)
1428                         t = sig->params [i - sig->hasthis];
1429                 else
1430                         t = &mono_defaults.int_class->byval_arg;
1431                 orig_type = t;
1432                 t = mini_get_underlying_type (t);
1433
1434                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1435
1436                 in = call->args [i];
1437                 arg->cil_code = in->cil_code;
1438                 arg->sreg1 = in->dreg;
1439                 arg->type = in->type;
1440
1441                 g_assert (in->dreg != -1);
1442
1443                 if (ainfo->storage == ArgGSharedVt) {
1444                         arg->opcode = OP_OUTARG_VT;
1445                         arg->sreg1 = in->dreg;
1446                         arg->klass = in->klass;
1447                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1448                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1449                         sp_offset += 4;
1450                         MONO_ADD_INS (cfg->cbb, arg);
1451                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1452                         guint32 align;
1453                         guint32 size;
1454
1455                         g_assert (in->klass);
1456
1457                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1458                                 size = sizeof (MonoTypedRef);
1459                                 align = sizeof (gpointer);
1460                         }
1461                         else {
1462                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1463                         }
1464
1465                         if (size > 0 || ainfo->pass_empty_struct) {
1466                                 arg->opcode = OP_OUTARG_VT;
1467                                 arg->sreg1 = in->dreg;
1468                                 arg->klass = in->klass;
1469                                 arg->backend.size = size;
1470                                 arg->inst_p0 = call;
1471                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1472                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1473
1474                                 MONO_ADD_INS (cfg->cbb, arg);
1475                                 if (ainfo->storage != ArgValuetypeInReg) {
1476                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1477                                 }
1478                         }
1479                 } else {
1480                         switch (ainfo->storage) {
1481                         case ArgOnStack:
1482                                 if (!t->byref) {
1483                                         if (t->type == MONO_TYPE_R4) {
1484                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1485                                                 argsize = 4;
1486                                         } else if (t->type == MONO_TYPE_R8) {
1487                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1488                                                 argsize = 8;
1489                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1490                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1491                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1492                                                 argsize = 4;
1493                                         } else {
1494                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1495                                                 argsize = 4;
1496                                         }
1497                                 } else {
1498                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1499                                         argsize = 4;
1500                                 }
1501                                 break;
1502                         case ArgInIReg:
1503                                 arg->opcode = OP_MOVE;
1504                                 arg->dreg = ainfo->reg;
1505                                 MONO_ADD_INS (cfg->cbb, arg);
1506                                 argsize = 0;
1507                                 break;
1508                         default:
1509                                 g_assert_not_reached ();
1510                         }
1511
1512                         if (cfg->compute_gc_maps) {
1513                                 if (argsize == 4) {
1514                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1515                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1516                                                 /* this */
1517                                                 if (call->need_unbox_trampoline)
1518                                                         /* The unbox trampoline transforms this into a managed pointer */
1519                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1520                                                 else
1521                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1522                                         } else {
1523                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1524                                         }
1525                                 } else {
1526                                         /* i8/r8 */
1527                                         for (j = 0; j < argsize; j += 4)
1528                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1529                                 }
1530                         }
1531                 }
1532
1533                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1534                         /* Emit the signature cookie just before the implicit arguments */
1535                         emit_sig_cookie (cfg, call, cinfo);
1536                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1537                 }
1538         }
1539
1540         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1541                 MonoInst *vtarg;
1542
1543                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1544                         /* Already done */
1545                 }
1546                 else if (cinfo->ret.storage == ArgInIReg) {
1547                         NOT_IMPLEMENTED;
1548                         /* The return address is passed in a register */
1549                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1550                         vtarg->sreg1 = call->inst.dreg;
1551                         vtarg->dreg = mono_alloc_ireg (cfg);
1552                         MONO_ADD_INS (cfg->cbb, vtarg);
1553
1554                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1555                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1556                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1557                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1558                 }
1559         }
1560
1561         call->stack_usage = cinfo->stack_usage;
1562         call->stack_align_amount = cinfo->stack_align_amount;
1563 }
1564
1565 void
1566 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1567 {
1568         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1569         ArgInfo *ainfo = ins->inst_p1;
1570         int size = ins->backend.size;
1571
1572         if (ainfo->storage == ArgValuetypeInReg) {
1573                 int dreg = mono_alloc_ireg (cfg);
1574                 switch (size) {
1575                 case 1:
1576                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1577                         break;
1578                 case 2:
1579                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1580                         break;
1581                 case 4:
1582                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1583                         break;
1584                 case 3: /* FIXME */
1585                 default:
1586                         g_assert_not_reached ();
1587                 }
1588                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1589         }
1590         else {
1591                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1592                         /* Pass by addr */
1593                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1594                 } else if (size <= 4) {
1595                         int dreg = mono_alloc_ireg (cfg);
1596                         if (ainfo->pass_empty_struct) {
1597                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1598                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1599                         } else {
1600                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1601                         }
1602                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1603                 } else if (size <= 20) {
1604                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1605                 } else {
1606                         // FIXME: Code growth
1607                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1608                 }
1609         }
1610 }
1611
1612 void
1613 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1614 {
1615         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1616
1617         if (!ret->byref) {
1618                 if (ret->type == MONO_TYPE_R4) {
1619                         if (COMPILE_LLVM (cfg))
1620                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1621                         /* Nothing to do */
1622                         return;
1623                 } else if (ret->type == MONO_TYPE_R8) {
1624                         if (COMPILE_LLVM (cfg))
1625                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1626                         /* Nothing to do */
1627                         return;
1628                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1629                         if (COMPILE_LLVM (cfg))
1630                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1631                         else {
1632                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1633                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1634                         }
1635                         return;
1636                 }
1637         }
1638
1639         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1640 }
1641
1642 /*
1643  * Allow tracing to work with this interface (with an optional argument)
1644  */
1645 void*
1646 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1647 {
1648         guchar *code = p;
1649
1650         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1651         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1652
1653         /* if some args are passed in registers, we need to save them here */
1654         x86_push_reg (code, X86_EBP);
1655
1656         if (cfg->compile_aot) {
1657                 x86_push_imm (code, cfg->method);
1658                 x86_mov_reg_imm (code, X86_EAX, func);
1659                 x86_call_reg (code, X86_EAX);
1660         } else {
1661                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1662                 x86_push_imm (code, cfg->method);
1663                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1664                 x86_call_code (code, 0);
1665         }
1666         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1667
1668         return code;
1669 }
1670
1671 enum {
1672         SAVE_NONE,
1673         SAVE_STRUCT,
1674         SAVE_EAX,
1675         SAVE_EAX_EDX,
1676         SAVE_FP
1677 };
1678
1679 void*
1680 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1681 {
1682         guchar *code = p;
1683         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1684         MonoMethod *method = cfg->method;
1685         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1686
1687         switch (ret_type->type) {
1688         case MONO_TYPE_VOID:
1689                 /* special case string .ctor icall */
1690                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1691                         save_mode = SAVE_EAX;
1692                         stack_usage = enable_arguments ? 8 : 4;
1693                 } else
1694                         save_mode = SAVE_NONE;
1695                 break;
1696         case MONO_TYPE_I8:
1697         case MONO_TYPE_U8:
1698                 save_mode = SAVE_EAX_EDX;
1699                 stack_usage = enable_arguments ? 16 : 8;
1700                 break;
1701         case MONO_TYPE_R4:
1702         case MONO_TYPE_R8:
1703                 save_mode = SAVE_FP;
1704                 stack_usage = enable_arguments ? 16 : 8;
1705                 break;
1706         case MONO_TYPE_GENERICINST:
1707                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1708                         save_mode = SAVE_EAX;
1709                         stack_usage = enable_arguments ? 8 : 4;
1710                         break;
1711                 }
1712                 /* Fall through */
1713         case MONO_TYPE_VALUETYPE:
1714                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1715                 save_mode = SAVE_STRUCT;
1716                 stack_usage = enable_arguments ? 4 : 0;
1717                 break;
1718         default:
1719                 save_mode = SAVE_EAX;
1720                 stack_usage = enable_arguments ? 8 : 4;
1721                 break;
1722         }
1723
1724         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1725
1726         switch (save_mode) {
1727         case SAVE_EAX_EDX:
1728                 x86_push_reg (code, X86_EDX);
1729                 x86_push_reg (code, X86_EAX);
1730                 if (enable_arguments) {
1731                         x86_push_reg (code, X86_EDX);
1732                         x86_push_reg (code, X86_EAX);
1733                         arg_size = 8;
1734                 }
1735                 break;
1736         case SAVE_EAX:
1737                 x86_push_reg (code, X86_EAX);
1738                 if (enable_arguments) {
1739                         x86_push_reg (code, X86_EAX);
1740                         arg_size = 4;
1741                 }
1742                 break;
1743         case SAVE_FP:
1744                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1745                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1746                 if (enable_arguments) {
1747                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1748                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1749                         arg_size = 8;
1750                 }
1751                 break;
1752         case SAVE_STRUCT:
1753                 if (enable_arguments) {
1754                         x86_push_membase (code, X86_EBP, 8);
1755                         arg_size = 4;
1756                 }
1757                 break;
1758         case SAVE_NONE:
1759         default:
1760                 break;
1761         }
1762
1763         if (cfg->compile_aot) {
1764                 x86_push_imm (code, method);
1765                 x86_mov_reg_imm (code, X86_EAX, func);
1766                 x86_call_reg (code, X86_EAX);
1767         } else {
1768                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1769                 x86_push_imm (code, method);
1770                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1771                 x86_call_code (code, 0);
1772         }
1773
1774         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1775
1776         switch (save_mode) {
1777         case SAVE_EAX_EDX:
1778                 x86_pop_reg (code, X86_EAX);
1779                 x86_pop_reg (code, X86_EDX);
1780                 break;
1781         case SAVE_EAX:
1782                 x86_pop_reg (code, X86_EAX);
1783                 break;
1784         case SAVE_FP:
1785                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1786                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1787                 break;
1788         case SAVE_NONE:
1789         default:
1790                 break;
1791         }
1792
1793         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1794
1795         return code;
1796 }
1797
1798 #define EMIT_COND_BRANCH(ins,cond,sign) \
1799 if (ins->inst_true_bb->native_offset) { \
1800         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1801 } else { \
1802         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1803         if ((cfg->opt & MONO_OPT_BRANCH) && \
1804             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1805                 x86_branch8 (code, cond, 0, sign); \
1806         else \
1807                 x86_branch32 (code, cond, 0, sign); \
1808 }
1809
1810 /*
1811  *      Emit an exception if condition is fail and
1812  *  if possible do a directly branch to target
1813  */
1814 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1815         do {                                                        \
1816                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1817                 if (tins == NULL) {                                                                             \
1818                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1819                                         MONO_PATCH_INFO_EXC, exc_name);  \
1820                         x86_branch32 (code, cond, 0, signed);               \
1821                 } else {        \
1822                         EMIT_COND_BRANCH (tins, cond, signed);  \
1823                 }                       \
1824         } while (0);
1825
1826 #define EMIT_FPCOMPARE(code) do { \
1827         x86_fcompp (code); \
1828         x86_fnstsw (code); \
1829 } while (0);
1830
1831
1832 static guint8*
1833 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1834 {
1835         gboolean needs_paddings = TRUE;
1836         guint32 pad_size;
1837         MonoJumpInfo *jinfo = NULL;
1838
1839         if (cfg->abs_patches) {
1840                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1841                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1842                         needs_paddings = FALSE;
1843         }
1844
1845         if (cfg->compile_aot)
1846                 needs_paddings = FALSE;
1847         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1848         This is required for code patching to be safe on SMP machines.
1849         */
1850         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1851         if (needs_paddings && pad_size)
1852                 x86_padding (code, 4 - pad_size);
1853
1854         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1855         x86_call_code (code, 0);
1856
1857         return code;
1858 }
1859
1860 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1861
1862 /*
1863  * mono_peephole_pass_1:
1864  *
1865  *   Perform peephole opts which should/can be performed before local regalloc
1866  */
1867 void
1868 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1869 {
1870         MonoInst *ins, *n;
1871
1872         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1873                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1874
1875                 switch (ins->opcode) {
1876                 case OP_IADD_IMM:
1877                 case OP_ADD_IMM:
1878                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1879                                 /*
1880                                  * X86_LEA is like ADD, but doesn't have the
1881                                  * sreg1==dreg restriction.
1882                                  */
1883                                 ins->opcode = OP_X86_LEA_MEMBASE;
1884                                 ins->inst_basereg = ins->sreg1;
1885                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1886                                 ins->opcode = OP_X86_INC_REG;
1887                         break;
1888                 case OP_SUB_IMM:
1889                 case OP_ISUB_IMM:
1890                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1891                                 ins->opcode = OP_X86_LEA_MEMBASE;
1892                                 ins->inst_basereg = ins->sreg1;
1893                                 ins->inst_imm = -ins->inst_imm;
1894                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1895                                 ins->opcode = OP_X86_DEC_REG;
1896                         break;
1897                 case OP_COMPARE_IMM:
1898                 case OP_ICOMPARE_IMM:
1899                         /* OP_COMPARE_IMM (reg, 0)
1900                          * -->
1901                          * OP_X86_TEST_NULL (reg)
1902                          */
1903                         if (!ins->inst_imm)
1904                                 ins->opcode = OP_X86_TEST_NULL;
1905                         break;
1906                 case OP_X86_COMPARE_MEMBASE_IMM:
1907                         /*
1908                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1909                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1910                          * -->
1911                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1912                          * OP_COMPARE_IMM reg, imm
1913                          *
1914                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1915                          */
1916                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1917                             ins->inst_basereg == last_ins->inst_destbasereg &&
1918                             ins->inst_offset == last_ins->inst_offset) {
1919                                         ins->opcode = OP_COMPARE_IMM;
1920                                         ins->sreg1 = last_ins->sreg1;
1921
1922                                         /* check if we can remove cmp reg,0 with test null */
1923                                         if (!ins->inst_imm)
1924                                                 ins->opcode = OP_X86_TEST_NULL;
1925                                 }
1926
1927                         break;
1928                 case OP_X86_PUSH_MEMBASE:
1929                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1930                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1931                             ins->inst_basereg == last_ins->inst_destbasereg &&
1932                             ins->inst_offset == last_ins->inst_offset) {
1933                                     ins->opcode = OP_X86_PUSH;
1934                                     ins->sreg1 = last_ins->sreg1;
1935                         }
1936                         break;
1937                 }
1938
1939                 mono_peephole_ins (bb, ins);
1940         }
1941 }
1942
1943 void
1944 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1945 {
1946         MonoInst *ins, *n;
1947
1948         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1949                 switch (ins->opcode) {
1950                 case OP_ICONST:
1951                         /* reg = 0 -> XOR (reg, reg) */
1952                         /* XOR sets cflags on x86, so we cant do it always */
1953                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1954                                 MonoInst *ins2;
1955
1956                                 ins->opcode = OP_IXOR;
1957                                 ins->sreg1 = ins->dreg;
1958                                 ins->sreg2 = ins->dreg;
1959
1960                                 /*
1961                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1962                                  * since it takes 3 bytes instead of 7.
1963                                  */
1964                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1965                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1966                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1967                                                 ins2->sreg1 = ins->dreg;
1968                                         }
1969                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1970                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1971                                                 ins2->sreg1 = ins->dreg;
1972                                         }
1973                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1974                                                 /* Continue iteration */
1975                                         }
1976                                         else
1977                                                 break;
1978                                 }
1979                         }
1980                         break;
1981                 case OP_IADD_IMM:
1982                 case OP_ADD_IMM:
1983                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1984                                 ins->opcode = OP_X86_INC_REG;
1985                         break;
1986                 case OP_ISUB_IMM:
1987                 case OP_SUB_IMM:
1988                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1989                                 ins->opcode = OP_X86_DEC_REG;
1990                         break;
1991                 }
1992
1993                 mono_peephole_ins (bb, ins);
1994         }
1995 }
1996
1997 #define NEW_INS(cfg,ins,dest,op) do {   \
1998                 MONO_INST_NEW ((cfg), (dest), (op)); \
1999                 (dest)->cil_code = (ins)->cil_code;                              \
2000                 mono_bblock_insert_before_ins (bb, ins, (dest)); \
2001         } while (0)
2002
2003 /*
2004  * mono_arch_lowering_pass:
2005  *
2006  *  Converts complex opcodes into simpler ones so that each IR instruction
2007  * corresponds to one machine instruction.
2008  */
2009 void
2010 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2011 {
2012         MonoInst *ins, *next;
2013
2014         /*
2015          * FIXME: Need to add more instructions, but the current machine
2016          * description can't model some parts of the composite instructions like
2017          * cdq.
2018          */
2019         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2020                 switch (ins->opcode) {
2021                 case OP_IREM_IMM:
2022                 case OP_IDIV_IMM:
2023                 case OP_IDIV_UN_IMM:
2024                 case OP_IREM_UN_IMM:
2025                         /*
2026                          * Keep the cases where we could generated optimized code, otherwise convert
2027                          * to the non-imm variant.
2028                          */
2029                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2030                                 break;
2031                         mono_decompose_op_imm (cfg, bb, ins);
2032                         break;
2033 #ifdef MONO_ARCH_SIMD_INTRINSICS
2034                 case OP_EXPAND_I1: {
2035                         MonoInst *temp;
2036                         int temp_reg1 = mono_alloc_ireg (cfg);
2037                         int temp_reg2 = mono_alloc_ireg (cfg);
2038                         int original_reg = ins->sreg1;
2039
2040                         NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
2041                         temp->sreg1 = original_reg;
2042                         temp->dreg = temp_reg1;
2043
2044                         NEW_INS (cfg, ins, temp, OP_SHL_IMM);
2045                         temp->sreg1 = temp_reg1;
2046                         temp->dreg = temp_reg2;
2047                         temp->inst_imm = 8;
2048
2049                         NEW_INS (cfg, ins, temp, OP_IOR);
2050                         temp->sreg1 = temp->dreg = temp_reg2;
2051                         temp->sreg2 = temp_reg1;
2052
2053                         ins->opcode = OP_EXPAND_I2;
2054                         ins->sreg1 = temp_reg2;
2055                 }
2056                         break;
2057 #endif
2058                 default:
2059                         break;
2060                 }
2061         }
2062
2063         bb->max_vreg = cfg->next_vreg;
2064 }
2065
2066 static const int
2067 branch_cc_table [] = {
2068         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2069         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2070         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2071 };
2072
2073 /* Maps CMP_... constants to X86_CC_... constants */
2074 static const int
2075 cc_table [] = {
2076         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2077         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2078 };
2079
2080 static const int
2081 cc_signed_table [] = {
2082         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2083         FALSE, FALSE, FALSE, FALSE
2084 };
2085
2086 static unsigned char*
2087 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2088 {
2089 #define XMM_TEMP_REG 0
2090         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2091         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2092         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2093                 /* optimize by assigning a local var for this use so we avoid
2094                  * the stack manipulations */
2095                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2096                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2097                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2098                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2099                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2100                 if (size == 1)
2101                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2102                 else if (size == 2)
2103                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2104                 return code;
2105         }
2106         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2107         x86_fnstcw_membase(code, X86_ESP, 0);
2108         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2109         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2110         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2111         x86_fldcw_membase (code, X86_ESP, 2);
2112         if (size == 8) {
2113                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2114                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2115                 x86_pop_reg (code, dreg);
2116                 /* FIXME: need the high register
2117                  * x86_pop_reg (code, dreg_high);
2118                  */
2119         } else {
2120                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2121                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2122                 x86_pop_reg (code, dreg);
2123         }
2124         x86_fldcw_membase (code, X86_ESP, 0);
2125         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2126
2127         if (size == 1)
2128                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2129         else if (size == 2)
2130                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2131         return code;
2132 }
2133
2134 static unsigned char*
2135 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2136 {
2137         int sreg = tree->sreg1;
2138         int need_touch = FALSE;
2139
2140 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2141         need_touch = TRUE;
2142 #endif
2143
2144         if (need_touch) {
2145                 guint8* br[5];
2146
2147                 /*
2148                  * Under Windows:
2149                  * If requested stack size is larger than one page,
2150                  * perform stack-touch operation
2151                  */
2152                 /*
2153                  * Generate stack probe code.
2154                  * Under Windows, it is necessary to allocate one page at a time,
2155                  * "touching" stack after each successful sub-allocation. This is
2156                  * because of the way stack growth is implemented - there is a
2157                  * guard page before the lowest stack page that is currently commited.
2158                  * Stack normally grows sequentially so OS traps access to the
2159                  * guard page and commits more pages when needed.
2160                  */
2161                 x86_test_reg_imm (code, sreg, ~0xFFF);
2162                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2163
2164                 br[2] = code; /* loop */
2165                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2166                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2167
2168                 /*
2169                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2170                  * that follows only initializes the last part of the area.
2171                  */
2172                 /* Same as the init code below with size==0x1000 */
2173                 if (tree->flags & MONO_INST_INIT) {
2174                         x86_push_reg (code, X86_EAX);
2175                         x86_push_reg (code, X86_ECX);
2176                         x86_push_reg (code, X86_EDI);
2177                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2178                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2179                         if (cfg->param_area)
2180                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2181                         else
2182                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2183                         x86_cld (code);
2184                         x86_prefix (code, X86_REP_PREFIX);
2185                         x86_stosl (code);
2186                         x86_pop_reg (code, X86_EDI);
2187                         x86_pop_reg (code, X86_ECX);
2188                         x86_pop_reg (code, X86_EAX);
2189                 }
2190
2191                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2192                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2193                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2194                 x86_patch (br[3], br[2]);
2195                 x86_test_reg_reg (code, sreg, sreg);
2196                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2197                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2198
2199                 br[1] = code; x86_jump8 (code, 0);
2200
2201                 x86_patch (br[0], code);
2202                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2203                 x86_patch (br[1], code);
2204                 x86_patch (br[4], code);
2205         }
2206         else
2207                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2208
2209         if (tree->flags & MONO_INST_INIT) {
2210                 int offset = 0;
2211                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2212                         x86_push_reg (code, X86_EAX);
2213                         offset += 4;
2214                 }
2215                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2216                         x86_push_reg (code, X86_ECX);
2217                         offset += 4;
2218                 }
2219                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2220                         x86_push_reg (code, X86_EDI);
2221                         offset += 4;
2222                 }
2223
2224                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2225                 if (sreg != X86_ECX)
2226                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2227                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2228
2229                 if (cfg->param_area)
2230                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2231                 else
2232                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2233                 x86_cld (code);
2234                 x86_prefix (code, X86_REP_PREFIX);
2235                 x86_stosl (code);
2236
2237                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2238                         x86_pop_reg (code, X86_EDI);
2239                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2240                         x86_pop_reg (code, X86_ECX);
2241                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2242                         x86_pop_reg (code, X86_EAX);
2243         }
2244         return code;
2245 }
2246
2247
2248 static guint8*
2249 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2250 {
2251         /* Move return value to the target register */
2252         switch (ins->opcode) {
2253         case OP_CALL:
2254         case OP_CALL_REG:
2255         case OP_CALL_MEMBASE:
2256                 if (ins->dreg != X86_EAX)
2257                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2258                 break;
2259         default:
2260                 break;
2261         }
2262
2263         return code;
2264 }
2265
2266 #ifdef TARGET_MACH
2267 static int tls_gs_offset;
2268 #endif
2269
2270 gboolean
2271 mono_arch_have_fast_tls (void)
2272 {
2273 #ifdef TARGET_MACH
2274         static gboolean have_fast_tls = FALSE;
2275         static gboolean inited = FALSE;
2276         guint32 *ins;
2277
2278         if (mini_get_debug_options ()->use_fallback_tls)
2279                 return FALSE;
2280         if (inited)
2281                 return have_fast_tls;
2282
2283         ins = (guint32*)pthread_getspecific;
2284         /*
2285          * We're looking for these two instructions:
2286          *
2287          * mov    0x4(%esp),%eax
2288          * mov    %gs:[offset](,%eax,4),%eax
2289          */
2290         have_fast_tls = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2291         tls_gs_offset = ins [2];
2292         inited = TRUE;
2293
2294         return have_fast_tls;
2295 #elif defined(TARGET_ANDROID)
2296         return FALSE;
2297 #else
2298         if (mini_get_debug_options ()->use_fallback_tls)
2299                 return FALSE;
2300         return TRUE;
2301 #endif
2302 }
2303
2304 static guint8*
2305 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2306 {
2307 #if defined(TARGET_MACH)
2308         x86_prefix (code, X86_GS_PREFIX);
2309         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2310 #elif defined(TARGET_WIN32)
2311         /*
2312          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2313          * Journal and/or a disassembly of the TlsGet () function.
2314          */
2315         x86_prefix (code, X86_FS_PREFIX);
2316         x86_mov_reg_mem (code, dreg, 0x18, 4);
2317         if (tls_offset < 64) {
2318                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2319         } else {
2320                 guint8 *buf [16];
2321
2322                 g_assert (tls_offset < 0x440);
2323                 /* Load TEB->TlsExpansionSlots */
2324                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2325                 x86_test_reg_reg (code, dreg, dreg);
2326                 buf [0] = code;
2327                 x86_branch (code, X86_CC_EQ, code, TRUE);
2328                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2329                 x86_patch (buf [0], code);
2330         }
2331 #else
2332         if (optimize_for_xen) {
2333                 x86_prefix (code, X86_GS_PREFIX);
2334                 x86_mov_reg_mem (code, dreg, 0, 4);
2335                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2336         } else {
2337                 x86_prefix (code, X86_GS_PREFIX);
2338                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2339         }
2340 #endif
2341         return code;
2342 }
2343
2344 static guint8*
2345 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2346 {
2347 #if defined(TARGET_MACH)
2348         x86_prefix (code, X86_GS_PREFIX);
2349         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2350 #elif defined(TARGET_WIN32)
2351         g_assert_not_reached ();
2352 #else
2353         x86_prefix (code, X86_GS_PREFIX);
2354         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2355 #endif
2356         return code;
2357 }
2358
2359 /*
2360  * emit_setup_lmf:
2361  *
2362  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2363  */
2364 static guint8*
2365 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2366 {
2367         /* save all caller saved regs */
2368         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2369         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2370         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2371         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2372         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2373         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2374         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2375
2376         /* save the current IP */
2377         if (cfg->compile_aot) {
2378                 /* This pushes the current ip */
2379                 x86_call_imm (code, 0);
2380                 x86_pop_reg (code, X86_EAX);
2381         } else {
2382                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2383                 x86_mov_reg_imm (code, X86_EAX, 0);
2384         }
2385         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2386
2387         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2388         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2389         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2390         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2391         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2392         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2393         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2394         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2395         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2396
2397         return code;
2398 }
2399
2400 /* benchmark and set based on cpu */
2401 #define LOOP_ALIGNMENT 8
2402 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2403
2404 #ifndef DISABLE_JIT
2405 void
2406 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2407 {
2408         MonoInst *ins;
2409         MonoCallInst *call;
2410         guint offset;
2411         guint8 *code = cfg->native_code + cfg->code_len;
2412         int max_len, cpos;
2413
2414         if (cfg->opt & MONO_OPT_LOOP) {
2415                 int pad, align = LOOP_ALIGNMENT;
2416                 /* set alignment depending on cpu */
2417                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2418                         pad = align - pad;
2419                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2420                         x86_padding (code, pad);
2421                         cfg->code_len += pad;
2422                         bb->native_offset = cfg->code_len;
2423                 }
2424         }
2425
2426         if (cfg->verbose_level > 2)
2427                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2428
2429         cpos = bb->max_offset;
2430
2431         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2432                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2433                 g_assert (!cfg->compile_aot);
2434                 cpos += 6;
2435
2436                 cov->data [bb->dfn].cil_code = bb->cil_code;
2437                 /* this is not thread save, but good enough */
2438                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2439         }
2440
2441         offset = code - cfg->native_code;
2442
2443         mono_debug_open_block (cfg, bb, offset);
2444
2445     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2446                 x86_breakpoint (code);
2447
2448         MONO_BB_FOR_EACH_INS (bb, ins) {
2449                 offset = code - cfg->native_code;
2450
2451                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2452
2453 #define EXTRA_CODE_SPACE (16)
2454
2455                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2456                         cfg->code_size *= 2;
2457                         cfg->native_code = mono_realloc_native_code(cfg);
2458                         code = cfg->native_code + offset;
2459                         cfg->stat_code_reallocs++;
2460                 }
2461
2462                 if (cfg->debug_info)
2463                         mono_debug_record_line_number (cfg, ins, offset);
2464
2465                 switch (ins->opcode) {
2466                 case OP_BIGMUL:
2467                         x86_mul_reg (code, ins->sreg2, TRUE);
2468                         break;
2469                 case OP_BIGMUL_UN:
2470                         x86_mul_reg (code, ins->sreg2, FALSE);
2471                         break;
2472                 case OP_X86_SETEQ_MEMBASE:
2473                 case OP_X86_SETNE_MEMBASE:
2474                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2475                                          ins->inst_basereg, ins->inst_offset, TRUE);
2476                         break;
2477                 case OP_STOREI1_MEMBASE_IMM:
2478                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2479                         break;
2480                 case OP_STOREI2_MEMBASE_IMM:
2481                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2482                         break;
2483                 case OP_STORE_MEMBASE_IMM:
2484                 case OP_STOREI4_MEMBASE_IMM:
2485                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2486                         break;
2487                 case OP_STOREI1_MEMBASE_REG:
2488                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2489                         break;
2490                 case OP_STOREI2_MEMBASE_REG:
2491                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2492                         break;
2493                 case OP_STORE_MEMBASE_REG:
2494                 case OP_STOREI4_MEMBASE_REG:
2495                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2496                         break;
2497                 case OP_STORE_MEM_IMM:
2498                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2499                         break;
2500                 case OP_LOADU4_MEM:
2501                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2502                         break;
2503                 case OP_LOAD_MEM:
2504                 case OP_LOADI4_MEM:
2505                         /* These are created by the cprop pass so they use inst_imm as the source */
2506                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2507                         break;
2508                 case OP_LOADU1_MEM:
2509                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2510                         break;
2511                 case OP_LOADU2_MEM:
2512                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2513                         break;
2514                 case OP_LOAD_MEMBASE:
2515                 case OP_LOADI4_MEMBASE:
2516                 case OP_LOADU4_MEMBASE:
2517                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2518                         break;
2519                 case OP_LOADU1_MEMBASE:
2520                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2521                         break;
2522                 case OP_LOADI1_MEMBASE:
2523                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2524                         break;
2525                 case OP_LOADU2_MEMBASE:
2526                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2527                         break;
2528                 case OP_LOADI2_MEMBASE:
2529                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2530                         break;
2531                 case OP_ICONV_TO_I1:
2532                 case OP_SEXT_I1:
2533                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2534                         break;
2535                 case OP_ICONV_TO_I2:
2536                 case OP_SEXT_I2:
2537                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2538                         break;
2539                 case OP_ICONV_TO_U1:
2540                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2541                         break;
2542                 case OP_ICONV_TO_U2:
2543                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2544                         break;
2545                 case OP_COMPARE:
2546                 case OP_ICOMPARE:
2547                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2548                         break;
2549                 case OP_COMPARE_IMM:
2550                 case OP_ICOMPARE_IMM:
2551                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2552                         break;
2553                 case OP_X86_COMPARE_MEMBASE_REG:
2554                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2555                         break;
2556                 case OP_X86_COMPARE_MEMBASE_IMM:
2557                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2558                         break;
2559                 case OP_X86_COMPARE_MEMBASE8_IMM:
2560                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2561                         break;
2562                 case OP_X86_COMPARE_REG_MEMBASE:
2563                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2564                         break;
2565                 case OP_X86_COMPARE_MEM_IMM:
2566                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2567                         break;
2568                 case OP_X86_TEST_NULL:
2569                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2570                         break;
2571                 case OP_X86_ADD_MEMBASE_IMM:
2572                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2573                         break;
2574                 case OP_X86_ADD_REG_MEMBASE:
2575                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2576                         break;
2577                 case OP_X86_SUB_MEMBASE_IMM:
2578                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2579                         break;
2580                 case OP_X86_SUB_REG_MEMBASE:
2581                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2582                         break;
2583                 case OP_X86_AND_MEMBASE_IMM:
2584                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2585                         break;
2586                 case OP_X86_OR_MEMBASE_IMM:
2587                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2588                         break;
2589                 case OP_X86_XOR_MEMBASE_IMM:
2590                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2591                         break;
2592                 case OP_X86_ADD_MEMBASE_REG:
2593                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2594                         break;
2595                 case OP_X86_SUB_MEMBASE_REG:
2596                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2597                         break;
2598                 case OP_X86_AND_MEMBASE_REG:
2599                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2600                         break;
2601                 case OP_X86_OR_MEMBASE_REG:
2602                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2603                         break;
2604                 case OP_X86_XOR_MEMBASE_REG:
2605                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2606                         break;
2607                 case OP_X86_INC_MEMBASE:
2608                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2609                         break;
2610                 case OP_X86_INC_REG:
2611                         x86_inc_reg (code, ins->dreg);
2612                         break;
2613                 case OP_X86_DEC_MEMBASE:
2614                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2615                         break;
2616                 case OP_X86_DEC_REG:
2617                         x86_dec_reg (code, ins->dreg);
2618                         break;
2619                 case OP_X86_MUL_REG_MEMBASE:
2620                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2621                         break;
2622                 case OP_X86_AND_REG_MEMBASE:
2623                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2624                         break;
2625                 case OP_X86_OR_REG_MEMBASE:
2626                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2627                         break;
2628                 case OP_X86_XOR_REG_MEMBASE:
2629                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2630                         break;
2631                 case OP_BREAK:
2632                         x86_breakpoint (code);
2633                         break;
2634                 case OP_RELAXED_NOP:
2635                         x86_prefix (code, X86_REP_PREFIX);
2636                         x86_nop (code);
2637                         break;
2638                 case OP_HARD_NOP:
2639                         x86_nop (code);
2640                         break;
2641                 case OP_NOP:
2642                 case OP_DUMMY_USE:
2643                 case OP_DUMMY_STORE:
2644                 case OP_DUMMY_ICONST:
2645                 case OP_DUMMY_R8CONST:
2646                 case OP_NOT_REACHED:
2647                 case OP_NOT_NULL:
2648                         break;
2649                 case OP_IL_SEQ_POINT:
2650                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2651                         break;
2652                 case OP_SEQ_POINT: {
2653                         int i;
2654
2655                         if (cfg->compile_aot)
2656                                 NOT_IMPLEMENTED;
2657
2658                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2659
2660                         /*
2661                          * We do this _before_ the breakpoint, so single stepping after
2662                          * a breakpoint is hit will step to the next IL offset.
2663                          */
2664                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2665                                 MonoInst *var = cfg->arch.ss_tramp_var;
2666                                 guint8 *br [1];
2667
2668                                 g_assert (var);
2669                                 g_assert (var->opcode == OP_REGOFFSET);
2670                                 /* Load ss_tramp_var */
2671                                 /* This is equal to &ss_trampoline */
2672                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2673                                 x86_mov_reg_membase (code, X86_ECX, X86_ECX, 0, sizeof (mgreg_t));
2674                                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
2675                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2676                                 x86_call_reg (code, X86_ECX);
2677                                 x86_patch (br [0], code);
2678                         }
2679
2680                         /*
2681                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2682                          * This means we have to put the loading of bp_tramp_var after the offset.
2683                          */
2684
2685                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2686
2687                         MonoInst *var = cfg->arch.bp_tramp_var;
2688
2689                         g_assert (var);
2690                         g_assert (var->opcode == OP_REGOFFSET);
2691                         /* Load the address of the bp trampoline */
2692                         /* This needs to be constant size */
2693                         guint8 *start = code;
2694                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2695                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2696                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2697                                 x86_padding (code, size);
2698                         }
2699                         /*
2700                          * A placeholder for a possible breakpoint inserted by
2701                          * mono_arch_set_breakpoint ().
2702                          */
2703                         for (i = 0; i < 2; ++i)
2704                                 x86_nop (code);
2705                         /*
2706                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2707                          * to another IL offset.
2708                          */
2709                         x86_nop (code);
2710                         break;
2711                 }
2712                 case OP_ADDCC:
2713                 case OP_IADDCC:
2714                 case OP_IADD:
2715                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2716                         break;
2717                 case OP_ADC:
2718                 case OP_IADC:
2719                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2720                         break;
2721                 case OP_ADDCC_IMM:
2722                 case OP_ADD_IMM:
2723                 case OP_IADD_IMM:
2724                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2725                         break;
2726                 case OP_ADC_IMM:
2727                 case OP_IADC_IMM:
2728                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2729                         break;
2730                 case OP_SUBCC:
2731                 case OP_ISUBCC:
2732                 case OP_ISUB:
2733                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2734                         break;
2735                 case OP_SBB:
2736                 case OP_ISBB:
2737                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2738                         break;
2739                 case OP_SUBCC_IMM:
2740                 case OP_SUB_IMM:
2741                 case OP_ISUB_IMM:
2742                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2743                         break;
2744                 case OP_SBB_IMM:
2745                 case OP_ISBB_IMM:
2746                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2747                         break;
2748                 case OP_IAND:
2749                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2750                         break;
2751                 case OP_AND_IMM:
2752                 case OP_IAND_IMM:
2753                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2754                         break;
2755                 case OP_IDIV:
2756                 case OP_IREM:
2757                         /*
2758                          * The code is the same for div/rem, the allocator will allocate dreg
2759                          * to RAX/RDX as appropriate.
2760                          */
2761                         if (ins->sreg2 == X86_EDX) {
2762                                 /* cdq clobbers this */
2763                                 x86_push_reg (code, ins->sreg2);
2764                                 x86_cdq (code);
2765                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2766                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2767                         } else {
2768                                 x86_cdq (code);
2769                                 x86_div_reg (code, ins->sreg2, TRUE);
2770                         }
2771                         break;
2772                 case OP_IDIV_UN:
2773                 case OP_IREM_UN:
2774                         if (ins->sreg2 == X86_EDX) {
2775                                 x86_push_reg (code, ins->sreg2);
2776                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2777                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2778                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2779                         } else {
2780                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2781                                 x86_div_reg (code, ins->sreg2, FALSE);
2782                         }
2783                         break;
2784                 case OP_DIV_IMM:
2785                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2786                         x86_cdq (code);
2787                         x86_div_reg (code, ins->sreg2, TRUE);
2788                         break;
2789                 case OP_IREM_IMM: {
2790                         int power = mono_is_power_of_two (ins->inst_imm);
2791
2792                         g_assert (ins->sreg1 == X86_EAX);
2793                         g_assert (ins->dreg == X86_EAX);
2794                         g_assert (power >= 0);
2795
2796                         if (power == 1) {
2797                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2798                                 x86_cdq (code);
2799                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2800                                 /*
2801                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2802                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2803                                  */
2804                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2805                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2806                         } else if (power == 0) {
2807                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2808                         } else {
2809                                 /* Based on gcc code */
2810
2811                                 /* Add compensation for negative dividents */
2812                                 x86_cdq (code);
2813                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2814                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2815                                 /* Compute remainder */
2816                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2817                                 /* Remove compensation */
2818                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2819                         }
2820                         break;
2821                 }
2822                 case OP_IOR:
2823                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2824                         break;
2825                 case OP_OR_IMM:
2826                 case OP_IOR_IMM:
2827                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2828                         break;
2829                 case OP_IXOR:
2830                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2831                         break;
2832                 case OP_XOR_IMM:
2833                 case OP_IXOR_IMM:
2834                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2835                         break;
2836                 case OP_ISHL:
2837                         g_assert (ins->sreg2 == X86_ECX);
2838                         x86_shift_reg (code, X86_SHL, ins->dreg);
2839                         break;
2840                 case OP_ISHR:
2841                         g_assert (ins->sreg2 == X86_ECX);
2842                         x86_shift_reg (code, X86_SAR, ins->dreg);
2843                         break;
2844                 case OP_SHR_IMM:
2845                 case OP_ISHR_IMM:
2846                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2847                         break;
2848                 case OP_SHR_UN_IMM:
2849                 case OP_ISHR_UN_IMM:
2850                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2851                         break;
2852                 case OP_ISHR_UN:
2853                         g_assert (ins->sreg2 == X86_ECX);
2854                         x86_shift_reg (code, X86_SHR, ins->dreg);
2855                         break;
2856                 case OP_SHL_IMM:
2857                 case OP_ISHL_IMM:
2858                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2859                         break;
2860                 case OP_LSHL: {
2861                         guint8 *jump_to_end;
2862
2863                         /* handle shifts below 32 bits */
2864                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2865                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2866
2867                         x86_test_reg_imm (code, X86_ECX, 32);
2868                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2869
2870                         /* handle shift over 32 bit */
2871                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2872                         x86_clear_reg (code, ins->sreg1);
2873
2874                         x86_patch (jump_to_end, code);
2875                         }
2876                         break;
2877                 case OP_LSHR: {
2878                         guint8 *jump_to_end;
2879
2880                         /* handle shifts below 32 bits */
2881                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2882                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2883
2884                         x86_test_reg_imm (code, X86_ECX, 32);
2885                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2886
2887                         /* handle shifts over 31 bits */
2888                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2889                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2890
2891                         x86_patch (jump_to_end, code);
2892                         }
2893                         break;
2894                 case OP_LSHR_UN: {
2895                         guint8 *jump_to_end;
2896
2897                         /* handle shifts below 32 bits */
2898                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2899                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2900
2901                         x86_test_reg_imm (code, X86_ECX, 32);
2902                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2903
2904                         /* handle shifts over 31 bits */
2905                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2906                         x86_clear_reg (code, ins->backend.reg3);
2907
2908                         x86_patch (jump_to_end, code);
2909                         }
2910                         break;
2911                 case OP_LSHL_IMM:
2912                         if (ins->inst_imm >= 32) {
2913                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2914                                 x86_clear_reg (code, ins->sreg1);
2915                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2916                         } else {
2917                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2918                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2919                         }
2920                         break;
2921                 case OP_LSHR_IMM:
2922                         if (ins->inst_imm >= 32) {
2923                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2924                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2925                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2926                         } else {
2927                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2928                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2929                         }
2930                         break;
2931                 case OP_LSHR_UN_IMM:
2932                         if (ins->inst_imm >= 32) {
2933                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2934                                 x86_clear_reg (code, ins->backend.reg3);
2935                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2936                         } else {
2937                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2938                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2939                         }
2940                         break;
2941                 case OP_INOT:
2942                         x86_not_reg (code, ins->sreg1);
2943                         break;
2944                 case OP_INEG:
2945                         x86_neg_reg (code, ins->sreg1);
2946                         break;
2947
2948                 case OP_IMUL:
2949                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2950                         break;
2951                 case OP_MUL_IMM:
2952                 case OP_IMUL_IMM:
2953                         switch (ins->inst_imm) {
2954                         case 2:
2955                                 /* MOV r1, r2 */
2956                                 /* ADD r1, r1 */
2957                                 if (ins->dreg != ins->sreg1)
2958                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2959                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2960                                 break;
2961                         case 3:
2962                                 /* LEA r1, [r2 + r2*2] */
2963                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2964                                 break;
2965                         case 5:
2966                                 /* LEA r1, [r2 + r2*4] */
2967                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2968                                 break;
2969                         case 6:
2970                                 /* LEA r1, [r2 + r2*2] */
2971                                 /* ADD r1, r1          */
2972                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2973                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2974                                 break;
2975                         case 9:
2976                                 /* LEA r1, [r2 + r2*8] */
2977                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
2978                                 break;
2979                         case 10:
2980                                 /* LEA r1, [r2 + r2*4] */
2981                                 /* ADD r1, r1          */
2982                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2983                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2984                                 break;
2985                         case 12:
2986                                 /* LEA r1, [r2 + r2*2] */
2987                                 /* SHL r1, 2           */
2988                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2989                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2990                                 break;
2991                         case 25:
2992                                 /* LEA r1, [r2 + r2*4] */
2993                                 /* LEA r1, [r1 + r1*4] */
2994                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2995                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2996                                 break;
2997                         case 100:
2998                                 /* LEA r1, [r2 + r2*4] */
2999                                 /* SHL r1, 2           */
3000                                 /* LEA r1, [r1 + r1*4] */
3001                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3002                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3003                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3004                                 break;
3005                         default:
3006                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3007                                 break;
3008                         }
3009                         break;
3010                 case OP_IMUL_OVF:
3011                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3012                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3013                         break;
3014                 case OP_IMUL_OVF_UN: {
3015                         /* the mul operation and the exception check should most likely be split */
3016                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3017                         /*g_assert (ins->sreg2 == X86_EAX);
3018                         g_assert (ins->dreg == X86_EAX);*/
3019                         if (ins->sreg2 == X86_EAX) {
3020                                 non_eax_reg = ins->sreg1;
3021                         } else if (ins->sreg1 == X86_EAX) {
3022                                 non_eax_reg = ins->sreg2;
3023                         } else {
3024                                 /* no need to save since we're going to store to it anyway */
3025                                 if (ins->dreg != X86_EAX) {
3026                                         saved_eax = TRUE;
3027                                         x86_push_reg (code, X86_EAX);
3028                                 }
3029                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3030                                 non_eax_reg = ins->sreg2;
3031                         }
3032                         if (ins->dreg == X86_EDX) {
3033                                 if (!saved_eax) {
3034                                         saved_eax = TRUE;
3035                                         x86_push_reg (code, X86_EAX);
3036                                 }
3037                         } else {
3038                                 saved_edx = TRUE;
3039                                 x86_push_reg (code, X86_EDX);
3040                         }
3041                         x86_mul_reg (code, non_eax_reg, FALSE);
3042                         /* save before the check since pop and mov don't change the flags */
3043                         if (ins->dreg != X86_EAX)
3044                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3045                         if (saved_edx)
3046                                 x86_pop_reg (code, X86_EDX);
3047                         if (saved_eax)
3048                                 x86_pop_reg (code, X86_EAX);
3049                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3050                         break;
3051                 }
3052                 case OP_ICONST:
3053                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3054                         break;
3055                 case OP_AOTCONST:
3056                         g_assert_not_reached ();
3057                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3058                         x86_mov_reg_imm (code, ins->dreg, 0);
3059                         break;
3060                 case OP_JUMP_TABLE:
3061                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3062                         x86_mov_reg_imm (code, ins->dreg, 0);
3063                         break;
3064                 case OP_LOAD_GOTADDR:
3065                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3066                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3067                         break;
3068                 case OP_GOT_ENTRY:
3069                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3070                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3071                         break;
3072                 case OP_X86_PUSH_GOT_ENTRY:
3073                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3074                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3075                         break;
3076                 case OP_MOVE:
3077                         if (ins->dreg != ins->sreg1)
3078                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3079                         break;
3080                 case OP_TAILCALL: {
3081                         MonoCallInst *call = (MonoCallInst*)ins;
3082                         int pos = 0, i;
3083
3084                         ins->flags |= MONO_INST_GC_CALLSITE;
3085                         ins->backend.pc_offset = code - cfg->native_code;
3086
3087                         /* reset offset to make max_len work */
3088                         offset = code - cfg->native_code;
3089
3090                         g_assert (!cfg->method->save_lmf);
3091
3092                         /* restore callee saved registers */
3093                         for (i = 0; i < X86_NREG; ++i)
3094                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3095                                         pos -= 4;
3096                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3097                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3098                                 pos += 4;
3099                         }
3100                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3101                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3102                                 pos += 4;
3103                         }
3104                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3105                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3106                                 pos += 4;
3107                         }
3108
3109                         /* Copy arguments on the stack to our argument area */
3110                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3111                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3112                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3113                         }
3114
3115                         /* restore ESP/EBP */
3116                         x86_leave (code);
3117                         offset = code - cfg->native_code;
3118                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3119                         x86_jump32 (code, 0);
3120
3121                         ins->flags |= MONO_INST_GC_CALLSITE;
3122                         cfg->disable_aot = TRUE;
3123                         break;
3124                 }
3125                 case OP_CHECK_THIS:
3126                         /* ensure ins->sreg1 is not NULL
3127                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3128                          * cmp DWORD PTR [eax], 0
3129                          */
3130                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3131                         break;
3132                 case OP_ARGLIST: {
3133                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3134                         x86_push_reg (code, hreg);
3135                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3136                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3137                         x86_pop_reg (code, hreg);
3138                         break;
3139                 }
3140                 case OP_FCALL:
3141                 case OP_LCALL:
3142                 case OP_VCALL:
3143                 case OP_VCALL2:
3144                 case OP_VOIDCALL:
3145                 case OP_CALL:
3146                 case OP_FCALL_REG:
3147                 case OP_LCALL_REG:
3148                 case OP_VCALL_REG:
3149                 case OP_VCALL2_REG:
3150                 case OP_VOIDCALL_REG:
3151                 case OP_CALL_REG:
3152                 case OP_FCALL_MEMBASE:
3153                 case OP_LCALL_MEMBASE:
3154                 case OP_VCALL_MEMBASE:
3155                 case OP_VCALL2_MEMBASE:
3156                 case OP_VOIDCALL_MEMBASE:
3157                 case OP_CALL_MEMBASE: {
3158                         CallInfo *cinfo;
3159
3160                         call = (MonoCallInst*)ins;
3161                         cinfo = (CallInfo*)call->call_info;
3162
3163                         switch (ins->opcode) {
3164                         case OP_FCALL:
3165                         case OP_LCALL:
3166                         case OP_VCALL:
3167                         case OP_VCALL2:
3168                         case OP_VOIDCALL:
3169                         case OP_CALL:
3170                                 if (ins->flags & MONO_INST_HAS_METHOD)
3171                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3172                                 else
3173                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3174                                 break;
3175                         case OP_FCALL_REG:
3176                         case OP_LCALL_REG:
3177                         case OP_VCALL_REG:
3178                         case OP_VCALL2_REG:
3179                         case OP_VOIDCALL_REG:
3180                         case OP_CALL_REG:
3181                                 x86_call_reg (code, ins->sreg1);
3182                                 break;
3183                         case OP_FCALL_MEMBASE:
3184                         case OP_LCALL_MEMBASE:
3185                         case OP_VCALL_MEMBASE:
3186                         case OP_VCALL2_MEMBASE:
3187                         case OP_VOIDCALL_MEMBASE:
3188                         case OP_CALL_MEMBASE:
3189                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3190                                 break;
3191                         default:
3192                                 g_assert_not_reached ();
3193                                 break;
3194                         }
3195                         ins->flags |= MONO_INST_GC_CALLSITE;
3196                         ins->backend.pc_offset = code - cfg->native_code;
3197                         if (cinfo->callee_stack_pop) {
3198                                 /* Have to compensate for the stack space popped by the callee */
3199                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3200                         }
3201                         code = emit_move_return_value (cfg, ins, code);
3202                         break;
3203                 }
3204                 case OP_X86_LEA:
3205                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3206                         break;
3207                 case OP_X86_LEA_MEMBASE:
3208                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3209                         break;
3210                 case OP_X86_XCHG:
3211                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3212                         break;
3213                 case OP_LOCALLOC:
3214                         /* keep alignment */
3215                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3216                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3217                         code = mono_emit_stack_alloc (cfg, code, ins);
3218                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3219                         if (cfg->param_area)
3220                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3221                         break;
3222                 case OP_LOCALLOC_IMM: {
3223                         guint32 size = ins->inst_imm;
3224                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3225
3226                         if (ins->flags & MONO_INST_INIT) {
3227                                 /* FIXME: Optimize this */
3228                                 x86_mov_reg_imm (code, ins->dreg, size);
3229                                 ins->sreg1 = ins->dreg;
3230
3231                                 code = mono_emit_stack_alloc (cfg, code, ins);
3232                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3233                         } else {
3234                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3235                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3236                         }
3237                         if (cfg->param_area)
3238                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3239                         break;
3240                 }
3241                 case OP_THROW: {
3242                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3243                         x86_push_reg (code, ins->sreg1);
3244                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3245                                                           (gpointer)"mono_arch_throw_exception");
3246                         ins->flags |= MONO_INST_GC_CALLSITE;
3247                         ins->backend.pc_offset = code - cfg->native_code;
3248                         break;
3249                 }
3250                 case OP_RETHROW: {
3251                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3252                         x86_push_reg (code, ins->sreg1);
3253                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3254                                                           (gpointer)"mono_arch_rethrow_exception");
3255                         ins->flags |= MONO_INST_GC_CALLSITE;
3256                         ins->backend.pc_offset = code - cfg->native_code;
3257                         break;
3258                 }
3259                 case OP_CALL_HANDLER:
3260                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3261                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3262                         x86_call_imm (code, 0);
3263                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3264                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3265                         break;
3266                 case OP_START_HANDLER: {
3267                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3268                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3269                         if (cfg->param_area)
3270                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3271                         break;
3272                 }
3273                 case OP_ENDFINALLY: {
3274                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3275                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3276                         x86_ret (code);
3277                         break;
3278                 }
3279                 case OP_ENDFILTER: {
3280                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3281                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3282                         /* The local allocator will put the result into EAX */
3283                         x86_ret (code);
3284                         break;
3285                 }
3286                 case OP_GET_EX_OBJ:
3287                         if (ins->dreg != X86_EAX)
3288                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3289                         break;
3290
3291                 case OP_LABEL:
3292                         ins->inst_c0 = code - cfg->native_code;
3293                         break;
3294                 case OP_BR:
3295                         if (ins->inst_target_bb->native_offset) {
3296                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3297                         } else {
3298                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3299                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3300                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3301                                         x86_jump8 (code, 0);
3302                                 else
3303                                         x86_jump32 (code, 0);
3304                         }
3305                         break;
3306                 case OP_BR_REG:
3307                         x86_jump_reg (code, ins->sreg1);
3308                         break;
3309                 case OP_ICNEQ:
3310                 case OP_ICGE:
3311                 case OP_ICLE:
3312                 case OP_ICGE_UN:
3313                 case OP_ICLE_UN:
3314
3315                 case OP_CEQ:
3316                 case OP_CLT:
3317                 case OP_CLT_UN:
3318                 case OP_CGT:
3319                 case OP_CGT_UN:
3320                 case OP_CNE:
3321                 case OP_ICEQ:
3322                 case OP_ICLT:
3323                 case OP_ICLT_UN:
3324                 case OP_ICGT:
3325                 case OP_ICGT_UN:
3326                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3327                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3328                         break;
3329                 case OP_COND_EXC_EQ:
3330                 case OP_COND_EXC_NE_UN:
3331                 case OP_COND_EXC_LT:
3332                 case OP_COND_EXC_LT_UN:
3333                 case OP_COND_EXC_GT:
3334                 case OP_COND_EXC_GT_UN:
3335                 case OP_COND_EXC_GE:
3336                 case OP_COND_EXC_GE_UN:
3337                 case OP_COND_EXC_LE:
3338                 case OP_COND_EXC_LE_UN:
3339                 case OP_COND_EXC_IEQ:
3340                 case OP_COND_EXC_INE_UN:
3341                 case OP_COND_EXC_ILT:
3342                 case OP_COND_EXC_ILT_UN:
3343                 case OP_COND_EXC_IGT:
3344                 case OP_COND_EXC_IGT_UN:
3345                 case OP_COND_EXC_IGE:
3346                 case OP_COND_EXC_IGE_UN:
3347                 case OP_COND_EXC_ILE:
3348                 case OP_COND_EXC_ILE_UN:
3349                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3350                         break;
3351                 case OP_COND_EXC_OV:
3352                 case OP_COND_EXC_NO:
3353                 case OP_COND_EXC_C:
3354                 case OP_COND_EXC_NC:
3355                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3356                         break;
3357                 case OP_COND_EXC_IOV:
3358                 case OP_COND_EXC_INO:
3359                 case OP_COND_EXC_IC:
3360                 case OP_COND_EXC_INC:
3361                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3362                         break;
3363                 case OP_IBEQ:
3364                 case OP_IBNE_UN:
3365                 case OP_IBLT:
3366                 case OP_IBLT_UN:
3367                 case OP_IBGT:
3368                 case OP_IBGT_UN:
3369                 case OP_IBGE:
3370                 case OP_IBGE_UN:
3371                 case OP_IBLE:
3372                 case OP_IBLE_UN:
3373                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3374                         break;
3375
3376                 case OP_CMOV_IEQ:
3377                 case OP_CMOV_IGE:
3378                 case OP_CMOV_IGT:
3379                 case OP_CMOV_ILE:
3380                 case OP_CMOV_ILT:
3381                 case OP_CMOV_INE_UN:
3382                 case OP_CMOV_IGE_UN:
3383                 case OP_CMOV_IGT_UN:
3384                 case OP_CMOV_ILE_UN:
3385                 case OP_CMOV_ILT_UN:
3386                         g_assert (ins->dreg == ins->sreg1);
3387                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3388                         break;
3389
3390                 /* floating point opcodes */
3391                 case OP_R8CONST: {
3392                         double d = *(double *)ins->inst_p0;
3393
3394                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3395                                 x86_fldz (code);
3396                         } else if (d == 1.0) {
3397                                 x86_fld1 (code);
3398                         } else {
3399                                 if (cfg->compile_aot) {
3400                                         guint32 *val = (guint32*)&d;
3401                                         x86_push_imm (code, val [1]);
3402                                         x86_push_imm (code, val [0]);
3403                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3404                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3405                                 }
3406                                 else {
3407                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3408                                         x86_fld (code, NULL, TRUE);
3409                                 }
3410                         }
3411                         break;
3412                 }
3413                 case OP_R4CONST: {
3414                         float f = *(float *)ins->inst_p0;
3415
3416                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3417                                 x86_fldz (code);
3418                         } else if (f == 1.0) {
3419                                 x86_fld1 (code);
3420                         } else {
3421                                 if (cfg->compile_aot) {
3422                                         guint32 val = *(guint32*)&f;
3423                                         x86_push_imm (code, val);
3424                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3425                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3426                                 }
3427                                 else {
3428                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3429                                         x86_fld (code, NULL, FALSE);
3430                                 }
3431                         }
3432                         break;
3433                 }
3434                 case OP_STORER8_MEMBASE_REG:
3435                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3436                         break;
3437                 case OP_LOADR8_MEMBASE:
3438                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3439                         break;
3440                 case OP_STORER4_MEMBASE_REG:
3441                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3442                         break;
3443                 case OP_LOADR4_MEMBASE:
3444                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3445                         break;
3446                 case OP_ICONV_TO_R4:
3447                         x86_push_reg (code, ins->sreg1);
3448                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3449                         /* Change precision */
3450                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3451                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3452                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3453                         break;
3454                 case OP_ICONV_TO_R8:
3455                         x86_push_reg (code, ins->sreg1);
3456                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3457                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3458                         break;
3459                 case OP_ICONV_TO_R_UN:
3460                         x86_push_imm (code, 0);
3461                         x86_push_reg (code, ins->sreg1);
3462                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3463                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3464                         break;
3465                 case OP_X86_FP_LOAD_I8:
3466                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3467                         break;
3468                 case OP_X86_FP_LOAD_I4:
3469                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3470                         break;
3471                 case OP_FCONV_TO_R4:
3472                         /* Change precision */
3473                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3474                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3475                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3476                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3477                         break;
3478                 case OP_FCONV_TO_I1:
3479                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3480                         break;
3481                 case OP_FCONV_TO_U1:
3482                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3483                         break;
3484                 case OP_FCONV_TO_I2:
3485                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3486                         break;
3487                 case OP_FCONV_TO_U2:
3488                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3489                         break;
3490                 case OP_FCONV_TO_I4:
3491                 case OP_FCONV_TO_I:
3492                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3493                         break;
3494                 case OP_FCONV_TO_I8:
3495                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3496                         x86_fnstcw_membase(code, X86_ESP, 0);
3497                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3498                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3499                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3500                         x86_fldcw_membase (code, X86_ESP, 2);
3501                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3502                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3503                         x86_pop_reg (code, ins->dreg);
3504                         x86_pop_reg (code, ins->backend.reg3);
3505                         x86_fldcw_membase (code, X86_ESP, 0);
3506                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3507                         break;
3508                 case OP_LCONV_TO_R8_2:
3509                         x86_push_reg (code, ins->sreg2);
3510                         x86_push_reg (code, ins->sreg1);
3511                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3512                         /* Change precision */
3513                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3514                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3515                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3516                         break;
3517                 case OP_LCONV_TO_R4_2:
3518                         x86_push_reg (code, ins->sreg2);
3519                         x86_push_reg (code, ins->sreg1);
3520                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3521                         /* Change precision */
3522                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3523                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3524                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3525                         break;
3526                 case OP_LCONV_TO_R_UN_2: {
3527                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3528                         guint8 *br;
3529
3530                         /* load 64bit integer to FP stack */
3531                         x86_push_reg (code, ins->sreg2);
3532                         x86_push_reg (code, ins->sreg1);
3533                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3534
3535                         /* test if lreg is negative */
3536                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3537                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3538
3539                         /* add correction constant mn */
3540                         if (cfg->compile_aot) {
3541                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3542                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3543                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3544                                 x86_fld80_membase (code, X86_ESP, 2);
3545                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3546                         } else {
3547                                 x86_fld80_mem (code, mn);
3548                         }
3549                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3550
3551                         x86_patch (br, code);
3552
3553                         /* Change precision */
3554                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3555                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3556
3557                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3558
3559                         break;
3560                 }
3561                 case OP_LCONV_TO_OVF_I:
3562                 case OP_LCONV_TO_OVF_I4_2: {
3563                         guint8 *br [3], *label [1];
3564                         MonoInst *tins;
3565
3566                         /*
3567                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3568                          */
3569                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3570
3571                         /* If the low word top bit is set, see if we are negative */
3572                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3573                         /* We are not negative (no top bit set, check for our top word to be zero */
3574                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3575                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3576                         label [0] = code;
3577
3578                         /* throw exception */
3579                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3580                         if (tins) {
3581                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3582                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3583                                         x86_jump8 (code, 0);
3584                                 else
3585                                         x86_jump32 (code, 0);
3586                         } else {
3587                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3588                                 x86_jump32 (code, 0);
3589                         }
3590
3591
3592                         x86_patch (br [0], code);
3593                         /* our top bit is set, check that top word is 0xfffffff */
3594                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3595
3596                         x86_patch (br [1], code);
3597                         /* nope, emit exception */
3598                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3599                         x86_patch (br [2], label [0]);
3600
3601                         if (ins->dreg != ins->sreg1)
3602                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3603                         break;
3604                 }
3605                 case OP_FMOVE:
3606                         /* Not needed on the fp stack */
3607                         break;
3608                 case OP_MOVE_F_TO_I4:
3609                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3610                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3611                         break;
3612                 case OP_MOVE_I4_TO_F:
3613                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3614                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3615                         break;
3616                 case OP_FADD:
3617                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3618                         break;
3619                 case OP_FSUB:
3620                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3621                         break;
3622                 case OP_FMUL:
3623                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3624                         break;
3625                 case OP_FDIV:
3626                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3627                         break;
3628                 case OP_FNEG:
3629                         x86_fchs (code);
3630                         break;
3631                 case OP_SIN:
3632                         x86_fsin (code);
3633                         x86_fldz (code);
3634                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3635                         break;
3636                 case OP_COS:
3637                         x86_fcos (code);
3638                         x86_fldz (code);
3639                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3640                         break;
3641                 case OP_ABS:
3642                         x86_fabs (code);
3643                         break;
3644                 case OP_TAN: {
3645                         /*
3646                          * it really doesn't make sense to inline all this code,
3647                          * it's here just to show that things may not be as simple
3648                          * as they appear.
3649                          */
3650                         guchar *check_pos, *end_tan, *pop_jump;
3651                         x86_push_reg (code, X86_EAX);
3652                         x86_fptan (code);
3653                         x86_fnstsw (code);
3654                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3655                         check_pos = code;
3656                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3657                         x86_fstp (code, 0); /* pop the 1.0 */
3658                         end_tan = code;
3659                         x86_jump8 (code, 0);
3660                         x86_fldpi (code);
3661                         x86_fp_op (code, X86_FADD, 0);
3662                         x86_fxch (code, 1);
3663                         x86_fprem1 (code);
3664                         x86_fstsw (code);
3665                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3666                         pop_jump = code;
3667                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3668                         x86_fstp (code, 1);
3669                         x86_fptan (code);
3670                         x86_patch (pop_jump, code);
3671                         x86_fstp (code, 0); /* pop the 1.0 */
3672                         x86_patch (check_pos, code);
3673                         x86_patch (end_tan, code);
3674                         x86_fldz (code);
3675                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3676                         x86_pop_reg (code, X86_EAX);
3677                         break;
3678                 }
3679                 case OP_ATAN:
3680                         x86_fld1 (code);
3681                         x86_fpatan (code);
3682                         x86_fldz (code);
3683                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3684                         break;
3685                 case OP_SQRT:
3686                         x86_fsqrt (code);
3687                         break;
3688                 case OP_ROUND:
3689                         x86_frndint (code);
3690                         break;
3691                 case OP_IMIN:
3692                         g_assert (cfg->opt & MONO_OPT_CMOV);
3693                         g_assert (ins->dreg == ins->sreg1);
3694                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3695                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3696                         break;
3697                 case OP_IMIN_UN:
3698                         g_assert (cfg->opt & MONO_OPT_CMOV);
3699                         g_assert (ins->dreg == ins->sreg1);
3700                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3701                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3702                         break;
3703                 case OP_IMAX:
3704                         g_assert (cfg->opt & MONO_OPT_CMOV);
3705                         g_assert (ins->dreg == ins->sreg1);
3706                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3707                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3708                         break;
3709                 case OP_IMAX_UN:
3710                         g_assert (cfg->opt & MONO_OPT_CMOV);
3711                         g_assert (ins->dreg == ins->sreg1);
3712                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3713                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3714                         break;
3715                 case OP_X86_FPOP:
3716                         x86_fstp (code, 0);
3717                         break;
3718                 case OP_X86_FXCH:
3719                         x86_fxch (code, ins->inst_imm);
3720                         break;
3721                 case OP_FREM: {
3722                         guint8 *l1, *l2;
3723
3724                         x86_push_reg (code, X86_EAX);
3725                         /* we need to exchange ST(0) with ST(1) */
3726                         x86_fxch (code, 1);
3727
3728                         /* this requires a loop, because fprem somtimes
3729                          * returns a partial remainder */
3730                         l1 = code;
3731                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3732                         /* x86_fprem1 (code); */
3733                         x86_fprem (code);
3734                         x86_fnstsw (code);
3735                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3736                         l2 = code;
3737                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3738                         x86_patch (l2, l1);
3739
3740                         /* pop result */
3741                         x86_fstp (code, 1);
3742
3743                         x86_pop_reg (code, X86_EAX);
3744                         break;
3745                 }
3746                 case OP_FCOMPARE:
3747                         if (cfg->opt & MONO_OPT_FCMOV) {
3748                                 x86_fcomip (code, 1);
3749                                 x86_fstp (code, 0);
3750                                 break;
3751                         }
3752                         /* this overwrites EAX */
3753                         EMIT_FPCOMPARE(code);
3754                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3755                         break;
3756                 case OP_FCEQ:
3757                 case OP_FCNEQ:
3758                         if (cfg->opt & MONO_OPT_FCMOV) {
3759                                 /* zeroing the register at the start results in
3760                                  * shorter and faster code (we can also remove the widening op)
3761                                  */
3762                                 guchar *unordered_check;
3763                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3764                                 x86_fcomip (code, 1);
3765                                 x86_fstp (code, 0);
3766                                 unordered_check = code;
3767                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3768                                 if (ins->opcode == OP_FCEQ) {
3769                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3770                                         x86_patch (unordered_check, code);
3771                                 } else {
3772                                         guchar *jump_to_end;
3773                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3774                                         jump_to_end = code;
3775                                         x86_jump8 (code, 0);
3776                                         x86_patch (unordered_check, code);
3777                                         x86_inc_reg (code, ins->dreg);
3778                                         x86_patch (jump_to_end, code);
3779                                 }
3780
3781                                 break;
3782                         }
3783                         if (ins->dreg != X86_EAX)
3784                                 x86_push_reg (code, X86_EAX);
3785
3786                         EMIT_FPCOMPARE(code);
3787                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3788                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3789                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3790                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3791
3792                         if (ins->dreg != X86_EAX)
3793                                 x86_pop_reg (code, X86_EAX);
3794                         break;
3795                 case OP_FCLT:
3796                 case OP_FCLT_UN:
3797                         if (cfg->opt & MONO_OPT_FCMOV) {
3798                                 /* zeroing the register at the start results in
3799                                  * shorter and faster code (we can also remove the widening op)
3800                                  */
3801                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3802                                 x86_fcomip (code, 1);
3803                                 x86_fstp (code, 0);
3804                                 if (ins->opcode == OP_FCLT_UN) {
3805                                         guchar *unordered_check = code;
3806                                         guchar *jump_to_end;
3807                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3808                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3809                                         jump_to_end = code;
3810                                         x86_jump8 (code, 0);
3811                                         x86_patch (unordered_check, code);
3812                                         x86_inc_reg (code, ins->dreg);
3813                                         x86_patch (jump_to_end, code);
3814                                 } else {
3815                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3816                                 }
3817                                 break;
3818                         }
3819                         if (ins->dreg != X86_EAX)
3820                                 x86_push_reg (code, X86_EAX);
3821
3822                         EMIT_FPCOMPARE(code);
3823                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3824                         if (ins->opcode == OP_FCLT_UN) {
3825                                 guchar *is_not_zero_check, *end_jump;
3826                                 is_not_zero_check = code;
3827                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3828                                 end_jump = code;
3829                                 x86_jump8 (code, 0);
3830                                 x86_patch (is_not_zero_check, code);
3831                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3832
3833                                 x86_patch (end_jump, code);
3834                         }
3835                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3836                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3837
3838                         if (ins->dreg != X86_EAX)
3839                                 x86_pop_reg (code, X86_EAX);
3840                         break;
3841                 case OP_FCLE: {
3842                         guchar *unordered_check;
3843                         guchar *jump_to_end;
3844                         if (cfg->opt & MONO_OPT_FCMOV) {
3845                                 /* zeroing the register at the start results in
3846                                  * shorter and faster code (we can also remove the widening op)
3847                                  */
3848                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3849                                 x86_fcomip (code, 1);
3850                                 x86_fstp (code, 0);
3851                                 unordered_check = code;
3852                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3853                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3854                                 x86_patch (unordered_check, code);
3855                                 break;
3856                         }
3857                         if (ins->dreg != X86_EAX)
3858                                 x86_push_reg (code, X86_EAX);
3859
3860                         EMIT_FPCOMPARE(code);
3861                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3862                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3863                         unordered_check = code;
3864                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3865
3866                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3867                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3868                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3869                         jump_to_end = code;
3870                         x86_jump8 (code, 0);
3871                         x86_patch (unordered_check, code);
3872                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3873                         x86_patch (jump_to_end, code);
3874
3875                         if (ins->dreg != X86_EAX)
3876                                 x86_pop_reg (code, X86_EAX);
3877                         break;
3878                 }
3879                 case OP_FCGT:
3880                 case OP_FCGT_UN:
3881                         if (cfg->opt & MONO_OPT_FCMOV) {
3882                                 /* zeroing the register at the start results in
3883                                  * shorter and faster code (we can also remove the widening op)
3884                                  */
3885                                 guchar *unordered_check;
3886                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3887                                 x86_fcomip (code, 1);
3888                                 x86_fstp (code, 0);
3889                                 if (ins->opcode == OP_FCGT) {
3890                                         unordered_check = code;
3891                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3892                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3893                                         x86_patch (unordered_check, code);
3894                                 } else {
3895                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3896                                 }
3897                                 break;
3898                         }
3899                         if (ins->dreg != X86_EAX)
3900                                 x86_push_reg (code, X86_EAX);
3901
3902                         EMIT_FPCOMPARE(code);
3903                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3904                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3905                         if (ins->opcode == OP_FCGT_UN) {
3906                                 guchar *is_not_zero_check, *end_jump;
3907                                 is_not_zero_check = code;
3908                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3909                                 end_jump = code;
3910                                 x86_jump8 (code, 0);
3911                                 x86_patch (is_not_zero_check, code);
3912                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3913
3914                                 x86_patch (end_jump, code);
3915                         }
3916                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3917                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3918
3919                         if (ins->dreg != X86_EAX)
3920                                 x86_pop_reg (code, X86_EAX);
3921                         break;
3922                 case OP_FCGE: {
3923                         guchar *unordered_check;
3924                         guchar *jump_to_end;
3925                         if (cfg->opt & MONO_OPT_FCMOV) {
3926                                 /* zeroing the register at the start results in
3927                                  * shorter and faster code (we can also remove the widening op)
3928                                  */
3929                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3930                                 x86_fcomip (code, 1);
3931                                 x86_fstp (code, 0);
3932                                 unordered_check = code;
3933                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3934                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3935                                 x86_patch (unordered_check, code);
3936                                 break;
3937                         }
3938                         if (ins->dreg != X86_EAX)
3939                                 x86_push_reg (code, X86_EAX);
3940
3941                         EMIT_FPCOMPARE(code);
3942                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3943                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3944                         unordered_check = code;
3945                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3946
3947                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3948                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3949                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3950                         jump_to_end = code;
3951                         x86_jump8 (code, 0);
3952                         x86_patch (unordered_check, code);
3953                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3954                         x86_patch (jump_to_end, code);
3955
3956                         if (ins->dreg != X86_EAX)
3957                                 x86_pop_reg (code, X86_EAX);
3958                         break;
3959                 }
3960                 case OP_FBEQ:
3961                         if (cfg->opt & MONO_OPT_FCMOV) {
3962                                 guchar *jump = code;
3963                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3964                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3965                                 x86_patch (jump, code);
3966                                 break;
3967                         }
3968                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3969                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3970                         break;
3971                 case OP_FBNE_UN:
3972                         /* Branch if C013 != 100 */
3973                         if (cfg->opt & MONO_OPT_FCMOV) {
3974                                 /* branch if !ZF or (PF|CF) */
3975                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3976                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3977                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
3978                                 break;
3979                         }
3980                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
3981                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3982                         break;
3983                 case OP_FBLT:
3984                         if (cfg->opt & MONO_OPT_FCMOV) {
3985                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3986                                 break;
3987                         }
3988                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3989                         break;
3990                 case OP_FBLT_UN:
3991                         if (cfg->opt & MONO_OPT_FCMOV) {
3992                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3993                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3994                                 break;
3995                         }
3996                         if (ins->opcode == OP_FBLT_UN) {
3997                                 guchar *is_not_zero_check, *end_jump;
3998                                 is_not_zero_check = code;
3999                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4000                                 end_jump = code;
4001                                 x86_jump8 (code, 0);
4002                                 x86_patch (is_not_zero_check, code);
4003                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4004
4005                                 x86_patch (end_jump, code);
4006                         }
4007                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4008                         break;
4009                 case OP_FBGT:
4010                 case OP_FBGT_UN:
4011                         if (cfg->opt & MONO_OPT_FCMOV) {
4012                                 if (ins->opcode == OP_FBGT) {
4013                                         guchar *br1;
4014
4015                                         /* skip branch if C1=1 */
4016                                         br1 = code;
4017                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4018                                         /* branch if (C0 | C3) = 1 */
4019                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4020                                         x86_patch (br1, code);
4021                                 } else {
4022                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4023                                 }
4024                                 break;
4025                         }
4026                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4027                         if (ins->opcode == OP_FBGT_UN) {
4028                                 guchar *is_not_zero_check, *end_jump;
4029                                 is_not_zero_check = code;
4030                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4031                                 end_jump = code;
4032                                 x86_jump8 (code, 0);
4033                                 x86_patch (is_not_zero_check, code);
4034                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4035
4036                                 x86_patch (end_jump, code);
4037                         }
4038                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4039                         break;
4040                 case OP_FBGE:
4041                         /* Branch if C013 == 100 or 001 */
4042                         if (cfg->opt & MONO_OPT_FCMOV) {
4043                                 guchar *br1;
4044
4045                                 /* skip branch if C1=1 */
4046                                 br1 = code;
4047                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4048                                 /* branch if (C0 | C3) = 1 */
4049                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4050                                 x86_patch (br1, code);
4051                                 break;
4052                         }
4053                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4054                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4055                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4056                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4057                         break;
4058                 case OP_FBGE_UN:
4059                         /* Branch if C013 == 000 */
4060                         if (cfg->opt & MONO_OPT_FCMOV) {
4061                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4062                                 break;
4063                         }
4064                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4065                         break;
4066                 case OP_FBLE:
4067                         /* Branch if C013=000 or 100 */
4068                         if (cfg->opt & MONO_OPT_FCMOV) {
4069                                 guchar *br1;
4070
4071                                 /* skip branch if C1=1 */
4072                                 br1 = code;
4073                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4074                                 /* branch if C0=0 */
4075                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4076                                 x86_patch (br1, code);
4077                                 break;
4078                         }
4079                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4080                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4081                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4082                         break;
4083                 case OP_FBLE_UN:
4084                         /* Branch if C013 != 001 */
4085                         if (cfg->opt & MONO_OPT_FCMOV) {
4086                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4087                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4088                                 break;
4089                         }
4090                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4091                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4092                         break;
4093                 case OP_CKFINITE: {
4094                         guchar *br1;
4095                         x86_push_reg (code, X86_EAX);
4096                         x86_fxam (code);
4097                         x86_fnstsw (code);
4098                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4099                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4100                         x86_pop_reg (code, X86_EAX);
4101
4102                         /* Have to clean up the fp stack before throwing the exception */
4103                         br1 = code;
4104                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4105
4106                         x86_fstp (code, 0);
4107                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4108
4109                         x86_patch (br1, code);
4110                         break;
4111                 }
4112                 case OP_TLS_GET: {
4113                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4114                         break;
4115                 }
4116                 case OP_TLS_SET: {
4117                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4118                         break;
4119                 }
4120                 case OP_MEMORY_BARRIER: {
4121                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4122                                 x86_prefix (code, X86_LOCK_PREFIX);
4123                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4124                         }
4125                         break;
4126                 }
4127                 case OP_ATOMIC_ADD_I4: {
4128                         int dreg = ins->dreg;
4129
4130                         g_assert (cfg->has_atomic_add_i4);
4131
4132                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4133                         if (ins->sreg2 == dreg) {
4134                                 if (dreg == X86_EBX) {
4135                                         dreg = X86_EDI;
4136                                         if (ins->inst_basereg == X86_EDI)
4137                                                 dreg = X86_ESI;
4138                                 } else {
4139                                         dreg = X86_EBX;
4140                                         if (ins->inst_basereg == X86_EBX)
4141                                                 dreg = X86_EDI;
4142                                 }
4143                         } else if (ins->inst_basereg == dreg) {
4144                                 if (dreg == X86_EBX) {
4145                                         dreg = X86_EDI;
4146                                         if (ins->sreg2 == X86_EDI)
4147                                                 dreg = X86_ESI;
4148                                 } else {
4149                                         dreg = X86_EBX;
4150                                         if (ins->sreg2 == X86_EBX)
4151                                                 dreg = X86_EDI;
4152                                 }
4153                         }
4154
4155                         if (dreg != ins->dreg) {
4156                                 x86_push_reg (code, dreg);
4157                         }
4158
4159                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4160                         x86_prefix (code, X86_LOCK_PREFIX);
4161                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4162                         /* dreg contains the old value, add with sreg2 value */
4163                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4164
4165                         if (ins->dreg != dreg) {
4166                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4167                                 x86_pop_reg (code, dreg);
4168                         }
4169
4170                         break;
4171                 }
4172                 case OP_ATOMIC_EXCHANGE_I4: {
4173                         guchar *br[2];
4174                         int sreg2 = ins->sreg2;
4175                         int breg = ins->inst_basereg;
4176
4177                         g_assert (cfg->has_atomic_exchange_i4);
4178
4179                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4180                          * hack to overcome limits in x86 reg allocator
4181                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4182                          */
4183                         g_assert (ins->dreg == X86_EAX);
4184
4185                         /* We need the EAX reg for the cmpxchg */
4186                         if (ins->sreg2 == X86_EAX) {
4187                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4188                                 x86_push_reg (code, sreg2);
4189                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4190                         }
4191
4192                         if (breg == X86_EAX) {
4193                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4194                                 x86_push_reg (code, breg);
4195                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4196                         }
4197
4198                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4199
4200                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4201                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4202                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4203                         x86_patch (br [1], br [0]);
4204
4205                         if (breg != ins->inst_basereg)
4206                                 x86_pop_reg (code, breg);
4207
4208                         if (ins->sreg2 != sreg2)
4209                                 x86_pop_reg (code, sreg2);
4210
4211                         break;
4212                 }
4213                 case OP_ATOMIC_CAS_I4: {
4214                         g_assert (ins->dreg == X86_EAX);
4215                         g_assert (ins->sreg3 == X86_EAX);
4216                         g_assert (ins->sreg1 != X86_EAX);
4217                         g_assert (ins->sreg1 != ins->sreg2);
4218
4219                         x86_prefix (code, X86_LOCK_PREFIX);
4220                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4221                         break;
4222                 }
4223                 case OP_ATOMIC_LOAD_I1: {
4224                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4225                         break;
4226                 }
4227                 case OP_ATOMIC_LOAD_U1: {
4228                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4229                         break;
4230                 }
4231                 case OP_ATOMIC_LOAD_I2: {
4232                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4233                         break;
4234                 }
4235                 case OP_ATOMIC_LOAD_U2: {
4236                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4237                         break;
4238                 }
4239                 case OP_ATOMIC_LOAD_I4:
4240                 case OP_ATOMIC_LOAD_U4: {
4241                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4242                         break;
4243                 }
4244                 case OP_ATOMIC_LOAD_R4:
4245                 case OP_ATOMIC_LOAD_R8: {
4246                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4247                         break;
4248                 }
4249                 case OP_ATOMIC_STORE_I1:
4250                 case OP_ATOMIC_STORE_U1:
4251                 case OP_ATOMIC_STORE_I2:
4252                 case OP_ATOMIC_STORE_U2:
4253                 case OP_ATOMIC_STORE_I4:
4254                 case OP_ATOMIC_STORE_U4: {
4255                         int size;
4256
4257                         switch (ins->opcode) {
4258                         case OP_ATOMIC_STORE_I1:
4259                         case OP_ATOMIC_STORE_U1:
4260                                 size = 1;
4261                                 break;
4262                         case OP_ATOMIC_STORE_I2:
4263                         case OP_ATOMIC_STORE_U2:
4264                                 size = 2;
4265                                 break;
4266                         case OP_ATOMIC_STORE_I4:
4267                         case OP_ATOMIC_STORE_U4:
4268                                 size = 4;
4269                                 break;
4270                         }
4271
4272                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4273
4274                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4275                                 x86_mfence (code);
4276                         break;
4277                 }
4278                 case OP_ATOMIC_STORE_R4:
4279                 case OP_ATOMIC_STORE_R8: {
4280                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4281
4282                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4283                                 x86_mfence (code);
4284                         break;
4285                 }
4286                 case OP_CARD_TABLE_WBARRIER: {
4287                         int ptr = ins->sreg1;
4288                         int value = ins->sreg2;
4289                         guchar *br = NULL;
4290                         int nursery_shift, card_table_shift;
4291                         gpointer card_table_mask;
4292                         size_t nursery_size;
4293                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4294                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4295                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4296
4297                         /*
4298                          * We need one register we can clobber, we choose EDX and make sreg1
4299                          * fixed EAX to work around limitations in the local register allocator.
4300                          * sreg2 might get allocated to EDX, but that is not a problem since
4301                          * we use it before clobbering EDX.
4302                          */
4303                         g_assert (ins->sreg1 == X86_EAX);
4304
4305                         /*
4306                          * This is the code we produce:
4307                          *
4308                          *   edx = value
4309                          *   edx >>= nursery_shift
4310                          *   cmp edx, (nursery_start >> nursery_shift)
4311                          *   jne done
4312                          *   edx = ptr
4313                          *   edx >>= card_table_shift
4314                          *   card_table[edx] = 1
4315                          * done:
4316                          */
4317
4318                         if (card_table_nursery_check) {
4319                                 if (value != X86_EDX)
4320                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4321                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4322                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4323                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4324                         }
4325                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4326                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4327                         if (card_table_mask)
4328                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4329                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4330                         if (card_table_nursery_check)
4331                                 x86_patch (br, code);
4332                         break;
4333                 }
4334 #ifdef MONO_ARCH_SIMD_INTRINSICS
4335                 case OP_ADDPS:
4336                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4337                         break;
4338                 case OP_DIVPS:
4339                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4340                         break;
4341                 case OP_MULPS:
4342                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4343                         break;
4344                 case OP_SUBPS:
4345                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4346                         break;
4347                 case OP_MAXPS:
4348                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4349                         break;
4350                 case OP_MINPS:
4351                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4352                         break;
4353                 case OP_COMPPS:
4354                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4355                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4356                         break;
4357                 case OP_ANDPS:
4358                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4359                         break;
4360                 case OP_ANDNPS:
4361                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4362                         break;
4363                 case OP_ORPS:
4364                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4365                         break;
4366                 case OP_XORPS:
4367                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4368                         break;
4369                 case OP_SQRTPS:
4370                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4371                         break;
4372                 case OP_RSQRTPS:
4373                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4374                         break;
4375                 case OP_RCPPS:
4376                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4377                         break;
4378                 case OP_ADDSUBPS:
4379                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4380                         break;
4381                 case OP_HADDPS:
4382                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4383                         break;
4384                 case OP_HSUBPS:
4385                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4386                         break;
4387                 case OP_DUPPS_HIGH:
4388                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4389                         break;
4390                 case OP_DUPPS_LOW:
4391                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4392                         break;
4393
4394                 case OP_PSHUFLEW_HIGH:
4395                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4396                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4397                         break;
4398                 case OP_PSHUFLEW_LOW:
4399                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4400                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4401                         break;
4402                 case OP_PSHUFLED:
4403                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4404                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4405                         break;
4406                 case OP_SHUFPS:
4407                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4408                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4409                         break;
4410                 case OP_SHUFPD:
4411                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4412                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4413                         break;
4414
4415                 case OP_ADDPD:
4416                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4417                         break;
4418                 case OP_DIVPD:
4419                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4420                         break;
4421                 case OP_MULPD:
4422                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4423                         break;
4424                 case OP_SUBPD:
4425                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4426                         break;
4427                 case OP_MAXPD:
4428                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4429                         break;
4430                 case OP_MINPD:
4431                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4432                         break;
4433                 case OP_COMPPD:
4434                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4435                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4436                         break;
4437                 case OP_ANDPD:
4438                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4439                         break;
4440                 case OP_ANDNPD:
4441                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4442                         break;
4443                 case OP_ORPD:
4444                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4445                         break;
4446                 case OP_XORPD:
4447                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4448                         break;
4449                 case OP_SQRTPD:
4450                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4451                         break;
4452                 case OP_ADDSUBPD:
4453                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4454                         break;
4455                 case OP_HADDPD:
4456                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4457                         break;
4458                 case OP_HSUBPD:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4460                         break;
4461                 case OP_DUPPD:
4462                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4463                         break;
4464
4465                 case OP_EXTRACT_MASK:
4466                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4467                         break;
4468
4469                 case OP_PAND:
4470                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4471                         break;
4472                 case OP_POR:
4473                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4474                         break;
4475                 case OP_PXOR:
4476                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4477                         break;
4478
4479                 case OP_PADDB:
4480                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4481                         break;
4482                 case OP_PADDW:
4483                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4484                         break;
4485                 case OP_PADDD:
4486                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4487                         break;
4488                 case OP_PADDQ:
4489                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4490                         break;
4491
4492                 case OP_PSUBB:
4493                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4494                         break;
4495                 case OP_PSUBW:
4496                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4497                         break;
4498                 case OP_PSUBD:
4499                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4500                         break;
4501                 case OP_PSUBQ:
4502                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4503                         break;
4504
4505                 case OP_PMAXB_UN:
4506                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4507                         break;
4508                 case OP_PMAXW_UN:
4509                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4510                         break;
4511                 case OP_PMAXD_UN:
4512                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4513                         break;
4514
4515                 case OP_PMAXB:
4516                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4517                         break;
4518                 case OP_PMAXW:
4519                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4520                         break;
4521                 case OP_PMAXD:
4522                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4523                         break;
4524
4525                 case OP_PAVGB_UN:
4526                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4527                         break;
4528                 case OP_PAVGW_UN:
4529                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4530                         break;
4531
4532                 case OP_PMINB_UN:
4533                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4534                         break;
4535                 case OP_PMINW_UN:
4536                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4537                         break;
4538                 case OP_PMIND_UN:
4539                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4540                         break;
4541
4542                 case OP_PMINB:
4543                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4544                         break;
4545                 case OP_PMINW:
4546                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4547                         break;
4548                 case OP_PMIND:
4549                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4550                         break;
4551
4552                 case OP_PCMPEQB:
4553                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4554                         break;
4555                 case OP_PCMPEQW:
4556                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4557                         break;
4558                 case OP_PCMPEQD:
4559                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4560                         break;
4561                 case OP_PCMPEQQ:
4562                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4563                         break;
4564
4565                 case OP_PCMPGTB:
4566                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4567                         break;
4568                 case OP_PCMPGTW:
4569                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4570                         break;
4571                 case OP_PCMPGTD:
4572                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4573                         break;
4574                 case OP_PCMPGTQ:
4575                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4576                         break;
4577
4578                 case OP_PSUM_ABS_DIFF:
4579                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4580                         break;
4581
4582                 case OP_UNPACK_LOWB:
4583                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4584                         break;
4585                 case OP_UNPACK_LOWW:
4586                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4587                         break;
4588                 case OP_UNPACK_LOWD:
4589                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4590                         break;
4591                 case OP_UNPACK_LOWQ:
4592                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4593                         break;
4594                 case OP_UNPACK_LOWPS:
4595                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4596                         break;
4597                 case OP_UNPACK_LOWPD:
4598                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4599                         break;
4600
4601                 case OP_UNPACK_HIGHB:
4602                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4603                         break;
4604                 case OP_UNPACK_HIGHW:
4605                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4606                         break;
4607                 case OP_UNPACK_HIGHD:
4608                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4609                         break;
4610                 case OP_UNPACK_HIGHQ:
4611                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4612                         break;
4613                 case OP_UNPACK_HIGHPS:
4614                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4615                         break;
4616                 case OP_UNPACK_HIGHPD:
4617                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4618                         break;
4619
4620                 case OP_PACKW:
4621                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4622                         break;
4623                 case OP_PACKD:
4624                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4625                         break;
4626                 case OP_PACKW_UN:
4627                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4628                         break;
4629                 case OP_PACKD_UN:
4630                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4631                         break;
4632
4633                 case OP_PADDB_SAT_UN:
4634                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4635                         break;
4636                 case OP_PSUBB_SAT_UN:
4637                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4638                         break;
4639                 case OP_PADDW_SAT_UN:
4640                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4641                         break;
4642                 case OP_PSUBW_SAT_UN:
4643                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4644                         break;
4645
4646                 case OP_PADDB_SAT:
4647                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4648                         break;
4649                 case OP_PSUBB_SAT:
4650                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4651                         break;
4652                 case OP_PADDW_SAT:
4653                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4654                         break;
4655                 case OP_PSUBW_SAT:
4656                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4657                         break;
4658
4659                 case OP_PMULW:
4660                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4661                         break;
4662                 case OP_PMULD:
4663                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4664                         break;
4665                 case OP_PMULQ:
4666                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4667                         break;
4668                 case OP_PMULW_HIGH_UN:
4669                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4670                         break;
4671                 case OP_PMULW_HIGH:
4672                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4673                         break;
4674
4675                 case OP_PSHRW:
4676                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4677                         break;
4678                 case OP_PSHRW_REG:
4679                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4680                         break;
4681
4682                 case OP_PSARW:
4683                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4684                         break;
4685                 case OP_PSARW_REG:
4686                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4687                         break;
4688
4689                 case OP_PSHLW:
4690                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4691                         break;
4692                 case OP_PSHLW_REG:
4693                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4694                         break;
4695
4696                 case OP_PSHRD:
4697                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4698                         break;
4699                 case OP_PSHRD_REG:
4700                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4701                         break;
4702
4703                 case OP_PSARD:
4704                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4705                         break;
4706                 case OP_PSARD_REG:
4707                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4708                         break;
4709
4710                 case OP_PSHLD:
4711                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4712                         break;
4713                 case OP_PSHLD_REG:
4714                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4715                         break;
4716
4717                 case OP_PSHRQ:
4718                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4719                         break;
4720                 case OP_PSHRQ_REG:
4721                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4722                         break;
4723
4724                 case OP_PSHLQ:
4725                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4726                         break;
4727                 case OP_PSHLQ_REG:
4728                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4729                         break;
4730
4731                 case OP_ICONV_TO_X:
4732                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4733                         break;
4734                 case OP_EXTRACT_I4:
4735                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4736                         break;
4737                 case OP_EXTRACT_I1:
4738                 case OP_EXTRACT_U1:
4739                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4740                         if (ins->inst_c0)
4741                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4742                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4743                         break;
4744                 case OP_EXTRACT_I2:
4745                 case OP_EXTRACT_U2:
4746                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4747                         if (ins->inst_c0)
4748                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4749                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4750                         break;
4751                 case OP_EXTRACT_R8:
4752                         if (ins->inst_c0)
4753                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4754                         else
4755                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4756                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4757                         break;
4758
4759                 case OP_INSERT_I2:
4760                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4761                         break;
4762                 case OP_EXTRACTX_U2:
4763                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4764                         break;
4765                 case OP_INSERTX_U1_SLOW:
4766                         /*sreg1 is the extracted ireg (scratch)
4767                         /sreg2 is the to be inserted ireg (scratch)
4768                         /dreg is the xreg to receive the value*/
4769
4770                         /*clear the bits from the extracted word*/
4771                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4772                         /*shift the value to insert if needed*/
4773                         if (ins->inst_c0 & 1)
4774                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4775                         /*join them together*/
4776                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4777                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4778                         break;
4779                 case OP_INSERTX_I4_SLOW:
4780                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4781                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4782                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4783                         break;
4784
4785                 case OP_INSERTX_R4_SLOW:
4786                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4787                         /*TODO if inst_c0 == 0 use movss*/
4788                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4789                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4790                         break;
4791                 case OP_INSERTX_R8_SLOW:
4792                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4793                         if (cfg->verbose_level)
4794                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4795                         if (ins->inst_c0)
4796                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4797                         else
4798                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4799                         break;
4800
4801                 case OP_STOREX_MEMBASE_REG:
4802                 case OP_STOREX_MEMBASE:
4803                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4804                         break;
4805                 case OP_LOADX_MEMBASE:
4806                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4807                         break;
4808                 case OP_LOADX_ALIGNED_MEMBASE:
4809                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4810                         break;
4811                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4812                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4813                         break;
4814                 case OP_STOREX_NTA_MEMBASE_REG:
4815                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4816                         break;
4817                 case OP_PREFETCH_MEMBASE:
4818                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4819
4820                         break;
4821                 case OP_XMOVE:
4822                         /*FIXME the peephole pass should have killed this*/
4823                         if (ins->dreg != ins->sreg1)
4824                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4825                         break;
4826                 case OP_XZERO:
4827                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4828                         break;
4829                 case OP_XONES:
4830                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->dreg, ins->dreg);
4831                         break;
4832
4833                 case OP_FCONV_TO_R8_X:
4834                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4835                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4836                         break;
4837
4838                 case OP_XCONV_R8_TO_I4:
4839                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4840                         switch (ins->backend.source_opcode) {
4841                         case OP_FCONV_TO_I1:
4842                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4843                                 break;
4844                         case OP_FCONV_TO_U1:
4845                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4846                                 break;
4847                         case OP_FCONV_TO_I2:
4848                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4849                                 break;
4850                         case OP_FCONV_TO_U2:
4851                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4852                                 break;
4853                         }
4854                         break;
4855
4856                 case OP_EXPAND_I2:
4857                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4858                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4859                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4860                         break;
4861                 case OP_EXPAND_I4:
4862                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4863                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4864                         break;
4865                 case OP_EXPAND_R4:
4866                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4867                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4868                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4869                         break;
4870                 case OP_EXPAND_R8:
4871                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4872                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4873                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4874                         break;
4875
4876                 case OP_CVTDQ2PD:
4877                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4878                         break;
4879                 case OP_CVTDQ2PS:
4880                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4881                         break;
4882                 case OP_CVTPD2DQ:
4883                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4884                         break;
4885                 case OP_CVTPD2PS:
4886                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4887                         break;
4888                 case OP_CVTPS2DQ:
4889                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4890                         break;
4891                 case OP_CVTPS2PD:
4892                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4893                         break;
4894                 case OP_CVTTPD2DQ:
4895                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4896                         break;
4897                 case OP_CVTTPS2DQ:
4898                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4899                         break;
4900
4901 #endif
4902                 case OP_LIVERANGE_START: {
4903                         if (cfg->verbose_level > 1)
4904                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4905                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4906                         break;
4907                 }
4908                 case OP_LIVERANGE_END: {
4909                         if (cfg->verbose_level > 1)
4910                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4911                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4912                         break;
4913                 }
4914                 case OP_GC_SAFE_POINT: {
4915                         guint8 *br [1];
4916
4917                         g_assert (mono_threads_is_coop_enabled ());
4918
4919                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4920                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4921                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4922                         x86_patch (br [0], code);
4923
4924                         break;
4925                 }
4926                 case OP_GC_LIVENESS_DEF:
4927                 case OP_GC_LIVENESS_USE:
4928                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4929                         ins->backend.pc_offset = code - cfg->native_code;
4930                         break;
4931                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4932                         ins->backend.pc_offset = code - cfg->native_code;
4933                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4934                         break;
4935                 case OP_GET_SP:
4936                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4937                         break;
4938                 case OP_SET_SP:
4939                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4940                         break;
4941                 default:
4942                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4943                         g_assert_not_reached ();
4944                 }
4945
4946                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4947                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4948                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4949                         g_assert_not_reached ();
4950                 }
4951
4952                 cpos += max_len;
4953         }
4954
4955         cfg->code_len = code - cfg->native_code;
4956 }
4957
4958 #endif /* DISABLE_JIT */
4959
4960 void
4961 mono_arch_register_lowlevel_calls (void)
4962 {
4963 }
4964
4965 void
4966 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
4967 {
4968         unsigned char *ip = ji->ip.i + code;
4969
4970         switch (ji->type) {
4971         case MONO_PATCH_INFO_IP:
4972                 *((gconstpointer *)(ip)) = target;
4973                 break;
4974         case MONO_PATCH_INFO_ABS:
4975         case MONO_PATCH_INFO_METHOD:
4976         case MONO_PATCH_INFO_METHOD_JUMP:
4977         case MONO_PATCH_INFO_INTERNAL_METHOD:
4978         case MONO_PATCH_INFO_BB:
4979         case MONO_PATCH_INFO_LABEL:
4980         case MONO_PATCH_INFO_RGCTX_FETCH:
4981         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
4982                 x86_patch (ip, (unsigned char*)target);
4983                 break;
4984         case MONO_PATCH_INFO_NONE:
4985                 break;
4986         case MONO_PATCH_INFO_R4:
4987         case MONO_PATCH_INFO_R8: {
4988                 guint32 offset = mono_arch_get_patch_offset (ip);
4989                 *((gconstpointer *)(ip + offset)) = target;
4990                 break;
4991         }
4992         default: {
4993                 guint32 offset = mono_arch_get_patch_offset (ip);
4994                 *((gconstpointer *)(ip + offset)) = target;
4995                 break;
4996         }
4997         }
4998 }
4999
5000 static G_GNUC_UNUSED void
5001 stack_unaligned (MonoMethod *m, gpointer caller)
5002 {
5003         printf ("%s\n", mono_method_full_name (m, TRUE));
5004         g_assert_not_reached ();
5005 }
5006
5007 guint8 *
5008 mono_arch_emit_prolog (MonoCompile *cfg)
5009 {
5010         MonoMethod *method = cfg->method;
5011         MonoBasicBlock *bb;
5012         MonoMethodSignature *sig;
5013         MonoInst *inst;
5014         CallInfo *cinfo;
5015         ArgInfo *ainfo;
5016         int alloc_size, pos, max_offset, i, cfa_offset;
5017         guint8 *code;
5018         gboolean need_stack_frame;
5019
5020         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5021
5022         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5023                 cfg->code_size += 512;
5024
5025         code = cfg->native_code = g_malloc (cfg->code_size);
5026
5027 #if 0
5028         {
5029                 guint8 *br [16];
5030
5031         /* Check that the stack is aligned on osx */
5032         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5033         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5034         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5035         br [0] = code;
5036         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5037         x86_push_membase (code, X86_ESP, 0);
5038         x86_push_imm (code, cfg->method);
5039         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5040         x86_call_reg (code, X86_EAX);
5041         x86_patch (br [0], code);
5042         }
5043 #endif
5044
5045         /* Offset between RSP and the CFA */
5046         cfa_offset = 0;
5047
5048         // CFA = sp + 4
5049         cfa_offset = sizeof (gpointer);
5050         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5051         // IP saved at CFA - 4
5052         /* There is no IP reg on x86 */
5053         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5054         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5055
5056         need_stack_frame = needs_stack_frame (cfg);
5057
5058         if (need_stack_frame) {
5059                 x86_push_reg (code, X86_EBP);
5060                 cfa_offset += sizeof (gpointer);
5061                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5062                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5063                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5064                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5065                 /* These are handled automatically by the stack marking code */
5066                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5067         } else {
5068                 cfg->frame_reg = X86_ESP;
5069         }
5070
5071         cfg->stack_offset += cfg->param_area;
5072         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5073
5074         alloc_size = cfg->stack_offset;
5075         pos = 0;
5076
5077         if (!method->save_lmf) {
5078                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5079                         x86_push_reg (code, X86_EBX);
5080                         pos += 4;
5081                         cfa_offset += sizeof (gpointer);
5082                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5083                         /* These are handled automatically by the stack marking code */
5084                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5085                 }
5086
5087                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5088                         x86_push_reg (code, X86_EDI);
5089                         pos += 4;
5090                         cfa_offset += sizeof (gpointer);
5091                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5092                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5093                 }
5094
5095                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5096                         x86_push_reg (code, X86_ESI);
5097                         pos += 4;
5098                         cfa_offset += sizeof (gpointer);
5099                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5100                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5101                 }
5102         }
5103
5104         alloc_size -= pos;
5105
5106         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5107         if (mono_do_x86_stack_align && need_stack_frame) {
5108                 int tot = alloc_size + pos + 4; /* ret ip */
5109                 if (need_stack_frame)
5110                         tot += 4; /* ebp */
5111                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5112                 if (tot) {
5113                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5114                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5115                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5116                 }
5117         }
5118
5119         cfg->arch.sp_fp_offset = alloc_size + pos;
5120
5121         if (alloc_size) {
5122                 /* See mono_emit_stack_alloc */
5123 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5124                 guint32 remaining_size = alloc_size;
5125                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5126                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5127                 guint32 offset = code - cfg->native_code;
5128                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5129                         while (required_code_size >= (cfg->code_size - offset))
5130                                 cfg->code_size *= 2;
5131                         cfg->native_code = mono_realloc_native_code(cfg);
5132                         code = cfg->native_code + offset;
5133                         cfg->stat_code_reallocs++;
5134                 }
5135                 while (remaining_size >= 0x1000) {
5136                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5137                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5138                         remaining_size -= 0x1000;
5139                 }
5140                 if (remaining_size)
5141                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5142 #else
5143                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5144 #endif
5145
5146                 g_assert (need_stack_frame);
5147         }
5148
5149         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5150                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5151                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5152         }
5153
5154 #if DEBUG_STACK_ALIGNMENT
5155         /* check the stack is aligned */
5156         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5157                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5158                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5159                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5160                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5161                 x86_breakpoint (code);
5162         }
5163 #endif
5164
5165         /* compute max_offset in order to use short forward jumps */
5166         max_offset = 0;
5167         if (cfg->opt & MONO_OPT_BRANCH) {
5168                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5169                         MonoInst *ins;
5170                         bb->max_offset = max_offset;
5171
5172                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5173                                 max_offset += 6;
5174                         /* max alignment for loops */
5175                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5176                                 max_offset += LOOP_ALIGNMENT;
5177                         MONO_BB_FOR_EACH_INS (bb, ins) {
5178                                 if (ins->opcode == OP_LABEL)
5179                                         ins->inst_c1 = max_offset;
5180                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5181                         }
5182                 }
5183         }
5184
5185         /* store runtime generic context */
5186         if (cfg->rgctx_var) {
5187                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5188
5189                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5190         }
5191
5192         if (method->save_lmf)
5193                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5194
5195         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5196                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5197
5198         {
5199                 MonoInst *ins;
5200
5201                 if (cfg->arch.ss_tramp_var) {
5202                         /* Initialize ss_tramp_var */
5203                         ins = cfg->arch.ss_tramp_var;
5204                         g_assert (ins->opcode == OP_REGOFFSET);
5205
5206                         g_assert (!cfg->compile_aot);
5207                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5208                 }
5209
5210                 if (cfg->arch.bp_tramp_var) {
5211                         /* Initialize bp_tramp_var */
5212                         ins = cfg->arch.bp_tramp_var;
5213                         g_assert (ins->opcode == OP_REGOFFSET);
5214
5215                         g_assert (!cfg->compile_aot);
5216                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5217                 }
5218         }
5219
5220         /* load arguments allocated to register from the stack */
5221         sig = mono_method_signature (method);
5222         pos = 0;
5223
5224         cinfo = (CallInfo *)cfg->arch.cinfo;
5225
5226         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5227                 inst = cfg->args [pos];
5228                 ainfo = &cinfo->args [pos];
5229                 if (inst->opcode == OP_REGVAR) {
5230                         g_assert (need_stack_frame);
5231                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5232                         if (cfg->verbose_level > 2)
5233                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5234                 }
5235                 pos++;
5236         }
5237
5238         cfg->code_len = code - cfg->native_code;
5239
5240         g_assert (cfg->code_len < cfg->code_size);
5241
5242         return code;
5243 }
5244
5245 void
5246 mono_arch_emit_epilog (MonoCompile *cfg)
5247 {
5248         MonoMethod *method = cfg->method;
5249         MonoMethodSignature *sig = mono_method_signature (method);
5250         int i, quad, pos;
5251         guint32 stack_to_pop;
5252         guint8 *code;
5253         int max_epilog_size = 16;
5254         CallInfo *cinfo;
5255         gboolean need_stack_frame = needs_stack_frame (cfg);
5256
5257         if (cfg->method->save_lmf)
5258                 max_epilog_size += 128;
5259
5260         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5261                 cfg->code_size *= 2;
5262                 cfg->native_code = mono_realloc_native_code(cfg);
5263                 cfg->stat_code_reallocs++;
5264         }
5265
5266         code = cfg->native_code + cfg->code_len;
5267
5268         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5269                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5270
5271         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5272         pos = 0;
5273
5274         if (method->save_lmf) {
5275                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5276                 guint8 *patch;
5277
5278                 /* check if we need to restore protection of the stack after a stack overflow */
5279                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
5280                         code = mono_x86_emit_tls_get (code, X86_ECX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
5281
5282                         /* we load the value in a separate instruction: this mechanism may be
5283                          * used later as a safer way to do thread interruption
5284                          */
5285                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5286                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5287                         patch = code;
5288                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5289                         /* note that the call trampoline will preserve eax/edx */
5290                         x86_call_reg (code, X86_ECX);
5291                         x86_patch (patch, code);
5292                 }
5293
5294                 /* restore caller saved regs */
5295                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5296                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5297                 }
5298
5299                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5300                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5301                 }
5302                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5303                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5304                 }
5305
5306                 /* EBP is restored by LEAVE */
5307         } else {
5308                 for (i = 0; i < X86_NREG; ++i) {
5309                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5310                                 pos -= 4;
5311                         }
5312                 }
5313
5314                 if (pos) {
5315                         g_assert (need_stack_frame);
5316                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5317                 }
5318
5319                 if (pos) {
5320                         g_assert (need_stack_frame);
5321                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5322                 }
5323
5324                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5325                         x86_pop_reg (code, X86_ESI);
5326                 }
5327                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5328                         x86_pop_reg (code, X86_EDI);
5329                 }
5330                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5331                         x86_pop_reg (code, X86_EBX);
5332                 }
5333         }
5334
5335         /* Load returned vtypes into registers if needed */
5336         cinfo = (CallInfo *)cfg->arch.cinfo;
5337         if (cinfo->ret.storage == ArgValuetypeInReg) {
5338                 for (quad = 0; quad < 2; quad ++) {
5339                         switch (cinfo->ret.pair_storage [quad]) {
5340                         case ArgInIReg:
5341                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5342                                 break;
5343                         case ArgOnFloatFpStack:
5344                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5345                                 break;
5346                         case ArgOnDoubleFpStack:
5347                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5348                                 break;
5349                         case ArgNone:
5350                                 break;
5351                         default:
5352                                 g_assert_not_reached ();
5353                         }
5354                 }
5355         }
5356
5357         if (need_stack_frame)
5358                 x86_leave (code);
5359
5360         if (CALLCONV_IS_STDCALL (sig)) {
5361                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5362
5363                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5364         } else if (cinfo->callee_stack_pop)
5365                 stack_to_pop = cinfo->callee_stack_pop;
5366         else
5367                 stack_to_pop = 0;
5368
5369         if (stack_to_pop) {
5370                 g_assert (need_stack_frame);
5371                 x86_ret_imm (code, stack_to_pop);
5372         } else {
5373                 x86_ret (code);
5374         }
5375
5376         cfg->code_len = code - cfg->native_code;
5377
5378         g_assert (cfg->code_len < cfg->code_size);
5379 }
5380
5381 void
5382 mono_arch_emit_exceptions (MonoCompile *cfg)
5383 {
5384         MonoJumpInfo *patch_info;
5385         int nthrows, i;
5386         guint8 *code;
5387         MonoClass *exc_classes [16];
5388         guint8 *exc_throw_start [16], *exc_throw_end [16];
5389         guint32 code_size;
5390         int exc_count = 0;
5391
5392         /* Compute needed space */
5393         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5394                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5395                         exc_count++;
5396         }
5397
5398         /*
5399          * make sure we have enough space for exceptions
5400          * 16 is the size of two push_imm instructions and a call
5401          */
5402         if (cfg->compile_aot)
5403                 code_size = exc_count * 32;
5404         else
5405                 code_size = exc_count * 16;
5406
5407         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5408                 cfg->code_size *= 2;
5409                 cfg->native_code = mono_realloc_native_code(cfg);
5410                 cfg->stat_code_reallocs++;
5411         }
5412
5413         code = cfg->native_code + cfg->code_len;
5414
5415         nthrows = 0;
5416         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5417                 switch (patch_info->type) {
5418                 case MONO_PATCH_INFO_EXC: {
5419                         MonoClass *exc_class;
5420                         guint8 *buf, *buf2;
5421                         guint32 throw_ip;
5422
5423                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5424
5425                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5426                         throw_ip = patch_info->ip.i;
5427
5428                         /* Find a throw sequence for the same exception class */
5429                         for (i = 0; i < nthrows; ++i)
5430                                 if (exc_classes [i] == exc_class)
5431                                         break;
5432                         if (i < nthrows) {
5433                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5434                                 x86_jump_code (code, exc_throw_start [i]);
5435                                 patch_info->type = MONO_PATCH_INFO_NONE;
5436                         }
5437                         else {
5438                                 guint32 size;
5439
5440                                 /* Compute size of code following the push <OFFSET> */
5441                                 size = 5 + 5;
5442
5443                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5444
5445                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5446                                         /* Use the shorter form */
5447                                         buf = buf2 = code;
5448                                         x86_push_imm (code, 0);
5449                                 }
5450                                 else {
5451                                         buf = code;
5452                                         x86_push_imm (code, 0xf0f0f0f0);
5453                                         buf2 = code;
5454                                 }
5455
5456                                 if (nthrows < 16) {
5457                                         exc_classes [nthrows] = exc_class;
5458                                         exc_throw_start [nthrows] = code;
5459                                 }
5460
5461                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5462                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5463                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5464                                 patch_info->ip.i = code - cfg->native_code;
5465                                 x86_call_code (code, 0);
5466                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5467                                 while (buf < buf2)
5468                                         x86_nop (buf);
5469
5470                                 if (nthrows < 16) {
5471                                         exc_throw_end [nthrows] = code;
5472                                         nthrows ++;
5473                                 }
5474                         }
5475                         break;
5476                 }
5477                 default:
5478                         /* do nothing */
5479                         break;
5480                 }
5481         }
5482
5483         cfg->code_len = code - cfg->native_code;
5484
5485         g_assert (cfg->code_len < cfg->code_size);
5486 }
5487
5488 void
5489 mono_arch_flush_icache (guint8 *code, gint size)
5490 {
5491         /* not needed */
5492 }
5493
5494 void
5495 mono_arch_flush_register_windows (void)
5496 {
5497 }
5498
5499 gboolean
5500 mono_arch_is_inst_imm (gint64 imm)
5501 {
5502         return TRUE;
5503 }
5504
5505 void
5506 mono_arch_finish_init (void)
5507 {
5508         char *mono_no_tls = g_getenv ("MONO_NO_TLS");
5509         if (!mono_no_tls) {
5510 #ifndef TARGET_WIN32
5511 #if MONO_XEN_OPT
5512                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5513 #endif
5514 #endif
5515         } else {
5516                 g_free (mono_no_tls);
5517         }
5518 }
5519
5520 void
5521 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5522 {
5523 }
5524
5525 // Linear handler, the bsearch head compare is shorter
5526 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5527 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5528 //        x86_patch(ins,target)
5529 //[1 + 5] x86_jump_mem(inst,mem)
5530
5531 #define CMP_SIZE 6
5532 #define BR_SMALL_SIZE 2
5533 #define BR_LARGE_SIZE 5
5534 #define JUMP_IMM_SIZE 6
5535 #define ENABLE_WRONG_METHOD_CHECK 0
5536 #define DEBUG_IMT 0
5537
5538 static int
5539 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5540 {
5541         int i, distance = 0;
5542         for (i = start; i < target; ++i)
5543                 distance += imt_entries [i]->chunk_size;
5544         return distance;
5545 }
5546
5547 /*
5548  * LOCKING: called with the domain lock held
5549  */
5550 gpointer
5551 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5552         gpointer fail_tramp)
5553 {
5554         int i;
5555         int size = 0;
5556         guint8 *code, *start;
5557         GSList *unwind_ops;
5558
5559         for (i = 0; i < count; ++i) {
5560                 MonoIMTCheckItem *item = imt_entries [i];
5561                 if (item->is_equals) {
5562                         if (item->check_target_idx) {
5563                                 if (!item->compare_done)
5564                                         item->chunk_size += CMP_SIZE;
5565                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5566                         } else {
5567                                 if (fail_tramp) {
5568                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5569                                 } else {
5570                                         item->chunk_size += JUMP_IMM_SIZE;
5571 #if ENABLE_WRONG_METHOD_CHECK
5572                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5573 #endif
5574                                 }
5575                         }
5576                 } else {
5577                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5578                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5579                 }
5580                 size += item->chunk_size;
5581         }
5582         if (fail_tramp)
5583                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
5584         else
5585                 code = mono_domain_code_reserve (domain, size);
5586         start = code;
5587
5588         unwind_ops = mono_arch_get_cie_program ();
5589
5590         for (i = 0; i < count; ++i) {
5591                 MonoIMTCheckItem *item = imt_entries [i];
5592                 item->code_target = code;
5593                 if (item->is_equals) {
5594                         if (item->check_target_idx) {
5595                                 if (!item->compare_done)
5596                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5597                                 item->jmp_code = code;
5598                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5599                                 if (item->has_target_code)
5600                                         x86_jump_code (code, item->value.target_code);
5601                                 else
5602                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5603                         } else {
5604                                 if (fail_tramp) {
5605                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5606                                         item->jmp_code = code;
5607                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5608                                         if (item->has_target_code)
5609                                                 x86_jump_code (code, item->value.target_code);
5610                                         else
5611                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5612                                         x86_patch (item->jmp_code, code);
5613                                         x86_jump_code (code, fail_tramp);
5614                                         item->jmp_code = NULL;
5615                                 } else {
5616                                         /* enable the commented code to assert on wrong method */
5617 #if ENABLE_WRONG_METHOD_CHECK
5618                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5619                                         item->jmp_code = code;
5620                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5621 #endif
5622                                         if (item->has_target_code)
5623                                                 x86_jump_code (code, item->value.target_code);
5624                                         else
5625                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5626 #if ENABLE_WRONG_METHOD_CHECK
5627                                         x86_patch (item->jmp_code, code);
5628                                         x86_breakpoint (code);
5629                                         item->jmp_code = NULL;
5630 #endif
5631                                 }
5632                         }
5633                 } else {
5634                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5635                         item->jmp_code = code;
5636                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5637                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5638                         else
5639                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5640                 }
5641         }
5642         /* patch the branches to get to the target items */
5643         for (i = 0; i < count; ++i) {
5644                 MonoIMTCheckItem *item = imt_entries [i];
5645                 if (item->jmp_code) {
5646                         if (item->check_target_idx) {
5647                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5648                         }
5649                 }
5650         }
5651
5652         if (!fail_tramp)
5653                 mono_stats.imt_trampolines_size += code - start;
5654         g_assert (code - start <= size);
5655
5656 #if DEBUG_IMT
5657         {
5658                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5659                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5660                 g_free (buff);
5661         }
5662 #endif
5663         if (mono_jit_map_is_enabled ()) {
5664                 char *buff;
5665                 if (vtable)
5666                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5667                 else
5668                         buff = g_strdup_printf ("imt_trampoline_entries_%d", count);
5669                 mono_emit_jit_tramp (start, code - start, buff);
5670                 g_free (buff);
5671         }
5672
5673         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5674
5675         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5676
5677         return start;
5678 }
5679
5680 MonoMethod*
5681 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5682 {
5683         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5684 }
5685
5686 MonoVTable*
5687 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5688 {
5689         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5690 }
5691
5692 GSList*
5693 mono_arch_get_cie_program (void)
5694 {
5695         GSList *l = NULL;
5696
5697         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5698         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5699
5700         return l;
5701 }
5702
5703 MonoInst*
5704 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5705 {
5706         MonoInst *ins = NULL;
5707         int opcode = 0;
5708
5709         if (cmethod->klass == mono_defaults.math_class) {
5710                 if (strcmp (cmethod->name, "Sin") == 0) {
5711                         opcode = OP_SIN;
5712                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5713                         opcode = OP_COS;
5714                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5715                         opcode = OP_TAN;
5716                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5717                         opcode = OP_ATAN;
5718                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5719                         opcode = OP_SQRT;
5720                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5721                         opcode = OP_ABS;
5722                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5723                         opcode = OP_ROUND;
5724                 }
5725
5726                 if (opcode && fsig->param_count == 1) {
5727                         MONO_INST_NEW (cfg, ins, opcode);
5728                         ins->type = STACK_R8;
5729                         ins->dreg = mono_alloc_freg (cfg);
5730                         ins->sreg1 = args [0]->dreg;
5731                         MONO_ADD_INS (cfg->cbb, ins);
5732                 }
5733
5734                 if (cfg->opt & MONO_OPT_CMOV) {
5735                         opcode = 0;
5736
5737                         if (strcmp (cmethod->name, "Min") == 0) {
5738                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5739                                         opcode = OP_IMIN;
5740                         } else if (strcmp (cmethod->name, "Max") == 0) {
5741                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5742                                         opcode = OP_IMAX;
5743                         }
5744
5745                         if (opcode && fsig->param_count == 2) {
5746                                 MONO_INST_NEW (cfg, ins, opcode);
5747                                 ins->type = STACK_I4;
5748                                 ins->dreg = mono_alloc_ireg (cfg);
5749                                 ins->sreg1 = args [0]->dreg;
5750                                 ins->sreg2 = args [1]->dreg;
5751                                 MONO_ADD_INS (cfg->cbb, ins);
5752                         }
5753                 }
5754
5755 #if 0
5756                 /* OP_FREM is not IEEE compatible */
5757                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5758                         MONO_INST_NEW (cfg, ins, OP_FREM);
5759                         ins->inst_i0 = args [0];
5760                         ins->inst_i1 = args [1];
5761                 }
5762 #endif
5763         }
5764
5765         return ins;
5766 }
5767
5768 gboolean
5769 mono_arch_print_tree (MonoInst *tree, int arity)
5770 {
5771         return 0;
5772 }
5773
5774 guint32
5775 mono_arch_get_patch_offset (guint8 *code)
5776 {
5777         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5778                 return 2;
5779         else if (code [0] == 0xba)
5780                 return 1;
5781         else if (code [0] == 0x68)
5782                 /* push IMM */
5783                 return 1;
5784         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5785                 /* push <OFFSET>(<REG>) */
5786                 return 2;
5787         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5788                 /* call *<OFFSET>(<REG>) */
5789                 return 2;
5790         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5791                 /* fldl <ADDR> */
5792                 return 2;
5793         else if ((code [0] == 0x58) && (code [1] == 0x05))
5794                 /* pop %eax; add <OFFSET>, %eax */
5795                 return 2;
5796         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5797                 /* pop <REG>; add <OFFSET>, <REG> */
5798                 return 3;
5799         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5800                 /* mov <REG>, imm */
5801                 return 1;
5802         else {
5803                 g_assert_not_reached ();
5804                 return -1;
5805         }
5806 }
5807
5808 /**
5809  * \return TRUE if no sw breakpoint was present.
5810  *
5811  * Copy \p size bytes from \p code - \p offset to the buffer \p buf. If the debugger inserted software
5812  * breakpoints in the original code, they are removed in the copy.
5813  */
5814 gboolean
5815 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5816 {
5817         /*
5818          * If method_start is non-NULL we need to perform bound checks, since we access memory
5819          * at code - offset we could go before the start of the method and end up in a different
5820          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5821          * instead.
5822          */
5823         if (!method_start || code - offset >= method_start) {
5824                 memcpy (buf, code - offset, size);
5825         } else {
5826                 int diff = code - method_start;
5827                 memset (buf, 0, size);
5828                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5829         }
5830         return TRUE;
5831 }
5832
5833 /*
5834  * mono_x86_get_this_arg_offset:
5835  *
5836  *   Return the offset of the stack location where this is passed during a virtual
5837  * call.
5838  */
5839 guint32
5840 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5841 {
5842         return 0;
5843 }
5844
5845 gpointer
5846 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5847 {
5848         guint32 esp = regs [X86_ESP];
5849         gpointer res;
5850         int offset;
5851
5852         offset = 0;
5853
5854         /*
5855          * The stack looks like:
5856          * <other args>
5857          * <this=delegate>
5858          */
5859         res = ((MonoObject**)esp) [0];
5860         return res;
5861 }
5862
5863 #define MAX_ARCH_DELEGATE_PARAMS 10
5864
5865 static gpointer
5866 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5867 {
5868         guint8 *code, *start;
5869         int code_reserve = 64;
5870         GSList *unwind_ops;
5871
5872         unwind_ops = mono_arch_get_cie_program ();
5873
5874         /*
5875          * The stack contains:
5876          * <delegate>
5877          * <return addr>
5878          */
5879
5880         if (has_target) {
5881                 start = code = mono_global_codeman_reserve (code_reserve);
5882
5883                 /* Replace the this argument with the target */
5884                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5885                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5886                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5887                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5888
5889                 g_assert ((code - start) < code_reserve);
5890         } else {
5891                 int i = 0;
5892                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5893                 code_reserve = 8 + (param_count * 8);
5894                 /*
5895                  * The stack contains:
5896                  * <args in reverse order>
5897                  * <delegate>
5898                  * <return addr>
5899                  *
5900                  * and we need:
5901                  * <args in reverse order>
5902                  * <return addr>
5903                  *
5904                  * without unbalancing the stack.
5905                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5906                  * and leaving original spot of first arg as placeholder in stack so
5907                  * when callee pops stack everything works.
5908                  */
5909
5910                 start = code = mono_global_codeman_reserve (code_reserve);
5911
5912                 /* store delegate for access to method_ptr */
5913                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5914
5915                 /* move args up */
5916                 for (i = 0; i < param_count; ++i) {
5917                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5918                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5919                 }
5920
5921                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5922
5923                 g_assert ((code - start) < code_reserve);
5924         }
5925
5926         if (has_target) {
5927                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5928         } else {
5929                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5930                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5931                 g_free (name);
5932         }
5933
5934         if (mono_jit_map_is_enabled ()) {
5935                 char *buff;
5936                 if (has_target)
5937                         buff = (char*)"delegate_invoke_has_target";
5938                 else
5939                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5940                 mono_emit_jit_tramp (start, code - start, buff);
5941                 if (!has_target)
5942                         g_free (buff);
5943         }
5944         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5945
5946         return start;
5947 }
5948
5949 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5950
5951 static gpointer
5952 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
5953 {
5954         guint8 *code, *start;
5955         int size = 24;
5956         char *tramp_name;
5957         GSList *unwind_ops;
5958
5959         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
5960                 return NULL;
5961
5962         /*
5963          * The stack contains:
5964          * <delegate>
5965          * <return addr>
5966          */
5967         start = code = mono_global_codeman_reserve (size);
5968
5969         unwind_ops = mono_arch_get_cie_program ();
5970
5971         /* Replace the this argument with the target */
5972         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5973         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5974         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5975
5976         if (load_imt_reg) {
5977                 /* Load the IMT reg */
5978                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
5979         }
5980
5981         /* Load the vtable */
5982         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
5983         x86_jump_membase (code, X86_EAX, offset);
5984         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5985
5986         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
5987         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
5988         g_free (tramp_name);
5989
5990
5991         return start;
5992 }
5993
5994 GSList*
5995 mono_arch_get_delegate_invoke_impls (void)
5996 {
5997         GSList *res = NULL;
5998         MonoTrampInfo *info;
5999         int i;
6000
6001         get_delegate_invoke_impl (&info, TRUE, 0);
6002         res = g_slist_prepend (res, info);
6003
6004         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
6005                 get_delegate_invoke_impl (&info, FALSE, i);
6006                 res = g_slist_prepend (res, info);
6007         }
6008
6009         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
6010                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
6011                 res = g_slist_prepend (res, info);
6012
6013                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
6014                 res = g_slist_prepend (res, info);
6015         }
6016
6017         return res;
6018 }
6019
6020 gpointer
6021 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6022 {
6023         guint8 *code, *start;
6024
6025         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6026                 return NULL;
6027
6028         /* FIXME: Support more cases */
6029         if (MONO_TYPE_ISSTRUCT (sig->ret))
6030                 return NULL;
6031
6032         /*
6033          * The stack contains:
6034          * <delegate>
6035          * <return addr>
6036          */
6037
6038         if (has_target) {
6039                 static guint8* cached = NULL;
6040                 if (cached)
6041                         return cached;
6042
6043                 if (mono_aot_only) {
6044                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6045                 } else {
6046                         MonoTrampInfo *info;
6047                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6048                         mono_tramp_info_register (info, NULL);
6049                 }
6050
6051                 mono_memory_barrier ();
6052
6053                 cached = start;
6054         } else {
6055                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6056                 int i = 0;
6057
6058                 for (i = 0; i < sig->param_count; ++i)
6059                         if (!mono_is_regsize_var (sig->params [i]))
6060                                 return NULL;
6061
6062                 code = cache [sig->param_count];
6063                 if (code)
6064                         return code;
6065
6066                 if (mono_aot_only) {
6067                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6068                         start = mono_aot_get_trampoline (name);
6069                         g_free (name);
6070                 } else {
6071                         MonoTrampInfo *info;
6072                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6073                         mono_tramp_info_register (info, NULL);
6074                 }
6075
6076                 mono_memory_barrier ();
6077
6078                 cache [sig->param_count] = start;
6079         }
6080
6081         return start;
6082 }
6083
6084 gpointer
6085 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6086 {
6087         MonoTrampInfo *info;
6088         gpointer code;
6089
6090         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6091         if (code)
6092                 mono_tramp_info_register (info, NULL);
6093         return code;
6094 }
6095
6096 mgreg_t
6097 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6098 {
6099         switch (reg) {
6100         case X86_EAX: return ctx->eax;
6101         case X86_EBX: return ctx->ebx;
6102         case X86_ECX: return ctx->ecx;
6103         case X86_EDX: return ctx->edx;
6104         case X86_ESP: return ctx->esp;
6105         case X86_EBP: return ctx->ebp;
6106         case X86_ESI: return ctx->esi;
6107         case X86_EDI: return ctx->edi;
6108         default:
6109                 g_assert_not_reached ();
6110                 return 0;
6111         }
6112 }
6113
6114 void
6115 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6116 {
6117         switch (reg) {
6118         case X86_EAX:
6119                 ctx->eax = val;
6120                 break;
6121         case X86_EBX:
6122                 ctx->ebx = val;
6123                 break;
6124         case X86_ECX:
6125                 ctx->ecx = val;
6126                 break;
6127         case X86_EDX:
6128                 ctx->edx = val;
6129                 break;
6130         case X86_ESP:
6131                 ctx->esp = val;
6132                 break;
6133         case X86_EBP:
6134                 ctx->ebp = val;
6135                 break;
6136         case X86_ESI:
6137                 ctx->esi = val;
6138                 break;
6139         case X86_EDI:
6140                 ctx->edi = val;
6141                 break;
6142         default:
6143                 g_assert_not_reached ();
6144         }
6145 }
6146
6147 #ifdef MONO_ARCH_SIMD_INTRINSICS
6148
6149 static MonoInst*
6150 get_float_to_x_spill_area (MonoCompile *cfg)
6151 {
6152         if (!cfg->fconv_to_r8_x_var) {
6153                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6154                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6155         }
6156         return cfg->fconv_to_r8_x_var;
6157 }
6158
6159 /*
6160  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6161  */
6162 void
6163 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6164 {
6165         MonoInst *fconv;
6166         int dreg, src_opcode;
6167
6168         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6169                 return;
6170
6171         switch (src_opcode = ins->opcode) {
6172         case OP_FCONV_TO_I1:
6173         case OP_FCONV_TO_U1:
6174         case OP_FCONV_TO_I2:
6175         case OP_FCONV_TO_U2:
6176         case OP_FCONV_TO_I4:
6177         case OP_FCONV_TO_I:
6178                 break;
6179         default:
6180                 return;
6181         }
6182
6183         /* dreg is the IREG and sreg1 is the FREG */
6184         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6185         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6186         fconv->sreg1 = ins->sreg1;
6187         fconv->dreg = mono_alloc_ireg (cfg);
6188         fconv->type = STACK_VTYPE;
6189         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6190
6191         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6192
6193         dreg = ins->dreg;
6194         NULLIFY_INS (ins);
6195         ins->opcode = OP_XCONV_R8_TO_I4;
6196
6197         ins->klass = mono_defaults.int32_class;
6198         ins->sreg1 = fconv->dreg;
6199         ins->dreg = dreg;
6200         ins->type = STACK_I4;
6201         ins->backend.source_opcode = src_opcode;
6202 }
6203
6204 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6205
6206 void
6207 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6208 {
6209         MonoInst *ins;
6210         int vreg;
6211
6212         if (long_ins->opcode == OP_LNEG) {
6213                 ins = long_ins;
6214                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6215                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6216                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6217                 NULLIFY_INS (ins);
6218                 return;
6219         }
6220
6221 #ifdef MONO_ARCH_SIMD_INTRINSICS
6222
6223         if (!(cfg->opt & MONO_OPT_SIMD))
6224                 return;
6225
6226         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6227         switch (long_ins->opcode) {
6228         case OP_EXTRACT_I8:
6229                 vreg = long_ins->sreg1;
6230
6231                 if (long_ins->inst_c0) {
6232                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6233                         ins->klass = long_ins->klass;
6234                         ins->sreg1 = long_ins->sreg1;
6235                         ins->inst_c0 = 2;
6236                         ins->type = STACK_VTYPE;
6237                         ins->dreg = vreg = alloc_ireg (cfg);
6238                         MONO_ADD_INS (cfg->cbb, ins);
6239                 }
6240
6241                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6242                 ins->klass = mono_defaults.int32_class;
6243                 ins->sreg1 = vreg;
6244                 ins->type = STACK_I4;
6245                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6246                 MONO_ADD_INS (cfg->cbb, ins);
6247
6248                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6249                 ins->klass = long_ins->klass;
6250                 ins->sreg1 = long_ins->sreg1;
6251                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6252                 ins->type = STACK_VTYPE;
6253                 ins->dreg = vreg = alloc_ireg (cfg);
6254                 MONO_ADD_INS (cfg->cbb, ins);
6255
6256                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6257                 ins->klass = mono_defaults.int32_class;
6258                 ins->sreg1 = vreg;
6259                 ins->type = STACK_I4;
6260                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6261                 MONO_ADD_INS (cfg->cbb, ins);
6262
6263                 long_ins->opcode = OP_NOP;
6264                 break;
6265         case OP_INSERTX_I8_SLOW:
6266                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6267                 ins->dreg = long_ins->dreg;
6268                 ins->sreg1 = long_ins->dreg;
6269                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6270                 ins->inst_c0 = long_ins->inst_c0 * 2;
6271                 MONO_ADD_INS (cfg->cbb, ins);
6272
6273                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6274                 ins->dreg = long_ins->dreg;
6275                 ins->sreg1 = long_ins->dreg;
6276                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6277                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6278                 MONO_ADD_INS (cfg->cbb, ins);
6279
6280                 long_ins->opcode = OP_NOP;
6281                 break;
6282         case OP_EXPAND_I8:
6283                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6284                 ins->dreg = long_ins->dreg;
6285                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6286                 ins->klass = long_ins->klass;
6287                 ins->type = STACK_VTYPE;
6288                 MONO_ADD_INS (cfg->cbb, ins);
6289
6290                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6291                 ins->dreg = long_ins->dreg;
6292                 ins->sreg1 = long_ins->dreg;
6293                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6294                 ins->inst_c0 = 1;
6295                 ins->klass = long_ins->klass;
6296                 ins->type = STACK_VTYPE;
6297                 MONO_ADD_INS (cfg->cbb, ins);
6298
6299                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6300                 ins->dreg = long_ins->dreg;
6301                 ins->sreg1 = long_ins->dreg;;
6302                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6303                 ins->klass = long_ins->klass;
6304                 ins->type = STACK_VTYPE;
6305                 MONO_ADD_INS (cfg->cbb, ins);
6306
6307                 long_ins->opcode = OP_NOP;
6308                 break;
6309         }
6310 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6311 }
6312
6313 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6314 gpointer
6315 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6316 {
6317         int offset;
6318         gpointer *sp, old_value;
6319         char *bp;
6320
6321         offset = clause->exvar_offset;
6322
6323         /*Load the spvar*/
6324         bp = MONO_CONTEXT_GET_BP (ctx);
6325         sp = *(gpointer*)(bp + offset);
6326
6327         old_value = *sp;
6328         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6329                 return old_value;
6330
6331         *sp = new_value;
6332
6333         return old_value;
6334 }
6335
6336 /*
6337  * mono_aot_emit_load_got_addr:
6338  *
6339  *   Emit code to load the got address.
6340  * On x86, the result is placed into EBX.
6341  */
6342 guint8*
6343 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6344 {
6345         x86_call_imm (code, 0);
6346         /*
6347          * The patch needs to point to the pop, since the GOT offset needs
6348          * to be added to that address.
6349          */
6350         if (cfg)
6351                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6352         else
6353                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6354         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6355         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6356
6357         return code;
6358 }
6359
6360 static guint8*
6361 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6362 {
6363         if (cfg)
6364                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6365         else
6366                 g_assert_not_reached ();
6367         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6368         return code;
6369 }
6370
6371 /*
6372  * mono_arch_emit_load_aotconst:
6373  *
6374  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6375  * TARGET from the mscorlib GOT in full-aot code.
6376  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6377  * EAX.
6378  */
6379 guint8*
6380 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6381 {
6382         /* Load the mscorlib got address */
6383         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6384         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6385         /* arch_emit_got_access () patches this */
6386         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6387
6388         return code;
6389 }
6390
6391 /* Can't put this into mini-x86.h */
6392 gpointer
6393 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6394
6395 GSList *
6396 mono_arch_get_trampolines (gboolean aot)
6397 {
6398         MonoTrampInfo *info;
6399         GSList *tramps = NULL;
6400
6401         mono_x86_get_signal_exception_trampoline (&info, aot);
6402
6403         tramps = g_slist_append (tramps, info);
6404
6405         return tramps;
6406 }
6407
6408 /* Soft Debug support */
6409 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6410
6411 /*
6412  * mono_arch_set_breakpoint:
6413  *
6414  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6415  * The location should contain code emitted by OP_SEQ_POINT.
6416  */
6417 void
6418 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6419 {
6420         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6421
6422         g_assert (code [0] == 0x90);
6423         x86_call_membase (code, X86_ECX, 0);
6424 }
6425
6426 /*
6427  * mono_arch_clear_breakpoint:
6428  *
6429  *   Clear the breakpoint at IP.
6430  */
6431 void
6432 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6433 {
6434         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6435         int i;
6436
6437         for (i = 0; i < 2; ++i)
6438                 x86_nop (code);
6439 }
6440
6441 /*
6442  * mono_arch_start_single_stepping:
6443  *
6444  *   Start single stepping.
6445  */
6446 void
6447 mono_arch_start_single_stepping (void)
6448 {
6449         ss_trampoline = mini_get_single_step_trampoline ();
6450 }
6451
6452 /*
6453  * mono_arch_stop_single_stepping:
6454  *
6455  *   Stop single stepping.
6456  */
6457 void
6458 mono_arch_stop_single_stepping (void)
6459 {
6460         ss_trampoline = NULL;
6461 }
6462
6463 /*
6464  * mono_arch_is_single_step_event:
6465  *
6466  *   Return whenever the machine state in SIGCTX corresponds to a single
6467  * step event.
6468  */
6469 gboolean
6470 mono_arch_is_single_step_event (void *info, void *sigctx)
6471 {
6472         /* We use soft breakpoints */
6473         return FALSE;
6474 }
6475
6476 gboolean
6477 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6478 {
6479         /* We use soft breakpoints */
6480         return FALSE;
6481 }
6482
6483 #define BREAKPOINT_SIZE 2
6484
6485 /*
6486  * mono_arch_skip_breakpoint:
6487  *
6488  *   See mini-amd64.c for docs.
6489  */
6490 void
6491 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6492 {
6493         g_assert_not_reached ();
6494 }
6495
6496 /*
6497  * mono_arch_skip_single_step:
6498  *
6499  *   See mini-amd64.c for docs.
6500  */
6501 void
6502 mono_arch_skip_single_step (MonoContext *ctx)
6503 {
6504         g_assert_not_reached ();
6505 }
6506
6507 /*
6508  * mono_arch_get_seq_point_info:
6509  *
6510  *   See mini-amd64.c for docs.
6511  */
6512 gpointer
6513 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6514 {
6515         NOT_IMPLEMENTED;
6516         return NULL;
6517 }
6518
6519 void
6520 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6521 {
6522         ext->lmf.previous_lmf = (gsize)prev_lmf;
6523         /* Mark that this is a MonoLMFExt */
6524         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6525         ext->lmf.ebp = (gssize)ext;
6526 }
6527
6528 #endif
6529
6530 gboolean
6531 mono_arch_opcode_supported (int opcode)
6532 {
6533         switch (opcode) {
6534         case OP_ATOMIC_ADD_I4:
6535         case OP_ATOMIC_EXCHANGE_I4:
6536         case OP_ATOMIC_CAS_I4:
6537         case OP_ATOMIC_LOAD_I1:
6538         case OP_ATOMIC_LOAD_I2:
6539         case OP_ATOMIC_LOAD_I4:
6540         case OP_ATOMIC_LOAD_U1:
6541         case OP_ATOMIC_LOAD_U2:
6542         case OP_ATOMIC_LOAD_U4:
6543         case OP_ATOMIC_LOAD_R4:
6544         case OP_ATOMIC_LOAD_R8:
6545         case OP_ATOMIC_STORE_I1:
6546         case OP_ATOMIC_STORE_I2:
6547         case OP_ATOMIC_STORE_I4:
6548         case OP_ATOMIC_STORE_U1:
6549         case OP_ATOMIC_STORE_U2:
6550         case OP_ATOMIC_STORE_U4:
6551         case OP_ATOMIC_STORE_R4:
6552         case OP_ATOMIC_STORE_R8:
6553                 return TRUE;
6554         default:
6555                 return FALSE;
6556         }
6557 }
6558
6559 CallInfo*
6560 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6561 {
6562         return get_call_info (mp, sig);
6563 }