mono/mini/mini-arm64.c

   1 /*
   2  * mini-arm64.c: ARM64 backend for the Mono code generator
   3  *
   4  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   5  *
   6  * Based on mini-arm.c:
   7  *
   8  * Authors:
   9  *   Paolo Molaro (lupus@ximian.com)
  10  *   Dietmar Maurer (dietmar@ximian.com)
  11  *
  12  * (C) 2003 Ximian, Inc.
  13  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  14  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  15  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  16  */
  17
  18 #include "mini.h"
  19 #include "cpu-arm64.h"
  20 #include "ir-emit.h"
  21
  22 #include <mono/arch/arm64/arm64-codegen.h>
  23 #include <mono/utils/mono-mmap.h>
  24 #include <mono/utils/mono-memory-model.h>
  25 #include <mono/metadata/abi-details.h>
  26
  27 /*
  28  * Documentation:
  29  *
  30  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  31  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  32  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  33  *
  34  * Register usage:
  35  * - ip0/ip1/lr are used as temporary registers
  36  * - r27 is used as the rgctx/imt register
  37  * - r28 is used to access arguments passed on the stack
  38  * - d15/d16 are used as fp temporary registers
  39  */
  40
  41 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  42
  43 #define FP_TEMP_REG ARMREG_D16
  44 #define FP_TEMP_REG2 ARMREG_D17
  45
  46 #define THUNK_SIZE (4 * 4)
  47
  48 /* The single step trampoline */
  49 static gpointer ss_trampoline;
  50
  51 /* The breakpoint trampoline */
  52 static gpointer bp_trampoline;
  53
  54 static gboolean ios_abi;
  55
  56 static __attribute__((warn_unused_result)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  57
  58 const char*
  59 mono_arch_regname (int reg)
  60 {
  61         static const char * rnames[] = {
  62                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  63                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  64                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  65                 "lr", "sp"
  66         };
  67         if (reg >= 0 && reg < 32)
  68                 return rnames [reg];
  69         return "unknown";
  70 }
  71
  72 const char*
  73 mono_arch_fregname (int reg)
  74 {
  75         static const char * rnames[] = {
  76                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  77                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  78                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  79                 "d30", "d31"
  80         };
  81         if (reg >= 0 && reg < 32)
  82                 return rnames [reg];
  83         return "unknown fp";
  84 }
  85
  86 int
  87 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  88 {
  89         NOT_IMPLEMENTED;
  90         return 0;
  91 }
  92
  93 #define MAX_ARCH_DELEGATE_PARAMS 7
  94
  95 static gpointer
  96 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  97 {
  98         guint8 *code, *start;
  99
 100         if (has_target) {
 101                 start = code = mono_global_codeman_reserve (12);
 102
 103                 /* Replace the this argument with the target */
 104                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 105                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 106                 arm_brx (code, ARMREG_IP0);
 107
 108                 g_assert ((code - start) <= 12);
 109
 110                 mono_arch_flush_icache (start, 12);
 111         } else {
 112                 int size, i;
 113
 114                 size = 8 + param_count * 4;
 115                 start = code = mono_global_codeman_reserve (size);
 116
 117                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 118                 /* slide down the arguments */
 119                 for (i = 0; i < param_count; ++i)
 120                         arm_movx (code, i, i + 1);
 121                 arm_brx (code, ARMREG_IP0);
 122
 123                 g_assert ((code - start) <= size);
 124
 125                 mono_arch_flush_icache (start, size);
 126         }
 127
 128         if (code_size)
 129                 *code_size = code - start;
 130
 131         return start;
 132 }
 133
 134 /*
 135  * mono_arch_get_delegate_invoke_impls:
 136  *
 137  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 138  * trampolines.
 139  */
 140 GSList*
 141 mono_arch_get_delegate_invoke_impls (void)
 142 {
 143         GSList *res = NULL;
 144         guint8 *code;
 145         guint32 code_len;
 146         int i;
 147         char *tramp_name;
 148
 149         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 150         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 151
 152         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 153                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 154                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 155                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 156                 g_free (tramp_name);
 157         }
 158
 159         return res;
 160 }
 161
 162 gpointer
 163 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 164 {
 165         guint8 *code, *start;
 166
 167         /*
 168          * vtypes are returned in registers, or using the dedicated r8 register, so
 169          * they can be supported by delegate invokes.
 170          */
 171
 172         if (has_target) {
 173                 static guint8* cached = NULL;
 174
 175                 if (cached)
 176                         return cached;
 177
 178                 if (mono_aot_only)
 179                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 180                 else
 181                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 182                 mono_memory_barrier ();
 183                 cached = start;
 184                 return cached;
 185         } else {
 186                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 187                 int i;
 188
 189                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 190                         return NULL;
 191                 for (i = 0; i < sig->param_count; ++i)
 192                         if (!mono_is_regsize_var (sig->params [i]))
 193                                 return NULL;
 194
 195                 code = cache [sig->param_count];
 196                 if (code)
 197                         return code;
 198
 199                 if (mono_aot_only) {
 200                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 201                         start = mono_aot_get_trampoline (name);
 202                         g_free (name);
 203                 } else {
 204                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 205                 }
 206                 mono_memory_barrier ();
 207                 cache [sig->param_count] = start;
 208                 return start;
 209         }
 210
 211         return NULL;
 212 }
 213
 214 gpointer
 215 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 216 {
 217         return NULL;
 218 }
 219
 220 gpointer
 221 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 222 {
 223         return (gpointer)regs [ARMREG_R0];
 224 }
 225
 226 void
 227 mono_arch_cpu_init (void)
 228 {
 229 }
 230
 231 void
 232 mono_arch_init (void)
 233 {
 234         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 235         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 236
 237         if (!mono_aot_only)
 238                 bp_trampoline = mini_get_breakpoint_trampoline ();
 239
 240         mono_arm_gsharedvt_init ();
 241
 242 #if defined(TARGET_IOS)
 243         ios_abi = TRUE;
 244 #endif
 245 }
 246
 247 void
 248 mono_arch_cleanup (void)
 249 {
 250 }
 251
 252 guint32
 253 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 254 {
 255         *exclude_mask = 0;
 256         return 0;
 257 }
 258
 259 guint32
 260 mono_arch_cpu_enumerate_simd_versions (void)
 261 {
 262         return 0;
 263 }
 264
 265 void
 266 mono_arch_register_lowlevel_calls (void)
 267 {
 268 }
 269
 270 void
 271 mono_arch_finish_init (void)
 272 {
 273 }
 274
 275 /* The maximum length is 2 instructions */
 276 static guint8*
 277 emit_imm (guint8 *code, int dreg, int imm)
 278 {
 279         // FIXME: Optimize this
 280         if (imm < 0) {
 281                 gint64 limm = imm;
 282                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 283                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 284         } else {
 285                 arm_movzx (code, dreg, imm & 0xffff, 0);
 286                 if (imm >> 16)
 287                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 288         }
 289
 290         return code;
 291 }
 292
 293 /* The maximum length is 4 instructions */
 294 static guint8*
 295 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 296 {
 297         // FIXME: Optimize this
 298         arm_movzx (code, dreg, imm & 0xffff, 0);
 299         if ((imm >> 16) & 0xffff)
 300                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 301         if ((imm >> 32) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 303         if ((imm >> 48) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 305
 306         return code;
 307 }
 308
 309 guint8*
 310 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 311 {
 312         return emit_imm64 (code, dreg, imm);
 313 }
 314
 315 /*
 316  * emit_imm_template:
 317  *
 318  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 319  */
 320 static guint8*
 321 emit_imm64_template (guint8 *code, int dreg)
 322 {
 323         arm_movzx (code, dreg, 0, 0);
 324         arm_movkx (code, dreg, 0, 16);
 325         arm_movkx (code, dreg, 0, 32);
 326         arm_movkx (code, dreg, 0, 48);
 327
 328         return code;
 329 }
 330
 331 static inline __attribute__((warn_unused_result)) guint8*
 332 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 333 {
 334         if (!arm_is_arith_imm (imm)) {
 335                 code = emit_imm (code, ARMREG_LR, imm);
 336                 arm_addw (code, dreg, sreg, ARMREG_LR);
 337         } else {
 338                 arm_addw_imm (code, dreg, sreg, imm);
 339         }
 340         return code;
 341 }
 342
 343 static inline __attribute__((warn_unused_result)) guint8*
 344 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 345 {
 346         if (!arm_is_arith_imm (imm)) {
 347                 code = emit_imm (code, ARMREG_LR, imm);
 348                 arm_addx (code, dreg, sreg, ARMREG_LR);
 349         } else {
 350                 arm_addx_imm (code, dreg, sreg, imm);
 351         }
 352         return code;
 353 }
 354
 355 static inline __attribute__((warn_unused_result)) guint8*
 356 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 357 {
 358         if (!arm_is_arith_imm (imm)) {
 359                 code = emit_imm (code, ARMREG_LR, imm);
 360                 arm_subw (code, dreg, sreg, ARMREG_LR);
 361         } else {
 362                 arm_subw_imm (code, dreg, sreg, imm);
 363         }
 364         return code;
 365 }
 366
 367 static inline __attribute__((warn_unused_result)) guint8*
 368 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 369 {
 370         if (!arm_is_arith_imm (imm)) {
 371                 code = emit_imm (code, ARMREG_LR, imm);
 372                 arm_subx (code, dreg, sreg, ARMREG_LR);
 373         } else {
 374                 arm_subx_imm (code, dreg, sreg, imm);
 375         }
 376         return code;
 377 }
 378
 379 /* Emit sp+=imm. Clobbers ip0/ip1 */
 380 static inline __attribute__((warn_unused_result)) guint8*
 381 emit_addx_sp_imm (guint8 *code, int imm)
 382 {
 383         code = emit_imm (code, ARMREG_IP0, imm);
 384         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 385         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 386         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 387         return code;
 388 }
 389
 390 /* Emit sp-=imm. Clobbers ip0/ip1 */
 391 static inline __attribute__((warn_unused_result)) guint8*
 392 emit_subx_sp_imm (guint8 *code, int imm)
 393 {
 394         code = emit_imm (code, ARMREG_IP0, imm);
 395         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 396         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 397         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 398         return code;
 399 }
 400
 401 static inline __attribute__((warn_unused_result)) guint8*
 402 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 403 {
 404         // FIXME:
 405         code = emit_imm (code, ARMREG_LR, imm);
 406         arm_andw (code, dreg, sreg, ARMREG_LR);
 407
 408         return code;
 409 }
 410
 411 static inline __attribute__((warn_unused_result)) guint8*
 412 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 413 {
 414         // FIXME:
 415         code = emit_imm (code, ARMREG_LR, imm);
 416         arm_andx (code, dreg, sreg, ARMREG_LR);
 417
 418         return code;
 419 }
 420
 421 static inline __attribute__((warn_unused_result)) guint8*
 422 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 423 {
 424         // FIXME:
 425         code = emit_imm (code, ARMREG_LR, imm);
 426         arm_orrw (code, dreg, sreg, ARMREG_LR);
 427
 428         return code;
 429 }
 430
 431 static inline __attribute__((warn_unused_result)) guint8*
 432 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 433 {
 434         // FIXME:
 435         code = emit_imm (code, ARMREG_LR, imm);
 436         arm_orrx (code, dreg, sreg, ARMREG_LR);
 437
 438         return code;
 439 }
 440
 441 static inline __attribute__((warn_unused_result)) guint8*
 442 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 443 {
 444         // FIXME:
 445         code = emit_imm (code, ARMREG_LR, imm);
 446         arm_eorw (code, dreg, sreg, ARMREG_LR);
 447
 448         return code;
 449 }
 450
 451 static inline __attribute__((warn_unused_result)) guint8*
 452 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 453 {
 454         // FIXME:
 455         code = emit_imm (code, ARMREG_LR, imm);
 456         arm_eorx (code, dreg, sreg, ARMREG_LR);
 457
 458         return code;
 459 }
 460
 461 static inline __attribute__((warn_unused_result)) guint8*
 462 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 463 {
 464         if (imm == 0) {
 465                 arm_cmpw (code, sreg, ARMREG_RZR);
 466         } else {
 467                 // FIXME:
 468                 code = emit_imm (code, ARMREG_LR, imm);
 469                 arm_cmpw (code, sreg, ARMREG_LR);
 470         }
 471
 472         return code;
 473 }
 474
 475 static inline __attribute__((warn_unused_result)) guint8*
 476 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 477 {
 478         if (imm == 0) {
 479                 arm_cmpx (code, sreg, ARMREG_RZR);
 480         } else {
 481                 // FIXME:
 482                 code = emit_imm (code, ARMREG_LR, imm);
 483                 arm_cmpx (code, sreg, ARMREG_LR);
 484         }
 485
 486         return code;
 487 }
 488
 489 static inline __attribute__((warn_unused_result)) guint8*
 490 emit_strb (guint8 *code, int rt, int rn, int imm)
 491 {
 492         if (arm_is_strb_imm (imm)) {
 493                 arm_strb (code, rt, rn, imm);
 494         } else {
 495                 g_assert (rt != ARMREG_IP0);
 496                 g_assert (rn != ARMREG_IP0);
 497                 code = emit_imm (code, ARMREG_IP0, imm);
 498                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 499         }
 500         return code;
 501 }
 502
 503 static inline __attribute__((warn_unused_result)) guint8*
 504 emit_strh (guint8 *code, int rt, int rn, int imm)
 505 {
 506         if (arm_is_strh_imm (imm)) {
 507                 arm_strh (code, rt, rn, imm);
 508         } else {
 509                 g_assert (rt != ARMREG_IP0);
 510                 g_assert (rn != ARMREG_IP0);
 511                 code = emit_imm (code, ARMREG_IP0, imm);
 512                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 513         }
 514         return code;
 515 }
 516
 517 static inline __attribute__((warn_unused_result)) guint8*
 518 emit_strw (guint8 *code, int rt, int rn, int imm)
 519 {
 520         if (arm_is_strw_imm (imm)) {
 521                 arm_strw (code, rt, rn, imm);
 522         } else {
 523                 g_assert (rt != ARMREG_IP0);
 524                 g_assert (rn != ARMREG_IP0);
 525                 code = emit_imm (code, ARMREG_IP0, imm);
 526                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 527         }
 528         return code;
 529 }
 530
 531 static inline __attribute__((warn_unused_result)) guint8*
 532 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 533 {
 534         if (arm_is_strw_imm (imm)) {
 535                 arm_strfpw (code, rt, rn, imm);
 536         } else {
 537                 g_assert (rn != ARMREG_IP0);
 538                 code = emit_imm (code, ARMREG_IP0, imm);
 539                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 540                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 541         }
 542         return code;
 543 }
 544
 545 static inline __attribute__((warn_unused_result)) guint8*
 546 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 547 {
 548         if (arm_is_strx_imm (imm)) {
 549                 arm_strfpx (code, rt, rn, imm);
 550         } else {
 551                 g_assert (rn != ARMREG_IP0);
 552                 code = emit_imm (code, ARMREG_IP0, imm);
 553                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 554                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 555         }
 556         return code;
 557 }
 558
 559 static inline __attribute__((warn_unused_result)) guint8*
 560 emit_strx (guint8 *code, int rt, int rn, int imm)
 561 {
 562         if (arm_is_strx_imm (imm)) {
 563                 arm_strx (code, rt, rn, imm);
 564         } else {
 565                 g_assert (rt != ARMREG_IP0);
 566                 g_assert (rn != ARMREG_IP0);
 567                 code = emit_imm (code, ARMREG_IP0, imm);
 568                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 569         }
 570         return code;
 571 }
 572
 573 static inline __attribute__((warn_unused_result)) guint8*
 574 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 575 {
 576         if (arm_is_pimm12_scaled (imm, 1)) {
 577                 arm_ldrb (code, rt, rn, imm);
 578         } else {
 579                 g_assert (rt != ARMREG_IP0);
 580                 g_assert (rn != ARMREG_IP0);
 581                 code = emit_imm (code, ARMREG_IP0, imm);
 582                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 583         }
 584         return code;
 585 }
 586
 587 static inline __attribute__((warn_unused_result)) guint8*
 588 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 589 {
 590         if (arm_is_pimm12_scaled (imm, 1)) {
 591                 arm_ldrsbx (code, rt, rn, imm);
 592         } else {
 593                 g_assert (rt != ARMREG_IP0);
 594                 g_assert (rn != ARMREG_IP0);
 595                 code = emit_imm (code, ARMREG_IP0, imm);
 596                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 597         }
 598         return code;
 599 }
 600
 601 static inline __attribute__((warn_unused_result)) guint8*
 602 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 603 {
 604         if (arm_is_pimm12_scaled (imm, 2)) {
 605                 arm_ldrh (code, rt, rn, imm);
 606         } else {
 607                 g_assert (rt != ARMREG_IP0);
 608                 g_assert (rn != ARMREG_IP0);
 609                 code = emit_imm (code, ARMREG_IP0, imm);
 610                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 611         }
 612         return code;
 613 }
 614
 615 static inline __attribute__((warn_unused_result)) guint8*
 616 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 617 {
 618         if (arm_is_pimm12_scaled (imm, 2)) {
 619                 arm_ldrshx (code, rt, rn, imm);
 620         } else {
 621                 g_assert (rt != ARMREG_IP0);
 622                 g_assert (rn != ARMREG_IP0);
 623                 code = emit_imm (code, ARMREG_IP0, imm);
 624                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 625         }
 626         return code;
 627 }
 628
 629 static inline __attribute__((warn_unused_result)) guint8*
 630 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 631 {
 632         if (arm_is_pimm12_scaled (imm, 4)) {
 633                 arm_ldrswx (code, rt, rn, imm);
 634         } else {
 635                 g_assert (rt != ARMREG_IP0);
 636                 g_assert (rn != ARMREG_IP0);
 637                 code = emit_imm (code, ARMREG_IP0, imm);
 638                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 639         }
 640         return code;
 641 }
 642
 643 static inline __attribute__((warn_unused_result)) guint8*
 644 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 645 {
 646         if (arm_is_pimm12_scaled (imm, 4)) {
 647                 arm_ldrw (code, rt, rn, imm);
 648         } else {
 649                 g_assert (rn != ARMREG_IP0);
 650                 code = emit_imm (code, ARMREG_IP0, imm);
 651                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 652         }
 653         return code;
 654 }
 655
 656 static inline __attribute__((warn_unused_result)) guint8*
 657 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 658 {
 659         if (arm_is_pimm12_scaled (imm, 8)) {
 660                 arm_ldrx (code, rt, rn, imm);
 661         } else {
 662                 g_assert (rn != ARMREG_IP0);
 663                 code = emit_imm (code, ARMREG_IP0, imm);
 664                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 665         }
 666         return code;
 667 }
 668
 669 static inline __attribute__((warn_unused_result)) guint8*
 670 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 671 {
 672         if (arm_is_pimm12_scaled (imm, 4)) {
 673                 arm_ldrfpw (code, rt, rn, imm);
 674         } else {
 675                 g_assert (rn != ARMREG_IP0);
 676                 code = emit_imm (code, ARMREG_IP0, imm);
 677                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 678                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 679         }
 680         return code;
 681 }
 682
 683 static inline __attribute__((warn_unused_result)) guint8*
 684 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 685 {
 686         if (arm_is_pimm12_scaled (imm, 8)) {
 687                 arm_ldrfpx (code, rt, rn, imm);
 688         } else {
 689                 g_assert (rn != ARMREG_IP0);
 690                 code = emit_imm (code, ARMREG_IP0, imm);
 691                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 692                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 693         }
 694         return code;
 695 }
 696
 697 guint8*
 698 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 699 {
 700         return emit_ldrx (code, rt, rn, imm);
 701 }
 702
 703 static guint8*
 704 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 705 {
 706         /*
 707         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 708         code = emit_imm64_template (code, ARMREG_LR);
 709         arm_blrx (code, ARMREG_LR);
 710         */
 711         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 712         arm_bl (code, code);
 713         cfg->thunk_area += THUNK_SIZE;
 714         return code;
 715 }
 716
 717 static guint8*
 718 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 719 {
 720         if (cfg)
 721                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 722         else
 723                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 724         /* See arch_emit_got_access () in aot-compiler.c */
 725         arm_ldrx_lit (code, dreg, 0);
 726         arm_nop (code);
 727         arm_nop (code);
 728         return code;
 729 }
 730
 731 static guint8*
 732 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 733 {
 734         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 735 }
 736
 737 /*
 738  * mono_arm_emit_aotconst:
 739  *
 740  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 741  */
 742 guint8*
 743 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 744 {
 745         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 746 }
 747
 748 static guint8*
 749 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 750 {
 751         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 752         if (tls_offset < 256) {
 753                 arm_ldrx (code, dreg, dreg, tls_offset);
 754         } else {
 755                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 756                 arm_ldrx (code, dreg, dreg, 0);
 757         }
 758         return code;
 759 }
 760
 761 static guint8*
 762 emit_tls_get_reg (guint8 *code, int dreg, int offset_reg)
 763 {
 764         g_assert (offset_reg != ARMREG_IP0);
 765         arm_mrs (code, ARMREG_IP0, ARM_MRS_REG_TPIDR_EL0);
 766         arm_ldrx_reg (code, dreg, ARMREG_IP0, offset_reg);
 767         return code;
 768 }
 769
 770 static guint8*
 771 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 772 {
 773         int tmpreg = ARMREG_IP0;
 774
 775         g_assert (sreg != tmpreg);
 776         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 777         if (tls_offset < 256) {
 778                 arm_strx (code, sreg, tmpreg, tls_offset);
 779         } else {
 780                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 781                 arm_strx (code, sreg, tmpreg, 0);
 782         }
 783         return code;
 784 }
 785
 786
 787 static guint8*
 788 emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
 789 {
 790         int tmpreg = ARMREG_IP0;
 791
 792         g_assert (sreg != tmpreg);
 793         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 794         arm_strx_reg (code, sreg, tmpreg, offset_reg);
 795         return code;
 796 }
 797
 798 /*
 799  * Emits
 800  * - mov sp, fp
 801  * - ldrp [fp, lr], [sp], !stack_offfset
 802  * Clobbers TEMP_REGS.
 803  */
 804 __attribute__((warn_unused_result)) guint8*
 805 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 806 {
 807         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 808
 809         if (arm_is_ldpx_imm (stack_offset)) {
 810                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 811         } else {
 812                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 813                 /* sp += stack_offset */
 814                 g_assert (temp_regs & (1 << ARMREG_IP0));
 815                 if (temp_regs & (1 << ARMREG_IP1)) {
 816                         code = emit_addx_sp_imm (code, stack_offset);
 817                 } else {
 818                         int imm = stack_offset;
 819
 820                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 821                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 822                         while (imm > 256) {
 823                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 824                                 imm -= 256;
 825                         }
 826                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 827                 }
 828         }
 829         return code;
 830 }
 831
 832 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 833
 834 static guint8*
 835 emit_thunk (guint8 *code, gconstpointer target)
 836 {
 837         guint8 *p = code;
 838
 839         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 840         arm_brx (code, ARMREG_IP0);
 841         *(guint64*)code = (guint64)target;
 842         code += sizeof (guint64);
 843
 844         mono_arch_flush_icache (p, code - p);
 845         return code;
 846 }
 847
 848 static gpointer
 849 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 850 {
 851         MonoJitInfo *ji;
 852         MonoThunkJitInfo *info;
 853         guint8 *thunks, *p;
 854         int thunks_size;
 855         guint8 *orig_target;
 856         guint8 *target_thunk;
 857
 858         if (!domain)
 859                 domain = mono_domain_get ();
 860
 861         if (cfg) {
 862                 /*
 863                  * This can be called multiple times during JITting,
 864                  * save the current position in cfg->arch to avoid
 865                  * doing a O(n^2) search.
 866                  */
 867                 if (!cfg->arch.thunks) {
 868                         cfg->arch.thunks = cfg->thunks;
 869                         cfg->arch.thunks_size = cfg->thunk_area;
 870                 }
 871                 thunks = cfg->arch.thunks;
 872                 thunks_size = cfg->arch.thunks_size;
 873                 if (!thunks_size) {
 874                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 875                         g_assert_not_reached ();
 876                 }
 877
 878                 g_assert (*(guint32*)thunks == 0);
 879                 emit_thunk (thunks, target);
 880
 881                 cfg->arch.thunks += THUNK_SIZE;
 882                 cfg->arch.thunks_size -= THUNK_SIZE;
 883
 884                 return thunks;
 885         } else {
 886                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 887                 g_assert (ji);
 888                 info = mono_jit_info_get_thunk_info (ji);
 889                 g_assert (info);
 890
 891                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 892                 thunks_size = info->thunks_size;
 893
 894                 orig_target = mono_arch_get_call_target (code + 4);
 895
 896                 mono_domain_lock (domain);
 897
 898                 target_thunk = NULL;
 899                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 900                         /* The call already points to a thunk, because of trampolines etc. */
 901                         target_thunk = orig_target;
 902                 } else {
 903                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 904                                 if (((guint32*)p) [0] == 0) {
 905                                         /* Free entry */
 906                                         target_thunk = p;
 907                                         break;
 908                                 } else if (((guint64*)p) [1] == (guint64)target) {
 909                                         /* Thunk already points to target */
 910                                         target_thunk = p;
 911                                         break;
 912                                 }
 913                         }
 914                 }
 915
 916                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 917
 918                 if (!target_thunk) {
 919                         mono_domain_unlock (domain);
 920                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 921                         g_assert_not_reached ();
 922                 }
 923
 924                 emit_thunk (target_thunk, target);
 925
 926                 mono_domain_unlock (domain);
 927
 928                 return target_thunk;
 929         }
 930 }
 931
 932 static void
 933 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 934 {
 935         switch (relocation) {
 936         case MONO_R_ARM64_B:
 937                 if (arm_is_bl_disp (code, target)) {
 938                         arm_b (code, target);
 939                 } else {
 940                         gpointer thunk;
 941
 942                         thunk = create_thunk (cfg, domain, code, target);
 943                         g_assert (arm_is_bl_disp (code, thunk));
 944                         arm_b (code, thunk);
 945                 }
 946                 break;
 947         case MONO_R_ARM64_BCC: {
 948                 int cond;
 949
 950                 cond = arm_get_bcc_cond (code);
 951                 arm_bcc (code, cond, target);
 952                 break;
 953         }
 954         case MONO_R_ARM64_CBZ:
 955                 arm_set_cbz_target (code, target);
 956                 break;
 957         case MONO_R_ARM64_IMM: {
 958                 guint64 imm = (guint64)target;
 959                 int dreg;
 960
 961                 /* emit_imm64_template () */
 962                 dreg = arm_get_movzx_rd (code);
 963                 arm_movzx (code, dreg, imm & 0xffff, 0);
 964                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 965                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 966                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 967                 break;
 968         }
 969         case MONO_R_ARM64_BL:
 970                 if (arm_is_bl_disp (code, target)) {
 971                         arm_bl (code, target);
 972                 } else {
 973                         gpointer thunk;
 974
 975                         thunk = create_thunk (cfg, domain, code, target);
 976                         g_assert (arm_is_bl_disp (code, thunk));
 977                         arm_bl (code, thunk);
 978                 }
 979                 break;
 980         default:
 981                 g_assert_not_reached ();
 982         }
 983 }
 984
 985 static void
 986 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 987 {
 988         arm_patch_full (NULL, NULL, code, target, relocation);
 989 }
 990
 991 void
 992 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 993 {
 994         arm_patch_rel (code, target, relocation);
 995 }
 996
 997 void
 998 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 999 {
1000         guint8 *ip;
1001
1002         ip = ji->ip.i + code;
1003
1004         switch (ji->type) {
1005         case MONO_PATCH_INFO_METHOD_JUMP:
1006                 /* ji->relocation is not set by the caller */
1007                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
1008                 break;
1009         default:
1010                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1011                 break;
1012         }
1013 }
1014
1015 void
1016 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1017 {
1018 }
1019
1020 void
1021 mono_arch_flush_register_windows (void)
1022 {
1023 }
1024
1025 MonoMethod*
1026 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1027 {
1028         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1029 }
1030
1031 MonoVTable*
1032 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1033 {
1034         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1035 }
1036
1037 mgreg_t
1038 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1039 {
1040         return ctx->regs [reg];
1041 }
1042
1043 void
1044 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1045 {
1046         ctx->regs [reg] = val;
1047 }
1048
1049 /*
1050  * mono_arch_set_target:
1051  *
1052  *   Set the target architecture the JIT backend should generate code for, in the form
1053  * of a GNU target triplet. Only used in AOT mode.
1054  */
1055 void
1056 mono_arch_set_target (char *mtriple)
1057 {
1058         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1059                 ios_abi = TRUE;
1060         }
1061 }
1062
1063 static void
1064 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1065 {
1066         if (cinfo->gr >= PARAM_REGS) {
1067                 ainfo->storage = ArgOnStack;
1068                 if (ios_abi) {
1069                         /* Assume size == align */
1070                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1071                         ainfo->offset = cinfo->stack_usage;
1072                         ainfo->slot_size = size;
1073                         ainfo->sign = sign;
1074                         cinfo->stack_usage += size;
1075                 } else {
1076                         ainfo->offset = cinfo->stack_usage;
1077                         ainfo->slot_size = 8;
1078                         ainfo->sign = FALSE;
1079                         /* Put arguments into 8 byte aligned stack slots */
1080                         cinfo->stack_usage += 8;
1081                 }
1082         } else {
1083                 ainfo->storage = ArgInIReg;
1084                 ainfo->reg = cinfo->gr;
1085                 cinfo->gr ++;
1086         }
1087 }
1088
1089 static void
1090 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1091 {
1092         int size = single ? 4 : 8;
1093
1094         if (cinfo->fr >= FP_PARAM_REGS) {
1095                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1096                 if (ios_abi) {
1097                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1098                         ainfo->offset = cinfo->stack_usage;
1099                         ainfo->slot_size = size;
1100                         cinfo->stack_usage += size;
1101                 } else {
1102                         ainfo->offset = cinfo->stack_usage;
1103                         ainfo->slot_size = 8;
1104                         /* Put arguments into 8 byte aligned stack slots */
1105                         cinfo->stack_usage += 8;
1106                 }
1107         } else {
1108                 if (single)
1109                         ainfo->storage = ArgInFRegR4;
1110                 else
1111                         ainfo->storage = ArgInFReg;
1112                 ainfo->reg = cinfo->fr;
1113                 cinfo->fr ++;
1114         }
1115 }
1116
1117 static gboolean
1118 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1119 {
1120         MonoClass *klass;
1121         gpointer iter;
1122         MonoClassField *field;
1123         MonoType *ftype, *prev_ftype = NULL;
1124         int i, nfields = 0;
1125
1126         klass = mono_class_from_mono_type (t);
1127         iter = NULL;
1128         while ((field = mono_class_get_fields (klass, &iter))) {
1129                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1130                         continue;
1131                 ftype = mono_field_get_type (field);
1132                 ftype = mini_get_underlying_type (ftype);
1133
1134                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1135                         int nested_nfields, nested_esize;
1136                         int nested_field_offsets [16];
1137
1138                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1139                                 return FALSE;
1140                         if (nested_esize == 4)
1141                                 ftype = &mono_defaults.single_class->byval_arg;
1142                         else
1143                                 ftype = &mono_defaults.double_class->byval_arg;
1144                         if (prev_ftype && prev_ftype->type != ftype->type)
1145                                 return FALSE;
1146                         prev_ftype = ftype;
1147                         for (i = 0; i < nested_nfields; ++i) {
1148                                 if (nfields + i < 4)
1149                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1150                         }
1151                         nfields += nested_nfields;
1152                 } else {
1153                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1154                                 return FALSE;
1155                         if (prev_ftype && prev_ftype->type != ftype->type)
1156                                 return FALSE;
1157                         prev_ftype = ftype;
1158                         if (nfields < 4)
1159                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1160                         nfields ++;
1161                 }
1162         }
1163         if (nfields == 0 || nfields > 4)
1164                 return FALSE;
1165         *out_nfields = nfields;
1166         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1167         return TRUE;
1168 }
1169
1170 static void
1171 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1172 {
1173         int i, size, align_size, nregs, nfields, esize;
1174         int field_offsets [16];
1175         guint32 align;
1176
1177         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1178         align_size = ALIGN_TO (size, 8);
1179
1180         nregs = align_size / 8;
1181         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1182                 /*
1183                  * The struct might include nested float structs aligned at 8,
1184                  * so need to keep track of the offsets of the individual fields.
1185                  */
1186                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1187                         ainfo->storage = ArgHFA;
1188                         ainfo->reg = cinfo->fr;
1189                         ainfo->nregs = nfields;
1190                         ainfo->size = size;
1191                         ainfo->esize = esize;
1192                         for (i = 0; i < nfields; ++i)
1193                                 ainfo->foffsets [i] = field_offsets [i];
1194                         cinfo->fr += ainfo->nregs;
1195                 } else {
1196                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1197                         cinfo->fr = FP_PARAM_REGS;
1198                         size = ALIGN_TO (size, 8);
1199                         ainfo->storage = ArgVtypeOnStack;
1200                         ainfo->offset = cinfo->stack_usage;
1201                         ainfo->size = size;
1202                         ainfo->hfa = TRUE;
1203                         ainfo->nregs = nfields;
1204                         ainfo->esize = esize;
1205                         cinfo->stack_usage += size;
1206                 }
1207                 return;
1208         }
1209
1210         if (align_size > 16) {
1211                 ainfo->storage = ArgVtypeByRef;
1212                 ainfo->size = size;
1213                 return;
1214         }
1215
1216         if (cinfo->gr + nregs > PARAM_REGS) {
1217                 size = ALIGN_TO (size, 8);
1218                 ainfo->storage = ArgVtypeOnStack;
1219                 ainfo->offset = cinfo->stack_usage;
1220                 ainfo->size = size;
1221                 cinfo->stack_usage += size;
1222                 cinfo->gr = PARAM_REGS;
1223         } else {
1224                 ainfo->storage = ArgVtypeInIRegs;
1225                 ainfo->reg = cinfo->gr;
1226                 ainfo->nregs = nregs;
1227                 ainfo->size = size;
1228                 cinfo->gr += nregs;
1229         }
1230 }
1231
1232 static void
1233 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1234 {
1235         MonoType *ptype;
1236
1237         ptype = mini_get_underlying_type (t);
1238         switch (ptype->type) {
1239         case MONO_TYPE_I1:
1240                 add_general (cinfo, ainfo, 1, TRUE);
1241                 break;
1242         case MONO_TYPE_BOOLEAN:
1243         case MONO_TYPE_U1:
1244                 add_general (cinfo, ainfo, 1, FALSE);
1245                 break;
1246         case MONO_TYPE_I2:
1247                 add_general (cinfo, ainfo, 2, TRUE);
1248                 break;
1249         case MONO_TYPE_U2:
1250         case MONO_TYPE_CHAR:
1251                 add_general (cinfo, ainfo, 2, FALSE);
1252                 break;
1253         case MONO_TYPE_I4:
1254                 add_general (cinfo, ainfo, 4, TRUE);
1255                 break;
1256         case MONO_TYPE_U4:
1257                 add_general (cinfo, ainfo, 4, FALSE);
1258                 break;
1259         case MONO_TYPE_I:
1260         case MONO_TYPE_U:
1261         case MONO_TYPE_PTR:
1262         case MONO_TYPE_FNPTR:
1263         case MONO_TYPE_CLASS:
1264         case MONO_TYPE_OBJECT:
1265         case MONO_TYPE_SZARRAY:
1266         case MONO_TYPE_ARRAY:
1267         case MONO_TYPE_STRING:
1268         case MONO_TYPE_U8:
1269         case MONO_TYPE_I8:
1270                 add_general (cinfo, ainfo, 8, FALSE);
1271                 break;
1272         case MONO_TYPE_R8:
1273                 add_fp (cinfo, ainfo, FALSE);
1274                 break;
1275         case MONO_TYPE_R4:
1276                 add_fp (cinfo, ainfo, TRUE);
1277                 break;
1278         case MONO_TYPE_VALUETYPE:
1279         case MONO_TYPE_TYPEDBYREF:
1280                 add_valuetype (cinfo, ainfo, ptype);
1281                 break;
1282         case MONO_TYPE_VOID:
1283                 ainfo->storage = ArgNone;
1284                 break;
1285         case MONO_TYPE_GENERICINST:
1286                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1287                         add_general (cinfo, ainfo, 8, FALSE);
1288                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1289                         /*
1290                          * Treat gsharedvt arguments as large vtypes
1291                          */
1292                         ainfo->storage = ArgVtypeByRef;
1293                         ainfo->gsharedvt = TRUE;
1294                 } else {
1295                         add_valuetype (cinfo, ainfo, ptype);
1296                 }
1297                 break;
1298         case MONO_TYPE_VAR:
1299         case MONO_TYPE_MVAR:
1300                 g_assert (mini_is_gsharedvt_type (ptype));
1301                 ainfo->storage = ArgVtypeByRef;
1302                 ainfo->gsharedvt = TRUE;
1303                 break;
1304         default:
1305                 g_assert_not_reached ();
1306                 break;
1307         }
1308 }
1309
1310 /*
1311  * get_call_info:
1312  *
1313  *  Obtain information about a call according to the calling convention.
1314  */
1315 static CallInfo*
1316 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1317 {
1318         CallInfo *cinfo;
1319         ArgInfo *ainfo;
1320         int n, pstart, pindex;
1321
1322         n = sig->hasthis + sig->param_count;
1323
1324         if (mp)
1325                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1326         else
1327                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1328
1329         cinfo->nargs = n;
1330         cinfo->pinvoke = sig->pinvoke;
1331
1332         /* Return value */
1333         add_param (cinfo, &cinfo->ret, sig->ret);
1334         if (cinfo->ret.storage == ArgVtypeByRef)
1335                 cinfo->ret.reg = ARMREG_R8;
1336         /* Reset state */
1337         cinfo->gr = 0;
1338         cinfo->fr = 0;
1339         cinfo->stack_usage = 0;
1340
1341         /* Parameters */
1342         if (sig->hasthis)
1343                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1344         pstart = 0;
1345         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1346                 ainfo = cinfo->args + sig->hasthis + pindex;
1347
1348                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1349                         /* Prevent implicit arguments and sig_cookie from
1350                            being passed in registers */
1351                         cinfo->gr = PARAM_REGS;
1352                         cinfo->fr = FP_PARAM_REGS;
1353                         /* Emit the signature cookie just before the implicit arguments */
1354                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1355                 }
1356
1357                 add_param (cinfo, ainfo, sig->params [pindex]);
1358                 if (ainfo->storage == ArgVtypeByRef) {
1359                         /* Pass the argument address in the next register */
1360                         if (cinfo->gr >= PARAM_REGS) {
1361                                 ainfo->storage = ArgVtypeByRefOnStack;
1362                                 ainfo->offset = cinfo->stack_usage;
1363                                 cinfo->stack_usage += 8;
1364                         } else {
1365                                 ainfo->reg = cinfo->gr;
1366                                 cinfo->gr ++;
1367                         }
1368                 }
1369         }
1370
1371         /* Handle the case where there are no implicit arguments */
1372         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1373                 /* Prevent implicit arguments and sig_cookie from
1374                    being passed in registers */
1375                 cinfo->gr = PARAM_REGS;
1376                 cinfo->fr = FP_PARAM_REGS;
1377                 /* Emit the signature cookie just before the implicit arguments */
1378                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1379         }
1380
1381         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1382
1383         return cinfo;
1384 }
1385
1386 typedef struct {
1387         MonoMethodSignature *sig;
1388         CallInfo *cinfo;
1389         MonoType *rtype;
1390         MonoType **param_types;
1391         int n_fpargs, n_fpret;
1392 } ArchDynCallInfo;
1393
1394 static gboolean
1395 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1396 {
1397         int i;
1398
1399         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1400                 return FALSE;
1401
1402         // FIXME: Add more cases
1403         switch (cinfo->ret.storage) {
1404         case ArgNone:
1405         case ArgInIReg:
1406         case ArgInFReg:
1407         case ArgInFRegR4:
1408         case ArgVtypeByRef:
1409                 break;
1410         case ArgVtypeInIRegs:
1411                 if (cinfo->ret.nregs > 2)
1412                         return FALSE;
1413                 break;
1414         case ArgHFA:
1415                 break;
1416         default:
1417                 return FALSE;
1418         }
1419
1420         for (i = 0; i < cinfo->nargs; ++i) {
1421                 ArgInfo *ainfo = &cinfo->args [i];
1422
1423                 switch (ainfo->storage) {
1424                 case ArgInIReg:
1425                 case ArgVtypeInIRegs:
1426                 case ArgInFReg:
1427                 case ArgInFRegR4:
1428                 case ArgHFA:
1429                 case ArgVtypeByRef:
1430                         break;
1431                 case ArgOnStack:
1432                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1433                                 return FALSE;
1434                         break;
1435                 default:
1436                         return FALSE;
1437                 }
1438         }
1439
1440         return TRUE;
1441 }
1442
1443 MonoDynCallInfo*
1444 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1445 {
1446         ArchDynCallInfo *info;
1447         CallInfo *cinfo;
1448         int i;
1449
1450         cinfo = get_call_info (NULL, sig);
1451
1452         if (!dyn_call_supported (cinfo, sig)) {
1453                 g_free (cinfo);
1454                 return NULL;
1455         }
1456
1457         info = g_new0 (ArchDynCallInfo, 1);
1458         // FIXME: Preprocess the info to speed up start_dyn_call ()
1459         info->sig = sig;
1460         info->cinfo = cinfo;
1461         info->rtype = mini_get_underlying_type (sig->ret);
1462         info->param_types = g_new0 (MonoType*, sig->param_count);
1463         for (i = 0; i < sig->param_count; ++i)
1464                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1465
1466         switch (cinfo->ret.storage) {
1467         case ArgInFReg:
1468         case ArgInFRegR4:
1469                 info->n_fpret = 1;
1470                 break;
1471         case ArgHFA:
1472                 info->n_fpret = cinfo->ret.nregs;
1473                 break;
1474         default:
1475                 break;
1476         }
1477
1478         return (MonoDynCallInfo*)info;
1479 }
1480
1481 void
1482 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1483 {
1484         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1485
1486         g_free (ainfo->cinfo);
1487         g_free (ainfo->param_types);
1488         g_free (ainfo);
1489 }
1490
1491 static double
1492 bitcast_r4_to_r8 (float f)
1493 {
1494         float *p = &f;
1495
1496         return *(double*)p;
1497 }
1498
1499 static float
1500 bitcast_r8_to_r4 (double f)
1501 {
1502         double *p = &f;
1503
1504         return *(float*)p;
1505 }
1506
1507 void
1508 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1509 {
1510         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1511         DynCallArgs *p = (DynCallArgs*)buf;
1512         int aindex, arg_index, greg, i, pindex;
1513         MonoMethodSignature *sig = dinfo->sig;
1514         CallInfo *cinfo = dinfo->cinfo;
1515         int buffer_offset = 0;
1516
1517         g_assert (buf_len >= sizeof (DynCallArgs));
1518
1519         p->res = 0;
1520         p->ret = ret;
1521         p->n_fpargs = dinfo->n_fpargs;
1522         p->n_fpret = dinfo->n_fpret;
1523
1524         arg_index = 0;
1525         greg = 0;
1526         pindex = 0;
1527
1528         if (sig->hasthis)
1529                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1530
1531         if (cinfo->ret.storage == ArgVtypeByRef)
1532                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1533
1534         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1535                 MonoType *t = dinfo->param_types [aindex];
1536                 gpointer *arg = args [arg_index ++];
1537                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1538                 int slot = -1;
1539
1540                 if (ainfo->storage == ArgOnStack) {
1541                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1542                 } else {
1543                         slot = ainfo->reg;
1544                 }
1545
1546                 if (t->byref) {
1547                         p->regs [slot] = (mgreg_t)*arg;
1548                         continue;
1549                 }
1550
1551                 if (ios_abi && ainfo->storage == ArgOnStack) {
1552                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1553                         gboolean handled = TRUE;
1554
1555                         /* Special case arguments smaller than 1 machine word */
1556                         switch (t->type) {
1557                         case MONO_TYPE_BOOLEAN:
1558                         case MONO_TYPE_U1:
1559                                 *(guint8*)stack_arg = *(guint8*)arg;
1560                                 break;
1561                         case MONO_TYPE_I1:
1562                                 *(gint8*)stack_arg = *(gint8*)arg;
1563                                 break;
1564                         case MONO_TYPE_U2:
1565                         case MONO_TYPE_CHAR:
1566                                 *(guint16*)stack_arg = *(guint16*)arg;
1567                                 break;
1568                         case MONO_TYPE_I2:
1569                                 *(gint16*)stack_arg = *(gint16*)arg;
1570                                 break;
1571                         case MONO_TYPE_I4:
1572                                 *(gint32*)stack_arg = *(gint32*)arg;
1573                                 break;
1574                         case MONO_TYPE_U4:
1575                                 *(guint32*)stack_arg = *(guint32*)arg;
1576                                 break;
1577                         default:
1578                                 handled = FALSE;
1579                                 break;
1580                         }
1581                         if (handled)
1582                                 continue;
1583                 }
1584
1585                 switch (t->type) {
1586                 case MONO_TYPE_STRING:
1587                 case MONO_TYPE_CLASS:
1588                 case MONO_TYPE_ARRAY:
1589                 case MONO_TYPE_SZARRAY:
1590                 case MONO_TYPE_OBJECT:
1591                 case MONO_TYPE_PTR:
1592                 case MONO_TYPE_I:
1593                 case MONO_TYPE_U:
1594                 case MONO_TYPE_I8:
1595                 case MONO_TYPE_U8:
1596                         p->regs [slot] = (mgreg_t)*arg;
1597                         break;
1598                 case MONO_TYPE_BOOLEAN:
1599                 case MONO_TYPE_U1:
1600                         p->regs [slot] = *(guint8*)arg;
1601                         break;
1602                 case MONO_TYPE_I1:
1603                         p->regs [slot] = *(gint8*)arg;
1604                         break;
1605                 case MONO_TYPE_I2:
1606                         p->regs [slot] = *(gint16*)arg;
1607                         break;
1608                 case MONO_TYPE_U2:
1609                 case MONO_TYPE_CHAR:
1610                         p->regs [slot] = *(guint16*)arg;
1611                         break;
1612                 case MONO_TYPE_I4:
1613                         p->regs [slot] = *(gint32*)arg;
1614                         break;
1615                 case MONO_TYPE_U4:
1616                         p->regs [slot] = *(guint32*)arg;
1617                         break;
1618                 case MONO_TYPE_R4:
1619                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1620                         p->n_fpargs ++;
1621                         break;
1622                 case MONO_TYPE_R8:
1623                         p->fpregs [ainfo->reg] = *(double*)arg;
1624                         p->n_fpargs ++;
1625                         break;
1626                 case MONO_TYPE_GENERICINST:
1627                         if (MONO_TYPE_IS_REFERENCE (t)) {
1628                                 p->regs [slot] = (mgreg_t)*arg;
1629                                 break;
1630                         } else {
1631                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1632                                         MonoClass *klass = mono_class_from_mono_type (t);
1633                                         guint8 *nullable_buf;
1634                                         int size;
1635
1636                                         /*
1637                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1638                                          * if the nullable param is passed by ref.
1639                                          */
1640                                         size = mono_class_value_size (klass, NULL);
1641                                         nullable_buf = p->buffer + buffer_offset;
1642                                         buffer_offset += size;
1643                                         g_assert (buffer_offset <= 256);
1644
1645                                         /* The argument pointed to by arg is either a boxed vtype or null */
1646                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1647
1648                                         arg = (gpointer*)nullable_buf;
1649                                         /* Fall though */
1650                                 } else {
1651                                         /* Fall though */
1652                                 }
1653                         }
1654                 case MONO_TYPE_VALUETYPE:
1655                         switch (ainfo->storage) {
1656                         case ArgVtypeInIRegs:
1657                                 for (i = 0; i < ainfo->nregs; ++i)
1658                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1659                                 break;
1660                         case ArgHFA:
1661                                 if (ainfo->esize == 4) {
1662                                         for (i = 0; i < ainfo->nregs; ++i)
1663                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1664                                 } else {
1665                                         for (i = 0; i < ainfo->nregs; ++i)
1666                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1667                                 }
1668                                 p->n_fpargs += ainfo->nregs;
1669                                 break;
1670                         case ArgVtypeByRef:
1671                                 p->regs [slot] = (mgreg_t)arg;
1672                                 break;
1673                         default:
1674                                 g_assert_not_reached ();
1675                                 break;
1676                         }
1677                         break;
1678                 default:
1679                         g_assert_not_reached ();
1680                 }
1681         }
1682 }
1683
1684 void
1685 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1686 {
1687         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1688         CallInfo *cinfo = ainfo->cinfo;
1689         DynCallArgs *args = (DynCallArgs*)buf;
1690         MonoType *ptype = ainfo->rtype;
1691         guint8 *ret = args->ret;
1692         mgreg_t res = args->res;
1693         mgreg_t res2 = args->res2;
1694         int i;
1695
1696         if (cinfo->ret.storage == ArgVtypeByRef)
1697                 return;
1698
1699         switch (ptype->type) {
1700         case MONO_TYPE_VOID:
1701                 *(gpointer*)ret = NULL;
1702                 break;
1703         case MONO_TYPE_STRING:
1704         case MONO_TYPE_CLASS:
1705         case MONO_TYPE_ARRAY:
1706         case MONO_TYPE_SZARRAY:
1707         case MONO_TYPE_OBJECT:
1708         case MONO_TYPE_I:
1709         case MONO_TYPE_U:
1710         case MONO_TYPE_PTR:
1711                 *(gpointer*)ret = (gpointer)res;
1712                 break;
1713         case MONO_TYPE_I1:
1714                 *(gint8*)ret = res;
1715                 break;
1716         case MONO_TYPE_U1:
1717         case MONO_TYPE_BOOLEAN:
1718                 *(guint8*)ret = res;
1719                 break;
1720         case MONO_TYPE_I2:
1721                 *(gint16*)ret = res;
1722                 break;
1723         case MONO_TYPE_U2:
1724         case MONO_TYPE_CHAR:
1725                 *(guint16*)ret = res;
1726                 break;
1727         case MONO_TYPE_I4:
1728                 *(gint32*)ret = res;
1729                 break;
1730         case MONO_TYPE_U4:
1731                 *(guint32*)ret = res;
1732                 break;
1733         case MONO_TYPE_I8:
1734         case MONO_TYPE_U8:
1735                 *(guint64*)ret = res;
1736                 break;
1737         case MONO_TYPE_R4:
1738                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1739                 break;
1740         case MONO_TYPE_R8:
1741                 *(double*)ret = args->fpregs [0];
1742                 break;
1743         case MONO_TYPE_GENERICINST:
1744                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1745                         *(gpointer*)ret = (gpointer)res;
1746                         break;
1747                 } else {
1748                         /* Fall though */
1749                 }
1750         case MONO_TYPE_VALUETYPE:
1751                 switch (ainfo->cinfo->ret.storage) {
1752                 case ArgVtypeInIRegs:
1753                         *(mgreg_t*)ret = res;
1754                         if (ainfo->cinfo->ret.nregs > 1)
1755                                 ((mgreg_t*)ret) [1] = res2;
1756                         break;
1757                 case ArgHFA:
1758                         /* Use the same area for returning fp values */
1759                         if (cinfo->ret.esize == 4) {
1760                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1761                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1762                         } else {
1763                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1764                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1765                         }
1766                         break;
1767                 default:
1768                         g_assert_not_reached ();
1769                         break;
1770                 }
1771                 break;
1772         default:
1773                 g_assert_not_reached ();
1774         }
1775 }
1776
1777 #if __APPLE__
1778 void sys_icache_invalidate (void *start, size_t len);
1779 #endif
1780
1781 void
1782 mono_arch_flush_icache (guint8 *code, gint size)
1783 {
1784 #ifndef MONO_CROSS_COMPILE
1785 #if __APPLE__
1786         sys_icache_invalidate (code, size);
1787 #else
1788         /* Don't rely on GCC's __clear_cache implementation, as it caches
1789          * icache/dcache cache line sizes, that can vary between cores on
1790          * big.LITTLE architectures. */
1791         guint64 end = (guint64) (code + size);
1792         guint64 addr, ctr_el0;
1793         static size_t icache_line_size = 0xffff, dcache_line_size = 0xffff;
1794         size_t isize, dsize;
1795
1796         asm volatile ("mrs %0, ctr_el0" : "=r" (ctr_el0));
1797         isize = 4 << ((ctr_el0 >> 0 ) & 0xf);
1798         dsize = 4 << ((ctr_el0 >> 16) & 0xf);
1799
1800         /* determine the global minimum cache line size */
1801         icache_line_size = isize = MIN (icache_line_size, isize);
1802         dcache_line_size = dsize = MIN (dcache_line_size, dsize);
1803
1804         addr = (guint64) code & ~(guint64) (dsize - 1);
1805         for (; addr < end; addr += dsize)
1806                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1807         asm volatile("dsb ish" : : : "memory");
1808
1809         addr = (guint64) code & ~(guint64) (isize - 1);
1810         for (; addr < end; addr += isize)
1811                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1812
1813         asm volatile ("dsb ish" : : : "memory");
1814         asm volatile ("isb" : : : "memory");
1815 #endif
1816 #endif
1817 }
1818
1819 #ifndef DISABLE_JIT
1820
1821 gboolean
1822 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1823 {
1824         NOT_IMPLEMENTED;
1825         return FALSE;
1826 }
1827
1828 GList *
1829 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1830 {
1831         GList *vars = NULL;
1832         int i;
1833
1834         for (i = 0; i < cfg->num_varinfo; i++) {
1835                 MonoInst *ins = cfg->varinfo [i];
1836                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1837
1838                 /* unused vars */
1839                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1840                         continue;
1841
1842                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1843                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1844                         continue;
1845
1846                 if (mono_is_regsize_var (ins->inst_vtype)) {
1847                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1848                         g_assert (i == vmv->idx);
1849                         vars = g_list_prepend (vars, vmv);
1850                 }
1851         }
1852
1853         vars = mono_varlist_sort (cfg, vars, 0);
1854
1855         return vars;
1856 }
1857
1858 GList *
1859 mono_arch_get_global_int_regs (MonoCompile *cfg)
1860 {
1861         GList *regs = NULL;
1862         int i;
1863
1864         /* r28 is reserved for cfg->arch.args_reg */
1865         /* r27 is reserved for the imt argument */
1866         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1867                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1868
1869         return regs;
1870 }
1871
1872 guint32
1873 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1874 {
1875         MonoInst *ins = cfg->varinfo [vmv->idx];
1876
1877         if (ins->opcode == OP_ARG)
1878                 return 1;
1879         else
1880                 return 2;
1881 }
1882
1883 void
1884 mono_arch_create_vars (MonoCompile *cfg)
1885 {
1886         MonoMethodSignature *sig;
1887         CallInfo *cinfo;
1888
1889         sig = mono_method_signature (cfg->method);
1890         if (!cfg->arch.cinfo)
1891                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1892         cinfo = cfg->arch.cinfo;
1893
1894         if (cinfo->ret.storage == ArgVtypeByRef) {
1895                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1896                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1897         }
1898
1899         if (cfg->gen_sdb_seq_points) {
1900                 MonoInst *ins;
1901
1902                 if (cfg->compile_aot) {
1903                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1904                         ins->flags |= MONO_INST_VOLATILE;
1905                         cfg->arch.seq_point_info_var = ins;
1906                 }
1907
1908                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1909                 ins->flags |= MONO_INST_VOLATILE;
1910                 cfg->arch.ss_tramp_var = ins;
1911
1912                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1913                 ins->flags |= MONO_INST_VOLATILE;
1914                 cfg->arch.bp_tramp_var = ins;
1915         }
1916
1917         if (cfg->method->save_lmf) {
1918                 cfg->create_lmf_var = TRUE;
1919                 cfg->lmf_ir = TRUE;
1920 #ifndef TARGET_MACH
1921                 cfg->lmf_ir_mono_lmf = TRUE;
1922 #endif
1923         }
1924 }
1925
1926 void
1927 mono_arch_allocate_vars (MonoCompile *cfg)
1928 {
1929         MonoMethodSignature *sig;
1930         MonoInst *ins;
1931         CallInfo *cinfo;
1932         ArgInfo *ainfo;
1933         int i, offset, size, align;
1934         guint32 locals_stack_size, locals_stack_align;
1935         gint32 *offsets;
1936
1937         /*
1938          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1939          * Compute cfg->stack_offset and update cfg->used_int_regs.
1940          */
1941
1942         sig = mono_method_signature (cfg->method);
1943
1944         if (!cfg->arch.cinfo)
1945                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1946         cinfo = cfg->arch.cinfo;
1947
1948         /*
1949          * The ARM64 ABI always uses a frame pointer.
1950          * The instruction set prefers positive offsets, so fp points to the bottom of the
1951          * frame, and stack slots are at positive offsets.
1952          * If some arguments are received on the stack, their offsets relative to fp can
1953          * not be computed right now because the stack frame might grow due to spilling
1954          * done by the local register allocator. To solve this, we reserve a register
1955          * which points to them.
1956          * The stack frame looks like this:
1957          * args_reg -> <bottom of parent frame>
1958          *             <locals etc>
1959          *       fp -> <saved fp+lr>
1960      *       sp -> <localloc/params area>
1961          */
1962         cfg->frame_reg = ARMREG_FP;
1963         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1964         offset = 0;
1965
1966         /* Saved fp+lr */
1967         offset += 16;
1968
1969         if (cinfo->stack_usage) {
1970                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1971                 cfg->arch.args_reg = ARMREG_R28;
1972                 cfg->used_int_regs |= 1 << ARMREG_R28;
1973         }
1974
1975         if (cfg->method->save_lmf) {
1976                 /* The LMF var is allocated normally */
1977         } else {
1978                 /* Callee saved regs */
1979                 cfg->arch.saved_gregs_offset = offset;
1980                 for (i = 0; i < 32; ++i)
1981                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1982                                 offset += 8;
1983         }
1984
1985         /* Return value */
1986         switch (cinfo->ret.storage) {
1987         case ArgNone:
1988                 break;
1989         case ArgInIReg:
1990         case ArgInFReg:
1991         case ArgInFRegR4:
1992                 cfg->ret->opcode = OP_REGVAR;
1993                 cfg->ret->dreg = cinfo->ret.reg;
1994                 break;
1995         case ArgVtypeInIRegs:
1996         case ArgHFA:
1997                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1998                 cfg->ret->opcode = OP_REGOFFSET;
1999                 cfg->ret->inst_basereg = cfg->frame_reg;
2000                 cfg->ret->inst_offset = offset;
2001                 if (cinfo->ret.storage == ArgHFA)
2002                         // FIXME:
2003                         offset += 64;
2004                 else
2005                         offset += 16;
2006                 break;
2007         case ArgVtypeByRef:
2008                 /* This variable will be initalized in the prolog from R8 */
2009                 cfg->vret_addr->opcode = OP_REGOFFSET;
2010                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
2011                 cfg->vret_addr->inst_offset = offset;
2012                 offset += 8;
2013                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2014                         printf ("vret_addr =");
2015                         mono_print_ins (cfg->vret_addr);
2016                 }
2017                 break;
2018         default:
2019                 g_assert_not_reached ();
2020                 break;
2021         }
2022
2023         /* Arguments */
2024         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
2025                 ainfo = cinfo->args + i;
2026
2027                 ins = cfg->args [i];
2028                 if (ins->opcode == OP_REGVAR)
2029                         continue;
2030
2031                 ins->opcode = OP_REGOFFSET;
2032                 ins->inst_basereg = cfg->frame_reg;
2033
2034                 switch (ainfo->storage) {
2035                 case ArgInIReg:
2036                 case ArgInFReg:
2037                 case ArgInFRegR4:
2038                         // FIXME: Use nregs/size
2039                         /* These will be copied to the stack in the prolog */
2040                         ins->inst_offset = offset;
2041                         offset += 8;
2042                         break;
2043                 case ArgOnStack:
2044                 case ArgOnStackR4:
2045                 case ArgOnStackR8:
2046                 case ArgVtypeOnStack:
2047                         /* These are in the parent frame */
2048                         g_assert (cfg->arch.args_reg);
2049                         ins->inst_basereg = cfg->arch.args_reg;
2050                         ins->inst_offset = ainfo->offset;
2051                         break;
2052                 case ArgVtypeInIRegs:
2053                 case ArgHFA:
2054                         ins->opcode = OP_REGOFFSET;
2055                         ins->inst_basereg = cfg->frame_reg;
2056                         /* These arguments are saved to the stack in the prolog */
2057                         ins->inst_offset = offset;
2058                         if (cfg->verbose_level >= 2)
2059                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2060                         if (ainfo->storage == ArgHFA)
2061                                 // FIXME:
2062                                 offset += 64;
2063                         else
2064                                 offset += 16;
2065                         break;
2066                 case ArgVtypeByRefOnStack: {
2067                         MonoInst *vtaddr;
2068
2069                         if (ainfo->gsharedvt) {
2070                                 ins->opcode = OP_REGOFFSET;
2071                                 ins->inst_basereg = cfg->arch.args_reg;
2072                                 ins->inst_offset = ainfo->offset;
2073                                 break;
2074                         }
2075
2076                         /* The vtype address is in the parent frame */
2077                         g_assert (cfg->arch.args_reg);
2078                         MONO_INST_NEW (cfg, vtaddr, 0);
2079                         vtaddr->opcode = OP_REGOFFSET;
2080                         vtaddr->inst_basereg = cfg->arch.args_reg;
2081                         vtaddr->inst_offset = ainfo->offset;
2082
2083                         /* Need an indirection */
2084                         ins->opcode = OP_VTARG_ADDR;
2085                         ins->inst_left = vtaddr;
2086                         break;
2087                 }
2088                 case ArgVtypeByRef: {
2089                         MonoInst *vtaddr;
2090
2091                         if (ainfo->gsharedvt) {
2092                                 ins->opcode = OP_REGOFFSET;
2093                                 ins->inst_basereg = cfg->frame_reg;
2094                                 ins->inst_offset = offset;
2095                                 offset += 8;
2096                                 break;
2097                         }
2098
2099                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2100                         MONO_INST_NEW (cfg, vtaddr, 0);
2101                         vtaddr->opcode = OP_REGOFFSET;
2102                         vtaddr->inst_basereg = cfg->frame_reg;
2103                         vtaddr->inst_offset = offset;
2104                         offset += 8;
2105
2106                         /* Need an indirection */
2107                         ins->opcode = OP_VTARG_ADDR;
2108                         ins->inst_left = vtaddr;
2109                         break;
2110                 }
2111                 default:
2112                         g_assert_not_reached ();
2113                         break;
2114                 }
2115         }
2116
2117         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2118         // FIXME: Allocate these to registers
2119         ins = cfg->arch.seq_point_info_var;
2120         if (ins) {
2121                 size = 8;
2122                 align = 8;
2123                 offset += align - 1;
2124                 offset &= ~(align - 1);
2125                 ins->opcode = OP_REGOFFSET;
2126                 ins->inst_basereg = cfg->frame_reg;
2127                 ins->inst_offset = offset;
2128                 offset += size;
2129         }
2130         ins = cfg->arch.ss_tramp_var;
2131         if (ins) {
2132                 size = 8;
2133                 align = 8;
2134                 offset += align - 1;
2135                 offset &= ~(align - 1);
2136                 ins->opcode = OP_REGOFFSET;
2137                 ins->inst_basereg = cfg->frame_reg;
2138                 ins->inst_offset = offset;
2139                 offset += size;
2140         }
2141         ins = cfg->arch.bp_tramp_var;
2142         if (ins) {
2143                 size = 8;
2144                 align = 8;
2145                 offset += align - 1;
2146                 offset &= ~(align - 1);
2147                 ins->opcode = OP_REGOFFSET;
2148                 ins->inst_basereg = cfg->frame_reg;
2149                 ins->inst_offset = offset;
2150                 offset += size;
2151         }
2152
2153         /* Locals */
2154         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2155         if (locals_stack_align)
2156                 offset = ALIGN_TO (offset, locals_stack_align);
2157
2158         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2159                 if (offsets [i] != -1) {
2160                         ins = cfg->varinfo [i];
2161                         ins->opcode = OP_REGOFFSET;
2162                         ins->inst_basereg = cfg->frame_reg;
2163                         ins->inst_offset = offset + offsets [i];
2164                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2165                 }
2166         }
2167         offset += locals_stack_size;
2168
2169         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2170
2171         cfg->stack_offset = offset;
2172 }
2173
2174 #ifdef ENABLE_LLVM
2175 LLVMCallInfo*
2176 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2177 {
2178         int i, n;
2179         CallInfo *cinfo;
2180         ArgInfo *ainfo;
2181         LLVMCallInfo *linfo;
2182
2183         n = sig->param_count + sig->hasthis;
2184
2185         cinfo = get_call_info (cfg->mempool, sig);
2186
2187         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2188
2189         switch (cinfo->ret.storage) {
2190         case ArgInIReg:
2191         case ArgInFReg:
2192         case ArgInFRegR4:
2193         case ArgNone:
2194                 break;
2195         case ArgVtypeByRef:
2196                 linfo->ret.storage = LLVMArgVtypeByRef;
2197                 break;
2198                 //
2199                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2200                 // array which is returned in int regs
2201                 //
2202         case ArgHFA:
2203                 linfo->ret.storage = LLVMArgFpStruct;
2204                 linfo->ret.nslots = cinfo->ret.nregs;
2205                 linfo->ret.esize = cinfo->ret.esize;
2206                 break;
2207         case ArgVtypeInIRegs:
2208                 /* LLVM models this by returning an int */
2209                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2210                 linfo->ret.nslots = cinfo->ret.nregs;
2211                 linfo->ret.esize = cinfo->ret.esize;
2212                 break;
2213         default:
2214                 g_assert_not_reached ();
2215                 break;
2216         }
2217
2218         for (i = 0; i < n; ++i) {
2219                 LLVMArgInfo *lainfo = &linfo->args [i];
2220
2221                 ainfo = cinfo->args + i;
2222
2223                 lainfo->storage = LLVMArgNone;
2224
2225                 switch (ainfo->storage) {
2226                 case ArgInIReg:
2227                 case ArgInFReg:
2228                 case ArgInFRegR4:
2229                 case ArgOnStack:
2230                 case ArgOnStackR4:
2231                 case ArgOnStackR8:
2232                         lainfo->storage = LLVMArgNormal;
2233                         break;
2234                 case ArgVtypeByRef:
2235                 case ArgVtypeByRefOnStack:
2236                         lainfo->storage = LLVMArgVtypeByRef;
2237                         break;
2238                 case ArgHFA: {
2239                         int j;
2240
2241                         lainfo->storage = LLVMArgAsFpArgs;
2242                         lainfo->nslots = ainfo->nregs;
2243                         lainfo->esize = ainfo->esize;
2244                         for (j = 0; j < ainfo->nregs; ++j)
2245                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2246                         break;
2247                 }
2248                 case ArgVtypeInIRegs:
2249                         lainfo->storage = LLVMArgAsIArgs;
2250                         lainfo->nslots = ainfo->nregs;
2251                         break;
2252                 case ArgVtypeOnStack:
2253                         if (ainfo->hfa) {
2254                                 int j;
2255                                 /* Same as above */
2256                                 lainfo->storage = LLVMArgAsFpArgs;
2257                                 lainfo->nslots = ainfo->nregs;
2258                                 lainfo->esize = ainfo->esize;
2259                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2260                                 for (j = 0; j < ainfo->nregs; ++j)
2261                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2262                         } else {
2263                                 lainfo->storage = LLVMArgAsIArgs;
2264                                 lainfo->nslots = ainfo->size / 8;
2265                         }
2266                         break;
2267                 default:
2268                         g_assert_not_reached ();
2269                         break;
2270                 }
2271         }
2272
2273         return linfo;
2274 }
2275 #endif
2276
2277 static void
2278 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2279 {
2280         MonoInst *ins;
2281
2282         switch (storage) {
2283         case ArgInIReg:
2284                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2285                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2286                 ins->sreg1 = arg->dreg;
2287                 MONO_ADD_INS (cfg->cbb, ins);
2288                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2289                 break;
2290         case ArgInFReg:
2291                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2292                 ins->dreg = mono_alloc_freg (cfg);
2293                 ins->sreg1 = arg->dreg;
2294                 MONO_ADD_INS (cfg->cbb, ins);
2295                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2296                 break;
2297         case ArgInFRegR4:
2298                 if (COMPILE_LLVM (cfg))
2299                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2300                 else if (cfg->r4fp)
2301                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2302                 else
2303                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2304                 ins->dreg = mono_alloc_freg (cfg);
2305                 ins->sreg1 = arg->dreg;
2306                 MONO_ADD_INS (cfg->cbb, ins);
2307                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2308                 break;
2309         default:
2310                 g_assert_not_reached ();
2311                 break;
2312         }
2313 }
2314
2315 static void
2316 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2317 {
2318         MonoMethodSignature *tmp_sig;
2319         int sig_reg;
2320
2321         if (call->tail_call)
2322                 NOT_IMPLEMENTED;
2323
2324         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2325
2326         /*
2327          * mono_ArgIterator_Setup assumes the signature cookie is
2328          * passed first and all the arguments which were before it are
2329          * passed on the stack after the signature. So compensate by
2330          * passing a different signature.
2331          */
2332         tmp_sig = mono_metadata_signature_dup (call->signature);
2333         tmp_sig->param_count -= call->signature->sentinelpos;
2334         tmp_sig->sentinelpos = 0;
2335         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2336
2337         sig_reg = mono_alloc_ireg (cfg);
2338         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2339
2340         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2341 }
2342
2343 void
2344 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2345 {
2346         MonoMethodSignature *sig;
2347         MonoInst *arg, *vtarg;
2348         CallInfo *cinfo;
2349         ArgInfo *ainfo;
2350         int i;
2351
2352         sig = call->signature;
2353
2354         cinfo = get_call_info (cfg->mempool, sig);
2355
2356         switch (cinfo->ret.storage) {
2357         case ArgVtypeInIRegs:
2358         case ArgHFA:
2359                 /*
2360                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2361                  * the location pointed to by it after call in emit_move_return_value ().
2362                  */
2363                 if (!cfg->arch.vret_addr_loc) {
2364                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2365                         /* Prevent it from being register allocated or optimized away */
2366                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2367                 }
2368
2369                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2370                 break;
2371         case ArgVtypeByRef:
2372                 /* Pass the vtype return address in R8 */
2373                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2374                 vtarg->sreg1 = call->vret_var->dreg;
2375                 vtarg->dreg = mono_alloc_preg (cfg);
2376                 MONO_ADD_INS (cfg->cbb, vtarg);
2377
2378                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2379                 break;
2380         default:
2381                 break;
2382         }
2383
2384         for (i = 0; i < cinfo->nargs; ++i) {
2385                 ainfo = cinfo->args + i;
2386                 arg = call->args [i];
2387
2388                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2389                         /* Emit the signature cookie just before the implicit arguments */
2390                         emit_sig_cookie (cfg, call, cinfo);
2391                 }
2392
2393                 switch (ainfo->storage) {
2394                 case ArgInIReg:
2395                 case ArgInFReg:
2396                 case ArgInFRegR4:
2397                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2398                         break;
2399                 case ArgOnStack:
2400                         switch (ainfo->slot_size) {
2401                         case 8:
2402                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2403                                 break;
2404                         case 4:
2405                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2406                                 break;
2407                         case 2:
2408                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2409                                 break;
2410                         case 1:
2411                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2412                                 break;
2413                         default:
2414                                 g_assert_not_reached ();
2415                                 break;
2416                         }
2417                         break;
2418                 case ArgOnStackR8:
2419                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2420                         break;
2421                 case ArgOnStackR4:
2422                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2423                         break;
2424                 case ArgVtypeInIRegs:
2425                 case ArgVtypeByRef:
2426                 case ArgVtypeByRefOnStack:
2427                 case ArgVtypeOnStack:
2428                 case ArgHFA: {
2429                         MonoInst *ins;
2430                         guint32 align;
2431                         guint32 size;
2432
2433                         size = mono_class_value_size (arg->klass, &align);
2434
2435                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2436                         ins->sreg1 = arg->dreg;
2437                         ins->klass = arg->klass;
2438                         ins->backend.size = size;
2439                         ins->inst_p0 = call;
2440                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2441                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2442                         MONO_ADD_INS (cfg->cbb, ins);
2443                         break;
2444                 }
2445                 default:
2446                         g_assert_not_reached ();
2447                         break;
2448                 }
2449         }
2450
2451         /* Handle the case where there are no implicit arguments */
2452         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2453                 emit_sig_cookie (cfg, call, cinfo);
2454
2455         call->call_info = cinfo;
2456         call->stack_usage = cinfo->stack_usage;
2457 }
2458
2459 void
2460 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2461 {
2462         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2463         ArgInfo *ainfo = ins->inst_p1;
2464         MonoInst *load;
2465         int i;
2466
2467         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2468                 return;
2469
2470         switch (ainfo->storage) {
2471         case ArgVtypeInIRegs:
2472                 for (i = 0; i < ainfo->nregs; ++i) {
2473                         // FIXME: Smaller sizes
2474                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2475                         load->dreg = mono_alloc_ireg (cfg);
2476                         load->inst_basereg = src->dreg;
2477                         load->inst_offset = i * sizeof(mgreg_t);
2478                         MONO_ADD_INS (cfg->cbb, load);
2479                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2480                 }
2481                 break;
2482         case ArgHFA:
2483                 for (i = 0; i < ainfo->nregs; ++i) {
2484                         if (ainfo->esize == 4)
2485                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2486                         else
2487                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2488                         load->dreg = mono_alloc_freg (cfg);
2489                         load->inst_basereg = src->dreg;
2490                         load->inst_offset = ainfo->foffsets [i];
2491                         MONO_ADD_INS (cfg->cbb, load);
2492                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2493                 }
2494                 break;
2495         case ArgVtypeByRef:
2496         case ArgVtypeByRefOnStack: {
2497                 MonoInst *vtaddr, *load, *arg;
2498
2499                 /* Pass the vtype address in a reg/on the stack */
2500                 if (ainfo->gsharedvt) {
2501                         load = src;
2502                 } else {
2503                         /* Make a copy of the argument */
2504                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2505
2506                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2507                         load->inst_p0 = vtaddr;
2508                         vtaddr->flags |= MONO_INST_INDIRECT;
2509                         load->type = STACK_MP;
2510                         load->klass = vtaddr->klass;
2511                         load->dreg = mono_alloc_ireg (cfg);
2512                         MONO_ADD_INS (cfg->cbb, load);
2513                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2514                 }
2515
2516                 if (ainfo->storage == ArgVtypeByRef) {
2517                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2518                         arg->dreg = mono_alloc_preg (cfg);
2519                         arg->sreg1 = load->dreg;
2520                         MONO_ADD_INS (cfg->cbb, arg);
2521                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2522                 } else {
2523                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2524                 }
2525                 break;
2526         }
2527         case ArgVtypeOnStack:
2528                 for (i = 0; i < ainfo->size / 8; ++i) {
2529                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2530                         load->dreg = mono_alloc_ireg (cfg);
2531                         load->inst_basereg = src->dreg;
2532                         load->inst_offset = i * 8;
2533                         MONO_ADD_INS (cfg->cbb, load);
2534                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2535                 }
2536                 break;
2537         default:
2538                 g_assert_not_reached ();
2539                 break;
2540         }
2541 }
2542
2543 void
2544 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2545 {
2546         MonoMethodSignature *sig;
2547         CallInfo *cinfo;
2548
2549         sig = mono_method_signature (cfg->method);
2550         if (!cfg->arch.cinfo)
2551                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2552         cinfo = cfg->arch.cinfo;
2553
2554         switch (cinfo->ret.storage) {
2555         case ArgNone:
2556                 break;
2557         case ArgInIReg:
2558                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2559                 break;
2560         case ArgInFReg:
2561                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2562                 break;
2563         case ArgInFRegR4:
2564                 if (COMPILE_LLVM (cfg))
2565                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2566                 else if (cfg->r4fp)
2567                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2568                 else
2569                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2570                 break;
2571         default:
2572                 g_assert_not_reached ();
2573                 break;
2574         }
2575 }
2576
2577 gboolean
2578 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2579 {
2580         CallInfo *c1, *c2;
2581         gboolean res;
2582
2583         if (cfg->compile_aot && !cfg->full_aot)
2584                 /* OP_TAILCALL doesn't work with AOT */
2585                 return FALSE;
2586
2587         c1 = get_call_info (NULL, caller_sig);
2588         c2 = get_call_info (NULL, callee_sig);
2589         res = TRUE;
2590         // FIXME: Relax these restrictions
2591         if (c1->stack_usage != 0)
2592                 res = FALSE;
2593         if (c1->stack_usage != c2->stack_usage)
2594                 res = FALSE;
2595         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2596                 res = FALSE;
2597
2598         g_free (c1);
2599         g_free (c2);
2600
2601         return res;
2602 }
2603
2604 gboolean
2605 mono_arch_is_inst_imm (gint64 imm)
2606 {
2607         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2608 }
2609
2610 void*
2611 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2612 {
2613         NOT_IMPLEMENTED;
2614         return NULL;
2615 }
2616
2617 void*
2618 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2619 {
2620         NOT_IMPLEMENTED;
2621         return NULL;
2622 }
2623
2624 void
2625 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2626 {
2627         //NOT_IMPLEMENTED;
2628 }
2629
2630 void
2631 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2632 {
2633         //NOT_IMPLEMENTED;
2634 }
2635
2636 #define ADD_NEW_INS(cfg,dest,op) do {       \
2637                 MONO_INST_NEW ((cfg), (dest), (op)); \
2638         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2639         } while (0)
2640
2641 void
2642 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2643 {
2644         MonoInst *ins, *temp, *last_ins = NULL;
2645
2646         MONO_BB_FOR_EACH_INS (bb, ins) {
2647                 switch (ins->opcode) {
2648                 case OP_SBB:
2649                 case OP_ISBB:
2650                 case OP_SUBCC:
2651                 case OP_ISUBCC:
2652                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2653                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2654                                 ins->next->opcode = OP_COND_EXC_NC;
2655                         break;
2656                 case OP_IDIV_IMM:
2657                 case OP_IREM_IMM:
2658                 case OP_IDIV_UN_IMM:
2659                 case OP_IREM_UN_IMM:
2660                 case OP_LREM_IMM:
2661                         mono_decompose_op_imm (cfg, bb, ins);
2662                         break;
2663                 case OP_LOCALLOC_IMM:
2664                         if (ins->inst_imm > 32) {
2665                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2666                                 temp->inst_c0 = ins->inst_imm;
2667                                 temp->dreg = mono_alloc_ireg (cfg);
2668                                 ins->sreg1 = temp->dreg;
2669                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2670                         }
2671                         break;
2672                 case OP_ICOMPARE_IMM:
2673                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2674                                 ins->next->opcode = OP_ARM64_CBZW;
2675                                 ins->next->sreg1 = ins->sreg1;
2676                                 NULLIFY_INS (ins);
2677                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2678                                 ins->next->opcode = OP_ARM64_CBNZW;
2679                                 ins->next->sreg1 = ins->sreg1;
2680                                 NULLIFY_INS (ins);
2681                         }
2682                         break;
2683                 case OP_LCOMPARE_IMM:
2684                 case OP_COMPARE_IMM:
2685                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2686                                 ins->next->opcode = OP_ARM64_CBZX;
2687                                 ins->next->sreg1 = ins->sreg1;
2688                                 NULLIFY_INS (ins);
2689                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2690                                 ins->next->opcode = OP_ARM64_CBNZX;
2691                                 ins->next->sreg1 = ins->sreg1;
2692                                 NULLIFY_INS (ins);
2693                         }
2694                         break;
2695                 case OP_FCOMPARE: {
2696                         gboolean swap = FALSE;
2697                         int reg;
2698
2699                         if (!ins->next) {
2700                                 /* Optimized away */
2701                                 NULLIFY_INS (ins);
2702                                 break;
2703                         }
2704
2705                         /*
2706                          * FP compares with unordered operands set the flags
2707                          * to NZCV=0011, which matches some non-unordered compares
2708                          * as well, like LE, so have to swap the operands.
2709                          */
2710                         switch (ins->next->opcode) {
2711                         case OP_FBLT:
2712                                 ins->next->opcode = OP_FBGT;
2713                                 swap = TRUE;
2714                                 break;
2715                         case OP_FBLE:
2716                                 ins->next->opcode = OP_FBGE;
2717                                 swap = TRUE;
2718                                 break;
2719                         default:
2720                                 break;
2721                         }
2722                         if (swap) {
2723                                 reg = ins->sreg1;
2724                                 ins->sreg1 = ins->sreg2;
2725                                 ins->sreg2 = reg;
2726                         }
2727                         break;
2728                 }
2729                 default:
2730                         break;
2731                 }
2732
2733                 last_ins = ins;
2734         }
2735         bb->last_ins = last_ins;
2736         bb->max_vreg = cfg->next_vreg;
2737 }
2738
2739 void
2740 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2741 {
2742 }
2743
2744 static int
2745 opcode_to_armcond (int opcode)
2746 {
2747         switch (opcode) {
2748         case OP_IBEQ:
2749         case OP_LBEQ:
2750         case OP_FBEQ:
2751         case OP_CEQ:
2752         case OP_ICEQ:
2753         case OP_LCEQ:
2754         case OP_FCEQ:
2755         case OP_RCEQ:
2756         case OP_COND_EXC_IEQ:
2757         case OP_COND_EXC_EQ:
2758                 return ARMCOND_EQ;
2759         case OP_IBGE:
2760         case OP_LBGE:
2761         case OP_FBGE:
2762         case OP_ICGE:
2763         case OP_FCGE:
2764         case OP_RCGE:
2765                 return ARMCOND_GE;
2766         case OP_IBGT:
2767         case OP_LBGT:
2768         case OP_FBGT:
2769         case OP_CGT:
2770         case OP_ICGT:
2771         case OP_LCGT:
2772         case OP_FCGT:
2773         case OP_RCGT:
2774         case OP_COND_EXC_IGT:
2775         case OP_COND_EXC_GT:
2776                 return ARMCOND_GT;
2777         case OP_IBLE:
2778         case OP_LBLE:
2779         case OP_FBLE:
2780         case OP_ICLE:
2781         case OP_FCLE:
2782         case OP_RCLE:
2783                 return ARMCOND_LE;
2784         case OP_IBLT:
2785         case OP_LBLT:
2786         case OP_FBLT:
2787         case OP_CLT:
2788         case OP_ICLT:
2789         case OP_LCLT:
2790         case OP_COND_EXC_ILT:
2791         case OP_COND_EXC_LT:
2792                 return ARMCOND_LT;
2793         case OP_IBNE_UN:
2794         case OP_LBNE_UN:
2795         case OP_FBNE_UN:
2796         case OP_ICNEQ:
2797         case OP_FCNEQ:
2798         case OP_RCNEQ:
2799         case OP_COND_EXC_INE_UN:
2800         case OP_COND_EXC_NE_UN:
2801                 return ARMCOND_NE;
2802         case OP_IBGE_UN:
2803         case OP_LBGE_UN:
2804         case OP_FBGE_UN:
2805         case OP_ICGE_UN:
2806         case OP_COND_EXC_IGE_UN:
2807         case OP_COND_EXC_GE_UN:
2808                 return ARMCOND_HS;
2809         case OP_IBGT_UN:
2810         case OP_LBGT_UN:
2811         case OP_FBGT_UN:
2812         case OP_CGT_UN:
2813         case OP_ICGT_UN:
2814         case OP_LCGT_UN:
2815         case OP_FCGT_UN:
2816         case OP_RCGT_UN:
2817         case OP_COND_EXC_IGT_UN:
2818         case OP_COND_EXC_GT_UN:
2819                 return ARMCOND_HI;
2820         case OP_IBLE_UN:
2821         case OP_LBLE_UN:
2822         case OP_FBLE_UN:
2823         case OP_ICLE_UN:
2824         case OP_COND_EXC_ILE_UN:
2825         case OP_COND_EXC_LE_UN:
2826                 return ARMCOND_LS;
2827         case OP_IBLT_UN:
2828         case OP_LBLT_UN:
2829         case OP_FBLT_UN:
2830         case OP_CLT_UN:
2831         case OP_ICLT_UN:
2832         case OP_LCLT_UN:
2833         case OP_COND_EXC_ILT_UN:
2834         case OP_COND_EXC_LT_UN:
2835                 return ARMCOND_LO;
2836                 /*
2837                  * FCMP sets the NZCV condition bits as follows:
2838                  * eq = 0110
2839                  * < = 1000
2840                  * > = 0010
2841                  * unordered = 0011
2842                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2843                  * fclt and fclt_un need to be special cased.
2844                  */
2845         case OP_FCLT:
2846         case OP_RCLT:
2847                 /* N==1 */
2848                 return ARMCOND_MI;
2849         case OP_FCLT_UN:
2850         case OP_RCLT_UN:
2851                 return ARMCOND_LT;
2852         case OP_COND_EXC_C:
2853         case OP_COND_EXC_IC:
2854                 return ARMCOND_CS;
2855         case OP_COND_EXC_OV:
2856         case OP_COND_EXC_IOV:
2857                 return ARMCOND_VS;
2858         case OP_COND_EXC_NC:
2859         case OP_COND_EXC_INC:
2860                 return ARMCOND_CC;
2861         case OP_COND_EXC_NO:
2862         case OP_COND_EXC_INO:
2863                 return ARMCOND_VC;
2864         default:
2865                 printf ("%s\n", mono_inst_name (opcode));
2866                 g_assert_not_reached ();
2867                 return -1;
2868         }
2869 }
2870
2871 /* This clobbers LR */
2872 static inline __attribute__((warn_unused_result)) guint8*
2873 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2874 {
2875         int cond;
2876
2877         cond = opcode_to_armcond (opcode);
2878         /* Capture PC */
2879         arm_adrx (code, ARMREG_IP1, code);
2880         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2881         arm_bcc (code, cond, 0);
2882         return code;
2883 }
2884
2885 static guint8*
2886 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2887 {
2888         CallInfo *cinfo;
2889         MonoCallInst *call;
2890
2891         call = (MonoCallInst*)ins;
2892         cinfo = call->call_info;
2893         g_assert (cinfo);
2894         switch (cinfo->ret.storage) {
2895         case ArgNone:
2896                 break;
2897         case ArgInIReg:
2898                 /* LLVM compiled code might only set the bottom bits */
2899                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2900                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2901                 else if (call->inst.dreg != cinfo->ret.reg)
2902                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2903                 break;
2904         case ArgInFReg:
2905                 if (call->inst.dreg != cinfo->ret.reg)
2906                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2907                 break;
2908         case ArgInFRegR4:
2909                 if (cfg->r4fp)
2910                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2911                 else
2912                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2913                 break;
2914         case ArgVtypeInIRegs: {
2915                 MonoInst *loc = cfg->arch.vret_addr_loc;
2916                 int i;
2917
2918                 /* Load the destination address */
2919                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2920                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2921                 for (i = 0; i < cinfo->ret.nregs; ++i)
2922                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2923                 break;
2924         }
2925         case ArgHFA: {
2926                 MonoInst *loc = cfg->arch.vret_addr_loc;
2927                 int i;
2928
2929                 /* Load the destination address */
2930                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2931                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2932                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2933                         if (cinfo->ret.esize == 4)
2934                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2935                         else
2936                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2937                 }
2938                 break;
2939         }
2940         case ArgVtypeByRef:
2941                 break;
2942         default:
2943                 g_assert_not_reached ();
2944                 break;
2945         }
2946         return code;
2947 }
2948
2949 /*
2950  * emit_branch_island:
2951  *
2952  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2953  */
2954 static guint8*
2955 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2956 {
2957         MonoJumpInfo *ji;
2958         int offset, island_size;
2959
2960         /* Iterate over the patch infos added so far by this bb */
2961         island_size = 0;
2962         for (ji = cfg->patch_info; ji; ji = ji->next) {
2963                 if (ji->ip.i < start_offset)
2964                         /* The patch infos are in reverse order, so this means the end */
2965                         break;
2966                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2967                         island_size += 4;
2968         }
2969
2970         if (island_size) {
2971                 offset = code - cfg->native_code;
2972                 if (offset > (cfg->code_size - island_size - 16)) {
2973                         cfg->code_size *= 2;
2974                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2975                         code = cfg->native_code + offset;
2976                 }
2977
2978                 /* Branch over the island */
2979                 arm_b (code, code + 4 + island_size);
2980
2981                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2982                         if (ji->ip.i < start_offset)
2983                                 break;
2984                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2985                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2986                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2987                                 /* Rewrite the patch so it points to the unconditional branch */
2988                                 ji->ip.i = code - cfg->native_code;
2989                                 ji->relocation = MONO_R_ARM64_B;
2990                                 arm_b (code, code);
2991                         }
2992                 }
2993         }
2994         return code;
2995 }
2996
2997 void
2998 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2999 {
3000         MonoInst *ins;
3001         MonoCallInst *call;
3002         guint offset;
3003         guint8 *code = cfg->native_code + cfg->code_len;
3004         int start_offset, max_len, dreg, sreg1, sreg2;
3005         mgreg_t imm;
3006
3007         if (cfg->verbose_level > 2)
3008                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3009
3010         start_offset = code - cfg->native_code;
3011
3012         MONO_BB_FOR_EACH_INS (bb, ins) {
3013                 offset = code - cfg->native_code;
3014
3015                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3016
3017                 if (offset > (cfg->code_size - max_len - 16)) {
3018                         cfg->code_size *= 2;
3019                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3020                         code = cfg->native_code + offset;
3021                 }
3022
3023                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
3024                         /* Emit a branch island for large basic blocks */
3025                         code = emit_branch_island (cfg, code, start_offset);
3026                         offset = code - cfg->native_code;
3027                         start_offset = offset;
3028                 }
3029
3030                 mono_debug_record_line_number (cfg, ins, offset);
3031
3032                 dreg = ins->dreg;
3033                 sreg1 = ins->sreg1;
3034                 sreg2 = ins->sreg2;
3035                 imm = ins->inst_imm;
3036
3037                 switch (ins->opcode) {
3038                 case OP_ICONST:
3039                         code = emit_imm (code, dreg, ins->inst_c0);
3040                         break;
3041                 case OP_I8CONST:
3042                         code = emit_imm64 (code, dreg, ins->inst_c0);
3043                         break;
3044                 case OP_MOVE:
3045                         if (dreg != sreg1)
3046                                 arm_movx (code, dreg, sreg1);
3047                         break;
3048                 case OP_NOP:
3049                 case OP_RELAXED_NOP:
3050                         break;
3051                 case OP_JUMP_TABLE:
3052                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3053                         code = emit_imm64_template (code, dreg);
3054                         break;
3055                 case OP_BREAK:
3056                         /*
3057                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3058                          * So instead of emitting a trap, we emit a call a C function and place a
3059                          * breakpoint there.
3060                          */
3061                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3062                         break;
3063                 case OP_LOCALLOC: {
3064                         guint8 *buf [16];
3065
3066                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3067                         // FIXME: andx_imm doesn't work yet
3068                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3069                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3070                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3071                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3072                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3073                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3074
3075                         /* Init */
3076                         /* ip1 = pointer, ip0 = end */
3077                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3078                         buf [0] = code;
3079                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3080                         buf [1] = code;
3081                         arm_bcc (code, ARMCOND_EQ, 0);
3082                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3083                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3084                         arm_b (code, buf [0]);
3085                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3086
3087                         arm_movspx (code, dreg, ARMREG_SP);
3088                         if (cfg->param_area)
3089                                 code = emit_subx_sp_imm (code, cfg->param_area);
3090                         break;
3091                 }
3092                 case OP_LOCALLOC_IMM: {
3093                         int imm, offset;
3094
3095                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3096                         g_assert (arm_is_arith_imm (imm));
3097                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3098
3099                         /* Init */
3100                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3101                         offset = 0;
3102                         while (offset < imm) {
3103                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3104                                 offset += 16;
3105                         }
3106                         arm_movspx (code, dreg, ARMREG_SP);
3107                         if (cfg->param_area)
3108                                 code = emit_subx_sp_imm (code, cfg->param_area);
3109                         break;
3110                 }
3111                 case OP_AOTCONST:
3112                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3113                         break;
3114                 case OP_OBJC_GET_SELECTOR:
3115                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3116                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3117                         arm_ldrx_lit (code, ins->dreg, 0);
3118                         arm_nop (code);
3119                         arm_nop (code);
3120                         break;
3121                 case OP_SEQ_POINT: {
3122                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3123
3124                         /*
3125                          * For AOT, we use one got slot per method, which will point to a
3126                          * SeqPointInfo structure, containing all the information required
3127                          * by the code below.
3128                          */
3129                         if (cfg->compile_aot) {
3130                                 g_assert (info_var);
3131                                 g_assert (info_var->opcode == OP_REGOFFSET);
3132                         }
3133
3134                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3135                                 MonoInst *var = cfg->arch.ss_tramp_var;
3136
3137                                 g_assert (var);
3138                                 g_assert (var->opcode == OP_REGOFFSET);
3139                                 /* Load ss_tramp_var */
3140                                 /* This is equal to &ss_trampoline */
3141                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3142                                 /* Load the trampoline address */
3143                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3144                                 /* Call it if it is non-null */
3145                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3146                                 arm_blrx (code, ARMREG_IP1);
3147                         }
3148
3149                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3150
3151                         if (cfg->compile_aot) {
3152                                 guint32 offset = code - cfg->native_code;
3153                                 guint32 val;
3154
3155                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3156                                 /* Add the offset */
3157                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3158                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3159                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3160                                 /* Skip the load if its 0 */
3161                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3162                                 /* Call the breakpoint trampoline */
3163                                 arm_blrx (code, ARMREG_IP1);
3164                         } else {
3165                                 MonoInst *var = cfg->arch.bp_tramp_var;
3166
3167                                 g_assert (var);
3168                                 g_assert (var->opcode == OP_REGOFFSET);
3169                                 /* Load the address of the bp trampoline into IP0 */
3170                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3171                                 /*
3172                                  * A placeholder for a possible breakpoint inserted by
3173                                  * mono_arch_set_breakpoint ().
3174                                  */
3175                                 arm_nop (code);
3176                         }
3177                         break;
3178                 }
3179
3180                         /* BRANCH */
3181                 case OP_BR:
3182                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3183                         arm_b (code, code);
3184                         break;
3185                 case OP_BR_REG:
3186                         arm_brx (code, sreg1);
3187                         break;
3188                 case OP_IBEQ:
3189                 case OP_IBGE:
3190                 case OP_IBGT:
3191                 case OP_IBLE:
3192                 case OP_IBLT:
3193                 case OP_IBNE_UN:
3194                 case OP_IBGE_UN:
3195                 case OP_IBGT_UN:
3196                 case OP_IBLE_UN:
3197                 case OP_IBLT_UN:
3198                 case OP_LBEQ:
3199                 case OP_LBGE:
3200                 case OP_LBGT:
3201                 case OP_LBLE:
3202                 case OP_LBLT:
3203                 case OP_LBNE_UN:
3204                 case OP_LBGE_UN:
3205                 case OP_LBGT_UN:
3206                 case OP_LBLE_UN:
3207                 case OP_LBLT_UN:
3208                 case OP_FBEQ:
3209                 case OP_FBNE_UN:
3210                 case OP_FBLT:
3211                 case OP_FBGT:
3212                 case OP_FBGT_UN:
3213                 case OP_FBLE:
3214                 case OP_FBGE:
3215                 case OP_FBGE_UN: {
3216                         int cond;
3217
3218                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3219                         cond = opcode_to_armcond (ins->opcode);
3220                         arm_bcc (code, cond, 0);
3221                         break;
3222                 }
3223                 case OP_FBLT_UN:
3224                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3225                         /* For fp compares, ARMCOND_LT is lt or unordered */
3226                         arm_bcc (code, ARMCOND_LT, 0);
3227                         break;
3228                 case OP_FBLE_UN:
3229                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3230                         arm_bcc (code, ARMCOND_EQ, 0);
3231                         offset = code - cfg->native_code;
3232                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3233                         /* For fp compares, ARMCOND_LT is lt or unordered */
3234                         arm_bcc (code, ARMCOND_LT, 0);
3235                         break;
3236                 case OP_ARM64_CBZW:
3237                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3238                         arm_cbzw (code, sreg1, 0);
3239                         break;
3240                 case OP_ARM64_CBZX:
3241                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3242                         arm_cbzx (code, sreg1, 0);
3243                         break;
3244                 case OP_ARM64_CBNZW:
3245                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3246                         arm_cbnzw (code, sreg1, 0);
3247                         break;
3248                 case OP_ARM64_CBNZX:
3249                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3250                         arm_cbnzx (code, sreg1, 0);
3251                         break;
3252                         /* ALU */
3253                 case OP_IADD:
3254                         arm_addw (code, dreg, sreg1, sreg2);
3255                         break;
3256                 case OP_LADD:
3257                         arm_addx (code, dreg, sreg1, sreg2);
3258                         break;
3259                 case OP_ISUB:
3260                         arm_subw (code, dreg, sreg1, sreg2);
3261                         break;
3262                 case OP_LSUB:
3263                         arm_subx (code, dreg, sreg1, sreg2);
3264                         break;
3265                 case OP_IAND:
3266                         arm_andw (code, dreg, sreg1, sreg2);
3267                         break;
3268                 case OP_LAND:
3269                         arm_andx (code, dreg, sreg1, sreg2);
3270                         break;
3271                 case OP_IOR:
3272                         arm_orrw (code, dreg, sreg1, sreg2);
3273                         break;
3274                 case OP_LOR:
3275                         arm_orrx (code, dreg, sreg1, sreg2);
3276                         break;
3277                 case OP_IXOR:
3278                         arm_eorw (code, dreg, sreg1, sreg2);
3279                         break;
3280                 case OP_LXOR:
3281                         arm_eorx (code, dreg, sreg1, sreg2);
3282                         break;
3283                 case OP_INEG:
3284                         arm_negw (code, dreg, sreg1);
3285                         break;
3286                 case OP_LNEG:
3287                         arm_negx (code, dreg, sreg1);
3288                         break;
3289                 case OP_INOT:
3290                         arm_mvnw (code, dreg, sreg1);
3291                         break;
3292                 case OP_LNOT:
3293                         arm_mvnx (code, dreg, sreg1);
3294                         break;
3295                 case OP_IADDCC:
3296                         arm_addsw (code, dreg, sreg1, sreg2);
3297                         break;
3298                 case OP_ADDCC:
3299                 case OP_LADDCC:
3300                         arm_addsx (code, dreg, sreg1, sreg2);
3301                         break;
3302                 case OP_ISUBCC:
3303                         arm_subsw (code, dreg, sreg1, sreg2);
3304                         break;
3305                 case OP_LSUBCC:
3306                 case OP_SUBCC:
3307                         arm_subsx (code, dreg, sreg1, sreg2);
3308                         break;
3309                 case OP_ICOMPARE:
3310                         arm_cmpw (code, sreg1, sreg2);
3311                         break;
3312                 case OP_COMPARE:
3313                 case OP_LCOMPARE:
3314                         arm_cmpx (code, sreg1, sreg2);
3315                         break;
3316                 case OP_IADD_IMM:
3317                         code = emit_addw_imm (code, dreg, sreg1, imm);
3318                         break;
3319                 case OP_LADD_IMM:
3320                 case OP_ADD_IMM:
3321                         code = emit_addx_imm (code, dreg, sreg1, imm);
3322                         break;
3323                 case OP_ISUB_IMM:
3324                         code = emit_subw_imm (code, dreg, sreg1, imm);
3325                         break;
3326                 case OP_LSUB_IMM:
3327                         code = emit_subx_imm (code, dreg, sreg1, imm);
3328                         break;
3329                 case OP_IAND_IMM:
3330                         code = emit_andw_imm (code, dreg, sreg1, imm);
3331                         break;
3332                 case OP_LAND_IMM:
3333                 case OP_AND_IMM:
3334                         code = emit_andx_imm (code, dreg, sreg1, imm);
3335                         break;
3336                 case OP_IOR_IMM:
3337                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3338                         break;
3339                 case OP_LOR_IMM:
3340                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3341                         break;
3342                 case OP_IXOR_IMM:
3343                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3344                         break;
3345                 case OP_LXOR_IMM:
3346                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3347                         break;
3348                 case OP_ICOMPARE_IMM:
3349                         code = emit_cmpw_imm (code, sreg1, imm);
3350                         break;
3351                 case OP_LCOMPARE_IMM:
3352                 case OP_COMPARE_IMM:
3353                         if (imm == 0) {
3354                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3355                         } else {
3356                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3357                                 code = emit_imm64 (code, ARMREG_LR, imm);
3358                                 arm_cmpx (code, sreg1, ARMREG_LR);
3359                         }
3360                         break;
3361                 case OP_ISHL:
3362                         arm_lslvw (code, dreg, sreg1, sreg2);
3363                         break;
3364                 case OP_LSHL:
3365                         arm_lslvx (code, dreg, sreg1, sreg2);
3366                         break;
3367                 case OP_ISHR:
3368                         arm_asrvw (code, dreg, sreg1, sreg2);
3369                         break;
3370                 case OP_LSHR:
3371                         arm_asrvx (code, dreg, sreg1, sreg2);
3372                         break;
3373                 case OP_ISHR_UN:
3374                         arm_lsrvw (code, dreg, sreg1, sreg2);
3375                         break;
3376                 case OP_LSHR_UN:
3377                         arm_lsrvx (code, dreg, sreg1, sreg2);
3378                         break;
3379                 case OP_ISHL_IMM:
3380                         if (imm == 0)
3381                                 arm_movx (code, dreg, sreg1);
3382                         else
3383                                 arm_lslw (code, dreg, sreg1, imm);
3384                         break;
3385                 case OP_LSHL_IMM:
3386                         if (imm == 0)
3387                                 arm_movx (code, dreg, sreg1);
3388                         else
3389                                 arm_lslx (code, dreg, sreg1, imm);
3390                         break;
3391                 case OP_ISHR_IMM:
3392                         if (imm == 0)
3393                                 arm_movx (code, dreg, sreg1);
3394                         else
3395                                 arm_asrw (code, dreg, sreg1, imm);
3396                         break;
3397                 case OP_LSHR_IMM:
3398                 case OP_SHR_IMM:
3399                         if (imm == 0)
3400                                 arm_movx (code, dreg, sreg1);
3401                         else
3402                                 arm_asrx (code, dreg, sreg1, imm);
3403                         break;
3404                 case OP_ISHR_UN_IMM:
3405                         if (imm == 0)
3406                                 arm_movx (code, dreg, sreg1);
3407                         else
3408                                 arm_lsrw (code, dreg, sreg1, imm);
3409                         break;
3410                 case OP_SHR_UN_IMM:
3411                 case OP_LSHR_UN_IMM:
3412                         if (imm == 0)
3413                                 arm_movx (code, dreg, sreg1);
3414                         else
3415                                 arm_lsrx (code, dreg, sreg1, imm);
3416                         break;
3417
3418                         /* 64BIT ALU */
3419                 case OP_SEXT_I4:
3420                         arm_sxtwx (code, dreg, sreg1);
3421                         break;
3422                 case OP_ZEXT_I4:
3423                         /* Clean out the upper word */
3424                         arm_movw (code, dreg, sreg1);
3425                         break;
3426                 case OP_SHL_IMM:
3427                         arm_lslx (code, dreg, sreg1, imm);
3428                         break;
3429
3430                         /* MULTIPLY/DIVISION */
3431                 case OP_IDIV:
3432                 case OP_IREM:
3433                         // FIXME: Optimize this
3434                         /* Check for zero */
3435                         arm_cmpx_imm (code, sreg2, 0);
3436                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3437                         /* Check for INT_MIN/-1 */
3438                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3439                         arm_cmpx (code, sreg1, ARMREG_IP0);
3440                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3441                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3442                         arm_cmpx (code, sreg2, ARMREG_IP0);
3443                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3444                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3445                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3446                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3447                         if (ins->opcode == OP_IREM) {
3448                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3449                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3450                         } else {
3451                                 arm_sdivw (code, dreg, sreg1, sreg2);
3452                         }
3453                         break;
3454                 case OP_IDIV_UN:
3455                         arm_cmpx_imm (code, sreg2, 0);
3456                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3457                         arm_udivw (code, dreg, sreg1, sreg2);
3458                         break;
3459                 case OP_IREM_UN:
3460                         arm_cmpx_imm (code, sreg2, 0);
3461                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3462                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3463                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3464                         break;
3465                 case OP_LDIV:
3466                 case OP_LREM:
3467                         // FIXME: Optimize this
3468                         /* Check for zero */
3469                         arm_cmpx_imm (code, sreg2, 0);
3470                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3471                         /* Check for INT64_MIN/-1 */
3472                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3473                         arm_cmpx (code, sreg1, ARMREG_IP0);
3474                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3475                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3476                         arm_cmpx (code, sreg2, ARMREG_IP0);
3477                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3478                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3479                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3480                         /* 64 bit uses ArithmeticException */
3481                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3482                         if (ins->opcode == OP_LREM) {
3483                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3484                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3485                         } else {
3486                                 arm_sdivx (code, dreg, sreg1, sreg2);
3487                         }
3488                         break;
3489                 case OP_LDIV_UN:
3490                         arm_cmpx_imm (code, sreg2, 0);
3491                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3492                         arm_udivx (code, dreg, sreg1, sreg2);
3493                         break;
3494                 case OP_LREM_UN:
3495                         arm_cmpx_imm (code, sreg2, 0);
3496                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3497                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3498                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3499                         break;
3500                 case OP_IMUL:
3501                         arm_mulw (code, dreg, sreg1, sreg2);
3502                         break;
3503                 case OP_LMUL:
3504                         arm_mulx (code, dreg, sreg1, sreg2);
3505                         break;
3506                 case OP_IMUL_IMM:
3507                         code = emit_imm (code, ARMREG_LR, imm);
3508                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3509                         break;
3510                 case OP_MUL_IMM:
3511                 case OP_LMUL_IMM:
3512                         code = emit_imm (code, ARMREG_LR, imm);
3513                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3514                         break;
3515
3516                         /* CONVERSIONS */
3517                 case OP_ICONV_TO_I1:
3518                 case OP_LCONV_TO_I1:
3519                         arm_sxtbx (code, dreg, sreg1);
3520                         break;
3521                 case OP_ICONV_TO_I2:
3522                 case OP_LCONV_TO_I2:
3523                         arm_sxthx (code, dreg, sreg1);
3524                         break;
3525                 case OP_ICONV_TO_U1:
3526                 case OP_LCONV_TO_U1:
3527                         arm_uxtbw (code, dreg, sreg1);
3528                         break;
3529                 case OP_ICONV_TO_U2:
3530                 case OP_LCONV_TO_U2:
3531                         arm_uxthw (code, dreg, sreg1);
3532                         break;
3533
3534                         /* CSET */
3535                 case OP_CEQ:
3536                 case OP_ICEQ:
3537                 case OP_LCEQ:
3538                 case OP_CLT:
3539                 case OP_ICLT:
3540                 case OP_LCLT:
3541                 case OP_CGT:
3542                 case OP_ICGT:
3543                 case OP_LCGT:
3544                 case OP_CLT_UN:
3545                 case OP_ICLT_UN:
3546                 case OP_LCLT_UN:
3547                 case OP_CGT_UN:
3548                 case OP_ICGT_UN:
3549                 case OP_LCGT_UN:
3550                 case OP_ICNEQ:
3551                 case OP_ICGE:
3552                 case OP_ICLE:
3553                 case OP_ICGE_UN:
3554                 case OP_ICLE_UN: {
3555                         int cond;
3556
3557                         cond = opcode_to_armcond (ins->opcode);
3558                         arm_cset (code, cond, dreg);
3559                         break;
3560                 }
3561                 case OP_FCEQ:
3562                 case OP_FCLT:
3563                 case OP_FCLT_UN:
3564                 case OP_FCGT:
3565                 case OP_FCGT_UN:
3566                 case OP_FCNEQ:
3567                 case OP_FCLE:
3568                 case OP_FCGE: {
3569                         int cond;
3570
3571                         cond = opcode_to_armcond (ins->opcode);
3572                         arm_fcmpd (code, sreg1, sreg2);
3573                         arm_cset (code, cond, dreg);
3574                         break;
3575                 }
3576
3577                         /* MEMORY */
3578                 case OP_LOADI1_MEMBASE:
3579                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3580                         break;
3581                 case OP_LOADU1_MEMBASE:
3582                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3583                         break;
3584                 case OP_LOADI2_MEMBASE:
3585                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3586                         break;
3587                 case OP_LOADU2_MEMBASE:
3588                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3589                         break;
3590                 case OP_LOADI4_MEMBASE:
3591                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3592                         break;
3593                 case OP_LOADU4_MEMBASE:
3594                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3595                         break;
3596                 case OP_LOAD_MEMBASE:
3597                 case OP_LOADI8_MEMBASE:
3598                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3599                         break;
3600                 case OP_STOREI1_MEMBASE_IMM:
3601                 case OP_STOREI2_MEMBASE_IMM:
3602                 case OP_STOREI4_MEMBASE_IMM:
3603                 case OP_STORE_MEMBASE_IMM:
3604                 case OP_STOREI8_MEMBASE_IMM: {
3605                         int immreg;
3606
3607                         if (imm != 0) {
3608                                 code = emit_imm (code, ARMREG_LR, imm);
3609                                 immreg = ARMREG_LR;
3610                         } else {
3611                                 immreg = ARMREG_RZR;
3612                         }
3613
3614                         switch (ins->opcode) {
3615                         case OP_STOREI1_MEMBASE_IMM:
3616                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3617                                 break;
3618                         case OP_STOREI2_MEMBASE_IMM:
3619                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3620                                 break;
3621                         case OP_STOREI4_MEMBASE_IMM:
3622                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3623                                 break;
3624                         case OP_STORE_MEMBASE_IMM:
3625                         case OP_STOREI8_MEMBASE_IMM:
3626                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3627                                 break;
3628                         default:
3629                                 g_assert_not_reached ();
3630                                 break;
3631                         }
3632                         break;
3633                 }
3634                 case OP_STOREI1_MEMBASE_REG:
3635                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3636                         break;
3637                 case OP_STOREI2_MEMBASE_REG:
3638                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3639                         break;
3640                 case OP_STOREI4_MEMBASE_REG:
3641                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3642                         break;
3643                 case OP_STORE_MEMBASE_REG:
3644                 case OP_STOREI8_MEMBASE_REG:
3645                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3646                         break;
3647
3648                 case OP_TLS_GET:
3649                         code = emit_tls_get (code, dreg, ins->inst_offset);
3650                         break;
3651                 case OP_TLS_GET_REG:
3652                         code = emit_tls_get_reg (code, dreg, sreg1);
3653                         break;
3654                 case OP_TLS_SET:
3655                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3656                         break;
3657                 case OP_TLS_SET_REG:
3658                         code = emit_tls_set_reg (code, sreg1, sreg2);
3659                         break;
3660
3661                         /* Atomic */
3662                 case OP_MEMORY_BARRIER:
3663                         arm_dmb (code, 0);
3664                         break;
3665                 case OP_ATOMIC_ADD_I4: {
3666                         guint8 *buf [16];
3667
3668                         buf [0] = code;
3669                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3670                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3671                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3672                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3673
3674                         arm_dmb (code, 0);
3675                         arm_movx (code, dreg, ARMREG_IP0);
3676                         break;
3677                 }
3678                 case OP_ATOMIC_ADD_I8: {
3679                         guint8 *buf [16];
3680
3681                         buf [0] = code;
3682                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3683                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3684                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3685                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3686
3687                         arm_dmb (code, 0);
3688                         arm_movx (code, dreg, ARMREG_IP0);
3689                         break;
3690                 }
3691                 case OP_ATOMIC_EXCHANGE_I4: {
3692                         guint8 *buf [16];
3693
3694                         buf [0] = code;
3695                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3696                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3697                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3698
3699                         arm_dmb (code, 0);
3700                         arm_movx (code, dreg, ARMREG_IP0);
3701                         break;
3702                 }
3703                 case OP_ATOMIC_EXCHANGE_I8: {
3704                         guint8 *buf [16];
3705
3706                         buf [0] = code;
3707                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3708                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3709                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3710
3711                         arm_dmb (code, 0);
3712                         arm_movx (code, dreg, ARMREG_IP0);
3713                         break;
3714                 }
3715                 case OP_ATOMIC_CAS_I4: {
3716                         guint8 *buf [16];
3717
3718                         /* sreg2 is the value, sreg3 is the comparand */
3719                         buf [0] = code;
3720                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3721                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3722                         buf [1] = code;
3723                         arm_bcc (code, ARMCOND_NE, 0);
3724                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3725                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3726                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3727
3728                         arm_dmb (code, 0);
3729                         arm_movx (code, dreg, ARMREG_IP0);
3730                         break;
3731                 }
3732                 case OP_ATOMIC_CAS_I8: {
3733                         guint8 *buf [16];
3734
3735                         buf [0] = code;
3736                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3737                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3738                         buf [1] = code;
3739                         arm_bcc (code, ARMCOND_NE, 0);
3740                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3741                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3742                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3743
3744                         arm_dmb (code, 0);
3745                         arm_movx (code, dreg, ARMREG_IP0);
3746                         break;
3747                 }
3748                 case OP_ATOMIC_LOAD_I1: {
3749                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3750                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3751                                 arm_dmb (code, 0);
3752                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3753                         arm_sxtbx (code, ins->dreg, ins->dreg);
3754                         break;
3755                 }
3756                 case OP_ATOMIC_LOAD_U1: {
3757                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3758                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3759                                 arm_dmb (code, 0);
3760                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3761                         arm_uxtbx (code, ins->dreg, ins->dreg);
3762                         break;
3763                 }
3764                 case OP_ATOMIC_LOAD_I2: {
3765                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3766                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3767                                 arm_dmb (code, 0);
3768                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3769                         arm_sxthx (code, ins->dreg, ins->dreg);
3770                         break;
3771                 }
3772                 case OP_ATOMIC_LOAD_U2: {
3773                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3774                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3775                                 arm_dmb (code, 0);
3776                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3777                         arm_uxthx (code, ins->dreg, ins->dreg);
3778                         break;
3779                 }
3780                 case OP_ATOMIC_LOAD_I4: {
3781                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3782                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3783                                 arm_dmb (code, 0);
3784                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3785                         arm_sxtwx (code, ins->dreg, ins->dreg);
3786                         break;
3787                 }
3788                 case OP_ATOMIC_LOAD_U4: {
3789                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3790                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3791                                 arm_dmb (code, 0);
3792                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3793                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3794                         break;
3795                 }
3796                 case OP_ATOMIC_LOAD_I8:
3797                 case OP_ATOMIC_LOAD_U8: {
3798                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3799                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3800                                 arm_dmb (code, 0);
3801                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3802                         break;
3803                 }
3804                 case OP_ATOMIC_LOAD_R4: {
3805                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3806                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3807                                 arm_dmb (code, 0);
3808                         if (cfg->r4fp) {
3809                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3810                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3811                         } else {
3812                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3813                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3814                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3815                         }
3816                         break;
3817                 }
3818                 case OP_ATOMIC_LOAD_R8: {
3819                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3820                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3821                                 arm_dmb (code, 0);
3822                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3823                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3824                         break;
3825                 }
3826                 case OP_ATOMIC_STORE_I1:
3827                 case OP_ATOMIC_STORE_U1: {
3828                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3829                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3830                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3831                                 arm_dmb (code, 0);
3832                         break;
3833                 }
3834                 case OP_ATOMIC_STORE_I2:
3835                 case OP_ATOMIC_STORE_U2: {
3836                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3837                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3838                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3839                                 arm_dmb (code, 0);
3840                         break;
3841                 }
3842                 case OP_ATOMIC_STORE_I4:
3843                 case OP_ATOMIC_STORE_U4: {
3844                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3845                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3846                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3847                                 arm_dmb (code, 0);
3848                         break;
3849                 }
3850                 case OP_ATOMIC_STORE_I8:
3851                 case OP_ATOMIC_STORE_U8: {
3852                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3853                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3854                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3855                                 arm_dmb (code, 0);
3856                         break;
3857                 }
3858                 case OP_ATOMIC_STORE_R4: {
3859                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3860                         if (cfg->r4fp) {
3861                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3862                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3863                         } else {
3864                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3865                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3866                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3867                         }
3868                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3869                                 arm_dmb (code, 0);
3870                         break;
3871                 }
3872                 case OP_ATOMIC_STORE_R8: {
3873                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3874                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3875                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3876                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3877                                 arm_dmb (code, 0);
3878                         break;
3879                 }
3880
3881                         /* FP */
3882                 case OP_R8CONST: {
3883                         guint64 imm = *(guint64*)ins->inst_p0;
3884
3885                         if (imm == 0) {
3886                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3887                         } else {
3888                                 code = emit_imm64 (code, ARMREG_LR, imm);
3889                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3890                         }
3891                         break;
3892                 }
3893                 case OP_R4CONST: {
3894                         guint64 imm = *(guint32*)ins->inst_p0;
3895
3896                         code = emit_imm64 (code, ARMREG_LR, imm);
3897                         if (cfg->r4fp) {
3898                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3899                         } else {
3900                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3901                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3902                         }
3903                         break;
3904                 }
3905                 case OP_LOADR8_MEMBASE:
3906                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3907                         break;
3908                 case OP_LOADR4_MEMBASE:
3909                         if (cfg->r4fp) {
3910                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3911                         } else {
3912                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3913                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3914                         }
3915                         break;
3916                 case OP_STORER8_MEMBASE_REG:
3917                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3918                         break;
3919                 case OP_STORER4_MEMBASE_REG:
3920                         if (cfg->r4fp) {
3921                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3922                         } else {
3923                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3924                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3925                         }
3926                         break;
3927                 case OP_FMOVE:
3928                         if (dreg != sreg1)
3929                                 arm_fmovd (code, dreg, sreg1);
3930                         break;
3931                 case OP_RMOVE:
3932                         if (dreg != sreg1)
3933                                 arm_fmovs (code, dreg, sreg1);
3934                         break;
3935                 case OP_MOVE_F_TO_I4:
3936                         if (cfg->r4fp) {
3937                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3938                         } else {
3939                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3940                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3941                         }
3942                         break;
3943                 case OP_MOVE_I4_TO_F:
3944                         if (cfg->r4fp) {
3945                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3946                         } else {
3947                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3948                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3949                         }
3950                         break;
3951                 case OP_MOVE_F_TO_I8:
3952                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3953                         break;
3954                 case OP_MOVE_I8_TO_F:
3955                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3956                         break;
3957                 case OP_FCOMPARE:
3958                         arm_fcmpd (code, sreg1, sreg2);
3959                         break;
3960                 case OP_RCOMPARE:
3961                         arm_fcmps (code, sreg1, sreg2);
3962                         break;
3963                 case OP_FCONV_TO_I1:
3964                         arm_fcvtzs_dx (code, dreg, sreg1);
3965                         arm_sxtbx (code, dreg, dreg);
3966                         break;
3967                 case OP_FCONV_TO_U1:
3968                         arm_fcvtzu_dx (code, dreg, sreg1);
3969                         arm_uxtbw (code, dreg, dreg);
3970                         break;
3971                 case OP_FCONV_TO_I2:
3972                         arm_fcvtzs_dx (code, dreg, sreg1);
3973                         arm_sxthx (code, dreg, dreg);
3974                         break;
3975                 case OP_FCONV_TO_U2:
3976                         arm_fcvtzu_dx (code, dreg, sreg1);
3977                         arm_uxthw (code, dreg, dreg);
3978                         break;
3979                 case OP_FCONV_TO_I4:
3980                         arm_fcvtzs_dx (code, dreg, sreg1);
3981                         arm_sxtwx (code, dreg, dreg);
3982                         break;
3983                 case OP_FCONV_TO_U4:
3984                         arm_fcvtzu_dx (code, dreg, sreg1);
3985                         break;
3986                 case OP_FCONV_TO_I8:
3987                         arm_fcvtzs_dx (code, dreg, sreg1);
3988                         break;
3989                 case OP_FCONV_TO_U8:
3990                         arm_fcvtzu_dx (code, dreg, sreg1);
3991                         break;
3992                 case OP_FCONV_TO_R4:
3993                         if (cfg->r4fp) {
3994                                 arm_fcvt_ds (code, dreg, sreg1);
3995                         } else {
3996                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3997                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3998                         }
3999                         break;
4000                 case OP_ICONV_TO_R4:
4001                         if (cfg->r4fp) {
4002                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
4003                         } else {
4004                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
4005                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
4006                         }
4007                         break;
4008                 case OP_LCONV_TO_R4:
4009                         if (cfg->r4fp) {
4010                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
4011                         } else {
4012                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
4013                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
4014                         }
4015                         break;
4016                 case OP_ICONV_TO_R8:
4017                         arm_scvtf_rw_to_d (code, dreg, sreg1);
4018                         break;
4019                 case OP_LCONV_TO_R8:
4020                         arm_scvtf_rx_to_d (code, dreg, sreg1);
4021                         break;
4022                 case OP_ICONV_TO_R_UN:
4023                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
4024                         break;
4025                 case OP_LCONV_TO_R_UN:
4026                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
4027                         break;
4028                 case OP_FADD:
4029                         arm_fadd_d (code, dreg, sreg1, sreg2);
4030                         break;
4031                 case OP_FSUB:
4032                         arm_fsub_d (code, dreg, sreg1, sreg2);
4033                         break;
4034                 case OP_FMUL:
4035                         arm_fmul_d (code, dreg, sreg1, sreg2);
4036                         break;
4037                 case OP_FDIV:
4038                         arm_fdiv_d (code, dreg, sreg1, sreg2);
4039                         break;
4040                 case OP_FREM:
4041                         /* Emulated */
4042                         g_assert_not_reached ();
4043                         break;
4044                 case OP_FNEG:
4045                         arm_fneg_d (code, dreg, sreg1);
4046                         break;
4047                 case OP_ARM_SETFREG_R4:
4048                         arm_fcvt_ds (code, dreg, sreg1);
4049                         break;
4050                 case OP_CKFINITE:
4051                         /* Check for infinity */
4052                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4053                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4054                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4055                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4056                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4057                         /* Check for nans */
4058                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4059                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4060                         arm_fmovd (code, dreg, sreg1);
4061                         break;
4062
4063                         /* R4 */
4064                 case OP_RADD:
4065                         arm_fadd_s (code, dreg, sreg1, sreg2);
4066                         break;
4067                 case OP_RSUB:
4068                         arm_fsub_s (code, dreg, sreg1, sreg2);
4069                         break;
4070                 case OP_RMUL:
4071                         arm_fmul_s (code, dreg, sreg1, sreg2);
4072                         break;
4073                 case OP_RDIV:
4074                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4075                         break;
4076                 case OP_RNEG:
4077                         arm_fneg_s (code, dreg, sreg1);
4078                         break;
4079                 case OP_RCONV_TO_I1:
4080                         arm_fcvtzs_sx (code, dreg, sreg1);
4081                         arm_sxtbx (code, dreg, dreg);
4082                         break;
4083                 case OP_RCONV_TO_U1:
4084                         arm_fcvtzu_sx (code, dreg, sreg1);
4085                         arm_uxtbw (code, dreg, dreg);
4086                         break;
4087                 case OP_RCONV_TO_I2:
4088                         arm_fcvtzs_sx (code, dreg, sreg1);
4089                         arm_sxthx (code, dreg, dreg);
4090                         break;
4091                 case OP_RCONV_TO_U2:
4092                         arm_fcvtzu_sx (code, dreg, sreg1);
4093                         arm_uxthw (code, dreg, dreg);
4094                         break;
4095                 case OP_RCONV_TO_I4:
4096                         arm_fcvtzs_sx (code, dreg, sreg1);
4097                         arm_sxtwx (code, dreg, dreg);
4098                         break;
4099                 case OP_RCONV_TO_U4:
4100                         arm_fcvtzu_sx (code, dreg, sreg1);
4101                         break;
4102                 case OP_RCONV_TO_I8:
4103                         arm_fcvtzs_sx (code, dreg, sreg1);
4104                         break;
4105                 case OP_RCONV_TO_U8:
4106                         arm_fcvtzu_sx (code, dreg, sreg1);
4107                         break;
4108                 case OP_RCONV_TO_R8:
4109                         arm_fcvt_sd (code, dreg, sreg1);
4110                         break;
4111                 case OP_RCONV_TO_R4:
4112                         if (dreg != sreg1)
4113                                 arm_fmovs (code, dreg, sreg1);
4114                         break;
4115                 case OP_RCEQ:
4116                 case OP_RCLT:
4117                 case OP_RCLT_UN:
4118                 case OP_RCGT:
4119                 case OP_RCGT_UN:
4120                 case OP_RCNEQ:
4121                 case OP_RCLE:
4122                 case OP_RCGE: {
4123                         int cond;
4124
4125                         cond = opcode_to_armcond (ins->opcode);
4126                         arm_fcmps (code, sreg1, sreg2);
4127                         arm_cset (code, cond, dreg);
4128                         break;
4129                 }
4130
4131                         /* CALLS */
4132                 case OP_VOIDCALL:
4133                 case OP_CALL:
4134                 case OP_LCALL:
4135                 case OP_FCALL:
4136                 case OP_RCALL:
4137                 case OP_VCALL2:
4138                         call = (MonoCallInst*)ins;
4139                         if (ins->flags & MONO_INST_HAS_METHOD)
4140                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4141                         else
4142                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4143                         code = emit_move_return_value (cfg, code, ins);
4144                         break;
4145                 case OP_VOIDCALL_REG:
4146                 case OP_CALL_REG:
4147                 case OP_LCALL_REG:
4148                 case OP_FCALL_REG:
4149                 case OP_RCALL_REG:
4150                 case OP_VCALL2_REG:
4151                         arm_blrx (code, sreg1);
4152                         code = emit_move_return_value (cfg, code, ins);
4153                         break;
4154                 case OP_VOIDCALL_MEMBASE:
4155                 case OP_CALL_MEMBASE:
4156                 case OP_LCALL_MEMBASE:
4157                 case OP_FCALL_MEMBASE:
4158                 case OP_RCALL_MEMBASE:
4159                 case OP_VCALL2_MEMBASE:
4160                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4161                         arm_blrx (code, ARMREG_IP0);
4162                         code = emit_move_return_value (cfg, code, ins);
4163                         break;
4164                 case OP_TAILCALL: {
4165                         MonoCallInst *call = (MonoCallInst*)ins;
4166
4167                         g_assert (!cfg->method->save_lmf);
4168
4169                         // FIXME: Copy stack arguments
4170
4171                         /* Restore registers */
4172                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4173
4174                         /* Destroy frame */
4175                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4176
4177                         if (cfg->compile_aot) {
4178                                 /* This is not a PLT patch */
4179                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4180                                 arm_brx (code, ARMREG_IP0);
4181                         } else {
4182                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4183                                 arm_b (code, code);
4184                         }
4185                         ins->flags |= MONO_INST_GC_CALLSITE;
4186                         ins->backend.pc_offset = code - cfg->native_code;
4187                         break;
4188                 }
4189                 case OP_ARGLIST:
4190                         g_assert (cfg->arch.cinfo);
4191                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4192                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4193                         break;
4194                 case OP_DYN_CALL: {
4195                         MonoInst *var = cfg->dyn_call_var;
4196                         guint8 *labels [16];
4197                         int i;
4198
4199                         /*
4200                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4201                          * sreg2 is the function to call.
4202                          */
4203
4204                         g_assert (var->opcode == OP_REGOFFSET);
4205
4206                         arm_movx (code, ARMREG_LR, sreg1);
4207                         arm_movx (code, ARMREG_IP1, sreg2);
4208
4209                         /* Save args buffer */
4210                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4211
4212                         /* Set fp argument regs */
4213                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4214                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4215                         labels [0] = code;
4216                         arm_bcc (code, ARMCOND_EQ, 0);
4217                         for (i = 0; i < 8; ++i)
4218                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4219                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4220
4221                         /* Set stack args */
4222                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4223                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4224                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4225                         }
4226
4227                         /* Set argument registers + r8 */
4228                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4229
4230                         /* Make the call */
4231                         arm_blrx (code, ARMREG_IP1);
4232
4233                         /* Save result */
4234                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4235                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4236                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4237                         /* Save fp result */
4238                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4239                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4240                         labels [1] = code;
4241                         arm_bcc (code, ARMCOND_EQ, 0);
4242                         for (i = 0; i < 8; ++i)
4243                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4244                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4245                         break;
4246                 }
4247
4248                 case OP_GENERIC_CLASS_INIT: {
4249                         static int byte_offset = -1;
4250                         static guint8 bitmask;
4251                         guint8 *jump;
4252
4253                         if (byte_offset < 0)
4254                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4255
4256                         /* Load vtable->initialized */
4257                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4258                         // FIXME: No andx_imm yet */
4259                         code = mono_arm_emit_imm64 (code, ARMREG_IP1, bitmask);
4260                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
4261                         jump = code;
4262                         arm_cbnzx (code, ARMREG_IP0, 0);
4263
4264                         /* Slowpath */
4265                         g_assert (sreg1 == ARMREG_R0);
4266                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4267                                                           (gpointer)"mono_generic_class_init");
4268
4269                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4270                         break;
4271                 }
4272
4273                 case OP_CHECK_THIS:
4274                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4275                         break;
4276                 case OP_NOT_NULL:
4277                 case OP_NOT_REACHED:
4278                 case OP_DUMMY_USE:
4279                         break;
4280                 case OP_IL_SEQ_POINT:
4281                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4282                         break;
4283
4284                         /* EH */
4285                 case OP_COND_EXC_C:
4286                 case OP_COND_EXC_IC:
4287                 case OP_COND_EXC_OV:
4288                 case OP_COND_EXC_IOV:
4289                 case OP_COND_EXC_NC:
4290                 case OP_COND_EXC_INC:
4291                 case OP_COND_EXC_NO:
4292                 case OP_COND_EXC_INO:
4293                 case OP_COND_EXC_EQ:
4294                 case OP_COND_EXC_IEQ:
4295                 case OP_COND_EXC_NE_UN:
4296                 case OP_COND_EXC_INE_UN:
4297                 case OP_COND_EXC_ILT:
4298                 case OP_COND_EXC_LT:
4299                 case OP_COND_EXC_ILT_UN:
4300                 case OP_COND_EXC_LT_UN:
4301                 case OP_COND_EXC_IGT:
4302                 case OP_COND_EXC_GT:
4303                 case OP_COND_EXC_IGT_UN:
4304                 case OP_COND_EXC_GT_UN:
4305                 case OP_COND_EXC_IGE:
4306                 case OP_COND_EXC_GE:
4307                 case OP_COND_EXC_IGE_UN:
4308                 case OP_COND_EXC_GE_UN:
4309                 case OP_COND_EXC_ILE:
4310                 case OP_COND_EXC_LE:
4311                 case OP_COND_EXC_ILE_UN:
4312                 case OP_COND_EXC_LE_UN:
4313                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4314                         break;
4315                 case OP_THROW:
4316                         if (sreg1 != ARMREG_R0)
4317                                 arm_movx (code, ARMREG_R0, sreg1);
4318                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4319                                                           (gpointer)"mono_arch_throw_exception");
4320                         break;
4321                 case OP_RETHROW:
4322                         if (sreg1 != ARMREG_R0)
4323                                 arm_movx (code, ARMREG_R0, sreg1);
4324                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4325                                                           (gpointer)"mono_arch_rethrow_exception");
4326                         break;
4327                 case OP_CALL_HANDLER:
4328                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4329                         arm_bl (code, 0);
4330                         cfg->thunk_area += THUNK_SIZE;
4331                         break;
4332                 case OP_START_HANDLER: {
4333                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4334
4335                         /* Save caller address */
4336                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4337
4338                         /*
4339                          * Reserve a param area, see test_0_finally_param_area ().
4340                          * This is needed because the param area is not set up when
4341                          * we are called from EH code.
4342                          */
4343                         if (cfg->param_area)
4344                                 code = emit_subx_sp_imm (code, cfg->param_area);
4345                         break;
4346                 }
4347                 case OP_ENDFINALLY:
4348                 case OP_ENDFILTER: {
4349                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4350
4351                         if (cfg->param_area)
4352                                 code = emit_addx_sp_imm (code, cfg->param_area);
4353
4354                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4355                                 arm_movx (code, ARMREG_R0, sreg1);
4356
4357                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4358                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4359                         arm_brx (code, ARMREG_LR);
4360                         break;
4361                 }
4362                 case OP_GET_EX_OBJ:
4363                         if (ins->dreg != ARMREG_R0)
4364                                 arm_movx (code, ins->dreg, ARMREG_R0);
4365                         break;
4366                 case OP_GC_SAFE_POINT: {
4367 #if defined (USE_COOP_GC)
4368                         guint8 *buf [1];
4369
4370                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4371                         /* Call it if it is non-null */
4372                         buf [0] = code;
4373                         arm_cbzx (code, ARMREG_IP1, 0);
4374                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4375                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4376 #endif
4377                         break;
4378                 }
4379
4380                 default:
4381                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4382                         g_assert_not_reached ();
4383                 }
4384
4385                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4386                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4387                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4388                         g_assert_not_reached ();
4389                 }
4390         }
4391
4392         /*
4393          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4394          * insert branch islands between/inside basic blocks.
4395          */
4396         if (cfg->arch.cond_branch_islands)
4397                 code = emit_branch_island (cfg, code, start_offset);
4398
4399         cfg->code_len = code - cfg->native_code;
4400 }
4401
4402 static guint8*
4403 emit_move_args (MonoCompile *cfg, guint8 *code)
4404 {
4405         MonoInst *ins;
4406         CallInfo *cinfo;
4407         ArgInfo *ainfo;
4408         int i, part;
4409
4410         cinfo = cfg->arch.cinfo;
4411         g_assert (cinfo);
4412         for (i = 0; i < cinfo->nargs; ++i) {
4413                 ainfo = cinfo->args + i;
4414                 ins = cfg->args [i];
4415
4416                 if (ins->opcode == OP_REGVAR) {
4417                         switch (ainfo->storage) {
4418                         case ArgInIReg:
4419                                 arm_movx (code, ins->dreg, ainfo->reg);
4420                                 break;
4421                         case ArgOnStack:
4422                                 switch (ainfo->slot_size) {
4423                                 case 1:
4424                                         if (ainfo->sign)
4425                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4426                                         else
4427                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4428                                         break;
4429                                 case 2:
4430                                         if (ainfo->sign)
4431                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4432                                         else
4433                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4434                                         break;
4435                                 case 4:
4436                                         if (ainfo->sign)
4437                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4438                                         else
4439                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4440                                         break;
4441                                 default:
4442                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4443                                         break;
4444                                 }
4445                                 break;
4446                         default:
4447                                 g_assert_not_reached ();
4448                                 break;
4449                         }
4450                 } else {
4451                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4452                                 g_assert (ins->opcode == OP_REGOFFSET);
4453
4454                         switch (ainfo->storage) {
4455                         case ArgInIReg:
4456                                 /* Stack slots for arguments have size 8 */
4457                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4458                                 break;
4459                         case ArgInFReg:
4460                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4461                                 break;
4462                         case ArgInFRegR4:
4463                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4464                                 break;
4465                         case ArgOnStack:
4466                         case ArgOnStackR4:
4467                         case ArgOnStackR8:
4468                         case ArgVtypeByRefOnStack:
4469                         case ArgVtypeOnStack:
4470                                 break;
4471                         case ArgVtypeByRef: {
4472                                 MonoInst *addr_arg = ins->inst_left;
4473
4474                                 if (ainfo->gsharedvt) {
4475                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4476                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4477                                 } else {
4478                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4479                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4480                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4481                                 }
4482                                 break;
4483                         }
4484                         case ArgVtypeInIRegs:
4485                                 for (part = 0; part < ainfo->nregs; part ++) {
4486                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4487                                 }
4488                                 break;
4489                         case ArgHFA:
4490                                 for (part = 0; part < ainfo->nregs; part ++) {
4491                                         if (ainfo->esize == 4)
4492                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4493                                         else
4494                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4495                                 }
4496                                 break;
4497                         default:
4498                                 g_assert_not_reached ();
4499                                 break;
4500                         }
4501                 }
4502         }
4503
4504         return code;
4505 }
4506
4507 /*
4508  * emit_store_regarray:
4509  *
4510  *   Emit code to store the registers in REGS into the appropriate elements of
4511  * the register array at BASEREG+OFFSET.
4512  */
4513 static __attribute__((warn_unused_result)) guint8*
4514 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4515 {
4516         int i;
4517
4518         for (i = 0; i < 32; ++i) {
4519                 if (regs & (1 << i)) {
4520                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4521                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4522                                 i++;
4523                         } else if (i == ARMREG_SP) {
4524                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4525                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4526                         } else {
4527                                 arm_strx (code, i, basereg, offset + (i * 8));
4528                         }
4529                 }
4530         }
4531         return code;
4532 }
4533
4534 /*
4535  * emit_load_regarray:
4536  *
4537  *   Emit code to load the registers in REGS from the appropriate elements of
4538  * the register array at BASEREG+OFFSET.
4539  */
4540 static __attribute__((warn_unused_result)) guint8*
4541 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4542 {
4543         int i;
4544
4545         for (i = 0; i < 32; ++i) {
4546                 if (regs & (1 << i)) {
4547                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4548                                 if (offset + (i * 8) < 500)
4549                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4550                                 else {
4551                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4552                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4553                                 }
4554                                 i++;
4555                         } else if (i == ARMREG_SP) {
4556                                 g_assert_not_reached ();
4557                         } else {
4558                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4559                         }
4560                 }
4561         }
4562         return code;
4563 }
4564
4565 /*
4566  * emit_store_regset:
4567  *
4568  *   Emit code to store the registers in REGS into consecutive memory locations starting
4569  * at BASEREG+OFFSET.
4570  */
4571 static __attribute__((warn_unused_result)) guint8*
4572 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4573 {
4574         int i, pos;
4575
4576         pos = 0;
4577         for (i = 0; i < 32; ++i) {
4578                 if (regs & (1 << i)) {
4579                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4580                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4581                                 i++;
4582                                 pos++;
4583                         } else if (i == ARMREG_SP) {
4584                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4585                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4586                         } else {
4587                                 arm_strx (code, i, basereg, offset + (pos * 8));
4588                         }
4589                         pos++;
4590                 }
4591         }
4592         return code;
4593 }
4594
4595 /*
4596  * emit_load_regset:
4597  *
4598  *   Emit code to load the registers in REGS from consecutive memory locations starting
4599  * at BASEREG+OFFSET.
4600  */
4601 static __attribute__((warn_unused_result)) guint8*
4602 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4603 {
4604         int i, pos;
4605
4606         pos = 0;
4607         for (i = 0; i < 32; ++i) {
4608                 if (regs & (1 << i)) {
4609                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4610                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4611                                 i++;
4612                                 pos++;
4613                         } else if (i == ARMREG_SP) {
4614                                 g_assert_not_reached ();
4615                         } else {
4616                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4617                         }
4618                         pos++;
4619                 }
4620         }
4621         return code;
4622 }
4623
4624 __attribute__((warn_unused_result)) guint8*
4625 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4626 {
4627         return emit_load_regarray (code, regs, basereg, offset);
4628 }
4629
4630 __attribute__((warn_unused_result)) guint8*
4631 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4632 {
4633         return emit_store_regarray (code, regs, basereg, offset);
4634 }
4635
4636 __attribute__((warn_unused_result)) guint8*
4637 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4638 {
4639         return emit_store_regset (code, regs, basereg, offset);
4640 }
4641
4642 /* Same as emit_store_regset, but emit unwind info too */
4643 /* CFA_OFFSET is the offset between the CFA and basereg */
4644 static __attribute__((warn_unused_result)) guint8*
4645 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4646 {
4647         int i, j, pos, nregs;
4648         guint32 cfa_regset = regs & ~no_cfa_regset;
4649
4650         pos = 0;
4651         for (i = 0; i < 32; ++i) {
4652                 nregs = 1;
4653                 if (regs & (1 << i)) {
4654                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4655                                 if (offset < 256) {
4656                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4657                                 } else {
4658                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4659                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4660                                 }
4661                                 nregs = 2;
4662                         } else if (i == ARMREG_SP) {
4663                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4664                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4665                         } else {
4666                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4667                         }
4668
4669                         for (j = 0; j < nregs; ++j) {
4670                                 if (cfa_regset & (1 << (i + j)))
4671                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4672                         }
4673
4674                         i += nregs - 1;
4675                         pos += nregs;
4676                 }
4677         }
4678         return code;
4679 }
4680
4681 /*
4682  * emit_setup_lmf:
4683  *
4684  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4685  * Clobbers ip0/ip1.
4686  */
4687 static guint8*
4688 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4689 {
4690         /*
4691          * The LMF should contain all the state required to be able to reconstruct the machine state
4692          * at the current point of execution. Since the LMF is only read during EH, only callee
4693          * saved etc. registers need to be saved.
4694          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4695          * need to be restored during EH.
4696          */
4697
4698         /* pc */
4699         arm_adrx (code, ARMREG_LR, code);
4700         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4701         /* gregs + fp + sp */
4702         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4703         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4704
4705         return code;
4706 }
4707
4708 guint8 *
4709 mono_arch_emit_prolog (MonoCompile *cfg)
4710 {
4711         MonoMethod *method = cfg->method;
4712         MonoMethodSignature *sig;
4713         MonoBasicBlock *bb;
4714         guint8 *code;
4715         int cfa_offset, max_offset;
4716
4717         sig = mono_method_signature (method);
4718         cfg->code_size = 256 + sig->param_count * 64;
4719         code = cfg->native_code = g_malloc (cfg->code_size);
4720
4721         /* This can be unaligned */
4722         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4723
4724         /*
4725          * - Setup frame
4726          */
4727         cfa_offset = 0;
4728         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4729
4730         /* Setup frame */
4731         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4732                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4733         } else {
4734                 /* sp -= cfg->stack_offset */
4735                 /* This clobbers ip0/ip1 */
4736                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4737                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4738         }
4739         cfa_offset += cfg->stack_offset;
4740         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4741         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4742         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4743         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4744         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4745         if (cfg->param_area) {
4746                 /* The param area is below the frame pointer */
4747                 code = emit_subx_sp_imm (code, cfg->param_area);
4748         }
4749
4750         if (cfg->method->save_lmf) {
4751                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4752         } else {
4753                 /* Save gregs */
4754                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4755         }
4756
4757         /* Setup args reg */
4758         if (cfg->arch.args_reg) {
4759                 /* The register was already saved above */
4760                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4761         }
4762
4763         /* Save return area addr received in R8 */
4764         if (cfg->vret_addr) {
4765                 MonoInst *ins = cfg->vret_addr;
4766
4767                 g_assert (ins->opcode == OP_REGOFFSET);
4768                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4769         }
4770
4771         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4772         if (cfg->rgctx_var) {
4773                 MonoInst *ins = cfg->rgctx_var;
4774
4775                 g_assert (ins->opcode == OP_REGOFFSET);
4776
4777                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4778         }
4779
4780         /*
4781          * Move arguments to their registers/stack locations.
4782          */
4783         code = emit_move_args (cfg, code);
4784
4785         /* Initialize seq_point_info_var */
4786         if (cfg->arch.seq_point_info_var) {
4787                 MonoInst *ins = cfg->arch.seq_point_info_var;
4788
4789                 /* Initialize the variable from a GOT slot */
4790                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4791                 g_assert (ins->opcode == OP_REGOFFSET);
4792                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4793
4794                 /* Initialize ss_tramp_var */
4795                 ins = cfg->arch.ss_tramp_var;
4796                 g_assert (ins->opcode == OP_REGOFFSET);
4797
4798                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4799                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4800         } else {
4801                 MonoInst *ins;
4802
4803                 if (cfg->arch.ss_tramp_var) {
4804                         /* Initialize ss_tramp_var */
4805                         ins = cfg->arch.ss_tramp_var;
4806                         g_assert (ins->opcode == OP_REGOFFSET);
4807
4808                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4809                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4810                 }
4811
4812                 if (cfg->arch.bp_tramp_var) {
4813                         /* Initialize bp_tramp_var */
4814                         ins = cfg->arch.bp_tramp_var;
4815                         g_assert (ins->opcode == OP_REGOFFSET);
4816
4817                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4818                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4819                 }
4820         }
4821
4822         max_offset = 0;
4823         if (cfg->opt & MONO_OPT_BRANCH) {
4824                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4825                         MonoInst *ins;
4826                         bb->max_offset = max_offset;
4827
4828                         MONO_BB_FOR_EACH_INS (bb, ins) {
4829                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4830                         }
4831                 }
4832         }
4833         if (max_offset > 0x3ffff * 4)
4834                 cfg->arch.cond_branch_islands = TRUE;
4835
4836         return code;
4837 }
4838
4839 static guint8*
4840 realloc_code (MonoCompile *cfg, int size)
4841 {
4842         while (cfg->code_len + size > (cfg->code_size - 16)) {
4843                 cfg->code_size *= 2;
4844                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4845                 cfg->stat_code_reallocs++;
4846         }
4847         return cfg->native_code + cfg->code_len;
4848 }
4849
4850 void
4851 mono_arch_emit_epilog (MonoCompile *cfg)
4852 {
4853         CallInfo *cinfo;
4854         int max_epilog_size;
4855         guint8 *code;
4856         int i;
4857
4858         max_epilog_size = 16 + 20*4;
4859         code = realloc_code (cfg, max_epilog_size);
4860
4861         if (cfg->method->save_lmf) {
4862                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4863         } else {
4864                 /* Restore gregs */
4865                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4866         }
4867
4868         /* Load returned vtypes into registers if needed */
4869         cinfo = cfg->arch.cinfo;
4870         switch (cinfo->ret.storage) {
4871         case ArgVtypeInIRegs: {
4872                 MonoInst *ins = cfg->ret;
4873
4874                 for (i = 0; i < cinfo->ret.nregs; ++i)
4875                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4876                 break;
4877         }
4878         case ArgHFA: {
4879                 MonoInst *ins = cfg->ret;
4880
4881                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4882                         if (cinfo->ret.esize == 4)
4883                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4884                         else
4885                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4886                 }
4887                 break;
4888         }
4889         default:
4890                 break;
4891         }
4892
4893         /* Destroy frame */
4894         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4895
4896         arm_retx (code, ARMREG_LR);
4897
4898         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4899
4900         cfg->code_len = code - cfg->native_code;
4901 }
4902
4903 void
4904 mono_arch_emit_exceptions (MonoCompile *cfg)
4905 {
4906         MonoJumpInfo *ji;
4907         MonoClass *exc_class;
4908         guint8 *code, *ip;
4909         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4910         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4911         int i, id, size = 0;
4912
4913         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4914                 exc_throw_pos [i] = NULL;
4915                 exc_throw_found [i] = 0;
4916         }
4917
4918         for (ji = cfg->patch_info; ji; ji = ji->next) {
4919                 if (ji->type == MONO_PATCH_INFO_EXC) {
4920                         i = mini_exception_id_by_name (ji->data.target);
4921                         if (!exc_throw_found [i]) {
4922                                 size += 32;
4923                                 exc_throw_found [i] = TRUE;
4924                         }
4925                 }
4926         }
4927
4928         code = realloc_code (cfg, size);
4929
4930         /* Emit code to raise corlib exceptions */
4931         for (ji = cfg->patch_info; ji; ji = ji->next) {
4932                 if (ji->type != MONO_PATCH_INFO_EXC)
4933                         continue;
4934
4935                 ip = cfg->native_code + ji->ip.i;
4936
4937                 id = mini_exception_id_by_name (ji->data.target);
4938
4939                 if (exc_throw_pos [id]) {
4940                         /* ip points to the bcc () in OP_COND_EXC_... */
4941                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4942                         ji->type = MONO_PATCH_INFO_NONE;
4943                         continue;
4944                 }
4945
4946                 exc_throw_pos [id] = code;
4947                 arm_patch_rel (ip, code, ji->relocation);
4948
4949                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4950
4951                 /* r0 = type token */
4952                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4953                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4954                 /* r1 = throw ip */
4955                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4956                 /* Branch to the corlib exception throwing trampoline */
4957                 ji->ip.i = code - cfg->native_code;
4958                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4959                 ji->data.name = "mono_arch_throw_corlib_exception";
4960                 ji->relocation = MONO_R_ARM64_BL;
4961                 arm_bl (code, 0);
4962                 cfg->thunk_area += THUNK_SIZE;
4963         }
4964
4965         cfg->code_len = code - cfg->native_code;
4966
4967         g_assert (cfg->code_len < cfg->code_size);
4968 }
4969
4970 MonoInst*
4971 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4972 {
4973         return NULL;
4974 }
4975
4976 gboolean
4977 mono_arch_print_tree (MonoInst *tree, int arity)
4978 {
4979         return FALSE;
4980 }
4981
4982 guint32
4983 mono_arch_get_patch_offset (guint8 *code)
4984 {
4985         return 0;
4986 }
4987
4988 gpointer
4989 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4990                                                                 gpointer fail_tramp)
4991 {
4992         int i, buf_len, imt_reg;
4993         guint8 *buf, *code;
4994
4995 #if DEBUG_IMT
4996         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4997         for (i = 0; i < count; ++i) {
4998                 MonoIMTCheckItem *item = imt_entries [i];
4999                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
5000         }
5001 #endif
5002
5003         buf_len = 0;
5004         for (i = 0; i < count; ++i) {
5005                 MonoIMTCheckItem *item = imt_entries [i];
5006                 if (item->is_equals) {
5007                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5008
5009                         if (item->check_target_idx || fail_case) {
5010                                 if (!item->compare_done || fail_case) {
5011                                         buf_len += 4 * 4 + 4;
5012                                 }
5013                                 buf_len += 4;
5014                                 if (item->has_target_code) {
5015                                         buf_len += 5 * 4;
5016                                 } else {
5017                                         buf_len += 6 * 4;
5018                                 }
5019                                 if (fail_case) {
5020                                         buf_len += 5 * 4;
5021                                 }
5022                         } else {
5023                                 buf_len += 6 * 4;
5024                         }
5025                 } else {
5026                         buf_len += 6 * 4;
5027                 }
5028         }
5029
5030         if (fail_tramp)
5031                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
5032         else
5033                 buf = mono_domain_code_reserve (domain, buf_len);
5034         code = buf;
5035
5036         /*
5037          * We are called by JITted code, which passes in the IMT argument in
5038          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
5039          * except ip0/ip1.
5040          */
5041         imt_reg = MONO_ARCH_RGCTX_REG;
5042         for (i = 0; i < count; ++i) {
5043                 MonoIMTCheckItem *item = imt_entries [i];
5044
5045                 item->code_target = code;
5046
5047                 if (item->is_equals) {
5048                         /*
5049                          * Check the imt argument against item->key, if equals, jump to either
5050                          * item->value.target_code or to vtable [item->value.vtable_slot].
5051                          * If fail_tramp is set, jump to it if not-equals.
5052                          */
5053                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5054
5055                         if (item->check_target_idx || fail_case) {
5056                                 /* Compare imt_reg with item->key */
5057                                 if (!item->compare_done || fail_case) {
5058                                         // FIXME: Optimize this
5059                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5060                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5061                                 }
5062                                 item->jmp_code = code;
5063                                 arm_bcc (code, ARMCOND_NE, 0);
5064                                 /* Jump to target if equals */
5065                                 if (item->has_target_code) {
5066                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5067                                         arm_brx (code, ARMREG_IP0);
5068                                 } else {
5069                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5070
5071                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5072                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5073                                         arm_brx (code, ARMREG_IP0);
5074                                 }
5075
5076                                 if (fail_case) {
5077                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5078                                         item->jmp_code = NULL;
5079                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5080                                         arm_brx (code, ARMREG_IP0);
5081                                 }
5082                         } else {
5083                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5084
5085                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5086                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5087                                 arm_brx (code, ARMREG_IP0);
5088                         }
5089                 } else {
5090                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5091                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5092                         item->jmp_code = code;
5093                         arm_bcc (code, ARMCOND_HS, 0);
5094                 }
5095         }
5096         /* Patch the branches */
5097         for (i = 0; i < count; ++i) {
5098                 MonoIMTCheckItem *item = imt_entries [i];
5099                 if (item->jmp_code && item->check_target_idx)
5100                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5101         }
5102
5103         g_assert ((code - buf) < buf_len);
5104
5105         mono_arch_flush_icache (buf, code - buf);
5106
5107         return buf;
5108 }
5109
5110 GSList *
5111 mono_arch_get_trampolines (gboolean aot)
5112 {
5113         return mono_arm_get_exception_trampolines (aot);
5114 }
5115
5116 #else /* DISABLE_JIT */
5117
5118 gpointer
5119 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5120                                                                 gpointer fail_tramp)
5121 {
5122         g_assert_not_reached ();
5123         return NULL;
5124 }
5125
5126 #endif /* !DISABLE_JIT */
5127
5128 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5129
5130 void
5131 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5132 {
5133         guint8 *code = ip;
5134         guint32 native_offset = ip - (guint8*)ji->code_start;
5135
5136         if (ji->from_aot) {
5137                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5138
5139                 g_assert (native_offset % 4 == 0);
5140                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5141                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5142         } else {
5143                 /* ip points to an ldrx */
5144                 code += 4;
5145                 arm_blrx (code, ARMREG_IP0);
5146                 mono_arch_flush_icache (ip, code - ip);
5147         }
5148 }
5149
5150 void
5151 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5152 {
5153         guint8 *code = ip;
5154
5155         if (ji->from_aot) {
5156                 guint32 native_offset = ip - (guint8*)ji->code_start;
5157                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5158
5159                 g_assert (native_offset % 4 == 0);
5160                 info->bp_addrs [native_offset / 4] = NULL;
5161         } else {
5162                 /* ip points to an ldrx */
5163                 code += 4;
5164                 arm_nop (code);
5165                 mono_arch_flush_icache (ip, code - ip);
5166         }
5167 }
5168
5169 void
5170 mono_arch_start_single_stepping (void)
5171 {
5172         ss_trampoline = mini_get_single_step_trampoline ();
5173 }
5174
5175 void
5176 mono_arch_stop_single_stepping (void)
5177 {
5178         ss_trampoline = NULL;
5179 }
5180
5181 gboolean
5182 mono_arch_is_single_step_event (void *info, void *sigctx)
5183 {
5184         /* We use soft breakpoints on arm64 */
5185         return FALSE;
5186 }
5187
5188 gboolean
5189 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5190 {
5191         /* We use soft breakpoints on arm64 */
5192         return FALSE;
5193 }
5194
5195 void
5196 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5197 {
5198         g_assert_not_reached ();
5199 }
5200
5201 void
5202 mono_arch_skip_single_step (MonoContext *ctx)
5203 {
5204         g_assert_not_reached ();
5205 }
5206
5207 gpointer
5208 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5209 {
5210         SeqPointInfo *info;
5211         MonoJitInfo *ji;
5212
5213         // FIXME: Add a free function
5214
5215         mono_domain_lock (domain);
5216         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5217                                                                 code);
5218         mono_domain_unlock (domain);
5219
5220         if (!info) {
5221                 ji = mono_jit_info_table_find (domain, (char*)code);
5222                 g_assert (ji);
5223
5224                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5225
5226                 info->ss_tramp_addr = &ss_trampoline;
5227
5228                 mono_domain_lock (domain);
5229                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5230                                                          code, info);
5231                 mono_domain_unlock (domain);
5232         }
5233
5234         return info;
5235 }
5236
5237 void
5238 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5239 {
5240         ext->lmf.previous_lmf = prev_lmf;
5241         /* Mark that this is a MonoLMFExt */
5242         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5243         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5244 }
5245
5246 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5247
5248 gboolean
5249 mono_arch_opcode_supported (int opcode)
5250 {
5251         switch (opcode) {
5252         case OP_ATOMIC_ADD_I4:
5253         case OP_ATOMIC_ADD_I8:
5254         case OP_ATOMIC_EXCHANGE_I4:
5255         case OP_ATOMIC_EXCHANGE_I8:
5256         case OP_ATOMIC_CAS_I4:
5257         case OP_ATOMIC_CAS_I8:
5258         case OP_ATOMIC_LOAD_I1:
5259         case OP_ATOMIC_LOAD_I2:
5260         case OP_ATOMIC_LOAD_I4:
5261         case OP_ATOMIC_LOAD_I8:
5262         case OP_ATOMIC_LOAD_U1:
5263         case OP_ATOMIC_LOAD_U2:
5264         case OP_ATOMIC_LOAD_U4:
5265         case OP_ATOMIC_LOAD_U8:
5266         case OP_ATOMIC_LOAD_R4:
5267         case OP_ATOMIC_LOAD_R8:
5268         case OP_ATOMIC_STORE_I1:
5269         case OP_ATOMIC_STORE_I2:
5270         case OP_ATOMIC_STORE_I4:
5271         case OP_ATOMIC_STORE_I8:
5272         case OP_ATOMIC_STORE_U1:
5273         case OP_ATOMIC_STORE_U2:
5274         case OP_ATOMIC_STORE_U4:
5275         case OP_ATOMIC_STORE_U8:
5276         case OP_ATOMIC_STORE_R4:
5277         case OP_ATOMIC_STORE_R8:
5278                 return TRUE;
5279         default:
5280                 return FALSE;
5281         }
5282 }
5283
5284 CallInfo*
5285 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5286 {
5287         return get_call_info (mp, sig);
5288 }
5289
5290 gpointer
5291 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5292 {
5293         gpointer *lr_loc;
5294         char *old_value;
5295         char *bp;
5296
5297         /*Load the spvar*/
5298         bp = MONO_CONTEXT_GET_BP (ctx);
5299         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5300
5301         old_value = *lr_loc;
5302         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5303                 return old_value;
5304
5305         *lr_loc = new_value;
5306
5307         return old_value;
5308 }