mono/mini/mini-arm64.c

   1 /*
   2  * mini-arm64.c: ARM64 backend for the Mono code generator
   3  *
   4  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   5  *
   6  * Based on mini-arm.c:
   7  *
   8  * Authors:
   9  *   Paolo Molaro (lupus@ximian.com)
  10  *   Dietmar Maurer (dietmar@ximian.com)
  11  *
  12  * (C) 2003 Ximian, Inc.
  13  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  14  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  15  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  16  */
  17
  18 #include "mini.h"
  19 #include "cpu-arm64.h"
  20 #include "ir-emit.h"
  21
  22 #include <mono/arch/arm64/arm64-codegen.h>
  23 #include <mono/utils/mono-mmap.h>
  24 #include <mono/utils/mono-memory-model.h>
  25 #include <mono/metadata/abi-details.h>
  26
  27 /*
  28  * Documentation:
  29  *
  30  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  31  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  32  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  33  *
  34  * Register usage:
  35  * - ip0/ip1/lr are used as temporary registers
  36  * - r27 is used as the rgctx/imt register
  37  * - r28 is used to access arguments passed on the stack
  38  * - d15/d16 are used as fp temporary registers
  39  */
  40
  41 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  42
  43 #define FP_TEMP_REG ARMREG_D16
  44 #define FP_TEMP_REG2 ARMREG_D17
  45
  46 #define THUNK_SIZE (4 * 4)
  47
  48 /* The single step trampoline */
  49 static gpointer ss_trampoline;
  50
  51 /* The breakpoint trampoline */
  52 static gpointer bp_trampoline;
  53
  54 static gboolean ios_abi;
  55
  56 static __attribute__((warn_unused_result)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  57
  58 const char*
  59 mono_arch_regname (int reg)
  60 {
  61         static const char * rnames[] = {
  62                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  63                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  64                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  65                 "lr", "sp"
  66         };
  67         if (reg >= 0 && reg < 32)
  68                 return rnames [reg];
  69         return "unknown";
  70 }
  71
  72 const char*
  73 mono_arch_fregname (int reg)
  74 {
  75         static const char * rnames[] = {
  76                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  77                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  78                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  79                 "d30", "d31"
  80         };
  81         if (reg >= 0 && reg < 32)
  82                 return rnames [reg];
  83         return "unknown fp";
  84 }
  85
  86 int
  87 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  88 {
  89         NOT_IMPLEMENTED;
  90         return 0;
  91 }
  92
  93 #define MAX_ARCH_DELEGATE_PARAMS 7
  94
  95 static gpointer
  96 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  97 {
  98         guint8 *code, *start;
  99
 100         if (has_target) {
 101                 start = code = mono_global_codeman_reserve (12);
 102
 103                 /* Replace the this argument with the target */
 104                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 105                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 106                 arm_brx (code, ARMREG_IP0);
 107
 108                 g_assert ((code - start) <= 12);
 109
 110                 mono_arch_flush_icache (start, 12);
 111         } else {
 112                 int size, i;
 113
 114                 size = 8 + param_count * 4;
 115                 start = code = mono_global_codeman_reserve (size);
 116
 117                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 118                 /* slide down the arguments */
 119                 for (i = 0; i < param_count; ++i)
 120                         arm_movx (code, i, i + 1);
 121                 arm_brx (code, ARMREG_IP0);
 122
 123                 g_assert ((code - start) <= size);
 124
 125                 mono_arch_flush_icache (start, size);
 126         }
 127
 128         if (code_size)
 129                 *code_size = code - start;
 130
 131         return start;
 132 }
 133
 134 /*
 135  * mono_arch_get_delegate_invoke_impls:
 136  *
 137  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 138  * trampolines.
 139  */
 140 GSList*
 141 mono_arch_get_delegate_invoke_impls (void)
 142 {
 143         GSList *res = NULL;
 144         guint8 *code;
 145         guint32 code_len;
 146         int i;
 147         char *tramp_name;
 148
 149         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 150         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 151
 152         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 153                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 154                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 155                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 156                 g_free (tramp_name);
 157         }
 158
 159         return res;
 160 }
 161
 162 gpointer
 163 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 164 {
 165         guint8 *code, *start;
 166
 167         /*
 168          * vtypes are returned in registers, or using the dedicated r8 register, so
 169          * they can be supported by delegate invokes.
 170          */
 171
 172         if (has_target) {
 173                 static guint8* cached = NULL;
 174
 175                 if (cached)
 176                         return cached;
 177
 178                 if (mono_aot_only)
 179                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 180                 else
 181                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 182                 mono_memory_barrier ();
 183                 cached = start;
 184                 return cached;
 185         } else {
 186                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 187                 int i;
 188
 189                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 190                         return NULL;
 191                 for (i = 0; i < sig->param_count; ++i)
 192                         if (!mono_is_regsize_var (sig->params [i]))
 193                                 return NULL;
 194
 195                 code = cache [sig->param_count];
 196                 if (code)
 197                         return code;
 198
 199                 if (mono_aot_only) {
 200                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 201                         start = mono_aot_get_trampoline (name);
 202                         g_free (name);
 203                 } else {
 204                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 205                 }
 206                 mono_memory_barrier ();
 207                 cache [sig->param_count] = start;
 208                 return start;
 209         }
 210
 211         return NULL;
 212 }
 213
 214 gpointer
 215 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 216 {
 217         return NULL;
 218 }
 219
 220 gpointer
 221 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 222 {
 223         return (gpointer)regs [ARMREG_R0];
 224 }
 225
 226 void
 227 mono_arch_cpu_init (void)
 228 {
 229 }
 230
 231 void
 232 mono_arch_init (void)
 233 {
 234         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 235         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 236
 237         if (!mono_aot_only)
 238                 bp_trampoline = mini_get_breakpoint_trampoline ();
 239
 240         mono_arm_gsharedvt_init ();
 241
 242 #if defined(TARGET_IOS)
 243         ios_abi = TRUE;
 244 #endif
 245 }
 246
 247 void
 248 mono_arch_cleanup (void)
 249 {
 250 }
 251
 252 guint32
 253 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 254 {
 255         *exclude_mask = 0;
 256         return 0;
 257 }
 258
 259 guint32
 260 mono_arch_cpu_enumerate_simd_versions (void)
 261 {
 262         return 0;
 263 }
 264
 265 void
 266 mono_arch_register_lowlevel_calls (void)
 267 {
 268 }
 269
 270 void
 271 mono_arch_finish_init (void)
 272 {
 273 }
 274
 275 /* The maximum length is 2 instructions */
 276 static guint8*
 277 emit_imm (guint8 *code, int dreg, int imm)
 278 {
 279         // FIXME: Optimize this
 280         if (imm < 0) {
 281                 gint64 limm = imm;
 282                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 283                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 284         } else {
 285                 arm_movzx (code, dreg, imm & 0xffff, 0);
 286                 if (imm >> 16)
 287                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 288         }
 289
 290         return code;
 291 }
 292
 293 /* The maximum length is 4 instructions */
 294 static guint8*
 295 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 296 {
 297         // FIXME: Optimize this
 298         arm_movzx (code, dreg, imm & 0xffff, 0);
 299         if ((imm >> 16) & 0xffff)
 300                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 301         if ((imm >> 32) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 303         if ((imm >> 48) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 305
 306         return code;
 307 }
 308
 309 guint8*
 310 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 311 {
 312         return emit_imm64 (code, dreg, imm);
 313 }
 314
 315 /*
 316  * emit_imm_template:
 317  *
 318  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 319  */
 320 static guint8*
 321 emit_imm64_template (guint8 *code, int dreg)
 322 {
 323         arm_movzx (code, dreg, 0, 0);
 324         arm_movkx (code, dreg, 0, 16);
 325         arm_movkx (code, dreg, 0, 32);
 326         arm_movkx (code, dreg, 0, 48);
 327
 328         return code;
 329 }
 330
 331 static inline __attribute__((warn_unused_result)) guint8*
 332 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 333 {
 334         if (!arm_is_arith_imm (imm)) {
 335                 code = emit_imm (code, ARMREG_LR, imm);
 336                 arm_addw (code, dreg, sreg, ARMREG_LR);
 337         } else {
 338                 arm_addw_imm (code, dreg, sreg, imm);
 339         }
 340         return code;
 341 }
 342
 343 static inline __attribute__((warn_unused_result)) guint8*
 344 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 345 {
 346         if (!arm_is_arith_imm (imm)) {
 347                 code = emit_imm (code, ARMREG_LR, imm);
 348                 arm_addx (code, dreg, sreg, ARMREG_LR);
 349         } else {
 350                 arm_addx_imm (code, dreg, sreg, imm);
 351         }
 352         return code;
 353 }
 354
 355 static inline __attribute__((warn_unused_result)) guint8*
 356 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 357 {
 358         if (!arm_is_arith_imm (imm)) {
 359                 code = emit_imm (code, ARMREG_LR, imm);
 360                 arm_subw (code, dreg, sreg, ARMREG_LR);
 361         } else {
 362                 arm_subw_imm (code, dreg, sreg, imm);
 363         }
 364         return code;
 365 }
 366
 367 static inline __attribute__((warn_unused_result)) guint8*
 368 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 369 {
 370         if (!arm_is_arith_imm (imm)) {
 371                 code = emit_imm (code, ARMREG_LR, imm);
 372                 arm_subx (code, dreg, sreg, ARMREG_LR);
 373         } else {
 374                 arm_subx_imm (code, dreg, sreg, imm);
 375         }
 376         return code;
 377 }
 378
 379 /* Emit sp+=imm. Clobbers ip0/ip1 */
 380 static inline __attribute__((warn_unused_result)) guint8*
 381 emit_addx_sp_imm (guint8 *code, int imm)
 382 {
 383         code = emit_imm (code, ARMREG_IP0, imm);
 384         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 385         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 386         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 387         return code;
 388 }
 389
 390 /* Emit sp-=imm. Clobbers ip0/ip1 */
 391 static inline __attribute__((warn_unused_result)) guint8*
 392 emit_subx_sp_imm (guint8 *code, int imm)
 393 {
 394         code = emit_imm (code, ARMREG_IP0, imm);
 395         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 396         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 397         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 398         return code;
 399 }
 400
 401 static inline __attribute__((warn_unused_result)) guint8*
 402 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 403 {
 404         // FIXME:
 405         code = emit_imm (code, ARMREG_LR, imm);
 406         arm_andw (code, dreg, sreg, ARMREG_LR);
 407
 408         return code;
 409 }
 410
 411 static inline __attribute__((warn_unused_result)) guint8*
 412 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 413 {
 414         // FIXME:
 415         code = emit_imm (code, ARMREG_LR, imm);
 416         arm_andx (code, dreg, sreg, ARMREG_LR);
 417
 418         return code;
 419 }
 420
 421 static inline __attribute__((warn_unused_result)) guint8*
 422 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 423 {
 424         // FIXME:
 425         code = emit_imm (code, ARMREG_LR, imm);
 426         arm_orrw (code, dreg, sreg, ARMREG_LR);
 427
 428         return code;
 429 }
 430
 431 static inline __attribute__((warn_unused_result)) guint8*
 432 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 433 {
 434         // FIXME:
 435         code = emit_imm (code, ARMREG_LR, imm);
 436         arm_orrx (code, dreg, sreg, ARMREG_LR);
 437
 438         return code;
 439 }
 440
 441 static inline __attribute__((warn_unused_result)) guint8*
 442 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 443 {
 444         // FIXME:
 445         code = emit_imm (code, ARMREG_LR, imm);
 446         arm_eorw (code, dreg, sreg, ARMREG_LR);
 447
 448         return code;
 449 }
 450
 451 static inline __attribute__((warn_unused_result)) guint8*
 452 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 453 {
 454         // FIXME:
 455         code = emit_imm (code, ARMREG_LR, imm);
 456         arm_eorx (code, dreg, sreg, ARMREG_LR);
 457
 458         return code;
 459 }
 460
 461 static inline __attribute__((warn_unused_result)) guint8*
 462 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 463 {
 464         if (imm == 0) {
 465                 arm_cmpw (code, sreg, ARMREG_RZR);
 466         } else {
 467                 // FIXME:
 468                 code = emit_imm (code, ARMREG_LR, imm);
 469                 arm_cmpw (code, sreg, ARMREG_LR);
 470         }
 471
 472         return code;
 473 }
 474
 475 static inline __attribute__((warn_unused_result)) guint8*
 476 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 477 {
 478         if (imm == 0) {
 479                 arm_cmpx (code, sreg, ARMREG_RZR);
 480         } else {
 481                 // FIXME:
 482                 code = emit_imm (code, ARMREG_LR, imm);
 483                 arm_cmpx (code, sreg, ARMREG_LR);
 484         }
 485
 486         return code;
 487 }
 488
 489 static inline __attribute__((warn_unused_result)) guint8*
 490 emit_strb (guint8 *code, int rt, int rn, int imm)
 491 {
 492         if (arm_is_strb_imm (imm)) {
 493                 arm_strb (code, rt, rn, imm);
 494         } else {
 495                 g_assert (rt != ARMREG_IP0);
 496                 g_assert (rn != ARMREG_IP0);
 497                 code = emit_imm (code, ARMREG_IP0, imm);
 498                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 499         }
 500         return code;
 501 }
 502
 503 static inline __attribute__((warn_unused_result)) guint8*
 504 emit_strh (guint8 *code, int rt, int rn, int imm)
 505 {
 506         if (arm_is_strh_imm (imm)) {
 507                 arm_strh (code, rt, rn, imm);
 508         } else {
 509                 g_assert (rt != ARMREG_IP0);
 510                 g_assert (rn != ARMREG_IP0);
 511                 code = emit_imm (code, ARMREG_IP0, imm);
 512                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 513         }
 514         return code;
 515 }
 516
 517 static inline __attribute__((warn_unused_result)) guint8*
 518 emit_strw (guint8 *code, int rt, int rn, int imm)
 519 {
 520         if (arm_is_strw_imm (imm)) {
 521                 arm_strw (code, rt, rn, imm);
 522         } else {
 523                 g_assert (rt != ARMREG_IP0);
 524                 g_assert (rn != ARMREG_IP0);
 525                 code = emit_imm (code, ARMREG_IP0, imm);
 526                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 527         }
 528         return code;
 529 }
 530
 531 static inline __attribute__((warn_unused_result)) guint8*
 532 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 533 {
 534         if (arm_is_strw_imm (imm)) {
 535                 arm_strfpw (code, rt, rn, imm);
 536         } else {
 537                 g_assert (rn != ARMREG_IP0);
 538                 code = emit_imm (code, ARMREG_IP0, imm);
 539                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 540                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 541         }
 542         return code;
 543 }
 544
 545 static inline __attribute__((warn_unused_result)) guint8*
 546 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 547 {
 548         if (arm_is_strx_imm (imm)) {
 549                 arm_strfpx (code, rt, rn, imm);
 550         } else {
 551                 g_assert (rn != ARMREG_IP0);
 552                 code = emit_imm (code, ARMREG_IP0, imm);
 553                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 554                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 555         }
 556         return code;
 557 }
 558
 559 static inline __attribute__((warn_unused_result)) guint8*
 560 emit_strx (guint8 *code, int rt, int rn, int imm)
 561 {
 562         if (arm_is_strx_imm (imm)) {
 563                 arm_strx (code, rt, rn, imm);
 564         } else {
 565                 g_assert (rt != ARMREG_IP0);
 566                 g_assert (rn != ARMREG_IP0);
 567                 code = emit_imm (code, ARMREG_IP0, imm);
 568                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 569         }
 570         return code;
 571 }
 572
 573 static inline __attribute__((warn_unused_result)) guint8*
 574 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 575 {
 576         if (arm_is_pimm12_scaled (imm, 1)) {
 577                 arm_ldrb (code, rt, rn, imm);
 578         } else {
 579                 g_assert (rt != ARMREG_IP0);
 580                 g_assert (rn != ARMREG_IP0);
 581                 code = emit_imm (code, ARMREG_IP0, imm);
 582                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 583         }
 584         return code;
 585 }
 586
 587 static inline __attribute__((warn_unused_result)) guint8*
 588 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 589 {
 590         if (arm_is_pimm12_scaled (imm, 1)) {
 591                 arm_ldrsbx (code, rt, rn, imm);
 592         } else {
 593                 g_assert (rt != ARMREG_IP0);
 594                 g_assert (rn != ARMREG_IP0);
 595                 code = emit_imm (code, ARMREG_IP0, imm);
 596                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 597         }
 598         return code;
 599 }
 600
 601 static inline __attribute__((warn_unused_result)) guint8*
 602 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 603 {
 604         if (arm_is_pimm12_scaled (imm, 2)) {
 605                 arm_ldrh (code, rt, rn, imm);
 606         } else {
 607                 g_assert (rt != ARMREG_IP0);
 608                 g_assert (rn != ARMREG_IP0);
 609                 code = emit_imm (code, ARMREG_IP0, imm);
 610                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 611         }
 612         return code;
 613 }
 614
 615 static inline __attribute__((warn_unused_result)) guint8*
 616 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 617 {
 618         if (arm_is_pimm12_scaled (imm, 2)) {
 619                 arm_ldrshx (code, rt, rn, imm);
 620         } else {
 621                 g_assert (rt != ARMREG_IP0);
 622                 g_assert (rn != ARMREG_IP0);
 623                 code = emit_imm (code, ARMREG_IP0, imm);
 624                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 625         }
 626         return code;
 627 }
 628
 629 static inline __attribute__((warn_unused_result)) guint8*
 630 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 631 {
 632         if (arm_is_pimm12_scaled (imm, 4)) {
 633                 arm_ldrswx (code, rt, rn, imm);
 634         } else {
 635                 g_assert (rt != ARMREG_IP0);
 636                 g_assert (rn != ARMREG_IP0);
 637                 code = emit_imm (code, ARMREG_IP0, imm);
 638                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 639         }
 640         return code;
 641 }
 642
 643 static inline __attribute__((warn_unused_result)) guint8*
 644 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 645 {
 646         if (arm_is_pimm12_scaled (imm, 4)) {
 647                 arm_ldrw (code, rt, rn, imm);
 648         } else {
 649                 g_assert (rn != ARMREG_IP0);
 650                 code = emit_imm (code, ARMREG_IP0, imm);
 651                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 652         }
 653         return code;
 654 }
 655
 656 static inline __attribute__((warn_unused_result)) guint8*
 657 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 658 {
 659         if (arm_is_pimm12_scaled (imm, 8)) {
 660                 arm_ldrx (code, rt, rn, imm);
 661         } else {
 662                 g_assert (rn != ARMREG_IP0);
 663                 code = emit_imm (code, ARMREG_IP0, imm);
 664                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 665         }
 666         return code;
 667 }
 668
 669 static inline __attribute__((warn_unused_result)) guint8*
 670 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 671 {
 672         if (arm_is_pimm12_scaled (imm, 4)) {
 673                 arm_ldrfpw (code, rt, rn, imm);
 674         } else {
 675                 g_assert (rn != ARMREG_IP0);
 676                 code = emit_imm (code, ARMREG_IP0, imm);
 677                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 678                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 679         }
 680         return code;
 681 }
 682
 683 static inline __attribute__((warn_unused_result)) guint8*
 684 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 685 {
 686         if (arm_is_pimm12_scaled (imm, 8)) {
 687                 arm_ldrfpx (code, rt, rn, imm);
 688         } else {
 689                 g_assert (rn != ARMREG_IP0);
 690                 code = emit_imm (code, ARMREG_IP0, imm);
 691                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 692                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 693         }
 694         return code;
 695 }
 696
 697 guint8*
 698 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 699 {
 700         return emit_ldrx (code, rt, rn, imm);
 701 }
 702
 703 static guint8*
 704 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 705 {
 706         /*
 707         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 708         code = emit_imm64_template (code, ARMREG_LR);
 709         arm_blrx (code, ARMREG_LR);
 710         */
 711         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 712         arm_bl (code, code);
 713         cfg->thunk_area += THUNK_SIZE;
 714         return code;
 715 }
 716
 717 static guint8*
 718 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 719 {
 720         if (cfg)
 721                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 722         else
 723                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 724         /* See arch_emit_got_access () in aot-compiler.c */
 725         arm_ldrx_lit (code, dreg, 0);
 726         arm_nop (code);
 727         arm_nop (code);
 728         return code;
 729 }
 730
 731 static guint8*
 732 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 733 {
 734         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 735 }
 736
 737 /*
 738  * mono_arm_emit_aotconst:
 739  *
 740  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 741  */
 742 guint8*
 743 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 744 {
 745         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 746 }
 747
 748 static guint8*
 749 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 750 {
 751         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 752         if (tls_offset < 256) {
 753                 arm_ldrx (code, dreg, dreg, tls_offset);
 754         } else {
 755                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 756                 arm_ldrx (code, dreg, dreg, 0);
 757         }
 758         return code;
 759 }
 760
 761 static guint8*
 762 emit_tls_get_reg (guint8 *code, int dreg, int offset_reg)
 763 {
 764         g_assert (offset_reg != ARMREG_IP0);
 765         arm_mrs (code, ARMREG_IP0, ARM_MRS_REG_TPIDR_EL0);
 766         arm_ldrx_reg (code, dreg, ARMREG_IP0, offset_reg);
 767         return code;
 768 }
 769
 770 static guint8*
 771 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 772 {
 773         int tmpreg = ARMREG_IP0;
 774
 775         g_assert (sreg != tmpreg);
 776         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 777         if (tls_offset < 256) {
 778                 arm_strx (code, sreg, tmpreg, tls_offset);
 779         } else {
 780                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 781                 arm_strx (code, sreg, tmpreg, 0);
 782         }
 783         return code;
 784 }
 785
 786
 787 static guint8*
 788 emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
 789 {
 790         int tmpreg = ARMREG_IP0;
 791
 792         g_assert (sreg != tmpreg);
 793         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 794         arm_strx_reg (code, sreg, tmpreg, offset_reg);
 795         return code;
 796 }
 797
 798 /*
 799  * Emits
 800  * - mov sp, fp
 801  * - ldrp [fp, lr], [sp], !stack_offfset
 802  * Clobbers TEMP_REGS.
 803  */
 804 __attribute__((warn_unused_result)) guint8*
 805 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 806 {
 807         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 808
 809         if (arm_is_ldpx_imm (stack_offset)) {
 810                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 811         } else {
 812                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 813                 /* sp += stack_offset */
 814                 g_assert (temp_regs & (1 << ARMREG_IP0));
 815                 if (temp_regs & (1 << ARMREG_IP1)) {
 816                         code = emit_addx_sp_imm (code, stack_offset);
 817                 } else {
 818                         int imm = stack_offset;
 819
 820                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 821                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 822                         while (imm > 256) {
 823                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 824                                 imm -= 256;
 825                         }
 826                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 827                 }
 828         }
 829         return code;
 830 }
 831
 832 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 833
 834 static guint8*
 835 emit_thunk (guint8 *code, gconstpointer target)
 836 {
 837         guint8 *p = code;
 838
 839         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 840         arm_brx (code, ARMREG_IP0);
 841         *(guint64*)code = (guint64)target;
 842
 843         mono_arch_flush_icache (p, code - p);
 844         return code;
 845 }
 846
 847 static gpointer
 848 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 849 {
 850         MonoJitInfo *ji;
 851         MonoThunkJitInfo *info;
 852         guint8 *thunks, *p;
 853         int thunks_size;
 854         guint8 *orig_target;
 855         guint8 *target_thunk;
 856
 857         if (!domain)
 858                 domain = mono_domain_get ();
 859
 860         if (cfg) {
 861                 /*
 862                  * This can be called multiple times during JITting,
 863                  * save the current position in cfg->arch to avoid
 864                  * doing a O(n^2) search.
 865                  */
 866                 if (!cfg->arch.thunks) {
 867                         cfg->arch.thunks = cfg->thunks;
 868                         cfg->arch.thunks_size = cfg->thunk_area;
 869                 }
 870                 thunks = cfg->arch.thunks;
 871                 thunks_size = cfg->arch.thunks_size;
 872                 if (!thunks_size) {
 873                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 874                         g_assert_not_reached ();
 875                 }
 876
 877                 g_assert (*(guint32*)thunks == 0);
 878                 emit_thunk (thunks, target);
 879
 880                 cfg->arch.thunks += THUNK_SIZE;
 881                 cfg->arch.thunks_size -= THUNK_SIZE;
 882
 883                 return thunks;
 884         } else {
 885                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 886                 g_assert (ji);
 887                 info = mono_jit_info_get_thunk_info (ji);
 888                 g_assert (info);
 889
 890                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 891                 thunks_size = info->thunks_size;
 892
 893                 orig_target = mono_arch_get_call_target (code + 4);
 894
 895                 mono_domain_lock (domain);
 896
 897                 target_thunk = NULL;
 898                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 899                         /* The call already points to a thunk, because of trampolines etc. */
 900                         target_thunk = orig_target;
 901                 } else {
 902                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 903                                 if (((guint32*)p) [0] == 0) {
 904                                         /* Free entry */
 905                                         target_thunk = p;
 906                                         break;
 907                                 } else if (((guint64*)p) [1] == (guint64)target) {
 908                                         /* Thunk already points to target */
 909                                         target_thunk = p;
 910                                         break;
 911                                 }
 912                         }
 913                 }
 914
 915                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 916
 917                 if (!target_thunk) {
 918                         mono_domain_unlock (domain);
 919                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 920                         g_assert_not_reached ();
 921                 }
 922
 923                 emit_thunk (target_thunk, target);
 924
 925                 mono_domain_unlock (domain);
 926
 927                 return target_thunk;
 928         }
 929 }
 930
 931 static void
 932 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 933 {
 934         switch (relocation) {
 935         case MONO_R_ARM64_B:
 936                 arm_b (code, target);
 937                 break;
 938         case MONO_R_ARM64_BCC: {
 939                 int cond;
 940
 941                 cond = arm_get_bcc_cond (code);
 942                 arm_bcc (code, cond, target);
 943                 break;
 944         }
 945         case MONO_R_ARM64_CBZ:
 946                 arm_set_cbz_target (code, target);
 947                 break;
 948         case MONO_R_ARM64_IMM: {
 949                 guint64 imm = (guint64)target;
 950                 int dreg;
 951
 952                 /* emit_imm64_template () */
 953                 dreg = arm_get_movzx_rd (code);
 954                 arm_movzx (code, dreg, imm & 0xffff, 0);
 955                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 956                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 957                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 958                 break;
 959         }
 960         case MONO_R_ARM64_BL:
 961                 if (arm_is_bl_disp (code, target)) {
 962                         arm_bl (code, target);
 963                 } else {
 964                         gpointer thunk;
 965
 966                         thunk = create_thunk (cfg, domain, code, target);
 967                         g_assert (arm_is_bl_disp (code, thunk));
 968                         arm_bl (code, thunk);
 969                 }
 970                 break;
 971         default:
 972                 g_assert_not_reached ();
 973         }
 974 }
 975
 976 static void
 977 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 978 {
 979         arm_patch_full (NULL, NULL, code, target, relocation);
 980 }
 981
 982 void
 983 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 984 {
 985         arm_patch_rel (code, target, relocation);
 986 }
 987
 988 void
 989 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 990 {
 991         guint8 *ip;
 992
 993         ip = ji->ip.i + code;
 994
 995         switch (ji->type) {
 996         case MONO_PATCH_INFO_METHOD_JUMP:
 997                 /* ji->relocation is not set by the caller */
 998                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
 999                 break;
1000         default:
1001                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1002                 break;
1003         }
1004 }
1005
1006 void
1007 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1008 {
1009 }
1010
1011 void
1012 mono_arch_flush_register_windows (void)
1013 {
1014 }
1015
1016 MonoMethod*
1017 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1018 {
1019         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1020 }
1021
1022 MonoVTable*
1023 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1024 {
1025         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1026 }
1027
1028 mgreg_t
1029 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1030 {
1031         return ctx->regs [reg];
1032 }
1033
1034 void
1035 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1036 {
1037         ctx->regs [reg] = val;
1038 }
1039
1040 /*
1041  * mono_arch_set_target:
1042  *
1043  *   Set the target architecture the JIT backend should generate code for, in the form
1044  * of a GNU target triplet. Only used in AOT mode.
1045  */
1046 void
1047 mono_arch_set_target (char *mtriple)
1048 {
1049         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1050                 ios_abi = TRUE;
1051         }
1052 }
1053
1054 static void
1055 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1056 {
1057         if (cinfo->gr >= PARAM_REGS) {
1058                 ainfo->storage = ArgOnStack;
1059                 if (ios_abi) {
1060                         /* Assume size == align */
1061                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1062                         ainfo->offset = cinfo->stack_usage;
1063                         ainfo->slot_size = size;
1064                         ainfo->sign = sign;
1065                         cinfo->stack_usage += size;
1066                 } else {
1067                         ainfo->offset = cinfo->stack_usage;
1068                         ainfo->slot_size = 8;
1069                         ainfo->sign = FALSE;
1070                         /* Put arguments into 8 byte aligned stack slots */
1071                         cinfo->stack_usage += 8;
1072                 }
1073         } else {
1074                 ainfo->storage = ArgInIReg;
1075                 ainfo->reg = cinfo->gr;
1076                 cinfo->gr ++;
1077         }
1078 }
1079
1080 static void
1081 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1082 {
1083         int size = single ? 4 : 8;
1084
1085         if (cinfo->fr >= FP_PARAM_REGS) {
1086                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1087                 if (ios_abi) {
1088                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1089                         ainfo->offset = cinfo->stack_usage;
1090                         ainfo->slot_size = size;
1091                         cinfo->stack_usage += size;
1092                 } else {
1093                         ainfo->offset = cinfo->stack_usage;
1094                         ainfo->slot_size = 8;
1095                         /* Put arguments into 8 byte aligned stack slots */
1096                         cinfo->stack_usage += 8;
1097                 }
1098         } else {
1099                 if (single)
1100                         ainfo->storage = ArgInFRegR4;
1101                 else
1102                         ainfo->storage = ArgInFReg;
1103                 ainfo->reg = cinfo->fr;
1104                 cinfo->fr ++;
1105         }
1106 }
1107
1108 static gboolean
1109 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1110 {
1111         MonoClass *klass;
1112         gpointer iter;
1113         MonoClassField *field;
1114         MonoType *ftype, *prev_ftype = NULL;
1115         int i, nfields = 0;
1116
1117         klass = mono_class_from_mono_type (t);
1118         iter = NULL;
1119         while ((field = mono_class_get_fields (klass, &iter))) {
1120                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1121                         continue;
1122                 ftype = mono_field_get_type (field);
1123                 ftype = mini_get_underlying_type (ftype);
1124
1125                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1126                         int nested_nfields, nested_esize;
1127                         int nested_field_offsets [16];
1128
1129                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1130                                 return FALSE;
1131                         if (nested_esize == 4)
1132                                 ftype = &mono_defaults.single_class->byval_arg;
1133                         else
1134                                 ftype = &mono_defaults.double_class->byval_arg;
1135                         if (prev_ftype && prev_ftype->type != ftype->type)
1136                                 return FALSE;
1137                         prev_ftype = ftype;
1138                         for (i = 0; i < nested_nfields; ++i) {
1139                                 if (nfields + i < 4)
1140                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1141                         }
1142                         nfields += nested_nfields;
1143                 } else {
1144                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1145                                 return FALSE;
1146                         if (prev_ftype && prev_ftype->type != ftype->type)
1147                                 return FALSE;
1148                         prev_ftype = ftype;
1149                         if (nfields < 4)
1150                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1151                         nfields ++;
1152                 }
1153         }
1154         if (nfields == 0 || nfields > 4)
1155                 return FALSE;
1156         *out_nfields = nfields;
1157         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1158         return TRUE;
1159 }
1160
1161 static void
1162 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1163 {
1164         int i, size, align_size, nregs, nfields, esize;
1165         int field_offsets [16];
1166         guint32 align;
1167
1168         size = mini_type_stack_size_full (t, &align, FALSE);
1169         align_size = ALIGN_TO (size, 8);
1170
1171         nregs = size / 8;
1172         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1173                 /*
1174                  * The struct might include nested float structs aligned at 8,
1175                  * so need to keep track of the offsets of the individual fields.
1176                  */
1177                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1178                         ainfo->storage = ArgHFA;
1179                         ainfo->reg = cinfo->fr;
1180                         ainfo->nregs = nfields;
1181                         ainfo->size = size;
1182                         ainfo->esize = esize;
1183                         for (i = 0; i < nfields; ++i)
1184                                 ainfo->foffsets [i] = field_offsets [i];
1185                         cinfo->fr += ainfo->nregs;
1186                 } else {
1187                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1188                         cinfo->fr = FP_PARAM_REGS;
1189                         size = ALIGN_TO (size, 8);
1190                         ainfo->storage = ArgVtypeOnStack;
1191                         ainfo->offset = cinfo->stack_usage;
1192                         ainfo->size = size;
1193                         ainfo->hfa = TRUE;
1194                         ainfo->nregs = nfields;
1195                         ainfo->esize = esize;
1196                         cinfo->stack_usage += size;
1197                 }
1198                 return;
1199         }
1200
1201         if (align_size > 16) {
1202                 ainfo->storage = ArgVtypeByRef;
1203                 ainfo->size = size;
1204                 return;
1205         }
1206
1207         if (cinfo->gr + nregs > PARAM_REGS) {
1208                 size = ALIGN_TO (size, 8);
1209                 ainfo->storage = ArgVtypeOnStack;
1210                 ainfo->offset = cinfo->stack_usage;
1211                 ainfo->size = size;
1212                 cinfo->stack_usage += size;
1213                 cinfo->gr = PARAM_REGS;
1214         } else {
1215                 ainfo->storage = ArgVtypeInIRegs;
1216                 ainfo->reg = cinfo->gr;
1217                 ainfo->nregs = nregs;
1218                 ainfo->size = size;
1219                 cinfo->gr += nregs;
1220         }
1221 }
1222
1223 static void
1224 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1225 {
1226         MonoType *ptype;
1227
1228         ptype = mini_get_underlying_type (t);
1229         switch (ptype->type) {
1230         case MONO_TYPE_I1:
1231                 add_general (cinfo, ainfo, 1, TRUE);
1232                 break;
1233         case MONO_TYPE_BOOLEAN:
1234         case MONO_TYPE_U1:
1235                 add_general (cinfo, ainfo, 1, FALSE);
1236                 break;
1237         case MONO_TYPE_I2:
1238                 add_general (cinfo, ainfo, 2, TRUE);
1239                 break;
1240         case MONO_TYPE_U2:
1241         case MONO_TYPE_CHAR:
1242                 add_general (cinfo, ainfo, 2, FALSE);
1243                 break;
1244         case MONO_TYPE_I4:
1245                 add_general (cinfo, ainfo, 4, TRUE);
1246                 break;
1247         case MONO_TYPE_U4:
1248                 add_general (cinfo, ainfo, 4, FALSE);
1249                 break;
1250         case MONO_TYPE_I:
1251         case MONO_TYPE_U:
1252         case MONO_TYPE_PTR:
1253         case MONO_TYPE_FNPTR:
1254         case MONO_TYPE_CLASS:
1255         case MONO_TYPE_OBJECT:
1256         case MONO_TYPE_SZARRAY:
1257         case MONO_TYPE_ARRAY:
1258         case MONO_TYPE_STRING:
1259         case MONO_TYPE_U8:
1260         case MONO_TYPE_I8:
1261                 add_general (cinfo, ainfo, 8, FALSE);
1262                 break;
1263         case MONO_TYPE_R8:
1264                 add_fp (cinfo, ainfo, FALSE);
1265                 break;
1266         case MONO_TYPE_R4:
1267                 add_fp (cinfo, ainfo, TRUE);
1268                 break;
1269         case MONO_TYPE_VALUETYPE:
1270         case MONO_TYPE_TYPEDBYREF:
1271                 add_valuetype (cinfo, ainfo, ptype);
1272                 break;
1273         case MONO_TYPE_VOID:
1274                 ainfo->storage = ArgNone;
1275                 break;
1276         case MONO_TYPE_GENERICINST:
1277                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1278                         add_general (cinfo, ainfo, 8, FALSE);
1279                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1280                         /*
1281                          * Treat gsharedvt arguments as large vtypes
1282                          */
1283                         ainfo->storage = ArgVtypeByRef;
1284                         ainfo->gsharedvt = TRUE;
1285                 } else {
1286                         add_valuetype (cinfo, ainfo, ptype);
1287                 }
1288                 break;
1289         case MONO_TYPE_VAR:
1290         case MONO_TYPE_MVAR:
1291                 g_assert (mini_is_gsharedvt_type (ptype));
1292                 ainfo->storage = ArgVtypeByRef;
1293                 ainfo->gsharedvt = TRUE;
1294                 break;
1295         default:
1296                 g_assert_not_reached ();
1297                 break;
1298         }
1299 }
1300
1301 /*
1302  * get_call_info:
1303  *
1304  *  Obtain information about a call according to the calling convention.
1305  */
1306 static CallInfo*
1307 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1308 {
1309         CallInfo *cinfo;
1310         ArgInfo *ainfo;
1311         int n, pstart, pindex;
1312
1313         n = sig->hasthis + sig->param_count;
1314
1315         if (mp)
1316                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1317         else
1318                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1319
1320         cinfo->nargs = n;
1321
1322         /* Return value */
1323         add_param (cinfo, &cinfo->ret, sig->ret);
1324         if (cinfo->ret.storage == ArgVtypeByRef)
1325                 cinfo->ret.reg = ARMREG_R8;
1326         /* Reset state */
1327         cinfo->gr = 0;
1328         cinfo->fr = 0;
1329         cinfo->stack_usage = 0;
1330
1331         /* Parameters */
1332         if (sig->hasthis)
1333                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1334         pstart = 0;
1335         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1336                 ainfo = cinfo->args + sig->hasthis + pindex;
1337
1338                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1339                         /* Prevent implicit arguments and sig_cookie from
1340                            being passed in registers */
1341                         cinfo->gr = PARAM_REGS;
1342                         cinfo->fr = FP_PARAM_REGS;
1343                         /* Emit the signature cookie just before the implicit arguments */
1344                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1345                 }
1346
1347                 add_param (cinfo, ainfo, sig->params [pindex]);
1348                 if (ainfo->storage == ArgVtypeByRef) {
1349                         /* Pass the argument address in the next register */
1350                         if (cinfo->gr >= PARAM_REGS) {
1351                                 ainfo->storage = ArgVtypeByRefOnStack;
1352                                 ainfo->offset = cinfo->stack_usage;
1353                                 cinfo->stack_usage += 8;
1354                         } else {
1355                                 ainfo->reg = cinfo->gr;
1356                                 cinfo->gr ++;
1357                         }
1358                 }
1359         }
1360
1361         /* Handle the case where there are no implicit arguments */
1362         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1363                 /* Prevent implicit arguments and sig_cookie from
1364                    being passed in registers */
1365                 cinfo->gr = PARAM_REGS;
1366                 cinfo->fr = FP_PARAM_REGS;
1367                 /* Emit the signature cookie just before the implicit arguments */
1368                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1369         }
1370
1371         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1372
1373         return cinfo;
1374 }
1375
1376 typedef struct {
1377         MonoMethodSignature *sig;
1378         CallInfo *cinfo;
1379         MonoType *rtype;
1380         MonoType **param_types;
1381         int n_fpargs, n_fpret;
1382 } ArchDynCallInfo;
1383
1384 static gboolean
1385 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1386 {
1387         int i;
1388
1389         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1390                 return FALSE;
1391
1392         // FIXME: Add more cases
1393         switch (cinfo->ret.storage) {
1394         case ArgNone:
1395         case ArgInIReg:
1396         case ArgInFReg:
1397         case ArgInFRegR4:
1398         case ArgVtypeByRef:
1399                 break;
1400         case ArgVtypeInIRegs:
1401                 if (cinfo->ret.nregs > 2)
1402                         return FALSE;
1403                 break;
1404         case ArgHFA:
1405                 break;
1406         default:
1407                 return FALSE;
1408         }
1409
1410         for (i = 0; i < cinfo->nargs; ++i) {
1411                 ArgInfo *ainfo = &cinfo->args [i];
1412
1413                 switch (ainfo->storage) {
1414                 case ArgInIReg:
1415                 case ArgVtypeInIRegs:
1416                 case ArgInFReg:
1417                 case ArgInFRegR4:
1418                 case ArgHFA:
1419                 case ArgVtypeByRef:
1420                         break;
1421                 case ArgOnStack:
1422                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1423                                 return FALSE;
1424                         break;
1425                 default:
1426                         return FALSE;
1427                 }
1428         }
1429
1430         return TRUE;
1431 }
1432
1433 MonoDynCallInfo*
1434 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1435 {
1436         ArchDynCallInfo *info;
1437         CallInfo *cinfo;
1438         int i;
1439
1440         cinfo = get_call_info (NULL, sig);
1441
1442         if (!dyn_call_supported (cinfo, sig)) {
1443                 g_free (cinfo);
1444                 return NULL;
1445         }
1446
1447         info = g_new0 (ArchDynCallInfo, 1);
1448         // FIXME: Preprocess the info to speed up start_dyn_call ()
1449         info->sig = sig;
1450         info->cinfo = cinfo;
1451         info->rtype = mini_get_underlying_type (sig->ret);
1452         info->param_types = g_new0 (MonoType*, sig->param_count);
1453         for (i = 0; i < sig->param_count; ++i)
1454                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1455
1456         switch (cinfo->ret.storage) {
1457         case ArgInFReg:
1458         case ArgInFRegR4:
1459                 info->n_fpret = 1;
1460                 break;
1461         case ArgHFA:
1462                 info->n_fpret = cinfo->ret.nregs;
1463                 break;
1464         default:
1465                 break;
1466         }
1467
1468         return (MonoDynCallInfo*)info;
1469 }
1470
1471 void
1472 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1473 {
1474         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1475
1476         g_free (ainfo->cinfo);
1477         g_free (ainfo->param_types);
1478         g_free (ainfo);
1479 }
1480
1481 static double
1482 bitcast_r4_to_r8 (float f)
1483 {
1484         float *p = &f;
1485
1486         return *(double*)p;
1487 }
1488
1489 static float
1490 bitcast_r8_to_r4 (double f)
1491 {
1492         double *p = &f;
1493
1494         return *(float*)p;
1495 }
1496
1497 void
1498 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1499 {
1500         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1501         DynCallArgs *p = (DynCallArgs*)buf;
1502         int aindex, arg_index, greg, i, pindex;
1503         MonoMethodSignature *sig = dinfo->sig;
1504         CallInfo *cinfo = dinfo->cinfo;
1505         int buffer_offset = 0;
1506
1507         g_assert (buf_len >= sizeof (DynCallArgs));
1508
1509         p->res = 0;
1510         p->ret = ret;
1511         p->n_fpargs = dinfo->n_fpargs;
1512         p->n_fpret = dinfo->n_fpret;
1513
1514         arg_index = 0;
1515         greg = 0;
1516         pindex = 0;
1517
1518         if (sig->hasthis)
1519                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1520
1521         if (cinfo->ret.storage == ArgVtypeByRef)
1522                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1523
1524         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1525                 MonoType *t = dinfo->param_types [aindex];
1526                 gpointer *arg = args [arg_index ++];
1527                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1528                 int slot = -1;
1529
1530                 if (ainfo->storage == ArgOnStack) {
1531                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1532                 } else {
1533                         slot = ainfo->reg;
1534                 }
1535
1536                 if (t->byref) {
1537                         p->regs [slot] = (mgreg_t)*arg;
1538                         continue;
1539                 }
1540
1541                 if (ios_abi && ainfo->storage == ArgOnStack) {
1542                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1543                         gboolean handled = TRUE;
1544
1545                         /* Special case arguments smaller than 1 machine word */
1546                         switch (t->type) {
1547                         case MONO_TYPE_BOOLEAN:
1548                         case MONO_TYPE_U1:
1549                                 *(guint8*)stack_arg = *(guint8*)arg;
1550                                 break;
1551                         case MONO_TYPE_I1:
1552                                 *(gint8*)stack_arg = *(gint8*)arg;
1553                                 break;
1554                         case MONO_TYPE_U2:
1555                         case MONO_TYPE_CHAR:
1556                                 *(guint16*)stack_arg = *(guint16*)arg;
1557                                 break;
1558                         case MONO_TYPE_I2:
1559                                 *(gint16*)stack_arg = *(gint16*)arg;
1560                                 break;
1561                         case MONO_TYPE_I4:
1562                                 *(gint32*)stack_arg = *(gint32*)arg;
1563                                 break;
1564                         case MONO_TYPE_U4:
1565                                 *(guint32*)stack_arg = *(guint32*)arg;
1566                                 break;
1567                         default:
1568                                 handled = FALSE;
1569                                 break;
1570                         }
1571                         if (handled)
1572                                 continue;
1573                 }
1574
1575                 switch (t->type) {
1576                 case MONO_TYPE_STRING:
1577                 case MONO_TYPE_CLASS:
1578                 case MONO_TYPE_ARRAY:
1579                 case MONO_TYPE_SZARRAY:
1580                 case MONO_TYPE_OBJECT:
1581                 case MONO_TYPE_PTR:
1582                 case MONO_TYPE_I:
1583                 case MONO_TYPE_U:
1584                 case MONO_TYPE_I8:
1585                 case MONO_TYPE_U8:
1586                         p->regs [slot] = (mgreg_t)*arg;
1587                         break;
1588                 case MONO_TYPE_BOOLEAN:
1589                 case MONO_TYPE_U1:
1590                         p->regs [slot] = *(guint8*)arg;
1591                         break;
1592                 case MONO_TYPE_I1:
1593                         p->regs [slot] = *(gint8*)arg;
1594                         break;
1595                 case MONO_TYPE_I2:
1596                         p->regs [slot] = *(gint16*)arg;
1597                         break;
1598                 case MONO_TYPE_U2:
1599                 case MONO_TYPE_CHAR:
1600                         p->regs [slot] = *(guint16*)arg;
1601                         break;
1602                 case MONO_TYPE_I4:
1603                         p->regs [slot] = *(gint32*)arg;
1604                         break;
1605                 case MONO_TYPE_U4:
1606                         p->regs [slot] = *(guint32*)arg;
1607                         break;
1608                 case MONO_TYPE_R4:
1609                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1610                         p->n_fpargs ++;
1611                         break;
1612                 case MONO_TYPE_R8:
1613                         p->fpregs [ainfo->reg] = *(double*)arg;
1614                         p->n_fpargs ++;
1615                         break;
1616                 case MONO_TYPE_GENERICINST:
1617                         if (MONO_TYPE_IS_REFERENCE (t)) {
1618                                 p->regs [slot] = (mgreg_t)*arg;
1619                                 break;
1620                         } else {
1621                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1622                                         MonoClass *klass = mono_class_from_mono_type (t);
1623                                         guint8 *nullable_buf;
1624                                         int size;
1625
1626                                         /*
1627                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1628                                          * if the nullable param is passed by ref.
1629                                          */
1630                                         size = mono_class_value_size (klass, NULL);
1631                                         nullable_buf = p->buffer + buffer_offset;
1632                                         buffer_offset += size;
1633                                         g_assert (buffer_offset <= 256);
1634
1635                                         /* The argument pointed to by arg is either a boxed vtype or null */
1636                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1637
1638                                         arg = (gpointer*)nullable_buf;
1639                                         /* Fall though */
1640                                 } else {
1641                                         /* Fall though */
1642                                 }
1643                         }
1644                 case MONO_TYPE_VALUETYPE:
1645                         switch (ainfo->storage) {
1646                         case ArgVtypeInIRegs:
1647                                 for (i = 0; i < ainfo->nregs; ++i)
1648                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1649                                 break;
1650                         case ArgHFA:
1651                                 if (ainfo->esize == 4) {
1652                                         for (i = 0; i < ainfo->nregs; ++i)
1653                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1654                                 } else {
1655                                         for (i = 0; i < ainfo->nregs; ++i)
1656                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1657                                 }
1658                                 p->n_fpargs += ainfo->nregs;
1659                                 break;
1660                         case ArgVtypeByRef:
1661                                 p->regs [slot] = (mgreg_t)arg;
1662                                 break;
1663                         default:
1664                                 g_assert_not_reached ();
1665                                 break;
1666                         }
1667                         break;
1668                 default:
1669                         g_assert_not_reached ();
1670                 }
1671         }
1672 }
1673
1674 void
1675 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1676 {
1677         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1678         CallInfo *cinfo = ainfo->cinfo;
1679         DynCallArgs *args = (DynCallArgs*)buf;
1680         MonoType *ptype = ainfo->rtype;
1681         guint8 *ret = args->ret;
1682         mgreg_t res = args->res;
1683         mgreg_t res2 = args->res2;
1684         int i;
1685
1686         if (cinfo->ret.storage == ArgVtypeByRef)
1687                 return;
1688
1689         switch (ptype->type) {
1690         case MONO_TYPE_VOID:
1691                 *(gpointer*)ret = NULL;
1692                 break;
1693         case MONO_TYPE_STRING:
1694         case MONO_TYPE_CLASS:
1695         case MONO_TYPE_ARRAY:
1696         case MONO_TYPE_SZARRAY:
1697         case MONO_TYPE_OBJECT:
1698         case MONO_TYPE_I:
1699         case MONO_TYPE_U:
1700         case MONO_TYPE_PTR:
1701                 *(gpointer*)ret = (gpointer)res;
1702                 break;
1703         case MONO_TYPE_I1:
1704                 *(gint8*)ret = res;
1705                 break;
1706         case MONO_TYPE_U1:
1707         case MONO_TYPE_BOOLEAN:
1708                 *(guint8*)ret = res;
1709                 break;
1710         case MONO_TYPE_I2:
1711                 *(gint16*)ret = res;
1712                 break;
1713         case MONO_TYPE_U2:
1714         case MONO_TYPE_CHAR:
1715                 *(guint16*)ret = res;
1716                 break;
1717         case MONO_TYPE_I4:
1718                 *(gint32*)ret = res;
1719                 break;
1720         case MONO_TYPE_U4:
1721                 *(guint32*)ret = res;
1722                 break;
1723         case MONO_TYPE_I8:
1724         case MONO_TYPE_U8:
1725                 *(guint64*)ret = res;
1726                 break;
1727         case MONO_TYPE_R4:
1728                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1729                 break;
1730         case MONO_TYPE_R8:
1731                 *(double*)ret = args->fpregs [0];
1732                 break;
1733         case MONO_TYPE_GENERICINST:
1734                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1735                         *(gpointer*)ret = (gpointer)res;
1736                         break;
1737                 } else {
1738                         /* Fall though */
1739                 }
1740         case MONO_TYPE_VALUETYPE:
1741                 switch (ainfo->cinfo->ret.storage) {
1742                 case ArgVtypeInIRegs:
1743                         *(mgreg_t*)ret = res;
1744                         if (ainfo->cinfo->ret.nregs > 1)
1745                                 ((mgreg_t*)ret) [1] = res2;
1746                         break;
1747                 case ArgHFA:
1748                         /* Use the same area for returning fp values */
1749                         if (cinfo->ret.esize == 4) {
1750                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1751                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1752                         } else {
1753                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1754                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1755                         }
1756                         break;
1757                 default:
1758                         g_assert_not_reached ();
1759                         break;
1760                 }
1761                 break;
1762         default:
1763                 g_assert_not_reached ();
1764         }
1765 }
1766
1767 #if __APPLE__
1768 void sys_icache_invalidate (void *start, size_t len);
1769 #endif
1770
1771 void
1772 mono_arch_flush_icache (guint8 *code, gint size)
1773 {
1774 #ifndef MONO_CROSS_COMPILE
1775 #if __APPLE__
1776         sys_icache_invalidate (code, size);
1777 #else
1778         __clear_cache (code, code + size);
1779 #endif
1780 #endif
1781 }
1782
1783 #ifndef DISABLE_JIT
1784
1785 gboolean
1786 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1787 {
1788         NOT_IMPLEMENTED;
1789         return FALSE;
1790 }
1791
1792 GList *
1793 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1794 {
1795         GList *vars = NULL;
1796         int i;
1797
1798         for (i = 0; i < cfg->num_varinfo; i++) {
1799                 MonoInst *ins = cfg->varinfo [i];
1800                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1801
1802                 /* unused vars */
1803                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1804                         continue;
1805
1806                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1807                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1808                         continue;
1809
1810                 if (mono_is_regsize_var (ins->inst_vtype)) {
1811                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1812                         g_assert (i == vmv->idx);
1813                         vars = g_list_prepend (vars, vmv);
1814                 }
1815         }
1816
1817         vars = mono_varlist_sort (cfg, vars, 0);
1818
1819         return vars;
1820 }
1821
1822 GList *
1823 mono_arch_get_global_int_regs (MonoCompile *cfg)
1824 {
1825         GList *regs = NULL;
1826         int i;
1827
1828         /* r28 is reserved for cfg->arch.args_reg */
1829         /* r27 is reserved for the imt argument */
1830         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1831                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1832
1833         return regs;
1834 }
1835
1836 guint32
1837 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1838 {
1839         MonoInst *ins = cfg->varinfo [vmv->idx];
1840
1841         if (ins->opcode == OP_ARG)
1842                 return 1;
1843         else
1844                 return 2;
1845 }
1846
1847 void
1848 mono_arch_create_vars (MonoCompile *cfg)
1849 {
1850         MonoMethodSignature *sig;
1851         CallInfo *cinfo;
1852
1853         sig = mono_method_signature (cfg->method);
1854         if (!cfg->arch.cinfo)
1855                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1856         cinfo = cfg->arch.cinfo;
1857
1858         if (cinfo->ret.storage == ArgVtypeByRef) {
1859                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1860                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1861         }
1862
1863         if (cfg->gen_sdb_seq_points) {
1864                 MonoInst *ins;
1865
1866                 if (cfg->compile_aot) {
1867                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1868                         ins->flags |= MONO_INST_VOLATILE;
1869                         cfg->arch.seq_point_info_var = ins;
1870                 }
1871
1872                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1873                 ins->flags |= MONO_INST_VOLATILE;
1874                 cfg->arch.ss_tramp_var = ins;
1875
1876                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1877                 ins->flags |= MONO_INST_VOLATILE;
1878                 cfg->arch.bp_tramp_var = ins;
1879         }
1880
1881         if (cfg->method->save_lmf) {
1882                 cfg->create_lmf_var = TRUE;
1883                 cfg->lmf_ir = TRUE;
1884 #ifndef TARGET_MACH
1885                 cfg->lmf_ir_mono_lmf = TRUE;
1886 #endif
1887         }
1888 }
1889
1890 void
1891 mono_arch_allocate_vars (MonoCompile *cfg)
1892 {
1893         MonoMethodSignature *sig;
1894         MonoInst *ins;
1895         CallInfo *cinfo;
1896         ArgInfo *ainfo;
1897         int i, offset, size, align;
1898         guint32 locals_stack_size, locals_stack_align;
1899         gint32 *offsets;
1900
1901         /*
1902          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1903          * Compute cfg->stack_offset and update cfg->used_int_regs.
1904          */
1905
1906         sig = mono_method_signature (cfg->method);
1907
1908         if (!cfg->arch.cinfo)
1909                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1910         cinfo = cfg->arch.cinfo;
1911
1912         /*
1913          * The ARM64 ABI always uses a frame pointer.
1914          * The instruction set prefers positive offsets, so fp points to the bottom of the
1915          * frame, and stack slots are at positive offsets.
1916          * If some arguments are received on the stack, their offsets relative to fp can
1917          * not be computed right now because the stack frame might grow due to spilling
1918          * done by the local register allocator. To solve this, we reserve a register
1919          * which points to them.
1920          * The stack frame looks like this:
1921          * args_reg -> <bottom of parent frame>
1922          *             <locals etc>
1923          *       fp -> <saved fp+lr>
1924      *       sp -> <localloc/params area>
1925          */
1926         cfg->frame_reg = ARMREG_FP;
1927         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1928         offset = 0;
1929
1930         /* Saved fp+lr */
1931         offset += 16;
1932
1933         if (cinfo->stack_usage) {
1934                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1935                 cfg->arch.args_reg = ARMREG_R28;
1936                 cfg->used_int_regs |= 1 << ARMREG_R28;
1937         }
1938
1939         if (cfg->method->save_lmf) {
1940                 /* The LMF var is allocated normally */
1941         } else {
1942                 /* Callee saved regs */
1943                 cfg->arch.saved_gregs_offset = offset;
1944                 for (i = 0; i < 32; ++i)
1945                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1946                                 offset += 8;
1947         }
1948
1949         /* Return value */
1950         switch (cinfo->ret.storage) {
1951         case ArgNone:
1952                 break;
1953         case ArgInIReg:
1954         case ArgInFReg:
1955         case ArgInFRegR4:
1956                 cfg->ret->opcode = OP_REGVAR;
1957                 cfg->ret->dreg = cinfo->ret.reg;
1958                 break;
1959         case ArgVtypeInIRegs:
1960         case ArgHFA:
1961                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1962                 cfg->ret->opcode = OP_REGOFFSET;
1963                 cfg->ret->inst_basereg = cfg->frame_reg;
1964                 cfg->ret->inst_offset = offset;
1965                 if (cinfo->ret.storage == ArgHFA)
1966                         // FIXME:
1967                         offset += 64;
1968                 else
1969                         offset += 16;
1970                 break;
1971         case ArgVtypeByRef:
1972                 /* This variable will be initalized in the prolog from R8 */
1973                 cfg->vret_addr->opcode = OP_REGOFFSET;
1974                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1975                 cfg->vret_addr->inst_offset = offset;
1976                 offset += 8;
1977                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1978                         printf ("vret_addr =");
1979                         mono_print_ins (cfg->vret_addr);
1980                 }
1981                 break;
1982         default:
1983                 g_assert_not_reached ();
1984                 break;
1985         }
1986
1987         /* Arguments */
1988         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1989                 ainfo = cinfo->args + i;
1990
1991                 ins = cfg->args [i];
1992                 if (ins->opcode == OP_REGVAR)
1993                         continue;
1994
1995                 ins->opcode = OP_REGOFFSET;
1996                 ins->inst_basereg = cfg->frame_reg;
1997
1998                 switch (ainfo->storage) {
1999                 case ArgInIReg:
2000                 case ArgInFReg:
2001                 case ArgInFRegR4:
2002                         // FIXME: Use nregs/size
2003                         /* These will be copied to the stack in the prolog */
2004                         ins->inst_offset = offset;
2005                         offset += 8;
2006                         break;
2007                 case ArgOnStack:
2008                 case ArgOnStackR4:
2009                 case ArgOnStackR8:
2010                 case ArgVtypeOnStack:
2011                         /* These are in the parent frame */
2012                         g_assert (cfg->arch.args_reg);
2013                         ins->inst_basereg = cfg->arch.args_reg;
2014                         ins->inst_offset = ainfo->offset;
2015                         break;
2016                 case ArgVtypeInIRegs:
2017                 case ArgHFA:
2018                         ins->opcode = OP_REGOFFSET;
2019                         ins->inst_basereg = cfg->frame_reg;
2020                         /* These arguments are saved to the stack in the prolog */
2021                         ins->inst_offset = offset;
2022                         if (cfg->verbose_level >= 2)
2023                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2024                         if (ainfo->storage == ArgHFA)
2025                                 // FIXME:
2026                                 offset += 64;
2027                         else
2028                                 offset += 16;
2029                         break;
2030                 case ArgVtypeByRefOnStack: {
2031                         MonoInst *vtaddr;
2032
2033                         if (ainfo->gsharedvt) {
2034                                 ins->opcode = OP_REGOFFSET;
2035                                 ins->inst_basereg = cfg->arch.args_reg;
2036                                 ins->inst_offset = ainfo->offset;
2037                                 break;
2038                         }
2039
2040                         /* The vtype address is in the parent frame */
2041                         g_assert (cfg->arch.args_reg);
2042                         MONO_INST_NEW (cfg, vtaddr, 0);
2043                         vtaddr->opcode = OP_REGOFFSET;
2044                         vtaddr->inst_basereg = cfg->arch.args_reg;
2045                         vtaddr->inst_offset = ainfo->offset;
2046
2047                         /* Need an indirection */
2048                         ins->opcode = OP_VTARG_ADDR;
2049                         ins->inst_left = vtaddr;
2050                         break;
2051                 }
2052                 case ArgVtypeByRef: {
2053                         MonoInst *vtaddr;
2054
2055                         if (ainfo->gsharedvt) {
2056                                 ins->opcode = OP_REGOFFSET;
2057                                 ins->inst_basereg = cfg->frame_reg;
2058                                 ins->inst_offset = offset;
2059                                 offset += 8;
2060                                 break;
2061                         }
2062
2063                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2064                         MONO_INST_NEW (cfg, vtaddr, 0);
2065                         vtaddr->opcode = OP_REGOFFSET;
2066                         vtaddr->inst_basereg = cfg->frame_reg;
2067                         vtaddr->inst_offset = offset;
2068                         offset += 8;
2069
2070                         /* Need an indirection */
2071                         ins->opcode = OP_VTARG_ADDR;
2072                         ins->inst_left = vtaddr;
2073                         break;
2074                 }
2075                 default:
2076                         g_assert_not_reached ();
2077                         break;
2078                 }
2079         }
2080
2081         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2082         // FIXME: Allocate these to registers
2083         ins = cfg->arch.seq_point_info_var;
2084         if (ins) {
2085                 size = 8;
2086                 align = 8;
2087                 offset += align - 1;
2088                 offset &= ~(align - 1);
2089                 ins->opcode = OP_REGOFFSET;
2090                 ins->inst_basereg = cfg->frame_reg;
2091                 ins->inst_offset = offset;
2092                 offset += size;
2093         }
2094         ins = cfg->arch.ss_tramp_var;
2095         if (ins) {
2096                 size = 8;
2097                 align = 8;
2098                 offset += align - 1;
2099                 offset &= ~(align - 1);
2100                 ins->opcode = OP_REGOFFSET;
2101                 ins->inst_basereg = cfg->frame_reg;
2102                 ins->inst_offset = offset;
2103                 offset += size;
2104         }
2105         ins = cfg->arch.bp_tramp_var;
2106         if (ins) {
2107                 size = 8;
2108                 align = 8;
2109                 offset += align - 1;
2110                 offset &= ~(align - 1);
2111                 ins->opcode = OP_REGOFFSET;
2112                 ins->inst_basereg = cfg->frame_reg;
2113                 ins->inst_offset = offset;
2114                 offset += size;
2115         }
2116
2117         /* Locals */
2118         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2119         if (locals_stack_align)
2120                 offset = ALIGN_TO (offset, locals_stack_align);
2121
2122         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2123                 if (offsets [i] != -1) {
2124                         ins = cfg->varinfo [i];
2125                         ins->opcode = OP_REGOFFSET;
2126                         ins->inst_basereg = cfg->frame_reg;
2127                         ins->inst_offset = offset + offsets [i];
2128                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2129                 }
2130         }
2131         offset += locals_stack_size;
2132
2133         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2134
2135         cfg->stack_offset = offset;
2136 }
2137
2138 #ifdef ENABLE_LLVM
2139 LLVMCallInfo*
2140 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2141 {
2142         int i, n;
2143         CallInfo *cinfo;
2144         ArgInfo *ainfo;
2145         LLVMCallInfo *linfo;
2146
2147         n = sig->param_count + sig->hasthis;
2148
2149         cinfo = get_call_info (cfg->mempool, sig);
2150
2151         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2152
2153         switch (cinfo->ret.storage) {
2154         case ArgInIReg:
2155         case ArgInFReg:
2156         case ArgInFRegR4:
2157         case ArgNone:
2158                 break;
2159         case ArgVtypeByRef:
2160                 linfo->ret.storage = LLVMArgVtypeByRef;
2161                 break;
2162                 //
2163                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2164                 // array which is returned in int regs
2165                 //
2166         case ArgHFA:
2167                 linfo->ret.storage = LLVMArgFpStruct;
2168                 linfo->ret.nslots = cinfo->ret.nregs;
2169                 linfo->ret.esize = cinfo->ret.esize;
2170                 break;
2171         case ArgVtypeInIRegs:
2172                 /* LLVM models this by returning an int */
2173                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2174                 linfo->ret.nslots = cinfo->ret.nregs;
2175                 linfo->ret.esize = cinfo->ret.esize;
2176                 break;
2177         default:
2178                 g_assert_not_reached ();
2179                 break;
2180         }
2181
2182         for (i = 0; i < n; ++i) {
2183                 LLVMArgInfo *lainfo = &linfo->args [i];
2184
2185                 ainfo = cinfo->args + i;
2186
2187                 lainfo->storage = LLVMArgNone;
2188
2189                 switch (ainfo->storage) {
2190                 case ArgInIReg:
2191                 case ArgInFReg:
2192                 case ArgInFRegR4:
2193                 case ArgOnStack:
2194                 case ArgOnStackR4:
2195                 case ArgOnStackR8:
2196                         lainfo->storage = LLVMArgNormal;
2197                         break;
2198                 case ArgVtypeByRef:
2199                 case ArgVtypeByRefOnStack:
2200                         lainfo->storage = LLVMArgVtypeByRef;
2201                         break;
2202                 case ArgHFA: {
2203                         int j;
2204
2205                         lainfo->storage = LLVMArgAsFpArgs;
2206                         lainfo->nslots = ainfo->nregs;
2207                         lainfo->esize = ainfo->esize;
2208                         for (j = 0; j < ainfo->nregs; ++j)
2209                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2210                         break;
2211                 }
2212                 case ArgVtypeInIRegs:
2213                         lainfo->storage = LLVMArgAsIArgs;
2214                         lainfo->nslots = ainfo->nregs;
2215                         break;
2216                 case ArgVtypeOnStack:
2217                         if (ainfo->hfa) {
2218                                 int j;
2219                                 /* Same as above */
2220                                 lainfo->storage = LLVMArgAsFpArgs;
2221                                 lainfo->nslots = ainfo->nregs;
2222                                 lainfo->esize = ainfo->esize;
2223                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2224                                 for (j = 0; j < ainfo->nregs; ++j)
2225                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2226                         } else {
2227                                 lainfo->storage = LLVMArgAsIArgs;
2228                                 lainfo->nslots = ainfo->size / 8;
2229                         }
2230                         break;
2231                 default:
2232                         g_assert_not_reached ();
2233                         break;
2234                 }
2235         }
2236
2237         return linfo;
2238 }
2239 #endif
2240
2241 static void
2242 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2243 {
2244         MonoInst *ins;
2245
2246         switch (storage) {
2247         case ArgInIReg:
2248                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2249                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2250                 ins->sreg1 = arg->dreg;
2251                 MONO_ADD_INS (cfg->cbb, ins);
2252                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2253                 break;
2254         case ArgInFReg:
2255                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2256                 ins->dreg = mono_alloc_freg (cfg);
2257                 ins->sreg1 = arg->dreg;
2258                 MONO_ADD_INS (cfg->cbb, ins);
2259                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2260                 break;
2261         case ArgInFRegR4:
2262                 if (COMPILE_LLVM (cfg))
2263                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2264                 else if (cfg->r4fp)
2265                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2266                 else
2267                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2268                 ins->dreg = mono_alloc_freg (cfg);
2269                 ins->sreg1 = arg->dreg;
2270                 MONO_ADD_INS (cfg->cbb, ins);
2271                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2272                 break;
2273         default:
2274                 g_assert_not_reached ();
2275                 break;
2276         }
2277 }
2278
2279 static void
2280 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2281 {
2282         MonoMethodSignature *tmp_sig;
2283         int sig_reg;
2284
2285         if (call->tail_call)
2286                 NOT_IMPLEMENTED;
2287
2288         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2289
2290         /*
2291          * mono_ArgIterator_Setup assumes the signature cookie is
2292          * passed first and all the arguments which were before it are
2293          * passed on the stack after the signature. So compensate by
2294          * passing a different signature.
2295          */
2296         tmp_sig = mono_metadata_signature_dup (call->signature);
2297         tmp_sig->param_count -= call->signature->sentinelpos;
2298         tmp_sig->sentinelpos = 0;
2299         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2300
2301         sig_reg = mono_alloc_ireg (cfg);
2302         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2303
2304         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2305 }
2306
2307 void
2308 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2309 {
2310         MonoMethodSignature *sig;
2311         MonoInst *arg, *vtarg;
2312         CallInfo *cinfo;
2313         ArgInfo *ainfo;
2314         int i;
2315
2316         sig = call->signature;
2317
2318         cinfo = get_call_info (cfg->mempool, sig);
2319
2320         switch (cinfo->ret.storage) {
2321         case ArgVtypeInIRegs:
2322         case ArgHFA:
2323                 /*
2324                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2325                  * the location pointed to by it after call in emit_move_return_value ().
2326                  */
2327                 if (!cfg->arch.vret_addr_loc) {
2328                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2329                         /* Prevent it from being register allocated or optimized away */
2330                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2331                 }
2332
2333                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2334                 break;
2335         case ArgVtypeByRef:
2336                 /* Pass the vtype return address in R8 */
2337                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2338                 vtarg->sreg1 = call->vret_var->dreg;
2339                 vtarg->dreg = mono_alloc_preg (cfg);
2340                 MONO_ADD_INS (cfg->cbb, vtarg);
2341
2342                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2343                 break;
2344         default:
2345                 break;
2346         }
2347
2348         for (i = 0; i < cinfo->nargs; ++i) {
2349                 ainfo = cinfo->args + i;
2350                 arg = call->args [i];
2351
2352                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2353                         /* Emit the signature cookie just before the implicit arguments */
2354                         emit_sig_cookie (cfg, call, cinfo);
2355                 }
2356
2357                 switch (ainfo->storage) {
2358                 case ArgInIReg:
2359                 case ArgInFReg:
2360                 case ArgInFRegR4:
2361                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2362                         break;
2363                 case ArgOnStack:
2364                         switch (ainfo->slot_size) {
2365                         case 8:
2366                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2367                                 break;
2368                         case 4:
2369                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2370                                 break;
2371                         case 2:
2372                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2373                                 break;
2374                         case 1:
2375                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2376                                 break;
2377                         default:
2378                                 g_assert_not_reached ();
2379                                 break;
2380                         }
2381                         break;
2382                 case ArgOnStackR8:
2383                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2384                         break;
2385                 case ArgOnStackR4:
2386                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2387                         break;
2388                 case ArgVtypeInIRegs:
2389                 case ArgVtypeByRef:
2390                 case ArgVtypeByRefOnStack:
2391                 case ArgVtypeOnStack:
2392                 case ArgHFA: {
2393                         MonoInst *ins;
2394                         guint32 align;
2395                         guint32 size;
2396
2397                         size = mono_class_value_size (arg->klass, &align);
2398
2399                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2400                         ins->sreg1 = arg->dreg;
2401                         ins->klass = arg->klass;
2402                         ins->backend.size = size;
2403                         ins->inst_p0 = call;
2404                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2405                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2406                         MONO_ADD_INS (cfg->cbb, ins);
2407                         break;
2408                 }
2409                 default:
2410                         g_assert_not_reached ();
2411                         break;
2412                 }
2413         }
2414
2415         /* Handle the case where there are no implicit arguments */
2416         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2417                 emit_sig_cookie (cfg, call, cinfo);
2418
2419         call->call_info = cinfo;
2420         call->stack_usage = cinfo->stack_usage;
2421 }
2422
2423 void
2424 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2425 {
2426         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2427         ArgInfo *ainfo = ins->inst_p1;
2428         MonoInst *load;
2429         int i;
2430
2431         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2432                 return;
2433
2434         switch (ainfo->storage) {
2435         case ArgVtypeInIRegs:
2436                 for (i = 0; i < ainfo->nregs; ++i) {
2437                         // FIXME: Smaller sizes
2438                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2439                         load->dreg = mono_alloc_ireg (cfg);
2440                         load->inst_basereg = src->dreg;
2441                         load->inst_offset = i * sizeof(mgreg_t);
2442                         MONO_ADD_INS (cfg->cbb, load);
2443                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2444                 }
2445                 break;
2446         case ArgHFA:
2447                 for (i = 0; i < ainfo->nregs; ++i) {
2448                         if (ainfo->esize == 4)
2449                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2450                         else
2451                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2452                         load->dreg = mono_alloc_freg (cfg);
2453                         load->inst_basereg = src->dreg;
2454                         load->inst_offset = ainfo->foffsets [i];
2455                         MONO_ADD_INS (cfg->cbb, load);
2456                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2457                 }
2458                 break;
2459         case ArgVtypeByRef:
2460         case ArgVtypeByRefOnStack: {
2461                 MonoInst *vtaddr, *load, *arg;
2462
2463                 /* Pass the vtype address in a reg/on the stack */
2464                 if (ainfo->gsharedvt) {
2465                         load = src;
2466                 } else {
2467                         /* Make a copy of the argument */
2468                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2469
2470                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2471                         load->inst_p0 = vtaddr;
2472                         vtaddr->flags |= MONO_INST_INDIRECT;
2473                         load->type = STACK_MP;
2474                         load->klass = vtaddr->klass;
2475                         load->dreg = mono_alloc_ireg (cfg);
2476                         MONO_ADD_INS (cfg->cbb, load);
2477                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2478                 }
2479
2480                 if (ainfo->storage == ArgVtypeByRef) {
2481                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2482                         arg->dreg = mono_alloc_preg (cfg);
2483                         arg->sreg1 = load->dreg;
2484                         MONO_ADD_INS (cfg->cbb, arg);
2485                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2486                 } else {
2487                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2488                 }
2489                 break;
2490         }
2491         case ArgVtypeOnStack:
2492                 for (i = 0; i < ainfo->size / 8; ++i) {
2493                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2494                         load->dreg = mono_alloc_ireg (cfg);
2495                         load->inst_basereg = src->dreg;
2496                         load->inst_offset = i * 8;
2497                         MONO_ADD_INS (cfg->cbb, load);
2498                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2499                 }
2500                 break;
2501         default:
2502                 g_assert_not_reached ();
2503                 break;
2504         }
2505 }
2506
2507 void
2508 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2509 {
2510         MonoMethodSignature *sig;
2511         CallInfo *cinfo;
2512
2513         sig = mono_method_signature (cfg->method);
2514         if (!cfg->arch.cinfo)
2515                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2516         cinfo = cfg->arch.cinfo;
2517
2518         switch (cinfo->ret.storage) {
2519         case ArgNone:
2520                 break;
2521         case ArgInIReg:
2522                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2523                 break;
2524         case ArgInFReg:
2525                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2526                 break;
2527         case ArgInFRegR4:
2528                 if (COMPILE_LLVM (cfg))
2529                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2530                 else if (cfg->r4fp)
2531                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2532                 else
2533                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2534                 break;
2535         default:
2536                 g_assert_not_reached ();
2537                 break;
2538         }
2539 }
2540
2541 gboolean
2542 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2543 {
2544         CallInfo *c1, *c2;
2545         gboolean res;
2546
2547         if (cfg->compile_aot && !cfg->full_aot)
2548                 /* OP_TAILCALL doesn't work with AOT */
2549                 return FALSE;
2550
2551         c1 = get_call_info (NULL, caller_sig);
2552         c2 = get_call_info (NULL, callee_sig);
2553         res = TRUE;
2554         // FIXME: Relax these restrictions
2555         if (c1->stack_usage != 0)
2556                 res = FALSE;
2557         if (c1->stack_usage != c2->stack_usage)
2558                 res = FALSE;
2559         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2560                 res = FALSE;
2561
2562         g_free (c1);
2563         g_free (c2);
2564
2565         return res;
2566 }
2567
2568 gboolean
2569 mono_arch_is_inst_imm (gint64 imm)
2570 {
2571         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2572 }
2573
2574 void*
2575 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2576 {
2577         NOT_IMPLEMENTED;
2578         return NULL;
2579 }
2580
2581 void*
2582 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2583 {
2584         NOT_IMPLEMENTED;
2585         return NULL;
2586 }
2587
2588 void
2589 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2590 {
2591         //NOT_IMPLEMENTED;
2592 }
2593
2594 void
2595 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2596 {
2597         //NOT_IMPLEMENTED;
2598 }
2599
2600 #define ADD_NEW_INS(cfg,dest,op) do {       \
2601                 MONO_INST_NEW ((cfg), (dest), (op)); \
2602         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2603         } while (0)
2604
2605 void
2606 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2607 {
2608         MonoInst *ins, *temp, *last_ins = NULL;
2609
2610         MONO_BB_FOR_EACH_INS (bb, ins) {
2611                 switch (ins->opcode) {
2612                 case OP_SBB:
2613                 case OP_ISBB:
2614                 case OP_SUBCC:
2615                 case OP_ISUBCC:
2616                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2617                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2618                                 ins->next->opcode = OP_COND_EXC_NC;
2619                         break;
2620                 case OP_IDIV_IMM:
2621                 case OP_IREM_IMM:
2622                 case OP_IDIV_UN_IMM:
2623                 case OP_IREM_UN_IMM:
2624                 case OP_LREM_IMM:
2625                         mono_decompose_op_imm (cfg, bb, ins);
2626                         break;
2627                 case OP_LOCALLOC_IMM:
2628                         if (ins->inst_imm > 32) {
2629                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2630                                 temp->inst_c0 = ins->inst_imm;
2631                                 temp->dreg = mono_alloc_ireg (cfg);
2632                                 ins->sreg1 = temp->dreg;
2633                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2634                         }
2635                         break;
2636                 case OP_ICOMPARE_IMM:
2637                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2638                                 ins->next->opcode = OP_ARM64_CBZW;
2639                                 ins->next->sreg1 = ins->sreg1;
2640                                 NULLIFY_INS (ins);
2641                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2642                                 ins->next->opcode = OP_ARM64_CBNZW;
2643                                 ins->next->sreg1 = ins->sreg1;
2644                                 NULLIFY_INS (ins);
2645                         }
2646                         break;
2647                 case OP_LCOMPARE_IMM:
2648                 case OP_COMPARE_IMM:
2649                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2650                                 ins->next->opcode = OP_ARM64_CBZX;
2651                                 ins->next->sreg1 = ins->sreg1;
2652                                 NULLIFY_INS (ins);
2653                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2654                                 ins->next->opcode = OP_ARM64_CBNZX;
2655                                 ins->next->sreg1 = ins->sreg1;
2656                                 NULLIFY_INS (ins);
2657                         }
2658                         break;
2659                 case OP_FCOMPARE: {
2660                         gboolean swap = FALSE;
2661                         int reg;
2662
2663                         if (!ins->next) {
2664                                 /* Optimized away */
2665                                 NULLIFY_INS (ins);
2666                                 break;
2667                         }
2668
2669                         /*
2670                          * FP compares with unordered operands set the flags
2671                          * to NZCV=0011, which matches some non-unordered compares
2672                          * as well, like LE, so have to swap the operands.
2673                          */
2674                         switch (ins->next->opcode) {
2675                         case OP_FBLT:
2676                                 ins->next->opcode = OP_FBGT;
2677                                 swap = TRUE;
2678                                 break;
2679                         case OP_FBLE:
2680                                 ins->next->opcode = OP_FBGE;
2681                                 swap = TRUE;
2682                                 break;
2683                         default:
2684                                 break;
2685                         }
2686                         if (swap) {
2687                                 reg = ins->sreg1;
2688                                 ins->sreg1 = ins->sreg2;
2689                                 ins->sreg2 = reg;
2690                         }
2691                         break;
2692                 }
2693                 default:
2694                         break;
2695                 }
2696
2697                 last_ins = ins;
2698         }
2699         bb->last_ins = last_ins;
2700         bb->max_vreg = cfg->next_vreg;
2701 }
2702
2703 void
2704 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2705 {
2706 }
2707
2708 static int
2709 opcode_to_armcond (int opcode)
2710 {
2711         switch (opcode) {
2712         case OP_IBEQ:
2713         case OP_LBEQ:
2714         case OP_FBEQ:
2715         case OP_CEQ:
2716         case OP_ICEQ:
2717         case OP_LCEQ:
2718         case OP_FCEQ:
2719         case OP_RCEQ:
2720         case OP_COND_EXC_IEQ:
2721         case OP_COND_EXC_EQ:
2722                 return ARMCOND_EQ;
2723         case OP_IBGE:
2724         case OP_LBGE:
2725         case OP_FBGE:
2726         case OP_ICGE:
2727         case OP_FCGE:
2728         case OP_RCGE:
2729                 return ARMCOND_GE;
2730         case OP_IBGT:
2731         case OP_LBGT:
2732         case OP_FBGT:
2733         case OP_CGT:
2734         case OP_ICGT:
2735         case OP_LCGT:
2736         case OP_FCGT:
2737         case OP_RCGT:
2738         case OP_COND_EXC_IGT:
2739         case OP_COND_EXC_GT:
2740                 return ARMCOND_GT;
2741         case OP_IBLE:
2742         case OP_LBLE:
2743         case OP_FBLE:
2744         case OP_ICLE:
2745         case OP_FCLE:
2746         case OP_RCLE:
2747                 return ARMCOND_LE;
2748         case OP_IBLT:
2749         case OP_LBLT:
2750         case OP_FBLT:
2751         case OP_CLT:
2752         case OP_ICLT:
2753         case OP_LCLT:
2754         case OP_COND_EXC_ILT:
2755         case OP_COND_EXC_LT:
2756                 return ARMCOND_LT;
2757         case OP_IBNE_UN:
2758         case OP_LBNE_UN:
2759         case OP_FBNE_UN:
2760         case OP_ICNEQ:
2761         case OP_FCNEQ:
2762         case OP_RCNEQ:
2763         case OP_COND_EXC_INE_UN:
2764         case OP_COND_EXC_NE_UN:
2765                 return ARMCOND_NE;
2766         case OP_IBGE_UN:
2767         case OP_LBGE_UN:
2768         case OP_FBGE_UN:
2769         case OP_ICGE_UN:
2770         case OP_COND_EXC_IGE_UN:
2771         case OP_COND_EXC_GE_UN:
2772                 return ARMCOND_HS;
2773         case OP_IBGT_UN:
2774         case OP_LBGT_UN:
2775         case OP_FBGT_UN:
2776         case OP_CGT_UN:
2777         case OP_ICGT_UN:
2778         case OP_LCGT_UN:
2779         case OP_FCGT_UN:
2780         case OP_RCGT_UN:
2781         case OP_COND_EXC_IGT_UN:
2782         case OP_COND_EXC_GT_UN:
2783                 return ARMCOND_HI;
2784         case OP_IBLE_UN:
2785         case OP_LBLE_UN:
2786         case OP_FBLE_UN:
2787         case OP_ICLE_UN:
2788         case OP_COND_EXC_ILE_UN:
2789         case OP_COND_EXC_LE_UN:
2790                 return ARMCOND_LS;
2791         case OP_IBLT_UN:
2792         case OP_LBLT_UN:
2793         case OP_FBLT_UN:
2794         case OP_CLT_UN:
2795         case OP_ICLT_UN:
2796         case OP_LCLT_UN:
2797         case OP_COND_EXC_ILT_UN:
2798         case OP_COND_EXC_LT_UN:
2799                 return ARMCOND_LO;
2800                 /*
2801                  * FCMP sets the NZCV condition bits as follows:
2802                  * eq = 0110
2803                  * < = 1000
2804                  * > = 0010
2805                  * unordered = 0011
2806                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2807                  * fclt and fclt_un need to be special cased.
2808                  */
2809         case OP_FCLT:
2810         case OP_RCLT:
2811                 /* N==1 */
2812                 return ARMCOND_MI;
2813         case OP_FCLT_UN:
2814         case OP_RCLT_UN:
2815                 return ARMCOND_LT;
2816         case OP_COND_EXC_C:
2817         case OP_COND_EXC_IC:
2818                 return ARMCOND_CS;
2819         case OP_COND_EXC_OV:
2820         case OP_COND_EXC_IOV:
2821                 return ARMCOND_VS;
2822         case OP_COND_EXC_NC:
2823         case OP_COND_EXC_INC:
2824                 return ARMCOND_CC;
2825         case OP_COND_EXC_NO:
2826         case OP_COND_EXC_INO:
2827                 return ARMCOND_VC;
2828         default:
2829                 printf ("%s\n", mono_inst_name (opcode));
2830                 g_assert_not_reached ();
2831                 return -1;
2832         }
2833 }
2834
2835 /* This clobbers LR */
2836 static inline __attribute__((warn_unused_result)) guint8*
2837 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2838 {
2839         int cond;
2840
2841         cond = opcode_to_armcond (opcode);
2842         /* Capture PC */
2843         arm_adrx (code, ARMREG_IP1, code);
2844         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2845         arm_bcc (code, cond, 0);
2846         return code;
2847 }
2848
2849 static guint8*
2850 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2851 {
2852         CallInfo *cinfo;
2853         MonoCallInst *call;
2854
2855         call = (MonoCallInst*)ins;
2856         cinfo = call->call_info;
2857         g_assert (cinfo);
2858         switch (cinfo->ret.storage) {
2859         case ArgNone:
2860                 break;
2861         case ArgInIReg:
2862                 /* LLVM compiled code might only set the bottom bits */
2863                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2864                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2865                 else if (call->inst.dreg != cinfo->ret.reg)
2866                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2867                 break;
2868         case ArgInFReg:
2869                 if (call->inst.dreg != cinfo->ret.reg)
2870                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2871                 break;
2872         case ArgInFRegR4:
2873                 if (cfg->r4fp)
2874                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2875                 else
2876                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2877                 break;
2878         case ArgVtypeInIRegs: {
2879                 MonoInst *loc = cfg->arch.vret_addr_loc;
2880                 int i;
2881
2882                 /* Load the destination address */
2883                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2884                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2885                 for (i = 0; i < cinfo->ret.nregs; ++i)
2886                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2887                 break;
2888         }
2889         case ArgHFA: {
2890                 MonoInst *loc = cfg->arch.vret_addr_loc;
2891                 int i;
2892
2893                 /* Load the destination address */
2894                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2895                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2896                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2897                         if (cinfo->ret.esize == 4)
2898                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2899                         else
2900                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2901                 }
2902                 break;
2903         }
2904         case ArgVtypeByRef:
2905                 break;
2906         default:
2907                 g_assert_not_reached ();
2908                 break;
2909         }
2910         return code;
2911 }
2912
2913 /*
2914  * emit_branch_island:
2915  *
2916  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2917  */
2918 static guint8*
2919 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2920 {
2921         MonoJumpInfo *ji;
2922         int offset, island_size;
2923
2924         /* Iterate over the patch infos added so far by this bb */
2925         island_size = 0;
2926         for (ji = cfg->patch_info; ji; ji = ji->next) {
2927                 if (ji->ip.i < start_offset)
2928                         /* The patch infos are in reverse order, so this means the end */
2929                         break;
2930                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2931                         island_size += 4;
2932         }
2933
2934         if (island_size) {
2935                 offset = code - cfg->native_code;
2936                 if (offset > (cfg->code_size - island_size - 16)) {
2937                         cfg->code_size *= 2;
2938                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2939                         code = cfg->native_code + offset;
2940                 }
2941
2942                 /* Branch over the island */
2943                 arm_b (code, code + 4 + island_size);
2944
2945                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2946                         if (ji->ip.i < start_offset)
2947                                 break;
2948                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2949                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2950                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2951                                 /* Rewrite the patch so it points to the unconditional branch */
2952                                 ji->ip.i = code - cfg->native_code;
2953                                 ji->relocation = MONO_R_ARM64_B;
2954                                 arm_b (code, code);
2955                         }
2956                 }
2957         }
2958         return code;
2959 }
2960
2961 void
2962 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2963 {
2964         MonoInst *ins;
2965         MonoCallInst *call;
2966         guint offset;
2967         guint8 *code = cfg->native_code + cfg->code_len;
2968         int start_offset, max_len, dreg, sreg1, sreg2;
2969         mgreg_t imm;
2970
2971         if (cfg->verbose_level > 2)
2972                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2973
2974         start_offset = code - cfg->native_code;
2975
2976         MONO_BB_FOR_EACH_INS (bb, ins) {
2977                 offset = code - cfg->native_code;
2978
2979                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2980
2981                 if (offset > (cfg->code_size - max_len - 16)) {
2982                         cfg->code_size *= 2;
2983                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2984                         code = cfg->native_code + offset;
2985                 }
2986
2987                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
2988                         /* Emit a branch island for large basic blocks */
2989                         code = emit_branch_island (cfg, code, start_offset);
2990                         offset = code - cfg->native_code;
2991                         start_offset = offset;
2992                 }
2993
2994                 mono_debug_record_line_number (cfg, ins, offset);
2995
2996                 dreg = ins->dreg;
2997                 sreg1 = ins->sreg1;
2998                 sreg2 = ins->sreg2;
2999                 imm = ins->inst_imm;
3000
3001                 switch (ins->opcode) {
3002                 case OP_ICONST:
3003                         code = emit_imm (code, dreg, ins->inst_c0);
3004                         break;
3005                 case OP_I8CONST:
3006                         code = emit_imm64 (code, dreg, ins->inst_c0);
3007                         break;
3008                 case OP_MOVE:
3009                         if (dreg != sreg1)
3010                                 arm_movx (code, dreg, sreg1);
3011                         break;
3012                 case OP_NOP:
3013                 case OP_RELAXED_NOP:
3014                         break;
3015                 case OP_JUMP_TABLE:
3016                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3017                         code = emit_imm64_template (code, dreg);
3018                         break;
3019                 case OP_BREAK:
3020                         /*
3021                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3022                          * So instead of emitting a trap, we emit a call a C function and place a
3023                          * breakpoint there.
3024                          */
3025                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3026                         break;
3027                 case OP_LOCALLOC: {
3028                         guint8 *buf [16];
3029
3030                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3031                         // FIXME: andx_imm doesn't work yet
3032                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3033                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3034                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3035                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3036                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3037                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3038
3039                         /* Init */
3040                         /* ip1 = pointer, ip0 = end */
3041                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3042                         buf [0] = code;
3043                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3044                         buf [1] = code;
3045                         arm_bcc (code, ARMCOND_EQ, 0);
3046                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3047                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3048                         arm_b (code, buf [0]);
3049                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3050
3051                         arm_movspx (code, dreg, ARMREG_SP);
3052                         if (cfg->param_area)
3053                                 code = emit_subx_sp_imm (code, cfg->param_area);
3054                         break;
3055                 }
3056                 case OP_LOCALLOC_IMM: {
3057                         int imm, offset;
3058
3059                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3060                         g_assert (arm_is_arith_imm (imm));
3061                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3062
3063                         /* Init */
3064                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3065                         offset = 0;
3066                         while (offset < imm) {
3067                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3068                                 offset += 16;
3069                         }
3070                         arm_movspx (code, dreg, ARMREG_SP);
3071                         if (cfg->param_area)
3072                                 code = emit_subx_sp_imm (code, cfg->param_area);
3073                         break;
3074                 }
3075                 case OP_AOTCONST:
3076                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3077                         break;
3078                 case OP_OBJC_GET_SELECTOR:
3079                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3080                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3081                         arm_ldrx_lit (code, ins->dreg, 0);
3082                         arm_nop (code);
3083                         arm_nop (code);
3084                         break;
3085                 case OP_SEQ_POINT: {
3086                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3087
3088                         /*
3089                          * For AOT, we use one got slot per method, which will point to a
3090                          * SeqPointInfo structure, containing all the information required
3091                          * by the code below.
3092                          */
3093                         if (cfg->compile_aot) {
3094                                 g_assert (info_var);
3095                                 g_assert (info_var->opcode == OP_REGOFFSET);
3096                         }
3097
3098                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3099                                 MonoInst *var = cfg->arch.ss_tramp_var;
3100
3101                                 g_assert (var);
3102                                 g_assert (var->opcode == OP_REGOFFSET);
3103                                 /* Load ss_tramp_var */
3104                                 /* This is equal to &ss_trampoline */
3105                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3106                                 /* Load the trampoline address */
3107                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3108                                 /* Call it if it is non-null */
3109                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3110                                 arm_blrx (code, ARMREG_IP1);
3111                         }
3112
3113                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3114
3115                         if (cfg->compile_aot) {
3116                                 guint32 offset = code - cfg->native_code;
3117                                 guint32 val;
3118
3119                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3120                                 /* Add the offset */
3121                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3122                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3123                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3124                                 /* Skip the load if its 0 */
3125                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3126                                 /* Call the breakpoint trampoline */
3127                                 arm_blrx (code, ARMREG_IP1);
3128                         } else {
3129                                 MonoInst *var = cfg->arch.bp_tramp_var;
3130
3131                                 g_assert (var);
3132                                 g_assert (var->opcode == OP_REGOFFSET);
3133                                 /* Load the address of the bp trampoline into IP0 */
3134                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3135                                 /*
3136                                  * A placeholder for a possible breakpoint inserted by
3137                                  * mono_arch_set_breakpoint ().
3138                                  */
3139                                 arm_nop (code);
3140                         }
3141                         break;
3142                 }
3143
3144                         /* BRANCH */
3145                 case OP_BR:
3146                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3147                         arm_b (code, code);
3148                         break;
3149                 case OP_BR_REG:
3150                         arm_brx (code, sreg1);
3151                         break;
3152                 case OP_IBEQ:
3153                 case OP_IBGE:
3154                 case OP_IBGT:
3155                 case OP_IBLE:
3156                 case OP_IBLT:
3157                 case OP_IBNE_UN:
3158                 case OP_IBGE_UN:
3159                 case OP_IBGT_UN:
3160                 case OP_IBLE_UN:
3161                 case OP_IBLT_UN:
3162                 case OP_LBEQ:
3163                 case OP_LBGE:
3164                 case OP_LBGT:
3165                 case OP_LBLE:
3166                 case OP_LBLT:
3167                 case OP_LBNE_UN:
3168                 case OP_LBGE_UN:
3169                 case OP_LBGT_UN:
3170                 case OP_LBLE_UN:
3171                 case OP_LBLT_UN:
3172                 case OP_FBEQ:
3173                 case OP_FBNE_UN:
3174                 case OP_FBLT:
3175                 case OP_FBGT:
3176                 case OP_FBGT_UN:
3177                 case OP_FBLE:
3178                 case OP_FBGE:
3179                 case OP_FBGE_UN: {
3180                         int cond;
3181
3182                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3183                         cond = opcode_to_armcond (ins->opcode);
3184                         arm_bcc (code, cond, 0);
3185                         break;
3186                 }
3187                 case OP_FBLT_UN:
3188                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3189                         /* For fp compares, ARMCOND_LT is lt or unordered */
3190                         arm_bcc (code, ARMCOND_LT, 0);
3191                         break;
3192                 case OP_FBLE_UN:
3193                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3194                         arm_bcc (code, ARMCOND_EQ, 0);
3195                         offset = code - cfg->native_code;
3196                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3197                         /* For fp compares, ARMCOND_LT is lt or unordered */
3198                         arm_bcc (code, ARMCOND_LT, 0);
3199                         break;
3200                 case OP_ARM64_CBZW:
3201                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3202                         arm_cbzw (code, sreg1, 0);
3203                         break;
3204                 case OP_ARM64_CBZX:
3205                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3206                         arm_cbzx (code, sreg1, 0);
3207                         break;
3208                 case OP_ARM64_CBNZW:
3209                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3210                         arm_cbnzw (code, sreg1, 0);
3211                         break;
3212                 case OP_ARM64_CBNZX:
3213                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3214                         arm_cbnzx (code, sreg1, 0);
3215                         break;
3216                         /* ALU */
3217                 case OP_IADD:
3218                         arm_addw (code, dreg, sreg1, sreg2);
3219                         break;
3220                 case OP_LADD:
3221                         arm_addx (code, dreg, sreg1, sreg2);
3222                         break;
3223                 case OP_ISUB:
3224                         arm_subw (code, dreg, sreg1, sreg2);
3225                         break;
3226                 case OP_LSUB:
3227                         arm_subx (code, dreg, sreg1, sreg2);
3228                         break;
3229                 case OP_IAND:
3230                         arm_andw (code, dreg, sreg1, sreg2);
3231                         break;
3232                 case OP_LAND:
3233                         arm_andx (code, dreg, sreg1, sreg2);
3234                         break;
3235                 case OP_IOR:
3236                         arm_orrw (code, dreg, sreg1, sreg2);
3237                         break;
3238                 case OP_LOR:
3239                         arm_orrx (code, dreg, sreg1, sreg2);
3240                         break;
3241                 case OP_IXOR:
3242                         arm_eorw (code, dreg, sreg1, sreg2);
3243                         break;
3244                 case OP_LXOR:
3245                         arm_eorx (code, dreg, sreg1, sreg2);
3246                         break;
3247                 case OP_INEG:
3248                         arm_negw (code, dreg, sreg1);
3249                         break;
3250                 case OP_LNEG:
3251                         arm_negx (code, dreg, sreg1);
3252                         break;
3253                 case OP_INOT:
3254                         arm_mvnw (code, dreg, sreg1);
3255                         break;
3256                 case OP_LNOT:
3257                         arm_mvnx (code, dreg, sreg1);
3258                         break;
3259                 case OP_IADDCC:
3260                         arm_addsw (code, dreg, sreg1, sreg2);
3261                         break;
3262                 case OP_ADDCC:
3263                 case OP_LADDCC:
3264                         arm_addsx (code, dreg, sreg1, sreg2);
3265                         break;
3266                 case OP_ISUBCC:
3267                         arm_subsw (code, dreg, sreg1, sreg2);
3268                         break;
3269                 case OP_LSUBCC:
3270                 case OP_SUBCC:
3271                         arm_subsx (code, dreg, sreg1, sreg2);
3272                         break;
3273                 case OP_ICOMPARE:
3274                         arm_cmpw (code, sreg1, sreg2);
3275                         break;
3276                 case OP_COMPARE:
3277                 case OP_LCOMPARE:
3278                         arm_cmpx (code, sreg1, sreg2);
3279                         break;
3280                 case OP_IADD_IMM:
3281                         code = emit_addw_imm (code, dreg, sreg1, imm);
3282                         break;
3283                 case OP_LADD_IMM:
3284                 case OP_ADD_IMM:
3285                         code = emit_addx_imm (code, dreg, sreg1, imm);
3286                         break;
3287                 case OP_ISUB_IMM:
3288                         code = emit_subw_imm (code, dreg, sreg1, imm);
3289                         break;
3290                 case OP_LSUB_IMM:
3291                         code = emit_subx_imm (code, dreg, sreg1, imm);
3292                         break;
3293                 case OP_IAND_IMM:
3294                         code = emit_andw_imm (code, dreg, sreg1, imm);
3295                         break;
3296                 case OP_LAND_IMM:
3297                 case OP_AND_IMM:
3298                         code = emit_andx_imm (code, dreg, sreg1, imm);
3299                         break;
3300                 case OP_IOR_IMM:
3301                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3302                         break;
3303                 case OP_LOR_IMM:
3304                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3305                         break;
3306                 case OP_IXOR_IMM:
3307                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3308                         break;
3309                 case OP_LXOR_IMM:
3310                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3311                         break;
3312                 case OP_ICOMPARE_IMM:
3313                         code = emit_cmpw_imm (code, sreg1, imm);
3314                         break;
3315                 case OP_LCOMPARE_IMM:
3316                 case OP_COMPARE_IMM:
3317                         if (imm == 0) {
3318                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3319                         } else {
3320                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3321                                 code = emit_imm64 (code, ARMREG_LR, imm);
3322                                 arm_cmpx (code, sreg1, ARMREG_LR);
3323                         }
3324                         break;
3325                 case OP_ISHL:
3326                         arm_lslvw (code, dreg, sreg1, sreg2);
3327                         break;
3328                 case OP_LSHL:
3329                         arm_lslvx (code, dreg, sreg1, sreg2);
3330                         break;
3331                 case OP_ISHR:
3332                         arm_asrvw (code, dreg, sreg1, sreg2);
3333                         break;
3334                 case OP_LSHR:
3335                         arm_asrvx (code, dreg, sreg1, sreg2);
3336                         break;
3337                 case OP_ISHR_UN:
3338                         arm_lsrvw (code, dreg, sreg1, sreg2);
3339                         break;
3340                 case OP_LSHR_UN:
3341                         arm_lsrvx (code, dreg, sreg1, sreg2);
3342                         break;
3343                 case OP_ISHL_IMM:
3344                         if (imm == 0)
3345                                 arm_movx (code, dreg, sreg1);
3346                         else
3347                                 arm_lslw (code, dreg, sreg1, imm);
3348                         break;
3349                 case OP_LSHL_IMM:
3350                         if (imm == 0)
3351                                 arm_movx (code, dreg, sreg1);
3352                         else
3353                                 arm_lslx (code, dreg, sreg1, imm);
3354                         break;
3355                 case OP_ISHR_IMM:
3356                         if (imm == 0)
3357                                 arm_movx (code, dreg, sreg1);
3358                         else
3359                                 arm_asrw (code, dreg, sreg1, imm);
3360                         break;
3361                 case OP_LSHR_IMM:
3362                 case OP_SHR_IMM:
3363                         if (imm == 0)
3364                                 arm_movx (code, dreg, sreg1);
3365                         else
3366                                 arm_asrx (code, dreg, sreg1, imm);
3367                         break;
3368                 case OP_ISHR_UN_IMM:
3369                         if (imm == 0)
3370                                 arm_movx (code, dreg, sreg1);
3371                         else
3372                                 arm_lsrw (code, dreg, sreg1, imm);
3373                         break;
3374                 case OP_SHR_UN_IMM:
3375                 case OP_LSHR_UN_IMM:
3376                         if (imm == 0)
3377                                 arm_movx (code, dreg, sreg1);
3378                         else
3379                                 arm_lsrx (code, dreg, sreg1, imm);
3380                         break;
3381
3382                         /* 64BIT ALU */
3383                 case OP_SEXT_I4:
3384                         arm_sxtwx (code, dreg, sreg1);
3385                         break;
3386                 case OP_ZEXT_I4:
3387                         /* Clean out the upper word */
3388                         arm_movw (code, dreg, sreg1);
3389                         break;
3390                 case OP_SHL_IMM:
3391                         arm_lslx (code, dreg, sreg1, imm);
3392                         break;
3393
3394                         /* MULTIPLY/DIVISION */
3395                 case OP_IDIV:
3396                 case OP_IREM:
3397                         // FIXME: Optimize this
3398                         /* Check for zero */
3399                         arm_cmpx_imm (code, sreg2, 0);
3400                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3401                         /* Check for INT_MIN/-1 */
3402                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3403                         arm_cmpx (code, sreg1, ARMREG_IP0);
3404                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3405                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3406                         arm_cmpx (code, sreg2, ARMREG_IP0);
3407                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3408                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3409                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3410                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3411                         if (ins->opcode == OP_IREM) {
3412                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3413                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3414                         } else {
3415                                 arm_sdivw (code, dreg, sreg1, sreg2);
3416                         }
3417                         break;
3418                 case OP_IDIV_UN:
3419                         arm_cmpx_imm (code, sreg2, 0);
3420                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3421                         arm_udivw (code, dreg, sreg1, sreg2);
3422                         break;
3423                 case OP_IREM_UN:
3424                         arm_cmpx_imm (code, sreg2, 0);
3425                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3426                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3427                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3428                         break;
3429                 case OP_LDIV:
3430                 case OP_LREM:
3431                         // FIXME: Optimize this
3432                         /* Check for zero */
3433                         arm_cmpx_imm (code, sreg2, 0);
3434                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3435                         /* Check for INT64_MIN/-1 */
3436                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3437                         arm_cmpx (code, sreg1, ARMREG_IP0);
3438                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3439                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3440                         arm_cmpx (code, sreg2, ARMREG_IP0);
3441                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3442                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3443                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3444                         /* 64 bit uses ArithmeticException */
3445                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3446                         if (ins->opcode == OP_LREM) {
3447                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3448                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3449                         } else {
3450                                 arm_sdivx (code, dreg, sreg1, sreg2);
3451                         }
3452                         break;
3453                 case OP_LDIV_UN:
3454                         arm_cmpx_imm (code, sreg2, 0);
3455                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3456                         arm_udivx (code, dreg, sreg1, sreg2);
3457                         break;
3458                 case OP_LREM_UN:
3459                         arm_cmpx_imm (code, sreg2, 0);
3460                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3461                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3462                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3463                         break;
3464                 case OP_IMUL:
3465                         arm_mulw (code, dreg, sreg1, sreg2);
3466                         break;
3467                 case OP_LMUL:
3468                         arm_mulx (code, dreg, sreg1, sreg2);
3469                         break;
3470                 case OP_IMUL_IMM:
3471                         code = emit_imm (code, ARMREG_LR, imm);
3472                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3473                         break;
3474                 case OP_MUL_IMM:
3475                 case OP_LMUL_IMM:
3476                         code = emit_imm (code, ARMREG_LR, imm);
3477                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3478                         break;
3479
3480                         /* CONVERSIONS */
3481                 case OP_ICONV_TO_I1:
3482                 case OP_LCONV_TO_I1:
3483                         arm_sxtbx (code, dreg, sreg1);
3484                         break;
3485                 case OP_ICONV_TO_I2:
3486                 case OP_LCONV_TO_I2:
3487                         arm_sxthx (code, dreg, sreg1);
3488                         break;
3489                 case OP_ICONV_TO_U1:
3490                 case OP_LCONV_TO_U1:
3491                         arm_uxtbw (code, dreg, sreg1);
3492                         break;
3493                 case OP_ICONV_TO_U2:
3494                 case OP_LCONV_TO_U2:
3495                         arm_uxthw (code, dreg, sreg1);
3496                         break;
3497
3498                         /* CSET */
3499                 case OP_CEQ:
3500                 case OP_ICEQ:
3501                 case OP_LCEQ:
3502                 case OP_CLT:
3503                 case OP_ICLT:
3504                 case OP_LCLT:
3505                 case OP_CGT:
3506                 case OP_ICGT:
3507                 case OP_LCGT:
3508                 case OP_CLT_UN:
3509                 case OP_ICLT_UN:
3510                 case OP_LCLT_UN:
3511                 case OP_CGT_UN:
3512                 case OP_ICGT_UN:
3513                 case OP_LCGT_UN:
3514                 case OP_ICNEQ:
3515                 case OP_ICGE:
3516                 case OP_ICLE:
3517                 case OP_ICGE_UN:
3518                 case OP_ICLE_UN: {
3519                         int cond;
3520
3521                         cond = opcode_to_armcond (ins->opcode);
3522                         arm_cset (code, cond, dreg);
3523                         break;
3524                 }
3525                 case OP_FCEQ:
3526                 case OP_FCLT:
3527                 case OP_FCLT_UN:
3528                 case OP_FCGT:
3529                 case OP_FCGT_UN:
3530                 case OP_FCNEQ:
3531                 case OP_FCLE:
3532                 case OP_FCGE: {
3533                         int cond;
3534
3535                         cond = opcode_to_armcond (ins->opcode);
3536                         arm_fcmpd (code, sreg1, sreg2);
3537                         arm_cset (code, cond, dreg);
3538                         break;
3539                 }
3540
3541                         /* MEMORY */
3542                 case OP_LOADI1_MEMBASE:
3543                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3544                         break;
3545                 case OP_LOADU1_MEMBASE:
3546                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3547                         break;
3548                 case OP_LOADI2_MEMBASE:
3549                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3550                         break;
3551                 case OP_LOADU2_MEMBASE:
3552                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3553                         break;
3554                 case OP_LOADI4_MEMBASE:
3555                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3556                         break;
3557                 case OP_LOADU4_MEMBASE:
3558                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3559                         break;
3560                 case OP_LOAD_MEMBASE:
3561                 case OP_LOADI8_MEMBASE:
3562                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3563                         break;
3564                 case OP_STOREI1_MEMBASE_IMM:
3565                 case OP_STOREI2_MEMBASE_IMM:
3566                 case OP_STOREI4_MEMBASE_IMM:
3567                 case OP_STORE_MEMBASE_IMM:
3568                 case OP_STOREI8_MEMBASE_IMM: {
3569                         int immreg;
3570
3571                         if (imm != 0) {
3572                                 code = emit_imm (code, ARMREG_LR, imm);
3573                                 immreg = ARMREG_LR;
3574                         } else {
3575                                 immreg = ARMREG_RZR;
3576                         }
3577
3578                         switch (ins->opcode) {
3579                         case OP_STOREI1_MEMBASE_IMM:
3580                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3581                                 break;
3582                         case OP_STOREI2_MEMBASE_IMM:
3583                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3584                                 break;
3585                         case OP_STOREI4_MEMBASE_IMM:
3586                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3587                                 break;
3588                         case OP_STORE_MEMBASE_IMM:
3589                         case OP_STOREI8_MEMBASE_IMM:
3590                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3591                                 break;
3592                         default:
3593                                 g_assert_not_reached ();
3594                                 break;
3595                         }
3596                         break;
3597                 }
3598                 case OP_STOREI1_MEMBASE_REG:
3599                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3600                         break;
3601                 case OP_STOREI2_MEMBASE_REG:
3602                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3603                         break;
3604                 case OP_STOREI4_MEMBASE_REG:
3605                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3606                         break;
3607                 case OP_STORE_MEMBASE_REG:
3608                 case OP_STOREI8_MEMBASE_REG:
3609                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3610                         break;
3611
3612                 case OP_TLS_GET:
3613                         code = emit_tls_get (code, dreg, ins->inst_offset);
3614                         break;
3615                 case OP_TLS_GET_REG:
3616                         code = emit_tls_get_reg (code, dreg, sreg1);
3617                         break;
3618                 case OP_TLS_SET:
3619                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3620                         break;
3621                 case OP_TLS_SET_REG:
3622                         code = emit_tls_set_reg (code, sreg1, sreg2);
3623                         break;
3624
3625                         /* Atomic */
3626                 case OP_MEMORY_BARRIER:
3627                         arm_dmb (code, 0);
3628                         break;
3629                 case OP_ATOMIC_ADD_I4: {
3630                         guint8 *buf [16];
3631
3632                         buf [0] = code;
3633                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3634                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3635                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3636                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3637
3638                         arm_movx (code, dreg, ARMREG_IP0);
3639                         break;
3640                 }
3641                 case OP_ATOMIC_ADD_I8: {
3642                         guint8 *buf [16];
3643
3644                         buf [0] = code;
3645                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3646                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3647                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3648                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3649
3650                         arm_movx (code, dreg, ARMREG_IP0);
3651                         break;
3652                 }
3653                 case OP_ATOMIC_EXCHANGE_I4: {
3654                         guint8 *buf [16];
3655
3656                         buf [0] = code;
3657                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3658                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3659                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3660
3661                         arm_movx (code, dreg, ARMREG_IP0);
3662                         break;
3663                 }
3664                 case OP_ATOMIC_EXCHANGE_I8: {
3665                         guint8 *buf [16];
3666
3667                         buf [0] = code;
3668                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3669                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3670                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3671
3672                         arm_movx (code, dreg, ARMREG_IP0);
3673                         break;
3674                 }
3675                 case OP_ATOMIC_CAS_I4: {
3676                         guint8 *buf [16];
3677
3678                         /* sreg2 is the value, sreg3 is the comparand */
3679                         buf [0] = code;
3680                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3681                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3682                         buf [1] = code;
3683                         arm_bcc (code, ARMCOND_NE, 0);
3684                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3685                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3686                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3687
3688                         arm_movx (code, dreg, ARMREG_IP0);
3689                         break;
3690                 }
3691                 case OP_ATOMIC_CAS_I8: {
3692                         guint8 *buf [16];
3693
3694                         buf [0] = code;
3695                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3696                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3697                         buf [1] = code;
3698                         arm_bcc (code, ARMCOND_NE, 0);
3699                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3700                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3701                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3702
3703                         arm_movx (code, dreg, ARMREG_IP0);
3704                         break;
3705                 }
3706                 case OP_ATOMIC_LOAD_I1: {
3707                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3708                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3709                         arm_sxtbx (code, ins->dreg, ins->dreg);
3710                         break;
3711                 }
3712                 case OP_ATOMIC_LOAD_U1: {
3713                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3714                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3715                         arm_uxtbx (code, ins->dreg, ins->dreg);
3716                         break;
3717                 }
3718                 case OP_ATOMIC_LOAD_I2: {
3719                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3720                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3721                         arm_sxthx (code, ins->dreg, ins->dreg);
3722                         break;
3723                 }
3724                 case OP_ATOMIC_LOAD_U2: {
3725                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3726                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3727                         arm_uxthx (code, ins->dreg, ins->dreg);
3728                         break;
3729                 }
3730                 case OP_ATOMIC_LOAD_I4: {
3731                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3732                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3733                         arm_sxtwx (code, ins->dreg, ins->dreg);
3734                         break;
3735                 }
3736                 case OP_ATOMIC_LOAD_U4: {
3737                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3738                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3739                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3740                         break;
3741                 }
3742                 case OP_ATOMIC_LOAD_I8:
3743                 case OP_ATOMIC_LOAD_U8: {
3744                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3745                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3746                         break;
3747                 }
3748                 case OP_ATOMIC_LOAD_R4: {
3749                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3750                         if (cfg->r4fp) {
3751                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3752                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3753                         } else {
3754                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3755                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3756                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3757                         }
3758                         break;
3759                 }
3760                 case OP_ATOMIC_LOAD_R8: {
3761                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3762                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3763                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3764                         break;
3765                 }
3766                 case OP_ATOMIC_STORE_I1:
3767                 case OP_ATOMIC_STORE_U1: {
3768                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3769                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3770                         break;
3771                 }
3772                 case OP_ATOMIC_STORE_I2:
3773                 case OP_ATOMIC_STORE_U2: {
3774                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3775                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3776                         break;
3777                 }
3778                 case OP_ATOMIC_STORE_I4:
3779                 case OP_ATOMIC_STORE_U4: {
3780                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3781                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3782                         break;
3783                 }
3784                 case OP_ATOMIC_STORE_I8:
3785                 case OP_ATOMIC_STORE_U8: {
3786                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3787                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3788                         break;
3789                 }
3790                 case OP_ATOMIC_STORE_R4: {
3791                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3792                         if (cfg->r4fp) {
3793                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3794                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3795                         } else {
3796                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3797                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3798                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3799                         }
3800                         break;
3801                 }
3802                 case OP_ATOMIC_STORE_R8: {
3803                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3804                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3805                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3806                         break;
3807                 }
3808
3809                         /* FP */
3810                 case OP_R8CONST: {
3811                         guint64 imm = *(guint64*)ins->inst_p0;
3812
3813                         if (imm == 0) {
3814                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3815                         } else {
3816                                 code = emit_imm64 (code, ARMREG_LR, imm);
3817                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3818                         }
3819                         break;
3820                 }
3821                 case OP_R4CONST: {
3822                         guint64 imm = *(guint32*)ins->inst_p0;
3823
3824                         code = emit_imm64 (code, ARMREG_LR, imm);
3825                         if (cfg->r4fp) {
3826                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3827                         } else {
3828                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3829                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3830                         }
3831                         break;
3832                 }
3833                 case OP_LOADR8_MEMBASE:
3834                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3835                         break;
3836                 case OP_LOADR4_MEMBASE:
3837                         if (cfg->r4fp) {
3838                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3839                         } else {
3840                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3841                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3842                         }
3843                         break;
3844                 case OP_STORER8_MEMBASE_REG:
3845                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3846                         break;
3847                 case OP_STORER4_MEMBASE_REG:
3848                         if (cfg->r4fp) {
3849                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3850                         } else {
3851                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3852                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3853                         }
3854                         break;
3855                 case OP_FMOVE:
3856                         if (dreg != sreg1)
3857                                 arm_fmovd (code, dreg, sreg1);
3858                         break;
3859                 case OP_RMOVE:
3860                         if (dreg != sreg1)
3861                                 arm_fmovs (code, dreg, sreg1);
3862                         break;
3863                 case OP_MOVE_F_TO_I4:
3864                         if (cfg->r4fp) {
3865                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3866                         } else {
3867                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3868                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3869                         }
3870                         break;
3871                 case OP_MOVE_I4_TO_F:
3872                         if (cfg->r4fp) {
3873                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3874                         } else {
3875                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3876                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3877                         }
3878                         break;
3879                 case OP_MOVE_F_TO_I8:
3880                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3881                         break;
3882                 case OP_MOVE_I8_TO_F:
3883                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3884                         break;
3885                 case OP_FCOMPARE:
3886                         arm_fcmpd (code, sreg1, sreg2);
3887                         break;
3888                 case OP_RCOMPARE:
3889                         arm_fcmps (code, sreg1, sreg2);
3890                         break;
3891                 case OP_FCONV_TO_I1:
3892                         arm_fcvtzs_dx (code, dreg, sreg1);
3893                         arm_sxtbx (code, dreg, dreg);
3894                         break;
3895                 case OP_FCONV_TO_U1:
3896                         arm_fcvtzu_dx (code, dreg, sreg1);
3897                         arm_uxtbw (code, dreg, dreg);
3898                         break;
3899                 case OP_FCONV_TO_I2:
3900                         arm_fcvtzs_dx (code, dreg, sreg1);
3901                         arm_sxthx (code, dreg, dreg);
3902                         break;
3903                 case OP_FCONV_TO_U2:
3904                         arm_fcvtzu_dx (code, dreg, sreg1);
3905                         arm_uxthw (code, dreg, dreg);
3906                         break;
3907                 case OP_FCONV_TO_I4:
3908                         arm_fcvtzs_dx (code, dreg, sreg1);
3909                         arm_sxtwx (code, dreg, dreg);
3910                         break;
3911                 case OP_FCONV_TO_U4:
3912                         arm_fcvtzu_dx (code, dreg, sreg1);
3913                         break;
3914                 case OP_FCONV_TO_I8:
3915                         arm_fcvtzs_dx (code, dreg, sreg1);
3916                         break;
3917                 case OP_FCONV_TO_U8:
3918                         arm_fcvtzu_dx (code, dreg, sreg1);
3919                         break;
3920                 case OP_FCONV_TO_R4:
3921                         if (cfg->r4fp) {
3922                                 arm_fcvt_ds (code, dreg, sreg1);
3923                         } else {
3924                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3925                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3926                         }
3927                         break;
3928                 case OP_ICONV_TO_R4:
3929                         if (cfg->r4fp) {
3930                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3931                         } else {
3932                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3933                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3934                         }
3935                         break;
3936                 case OP_LCONV_TO_R4:
3937                         if (cfg->r4fp) {
3938                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3939                         } else {
3940                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3941                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3942                         }
3943                         break;
3944                 case OP_ICONV_TO_R8:
3945                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3946                         break;
3947                 case OP_LCONV_TO_R8:
3948                         arm_scvtf_rx_to_d (code, dreg, sreg1);
3949                         break;
3950                 case OP_ICONV_TO_R_UN:
3951                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
3952                         break;
3953                 case OP_LCONV_TO_R_UN:
3954                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
3955                         break;
3956                 case OP_FADD:
3957                         arm_fadd_d (code, dreg, sreg1, sreg2);
3958                         break;
3959                 case OP_FSUB:
3960                         arm_fsub_d (code, dreg, sreg1, sreg2);
3961                         break;
3962                 case OP_FMUL:
3963                         arm_fmul_d (code, dreg, sreg1, sreg2);
3964                         break;
3965                 case OP_FDIV:
3966                         arm_fdiv_d (code, dreg, sreg1, sreg2);
3967                         break;
3968                 case OP_FREM:
3969                         /* Emulated */
3970                         g_assert_not_reached ();
3971                         break;
3972                 case OP_FNEG:
3973                         arm_fneg_d (code, dreg, sreg1);
3974                         break;
3975                 case OP_ARM_SETFREG_R4:
3976                         arm_fcvt_ds (code, dreg, sreg1);
3977                         break;
3978                 case OP_CKFINITE:
3979                         /* Check for infinity */
3980                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
3981                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3982                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
3983                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
3984                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
3985                         /* Check for nans */
3986                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
3987                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
3988                         arm_fmovd (code, dreg, sreg1);
3989                         break;
3990
3991                         /* R4 */
3992                 case OP_RADD:
3993                         arm_fadd_s (code, dreg, sreg1, sreg2);
3994                         break;
3995                 case OP_RSUB:
3996                         arm_fsub_s (code, dreg, sreg1, sreg2);
3997                         break;
3998                 case OP_RMUL:
3999                         arm_fmul_s (code, dreg, sreg1, sreg2);
4000                         break;
4001                 case OP_RDIV:
4002                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4003                         break;
4004                 case OP_RNEG:
4005                         arm_fneg_s (code, dreg, sreg1);
4006                         break;
4007                 case OP_RCONV_TO_I1:
4008                         arm_fcvtzs_sx (code, dreg, sreg1);
4009                         arm_sxtbx (code, dreg, dreg);
4010                         break;
4011                 case OP_RCONV_TO_U1:
4012                         arm_fcvtzu_sx (code, dreg, sreg1);
4013                         arm_uxtbw (code, dreg, dreg);
4014                         break;
4015                 case OP_RCONV_TO_I2:
4016                         arm_fcvtzs_sx (code, dreg, sreg1);
4017                         arm_sxthx (code, dreg, dreg);
4018                         break;
4019                 case OP_RCONV_TO_U2:
4020                         arm_fcvtzu_sx (code, dreg, sreg1);
4021                         arm_uxthw (code, dreg, dreg);
4022                         break;
4023                 case OP_RCONV_TO_I4:
4024                         arm_fcvtzs_sx (code, dreg, sreg1);
4025                         arm_sxtwx (code, dreg, dreg);
4026                         break;
4027                 case OP_RCONV_TO_U4:
4028                         arm_fcvtzu_sx (code, dreg, sreg1);
4029                         break;
4030                 case OP_RCONV_TO_I8:
4031                         arm_fcvtzs_sx (code, dreg, sreg1);
4032                         break;
4033                 case OP_RCONV_TO_U8:
4034                         arm_fcvtzu_sx (code, dreg, sreg1);
4035                         break;
4036                 case OP_RCONV_TO_R8:
4037                         arm_fcvt_sd (code, dreg, sreg1);
4038                         break;
4039                 case OP_RCONV_TO_R4:
4040                         if (dreg != sreg1)
4041                                 arm_fmovs (code, dreg, sreg1);
4042                         break;
4043                 case OP_RCEQ:
4044                 case OP_RCLT:
4045                 case OP_RCLT_UN:
4046                 case OP_RCGT:
4047                 case OP_RCGT_UN:
4048                 case OP_RCNEQ:
4049                 case OP_RCLE:
4050                 case OP_RCGE: {
4051                         int cond;
4052
4053                         cond = opcode_to_armcond (ins->opcode);
4054                         arm_fcmps (code, sreg1, sreg2);
4055                         arm_cset (code, cond, dreg);
4056                         break;
4057                 }
4058
4059                         /* CALLS */
4060                 case OP_VOIDCALL:
4061                 case OP_CALL:
4062                 case OP_LCALL:
4063                 case OP_FCALL:
4064                 case OP_RCALL:
4065                 case OP_VCALL2:
4066                         call = (MonoCallInst*)ins;
4067                         if (ins->flags & MONO_INST_HAS_METHOD)
4068                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4069                         else
4070                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4071                         code = emit_move_return_value (cfg, code, ins);
4072                         break;
4073                 case OP_VOIDCALL_REG:
4074                 case OP_CALL_REG:
4075                 case OP_LCALL_REG:
4076                 case OP_FCALL_REG:
4077                 case OP_RCALL_REG:
4078                 case OP_VCALL2_REG:
4079                         arm_blrx (code, sreg1);
4080                         code = emit_move_return_value (cfg, code, ins);
4081                         break;
4082                 case OP_VOIDCALL_MEMBASE:
4083                 case OP_CALL_MEMBASE:
4084                 case OP_LCALL_MEMBASE:
4085                 case OP_FCALL_MEMBASE:
4086                 case OP_RCALL_MEMBASE:
4087                 case OP_VCALL2_MEMBASE:
4088                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4089                         arm_blrx (code, ARMREG_IP0);
4090                         code = emit_move_return_value (cfg, code, ins);
4091                         break;
4092                 case OP_TAILCALL: {
4093                         MonoCallInst *call = (MonoCallInst*)ins;
4094
4095                         g_assert (!cfg->method->save_lmf);
4096
4097                         // FIXME: Copy stack arguments
4098
4099                         /* Restore registers */
4100                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4101
4102                         /* Destroy frame */
4103                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4104
4105                         if (cfg->compile_aot) {
4106                                 /* This is not a PLT patch */
4107                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4108                                 arm_brx (code, ARMREG_IP0);
4109                         } else {
4110                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4111                                 arm_b (code, code);
4112                         }
4113                         ins->flags |= MONO_INST_GC_CALLSITE;
4114                         ins->backend.pc_offset = code - cfg->native_code;
4115                         break;
4116                 }
4117                 case OP_ARGLIST:
4118                         g_assert (cfg->arch.cinfo);
4119                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4120                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4121                         break;
4122                 case OP_DYN_CALL: {
4123                         MonoInst *var = cfg->dyn_call_var;
4124                         guint8 *labels [16];
4125                         int i;
4126
4127                         /*
4128                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4129                          * sreg2 is the function to call.
4130                          */
4131
4132                         g_assert (var->opcode == OP_REGOFFSET);
4133
4134                         arm_movx (code, ARMREG_LR, sreg1);
4135                         arm_movx (code, ARMREG_IP1, sreg2);
4136
4137                         /* Save args buffer */
4138                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4139
4140                         /* Set fp argument regs */
4141                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4142                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4143                         labels [0] = code;
4144                         arm_bcc (code, ARMCOND_EQ, 0);
4145                         for (i = 0; i < 8; ++i)
4146                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4147                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4148
4149                         /* Set stack args */
4150                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4151                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4152                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4153                         }
4154
4155                         /* Set argument registers + r8 */
4156                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4157
4158                         /* Make the call */
4159                         arm_blrx (code, ARMREG_IP1);
4160
4161                         /* Save result */
4162                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4163                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4164                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4165                         /* Save fp result */
4166                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4167                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4168                         labels [1] = code;
4169                         arm_bcc (code, ARMCOND_EQ, 0);
4170                         for (i = 0; i < 8; ++i)
4171                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4172                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4173                         break;
4174                 }
4175
4176                 case OP_GENERIC_CLASS_INIT: {
4177                         static int byte_offset = -1;
4178                         static guint8 bitmask;
4179                         guint8 *jump;
4180
4181                         if (byte_offset < 0)
4182                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4183
4184                         /* Load vtable->initialized */
4185                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4186                         // FIXME: No andx_imm yet */
4187                         code = mono_arm_emit_imm64 (code, ARMREG_IP1, bitmask);
4188                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
4189                         jump = code;
4190                         arm_cbnzx (code, ARMREG_IP0, 0);
4191
4192                         /* Slowpath */
4193                         g_assert (sreg1 == ARMREG_R0);
4194                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4195                                                           (gpointer)"mono_generic_class_init");
4196
4197                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4198                         break;
4199                 }
4200
4201                 case OP_CHECK_THIS:
4202                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4203                         break;
4204                 case OP_NOT_NULL:
4205                 case OP_NOT_REACHED:
4206                 case OP_DUMMY_USE:
4207                         break;
4208                 case OP_IL_SEQ_POINT:
4209                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4210                         break;
4211
4212                         /* EH */
4213                 case OP_COND_EXC_C:
4214                 case OP_COND_EXC_IC:
4215                 case OP_COND_EXC_OV:
4216                 case OP_COND_EXC_IOV:
4217                 case OP_COND_EXC_NC:
4218                 case OP_COND_EXC_INC:
4219                 case OP_COND_EXC_NO:
4220                 case OP_COND_EXC_INO:
4221                 case OP_COND_EXC_EQ:
4222                 case OP_COND_EXC_IEQ:
4223                 case OP_COND_EXC_NE_UN:
4224                 case OP_COND_EXC_INE_UN:
4225                 case OP_COND_EXC_ILT:
4226                 case OP_COND_EXC_LT:
4227                 case OP_COND_EXC_ILT_UN:
4228                 case OP_COND_EXC_LT_UN:
4229                 case OP_COND_EXC_IGT:
4230                 case OP_COND_EXC_GT:
4231                 case OP_COND_EXC_IGT_UN:
4232                 case OP_COND_EXC_GT_UN:
4233                 case OP_COND_EXC_IGE:
4234                 case OP_COND_EXC_GE:
4235                 case OP_COND_EXC_IGE_UN:
4236                 case OP_COND_EXC_GE_UN:
4237                 case OP_COND_EXC_ILE:
4238                 case OP_COND_EXC_LE:
4239                 case OP_COND_EXC_ILE_UN:
4240                 case OP_COND_EXC_LE_UN:
4241                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4242                         break;
4243                 case OP_THROW:
4244                         if (sreg1 != ARMREG_R0)
4245                                 arm_movx (code, ARMREG_R0, sreg1);
4246                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4247                                                           (gpointer)"mono_arch_throw_exception");
4248                         break;
4249                 case OP_RETHROW:
4250                         if (sreg1 != ARMREG_R0)
4251                                 arm_movx (code, ARMREG_R0, sreg1);
4252                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4253                                                           (gpointer)"mono_arch_rethrow_exception");
4254                         break;
4255                 case OP_CALL_HANDLER:
4256                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4257                         arm_bl (code, 0);
4258                         cfg->thunk_area += THUNK_SIZE;
4259                         break;
4260                 case OP_START_HANDLER: {
4261                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4262
4263                         /* Save caller address */
4264                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4265
4266                         /*
4267                          * Reserve a param area, see test_0_finally_param_area ().
4268                          * This is needed because the param area is not set up when
4269                          * we are called from EH code.
4270                          */
4271                         if (cfg->param_area)
4272                                 code = emit_subx_sp_imm (code, cfg->param_area);
4273                         break;
4274                 }
4275                 case OP_ENDFINALLY:
4276                 case OP_ENDFILTER: {
4277                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4278
4279                         if (cfg->param_area)
4280                                 code = emit_addx_sp_imm (code, cfg->param_area);
4281
4282                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4283                                 arm_movx (code, ARMREG_R0, sreg1);
4284
4285                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4286                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4287                         arm_brx (code, ARMREG_LR);
4288                         break;
4289                 }
4290                 case OP_GET_EX_OBJ:
4291                         if (ins->dreg != ARMREG_R0)
4292                                 arm_movx (code, ins->dreg, ARMREG_R0);
4293                         break;
4294                 case OP_GC_SAFE_POINT: {
4295 #if defined (USE_COOP_GC)
4296                         guint8 *buf [1];
4297
4298                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4299                         /* Call it if it is non-null */
4300                         buf [0] = code;
4301                         arm_cbzx (code, ARMREG_IP1, 0);
4302                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4303                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4304 #endif
4305                         break;
4306                 }
4307
4308                 default:
4309                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4310                         g_assert_not_reached ();
4311                 }
4312
4313                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4314                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4315                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4316                         g_assert_not_reached ();
4317                 }
4318         }
4319
4320         /*
4321          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4322          * insert branch islands between/inside basic blocks.
4323          */
4324         if (cfg->arch.cond_branch_islands)
4325                 code = emit_branch_island (cfg, code, start_offset);
4326
4327         cfg->code_len = code - cfg->native_code;
4328 }
4329
4330 static guint8*
4331 emit_move_args (MonoCompile *cfg, guint8 *code)
4332 {
4333         MonoInst *ins;
4334         CallInfo *cinfo;
4335         ArgInfo *ainfo;
4336         int i, part;
4337
4338         cinfo = cfg->arch.cinfo;
4339         g_assert (cinfo);
4340         for (i = 0; i < cinfo->nargs; ++i) {
4341                 ainfo = cinfo->args + i;
4342                 ins = cfg->args [i];
4343
4344                 if (ins->opcode == OP_REGVAR) {
4345                         switch (ainfo->storage) {
4346                         case ArgInIReg:
4347                                 arm_movx (code, ins->dreg, ainfo->reg);
4348                                 break;
4349                         case ArgOnStack:
4350                                 switch (ainfo->slot_size) {
4351                                 case 1:
4352                                         if (ainfo->sign)
4353                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4354                                         else
4355                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4356                                         break;
4357                                 case 2:
4358                                         if (ainfo->sign)
4359                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4360                                         else
4361                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4362                                         break;
4363                                 case 4:
4364                                         if (ainfo->sign)
4365                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4366                                         else
4367                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4368                                         break;
4369                                 default:
4370                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4371                                         break;
4372                                 }
4373                                 break;
4374                         default:
4375                                 g_assert_not_reached ();
4376                                 break;
4377                         }
4378                 } else {
4379                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4380                                 g_assert (ins->opcode == OP_REGOFFSET);
4381
4382                         switch (ainfo->storage) {
4383                         case ArgInIReg:
4384                                 /* Stack slots for arguments have size 8 */
4385                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4386                                 break;
4387                         case ArgInFReg:
4388                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4389                                 break;
4390                         case ArgInFRegR4:
4391                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4392                                 break;
4393                         case ArgOnStack:
4394                         case ArgOnStackR4:
4395                         case ArgOnStackR8:
4396                         case ArgVtypeByRefOnStack:
4397                         case ArgVtypeOnStack:
4398                                 break;
4399                         case ArgVtypeByRef: {
4400                                 MonoInst *addr_arg = ins->inst_left;
4401
4402                                 if (ainfo->gsharedvt) {
4403                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4404                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4405                                 } else {
4406                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4407                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4408                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4409                                 }
4410                                 break;
4411                         }
4412                         case ArgVtypeInIRegs:
4413                                 for (part = 0; part < ainfo->nregs; part ++) {
4414                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4415                                 }
4416                                 break;
4417                         case ArgHFA:
4418                                 for (part = 0; part < ainfo->nregs; part ++) {
4419                                         if (ainfo->esize == 4)
4420                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4421                                         else
4422                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4423                                 }
4424                                 break;
4425                         default:
4426                                 g_assert_not_reached ();
4427                                 break;
4428                         }
4429                 }
4430         }
4431
4432         return code;
4433 }
4434
4435 /*
4436  * emit_store_regarray:
4437  *
4438  *   Emit code to store the registers in REGS into the appropriate elements of
4439  * the register array at BASEREG+OFFSET.
4440  */
4441 static __attribute__((warn_unused_result)) guint8*
4442 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4443 {
4444         int i;
4445
4446         for (i = 0; i < 32; ++i) {
4447                 if (regs & (1 << i)) {
4448                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4449                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4450                                 i++;
4451                         } else if (i == ARMREG_SP) {
4452                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4453                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4454                         } else {
4455                                 arm_strx (code, i, basereg, offset + (i * 8));
4456                         }
4457                 }
4458         }
4459         return code;
4460 }
4461
4462 /*
4463  * emit_load_regarray:
4464  *
4465  *   Emit code to load the registers in REGS from the appropriate elements of
4466  * the register array at BASEREG+OFFSET.
4467  */
4468 static __attribute__((warn_unused_result)) guint8*
4469 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4470 {
4471         int i;
4472
4473         for (i = 0; i < 32; ++i) {
4474                 if (regs & (1 << i)) {
4475                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4476                                 if (offset + (i * 8) < 500)
4477                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4478                                 else {
4479                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4480                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4481                                 }
4482                                 i++;
4483                         } else if (i == ARMREG_SP) {
4484                                 g_assert_not_reached ();
4485                         } else {
4486                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4487                         }
4488                 }
4489         }
4490         return code;
4491 }
4492
4493 /*
4494  * emit_store_regset:
4495  *
4496  *   Emit code to store the registers in REGS into consecutive memory locations starting
4497  * at BASEREG+OFFSET.
4498  */
4499 static __attribute__((warn_unused_result)) guint8*
4500 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4501 {
4502         int i, pos;
4503
4504         pos = 0;
4505         for (i = 0; i < 32; ++i) {
4506                 if (regs & (1 << i)) {
4507                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4508                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4509                                 i++;
4510                                 pos++;
4511                         } else if (i == ARMREG_SP) {
4512                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4513                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4514                         } else {
4515                                 arm_strx (code, i, basereg, offset + (pos * 8));
4516                         }
4517                         pos++;
4518                 }
4519         }
4520         return code;
4521 }
4522
4523 /*
4524  * emit_load_regset:
4525  *
4526  *   Emit code to load the registers in REGS from consecutive memory locations starting
4527  * at BASEREG+OFFSET.
4528  */
4529 static __attribute__((warn_unused_result)) guint8*
4530 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4531 {
4532         int i, pos;
4533
4534         pos = 0;
4535         for (i = 0; i < 32; ++i) {
4536                 if (regs & (1 << i)) {
4537                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4538                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4539                                 i++;
4540                                 pos++;
4541                         } else if (i == ARMREG_SP) {
4542                                 g_assert_not_reached ();
4543                         } else {
4544                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4545                         }
4546                         pos++;
4547                 }
4548         }
4549         return code;
4550 }
4551
4552 __attribute__((warn_unused_result)) guint8*
4553 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4554 {
4555         return emit_load_regarray (code, regs, basereg, offset);
4556 }
4557
4558 __attribute__((warn_unused_result)) guint8*
4559 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4560 {
4561         return emit_store_regarray (code, regs, basereg, offset);
4562 }
4563
4564 __attribute__((warn_unused_result)) guint8*
4565 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4566 {
4567         return emit_store_regset (code, regs, basereg, offset);
4568 }
4569
4570 /* Same as emit_store_regset, but emit unwind info too */
4571 /* CFA_OFFSET is the offset between the CFA and basereg */
4572 static __attribute__((warn_unused_result)) guint8*
4573 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4574 {
4575         int i, j, pos, nregs;
4576         guint32 cfa_regset = regs & ~no_cfa_regset;
4577
4578         pos = 0;
4579         for (i = 0; i < 32; ++i) {
4580                 nregs = 1;
4581                 if (regs & (1 << i)) {
4582                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4583                                 if (offset < 256) {
4584                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4585                                 } else {
4586                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4587                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4588                                 }
4589                                 nregs = 2;
4590                         } else if (i == ARMREG_SP) {
4591                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4592                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4593                         } else {
4594                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4595                         }
4596
4597                         for (j = 0; j < nregs; ++j) {
4598                                 if (cfa_regset & (1 << (i + j)))
4599                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4600                         }
4601
4602                         i += nregs - 1;
4603                         pos += nregs;
4604                 }
4605         }
4606         return code;
4607 }
4608
4609 /*
4610  * emit_setup_lmf:
4611  *
4612  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4613  * Clobbers ip0/ip1.
4614  */
4615 static guint8*
4616 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4617 {
4618         /*
4619          * The LMF should contain all the state required to be able to reconstruct the machine state
4620          * at the current point of execution. Since the LMF is only read during EH, only callee
4621          * saved etc. registers need to be saved.
4622          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4623          * need to be restored during EH.
4624          */
4625
4626         /* pc */
4627         arm_adrx (code, ARMREG_LR, code);
4628         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4629         /* gregs + fp + sp */
4630         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4631         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4632
4633         return code;
4634 }
4635
4636 guint8 *
4637 mono_arch_emit_prolog (MonoCompile *cfg)
4638 {
4639         MonoMethod *method = cfg->method;
4640         MonoMethodSignature *sig;
4641         MonoBasicBlock *bb;
4642         guint8 *code;
4643         int cfa_offset, max_offset;
4644
4645         sig = mono_method_signature (method);
4646         cfg->code_size = 256 + sig->param_count * 64;
4647         code = cfg->native_code = g_malloc (cfg->code_size);
4648
4649         /* This can be unaligned */
4650         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4651
4652         /*
4653          * - Setup frame
4654          */
4655         cfa_offset = 0;
4656         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4657
4658         /* Setup frame */
4659         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4660                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4661         } else {
4662                 /* sp -= cfg->stack_offset */
4663                 /* This clobbers ip0/ip1 */
4664                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4665                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4666         }
4667         cfa_offset += cfg->stack_offset;
4668         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4669         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4670         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4671         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4672         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4673         if (cfg->param_area) {
4674                 /* The param area is below the frame pointer */
4675                 code = emit_subx_sp_imm (code, cfg->param_area);
4676         }
4677
4678         if (cfg->method->save_lmf) {
4679                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4680         } else {
4681                 /* Save gregs */
4682                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4683         }
4684
4685         /* Setup args reg */
4686         if (cfg->arch.args_reg) {
4687                 /* The register was already saved above */
4688                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4689         }
4690
4691         /* Save return area addr received in R8 */
4692         if (cfg->vret_addr) {
4693                 MonoInst *ins = cfg->vret_addr;
4694
4695                 g_assert (ins->opcode == OP_REGOFFSET);
4696                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4697         }
4698
4699         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4700         if (cfg->rgctx_var) {
4701                 MonoInst *ins = cfg->rgctx_var;
4702
4703                 g_assert (ins->opcode == OP_REGOFFSET);
4704
4705                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4706         }
4707
4708         /*
4709          * Move arguments to their registers/stack locations.
4710          */
4711         code = emit_move_args (cfg, code);
4712
4713         /* Initialize seq_point_info_var */
4714         if (cfg->arch.seq_point_info_var) {
4715                 MonoInst *ins = cfg->arch.seq_point_info_var;
4716
4717                 /* Initialize the variable from a GOT slot */
4718                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4719                 g_assert (ins->opcode == OP_REGOFFSET);
4720                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4721
4722                 /* Initialize ss_tramp_var */
4723                 ins = cfg->arch.ss_tramp_var;
4724                 g_assert (ins->opcode == OP_REGOFFSET);
4725
4726                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4727                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4728         } else {
4729                 MonoInst *ins;
4730
4731                 if (cfg->arch.ss_tramp_var) {
4732                         /* Initialize ss_tramp_var */
4733                         ins = cfg->arch.ss_tramp_var;
4734                         g_assert (ins->opcode == OP_REGOFFSET);
4735
4736                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4737                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4738                 }
4739
4740                 if (cfg->arch.bp_tramp_var) {
4741                         /* Initialize bp_tramp_var */
4742                         ins = cfg->arch.bp_tramp_var;
4743                         g_assert (ins->opcode == OP_REGOFFSET);
4744
4745                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4746                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4747                 }
4748         }
4749
4750         max_offset = 0;
4751         if (cfg->opt & MONO_OPT_BRANCH) {
4752                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4753                         MonoInst *ins;
4754                         bb->max_offset = max_offset;
4755
4756                         MONO_BB_FOR_EACH_INS (bb, ins) {
4757                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4758                         }
4759                 }
4760         }
4761         if (max_offset > 0x3ffff * 4)
4762                 cfg->arch.cond_branch_islands = TRUE;
4763
4764         return code;
4765 }
4766
4767 static guint8*
4768 realloc_code (MonoCompile *cfg, int size)
4769 {
4770         while (cfg->code_len + size > (cfg->code_size - 16)) {
4771                 cfg->code_size *= 2;
4772                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4773                 cfg->stat_code_reallocs++;
4774         }
4775         return cfg->native_code + cfg->code_len;
4776 }
4777
4778 void
4779 mono_arch_emit_epilog (MonoCompile *cfg)
4780 {
4781         CallInfo *cinfo;
4782         int max_epilog_size;
4783         guint8 *code;
4784         int i;
4785
4786         max_epilog_size = 16 + 20*4;
4787         code = realloc_code (cfg, max_epilog_size);
4788
4789         if (cfg->method->save_lmf) {
4790                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4791         } else {
4792                 /* Restore gregs */
4793                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4794         }
4795
4796         /* Load returned vtypes into registers if needed */
4797         cinfo = cfg->arch.cinfo;
4798         switch (cinfo->ret.storage) {
4799         case ArgVtypeInIRegs: {
4800                 MonoInst *ins = cfg->ret;
4801
4802                 for (i = 0; i < cinfo->ret.nregs; ++i)
4803                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4804                 break;
4805         }
4806         case ArgHFA: {
4807                 MonoInst *ins = cfg->ret;
4808
4809                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4810                         if (cinfo->ret.esize == 4)
4811                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4812                         else
4813                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4814                 }
4815                 break;
4816         }
4817         default:
4818                 break;
4819         }
4820
4821         /* Destroy frame */
4822         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4823
4824         arm_retx (code, ARMREG_LR);
4825
4826         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4827
4828         cfg->code_len = code - cfg->native_code;
4829 }
4830
4831 void
4832 mono_arch_emit_exceptions (MonoCompile *cfg)
4833 {
4834         MonoJumpInfo *ji;
4835         MonoClass *exc_class;
4836         guint8 *code, *ip;
4837         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4838         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4839         int i, id, size = 0;
4840
4841         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4842                 exc_throw_pos [i] = NULL;
4843                 exc_throw_found [i] = 0;
4844         }
4845
4846         for (ji = cfg->patch_info; ji; ji = ji->next) {
4847                 if (ji->type == MONO_PATCH_INFO_EXC) {
4848                         i = mini_exception_id_by_name (ji->data.target);
4849                         if (!exc_throw_found [i]) {
4850                                 size += 32;
4851                                 exc_throw_found [i] = TRUE;
4852                         }
4853                 }
4854         }
4855
4856         code = realloc_code (cfg, size);
4857
4858         /* Emit code to raise corlib exceptions */
4859         for (ji = cfg->patch_info; ji; ji = ji->next) {
4860                 if (ji->type != MONO_PATCH_INFO_EXC)
4861                         continue;
4862
4863                 ip = cfg->native_code + ji->ip.i;
4864
4865                 id = mini_exception_id_by_name (ji->data.target);
4866
4867                 if (exc_throw_pos [id]) {
4868                         /* ip points to the bcc () in OP_COND_EXC_... */
4869                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4870                         ji->type = MONO_PATCH_INFO_NONE;
4871                         continue;
4872                 }
4873
4874                 exc_throw_pos [id] = code;
4875                 arm_patch_rel (ip, code, ji->relocation);
4876
4877                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4878
4879                 /* r0 = type token */
4880                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4881                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4882                 /* r1 = throw ip */
4883                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4884                 /* Branch to the corlib exception throwing trampoline */
4885                 ji->ip.i = code - cfg->native_code;
4886                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4887                 ji->data.name = "mono_arch_throw_corlib_exception";
4888                 ji->relocation = MONO_R_ARM64_BL;
4889                 arm_bl (code, 0);
4890                 cfg->thunk_area += THUNK_SIZE;
4891         }
4892
4893         cfg->code_len = code - cfg->native_code;
4894
4895         g_assert (cfg->code_len < cfg->code_size);
4896 }
4897
4898 MonoInst*
4899 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4900 {
4901         return NULL;
4902 }
4903
4904 gboolean
4905 mono_arch_print_tree (MonoInst *tree, int arity)
4906 {
4907         return FALSE;
4908 }
4909
4910 guint32
4911 mono_arch_get_patch_offset (guint8 *code)
4912 {
4913         return 0;
4914 }
4915
4916 gpointer
4917 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4918                                                    gpointer fail_tramp)
4919 {
4920         int i, buf_len, imt_reg;
4921         guint8 *buf, *code;
4922
4923 #if DEBUG_IMT
4924         printf ("building IMT thunk for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4925         for (i = 0; i < count; ++i) {
4926                 MonoIMTCheckItem *item = imt_entries [i];
4927                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4928         }
4929 #endif
4930
4931         buf_len = 0;
4932         for (i = 0; i < count; ++i) {
4933                 MonoIMTCheckItem *item = imt_entries [i];
4934                 if (item->is_equals) {
4935                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4936
4937                         if (item->check_target_idx || fail_case) {
4938                                 if (!item->compare_done || fail_case) {
4939                                         buf_len += 4 * 4 + 4;
4940                                 }
4941                                 buf_len += 4;
4942                                 if (item->has_target_code) {
4943                                         buf_len += 5 * 4;
4944                                 } else {
4945                                         buf_len += 6 * 4;
4946                                 }
4947                                 if (fail_case) {
4948                                         buf_len += 5 * 4;
4949                                 }
4950                         } else {
4951                                 buf_len += 6 * 4;
4952                         }
4953                 } else {
4954                         buf_len += 6 * 4;
4955                 }
4956         }
4957
4958         if (fail_tramp)
4959                 buf = mono_method_alloc_generic_virtual_thunk (domain, buf_len);
4960         else
4961                 buf = mono_domain_code_reserve (domain, buf_len);
4962         code = buf;
4963
4964         /*
4965          * We are called by JITted code, which passes in the IMT argument in
4966          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
4967          * except ip0/ip1.
4968          */
4969         imt_reg = MONO_ARCH_RGCTX_REG;
4970         for (i = 0; i < count; ++i) {
4971                 MonoIMTCheckItem *item = imt_entries [i];
4972
4973                 item->code_target = code;
4974
4975                 if (item->is_equals) {
4976                         /*
4977                          * Check the imt argument against item->key, if equals, jump to either
4978                          * item->value.target_code or to vtable [item->value.vtable_slot].
4979                          * If fail_tramp is set, jump to it if not-equals.
4980                          */
4981                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4982
4983                         if (item->check_target_idx || fail_case) {
4984                                 /* Compare imt_reg with item->key */
4985                                 if (!item->compare_done || fail_case) {
4986                                         // FIXME: Optimize this
4987                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
4988                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
4989                                 }
4990                                 item->jmp_code = code;
4991                                 arm_bcc (code, ARMCOND_NE, 0);
4992                                 /* Jump to target if equals */
4993                                 if (item->has_target_code) {
4994                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
4995                                         arm_brx (code, ARMREG_IP0);
4996                                 } else {
4997                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
4998
4999                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5000                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5001                                         arm_brx (code, ARMREG_IP0);
5002                                 }
5003
5004                                 if (fail_case) {
5005                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5006                                         item->jmp_code = NULL;
5007                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5008                                         arm_brx (code, ARMREG_IP0);
5009                                 }
5010                         } else {
5011                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5012
5013                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5014                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5015                                 arm_brx (code, ARMREG_IP0);
5016                         }
5017                 } else {
5018                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5019                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5020                         item->jmp_code = code;
5021                         arm_bcc (code, ARMCOND_HS, 0);
5022                 }
5023         }
5024         /* Patch the branches */
5025         for (i = 0; i < count; ++i) {
5026                 MonoIMTCheckItem *item = imt_entries [i];
5027                 if (item->jmp_code && item->check_target_idx)
5028                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5029         }
5030
5031         g_assert ((code - buf) < buf_len);
5032
5033         mono_arch_flush_icache (buf, code - buf);
5034
5035         return buf;
5036 }
5037
5038 GSList *
5039 mono_arch_get_trampolines (gboolean aot)
5040 {
5041         return mono_arm_get_exception_trampolines (aot);
5042 }
5043
5044 #else /* DISABLE_JIT */
5045
5046 gpointer
5047 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5048                                                    gpointer fail_tramp)
5049 {
5050         g_assert_not_reached ();
5051         return NULL;
5052 }
5053
5054 #endif /* !DISABLE_JIT */
5055
5056 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5057
5058 void
5059 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5060 {
5061         guint8 *code = ip;
5062         guint32 native_offset = ip - (guint8*)ji->code_start;
5063
5064         if (ji->from_aot) {
5065                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5066
5067                 g_assert (native_offset % 4 == 0);
5068                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5069                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5070         } else {
5071                 /* ip points to an ldrx */
5072                 code += 4;
5073                 arm_blrx (code, ARMREG_IP0);
5074                 mono_arch_flush_icache (ip, code - ip);
5075         }
5076 }
5077
5078 void
5079 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5080 {
5081         guint8 *code = ip;
5082
5083         if (ji->from_aot) {
5084                 guint32 native_offset = ip - (guint8*)ji->code_start;
5085                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5086
5087                 g_assert (native_offset % 4 == 0);
5088                 info->bp_addrs [native_offset / 4] = NULL;
5089         } else {
5090                 /* ip points to an ldrx */
5091                 code += 4;
5092                 arm_nop (code);
5093                 mono_arch_flush_icache (ip, code - ip);
5094         }
5095 }
5096
5097 void
5098 mono_arch_start_single_stepping (void)
5099 {
5100         ss_trampoline = mini_get_single_step_trampoline ();
5101 }
5102
5103 void
5104 mono_arch_stop_single_stepping (void)
5105 {
5106         ss_trampoline = NULL;
5107 }
5108
5109 gboolean
5110 mono_arch_is_single_step_event (void *info, void *sigctx)
5111 {
5112         /* We use soft breakpoints on arm64 */
5113         return FALSE;
5114 }
5115
5116 gboolean
5117 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5118 {
5119         /* We use soft breakpoints on arm64 */
5120         return FALSE;
5121 }
5122
5123 void
5124 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5125 {
5126         g_assert_not_reached ();
5127 }
5128
5129 void
5130 mono_arch_skip_single_step (MonoContext *ctx)
5131 {
5132         g_assert_not_reached ();
5133 }
5134
5135 gpointer
5136 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5137 {
5138         SeqPointInfo *info;
5139         MonoJitInfo *ji;
5140
5141         // FIXME: Add a free function
5142
5143         mono_domain_lock (domain);
5144         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5145                                                                 code);
5146         mono_domain_unlock (domain);
5147
5148         if (!info) {
5149                 ji = mono_jit_info_table_find (domain, (char*)code);
5150                 g_assert (ji);
5151
5152                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5153
5154                 info->ss_tramp_addr = &ss_trampoline;
5155
5156                 mono_domain_lock (domain);
5157                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5158                                                          code, info);
5159                 mono_domain_unlock (domain);
5160         }
5161
5162         return info;
5163 }
5164
5165 void
5166 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5167 {
5168         ext->lmf.previous_lmf = prev_lmf;
5169         /* Mark that this is a MonoLMFExt */
5170         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5171         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5172 }
5173
5174 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5175
5176 gboolean
5177 mono_arch_opcode_supported (int opcode)
5178 {
5179         switch (opcode) {
5180         case OP_ATOMIC_ADD_I4:
5181         case OP_ATOMIC_ADD_I8:
5182         case OP_ATOMIC_EXCHANGE_I4:
5183         case OP_ATOMIC_EXCHANGE_I8:
5184         case OP_ATOMIC_CAS_I4:
5185         case OP_ATOMIC_CAS_I8:
5186         case OP_ATOMIC_LOAD_I1:
5187         case OP_ATOMIC_LOAD_I2:
5188         case OP_ATOMIC_LOAD_I4:
5189         case OP_ATOMIC_LOAD_I8:
5190         case OP_ATOMIC_LOAD_U1:
5191         case OP_ATOMIC_LOAD_U2:
5192         case OP_ATOMIC_LOAD_U4:
5193         case OP_ATOMIC_LOAD_U8:
5194         case OP_ATOMIC_LOAD_R4:
5195         case OP_ATOMIC_LOAD_R8:
5196         case OP_ATOMIC_STORE_I1:
5197         case OP_ATOMIC_STORE_I2:
5198         case OP_ATOMIC_STORE_I4:
5199         case OP_ATOMIC_STORE_I8:
5200         case OP_ATOMIC_STORE_U1:
5201         case OP_ATOMIC_STORE_U2:
5202         case OP_ATOMIC_STORE_U4:
5203         case OP_ATOMIC_STORE_U8:
5204         case OP_ATOMIC_STORE_R4:
5205         case OP_ATOMIC_STORE_R8:
5206                 return TRUE;
5207         default:
5208                 return FALSE;
5209         }
5210 }
5211
5212 CallInfo*
5213 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5214 {
5215         return get_call_info (mp, sig);
5216 }
5217