mono/mini/mini-arm64.c

   1 /**
   2  * \file
   3  * ARM64 backend for the Mono code generator
   4  *
   5  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   6  *
   7  * Based on mini-arm.c:
   8  *
   9  * Authors:
  10  *   Paolo Molaro (lupus@ximian.com)
  11  *   Dietmar Maurer (dietmar@ximian.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18
  19 #include "mini.h"
  20 #include "cpu-arm64.h"
  21 #include "ir-emit.h"
  22
  23 #include <mono/arch/arm64/arm64-codegen.h>
  24 #include <mono/utils/mono-mmap.h>
  25 #include <mono/utils/mono-memory-model.h>
  26 #include <mono/metadata/abi-details.h>
  27
  28 /*
  29  * Documentation:
  30  *
  31  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  32  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  33  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  34  *
  35  * Register usage:
  36  * - ip0/ip1/lr are used as temporary registers
  37  * - r27 is used as the rgctx/imt register
  38  * - r28 is used to access arguments passed on the stack
  39  * - d15/d16 are used as fp temporary registers
  40  */
  41
  42 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  43
  44 #define FP_TEMP_REG ARMREG_D16
  45 #define FP_TEMP_REG2 ARMREG_D17
  46
  47 #define THUNK_SIZE (4 * 4)
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 static gboolean ios_abi;
  56
  57 static __attribute__ ((__warn_unused_result__)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  58
  59 const char*
  60 mono_arch_regname (int reg)
  61 {
  62         static const char * rnames[] = {
  63                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  64                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  65                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  66                 "lr", "sp"
  67         };
  68         if (reg >= 0 && reg < 32)
  69                 return rnames [reg];
  70         return "unknown";
  71 }
  72
  73 const char*
  74 mono_arch_fregname (int reg)
  75 {
  76         static const char * rnames[] = {
  77                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  78                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  79                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  80                 "d30", "d31"
  81         };
  82         if (reg >= 0 && reg < 32)
  83                 return rnames [reg];
  84         return "unknown fp";
  85 }
  86
  87 int
  88 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  89 {
  90         NOT_IMPLEMENTED;
  91         return 0;
  92 }
  93
  94 #define MAX_ARCH_DELEGATE_PARAMS 7
  95
  96 static gpointer
  97 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  98 {
  99         guint8 *code, *start;
 100
 101         if (has_target) {
 102                 start = code = mono_global_codeman_reserve (12);
 103
 104                 /* Replace the this argument with the target */
 105                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 106                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 107                 arm_brx (code, ARMREG_IP0);
 108
 109                 g_assert ((code - start) <= 12);
 110
 111                 mono_arch_flush_icache (start, 12);
 112         } else {
 113                 int size, i;
 114
 115                 size = 8 + param_count * 4;
 116                 start = code = mono_global_codeman_reserve (size);
 117
 118                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 119                 /* slide down the arguments */
 120                 for (i = 0; i < param_count; ++i)
 121                         arm_movx (code, i, i + 1);
 122                 arm_brx (code, ARMREG_IP0);
 123
 124                 g_assert ((code - start) <= size);
 125
 126                 mono_arch_flush_icache (start, size);
 127         }
 128
 129         if (code_size)
 130                 *code_size = code - start;
 131
 132         return start;
 133 }
 134
 135 /*
 136  * mono_arch_get_delegate_invoke_impls:
 137  *
 138  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 139  * trampolines.
 140  */
 141 GSList*
 142 mono_arch_get_delegate_invoke_impls (void)
 143 {
 144         GSList *res = NULL;
 145         guint8 *code;
 146         guint32 code_len;
 147         int i;
 148         char *tramp_name;
 149
 150         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 151         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 152
 153         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 154                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 155                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 156                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 157                 g_free (tramp_name);
 158         }
 159
 160         return res;
 161 }
 162
 163 gpointer
 164 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 165 {
 166         guint8 *code, *start;
 167
 168         /*
 169          * vtypes are returned in registers, or using the dedicated r8 register, so
 170          * they can be supported by delegate invokes.
 171          */
 172
 173         if (has_target) {
 174                 static guint8* cached = NULL;
 175
 176                 if (cached)
 177                         return cached;
 178
 179                 if (mono_aot_only)
 180                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 181                 else
 182                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 183                 mono_memory_barrier ();
 184                 cached = start;
 185                 return cached;
 186         } else {
 187                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 188                 int i;
 189
 190                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 191                         return NULL;
 192                 for (i = 0; i < sig->param_count; ++i)
 193                         if (!mono_is_regsize_var (sig->params [i]))
 194                                 return NULL;
 195
 196                 code = cache [sig->param_count];
 197                 if (code)
 198                         return code;
 199
 200                 if (mono_aot_only) {
 201                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 202                         start = mono_aot_get_trampoline (name);
 203                         g_free (name);
 204                 } else {
 205                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 206                 }
 207                 mono_memory_barrier ();
 208                 cache [sig->param_count] = start;
 209                 return start;
 210         }
 211
 212         return NULL;
 213 }
 214
 215 gpointer
 216 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 217 {
 218         return NULL;
 219 }
 220
 221 gpointer
 222 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 223 {
 224         return (gpointer)regs [ARMREG_R0];
 225 }
 226
 227 void
 228 mono_arch_cpu_init (void)
 229 {
 230 }
 231
 232 void
 233 mono_arch_init (void)
 234 {
 235         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 236         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 237
 238         if (!mono_aot_only)
 239                 bp_trampoline = mini_get_breakpoint_trampoline ();
 240
 241         mono_arm_gsharedvt_init ();
 242
 243 #if defined(TARGET_IOS)
 244         ios_abi = TRUE;
 245 #endif
 246 }
 247
 248 void
 249 mono_arch_cleanup (void)
 250 {
 251 }
 252
 253 guint32
 254 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 255 {
 256         *exclude_mask = 0;
 257         return 0;
 258 }
 259
 260 guint32
 261 mono_arch_cpu_enumerate_simd_versions (void)
 262 {
 263         return 0;
 264 }
 265
 266 void
 267 mono_arch_register_lowlevel_calls (void)
 268 {
 269 }
 270
 271 void
 272 mono_arch_finish_init (void)
 273 {
 274 }
 275
 276 /* The maximum length is 2 instructions */
 277 static guint8*
 278 emit_imm (guint8 *code, int dreg, int imm)
 279 {
 280         // FIXME: Optimize this
 281         if (imm < 0) {
 282                 gint64 limm = imm;
 283                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 284                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 285         } else {
 286                 arm_movzx (code, dreg, imm & 0xffff, 0);
 287                 if (imm >> 16)
 288                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 289         }
 290
 291         return code;
 292 }
 293
 294 /* The maximum length is 4 instructions */
 295 static guint8*
 296 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 297 {
 298         // FIXME: Optimize this
 299         arm_movzx (code, dreg, imm & 0xffff, 0);
 300         if ((imm >> 16) & 0xffff)
 301                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 302         if ((imm >> 32) & 0xffff)
 303                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 304         if ((imm >> 48) & 0xffff)
 305                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 306
 307         return code;
 308 }
 309
 310 guint8*
 311 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 312 {
 313         return emit_imm64 (code, dreg, imm);
 314 }
 315
 316 /*
 317  * emit_imm_template:
 318  *
 319  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 320  */
 321 static guint8*
 322 emit_imm64_template (guint8 *code, int dreg)
 323 {
 324         arm_movzx (code, dreg, 0, 0);
 325         arm_movkx (code, dreg, 0, 16);
 326         arm_movkx (code, dreg, 0, 32);
 327         arm_movkx (code, dreg, 0, 48);
 328
 329         return code;
 330 }
 331
 332 static inline __attribute__ ((__warn_unused_result__)) guint8*
 333 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 334 {
 335         if (!arm_is_arith_imm (imm)) {
 336                 code = emit_imm (code, ARMREG_LR, imm);
 337                 arm_addw (code, dreg, sreg, ARMREG_LR);
 338         } else {
 339                 arm_addw_imm (code, dreg, sreg, imm);
 340         }
 341         return code;
 342 }
 343
 344 static inline __attribute__ ((__warn_unused_result__)) guint8*
 345 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 346 {
 347         if (!arm_is_arith_imm (imm)) {
 348                 code = emit_imm (code, ARMREG_LR, imm);
 349                 arm_addx (code, dreg, sreg, ARMREG_LR);
 350         } else {
 351                 arm_addx_imm (code, dreg, sreg, imm);
 352         }
 353         return code;
 354 }
 355
 356 static inline __attribute__ ((__warn_unused_result__)) guint8*
 357 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 358 {
 359         if (!arm_is_arith_imm (imm)) {
 360                 code = emit_imm (code, ARMREG_LR, imm);
 361                 arm_subw (code, dreg, sreg, ARMREG_LR);
 362         } else {
 363                 arm_subw_imm (code, dreg, sreg, imm);
 364         }
 365         return code;
 366 }
 367
 368 static inline __attribute__ ((__warn_unused_result__)) guint8*
 369 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 370 {
 371         if (!arm_is_arith_imm (imm)) {
 372                 code = emit_imm (code, ARMREG_LR, imm);
 373                 arm_subx (code, dreg, sreg, ARMREG_LR);
 374         } else {
 375                 arm_subx_imm (code, dreg, sreg, imm);
 376         }
 377         return code;
 378 }
 379
 380 /* Emit sp+=imm. Clobbers ip0/ip1 */
 381 static inline __attribute__ ((__warn_unused_result__)) guint8*
 382 emit_addx_sp_imm (guint8 *code, int imm)
 383 {
 384         code = emit_imm (code, ARMREG_IP0, imm);
 385         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 386         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 387         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 388         return code;
 389 }
 390
 391 /* Emit sp-=imm. Clobbers ip0/ip1 */
 392 static inline __attribute__ ((__warn_unused_result__)) guint8*
 393 emit_subx_sp_imm (guint8 *code, int imm)
 394 {
 395         code = emit_imm (code, ARMREG_IP0, imm);
 396         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 397         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 398         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 399         return code;
 400 }
 401
 402 static inline __attribute__ ((__warn_unused_result__)) guint8*
 403 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 404 {
 405         // FIXME:
 406         code = emit_imm (code, ARMREG_LR, imm);
 407         arm_andw (code, dreg, sreg, ARMREG_LR);
 408
 409         return code;
 410 }
 411
 412 static inline __attribute__ ((__warn_unused_result__)) guint8*
 413 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 414 {
 415         // FIXME:
 416         code = emit_imm (code, ARMREG_LR, imm);
 417         arm_andx (code, dreg, sreg, ARMREG_LR);
 418
 419         return code;
 420 }
 421
 422 static inline __attribute__ ((__warn_unused_result__)) guint8*
 423 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 424 {
 425         // FIXME:
 426         code = emit_imm (code, ARMREG_LR, imm);
 427         arm_orrw (code, dreg, sreg, ARMREG_LR);
 428
 429         return code;
 430 }
 431
 432 static inline __attribute__ ((__warn_unused_result__)) guint8*
 433 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 434 {
 435         // FIXME:
 436         code = emit_imm (code, ARMREG_LR, imm);
 437         arm_orrx (code, dreg, sreg, ARMREG_LR);
 438
 439         return code;
 440 }
 441
 442 static inline __attribute__ ((__warn_unused_result__)) guint8*
 443 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 444 {
 445         // FIXME:
 446         code = emit_imm (code, ARMREG_LR, imm);
 447         arm_eorw (code, dreg, sreg, ARMREG_LR);
 448
 449         return code;
 450 }
 451
 452 static inline __attribute__ ((__warn_unused_result__)) guint8*
 453 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 454 {
 455         // FIXME:
 456         code = emit_imm (code, ARMREG_LR, imm);
 457         arm_eorx (code, dreg, sreg, ARMREG_LR);
 458
 459         return code;
 460 }
 461
 462 static inline __attribute__ ((__warn_unused_result__)) guint8*
 463 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 464 {
 465         if (imm == 0) {
 466                 arm_cmpw (code, sreg, ARMREG_RZR);
 467         } else {
 468                 // FIXME:
 469                 code = emit_imm (code, ARMREG_LR, imm);
 470                 arm_cmpw (code, sreg, ARMREG_LR);
 471         }
 472
 473         return code;
 474 }
 475
 476 static inline __attribute__ ((__warn_unused_result__)) guint8*
 477 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 478 {
 479         if (imm == 0) {
 480                 arm_cmpx (code, sreg, ARMREG_RZR);
 481         } else {
 482                 // FIXME:
 483                 code = emit_imm (code, ARMREG_LR, imm);
 484                 arm_cmpx (code, sreg, ARMREG_LR);
 485         }
 486
 487         return code;
 488 }
 489
 490 static inline __attribute__ ((__warn_unused_result__)) guint8*
 491 emit_strb (guint8 *code, int rt, int rn, int imm)
 492 {
 493         if (arm_is_strb_imm (imm)) {
 494                 arm_strb (code, rt, rn, imm);
 495         } else {
 496                 g_assert (rt != ARMREG_IP0);
 497                 g_assert (rn != ARMREG_IP0);
 498                 code = emit_imm (code, ARMREG_IP0, imm);
 499                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 500         }
 501         return code;
 502 }
 503
 504 static inline __attribute__ ((__warn_unused_result__)) guint8*
 505 emit_strh (guint8 *code, int rt, int rn, int imm)
 506 {
 507         if (arm_is_strh_imm (imm)) {
 508                 arm_strh (code, rt, rn, imm);
 509         } else {
 510                 g_assert (rt != ARMREG_IP0);
 511                 g_assert (rn != ARMREG_IP0);
 512                 code = emit_imm (code, ARMREG_IP0, imm);
 513                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 514         }
 515         return code;
 516 }
 517
 518 static inline __attribute__ ((__warn_unused_result__)) guint8*
 519 emit_strw (guint8 *code, int rt, int rn, int imm)
 520 {
 521         if (arm_is_strw_imm (imm)) {
 522                 arm_strw (code, rt, rn, imm);
 523         } else {
 524                 g_assert (rt != ARMREG_IP0);
 525                 g_assert (rn != ARMREG_IP0);
 526                 code = emit_imm (code, ARMREG_IP0, imm);
 527                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 528         }
 529         return code;
 530 }
 531
 532 static inline __attribute__ ((__warn_unused_result__)) guint8*
 533 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 534 {
 535         if (arm_is_strw_imm (imm)) {
 536                 arm_strfpw (code, rt, rn, imm);
 537         } else {
 538                 g_assert (rn != ARMREG_IP0);
 539                 code = emit_imm (code, ARMREG_IP0, imm);
 540                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 541                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 542         }
 543         return code;
 544 }
 545
 546 static inline __attribute__ ((__warn_unused_result__)) guint8*
 547 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 548 {
 549         if (arm_is_strx_imm (imm)) {
 550                 arm_strfpx (code, rt, rn, imm);
 551         } else {
 552                 g_assert (rn != ARMREG_IP0);
 553                 code = emit_imm (code, ARMREG_IP0, imm);
 554                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 555                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 556         }
 557         return code;
 558 }
 559
 560 static inline __attribute__ ((__warn_unused_result__)) guint8*
 561 emit_strx (guint8 *code, int rt, int rn, int imm)
 562 {
 563         if (arm_is_strx_imm (imm)) {
 564                 arm_strx (code, rt, rn, imm);
 565         } else {
 566                 g_assert (rt != ARMREG_IP0);
 567                 g_assert (rn != ARMREG_IP0);
 568                 code = emit_imm (code, ARMREG_IP0, imm);
 569                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 570         }
 571         return code;
 572 }
 573
 574 static inline __attribute__ ((__warn_unused_result__)) guint8*
 575 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 576 {
 577         if (arm_is_pimm12_scaled (imm, 1)) {
 578                 arm_ldrb (code, rt, rn, imm);
 579         } else {
 580                 g_assert (rt != ARMREG_IP0);
 581                 g_assert (rn != ARMREG_IP0);
 582                 code = emit_imm (code, ARMREG_IP0, imm);
 583                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 584         }
 585         return code;
 586 }
 587
 588 static inline __attribute__ ((__warn_unused_result__)) guint8*
 589 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 590 {
 591         if (arm_is_pimm12_scaled (imm, 1)) {
 592                 arm_ldrsbx (code, rt, rn, imm);
 593         } else {
 594                 g_assert (rt != ARMREG_IP0);
 595                 g_assert (rn != ARMREG_IP0);
 596                 code = emit_imm (code, ARMREG_IP0, imm);
 597                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 598         }
 599         return code;
 600 }
 601
 602 static inline __attribute__ ((__warn_unused_result__)) guint8*
 603 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 604 {
 605         if (arm_is_pimm12_scaled (imm, 2)) {
 606                 arm_ldrh (code, rt, rn, imm);
 607         } else {
 608                 g_assert (rt != ARMREG_IP0);
 609                 g_assert (rn != ARMREG_IP0);
 610                 code = emit_imm (code, ARMREG_IP0, imm);
 611                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 612         }
 613         return code;
 614 }
 615
 616 static inline __attribute__ ((__warn_unused_result__)) guint8*
 617 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 618 {
 619         if (arm_is_pimm12_scaled (imm, 2)) {
 620                 arm_ldrshx (code, rt, rn, imm);
 621         } else {
 622                 g_assert (rt != ARMREG_IP0);
 623                 g_assert (rn != ARMREG_IP0);
 624                 code = emit_imm (code, ARMREG_IP0, imm);
 625                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 626         }
 627         return code;
 628 }
 629
 630 static inline __attribute__ ((__warn_unused_result__)) guint8*
 631 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 632 {
 633         if (arm_is_pimm12_scaled (imm, 4)) {
 634                 arm_ldrswx (code, rt, rn, imm);
 635         } else {
 636                 g_assert (rt != ARMREG_IP0);
 637                 g_assert (rn != ARMREG_IP0);
 638                 code = emit_imm (code, ARMREG_IP0, imm);
 639                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 640         }
 641         return code;
 642 }
 643
 644 static inline __attribute__ ((__warn_unused_result__)) guint8*
 645 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 646 {
 647         if (arm_is_pimm12_scaled (imm, 4)) {
 648                 arm_ldrw (code, rt, rn, imm);
 649         } else {
 650                 g_assert (rn != ARMREG_IP0);
 651                 code = emit_imm (code, ARMREG_IP0, imm);
 652                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 653         }
 654         return code;
 655 }
 656
 657 static inline __attribute__ ((__warn_unused_result__)) guint8*
 658 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 659 {
 660         if (arm_is_pimm12_scaled (imm, 8)) {
 661                 arm_ldrx (code, rt, rn, imm);
 662         } else {
 663                 g_assert (rn != ARMREG_IP0);
 664                 code = emit_imm (code, ARMREG_IP0, imm);
 665                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 666         }
 667         return code;
 668 }
 669
 670 static inline __attribute__ ((__warn_unused_result__)) guint8*
 671 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 672 {
 673         if (arm_is_pimm12_scaled (imm, 4)) {
 674                 arm_ldrfpw (code, rt, rn, imm);
 675         } else {
 676                 g_assert (rn != ARMREG_IP0);
 677                 code = emit_imm (code, ARMREG_IP0, imm);
 678                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 679                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 680         }
 681         return code;
 682 }
 683
 684 static inline __attribute__ ((__warn_unused_result__)) guint8*
 685 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 686 {
 687         if (arm_is_pimm12_scaled (imm, 8)) {
 688                 arm_ldrfpx (code, rt, rn, imm);
 689         } else {
 690                 g_assert (rn != ARMREG_IP0);
 691                 code = emit_imm (code, ARMREG_IP0, imm);
 692                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 693                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 694         }
 695         return code;
 696 }
 697
 698 guint8*
 699 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 700 {
 701         return emit_ldrx (code, rt, rn, imm);
 702 }
 703
 704 static guint8*
 705 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 706 {
 707         /*
 708         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 709         code = emit_imm64_template (code, ARMREG_LR);
 710         arm_blrx (code, ARMREG_LR);
 711         */
 712         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 713         arm_bl (code, code);
 714         cfg->thunk_area += THUNK_SIZE;
 715         return code;
 716 }
 717
 718 static guint8*
 719 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 720 {
 721         if (cfg)
 722                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 723         else
 724                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 725         /* See arch_emit_got_access () in aot-compiler.c */
 726         arm_ldrx_lit (code, dreg, 0);
 727         arm_nop (code);
 728         arm_nop (code);
 729         return code;
 730 }
 731
 732 static guint8*
 733 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 734 {
 735         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 736 }
 737
 738 /*
 739  * mono_arm_emit_aotconst:
 740  *
 741  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 742  */
 743 guint8*
 744 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 745 {
 746         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 747 }
 748
 749 gboolean
 750 mono_arch_have_fast_tls (void)
 751 {
 752 #ifdef TARGET_IOS
 753         return FALSE;
 754 #else
 755         return TRUE;
 756 #endif
 757 }
 758
 759 static guint8*
 760 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 761 {
 762         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 763         if (tls_offset < 256) {
 764                 arm_ldrx (code, dreg, dreg, tls_offset);
 765         } else {
 766                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 767                 arm_ldrx (code, dreg, dreg, 0);
 768         }
 769         return code;
 770 }
 771
 772 static guint8*
 773 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 774 {
 775         int tmpreg = ARMREG_IP0;
 776
 777         g_assert (sreg != tmpreg);
 778         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 779         if (tls_offset < 256) {
 780                 arm_strx (code, sreg, tmpreg, tls_offset);
 781         } else {
 782                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 783                 arm_strx (code, sreg, tmpreg, 0);
 784         }
 785         return code;
 786 }
 787
 788 /*
 789  * Emits
 790  * - mov sp, fp
 791  * - ldrp [fp, lr], [sp], !stack_offfset
 792  * Clobbers TEMP_REGS.
 793  */
 794 __attribute__ ((__warn_unused_result__)) guint8*
 795 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 796 {
 797         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 798
 799         if (arm_is_ldpx_imm (stack_offset)) {
 800                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 801         } else {
 802                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 803                 /* sp += stack_offset */
 804                 g_assert (temp_regs & (1 << ARMREG_IP0));
 805                 if (temp_regs & (1 << ARMREG_IP1)) {
 806                         code = emit_addx_sp_imm (code, stack_offset);
 807                 } else {
 808                         int imm = stack_offset;
 809
 810                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 811                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 812                         while (imm > 256) {
 813                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 814                                 imm -= 256;
 815                         }
 816                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 817                 }
 818         }
 819         return code;
 820 }
 821
 822 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 823
 824 static guint8*
 825 emit_thunk (guint8 *code, gconstpointer target)
 826 {
 827         guint8 *p = code;
 828
 829         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 830         arm_brx (code, ARMREG_IP0);
 831         *(guint64*)code = (guint64)target;
 832         code += sizeof (guint64);
 833
 834         mono_arch_flush_icache (p, code - p);
 835         return code;
 836 }
 837
 838 static gpointer
 839 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 840 {
 841         MonoJitInfo *ji;
 842         MonoThunkJitInfo *info;
 843         guint8 *thunks, *p;
 844         int thunks_size;
 845         guint8 *orig_target;
 846         guint8 *target_thunk;
 847
 848         if (!domain)
 849                 domain = mono_domain_get ();
 850
 851         if (cfg) {
 852                 /*
 853                  * This can be called multiple times during JITting,
 854                  * save the current position in cfg->arch to avoid
 855                  * doing a O(n^2) search.
 856                  */
 857                 if (!cfg->arch.thunks) {
 858                         cfg->arch.thunks = cfg->thunks;
 859                         cfg->arch.thunks_size = cfg->thunk_area;
 860                 }
 861                 thunks = cfg->arch.thunks;
 862                 thunks_size = cfg->arch.thunks_size;
 863                 if (!thunks_size) {
 864                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 865                         g_assert_not_reached ();
 866                 }
 867
 868                 g_assert (*(guint32*)thunks == 0);
 869                 emit_thunk (thunks, target);
 870
 871                 cfg->arch.thunks += THUNK_SIZE;
 872                 cfg->arch.thunks_size -= THUNK_SIZE;
 873
 874                 return thunks;
 875         } else {
 876                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 877                 g_assert (ji);
 878                 info = mono_jit_info_get_thunk_info (ji);
 879                 g_assert (info);
 880
 881                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 882                 thunks_size = info->thunks_size;
 883
 884                 orig_target = mono_arch_get_call_target (code + 4);
 885
 886                 mono_domain_lock (domain);
 887
 888                 target_thunk = NULL;
 889                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 890                         /* The call already points to a thunk, because of trampolines etc. */
 891                         target_thunk = orig_target;
 892                 } else {
 893                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 894                                 if (((guint32*)p) [0] == 0) {
 895                                         /* Free entry */
 896                                         target_thunk = p;
 897                                         break;
 898                                 } else if (((guint64*)p) [1] == (guint64)target) {
 899                                         /* Thunk already points to target */
 900                                         target_thunk = p;
 901                                         break;
 902                                 }
 903                         }
 904                 }
 905
 906                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 907
 908                 if (!target_thunk) {
 909                         mono_domain_unlock (domain);
 910                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 911                         g_assert_not_reached ();
 912                 }
 913
 914                 emit_thunk (target_thunk, target);
 915
 916                 mono_domain_unlock (domain);
 917
 918                 return target_thunk;
 919         }
 920 }
 921
 922 static void
 923 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 924 {
 925         switch (relocation) {
 926         case MONO_R_ARM64_B:
 927                 if (arm_is_bl_disp (code, target)) {
 928                         arm_b (code, target);
 929                 } else {
 930                         gpointer thunk;
 931
 932                         thunk = create_thunk (cfg, domain, code, target);
 933                         g_assert (arm_is_bl_disp (code, thunk));
 934                         arm_b (code, thunk);
 935                 }
 936                 break;
 937         case MONO_R_ARM64_BCC: {
 938                 int cond;
 939
 940                 cond = arm_get_bcc_cond (code);
 941                 arm_bcc (code, cond, target);
 942                 break;
 943         }
 944         case MONO_R_ARM64_CBZ:
 945                 arm_set_cbz_target (code, target);
 946                 break;
 947         case MONO_R_ARM64_IMM: {
 948                 guint64 imm = (guint64)target;
 949                 int dreg;
 950
 951                 /* emit_imm64_template () */
 952                 dreg = arm_get_movzx_rd (code);
 953                 arm_movzx (code, dreg, imm & 0xffff, 0);
 954                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 955                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 956                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 957                 break;
 958         }
 959         case MONO_R_ARM64_BL:
 960                 if (arm_is_bl_disp (code, target)) {
 961                         arm_bl (code, target);
 962                 } else {
 963                         gpointer thunk;
 964
 965                         thunk = create_thunk (cfg, domain, code, target);
 966                         g_assert (arm_is_bl_disp (code, thunk));
 967                         arm_bl (code, thunk);
 968                 }
 969                 break;
 970         default:
 971                 g_assert_not_reached ();
 972         }
 973 }
 974
 975 static void
 976 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 977 {
 978         arm_patch_full (NULL, NULL, code, target, relocation);
 979 }
 980
 981 void
 982 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 983 {
 984         arm_patch_rel (code, target, relocation);
 985 }
 986
 987 void
 988 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 989 {
 990         guint8 *ip;
 991
 992         ip = ji->ip.i + code;
 993
 994         switch (ji->type) {
 995         case MONO_PATCH_INFO_METHOD_JUMP:
 996                 /* ji->relocation is not set by the caller */
 997                 arm_patch_full (cfg, domain, ip, (guint8*)target, MONO_R_ARM64_B);
 998                 break;
 999         default:
1000                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1001                 break;
1002         }
1003 }
1004
1005 void
1006 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1007 {
1008 }
1009
1010 void
1011 mono_arch_flush_register_windows (void)
1012 {
1013 }
1014
1015 MonoMethod*
1016 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1017 {
1018         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1019 }
1020
1021 MonoVTable*
1022 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1023 {
1024         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1025 }
1026
1027 mgreg_t
1028 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1029 {
1030         return ctx->regs [reg];
1031 }
1032
1033 void
1034 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1035 {
1036         ctx->regs [reg] = val;
1037 }
1038
1039 /*
1040  * mono_arch_set_target:
1041  *
1042  *   Set the target architecture the JIT backend should generate code for, in the form
1043  * of a GNU target triplet. Only used in AOT mode.
1044  */
1045 void
1046 mono_arch_set_target (char *mtriple)
1047 {
1048         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1049                 ios_abi = TRUE;
1050         }
1051 }
1052
1053 static void
1054 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1055 {
1056         if (cinfo->gr >= PARAM_REGS) {
1057                 ainfo->storage = ArgOnStack;
1058                 if (ios_abi) {
1059                         /* Assume size == align */
1060                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1061                         ainfo->offset = cinfo->stack_usage;
1062                         ainfo->slot_size = size;
1063                         ainfo->sign = sign;
1064                         cinfo->stack_usage += size;
1065                 } else {
1066                         ainfo->offset = cinfo->stack_usage;
1067                         ainfo->slot_size = 8;
1068                         ainfo->sign = FALSE;
1069                         /* Put arguments into 8 byte aligned stack slots */
1070                         cinfo->stack_usage += 8;
1071                 }
1072         } else {
1073                 ainfo->storage = ArgInIReg;
1074                 ainfo->reg = cinfo->gr;
1075                 cinfo->gr ++;
1076         }
1077 }
1078
1079 static void
1080 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1081 {
1082         int size = single ? 4 : 8;
1083
1084         if (cinfo->fr >= FP_PARAM_REGS) {
1085                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1086                 if (ios_abi) {
1087                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1088                         ainfo->offset = cinfo->stack_usage;
1089                         ainfo->slot_size = size;
1090                         cinfo->stack_usage += size;
1091                 } else {
1092                         ainfo->offset = cinfo->stack_usage;
1093                         ainfo->slot_size = 8;
1094                         /* Put arguments into 8 byte aligned stack slots */
1095                         cinfo->stack_usage += 8;
1096                 }
1097         } else {
1098                 if (single)
1099                         ainfo->storage = ArgInFRegR4;
1100                 else
1101                         ainfo->storage = ArgInFReg;
1102                 ainfo->reg = cinfo->fr;
1103                 cinfo->fr ++;
1104         }
1105 }
1106
1107 static gboolean
1108 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1109 {
1110         MonoClass *klass;
1111         gpointer iter;
1112         MonoClassField *field;
1113         MonoType *ftype, *prev_ftype = NULL;
1114         int i, nfields = 0;
1115
1116         klass = mono_class_from_mono_type (t);
1117         iter = NULL;
1118         while ((field = mono_class_get_fields (klass, &iter))) {
1119                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1120                         continue;
1121                 ftype = mono_field_get_type (field);
1122                 ftype = mini_get_underlying_type (ftype);
1123
1124                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1125                         int nested_nfields, nested_esize;
1126                         int nested_field_offsets [16];
1127
1128                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1129                                 return FALSE;
1130                         if (nested_esize == 4)
1131                                 ftype = &mono_defaults.single_class->byval_arg;
1132                         else
1133                                 ftype = &mono_defaults.double_class->byval_arg;
1134                         if (prev_ftype && prev_ftype->type != ftype->type)
1135                                 return FALSE;
1136                         prev_ftype = ftype;
1137                         for (i = 0; i < nested_nfields; ++i) {
1138                                 if (nfields + i < 4)
1139                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1140                         }
1141                         nfields += nested_nfields;
1142                 } else {
1143                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1144                                 return FALSE;
1145                         if (prev_ftype && prev_ftype->type != ftype->type)
1146                                 return FALSE;
1147                         prev_ftype = ftype;
1148                         if (nfields < 4)
1149                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1150                         nfields ++;
1151                 }
1152         }
1153         if (nfields == 0 || nfields > 4)
1154                 return FALSE;
1155         *out_nfields = nfields;
1156         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1157         return TRUE;
1158 }
1159
1160 static void
1161 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1162 {
1163         int i, size, align_size, nregs, nfields, esize;
1164         int field_offsets [16];
1165         guint32 align;
1166
1167         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1168         align_size = ALIGN_TO (size, 8);
1169
1170         nregs = align_size / 8;
1171         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1172                 /*
1173                  * The struct might include nested float structs aligned at 8,
1174                  * so need to keep track of the offsets of the individual fields.
1175                  */
1176                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1177                         ainfo->storage = ArgHFA;
1178                         ainfo->reg = cinfo->fr;
1179                         ainfo->nregs = nfields;
1180                         ainfo->size = size;
1181                         ainfo->esize = esize;
1182                         for (i = 0; i < nfields; ++i)
1183                                 ainfo->foffsets [i] = field_offsets [i];
1184                         cinfo->fr += ainfo->nregs;
1185                 } else {
1186                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1187                         cinfo->fr = FP_PARAM_REGS;
1188                         size = ALIGN_TO (size, 8);
1189                         ainfo->storage = ArgVtypeOnStack;
1190                         ainfo->offset = cinfo->stack_usage;
1191                         ainfo->size = size;
1192                         ainfo->hfa = TRUE;
1193                         ainfo->nregs = nfields;
1194                         ainfo->esize = esize;
1195                         cinfo->stack_usage += size;
1196                 }
1197                 return;
1198         }
1199
1200         if (align_size > 16) {
1201                 ainfo->storage = ArgVtypeByRef;
1202                 ainfo->size = size;
1203                 return;
1204         }
1205
1206         if (cinfo->gr + nregs > PARAM_REGS) {
1207                 size = ALIGN_TO (size, 8);
1208                 ainfo->storage = ArgVtypeOnStack;
1209                 ainfo->offset = cinfo->stack_usage;
1210                 ainfo->size = size;
1211                 cinfo->stack_usage += size;
1212                 cinfo->gr = PARAM_REGS;
1213         } else {
1214                 ainfo->storage = ArgVtypeInIRegs;
1215                 ainfo->reg = cinfo->gr;
1216                 ainfo->nregs = nregs;
1217                 ainfo->size = size;
1218                 cinfo->gr += nregs;
1219         }
1220 }
1221
1222 static void
1223 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1224 {
1225         MonoType *ptype;
1226
1227         ptype = mini_get_underlying_type (t);
1228         switch (ptype->type) {
1229         case MONO_TYPE_I1:
1230                 add_general (cinfo, ainfo, 1, TRUE);
1231                 break;
1232         case MONO_TYPE_U1:
1233                 add_general (cinfo, ainfo, 1, FALSE);
1234                 break;
1235         case MONO_TYPE_I2:
1236                 add_general (cinfo, ainfo, 2, TRUE);
1237                 break;
1238         case MONO_TYPE_U2:
1239                 add_general (cinfo, ainfo, 2, FALSE);
1240                 break;
1241         case MONO_TYPE_I4:
1242                 add_general (cinfo, ainfo, 4, TRUE);
1243                 break;
1244         case MONO_TYPE_U4:
1245                 add_general (cinfo, ainfo, 4, FALSE);
1246                 break;
1247         case MONO_TYPE_I:
1248         case MONO_TYPE_U:
1249         case MONO_TYPE_PTR:
1250         case MONO_TYPE_FNPTR:
1251         case MONO_TYPE_OBJECT:
1252         case MONO_TYPE_U8:
1253         case MONO_TYPE_I8:
1254                 add_general (cinfo, ainfo, 8, FALSE);
1255                 break;
1256         case MONO_TYPE_R8:
1257                 add_fp (cinfo, ainfo, FALSE);
1258                 break;
1259         case MONO_TYPE_R4:
1260                 add_fp (cinfo, ainfo, TRUE);
1261                 break;
1262         case MONO_TYPE_VALUETYPE:
1263         case MONO_TYPE_TYPEDBYREF:
1264                 add_valuetype (cinfo, ainfo, ptype);
1265                 break;
1266         case MONO_TYPE_VOID:
1267                 ainfo->storage = ArgNone;
1268                 break;
1269         case MONO_TYPE_GENERICINST:
1270                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1271                         add_general (cinfo, ainfo, 8, FALSE);
1272                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1273                         /*
1274                          * Treat gsharedvt arguments as large vtypes
1275                          */
1276                         ainfo->storage = ArgVtypeByRef;
1277                         ainfo->gsharedvt = TRUE;
1278                 } else {
1279                         add_valuetype (cinfo, ainfo, ptype);
1280                 }
1281                 break;
1282         case MONO_TYPE_VAR:
1283         case MONO_TYPE_MVAR:
1284                 g_assert (mini_is_gsharedvt_type (ptype));
1285                 ainfo->storage = ArgVtypeByRef;
1286                 ainfo->gsharedvt = TRUE;
1287                 break;
1288         default:
1289                 g_assert_not_reached ();
1290                 break;
1291         }
1292 }
1293
1294 /*
1295  * get_call_info:
1296  *
1297  *  Obtain information about a call according to the calling convention.
1298  */
1299 static CallInfo*
1300 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1301 {
1302         CallInfo *cinfo;
1303         ArgInfo *ainfo;
1304         int n, pstart, pindex;
1305
1306         n = sig->hasthis + sig->param_count;
1307
1308         if (mp)
1309                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1310         else
1311                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1312
1313         cinfo->nargs = n;
1314         cinfo->pinvoke = sig->pinvoke;
1315
1316         /* Return value */
1317         add_param (cinfo, &cinfo->ret, sig->ret);
1318         if (cinfo->ret.storage == ArgVtypeByRef)
1319                 cinfo->ret.reg = ARMREG_R8;
1320         /* Reset state */
1321         cinfo->gr = 0;
1322         cinfo->fr = 0;
1323         cinfo->stack_usage = 0;
1324
1325         /* Parameters */
1326         if (sig->hasthis)
1327                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1328         pstart = 0;
1329         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1330                 ainfo = cinfo->args + sig->hasthis + pindex;
1331
1332                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1333                         /* Prevent implicit arguments and sig_cookie from
1334                            being passed in registers */
1335                         cinfo->gr = PARAM_REGS;
1336                         cinfo->fr = FP_PARAM_REGS;
1337                         /* Emit the signature cookie just before the implicit arguments */
1338                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1339                 }
1340
1341                 add_param (cinfo, ainfo, sig->params [pindex]);
1342                 if (ainfo->storage == ArgVtypeByRef) {
1343                         /* Pass the argument address in the next register */
1344                         if (cinfo->gr >= PARAM_REGS) {
1345                                 ainfo->storage = ArgVtypeByRefOnStack;
1346                                 cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, 8);
1347                                 ainfo->offset = cinfo->stack_usage;
1348                                 cinfo->stack_usage += 8;
1349                         } else {
1350                                 ainfo->reg = cinfo->gr;
1351                                 cinfo->gr ++;
1352                         }
1353                 }
1354         }
1355
1356         /* Handle the case where there are no implicit arguments */
1357         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1358                 /* Prevent implicit arguments and sig_cookie from
1359                    being passed in registers */
1360                 cinfo->gr = PARAM_REGS;
1361                 cinfo->fr = FP_PARAM_REGS;
1362                 /* Emit the signature cookie just before the implicit arguments */
1363                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1364         }
1365
1366         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1367
1368         return cinfo;
1369 }
1370
1371 typedef struct {
1372         MonoMethodSignature *sig;
1373         CallInfo *cinfo;
1374         MonoType *rtype;
1375         MonoType **param_types;
1376         int n_fpargs, n_fpret;
1377 } ArchDynCallInfo;
1378
1379 static gboolean
1380 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1381 {
1382         int i;
1383
1384         // FIXME: Add more cases
1385         switch (cinfo->ret.storage) {
1386         case ArgNone:
1387         case ArgInIReg:
1388         case ArgInFReg:
1389         case ArgInFRegR4:
1390         case ArgVtypeByRef:
1391                 break;
1392         case ArgVtypeInIRegs:
1393                 if (cinfo->ret.nregs > 2)
1394                         return FALSE;
1395                 break;
1396         case ArgHFA:
1397                 break;
1398         default:
1399                 return FALSE;
1400         }
1401
1402         for (i = 0; i < cinfo->nargs; ++i) {
1403                 ArgInfo *ainfo = &cinfo->args [i];
1404
1405                 switch (ainfo->storage) {
1406                 case ArgInIReg:
1407                 case ArgVtypeInIRegs:
1408                 case ArgInFReg:
1409                 case ArgInFRegR4:
1410                 case ArgHFA:
1411                 case ArgVtypeByRef:
1412                 case ArgOnStack:
1413                         break;
1414                 default:
1415                         return FALSE;
1416                 }
1417         }
1418
1419         return TRUE;
1420 }
1421
1422 MonoDynCallInfo*
1423 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1424 {
1425         ArchDynCallInfo *info;
1426         CallInfo *cinfo;
1427         int i;
1428
1429         cinfo = get_call_info (NULL, sig);
1430
1431         if (!dyn_call_supported (cinfo, sig)) {
1432                 g_free (cinfo);
1433                 return NULL;
1434         }
1435
1436         info = g_new0 (ArchDynCallInfo, 1);
1437         // FIXME: Preprocess the info to speed up start_dyn_call ()
1438         info->sig = sig;
1439         info->cinfo = cinfo;
1440         info->rtype = mini_get_underlying_type (sig->ret);
1441         info->param_types = g_new0 (MonoType*, sig->param_count);
1442         for (i = 0; i < sig->param_count; ++i)
1443                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1444
1445         switch (cinfo->ret.storage) {
1446         case ArgInFReg:
1447         case ArgInFRegR4:
1448                 info->n_fpret = 1;
1449                 break;
1450         case ArgHFA:
1451                 info->n_fpret = cinfo->ret.nregs;
1452                 break;
1453         default:
1454                 break;
1455         }
1456
1457         return (MonoDynCallInfo*)info;
1458 }
1459
1460 void
1461 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1462 {
1463         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1464
1465         g_free (ainfo->cinfo);
1466         g_free (ainfo->param_types);
1467         g_free (ainfo);
1468 }
1469
1470 int
1471 mono_arch_dyn_call_get_buf_size (MonoDynCallInfo *info)
1472 {
1473         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1474
1475         g_assert (ainfo->cinfo->stack_usage % MONO_ARCH_FRAME_ALIGNMENT == 0);
1476         return sizeof (DynCallArgs) + ainfo->cinfo->stack_usage;
1477 }
1478
1479 static double
1480 bitcast_r4_to_r8 (float f)
1481 {
1482         float *p = &f;
1483
1484         return *(double*)p;
1485 }
1486
1487 static float
1488 bitcast_r8_to_r4 (double f)
1489 {
1490         double *p = &f;
1491
1492         return *(float*)p;
1493 }
1494
1495 void
1496 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf)
1497 {
1498         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1499         DynCallArgs *p = (DynCallArgs*)buf;
1500         int aindex, arg_index, greg, i, pindex;
1501         MonoMethodSignature *sig = dinfo->sig;
1502         CallInfo *cinfo = dinfo->cinfo;
1503         int buffer_offset = 0;
1504
1505         p->res = 0;
1506         p->ret = ret;
1507         p->n_fpargs = dinfo->n_fpargs;
1508         p->n_fpret = dinfo->n_fpret;
1509         p->n_stackargs = cinfo->stack_usage / sizeof (mgreg_t);
1510
1511         arg_index = 0;
1512         greg = 0;
1513         pindex = 0;
1514
1515         if (sig->hasthis)
1516                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1517
1518         if (cinfo->ret.storage == ArgVtypeByRef)
1519                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1520
1521         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1522                 MonoType *t = dinfo->param_types [aindex];
1523                 gpointer *arg = args [arg_index ++];
1524                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1525                 int slot = -1;
1526
1527                 if (ainfo->storage == ArgOnStack) {
1528                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1529                 } else {
1530                         slot = ainfo->reg;
1531                 }
1532
1533                 if (t->byref) {
1534                         p->regs [slot] = (mgreg_t)*arg;
1535                         continue;
1536                 }
1537
1538                 if (ios_abi && ainfo->storage == ArgOnStack) {
1539                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1540                         gboolean handled = TRUE;
1541
1542                         /* Special case arguments smaller than 1 machine word */
1543                         switch (t->type) {
1544                         case MONO_TYPE_U1:
1545                                 *(guint8*)stack_arg = *(guint8*)arg;
1546                                 break;
1547                         case MONO_TYPE_I1:
1548                                 *(gint8*)stack_arg = *(gint8*)arg;
1549                                 break;
1550                         case MONO_TYPE_U2:
1551                                 *(guint16*)stack_arg = *(guint16*)arg;
1552                                 break;
1553                         case MONO_TYPE_I2:
1554                                 *(gint16*)stack_arg = *(gint16*)arg;
1555                                 break;
1556                         case MONO_TYPE_I4:
1557                                 *(gint32*)stack_arg = *(gint32*)arg;
1558                                 break;
1559                         case MONO_TYPE_U4:
1560                                 *(guint32*)stack_arg = *(guint32*)arg;
1561                                 break;
1562                         default:
1563                                 handled = FALSE;
1564                                 break;
1565                         }
1566                         if (handled)
1567                                 continue;
1568                 }
1569
1570                 switch (t->type) {
1571                 case MONO_TYPE_OBJECT:
1572                 case MONO_TYPE_PTR:
1573                 case MONO_TYPE_I:
1574                 case MONO_TYPE_U:
1575                 case MONO_TYPE_I8:
1576                 case MONO_TYPE_U8:
1577                         p->regs [slot] = (mgreg_t)*arg;
1578                         break;
1579                 case MONO_TYPE_U1:
1580                         p->regs [slot] = *(guint8*)arg;
1581                         break;
1582                 case MONO_TYPE_I1:
1583                         p->regs [slot] = *(gint8*)arg;
1584                         break;
1585                 case MONO_TYPE_I2:
1586                         p->regs [slot] = *(gint16*)arg;
1587                         break;
1588                 case MONO_TYPE_U2:
1589                         p->regs [slot] = *(guint16*)arg;
1590                         break;
1591                 case MONO_TYPE_I4:
1592                         p->regs [slot] = *(gint32*)arg;
1593                         break;
1594                 case MONO_TYPE_U4:
1595                         p->regs [slot] = *(guint32*)arg;
1596                         break;
1597                 case MONO_TYPE_R4:
1598                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1599                         p->n_fpargs ++;
1600                         break;
1601                 case MONO_TYPE_R8:
1602                         p->fpregs [ainfo->reg] = *(double*)arg;
1603                         p->n_fpargs ++;
1604                         break;
1605                 case MONO_TYPE_GENERICINST:
1606                         if (MONO_TYPE_IS_REFERENCE (t)) {
1607                                 p->regs [slot] = (mgreg_t)*arg;
1608                                 break;
1609                         } else {
1610                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1611                                         MonoClass *klass = mono_class_from_mono_type (t);
1612                                         guint8 *nullable_buf;
1613                                         int size;
1614
1615                                         /*
1616                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1617                                          * if the nullable param is passed by ref.
1618                                          */
1619                                         size = mono_class_value_size (klass, NULL);
1620                                         nullable_buf = p->buffer + buffer_offset;
1621                                         buffer_offset += size;
1622                                         g_assert (buffer_offset <= 256);
1623
1624                                         /* The argument pointed to by arg is either a boxed vtype or null */
1625                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1626
1627                                         arg = (gpointer*)nullable_buf;
1628                                         /* Fall though */
1629                                 } else {
1630                                         /* Fall though */
1631                                 }
1632                         }
1633                 case MONO_TYPE_VALUETYPE:
1634                         switch (ainfo->storage) {
1635                         case ArgVtypeInIRegs:
1636                                 for (i = 0; i < ainfo->nregs; ++i)
1637                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1638                                 break;
1639                         case ArgHFA:
1640                                 if (ainfo->esize == 4) {
1641                                         for (i = 0; i < ainfo->nregs; ++i)
1642                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1643                                 } else {
1644                                         for (i = 0; i < ainfo->nregs; ++i)
1645                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1646                                 }
1647                                 p->n_fpargs += ainfo->nregs;
1648                                 break;
1649                         case ArgVtypeByRef:
1650                                 p->regs [slot] = (mgreg_t)arg;
1651                                 break;
1652                         default:
1653                                 g_assert_not_reached ();
1654                                 break;
1655                         }
1656                         break;
1657                 default:
1658                         g_assert_not_reached ();
1659                 }
1660         }
1661 }
1662
1663 void
1664 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1665 {
1666         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1667         CallInfo *cinfo = ainfo->cinfo;
1668         DynCallArgs *args = (DynCallArgs*)buf;
1669         MonoType *ptype = ainfo->rtype;
1670         guint8 *ret = args->ret;
1671         mgreg_t res = args->res;
1672         mgreg_t res2 = args->res2;
1673         int i;
1674
1675         if (cinfo->ret.storage == ArgVtypeByRef)
1676                 return;
1677
1678         switch (ptype->type) {
1679         case MONO_TYPE_VOID:
1680                 *(gpointer*)ret = NULL;
1681                 break;
1682         case MONO_TYPE_OBJECT:
1683         case MONO_TYPE_I:
1684         case MONO_TYPE_U:
1685         case MONO_TYPE_PTR:
1686                 *(gpointer*)ret = (gpointer)res;
1687                 break;
1688         case MONO_TYPE_I1:
1689                 *(gint8*)ret = res;
1690                 break;
1691         case MONO_TYPE_U1:
1692                 *(guint8*)ret = res;
1693                 break;
1694         case MONO_TYPE_I2:
1695                 *(gint16*)ret = res;
1696                 break;
1697         case MONO_TYPE_U2:
1698                 *(guint16*)ret = res;
1699                 break;
1700         case MONO_TYPE_I4:
1701                 *(gint32*)ret = res;
1702                 break;
1703         case MONO_TYPE_U4:
1704                 *(guint32*)ret = res;
1705                 break;
1706         case MONO_TYPE_I8:
1707         case MONO_TYPE_U8:
1708                 *(guint64*)ret = res;
1709                 break;
1710         case MONO_TYPE_R4:
1711                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1712                 break;
1713         case MONO_TYPE_R8:
1714                 *(double*)ret = args->fpregs [0];
1715                 break;
1716         case MONO_TYPE_GENERICINST:
1717                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1718                         *(gpointer*)ret = (gpointer)res;
1719                         break;
1720                 } else {
1721                         /* Fall though */
1722                 }
1723         case MONO_TYPE_VALUETYPE:
1724                 switch (ainfo->cinfo->ret.storage) {
1725                 case ArgVtypeInIRegs:
1726                         *(mgreg_t*)ret = res;
1727                         if (ainfo->cinfo->ret.nregs > 1)
1728                                 ((mgreg_t*)ret) [1] = res2;
1729                         break;
1730                 case ArgHFA:
1731                         /* Use the same area for returning fp values */
1732                         if (cinfo->ret.esize == 4) {
1733                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1734                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1735                         } else {
1736                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1737                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1738                         }
1739                         break;
1740                 default:
1741                         g_assert_not_reached ();
1742                         break;
1743                 }
1744                 break;
1745         default:
1746                 g_assert_not_reached ();
1747         }
1748 }
1749
1750 #if __APPLE__
1751 void sys_icache_invalidate (void *start, size_t len);
1752 #endif
1753
1754 void
1755 mono_arch_flush_icache (guint8 *code, gint size)
1756 {
1757 #ifndef MONO_CROSS_COMPILE
1758 #if __APPLE__
1759         sys_icache_invalidate (code, size);
1760 #else
1761         /* Don't rely on GCC's __clear_cache implementation, as it caches
1762          * icache/dcache cache line sizes, that can vary between cores on
1763          * big.LITTLE architectures. */
1764         guint64 end = (guint64) (code + size);
1765         guint64 addr;
1766         /* always go with cacheline size of 4 bytes as this code isn't perf critical
1767          * anyway. Reading the cache line size from a machine register can be racy
1768          * on a big.LITTLE architecture if the cores don't have the same cache line
1769          * sizes. */
1770         const size_t icache_line_size = 4;
1771         const size_t dcache_line_size = 4;
1772
1773         addr = (guint64) code & ~(guint64) (dcache_line_size - 1);
1774         for (; addr < end; addr += dcache_line_size)
1775                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1776         asm volatile("dsb ish" : : : "memory");
1777
1778         addr = (guint64) code & ~(guint64) (icache_line_size - 1);
1779         for (; addr < end; addr += icache_line_size)
1780                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1781
1782         asm volatile ("dsb ish" : : : "memory");
1783         asm volatile ("isb" : : : "memory");
1784 #endif
1785 #endif
1786 }
1787
1788 #ifndef DISABLE_JIT
1789
1790 gboolean
1791 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1792 {
1793         NOT_IMPLEMENTED;
1794         return FALSE;
1795 }
1796
1797 GList *
1798 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1799 {
1800         GList *vars = NULL;
1801         int i;
1802
1803         for (i = 0; i < cfg->num_varinfo; i++) {
1804                 MonoInst *ins = cfg->varinfo [i];
1805                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1806
1807                 /* unused vars */
1808                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1809                         continue;
1810
1811                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1812                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1813                         continue;
1814
1815                 if (mono_is_regsize_var (ins->inst_vtype)) {
1816                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1817                         g_assert (i == vmv->idx);
1818                         vars = g_list_prepend (vars, vmv);
1819                 }
1820         }
1821
1822         vars = mono_varlist_sort (cfg, vars, 0);
1823
1824         return vars;
1825 }
1826
1827 GList *
1828 mono_arch_get_global_int_regs (MonoCompile *cfg)
1829 {
1830         GList *regs = NULL;
1831         int i;
1832
1833         /* r28 is reserved for cfg->arch.args_reg */
1834         /* r27 is reserved for the imt argument */
1835         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1836                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1837
1838         return regs;
1839 }
1840
1841 guint32
1842 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1843 {
1844         MonoInst *ins = cfg->varinfo [vmv->idx];
1845
1846         if (ins->opcode == OP_ARG)
1847                 return 1;
1848         else
1849                 return 2;
1850 }
1851
1852 void
1853 mono_arch_create_vars (MonoCompile *cfg)
1854 {
1855         MonoMethodSignature *sig;
1856         CallInfo *cinfo;
1857
1858         sig = mono_method_signature (cfg->method);
1859         if (!cfg->arch.cinfo)
1860                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1861         cinfo = cfg->arch.cinfo;
1862
1863         if (cinfo->ret.storage == ArgVtypeByRef) {
1864                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1865                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1866         }
1867
1868         if (cfg->gen_sdb_seq_points) {
1869                 MonoInst *ins;
1870
1871                 if (cfg->compile_aot) {
1872                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1873                         ins->flags |= MONO_INST_VOLATILE;
1874                         cfg->arch.seq_point_info_var = ins;
1875                 }
1876
1877                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1878                 ins->flags |= MONO_INST_VOLATILE;
1879                 cfg->arch.ss_tramp_var = ins;
1880
1881                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1882                 ins->flags |= MONO_INST_VOLATILE;
1883                 cfg->arch.bp_tramp_var = ins;
1884         }
1885
1886         if (cfg->method->save_lmf) {
1887                 cfg->create_lmf_var = TRUE;
1888                 cfg->lmf_ir = TRUE;
1889         }
1890 }
1891
1892 void
1893 mono_arch_allocate_vars (MonoCompile *cfg)
1894 {
1895         MonoMethodSignature *sig;
1896         MonoInst *ins;
1897         CallInfo *cinfo;
1898         ArgInfo *ainfo;
1899         int i, offset, size, align;
1900         guint32 locals_stack_size, locals_stack_align;
1901         gint32 *offsets;
1902
1903         /*
1904          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1905          * Compute cfg->stack_offset and update cfg->used_int_regs.
1906          */
1907
1908         sig = mono_method_signature (cfg->method);
1909
1910         if (!cfg->arch.cinfo)
1911                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1912         cinfo = cfg->arch.cinfo;
1913
1914         /*
1915          * The ARM64 ABI always uses a frame pointer.
1916          * The instruction set prefers positive offsets, so fp points to the bottom of the
1917          * frame, and stack slots are at positive offsets.
1918          * If some arguments are received on the stack, their offsets relative to fp can
1919          * not be computed right now because the stack frame might grow due to spilling
1920          * done by the local register allocator. To solve this, we reserve a register
1921          * which points to them.
1922          * The stack frame looks like this:
1923          * args_reg -> <bottom of parent frame>
1924          *             <locals etc>
1925          *       fp -> <saved fp+lr>
1926      *       sp -> <localloc/params area>
1927          */
1928         cfg->frame_reg = ARMREG_FP;
1929         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1930         offset = 0;
1931
1932         /* Saved fp+lr */
1933         offset += 16;
1934
1935         if (cinfo->stack_usage) {
1936                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1937                 cfg->arch.args_reg = ARMREG_R28;
1938                 cfg->used_int_regs |= 1 << ARMREG_R28;
1939         }
1940
1941         if (cfg->method->save_lmf) {
1942                 /* The LMF var is allocated normally */
1943         } else {
1944                 /* Callee saved regs */
1945                 cfg->arch.saved_gregs_offset = offset;
1946                 for (i = 0; i < 32; ++i)
1947                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1948                                 offset += 8;
1949         }
1950
1951         /* Return value */
1952         switch (cinfo->ret.storage) {
1953         case ArgNone:
1954                 break;
1955         case ArgInIReg:
1956         case ArgInFReg:
1957         case ArgInFRegR4:
1958                 cfg->ret->opcode = OP_REGVAR;
1959                 cfg->ret->dreg = cinfo->ret.reg;
1960                 break;
1961         case ArgVtypeInIRegs:
1962         case ArgHFA:
1963                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1964                 cfg->ret->opcode = OP_REGOFFSET;
1965                 cfg->ret->inst_basereg = cfg->frame_reg;
1966                 cfg->ret->inst_offset = offset;
1967                 if (cinfo->ret.storage == ArgHFA)
1968                         // FIXME:
1969                         offset += 64;
1970                 else
1971                         offset += 16;
1972                 break;
1973         case ArgVtypeByRef:
1974                 /* This variable will be initalized in the prolog from R8 */
1975                 cfg->vret_addr->opcode = OP_REGOFFSET;
1976                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1977                 cfg->vret_addr->inst_offset = offset;
1978                 offset += 8;
1979                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1980                         printf ("vret_addr =");
1981                         mono_print_ins (cfg->vret_addr);
1982                 }
1983                 break;
1984         default:
1985                 g_assert_not_reached ();
1986                 break;
1987         }
1988
1989         /* Arguments */
1990         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1991                 ainfo = cinfo->args + i;
1992
1993                 ins = cfg->args [i];
1994                 if (ins->opcode == OP_REGVAR)
1995                         continue;
1996
1997                 ins->opcode = OP_REGOFFSET;
1998                 ins->inst_basereg = cfg->frame_reg;
1999
2000                 switch (ainfo->storage) {
2001                 case ArgInIReg:
2002                 case ArgInFReg:
2003                 case ArgInFRegR4:
2004                         // FIXME: Use nregs/size
2005                         /* These will be copied to the stack in the prolog */
2006                         ins->inst_offset = offset;
2007                         offset += 8;
2008                         break;
2009                 case ArgOnStack:
2010                 case ArgOnStackR4:
2011                 case ArgOnStackR8:
2012                 case ArgVtypeOnStack:
2013                         /* These are in the parent frame */
2014                         g_assert (cfg->arch.args_reg);
2015                         ins->inst_basereg = cfg->arch.args_reg;
2016                         ins->inst_offset = ainfo->offset;
2017                         break;
2018                 case ArgVtypeInIRegs:
2019                 case ArgHFA:
2020                         ins->opcode = OP_REGOFFSET;
2021                         ins->inst_basereg = cfg->frame_reg;
2022                         /* These arguments are saved to the stack in the prolog */
2023                         ins->inst_offset = offset;
2024                         if (cfg->verbose_level >= 2)
2025                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2026                         if (ainfo->storage == ArgHFA)
2027                                 // FIXME:
2028                                 offset += 64;
2029                         else
2030                                 offset += 16;
2031                         break;
2032                 case ArgVtypeByRefOnStack: {
2033                         MonoInst *vtaddr;
2034
2035                         if (ainfo->gsharedvt) {
2036                                 ins->opcode = OP_REGOFFSET;
2037                                 ins->inst_basereg = cfg->arch.args_reg;
2038                                 ins->inst_offset = ainfo->offset;
2039                                 break;
2040                         }
2041
2042                         /* The vtype address is in the parent frame */
2043                         g_assert (cfg->arch.args_reg);
2044                         MONO_INST_NEW (cfg, vtaddr, 0);
2045                         vtaddr->opcode = OP_REGOFFSET;
2046                         vtaddr->inst_basereg = cfg->arch.args_reg;
2047                         vtaddr->inst_offset = ainfo->offset;
2048
2049                         /* Need an indirection */
2050                         ins->opcode = OP_VTARG_ADDR;
2051                         ins->inst_left = vtaddr;
2052                         break;
2053                 }
2054                 case ArgVtypeByRef: {
2055                         MonoInst *vtaddr;
2056
2057                         if (ainfo->gsharedvt) {
2058                                 ins->opcode = OP_REGOFFSET;
2059                                 ins->inst_basereg = cfg->frame_reg;
2060                                 ins->inst_offset = offset;
2061                                 offset += 8;
2062                                 break;
2063                         }
2064
2065                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2066                         MONO_INST_NEW (cfg, vtaddr, 0);
2067                         vtaddr->opcode = OP_REGOFFSET;
2068                         vtaddr->inst_basereg = cfg->frame_reg;
2069                         vtaddr->inst_offset = offset;
2070                         offset += 8;
2071
2072                         /* Need an indirection */
2073                         ins->opcode = OP_VTARG_ADDR;
2074                         ins->inst_left = vtaddr;
2075                         break;
2076                 }
2077                 default:
2078                         g_assert_not_reached ();
2079                         break;
2080                 }
2081         }
2082
2083         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2084         // FIXME: Allocate these to registers
2085         ins = cfg->arch.seq_point_info_var;
2086         if (ins) {
2087                 size = 8;
2088                 align = 8;
2089                 offset += align - 1;
2090                 offset &= ~(align - 1);
2091                 ins->opcode = OP_REGOFFSET;
2092                 ins->inst_basereg = cfg->frame_reg;
2093                 ins->inst_offset = offset;
2094                 offset += size;
2095         }
2096         ins = cfg->arch.ss_tramp_var;
2097         if (ins) {
2098                 size = 8;
2099                 align = 8;
2100                 offset += align - 1;
2101                 offset &= ~(align - 1);
2102                 ins->opcode = OP_REGOFFSET;
2103                 ins->inst_basereg = cfg->frame_reg;
2104                 ins->inst_offset = offset;
2105                 offset += size;
2106         }
2107         ins = cfg->arch.bp_tramp_var;
2108         if (ins) {
2109                 size = 8;
2110                 align = 8;
2111                 offset += align - 1;
2112                 offset &= ~(align - 1);
2113                 ins->opcode = OP_REGOFFSET;
2114                 ins->inst_basereg = cfg->frame_reg;
2115                 ins->inst_offset = offset;
2116                 offset += size;
2117         }
2118
2119         /* Locals */
2120         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2121         if (locals_stack_align)
2122                 offset = ALIGN_TO (offset, locals_stack_align);
2123
2124         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2125                 if (offsets [i] != -1) {
2126                         ins = cfg->varinfo [i];
2127                         ins->opcode = OP_REGOFFSET;
2128                         ins->inst_basereg = cfg->frame_reg;
2129                         ins->inst_offset = offset + offsets [i];
2130                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2131                 }
2132         }
2133         offset += locals_stack_size;
2134
2135         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2136
2137         cfg->stack_offset = offset;
2138 }
2139
2140 #ifdef ENABLE_LLVM
2141 LLVMCallInfo*
2142 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2143 {
2144         int i, n;
2145         CallInfo *cinfo;
2146         ArgInfo *ainfo;
2147         LLVMCallInfo *linfo;
2148
2149         n = sig->param_count + sig->hasthis;
2150
2151         cinfo = get_call_info (cfg->mempool, sig);
2152
2153         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2154
2155         switch (cinfo->ret.storage) {
2156         case ArgInIReg:
2157         case ArgInFReg:
2158         case ArgInFRegR4:
2159         case ArgNone:
2160                 break;
2161         case ArgVtypeByRef:
2162                 linfo->ret.storage = LLVMArgVtypeByRef;
2163                 break;
2164                 //
2165                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2166                 // array which is returned in int regs
2167                 //
2168         case ArgHFA:
2169                 linfo->ret.storage = LLVMArgFpStruct;
2170                 linfo->ret.nslots = cinfo->ret.nregs;
2171                 linfo->ret.esize = cinfo->ret.esize;
2172                 break;
2173         case ArgVtypeInIRegs:
2174                 /* LLVM models this by returning an int */
2175                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2176                 linfo->ret.nslots = cinfo->ret.nregs;
2177                 linfo->ret.esize = cinfo->ret.esize;
2178                 break;
2179         default:
2180                 g_assert_not_reached ();
2181                 break;
2182         }
2183
2184         for (i = 0; i < n; ++i) {
2185                 LLVMArgInfo *lainfo = &linfo->args [i];
2186
2187                 ainfo = cinfo->args + i;
2188
2189                 lainfo->storage = LLVMArgNone;
2190
2191                 switch (ainfo->storage) {
2192                 case ArgInIReg:
2193                 case ArgInFReg:
2194                 case ArgInFRegR4:
2195                 case ArgOnStack:
2196                 case ArgOnStackR4:
2197                 case ArgOnStackR8:
2198                         lainfo->storage = LLVMArgNormal;
2199                         break;
2200                 case ArgVtypeByRef:
2201                 case ArgVtypeByRefOnStack:
2202                         lainfo->storage = LLVMArgVtypeByRef;
2203                         break;
2204                 case ArgHFA: {
2205                         int j;
2206
2207                         lainfo->storage = LLVMArgAsFpArgs;
2208                         lainfo->nslots = ainfo->nregs;
2209                         lainfo->esize = ainfo->esize;
2210                         for (j = 0; j < ainfo->nregs; ++j)
2211                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2212                         break;
2213                 }
2214                 case ArgVtypeInIRegs:
2215                         lainfo->storage = LLVMArgAsIArgs;
2216                         lainfo->nslots = ainfo->nregs;
2217                         break;
2218                 case ArgVtypeOnStack:
2219                         if (ainfo->hfa) {
2220                                 int j;
2221                                 /* Same as above */
2222                                 lainfo->storage = LLVMArgAsFpArgs;
2223                                 lainfo->nslots = ainfo->nregs;
2224                                 lainfo->esize = ainfo->esize;
2225                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2226                                 for (j = 0; j < ainfo->nregs; ++j)
2227                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2228                         } else {
2229                                 lainfo->storage = LLVMArgAsIArgs;
2230                                 lainfo->nslots = ainfo->size / 8;
2231                         }
2232                         break;
2233                 default:
2234                         g_assert_not_reached ();
2235                         break;
2236                 }
2237         }
2238
2239         return linfo;
2240 }
2241 #endif
2242
2243 static void
2244 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2245 {
2246         MonoInst *ins;
2247
2248         switch (storage) {
2249         case ArgInIReg:
2250                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2251                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2252                 ins->sreg1 = arg->dreg;
2253                 MONO_ADD_INS (cfg->cbb, ins);
2254                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2255                 break;
2256         case ArgInFReg:
2257                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2258                 ins->dreg = mono_alloc_freg (cfg);
2259                 ins->sreg1 = arg->dreg;
2260                 MONO_ADD_INS (cfg->cbb, ins);
2261                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2262                 break;
2263         case ArgInFRegR4:
2264                 if (COMPILE_LLVM (cfg))
2265                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2266                 else if (cfg->r4fp)
2267                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2268                 else
2269                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2270                 ins->dreg = mono_alloc_freg (cfg);
2271                 ins->sreg1 = arg->dreg;
2272                 MONO_ADD_INS (cfg->cbb, ins);
2273                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2274                 break;
2275         default:
2276                 g_assert_not_reached ();
2277                 break;
2278         }
2279 }
2280
2281 static void
2282 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2283 {
2284         MonoMethodSignature *tmp_sig;
2285         int sig_reg;
2286
2287         if (call->tail_call)
2288                 NOT_IMPLEMENTED;
2289
2290         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2291
2292         /*
2293          * mono_ArgIterator_Setup assumes the signature cookie is
2294          * passed first and all the arguments which were before it are
2295          * passed on the stack after the signature. So compensate by
2296          * passing a different signature.
2297          */
2298         tmp_sig = mono_metadata_signature_dup (call->signature);
2299         tmp_sig->param_count -= call->signature->sentinelpos;
2300         tmp_sig->sentinelpos = 0;
2301         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2302
2303         sig_reg = mono_alloc_ireg (cfg);
2304         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2305
2306         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2307 }
2308
2309 void
2310 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2311 {
2312         MonoMethodSignature *sig;
2313         MonoInst *arg, *vtarg;
2314         CallInfo *cinfo;
2315         ArgInfo *ainfo;
2316         int i;
2317
2318         sig = call->signature;
2319
2320         cinfo = get_call_info (cfg->mempool, sig);
2321
2322         switch (cinfo->ret.storage) {
2323         case ArgVtypeInIRegs:
2324         case ArgHFA:
2325                 /*
2326                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2327                  * the location pointed to by it after call in emit_move_return_value ().
2328                  */
2329                 if (!cfg->arch.vret_addr_loc) {
2330                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2331                         /* Prevent it from being register allocated or optimized away */
2332                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2333                 }
2334
2335                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2336                 break;
2337         case ArgVtypeByRef:
2338                 /* Pass the vtype return address in R8 */
2339                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2340                 vtarg->sreg1 = call->vret_var->dreg;
2341                 vtarg->dreg = mono_alloc_preg (cfg);
2342                 MONO_ADD_INS (cfg->cbb, vtarg);
2343
2344                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2345                 break;
2346         default:
2347                 break;
2348         }
2349
2350         for (i = 0; i < cinfo->nargs; ++i) {
2351                 ainfo = cinfo->args + i;
2352                 arg = call->args [i];
2353
2354                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2355                         /* Emit the signature cookie just before the implicit arguments */
2356                         emit_sig_cookie (cfg, call, cinfo);
2357                 }
2358
2359                 switch (ainfo->storage) {
2360                 case ArgInIReg:
2361                 case ArgInFReg:
2362                 case ArgInFRegR4:
2363                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2364                         break;
2365                 case ArgOnStack:
2366                         switch (ainfo->slot_size) {
2367                         case 8:
2368                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2369                                 break;
2370                         case 4:
2371                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2372                                 break;
2373                         case 2:
2374                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2375                                 break;
2376                         case 1:
2377                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2378                                 break;
2379                         default:
2380                                 g_assert_not_reached ();
2381                                 break;
2382                         }
2383                         break;
2384                 case ArgOnStackR8:
2385                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2386                         break;
2387                 case ArgOnStackR4:
2388                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2389                         break;
2390                 case ArgVtypeInIRegs:
2391                 case ArgVtypeByRef:
2392                 case ArgVtypeByRefOnStack:
2393                 case ArgVtypeOnStack:
2394                 case ArgHFA: {
2395                         MonoInst *ins;
2396                         guint32 align;
2397                         guint32 size;
2398
2399                         size = mono_class_value_size (arg->klass, &align);
2400
2401                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2402                         ins->sreg1 = arg->dreg;
2403                         ins->klass = arg->klass;
2404                         ins->backend.size = size;
2405                         ins->inst_p0 = call;
2406                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2407                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2408                         MONO_ADD_INS (cfg->cbb, ins);
2409                         break;
2410                 }
2411                 default:
2412                         g_assert_not_reached ();
2413                         break;
2414                 }
2415         }
2416
2417         /* Handle the case where there are no implicit arguments */
2418         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2419                 emit_sig_cookie (cfg, call, cinfo);
2420
2421         call->call_info = cinfo;
2422         call->stack_usage = cinfo->stack_usage;
2423 }
2424
2425 void
2426 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2427 {
2428         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2429         ArgInfo *ainfo = ins->inst_p1;
2430         MonoInst *load;
2431         int i;
2432
2433         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2434                 return;
2435
2436         switch (ainfo->storage) {
2437         case ArgVtypeInIRegs:
2438                 for (i = 0; i < ainfo->nregs; ++i) {
2439                         // FIXME: Smaller sizes
2440                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2441                         load->dreg = mono_alloc_ireg (cfg);
2442                         load->inst_basereg = src->dreg;
2443                         load->inst_offset = i * sizeof(mgreg_t);
2444                         MONO_ADD_INS (cfg->cbb, load);
2445                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2446                 }
2447                 break;
2448         case ArgHFA:
2449                 for (i = 0; i < ainfo->nregs; ++i) {
2450                         if (ainfo->esize == 4)
2451                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2452                         else
2453                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2454                         load->dreg = mono_alloc_freg (cfg);
2455                         load->inst_basereg = src->dreg;
2456                         load->inst_offset = ainfo->foffsets [i];
2457                         MONO_ADD_INS (cfg->cbb, load);
2458                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2459                 }
2460                 break;
2461         case ArgVtypeByRef:
2462         case ArgVtypeByRefOnStack: {
2463                 MonoInst *vtaddr, *load, *arg;
2464
2465                 /* Pass the vtype address in a reg/on the stack */
2466                 if (ainfo->gsharedvt) {
2467                         load = src;
2468                 } else {
2469                         /* Make a copy of the argument */
2470                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2471
2472                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2473                         load->inst_p0 = vtaddr;
2474                         vtaddr->flags |= MONO_INST_INDIRECT;
2475                         load->type = STACK_MP;
2476                         load->klass = vtaddr->klass;
2477                         load->dreg = mono_alloc_ireg (cfg);
2478                         MONO_ADD_INS (cfg->cbb, load);
2479                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2480                 }
2481
2482                 if (ainfo->storage == ArgVtypeByRef) {
2483                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2484                         arg->dreg = mono_alloc_preg (cfg);
2485                         arg->sreg1 = load->dreg;
2486                         MONO_ADD_INS (cfg->cbb, arg);
2487                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2488                 } else {
2489                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2490                 }
2491                 break;
2492         }
2493         case ArgVtypeOnStack:
2494                 for (i = 0; i < ainfo->size / 8; ++i) {
2495                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2496                         load->dreg = mono_alloc_ireg (cfg);
2497                         load->inst_basereg = src->dreg;
2498                         load->inst_offset = i * 8;
2499                         MONO_ADD_INS (cfg->cbb, load);
2500                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2501                 }
2502                 break;
2503         default:
2504                 g_assert_not_reached ();
2505                 break;
2506         }
2507 }
2508
2509 void
2510 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2511 {
2512         MonoMethodSignature *sig;
2513         CallInfo *cinfo;
2514
2515         sig = mono_method_signature (cfg->method);
2516         if (!cfg->arch.cinfo)
2517                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2518         cinfo = cfg->arch.cinfo;
2519
2520         switch (cinfo->ret.storage) {
2521         case ArgNone:
2522                 break;
2523         case ArgInIReg:
2524                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2525                 break;
2526         case ArgInFReg:
2527                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2528                 break;
2529         case ArgInFRegR4:
2530                 if (COMPILE_LLVM (cfg))
2531                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2532                 else if (cfg->r4fp)
2533                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2534                 else
2535                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2536                 break;
2537         default:
2538                 g_assert_not_reached ();
2539                 break;
2540         }
2541 }
2542
2543 gboolean
2544 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2545 {
2546         CallInfo *c1, *c2;
2547         gboolean res;
2548
2549         if (cfg->compile_aot && !cfg->full_aot)
2550                 /* OP_TAILCALL doesn't work with AOT */
2551                 return FALSE;
2552
2553         c1 = get_call_info (NULL, caller_sig);
2554         c2 = get_call_info (NULL, callee_sig);
2555         res = TRUE;
2556         // FIXME: Relax these restrictions
2557         if (c1->stack_usage != 0)
2558                 res = FALSE;
2559         if (c1->stack_usage != c2->stack_usage)
2560                 res = FALSE;
2561         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2562                 res = FALSE;
2563
2564         g_free (c1);
2565         g_free (c2);
2566
2567         return res;
2568 }
2569
2570 gboolean
2571 mono_arch_is_inst_imm (gint64 imm)
2572 {
2573         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2574 }
2575
2576 void*
2577 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2578 {
2579         NOT_IMPLEMENTED;
2580         return NULL;
2581 }
2582
2583 void*
2584 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2585 {
2586         NOT_IMPLEMENTED;
2587         return NULL;
2588 }
2589
2590 void
2591 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2592 {
2593         //NOT_IMPLEMENTED;
2594 }
2595
2596 void
2597 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2598 {
2599         //NOT_IMPLEMENTED;
2600 }
2601
2602 #define ADD_NEW_INS(cfg,dest,op) do {       \
2603                 MONO_INST_NEW ((cfg), (dest), (op)); \
2604         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2605         } while (0)
2606
2607 void
2608 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2609 {
2610         MonoInst *ins, *temp, *last_ins = NULL;
2611
2612         MONO_BB_FOR_EACH_INS (bb, ins) {
2613                 switch (ins->opcode) {
2614                 case OP_SBB:
2615                 case OP_ISBB:
2616                 case OP_SUBCC:
2617                 case OP_ISUBCC:
2618                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2619                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2620                                 ins->next->opcode = OP_COND_EXC_NC;
2621                         break;
2622                 case OP_IDIV_IMM:
2623                 case OP_IREM_IMM:
2624                 case OP_IDIV_UN_IMM:
2625                 case OP_IREM_UN_IMM:
2626                 case OP_LREM_IMM:
2627                         mono_decompose_op_imm (cfg, bb, ins);
2628                         break;
2629                 case OP_LOCALLOC_IMM:
2630                         if (ins->inst_imm > 32) {
2631                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2632                                 temp->inst_c0 = ins->inst_imm;
2633                                 temp->dreg = mono_alloc_ireg (cfg);
2634                                 ins->sreg1 = temp->dreg;
2635                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2636                         }
2637                         break;
2638                 case OP_ICOMPARE_IMM:
2639                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2640                                 ins->next->opcode = OP_ARM64_CBZW;
2641                                 ins->next->sreg1 = ins->sreg1;
2642                                 NULLIFY_INS (ins);
2643                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2644                                 ins->next->opcode = OP_ARM64_CBNZW;
2645                                 ins->next->sreg1 = ins->sreg1;
2646                                 NULLIFY_INS (ins);
2647                         }
2648                         break;
2649                 case OP_LCOMPARE_IMM:
2650                 case OP_COMPARE_IMM:
2651                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2652                                 ins->next->opcode = OP_ARM64_CBZX;
2653                                 ins->next->sreg1 = ins->sreg1;
2654                                 NULLIFY_INS (ins);
2655                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2656                                 ins->next->opcode = OP_ARM64_CBNZX;
2657                                 ins->next->sreg1 = ins->sreg1;
2658                                 NULLIFY_INS (ins);
2659                         }
2660                         break;
2661                 case OP_FCOMPARE: {
2662                         gboolean swap = FALSE;
2663                         int reg;
2664
2665                         if (!ins->next) {
2666                                 /* Optimized away */
2667                                 NULLIFY_INS (ins);
2668                                 break;
2669                         }
2670
2671                         /*
2672                          * FP compares with unordered operands set the flags
2673                          * to NZCV=0011, which matches some non-unordered compares
2674                          * as well, like LE, so have to swap the operands.
2675                          */
2676                         switch (ins->next->opcode) {
2677                         case OP_FBLT:
2678                                 ins->next->opcode = OP_FBGT;
2679                                 swap = TRUE;
2680                                 break;
2681                         case OP_FBLE:
2682                                 ins->next->opcode = OP_FBGE;
2683                                 swap = TRUE;
2684                                 break;
2685                         default:
2686                                 break;
2687                         }
2688                         if (swap) {
2689                                 reg = ins->sreg1;
2690                                 ins->sreg1 = ins->sreg2;
2691                                 ins->sreg2 = reg;
2692                         }
2693                         break;
2694                 }
2695                 default:
2696                         break;
2697                 }
2698
2699                 last_ins = ins;
2700         }
2701         bb->last_ins = last_ins;
2702         bb->max_vreg = cfg->next_vreg;
2703 }
2704
2705 void
2706 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2707 {
2708 }
2709
2710 static int
2711 opcode_to_armcond (int opcode)
2712 {
2713         switch (opcode) {
2714         case OP_IBEQ:
2715         case OP_LBEQ:
2716         case OP_FBEQ:
2717         case OP_CEQ:
2718         case OP_ICEQ:
2719         case OP_LCEQ:
2720         case OP_FCEQ:
2721         case OP_RCEQ:
2722         case OP_COND_EXC_IEQ:
2723         case OP_COND_EXC_EQ:
2724                 return ARMCOND_EQ;
2725         case OP_IBGE:
2726         case OP_LBGE:
2727         case OP_FBGE:
2728         case OP_ICGE:
2729         case OP_FCGE:
2730         case OP_RCGE:
2731                 return ARMCOND_GE;
2732         case OP_IBGT:
2733         case OP_LBGT:
2734         case OP_FBGT:
2735         case OP_CGT:
2736         case OP_ICGT:
2737         case OP_LCGT:
2738         case OP_FCGT:
2739         case OP_RCGT:
2740         case OP_COND_EXC_IGT:
2741         case OP_COND_EXC_GT:
2742                 return ARMCOND_GT;
2743         case OP_IBLE:
2744         case OP_LBLE:
2745         case OP_FBLE:
2746         case OP_ICLE:
2747         case OP_FCLE:
2748         case OP_RCLE:
2749                 return ARMCOND_LE;
2750         case OP_IBLT:
2751         case OP_LBLT:
2752         case OP_FBLT:
2753         case OP_CLT:
2754         case OP_ICLT:
2755         case OP_LCLT:
2756         case OP_COND_EXC_ILT:
2757         case OP_COND_EXC_LT:
2758                 return ARMCOND_LT;
2759         case OP_IBNE_UN:
2760         case OP_LBNE_UN:
2761         case OP_FBNE_UN:
2762         case OP_ICNEQ:
2763         case OP_FCNEQ:
2764         case OP_RCNEQ:
2765         case OP_COND_EXC_INE_UN:
2766         case OP_COND_EXC_NE_UN:
2767                 return ARMCOND_NE;
2768         case OP_IBGE_UN:
2769         case OP_LBGE_UN:
2770         case OP_FBGE_UN:
2771         case OP_ICGE_UN:
2772         case OP_COND_EXC_IGE_UN:
2773         case OP_COND_EXC_GE_UN:
2774                 return ARMCOND_HS;
2775         case OP_IBGT_UN:
2776         case OP_LBGT_UN:
2777         case OP_FBGT_UN:
2778         case OP_CGT_UN:
2779         case OP_ICGT_UN:
2780         case OP_LCGT_UN:
2781         case OP_FCGT_UN:
2782         case OP_RCGT_UN:
2783         case OP_COND_EXC_IGT_UN:
2784         case OP_COND_EXC_GT_UN:
2785                 return ARMCOND_HI;
2786         case OP_IBLE_UN:
2787         case OP_LBLE_UN:
2788         case OP_FBLE_UN:
2789         case OP_ICLE_UN:
2790         case OP_COND_EXC_ILE_UN:
2791         case OP_COND_EXC_LE_UN:
2792                 return ARMCOND_LS;
2793         case OP_IBLT_UN:
2794         case OP_LBLT_UN:
2795         case OP_FBLT_UN:
2796         case OP_CLT_UN:
2797         case OP_ICLT_UN:
2798         case OP_LCLT_UN:
2799         case OP_COND_EXC_ILT_UN:
2800         case OP_COND_EXC_LT_UN:
2801                 return ARMCOND_LO;
2802                 /*
2803                  * FCMP sets the NZCV condition bits as follows:
2804                  * eq = 0110
2805                  * < = 1000
2806                  * > = 0010
2807                  * unordered = 0011
2808                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2809                  * fclt and fclt_un need to be special cased.
2810                  */
2811         case OP_FCLT:
2812         case OP_RCLT:
2813                 /* N==1 */
2814                 return ARMCOND_MI;
2815         case OP_FCLT_UN:
2816         case OP_RCLT_UN:
2817                 return ARMCOND_LT;
2818         case OP_COND_EXC_C:
2819         case OP_COND_EXC_IC:
2820                 return ARMCOND_CS;
2821         case OP_COND_EXC_OV:
2822         case OP_COND_EXC_IOV:
2823                 return ARMCOND_VS;
2824         case OP_COND_EXC_NC:
2825         case OP_COND_EXC_INC:
2826                 return ARMCOND_CC;
2827         case OP_COND_EXC_NO:
2828         case OP_COND_EXC_INO:
2829                 return ARMCOND_VC;
2830         default:
2831                 printf ("%s\n", mono_inst_name (opcode));
2832                 g_assert_not_reached ();
2833                 return -1;
2834         }
2835 }
2836
2837 /* This clobbers LR */
2838 static inline __attribute__ ((__warn_unused_result__)) guint8*
2839 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2840 {
2841         int cond;
2842
2843         cond = opcode_to_armcond (opcode);
2844         /* Capture PC */
2845         arm_adrx (code, ARMREG_IP1, code);
2846         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2847         arm_bcc (code, cond, 0);
2848         return code;
2849 }
2850
2851 static guint8*
2852 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2853 {
2854         CallInfo *cinfo;
2855         MonoCallInst *call;
2856
2857         call = (MonoCallInst*)ins;
2858         cinfo = call->call_info;
2859         g_assert (cinfo);
2860         switch (cinfo->ret.storage) {
2861         case ArgNone:
2862                 break;
2863         case ArgInIReg:
2864                 /* LLVM compiled code might only set the bottom bits */
2865                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2866                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2867                 else if (call->inst.dreg != cinfo->ret.reg)
2868                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2869                 break;
2870         case ArgInFReg:
2871                 if (call->inst.dreg != cinfo->ret.reg)
2872                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2873                 break;
2874         case ArgInFRegR4:
2875                 if (cfg->r4fp)
2876                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2877                 else
2878                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2879                 break;
2880         case ArgVtypeInIRegs: {
2881                 MonoInst *loc = cfg->arch.vret_addr_loc;
2882                 int i;
2883
2884                 /* Load the destination address */
2885                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2886                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2887                 for (i = 0; i < cinfo->ret.nregs; ++i)
2888                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2889                 break;
2890         }
2891         case ArgHFA: {
2892                 MonoInst *loc = cfg->arch.vret_addr_loc;
2893                 int i;
2894
2895                 /* Load the destination address */
2896                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2897                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2898                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2899                         if (cinfo->ret.esize == 4)
2900                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2901                         else
2902                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2903                 }
2904                 break;
2905         }
2906         case ArgVtypeByRef:
2907                 break;
2908         default:
2909                 g_assert_not_reached ();
2910                 break;
2911         }
2912         return code;
2913 }
2914
2915 /*
2916  * emit_branch_island:
2917  *
2918  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2919  */
2920 static guint8*
2921 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2922 {
2923         MonoJumpInfo *ji;
2924         int offset, island_size;
2925
2926         /* Iterate over the patch infos added so far by this bb */
2927         island_size = 0;
2928         for (ji = cfg->patch_info; ji; ji = ji->next) {
2929                 if (ji->ip.i < start_offset)
2930                         /* The patch infos are in reverse order, so this means the end */
2931                         break;
2932                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2933                         island_size += 4;
2934         }
2935
2936         if (island_size) {
2937                 offset = code - cfg->native_code;
2938                 if (offset > (cfg->code_size - island_size - 16)) {
2939                         cfg->code_size *= 2;
2940                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2941                         code = cfg->native_code + offset;
2942                 }
2943
2944                 /* Branch over the island */
2945                 arm_b (code, code + 4 + island_size);
2946
2947                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2948                         if (ji->ip.i < start_offset)
2949                                 break;
2950                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2951                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2952                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2953                                 /* Rewrite the patch so it points to the unconditional branch */
2954                                 ji->ip.i = code - cfg->native_code;
2955                                 ji->relocation = MONO_R_ARM64_B;
2956                                 arm_b (code, code);
2957                         }
2958                 }
2959         }
2960         return code;
2961 }
2962
2963 void
2964 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2965 {
2966         MonoInst *ins;
2967         MonoCallInst *call;
2968         guint offset;
2969         guint8 *code = cfg->native_code + cfg->code_len;
2970         int start_offset, max_len, dreg, sreg1, sreg2;
2971         mgreg_t imm;
2972
2973         if (cfg->verbose_level > 2)
2974                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2975
2976         start_offset = code - cfg->native_code;
2977
2978         MONO_BB_FOR_EACH_INS (bb, ins) {
2979                 offset = code - cfg->native_code;
2980
2981                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2982
2983                 if (offset > (cfg->code_size - max_len - 16)) {
2984                         cfg->code_size *= 2;
2985                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2986                         code = cfg->native_code + offset;
2987                 }
2988
2989                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
2990                         /* Emit a branch island for large basic blocks */
2991                         code = emit_branch_island (cfg, code, start_offset);
2992                         offset = code - cfg->native_code;
2993                         start_offset = offset;
2994                 }
2995
2996                 mono_debug_record_line_number (cfg, ins, offset);
2997
2998                 dreg = ins->dreg;
2999                 sreg1 = ins->sreg1;
3000                 sreg2 = ins->sreg2;
3001                 imm = ins->inst_imm;
3002
3003                 switch (ins->opcode) {
3004                 case OP_ICONST:
3005                         code = emit_imm (code, dreg, ins->inst_c0);
3006                         break;
3007                 case OP_I8CONST:
3008                         code = emit_imm64 (code, dreg, ins->inst_c0);
3009                         break;
3010                 case OP_MOVE:
3011                         if (dreg != sreg1)
3012                                 arm_movx (code, dreg, sreg1);
3013                         break;
3014                 case OP_NOP:
3015                 case OP_RELAXED_NOP:
3016                         break;
3017                 case OP_JUMP_TABLE:
3018                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3019                         code = emit_imm64_template (code, dreg);
3020                         break;
3021                 case OP_BREAK:
3022                         /*
3023                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3024                          * So instead of emitting a trap, we emit a call a C function and place a
3025                          * breakpoint there.
3026                          */
3027                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3028                         break;
3029                 case OP_LOCALLOC: {
3030                         guint8 *buf [16];
3031
3032                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3033                         // FIXME: andx_imm doesn't work yet
3034                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3035                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3036                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3037                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3038                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3039                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3040
3041                         /* Init */
3042                         /* ip1 = pointer, ip0 = end */
3043                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3044                         buf [0] = code;
3045                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3046                         buf [1] = code;
3047                         arm_bcc (code, ARMCOND_EQ, 0);
3048                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3049                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3050                         arm_b (code, buf [0]);
3051                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3052
3053                         arm_movspx (code, dreg, ARMREG_SP);
3054                         if (cfg->param_area)
3055                                 code = emit_subx_sp_imm (code, cfg->param_area);
3056                         break;
3057                 }
3058                 case OP_LOCALLOC_IMM: {
3059                         int imm, offset;
3060
3061                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3062                         g_assert (arm_is_arith_imm (imm));
3063                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3064
3065                         /* Init */
3066                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3067                         offset = 0;
3068                         while (offset < imm) {
3069                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3070                                 offset += 16;
3071                         }
3072                         arm_movspx (code, dreg, ARMREG_SP);
3073                         if (cfg->param_area)
3074                                 code = emit_subx_sp_imm (code, cfg->param_area);
3075                         break;
3076                 }
3077                 case OP_AOTCONST:
3078                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3079                         break;
3080                 case OP_OBJC_GET_SELECTOR:
3081                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3082                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3083                         arm_ldrx_lit (code, ins->dreg, 0);
3084                         arm_nop (code);
3085                         arm_nop (code);
3086                         break;
3087                 case OP_SEQ_POINT: {
3088                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3089
3090                         /*
3091                          * For AOT, we use one got slot per method, which will point to a
3092                          * SeqPointInfo structure, containing all the information required
3093                          * by the code below.
3094                          */
3095                         if (cfg->compile_aot) {
3096                                 g_assert (info_var);
3097                                 g_assert (info_var->opcode == OP_REGOFFSET);
3098                         }
3099
3100                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3101                                 MonoInst *var = cfg->arch.ss_tramp_var;
3102
3103                                 g_assert (var);
3104                                 g_assert (var->opcode == OP_REGOFFSET);
3105                                 /* Load ss_tramp_var */
3106                                 /* This is equal to &ss_trampoline */
3107                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3108                                 /* Load the trampoline address */
3109                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3110                                 /* Call it if it is non-null */
3111                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3112                                 arm_blrx (code, ARMREG_IP1);
3113                         }
3114
3115                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3116
3117                         if (cfg->compile_aot) {
3118                                 guint32 offset = code - cfg->native_code;
3119                                 guint32 val;
3120
3121                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3122                                 /* Add the offset */
3123                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3124                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3125                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3126                                 /* Skip the load if its 0 */
3127                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3128                                 /* Call the breakpoint trampoline */
3129                                 arm_blrx (code, ARMREG_IP1);
3130                         } else {
3131                                 MonoInst *var = cfg->arch.bp_tramp_var;
3132
3133                                 g_assert (var);
3134                                 g_assert (var->opcode == OP_REGOFFSET);
3135                                 /* Load the address of the bp trampoline into IP0 */
3136                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3137                                 /*
3138                                  * A placeholder for a possible breakpoint inserted by
3139                                  * mono_arch_set_breakpoint ().
3140                                  */
3141                                 arm_nop (code);
3142                         }
3143                         break;
3144                 }
3145
3146                         /* BRANCH */
3147                 case OP_BR:
3148                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3149                         arm_b (code, code);
3150                         break;
3151                 case OP_BR_REG:
3152                         arm_brx (code, sreg1);
3153                         break;
3154                 case OP_IBEQ:
3155                 case OP_IBGE:
3156                 case OP_IBGT:
3157                 case OP_IBLE:
3158                 case OP_IBLT:
3159                 case OP_IBNE_UN:
3160                 case OP_IBGE_UN:
3161                 case OP_IBGT_UN:
3162                 case OP_IBLE_UN:
3163                 case OP_IBLT_UN:
3164                 case OP_LBEQ:
3165                 case OP_LBGE:
3166                 case OP_LBGT:
3167                 case OP_LBLE:
3168                 case OP_LBLT:
3169                 case OP_LBNE_UN:
3170                 case OP_LBGE_UN:
3171                 case OP_LBGT_UN:
3172                 case OP_LBLE_UN:
3173                 case OP_LBLT_UN:
3174                 case OP_FBEQ:
3175                 case OP_FBNE_UN:
3176                 case OP_FBLT:
3177                 case OP_FBGT:
3178                 case OP_FBGT_UN:
3179                 case OP_FBLE:
3180                 case OP_FBGE:
3181                 case OP_FBGE_UN: {
3182                         int cond;
3183
3184                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3185                         cond = opcode_to_armcond (ins->opcode);
3186                         arm_bcc (code, cond, 0);
3187                         break;
3188                 }
3189                 case OP_FBLT_UN:
3190                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3191                         /* For fp compares, ARMCOND_LT is lt or unordered */
3192                         arm_bcc (code, ARMCOND_LT, 0);
3193                         break;
3194                 case OP_FBLE_UN:
3195                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3196                         arm_bcc (code, ARMCOND_EQ, 0);
3197                         offset = code - cfg->native_code;
3198                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3199                         /* For fp compares, ARMCOND_LT is lt or unordered */
3200                         arm_bcc (code, ARMCOND_LT, 0);
3201                         break;
3202                 case OP_ARM64_CBZW:
3203                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3204                         arm_cbzw (code, sreg1, 0);
3205                         break;
3206                 case OP_ARM64_CBZX:
3207                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3208                         arm_cbzx (code, sreg1, 0);
3209                         break;
3210                 case OP_ARM64_CBNZW:
3211                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3212                         arm_cbnzw (code, sreg1, 0);
3213                         break;
3214                 case OP_ARM64_CBNZX:
3215                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3216                         arm_cbnzx (code, sreg1, 0);
3217                         break;
3218                         /* ALU */
3219                 case OP_IADD:
3220                         arm_addw (code, dreg, sreg1, sreg2);
3221                         break;
3222                 case OP_LADD:
3223                         arm_addx (code, dreg, sreg1, sreg2);
3224                         break;
3225                 case OP_ISUB:
3226                         arm_subw (code, dreg, sreg1, sreg2);
3227                         break;
3228                 case OP_LSUB:
3229                         arm_subx (code, dreg, sreg1, sreg2);
3230                         break;
3231                 case OP_IAND:
3232                         arm_andw (code, dreg, sreg1, sreg2);
3233                         break;
3234                 case OP_LAND:
3235                         arm_andx (code, dreg, sreg1, sreg2);
3236                         break;
3237                 case OP_IOR:
3238                         arm_orrw (code, dreg, sreg1, sreg2);
3239                         break;
3240                 case OP_LOR:
3241                         arm_orrx (code, dreg, sreg1, sreg2);
3242                         break;
3243                 case OP_IXOR:
3244                         arm_eorw (code, dreg, sreg1, sreg2);
3245                         break;
3246                 case OP_LXOR:
3247                         arm_eorx (code, dreg, sreg1, sreg2);
3248                         break;
3249                 case OP_INEG:
3250                         arm_negw (code, dreg, sreg1);
3251                         break;
3252                 case OP_LNEG:
3253                         arm_negx (code, dreg, sreg1);
3254                         break;
3255                 case OP_INOT:
3256                         arm_mvnw (code, dreg, sreg1);
3257                         break;
3258                 case OP_LNOT:
3259                         arm_mvnx (code, dreg, sreg1);
3260                         break;
3261                 case OP_IADDCC:
3262                         arm_addsw (code, dreg, sreg1, sreg2);
3263                         break;
3264                 case OP_ADDCC:
3265                 case OP_LADDCC:
3266                         arm_addsx (code, dreg, sreg1, sreg2);
3267                         break;
3268                 case OP_ISUBCC:
3269                         arm_subsw (code, dreg, sreg1, sreg2);
3270                         break;
3271                 case OP_LSUBCC:
3272                 case OP_SUBCC:
3273                         arm_subsx (code, dreg, sreg1, sreg2);
3274                         break;
3275                 case OP_ICOMPARE:
3276                         arm_cmpw (code, sreg1, sreg2);
3277                         break;
3278                 case OP_COMPARE:
3279                 case OP_LCOMPARE:
3280                         arm_cmpx (code, sreg1, sreg2);
3281                         break;
3282                 case OP_IADD_IMM:
3283                         code = emit_addw_imm (code, dreg, sreg1, imm);
3284                         break;
3285                 case OP_LADD_IMM:
3286                 case OP_ADD_IMM:
3287                         code = emit_addx_imm (code, dreg, sreg1, imm);
3288                         break;
3289                 case OP_ISUB_IMM:
3290                         code = emit_subw_imm (code, dreg, sreg1, imm);
3291                         break;
3292                 case OP_LSUB_IMM:
3293                         code = emit_subx_imm (code, dreg, sreg1, imm);
3294                         break;
3295                 case OP_IAND_IMM:
3296                         code = emit_andw_imm (code, dreg, sreg1, imm);
3297                         break;
3298                 case OP_LAND_IMM:
3299                 case OP_AND_IMM:
3300                         code = emit_andx_imm (code, dreg, sreg1, imm);
3301                         break;
3302                 case OP_IOR_IMM:
3303                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3304                         break;
3305                 case OP_LOR_IMM:
3306                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3307                         break;
3308                 case OP_IXOR_IMM:
3309                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3310                         break;
3311                 case OP_LXOR_IMM:
3312                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3313                         break;
3314                 case OP_ICOMPARE_IMM:
3315                         code = emit_cmpw_imm (code, sreg1, imm);
3316                         break;
3317                 case OP_LCOMPARE_IMM:
3318                 case OP_COMPARE_IMM:
3319                         if (imm == 0) {
3320                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3321                         } else {
3322                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3323                                 code = emit_imm64 (code, ARMREG_LR, imm);
3324                                 arm_cmpx (code, sreg1, ARMREG_LR);
3325                         }
3326                         break;
3327                 case OP_ISHL:
3328                         arm_lslvw (code, dreg, sreg1, sreg2);
3329                         break;
3330                 case OP_LSHL:
3331                         arm_lslvx (code, dreg, sreg1, sreg2);
3332                         break;
3333                 case OP_ISHR:
3334                         arm_asrvw (code, dreg, sreg1, sreg2);
3335                         break;
3336                 case OP_LSHR:
3337                         arm_asrvx (code, dreg, sreg1, sreg2);
3338                         break;
3339                 case OP_ISHR_UN:
3340                         arm_lsrvw (code, dreg, sreg1, sreg2);
3341                         break;
3342                 case OP_LSHR_UN:
3343                         arm_lsrvx (code, dreg, sreg1, sreg2);
3344                         break;
3345                 case OP_ISHL_IMM:
3346                         if (imm == 0)
3347                                 arm_movx (code, dreg, sreg1);
3348                         else
3349                                 arm_lslw (code, dreg, sreg1, imm);
3350                         break;
3351                 case OP_LSHL_IMM:
3352                         if (imm == 0)
3353                                 arm_movx (code, dreg, sreg1);
3354                         else
3355                                 arm_lslx (code, dreg, sreg1, imm);
3356                         break;
3357                 case OP_ISHR_IMM:
3358                         if (imm == 0)
3359                                 arm_movx (code, dreg, sreg1);
3360                         else
3361                                 arm_asrw (code, dreg, sreg1, imm);
3362                         break;
3363                 case OP_LSHR_IMM:
3364                 case OP_SHR_IMM:
3365                         if (imm == 0)
3366                                 arm_movx (code, dreg, sreg1);
3367                         else
3368                                 arm_asrx (code, dreg, sreg1, imm);
3369                         break;
3370                 case OP_ISHR_UN_IMM:
3371                         if (imm == 0)
3372                                 arm_movx (code, dreg, sreg1);
3373                         else
3374                                 arm_lsrw (code, dreg, sreg1, imm);
3375                         break;
3376                 case OP_SHR_UN_IMM:
3377                 case OP_LSHR_UN_IMM:
3378                         if (imm == 0)
3379                                 arm_movx (code, dreg, sreg1);
3380                         else
3381                                 arm_lsrx (code, dreg, sreg1, imm);
3382                         break;
3383
3384                         /* 64BIT ALU */
3385                 case OP_SEXT_I4:
3386                         arm_sxtwx (code, dreg, sreg1);
3387                         break;
3388                 case OP_ZEXT_I4:
3389                         /* Clean out the upper word */
3390                         arm_movw (code, dreg, sreg1);
3391                         break;
3392                 case OP_SHL_IMM:
3393                         arm_lslx (code, dreg, sreg1, imm);
3394                         break;
3395
3396                         /* MULTIPLY/DIVISION */
3397                 case OP_IDIV:
3398                 case OP_IREM:
3399                         // FIXME: Optimize this
3400                         /* Check for zero */
3401                         arm_cmpx_imm (code, sreg2, 0);
3402                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3403                         /* Check for INT_MIN/-1 */
3404                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3405                         arm_cmpx (code, sreg1, ARMREG_IP0);
3406                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3407                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3408                         arm_cmpx (code, sreg2, ARMREG_IP0);
3409                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3410                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3411                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3412                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3413                         if (ins->opcode == OP_IREM) {
3414                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3415                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3416                         } else {
3417                                 arm_sdivw (code, dreg, sreg1, sreg2);
3418                         }
3419                         break;
3420                 case OP_IDIV_UN:
3421                         arm_cmpx_imm (code, sreg2, 0);
3422                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3423                         arm_udivw (code, dreg, sreg1, sreg2);
3424                         break;
3425                 case OP_IREM_UN:
3426                         arm_cmpx_imm (code, sreg2, 0);
3427                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3428                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3429                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3430                         break;
3431                 case OP_LDIV:
3432                 case OP_LREM:
3433                         // FIXME: Optimize this
3434                         /* Check for zero */
3435                         arm_cmpx_imm (code, sreg2, 0);
3436                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3437                         /* Check for INT64_MIN/-1 */
3438                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3439                         arm_cmpx (code, sreg1, ARMREG_IP0);
3440                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3441                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3442                         arm_cmpx (code, sreg2, ARMREG_IP0);
3443                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3444                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3445                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3446                         /* 64 bit uses ArithmeticException */
3447                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3448                         if (ins->opcode == OP_LREM) {
3449                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3450                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3451                         } else {
3452                                 arm_sdivx (code, dreg, sreg1, sreg2);
3453                         }
3454                         break;
3455                 case OP_LDIV_UN:
3456                         arm_cmpx_imm (code, sreg2, 0);
3457                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3458                         arm_udivx (code, dreg, sreg1, sreg2);
3459                         break;
3460                 case OP_LREM_UN:
3461                         arm_cmpx_imm (code, sreg2, 0);
3462                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3463                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3464                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3465                         break;
3466                 case OP_IMUL:
3467                         arm_mulw (code, dreg, sreg1, sreg2);
3468                         break;
3469                 case OP_LMUL:
3470                         arm_mulx (code, dreg, sreg1, sreg2);
3471                         break;
3472                 case OP_IMUL_IMM:
3473                         code = emit_imm (code, ARMREG_LR, imm);
3474                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3475                         break;
3476                 case OP_MUL_IMM:
3477                 case OP_LMUL_IMM:
3478                         code = emit_imm (code, ARMREG_LR, imm);
3479                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3480                         break;
3481
3482                         /* CONVERSIONS */
3483                 case OP_ICONV_TO_I1:
3484                 case OP_LCONV_TO_I1:
3485                         arm_sxtbx (code, dreg, sreg1);
3486                         break;
3487                 case OP_ICONV_TO_I2:
3488                 case OP_LCONV_TO_I2:
3489                         arm_sxthx (code, dreg, sreg1);
3490                         break;
3491                 case OP_ICONV_TO_U1:
3492                 case OP_LCONV_TO_U1:
3493                         arm_uxtbw (code, dreg, sreg1);
3494                         break;
3495                 case OP_ICONV_TO_U2:
3496                 case OP_LCONV_TO_U2:
3497                         arm_uxthw (code, dreg, sreg1);
3498                         break;
3499
3500                         /* CSET */
3501                 case OP_CEQ:
3502                 case OP_ICEQ:
3503                 case OP_LCEQ:
3504                 case OP_CLT:
3505                 case OP_ICLT:
3506                 case OP_LCLT:
3507                 case OP_CGT:
3508                 case OP_ICGT:
3509                 case OP_LCGT:
3510                 case OP_CLT_UN:
3511                 case OP_ICLT_UN:
3512                 case OP_LCLT_UN:
3513                 case OP_CGT_UN:
3514                 case OP_ICGT_UN:
3515                 case OP_LCGT_UN:
3516                 case OP_ICNEQ:
3517                 case OP_ICGE:
3518                 case OP_ICLE:
3519                 case OP_ICGE_UN:
3520                 case OP_ICLE_UN: {
3521                         int cond;
3522
3523                         cond = opcode_to_armcond (ins->opcode);
3524                         arm_cset (code, cond, dreg);
3525                         break;
3526                 }
3527                 case OP_FCEQ:
3528                 case OP_FCLT:
3529                 case OP_FCLT_UN:
3530                 case OP_FCGT:
3531                 case OP_FCGT_UN:
3532                 case OP_FCNEQ:
3533                 case OP_FCLE:
3534                 case OP_FCGE: {
3535                         int cond;
3536
3537                         cond = opcode_to_armcond (ins->opcode);
3538                         arm_fcmpd (code, sreg1, sreg2);
3539                         arm_cset (code, cond, dreg);
3540                         break;
3541                 }
3542
3543                         /* MEMORY */
3544                 case OP_LOADI1_MEMBASE:
3545                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3546                         break;
3547                 case OP_LOADU1_MEMBASE:
3548                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3549                         break;
3550                 case OP_LOADI2_MEMBASE:
3551                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3552                         break;
3553                 case OP_LOADU2_MEMBASE:
3554                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3555                         break;
3556                 case OP_LOADI4_MEMBASE:
3557                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3558                         break;
3559                 case OP_LOADU4_MEMBASE:
3560                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3561                         break;
3562                 case OP_LOAD_MEMBASE:
3563                 case OP_LOADI8_MEMBASE:
3564                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3565                         break;
3566                 case OP_STOREI1_MEMBASE_IMM:
3567                 case OP_STOREI2_MEMBASE_IMM:
3568                 case OP_STOREI4_MEMBASE_IMM:
3569                 case OP_STORE_MEMBASE_IMM:
3570                 case OP_STOREI8_MEMBASE_IMM: {
3571                         int immreg;
3572
3573                         if (imm != 0) {
3574                                 code = emit_imm (code, ARMREG_LR, imm);
3575                                 immreg = ARMREG_LR;
3576                         } else {
3577                                 immreg = ARMREG_RZR;
3578                         }
3579
3580                         switch (ins->opcode) {
3581                         case OP_STOREI1_MEMBASE_IMM:
3582                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3583                                 break;
3584                         case OP_STOREI2_MEMBASE_IMM:
3585                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3586                                 break;
3587                         case OP_STOREI4_MEMBASE_IMM:
3588                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3589                                 break;
3590                         case OP_STORE_MEMBASE_IMM:
3591                         case OP_STOREI8_MEMBASE_IMM:
3592                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3593                                 break;
3594                         default:
3595                                 g_assert_not_reached ();
3596                                 break;
3597                         }
3598                         break;
3599                 }
3600                 case OP_STOREI1_MEMBASE_REG:
3601                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3602                         break;
3603                 case OP_STOREI2_MEMBASE_REG:
3604                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3605                         break;
3606                 case OP_STOREI4_MEMBASE_REG:
3607                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3608                         break;
3609                 case OP_STORE_MEMBASE_REG:
3610                 case OP_STOREI8_MEMBASE_REG:
3611                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3612                         break;
3613                 case OP_TLS_GET:
3614                         code = emit_tls_get (code, dreg, ins->inst_offset);
3615                         break;
3616                 case OP_TLS_SET:
3617                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3618                         break;
3619                         /* Atomic */
3620                 case OP_MEMORY_BARRIER:
3621                         arm_dmb (code, 0);
3622                         break;
3623                 case OP_ATOMIC_ADD_I4: {
3624                         guint8 *buf [16];
3625
3626                         buf [0] = code;
3627                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3628                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3629                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3630                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3631
3632                         arm_dmb (code, 0);
3633                         arm_movx (code, dreg, ARMREG_IP0);
3634                         break;
3635                 }
3636                 case OP_ATOMIC_ADD_I8: {
3637                         guint8 *buf [16];
3638
3639                         buf [0] = code;
3640                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3641                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3642                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3643                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3644
3645                         arm_dmb (code, 0);
3646                         arm_movx (code, dreg, ARMREG_IP0);
3647                         break;
3648                 }
3649                 case OP_ATOMIC_EXCHANGE_I4: {
3650                         guint8 *buf [16];
3651
3652                         buf [0] = code;
3653                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3654                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3655                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3656
3657                         arm_dmb (code, 0);
3658                         arm_movx (code, dreg, ARMREG_IP0);
3659                         break;
3660                 }
3661                 case OP_ATOMIC_EXCHANGE_I8: {
3662                         guint8 *buf [16];
3663
3664                         buf [0] = code;
3665                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3666                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3667                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3668
3669                         arm_dmb (code, 0);
3670                         arm_movx (code, dreg, ARMREG_IP0);
3671                         break;
3672                 }
3673                 case OP_ATOMIC_CAS_I4: {
3674                         guint8 *buf [16];
3675
3676                         /* sreg2 is the value, sreg3 is the comparand */
3677                         buf [0] = code;
3678                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3679                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3680                         buf [1] = code;
3681                         arm_bcc (code, ARMCOND_NE, 0);
3682                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3683                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3684                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3685
3686                         arm_dmb (code, 0);
3687                         arm_movx (code, dreg, ARMREG_IP0);
3688                         break;
3689                 }
3690                 case OP_ATOMIC_CAS_I8: {
3691                         guint8 *buf [16];
3692
3693                         buf [0] = code;
3694                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3695                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3696                         buf [1] = code;
3697                         arm_bcc (code, ARMCOND_NE, 0);
3698                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3699                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3700                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3701
3702                         arm_dmb (code, 0);
3703                         arm_movx (code, dreg, ARMREG_IP0);
3704                         break;
3705                 }
3706                 case OP_ATOMIC_LOAD_I1: {
3707                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3708                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3709                                 arm_dmb (code, 0);
3710                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3711                         arm_sxtbx (code, ins->dreg, ins->dreg);
3712                         break;
3713                 }
3714                 case OP_ATOMIC_LOAD_U1: {
3715                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3716                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3717                                 arm_dmb (code, 0);
3718                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3719                         arm_uxtbx (code, ins->dreg, ins->dreg);
3720                         break;
3721                 }
3722                 case OP_ATOMIC_LOAD_I2: {
3723                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3724                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3725                                 arm_dmb (code, 0);
3726                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3727                         arm_sxthx (code, ins->dreg, ins->dreg);
3728                         break;
3729                 }
3730                 case OP_ATOMIC_LOAD_U2: {
3731                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3732                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3733                                 arm_dmb (code, 0);
3734                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3735                         arm_uxthx (code, ins->dreg, ins->dreg);
3736                         break;
3737                 }
3738                 case OP_ATOMIC_LOAD_I4: {
3739                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3740                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3741                                 arm_dmb (code, 0);
3742                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3743                         arm_sxtwx (code, ins->dreg, ins->dreg);
3744                         break;
3745                 }
3746                 case OP_ATOMIC_LOAD_U4: {
3747                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3748                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3749                                 arm_dmb (code, 0);
3750                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3751                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3752                         break;
3753                 }
3754                 case OP_ATOMIC_LOAD_I8:
3755                 case OP_ATOMIC_LOAD_U8: {
3756                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3757                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3758                                 arm_dmb (code, 0);
3759                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3760                         break;
3761                 }
3762                 case OP_ATOMIC_LOAD_R4: {
3763                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3764                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3765                                 arm_dmb (code, 0);
3766                         if (cfg->r4fp) {
3767                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3768                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3769                         } else {
3770                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3771                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3772                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3773                         }
3774                         break;
3775                 }
3776                 case OP_ATOMIC_LOAD_R8: {
3777                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3778                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3779                                 arm_dmb (code, 0);
3780                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3781                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3782                         break;
3783                 }
3784                 case OP_ATOMIC_STORE_I1:
3785                 case OP_ATOMIC_STORE_U1: {
3786                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3787                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3788                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3789                                 arm_dmb (code, 0);
3790                         break;
3791                 }
3792                 case OP_ATOMIC_STORE_I2:
3793                 case OP_ATOMIC_STORE_U2: {
3794                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3795                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3796                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3797                                 arm_dmb (code, 0);
3798                         break;
3799                 }
3800                 case OP_ATOMIC_STORE_I4:
3801                 case OP_ATOMIC_STORE_U4: {
3802                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3803                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3804                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3805                                 arm_dmb (code, 0);
3806                         break;
3807                 }
3808                 case OP_ATOMIC_STORE_I8:
3809                 case OP_ATOMIC_STORE_U8: {
3810                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3811                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3812                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3813                                 arm_dmb (code, 0);
3814                         break;
3815                 }
3816                 case OP_ATOMIC_STORE_R4: {
3817                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3818                         if (cfg->r4fp) {
3819                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3820                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3821                         } else {
3822                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3823                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3824                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3825                         }
3826                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3827                                 arm_dmb (code, 0);
3828                         break;
3829                 }
3830                 case OP_ATOMIC_STORE_R8: {
3831                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3832                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3833                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3834                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3835                                 arm_dmb (code, 0);
3836                         break;
3837                 }
3838
3839                         /* FP */
3840                 case OP_R8CONST: {
3841                         guint64 imm = *(guint64*)ins->inst_p0;
3842
3843                         if (imm == 0) {
3844                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3845                         } else {
3846                                 code = emit_imm64 (code, ARMREG_LR, imm);
3847                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3848                         }
3849                         break;
3850                 }
3851                 case OP_R4CONST: {
3852                         guint64 imm = *(guint32*)ins->inst_p0;
3853
3854                         code = emit_imm64 (code, ARMREG_LR, imm);
3855                         if (cfg->r4fp) {
3856                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3857                         } else {
3858                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3859                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3860                         }
3861                         break;
3862                 }
3863                 case OP_LOADR8_MEMBASE:
3864                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3865                         break;
3866                 case OP_LOADR4_MEMBASE:
3867                         if (cfg->r4fp) {
3868                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3869                         } else {
3870                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3871                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3872                         }
3873                         break;
3874                 case OP_STORER8_MEMBASE_REG:
3875                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3876                         break;
3877                 case OP_STORER4_MEMBASE_REG:
3878                         if (cfg->r4fp) {
3879                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3880                         } else {
3881                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3882                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3883                         }
3884                         break;
3885                 case OP_FMOVE:
3886                         if (dreg != sreg1)
3887                                 arm_fmovd (code, dreg, sreg1);
3888                         break;
3889                 case OP_RMOVE:
3890                         if (dreg != sreg1)
3891                                 arm_fmovs (code, dreg, sreg1);
3892                         break;
3893                 case OP_MOVE_F_TO_I4:
3894                         if (cfg->r4fp) {
3895                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3896                         } else {
3897                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3898                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3899                         }
3900                         break;
3901                 case OP_MOVE_I4_TO_F:
3902                         if (cfg->r4fp) {
3903                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3904                         } else {
3905                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3906                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3907                         }
3908                         break;
3909                 case OP_MOVE_F_TO_I8:
3910                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3911                         break;
3912                 case OP_MOVE_I8_TO_F:
3913                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3914                         break;
3915                 case OP_FCOMPARE:
3916                         arm_fcmpd (code, sreg1, sreg2);
3917                         break;
3918                 case OP_RCOMPARE:
3919                         arm_fcmps (code, sreg1, sreg2);
3920                         break;
3921                 case OP_FCONV_TO_I1:
3922                         arm_fcvtzs_dx (code, dreg, sreg1);
3923                         arm_sxtbx (code, dreg, dreg);
3924                         break;
3925                 case OP_FCONV_TO_U1:
3926                         arm_fcvtzu_dx (code, dreg, sreg1);
3927                         arm_uxtbw (code, dreg, dreg);
3928                         break;
3929                 case OP_FCONV_TO_I2:
3930                         arm_fcvtzs_dx (code, dreg, sreg1);
3931                         arm_sxthx (code, dreg, dreg);
3932                         break;
3933                 case OP_FCONV_TO_U2:
3934                         arm_fcvtzu_dx (code, dreg, sreg1);
3935                         arm_uxthw (code, dreg, dreg);
3936                         break;
3937                 case OP_FCONV_TO_I4:
3938                         arm_fcvtzs_dx (code, dreg, sreg1);
3939                         arm_sxtwx (code, dreg, dreg);
3940                         break;
3941                 case OP_FCONV_TO_U4:
3942                         arm_fcvtzu_dx (code, dreg, sreg1);
3943                         break;
3944                 case OP_FCONV_TO_I8:
3945                         arm_fcvtzs_dx (code, dreg, sreg1);
3946                         break;
3947                 case OP_FCONV_TO_U8:
3948                         arm_fcvtzu_dx (code, dreg, sreg1);
3949                         break;
3950                 case OP_FCONV_TO_R4:
3951                         if (cfg->r4fp) {
3952                                 arm_fcvt_ds (code, dreg, sreg1);
3953                         } else {
3954                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3955                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3956                         }
3957                         break;
3958                 case OP_ICONV_TO_R4:
3959                         if (cfg->r4fp) {
3960                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3961                         } else {
3962                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3963                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3964                         }
3965                         break;
3966                 case OP_LCONV_TO_R4:
3967                         if (cfg->r4fp) {
3968                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3969                         } else {
3970                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3971                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3972                         }
3973                         break;
3974                 case OP_ICONV_TO_R8:
3975                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3976                         break;
3977                 case OP_LCONV_TO_R8:
3978                         arm_scvtf_rx_to_d (code, dreg, sreg1);
3979                         break;
3980                 case OP_ICONV_TO_R_UN:
3981                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
3982                         break;
3983                 case OP_LCONV_TO_R_UN:
3984                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
3985                         break;
3986                 case OP_FADD:
3987                         arm_fadd_d (code, dreg, sreg1, sreg2);
3988                         break;
3989                 case OP_FSUB:
3990                         arm_fsub_d (code, dreg, sreg1, sreg2);
3991                         break;
3992                 case OP_FMUL:
3993                         arm_fmul_d (code, dreg, sreg1, sreg2);
3994                         break;
3995                 case OP_FDIV:
3996                         arm_fdiv_d (code, dreg, sreg1, sreg2);
3997                         break;
3998                 case OP_FREM:
3999                         /* Emulated */
4000                         g_assert_not_reached ();
4001                         break;
4002                 case OP_FNEG:
4003                         arm_fneg_d (code, dreg, sreg1);
4004                         break;
4005                 case OP_ARM_SETFREG_R4:
4006                         arm_fcvt_ds (code, dreg, sreg1);
4007                         break;
4008                 case OP_CKFINITE:
4009                         /* Check for infinity */
4010                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4011                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4012                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4013                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4014                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4015                         /* Check for nans */
4016                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4017                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4018                         arm_fmovd (code, dreg, sreg1);
4019                         break;
4020
4021                         /* R4 */
4022                 case OP_RADD:
4023                         arm_fadd_s (code, dreg, sreg1, sreg2);
4024                         break;
4025                 case OP_RSUB:
4026                         arm_fsub_s (code, dreg, sreg1, sreg2);
4027                         break;
4028                 case OP_RMUL:
4029                         arm_fmul_s (code, dreg, sreg1, sreg2);
4030                         break;
4031                 case OP_RDIV:
4032                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4033                         break;
4034                 case OP_RNEG:
4035                         arm_fneg_s (code, dreg, sreg1);
4036                         break;
4037                 case OP_RCONV_TO_I1:
4038                         arm_fcvtzs_sx (code, dreg, sreg1);
4039                         arm_sxtbx (code, dreg, dreg);
4040                         break;
4041                 case OP_RCONV_TO_U1:
4042                         arm_fcvtzu_sx (code, dreg, sreg1);
4043                         arm_uxtbw (code, dreg, dreg);
4044                         break;
4045                 case OP_RCONV_TO_I2:
4046                         arm_fcvtzs_sx (code, dreg, sreg1);
4047                         arm_sxthx (code, dreg, dreg);
4048                         break;
4049                 case OP_RCONV_TO_U2:
4050                         arm_fcvtzu_sx (code, dreg, sreg1);
4051                         arm_uxthw (code, dreg, dreg);
4052                         break;
4053                 case OP_RCONV_TO_I4:
4054                         arm_fcvtzs_sx (code, dreg, sreg1);
4055                         arm_sxtwx (code, dreg, dreg);
4056                         break;
4057                 case OP_RCONV_TO_U4:
4058                         arm_fcvtzu_sx (code, dreg, sreg1);
4059                         break;
4060                 case OP_RCONV_TO_I8:
4061                         arm_fcvtzs_sx (code, dreg, sreg1);
4062                         break;
4063                 case OP_RCONV_TO_U8:
4064                         arm_fcvtzu_sx (code, dreg, sreg1);
4065                         break;
4066                 case OP_RCONV_TO_R8:
4067                         arm_fcvt_sd (code, dreg, sreg1);
4068                         break;
4069                 case OP_RCONV_TO_R4:
4070                         if (dreg != sreg1)
4071                                 arm_fmovs (code, dreg, sreg1);
4072                         break;
4073                 case OP_RCEQ:
4074                 case OP_RCLT:
4075                 case OP_RCLT_UN:
4076                 case OP_RCGT:
4077                 case OP_RCGT_UN:
4078                 case OP_RCNEQ:
4079                 case OP_RCLE:
4080                 case OP_RCGE: {
4081                         int cond;
4082
4083                         cond = opcode_to_armcond (ins->opcode);
4084                         arm_fcmps (code, sreg1, sreg2);
4085                         arm_cset (code, cond, dreg);
4086                         break;
4087                 }
4088
4089                         /* CALLS */
4090                 case OP_VOIDCALL:
4091                 case OP_CALL:
4092                 case OP_LCALL:
4093                 case OP_FCALL:
4094                 case OP_RCALL:
4095                 case OP_VCALL2:
4096                         call = (MonoCallInst*)ins;
4097                         if (ins->flags & MONO_INST_HAS_METHOD)
4098                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4099                         else
4100                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4101                         code = emit_move_return_value (cfg, code, ins);
4102                         break;
4103                 case OP_VOIDCALL_REG:
4104                 case OP_CALL_REG:
4105                 case OP_LCALL_REG:
4106                 case OP_FCALL_REG:
4107                 case OP_RCALL_REG:
4108                 case OP_VCALL2_REG:
4109                         arm_blrx (code, sreg1);
4110                         code = emit_move_return_value (cfg, code, ins);
4111                         break;
4112                 case OP_VOIDCALL_MEMBASE:
4113                 case OP_CALL_MEMBASE:
4114                 case OP_LCALL_MEMBASE:
4115                 case OP_FCALL_MEMBASE:
4116                 case OP_RCALL_MEMBASE:
4117                 case OP_VCALL2_MEMBASE:
4118                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4119                         arm_blrx (code, ARMREG_IP0);
4120                         code = emit_move_return_value (cfg, code, ins);
4121                         break;
4122                 case OP_TAILCALL: {
4123                         MonoCallInst *call = (MonoCallInst*)ins;
4124
4125                         g_assert (!cfg->method->save_lmf);
4126
4127                         // FIXME: Copy stack arguments
4128
4129                         /* Restore registers */
4130                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4131
4132                         /* Destroy frame */
4133                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4134
4135                         if (cfg->compile_aot) {
4136                                 /* This is not a PLT patch */
4137                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4138                                 arm_brx (code, ARMREG_IP0);
4139                         } else {
4140                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4141                                 arm_b (code, code);
4142                                 cfg->thunk_area += THUNK_SIZE;
4143                         }
4144                         ins->flags |= MONO_INST_GC_CALLSITE;
4145                         ins->backend.pc_offset = code - cfg->native_code;
4146                         break;
4147                 }
4148                 case OP_ARGLIST:
4149                         g_assert (cfg->arch.cinfo);
4150                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4151                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4152                         break;
4153                 case OP_DYN_CALL: {
4154                         MonoInst *var = cfg->dyn_call_var;
4155                         guint8 *labels [16];
4156                         int i;
4157
4158                         /*
4159                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4160                          * sreg2 is the function to call.
4161                          */
4162
4163                         g_assert (var->opcode == OP_REGOFFSET);
4164
4165                         arm_movx (code, ARMREG_LR, sreg1);
4166                         arm_movx (code, ARMREG_IP1, sreg2);
4167
4168                         /* Save args buffer */
4169                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4170
4171                         /* Set fp argument regs */
4172                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4173                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4174                         labels [0] = code;
4175                         arm_bcc (code, ARMCOND_EQ, 0);
4176                         for (i = 0; i < 8; ++i)
4177                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4178                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4179
4180                         /* Allocate callee area */
4181                         code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_stackargs));
4182                         arm_lslw (code, ARMREG_R0, ARMREG_R0, 3);
4183                         arm_movspx (code, ARMREG_R1, ARMREG_SP);
4184                         arm_subx (code, ARMREG_R1, ARMREG_R1, ARMREG_R0);
4185                         arm_movspx (code, ARMREG_SP, ARMREG_R1);
4186
4187                         /* Set stack args */
4188                         /* R1 = limit */
4189                         code = emit_ldrx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_stackargs));
4190                         /* R2 = pointer into 'regs' */
4191                         code = emit_imm (code, ARMREG_R2, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1) * sizeof (mgreg_t)));
4192                         arm_addx (code, ARMREG_R2, ARMREG_LR, ARMREG_R2);
4193                         /* R3 = pointer to stack */
4194                         arm_movspx (code, ARMREG_R3, ARMREG_SP);
4195                         labels [0] = code;
4196                         arm_b (code, code);
4197                         labels [1] = code;
4198                         code = emit_ldrx (code, ARMREG_R5, ARMREG_R2, 0);
4199                         code = emit_strx (code, ARMREG_R5, ARMREG_R3, 0);
4200                         code = emit_addx_imm (code, ARMREG_R2, ARMREG_R2, sizeof (mgreg_t));
4201                         code = emit_addx_imm (code, ARMREG_R3, ARMREG_R3, sizeof (mgreg_t));
4202                         code = emit_subx_imm (code, ARMREG_R1, ARMREG_R1, 1);
4203                         arm_patch_rel (labels [0], code, MONO_R_ARM64_B);
4204                         arm_cmpw (code, ARMREG_R1, ARMREG_RZR);
4205                         arm_bcc (code, ARMCOND_GT, labels [1]);
4206
4207                         /* Set argument registers + r8 */
4208                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs));
4209
4210                         /* Make the call */
4211                         arm_blrx (code, ARMREG_IP1);
4212
4213                         /* Save result */
4214                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4215                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4216                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4217                         /* Save fp result */
4218                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4219                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4220                         labels [1] = code;
4221                         arm_bcc (code, ARMCOND_EQ, 0);
4222                         for (i = 0; i < 8; ++i)
4223                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4224                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4225                         break;
4226                 }
4227
4228                 case OP_GENERIC_CLASS_INIT: {
4229                         int byte_offset;
4230                         guint8 *jump;
4231
4232                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
4233
4234                         /* Load vtable->initialized */
4235                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4236                         jump = code;
4237                         arm_cbnzx (code, ARMREG_IP0, 0);
4238
4239                         /* Slowpath */
4240                         g_assert (sreg1 == ARMREG_R0);
4241                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4242                                                           (gpointer)"mono_generic_class_init");
4243
4244                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4245                         break;
4246                 }
4247
4248                 case OP_CHECK_THIS:
4249                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4250                         break;
4251                 case OP_NOT_NULL:
4252                 case OP_NOT_REACHED:
4253                 case OP_DUMMY_USE:
4254                         break;
4255                 case OP_IL_SEQ_POINT:
4256                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4257                         break;
4258
4259                         /* EH */
4260                 case OP_COND_EXC_C:
4261                 case OP_COND_EXC_IC:
4262                 case OP_COND_EXC_OV:
4263                 case OP_COND_EXC_IOV:
4264                 case OP_COND_EXC_NC:
4265                 case OP_COND_EXC_INC:
4266                 case OP_COND_EXC_NO:
4267                 case OP_COND_EXC_INO:
4268                 case OP_COND_EXC_EQ:
4269                 case OP_COND_EXC_IEQ:
4270                 case OP_COND_EXC_NE_UN:
4271                 case OP_COND_EXC_INE_UN:
4272                 case OP_COND_EXC_ILT:
4273                 case OP_COND_EXC_LT:
4274                 case OP_COND_EXC_ILT_UN:
4275                 case OP_COND_EXC_LT_UN:
4276                 case OP_COND_EXC_IGT:
4277                 case OP_COND_EXC_GT:
4278                 case OP_COND_EXC_IGT_UN:
4279                 case OP_COND_EXC_GT_UN:
4280                 case OP_COND_EXC_IGE:
4281                 case OP_COND_EXC_GE:
4282                 case OP_COND_EXC_IGE_UN:
4283                 case OP_COND_EXC_GE_UN:
4284                 case OP_COND_EXC_ILE:
4285                 case OP_COND_EXC_LE:
4286                 case OP_COND_EXC_ILE_UN:
4287                 case OP_COND_EXC_LE_UN:
4288                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4289                         break;
4290                 case OP_THROW:
4291                         if (sreg1 != ARMREG_R0)
4292                                 arm_movx (code, ARMREG_R0, sreg1);
4293                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4294                                                           (gpointer)"mono_arch_throw_exception");
4295                         break;
4296                 case OP_RETHROW:
4297                         if (sreg1 != ARMREG_R0)
4298                                 arm_movx (code, ARMREG_R0, sreg1);
4299                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4300                                                           (gpointer)"mono_arch_rethrow_exception");
4301                         break;
4302                 case OP_CALL_HANDLER:
4303                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4304                         arm_bl (code, 0);
4305                         cfg->thunk_area += THUNK_SIZE;
4306                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4307                         break;
4308                 case OP_START_HANDLER: {
4309                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4310
4311                         /* Save caller address */
4312                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4313
4314                         /*
4315                          * Reserve a param area, see test_0_finally_param_area ().
4316                          * This is needed because the param area is not set up when
4317                          * we are called from EH code.
4318                          */
4319                         if (cfg->param_area)
4320                                 code = emit_subx_sp_imm (code, cfg->param_area);
4321                         break;
4322                 }
4323                 case OP_ENDFINALLY:
4324                 case OP_ENDFILTER: {
4325                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4326
4327                         if (cfg->param_area)
4328                                 code = emit_addx_sp_imm (code, cfg->param_area);
4329
4330                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4331                                 arm_movx (code, ARMREG_R0, sreg1);
4332
4333                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4334                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4335                         arm_brx (code, ARMREG_LR);
4336                         break;
4337                 }
4338                 case OP_GET_EX_OBJ:
4339                         if (ins->dreg != ARMREG_R0)
4340                                 arm_movx (code, ins->dreg, ARMREG_R0);
4341                         break;
4342                 case OP_GC_SAFE_POINT: {
4343 #if defined (USE_COOP_GC)
4344                         guint8 *buf [1];
4345
4346                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4347                         /* Call it if it is non-null */
4348                         buf [0] = code;
4349                         arm_cbzx (code, ARMREG_IP1, 0);
4350                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4351                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4352 #endif
4353                         break;
4354                 }
4355                 case OP_FILL_PROF_CALL_CTX:
4356                         for (int i = 0; i < MONO_MAX_IREGS; i++)
4357                                 if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) || i == ARMREG_SP || i == ARMREG_FP)
4358                                         arm_strx (code, i, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, regs) + i * sizeof (mgreg_t));
4359                         break;
4360                 default:
4361                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4362                         g_assert_not_reached ();
4363                 }
4364
4365                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4366                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4367                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4368                         g_assert_not_reached ();
4369                 }
4370         }
4371
4372         /*
4373          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4374          * insert branch islands between/inside basic blocks.
4375          */
4376         if (cfg->arch.cond_branch_islands)
4377                 code = emit_branch_island (cfg, code, start_offset);
4378
4379         cfg->code_len = code - cfg->native_code;
4380 }
4381
4382 static guint8*
4383 emit_move_args (MonoCompile *cfg, guint8 *code)
4384 {
4385         MonoInst *ins;
4386         CallInfo *cinfo;
4387         ArgInfo *ainfo;
4388         int i, part;
4389
4390         cinfo = cfg->arch.cinfo;
4391         g_assert (cinfo);
4392         for (i = 0; i < cinfo->nargs; ++i) {
4393                 ainfo = cinfo->args + i;
4394                 ins = cfg->args [i];
4395
4396                 if (ins->opcode == OP_REGVAR) {
4397                         switch (ainfo->storage) {
4398                         case ArgInIReg:
4399                                 arm_movx (code, ins->dreg, ainfo->reg);
4400                                 break;
4401                         case ArgOnStack:
4402                                 switch (ainfo->slot_size) {
4403                                 case 1:
4404                                         if (ainfo->sign)
4405                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4406                                         else
4407                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4408                                         break;
4409                                 case 2:
4410                                         if (ainfo->sign)
4411                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4412                                         else
4413                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4414                                         break;
4415                                 case 4:
4416                                         if (ainfo->sign)
4417                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4418                                         else
4419                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4420                                         break;
4421                                 default:
4422                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4423                                         break;
4424                                 }
4425                                 break;
4426                         default:
4427                                 g_assert_not_reached ();
4428                                 break;
4429                         }
4430                 } else {
4431                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4432                                 g_assert (ins->opcode == OP_REGOFFSET);
4433
4434                         switch (ainfo->storage) {
4435                         case ArgInIReg:
4436                                 /* Stack slots for arguments have size 8 */
4437                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4438                                 break;
4439                         case ArgInFReg:
4440                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4441                                 break;
4442                         case ArgInFRegR4:
4443                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4444                                 break;
4445                         case ArgOnStack:
4446                         case ArgOnStackR4:
4447                         case ArgOnStackR8:
4448                         case ArgVtypeByRefOnStack:
4449                         case ArgVtypeOnStack:
4450                                 break;
4451                         case ArgVtypeByRef: {
4452                                 MonoInst *addr_arg = ins->inst_left;
4453
4454                                 if (ainfo->gsharedvt) {
4455                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4456                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4457                                 } else {
4458                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4459                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4460                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4461                                 }
4462                                 break;
4463                         }
4464                         case ArgVtypeInIRegs:
4465                                 for (part = 0; part < ainfo->nregs; part ++) {
4466                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4467                                 }
4468                                 break;
4469                         case ArgHFA:
4470                                 for (part = 0; part < ainfo->nregs; part ++) {
4471                                         if (ainfo->esize == 4)
4472                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4473                                         else
4474                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4475                                 }
4476                                 break;
4477                         default:
4478                                 g_assert_not_reached ();
4479                                 break;
4480                         }
4481                 }
4482         }
4483
4484         return code;
4485 }
4486
4487 /*
4488  * emit_store_regarray:
4489  *
4490  *   Emit code to store the registers in REGS into the appropriate elements of
4491  * the register array at BASEREG+OFFSET.
4492  */
4493 static __attribute__ ((__warn_unused_result__)) guint8*
4494 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4495 {
4496         int i;
4497
4498         for (i = 0; i < 32; ++i) {
4499                 if (regs & (1 << i)) {
4500                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4501                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4502                                 i++;
4503                         } else if (i == ARMREG_SP) {
4504                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4505                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4506                         } else {
4507                                 arm_strx (code, i, basereg, offset + (i * 8));
4508                         }
4509                 }
4510         }
4511         return code;
4512 }
4513
4514 /*
4515  * emit_load_regarray:
4516  *
4517  *   Emit code to load the registers in REGS from the appropriate elements of
4518  * the register array at BASEREG+OFFSET.
4519  */
4520 static __attribute__ ((__warn_unused_result__)) guint8*
4521 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4522 {
4523         int i;
4524
4525         for (i = 0; i < 32; ++i) {
4526                 if (regs & (1 << i)) {
4527                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4528                                 if (offset + (i * 8) < 500)
4529                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4530                                 else {
4531                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4532                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4533                                 }
4534                                 i++;
4535                         } else if (i == ARMREG_SP) {
4536                                 g_assert_not_reached ();
4537                         } else {
4538                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4539                         }
4540                 }
4541         }
4542         return code;
4543 }
4544
4545 /*
4546  * emit_store_regset:
4547  *
4548  *   Emit code to store the registers in REGS into consecutive memory locations starting
4549  * at BASEREG+OFFSET.
4550  */
4551 static __attribute__ ((__warn_unused_result__)) guint8*
4552 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4553 {
4554         int i, pos;
4555
4556         pos = 0;
4557         for (i = 0; i < 32; ++i) {
4558                 if (regs & (1 << i)) {
4559                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4560                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4561                                 i++;
4562                                 pos++;
4563                         } else if (i == ARMREG_SP) {
4564                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4565                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4566                         } else {
4567                                 arm_strx (code, i, basereg, offset + (pos * 8));
4568                         }
4569                         pos++;
4570                 }
4571         }
4572         return code;
4573 }
4574
4575 /*
4576  * emit_load_regset:
4577  *
4578  *   Emit code to load the registers in REGS from consecutive memory locations starting
4579  * at BASEREG+OFFSET.
4580  */
4581 static __attribute__ ((__warn_unused_result__)) guint8*
4582 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4583 {
4584         int i, pos;
4585
4586         pos = 0;
4587         for (i = 0; i < 32; ++i) {
4588                 if (regs & (1 << i)) {
4589                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4590                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4591                                 i++;
4592                                 pos++;
4593                         } else if (i == ARMREG_SP) {
4594                                 g_assert_not_reached ();
4595                         } else {
4596                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4597                         }
4598                         pos++;
4599                 }
4600         }
4601         return code;
4602 }
4603
4604 __attribute__ ((__warn_unused_result__)) guint8*
4605 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4606 {
4607         return emit_load_regarray (code, regs, basereg, offset);
4608 }
4609
4610 __attribute__ ((__warn_unused_result__)) guint8*
4611 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4612 {
4613         return emit_store_regarray (code, regs, basereg, offset);
4614 }
4615
4616 __attribute__ ((__warn_unused_result__)) guint8*
4617 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4618 {
4619         return emit_store_regset (code, regs, basereg, offset);
4620 }
4621
4622 /* Same as emit_store_regset, but emit unwind info too */
4623 /* CFA_OFFSET is the offset between the CFA and basereg */
4624 static __attribute__ ((__warn_unused_result__)) guint8*
4625 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4626 {
4627         int i, j, pos, nregs;
4628         guint32 cfa_regset = regs & ~no_cfa_regset;
4629
4630         pos = 0;
4631         for (i = 0; i < 32; ++i) {
4632                 nregs = 1;
4633                 if (regs & (1 << i)) {
4634                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4635                                 if (offset < 256) {
4636                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4637                                 } else {
4638                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4639                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4640                                 }
4641                                 nregs = 2;
4642                         } else if (i == ARMREG_SP) {
4643                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4644                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4645                         } else {
4646                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4647                         }
4648
4649                         for (j = 0; j < nregs; ++j) {
4650                                 if (cfa_regset & (1 << (i + j)))
4651                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4652                         }
4653
4654                         i += nregs - 1;
4655                         pos += nregs;
4656                 }
4657         }
4658         return code;
4659 }
4660
4661 /*
4662  * emit_setup_lmf:
4663  *
4664  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4665  * Clobbers ip0/ip1.
4666  */
4667 static guint8*
4668 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4669 {
4670         /*
4671          * The LMF should contain all the state required to be able to reconstruct the machine state
4672          * at the current point of execution. Since the LMF is only read during EH, only callee
4673          * saved etc. registers need to be saved.
4674          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4675          * need to be restored during EH.
4676          */
4677
4678         /* pc */
4679         arm_adrx (code, ARMREG_LR, code);
4680         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4681         /* gregs + fp + sp */
4682         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4683         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4684
4685         return code;
4686 }
4687
4688 guint8 *
4689 mono_arch_emit_prolog (MonoCompile *cfg)
4690 {
4691         MonoMethod *method = cfg->method;
4692         MonoMethodSignature *sig;
4693         MonoBasicBlock *bb;
4694         guint8 *code;
4695         int cfa_offset, max_offset;
4696
4697         sig = mono_method_signature (method);
4698         cfg->code_size = 256 + sig->param_count * 64;
4699         code = cfg->native_code = g_malloc (cfg->code_size);
4700
4701         /* This can be unaligned */
4702         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4703
4704         /*
4705          * - Setup frame
4706          */
4707         cfa_offset = 0;
4708         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4709
4710         /* Setup frame */
4711         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4712                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4713         } else {
4714                 /* sp -= cfg->stack_offset */
4715                 /* This clobbers ip0/ip1 */
4716                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4717                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4718         }
4719         cfa_offset += cfg->stack_offset;
4720         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4721         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4722         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4723         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4724         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4725         if (cfg->param_area) {
4726                 /* The param area is below the frame pointer */
4727                 code = emit_subx_sp_imm (code, cfg->param_area);
4728         }
4729
4730         if (cfg->method->save_lmf) {
4731                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4732         } else {
4733                 /* Save gregs */
4734                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4735         }
4736
4737         /* Setup args reg */
4738         if (cfg->arch.args_reg) {
4739                 /* The register was already saved above */
4740                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4741         }
4742
4743         /* Save return area addr received in R8 */
4744         if (cfg->vret_addr) {
4745                 MonoInst *ins = cfg->vret_addr;
4746
4747                 g_assert (ins->opcode == OP_REGOFFSET);
4748                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4749         }
4750
4751         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4752         if (cfg->rgctx_var) {
4753                 MonoInst *ins = cfg->rgctx_var;
4754
4755                 g_assert (ins->opcode == OP_REGOFFSET);
4756
4757                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4758         }
4759
4760         /*
4761          * Move arguments to their registers/stack locations.
4762          */
4763         code = emit_move_args (cfg, code);
4764
4765         /* Initialize seq_point_info_var */
4766         if (cfg->arch.seq_point_info_var) {
4767                 MonoInst *ins = cfg->arch.seq_point_info_var;
4768
4769                 /* Initialize the variable from a GOT slot */
4770                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4771                 g_assert (ins->opcode == OP_REGOFFSET);
4772                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4773
4774                 /* Initialize ss_tramp_var */
4775                 ins = cfg->arch.ss_tramp_var;
4776                 g_assert (ins->opcode == OP_REGOFFSET);
4777
4778                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4779                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4780         } else {
4781                 MonoInst *ins;
4782
4783                 if (cfg->arch.ss_tramp_var) {
4784                         /* Initialize ss_tramp_var */
4785                         ins = cfg->arch.ss_tramp_var;
4786                         g_assert (ins->opcode == OP_REGOFFSET);
4787
4788                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4789                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4790                 }
4791
4792                 if (cfg->arch.bp_tramp_var) {
4793                         /* Initialize bp_tramp_var */
4794                         ins = cfg->arch.bp_tramp_var;
4795                         g_assert (ins->opcode == OP_REGOFFSET);
4796
4797                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4798                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4799                 }
4800         }
4801
4802         max_offset = 0;
4803         if (cfg->opt & MONO_OPT_BRANCH) {
4804                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4805                         MonoInst *ins;
4806                         bb->max_offset = max_offset;
4807
4808                         MONO_BB_FOR_EACH_INS (bb, ins) {
4809                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4810                         }
4811                 }
4812         }
4813         if (max_offset > 0x3ffff * 4)
4814                 cfg->arch.cond_branch_islands = TRUE;
4815
4816         return code;
4817 }
4818
4819 static guint8*
4820 realloc_code (MonoCompile *cfg, int size)
4821 {
4822         while (cfg->code_len + size > (cfg->code_size - 16)) {
4823                 cfg->code_size *= 2;
4824                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4825                 cfg->stat_code_reallocs++;
4826         }
4827         return cfg->native_code + cfg->code_len;
4828 }
4829
4830 void
4831 mono_arch_emit_epilog (MonoCompile *cfg)
4832 {
4833         CallInfo *cinfo;
4834         int max_epilog_size;
4835         guint8 *code;
4836         int i;
4837
4838         max_epilog_size = 16 + 20*4;
4839         code = realloc_code (cfg, max_epilog_size);
4840
4841         if (cfg->method->save_lmf) {
4842                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4843         } else {
4844                 /* Restore gregs */
4845                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4846         }
4847
4848         /* Load returned vtypes into registers if needed */
4849         cinfo = cfg->arch.cinfo;
4850         switch (cinfo->ret.storage) {
4851         case ArgVtypeInIRegs: {
4852                 MonoInst *ins = cfg->ret;
4853
4854                 for (i = 0; i < cinfo->ret.nregs; ++i)
4855                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4856                 break;
4857         }
4858         case ArgHFA: {
4859                 MonoInst *ins = cfg->ret;
4860
4861                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4862                         if (cinfo->ret.esize == 4)
4863                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4864                         else
4865                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4866                 }
4867                 break;
4868         }
4869         default:
4870                 break;
4871         }
4872
4873         /* Destroy frame */
4874         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4875
4876         arm_retx (code, ARMREG_LR);
4877
4878         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4879
4880         cfg->code_len = code - cfg->native_code;
4881 }
4882
4883 void
4884 mono_arch_emit_exceptions (MonoCompile *cfg)
4885 {
4886         MonoJumpInfo *ji;
4887         MonoClass *exc_class;
4888         guint8 *code, *ip;
4889         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4890         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4891         int i, id, size = 0;
4892
4893         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4894                 exc_throw_pos [i] = NULL;
4895                 exc_throw_found [i] = 0;
4896         }
4897
4898         for (ji = cfg->patch_info; ji; ji = ji->next) {
4899                 if (ji->type == MONO_PATCH_INFO_EXC) {
4900                         i = mini_exception_id_by_name (ji->data.target);
4901                         if (!exc_throw_found [i]) {
4902                                 size += 32;
4903                                 exc_throw_found [i] = TRUE;
4904                         }
4905                 }
4906         }
4907
4908         code = realloc_code (cfg, size);
4909
4910         /* Emit code to raise corlib exceptions */
4911         for (ji = cfg->patch_info; ji; ji = ji->next) {
4912                 if (ji->type != MONO_PATCH_INFO_EXC)
4913                         continue;
4914
4915                 ip = cfg->native_code + ji->ip.i;
4916
4917                 id = mini_exception_id_by_name (ji->data.target);
4918
4919                 if (exc_throw_pos [id]) {
4920                         /* ip points to the bcc () in OP_COND_EXC_... */
4921                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4922                         ji->type = MONO_PATCH_INFO_NONE;
4923                         continue;
4924                 }
4925
4926                 exc_throw_pos [id] = code;
4927                 arm_patch_rel (ip, code, ji->relocation);
4928
4929                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4930
4931                 /* r0 = type token */
4932                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4933                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4934                 /* r1 = throw ip */
4935                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4936                 /* Branch to the corlib exception throwing trampoline */
4937                 ji->ip.i = code - cfg->native_code;
4938                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4939                 ji->data.name = "mono_arch_throw_corlib_exception";
4940                 ji->relocation = MONO_R_ARM64_BL;
4941                 arm_bl (code, 0);
4942                 cfg->thunk_area += THUNK_SIZE;
4943         }
4944
4945         cfg->code_len = code - cfg->native_code;
4946
4947         g_assert (cfg->code_len < cfg->code_size);
4948 }
4949
4950 MonoInst*
4951 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4952 {
4953         return NULL;
4954 }
4955
4956 guint32
4957 mono_arch_get_patch_offset (guint8 *code)
4958 {
4959         return 0;
4960 }
4961
4962 gpointer
4963 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4964                                                                 gpointer fail_tramp)
4965 {
4966         int i, buf_len, imt_reg;
4967         guint8 *buf, *code;
4968
4969 #if DEBUG_IMT
4970         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4971         for (i = 0; i < count; ++i) {
4972                 MonoIMTCheckItem *item = imt_entries [i];
4973                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4974         }
4975 #endif
4976
4977         buf_len = 0;
4978         for (i = 0; i < count; ++i) {
4979                 MonoIMTCheckItem *item = imt_entries [i];
4980                 if (item->is_equals) {
4981                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4982
4983                         if (item->check_target_idx || fail_case) {
4984                                 if (!item->compare_done || fail_case) {
4985                                         buf_len += 4 * 4 + 4;
4986                                 }
4987                                 buf_len += 4;
4988                                 if (item->has_target_code) {
4989                                         buf_len += 5 * 4;
4990                                 } else {
4991                                         buf_len += 6 * 4;
4992                                 }
4993                                 if (fail_case) {
4994                                         buf_len += 5 * 4;
4995                                 }
4996                         } else {
4997                                 buf_len += 6 * 4;
4998                         }
4999                 } else {
5000                         buf_len += 6 * 4;
5001                 }
5002         }
5003
5004         if (fail_tramp)
5005                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
5006         else
5007                 buf = mono_domain_code_reserve (domain, buf_len);
5008         code = buf;
5009
5010         /*
5011          * We are called by JITted code, which passes in the IMT argument in
5012          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
5013          * except ip0/ip1.
5014          */
5015         imt_reg = MONO_ARCH_RGCTX_REG;
5016         for (i = 0; i < count; ++i) {
5017                 MonoIMTCheckItem *item = imt_entries [i];
5018
5019                 item->code_target = code;
5020
5021                 if (item->is_equals) {
5022                         /*
5023                          * Check the imt argument against item->key, if equals, jump to either
5024                          * item->value.target_code or to vtable [item->value.vtable_slot].
5025                          * If fail_tramp is set, jump to it if not-equals.
5026                          */
5027                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5028
5029                         if (item->check_target_idx || fail_case) {
5030                                 /* Compare imt_reg with item->key */
5031                                 if (!item->compare_done || fail_case) {
5032                                         // FIXME: Optimize this
5033                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5034                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5035                                 }
5036                                 item->jmp_code = code;
5037                                 arm_bcc (code, ARMCOND_NE, 0);
5038                                 /* Jump to target if equals */
5039                                 if (item->has_target_code) {
5040                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5041                                         arm_brx (code, ARMREG_IP0);
5042                                 } else {
5043                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5044
5045                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5046                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5047                                         arm_brx (code, ARMREG_IP0);
5048                                 }
5049
5050                                 if (fail_case) {
5051                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5052                                         item->jmp_code = NULL;
5053                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5054                                         arm_brx (code, ARMREG_IP0);
5055                                 }
5056                         } else {
5057                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5058
5059                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5060                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5061                                 arm_brx (code, ARMREG_IP0);
5062                         }
5063                 } else {
5064                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5065                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5066                         item->jmp_code = code;
5067                         arm_bcc (code, ARMCOND_HS, 0);
5068                 }
5069         }
5070         /* Patch the branches */
5071         for (i = 0; i < count; ++i) {
5072                 MonoIMTCheckItem *item = imt_entries [i];
5073                 if (item->jmp_code && item->check_target_idx)
5074                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5075         }
5076
5077         g_assert ((code - buf) < buf_len);
5078
5079         mono_arch_flush_icache (buf, code - buf);
5080
5081         return buf;
5082 }
5083
5084 GSList *
5085 mono_arch_get_trampolines (gboolean aot)
5086 {
5087         return mono_arm_get_exception_trampolines (aot);
5088 }
5089
5090 #else /* DISABLE_JIT */
5091
5092 gpointer
5093 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5094                                                                 gpointer fail_tramp)
5095 {
5096         g_assert_not_reached ();
5097         return NULL;
5098 }
5099
5100 #endif /* !DISABLE_JIT */
5101
5102 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5103
5104 void
5105 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5106 {
5107         guint8 *code = ip;
5108         guint32 native_offset = ip - (guint8*)ji->code_start;
5109
5110         if (ji->from_aot) {
5111                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5112
5113                 g_assert (native_offset % 4 == 0);
5114                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5115                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5116         } else {
5117                 /* ip points to an ldrx */
5118                 code += 4;
5119                 arm_blrx (code, ARMREG_IP0);
5120                 mono_arch_flush_icache (ip, code - ip);
5121         }
5122 }
5123
5124 void
5125 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5126 {
5127         guint8 *code = ip;
5128
5129         if (ji->from_aot) {
5130                 guint32 native_offset = ip - (guint8*)ji->code_start;
5131                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5132
5133                 g_assert (native_offset % 4 == 0);
5134                 info->bp_addrs [native_offset / 4] = NULL;
5135         } else {
5136                 /* ip points to an ldrx */
5137                 code += 4;
5138                 arm_nop (code);
5139                 mono_arch_flush_icache (ip, code - ip);
5140         }
5141 }
5142
5143 void
5144 mono_arch_start_single_stepping (void)
5145 {
5146         ss_trampoline = mini_get_single_step_trampoline ();
5147 }
5148
5149 void
5150 mono_arch_stop_single_stepping (void)
5151 {
5152         ss_trampoline = NULL;
5153 }
5154
5155 gboolean
5156 mono_arch_is_single_step_event (void *info, void *sigctx)
5157 {
5158         /* We use soft breakpoints on arm64 */
5159         return FALSE;
5160 }
5161
5162 gboolean
5163 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5164 {
5165         /* We use soft breakpoints on arm64 */
5166         return FALSE;
5167 }
5168
5169 void
5170 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5171 {
5172         g_assert_not_reached ();
5173 }
5174
5175 void
5176 mono_arch_skip_single_step (MonoContext *ctx)
5177 {
5178         g_assert_not_reached ();
5179 }
5180
5181 gpointer
5182 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5183 {
5184         SeqPointInfo *info;
5185         MonoJitInfo *ji;
5186
5187         // FIXME: Add a free function
5188
5189         mono_domain_lock (domain);
5190         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5191                                                                 code);
5192         mono_domain_unlock (domain);
5193
5194         if (!info) {
5195                 ji = mono_jit_info_table_find (domain, (char*)code);
5196                 g_assert (ji);
5197
5198                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5199
5200                 info->ss_tramp_addr = &ss_trampoline;
5201
5202                 mono_domain_lock (domain);
5203                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5204                                                          code, info);
5205                 mono_domain_unlock (domain);
5206         }
5207
5208         return info;
5209 }
5210
5211 void
5212 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5213 {
5214         ext->lmf.previous_lmf = prev_lmf;
5215         /* Mark that this is a MonoLMFExt */
5216         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5217         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5218 }
5219
5220 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5221
5222 gboolean
5223 mono_arch_opcode_supported (int opcode)
5224 {
5225         switch (opcode) {
5226         case OP_ATOMIC_ADD_I4:
5227         case OP_ATOMIC_ADD_I8:
5228         case OP_ATOMIC_EXCHANGE_I4:
5229         case OP_ATOMIC_EXCHANGE_I8:
5230         case OP_ATOMIC_CAS_I4:
5231         case OP_ATOMIC_CAS_I8:
5232         case OP_ATOMIC_LOAD_I1:
5233         case OP_ATOMIC_LOAD_I2:
5234         case OP_ATOMIC_LOAD_I4:
5235         case OP_ATOMIC_LOAD_I8:
5236         case OP_ATOMIC_LOAD_U1:
5237         case OP_ATOMIC_LOAD_U2:
5238         case OP_ATOMIC_LOAD_U4:
5239         case OP_ATOMIC_LOAD_U8:
5240         case OP_ATOMIC_LOAD_R4:
5241         case OP_ATOMIC_LOAD_R8:
5242         case OP_ATOMIC_STORE_I1:
5243         case OP_ATOMIC_STORE_I2:
5244         case OP_ATOMIC_STORE_I4:
5245         case OP_ATOMIC_STORE_I8:
5246         case OP_ATOMIC_STORE_U1:
5247         case OP_ATOMIC_STORE_U2:
5248         case OP_ATOMIC_STORE_U4:
5249         case OP_ATOMIC_STORE_U8:
5250         case OP_ATOMIC_STORE_R4:
5251         case OP_ATOMIC_STORE_R8:
5252                 return TRUE;
5253         default:
5254                 return FALSE;
5255         }
5256 }
5257
5258 CallInfo*
5259 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5260 {
5261         return get_call_info (mp, sig);
5262 }
5263