mono/mini/mini-arm.c

   1 /**
   2  * \file
   3  * ARM backend for the Mono code generator
   4  *
   5  * Authors:
   6  *   Paolo Molaro (lupus@ximian.com)
   7  *   Dietmar Maurer (dietmar@ximian.com)
   8  *
   9  * (C) 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  11  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16
  17 #include <mono/metadata/abi-details.h>
  18 #include <mono/metadata/appdomain.h>
  19 #include <mono/metadata/profiler-private.h>
  20 #include <mono/metadata/debug-helpers.h>
  21 #include <mono/utils/mono-mmap.h>
  22 #include <mono/utils/mono-hwcap.h>
  23 #include <mono/utils/mono-memory-model.h>
  24 #include <mono/utils/mono-threads-coop.h>
  25
  26 #include "mini-arm.h"
  27 #include "cpu-arm.h"
  28 #include "trace.h"
  29 #include "ir-emit.h"
  30 #include "debugger-agent.h"
  31 #include "mini-gc.h"
  32 #include "mono/arch/arm/arm-vfp-codegen.h"
  33
  34 /* Sanity check: This makes no sense */
  35 #if defined(ARM_FPU_NONE) && (defined(ARM_FPU_VFP) || defined(ARM_FPU_VFP_HARD))
  36 #error "ARM_FPU_NONE is defined while one of ARM_FPU_VFP/ARM_FPU_VFP_HARD is defined"
  37 #endif
  38
  39 /*
  40  * IS_SOFT_FLOAT: Is full software floating point used?
  41  * IS_HARD_FLOAT: Is full hardware floating point used?
  42  * IS_VFP: Is hardware floating point with software ABI used?
  43  *
  44  * These are not necessarily constants, e.g. IS_SOFT_FLOAT and
  45  * IS_VFP may delegate to mono_arch_is_soft_float ().
  46  */
  47
  48 #if defined(ARM_FPU_VFP_HARD)
  49 #define IS_SOFT_FLOAT (FALSE)
  50 #define IS_HARD_FLOAT (TRUE)
  51 #define IS_VFP (TRUE)
  52 #elif defined(ARM_FPU_NONE)
  53 #define IS_SOFT_FLOAT (mono_arch_is_soft_float ())
  54 #define IS_HARD_FLOAT (FALSE)
  55 #define IS_VFP (!mono_arch_is_soft_float ())
  56 #else
  57 #define IS_SOFT_FLOAT (FALSE)
  58 #define IS_HARD_FLOAT (FALSE)
  59 #define IS_VFP (TRUE)
  60 #endif
  61
  62 #define THUNK_SIZE (3 * 4)
  63
  64 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  65
  66 #if __APPLE__
  67 void sys_icache_invalidate (void *start, size_t len);
  68 #endif
  69
  70 /* This mutex protects architecture specific caches */
  71 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  72 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  73 static mono_mutex_t mini_arch_mutex;
  74
  75 static gboolean v5_supported = FALSE;
  76 static gboolean v6_supported = FALSE;
  77 static gboolean v7_supported = FALSE;
  78 static gboolean v7s_supported = FALSE;
  79 static gboolean v7k_supported = FALSE;
  80 static gboolean thumb_supported = FALSE;
  81 static gboolean thumb2_supported = FALSE;
  82 /*
  83  * Whenever to use the ARM EABI
  84  */
  85 static gboolean eabi_supported = FALSE;
  86
  87 /*
  88  * Whenever to use the iphone ABI extensions:
  89  * http://developer.apple.com/library/ios/documentation/Xcode/Conceptual/iPhoneOSABIReference/index.html
  90  * Basically, r7 is used as a frame pointer and it should point to the saved r7 + lr.
  91  * This is required for debugging/profiling tools to work, but it has some overhead so it should
  92  * only be turned on in debug builds.
  93  */
  94 static gboolean iphone_abi = FALSE;
  95
  96 /*
  97  * The FPU we are generating code for. This is NOT runtime configurable right now,
  98  * since some things like MONO_ARCH_CALLEE_FREGS still depend on defines.
  99  */
 100 static MonoArmFPU arm_fpu;
 101
 102 #if defined(ARM_FPU_VFP_HARD)
 103 /*
 104  * On armhf, d0-d7 are used for argument passing and d8-d15
 105  * must be preserved across calls, which leaves us no room
 106  * for scratch registers. So we use d14-d15 but back up their
 107  * previous contents to a stack slot before using them - see
 108  * mono_arm_emit_vfp_scratch_save/_restore ().
 109  */
 110 static int vfp_scratch1 = ARM_VFP_D14;
 111 static int vfp_scratch2 = ARM_VFP_D15;
 112 #else
 113 /*
 114  * On armel, d0-d7 do not need to be preserved, so we can
 115  * freely make use of them as scratch registers.
 116  */
 117 static int vfp_scratch1 = ARM_VFP_D0;
 118 static int vfp_scratch2 = ARM_VFP_D1;
 119 #endif
 120
 121 static int i8_align;
 122
 123 static gpointer single_step_tramp, breakpoint_tramp;
 124 static gpointer get_tls_tramp;
 125
 126 /*
 127  * The code generated for sequence points reads from this location, which is
 128  * made read-only when single stepping is enabled.
 129  */
 130 static gpointer ss_trigger_page;
 131
 132 /* Enabled breakpoints read from this trigger page */
 133 static gpointer bp_trigger_page;
 134
 135 /*
 136  * TODO:
 137  * floating point support: on ARM it is a mess, there are at least 3
 138  * different setups, each of which binary incompat with the other.
 139  * 1) FPA: old and ugly, but unfortunately what current distros use
 140  *    the double binary format has the two words swapped. 8 double registers.
 141  *    Implemented usually by kernel emulation.
 142  * 2) softfloat: the compiler emulates all the fp ops. Usually uses the
 143  *    ugly swapped double format (I guess a softfloat-vfp exists, too, though).
 144  * 3) VFP: the new and actually sensible and useful FP support. Implemented
 145  *    in HW or kernel-emulated, requires new tools. I think this is what symbian uses.
 146  *
 147  * We do not care about FPA. We will support soft float and VFP.
 148  */
 149 int mono_exc_esp_offset = 0;
 150
 151 #define arm_is_imm12(v) ((v) > -4096 && (v) < 4096)
 152 #define arm_is_imm8(v) ((v) > -256 && (v) < 256)
 153 #define arm_is_fpimm8(v) ((v) >= -1020 && (v) <= 1020)
 154
 155 #define LDR_MASK ((0xf << ARMCOND_SHIFT) | (3 << 26) | (1 << 22) | (1 << 20) | (15 << 12))
 156 #define LDR_PC_VAL ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 26) | (0 << 22) | (1 << 20) | (15 << 12))
 157 #define IS_LDR_PC(val) (((val) & LDR_MASK) == LDR_PC_VAL)
 158
 159 //#define DEBUG_IMT 0
 160
 161 #ifndef DISABLE_JIT
 162 static void mono_arch_compute_omit_fp (MonoCompile *cfg);
 163 #endif
 164
 165 static guint8*
 166 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, int patch_type, gpointer data);
 167
 168 const char*
 169 mono_arch_regname (int reg)
 170 {
 171         static const char * rnames[] = {
 172                 "arm_r0", "arm_r1", "arm_r2", "arm_r3", "arm_v1",
 173                 "arm_v2", "arm_v3", "arm_v4", "arm_v5", "arm_v6",
 174                 "arm_v7", "arm_fp", "arm_ip", "arm_sp", "arm_lr",
 175                 "arm_pc"
 176         };
 177         if (reg >= 0 && reg < 16)
 178                 return rnames [reg];
 179         return "unknown";
 180 }
 181
 182 const char*
 183 mono_arch_fregname (int reg)
 184 {
 185         static const char * rnames[] = {
 186                 "arm_f0", "arm_f1", "arm_f2", "arm_f3", "arm_f4",
 187                 "arm_f5", "arm_f6", "arm_f7", "arm_f8", "arm_f9",
 188                 "arm_f10", "arm_f11", "arm_f12", "arm_f13", "arm_f14",
 189                 "arm_f15", "arm_f16", "arm_f17", "arm_f18", "arm_f19",
 190                 "arm_f20", "arm_f21", "arm_f22", "arm_f23", "arm_f24",
 191                 "arm_f25", "arm_f26", "arm_f27", "arm_f28", "arm_f29",
 192                 "arm_f30", "arm_f31"
 193         };
 194         if (reg >= 0 && reg < 32)
 195                 return rnames [reg];
 196         return "unknown";
 197 }
 198
 199
 200 #ifndef DISABLE_JIT
 201 static guint8*
 202 emit_big_add (guint8 *code, int dreg, int sreg, int imm)
 203 {
 204         int imm8, rot_amount;
 205         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 206                 ARM_ADD_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 207                 return code;
 208         }
 209         if (dreg == sreg) {
 210                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 211                 ARM_ADD_REG_REG (code, dreg, sreg, ARMREG_IP);
 212         } else {
 213                 code = mono_arm_emit_load_imm (code, dreg, imm);
 214                 ARM_ADD_REG_REG (code, dreg, dreg, sreg);
 215         }
 216         return code;
 217 }
 218
 219 /* If dreg == sreg, this clobbers IP */
 220 static guint8*
 221 emit_sub_imm (guint8 *code, int dreg, int sreg, int imm)
 222 {
 223         int imm8, rot_amount;
 224         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 225                 ARM_SUB_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 226                 return code;
 227         }
 228         if (dreg == sreg) {
 229                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 230                 ARM_SUB_REG_REG (code, dreg, sreg, ARMREG_IP);
 231         } else {
 232                 code = mono_arm_emit_load_imm (code, dreg, imm);
 233                 ARM_SUB_REG_REG (code, dreg, dreg, sreg);
 234         }
 235         return code;
 236 }
 237
 238 static guint8*
 239 emit_memcpy (guint8 *code, int size, int dreg, int doffset, int sreg, int soffset)
 240 {
 241         /* we can use r0-r3, since this is called only for incoming args on the stack */
 242         if (size > sizeof (gpointer) * 4) {
 243                 guint8 *start_loop;
 244                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 245                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 246                 start_loop = code = mono_arm_emit_load_imm (code, ARMREG_R2, size);
 247                 ARM_LDR_IMM (code, ARMREG_R3, ARMREG_R0, 0);
 248                 ARM_STR_IMM (code, ARMREG_R3, ARMREG_R1, 0);
 249                 ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_R0, 4);
 250                 ARM_ADD_REG_IMM8 (code, ARMREG_R1, ARMREG_R1, 4);
 251                 ARM_SUBS_REG_IMM8 (code, ARMREG_R2, ARMREG_R2, 4);
 252                 ARM_B_COND (code, ARMCOND_NE, 0);
 253                 arm_patch (code - 4, start_loop);
 254                 return code;
 255         }
 256         if (arm_is_imm12 (doffset) && arm_is_imm12 (doffset + size) &&
 257                         arm_is_imm12 (soffset) && arm_is_imm12 (soffset + size)) {
 258                 while (size >= 4) {
 259                         ARM_LDR_IMM (code, ARMREG_LR, sreg, soffset);
 260                         ARM_STR_IMM (code, ARMREG_LR, dreg, doffset);
 261                         doffset += 4;
 262                         soffset += 4;
 263                         size -= 4;
 264                 }
 265         } else if (size) {
 266                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 267                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 268                 doffset = soffset = 0;
 269                 while (size >= 4) {
 270                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_R0, soffset);
 271                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_R1, doffset);
 272                         doffset += 4;
 273                         soffset += 4;
 274                         size -= 4;
 275                 }
 276         }
 277         g_assert (size == 0);
 278         return code;
 279 }
 280
 281 static guint8*
 282 emit_call_reg (guint8 *code, int reg)
 283 {
 284         if (v5_supported) {
 285                 ARM_BLX_REG (code, reg);
 286         } else {
 287                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
 288                 if (thumb_supported)
 289                         ARM_BX (code, reg);
 290                 else
 291                         ARM_MOV_REG_REG (code, ARMREG_PC, reg);
 292         }
 293         return code;
 294 }
 295
 296 static guint8*
 297 emit_call_seq (MonoCompile *cfg, guint8 *code)
 298 {
 299         if (cfg->method->dynamic) {
 300                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 301                 ARM_B (code, 0);
 302                 *(gpointer*)code = NULL;
 303                 code += 4;
 304                 code = emit_call_reg (code, ARMREG_IP);
 305         } else {
 306                 ARM_BL (code, 0);
 307         }
 308         cfg->thunk_area += THUNK_SIZE;
 309         return code;
 310 }
 311
 312 guint8*
 313 mono_arm_patchable_b (guint8 *code, int cond)
 314 {
 315         ARM_B_COND (code, cond, 0);
 316         return code;
 317 }
 318
 319 guint8*
 320 mono_arm_patchable_bl (guint8 *code, int cond)
 321 {
 322         ARM_BL_COND (code, cond, 0);
 323         return code;
 324 }
 325
 326 #if defined(__ARM_EABI__) && defined(__linux__) && !defined(PLATFORM_ANDROID) && !defined(__native_client__)
 327 #define HAVE_AEABI_READ_TP 1
 328 #endif
 329
 330 #ifdef HAVE_AEABI_READ_TP
 331 gpointer __aeabi_read_tp (void);
 332 #endif
 333
 334 gboolean
 335 mono_arch_have_fast_tls (void)
 336 {
 337 #ifdef HAVE_AEABI_READ_TP
 338         static gboolean have_fast_tls = FALSE;
 339         static gboolean inited = FALSE;
 340         gpointer tp1, tp2;
 341
 342         if (mini_get_debug_options ()->use_fallback_tls)
 343                 return FALSE;
 344
 345         if (inited)
 346                 return have_fast_tls;
 347
 348         tp1 = __aeabi_read_tp ();
 349         asm volatile("mrc p15, 0, %0, c13, c0, 3" : "=r" (tp2));
 350
 351         have_fast_tls = tp1 && tp1 == tp2;
 352         inited = TRUE;
 353         return have_fast_tls;
 354 #else
 355         return FALSE;
 356 #endif
 357 }
 358
 359 static guint8*
 360 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 361 {
 362         ARM_MRC (code, 15, 0, dreg, 13, 0, 3);
 363         ARM_LDR_IMM (code, dreg, dreg, tls_offset);
 364         return code;
 365 }
 366
 367 static guint8*
 368 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 369 {
 370         int tp_reg = (sreg != ARMREG_R0) ? ARMREG_R0 : ARMREG_R1;
 371         ARM_MRC (code, 15, 0, tp_reg, 13, 0, 3);
 372         ARM_STR_IMM (code, sreg, tp_reg, tls_offset);
 373         return code;
 374 }
 375
 376 /*
 377  * emit_save_lmf:
 378  *
 379  *   Emit code to push an LMF structure on the LMF stack.
 380  * On arm, this is intermixed with the initialization of other fields of the structure.
 381  */
 382 static guint8*
 383 emit_save_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 384 {
 385         int i;
 386
 387         if (mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_LMF_ADDR) != -1) {
 388                 code = emit_tls_get (code, ARMREG_R0, mono_tls_get_tls_offset (TLS_KEY_LMF_ADDR));
 389         } else {
 390                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 391                                                          (gpointer)"mono_tls_get_lmf_addr");
 392                 code = emit_call_seq (cfg, code);
 393         }
 394         /* we build the MonoLMF structure on the stack - see mini-arm.h */
 395         /* lmf_offset is the offset from the previous stack pointer,
 396          * alloc_size is the total stack space allocated, so the offset
 397          * of MonoLMF from the current stack ptr is alloc_size - lmf_offset.
 398          * The pointer to the struct is put in r1 (new_lmf).
 399          * ip is used as scratch
 400          * The callee-saved registers are already in the MonoLMF structure
 401          */
 402         code = emit_big_add (code, ARMREG_R1, ARMREG_SP, lmf_offset);
 403         /* r0 is the result from mono_get_lmf_addr () */
 404         ARM_STR_IMM (code, ARMREG_R0, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 405         /* new_lmf->previous_lmf = *lmf_addr */
 406         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 407         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 408         /* *(lmf_addr) = r1 */
 409         ARM_STR_IMM (code, ARMREG_R1, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 410         /* Skip method (only needed for trampoline LMF frames) */
 411         ARM_STR_IMM (code, ARMREG_SP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, sp));
 412         ARM_STR_IMM (code, ARMREG_FP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, fp));
 413         /* save the current IP */
 414         ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_PC);
 415         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, ip));
 416
 417         for (i = 0; i < sizeof (MonoLMF); i += sizeof (mgreg_t))
 418                 mini_gc_set_slot_type_from_fp (cfg, lmf_offset + i, SLOT_NOREF);
 419
 420         return code;
 421 }
 422
 423 typedef struct {
 424         gint32 vreg;
 425         gint32 hreg;
 426 } FloatArgData;
 427
 428 static guint8 *
 429 emit_float_args (MonoCompile *cfg, MonoCallInst *inst, guint8 *code, int *max_len, guint *offset)
 430 {
 431         GSList *list;
 432
 433         for (list = inst->float_args; list; list = list->next) {
 434                 FloatArgData *fad = list->data;
 435                 MonoInst *var = get_vreg_to_inst (cfg, fad->vreg);
 436                 gboolean imm = arm_is_fpimm8 (var->inst_offset);
 437
 438                 /* 4+1 insns for emit_big_add () and 1 for FLDS. */
 439                 if (!imm)
 440                         *max_len += 20 + 4;
 441
 442                 *max_len += 4;
 443
 444                 if (*offset + *max_len > cfg->code_size) {
 445                         cfg->code_size += *max_len;
 446                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
 447
 448                         code = cfg->native_code + *offset;
 449                 }
 450
 451                 if (!imm) {
 452                         code = emit_big_add (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
 453                         ARM_FLDS (code, fad->hreg, ARMREG_LR, 0);
 454                 } else
 455                         ARM_FLDS (code, fad->hreg, var->inst_basereg, var->inst_offset);
 456
 457                 *offset = code - cfg->native_code;
 458         }
 459
 460         return code;
 461 }
 462
 463 static guint8 *
 464 mono_arm_emit_vfp_scratch_save (MonoCompile *cfg, guint8 *code, int reg)
 465 {
 466         MonoInst *inst;
 467
 468         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 469
 470         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 471
 472         if (IS_HARD_FLOAT) {
 473                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 474                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 475                         ARM_FSTD (code, reg, ARMREG_LR, 0);
 476                 } else
 477                         ARM_FSTD (code, reg, inst->inst_basereg, inst->inst_offset);
 478         }
 479
 480         return code;
 481 }
 482
 483 static guint8 *
 484 mono_arm_emit_vfp_scratch_restore (MonoCompile *cfg, guint8 *code, int reg)
 485 {
 486         MonoInst *inst;
 487
 488         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 489
 490         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 491
 492         if (IS_HARD_FLOAT) {
 493                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 494                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 495                         ARM_FLDD (code, reg, ARMREG_LR, 0);
 496                 } else
 497                         ARM_FLDD (code, reg, inst->inst_basereg, inst->inst_offset);
 498         }
 499
 500         return code;
 501 }
 502
 503 /*
 504  * emit_restore_lmf:
 505  *
 506  *   Emit code to pop an LMF structure from the LMF stack.
 507  */
 508 static guint8*
 509 emit_restore_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 510 {
 511         int basereg, offset;
 512
 513         if (lmf_offset < 32) {
 514                 basereg = cfg->frame_reg;
 515                 offset = lmf_offset;
 516         } else {
 517                 basereg = ARMREG_R2;
 518                 offset = 0;
 519                 code = emit_big_add (code, ARMREG_R2, cfg->frame_reg, lmf_offset);
 520         }
 521
 522         /* ip = previous_lmf */
 523         ARM_LDR_IMM (code, ARMREG_IP, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 524         /* lr = lmf_addr */
 525         ARM_LDR_IMM (code, ARMREG_LR, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 526         /* *(lmf_addr) = previous_lmf */
 527         ARM_STR_IMM (code, ARMREG_IP, ARMREG_LR, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 528
 529         return code;
 530 }
 531
 532 #endif /* #ifndef DISABLE_JIT */
 533
 534 /*
 535  * mono_arch_get_argument_info:
 536  * @csig:  a method signature
 537  * @param_count: the number of parameters to consider
 538  * @arg_info: an array to store the result infos
 539  *
 540  * Gathers information on parameters such as size, alignment and
 541  * padding. arg_info should be large enought to hold param_count + 1 entries.
 542  *
 543  * Returns the size of the activation frame.
 544  */
 545 int
 546 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 547 {
 548         int k, frame_size = 0;
 549         guint32 size, align, pad;
 550         int offset = 8;
 551         MonoType *t;
 552
 553         t = mini_get_underlying_type (csig->ret);
 554         if (MONO_TYPE_ISSTRUCT (t)) {
 555                 frame_size += sizeof (gpointer);
 556                 offset += 4;
 557         }
 558
 559         arg_info [0].offset = offset;
 560
 561         if (csig->hasthis) {
 562                 frame_size += sizeof (gpointer);
 563                 offset += 4;
 564         }
 565
 566         arg_info [0].size = frame_size;
 567
 568         for (k = 0; k < param_count; k++) {
 569                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 570
 571                 /* ignore alignment for now */
 572                 align = 1;
 573
 574                 frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 575                 arg_info [k].pad = pad;
 576                 frame_size += size;
 577                 arg_info [k + 1].pad = 0;
 578                 arg_info [k + 1].size = size;
 579                 offset += pad;
 580                 arg_info [k + 1].offset = offset;
 581                 offset += size;
 582         }
 583
 584         align = MONO_ARCH_FRAME_ALIGNMENT;
 585         frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 586         arg_info [k].pad = pad;
 587
 588         return frame_size;
 589 }
 590
 591 #define MAX_ARCH_DELEGATE_PARAMS 3
 592
 593 static gpointer
 594 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, gboolean param_count)
 595 {
 596         guint8 *code, *start;
 597         GSList *unwind_ops = mono_arch_get_cie_program ();
 598
 599         if (has_target) {
 600                 start = code = mono_global_codeman_reserve (12);
 601
 602                 /* Replace the this argument with the target */
 603                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 604                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 605                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 606
 607                 g_assert ((code - start) <= 12);
 608
 609                 mono_arch_flush_icache (start, 12);
 610         } else {
 611                 int size, i;
 612
 613                 size = 8 + param_count * 4;
 614                 start = code = mono_global_codeman_reserve (size);
 615
 616                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 617                 /* slide down the arguments */
 618                 for (i = 0; i < param_count; ++i) {
 619                         ARM_MOV_REG_REG (code, (ARMREG_R0 + i), (ARMREG_R0 + i + 1));
 620                 }
 621                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 622
 623                 g_assert ((code - start) <= size);
 624
 625                 mono_arch_flush_icache (start, size);
 626         }
 627
 628         if (has_target) {
 629                  *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
 630         } else {
 631                  char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
 632                  *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
 633                  g_free (name);
 634         }
 635
 636         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
 637
 638         return start;
 639 }
 640
 641 /*
 642  * mono_arch_get_delegate_invoke_impls:
 643  *
 644  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 645  * trampolines.
 646  */
 647 GSList*
 648 mono_arch_get_delegate_invoke_impls (void)
 649 {
 650         GSList *res = NULL;
 651         MonoTrampInfo *info;
 652         int i;
 653
 654         get_delegate_invoke_impl (&info, TRUE, 0);
 655         res = g_slist_prepend (res, info);
 656
 657         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 658                 get_delegate_invoke_impl (&info, FALSE, i);
 659                 res = g_slist_prepend (res, info);
 660         }
 661
 662         return res;
 663 }
 664
 665 gpointer
 666 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 667 {
 668         guint8 *code, *start;
 669         MonoType *sig_ret;
 670
 671         /* FIXME: Support more cases */
 672         sig_ret = mini_get_underlying_type (sig->ret);
 673         if (MONO_TYPE_ISSTRUCT (sig_ret))
 674                 return NULL;
 675
 676         if (has_target) {
 677                 static guint8* cached = NULL;
 678                 mono_mini_arch_lock ();
 679                 if (cached) {
 680                         mono_mini_arch_unlock ();
 681                         return cached;
 682                 }
 683
 684                 if (mono_aot_only) {
 685                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 686                 } else {
 687                         MonoTrampInfo *info;
 688                         start = get_delegate_invoke_impl (&info, TRUE, 0);
 689                         mono_tramp_info_register (info, NULL);
 690                 }
 691                 cached = start;
 692                 mono_mini_arch_unlock ();
 693                 return cached;
 694         } else {
 695                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 696                 int i;
 697
 698                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 699                         return NULL;
 700                 for (i = 0; i < sig->param_count; ++i)
 701                         if (!mono_is_regsize_var (sig->params [i]))
 702                                 return NULL;
 703
 704                 mono_mini_arch_lock ();
 705                 code = cache [sig->param_count];
 706                 if (code) {
 707                         mono_mini_arch_unlock ();
 708                         return code;
 709                 }
 710
 711                 if (mono_aot_only) {
 712                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 713                         start = mono_aot_get_trampoline (name);
 714                         g_free (name);
 715                 } else {
 716                         MonoTrampInfo *info;
 717                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
 718                         mono_tramp_info_register (info, NULL);
 719                 }
 720                 cache [sig->param_count] = start;
 721                 mono_mini_arch_unlock ();
 722                 return start;
 723         }
 724
 725         return NULL;
 726 }
 727
 728 gpointer
 729 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 730 {
 731         return NULL;
 732 }
 733
 734 gpointer
 735 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 736 {
 737         return (gpointer)regs [ARMREG_R0];
 738 }
 739
 740 /*
 741  * Initialize the cpu to execute managed code.
 742  */
 743 void
 744 mono_arch_cpu_init (void)
 745 {
 746         i8_align = MONO_ABI_ALIGNOF (gint64);
 747 #ifdef MONO_CROSS_COMPILE
 748         /* Need to set the alignment of i8 since it can different on the target */
 749 #ifdef TARGET_ANDROID
 750         /* linux gnueabi */
 751         mono_type_set_alignment (MONO_TYPE_I8, i8_align);
 752 #endif
 753 #endif
 754 }
 755
 756 /*
 757  * Initialize architecture specific code.
 758  */
 759 void
 760 mono_arch_init (void)
 761 {
 762         const char *cpu_arch;
 763
 764 #ifdef TARGET_WATCHOS
 765         mini_get_debug_options ()->soft_breakpoints = TRUE;
 766 #endif
 767
 768         mono_os_mutex_init_recursive (&mini_arch_mutex);
 769         if (mini_get_debug_options ()->soft_breakpoints) {
 770                 if (!mono_aot_only)
 771                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
 772         } else {
 773                 ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT, MONO_MEM_ACCOUNT_OTHER);
 774                 bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT, MONO_MEM_ACCOUNT_OTHER);
 775                 mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 776         }
 777
 778         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 779         mono_aot_register_jit_icall ("mono_arm_throw_exception_by_token", mono_arm_throw_exception_by_token);
 780         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 781 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 782         mono_aot_register_jit_icall ("mono_arm_start_gsharedvt_call", mono_arm_start_gsharedvt_call);
 783 #endif
 784         mono_aot_register_jit_icall ("mono_arm_unaligned_stack", mono_arm_unaligned_stack);
 785         mono_aot_register_jit_icall ("mono_arm_handler_block_trampoline_helper", mono_arm_handler_block_trampoline_helper);
 786 #if defined(__ARM_EABI__)
 787         eabi_supported = TRUE;
 788 #endif
 789
 790 #if defined(ARM_FPU_VFP_HARD)
 791         arm_fpu = MONO_ARM_FPU_VFP_HARD;
 792 #else
 793         arm_fpu = MONO_ARM_FPU_VFP;
 794
 795 #if defined(ARM_FPU_NONE) && !defined(TARGET_IOS)
 796         /*
 797          * If we're compiling with a soft float fallback and it
 798          * turns out that no VFP unit is available, we need to
 799          * switch to soft float. We don't do this for iOS, since
 800          * iOS devices always have a VFP unit.
 801          */
 802         if (!mono_hwcap_arm_has_vfp)
 803                 arm_fpu = MONO_ARM_FPU_NONE;
 804
 805         /*
 806          * This environment variable can be useful in testing
 807          * environments to make sure the soft float fallback
 808          * works. Most ARM devices have VFP units these days, so
 809          * normally soft float code would not be exercised much.
 810          */
 811         const char *soft = g_getenv ("MONO_ARM_FORCE_SOFT_FLOAT");
 812
 813         if (soft && !strncmp (soft, "1", 1))
 814                 arm_fpu = MONO_ARM_FPU_NONE;
 815         g_free (soft);
 816 #endif
 817 #endif
 818
 819         v5_supported = mono_hwcap_arm_is_v5;
 820         v6_supported = mono_hwcap_arm_is_v6;
 821         v7_supported = mono_hwcap_arm_is_v7;
 822
 823         /*
 824          * On weird devices, the hwcap code may fail to detect
 825          * the ARM version. In that case, we can at least safely
 826          * assume the version the runtime was compiled for.
 827          */
 828 #ifdef HAVE_ARMV5
 829         v5_supported = TRUE;
 830 #endif
 831 #ifdef HAVE_ARMV6
 832         v6_supported = TRUE;
 833 #endif
 834 #ifdef HAVE_ARMV7
 835         v7_supported = TRUE;
 836 #endif
 837
 838 #if defined(TARGET_IOS)
 839         /* iOS is special-cased here because we don't yet
 840            have a way to properly detect CPU features on it. */
 841         thumb_supported = TRUE;
 842         iphone_abi = TRUE;
 843 #else
 844         thumb_supported = mono_hwcap_arm_has_thumb;
 845         thumb2_supported = mono_hwcap_arm_has_thumb2;
 846 #endif
 847
 848         /* Format: armv(5|6|7[s])[-thumb[2]] */
 849         cpu_arch = g_getenv ("MONO_CPU_ARCH");
 850
 851         /* Do this here so it overrides any detection. */
 852         if (cpu_arch) {
 853                 if (strncmp (cpu_arch, "armv", 4) == 0) {
 854                         v5_supported = cpu_arch [4] >= '5';
 855                         v6_supported = cpu_arch [4] >= '6';
 856                         v7_supported = cpu_arch [4] >= '7';
 857                         v7s_supported = strncmp (cpu_arch, "armv7s", 6) == 0;
 858                         v7k_supported = strncmp (cpu_arch, "armv7k", 6) == 0;
 859                 }
 860
 861                 thumb_supported = strstr (cpu_arch, "thumb") != NULL;
 862                 thumb2_supported = strstr (cpu_arch, "thumb2") != NULL;
 863                 g_free (cpu_arch);
 864         }
 865 }
 866
 867 /*
 868  * Cleanup architecture specific code.
 869  */
 870 void
 871 mono_arch_cleanup (void)
 872 {
 873 }
 874
 875 /*
 876  * This function returns the optimizations supported on this cpu.
 877  */
 878 guint32
 879 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 880 {
 881         /* no arm-specific optimizations yet */
 882         *exclude_mask = 0;
 883         return 0;
 884 }
 885
 886 /*
 887  * This function test for all SIMD functions supported.
 888  *
 889  * Returns a bitmask corresponding to all supported versions.
 890  *
 891  */
 892 guint32
 893 mono_arch_cpu_enumerate_simd_versions (void)
 894 {
 895         /* SIMD is currently unimplemented */
 896         return 0;
 897 }
 898
 899 gboolean
 900 mono_arm_is_hard_float (void)
 901 {
 902         return arm_fpu == MONO_ARM_FPU_VFP_HARD;
 903 }
 904
 905 #ifndef DISABLE_JIT
 906
 907 gboolean
 908 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
 909 {
 910         if (v7s_supported || v7k_supported) {
 911                 switch (opcode) {
 912                 case OP_IDIV:
 913                 case OP_IREM:
 914                 case OP_IDIV_UN:
 915                 case OP_IREM_UN:
 916                         return FALSE;
 917                 default:
 918                         break;
 919                 }
 920         }
 921         return TRUE;
 922 }
 923
 924 #ifdef MONO_ARCH_SOFT_FLOAT_FALLBACK
 925 gboolean
 926 mono_arch_is_soft_float (void)
 927 {
 928         return arm_fpu == MONO_ARM_FPU_NONE;
 929 }
 930 #endif
 931
 932 static gboolean
 933 is_regsize_var (MonoType *t)
 934 {
 935         if (t->byref)
 936                 return TRUE;
 937         t = mini_get_underlying_type (t);
 938         switch (t->type) {
 939         case MONO_TYPE_I4:
 940         case MONO_TYPE_U4:
 941         case MONO_TYPE_I:
 942         case MONO_TYPE_U:
 943         case MONO_TYPE_PTR:
 944         case MONO_TYPE_FNPTR:
 945                 return TRUE;
 946         case MONO_TYPE_OBJECT:
 947                 return TRUE;
 948         case MONO_TYPE_GENERICINST:
 949                 if (!mono_type_generic_inst_is_valuetype (t))
 950                         return TRUE;
 951                 return FALSE;
 952         case MONO_TYPE_VALUETYPE:
 953                 return FALSE;
 954         }
 955         return FALSE;
 956 }
 957
 958 GList *
 959 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 960 {
 961         GList *vars = NULL;
 962         int i;
 963
 964         for (i = 0; i < cfg->num_varinfo; i++) {
 965                 MonoInst *ins = cfg->varinfo [i];
 966                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 967
 968                 /* unused vars */
 969                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 970                         continue;
 971
 972                 if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT) || (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 973                         continue;
 974
 975                 /* we can only allocate 32 bit values */
 976                 if (is_regsize_var (ins->inst_vtype)) {
 977                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 978                         g_assert (i == vmv->idx);
 979                         vars = mono_varlist_insert_sorted (cfg, vars, vmv, FALSE);
 980                 }
 981         }
 982
 983         return vars;
 984 }
 985
 986 GList *
 987 mono_arch_get_global_int_regs (MonoCompile *cfg)
 988 {
 989         GList *regs = NULL;
 990
 991         mono_arch_compute_omit_fp (cfg);
 992
 993         /*
 994          * FIXME: Interface calls might go through a static rgctx trampoline which
 995          * sets V5, but it doesn't save it, so we need to save it ourselves, and
 996          * avoid using it.
 997          */
 998         if (cfg->flags & MONO_CFG_HAS_CALLS)
 999                 cfg->uses_rgctx_reg = TRUE;
1000
1001         if (cfg->arch.omit_fp)
1002                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_FP));
1003         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V1));
1004         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V2));
1005         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V3));
1006         if (iphone_abi)
1007                 /* V4=R7 is used as a frame pointer, but V7=R10 is preserved */
1008                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));
1009         else
1010                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V4));
1011         if (!(cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg)))
1012                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1013                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V5));
1014         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V6));*/
1015         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));*/
1016
1017         return regs;
1018 }
1019
1020 /*
1021  * mono_arch_regalloc_cost:
1022  *
1023  *  Return the cost, in number of memory references, of the action of
1024  * allocating the variable VMV into a register during global register
1025  * allocation.
1026  */
1027 guint32
1028 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1029 {
1030         /* FIXME: */
1031         return 2;
1032 }
1033
1034 #endif /* #ifndef DISABLE_JIT */
1035
1036 void
1037 mono_arch_flush_icache (guint8 *code, gint size)
1038 {
1039 #if defined(MONO_CROSS_COMPILE)
1040 #elif __APPLE__
1041         sys_icache_invalidate (code, size);
1042 #else
1043     __builtin___clear_cache (code, code + size);
1044 #endif
1045 }
1046
1047 #define DEBUG(a)
1048
1049 static void inline
1050 add_general (guint *gr, guint *stack_size, ArgInfo *ainfo, gboolean simple)
1051 {
1052         if (simple) {
1053                 if (*gr > ARMREG_R3) {
1054                         ainfo->size = 4;
1055                         ainfo->offset = *stack_size;
1056                         ainfo->reg = ARMREG_SP; /* in the caller */
1057                         ainfo->storage = RegTypeBase;
1058                         *stack_size += 4;
1059                 } else {
1060                         ainfo->storage = RegTypeGeneral;
1061                         ainfo->reg = *gr;
1062                 }
1063         } else {
1064                 gboolean split;
1065
1066                 if (eabi_supported)
1067                         split = i8_align == 4;
1068                 else
1069                         split = TRUE;
1070
1071                 ainfo->size = 8;
1072                 if (*gr == ARMREG_R3 && split) {
1073                         /* first word in r3 and the second on the stack */
1074                         ainfo->offset = *stack_size;
1075                         ainfo->reg = ARMREG_SP; /* in the caller */
1076                         ainfo->storage = RegTypeBaseGen;
1077                         *stack_size += 4;
1078                 } else if (*gr >= ARMREG_R3) {
1079                         if (eabi_supported) {
1080                                 /* darwin aligns longs to 4 byte only */
1081                                 if (i8_align == 8) {
1082                                         *stack_size += 7;
1083                                         *stack_size &= ~7;
1084                                 }
1085                         }
1086                         ainfo->offset = *stack_size;
1087                         ainfo->reg = ARMREG_SP; /* in the caller */
1088                         ainfo->storage = RegTypeBase;
1089                         *stack_size += 8;
1090                 } else {
1091                         if (eabi_supported) {
1092                                 if (i8_align == 8 && ((*gr) & 1))
1093                                         (*gr) ++;
1094                         }
1095                         ainfo->storage = RegTypeIRegPair;
1096                         ainfo->reg = *gr;
1097                 }
1098                 (*gr) ++;
1099         }
1100         (*gr) ++;
1101 }
1102
1103 static void inline
1104 add_float (guint *fpr, guint *stack_size, ArgInfo *ainfo, gboolean is_double, gint *float_spare)
1105 {
1106         /*
1107          * If we're calling a function like this:
1108          *
1109          * void foo(float a, double b, float c)
1110          *
1111          * We pass a in s0 and b in d1. That leaves us
1112          * with s1 being unused. The armhf ABI recognizes
1113          * this and requires register assignment to then
1114          * use that for the next single-precision arg,
1115          * i.e. c in this example. So float_spare either
1116          * tells us which reg to use for the next single-
1117          * precision arg, or it's -1, meaning use *fpr.
1118          *
1119          * Note that even though most of the JIT speaks
1120          * double-precision, fpr represents single-
1121          * precision registers.
1122          *
1123          * See parts 5.5 and 6.1.2 of the AAPCS for how
1124          * this all works.
1125          */
1126
1127         if (*fpr < ARM_VFP_F16 || (!is_double && *float_spare >= 0)) {
1128                 ainfo->storage = RegTypeFP;
1129
1130                 if (is_double) {
1131                         /*
1132                          * If we're passing a double-precision value
1133                          * and *fpr is odd (e.g. it's s1, s3, ...)
1134                          * we need to use the next even register. So
1135                          * we mark the current *fpr as a spare that
1136                          * can be used for the next single-precision
1137                          * value.
1138                          */
1139                         if (*fpr % 2) {
1140                                 *float_spare = *fpr;
1141                                 (*fpr)++;
1142                         }
1143
1144                         /*
1145                          * At this point, we have an even register
1146                          * so we assign that and move along.
1147                          */
1148                         ainfo->reg = *fpr;
1149                         *fpr += 2;
1150                 } else if (*float_spare >= 0) {
1151                         /*
1152                          * We're passing a single-precision value
1153                          * and it looks like a spare single-
1154                          * precision register is available. Let's
1155                          * use it.
1156                          */
1157
1158                         ainfo->reg = *float_spare;
1159                         *float_spare = -1;
1160                 } else {
1161                         /*
1162                          * If we hit this branch, we're passing a
1163                          * single-precision value and we can simply
1164                          * use the next available register.
1165                          */
1166
1167                         ainfo->reg = *fpr;
1168                         (*fpr)++;
1169                 }
1170         } else {
1171                 /*
1172                  * We've exhausted available floating point
1173                  * regs, so pass the rest on the stack.
1174                  */
1175
1176                 if (is_double) {
1177                         *stack_size += 7;
1178                         *stack_size &= ~7;
1179                 }
1180
1181                 ainfo->offset = *stack_size;
1182                 ainfo->reg = ARMREG_SP;
1183                 ainfo->storage = RegTypeBase;
1184
1185                 *stack_size += 8;
1186         }
1187 }
1188
1189 static gboolean
1190 is_hfa (MonoType *t, int *out_nfields, int *out_esize)
1191 {
1192         MonoClass *klass;
1193         gpointer iter;
1194         MonoClassField *field;
1195         MonoType *ftype, *prev_ftype = NULL;
1196         int nfields = 0;
1197
1198         klass = mono_class_from_mono_type (t);
1199         iter = NULL;
1200         while ((field = mono_class_get_fields (klass, &iter))) {
1201                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1202                         continue;
1203                 ftype = mono_field_get_type (field);
1204                 ftype = mini_get_underlying_type (ftype);
1205
1206                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1207                         int nested_nfields, nested_esize;
1208
1209                         if (!is_hfa (ftype, &nested_nfields, &nested_esize))
1210                                 return FALSE;
1211                         if (nested_esize == 4)
1212                                 ftype = &mono_defaults.single_class->byval_arg;
1213                         else
1214                                 ftype = &mono_defaults.double_class->byval_arg;
1215                         if (prev_ftype && prev_ftype->type != ftype->type)
1216                                 return FALSE;
1217                         prev_ftype = ftype;
1218                         nfields += nested_nfields;
1219                 } else {
1220                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1221                                 return FALSE;
1222                         if (prev_ftype && prev_ftype->type != ftype->type)
1223                                 return FALSE;
1224                         prev_ftype = ftype;
1225                         nfields ++;
1226                 }
1227         }
1228         if (nfields == 0 || nfields > 4)
1229                 return FALSE;
1230         *out_nfields = nfields;
1231         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1232         return TRUE;
1233 }
1234
1235 static CallInfo*
1236 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1237 {
1238         guint i, gr, fpr, pstart;
1239         gint float_spare;
1240         int n = sig->hasthis + sig->param_count;
1241         int nfields, esize;
1242         guint32 align;
1243         MonoType *t;
1244         guint32 stack_size = 0;
1245         CallInfo *cinfo;
1246         gboolean is_pinvoke = sig->pinvoke;
1247         gboolean vtype_retaddr = FALSE;
1248
1249         if (mp)
1250                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1251         else
1252                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1253
1254         cinfo->nargs = n;
1255         gr = ARMREG_R0;
1256         fpr = ARM_VFP_F0;
1257         float_spare = -1;
1258
1259         t = mini_get_underlying_type (sig->ret);
1260         switch (t->type) {
1261         case MONO_TYPE_I1:
1262         case MONO_TYPE_U1:
1263         case MONO_TYPE_I2:
1264         case MONO_TYPE_U2:
1265         case MONO_TYPE_I4:
1266         case MONO_TYPE_U4:
1267         case MONO_TYPE_I:
1268         case MONO_TYPE_U:
1269         case MONO_TYPE_PTR:
1270         case MONO_TYPE_FNPTR:
1271         case MONO_TYPE_OBJECT:
1272                 cinfo->ret.storage = RegTypeGeneral;
1273                 cinfo->ret.reg = ARMREG_R0;
1274                 break;
1275         case MONO_TYPE_U8:
1276         case MONO_TYPE_I8:
1277                 cinfo->ret.storage = RegTypeIRegPair;
1278                 cinfo->ret.reg = ARMREG_R0;
1279                 break;
1280         case MONO_TYPE_R4:
1281         case MONO_TYPE_R8:
1282                 cinfo->ret.storage = RegTypeFP;
1283
1284                 if (t->type == MONO_TYPE_R4)
1285                         cinfo->ret.size = 4;
1286                 else
1287                         cinfo->ret.size = 8;
1288
1289                 if (IS_HARD_FLOAT) {
1290                         cinfo->ret.reg = ARM_VFP_F0;
1291                 } else {
1292                         cinfo->ret.reg = ARMREG_R0;
1293                 }
1294                 break;
1295         case MONO_TYPE_GENERICINST:
1296                 if (!mono_type_generic_inst_is_valuetype (t)) {
1297                         cinfo->ret.storage = RegTypeGeneral;
1298                         cinfo->ret.reg = ARMREG_R0;
1299                         break;
1300                 }
1301                 if (mini_is_gsharedvt_variable_type (t)) {
1302                         cinfo->ret.storage = RegTypeStructByAddr;
1303                         break;
1304                 }
1305                 /* Fall through */
1306         case MONO_TYPE_VALUETYPE:
1307         case MONO_TYPE_TYPEDBYREF:
1308                 if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1309                         cinfo->ret.storage = RegTypeHFA;
1310                         cinfo->ret.reg = 0;
1311                         cinfo->ret.nregs = nfields;
1312                         cinfo->ret.esize = esize;
1313                 } else {
1314                         if (is_pinvoke) {
1315                                 int native_size = mono_class_native_size (mono_class_from_mono_type (t), &align);
1316                                 int max_size;
1317
1318 #ifdef TARGET_WATCHOS
1319                                 max_size = 16;
1320 #else
1321                                 max_size = 4;
1322 #endif
1323                                 if (native_size <= max_size) {
1324                                         cinfo->ret.storage = RegTypeStructByVal;
1325                                         cinfo->ret.struct_size = native_size;
1326                                         cinfo->ret.nregs = ALIGN_TO (native_size, 4) / 4;
1327                                 } else {
1328                                         cinfo->ret.storage = RegTypeStructByAddr;
1329                                 }
1330                         } else {
1331                                 cinfo->ret.storage = RegTypeStructByAddr;
1332                         }
1333                 }
1334                 break;
1335         case MONO_TYPE_VAR:
1336         case MONO_TYPE_MVAR:
1337                 g_assert (mini_is_gsharedvt_type (t));
1338                 cinfo->ret.storage = RegTypeStructByAddr;
1339                 break;
1340         case MONO_TYPE_VOID:
1341                 break;
1342         default:
1343                 g_error ("Can't handle as return value 0x%x", sig->ret->type);
1344         }
1345
1346         vtype_retaddr = cinfo->ret.storage == RegTypeStructByAddr;
1347
1348         pstart = 0;
1349         n = 0;
1350         /*
1351          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
1352          * the first argument, allowing 'this' to be always passed in the first arg reg.
1353          * Also do this if the first argument is a reference type, since virtual calls
1354          * are sometimes made using calli without sig->hasthis set, like in the delegate
1355          * invoke wrappers.
1356          */
1357         if (vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
1358                 if (sig->hasthis) {
1359                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1360                 } else {
1361                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0], TRUE);
1362                         pstart = 1;
1363                 }
1364                 n ++;
1365                 cinfo->ret.reg = gr;
1366                 gr ++;
1367                 cinfo->vret_arg_index = 1;
1368         } else {
1369                 /* this */
1370                 if (sig->hasthis) {
1371                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1372                         n ++;
1373                 }
1374                 if (vtype_retaddr) {
1375                         cinfo->ret.reg = gr;
1376                         gr ++;
1377                 }
1378         }
1379
1380         DEBUG(g_print("params: %d\n", sig->param_count));
1381         for (i = pstart; i < sig->param_count; ++i) {
1382                 ArgInfo *ainfo = &cinfo->args [n];
1383
1384                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1385                         /* Prevent implicit arguments and sig_cookie from
1386                            being passed in registers */
1387                         gr = ARMREG_R3 + 1;
1388                         fpr = ARM_VFP_F16;
1389                         /* Emit the signature cookie just before the implicit arguments */
1390                         add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1391                 }
1392                 DEBUG(g_print("param %d: ", i));
1393                 if (sig->params [i]->byref) {
1394                         DEBUG(g_print("byref\n"));
1395                         add_general (&gr, &stack_size, ainfo, TRUE);
1396                         n++;
1397                         continue;
1398                 }
1399                 t = mini_get_underlying_type (sig->params [i]);
1400                 switch (t->type) {
1401                 case MONO_TYPE_I1:
1402                 case MONO_TYPE_U1:
1403                         cinfo->args [n].size = 1;
1404                         add_general (&gr, &stack_size, ainfo, TRUE);
1405                         break;
1406                 case MONO_TYPE_I2:
1407                 case MONO_TYPE_U2:
1408                         cinfo->args [n].size = 2;
1409                         add_general (&gr, &stack_size, ainfo, TRUE);
1410                         break;
1411                 case MONO_TYPE_I4:
1412                 case MONO_TYPE_U4:
1413                         cinfo->args [n].size = 4;
1414                         add_general (&gr, &stack_size, ainfo, TRUE);
1415                         break;
1416                 case MONO_TYPE_I:
1417                 case MONO_TYPE_U:
1418                 case MONO_TYPE_PTR:
1419                 case MONO_TYPE_FNPTR:
1420                 case MONO_TYPE_OBJECT:
1421                         cinfo->args [n].size = sizeof (gpointer);
1422                         add_general (&gr, &stack_size, ainfo, TRUE);
1423                         break;
1424                 case MONO_TYPE_GENERICINST:
1425                         if (!mono_type_generic_inst_is_valuetype (t)) {
1426                                 cinfo->args [n].size = sizeof (gpointer);
1427                                 add_general (&gr, &stack_size, ainfo, TRUE);
1428                                 break;
1429                         }
1430                         if (mini_is_gsharedvt_variable_type (t)) {
1431                                 /* gsharedvt arguments are passed by ref */
1432                                 g_assert (mini_is_gsharedvt_type (t));
1433                                 add_general (&gr, &stack_size, ainfo, TRUE);
1434                                 switch (ainfo->storage) {
1435                                 case RegTypeGeneral:
1436                                         ainfo->storage = RegTypeGSharedVtInReg;
1437                                         break;
1438                                 case RegTypeBase:
1439                                         ainfo->storage = RegTypeGSharedVtOnStack;
1440                                         break;
1441                                 default:
1442                                         g_assert_not_reached ();
1443                                 }
1444                                 break;
1445                         }
1446                         /* Fall through */
1447                 case MONO_TYPE_TYPEDBYREF:
1448                 case MONO_TYPE_VALUETYPE: {
1449                         gint size;
1450                         int align_size;
1451                         int nwords, nfields, esize;
1452                         guint32 align;
1453
1454                         if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1455                                 if (fpr + nfields < ARM_VFP_F16) {
1456                                         ainfo->storage = RegTypeHFA;
1457                                         ainfo->reg = fpr;
1458                                         ainfo->nregs = nfields;
1459                                         ainfo->esize = esize;
1460                                         if (esize == 4)
1461                                                 fpr += nfields;
1462                                         else
1463                                                 fpr += nfields * 2;
1464                                         break;
1465                                 } else {
1466                                         fpr = ARM_VFP_F16;
1467                                 }
1468                         }
1469
1470                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1471                                 size = sizeof (MonoTypedRef);
1472                                 align = sizeof (gpointer);
1473                         } else {
1474                                 MonoClass *klass = mono_class_from_mono_type (sig->params [i]);
1475                                 if (is_pinvoke)
1476                                         size = mono_class_native_size (klass, &align);
1477                                 else
1478                                         size = mini_type_stack_size_full (t, &align, FALSE);
1479                         }
1480                         DEBUG(g_print ("load %d bytes struct\n", size));
1481
1482 #ifdef TARGET_WATCHOS
1483                         /* Watchos pass large structures by ref */
1484                         /* We only do this for pinvoke to make gsharedvt/dyncall simpler */
1485                         if (sig->pinvoke && size > 16) {
1486                                 add_general (&gr, &stack_size, ainfo, TRUE);
1487                                 switch (ainfo->storage) {
1488                                 case RegTypeGeneral:
1489                                         ainfo->storage = RegTypeStructByAddr;
1490                                         break;
1491                                 case RegTypeBase:
1492                                         ainfo->storage = RegTypeStructByAddrOnStack;
1493                                         break;
1494                                 default:
1495                                         g_assert_not_reached ();
1496                                         break;
1497                                 }
1498                                 break;
1499                         }
1500 #endif
1501
1502                         align_size = size;
1503                         nwords = 0;
1504                         align_size += (sizeof (gpointer) - 1);
1505                         align_size &= ~(sizeof (gpointer) - 1);
1506                         nwords = (align_size + sizeof (gpointer) -1 ) / sizeof (gpointer);
1507                         ainfo->storage = RegTypeStructByVal;
1508                         ainfo->struct_size = size;
1509                         ainfo->align = align;
1510                         /* FIXME: align stack_size if needed */
1511                         if (eabi_supported) {
1512                                 if (align >= 8 && (gr & 1))
1513                                         gr ++;
1514                         }
1515                         if (gr > ARMREG_R3) {
1516                                 ainfo->size = 0;
1517                                 ainfo->vtsize = nwords;
1518                         } else {
1519                                 int rest = ARMREG_R3 - gr + 1;
1520                                 int n_in_regs = rest >= nwords? nwords: rest;
1521
1522                                 ainfo->size = n_in_regs;
1523                                 ainfo->vtsize = nwords - n_in_regs;
1524                                 ainfo->reg = gr;
1525                                 gr += n_in_regs;
1526                                 nwords -= n_in_regs;
1527                         }
1528                         if (sig->call_convention == MONO_CALL_VARARG)
1529                                 /* This matches the alignment in mono_ArgIterator_IntGetNextArg () */
1530                                 stack_size = ALIGN_TO (stack_size, align);
1531                         ainfo->offset = stack_size;
1532                         /*g_print ("offset for arg %d at %d\n", n, stack_size);*/
1533                         stack_size += nwords * sizeof (gpointer);
1534                         break;
1535                 }
1536                 case MONO_TYPE_U8:
1537                 case MONO_TYPE_I8:
1538                         ainfo->size = 8;
1539                         add_general (&gr, &stack_size, ainfo, FALSE);
1540                         break;
1541                 case MONO_TYPE_R4:
1542                         ainfo->size = 4;
1543
1544                         if (IS_HARD_FLOAT)
1545                                 add_float (&fpr, &stack_size, ainfo, FALSE, &float_spare);
1546                         else
1547                                 add_general (&gr, &stack_size, ainfo, TRUE);
1548                         break;
1549                 case MONO_TYPE_R8:
1550                         ainfo->size = 8;
1551
1552                         if (IS_HARD_FLOAT)
1553                                 add_float (&fpr, &stack_size, ainfo, TRUE, &float_spare);
1554                         else
1555                                 add_general (&gr, &stack_size, ainfo, FALSE);
1556                         break;
1557                 case MONO_TYPE_VAR:
1558                 case MONO_TYPE_MVAR:
1559                         /* gsharedvt arguments are passed by ref */
1560                         g_assert (mini_is_gsharedvt_type (t));
1561                         add_general (&gr, &stack_size, ainfo, TRUE);
1562                         switch (ainfo->storage) {
1563                         case RegTypeGeneral:
1564                                 ainfo->storage = RegTypeGSharedVtInReg;
1565                                 break;
1566                         case RegTypeBase:
1567                                 ainfo->storage = RegTypeGSharedVtOnStack;
1568                                 break;
1569                         default:
1570                                 g_assert_not_reached ();
1571                         }
1572                         break;
1573                 default:
1574                         g_error ("Can't handle 0x%x", sig->params [i]->type);
1575                 }
1576                 n ++;
1577         }
1578
1579         /* Handle the case where there are no implicit arguments */
1580         if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1581                 /* Prevent implicit arguments and sig_cookie from
1582                    being passed in registers */
1583                 gr = ARMREG_R3 + 1;
1584                 fpr = ARM_VFP_F16;
1585                 /* Emit the signature cookie just before the implicit arguments */
1586                 add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1587         }
1588
1589         /* align stack size to 8 */
1590         DEBUG (g_print ("      stack size: %d (%d)\n", (stack_size + 15) & ~15, stack_size));
1591         stack_size = (stack_size + 7) & ~7;
1592
1593         cinfo->stack_usage = stack_size;
1594         return cinfo;
1595 }
1596
1597
1598 gboolean
1599 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1600 {
1601         MonoType *callee_ret;
1602         CallInfo *c1, *c2;
1603         gboolean res;
1604
1605         c1 = get_call_info (NULL, caller_sig);
1606         c2 = get_call_info (NULL, callee_sig);
1607
1608         /*
1609          * Tail calls with more callee stack usage than the caller cannot be supported, since
1610          * the extra stack space would be left on the stack after the tail call.
1611          */
1612         res = c1->stack_usage >= c2->stack_usage;
1613         callee_ret = mini_get_underlying_type (callee_sig->ret);
1614         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != RegTypeStructByVal)
1615                 /* An address on the callee's stack is passed as the first argument */
1616                 res = FALSE;
1617
1618         if (c2->stack_usage > 16 * 4)
1619                 res = FALSE;
1620
1621         g_free (c1);
1622         g_free (c2);
1623
1624         return res;
1625 }
1626
1627 #ifndef DISABLE_JIT
1628
1629 static gboolean
1630 debug_omit_fp (void)
1631 {
1632 #if 0
1633         return mono_debug_count ();
1634 #else
1635         return TRUE;
1636 #endif
1637 }
1638
1639 /**
1640  * mono_arch_compute_omit_fp:
1641  * Determine whether the frame pointer can be eliminated.
1642  */
1643 static void
1644 mono_arch_compute_omit_fp (MonoCompile *cfg)
1645 {
1646         MonoMethodSignature *sig;
1647         MonoMethodHeader *header;
1648         int i, locals_size;
1649         CallInfo *cinfo;
1650
1651         if (cfg->arch.omit_fp_computed)
1652                 return;
1653
1654         header = cfg->header;
1655
1656         sig = mono_method_signature (cfg->method);
1657
1658         if (!cfg->arch.cinfo)
1659                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1660         cinfo = cfg->arch.cinfo;
1661
1662         /*
1663          * FIXME: Remove some of the restrictions.
1664          */
1665         cfg->arch.omit_fp = TRUE;
1666         cfg->arch.omit_fp_computed = TRUE;
1667
1668         if (cfg->disable_omit_fp)
1669                 cfg->arch.omit_fp = FALSE;
1670         if (!debug_omit_fp ())
1671                 cfg->arch.omit_fp = FALSE;
1672         /*
1673         if (cfg->method->save_lmf)
1674                 cfg->arch.omit_fp = FALSE;
1675         */
1676         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1677                 cfg->arch.omit_fp = FALSE;
1678         if (header->num_clauses)
1679                 cfg->arch.omit_fp = FALSE;
1680         if (cfg->param_area)
1681                 cfg->arch.omit_fp = FALSE;
1682         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1683                 cfg->arch.omit_fp = FALSE;
1684         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1685                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1686                 cfg->arch.omit_fp = FALSE;
1687         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1688                 ArgInfo *ainfo = &cinfo->args [i];
1689
1690                 if (ainfo->storage == RegTypeBase || ainfo->storage == RegTypeBaseGen || ainfo->storage == RegTypeStructByVal) {
1691                         /*
1692                          * The stack offset can only be determined when the frame
1693                          * size is known.
1694                          */
1695                         cfg->arch.omit_fp = FALSE;
1696                 }
1697         }
1698
1699         locals_size = 0;
1700         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1701                 MonoInst *ins = cfg->varinfo [i];
1702                 int ialign;
1703
1704                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1705         }
1706 }
1707
1708 /*
1709  * Set var information according to the calling convention. arm version.
1710  * The locals var stuff should most likely be split in another method.
1711  */
1712 void
1713 mono_arch_allocate_vars (MonoCompile *cfg)
1714 {
1715         MonoMethodSignature *sig;
1716         MonoMethodHeader *header;
1717         MonoInst *ins;
1718         MonoType *sig_ret;
1719         int i, offset, size, align, curinst;
1720         CallInfo *cinfo;
1721         ArgInfo *ainfo;
1722         guint32 ualign;
1723
1724         sig = mono_method_signature (cfg->method);
1725
1726         if (!cfg->arch.cinfo)
1727                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1728         cinfo = cfg->arch.cinfo;
1729         sig_ret = mini_get_underlying_type (sig->ret);
1730
1731         mono_arch_compute_omit_fp (cfg);
1732
1733         if (cfg->arch.omit_fp)
1734                 cfg->frame_reg = ARMREG_SP;
1735         else
1736                 cfg->frame_reg = ARMREG_FP;
1737
1738         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1739
1740         /* allow room for the vararg method args: void* and long/double */
1741         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1742                 cfg->param_area = MAX (cfg->param_area, sizeof (gpointer)*8);
1743
1744         header = cfg->header;
1745
1746         /* See mono_arch_get_global_int_regs () */
1747         if (cfg->flags & MONO_CFG_HAS_CALLS)
1748                 cfg->uses_rgctx_reg = TRUE;
1749
1750         if (cfg->frame_reg != ARMREG_SP)
1751                 cfg->used_int_regs |= 1 << cfg->frame_reg;
1752
1753         if (cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg))
1754                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1755                 cfg->used_int_regs |= (1 << MONO_ARCH_IMT_REG);
1756
1757         offset = 0;
1758         curinst = 0;
1759         if (!MONO_TYPE_ISSTRUCT (sig_ret) && cinfo->ret.storage != RegTypeStructByAddr) {
1760                 if (sig_ret->type != MONO_TYPE_VOID) {
1761                         cfg->ret->opcode = OP_REGVAR;
1762                         cfg->ret->inst_c0 = ARMREG_R0;
1763                 }
1764         }
1765         /* local vars are at a positive offset from the stack pointer */
1766         /*
1767          * also note that if the function uses alloca, we use FP
1768          * to point at the local variables.
1769          */
1770         offset = 0; /* linkage area */
1771         /* align the offset to 16 bytes: not sure this is needed here  */
1772         //offset += 8 - 1;
1773         //offset &= ~(8 - 1);
1774
1775         /* add parameter area size for called functions */
1776         offset += cfg->param_area;
1777         offset += 8 - 1;
1778         offset &= ~(8 - 1);
1779         if (cfg->flags & MONO_CFG_HAS_FPOUT)
1780                 offset += 8;
1781
1782         /* allow room to save the return value */
1783         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1784                 offset += 8;
1785
1786         switch (cinfo->ret.storage) {
1787         case RegTypeStructByVal:
1788         case RegTypeHFA:
1789                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1790                 offset = ALIGN_TO (offset, 8);
1791                 cfg->ret->opcode = OP_REGOFFSET;
1792                 cfg->ret->inst_basereg = cfg->frame_reg;
1793                 cfg->ret->inst_offset = offset;
1794                 if (cinfo->ret.storage == RegTypeStructByVal)
1795                         offset += cinfo->ret.nregs * sizeof (gpointer);
1796                 else
1797                         offset += 32;
1798                 break;
1799         case RegTypeStructByAddr:
1800                 ins = cfg->vret_addr;
1801                 offset += sizeof(gpointer) - 1;
1802                 offset &= ~(sizeof(gpointer) - 1);
1803                 ins->inst_offset = offset;
1804                 ins->opcode = OP_REGOFFSET;
1805                 ins->inst_basereg = cfg->frame_reg;
1806                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1807                         g_print ("vret_addr =");
1808                         mono_print_ins (cfg->vret_addr);
1809                 }
1810                 offset += sizeof(gpointer);
1811                 break;
1812         default:
1813                 break;
1814         }
1815
1816         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
1817         if (cfg->arch.seq_point_info_var) {
1818                 MonoInst *ins;
1819
1820                 ins = cfg->arch.seq_point_info_var;
1821
1822                 size = 4;
1823                 align = 4;
1824                 offset += align - 1;
1825                 offset &= ~(align - 1);
1826                 ins->opcode = OP_REGOFFSET;
1827                 ins->inst_basereg = cfg->frame_reg;
1828                 ins->inst_offset = offset;
1829                 offset += size;
1830         }
1831         if (cfg->arch.ss_trigger_page_var) {
1832                 MonoInst *ins;
1833
1834                 ins = cfg->arch.ss_trigger_page_var;
1835                 size = 4;
1836                 align = 4;
1837                 offset += align - 1;
1838                 offset &= ~(align - 1);
1839                 ins->opcode = OP_REGOFFSET;
1840                 ins->inst_basereg = cfg->frame_reg;
1841                 ins->inst_offset = offset;
1842                 offset += size;
1843         }
1844
1845         if (cfg->arch.seq_point_ss_method_var) {
1846                 MonoInst *ins;
1847
1848                 ins = cfg->arch.seq_point_ss_method_var;
1849                 size = 4;
1850                 align = 4;
1851                 offset += align - 1;
1852                 offset &= ~(align - 1);
1853                 ins->opcode = OP_REGOFFSET;
1854                 ins->inst_basereg = cfg->frame_reg;
1855                 ins->inst_offset = offset;
1856                 offset += size;
1857         }
1858         if (cfg->arch.seq_point_bp_method_var) {
1859                 MonoInst *ins;
1860
1861                 ins = cfg->arch.seq_point_bp_method_var;
1862                 size = 4;
1863                 align = 4;
1864                 offset += align - 1;
1865                 offset &= ~(align - 1);
1866                 ins->opcode = OP_REGOFFSET;
1867                 ins->inst_basereg = cfg->frame_reg;
1868                 ins->inst_offset = offset;
1869                 offset += size;
1870         }
1871
1872         if (cfg->has_atomic_exchange_i4 || cfg->has_atomic_cas_i4 || cfg->has_atomic_add_i4) {
1873                 /* Allocate a temporary used by the atomic ops */
1874                 size = 4;
1875                 align = 4;
1876
1877                 /* Allocate a local slot to hold the sig cookie address */
1878                 offset += align - 1;
1879                 offset &= ~(align - 1);
1880                 cfg->arch.atomic_tmp_offset = offset;
1881                 offset += size;
1882         } else {
1883                 cfg->arch.atomic_tmp_offset = -1;
1884         }
1885
1886         cfg->locals_min_stack_offset = offset;
1887
1888         curinst = cfg->locals_start;
1889         for (i = curinst; i < cfg->num_varinfo; ++i) {
1890                 MonoType *t;
1891
1892                 ins = cfg->varinfo [i];
1893                 if ((ins->flags & MONO_INST_IS_DEAD) || ins->opcode == OP_REGVAR || ins->opcode == OP_REGOFFSET)
1894                         continue;
1895
1896                 t = ins->inst_vtype;
1897                 if (cfg->gsharedvt && mini_is_gsharedvt_variable_type (t))
1898                         continue;
1899
1900                 /* inst->backend.is_pinvoke indicates native sized value types, this is used by the
1901                 * pinvoke wrappers when they call functions returning structure */
1902                 if (ins->backend.is_pinvoke && MONO_TYPE_ISSTRUCT (t) && t->type != MONO_TYPE_TYPEDBYREF) {
1903                         size = mono_class_native_size (mono_class_from_mono_type (t), &ualign);
1904                         align = ualign;
1905                 }
1906                 else
1907                         size = mono_type_size (t, &align);
1908
1909                 /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1910                  * since it loads/stores misaligned words, which don't do the right thing.
1911                  */
1912                 if (align < 4 && size >= 4)
1913                         align = 4;
1914                 if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1915                         mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1916                 offset += align - 1;
1917                 offset &= ~(align - 1);
1918                 ins->opcode = OP_REGOFFSET;
1919                 ins->inst_offset = offset;
1920                 ins->inst_basereg = cfg->frame_reg;
1921                 offset += size;
1922                 //g_print ("allocating local %d to %d\n", i, inst->inst_offset);
1923         }
1924
1925         cfg->locals_max_stack_offset = offset;
1926
1927         curinst = 0;
1928         if (sig->hasthis) {
1929                 ins = cfg->args [curinst];
1930                 if (ins->opcode != OP_REGVAR) {
1931                         ins->opcode = OP_REGOFFSET;
1932                         ins->inst_basereg = cfg->frame_reg;
1933                         offset += sizeof (gpointer) - 1;
1934                         offset &= ~(sizeof (gpointer) - 1);
1935                         ins->inst_offset = offset;
1936                         offset += sizeof (gpointer);
1937                 }
1938                 curinst++;
1939         }
1940
1941         if (sig->call_convention == MONO_CALL_VARARG) {
1942                 size = 4;
1943                 align = 4;
1944
1945                 /* Allocate a local slot to hold the sig cookie address */
1946                 offset += align - 1;
1947                 offset &= ~(align - 1);
1948                 cfg->sig_cookie = offset;
1949                 offset += size;
1950         }
1951
1952         for (i = 0; i < sig->param_count; ++i) {
1953                 ainfo = cinfo->args + i;
1954
1955                 ins = cfg->args [curinst];
1956
1957                 switch (ainfo->storage) {
1958                 case RegTypeHFA:
1959                         offset = ALIGN_TO (offset, 8);
1960                         ins->opcode = OP_REGOFFSET;
1961                         ins->inst_basereg = cfg->frame_reg;
1962                         /* These arguments are saved to the stack in the prolog */
1963                         ins->inst_offset = offset;
1964                         if (cfg->verbose_level >= 2)
1965                                 g_print ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
1966                         // FIXME:
1967                         offset += 32;
1968                         break;
1969                 default:
1970                         break;
1971                 }
1972
1973                 if (ins->opcode != OP_REGVAR) {
1974                         ins->opcode = OP_REGOFFSET;
1975                         ins->inst_basereg = cfg->frame_reg;
1976                         size = mini_type_stack_size_full (sig->params [i], &ualign, sig->pinvoke);
1977                         align = ualign;
1978                         /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1979                          * since it loads/stores misaligned words, which don't do the right thing.
1980                          */
1981                         if (align < 4 && size >= 4)
1982                                 align = 4;
1983                         /* The code in the prolog () stores words when storing vtypes received in a register */
1984                         if (MONO_TYPE_ISSTRUCT (sig->params [i]))
1985                                 align = 4;
1986                         if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1987                                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1988                         offset += align - 1;
1989                         offset &= ~(align - 1);
1990                         ins->inst_offset = offset;
1991                         offset += size;
1992                 }
1993                 curinst++;
1994         }
1995
1996         /* align the offset to 8 bytes */
1997         if (ALIGN_TO (offset, 8) > ALIGN_TO (offset, 4))
1998                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1999         offset += 8 - 1;
2000         offset &= ~(8 - 1);
2001
2002         /* change sign? */
2003         cfg->stack_offset = offset;
2004 }
2005
2006 void
2007 mono_arch_create_vars (MonoCompile *cfg)
2008 {
2009         MonoMethodSignature *sig;
2010         CallInfo *cinfo;
2011         int i;
2012
2013         sig = mono_method_signature (cfg->method);
2014
2015         if (!cfg->arch.cinfo)
2016                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2017         cinfo = cfg->arch.cinfo;
2018
2019         if (IS_HARD_FLOAT) {
2020                 for (i = 0; i < 2; i++) {
2021                         MonoInst *inst = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
2022                         inst->flags |= MONO_INST_VOLATILE;
2023
2024                         cfg->arch.vfp_scratch_slots [i] = (gpointer) inst;
2025                 }
2026         }
2027
2028         if (cinfo->ret.storage == RegTypeStructByVal)
2029                 cfg->ret_var_is_local = TRUE;
2030
2031         if (cinfo->ret.storage == RegTypeStructByAddr) {
2032                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
2033                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2034                         g_print ("vret_addr = ");
2035                         mono_print_ins (cfg->vret_addr);
2036                 }
2037         }
2038
2039         if (cfg->gen_sdb_seq_points) {
2040                 if (cfg->compile_aot) {
2041                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2042                         ins->flags |= MONO_INST_VOLATILE;
2043                         cfg->arch.seq_point_info_var = ins;
2044
2045                         if (!cfg->soft_breakpoints) {
2046                                 /* Allocate a separate variable for this to save 1 load per seq point */
2047                                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2048                                 ins->flags |= MONO_INST_VOLATILE;
2049                                 cfg->arch.ss_trigger_page_var = ins;
2050                         }
2051                 }
2052                 if (cfg->soft_breakpoints) {
2053                         MonoInst *ins;
2054
2055                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2056                         ins->flags |= MONO_INST_VOLATILE;
2057                         cfg->arch.seq_point_ss_method_var = ins;
2058
2059                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2060                         ins->flags |= MONO_INST_VOLATILE;
2061                         cfg->arch.seq_point_bp_method_var = ins;
2062                 }
2063         }
2064 }
2065
2066 static void
2067 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2068 {
2069         MonoMethodSignature *tmp_sig;
2070         int sig_reg;
2071
2072         if (call->tail_call)
2073                 NOT_IMPLEMENTED;
2074
2075         g_assert (cinfo->sig_cookie.storage == RegTypeBase);
2076
2077         /*
2078          * mono_ArgIterator_Setup assumes the signature cookie is
2079          * passed first and all the arguments which were before it are
2080          * passed on the stack after the signature. So compensate by
2081          * passing a different signature.
2082          */
2083         tmp_sig = mono_metadata_signature_dup (call->signature);
2084         tmp_sig->param_count -= call->signature->sentinelpos;
2085         tmp_sig->sentinelpos = 0;
2086         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2087
2088         sig_reg = mono_alloc_ireg (cfg);
2089         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2090
2091         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2092 }
2093
2094 #ifdef ENABLE_LLVM
2095 LLVMCallInfo*
2096 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2097 {
2098         int i, n;
2099         CallInfo *cinfo;
2100         ArgInfo *ainfo;
2101         LLVMCallInfo *linfo;
2102
2103         n = sig->param_count + sig->hasthis;
2104
2105         cinfo = get_call_info (cfg->mempool, sig);
2106
2107         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2108
2109         /*
2110          * LLVM always uses the native ABI while we use our own ABI, the
2111          * only difference is the handling of vtypes:
2112          * - we only pass/receive them in registers in some cases, and only
2113          *   in 1 or 2 integer registers.
2114          */
2115         switch (cinfo->ret.storage) {
2116         case RegTypeGeneral:
2117         case RegTypeNone:
2118         case RegTypeFP:
2119         case RegTypeIRegPair:
2120                 break;
2121         case RegTypeStructByAddr:
2122                 /* Vtype returned using a hidden argument */
2123                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2124                 linfo->vret_arg_index = cinfo->vret_arg_index;
2125                 break;
2126 #if TARGET_WATCHOS
2127         case RegTypeStructByVal:
2128                 /* LLVM models this by returning an int array */
2129                 linfo->ret.storage = LLVMArgAsIArgs;
2130                 linfo->ret.nslots = cinfo->ret.nregs;
2131                 break;
2132 #endif
2133         case RegTypeHFA:
2134                 linfo->ret.storage = LLVMArgFpStruct;
2135                 linfo->ret.nslots = cinfo->ret.nregs;
2136                 linfo->ret.esize = cinfo->ret.esize;
2137                 break;
2138         default:
2139                 cfg->exception_message = g_strdup_printf ("unknown ret conv (%d)", cinfo->ret.storage);
2140                 cfg->disable_llvm = TRUE;
2141                 return linfo;
2142         }
2143
2144         for (i = 0; i < n; ++i) {
2145                 LLVMArgInfo *lainfo = &linfo->args [i];
2146                 ainfo = cinfo->args + i;
2147
2148                 lainfo->storage = LLVMArgNone;
2149
2150                 switch (ainfo->storage) {
2151                 case RegTypeGeneral:
2152                 case RegTypeIRegPair:
2153                 case RegTypeBase:
2154                 case RegTypeBaseGen:
2155                 case RegTypeFP:
2156                         lainfo->storage = LLVMArgNormal;
2157                         break;
2158                 case RegTypeStructByVal:
2159                         lainfo->storage = LLVMArgAsIArgs;
2160                         if (eabi_supported && ainfo->align == 8) {
2161                                 /* LLVM models this by passing an int64 array */
2162                                 lainfo->nslots = ALIGN_TO (ainfo->struct_size, 8) / 8;
2163                                 lainfo->esize = 8;
2164                         } else {
2165                                 lainfo->nslots = ainfo->struct_size / sizeof (gpointer);
2166                                 lainfo->esize = 4;
2167                         }
2168                         break;
2169                 case RegTypeStructByAddr:
2170                 case RegTypeStructByAddrOnStack:
2171                         lainfo->storage = LLVMArgVtypeByRef;
2172                         break;
2173                 case RegTypeHFA: {
2174                         int j;
2175
2176                         lainfo->storage = LLVMArgAsFpArgs;
2177                         lainfo->nslots = ainfo->nregs;
2178                         lainfo->esize = ainfo->esize;
2179                         for (j = 0; j < ainfo->nregs; ++j)
2180                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2181                         break;
2182                 }
2183                 default:
2184                         cfg->exception_message = g_strdup_printf ("ainfo->storage (%d)", ainfo->storage);
2185                         cfg->disable_llvm = TRUE;
2186                         break;
2187                 }
2188         }
2189
2190         return linfo;
2191 }
2192 #endif
2193
2194 void
2195 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2196 {
2197         MonoInst *in, *ins;
2198         MonoMethodSignature *sig;
2199         int i, n;
2200         CallInfo *cinfo;
2201
2202         sig = call->signature;
2203         n = sig->param_count + sig->hasthis;
2204
2205         cinfo = get_call_info (cfg->mempool, sig);
2206
2207         switch (cinfo->ret.storage) {
2208         case RegTypeStructByVal:
2209         case RegTypeHFA:
2210                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
2211                         /* The JIT will transform this into a normal call */
2212                         call->vret_in_reg = TRUE;
2213                         break;
2214                 }
2215                 if (call->inst.opcode == OP_TAILCALL)
2216                         break;
2217                 /*
2218                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2219                  * the location pointed to by it after call in emit_move_return_value ().
2220                  */
2221                 if (!cfg->arch.vret_addr_loc) {
2222                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2223                         /* Prevent it from being register allocated or optimized away */
2224                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2225                 }
2226
2227                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2228                 break;
2229         case RegTypeStructByAddr: {
2230                 MonoInst *vtarg;
2231                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2232                 vtarg->sreg1 = call->vret_var->dreg;
2233                 vtarg->dreg = mono_alloc_preg (cfg);
2234                 MONO_ADD_INS (cfg->cbb, vtarg);
2235
2236                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2237                 break;
2238         }
2239         default:
2240                 break;
2241         }
2242
2243         for (i = 0; i < n; ++i) {
2244                 ArgInfo *ainfo = cinfo->args + i;
2245                 MonoType *t;
2246
2247                 if (i >= sig->hasthis)
2248                         t = sig->params [i - sig->hasthis];
2249                 else
2250                         t = &mono_defaults.int_class->byval_arg;
2251                 t = mini_get_underlying_type (t);
2252
2253                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2254                         /* Emit the signature cookie just before the implicit arguments */
2255                         emit_sig_cookie (cfg, call, cinfo);
2256                 }
2257
2258                 in = call->args [i];
2259
2260                 switch (ainfo->storage) {
2261                 case RegTypeGeneral:
2262                 case RegTypeIRegPair:
2263                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2264                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2265                                 ins->dreg = mono_alloc_ireg (cfg);
2266                                 ins->sreg1 = MONO_LVREG_LS (in->dreg);
2267                                 MONO_ADD_INS (cfg->cbb, ins);
2268                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2269
2270                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2271                                 ins->dreg = mono_alloc_ireg (cfg);
2272                                 ins->sreg1 = MONO_LVREG_MS (in->dreg);
2273                                 MONO_ADD_INS (cfg->cbb, ins);
2274                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2275                         } else if (!t->byref && ((t->type == MONO_TYPE_R8) || (t->type == MONO_TYPE_R4))) {
2276                                 if (ainfo->size == 4) {
2277                                         if (IS_SOFT_FLOAT) {
2278                                                 /* mono_emit_call_args () have already done the r8->r4 conversion */
2279                                                 /* The converted value is in an int vreg */
2280                                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2281                                                 ins->dreg = mono_alloc_ireg (cfg);
2282                                                 ins->sreg1 = in->dreg;
2283                                                 MONO_ADD_INS (cfg->cbb, ins);
2284                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2285                                         } else {
2286                                                 int creg;
2287
2288                                                 cfg->param_area = MAX (cfg->param_area, 8);
2289                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2290                                                 creg = mono_alloc_ireg (cfg);
2291                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2292                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2293                                         }
2294                                 } else {
2295                                         if (IS_SOFT_FLOAT) {
2296                                                 MONO_INST_NEW (cfg, ins, OP_FGETLOW32);
2297                                                 ins->dreg = mono_alloc_ireg (cfg);
2298                                                 ins->sreg1 = in->dreg;
2299                                                 MONO_ADD_INS (cfg->cbb, ins);
2300                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2301
2302                                                 MONO_INST_NEW (cfg, ins, OP_FGETHIGH32);
2303                                                 ins->dreg = mono_alloc_ireg (cfg);
2304                                                 ins->sreg1 = in->dreg;
2305                                                 MONO_ADD_INS (cfg->cbb, ins);
2306                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2307                                         } else {
2308                                                 int creg;
2309
2310                                                 cfg->param_area = MAX (cfg->param_area, 8);
2311                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2312                                                 creg = mono_alloc_ireg (cfg);
2313                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2314                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2315                                                 creg = mono_alloc_ireg (cfg);
2316                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8 + 4));
2317                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg + 1, FALSE);
2318                                         }
2319                                 }
2320                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2321                         } else {
2322                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2323                                 ins->dreg = mono_alloc_ireg (cfg);
2324                                 ins->sreg1 = in->dreg;
2325                                 MONO_ADD_INS (cfg->cbb, ins);
2326
2327                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2328                         }
2329                         break;
2330                 case RegTypeStructByVal:
2331                 case RegTypeGSharedVtInReg:
2332                 case RegTypeGSharedVtOnStack:
2333                 case RegTypeHFA:
2334                 case RegTypeStructByAddr:
2335                 case RegTypeStructByAddrOnStack:
2336                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2337                         ins->opcode = OP_OUTARG_VT;
2338                         ins->sreg1 = in->dreg;
2339                         ins->klass = in->klass;
2340                         ins->inst_p0 = call;
2341                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2342                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2343                         mono_call_inst_add_outarg_vt (cfg, call, ins);
2344                         MONO_ADD_INS (cfg->cbb, ins);
2345                         break;
2346                 case RegTypeBase:
2347                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2348                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2349                         } else if (!t->byref && ((t->type == MONO_TYPE_R4) || (t->type == MONO_TYPE_R8))) {
2350                                 if (t->type == MONO_TYPE_R8) {
2351                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2352                                 } else {
2353                                         if (IS_SOFT_FLOAT)
2354                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2355                                         else
2356                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2357                                 }
2358                         } else {
2359                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2360                         }
2361                         break;
2362                 case RegTypeBaseGen:
2363                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2364                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, (G_BYTE_ORDER == G_BIG_ENDIAN) ? MONO_LVREG_LS (in->dreg) : MONO_LVREG_MS (in->dreg));
2365                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2366                                 ins->dreg = mono_alloc_ireg (cfg);
2367                                 ins->sreg1 = G_BYTE_ORDER == G_BIG_ENDIAN ? MONO_LVREG_MS (in->dreg) : MONO_LVREG_LS (in->dreg);
2368                                 MONO_ADD_INS (cfg->cbb, ins);
2369                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ARMREG_R3, FALSE);
2370                         } else if (!t->byref && (t->type == MONO_TYPE_R8)) {
2371                                 int creg;
2372
2373                                 /* This should work for soft-float as well */
2374
2375                                 cfg->param_area = MAX (cfg->param_area, 8);
2376                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2377                                 creg = mono_alloc_ireg (cfg);
2378                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ARMREG_R3, FALSE);
2379                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2380                                 creg = mono_alloc_ireg (cfg);
2381                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 4));
2382                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, creg);
2383                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2384                         } else {
2385                                 g_assert_not_reached ();
2386                         }
2387                         break;
2388                 case RegTypeFP: {
2389                         int fdreg = mono_alloc_freg (cfg);
2390
2391                         if (ainfo->size == 8) {
2392                                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2393                                 ins->sreg1 = in->dreg;
2394                                 ins->dreg = fdreg;
2395                                 MONO_ADD_INS (cfg->cbb, ins);
2396
2397                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, TRUE);
2398                         } else {
2399                                 FloatArgData *fad;
2400
2401                                 /*
2402                                  * Mono's register allocator doesn't speak single-precision registers that
2403                                  * overlap double-precision registers (i.e. armhf). So we have to work around
2404                                  * the register allocator and load the value from memory manually.
2405                                  *
2406                                  * So we create a variable for the float argument and an instruction to store
2407                                  * the argument into the variable. We then store the list of these arguments
2408                                  * in call->float_args. This list is then used by emit_float_args later to
2409                                  * pass the arguments in the various call opcodes.
2410                                  *
2411                                  * This is not very nice, and we should really try to fix the allocator.
2412                                  */
2413
2414                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2415
2416                                 /* Make sure the instruction isn't seen as pointless and removed.
2417                                  */
2418                                 float_arg->flags |= MONO_INST_VOLATILE;
2419
2420                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, in->dreg);
2421
2422                                 /* We use the dreg to look up the instruction later. The hreg is used to
2423                                  * emit the instruction that loads the value into the FP reg.
2424                                  */
2425                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2426                                 fad->vreg = float_arg->dreg;
2427                                 fad->hreg = ainfo->reg;
2428
2429                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2430                         }
2431
2432                         call->used_iregs |= 1 << ainfo->reg;
2433                         cfg->flags |= MONO_CFG_HAS_FPOUT;
2434                         break;
2435                 }
2436                 default:
2437                         g_assert_not_reached ();
2438                 }
2439         }
2440
2441         /* Handle the case where there are no implicit arguments */
2442         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2443                 emit_sig_cookie (cfg, call, cinfo);
2444
2445         call->call_info = cinfo;
2446         call->stack_usage = cinfo->stack_usage;
2447 }
2448
2449 static void
2450 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2451 {
2452         MonoInst *ins;
2453
2454         switch (storage) {
2455         case RegTypeFP:
2456                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2457                 ins->dreg = mono_alloc_freg (cfg);
2458                 ins->sreg1 = arg->dreg;
2459                 MONO_ADD_INS (cfg->cbb, ins);
2460                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2461                 break;
2462         default:
2463                 g_assert_not_reached ();
2464                 break;
2465         }
2466 }
2467
2468 void
2469 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2470 {
2471         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2472         MonoInst *load;
2473         ArgInfo *ainfo = ins->inst_p1;
2474         int ovf_size = ainfo->vtsize;
2475         int doffset = ainfo->offset;
2476         int struct_size = ainfo->struct_size;
2477         int i, soffset, dreg, tmpreg;
2478
2479         switch (ainfo->storage) {
2480         case RegTypeGSharedVtInReg:
2481         case RegTypeStructByAddr:
2482                 /* Pass by addr */
2483                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2484                 break;
2485         case RegTypeGSharedVtOnStack:
2486         case RegTypeStructByAddrOnStack:
2487                 /* Pass by addr on stack */
2488                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, src->dreg);
2489                 break;
2490         case RegTypeHFA:
2491                 for (i = 0; i < ainfo->nregs; ++i) {
2492                         if (ainfo->esize == 4)
2493                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2494                         else
2495                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2496                         load->dreg = mono_alloc_freg (cfg);
2497                         load->inst_basereg = src->dreg;
2498                         load->inst_offset = i * ainfo->esize;
2499                         MONO_ADD_INS (cfg->cbb, load);
2500
2501                         if (ainfo->esize == 4) {
2502                                 FloatArgData *fad;
2503
2504                                 /* See RegTypeFP in mono_arch_emit_call () */
2505                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2506                                 float_arg->flags |= MONO_INST_VOLATILE;
2507                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, load->dreg);
2508
2509                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2510                                 fad->vreg = float_arg->dreg;
2511                                 fad->hreg = ainfo->reg + i;
2512
2513                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2514                         } else {
2515                                 add_outarg_reg (cfg, call, RegTypeFP, ainfo->reg + (i * 2), load);
2516                         }
2517                 }
2518                 break;
2519         default:
2520                 soffset = 0;
2521                 for (i = 0; i < ainfo->size; ++i) {
2522                         dreg = mono_alloc_ireg (cfg);
2523                         switch (struct_size) {
2524                         case 1:
2525                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2526                                 break;
2527                         case 2:
2528                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, soffset);
2529                                 break;
2530                         case 3:
2531                                 tmpreg = mono_alloc_ireg (cfg);
2532                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2533                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 1);
2534                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 8);
2535                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2536                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 2);
2537                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 16);
2538                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2539                                 break;
2540                         default:
2541                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, soffset);
2542                                 break;
2543                         }
2544                         mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg + i, FALSE);
2545                         soffset += sizeof (gpointer);
2546                         struct_size -= sizeof (gpointer);
2547                 }
2548                 //g_print ("vt size: %d at R%d + %d\n", doffset, vt->inst_basereg, vt->inst_offset);
2549                 if (ovf_size != 0)
2550                         mini_emit_memcpy (cfg, ARMREG_SP, doffset, src->dreg, soffset, MIN (ovf_size * sizeof (gpointer), struct_size), struct_size < 4 ? 1 : 4);
2551                 break;
2552         }
2553 }
2554
2555 void
2556 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2557 {
2558         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2559
2560         if (!ret->byref) {
2561                 if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
2562                         MonoInst *ins;
2563
2564                         if (COMPILE_LLVM (cfg)) {
2565                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2566                         } else {
2567                                 MONO_INST_NEW (cfg, ins, OP_SETLRET);
2568                                 ins->sreg1 = MONO_LVREG_LS (val->dreg);
2569                                 ins->sreg2 = MONO_LVREG_MS (val->dreg);
2570                                 MONO_ADD_INS (cfg->cbb, ins);
2571                         }
2572                         return;
2573                 }
2574                 switch (arm_fpu) {
2575                 case MONO_ARM_FPU_NONE:
2576                         if (ret->type == MONO_TYPE_R8) {
2577                                 MonoInst *ins;
2578
2579                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2580                                 ins->dreg = cfg->ret->dreg;
2581                                 ins->sreg1 = val->dreg;
2582                                 MONO_ADD_INS (cfg->cbb, ins);
2583                                 return;
2584                         }
2585                         if (ret->type == MONO_TYPE_R4) {
2586                                 /* Already converted to an int in method_to_ir () */
2587                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2588                                 return;
2589                         }
2590                         break;
2591                 case MONO_ARM_FPU_VFP:
2592                 case MONO_ARM_FPU_VFP_HARD:
2593                         if (ret->type == MONO_TYPE_R8 || ret->type == MONO_TYPE_R4) {
2594                                 MonoInst *ins;
2595
2596                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2597                                 ins->dreg = cfg->ret->dreg;
2598                                 ins->sreg1 = val->dreg;
2599                                 MONO_ADD_INS (cfg->cbb, ins);
2600                                 return;
2601                         }
2602                         break;
2603                 default:
2604                         g_assert_not_reached ();
2605                 }
2606         }
2607
2608         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2609 }
2610
2611 #endif /* #ifndef DISABLE_JIT */
2612
2613 gboolean
2614 mono_arch_is_inst_imm (gint64 imm)
2615 {
2616         return TRUE;
2617 }
2618
2619 typedef struct {
2620         MonoMethodSignature *sig;
2621         CallInfo *cinfo;
2622         MonoType *rtype;
2623         MonoType **param_types;
2624 } ArchDynCallInfo;
2625
2626 static gboolean
2627 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
2628 {
2629         int i;
2630
2631         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
2632                 return FALSE;
2633
2634         switch (cinfo->ret.storage) {
2635         case RegTypeNone:
2636         case RegTypeGeneral:
2637         case RegTypeIRegPair:
2638         case RegTypeStructByAddr:
2639                 break;
2640         case RegTypeFP:
2641                 if (IS_VFP)
2642                         break;
2643                 else
2644                         return FALSE;
2645         default:
2646                 return FALSE;
2647         }
2648
2649         for (i = 0; i < cinfo->nargs; ++i) {
2650                 ArgInfo *ainfo = &cinfo->args [i];
2651                 int last_slot;
2652
2653                 switch (ainfo->storage) {
2654                 case RegTypeGeneral:
2655                 case RegTypeIRegPair:
2656                 case RegTypeBaseGen:
2657                 case RegTypeFP:
2658                         break;
2659                 case RegTypeBase:
2660                         if (ainfo->offset >= (DYN_CALL_STACK_ARGS * sizeof (gpointer)))
2661                                 return FALSE;
2662                         break;
2663                 case RegTypeStructByVal:
2664                         if (ainfo->size == 0)
2665                                 last_slot = PARAM_REGS + (ainfo->offset / 4) + ainfo->vtsize;
2666                         else
2667                                 last_slot = ainfo->reg + ainfo->size + ainfo->vtsize;
2668                         if (last_slot >= PARAM_REGS + DYN_CALL_STACK_ARGS)
2669                                 return FALSE;
2670                         break;
2671                 default:
2672                         return FALSE;
2673                 }
2674         }
2675
2676         // FIXME: Can't use cinfo only as it doesn't contain info about I8/float */
2677         for (i = 0; i < sig->param_count; ++i) {
2678                 MonoType *t = sig->params [i];
2679
2680                 if (t->byref)
2681                         continue;
2682
2683                 t = mini_get_underlying_type (t);
2684
2685                 switch (t->type) {
2686                 case MONO_TYPE_R4:
2687                 case MONO_TYPE_R8:
2688                         if (IS_SOFT_FLOAT)
2689                                 return FALSE;
2690                         else
2691                                 break;
2692                         /*
2693                 case MONO_TYPE_I8:
2694                 case MONO_TYPE_U8:
2695                         return FALSE;
2696                         */
2697                 default:
2698                         break;
2699                 }
2700         }
2701
2702         return TRUE;
2703 }
2704
2705 MonoDynCallInfo*
2706 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2707 {
2708         ArchDynCallInfo *info;
2709         CallInfo *cinfo;
2710         int i;
2711
2712         cinfo = get_call_info (NULL, sig);
2713
2714         if (!dyn_call_supported (cinfo, sig)) {
2715                 g_free (cinfo);
2716                 return NULL;
2717         }
2718
2719         info = g_new0 (ArchDynCallInfo, 1);
2720         // FIXME: Preprocess the info to speed up start_dyn_call ()
2721         info->sig = sig;
2722         info->cinfo = cinfo;
2723         info->rtype = mini_get_underlying_type (sig->ret);
2724         info->param_types = g_new0 (MonoType*, sig->param_count);
2725         for (i = 0; i < sig->param_count; ++i)
2726                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
2727
2728         return (MonoDynCallInfo*)info;
2729 }
2730
2731 void
2732 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2733 {
2734         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2735
2736         g_free (ainfo->cinfo);
2737         g_free (ainfo);
2738 }
2739
2740 void
2741 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2742 {
2743         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2744         DynCallArgs *p = (DynCallArgs*)buf;
2745         int arg_index, greg, i, j, pindex;
2746         MonoMethodSignature *sig = dinfo->sig;
2747
2748         g_assert (buf_len >= sizeof (DynCallArgs));
2749
2750         p->res = 0;
2751         p->ret = ret;
2752         p->has_fpregs = 0;
2753
2754         arg_index = 0;
2755         greg = 0;
2756         pindex = 0;
2757
2758         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2759                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
2760                 if (!sig->hasthis)
2761                         pindex = 1;
2762         }
2763
2764         if (dinfo->cinfo->ret.storage == RegTypeStructByAddr)
2765                 p->regs [greg ++] = (mgreg_t)ret;
2766
2767         for (i = pindex; i < sig->param_count; i++) {
2768                 MonoType *t = dinfo->param_types [i];
2769                 gpointer *arg = args [arg_index ++];
2770                 ArgInfo *ainfo = &dinfo->cinfo->args [i + sig->hasthis];
2771                 int slot = -1;
2772
2773                 if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair || ainfo->storage == RegTypeStructByVal) {
2774                         slot = ainfo->reg;
2775                 } else if (ainfo->storage == RegTypeFP) {
2776                 } else if (ainfo->storage == RegTypeBase) {
2777                         slot = PARAM_REGS + (ainfo->offset / 4);
2778                 } else if (ainfo->storage == RegTypeBaseGen) {
2779                         /* slot + 1 is the first stack slot, so the code below will work */
2780                         slot = 3;
2781                 } else {
2782                         g_assert_not_reached ();
2783                 }
2784
2785                 if (t->byref) {
2786                         p->regs [slot] = (mgreg_t)*arg;
2787                         continue;
2788                 }
2789
2790                 switch (t->type) {
2791                 case MONO_TYPE_OBJECT:
2792                 case MONO_TYPE_PTR:
2793                 case MONO_TYPE_I:
2794                 case MONO_TYPE_U:
2795                         p->regs [slot] = (mgreg_t)*arg;
2796                         break;
2797                 case MONO_TYPE_U1:
2798                         p->regs [slot] = *(guint8*)arg;
2799                         break;
2800                 case MONO_TYPE_I1:
2801                         p->regs [slot] = *(gint8*)arg;
2802                         break;
2803                 case MONO_TYPE_I2:
2804                         p->regs [slot] = *(gint16*)arg;
2805                         break;
2806                 case MONO_TYPE_U2:
2807                         p->regs [slot] = *(guint16*)arg;
2808                         break;
2809                 case MONO_TYPE_I4:
2810                         p->regs [slot] = *(gint32*)arg;
2811                         break;
2812                 case MONO_TYPE_U4:
2813                         p->regs [slot] = *(guint32*)arg;
2814                         break;
2815                 case MONO_TYPE_I8:
2816                 case MONO_TYPE_U8:
2817                         p->regs [slot ++] = (mgreg_t)arg [0];
2818                         p->regs [slot] = (mgreg_t)arg [1];
2819                         break;
2820                 case MONO_TYPE_R4:
2821                         if (ainfo->storage == RegTypeFP) {
2822                                 float f = *(float*)arg;
2823                                 p->fpregs [ainfo->reg / 2] = *(double*)&f;
2824                                 p->has_fpregs = 1;
2825                         } else {
2826                                 p->regs [slot] = *(mgreg_t*)arg;
2827                         }
2828                         break;
2829                 case MONO_TYPE_R8:
2830                         if (ainfo->storage == RegTypeFP) {
2831                                 p->fpregs [ainfo->reg / 2] = *(double*)arg;
2832                                 p->has_fpregs = 1;
2833                         } else {
2834                                 p->regs [slot ++] = (mgreg_t)arg [0];
2835                                 p->regs [slot] = (mgreg_t)arg [1];
2836                         }
2837                         break;
2838                 case MONO_TYPE_GENERICINST:
2839                         if (MONO_TYPE_IS_REFERENCE (t)) {
2840                                 p->regs [slot] = (mgreg_t)*arg;
2841                                 break;
2842                         } else {
2843                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2844                                         MonoClass *klass = mono_class_from_mono_type (t);
2845                                         guint8 *nullable_buf;
2846                                         int size;
2847
2848                                         size = mono_class_value_size (klass, NULL);
2849                                         nullable_buf = g_alloca (size);
2850                                         g_assert (nullable_buf);
2851
2852                                         /* The argument pointed to by arg is either a boxed vtype or null */
2853                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2854
2855                                         arg = (gpointer*)nullable_buf;
2856                                         /* Fall though */
2857                                 } else {
2858                                         /* Fall though */
2859                                 }
2860                         }
2861                 case MONO_TYPE_VALUETYPE:
2862                         g_assert (ainfo->storage == RegTypeStructByVal);
2863
2864                         if (ainfo->size == 0)
2865                                 slot = PARAM_REGS + (ainfo->offset / 4);
2866                         else
2867                                 slot = ainfo->reg;
2868
2869                         for (j = 0; j < ainfo->size + ainfo->vtsize; ++j)
2870                                 p->regs [slot ++] = ((mgreg_t*)arg) [j];
2871                         break;
2872                 default:
2873                         g_assert_not_reached ();
2874                 }
2875         }
2876 }
2877
2878 void
2879 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2880 {
2881         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2882         DynCallArgs *p = (DynCallArgs*)buf;
2883         MonoType *ptype = ainfo->rtype;
2884         guint8 *ret = p->ret;
2885         mgreg_t res = p->res;
2886         mgreg_t res2 = p->res2;
2887
2888         switch (ptype->type) {
2889         case MONO_TYPE_VOID:
2890                 *(gpointer*)ret = NULL;
2891                 break;
2892         case MONO_TYPE_OBJECT:
2893         case MONO_TYPE_I:
2894         case MONO_TYPE_U:
2895         case MONO_TYPE_PTR:
2896                 *(gpointer*)ret = (gpointer)res;
2897                 break;
2898         case MONO_TYPE_I1:
2899                 *(gint8*)ret = res;
2900                 break;
2901         case MONO_TYPE_U1:
2902                 *(guint8*)ret = res;
2903                 break;
2904         case MONO_TYPE_I2:
2905                 *(gint16*)ret = res;
2906                 break;
2907         case MONO_TYPE_U2:
2908                 *(guint16*)ret = res;
2909                 break;
2910         case MONO_TYPE_I4:
2911                 *(gint32*)ret = res;
2912                 break;
2913         case MONO_TYPE_U4:
2914                 *(guint32*)ret = res;
2915                 break;
2916         case MONO_TYPE_I8:
2917         case MONO_TYPE_U8:
2918                 /* This handles endianness as well */
2919                 ((gint32*)ret) [0] = res;
2920                 ((gint32*)ret) [1] = res2;
2921                 break;
2922         case MONO_TYPE_GENERICINST:
2923                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
2924                         *(gpointer*)ret = (gpointer)res;
2925                         break;
2926                 } else {
2927                         /* Fall though */
2928                 }
2929         case MONO_TYPE_VALUETYPE:
2930                 g_assert (ainfo->cinfo->ret.storage == RegTypeStructByAddr);
2931                 /* Nothing to do */
2932                 break;
2933         case MONO_TYPE_R4:
2934                 g_assert (IS_VFP);
2935                 if (IS_HARD_FLOAT)
2936                         *(float*)ret = *(float*)&p->fpregs [0];
2937                 else
2938                         *(float*)ret = *(float*)&res;
2939                 break;
2940         case MONO_TYPE_R8: {
2941                 mgreg_t regs [2];
2942
2943                 g_assert (IS_VFP);
2944                 if (IS_HARD_FLOAT) {
2945                         *(double*)ret = p->fpregs [0];
2946                 } else {
2947                         regs [0] = res;
2948                         regs [1] = res2;
2949
2950                         *(double*)ret = *(double*)&regs;
2951                 }
2952                 break;
2953         }
2954         default:
2955                 g_assert_not_reached ();
2956         }
2957 }
2958
2959 #ifndef DISABLE_JIT
2960
2961 /*
2962  * Allow tracing to work with this interface (with an optional argument)
2963  */
2964
2965 void*
2966 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2967 {
2968         guchar *code = p;
2969
2970         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
2971         ARM_MOV_REG_IMM8 (code, ARMREG_R1, 0); /* NULL ebp for now */
2972         code = mono_arm_emit_load_imm (code, ARMREG_R2, (guint32)func);
2973         code = emit_call_reg (code, ARMREG_R2);
2974         return code;
2975 }
2976
2977 enum {
2978         SAVE_NONE,
2979         SAVE_STRUCT,
2980         SAVE_ONE,
2981         SAVE_TWO,
2982         SAVE_ONE_FP,
2983         SAVE_TWO_FP
2984 };
2985
2986 void*
2987 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2988 {
2989         guchar *code = p;
2990         int save_mode = SAVE_NONE;
2991         int offset;
2992         MonoMethod *method = cfg->method;
2993         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
2994         int rtype = ret_type->type;
2995         int save_offset = cfg->param_area;
2996         save_offset += 7;
2997         save_offset &= ~7;
2998
2999         offset = code - cfg->native_code;
3000         /* we need about 16 instructions */
3001         if (offset > (cfg->code_size - 16 * 4)) {
3002                 cfg->code_size *= 2;
3003                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3004                 code = cfg->native_code + offset;
3005         }
3006         switch (rtype) {
3007         case MONO_TYPE_VOID:
3008                 /* special case string .ctor icall */
3009                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
3010                         save_mode = SAVE_ONE;
3011                 else
3012                         save_mode = SAVE_NONE;
3013                 break;
3014         case MONO_TYPE_I8:
3015         case MONO_TYPE_U8:
3016                 save_mode = SAVE_TWO;
3017                 break;
3018         case MONO_TYPE_R4:
3019                 if (IS_HARD_FLOAT)
3020                         save_mode = SAVE_ONE_FP;
3021                 else
3022                         save_mode = SAVE_ONE;
3023                 break;
3024         case MONO_TYPE_R8:
3025                 if (IS_HARD_FLOAT)
3026                         save_mode = SAVE_TWO_FP;
3027                 else
3028                         save_mode = SAVE_TWO;
3029                 break;
3030         case MONO_TYPE_GENERICINST:
3031                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
3032                         save_mode = SAVE_ONE;
3033                         break;
3034                 }
3035                 /* Fall through */
3036         case MONO_TYPE_VALUETYPE:
3037                 save_mode = SAVE_STRUCT;
3038                 break;
3039         default:
3040                 save_mode = SAVE_ONE;
3041                 break;
3042         }
3043
3044         switch (save_mode) {
3045         case SAVE_TWO:
3046                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3047                 ARM_STR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3048                 if (enable_arguments) {
3049                         ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_R1);
3050                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3051                 }
3052                 break;
3053         case SAVE_ONE:
3054                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3055                 if (enable_arguments) {
3056                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3057                 }
3058                 break;
3059         case SAVE_ONE_FP:
3060                 ARM_FSTS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3061                 if (enable_arguments) {
3062                         ARM_FMRS (code, ARMREG_R1, ARM_VFP_F0);
3063                 }
3064                 break;
3065         case SAVE_TWO_FP:
3066                 ARM_FSTD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3067                 if (enable_arguments) {
3068                         ARM_FMDRR (code, ARMREG_R1, ARMREG_R2, ARM_VFP_D0);
3069                 }
3070                 break;
3071         case SAVE_STRUCT:
3072                 if (enable_arguments) {
3073                         /* FIXME: get the actual address  */
3074                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3075                 }
3076                 break;
3077         case SAVE_NONE:
3078         default:
3079                 break;
3080         }
3081
3082         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
3083         code = mono_arm_emit_load_imm (code, ARMREG_IP, (guint32)func);
3084         code = emit_call_reg (code, ARMREG_IP);
3085
3086         switch (save_mode) {
3087         case SAVE_TWO:
3088                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3089                 ARM_LDR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3090                 break;
3091         case SAVE_ONE:
3092                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3093                 break;
3094         case SAVE_ONE_FP:
3095                 ARM_FLDS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3096                 break;
3097         case SAVE_TWO_FP:
3098                 ARM_FLDD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3099                 break;
3100         case SAVE_NONE:
3101         default:
3102                 break;
3103         }
3104
3105         return code;
3106 }
3107
3108 /*
3109  * The immediate field for cond branches is big enough for all reasonable methods
3110  */
3111 #define EMIT_COND_BRANCH_FLAGS(ins,condcode) \
3112 if (0 && ins->inst_true_bb->native_offset) { \
3113         ARM_B_COND (code, (condcode), (code - cfg->native_code + ins->inst_true_bb->native_offset) & 0xffffff); \
3114 } else { \
3115         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
3116         ARM_B_COND (code, (condcode), 0); \
3117 }
3118
3119 #define EMIT_COND_BRANCH(ins,cond) EMIT_COND_BRANCH_FLAGS(ins, branch_cc_table [(cond)])
3120
3121 /* emit an exception if condition is fail
3122  *
3123  * We assign the extra code used to throw the implicit exceptions
3124  * to cfg->bb_exit as far as the big branch handling is concerned
3125  */
3126 #define EMIT_COND_SYSTEM_EXCEPTION_FLAGS(condcode,exc_name)            \
3127         do {                                                        \
3128                 mono_add_patch_info (cfg, code - cfg->native_code,   \
3129                                     MONO_PATCH_INFO_EXC, exc_name); \
3130                 ARM_BL_COND (code, (condcode), 0); \
3131         } while (0);
3132
3133 #define EMIT_COND_SYSTEM_EXCEPTION(cond,exc_name) EMIT_COND_SYSTEM_EXCEPTION_FLAGS(branch_cc_table [(cond)], (exc_name))
3134
3135 void
3136 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
3137 {
3138 }
3139
3140 void
3141 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3142 {
3143         MonoInst *ins, *n;
3144
3145         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3146                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
3147
3148                 switch (ins->opcode) {
3149                 case OP_MUL_IMM:
3150                 case OP_IMUL_IMM:
3151                         /* Already done by an arch-independent pass */
3152                         break;
3153                 case OP_LOAD_MEMBASE:
3154                 case OP_LOADI4_MEMBASE:
3155                         /*
3156                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3157                          * OP_LOAD_MEMBASE offset(basereg), reg
3158                          */
3159                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG
3160                                          || last_ins->opcode == OP_STORE_MEMBASE_REG) &&
3161                             ins->inst_basereg == last_ins->inst_destbasereg &&
3162                             ins->inst_offset == last_ins->inst_offset) {
3163                                 if (ins->dreg == last_ins->sreg1) {
3164                                         MONO_DELETE_INS (bb, ins);
3165                                         continue;
3166                                 } else {
3167                                         //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3168                                         ins->opcode = OP_MOVE;
3169                                         ins->sreg1 = last_ins->sreg1;
3170                                 }
3171
3172                         /*
3173                          * Note: reg1 must be different from the basereg in the second load
3174                          * OP_LOAD_MEMBASE offset(basereg), reg1
3175                          * OP_LOAD_MEMBASE offset(basereg), reg2
3176                          * -->
3177                          * OP_LOAD_MEMBASE offset(basereg), reg1
3178                          * OP_MOVE reg1, reg2
3179                          */
3180                         } if (last_ins && (last_ins->opcode == OP_LOADI4_MEMBASE
3181                                            || last_ins->opcode == OP_LOAD_MEMBASE) &&
3182                               ins->inst_basereg != last_ins->dreg &&
3183                               ins->inst_basereg == last_ins->inst_basereg &&
3184                               ins->inst_offset == last_ins->inst_offset) {
3185
3186                                 if (ins->dreg == last_ins->dreg) {
3187                                         MONO_DELETE_INS (bb, ins);
3188                                         continue;
3189                                 } else {
3190                                         ins->opcode = OP_MOVE;
3191                                         ins->sreg1 = last_ins->dreg;
3192                                 }
3193
3194                                 //g_assert_not_reached ();
3195
3196 #if 0
3197                         /*
3198                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3199                          * OP_LOAD_MEMBASE offset(basereg), reg
3200                          * -->
3201                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3202                          * OP_ICONST reg, imm
3203                          */
3204                         } else if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_IMM
3205                                                 || last_ins->opcode == OP_STORE_MEMBASE_IMM) &&
3206                                    ins->inst_basereg == last_ins->inst_destbasereg &&
3207                                    ins->inst_offset == last_ins->inst_offset) {
3208                                 //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3209                                 ins->opcode = OP_ICONST;
3210                                 ins->inst_c0 = last_ins->inst_imm;
3211                                 g_assert_not_reached (); // check this rule
3212 #endif
3213                         }
3214                         break;
3215                 case OP_LOADU1_MEMBASE:
3216                 case OP_LOADI1_MEMBASE:
3217                         if (last_ins && (last_ins->opcode == OP_STOREI1_MEMBASE_REG) &&
3218                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3219                                         ins->inst_offset == last_ins->inst_offset) {
3220                                 ins->opcode = (ins->opcode == OP_LOADI1_MEMBASE) ? OP_ICONV_TO_I1 : OP_ICONV_TO_U1;
3221                                 ins->sreg1 = last_ins->sreg1;
3222                         }
3223                         break;
3224                 case OP_LOADU2_MEMBASE:
3225                 case OP_LOADI2_MEMBASE:
3226                         if (last_ins && (last_ins->opcode == OP_STOREI2_MEMBASE_REG) &&
3227                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3228                                         ins->inst_offset == last_ins->inst_offset) {
3229                                 ins->opcode = (ins->opcode == OP_LOADI2_MEMBASE) ? OP_ICONV_TO_I2 : OP_ICONV_TO_U2;
3230                                 ins->sreg1 = last_ins->sreg1;
3231                         }
3232                         break;
3233                 case OP_MOVE:
3234                         ins->opcode = OP_MOVE;
3235                         /*
3236                          * OP_MOVE reg, reg
3237                          */
3238                         if (ins->dreg == ins->sreg1) {
3239                                 MONO_DELETE_INS (bb, ins);
3240                                 continue;
3241                         }
3242                         /*
3243                          * OP_MOVE sreg, dreg
3244                          * OP_MOVE dreg, sreg
3245                          */
3246                         if (last_ins && last_ins->opcode == OP_MOVE &&
3247                             ins->sreg1 == last_ins->dreg &&
3248                             ins->dreg == last_ins->sreg1) {
3249                                 MONO_DELETE_INS (bb, ins);
3250                                 continue;
3251                         }
3252                         break;
3253                 }
3254         }
3255 }
3256
3257 /*
3258  * the branch_cc_table should maintain the order of these
3259  * opcodes.
3260 case CEE_BEQ:
3261 case CEE_BGE:
3262 case CEE_BGT:
3263 case CEE_BLE:
3264 case CEE_BLT:
3265 case CEE_BNE_UN:
3266 case CEE_BGE_UN:
3267 case CEE_BGT_UN:
3268 case CEE_BLE_UN:
3269 case CEE_BLT_UN:
3270  */
3271 static const guchar
3272 branch_cc_table [] = {
3273         ARMCOND_EQ,
3274         ARMCOND_GE,
3275         ARMCOND_GT,
3276         ARMCOND_LE,
3277         ARMCOND_LT,
3278
3279         ARMCOND_NE,
3280         ARMCOND_HS,
3281         ARMCOND_HI,
3282         ARMCOND_LS,
3283         ARMCOND_LO
3284 };
3285
3286 #define ADD_NEW_INS(cfg,dest,op) do {       \
3287                 MONO_INST_NEW ((cfg), (dest), (op)); \
3288         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3289         } while (0)
3290
3291 static int
3292 map_to_reg_reg_op (int op)
3293 {
3294         switch (op) {
3295         case OP_ADD_IMM:
3296                 return OP_IADD;
3297         case OP_SUB_IMM:
3298                 return OP_ISUB;
3299         case OP_AND_IMM:
3300                 return OP_IAND;
3301         case OP_COMPARE_IMM:
3302                 return OP_COMPARE;
3303         case OP_ICOMPARE_IMM:
3304                 return OP_ICOMPARE;
3305         case OP_ADDCC_IMM:
3306                 return OP_ADDCC;
3307         case OP_ADC_IMM:
3308                 return OP_ADC;
3309         case OP_SUBCC_IMM:
3310                 return OP_SUBCC;
3311         case OP_SBB_IMM:
3312                 return OP_SBB;
3313         case OP_OR_IMM:
3314                 return OP_IOR;
3315         case OP_XOR_IMM:
3316                 return OP_IXOR;
3317         case OP_LOAD_MEMBASE:
3318                 return OP_LOAD_MEMINDEX;
3319         case OP_LOADI4_MEMBASE:
3320                 return OP_LOADI4_MEMINDEX;
3321         case OP_LOADU4_MEMBASE:
3322                 return OP_LOADU4_MEMINDEX;
3323         case OP_LOADU1_MEMBASE:
3324                 return OP_LOADU1_MEMINDEX;
3325         case OP_LOADI2_MEMBASE:
3326                 return OP_LOADI2_MEMINDEX;
3327         case OP_LOADU2_MEMBASE:
3328                 return OP_LOADU2_MEMINDEX;
3329         case OP_LOADI1_MEMBASE:
3330                 return OP_LOADI1_MEMINDEX;
3331         case OP_STOREI1_MEMBASE_REG:
3332                 return OP_STOREI1_MEMINDEX;
3333         case OP_STOREI2_MEMBASE_REG:
3334                 return OP_STOREI2_MEMINDEX;
3335         case OP_STOREI4_MEMBASE_REG:
3336                 return OP_STOREI4_MEMINDEX;
3337         case OP_STORE_MEMBASE_REG:
3338                 return OP_STORE_MEMINDEX;
3339         case OP_STORER4_MEMBASE_REG:
3340                 return OP_STORER4_MEMINDEX;
3341         case OP_STORER8_MEMBASE_REG:
3342                 return OP_STORER8_MEMINDEX;
3343         case OP_STORE_MEMBASE_IMM:
3344                 return OP_STORE_MEMBASE_REG;
3345         case OP_STOREI1_MEMBASE_IMM:
3346                 return OP_STOREI1_MEMBASE_REG;
3347         case OP_STOREI2_MEMBASE_IMM:
3348                 return OP_STOREI2_MEMBASE_REG;
3349         case OP_STOREI4_MEMBASE_IMM:
3350                 return OP_STOREI4_MEMBASE_REG;
3351         }
3352         g_assert_not_reached ();
3353 }
3354
3355 /*
3356  * Remove from the instruction list the instructions that can't be
3357  * represented with very simple instructions with no register
3358  * requirements.
3359  */
3360 void
3361 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3362 {
3363         MonoInst *ins, *temp, *last_ins = NULL;
3364         int rot_amount, imm8, low_imm;
3365
3366         MONO_BB_FOR_EACH_INS (bb, ins) {
3367 loop_start:
3368                 switch (ins->opcode) {
3369                 case OP_ADD_IMM:
3370                 case OP_SUB_IMM:
3371                 case OP_AND_IMM:
3372                 case OP_COMPARE_IMM:
3373                 case OP_ICOMPARE_IMM:
3374                 case OP_ADDCC_IMM:
3375                 case OP_ADC_IMM:
3376                 case OP_SUBCC_IMM:
3377                 case OP_SBB_IMM:
3378                 case OP_OR_IMM:
3379                 case OP_XOR_IMM:
3380                 case OP_IADD_IMM:
3381                 case OP_ISUB_IMM:
3382                 case OP_IAND_IMM:
3383                 case OP_IADC_IMM:
3384                 case OP_ISBB_IMM:
3385                 case OP_IOR_IMM:
3386                 case OP_IXOR_IMM:
3387                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount)) < 0) {
3388                                 int opcode2 = mono_op_imm_to_op (ins->opcode);
3389                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3390                                 temp->inst_c0 = ins->inst_imm;
3391                                 temp->dreg = mono_alloc_ireg (cfg);
3392                                 ins->sreg2 = temp->dreg;
3393                                 if (opcode2 == -1)
3394                                         g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3395                                 ins->opcode = opcode2;
3396                         }
3397                         if (ins->opcode == OP_SBB || ins->opcode == OP_ISBB || ins->opcode == OP_SUBCC)
3398                                 goto loop_start;
3399                         else
3400                                 break;
3401                 case OP_MUL_IMM:
3402                 case OP_IMUL_IMM:
3403                         if (ins->inst_imm == 1) {
3404                                 ins->opcode = OP_MOVE;
3405                                 break;
3406                         }
3407                         if (ins->inst_imm == 0) {
3408                                 ins->opcode = OP_ICONST;
3409                                 ins->inst_c0 = 0;
3410                                 break;
3411                         }
3412                         imm8 = mono_is_power_of_two (ins->inst_imm);
3413                         if (imm8 > 0) {
3414                                 ins->opcode = OP_SHL_IMM;
3415                                 ins->inst_imm = imm8;
3416                                 break;
3417                         }
3418                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3419                         temp->inst_c0 = ins->inst_imm;
3420                         temp->dreg = mono_alloc_ireg (cfg);
3421                         ins->sreg2 = temp->dreg;
3422                         ins->opcode = OP_IMUL;
3423                         break;
3424                 case OP_SBB:
3425                 case OP_ISBB:
3426                 case OP_SUBCC:
3427                 case OP_ISUBCC:
3428                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
3429                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
3430                                 ins->next->opcode = OP_COND_EXC_NC;
3431                         break;
3432                 case OP_IDIV_IMM:
3433                 case OP_IDIV_UN_IMM:
3434                 case OP_IREM_IMM:
3435                 case OP_IREM_UN_IMM: {
3436                         int opcode2 = mono_op_imm_to_op (ins->opcode);
3437                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3438                         temp->inst_c0 = ins->inst_imm;
3439                         temp->dreg = mono_alloc_ireg (cfg);
3440                         ins->sreg2 = temp->dreg;
3441                         if (opcode2 == -1)
3442                                 g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3443                         ins->opcode = opcode2;
3444                         break;
3445                 }
3446                 case OP_LOCALLOC_IMM:
3447                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3448                         temp->inst_c0 = ins->inst_imm;
3449                         temp->dreg = mono_alloc_ireg (cfg);
3450                         ins->sreg1 = temp->dreg;
3451                         ins->opcode = OP_LOCALLOC;
3452                         break;
3453                 case OP_LOAD_MEMBASE:
3454                 case OP_LOADI4_MEMBASE:
3455                 case OP_LOADU4_MEMBASE:
3456                 case OP_LOADU1_MEMBASE:
3457                         /* we can do two things: load the immed in a register
3458                          * and use an indexed load, or see if the immed can be
3459                          * represented as an ad_imm + a load with a smaller offset
3460                          * that fits. We just do the first for now, optimize later.
3461                          */
3462                         if (arm_is_imm12 (ins->inst_offset))
3463                                 break;
3464                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3465                         temp->inst_c0 = ins->inst_offset;
3466                         temp->dreg = mono_alloc_ireg (cfg);
3467                         ins->sreg2 = temp->dreg;
3468                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3469                         break;
3470                 case OP_LOADI2_MEMBASE:
3471                 case OP_LOADU2_MEMBASE:
3472                 case OP_LOADI1_MEMBASE:
3473                         if (arm_is_imm8 (ins->inst_offset))
3474                                 break;
3475                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3476                         temp->inst_c0 = ins->inst_offset;
3477                         temp->dreg = mono_alloc_ireg (cfg);
3478                         ins->sreg2 = temp->dreg;
3479                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3480                         break;
3481                 case OP_LOADR4_MEMBASE:
3482                 case OP_LOADR8_MEMBASE:
3483                         if (arm_is_fpimm8 (ins->inst_offset))
3484                                 break;
3485                         low_imm = ins->inst_offset & 0x1ff;
3486                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~0x1ff, &rot_amount)) >= 0) {
3487                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3488                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3489                                 temp->sreg1 = ins->inst_basereg;
3490                                 temp->dreg = mono_alloc_ireg (cfg);
3491                                 ins->inst_basereg = temp->dreg;
3492                                 ins->inst_offset = low_imm;
3493                         } else {
3494                                 MonoInst *add_ins;
3495
3496                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3497                                 temp->inst_c0 = ins->inst_offset;
3498                                 temp->dreg = mono_alloc_ireg (cfg);
3499
3500                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3501                                 add_ins->sreg1 = ins->inst_basereg;
3502                                 add_ins->sreg2 = temp->dreg;
3503                                 add_ins->dreg = mono_alloc_ireg (cfg);
3504
3505                                 ins->inst_basereg = add_ins->dreg;
3506                                 ins->inst_offset = 0;
3507                         }
3508                         break;
3509                 case OP_STORE_MEMBASE_REG:
3510                 case OP_STOREI4_MEMBASE_REG:
3511                 case OP_STOREI1_MEMBASE_REG:
3512                         if (arm_is_imm12 (ins->inst_offset))
3513                                 break;
3514                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3515                         temp->inst_c0 = ins->inst_offset;
3516                         temp->dreg = mono_alloc_ireg (cfg);
3517                         ins->sreg2 = temp->dreg;
3518                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3519                         break;
3520                 case OP_STOREI2_MEMBASE_REG:
3521                         if (arm_is_imm8 (ins->inst_offset))
3522                                 break;
3523                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3524                         temp->inst_c0 = ins->inst_offset;
3525                         temp->dreg = mono_alloc_ireg (cfg);
3526                         ins->sreg2 = temp->dreg;
3527                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3528                         break;
3529                 case OP_STORER4_MEMBASE_REG:
3530                 case OP_STORER8_MEMBASE_REG:
3531                         if (arm_is_fpimm8 (ins->inst_offset))
3532                                 break;
3533                         low_imm = ins->inst_offset & 0x1ff;
3534                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~ 0x1ff, &rot_amount)) >= 0 && arm_is_fpimm8 (low_imm)) {
3535                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3536                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3537                                 temp->sreg1 = ins->inst_destbasereg;
3538                                 temp->dreg = mono_alloc_ireg (cfg);
3539                                 ins->inst_destbasereg = temp->dreg;
3540                                 ins->inst_offset = low_imm;
3541                         } else {
3542                                 MonoInst *add_ins;
3543
3544                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3545                                 temp->inst_c0 = ins->inst_offset;
3546                                 temp->dreg = mono_alloc_ireg (cfg);
3547
3548                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3549                                 add_ins->sreg1 = ins->inst_destbasereg;
3550                                 add_ins->sreg2 = temp->dreg;
3551                                 add_ins->dreg = mono_alloc_ireg (cfg);
3552
3553                                 ins->inst_destbasereg = add_ins->dreg;
3554                                 ins->inst_offset = 0;
3555                         }
3556                         break;
3557                 case OP_STORE_MEMBASE_IMM:
3558                 case OP_STOREI1_MEMBASE_IMM:
3559                 case OP_STOREI2_MEMBASE_IMM:
3560                 case OP_STOREI4_MEMBASE_IMM:
3561                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3562                         temp->inst_c0 = ins->inst_imm;
3563                         temp->dreg = mono_alloc_ireg (cfg);
3564                         ins->sreg1 = temp->dreg;
3565                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3566                         last_ins = temp;
3567                         goto loop_start; /* make it handle the possibly big ins->inst_offset */
3568                 case OP_FCOMPARE:
3569                 case OP_RCOMPARE: {
3570                         gboolean swap = FALSE;
3571                         int reg;
3572
3573                         if (!ins->next) {
3574                                 /* Optimized away */
3575                                 NULLIFY_INS (ins);
3576                                 break;
3577                         }
3578
3579                         /* Some fp compares require swapped operands */
3580                         switch (ins->next->opcode) {
3581                         case OP_FBGT:
3582                                 ins->next->opcode = OP_FBLT;
3583                                 swap = TRUE;
3584                                 break;
3585                         case OP_FBGT_UN:
3586                                 ins->next->opcode = OP_FBLT_UN;
3587                                 swap = TRUE;
3588                                 break;
3589                         case OP_FBLE:
3590                                 ins->next->opcode = OP_FBGE;
3591                                 swap = TRUE;
3592                                 break;
3593                         case OP_FBLE_UN:
3594                                 ins->next->opcode = OP_FBGE_UN;
3595                                 swap = TRUE;
3596                                 break;
3597                         default:
3598                                 break;
3599                         }
3600                         if (swap) {
3601                                 reg = ins->sreg1;
3602                                 ins->sreg1 = ins->sreg2;
3603                                 ins->sreg2 = reg;
3604                         }
3605                         break;
3606                 }
3607                 }
3608
3609                 last_ins = ins;
3610         }
3611         bb->last_ins = last_ins;
3612         bb->max_vreg = cfg->next_vreg;
3613 }
3614
3615 void
3616 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
3617 {
3618         MonoInst *ins;
3619
3620         if (long_ins->opcode == OP_LNEG) {
3621                 ins = long_ins;
3622                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSBS_IMM, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1), 0);
3623                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
3624                 NULLIFY_INS (ins);
3625         }
3626 }
3627
3628 static guchar*
3629 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3630 {
3631         /* sreg is a float, dreg is an integer reg  */
3632         if (IS_VFP) {
3633                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3634                 if (is_signed)
3635                         ARM_TOSIZD (code, vfp_scratch1, sreg);
3636                 else
3637                         ARM_TOUIZD (code, vfp_scratch1, sreg);
3638                 ARM_FMRS (code, dreg, vfp_scratch1);
3639                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3640         }
3641         if (!is_signed) {
3642                 if (size == 1)
3643                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3644                 else if (size == 2) {
3645                         ARM_SHL_IMM (code, dreg, dreg, 16);
3646                         ARM_SHR_IMM (code, dreg, dreg, 16);
3647                 }
3648         } else {
3649                 if (size == 1) {
3650                         ARM_SHL_IMM (code, dreg, dreg, 24);
3651                         ARM_SAR_IMM (code, dreg, dreg, 24);
3652                 } else if (size == 2) {
3653                         ARM_SHL_IMM (code, dreg, dreg, 16);
3654                         ARM_SAR_IMM (code, dreg, dreg, 16);
3655                 }
3656         }
3657         return code;
3658 }
3659
3660 static guchar*
3661 emit_r4_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3662 {
3663         /* sreg is a float, dreg is an integer reg  */
3664         g_assert (IS_VFP);
3665         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3666         if (is_signed)
3667                 ARM_TOSIZS (code, vfp_scratch1, sreg);
3668         else
3669                 ARM_TOUIZS (code, vfp_scratch1, sreg);
3670         ARM_FMRS (code, dreg, vfp_scratch1);
3671         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3672
3673         if (!is_signed) {
3674                 if (size == 1)
3675                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3676                 else if (size == 2) {
3677                         ARM_SHL_IMM (code, dreg, dreg, 16);
3678                         ARM_SHR_IMM (code, dreg, dreg, 16);
3679                 }
3680         } else {
3681                 if (size == 1) {
3682                         ARM_SHL_IMM (code, dreg, dreg, 24);
3683                         ARM_SAR_IMM (code, dreg, dreg, 24);
3684                 } else if (size == 2) {
3685                         ARM_SHL_IMM (code, dreg, dreg, 16);
3686                         ARM_SAR_IMM (code, dreg, dreg, 16);
3687                 }
3688         }
3689         return code;
3690 }
3691
3692 #endif /* #ifndef DISABLE_JIT */
3693
3694 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
3695
3696 static void
3697 emit_thunk (guint8 *code, gconstpointer target)
3698 {
3699         guint8 *p = code;
3700
3701         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
3702         if (thumb_supported)
3703                 ARM_BX (code, ARMREG_IP);
3704         else
3705                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
3706         *(guint32*)code = (guint32)target;
3707         code += 4;
3708         mono_arch_flush_icache (p, code - p);
3709 }
3710
3711 static void
3712 handle_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3713 {
3714         MonoJitInfo *ji = NULL;
3715         MonoThunkJitInfo *info;
3716         guint8 *thunks, *p;
3717         int thunks_size;
3718         guint8 *orig_target;
3719         guint8 *target_thunk;
3720
3721         if (!domain)
3722                 domain = mono_domain_get ();
3723
3724         if (cfg) {
3725                 /*
3726                  * This can be called multiple times during JITting,
3727                  * save the current position in cfg->arch to avoid
3728                  * doing a O(n^2) search.
3729                  */
3730                 if (!cfg->arch.thunks) {
3731                         cfg->arch.thunks = cfg->thunks;
3732                         cfg->arch.thunks_size = cfg->thunk_area;
3733                 }
3734                 thunks = cfg->arch.thunks;
3735                 thunks_size = cfg->arch.thunks_size;
3736                 if (!thunks_size) {
3737                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
3738                         g_assert_not_reached ();
3739                 }
3740
3741                 g_assert (*(guint32*)thunks == 0);
3742                 emit_thunk (thunks, target);
3743                 arm_patch (code, thunks);
3744
3745                 cfg->arch.thunks += THUNK_SIZE;
3746                 cfg->arch.thunks_size -= THUNK_SIZE;
3747         } else {
3748                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
3749                 g_assert (ji);
3750                 info = mono_jit_info_get_thunk_info (ji);
3751                 g_assert (info);
3752
3753                 thunks = (guint8*)ji->code_start + info->thunks_offset;
3754                 thunks_size = info->thunks_size;
3755
3756                 orig_target = mono_arch_get_call_target (code + 4);
3757
3758                 mono_mini_arch_lock ();
3759
3760                 target_thunk = NULL;
3761                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
3762                         /* The call already points to a thunk, because of trampolines etc. */
3763                         target_thunk = orig_target;
3764                 } else {
3765                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
3766                                 if (((guint32*)p) [0] == 0) {
3767                                         /* Free entry */
3768                                         target_thunk = p;
3769                                         break;
3770                                 } else if (((guint32*)p) [2] == (guint32)target) {
3771                                         /* Thunk already points to target */
3772                                         target_thunk = p;
3773                                         break;
3774                                 }
3775                         }
3776                 }
3777
3778                 //g_print ("THUNK: %p %p %p\n", code, target, target_thunk);
3779
3780                 if (!target_thunk) {
3781                         mono_mini_arch_unlock ();
3782                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
3783                         g_assert_not_reached ();
3784                 }
3785
3786                 emit_thunk (target_thunk, target);
3787                 arm_patch (code, target_thunk);
3788                 mono_arch_flush_icache (code, 4);
3789
3790                 mono_mini_arch_unlock ();
3791         }
3792 }
3793
3794 static void
3795 arm_patch_general (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3796 {
3797         guint32 *code32 = (void*)code;
3798         guint32 ins = *code32;
3799         guint32 prim = (ins >> 25) & 7;
3800         guint32 tval = GPOINTER_TO_UINT (target);
3801
3802         //g_print ("patching 0x%08x (0x%08x) to point to 0x%08x\n", code, ins, target);
3803         if (prim == 5) { /* 101b */
3804                 /* the diff starts 8 bytes from the branch opcode */
3805                 gint diff = target - code - 8;
3806                 gint tbits;
3807                 gint tmask = 0xffffffff;
3808                 if (tval & 1) { /* entering thumb mode */
3809                         diff = target - 1 - code - 8;
3810                         g_assert (thumb_supported);
3811                         tbits = 0xf << 28; /* bl->blx bit pattern */
3812                         g_assert ((ins & (1 << 24))); /* it must be a bl, not b instruction */
3813                         /* this low bit of the displacement is moved to bit 24 in the instruction encoding */
3814                         if (diff & 2) {
3815                                 tbits |= 1 << 24;
3816                         }
3817                         tmask = ~(1 << 24); /* clear the link bit */
3818                         /*g_print ("blx to thumb: target: %p, code: %p, diff: %d, mask: %x\n", target, code, diff, tmask);*/
3819                 } else {
3820                         tbits = 0;
3821                 }
3822                 if (diff >= 0) {
3823                         if (diff <= 33554431) {
3824                                 diff >>= 2;
3825                                 ins = (ins & 0xff000000) | diff;
3826                                 ins &= tmask;
3827                                 *code32 = ins | tbits;
3828                                 return;
3829                         }
3830                 } else {
3831                         /* diff between 0 and -33554432 */
3832                         if (diff >= -33554432) {
3833                                 diff >>= 2;
3834                                 ins = (ins & 0xff000000) | (diff & ~0xff000000);
3835                                 ins &= tmask;
3836                                 *code32 = ins | tbits;
3837                                 return;
3838                         }
3839                 }
3840
3841                 handle_thunk (cfg, domain, code, target);
3842                 return;
3843         }
3844
3845         /*
3846          * The alternative call sequences looks like this:
3847          *
3848          *      ldr ip, [pc] // loads the address constant
3849          *      b 1f         // jumps around the constant
3850          *      address constant embedded in the code
3851          *   1f:
3852          *      mov lr, pc
3853          *      mov pc, ip
3854          *
3855          * There are two cases for patching:
3856          * a) at the end of method emission: in this case code points to the start
3857          *    of the call sequence
3858          * b) during runtime patching of the call site: in this case code points
3859          *    to the mov pc, ip instruction
3860          *
3861          * We have to handle also the thunk jump code sequence:
3862          *
3863          *      ldr ip, [pc]
3864          *      mov pc, ip
3865          *      address constant // execution never reaches here
3866          */
3867         if ((ins & 0x0ffffff0) == 0x12fff10) {
3868                 /* Branch and exchange: the address is constructed in a reg
3869                  * We can patch BX when the code sequence is the following:
3870                  *  ldr     ip, [pc, #0]    ; 0x8
3871                  *  b       0xc
3872                  *  .word code_ptr
3873                  *  mov     lr, pc
3874                  *  bx      ips
3875                  * */
3876                 guint32 ccode [4];
3877                 guint8 *emit = (guint8*)ccode;
3878                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3879                 ARM_B (emit, 0);
3880                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3881                 ARM_BX (emit, ARMREG_IP);
3882
3883                 /*patching from magic trampoline*/
3884                 if (ins == ccode [3]) {
3885                         g_assert (code32 [-4] == ccode [0]);
3886                         g_assert (code32 [-3] == ccode [1]);
3887                         g_assert (code32 [-1] == ccode [2]);
3888                         code32 [-2] = (guint32)target;
3889                         return;
3890                 }
3891                 /*patching from JIT*/
3892                 if (ins == ccode [0]) {
3893                         g_assert (code32 [1] == ccode [1]);
3894                         g_assert (code32 [3] == ccode [2]);
3895                         g_assert (code32 [4] == ccode [3]);
3896                         code32 [2] = (guint32)target;
3897                         return;
3898                 }
3899                 g_assert_not_reached ();
3900         } else if ((ins & 0x0ffffff0) == 0x12fff30) {
3901                 /*
3902                  * ldr ip, [pc, #0]
3903                  * b 0xc
3904                  * .word code_ptr
3905                  * blx ip
3906                  */
3907                 guint32 ccode [4];
3908                 guint8 *emit = (guint8*)ccode;
3909                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3910                 ARM_B (emit, 0);
3911                 ARM_BLX_REG (emit, ARMREG_IP);
3912
3913                 g_assert (code32 [-3] == ccode [0]);
3914                 g_assert (code32 [-2] == ccode [1]);
3915                 g_assert (code32 [0] == ccode [2]);
3916
3917                 code32 [-1] = (guint32)target;
3918         } else {
3919                 guint32 ccode [4];
3920                 guint32 *tmp = ccode;
3921                 guint8 *emit = (guint8*)tmp;
3922                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3923                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3924                 ARM_MOV_REG_REG (emit, ARMREG_PC, ARMREG_IP);
3925                 ARM_BX (emit, ARMREG_IP);
3926                 if (ins == ccode [2]) {
3927                         g_assert_not_reached (); // should be -2 ...
3928                         code32 [-1] = (guint32)target;
3929                         return;
3930                 }
3931                 if (ins == ccode [0]) {
3932                         /* handles both thunk jump code and the far call sequence */
3933                         code32 [2] = (guint32)target;
3934                         return;
3935                 }
3936                 g_assert_not_reached ();
3937         }
3938 //      g_print ("patched with 0x%08x\n", ins);
3939 }
3940
3941 void
3942 arm_patch (guchar *code, const guchar *target)
3943 {
3944         arm_patch_general (NULL, NULL, code, target);
3945 }
3946
3947 /*
3948  * Return the >= 0 uimm8 value if val can be represented with a byte + rotation
3949  * (with the rotation amount in *rot_amount. rot_amount is already adjusted
3950  * to be used with the emit macros.
3951  * Return -1 otherwise.
3952  */
3953 int
3954 mono_arm_is_rotated_imm8 (guint32 val, gint *rot_amount)
3955 {
3956         guint32 res, i;
3957         for (i = 0; i < 31; i+= 2) {
3958                 res = (val << (32 - i)) | (val >> i);
3959                 if (res & ~0xff)
3960                         continue;
3961                 *rot_amount = i? 32 - i: 0;
3962                 return res;
3963         }
3964         return -1;
3965 }
3966
3967 /*
3968  * Emits in code a sequence of instructions that load the value 'val'
3969  * into the dreg register. Uses at most 4 instructions.
3970  */
3971 guint8*
3972 mono_arm_emit_load_imm (guint8 *code, int dreg, guint32 val)
3973 {
3974         int imm8, rot_amount;
3975 #if 0
3976         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
3977         /* skip the constant pool */
3978         ARM_B (code, 0);
3979         *(int*)code = val;
3980         code += 4;
3981         return code;
3982 #endif
3983         if (mini_get_debug_options()->single_imm_size && v7_supported) {
3984                 ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
3985                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
3986                 return code;
3987         }
3988
3989         if ((imm8 = mono_arm_is_rotated_imm8 (val, &rot_amount)) >= 0) {
3990                 ARM_MOV_REG_IMM (code, dreg, imm8, rot_amount);
3991         } else if ((imm8 = mono_arm_is_rotated_imm8 (~val, &rot_amount)) >= 0) {
3992                 ARM_MVN_REG_IMM (code, dreg, imm8, rot_amount);
3993         } else {
3994                 if (v7_supported) {
3995                         ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
3996                         if (val >> 16)
3997                                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
3998                         return code;
3999                 }
4000                 if (val & 0xFF) {
4001                         ARM_MOV_REG_IMM8 (code, dreg, (val & 0xFF));
4002                         if (val & 0xFF00) {
4003                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4004                         }
4005                         if (val & 0xFF0000) {
4006                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4007                         }
4008                         if (val & 0xFF000000) {
4009                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4010                         }
4011                 } else if (val & 0xFF00) {
4012                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF00) >> 8, 24);
4013                         if (val & 0xFF0000) {
4014                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4015                         }
4016                         if (val & 0xFF000000) {
4017                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4018                         }
4019                 } else if (val & 0xFF0000) {
4020                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF0000) >> 16, 16);
4021                         if (val & 0xFF000000) {
4022                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4023                         }
4024                 }
4025                 //g_assert_not_reached ();
4026         }
4027         return code;
4028 }
4029
4030 gboolean
4031 mono_arm_thumb_supported (void)
4032 {
4033         return thumb_supported;
4034 }
4035
4036 gboolean
4037 mono_arm_eabi_supported (void)
4038 {
4039         return eabi_supported;
4040 }
4041
4042 int
4043 mono_arm_i8_align (void)
4044 {
4045         return i8_align;
4046 }
4047
4048 #ifndef DISABLE_JIT
4049
4050 static guint8*
4051 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
4052 {
4053         CallInfo *cinfo;
4054         MonoCallInst *call;
4055
4056         call = (MonoCallInst*)ins;
4057         cinfo = call->call_info;
4058
4059         switch (cinfo->ret.storage) {
4060         case RegTypeStructByVal:
4061         case RegTypeHFA: {
4062                 MonoInst *loc = cfg->arch.vret_addr_loc;
4063                 int i;
4064
4065                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
4066                         /* The JIT treats this as a normal call */
4067                         break;
4068                 }
4069
4070                 /* Load the destination address */
4071                 g_assert (loc && loc->opcode == OP_REGOFFSET);
4072
4073                 if (arm_is_imm12 (loc->inst_offset)) {
4074                         ARM_LDR_IMM (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
4075                 } else {
4076                         code = mono_arm_emit_load_imm (code, ARMREG_LR, loc->inst_offset);
4077                         ARM_LDR_REG_REG (code, ARMREG_LR, loc->inst_basereg, ARMREG_LR);
4078                 }
4079
4080                 if (cinfo->ret.storage == RegTypeStructByVal) {
4081                         int rsize = cinfo->ret.struct_size;
4082
4083                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4084                                 g_assert (rsize >= 0);
4085                                 switch (rsize) {
4086                                 case 0:
4087                                         break;
4088                                 case 1:
4089                                         ARM_STRB_IMM (code, i, ARMREG_LR, i * 4);
4090                                         break;
4091                                 case 2:
4092                                         ARM_STRH_IMM (code, i, ARMREG_LR, i * 4);
4093                                         break;
4094                                 default:
4095                                         ARM_STR_IMM (code, i, ARMREG_LR, i * 4);
4096                                         break;
4097                                 }
4098                                 rsize -= 4;
4099                         }
4100                 } else {
4101                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4102                                 if (cinfo->ret.esize == 4)
4103                                         ARM_FSTS (code, cinfo->ret.reg + i, ARMREG_LR, i * 4);
4104                                 else
4105                                         ARM_FSTD (code, cinfo->ret.reg + (i * 2), ARMREG_LR, i * 8);
4106                         }
4107                 }
4108                 return code;
4109         }
4110         default:
4111                 break;
4112         }
4113
4114         switch (ins->opcode) {
4115         case OP_FCALL:
4116         case OP_FCALL_REG:
4117         case OP_FCALL_MEMBASE:
4118                 if (IS_VFP) {
4119                         MonoType *sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4120                         if (sig_ret->type == MONO_TYPE_R4) {
4121                                 if (IS_HARD_FLOAT) {
4122                                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4123                                 } else {
4124                                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4125                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4126                                 }
4127                         } else {
4128                                 if (IS_HARD_FLOAT) {
4129                                         ARM_CPYD (code, ins->dreg, ARM_VFP_D0);
4130                                 } else {
4131                                         ARM_FMDRR (code, ARMREG_R0, ARMREG_R1, ins->dreg);
4132                                 }
4133                         }
4134                 }
4135                 break;
4136         case OP_RCALL:
4137         case OP_RCALL_REG:
4138         case OP_RCALL_MEMBASE: {
4139                 MonoType *sig_ret;
4140
4141                 g_assert (IS_VFP);
4142
4143                 sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4144                 g_assert (sig_ret->type == MONO_TYPE_R4);
4145                 if (IS_HARD_FLOAT) {
4146                         ARM_CPYS (code, ins->dreg, ARM_VFP_F0);
4147                 } else {
4148                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4149                         ARM_CPYS (code, ins->dreg, ins->dreg);
4150                 }
4151                 break;
4152         }
4153         default:
4154                 break;
4155         }
4156
4157         return code;
4158 }
4159
4160 void
4161 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
4162 {
4163         MonoInst *ins;
4164         MonoCallInst *call;
4165         guint offset;
4166         guint8 *code = cfg->native_code + cfg->code_len;
4167         MonoInst *last_ins = NULL;
4168         guint last_offset = 0;
4169         int max_len, cpos;
4170         int imm8, rot_amount;
4171
4172         /* we don't align basic blocks of loops on arm */
4173
4174         if (cfg->verbose_level > 2)
4175                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
4176
4177         cpos = bb->max_offset;
4178
4179         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
4180                 //MonoCoverageInfo *cov = mono_get_coverage_info (cfg->method);
4181                 //g_assert (!mono_compile_aot);
4182                 //cpos += 6;
4183                 //if (bb->cil_code)
4184                 //      cov->data [bb->dfn].iloffset = bb->cil_code - cfg->cil_code;
4185                 /* this is not thread save, but good enough */
4186                 /* fixme: howto handle overflows? */
4187                 //x86_inc_mem (code, &cov->data [bb->dfn].count);
4188         }
4189
4190     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num) {
4191                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4192                                                          (gpointer)"mono_break");
4193                 code = emit_call_seq (cfg, code);
4194         }
4195
4196         MONO_BB_FOR_EACH_INS (bb, ins) {
4197                 offset = code - cfg->native_code;
4198
4199                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4200
4201                 if (offset > (cfg->code_size - max_len - 16)) {
4202                         cfg->code_size *= 2;
4203                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4204                         code = cfg->native_code + offset;
4205                 }
4206         //      if (ins->cil_code)
4207         //              g_print ("cil code\n");
4208                 mono_debug_record_line_number (cfg, ins, offset);
4209
4210                 switch (ins->opcode) {
4211                 case OP_MEMORY_BARRIER:
4212                         if (v6_supported) {
4213                                 ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
4214                                 ARM_MCR (code, 15, 0, ARMREG_R0, 7, 10, 5);
4215                         }
4216                         break;
4217                 case OP_TLS_GET:
4218                         code = emit_tls_get (code, ins->dreg, ins->inst_offset);
4219                         break;
4220                 case OP_TLS_SET:
4221                         code = emit_tls_set (code, ins->sreg1, ins->inst_offset);
4222                         break;
4223                 case OP_ATOMIC_EXCHANGE_I4:
4224                 case OP_ATOMIC_CAS_I4:
4225                 case OP_ATOMIC_ADD_I4: {
4226                         int tmpreg;
4227                         guint8 *buf [16];
4228
4229                         g_assert (v7_supported);
4230
4231                         /* Free up a reg */
4232                         if (ins->sreg1 != ARMREG_IP && ins->sreg2 != ARMREG_IP && ins->sreg3 != ARMREG_IP)
4233                                 tmpreg = ARMREG_IP;
4234                         else if (ins->sreg1 != ARMREG_R0 && ins->sreg2 != ARMREG_R0 && ins->sreg3 != ARMREG_R0)
4235                                 tmpreg = ARMREG_R0;
4236                         else if (ins->sreg1 != ARMREG_R1 && ins->sreg2 != ARMREG_R1 && ins->sreg3 != ARMREG_R1)
4237                                 tmpreg = ARMREG_R1;
4238                         else
4239                                 tmpreg = ARMREG_R2;
4240                         g_assert (cfg->arch.atomic_tmp_offset != -1);
4241                         ARM_STR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4242
4243                         switch (ins->opcode) {
4244                         case OP_ATOMIC_EXCHANGE_I4:
4245                                 buf [0] = code;
4246                                 ARM_DMB (code, ARM_DMB_SY);
4247                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4248                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4249                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4250                                 buf [1] = code;
4251                                 ARM_B_COND (code, ARMCOND_NE, 0);
4252                                 arm_patch (buf [1], buf [0]);
4253                                 break;
4254                         case OP_ATOMIC_CAS_I4:
4255                                 ARM_DMB (code, ARM_DMB_SY);
4256                                 buf [0] = code;
4257                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4258                                 ARM_CMP_REG_REG (code, ARMREG_LR, ins->sreg3);
4259                                 buf [1] = code;
4260                                 ARM_B_COND (code, ARMCOND_NE, 0);
4261                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4262                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4263                                 buf [2] = code;
4264                                 ARM_B_COND (code, ARMCOND_NE, 0);
4265                                 arm_patch (buf [2], buf [0]);
4266                                 arm_patch (buf [1], code);
4267                                 break;
4268                         case OP_ATOMIC_ADD_I4:
4269                                 buf [0] = code;
4270                                 ARM_DMB (code, ARM_DMB_SY);
4271                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4272                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->sreg2);
4273                                 ARM_STREX_REG (code, tmpreg, ARMREG_LR, ins->sreg1);
4274                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4275                                 buf [1] = code;
4276                                 ARM_B_COND (code, ARMCOND_NE, 0);
4277                                 arm_patch (buf [1], buf [0]);
4278                                 break;
4279                         default:
4280                                 g_assert_not_reached ();
4281                         }
4282
4283                         ARM_DMB (code, ARM_DMB_SY);
4284                         if (tmpreg != ins->dreg)
4285                                 ARM_LDR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4286                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_LR);
4287                         break;
4288                 }
4289                 case OP_ATOMIC_LOAD_I1:
4290                 case OP_ATOMIC_LOAD_U1:
4291                 case OP_ATOMIC_LOAD_I2:
4292                 case OP_ATOMIC_LOAD_U2:
4293                 case OP_ATOMIC_LOAD_I4:
4294                 case OP_ATOMIC_LOAD_U4:
4295                 case OP_ATOMIC_LOAD_R4:
4296                 case OP_ATOMIC_LOAD_R8: {
4297                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4298                                 ARM_DMB (code, ARM_DMB_SY);
4299
4300                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4301
4302                         switch (ins->opcode) {
4303                         case OP_ATOMIC_LOAD_I1:
4304                                 ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4305                                 break;
4306                         case OP_ATOMIC_LOAD_U1:
4307                                 ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4308                                 break;
4309                         case OP_ATOMIC_LOAD_I2:
4310                                 ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4311                                 break;
4312                         case OP_ATOMIC_LOAD_U2:
4313                                 ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4314                                 break;
4315                         case OP_ATOMIC_LOAD_I4:
4316                         case OP_ATOMIC_LOAD_U4:
4317                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4318                                 break;
4319                         case OP_ATOMIC_LOAD_R4:
4320                                 if (cfg->r4fp) {
4321                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4322                                         ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
4323                                 } else {
4324                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4325                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4326                                         ARM_FLDS (code, vfp_scratch1, ARMREG_LR, 0);
4327                                         ARM_CVTS (code, ins->dreg, vfp_scratch1);
4328                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4329                                 }
4330                                 break;
4331                         case OP_ATOMIC_LOAD_R8:
4332                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4333                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4334                                 break;
4335                         }
4336
4337                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4338                                 ARM_DMB (code, ARM_DMB_SY);
4339                         break;
4340                 }
4341                 case OP_ATOMIC_STORE_I1:
4342                 case OP_ATOMIC_STORE_U1:
4343                 case OP_ATOMIC_STORE_I2:
4344                 case OP_ATOMIC_STORE_U2:
4345                 case OP_ATOMIC_STORE_I4:
4346                 case OP_ATOMIC_STORE_U4:
4347                 case OP_ATOMIC_STORE_R4:
4348                 case OP_ATOMIC_STORE_R8: {
4349                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4350                                 ARM_DMB (code, ARM_DMB_SY);
4351
4352                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4353
4354                         switch (ins->opcode) {
4355                         case OP_ATOMIC_STORE_I1:
4356                         case OP_ATOMIC_STORE_U1:
4357                                 ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4358                                 break;
4359                         case OP_ATOMIC_STORE_I2:
4360                         case OP_ATOMIC_STORE_U2:
4361                                 ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4362                                 break;
4363                         case OP_ATOMIC_STORE_I4:
4364                         case OP_ATOMIC_STORE_U4:
4365                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4366                                 break;
4367                         case OP_ATOMIC_STORE_R4:
4368                                 if (cfg->r4fp) {
4369                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4370                                         ARM_FSTS (code, ins->sreg1, ARMREG_LR, 0);
4371                                 } else {
4372                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4373                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4374                                         ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4375                                         ARM_FSTS (code, vfp_scratch1, ARMREG_LR, 0);
4376                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4377                                 }
4378                                 break;
4379                         case OP_ATOMIC_STORE_R8:
4380                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4381                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
4382                                 break;
4383                         }
4384
4385                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4386                                 ARM_DMB (code, ARM_DMB_SY);
4387                         break;
4388                 }
4389                 case OP_BIGMUL:
4390                         ARM_SMULL_REG_REG (code, ins->backend.reg3, ins->dreg, ins->sreg1, ins->sreg2);
4391                         break;
4392                 case OP_BIGMUL_UN:
4393                         ARM_UMULL_REG_REG (code, ins->backend.reg3, ins->dreg, ins->sreg1, ins->sreg2);
4394                         break;
4395                 case OP_STOREI1_MEMBASE_IMM:
4396                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFF);
4397                         g_assert (arm_is_imm12 (ins->inst_offset));
4398                         ARM_STRB_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4399                         break;
4400                 case OP_STOREI2_MEMBASE_IMM:
4401                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFFFF);
4402                         g_assert (arm_is_imm8 (ins->inst_offset));
4403                         ARM_STRH_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4404                         break;
4405                 case OP_STORE_MEMBASE_IMM:
4406                 case OP_STOREI4_MEMBASE_IMM:
4407                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm);
4408                         g_assert (arm_is_imm12 (ins->inst_offset));
4409                         ARM_STR_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4410                         break;
4411                 case OP_STOREI1_MEMBASE_REG:
4412                         g_assert (arm_is_imm12 (ins->inst_offset));
4413                         ARM_STRB_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4414                         break;
4415                 case OP_STOREI2_MEMBASE_REG:
4416                         g_assert (arm_is_imm8 (ins->inst_offset));
4417                         ARM_STRH_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4418                         break;
4419                 case OP_STORE_MEMBASE_REG:
4420                 case OP_STOREI4_MEMBASE_REG:
4421                         /* this case is special, since it happens for spill code after lowering has been called */
4422                         if (arm_is_imm12 (ins->inst_offset)) {
4423                                 ARM_STR_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4424                         } else {
4425                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4426                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4427                         }
4428                         break;
4429                 case OP_STOREI1_MEMINDEX:
4430                         ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4431                         break;
4432                 case OP_STOREI2_MEMINDEX:
4433                         ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4434                         break;
4435                 case OP_STORE_MEMINDEX:
4436                 case OP_STOREI4_MEMINDEX:
4437                         ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4438                         break;
4439                 case OP_LOADU4_MEM:
4440                         g_assert_not_reached ();
4441                         break;
4442                 case OP_LOAD_MEMINDEX:
4443                 case OP_LOADI4_MEMINDEX:
4444                 case OP_LOADU4_MEMINDEX:
4445                         ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4446                         break;
4447                 case OP_LOADI1_MEMINDEX:
4448                         ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4449                         break;
4450                 case OP_LOADU1_MEMINDEX:
4451                         ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4452                         break;
4453                 case OP_LOADI2_MEMINDEX:
4454                         ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4455                         break;
4456                 case OP_LOADU2_MEMINDEX:
4457                         ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4458                         break;
4459                 case OP_LOAD_MEMBASE:
4460                 case OP_LOADI4_MEMBASE:
4461                 case OP_LOADU4_MEMBASE:
4462                         /* this case is special, since it happens for spill code after lowering has been called */
4463                         if (arm_is_imm12 (ins->inst_offset)) {
4464                                 ARM_LDR_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4465                         } else {
4466                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4467                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4468                         }
4469                         break;
4470                 case OP_LOADI1_MEMBASE:
4471                         g_assert (arm_is_imm8 (ins->inst_offset));
4472                         ARM_LDRSB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4473                         break;
4474                 case OP_LOADU1_MEMBASE:
4475                         g_assert (arm_is_imm12 (ins->inst_offset));
4476                         ARM_LDRB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4477                         break;
4478                 case OP_LOADU2_MEMBASE:
4479                         g_assert (arm_is_imm8 (ins->inst_offset));
4480                         ARM_LDRH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4481                         break;
4482                 case OP_LOADI2_MEMBASE:
4483                         g_assert (arm_is_imm8 (ins->inst_offset));
4484                         ARM_LDRSH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4485                         break;
4486                 case OP_ICONV_TO_I1:
4487                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 24);
4488                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 24);
4489                         break;
4490                 case OP_ICONV_TO_I2:
4491                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4492                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 16);
4493                         break;
4494                 case OP_ICONV_TO_U1:
4495                         ARM_AND_REG_IMM8 (code, ins->dreg, ins->sreg1, 0xff);
4496                         break;
4497                 case OP_ICONV_TO_U2:
4498                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4499                         ARM_SHR_IMM (code, ins->dreg, ins->dreg, 16);
4500                         break;
4501                 case OP_COMPARE:
4502                 case OP_ICOMPARE:
4503                         ARM_CMP_REG_REG (code, ins->sreg1, ins->sreg2);
4504                         break;
4505                 case OP_COMPARE_IMM:
4506                 case OP_ICOMPARE_IMM:
4507                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4508                         g_assert (imm8 >= 0);
4509                         ARM_CMP_REG_IMM (code, ins->sreg1, imm8, rot_amount);
4510                         break;
4511                 case OP_BREAK:
4512                         /*
4513                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
4514                          * So instead of emitting a trap, we emit a call a C function and place a
4515                          * breakpoint there.
4516                          */
4517                         //*(int*)code = 0xef9f0001;
4518                         //code += 4;
4519                         //ARM_DBRK (code);
4520                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4521                                                                  (gpointer)"mono_break");
4522                         code = emit_call_seq (cfg, code);
4523                         break;
4524                 case OP_RELAXED_NOP:
4525                         ARM_NOP (code);
4526                         break;
4527                 case OP_NOP:
4528                 case OP_DUMMY_USE:
4529                 case OP_DUMMY_STORE:
4530                 case OP_DUMMY_ICONST:
4531                 case OP_DUMMY_R8CONST:
4532                 case OP_NOT_REACHED:
4533                 case OP_NOT_NULL:
4534                         break;
4535                 case OP_IL_SEQ_POINT:
4536                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4537                         break;
4538                 case OP_SEQ_POINT: {
4539                         int i;
4540                         MonoInst *info_var = cfg->arch.seq_point_info_var;
4541                         MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
4542                         MonoInst *ss_method_var = cfg->arch.seq_point_ss_method_var;
4543                         MonoInst *bp_method_var = cfg->arch.seq_point_bp_method_var;
4544                         MonoInst *var;
4545                         int dreg = ARMREG_LR;
4546
4547 #if 0
4548                         if (cfg->soft_breakpoints) {
4549                                 g_assert (!cfg->compile_aot);
4550                         }
4551 #endif
4552
4553                         /*
4554                          * For AOT, we use one got slot per method, which will point to a
4555                          * SeqPointInfo structure, containing all the information required
4556                          * by the code below.
4557                          */
4558                         if (cfg->compile_aot) {
4559                                 g_assert (info_var);
4560                                 g_assert (info_var->opcode == OP_REGOFFSET);
4561                                 g_assert (arm_is_imm12 (info_var->inst_offset));
4562                         }
4563
4564                         if (!cfg->soft_breakpoints && !cfg->compile_aot) {
4565                                 /*
4566                                  * Read from the single stepping trigger page. This will cause a
4567                                  * SIGSEGV when single stepping is enabled.
4568                                  * We do this _before_ the breakpoint, so single stepping after
4569                                  * a breakpoint is hit will step to the next IL offset.
4570                                  */
4571                                 g_assert (((guint64)(gsize)ss_trigger_page >> 32) == 0);
4572                         }
4573
4574                         /* Single step check */
4575                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4576                                 if (cfg->soft_breakpoints) {
4577                                         /* Load the address of the sequence point method variable. */
4578                                         var = ss_method_var;
4579                                         g_assert (var);
4580                                         g_assert (var->opcode == OP_REGOFFSET);
4581                                         g_assert (arm_is_imm12 (var->inst_offset));
4582                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4583
4584                                         /* Read the value and check whether it is non-zero. */
4585                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4586                                         ARM_CMP_REG_IMM (code, dreg, 0, 0);
4587                                         /* Call it conditionally. */
4588                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4589                                 } else {
4590                                         if (cfg->compile_aot) {
4591                                                 /* Load the trigger page addr from the variable initialized in the prolog */
4592                                                 var = ss_trigger_page_var;
4593                                                 g_assert (var);
4594                                                 g_assert (var->opcode == OP_REGOFFSET);
4595                                                 g_assert (arm_is_imm12 (var->inst_offset));
4596                                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4597                                         } else {
4598                                                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
4599                                                 ARM_B (code, 0);
4600                                                 *(int*)code = (int)ss_trigger_page;
4601                                                 code += 4;
4602                                         }
4603                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4604                                 }
4605                         }
4606
4607                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4608
4609                         /* Breakpoint check */
4610                         if (cfg->compile_aot) {
4611                                 guint32 offset = code - cfg->native_code;
4612                                 guint32 val;
4613
4614                                 ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
4615                                 /* Add the offset */
4616                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4617                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of a trigger page */
4618                                 if (arm_is_imm12 ((int)val)) {
4619                                         ARM_LDR_IMM (code, dreg, dreg, val);
4620                                 } else {
4621                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF), 0);
4622                                         if (val & 0xFF00)
4623                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4624                                         if (val & 0xFF0000)
4625                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4626                                         g_assert (!(val & 0xFF000000));
4627
4628                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4629                                 }
4630                                 /* What is faster, a branch or a load ? */
4631                                 ARM_CMP_REG_IMM (code, dreg, 0, 0);
4632                                 /* The breakpoint instruction */
4633                                 if (cfg->soft_breakpoints)
4634                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4635                                 else
4636                                         ARM_LDR_IMM_COND (code, dreg, dreg, 0, ARMCOND_NE);
4637                         } else if (cfg->soft_breakpoints) {
4638                                 /* Load the address of the breakpoint method into ip. */
4639                                 var = bp_method_var;
4640                                 g_assert (var);
4641                                 g_assert (var->opcode == OP_REGOFFSET);
4642                                 g_assert (arm_is_imm12 (var->inst_offset));
4643                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4644
4645                                 /*
4646                                  * A placeholder for a possible breakpoint inserted by
4647                                  * mono_arch_set_breakpoint ().
4648                                  */
4649                                 ARM_NOP (code);
4650                         } else {
4651                                 /*
4652                                  * A placeholder for a possible breakpoint inserted by
4653                                  * mono_arch_set_breakpoint ().
4654                                  */
4655                                 for (i = 0; i < 4; ++i)
4656                                         ARM_NOP (code);
4657                         }
4658
4659                         /*
4660                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4661                          * to another IL offset.
4662                          */
4663
4664                         ARM_NOP (code);
4665                         break;
4666                 }
4667                 case OP_ADDCC:
4668                 case OP_IADDCC:
4669                         ARM_ADDS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4670                         break;
4671                 case OP_IADD:
4672                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4673                         break;
4674                 case OP_ADC:
4675                 case OP_IADC:
4676                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4677                         break;
4678                 case OP_ADDCC_IMM:
4679                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4680                         g_assert (imm8 >= 0);
4681                         ARM_ADDS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4682                         break;
4683                 case OP_ADD_IMM:
4684                 case OP_IADD_IMM:
4685                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4686                         g_assert (imm8 >= 0);
4687                         ARM_ADD_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4688                         break;
4689                 case OP_ADC_IMM:
4690                 case OP_IADC_IMM:
4691                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4692                         g_assert (imm8 >= 0);
4693                         ARM_ADCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4694                         break;
4695                 case OP_IADD_OVF:
4696                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4697                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4698                         break;
4699                 case OP_IADD_OVF_UN:
4700                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4701                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4702                         break;
4703                 case OP_ISUB_OVF:
4704                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4705                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4706                         break;
4707                 case OP_ISUB_OVF_UN:
4708                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4709                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4710                         break;
4711                 case OP_ADD_OVF_CARRY:
4712                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4713                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4714                         break;
4715                 case OP_ADD_OVF_UN_CARRY:
4716                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4717                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4718                         break;
4719                 case OP_SUB_OVF_CARRY:
4720                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4721                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4722                         break;
4723                 case OP_SUB_OVF_UN_CARRY:
4724                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4725                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4726                         break;
4727                 case OP_SUBCC:
4728                 case OP_ISUBCC:
4729                         ARM_SUBS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4730                         break;
4731                 case OP_SUBCC_IMM:
4732                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4733                         g_assert (imm8 >= 0);
4734                         ARM_SUBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4735                         break;
4736                 case OP_ISUB:
4737                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4738                         break;
4739                 case OP_SBB:
4740                 case OP_ISBB:
4741                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4742                         break;
4743                 case OP_SUB_IMM:
4744                 case OP_ISUB_IMM:
4745                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4746                         g_assert (imm8 >= 0);
4747                         ARM_SUB_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4748                         break;
4749                 case OP_SBB_IMM:
4750                 case OP_ISBB_IMM:
4751                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4752                         g_assert (imm8 >= 0);
4753                         ARM_SBCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4754                         break;
4755                 case OP_ARM_RSBS_IMM:
4756                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4757                         g_assert (imm8 >= 0);
4758                         ARM_RSBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4759                         break;
4760                 case OP_ARM_RSC_IMM:
4761                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4762                         g_assert (imm8 >= 0);
4763                         ARM_RSC_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4764                         break;
4765                 case OP_IAND:
4766                         ARM_AND_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4767                         break;
4768                 case OP_AND_IMM:
4769                 case OP_IAND_IMM:
4770                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4771                         g_assert (imm8 >= 0);
4772                         ARM_AND_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4773                         break;
4774                 case OP_IDIV:
4775                         g_assert (v7s_supported || v7k_supported);
4776                         ARM_SDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4777                         break;
4778                 case OP_IDIV_UN:
4779                         g_assert (v7s_supported || v7k_supported);
4780                         ARM_UDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4781                         break;
4782                 case OP_IREM:
4783                         g_assert (v7s_supported || v7k_supported);
4784                         ARM_SDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4785                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4786                         break;
4787                 case OP_IREM_UN:
4788                         g_assert (v7s_supported || v7k_supported);
4789                         ARM_UDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4790                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4791                         break;
4792                 case OP_DIV_IMM:
4793                 case OP_REM_IMM:
4794                         g_assert_not_reached ();
4795                 case OP_IOR:
4796                         ARM_ORR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4797                         break;
4798                 case OP_OR_IMM:
4799                 case OP_IOR_IMM:
4800                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4801                         g_assert (imm8 >= 0);
4802                         ARM_ORR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4803                         break;
4804                 case OP_IXOR:
4805                         ARM_EOR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4806                         break;
4807                 case OP_XOR_IMM:
4808                 case OP_IXOR_IMM:
4809                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4810                         g_assert (imm8 >= 0);
4811                         ARM_EOR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4812                         break;
4813                 case OP_ISHL:
4814                         ARM_SHL_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4815                         break;
4816                 case OP_SHL_IMM:
4817                 case OP_ISHL_IMM:
4818                         if (ins->inst_imm)
4819                                 ARM_SHL_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4820                         else if (ins->dreg != ins->sreg1)
4821                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4822                         break;
4823                 case OP_ISHR:
4824                         ARM_SAR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4825                         break;
4826                 case OP_SHR_IMM:
4827                 case OP_ISHR_IMM:
4828                         if (ins->inst_imm)
4829                                 ARM_SAR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4830                         else if (ins->dreg != ins->sreg1)
4831                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4832                         break;
4833                 case OP_SHR_UN_IMM:
4834                 case OP_ISHR_UN_IMM:
4835                         if (ins->inst_imm)
4836                                 ARM_SHR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4837                         else if (ins->dreg != ins->sreg1)
4838                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4839                         break;
4840                 case OP_ISHR_UN:
4841                         ARM_SHR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4842                         break;
4843                 case OP_INOT:
4844                         ARM_MVN_REG_REG (code, ins->dreg, ins->sreg1);
4845                         break;
4846                 case OP_INEG:
4847                         ARM_RSB_REG_IMM8 (code, ins->dreg, ins->sreg1, 0);
4848                         break;
4849                 case OP_IMUL:
4850                         if (ins->dreg == ins->sreg2)
4851                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4852                         else
4853                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg2, ins->sreg1);
4854                         break;
4855                 case OP_MUL_IMM:
4856                         g_assert_not_reached ();
4857                         break;
4858                 case OP_IMUL_OVF:
4859                         /* FIXME: handle ovf/ sreg2 != dreg */
4860                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4861                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4862                         break;
4863                 case OP_IMUL_OVF_UN:
4864                         /* FIXME: handle ovf/ sreg2 != dreg */
4865                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4866                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4867                         break;
4868                 case OP_ICONST:
4869                         code = mono_arm_emit_load_imm (code, ins->dreg, ins->inst_c0);
4870                         break;
4871                 case OP_AOTCONST:
4872                         /* Load the GOT offset */
4873                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4874                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4875                         ARM_B (code, 0);
4876                         *(gpointer*)code = NULL;
4877                         code += 4;
4878                         /* Load the value from the GOT */
4879                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4880                         break;
4881                 case OP_OBJC_GET_SELECTOR:
4882                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
4883                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4884                         ARM_B (code, 0);
4885                         *(gpointer*)code = NULL;
4886                         code += 4;
4887                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4888                         break;
4889                 case OP_ICONV_TO_I4:
4890                 case OP_ICONV_TO_U4:
4891                 case OP_MOVE:
4892                         if (ins->dreg != ins->sreg1)
4893                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4894                         break;
4895                 case OP_SETLRET: {
4896                         int saved = ins->sreg2;
4897                         if (ins->sreg2 == ARM_LSW_REG) {
4898                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg2);
4899                                 saved = ARMREG_LR;
4900                         }
4901                         if (ins->sreg1 != ARM_LSW_REG)
4902                                 ARM_MOV_REG_REG (code, ARM_LSW_REG, ins->sreg1);
4903                         if (saved != ARM_MSW_REG)
4904                                 ARM_MOV_REG_REG (code, ARM_MSW_REG, saved);
4905                         break;
4906                 }
4907                 case OP_FMOVE:
4908                         if (IS_VFP && ins->dreg != ins->sreg1)
4909                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4910                         break;
4911                 case OP_RMOVE:
4912                         if (IS_VFP && ins->dreg != ins->sreg1)
4913                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
4914                         break;
4915                 case OP_MOVE_F_TO_I4:
4916                         if (cfg->r4fp) {
4917                                 ARM_FMRS (code, ins->dreg, ins->sreg1);
4918                         } else {
4919                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4920                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4921                                 ARM_FMRS (code, ins->dreg, vfp_scratch1);
4922                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4923                         }
4924                         break;
4925                 case OP_MOVE_I4_TO_F:
4926                         if (cfg->r4fp) {
4927                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4928                         } else {
4929                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4930                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4931                         }
4932                         break;
4933                 case OP_FCONV_TO_R4:
4934                         if (IS_VFP) {
4935                                 if (cfg->r4fp) {
4936                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4937                                 } else {
4938                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4939                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4940                                 }
4941                         }
4942                         break;
4943                 case OP_TAILCALL: {
4944                         MonoCallInst *call = (MonoCallInst*)ins;
4945
4946                         /*
4947                          * The stack looks like the following:
4948                          * <caller argument area>
4949                          * <saved regs etc>
4950                          * <rest of frame>
4951                          * <callee argument area>
4952                          * Need to copy the arguments from the callee argument area to
4953                          * the caller argument area, and pop the frame.
4954                          */
4955                         if (call->stack_usage) {
4956                                 int i, prev_sp_offset = 0;
4957
4958                                 /* Compute size of saved registers restored below */
4959                                 if (iphone_abi)
4960                                         prev_sp_offset = 2 * 4;
4961                                 else
4962                                         prev_sp_offset = 1 * 4;
4963                                 for (i = 0; i < 16; ++i) {
4964                                         if (cfg->used_int_regs & (1 << i))
4965                                                 prev_sp_offset += 4;
4966                                 }
4967
4968                                 code = emit_big_add (code, ARMREG_IP, cfg->frame_reg, cfg->stack_usage + prev_sp_offset);
4969
4970                                 /* Copy arguments on the stack to our argument area */
4971                                 for (i = 0; i < call->stack_usage; i += sizeof (mgreg_t)) {
4972                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, i);
4973                                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_IP, i);
4974                                 }
4975                         }
4976
4977                         /*
4978                          * Keep in sync with mono_arch_emit_epilog
4979                          */
4980                         g_assert (!cfg->method->save_lmf);
4981
4982                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
4983                         if (iphone_abi) {
4984                                 if (cfg->used_int_regs)
4985                                         ARM_POP (code, cfg->used_int_regs);
4986                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
4987                         } else {
4988                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
4989                         }
4990
4991                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4992                         if (cfg->compile_aot) {
4993                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
4994                                 ARM_B (code, 0);
4995                                 *(gpointer*)code = NULL;
4996                                 code += 4;
4997                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
4998                         } else {
4999                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5000                                 cfg->thunk_area += THUNK_SIZE;
5001                         }
5002                         break;
5003                 }
5004                 case OP_CHECK_THIS:
5005                         /* ensure ins->sreg1 is not NULL */
5006                         ARM_LDRB_IMM (code, ARMREG_LR, ins->sreg1, 0);
5007                         break;
5008                 case OP_ARGLIST: {
5009                         g_assert (cfg->sig_cookie < 128);
5010                         ARM_LDR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
5011                         ARM_STR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5012                         break;
5013                 }
5014                 case OP_FCALL:
5015                 case OP_RCALL:
5016                 case OP_LCALL:
5017                 case OP_VCALL:
5018                 case OP_VCALL2:
5019                 case OP_VOIDCALL:
5020                 case OP_CALL:
5021                         call = (MonoCallInst*)ins;
5022
5023                         if (IS_HARD_FLOAT)
5024                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5025
5026                         if (ins->flags & MONO_INST_HAS_METHOD)
5027                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD, call->method);
5028                         else
5029                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_ABS, call->fptr);
5030                         code = emit_call_seq (cfg, code);
5031                         ins->flags |= MONO_INST_GC_CALLSITE;
5032                         ins->backend.pc_offset = code - cfg->native_code;
5033                         code = emit_move_return_value (cfg, ins, code);
5034                         break;
5035                 case OP_FCALL_REG:
5036                 case OP_RCALL_REG:
5037                 case OP_LCALL_REG:
5038                 case OP_VCALL_REG:
5039                 case OP_VCALL2_REG:
5040                 case OP_VOIDCALL_REG:
5041                 case OP_CALL_REG:
5042                         if (IS_HARD_FLOAT)
5043                                 code = emit_float_args (cfg, (MonoCallInst *)ins, code, &max_len, &offset);
5044
5045                         code = emit_call_reg (code, ins->sreg1);
5046                         ins->flags |= MONO_INST_GC_CALLSITE;
5047                         ins->backend.pc_offset = code - cfg->native_code;
5048                         code = emit_move_return_value (cfg, ins, code);
5049                         break;
5050                 case OP_FCALL_MEMBASE:
5051                 case OP_RCALL_MEMBASE:
5052                 case OP_LCALL_MEMBASE:
5053                 case OP_VCALL_MEMBASE:
5054                 case OP_VCALL2_MEMBASE:
5055                 case OP_VOIDCALL_MEMBASE:
5056                 case OP_CALL_MEMBASE: {
5057                         g_assert (ins->sreg1 != ARMREG_LR);
5058                         call = (MonoCallInst*)ins;
5059
5060                         if (IS_HARD_FLOAT)
5061                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5062                         if (!arm_is_imm12 (ins->inst_offset)) {
5063                                 /* sreg1 might be IP */
5064                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5065                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, ins->inst_offset);
5066                                 ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, ARMREG_LR);
5067                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5068                                 ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, 0);
5069                         } else {
5070                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5071                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
5072                         }
5073                         ins->flags |= MONO_INST_GC_CALLSITE;
5074                         ins->backend.pc_offset = code - cfg->native_code;
5075                         code = emit_move_return_value (cfg, ins, code);
5076                         break;
5077                 }
5078                 case OP_GENERIC_CLASS_INIT: {
5079                         int byte_offset;
5080                         guint8 *jump;
5081
5082                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
5083
5084                         g_assert (arm_is_imm8 (byte_offset));
5085                         ARM_LDRSB_IMM (code, ARMREG_IP, ins->sreg1, byte_offset);
5086                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5087                         jump = code;
5088                         ARM_B_COND (code, ARMCOND_NE, 0);
5089
5090                         /* Uninitialized case */
5091                         g_assert (ins->sreg1 == ARMREG_R0);
5092
5093                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5094                                                                  (gpointer)"mono_generic_class_init");
5095                         code = emit_call_seq (cfg, code);
5096
5097                         /* Initialized case */
5098                         arm_patch (jump, code);
5099                         break;
5100                 }
5101                 case OP_LOCALLOC: {
5102                         /* round the size to 8 bytes */
5103                         ARM_ADD_REG_IMM8 (code, ins->dreg, ins->sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5104                         ARM_BIC_REG_IMM8 (code, ins->dreg, ins->dreg, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5105                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ins->dreg);
5106                         /* memzero the area: dreg holds the size, sp is the pointer */
5107                         if (ins->flags & MONO_INST_INIT) {
5108                                 guint8 *start_loop, *branch_to_cond;
5109                                 ARM_MOV_REG_IMM8 (code, ARMREG_LR, 0);
5110                                 branch_to_cond = code;
5111                                 ARM_B (code, 0);
5112                                 start_loop = code;
5113                                 ARM_STR_REG_REG (code, ARMREG_LR, ARMREG_SP, ins->dreg);
5114                                 arm_patch (branch_to_cond, code);
5115                                 /* decrement by 4 and set flags */
5116                                 ARM_SUBS_REG_IMM8 (code, ins->dreg, ins->dreg, sizeof (mgreg_t));
5117                                 ARM_B_COND (code, ARMCOND_GE, 0);
5118                                 arm_patch (code - 4, start_loop);
5119                         }
5120                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_SP);
5121                         if (cfg->param_area)
5122                                 code = emit_sub_imm (code, ARMREG_SP, ARMREG_SP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5123                         break;
5124                 }
5125                 case OP_DYN_CALL: {
5126                         int i;
5127                         MonoInst *var = cfg->dyn_call_var;
5128                         guint8 *buf [16];
5129
5130                         g_assert (var->opcode == OP_REGOFFSET);
5131                         g_assert (arm_is_imm12 (var->inst_offset));
5132
5133                         /* lr = args buffer filled by mono_arch_get_dyn_call_args () */
5134                         ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5135                         /* ip = ftn */
5136                         ARM_MOV_REG_REG (code, ARMREG_IP, ins->sreg2);
5137
5138                         /* Save args buffer */
5139                         ARM_STR_IMM (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
5140
5141                         /* Set stack slots using R0 as scratch reg */
5142                         /* MONO_ARCH_DYN_CALL_PARAM_AREA gives the size of stack space available */
5143                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
5144                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, (PARAM_REGS + i) * sizeof (mgreg_t));
5145                                 ARM_STR_IMM (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
5146                         }
5147
5148                         /* Set fp argument registers */
5149                         if (IS_HARD_FLOAT) {
5150                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, has_fpregs));
5151                                 ARM_CMP_REG_IMM (code, ARMREG_R0, 0, 0);
5152                                 buf [0] = code;
5153                                 ARM_B_COND (code, ARMCOND_EQ, 0);
5154                                 for (i = 0; i < FP_PARAM_REGS; ++i) {
5155                                         int offset = MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * sizeof (double));
5156                                         g_assert (arm_is_fpimm8 (offset));
5157                                         ARM_FLDD (code, i * 2, ARMREG_LR, offset);
5158                                 }
5159                                 arm_patch (buf [0], code);
5160                         }
5161
5162                         /* Set argument registers */
5163                         for (i = 0; i < PARAM_REGS; ++i)
5164                                 ARM_LDR_IMM (code, i, ARMREG_LR, i * sizeof (mgreg_t));
5165
5166                         /* Make the call */
5167                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5168                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5169
5170                         /* Save result */
5171                         ARM_LDR_IMM (code, ARMREG_IP, var->inst_basereg, var->inst_offset);
5172                         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res));
5173                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res2));
5174                         if (IS_HARD_FLOAT)
5175                                 ARM_FSTD (code, ARM_VFP_D0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, fpregs));
5176                         break;
5177                 }
5178                 case OP_THROW: {
5179                         if (ins->sreg1 != ARMREG_R0)
5180                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5181                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5182                                              (gpointer)"mono_arch_throw_exception");
5183                         code = emit_call_seq (cfg, code);
5184                         break;
5185                 }
5186                 case OP_RETHROW: {
5187                         if (ins->sreg1 != ARMREG_R0)
5188                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5189                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5190                                              (gpointer)"mono_arch_rethrow_exception");
5191                         code = emit_call_seq (cfg, code);
5192                         break;
5193                 }
5194                 case OP_START_HANDLER: {
5195                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5196                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5197                         int i, rot_amount;
5198
5199                         /* Reserve a param area, see filter-stack.exe */
5200                         if (param_area) {
5201                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5202                                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5203                                 } else {
5204                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5205                                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5206                                 }
5207                         }
5208
5209                         if (arm_is_imm12 (spvar->inst_offset)) {
5210                                 ARM_STR_IMM (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
5211                         } else {
5212                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5213                                 ARM_STR_REG_REG (code, ARMREG_LR, spvar->inst_basereg, ARMREG_IP);
5214                         }
5215                         break;
5216                 }
5217                 case OP_ENDFILTER: {
5218                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5219                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5220                         int i, rot_amount;
5221
5222                         /* Free the param area */
5223                         if (param_area) {
5224                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5225                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5226                                 } else {
5227                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5228                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5229                                 }
5230                         }
5231
5232                         if (ins->sreg1 != ARMREG_R0)
5233                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5234                         if (arm_is_imm12 (spvar->inst_offset)) {
5235                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5236                         } else {
5237                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5238                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5239                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5240                         }
5241                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5242                         break;
5243                 }
5244                 case OP_ENDFINALLY: {
5245                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5246                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5247                         int i, rot_amount;
5248
5249                         /* Free the param area */
5250                         if (param_area) {
5251                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5252                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5253                                 } else {
5254                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5255                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5256                                 }
5257                         }
5258
5259                         if (arm_is_imm12 (spvar->inst_offset)) {
5260                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5261                         } else {
5262                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5263                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5264                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5265                         }
5266                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5267                         break;
5268                 }
5269                 case OP_CALL_HANDLER:
5270                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5271                         code = mono_arm_patchable_bl (code, ARMCOND_AL);
5272                         cfg->thunk_area += THUNK_SIZE;
5273                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
5274                         break;
5275                 case OP_GET_EX_OBJ:
5276                         if (ins->dreg != ARMREG_R0)
5277                                 ARM_MOV_REG_REG (code, ins->dreg, ARMREG_R0);
5278                         break;
5279
5280                 case OP_LABEL:
5281                         ins->inst_c0 = code - cfg->native_code;
5282                         break;
5283                 case OP_BR:
5284                         /*if (ins->inst_target_bb->native_offset) {
5285                                 ARM_B (code, 0);
5286                                 //x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5287                         } else*/ {
5288                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5289                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5290                         }
5291                         break;
5292                 case OP_BR_REG:
5293                         ARM_MOV_REG_REG (code, ARMREG_PC, ins->sreg1);
5294                         break;
5295                 case OP_SWITCH:
5296                         /*
5297                          * In the normal case we have:
5298                          *      ldr pc, [pc, ins->sreg1 << 2]
5299                          *      nop
5300                          * If aot, we have:
5301                          *      ldr lr, [pc, ins->sreg1 << 2]
5302                          *      add pc, pc, lr
5303                          * After follows the data.
5304                          * FIXME: add aot support.
5305                          */
5306                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_SWITCH, ins->inst_p0);
5307                         max_len += 4 * GPOINTER_TO_INT (ins->klass);
5308                         if (offset + max_len > (cfg->code_size - 16)) {
5309                                 cfg->code_size += max_len;
5310                                 cfg->code_size *= 2;
5311                                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5312                                 code = cfg->native_code + offset;
5313                         }
5314                         ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_PC, ins->sreg1, ARMSHIFT_LSL, 2);
5315                         ARM_NOP (code);
5316                         code += 4 * GPOINTER_TO_INT (ins->klass);
5317                         break;
5318                 case OP_CEQ:
5319                 case OP_ICEQ:
5320                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5321                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5322                         break;
5323                 case OP_CLT:
5324                 case OP_ICLT:
5325                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5326                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LT);
5327                         break;
5328                 case OP_CLT_UN:
5329                 case OP_ICLT_UN:
5330                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5331                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LO);
5332                         break;
5333                 case OP_CGT:
5334                 case OP_ICGT:
5335                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5336                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_GT);
5337                         break;
5338                 case OP_CGT_UN:
5339                 case OP_ICGT_UN:
5340                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5341                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_HI);
5342                         break;
5343                 case OP_ICNEQ:
5344                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5345                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5346                         break;
5347                 case OP_ICGE:
5348                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5349                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LT);
5350                         break;
5351                 case OP_ICLE:
5352                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5353                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_GT);
5354                         break;
5355                 case OP_ICGE_UN:
5356                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5357                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LO);
5358                         break;
5359                 case OP_ICLE_UN:
5360                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5361                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_HI);
5362                         break;
5363                 case OP_COND_EXC_EQ:
5364                 case OP_COND_EXC_NE_UN:
5365                 case OP_COND_EXC_LT:
5366                 case OP_COND_EXC_LT_UN:
5367                 case OP_COND_EXC_GT:
5368                 case OP_COND_EXC_GT_UN:
5369                 case OP_COND_EXC_GE:
5370                 case OP_COND_EXC_GE_UN:
5371                 case OP_COND_EXC_LE:
5372                 case OP_COND_EXC_LE_UN:
5373                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_EQ, ins->inst_p1);
5374                         break;
5375                 case OP_COND_EXC_IEQ:
5376                 case OP_COND_EXC_INE_UN:
5377                 case OP_COND_EXC_ILT:
5378                 case OP_COND_EXC_ILT_UN:
5379                 case OP_COND_EXC_IGT:
5380                 case OP_COND_EXC_IGT_UN:
5381                 case OP_COND_EXC_IGE:
5382                 case OP_COND_EXC_IGE_UN:
5383                 case OP_COND_EXC_ILE:
5384                 case OP_COND_EXC_ILE_UN:
5385                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_IEQ, ins->inst_p1);
5386                         break;
5387                 case OP_COND_EXC_C:
5388                 case OP_COND_EXC_IC:
5389                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CS, ins->inst_p1);
5390                         break;
5391                 case OP_COND_EXC_OV:
5392                 case OP_COND_EXC_IOV:
5393                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, ins->inst_p1);
5394                         break;
5395                 case OP_COND_EXC_NC:
5396                 case OP_COND_EXC_INC:
5397                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CC, ins->inst_p1);
5398                         break;
5399                 case OP_COND_EXC_NO:
5400                 case OP_COND_EXC_INO:
5401                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VC, ins->inst_p1);
5402                         break;
5403                 case OP_IBEQ:
5404                 case OP_IBNE_UN:
5405                 case OP_IBLT:
5406                 case OP_IBLT_UN:
5407                 case OP_IBGT:
5408                 case OP_IBGT_UN:
5409                 case OP_IBGE:
5410                 case OP_IBGE_UN:
5411                 case OP_IBLE:
5412                 case OP_IBLE_UN:
5413                         EMIT_COND_BRANCH (ins, ins->opcode - OP_IBEQ);
5414                         break;
5415
5416                 /* floating point opcodes */
5417                 case OP_R8CONST:
5418                         if (cfg->compile_aot) {
5419                                 ARM_FLDD (code, ins->dreg, ARMREG_PC, 0);
5420                                 ARM_B (code, 1);
5421                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5422                                 code += 4;
5423                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
5424                                 code += 4;
5425                         } else {
5426                                 /* FIXME: we can optimize the imm load by dealing with part of
5427                                  * the displacement in LDFD (aligning to 512).
5428                                  */
5429                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5430                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5431                         }
5432                         break;
5433                 case OP_R4CONST:
5434                         if (cfg->compile_aot) {
5435                                 ARM_FLDS (code, ins->dreg, ARMREG_PC, 0);
5436                                 ARM_B (code, 0);
5437                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5438                                 code += 4;
5439                                 if (!cfg->r4fp)
5440                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5441                         } else {
5442                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5443                                 ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
5444                                 if (!cfg->r4fp)
5445                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5446                         }
5447                         break;
5448                 case OP_STORER8_MEMBASE_REG:
5449                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5450                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5451                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5452                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
5453                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
5454                         } else {
5455                                 ARM_FSTD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5456                         }
5457                         break;
5458                 case OP_LOADR8_MEMBASE:
5459                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5460                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5461                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5462                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
5463                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5464                         } else {
5465                                 ARM_FLDD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5466                         }
5467                         break;
5468                 case OP_STORER4_MEMBASE_REG:
5469                         g_assert (arm_is_fpimm8 (ins->inst_offset));
5470                         if (cfg->r4fp) {
5471                                 ARM_FSTS (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5472                         } else {
5473                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5474                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
5475                                 ARM_FSTS (code, vfp_scratch1, ins->inst_destbasereg, ins->inst_offset);
5476                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5477                         }
5478                         break;
5479                 case OP_LOADR4_MEMBASE:
5480                         if (cfg->r4fp) {
5481                                 ARM_FLDS (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5482                         } else {
5483                                 g_assert (arm_is_fpimm8 (ins->inst_offset));
5484                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5485                                 ARM_FLDS (code, vfp_scratch1, ins->inst_basereg, ins->inst_offset);
5486                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5487                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5488                         }
5489                         break;
5490                 case OP_ICONV_TO_R_UN: {
5491                         g_assert_not_reached ();
5492                         break;
5493                 }
5494                 case OP_ICONV_TO_R4:
5495                         if (cfg->r4fp) {
5496                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
5497                                 ARM_FSITOS (code, ins->dreg, ins->dreg);
5498                         } else {
5499                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5500                                 ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5501                                 ARM_FSITOS (code, vfp_scratch1, vfp_scratch1);
5502                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5503                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5504                         }
5505                         break;
5506                 case OP_ICONV_TO_R8:
5507                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5508                         ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5509                         ARM_FSITOD (code, ins->dreg, vfp_scratch1);
5510                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5511                         break;
5512
5513                 case OP_SETFRET: {
5514                         MonoType *sig_ret = mini_get_underlying_type (mono_method_signature (cfg->method)->ret);
5515                         if (sig_ret->type == MONO_TYPE_R4) {
5516                                 if (cfg->r4fp) {
5517                                         if (IS_HARD_FLOAT) {
5518                                                 if (ins->sreg1 != ARM_VFP_D0)
5519                                                         ARM_CPYS (code, ARM_VFP_D0, ins->sreg1);
5520                                         } else {
5521                                                 ARM_FMRS (code, ARMREG_R0, ins->sreg1);
5522                                         }
5523                                 } else {
5524                                         ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
5525
5526                                         if (!IS_HARD_FLOAT)
5527                                                 ARM_FMRS (code, ARMREG_R0, ARM_VFP_F0);
5528                                 }
5529                         } else {
5530                                 if (IS_HARD_FLOAT)
5531                                         ARM_CPYD (code, ARM_VFP_D0, ins->sreg1);
5532                                 else
5533                                         ARM_FMRRD (code, ARMREG_R0, ARMREG_R1, ins->sreg1);
5534                         }
5535                         break;
5536                 }
5537                 case OP_FCONV_TO_I1:
5538                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5539                         break;
5540                 case OP_FCONV_TO_U1:
5541                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5542                         break;
5543                 case OP_FCONV_TO_I2:
5544                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5545                         break;
5546                 case OP_FCONV_TO_U2:
5547                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5548                         break;
5549                 case OP_FCONV_TO_I4:
5550                 case OP_FCONV_TO_I:
5551                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5552                         break;
5553                 case OP_FCONV_TO_U4:
5554                 case OP_FCONV_TO_U:
5555                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5556                         break;
5557                 case OP_FCONV_TO_I8:
5558                 case OP_FCONV_TO_U8:
5559                         g_assert_not_reached ();
5560                         /* Implemented as helper calls */
5561                         break;
5562                 case OP_LCONV_TO_R_UN:
5563                         g_assert_not_reached ();
5564                         /* Implemented as helper calls */
5565                         break;
5566                 case OP_LCONV_TO_OVF_I4_2: {
5567                         guint8 *high_bit_not_set, *valid_negative, *invalid_negative, *valid_positive;
5568                         /*
5569                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
5570                          */
5571
5572                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
5573                         high_bit_not_set = code;
5574                         ARM_B_COND (code, ARMCOND_GE, 0); /*branch if bit 31 of the lower part is not set*/
5575
5576                         ARM_CMN_REG_IMM8 (code, ins->sreg2, 1); /*This have the same effect as CMP reg, 0xFFFFFFFF */
5577                         valid_negative = code;
5578                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0xFFFFFFFF (lower part has bit 31 set) */
5579                         invalid_negative = code;
5580                         ARM_B_COND (code, ARMCOND_AL, 0);
5581
5582                         arm_patch (high_bit_not_set, code);
5583
5584                         ARM_CMP_REG_IMM8 (code, ins->sreg2, 0);
5585                         valid_positive = code;
5586                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0 (lower part has bit 31 clear)*/
5587
5588                         arm_patch (invalid_negative, code);
5589                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_AL, "OverflowException");
5590
5591                         arm_patch (valid_negative, code);
5592                         arm_patch (valid_positive, code);
5593
5594                         if (ins->dreg != ins->sreg1)
5595                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
5596                         break;
5597                 }
5598                 case OP_FADD:
5599                         ARM_VFP_ADDD (code, ins->dreg, ins->sreg1, ins->sreg2);
5600                         break;
5601                 case OP_FSUB:
5602                         ARM_VFP_SUBD (code, ins->dreg, ins->sreg1, ins->sreg2);
5603                         break;
5604                 case OP_FMUL:
5605                         ARM_VFP_MULD (code, ins->dreg, ins->sreg1, ins->sreg2);
5606                         break;
5607                 case OP_FDIV:
5608                         ARM_VFP_DIVD (code, ins->dreg, ins->sreg1, ins->sreg2);
5609                         break;
5610                 case OP_FNEG:
5611                         ARM_NEGD (code, ins->dreg, ins->sreg1);
5612                         break;
5613                 case OP_FREM:
5614                         /* emulated */
5615                         g_assert_not_reached ();
5616                         break;
5617                 case OP_FCOMPARE:
5618                         if (IS_VFP) {
5619                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5620                                 ARM_FMSTAT (code);
5621                         }
5622                         break;
5623                 case OP_RCOMPARE:
5624                         g_assert (IS_VFP);
5625                         ARM_CMPS (code, ins->sreg1, ins->sreg2);
5626                         ARM_FMSTAT (code);
5627                         break;
5628                 case OP_FCEQ:
5629                         if (IS_VFP) {
5630                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5631                                 ARM_FMSTAT (code);
5632                         }
5633                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5634                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5635                         break;
5636                 case OP_FCLT:
5637                         if (IS_VFP) {
5638                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5639                                 ARM_FMSTAT (code);
5640                         }
5641                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5642                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5643                         break;
5644                 case OP_FCLT_UN:
5645                         if (IS_VFP) {
5646                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5647                                 ARM_FMSTAT (code);
5648                         }
5649                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5650                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5651                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5652                         break;
5653                 case OP_FCGT:
5654                         if (IS_VFP) {
5655                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5656                                 ARM_FMSTAT (code);
5657                         }
5658                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5659                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5660                         break;
5661                 case OP_FCGT_UN:
5662                         if (IS_VFP) {
5663                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5664                                 ARM_FMSTAT (code);
5665                         }
5666                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5667                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5668                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5669                         break;
5670                 case OP_FCNEQ:
5671                         if (IS_VFP) {
5672                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5673                                 ARM_FMSTAT (code);
5674                         }
5675                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5676                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5677                         break;
5678                 case OP_FCGE:
5679                         if (IS_VFP) {
5680                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5681                                 ARM_FMSTAT (code);
5682                         }
5683                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5684                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5685                         break;
5686                 case OP_FCLE:
5687                         if (IS_VFP) {
5688                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5689                                 ARM_FMSTAT (code);
5690                         }
5691                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5692                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5693                         break;
5694
5695                 /* ARM FPA flags table:
5696                  * N        Less than               ARMCOND_MI
5697                  * Z        Equal                   ARMCOND_EQ
5698                  * C        Greater Than or Equal   ARMCOND_CS
5699                  * V        Unordered               ARMCOND_VS
5700                  */
5701                 case OP_FBEQ:
5702                         EMIT_COND_BRANCH (ins, OP_IBEQ - OP_IBEQ);
5703                         break;
5704                 case OP_FBNE_UN:
5705                         EMIT_COND_BRANCH (ins, OP_IBNE_UN - OP_IBEQ);
5706                         break;
5707                 case OP_FBLT:
5708                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5709                         break;
5710                 case OP_FBLT_UN:
5711                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5712                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5713                         break;
5714                 case OP_FBGT:
5715                 case OP_FBGT_UN:
5716                 case OP_FBLE:
5717                 case OP_FBLE_UN:
5718                         g_assert_not_reached ();
5719                         break;
5720                 case OP_FBGE:
5721                         if (IS_VFP) {
5722                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5723                         } else {
5724                                 /* FPA requires EQ even thou the docs suggests that just CS is enough */
5725                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_EQ);
5726                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_CS);
5727                         }
5728                         break;
5729                 case OP_FBGE_UN:
5730                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5731                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5732                         break;
5733
5734                 case OP_CKFINITE: {
5735                         if (IS_VFP) {
5736                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5737                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch2);
5738
5739                                 ARM_ABSD (code, vfp_scratch2, ins->sreg1);
5740                                 ARM_FLDD (code, vfp_scratch1, ARMREG_PC, 0);
5741                                 ARM_B (code, 1);
5742                                 *(guint32*)code = 0xffffffff;
5743                                 code += 4;
5744                                 *(guint32*)code = 0x7fefffff;
5745                                 code += 4;
5746                                 ARM_CMPD (code, vfp_scratch2, vfp_scratch1);
5747                                 ARM_FMSTAT (code);
5748                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_GT, "OverflowException");
5749                                 ARM_CMPD (code, ins->sreg1, ins->sreg1);
5750                                 ARM_FMSTAT (code);
5751                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, "OverflowException");
5752                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
5753
5754                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5755                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch2);
5756                         }
5757                         break;
5758                 }
5759
5760                 case OP_RCONV_TO_I1:
5761                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5762                         break;
5763                 case OP_RCONV_TO_U1:
5764                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5765                         break;
5766                 case OP_RCONV_TO_I2:
5767                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5768                         break;
5769                 case OP_RCONV_TO_U2:
5770                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5771                         break;
5772                 case OP_RCONV_TO_I4:
5773                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5774                         break;
5775                 case OP_RCONV_TO_U4:
5776                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5777                         break;
5778                 case OP_RCONV_TO_R4:
5779                         g_assert (IS_VFP);
5780                         if (ins->dreg != ins->sreg1)
5781                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
5782                         break;
5783                 case OP_RCONV_TO_R8:
5784                         g_assert (IS_VFP);
5785                         ARM_CVTS (code, ins->dreg, ins->sreg1);
5786                         break;
5787                 case OP_RADD:
5788                         ARM_VFP_ADDS (code, ins->dreg, ins->sreg1, ins->sreg2);
5789                         break;
5790                 case OP_RSUB:
5791                         ARM_VFP_SUBS (code, ins->dreg, ins->sreg1, ins->sreg2);
5792                         break;
5793                 case OP_RMUL:
5794                         ARM_VFP_MULS (code, ins->dreg, ins->sreg1, ins->sreg2);
5795                         break;
5796                 case OP_RDIV:
5797                         ARM_VFP_DIVS (code, ins->dreg, ins->sreg1, ins->sreg2);
5798                         break;
5799                 case OP_RNEG:
5800                         ARM_NEGS (code, ins->dreg, ins->sreg1);
5801                         break;
5802                 case OP_RCEQ:
5803                         if (IS_VFP) {
5804                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5805                                 ARM_FMSTAT (code);
5806                         }
5807                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5808                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5809                         break;
5810                 case OP_RCLT:
5811                         if (IS_VFP) {
5812                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5813                                 ARM_FMSTAT (code);
5814                         }
5815                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5816                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5817                         break;
5818                 case OP_RCLT_UN:
5819                         if (IS_VFP) {
5820                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5821                                 ARM_FMSTAT (code);
5822                         }
5823                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5824                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5825                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5826                         break;
5827                 case OP_RCGT:
5828                         if (IS_VFP) {
5829                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5830                                 ARM_FMSTAT (code);
5831                         }
5832                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5833                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5834                         break;
5835                 case OP_RCGT_UN:
5836                         if (IS_VFP) {
5837                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5838                                 ARM_FMSTAT (code);
5839                         }
5840                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5841                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5842                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5843                         break;
5844                 case OP_RCNEQ:
5845                         if (IS_VFP) {
5846                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5847                                 ARM_FMSTAT (code);
5848                         }
5849                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5850                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5851                         break;
5852                 case OP_RCGE:
5853                         if (IS_VFP) {
5854                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5855                                 ARM_FMSTAT (code);
5856                         }
5857                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5858                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5859                         break;
5860                 case OP_RCLE:
5861                         if (IS_VFP) {
5862                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5863                                 ARM_FMSTAT (code);
5864                         }
5865                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5866                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5867                         break;
5868
5869                 case OP_GC_LIVENESS_DEF:
5870                 case OP_GC_LIVENESS_USE:
5871                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5872                         ins->backend.pc_offset = code - cfg->native_code;
5873                         break;
5874                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5875                         ins->backend.pc_offset = code - cfg->native_code;
5876                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5877                         break;
5878                 case OP_GC_SAFE_POINT: {
5879                         guint8 *buf [1];
5880
5881                         g_assert (mono_threads_is_coop_enabled ());
5882
5883                         ARM_LDR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5884                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5885                         buf [0] = code;
5886                         ARM_B_COND (code, ARMCOND_EQ, 0);
5887                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
5888                         code = emit_call_seq (cfg, code);
5889                         arm_patch (buf [0], code);
5890                         break;
5891                 }
5892
5893                 default:
5894                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
5895                         g_assert_not_reached ();
5896                 }
5897
5898                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
5899                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5900                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5901                         g_assert_not_reached ();
5902                 }
5903
5904                 cpos += max_len;
5905
5906                 last_ins = ins;
5907                 last_offset = offset;
5908         }
5909
5910         cfg->code_len = code - cfg->native_code;
5911 }
5912
5913 #endif /* DISABLE_JIT */
5914
5915 void
5916 mono_arch_register_lowlevel_calls (void)
5917 {
5918         /* The signature doesn't matter */
5919         mono_register_jit_icall (mono_arm_throw_exception, "mono_arm_throw_exception", mono_create_icall_signature ("void"), TRUE);
5920         mono_register_jit_icall (mono_arm_throw_exception_by_token, "mono_arm_throw_exception_by_token", mono_create_icall_signature ("void"), TRUE);
5921         mono_register_jit_icall (mono_arm_unaligned_stack, "mono_arm_unaligned_stack", mono_create_icall_signature ("void"), TRUE);
5922 }
5923
5924 #define patch_lis_ori(ip,val) do {\
5925                 guint16 *__lis_ori = (guint16*)(ip);    \
5926                 __lis_ori [1] = (((guint32)(val)) >> 16) & 0xffff;      \
5927                 __lis_ori [3] = ((guint32)(val)) & 0xffff;      \
5928         } while (0)
5929
5930 void
5931 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5932 {
5933         unsigned char *ip = ji->ip.i + code;
5934
5935         if (ji->type == MONO_PATCH_INFO_SWITCH) {
5936         }
5937
5938         switch (ji->type) {
5939         case MONO_PATCH_INFO_SWITCH: {
5940                 gpointer *jt = (gpointer*)(ip + 8);
5941                 int i;
5942                 /* jt is the inlined jump table, 2 instructions after ip
5943                  * In the normal case we store the absolute addresses,
5944                  * otherwise the displacements.
5945                  */
5946                 for (i = 0; i < ji->data.table->table_size; i++)
5947                         jt [i] = code + (int)ji->data.table->table [i];
5948                 break;
5949         }
5950         case MONO_PATCH_INFO_IP:
5951                 g_assert_not_reached ();
5952                 patch_lis_ori (ip, ip);
5953                 break;
5954         case MONO_PATCH_INFO_METHOD_REL:
5955                 g_assert_not_reached ();
5956                 *((gpointer *)(ip)) = target;
5957                 break;
5958         case MONO_PATCH_INFO_METHODCONST:
5959         case MONO_PATCH_INFO_CLASS:
5960         case MONO_PATCH_INFO_IMAGE:
5961         case MONO_PATCH_INFO_FIELD:
5962         case MONO_PATCH_INFO_VTABLE:
5963         case MONO_PATCH_INFO_IID:
5964         case MONO_PATCH_INFO_SFLDA:
5965         case MONO_PATCH_INFO_LDSTR:
5966         case MONO_PATCH_INFO_TYPE_FROM_HANDLE:
5967         case MONO_PATCH_INFO_LDTOKEN:
5968                 g_assert_not_reached ();
5969                 /* from OP_AOTCONST : lis + ori */
5970                 patch_lis_ori (ip, target);
5971                 break;
5972         case MONO_PATCH_INFO_R4:
5973         case MONO_PATCH_INFO_R8:
5974                 g_assert_not_reached ();
5975                 *((gconstpointer *)(ip + 2)) = target;
5976                 break;
5977         case MONO_PATCH_INFO_EXC_NAME:
5978                 g_assert_not_reached ();
5979                 *((gconstpointer *)(ip + 1)) = target;
5980                 break;
5981         case MONO_PATCH_INFO_NONE:
5982         case MONO_PATCH_INFO_BB_OVF:
5983         case MONO_PATCH_INFO_EXC_OVF:
5984                 /* everything is dealt with at epilog output time */
5985                 break;
5986         default:
5987                 arm_patch_general (cfg, domain, ip, target);
5988                 break;
5989         }
5990 }
5991
5992 void
5993 mono_arm_unaligned_stack (MonoMethod *method)
5994 {
5995         g_assert_not_reached ();
5996 }
5997
5998 #ifndef DISABLE_JIT
5999
6000 /*
6001  * Stack frame layout:
6002  *
6003  *   ------------------- fp
6004  *      MonoLMF structure or saved registers
6005  *   -------------------
6006  *      locals
6007  *   -------------------
6008  *      spilled regs
6009  *   -------------------
6010  *      optional 8 bytes for tracing
6011  *   -------------------
6012  *      param area             size is cfg->param_area
6013  *   ------------------- sp
6014  */
6015 guint8 *
6016 mono_arch_emit_prolog (MonoCompile *cfg)
6017 {
6018         MonoMethod *method = cfg->method;
6019         MonoBasicBlock *bb;
6020         MonoMethodSignature *sig;
6021         MonoInst *inst;
6022         int alloc_size, orig_alloc_size, pos, max_offset, i, rot_amount, part;
6023         guint8 *code;
6024         CallInfo *cinfo;
6025         int tracing = 0;
6026         int lmf_offset = 0;
6027         int prev_sp_offset, reg_offset;
6028
6029         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6030                 tracing = 1;
6031
6032         sig = mono_method_signature (method);
6033         cfg->code_size = 256 + sig->param_count * 64;
6034         code = cfg->native_code = g_malloc (cfg->code_size);
6035
6036         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
6037
6038         alloc_size = cfg->stack_offset;
6039         pos = 0;
6040         prev_sp_offset = 0;
6041
6042         if (iphone_abi) {
6043                 /*
6044                  * The iphone uses R7 as the frame pointer, and it points at the saved
6045                  * r7+lr:
6046                  *         <lr>
6047                  * r7 ->   <r7>
6048                  *         <rest of frame>
6049                  * We can't use r7 as a frame pointer since it points into the middle of
6050                  * the frame, so we keep using our own frame pointer.
6051                  * FIXME: Optimize this.
6052                  */
6053                 ARM_PUSH (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
6054                 prev_sp_offset += 8; /* r7 and lr */
6055                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6056                 mono_emit_unwind_op_offset (cfg, code, ARMREG_R7, (- prev_sp_offset) + 0);
6057                 ARM_MOV_REG_REG (code, ARMREG_R7, ARMREG_SP);
6058         }
6059
6060         if (!method->save_lmf) {
6061                 if (iphone_abi) {
6062                         /* No need to push LR again */
6063                         if (cfg->used_int_regs)
6064                                 ARM_PUSH (code, cfg->used_int_regs);
6065                 } else {
6066                         ARM_PUSH (code, cfg->used_int_regs | (1 << ARMREG_LR));
6067                         prev_sp_offset += 4;
6068                 }
6069                 for (i = 0; i < 16; ++i) {
6070                         if (cfg->used_int_regs & (1 << i))
6071                                 prev_sp_offset += 4;
6072                 }
6073                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6074                 reg_offset = 0;
6075                 for (i = 0; i < 16; ++i) {
6076                         if ((cfg->used_int_regs & (1 << i))) {
6077                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6078                                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + reg_offset, SLOT_NOREF);
6079                                 reg_offset += 4;
6080                         }
6081                 }
6082                 mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
6083                 mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
6084         } else {
6085                 ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_SP);
6086                 ARM_PUSH (code, 0x5ff0);
6087                 prev_sp_offset += 4 * 10; /* all but r0-r3, sp and pc */
6088                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6089                 reg_offset = 0;
6090                 for (i = 0; i < 16; ++i) {
6091                         if ((i > ARMREG_R3) && (i != ARMREG_SP) && (i != ARMREG_PC)) {
6092                                 /* The original r7 is saved at the start */
6093                                 if (!(iphone_abi && i == ARMREG_R7))
6094                                         mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6095                                 reg_offset += 4;
6096                         }
6097                 }
6098                 g_assert (reg_offset == 4 * 10);
6099                 pos += sizeof (MonoLMF) - (4 * 10);
6100                 lmf_offset = pos;
6101         }
6102         alloc_size += pos;
6103         orig_alloc_size = alloc_size;
6104         // align to MONO_ARCH_FRAME_ALIGNMENT bytes
6105         if (alloc_size & (MONO_ARCH_FRAME_ALIGNMENT - 1)) {
6106                 alloc_size += MONO_ARCH_FRAME_ALIGNMENT - 1;
6107                 alloc_size &= ~(MONO_ARCH_FRAME_ALIGNMENT - 1);
6108         }
6109
6110         /* the stack used in the pushed regs */
6111         alloc_size += ALIGN_TO (prev_sp_offset, MONO_ARCH_FRAME_ALIGNMENT) - prev_sp_offset;
6112         cfg->stack_usage = alloc_size;
6113         if (alloc_size) {
6114                 if ((i = mono_arm_is_rotated_imm8 (alloc_size, &rot_amount)) >= 0) {
6115                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
6116                 } else {
6117                         code = mono_arm_emit_load_imm (code, ARMREG_IP, alloc_size);
6118                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
6119                 }
6120                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset + alloc_size);
6121         }
6122         if (cfg->frame_reg != ARMREG_SP) {
6123                 ARM_MOV_REG_REG (code, cfg->frame_reg, ARMREG_SP);
6124                 mono_emit_unwind_op_def_cfa_reg (cfg, code, cfg->frame_reg);
6125         }
6126         //g_print ("prev_sp_offset: %d, alloc_size:%d\n", prev_sp_offset, alloc_size);
6127         prev_sp_offset += alloc_size;
6128
6129         for (i = 0; i < alloc_size - orig_alloc_size; i += 4)
6130                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + orig_alloc_size + i, SLOT_NOREF);
6131
6132         /* compute max_offset in order to use short forward jumps
6133          * we could skip do it on arm because the immediate displacement
6134          * for jumps is large enough, it may be useful later for constant pools
6135          */
6136         max_offset = 0;
6137         for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6138                 MonoInst *ins = bb->code;
6139                 bb->max_offset = max_offset;
6140
6141                 if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6142                         max_offset += 6;
6143
6144                 MONO_BB_FOR_EACH_INS (bb, ins)
6145                         max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6146         }
6147
6148         /* stack alignment check */
6149         /*
6150         {
6151                 guint8 *buf [16];
6152                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_SP);
6153                 code = mono_arm_emit_load_imm (code, ARMREG_IP, MONO_ARCH_FRAME_ALIGNMENT -1);
6154                 ARM_AND_REG_REG (code, ARMREG_LR, ARMREG_LR, ARMREG_IP);
6155                 ARM_CMP_REG_IMM (code, ARMREG_LR, 0, 0);
6156                 buf [0] = code;
6157                 ARM_B_COND (code, ARMCOND_EQ, 0);
6158                 if (cfg->compile_aot)
6159                         ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
6160                 else
6161                         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
6162                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arm_unaligned_stack");
6163                 code = emit_call_seq (cfg, code);
6164                 arm_patch (buf [0], code);
6165         }
6166         */
6167
6168         /* store runtime generic context */
6169         if (cfg->rgctx_var) {
6170                 MonoInst *ins = cfg->rgctx_var;
6171
6172                 g_assert (ins->opcode == OP_REGOFFSET);
6173
6174                 if (arm_is_imm12 (ins->inst_offset)) {
6175                         ARM_STR_IMM (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
6176                 } else {
6177                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6178                         ARM_STR_REG_REG (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ARMREG_LR);
6179                 }
6180         }
6181
6182         /* load arguments allocated to register from the stack */
6183         pos = 0;
6184
6185         cinfo = get_call_info (NULL, sig);
6186
6187         if (cinfo->ret.storage == RegTypeStructByAddr) {
6188                 ArgInfo *ainfo = &cinfo->ret;
6189                 inst = cfg->vret_addr;
6190                 g_assert (arm_is_imm12 (inst->inst_offset));
6191                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6192         }
6193
6194         if (sig->call_convention == MONO_CALL_VARARG) {
6195                 ArgInfo *cookie = &cinfo->sig_cookie;
6196
6197                 /* Save the sig cookie address */
6198                 g_assert (cookie->storage == RegTypeBase);
6199
6200                 g_assert (arm_is_imm12 (prev_sp_offset + cookie->offset));
6201                 g_assert (arm_is_imm12 (cfg->sig_cookie));
6202                 ARM_ADD_REG_IMM8 (code, ARMREG_IP, cfg->frame_reg, prev_sp_offset + cookie->offset);
6203                 ARM_STR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
6204         }
6205
6206         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6207                 ArgInfo *ainfo = cinfo->args + i;
6208                 inst = cfg->args [pos];
6209
6210                 if (cfg->verbose_level > 2)
6211                         g_print ("Saving argument %d (type: %d)\n", i, ainfo->storage);
6212
6213                 if (inst->opcode == OP_REGVAR) {
6214                         if (ainfo->storage == RegTypeGeneral)
6215                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
6216                         else if (ainfo->storage == RegTypeFP) {
6217                                 g_assert_not_reached ();
6218                         } else if (ainfo->storage == RegTypeBase) {
6219                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6220                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6221                                 } else {
6222                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6223                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
6224                                 }
6225                         } else
6226                                 g_assert_not_reached ();
6227
6228                         if (cfg->verbose_level > 2)
6229                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
6230                 } else {
6231                         switch (ainfo->storage) {
6232                         case RegTypeHFA:
6233                                 for (part = 0; part < ainfo->nregs; part ++) {
6234                                         if (ainfo->esize == 4)
6235                                                 ARM_FSTS (code, ainfo->reg + part, inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6236                                         else
6237                                                 ARM_FSTD (code, ainfo->reg + (part * 2), inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6238                                 }
6239                                 break;
6240                         case RegTypeGeneral:
6241                         case RegTypeIRegPair:
6242                         case RegTypeGSharedVtInReg:
6243                         case RegTypeStructByAddr:
6244                                 switch (ainfo->size) {
6245                                 case 1:
6246                                         if (arm_is_imm12 (inst->inst_offset))
6247                                                 ARM_STRB_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6248                                         else {
6249                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6250                                                 ARM_STRB_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6251                                         }
6252                                         break;
6253                                 case 2:
6254                                         if (arm_is_imm8 (inst->inst_offset)) {
6255                                                 ARM_STRH_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6256                                         } else {
6257                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6258                                                 ARM_STRH_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6259                                         }
6260                                         break;
6261                                 case 8:
6262                                         if (arm_is_imm12 (inst->inst_offset)) {
6263                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6264                                         } else {
6265                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6266                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6267                                         }
6268                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6269                                                 ARM_STR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
6270                                         } else {
6271                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6272                                                 ARM_STR_REG_REG (code, ainfo->reg + 1, inst->inst_basereg, ARMREG_IP);
6273                                         }
6274                                         break;
6275                                 default:
6276                                         if (arm_is_imm12 (inst->inst_offset)) {
6277                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6278                                         } else {
6279                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6280                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6281                                         }
6282                                         break;
6283                                 }
6284                                 break;
6285                         case RegTypeBaseGen:
6286                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6287                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6288                                 } else {
6289                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6290                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6291                                 }
6292                                 if (arm_is_imm12 (inst->inst_offset + 4)) {
6293                                         ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6294                                         ARM_STR_IMM (code, ARMREG_R3, inst->inst_basereg, inst->inst_offset);
6295                                 } else {
6296                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6297                                         ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6298                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6299                                         ARM_STR_REG_REG (code, ARMREG_R3, inst->inst_basereg, ARMREG_IP);
6300                                 }
6301                                 break;
6302                         case RegTypeBase:
6303                         case RegTypeGSharedVtOnStack:
6304                         case RegTypeStructByAddrOnStack:
6305                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6306                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6307                                 } else {
6308                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6309                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6310                                 }
6311
6312                                 switch (ainfo->size) {
6313                                 case 1:
6314                                         if (arm_is_imm8 (inst->inst_offset)) {
6315                                                 ARM_STRB_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6316                                         } else {
6317                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6318                                                 ARM_STRB_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6319                                         }
6320                                         break;
6321                                 case 2:
6322                                         if (arm_is_imm8 (inst->inst_offset)) {
6323                                                 ARM_STRH_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6324                                         } else {
6325                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6326                                                 ARM_STRH_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6327                                         }
6328                                         break;
6329                                 case 8:
6330                                         if (arm_is_imm12 (inst->inst_offset)) {
6331                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6332                                         } else {
6333                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6334                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6335                                         }
6336                                         if (arm_is_imm12 (prev_sp_offset + ainfo->offset + 4)) {
6337                                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset + 4));
6338                                         } else {
6339                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset + 4);
6340                                                 ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6341                                         }
6342                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6343                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6344                                         } else {
6345                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6346                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6347                                         }
6348                                         break;
6349                                 default:
6350                                         if (arm_is_imm12 (inst->inst_offset)) {
6351                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6352                                         } else {
6353                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6354                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6355                                         }
6356                                         break;
6357                                 }
6358                                 break;
6359                         case RegTypeFP: {
6360                                 int imm8, rot_amount;
6361
6362                                 if ((imm8 = mono_arm_is_rotated_imm8 (inst->inst_offset, &rot_amount)) == -1) {
6363                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6364                                         ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, inst->inst_basereg);
6365                                 } else
6366                                         ARM_ADD_REG_IMM (code, ARMREG_IP, inst->inst_basereg, imm8, rot_amount);
6367
6368                                 if (ainfo->size == 8)
6369                                         ARM_FSTD (code, ainfo->reg, ARMREG_IP, 0);
6370                                 else
6371                                         ARM_FSTS (code, ainfo->reg, ARMREG_IP, 0);
6372                                 break;
6373                         }
6374                         case RegTypeStructByVal: {
6375                                 int doffset = inst->inst_offset;
6376                                 int soffset = 0;
6377                                 int cur_reg;
6378                                 int size = 0;
6379                                 size = mini_type_stack_size_full (inst->inst_vtype, NULL, sig->pinvoke);
6380                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
6381                                         if (arm_is_imm12 (doffset)) {
6382                                                 ARM_STR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
6383                                         } else {
6384                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
6385                                                 ARM_STR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
6386                                         }
6387                                         soffset += sizeof (gpointer);
6388                                         doffset += sizeof (gpointer);
6389                                 }
6390                                 if (ainfo->vtsize) {
6391                                         /* FIXME: handle overrun! with struct sizes not multiple of 4 */
6392                                         //g_print ("emit_memcpy (prev_sp_ofs: %d, ainfo->offset: %d, soffset: %d)\n", prev_sp_offset, ainfo->offset, soffset);
6393                                         code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, doffset, ARMREG_SP, prev_sp_offset + ainfo->offset);
6394                                 }
6395                                 break;
6396                         }
6397                         default:
6398                                 g_assert_not_reached ();
6399                                 break;
6400                         }
6401                 }
6402                 pos++;
6403         }
6404
6405         if (method->save_lmf)
6406                 code = emit_save_lmf (cfg, code, alloc_size - lmf_offset);
6407
6408         if (tracing)
6409                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6410
6411         if (cfg->arch.seq_point_info_var) {
6412                 MonoInst *ins = cfg->arch.seq_point_info_var;
6413
6414                 /* Initialize the variable from a GOT slot */
6415                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
6416                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6417                 ARM_B (code, 0);
6418                 *(gpointer*)code = NULL;
6419                 code += 4;
6420                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
6421
6422                 g_assert (ins->opcode == OP_REGOFFSET);
6423
6424                 if (arm_is_imm12 (ins->inst_offset)) {
6425                         ARM_STR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6426                 } else {
6427                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6428                         ARM_STR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6429                 }
6430         }
6431
6432         /* Initialize ss_trigger_page_var */
6433         if (!cfg->soft_breakpoints) {
6434                 MonoInst *info_var = cfg->arch.seq_point_info_var;
6435                 MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
6436                 int dreg = ARMREG_LR;
6437
6438                 if (info_var) {
6439                         g_assert (info_var->opcode == OP_REGOFFSET);
6440                         g_assert (arm_is_imm12 (info_var->inst_offset));
6441
6442                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6443                         /* Load the trigger page addr */
6444                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_trigger_page));
6445                         ARM_STR_IMM (code, dreg, ss_trigger_page_var->inst_basereg, ss_trigger_page_var->inst_offset);
6446                 }
6447         }
6448
6449         if (cfg->arch.seq_point_ss_method_var) {
6450                 MonoInst *ss_method_ins = cfg->arch.seq_point_ss_method_var;
6451                 MonoInst *bp_method_ins = cfg->arch.seq_point_bp_method_var;
6452
6453                 g_assert (ss_method_ins->opcode == OP_REGOFFSET);
6454                 g_assert (arm_is_imm12 (ss_method_ins->inst_offset));
6455
6456                 if (cfg->compile_aot) {
6457                         MonoInst *info_var = cfg->arch.seq_point_info_var;
6458                         int dreg = ARMREG_LR;
6459
6460                         g_assert (info_var->opcode == OP_REGOFFSET);
6461                         g_assert (arm_is_imm12 (info_var->inst_offset));
6462
6463                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6464                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
6465                         ARM_STR_IMM (code, dreg, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6466                 } else {
6467                         g_assert (bp_method_ins->opcode == OP_REGOFFSET);
6468                         g_assert (arm_is_imm12 (bp_method_ins->inst_offset));
6469
6470                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
6471                         ARM_B (code, 1);
6472                         *(gpointer*)code = &single_step_tramp;
6473                         code += 4;
6474                         *(gpointer*)code = breakpoint_tramp;
6475                         code += 4;
6476
6477                         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 0);
6478                         ARM_STR_IMM (code, ARMREG_IP, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6479                         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 4);
6480                         ARM_STR_IMM (code, ARMREG_IP, bp_method_ins->inst_basereg, bp_method_ins->inst_offset);
6481                 }
6482         }
6483
6484         cfg->code_len = code - cfg->native_code;
6485         g_assert (cfg->code_len < cfg->code_size);
6486         g_free (cinfo);
6487
6488         return code;
6489 }
6490
6491 void
6492 mono_arch_emit_epilog (MonoCompile *cfg)
6493 {
6494         MonoMethod *method = cfg->method;
6495         int pos, i, rot_amount;
6496         int max_epilog_size = 16 + 20*4;
6497         guint8 *code;
6498         CallInfo *cinfo;
6499
6500         if (cfg->method->save_lmf)
6501                 max_epilog_size += 128;
6502
6503         if (mono_jit_trace_calls != NULL)
6504                 max_epilog_size += 50;
6505
6506         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6507                 max_epilog_size += 50;
6508
6509         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6510                 cfg->code_size *= 2;
6511                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6512                 cfg->stat_code_reallocs++;
6513         }
6514
6515         /*
6516          * Keep in sync with OP_JMP
6517          */
6518         code = cfg->native_code + cfg->code_len;
6519
6520         /* Save the uwind state which is needed by the out-of-line code */
6521         mono_emit_unwind_op_remember_state (cfg, code);
6522
6523         if (mono_jit_trace_calls != NULL && mono_trace_eval (method)) {
6524                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
6525         }
6526         pos = 0;
6527
6528         /* Load returned vtypes into registers if needed */
6529         cinfo = cfg->arch.cinfo;
6530         switch (cinfo->ret.storage) {
6531         case RegTypeStructByVal: {
6532                 MonoInst *ins = cfg->ret;
6533
6534                 if (cinfo->ret.nregs == 1) {
6535                         if (arm_is_imm12 (ins->inst_offset)) {
6536                                 ARM_LDR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6537                         } else {
6538                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6539                                 ARM_LDR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6540                         }
6541                 } else {
6542                         for (i = 0; i < cinfo->ret.nregs; ++i) {
6543                                 int offset = ins->inst_offset + (i * 4);
6544                                 if (arm_is_imm12 (offset)) {
6545                                         ARM_LDR_IMM (code, i, ins->inst_basereg, offset);
6546                                 } else {
6547                                         code = mono_arm_emit_load_imm (code, ARMREG_LR, offset);
6548                                         ARM_LDR_REG_REG (code, i, ins->inst_basereg, ARMREG_LR);
6549                                 }
6550                         }
6551                 }
6552                 break;
6553         }
6554         case RegTypeHFA: {
6555                 MonoInst *ins = cfg->ret;
6556
6557                 for (i = 0; i < cinfo->ret.nregs; ++i) {
6558                         if (cinfo->ret.esize == 4)
6559                                 ARM_FLDS (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6560                         else
6561                                 ARM_FLDD (code, cinfo->ret.reg + (i * 2), ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6562                 }
6563                 break;
6564         }
6565         default:
6566                 break;
6567         }
6568
6569         if (method->save_lmf) {
6570                 int lmf_offset, reg, sp_adj, regmask, nused_int_regs = 0;
6571                 /* all but r0-r3, sp and pc */
6572                 pos += sizeof (MonoLMF) - (MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6573                 lmf_offset = pos;
6574
6575                 code = emit_restore_lmf (cfg, code, cfg->stack_usage - lmf_offset);
6576
6577                 /* This points to r4 inside MonoLMF->iregs */
6578                 sp_adj = (sizeof (MonoLMF) - MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6579                 reg = ARMREG_R4;
6580                 regmask = 0x9ff0; /* restore lr to pc */
6581                 /* Skip caller saved registers not used by the method */
6582                 while (!(cfg->used_int_regs & (1 << reg)) && reg < ARMREG_FP) {
6583                         regmask &= ~(1 << reg);
6584                         sp_adj += 4;
6585                         reg ++;
6586                 }
6587                 if (iphone_abi)
6588                         /* Restored later */
6589                         regmask &= ~(1 << ARMREG_PC);
6590                 /* point sp at the registers to restore: 10 is 14 -4, because we skip r0-r3 */
6591                 code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage - lmf_offset + sp_adj);
6592                 for (i = 0; i < 16; i++) {
6593                         if (regmask & (1 << i))
6594                                 nused_int_regs ++;
6595                 }
6596                 mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, ((iphone_abi ? 3 : 0) + nused_int_regs) * 4);
6597                 /* restore iregs */
6598                 ARM_POP (code, regmask);
6599                 if (iphone_abi) {
6600                         for (i = 0; i < 16; i++) {
6601                                 if (regmask & (1 << i))
6602                                         mono_emit_unwind_op_same_value (cfg, code, i);
6603                         }
6604                         /* Restore saved r7, restore LR to PC */
6605                         /* Skip lr from the lmf */
6606                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 3 * 4);
6607                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, sizeof (gpointer), 0);
6608                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6609                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6610                 }
6611         } else {
6612                 int i, nused_int_regs = 0;
6613
6614                 for (i = 0; i < 16; i++) {
6615                         if (cfg->used_int_regs & (1 << i))
6616                                 nused_int_regs ++;
6617                 }
6618
6619                 if ((i = mono_arm_is_rotated_imm8 (cfg->stack_usage, &rot_amount)) >= 0) {
6620                         ARM_ADD_REG_IMM (code, ARMREG_SP, cfg->frame_reg, i, rot_amount);
6621                 } else {
6622                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->stack_usage);
6623                         ARM_ADD_REG_REG (code, ARMREG_SP, cfg->frame_reg, ARMREG_IP);
6624                 }
6625
6626                 if (cfg->frame_reg != ARMREG_SP) {
6627                         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_SP);
6628                 }
6629
6630                 if (iphone_abi) {
6631                         /* Restore saved gregs */
6632                         if (cfg->used_int_regs) {
6633                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, (2 + nused_int_regs) * 4);
6634                                 ARM_POP (code, cfg->used_int_regs);
6635                                 for (i = 0; i < 16; i++) {
6636                                         if (cfg->used_int_regs & (1 << i))
6637                                                 mono_emit_unwind_op_same_value (cfg, code, i);
6638                                 }
6639                         }
6640                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6641                         /* Restore saved r7, restore LR to PC */
6642                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6643                 } else {
6644                         mono_emit_unwind_op_def_cfa_offset (cfg, code, (nused_int_regs + 1) * 4);
6645                         ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_PC));
6646                 }
6647         }
6648
6649         /* Restore the unwind state to be the same as before the epilog */
6650         mono_emit_unwind_op_restore_state (cfg, code);
6651
6652         cfg->code_len = code - cfg->native_code;
6653
6654         g_assert (cfg->code_len < cfg->code_size);
6655
6656 }
6657
6658 void
6659 mono_arch_emit_exceptions (MonoCompile *cfg)
6660 {
6661         MonoJumpInfo *patch_info;
6662         int i;
6663         guint8 *code;
6664         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
6665         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
6666         int max_epilog_size = 50;
6667
6668         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
6669                 exc_throw_pos [i] = NULL;
6670                 exc_throw_found [i] = 0;
6671         }
6672
6673         /* count the number of exception infos */
6674
6675         /*
6676          * make sure we have enough space for exceptions
6677          */
6678         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6679                 if (patch_info->type == MONO_PATCH_INFO_EXC) {
6680                         i = mini_exception_id_by_name (patch_info->data.target);
6681                         if (!exc_throw_found [i]) {
6682                                 max_epilog_size += 32;
6683                                 exc_throw_found [i] = TRUE;
6684                         }
6685                 }
6686         }
6687
6688         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6689                 cfg->code_size *= 2;
6690                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6691                 cfg->stat_code_reallocs++;
6692         }
6693
6694         code = cfg->native_code + cfg->code_len;
6695
6696         /* add code to raise exceptions */
6697         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6698                 switch (patch_info->type) {
6699                 case MONO_PATCH_INFO_EXC: {
6700                         MonoClass *exc_class;
6701                         unsigned char *ip = patch_info->ip.i + cfg->native_code;
6702
6703                         i = mini_exception_id_by_name (patch_info->data.target);
6704                         if (exc_throw_pos [i]) {
6705                                 arm_patch (ip, exc_throw_pos [i]);
6706                                 patch_info->type = MONO_PATCH_INFO_NONE;
6707                                 break;
6708                         } else {
6709                                 exc_throw_pos [i] = code;
6710                         }
6711                         arm_patch (ip, code);
6712
6713                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
6714
6715                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_LR);
6716                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6717                         patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
6718                         patch_info->data.name = "mono_arch_throw_corlib_exception";
6719                         patch_info->ip.i = code - cfg->native_code;
6720                         ARM_BL (code, 0);
6721                         cfg->thunk_area += THUNK_SIZE;
6722                         *(guint32*)(gpointer)code = exc_class->type_token - MONO_TOKEN_TYPE_DEF;
6723                         code += 4;
6724                         break;
6725                 }
6726                 default:
6727                         /* do nothing */
6728                         break;
6729                 }
6730         }
6731
6732         cfg->code_len = code - cfg->native_code;
6733
6734         g_assert (cfg->code_len < cfg->code_size);
6735
6736 }
6737
6738 #endif /* #ifndef DISABLE_JIT */
6739
6740 void
6741 mono_arch_finish_init (void)
6742 {
6743 }
6744
6745 void
6746 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
6747 {
6748 }
6749
6750 MonoInst*
6751 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6752 {
6753         /* FIXME: */
6754         return NULL;
6755 }
6756
6757 gboolean
6758 mono_arch_print_tree (MonoInst *tree, int arity)
6759 {
6760         return 0;
6761 }
6762
6763 #ifndef DISABLE_JIT
6764
6765 #endif
6766
6767 guint32
6768 mono_arch_get_patch_offset (guint8 *code)
6769 {
6770         /* OP_AOTCONST */
6771         return 8;
6772 }
6773
6774 void
6775 mono_arch_flush_register_windows (void)
6776 {
6777 }
6778
6779 MonoMethod*
6780 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
6781 {
6782         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
6783 }
6784
6785 MonoVTable*
6786 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
6787 {
6788         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
6789 }
6790
6791 GSList*
6792 mono_arch_get_cie_program (void)
6793 {
6794         GSList *l = NULL;
6795
6796         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, ARMREG_SP, 0);
6797
6798         return l;
6799 }
6800
6801 /* #define ENABLE_WRONG_METHOD_CHECK 1 */
6802 #define BASE_SIZE (6 * 4)
6803 #define BSEARCH_ENTRY_SIZE (4 * 4)
6804 #define CMP_SIZE (3 * 4)
6805 #define BRANCH_SIZE (1 * 4)
6806 #define CALL_SIZE (2 * 4)
6807 #define WMC_SIZE (8 * 4)
6808 #define DISTANCE(A, B) (((gint32)(B)) - ((gint32)(A)))
6809
6810 static arminstr_t *
6811 arm_emit_value_and_patch_ldr (arminstr_t *code, arminstr_t *target, guint32 value)
6812 {
6813         guint32 delta = DISTANCE (target, code);
6814         delta -= 8;
6815         g_assert (delta >= 0 && delta <= 0xFFF);
6816         *target = *target | delta;
6817         *code = value;
6818         return code + 1;
6819 }
6820
6821 #ifdef ENABLE_WRONG_METHOD_CHECK
6822 static void
6823 mini_dump_bad_imt (int input_imt, int compared_imt, int pc)
6824 {
6825         g_print ("BAD IMT comparing %x with expected %x at ip %x", input_imt, compared_imt, pc);
6826         g_assert (0);
6827 }
6828 #endif
6829
6830 gpointer
6831 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
6832         gpointer fail_tramp)
6833 {
6834         int size, i;
6835         arminstr_t *code, *start;
6836         gboolean large_offsets = FALSE;
6837         guint32 **constant_pool_starts;
6838         arminstr_t *vtable_target = NULL;
6839         int extra_space = 0;
6840 #ifdef ENABLE_WRONG_METHOD_CHECK
6841         char * cond;
6842 #endif
6843         GSList *unwind_ops;
6844
6845         size = BASE_SIZE;
6846         constant_pool_starts = g_new0 (guint32*, count);
6847
6848         for (i = 0; i < count; ++i) {
6849                 MonoIMTCheckItem *item = imt_entries [i];
6850                 if (item->is_equals) {
6851                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6852
6853                         if (item->has_target_code || !arm_is_imm12 (DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]))) {
6854                                 item->chunk_size += 32;
6855                                 large_offsets = TRUE;
6856                         }
6857
6858                         if (item->check_target_idx || fail_case) {
6859                                 if (!item->compare_done || fail_case)
6860                                         item->chunk_size += CMP_SIZE;
6861                                 item->chunk_size += BRANCH_SIZE;
6862                         } else {
6863 #ifdef ENABLE_WRONG_METHOD_CHECK
6864                                 item->chunk_size += WMC_SIZE;
6865 #endif
6866                         }
6867                         if (fail_case) {
6868                                 item->chunk_size += 16;
6869                                 large_offsets = TRUE;
6870                         }
6871                         item->chunk_size += CALL_SIZE;
6872                 } else {
6873                         item->chunk_size += BSEARCH_ENTRY_SIZE;
6874                         imt_entries [item->check_target_idx]->compare_done = TRUE;
6875                 }
6876                 size += item->chunk_size;
6877         }
6878
6879         if (large_offsets)
6880                 size += 4 * count; /* The ARM_ADD_REG_IMM to pop the stack */
6881
6882         if (fail_tramp)
6883                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
6884         else
6885                 code = mono_domain_code_reserve (domain, size);
6886         start = code;
6887
6888         unwind_ops = mono_arch_get_cie_program ();
6889
6890 #ifdef DEBUG_IMT
6891         g_print ("Building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p fail_tramp %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable, fail_tramp);
6892         for (i = 0; i < count; ++i) {
6893                 MonoIMTCheckItem *item = imt_entries [i];
6894                 g_print ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, ((MonoMethod*)item->key)->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
6895         }
6896 #endif
6897
6898         if (large_offsets) {
6899                 ARM_PUSH4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6900                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 4 * sizeof (mgreg_t));
6901         } else {
6902                 ARM_PUSH2 (code, ARMREG_R0, ARMREG_R1);
6903                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
6904         }
6905         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, -4);
6906         vtable_target = code;
6907         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
6908         ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_V5);
6909
6910         for (i = 0; i < count; ++i) {
6911                 MonoIMTCheckItem *item = imt_entries [i];
6912                 arminstr_t *imt_method = NULL, *vtable_offset_ins = NULL, *target_code_ins = NULL;
6913                 gint32 vtable_offset;
6914
6915                 item->code_target = (guint8*)code;
6916
6917                 if (item->is_equals) {
6918                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6919
6920                         if (item->check_target_idx || fail_case) {
6921                                 if (!item->compare_done || fail_case) {
6922                                         imt_method = code;
6923                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6924                                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6925                                 }
6926                                 item->jmp_code = (guint8*)code;
6927                                 ARM_B_COND (code, ARMCOND_NE, 0);
6928                         } else {
6929                                 /*Enable the commented code to assert on wrong method*/
6930 #ifdef ENABLE_WRONG_METHOD_CHECK
6931                                 imt_method = code;
6932                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6933                                 ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6934                                 cond = code;
6935                                 ARM_B_COND (code, ARMCOND_EQ, 0);
6936
6937 /* Define this if your system is so bad that gdb is failing. */
6938 #ifdef BROKEN_DEV_ENV
6939                                 ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_PC);
6940                                 ARM_BL (code, 0);
6941                                 arm_patch (code - 1, mini_dump_bad_imt);
6942 #else
6943                                 ARM_DBRK (code);
6944 #endif
6945                                 arm_patch (cond, code);
6946 #endif
6947                         }
6948
6949                         if (item->has_target_code) {
6950                                 /* Load target address */
6951                                 target_code_ins = code;
6952                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6953                                 /* Save it to the fourth slot */
6954                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6955                                 /* Restore registers and branch */
6956                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6957
6958                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)item->value.target_code);
6959                         } else {
6960                                 vtable_offset = DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]);
6961                                 if (!arm_is_imm12 (vtable_offset)) {
6962                                         /*
6963                                          * We need to branch to a computed address but we don't have
6964                                          * a free register to store it, since IP must contain the
6965                                          * vtable address. So we push the two values to the stack, and
6966                                          * load them both using LDM.
6967                                          */
6968                                         /* Compute target address */
6969                                         vtable_offset_ins = code;
6970                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6971                                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_IP, ARMREG_R1);
6972                                         /* Save it to the fourth slot */
6973                                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6974                                         /* Restore registers and branch */
6975                                         ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6976
6977                                         code = arm_emit_value_and_patch_ldr (code, vtable_offset_ins, vtable_offset);
6978                                 } else {
6979                                         ARM_POP2 (code, ARMREG_R0, ARMREG_R1);
6980                                         if (large_offsets) {
6981                                                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
6982                                                 ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 2 * sizeof (gpointer));
6983                                         }
6984                                         mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 0);
6985                                         ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, vtable_offset);
6986                                 }
6987                         }
6988
6989                         if (fail_case) {
6990                                 arm_patch (item->jmp_code, (guchar*)code);
6991
6992                                 target_code_ins = code;
6993                                 /* Load target address */
6994                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6995                                 /* Save it to the fourth slot */
6996                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6997                                 /* Restore registers and branch */
6998                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6999
7000                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)fail_tramp);
7001                                 item->jmp_code = NULL;
7002                         }
7003
7004                         if (imt_method)
7005                                 code = arm_emit_value_and_patch_ldr (code, imt_method, (guint32)item->key);
7006
7007                         /*must emit after unconditional branch*/
7008                         if (vtable_target) {
7009                                 code = arm_emit_value_and_patch_ldr (code, vtable_target, (guint32)vtable);
7010                                 item->chunk_size += 4;
7011                                 vtable_target = NULL;
7012                         }
7013
7014                         /*We reserve the space for bsearch IMT values after the first entry with an absolute jump*/
7015                         constant_pool_starts [i] = code;
7016                         if (extra_space) {
7017                                 code += extra_space;
7018                                 extra_space = 0;
7019                         }
7020                 } else {
7021                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7022                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7023
7024                         item->jmp_code = (guint8*)code;
7025                         ARM_B_COND (code, ARMCOND_HS, 0);
7026                         ++extra_space;
7027                 }
7028         }
7029
7030         for (i = 0; i < count; ++i) {
7031                 MonoIMTCheckItem *item = imt_entries [i];
7032                 if (item->jmp_code) {
7033                         if (item->check_target_idx)
7034                                 arm_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
7035                 }
7036                 if (i > 0 && item->is_equals) {
7037                         int j;
7038                         arminstr_t *space_start = constant_pool_starts [i];
7039                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j) {
7040                                 space_start = arm_emit_value_and_patch_ldr (space_start, (arminstr_t*)imt_entries [j]->code_target, (guint32)imt_entries [j]->key);
7041                         }
7042                 }
7043         }
7044
7045 #ifdef DEBUG_IMT
7046         {
7047                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
7048                 mono_disassemble_code (NULL, (guint8*)start, size, buff);
7049                 g_free (buff);
7050         }
7051 #endif
7052
7053         g_free (constant_pool_starts);
7054
7055         mono_arch_flush_icache ((guint8*)start, size);
7056         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
7057         mono_stats.imt_trampolines_size += code - start;
7058
7059         g_assert (DISTANCE (start, code) <= size);
7060
7061         mono_tramp_info_register (mono_tramp_info_create (NULL, (guint8*)start, DISTANCE (start, code), NULL, unwind_ops), domain);
7062
7063         return start;
7064 }
7065
7066 mgreg_t
7067 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
7068 {
7069         return ctx->regs [reg];
7070 }
7071
7072 void
7073 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
7074 {
7075         ctx->regs [reg] = val;
7076 }
7077
7078 /*
7079  * mono_arch_get_trampolines:
7080  *
7081  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
7082  * for AOT.
7083  */
7084 GSList *
7085 mono_arch_get_trampolines (gboolean aot)
7086 {
7087         return mono_arm_get_exception_trampolines (aot);
7088 }
7089
7090 gpointer
7091 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
7092 {
7093         gpointer *lr_loc;
7094         char *old_value;
7095         char *bp;
7096
7097         /*Load the spvar*/
7098         bp = MONO_CONTEXT_GET_BP (ctx);
7099         lr_loc = (gpointer*)(bp + clause->exvar_offset);
7100
7101         old_value = *lr_loc;
7102         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
7103                 return old_value;
7104
7105         *lr_loc = new_value;
7106
7107         return old_value;
7108 }
7109
7110 #if defined(MONO_ARCH_SOFT_DEBUG_SUPPORTED)
7111 /*
7112  * mono_arch_set_breakpoint:
7113  *
7114  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
7115  * The location should contain code emitted by OP_SEQ_POINT.
7116  */
7117 void
7118 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
7119 {
7120         guint8 *code = ip;
7121         guint32 native_offset = ip - (guint8*)ji->code_start;
7122         MonoDebugOptions *opt = mini_get_debug_options ();
7123
7124         if (ji->from_aot) {
7125                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7126
7127                 if (!breakpoint_tramp)
7128                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
7129
7130                 g_assert (native_offset % 4 == 0);
7131                 g_assert (info->bp_addrs [native_offset / 4] == 0);
7132                 info->bp_addrs [native_offset / 4] = opt->soft_breakpoints ? breakpoint_tramp : bp_trigger_page;
7133         } else if (opt->soft_breakpoints) {
7134                 code += 4;
7135                 ARM_BLX_REG (code, ARMREG_LR);
7136                 mono_arch_flush_icache (code - 4, 4);
7137         } else {
7138                 int dreg = ARMREG_LR;
7139
7140                 /* Read from another trigger page */
7141                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7142                 ARM_B (code, 0);
7143                 *(int*)code = (int)bp_trigger_page;
7144                 code += 4;
7145                 ARM_LDR_IMM (code, dreg, dreg, 0);
7146
7147                 mono_arch_flush_icache (code - 16, 16);
7148
7149 #if 0
7150                 /* This is currently implemented by emitting an SWI instruction, which
7151                  * qemu/linux seems to convert to a SIGILL.
7152                  */
7153                 *(int*)code = (0xef << 24) | 8;
7154                 code += 4;
7155                 mono_arch_flush_icache (code - 4, 4);
7156 #endif
7157         }
7158 }
7159
7160 /*
7161  * mono_arch_clear_breakpoint:
7162  *
7163  *   Clear the breakpoint at IP.
7164  */
7165 void
7166 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
7167 {
7168         MonoDebugOptions *opt = mini_get_debug_options ();
7169         guint8 *code = ip;
7170         int i;
7171
7172         if (ji->from_aot) {
7173                 guint32 native_offset = ip - (guint8*)ji->code_start;
7174                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7175
7176                 if (!breakpoint_tramp)
7177                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
7178
7179                 g_assert (native_offset % 4 == 0);
7180                 g_assert (info->bp_addrs [native_offset / 4] == (opt->soft_breakpoints ? breakpoint_tramp : bp_trigger_page));
7181                 info->bp_addrs [native_offset / 4] = 0;
7182         } else if (opt->soft_breakpoints) {
7183                 code += 4;
7184                 ARM_NOP (code);
7185                 mono_arch_flush_icache (code - 4, 4);
7186         } else {
7187                 for (i = 0; i < 4; ++i)
7188                         ARM_NOP (code);
7189
7190                 mono_arch_flush_icache (ip, code - ip);
7191         }
7192 }
7193
7194 /*
7195  * mono_arch_start_single_stepping:
7196  *
7197  *   Start single stepping.
7198  */
7199 void
7200 mono_arch_start_single_stepping (void)
7201 {
7202         if (ss_trigger_page)
7203                 mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
7204         else
7205                 single_step_tramp = mini_get_single_step_trampoline ();
7206 }
7207
7208 /*
7209  * mono_arch_stop_single_stepping:
7210  *
7211  *   Stop single stepping.
7212  */
7213 void
7214 mono_arch_stop_single_stepping (void)
7215 {
7216         if (ss_trigger_page)
7217                 mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
7218         else
7219                 single_step_tramp = NULL;
7220 }
7221
7222 #if __APPLE__
7223 #define DBG_SIGNAL SIGBUS
7224 #else
7225 #define DBG_SIGNAL SIGSEGV
7226 #endif
7227
7228 /*
7229  * mono_arch_is_single_step_event:
7230  *
7231  *   Return whenever the machine state in SIGCTX corresponds to a single
7232  * step event.
7233  */
7234 gboolean
7235 mono_arch_is_single_step_event (void *info, void *sigctx)
7236 {
7237         siginfo_t *sinfo = info;
7238
7239         if (!ss_trigger_page)
7240                 return FALSE;
7241
7242         /* Sometimes the address is off by 4 */
7243         if (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128)
7244                 return TRUE;
7245         else
7246                 return FALSE;
7247 }
7248
7249 /*
7250  * mono_arch_is_breakpoint_event:
7251  *
7252  *   Return whenever the machine state in SIGCTX corresponds to a breakpoint event.
7253  */
7254 gboolean
7255 mono_arch_is_breakpoint_event (void *info, void *sigctx)
7256 {
7257         siginfo_t *sinfo = info;
7258
7259         if (!ss_trigger_page)
7260                 return FALSE;
7261
7262         if (sinfo->si_signo == DBG_SIGNAL) {
7263                 /* Sometimes the address is off by 4 */
7264                 if (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128)
7265                         return TRUE;
7266                 else
7267                         return FALSE;
7268         } else {
7269                 return FALSE;
7270         }
7271 }
7272
7273 /*
7274  * mono_arch_skip_breakpoint:
7275  *
7276  *   See mini-amd64.c for docs.
7277  */
7278 void
7279 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
7280 {
7281         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7282 }
7283
7284 /*
7285  * mono_arch_skip_single_step:
7286  *
7287  *   See mini-amd64.c for docs.
7288  */
7289 void
7290 mono_arch_skip_single_step (MonoContext *ctx)
7291 {
7292         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7293 }
7294
7295 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
7296
7297 /*
7298  * mono_arch_get_seq_point_info:
7299  *
7300  *   See mini-amd64.c for docs.
7301  */
7302 gpointer
7303 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
7304 {
7305         SeqPointInfo *info;
7306         MonoJitInfo *ji;
7307
7308         // FIXME: Add a free function
7309
7310         mono_domain_lock (domain);
7311         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
7312                                                                 code);
7313         mono_domain_unlock (domain);
7314
7315         if (!info) {
7316                 ji = mono_jit_info_table_find (domain, (char*)code);
7317                 g_assert (ji);
7318
7319                 info = g_malloc0 (sizeof (SeqPointInfo) + ji->code_size);
7320
7321                 info->ss_trigger_page = ss_trigger_page;
7322                 info->bp_trigger_page = bp_trigger_page;
7323                 info->ss_tramp_addr = &single_step_tramp;
7324
7325                 mono_domain_lock (domain);
7326                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
7327                                                          code, info);
7328                 mono_domain_unlock (domain);
7329         }
7330
7331         return info;
7332 }
7333
7334 void
7335 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
7336 {
7337         ext->lmf.previous_lmf = prev_lmf;
7338         /* Mark that this is a MonoLMFExt */
7339         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
7340         ext->lmf.sp = (gssize)ext;
7341 }
7342
7343 /*
7344  * mono_arch_set_target:
7345  *
7346  *   Set the target architecture the JIT backend should generate code for, in the form
7347  * of a GNU target triplet. Only used in AOT mode.
7348  */
7349 void
7350 mono_arch_set_target (char *mtriple)
7351 {
7352         /* The GNU target triple format is not very well documented */
7353         if (strstr (mtriple, "armv7")) {
7354                 v5_supported = TRUE;
7355                 v6_supported = TRUE;
7356                 v7_supported = TRUE;
7357         }
7358         if (strstr (mtriple, "armv6")) {
7359                 v5_supported = TRUE;
7360                 v6_supported = TRUE;
7361         }
7362         if (strstr (mtriple, "armv7s")) {
7363                 v7s_supported = TRUE;
7364         }
7365         if (strstr (mtriple, "armv7k")) {
7366                 v7k_supported = TRUE;
7367         }
7368         if (strstr (mtriple, "thumbv7s")) {
7369                 v5_supported = TRUE;
7370                 v6_supported = TRUE;
7371                 v7_supported = TRUE;
7372                 v7s_supported = TRUE;
7373                 thumb_supported = TRUE;
7374                 thumb2_supported = TRUE;
7375         }
7376         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
7377                 v5_supported = TRUE;
7378                 v6_supported = TRUE;
7379                 thumb_supported = TRUE;
7380                 iphone_abi = TRUE;
7381         }
7382         if (strstr (mtriple, "gnueabi"))
7383                 eabi_supported = TRUE;
7384 }
7385
7386 gboolean
7387 mono_arch_opcode_supported (int opcode)
7388 {
7389         switch (opcode) {
7390         case OP_ATOMIC_ADD_I4:
7391         case OP_ATOMIC_EXCHANGE_I4:
7392         case OP_ATOMIC_CAS_I4:
7393         case OP_ATOMIC_LOAD_I1:
7394         case OP_ATOMIC_LOAD_I2:
7395         case OP_ATOMIC_LOAD_I4:
7396         case OP_ATOMIC_LOAD_U1:
7397         case OP_ATOMIC_LOAD_U2:
7398         case OP_ATOMIC_LOAD_U4:
7399         case OP_ATOMIC_STORE_I1:
7400         case OP_ATOMIC_STORE_I2:
7401         case OP_ATOMIC_STORE_I4:
7402         case OP_ATOMIC_STORE_U1:
7403         case OP_ATOMIC_STORE_U2:
7404         case OP_ATOMIC_STORE_U4:
7405                 return v7_supported;
7406         case OP_ATOMIC_LOAD_R4:
7407         case OP_ATOMIC_LOAD_R8:
7408         case OP_ATOMIC_STORE_R4:
7409         case OP_ATOMIC_STORE_R8:
7410                 return v7_supported && IS_VFP;
7411         default:
7412                 return FALSE;
7413         }
7414 }
7415
7416 CallInfo*
7417 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
7418 {
7419         return get_call_info (mp, sig);
7420 }
7421
7422 gpointer
7423 mono_arch_get_get_tls_tramp (void)
7424 {
7425         return NULL;
7426 }
7427
7428 static guint8*
7429 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, int patch_type, gpointer data)
7430 {
7431         /* OP_AOTCONST */
7432         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
7433         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7434         ARM_B (code, 0);
7435         *(gpointer*)code = NULL;
7436         code += 4;
7437         /* Load the value from the GOT */
7438         ARM_LDR_REG_REG (code, dreg, ARMREG_PC, dreg);
7439         return code;
7440 }
7441
7442 guint8*
7443 mono_arm_emit_aotconst (gpointer ji_list, guint8 *code, guint8 *buf, int dreg, int patch_type, gconstpointer data)
7444 {
7445         MonoJumpInfo **ji = (MonoJumpInfo**)ji_list;
7446
7447         *ji = mono_patch_info_list_prepend (*ji, code - buf, patch_type, data);
7448         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7449         ARM_B (code, 0);
7450         *(gpointer*)code = NULL;
7451         code += 4;
7452         ARM_LDR_REG_REG (code, dreg, ARMREG_PC, dreg);
7453         return code;
7454 }