mono/mini/mini-arm.c

   1 /**
   2  * \file
   3  * ARM backend for the Mono code generator
   4  *
   5  * Authors:
   6  *   Paolo Molaro (lupus@ximian.com)
   7  *   Dietmar Maurer (dietmar@ximian.com)
   8  *
   9  * (C) 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  11  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16
  17 #include <mono/metadata/abi-details.h>
  18 #include <mono/metadata/appdomain.h>
  19 #include <mono/metadata/profiler-private.h>
  20 #include <mono/metadata/debug-helpers.h>
  21 #include <mono/utils/mono-mmap.h>
  22 #include <mono/utils/mono-hwcap.h>
  23 #include <mono/utils/mono-memory-model.h>
  24 #include <mono/utils/mono-threads-coop.h>
  25 #include <mono/utils/unlocked.h>
  26
  27 #include "mini-arm.h"
  28 #include "cpu-arm.h"
  29 #include "trace.h"
  30 #include "ir-emit.h"
  31 #include "debugger-agent.h"
  32 #include "mini-gc.h"
  33 #include "mono/arch/arm/arm-vfp-codegen.h"
  34
  35 /* Sanity check: This makes no sense */
  36 #if defined(ARM_FPU_NONE) && (defined(ARM_FPU_VFP) || defined(ARM_FPU_VFP_HARD))
  37 #error "ARM_FPU_NONE is defined while one of ARM_FPU_VFP/ARM_FPU_VFP_HARD is defined"
  38 #endif
  39
  40 /*
  41  * IS_SOFT_FLOAT: Is full software floating point used?
  42  * IS_HARD_FLOAT: Is full hardware floating point used?
  43  * IS_VFP: Is hardware floating point with software ABI used?
  44  *
  45  * These are not necessarily constants, e.g. IS_SOFT_FLOAT and
  46  * IS_VFP may delegate to mono_arch_is_soft_float ().
  47  */
  48
  49 #if defined(ARM_FPU_VFP_HARD)
  50 #define IS_SOFT_FLOAT (FALSE)
  51 #define IS_HARD_FLOAT (TRUE)
  52 #define IS_VFP (TRUE)
  53 #elif defined(ARM_FPU_NONE)
  54 #define IS_SOFT_FLOAT (mono_arch_is_soft_float ())
  55 #define IS_HARD_FLOAT (FALSE)
  56 #define IS_VFP (!mono_arch_is_soft_float ())
  57 #else
  58 #define IS_SOFT_FLOAT (FALSE)
  59 #define IS_HARD_FLOAT (FALSE)
  60 #define IS_VFP (TRUE)
  61 #endif
  62
  63 #define THUNK_SIZE (3 * 4)
  64
  65 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  66
  67 #if __APPLE__
  68 void sys_icache_invalidate (void *start, size_t len);
  69 #endif
  70
  71 /* This mutex protects architecture specific caches */
  72 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  73 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  74 static mono_mutex_t mini_arch_mutex;
  75
  76 static gboolean v5_supported = FALSE;
  77 static gboolean v6_supported = FALSE;
  78 static gboolean v7_supported = FALSE;
  79 static gboolean v7s_supported = FALSE;
  80 static gboolean v7k_supported = FALSE;
  81 static gboolean thumb_supported = FALSE;
  82 static gboolean thumb2_supported = FALSE;
  83 /*
  84  * Whenever to use the ARM EABI
  85  */
  86 static gboolean eabi_supported = FALSE;
  87
  88 /*
  89  * Whenever to use the iphone ABI extensions:
  90  * http://developer.apple.com/library/ios/documentation/Xcode/Conceptual/iPhoneOSABIReference/index.html
  91  * Basically, r7 is used as a frame pointer and it should point to the saved r7 + lr.
  92  * This is required for debugging/profiling tools to work, but it has some overhead so it should
  93  * only be turned on in debug builds.
  94  */
  95 static gboolean iphone_abi = FALSE;
  96
  97 /*
  98  * The FPU we are generating code for. This is NOT runtime configurable right now,
  99  * since some things like MONO_ARCH_CALLEE_FREGS still depend on defines.
 100  */
 101 static MonoArmFPU arm_fpu;
 102
 103 #if defined(ARM_FPU_VFP_HARD)
 104 /*
 105  * On armhf, d0-d7 are used for argument passing and d8-d15
 106  * must be preserved across calls, which leaves us no room
 107  * for scratch registers. So we use d14-d15 but back up their
 108  * previous contents to a stack slot before using them - see
 109  * mono_arm_emit_vfp_scratch_save/_restore ().
 110  */
 111 static int vfp_scratch1 = ARM_VFP_D14;
 112 static int vfp_scratch2 = ARM_VFP_D15;
 113 #else
 114 /*
 115  * On armel, d0-d7 do not need to be preserved, so we can
 116  * freely make use of them as scratch registers.
 117  */
 118 static int vfp_scratch1 = ARM_VFP_D0;
 119 static int vfp_scratch2 = ARM_VFP_D1;
 120 #endif
 121
 122 static int i8_align;
 123
 124 static gpointer single_step_tramp, breakpoint_tramp;
 125
 126 /*
 127  * The code generated for sequence points reads from this location, which is
 128  * made read-only when single stepping is enabled.
 129  */
 130 static gpointer ss_trigger_page;
 131
 132 /* Enabled breakpoints read from this trigger page */
 133 static gpointer bp_trigger_page;
 134
 135 /*
 136  * TODO:
 137  * floating point support: on ARM it is a mess, there are at least 3
 138  * different setups, each of which binary incompat with the other.
 139  * 1) FPA: old and ugly, but unfortunately what current distros use
 140  *    the double binary format has the two words swapped. 8 double registers.
 141  *    Implemented usually by kernel emulation.
 142  * 2) softfloat: the compiler emulates all the fp ops. Usually uses the
 143  *    ugly swapped double format (I guess a softfloat-vfp exists, too, though).
 144  * 3) VFP: the new and actually sensible and useful FP support. Implemented
 145  *    in HW or kernel-emulated, requires new tools. I think this is what symbian uses.
 146  *
 147  * We do not care about FPA. We will support soft float and VFP.
 148  */
 149 int mono_exc_esp_offset = 0;
 150
 151 #define arm_is_imm12(v) ((v) > -4096 && (v) < 4096)
 152 #define arm_is_imm8(v) ((v) > -256 && (v) < 256)
 153 #define arm_is_fpimm8(v) ((v) >= -1020 && (v) <= 1020)
 154
 155 #define LDR_MASK ((0xf << ARMCOND_SHIFT) | (3 << 26) | (1 << 22) | (1 << 20) | (15 << 12))
 156 #define LDR_PC_VAL ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 26) | (0 << 22) | (1 << 20) | (15 << 12))
 157 #define IS_LDR_PC(val) (((val) & LDR_MASK) == LDR_PC_VAL)
 158
 159 //#define DEBUG_IMT 0
 160
 161 #ifndef DISABLE_JIT
 162 static void mono_arch_compute_omit_fp (MonoCompile *cfg);
 163 #endif
 164
 165 static guint8*
 166 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, int patch_type, gpointer data);
 167
 168 const char*
 169 mono_arch_regname (int reg)
 170 {
 171         static const char * rnames[] = {
 172                 "arm_r0", "arm_r1", "arm_r2", "arm_r3", "arm_v1",
 173                 "arm_v2", "arm_v3", "arm_v4", "arm_v5", "arm_v6",
 174                 "arm_v7", "arm_fp", "arm_ip", "arm_sp", "arm_lr",
 175                 "arm_pc"
 176         };
 177         if (reg >= 0 && reg < 16)
 178                 return rnames [reg];
 179         return "unknown";
 180 }
 181
 182 const char*
 183 mono_arch_fregname (int reg)
 184 {
 185         static const char * rnames[] = {
 186                 "arm_f0", "arm_f1", "arm_f2", "arm_f3", "arm_f4",
 187                 "arm_f5", "arm_f6", "arm_f7", "arm_f8", "arm_f9",
 188                 "arm_f10", "arm_f11", "arm_f12", "arm_f13", "arm_f14",
 189                 "arm_f15", "arm_f16", "arm_f17", "arm_f18", "arm_f19",
 190                 "arm_f20", "arm_f21", "arm_f22", "arm_f23", "arm_f24",
 191                 "arm_f25", "arm_f26", "arm_f27", "arm_f28", "arm_f29",
 192                 "arm_f30", "arm_f31"
 193         };
 194         if (reg >= 0 && reg < 32)
 195                 return rnames [reg];
 196         return "unknown";
 197 }
 198
 199
 200 #ifndef DISABLE_JIT
 201 static guint8*
 202 emit_big_add (guint8 *code, int dreg, int sreg, int imm)
 203 {
 204         int imm8, rot_amount;
 205         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 206                 ARM_ADD_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 207                 return code;
 208         }
 209         if (dreg == sreg) {
 210                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 211                 ARM_ADD_REG_REG (code, dreg, sreg, ARMREG_IP);
 212         } else {
 213                 code = mono_arm_emit_load_imm (code, dreg, imm);
 214                 ARM_ADD_REG_REG (code, dreg, dreg, sreg);
 215         }
 216         return code;
 217 }
 218
 219 static guint8*
 220 emit_ldr_imm (guint8 *code, int dreg, int sreg, int imm)
 221 {
 222         if (!arm_is_imm12 (imm)) {
 223                 g_assert (dreg != sreg);
 224                 code = emit_big_add (code, dreg, sreg, imm);
 225                 ARM_LDR_IMM (code, dreg, dreg, 0);
 226         } else {
 227                 ARM_LDR_IMM (code, dreg, sreg, imm);
 228         }
 229         return code;
 230 }
 231
 232 /* If dreg == sreg, this clobbers IP */
 233 static guint8*
 234 emit_sub_imm (guint8 *code, int dreg, int sreg, int imm)
 235 {
 236         int imm8, rot_amount;
 237         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 238                 ARM_SUB_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 239                 return code;
 240         }
 241         if (dreg == sreg) {
 242                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 243                 ARM_SUB_REG_REG (code, dreg, sreg, ARMREG_IP);
 244         } else {
 245                 code = mono_arm_emit_load_imm (code, dreg, imm);
 246                 ARM_SUB_REG_REG (code, dreg, dreg, sreg);
 247         }
 248         return code;
 249 }
 250
 251 static guint8*
 252 emit_memcpy (guint8 *code, int size, int dreg, int doffset, int sreg, int soffset)
 253 {
 254         /* we can use r0-r3, since this is called only for incoming args on the stack */
 255         if (size > sizeof (gpointer) * 4) {
 256                 guint8 *start_loop;
 257                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 258                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 259                 start_loop = code = mono_arm_emit_load_imm (code, ARMREG_R2, size);
 260                 ARM_LDR_IMM (code, ARMREG_R3, ARMREG_R0, 0);
 261                 ARM_STR_IMM (code, ARMREG_R3, ARMREG_R1, 0);
 262                 ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_R0, 4);
 263                 ARM_ADD_REG_IMM8 (code, ARMREG_R1, ARMREG_R1, 4);
 264                 ARM_SUBS_REG_IMM8 (code, ARMREG_R2, ARMREG_R2, 4);
 265                 ARM_B_COND (code, ARMCOND_NE, 0);
 266                 arm_patch (code - 4, start_loop);
 267                 return code;
 268         }
 269         if (arm_is_imm12 (doffset) && arm_is_imm12 (doffset + size) &&
 270                         arm_is_imm12 (soffset) && arm_is_imm12 (soffset + size)) {
 271                 while (size >= 4) {
 272                         ARM_LDR_IMM (code, ARMREG_LR, sreg, soffset);
 273                         ARM_STR_IMM (code, ARMREG_LR, dreg, doffset);
 274                         doffset += 4;
 275                         soffset += 4;
 276                         size -= 4;
 277                 }
 278         } else if (size) {
 279                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 280                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 281                 doffset = soffset = 0;
 282                 while (size >= 4) {
 283                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_R0, soffset);
 284                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_R1, doffset);
 285                         doffset += 4;
 286                         soffset += 4;
 287                         size -= 4;
 288                 }
 289         }
 290         g_assert (size == 0);
 291         return code;
 292 }
 293
 294 static guint8*
 295 emit_call_reg (guint8 *code, int reg)
 296 {
 297         if (v5_supported) {
 298                 ARM_BLX_REG (code, reg);
 299         } else {
 300                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
 301                 if (thumb_supported)
 302                         ARM_BX (code, reg);
 303                 else
 304                         ARM_MOV_REG_REG (code, ARMREG_PC, reg);
 305         }
 306         return code;
 307 }
 308
 309 static guint8*
 310 emit_call_seq (MonoCompile *cfg, guint8 *code)
 311 {
 312         if (cfg->method->dynamic) {
 313                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 314                 ARM_B (code, 0);
 315                 *(gpointer*)code = NULL;
 316                 code += 4;
 317                 code = emit_call_reg (code, ARMREG_IP);
 318         } else {
 319                 ARM_BL (code, 0);
 320         }
 321         cfg->thunk_area += THUNK_SIZE;
 322         return code;
 323 }
 324
 325 guint8*
 326 mono_arm_patchable_b (guint8 *code, int cond)
 327 {
 328         ARM_B_COND (code, cond, 0);
 329         return code;
 330 }
 331
 332 guint8*
 333 mono_arm_patchable_bl (guint8 *code, int cond)
 334 {
 335         ARM_BL_COND (code, cond, 0);
 336         return code;
 337 }
 338
 339 #if defined(__ARM_EABI__) && defined(__linux__) && !defined(HOST_ANDROID) && !defined(MONO_CROSS_COMPILE)
 340 #define HAVE_AEABI_READ_TP 1
 341 #endif
 342
 343 #ifdef HAVE_AEABI_READ_TP
 344 gpointer __aeabi_read_tp (void);
 345 #endif
 346
 347 gboolean
 348 mono_arch_have_fast_tls (void)
 349 {
 350 #ifdef HAVE_AEABI_READ_TP
 351         static gboolean have_fast_tls = FALSE;
 352         static gboolean inited = FALSE;
 353
 354         if (mini_get_debug_options ()->use_fallback_tls)
 355                 return FALSE;
 356
 357         if (inited)
 358                 return have_fast_tls;
 359
 360         if (v7_supported) {
 361                 gpointer tp1, tp2;
 362
 363                 tp1 = __aeabi_read_tp ();
 364                 asm volatile("mrc p15, 0, %0, c13, c0, 3" : "=r" (tp2));
 365
 366                 have_fast_tls = tp1 && tp1 == tp2;
 367         }
 368         inited = TRUE;
 369         return have_fast_tls;
 370 #else
 371         return FALSE;
 372 #endif
 373 }
 374
 375 static guint8*
 376 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 377 {
 378         g_assert (v7_supported);
 379         ARM_MRC (code, 15, 0, dreg, 13, 0, 3);
 380         ARM_LDR_IMM (code, dreg, dreg, tls_offset);
 381         return code;
 382 }
 383
 384 static guint8*
 385 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 386 {
 387         int tp_reg = (sreg != ARMREG_R0) ? ARMREG_R0 : ARMREG_R1;
 388         g_assert (v7_supported);
 389         ARM_MRC (code, 15, 0, tp_reg, 13, 0, 3);
 390         ARM_STR_IMM (code, sreg, tp_reg, tls_offset);
 391         return code;
 392 }
 393
 394 /*
 395  * emit_save_lmf:
 396  *
 397  *   Emit code to push an LMF structure on the LMF stack.
 398  * On arm, this is intermixed with the initialization of other fields of the structure.
 399  */
 400 static guint8*
 401 emit_save_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 402 {
 403         int i;
 404
 405         if (mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_LMF_ADDR) != -1) {
 406                 code = emit_tls_get (code, ARMREG_R0, mono_tls_get_tls_offset (TLS_KEY_LMF_ADDR));
 407         } else {
 408                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 409                                                          (gpointer)"mono_tls_get_lmf_addr");
 410                 code = emit_call_seq (cfg, code);
 411         }
 412         /* we build the MonoLMF structure on the stack - see mini-arm.h */
 413         /* lmf_offset is the offset from the previous stack pointer,
 414          * alloc_size is the total stack space allocated, so the offset
 415          * of MonoLMF from the current stack ptr is alloc_size - lmf_offset.
 416          * The pointer to the struct is put in r1 (new_lmf).
 417          * ip is used as scratch
 418          * The callee-saved registers are already in the MonoLMF structure
 419          */
 420         code = emit_big_add (code, ARMREG_R1, ARMREG_SP, lmf_offset);
 421         /* r0 is the result from mono_get_lmf_addr () */
 422         ARM_STR_IMM (code, ARMREG_R0, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 423         /* new_lmf->previous_lmf = *lmf_addr */
 424         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 425         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 426         /* *(lmf_addr) = r1 */
 427         ARM_STR_IMM (code, ARMREG_R1, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 428         /* Skip method (only needed for trampoline LMF frames) */
 429         ARM_STR_IMM (code, ARMREG_SP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, sp));
 430         ARM_STR_IMM (code, ARMREG_FP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, fp));
 431         /* save the current IP */
 432         ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_PC);
 433         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, ip));
 434
 435         for (i = 0; i < sizeof (MonoLMF); i += sizeof (mgreg_t))
 436                 mini_gc_set_slot_type_from_fp (cfg, lmf_offset + i, SLOT_NOREF);
 437
 438         return code;
 439 }
 440
 441 typedef struct {
 442         gint32 vreg;
 443         gint32 hreg;
 444 } FloatArgData;
 445
 446 static guint8 *
 447 emit_float_args (MonoCompile *cfg, MonoCallInst *inst, guint8 *code, int *max_len, guint *offset)
 448 {
 449         GSList *list;
 450
 451         for (list = inst->float_args; list; list = list->next) {
 452                 FloatArgData *fad = list->data;
 453                 MonoInst *var = get_vreg_to_inst (cfg, fad->vreg);
 454                 gboolean imm = arm_is_fpimm8 (var->inst_offset);
 455
 456                 /* 4+1 insns for emit_big_add () and 1 for FLDS. */
 457                 if (!imm)
 458                         *max_len += 20 + 4;
 459
 460                 *max_len += 4;
 461
 462                 if (*offset + *max_len > cfg->code_size) {
 463                         cfg->code_size += *max_len;
 464                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
 465
 466                         code = cfg->native_code + *offset;
 467                 }
 468
 469                 if (!imm) {
 470                         code = emit_big_add (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
 471                         ARM_FLDS (code, fad->hreg, ARMREG_LR, 0);
 472                 } else
 473                         ARM_FLDS (code, fad->hreg, var->inst_basereg, var->inst_offset);
 474
 475                 *offset = code - cfg->native_code;
 476         }
 477
 478         return code;
 479 }
 480
 481 static guint8 *
 482 mono_arm_emit_vfp_scratch_save (MonoCompile *cfg, guint8 *code, int reg)
 483 {
 484         MonoInst *inst;
 485
 486         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 487
 488         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 489
 490         if (IS_HARD_FLOAT) {
 491                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 492                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 493                         ARM_FSTD (code, reg, ARMREG_LR, 0);
 494                 } else
 495                         ARM_FSTD (code, reg, inst->inst_basereg, inst->inst_offset);
 496         }
 497
 498         return code;
 499 }
 500
 501 static guint8 *
 502 mono_arm_emit_vfp_scratch_restore (MonoCompile *cfg, guint8 *code, int reg)
 503 {
 504         MonoInst *inst;
 505
 506         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 507
 508         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 509
 510         if (IS_HARD_FLOAT) {
 511                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 512                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 513                         ARM_FLDD (code, reg, ARMREG_LR, 0);
 514                 } else
 515                         ARM_FLDD (code, reg, inst->inst_basereg, inst->inst_offset);
 516         }
 517
 518         return code;
 519 }
 520
 521 /*
 522  * emit_restore_lmf:
 523  *
 524  *   Emit code to pop an LMF structure from the LMF stack.
 525  */
 526 static guint8*
 527 emit_restore_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 528 {
 529         int basereg, offset;
 530
 531         if (lmf_offset < 32) {
 532                 basereg = cfg->frame_reg;
 533                 offset = lmf_offset;
 534         } else {
 535                 basereg = ARMREG_R2;
 536                 offset = 0;
 537                 code = emit_big_add (code, ARMREG_R2, cfg->frame_reg, lmf_offset);
 538         }
 539
 540         /* ip = previous_lmf */
 541         ARM_LDR_IMM (code, ARMREG_IP, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 542         /* lr = lmf_addr */
 543         ARM_LDR_IMM (code, ARMREG_LR, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 544         /* *(lmf_addr) = previous_lmf */
 545         ARM_STR_IMM (code, ARMREG_IP, ARMREG_LR, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 546
 547         return code;
 548 }
 549
 550 #endif /* #ifndef DISABLE_JIT */
 551
 552 /*
 553  * mono_arch_get_argument_info:
 554  * @csig:  a method signature
 555  * @param_count: the number of parameters to consider
 556  * @arg_info: an array to store the result infos
 557  *
 558  * Gathers information on parameters such as size, alignment and
 559  * padding. arg_info should be large enought to hold param_count + 1 entries.
 560  *
 561  * Returns the size of the activation frame.
 562  */
 563 int
 564 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 565 {
 566         int k, frame_size = 0;
 567         guint32 size, align, pad;
 568         int offset = 8;
 569         MonoType *t;
 570
 571         t = mini_get_underlying_type (csig->ret);
 572         if (MONO_TYPE_ISSTRUCT (t)) {
 573                 frame_size += sizeof (gpointer);
 574                 offset += 4;
 575         }
 576
 577         arg_info [0].offset = offset;
 578
 579         if (csig->hasthis) {
 580                 frame_size += sizeof (gpointer);
 581                 offset += 4;
 582         }
 583
 584         arg_info [0].size = frame_size;
 585
 586         for (k = 0; k < param_count; k++) {
 587                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 588
 589                 /* ignore alignment for now */
 590                 align = 1;
 591
 592                 frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 593                 arg_info [k].pad = pad;
 594                 frame_size += size;
 595                 arg_info [k + 1].pad = 0;
 596                 arg_info [k + 1].size = size;
 597                 offset += pad;
 598                 arg_info [k + 1].offset = offset;
 599                 offset += size;
 600         }
 601
 602         align = MONO_ARCH_FRAME_ALIGNMENT;
 603         frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 604         arg_info [k].pad = pad;
 605
 606         return frame_size;
 607 }
 608
 609 #define MAX_ARCH_DELEGATE_PARAMS 3
 610
 611 static gpointer
 612 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, gboolean param_count)
 613 {
 614         guint8 *code, *start;
 615         GSList *unwind_ops = mono_arch_get_cie_program ();
 616
 617         if (has_target) {
 618                 start = code = mono_global_codeman_reserve (12);
 619
 620                 /* Replace the this argument with the target */
 621                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 622                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 623                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 624
 625                 g_assert ((code - start) <= 12);
 626
 627                 mono_arch_flush_icache (start, 12);
 628         } else {
 629                 int size, i;
 630
 631                 size = 8 + param_count * 4;
 632                 start = code = mono_global_codeman_reserve (size);
 633
 634                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 635                 /* slide down the arguments */
 636                 for (i = 0; i < param_count; ++i) {
 637                         ARM_MOV_REG_REG (code, (ARMREG_R0 + i), (ARMREG_R0 + i + 1));
 638                 }
 639                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 640
 641                 g_assert ((code - start) <= size);
 642
 643                 mono_arch_flush_icache (start, size);
 644         }
 645
 646         if (has_target) {
 647                  *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
 648         } else {
 649                  char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
 650                  *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
 651                  g_free (name);
 652         }
 653
 654         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL));
 655
 656         return start;
 657 }
 658
 659 /*
 660  * mono_arch_get_delegate_invoke_impls:
 661  *
 662  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 663  * trampolines.
 664  */
 665 GSList*
 666 mono_arch_get_delegate_invoke_impls (void)
 667 {
 668         GSList *res = NULL;
 669         MonoTrampInfo *info;
 670         int i;
 671
 672         get_delegate_invoke_impl (&info, TRUE, 0);
 673         res = g_slist_prepend (res, info);
 674
 675         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 676                 get_delegate_invoke_impl (&info, FALSE, i);
 677                 res = g_slist_prepend (res, info);
 678         }
 679
 680         return res;
 681 }
 682
 683 gpointer
 684 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 685 {
 686         guint8 *code, *start;
 687         MonoType *sig_ret;
 688
 689         /* FIXME: Support more cases */
 690         sig_ret = mini_get_underlying_type (sig->ret);
 691         if (MONO_TYPE_ISSTRUCT (sig_ret))
 692                 return NULL;
 693
 694         if (has_target) {
 695                 static guint8* cached = NULL;
 696                 mono_mini_arch_lock ();
 697                 if (cached) {
 698                         mono_mini_arch_unlock ();
 699                         return cached;
 700                 }
 701
 702                 if (mono_aot_only) {
 703                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 704                 } else {
 705                         MonoTrampInfo *info;
 706                         start = get_delegate_invoke_impl (&info, TRUE, 0);
 707                         mono_tramp_info_register (info, NULL);
 708                 }
 709                 cached = start;
 710                 mono_mini_arch_unlock ();
 711                 return cached;
 712         } else {
 713                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 714                 int i;
 715
 716                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 717                         return NULL;
 718                 for (i = 0; i < sig->param_count; ++i)
 719                         if (!mono_is_regsize_var (sig->params [i]))
 720                                 return NULL;
 721
 722                 mono_mini_arch_lock ();
 723                 code = cache [sig->param_count];
 724                 if (code) {
 725                         mono_mini_arch_unlock ();
 726                         return code;
 727                 }
 728
 729                 if (mono_aot_only) {
 730                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 731                         start = mono_aot_get_trampoline (name);
 732                         g_free (name);
 733                 } else {
 734                         MonoTrampInfo *info;
 735                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
 736                         mono_tramp_info_register (info, NULL);
 737                 }
 738                 cache [sig->param_count] = start;
 739                 mono_mini_arch_unlock ();
 740                 return start;
 741         }
 742
 743         return NULL;
 744 }
 745
 746 gpointer
 747 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 748 {
 749         return NULL;
 750 }
 751
 752 gpointer
 753 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 754 {
 755         return (gpointer)regs [ARMREG_R0];
 756 }
 757
 758 /*
 759  * Initialize the cpu to execute managed code.
 760  */
 761 void
 762 mono_arch_cpu_init (void)
 763 {
 764         i8_align = MONO_ABI_ALIGNOF (gint64);
 765 #ifdef MONO_CROSS_COMPILE
 766         /* Need to set the alignment of i8 since it can different on the target */
 767 #ifdef TARGET_ANDROID
 768         /* linux gnueabi */
 769         mono_type_set_alignment (MONO_TYPE_I8, i8_align);
 770 #endif
 771 #endif
 772 }
 773
 774 /*
 775  * Initialize architecture specific code.
 776  */
 777 void
 778 mono_arch_init (void)
 779 {
 780         char *cpu_arch;
 781
 782 #ifdef TARGET_WATCHOS
 783         mini_get_debug_options ()->soft_breakpoints = TRUE;
 784 #endif
 785
 786         mono_os_mutex_init_recursive (&mini_arch_mutex);
 787         if (mini_get_debug_options ()->soft_breakpoints) {
 788                 if (!mono_aot_only)
 789                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
 790         } else {
 791                 ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT, MONO_MEM_ACCOUNT_OTHER);
 792                 bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT, MONO_MEM_ACCOUNT_OTHER);
 793                 mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 794         }
 795
 796         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 797         mono_aot_register_jit_icall ("mono_arm_throw_exception_by_token", mono_arm_throw_exception_by_token);
 798         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 799 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 800         mono_aot_register_jit_icall ("mono_arm_start_gsharedvt_call", mono_arm_start_gsharedvt_call);
 801 #endif
 802         mono_aot_register_jit_icall ("mono_arm_unaligned_stack", mono_arm_unaligned_stack);
 803 #if defined(__ARM_EABI__)
 804         eabi_supported = TRUE;
 805 #endif
 806
 807 #if defined(ARM_FPU_VFP_HARD)
 808         arm_fpu = MONO_ARM_FPU_VFP_HARD;
 809 #else
 810         arm_fpu = MONO_ARM_FPU_VFP;
 811
 812 #if defined(ARM_FPU_NONE) && !defined(TARGET_IOS)
 813         /*
 814          * If we're compiling with a soft float fallback and it
 815          * turns out that no VFP unit is available, we need to
 816          * switch to soft float. We don't do this for iOS, since
 817          * iOS devices always have a VFP unit.
 818          */
 819         if (!mono_hwcap_arm_has_vfp)
 820                 arm_fpu = MONO_ARM_FPU_NONE;
 821
 822         /*
 823          * This environment variable can be useful in testing
 824          * environments to make sure the soft float fallback
 825          * works. Most ARM devices have VFP units these days, so
 826          * normally soft float code would not be exercised much.
 827          */
 828         char *soft = g_getenv ("MONO_ARM_FORCE_SOFT_FLOAT");
 829
 830         if (soft && !strncmp (soft, "1", 1))
 831                 arm_fpu = MONO_ARM_FPU_NONE;
 832         g_free (soft);
 833 #endif
 834 #endif
 835
 836         v5_supported = mono_hwcap_arm_is_v5;
 837         v6_supported = mono_hwcap_arm_is_v6;
 838         v7_supported = mono_hwcap_arm_is_v7;
 839
 840         /*
 841          * On weird devices, the hwcap code may fail to detect
 842          * the ARM version. In that case, we can at least safely
 843          * assume the version the runtime was compiled for.
 844          */
 845 #ifdef HAVE_ARMV5
 846         v5_supported = TRUE;
 847 #endif
 848 #ifdef HAVE_ARMV6
 849         v6_supported = TRUE;
 850 #endif
 851 #ifdef HAVE_ARMV7
 852         v7_supported = TRUE;
 853 #endif
 854
 855 #if defined(TARGET_IOS)
 856         /* iOS is special-cased here because we don't yet
 857            have a way to properly detect CPU features on it. */
 858         thumb_supported = TRUE;
 859         iphone_abi = TRUE;
 860 #else
 861         thumb_supported = mono_hwcap_arm_has_thumb;
 862         thumb2_supported = mono_hwcap_arm_has_thumb2;
 863 #endif
 864
 865         /* Format: armv(5|6|7[s])[-thumb[2]] */
 866         cpu_arch = g_getenv ("MONO_CPU_ARCH");
 867
 868         /* Do this here so it overrides any detection. */
 869         if (cpu_arch) {
 870                 if (strncmp (cpu_arch, "armv", 4) == 0) {
 871                         v5_supported = cpu_arch [4] >= '5';
 872                         v6_supported = cpu_arch [4] >= '6';
 873                         v7_supported = cpu_arch [4] >= '7';
 874                         v7s_supported = strncmp (cpu_arch, "armv7s", 6) == 0;
 875                         v7k_supported = strncmp (cpu_arch, "armv7k", 6) == 0;
 876                 }
 877
 878                 thumb_supported = strstr (cpu_arch, "thumb") != NULL;
 879                 thumb2_supported = strstr (cpu_arch, "thumb2") != NULL;
 880                 g_free (cpu_arch);
 881         }
 882 }
 883
 884 /*
 885  * Cleanup architecture specific code.
 886  */
 887 void
 888 mono_arch_cleanup (void)
 889 {
 890 }
 891
 892 /*
 893  * This function returns the optimizations supported on this cpu.
 894  */
 895 guint32
 896 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 897 {
 898         /* no arm-specific optimizations yet */
 899         *exclude_mask = 0;
 900         return 0;
 901 }
 902
 903 /*
 904  * This function test for all SIMD functions supported.
 905  *
 906  * Returns a bitmask corresponding to all supported versions.
 907  *
 908  */
 909 guint32
 910 mono_arch_cpu_enumerate_simd_versions (void)
 911 {
 912         /* SIMD is currently unimplemented */
 913         return 0;
 914 }
 915
 916 gboolean
 917 mono_arm_is_hard_float (void)
 918 {
 919         return arm_fpu == MONO_ARM_FPU_VFP_HARD;
 920 }
 921
 922 #ifndef DISABLE_JIT
 923
 924 gboolean
 925 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
 926 {
 927         if (v7s_supported || v7k_supported) {
 928                 switch (opcode) {
 929                 case OP_IDIV:
 930                 case OP_IREM:
 931                 case OP_IDIV_UN:
 932                 case OP_IREM_UN:
 933                         return FALSE;
 934                 default:
 935                         break;
 936                 }
 937         }
 938         return TRUE;
 939 }
 940
 941 #ifdef MONO_ARCH_SOFT_FLOAT_FALLBACK
 942 gboolean
 943 mono_arch_is_soft_float (void)
 944 {
 945         return arm_fpu == MONO_ARM_FPU_NONE;
 946 }
 947 #endif
 948
 949 static gboolean
 950 is_regsize_var (MonoType *t)
 951 {
 952         if (t->byref)
 953                 return TRUE;
 954         t = mini_get_underlying_type (t);
 955         switch (t->type) {
 956         case MONO_TYPE_I4:
 957         case MONO_TYPE_U4:
 958         case MONO_TYPE_I:
 959         case MONO_TYPE_U:
 960         case MONO_TYPE_PTR:
 961         case MONO_TYPE_FNPTR:
 962                 return TRUE;
 963         case MONO_TYPE_OBJECT:
 964                 return TRUE;
 965         case MONO_TYPE_GENERICINST:
 966                 if (!mono_type_generic_inst_is_valuetype (t))
 967                         return TRUE;
 968                 return FALSE;
 969         case MONO_TYPE_VALUETYPE:
 970                 return FALSE;
 971         }
 972         return FALSE;
 973 }
 974
 975 GList *
 976 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 977 {
 978         GList *vars = NULL;
 979         int i;
 980
 981         for (i = 0; i < cfg->num_varinfo; i++) {
 982                 MonoInst *ins = cfg->varinfo [i];
 983                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 984
 985                 /* unused vars */
 986                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 987                         continue;
 988
 989                 if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT) || (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 990                         continue;
 991
 992                 /* we can only allocate 32 bit values */
 993                 if (is_regsize_var (ins->inst_vtype)) {
 994                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 995                         g_assert (i == vmv->idx);
 996                         vars = mono_varlist_insert_sorted (cfg, vars, vmv, FALSE);
 997                 }
 998         }
 999
1000         return vars;
1001 }
1002
1003 GList *
1004 mono_arch_get_global_int_regs (MonoCompile *cfg)
1005 {
1006         GList *regs = NULL;
1007
1008         mono_arch_compute_omit_fp (cfg);
1009
1010         /*
1011          * FIXME: Interface calls might go through a static rgctx trampoline which
1012          * sets V5, but it doesn't save it, so we need to save it ourselves, and
1013          * avoid using it.
1014          */
1015         if (cfg->flags & MONO_CFG_HAS_CALLS)
1016                 cfg->uses_rgctx_reg = TRUE;
1017
1018         if (cfg->arch.omit_fp)
1019                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_FP));
1020         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V1));
1021         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V2));
1022         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V3));
1023         if (iphone_abi)
1024                 /* V4=R7 is used as a frame pointer, but V7=R10 is preserved */
1025                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));
1026         else
1027                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V4));
1028         if (!(cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg)))
1029                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1030                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V5));
1031         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V6));*/
1032         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));*/
1033
1034         return regs;
1035 }
1036
1037 /*
1038  * mono_arch_regalloc_cost:
1039  *
1040  *  Return the cost, in number of memory references, of the action of
1041  * allocating the variable VMV into a register during global register
1042  * allocation.
1043  */
1044 guint32
1045 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1046 {
1047         /* FIXME: */
1048         return 2;
1049 }
1050
1051 #endif /* #ifndef DISABLE_JIT */
1052
1053 void
1054 mono_arch_flush_icache (guint8 *code, gint size)
1055 {
1056 #if defined(MONO_CROSS_COMPILE)
1057 #elif __APPLE__
1058         sys_icache_invalidate (code, size);
1059 #else
1060     __builtin___clear_cache (code, code + size);
1061 #endif
1062 }
1063
1064 #define DEBUG(a)
1065
1066 static void inline
1067 add_general (guint *gr, guint *stack_size, ArgInfo *ainfo, gboolean simple)
1068 {
1069         if (simple) {
1070                 if (*gr > ARMREG_R3) {
1071                         ainfo->size = 4;
1072                         ainfo->offset = *stack_size;
1073                         ainfo->reg = ARMREG_SP; /* in the caller */
1074                         ainfo->storage = RegTypeBase;
1075                         *stack_size += 4;
1076                 } else {
1077                         ainfo->storage = RegTypeGeneral;
1078                         ainfo->reg = *gr;
1079                 }
1080         } else {
1081                 gboolean split;
1082
1083                 if (eabi_supported)
1084                         split = i8_align == 4;
1085                 else
1086                         split = TRUE;
1087
1088                 ainfo->size = 8;
1089                 if (*gr == ARMREG_R3 && split) {
1090                         /* first word in r3 and the second on the stack */
1091                         ainfo->offset = *stack_size;
1092                         ainfo->reg = ARMREG_SP; /* in the caller */
1093                         ainfo->storage = RegTypeBaseGen;
1094                         *stack_size += 4;
1095                 } else if (*gr >= ARMREG_R3) {
1096                         if (eabi_supported) {
1097                                 /* darwin aligns longs to 4 byte only */
1098                                 if (i8_align == 8) {
1099                                         *stack_size += 7;
1100                                         *stack_size &= ~7;
1101                                 }
1102                         }
1103                         ainfo->offset = *stack_size;
1104                         ainfo->reg = ARMREG_SP; /* in the caller */
1105                         ainfo->storage = RegTypeBase;
1106                         *stack_size += 8;
1107                 } else {
1108                         if (eabi_supported) {
1109                                 if (i8_align == 8 && ((*gr) & 1))
1110                                         (*gr) ++;
1111                         }
1112                         ainfo->storage = RegTypeIRegPair;
1113                         ainfo->reg = *gr;
1114                 }
1115                 (*gr) ++;
1116         }
1117         (*gr) ++;
1118 }
1119
1120 static void inline
1121 add_float (guint *fpr, guint *stack_size, ArgInfo *ainfo, gboolean is_double, gint *float_spare)
1122 {
1123         /*
1124          * If we're calling a function like this:
1125          *
1126          * void foo(float a, double b, float c)
1127          *
1128          * We pass a in s0 and b in d1. That leaves us
1129          * with s1 being unused. The armhf ABI recognizes
1130          * this and requires register assignment to then
1131          * use that for the next single-precision arg,
1132          * i.e. c in this example. So float_spare either
1133          * tells us which reg to use for the next single-
1134          * precision arg, or it's -1, meaning use *fpr.
1135          *
1136          * Note that even though most of the JIT speaks
1137          * double-precision, fpr represents single-
1138          * precision registers.
1139          *
1140          * See parts 5.5 and 6.1.2 of the AAPCS for how
1141          * this all works.
1142          */
1143
1144         if (*fpr < ARM_VFP_F16 || (!is_double && *float_spare >= 0)) {
1145                 ainfo->storage = RegTypeFP;
1146
1147                 if (is_double) {
1148                         /*
1149                          * If we're passing a double-precision value
1150                          * and *fpr is odd (e.g. it's s1, s3, ...)
1151                          * we need to use the next even register. So
1152                          * we mark the current *fpr as a spare that
1153                          * can be used for the next single-precision
1154                          * value.
1155                          */
1156                         if (*fpr % 2) {
1157                                 *float_spare = *fpr;
1158                                 (*fpr)++;
1159                         }
1160
1161                         /*
1162                          * At this point, we have an even register
1163                          * so we assign that and move along.
1164                          */
1165                         ainfo->reg = *fpr;
1166                         *fpr += 2;
1167                 } else if (*float_spare >= 0) {
1168                         /*
1169                          * We're passing a single-precision value
1170                          * and it looks like a spare single-
1171                          * precision register is available. Let's
1172                          * use it.
1173                          */
1174
1175                         ainfo->reg = *float_spare;
1176                         *float_spare = -1;
1177                 } else {
1178                         /*
1179                          * If we hit this branch, we're passing a
1180                          * single-precision value and we can simply
1181                          * use the next available register.
1182                          */
1183
1184                         ainfo->reg = *fpr;
1185                         (*fpr)++;
1186                 }
1187         } else {
1188                 /*
1189                  * We've exhausted available floating point
1190                  * regs, so pass the rest on the stack.
1191                  */
1192
1193                 if (is_double) {
1194                         *stack_size += 7;
1195                         *stack_size &= ~7;
1196                 }
1197
1198                 ainfo->offset = *stack_size;
1199                 ainfo->reg = ARMREG_SP;
1200                 ainfo->storage = RegTypeBase;
1201
1202                 *stack_size += 8;
1203         }
1204 }
1205
1206 static gboolean
1207 is_hfa (MonoType *t, int *out_nfields, int *out_esize)
1208 {
1209         MonoClass *klass;
1210         gpointer iter;
1211         MonoClassField *field;
1212         MonoType *ftype, *prev_ftype = NULL;
1213         int nfields = 0;
1214
1215         klass = mono_class_from_mono_type (t);
1216         iter = NULL;
1217         while ((field = mono_class_get_fields (klass, &iter))) {
1218                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1219                         continue;
1220                 ftype = mono_field_get_type (field);
1221                 ftype = mini_get_underlying_type (ftype);
1222
1223                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1224                         int nested_nfields, nested_esize;
1225
1226                         if (!is_hfa (ftype, &nested_nfields, &nested_esize))
1227                                 return FALSE;
1228                         if (nested_esize == 4)
1229                                 ftype = &mono_defaults.single_class->byval_arg;
1230                         else
1231                                 ftype = &mono_defaults.double_class->byval_arg;
1232                         if (prev_ftype && prev_ftype->type != ftype->type)
1233                                 return FALSE;
1234                         prev_ftype = ftype;
1235                         nfields += nested_nfields;
1236                 } else {
1237                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1238                                 return FALSE;
1239                         if (prev_ftype && prev_ftype->type != ftype->type)
1240                                 return FALSE;
1241                         prev_ftype = ftype;
1242                         nfields ++;
1243                 }
1244         }
1245         if (nfields == 0 || nfields > 4)
1246                 return FALSE;
1247         *out_nfields = nfields;
1248         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1249         return TRUE;
1250 }
1251
1252 static CallInfo*
1253 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1254 {
1255         guint i, gr, fpr, pstart;
1256         gint float_spare;
1257         int n = sig->hasthis + sig->param_count;
1258         int nfields, esize;
1259         guint32 align;
1260         MonoType *t;
1261         guint32 stack_size = 0;
1262         CallInfo *cinfo;
1263         gboolean is_pinvoke = sig->pinvoke;
1264         gboolean vtype_retaddr = FALSE;
1265
1266         if (mp)
1267                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1268         else
1269                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1270
1271         cinfo->nargs = n;
1272         gr = ARMREG_R0;
1273         fpr = ARM_VFP_F0;
1274         float_spare = -1;
1275
1276         t = mini_get_underlying_type (sig->ret);
1277         switch (t->type) {
1278         case MONO_TYPE_I1:
1279         case MONO_TYPE_U1:
1280         case MONO_TYPE_I2:
1281         case MONO_TYPE_U2:
1282         case MONO_TYPE_I4:
1283         case MONO_TYPE_U4:
1284         case MONO_TYPE_I:
1285         case MONO_TYPE_U:
1286         case MONO_TYPE_PTR:
1287         case MONO_TYPE_FNPTR:
1288         case MONO_TYPE_OBJECT:
1289                 cinfo->ret.storage = RegTypeGeneral;
1290                 cinfo->ret.reg = ARMREG_R0;
1291                 break;
1292         case MONO_TYPE_U8:
1293         case MONO_TYPE_I8:
1294                 cinfo->ret.storage = RegTypeIRegPair;
1295                 cinfo->ret.reg = ARMREG_R0;
1296                 break;
1297         case MONO_TYPE_R4:
1298         case MONO_TYPE_R8:
1299                 cinfo->ret.storage = RegTypeFP;
1300
1301                 if (t->type == MONO_TYPE_R4)
1302                         cinfo->ret.size = 4;
1303                 else
1304                         cinfo->ret.size = 8;
1305
1306                 if (IS_HARD_FLOAT) {
1307                         cinfo->ret.reg = ARM_VFP_F0;
1308                 } else {
1309                         cinfo->ret.reg = ARMREG_R0;
1310                 }
1311                 break;
1312         case MONO_TYPE_GENERICINST:
1313                 if (!mono_type_generic_inst_is_valuetype (t)) {
1314                         cinfo->ret.storage = RegTypeGeneral;
1315                         cinfo->ret.reg = ARMREG_R0;
1316                         break;
1317                 }
1318                 if (mini_is_gsharedvt_variable_type (t)) {
1319                         cinfo->ret.storage = RegTypeStructByAddr;
1320                         break;
1321                 }
1322                 /* Fall through */
1323         case MONO_TYPE_VALUETYPE:
1324         case MONO_TYPE_TYPEDBYREF:
1325                 if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1326                         cinfo->ret.storage = RegTypeHFA;
1327                         cinfo->ret.reg = 0;
1328                         cinfo->ret.nregs = nfields;
1329                         cinfo->ret.esize = esize;
1330                 } else {
1331                         if (is_pinvoke) {
1332                                 int native_size = mono_class_native_size (mono_class_from_mono_type (t), &align);
1333                                 int max_size;
1334
1335 #ifdef TARGET_WATCHOS
1336                                 max_size = 16;
1337 #else
1338                                 max_size = 4;
1339 #endif
1340                                 if (native_size <= max_size) {
1341                                         cinfo->ret.storage = RegTypeStructByVal;
1342                                         cinfo->ret.struct_size = native_size;
1343                                         cinfo->ret.nregs = ALIGN_TO (native_size, 4) / 4;
1344                                 } else {
1345                                         cinfo->ret.storage = RegTypeStructByAddr;
1346                                 }
1347                         } else {
1348                                 cinfo->ret.storage = RegTypeStructByAddr;
1349                         }
1350                 }
1351                 break;
1352         case MONO_TYPE_VAR:
1353         case MONO_TYPE_MVAR:
1354                 g_assert (mini_is_gsharedvt_type (t));
1355                 cinfo->ret.storage = RegTypeStructByAddr;
1356                 break;
1357         case MONO_TYPE_VOID:
1358                 break;
1359         default:
1360                 g_error ("Can't handle as return value 0x%x", sig->ret->type);
1361         }
1362
1363         vtype_retaddr = cinfo->ret.storage == RegTypeStructByAddr;
1364
1365         pstart = 0;
1366         n = 0;
1367         /*
1368          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
1369          * the first argument, allowing 'this' to be always passed in the first arg reg.
1370          * Also do this if the first argument is a reference type, since virtual calls
1371          * are sometimes made using calli without sig->hasthis set, like in the delegate
1372          * invoke wrappers.
1373          */
1374         if (vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
1375                 if (sig->hasthis) {
1376                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1377                 } else {
1378                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0], TRUE);
1379                         pstart = 1;
1380                 }
1381                 n ++;
1382                 cinfo->ret.reg = gr;
1383                 gr ++;
1384                 cinfo->vret_arg_index = 1;
1385         } else {
1386                 /* this */
1387                 if (sig->hasthis) {
1388                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1389                         n ++;
1390                 }
1391                 if (vtype_retaddr) {
1392                         cinfo->ret.reg = gr;
1393                         gr ++;
1394                 }
1395         }
1396
1397         DEBUG(g_print("params: %d\n", sig->param_count));
1398         for (i = pstart; i < sig->param_count; ++i) {
1399                 ArgInfo *ainfo = &cinfo->args [n];
1400
1401                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1402                         /* Prevent implicit arguments and sig_cookie from
1403                            being passed in registers */
1404                         gr = ARMREG_R3 + 1;
1405                         fpr = ARM_VFP_F16;
1406                         /* Emit the signature cookie just before the implicit arguments */
1407                         add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1408                 }
1409                 DEBUG(g_print("param %d: ", i));
1410                 if (sig->params [i]->byref) {
1411                         DEBUG(g_print("byref\n"));
1412                         add_general (&gr, &stack_size, ainfo, TRUE);
1413                         n++;
1414                         continue;
1415                 }
1416                 t = mini_get_underlying_type (sig->params [i]);
1417                 switch (t->type) {
1418                 case MONO_TYPE_I1:
1419                 case MONO_TYPE_U1:
1420                         cinfo->args [n].size = 1;
1421                         add_general (&gr, &stack_size, ainfo, TRUE);
1422                         break;
1423                 case MONO_TYPE_I2:
1424                 case MONO_TYPE_U2:
1425                         cinfo->args [n].size = 2;
1426                         add_general (&gr, &stack_size, ainfo, TRUE);
1427                         break;
1428                 case MONO_TYPE_I4:
1429                 case MONO_TYPE_U4:
1430                         cinfo->args [n].size = 4;
1431                         add_general (&gr, &stack_size, ainfo, TRUE);
1432                         break;
1433                 case MONO_TYPE_I:
1434                 case MONO_TYPE_U:
1435                 case MONO_TYPE_PTR:
1436                 case MONO_TYPE_FNPTR:
1437                 case MONO_TYPE_OBJECT:
1438                         cinfo->args [n].size = sizeof (gpointer);
1439                         add_general (&gr, &stack_size, ainfo, TRUE);
1440                         break;
1441                 case MONO_TYPE_GENERICINST:
1442                         if (!mono_type_generic_inst_is_valuetype (t)) {
1443                                 cinfo->args [n].size = sizeof (gpointer);
1444                                 add_general (&gr, &stack_size, ainfo, TRUE);
1445                                 break;
1446                         }
1447                         if (mini_is_gsharedvt_variable_type (t)) {
1448                                 /* gsharedvt arguments are passed by ref */
1449                                 g_assert (mini_is_gsharedvt_type (t));
1450                                 add_general (&gr, &stack_size, ainfo, TRUE);
1451                                 switch (ainfo->storage) {
1452                                 case RegTypeGeneral:
1453                                         ainfo->storage = RegTypeGSharedVtInReg;
1454                                         break;
1455                                 case RegTypeBase:
1456                                         ainfo->storage = RegTypeGSharedVtOnStack;
1457                                         break;
1458                                 default:
1459                                         g_assert_not_reached ();
1460                                 }
1461                                 break;
1462                         }
1463                         /* Fall through */
1464                 case MONO_TYPE_TYPEDBYREF:
1465                 case MONO_TYPE_VALUETYPE: {
1466                         gint size;
1467                         int align_size;
1468                         int nwords, nfields, esize;
1469                         guint32 align;
1470
1471                         if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1472                                 if (fpr + nfields < ARM_VFP_F16) {
1473                                         ainfo->storage = RegTypeHFA;
1474                                         ainfo->reg = fpr;
1475                                         ainfo->nregs = nfields;
1476                                         ainfo->esize = esize;
1477                                         if (esize == 4)
1478                                                 fpr += nfields;
1479                                         else
1480                                                 fpr += nfields * 2;
1481                                         break;
1482                                 } else {
1483                                         fpr = ARM_VFP_F16;
1484                                 }
1485                         }
1486
1487                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1488                                 size = sizeof (MonoTypedRef);
1489                                 align = sizeof (gpointer);
1490                         } else {
1491                                 MonoClass *klass = mono_class_from_mono_type (sig->params [i]);
1492                                 if (is_pinvoke)
1493                                         size = mono_class_native_size (klass, &align);
1494                                 else
1495                                         size = mini_type_stack_size_full (t, &align, FALSE);
1496                         }
1497                         DEBUG(g_print ("load %d bytes struct\n", size));
1498
1499 #ifdef TARGET_WATCHOS
1500                         /* Watchos pass large structures by ref */
1501                         /* We only do this for pinvoke to make gsharedvt/dyncall simpler */
1502                         if (sig->pinvoke && size > 16) {
1503                                 add_general (&gr, &stack_size, ainfo, TRUE);
1504                                 switch (ainfo->storage) {
1505                                 case RegTypeGeneral:
1506                                         ainfo->storage = RegTypeStructByAddr;
1507                                         break;
1508                                 case RegTypeBase:
1509                                         ainfo->storage = RegTypeStructByAddrOnStack;
1510                                         break;
1511                                 default:
1512                                         g_assert_not_reached ();
1513                                         break;
1514                                 }
1515                                 break;
1516                         }
1517 #endif
1518
1519                         align_size = size;
1520                         nwords = 0;
1521                         align_size += (sizeof (gpointer) - 1);
1522                         align_size &= ~(sizeof (gpointer) - 1);
1523                         nwords = (align_size + sizeof (gpointer) -1 ) / sizeof (gpointer);
1524                         ainfo->storage = RegTypeStructByVal;
1525                         ainfo->struct_size = size;
1526                         ainfo->align = align;
1527                         /* FIXME: align stack_size if needed */
1528                         if (eabi_supported) {
1529                                 if (align >= 8 && (gr & 1))
1530                                         gr ++;
1531                         }
1532                         if (gr > ARMREG_R3) {
1533                                 ainfo->size = 0;
1534                                 ainfo->vtsize = nwords;
1535                         } else {
1536                                 int rest = ARMREG_R3 - gr + 1;
1537                                 int n_in_regs = rest >= nwords? nwords: rest;
1538
1539                                 ainfo->size = n_in_regs;
1540                                 ainfo->vtsize = nwords - n_in_regs;
1541                                 ainfo->reg = gr;
1542                                 gr += n_in_regs;
1543                                 nwords -= n_in_regs;
1544                         }
1545                         if (sig->call_convention == MONO_CALL_VARARG)
1546                                 /* This matches the alignment in mono_ArgIterator_IntGetNextArg () */
1547                                 stack_size = ALIGN_TO (stack_size, align);
1548                         ainfo->offset = stack_size;
1549                         /*g_print ("offset for arg %d at %d\n", n, stack_size);*/
1550                         stack_size += nwords * sizeof (gpointer);
1551                         break;
1552                 }
1553                 case MONO_TYPE_U8:
1554                 case MONO_TYPE_I8:
1555                         ainfo->size = 8;
1556                         add_general (&gr, &stack_size, ainfo, FALSE);
1557                         break;
1558                 case MONO_TYPE_R4:
1559                         ainfo->size = 4;
1560
1561                         if (IS_HARD_FLOAT)
1562                                 add_float (&fpr, &stack_size, ainfo, FALSE, &float_spare);
1563                         else
1564                                 add_general (&gr, &stack_size, ainfo, TRUE);
1565                         break;
1566                 case MONO_TYPE_R8:
1567                         ainfo->size = 8;
1568
1569                         if (IS_HARD_FLOAT)
1570                                 add_float (&fpr, &stack_size, ainfo, TRUE, &float_spare);
1571                         else
1572                                 add_general (&gr, &stack_size, ainfo, FALSE);
1573                         break;
1574                 case MONO_TYPE_VAR:
1575                 case MONO_TYPE_MVAR:
1576                         /* gsharedvt arguments are passed by ref */
1577                         g_assert (mini_is_gsharedvt_type (t));
1578                         add_general (&gr, &stack_size, ainfo, TRUE);
1579                         switch (ainfo->storage) {
1580                         case RegTypeGeneral:
1581                                 ainfo->storage = RegTypeGSharedVtInReg;
1582                                 break;
1583                         case RegTypeBase:
1584                                 ainfo->storage = RegTypeGSharedVtOnStack;
1585                                 break;
1586                         default:
1587                                 g_assert_not_reached ();
1588                         }
1589                         break;
1590                 default:
1591                         g_error ("Can't handle 0x%x", sig->params [i]->type);
1592                 }
1593                 n ++;
1594         }
1595
1596         /* Handle the case where there are no implicit arguments */
1597         if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1598                 /* Prevent implicit arguments and sig_cookie from
1599                    being passed in registers */
1600                 gr = ARMREG_R3 + 1;
1601                 fpr = ARM_VFP_F16;
1602                 /* Emit the signature cookie just before the implicit arguments */
1603                 add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1604         }
1605
1606         /* align stack size to 8 */
1607         DEBUG (g_print ("      stack size: %d (%d)\n", (stack_size + 15) & ~15, stack_size));
1608         stack_size = (stack_size + 7) & ~7;
1609
1610         cinfo->stack_usage = stack_size;
1611         return cinfo;
1612 }
1613
1614
1615 gboolean
1616 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1617 {
1618         MonoType *callee_ret;
1619         CallInfo *c1, *c2;
1620         gboolean res;
1621
1622         c1 = get_call_info (NULL, caller_sig);
1623         c2 = get_call_info (NULL, callee_sig);
1624
1625         /*
1626          * Tail calls with more callee stack usage than the caller cannot be supported, since
1627          * the extra stack space would be left on the stack after the tail call.
1628          */
1629         res = c1->stack_usage >= c2->stack_usage;
1630         callee_ret = mini_get_underlying_type (callee_sig->ret);
1631         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != RegTypeStructByVal)
1632                 /* An address on the callee's stack is passed as the first argument */
1633                 res = FALSE;
1634
1635         if (c2->stack_usage > 16 * 4)
1636                 res = FALSE;
1637
1638         g_free (c1);
1639         g_free (c2);
1640
1641         return res;
1642 }
1643
1644 #ifndef DISABLE_JIT
1645
1646 static gboolean
1647 debug_omit_fp (void)
1648 {
1649 #if 0
1650         return mono_debug_count ();
1651 #else
1652         return TRUE;
1653 #endif
1654 }
1655
1656 /**
1657  * mono_arch_compute_omit_fp:
1658  * Determine whether the frame pointer can be eliminated.
1659  */
1660 static void
1661 mono_arch_compute_omit_fp (MonoCompile *cfg)
1662 {
1663         MonoMethodSignature *sig;
1664         MonoMethodHeader *header;
1665         int i, locals_size;
1666         CallInfo *cinfo;
1667
1668         if (cfg->arch.omit_fp_computed)
1669                 return;
1670
1671         header = cfg->header;
1672
1673         sig = mono_method_signature (cfg->method);
1674
1675         if (!cfg->arch.cinfo)
1676                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1677         cinfo = cfg->arch.cinfo;
1678
1679         /*
1680          * FIXME: Remove some of the restrictions.
1681          */
1682         cfg->arch.omit_fp = TRUE;
1683         cfg->arch.omit_fp_computed = TRUE;
1684
1685         if (cfg->disable_omit_fp)
1686                 cfg->arch.omit_fp = FALSE;
1687         if (!debug_omit_fp ())
1688                 cfg->arch.omit_fp = FALSE;
1689         /*
1690         if (cfg->method->save_lmf)
1691                 cfg->arch.omit_fp = FALSE;
1692         */
1693         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1694                 cfg->arch.omit_fp = FALSE;
1695         if (header->num_clauses)
1696                 cfg->arch.omit_fp = FALSE;
1697         if (cfg->param_area)
1698                 cfg->arch.omit_fp = FALSE;
1699         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1700                 cfg->arch.omit_fp = FALSE;
1701         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)))
1702                 cfg->arch.omit_fp = FALSE;
1703         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1704                 ArgInfo *ainfo = &cinfo->args [i];
1705
1706                 if (ainfo->storage == RegTypeBase || ainfo->storage == RegTypeBaseGen || ainfo->storage == RegTypeStructByVal) {
1707                         /*
1708                          * The stack offset can only be determined when the frame
1709                          * size is known.
1710                          */
1711                         cfg->arch.omit_fp = FALSE;
1712                 }
1713         }
1714
1715         locals_size = 0;
1716         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1717                 MonoInst *ins = cfg->varinfo [i];
1718                 int ialign;
1719
1720                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1721         }
1722 }
1723
1724 /*
1725  * Set var information according to the calling convention. arm version.
1726  * The locals var stuff should most likely be split in another method.
1727  */
1728 void
1729 mono_arch_allocate_vars (MonoCompile *cfg)
1730 {
1731         MonoMethodSignature *sig;
1732         MonoMethodHeader *header;
1733         MonoInst *ins;
1734         MonoType *sig_ret;
1735         int i, offset, size, align, curinst;
1736         CallInfo *cinfo;
1737         ArgInfo *ainfo;
1738         guint32 ualign;
1739
1740         sig = mono_method_signature (cfg->method);
1741
1742         if (!cfg->arch.cinfo)
1743                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1744         cinfo = cfg->arch.cinfo;
1745         sig_ret = mini_get_underlying_type (sig->ret);
1746
1747         mono_arch_compute_omit_fp (cfg);
1748
1749         if (cfg->arch.omit_fp)
1750                 cfg->frame_reg = ARMREG_SP;
1751         else
1752                 cfg->frame_reg = ARMREG_FP;
1753
1754         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1755
1756         /* allow room for the vararg method args: void* and long/double */
1757         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1758                 cfg->param_area = MAX (cfg->param_area, sizeof (gpointer)*8);
1759
1760         header = cfg->header;
1761
1762         /* See mono_arch_get_global_int_regs () */
1763         if (cfg->flags & MONO_CFG_HAS_CALLS)
1764                 cfg->uses_rgctx_reg = TRUE;
1765
1766         if (cfg->frame_reg != ARMREG_SP)
1767                 cfg->used_int_regs |= 1 << cfg->frame_reg;
1768
1769         if (cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg))
1770                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1771                 cfg->used_int_regs |= (1 << MONO_ARCH_IMT_REG);
1772
1773         offset = 0;
1774         curinst = 0;
1775         if (!MONO_TYPE_ISSTRUCT (sig_ret) && cinfo->ret.storage != RegTypeStructByAddr) {
1776                 if (sig_ret->type != MONO_TYPE_VOID) {
1777                         cfg->ret->opcode = OP_REGVAR;
1778                         cfg->ret->inst_c0 = ARMREG_R0;
1779                 }
1780         }
1781         /* local vars are at a positive offset from the stack pointer */
1782         /*
1783          * also note that if the function uses alloca, we use FP
1784          * to point at the local variables.
1785          */
1786         offset = 0; /* linkage area */
1787         /* align the offset to 16 bytes: not sure this is needed here  */
1788         //offset += 8 - 1;
1789         //offset &= ~(8 - 1);
1790
1791         /* add parameter area size for called functions */
1792         offset += cfg->param_area;
1793         offset += 8 - 1;
1794         offset &= ~(8 - 1);
1795         if (cfg->flags & MONO_CFG_HAS_FPOUT)
1796                 offset += 8;
1797
1798         /* allow room to save the return value */
1799         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1800                 offset += 8;
1801
1802         switch (cinfo->ret.storage) {
1803         case RegTypeStructByVal:
1804         case RegTypeHFA:
1805                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1806                 offset = ALIGN_TO (offset, 8);
1807                 cfg->ret->opcode = OP_REGOFFSET;
1808                 cfg->ret->inst_basereg = cfg->frame_reg;
1809                 cfg->ret->inst_offset = offset;
1810                 if (cinfo->ret.storage == RegTypeStructByVal)
1811                         offset += cinfo->ret.nregs * sizeof (gpointer);
1812                 else
1813                         offset += 32;
1814                 break;
1815         case RegTypeStructByAddr:
1816                 ins = cfg->vret_addr;
1817                 offset += sizeof(gpointer) - 1;
1818                 offset &= ~(sizeof(gpointer) - 1);
1819                 ins->inst_offset = offset;
1820                 ins->opcode = OP_REGOFFSET;
1821                 ins->inst_basereg = cfg->frame_reg;
1822                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1823                         g_print ("vret_addr =");
1824                         mono_print_ins (cfg->vret_addr);
1825                 }
1826                 offset += sizeof(gpointer);
1827                 break;
1828         default:
1829                 break;
1830         }
1831
1832         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
1833         if (cfg->arch.seq_point_info_var) {
1834                 MonoInst *ins;
1835
1836                 ins = cfg->arch.seq_point_info_var;
1837
1838                 size = 4;
1839                 align = 4;
1840                 offset += align - 1;
1841                 offset &= ~(align - 1);
1842                 ins->opcode = OP_REGOFFSET;
1843                 ins->inst_basereg = cfg->frame_reg;
1844                 ins->inst_offset = offset;
1845                 offset += size;
1846         }
1847         if (cfg->arch.ss_trigger_page_var) {
1848                 MonoInst *ins;
1849
1850                 ins = cfg->arch.ss_trigger_page_var;
1851                 size = 4;
1852                 align = 4;
1853                 offset += align - 1;
1854                 offset &= ~(align - 1);
1855                 ins->opcode = OP_REGOFFSET;
1856                 ins->inst_basereg = cfg->frame_reg;
1857                 ins->inst_offset = offset;
1858                 offset += size;
1859         }
1860
1861         if (cfg->arch.seq_point_ss_method_var) {
1862                 MonoInst *ins;
1863
1864                 ins = cfg->arch.seq_point_ss_method_var;
1865                 size = 4;
1866                 align = 4;
1867                 offset += align - 1;
1868                 offset &= ~(align - 1);
1869                 ins->opcode = OP_REGOFFSET;
1870                 ins->inst_basereg = cfg->frame_reg;
1871                 ins->inst_offset = offset;
1872                 offset += size;
1873         }
1874         if (cfg->arch.seq_point_bp_method_var) {
1875                 MonoInst *ins;
1876
1877                 ins = cfg->arch.seq_point_bp_method_var;
1878                 size = 4;
1879                 align = 4;
1880                 offset += align - 1;
1881                 offset &= ~(align - 1);
1882                 ins->opcode = OP_REGOFFSET;
1883                 ins->inst_basereg = cfg->frame_reg;
1884                 ins->inst_offset = offset;
1885                 offset += size;
1886         }
1887
1888         if (cfg->has_atomic_exchange_i4 || cfg->has_atomic_cas_i4 || cfg->has_atomic_add_i4) {
1889                 /* Allocate a temporary used by the atomic ops */
1890                 size = 4;
1891                 align = 4;
1892
1893                 /* Allocate a local slot to hold the sig cookie address */
1894                 offset += align - 1;
1895                 offset &= ~(align - 1);
1896                 cfg->arch.atomic_tmp_offset = offset;
1897                 offset += size;
1898         } else {
1899                 cfg->arch.atomic_tmp_offset = -1;
1900         }
1901
1902         cfg->locals_min_stack_offset = offset;
1903
1904         curinst = cfg->locals_start;
1905         for (i = curinst; i < cfg->num_varinfo; ++i) {
1906                 MonoType *t;
1907
1908                 ins = cfg->varinfo [i];
1909                 if ((ins->flags & MONO_INST_IS_DEAD) || ins->opcode == OP_REGVAR || ins->opcode == OP_REGOFFSET)
1910                         continue;
1911
1912                 t = ins->inst_vtype;
1913                 if (cfg->gsharedvt && mini_is_gsharedvt_variable_type (t))
1914                         continue;
1915
1916                 /* inst->backend.is_pinvoke indicates native sized value types, this is used by the
1917                 * pinvoke wrappers when they call functions returning structure */
1918                 if (ins->backend.is_pinvoke && MONO_TYPE_ISSTRUCT (t) && t->type != MONO_TYPE_TYPEDBYREF) {
1919                         size = mono_class_native_size (mono_class_from_mono_type (t), &ualign);
1920                         align = ualign;
1921                 }
1922                 else
1923                         size = mono_type_size (t, &align);
1924
1925                 /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1926                  * since it loads/stores misaligned words, which don't do the right thing.
1927                  */
1928                 if (align < 4 && size >= 4)
1929                         align = 4;
1930                 if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1931                         mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1932                 offset += align - 1;
1933                 offset &= ~(align - 1);
1934                 ins->opcode = OP_REGOFFSET;
1935                 ins->inst_offset = offset;
1936                 ins->inst_basereg = cfg->frame_reg;
1937                 offset += size;
1938                 //g_print ("allocating local %d to %d\n", i, inst->inst_offset);
1939         }
1940
1941         cfg->locals_max_stack_offset = offset;
1942
1943         curinst = 0;
1944         if (sig->hasthis) {
1945                 ins = cfg->args [curinst];
1946                 if (ins->opcode != OP_REGVAR) {
1947                         ins->opcode = OP_REGOFFSET;
1948                         ins->inst_basereg = cfg->frame_reg;
1949                         offset += sizeof (gpointer) - 1;
1950                         offset &= ~(sizeof (gpointer) - 1);
1951                         ins->inst_offset = offset;
1952                         offset += sizeof (gpointer);
1953                 }
1954                 curinst++;
1955         }
1956
1957         if (sig->call_convention == MONO_CALL_VARARG) {
1958                 size = 4;
1959                 align = 4;
1960
1961                 /* Allocate a local slot to hold the sig cookie address */
1962                 offset += align - 1;
1963                 offset &= ~(align - 1);
1964                 cfg->sig_cookie = offset;
1965                 offset += size;
1966         }
1967
1968         for (i = 0; i < sig->param_count; ++i) {
1969                 ainfo = cinfo->args + i;
1970
1971                 ins = cfg->args [curinst];
1972
1973                 switch (ainfo->storage) {
1974                 case RegTypeHFA:
1975                         offset = ALIGN_TO (offset, 8);
1976                         ins->opcode = OP_REGOFFSET;
1977                         ins->inst_basereg = cfg->frame_reg;
1978                         /* These arguments are saved to the stack in the prolog */
1979                         ins->inst_offset = offset;
1980                         if (cfg->verbose_level >= 2)
1981                                 g_print ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
1982                         // FIXME:
1983                         offset += 32;
1984                         break;
1985                 default:
1986                         break;
1987                 }
1988
1989                 if (ins->opcode != OP_REGVAR) {
1990                         ins->opcode = OP_REGOFFSET;
1991                         ins->inst_basereg = cfg->frame_reg;
1992                         size = mini_type_stack_size_full (sig->params [i], &ualign, sig->pinvoke);
1993                         align = ualign;
1994                         /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1995                          * since it loads/stores misaligned words, which don't do the right thing.
1996                          */
1997                         if (align < 4 && size >= 4)
1998                                 align = 4;
1999                         /* The code in the prolog () stores words when storing vtypes received in a register */
2000                         if (MONO_TYPE_ISSTRUCT (sig->params [i]))
2001                                 align = 4;
2002                         if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
2003                                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2004                         offset += align - 1;
2005                         offset &= ~(align - 1);
2006                         ins->inst_offset = offset;
2007                         offset += size;
2008                 }
2009                 curinst++;
2010         }
2011
2012         /* align the offset to 8 bytes */
2013         if (ALIGN_TO (offset, 8) > ALIGN_TO (offset, 4))
2014                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2015         offset += 8 - 1;
2016         offset &= ~(8 - 1);
2017
2018         /* change sign? */
2019         cfg->stack_offset = offset;
2020 }
2021
2022 void
2023 mono_arch_create_vars (MonoCompile *cfg)
2024 {
2025         MonoMethodSignature *sig;
2026         CallInfo *cinfo;
2027         int i;
2028
2029         sig = mono_method_signature (cfg->method);
2030
2031         if (!cfg->arch.cinfo)
2032                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2033         cinfo = cfg->arch.cinfo;
2034
2035         if (IS_HARD_FLOAT) {
2036                 for (i = 0; i < 2; i++) {
2037                         MonoInst *inst = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
2038                         inst->flags |= MONO_INST_VOLATILE;
2039
2040                         cfg->arch.vfp_scratch_slots [i] = (gpointer) inst;
2041                 }
2042         }
2043
2044         if (cinfo->ret.storage == RegTypeStructByVal)
2045                 cfg->ret_var_is_local = TRUE;
2046
2047         if (cinfo->ret.storage == RegTypeStructByAddr) {
2048                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
2049                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2050                         g_print ("vret_addr = ");
2051                         mono_print_ins (cfg->vret_addr);
2052                 }
2053         }
2054
2055         if (cfg->gen_sdb_seq_points) {
2056                 if (cfg->compile_aot) {
2057                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2058                         ins->flags |= MONO_INST_VOLATILE;
2059                         cfg->arch.seq_point_info_var = ins;
2060
2061                         if (!cfg->soft_breakpoints) {
2062                                 /* Allocate a separate variable for this to save 1 load per seq point */
2063                                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2064                                 ins->flags |= MONO_INST_VOLATILE;
2065                                 cfg->arch.ss_trigger_page_var = ins;
2066                         }
2067                 }
2068                 if (cfg->soft_breakpoints) {
2069                         MonoInst *ins;
2070
2071                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2072                         ins->flags |= MONO_INST_VOLATILE;
2073                         cfg->arch.seq_point_ss_method_var = ins;
2074
2075                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2076                         ins->flags |= MONO_INST_VOLATILE;
2077                         cfg->arch.seq_point_bp_method_var = ins;
2078                 }
2079         }
2080 }
2081
2082 static void
2083 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2084 {
2085         MonoMethodSignature *tmp_sig;
2086         int sig_reg;
2087
2088         if (call->tail_call)
2089                 NOT_IMPLEMENTED;
2090
2091         g_assert (cinfo->sig_cookie.storage == RegTypeBase);
2092
2093         /*
2094          * mono_ArgIterator_Setup assumes the signature cookie is
2095          * passed first and all the arguments which were before it are
2096          * passed on the stack after the signature. So compensate by
2097          * passing a different signature.
2098          */
2099         tmp_sig = mono_metadata_signature_dup (call->signature);
2100         tmp_sig->param_count -= call->signature->sentinelpos;
2101         tmp_sig->sentinelpos = 0;
2102         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2103
2104         sig_reg = mono_alloc_ireg (cfg);
2105         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2106
2107         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2108 }
2109
2110 #ifdef ENABLE_LLVM
2111 LLVMCallInfo*
2112 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2113 {
2114         int i, n;
2115         CallInfo *cinfo;
2116         ArgInfo *ainfo;
2117         LLVMCallInfo *linfo;
2118
2119         n = sig->param_count + sig->hasthis;
2120
2121         cinfo = get_call_info (cfg->mempool, sig);
2122
2123         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2124
2125         /*
2126          * LLVM always uses the native ABI while we use our own ABI, the
2127          * only difference is the handling of vtypes:
2128          * - we only pass/receive them in registers in some cases, and only
2129          *   in 1 or 2 integer registers.
2130          */
2131         switch (cinfo->ret.storage) {
2132         case RegTypeGeneral:
2133         case RegTypeNone:
2134         case RegTypeFP:
2135         case RegTypeIRegPair:
2136                 break;
2137         case RegTypeStructByAddr:
2138                 /* Vtype returned using a hidden argument */
2139                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2140                 linfo->vret_arg_index = cinfo->vret_arg_index;
2141                 break;
2142 #if TARGET_WATCHOS
2143         case RegTypeStructByVal:
2144                 /* LLVM models this by returning an int array */
2145                 linfo->ret.storage = LLVMArgAsIArgs;
2146                 linfo->ret.nslots = cinfo->ret.nregs;
2147                 break;
2148 #endif
2149         case RegTypeHFA:
2150                 linfo->ret.storage = LLVMArgFpStruct;
2151                 linfo->ret.nslots = cinfo->ret.nregs;
2152                 linfo->ret.esize = cinfo->ret.esize;
2153                 break;
2154         default:
2155                 cfg->exception_message = g_strdup_printf ("unknown ret conv (%d)", cinfo->ret.storage);
2156                 cfg->disable_llvm = TRUE;
2157                 return linfo;
2158         }
2159
2160         for (i = 0; i < n; ++i) {
2161                 LLVMArgInfo *lainfo = &linfo->args [i];
2162                 ainfo = cinfo->args + i;
2163
2164                 lainfo->storage = LLVMArgNone;
2165
2166                 switch (ainfo->storage) {
2167                 case RegTypeGeneral:
2168                 case RegTypeIRegPair:
2169                 case RegTypeBase:
2170                 case RegTypeBaseGen:
2171                 case RegTypeFP:
2172                         lainfo->storage = LLVMArgNormal;
2173                         break;
2174                 case RegTypeStructByVal:
2175                         lainfo->storage = LLVMArgAsIArgs;
2176                         if (eabi_supported && ainfo->align == 8) {
2177                                 /* LLVM models this by passing an int64 array */
2178                                 lainfo->nslots = ALIGN_TO (ainfo->struct_size, 8) / 8;
2179                                 lainfo->esize = 8;
2180                         } else {
2181                                 lainfo->nslots = ainfo->struct_size / sizeof (gpointer);
2182                                 lainfo->esize = 4;
2183                         }
2184                         break;
2185                 case RegTypeStructByAddr:
2186                 case RegTypeStructByAddrOnStack:
2187                         lainfo->storage = LLVMArgVtypeByRef;
2188                         break;
2189                 case RegTypeHFA: {
2190                         int j;
2191
2192                         lainfo->storage = LLVMArgAsFpArgs;
2193                         lainfo->nslots = ainfo->nregs;
2194                         lainfo->esize = ainfo->esize;
2195                         for (j = 0; j < ainfo->nregs; ++j)
2196                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2197                         break;
2198                 }
2199                 default:
2200                         cfg->exception_message = g_strdup_printf ("ainfo->storage (%d)", ainfo->storage);
2201                         cfg->disable_llvm = TRUE;
2202                         break;
2203                 }
2204         }
2205
2206         return linfo;
2207 }
2208 #endif
2209
2210 void
2211 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2212 {
2213         MonoInst *in, *ins;
2214         MonoMethodSignature *sig;
2215         int i, n;
2216         CallInfo *cinfo;
2217
2218         sig = call->signature;
2219         n = sig->param_count + sig->hasthis;
2220
2221         cinfo = get_call_info (cfg->mempool, sig);
2222
2223         switch (cinfo->ret.storage) {
2224         case RegTypeStructByVal:
2225         case RegTypeHFA:
2226                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
2227                         /* The JIT will transform this into a normal call */
2228                         call->vret_in_reg = TRUE;
2229                         break;
2230                 }
2231                 if (call->inst.opcode == OP_TAILCALL)
2232                         break;
2233                 /*
2234                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2235                  * the location pointed to by it after call in emit_move_return_value ().
2236                  */
2237                 if (!cfg->arch.vret_addr_loc) {
2238                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2239                         /* Prevent it from being register allocated or optimized away */
2240                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2241                 }
2242
2243                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2244                 break;
2245         case RegTypeStructByAddr: {
2246                 MonoInst *vtarg;
2247                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2248                 vtarg->sreg1 = call->vret_var->dreg;
2249                 vtarg->dreg = mono_alloc_preg (cfg);
2250                 MONO_ADD_INS (cfg->cbb, vtarg);
2251
2252                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2253                 break;
2254         }
2255         default:
2256                 break;
2257         }
2258
2259         for (i = 0; i < n; ++i) {
2260                 ArgInfo *ainfo = cinfo->args + i;
2261                 MonoType *t;
2262
2263                 if (i >= sig->hasthis)
2264                         t = sig->params [i - sig->hasthis];
2265                 else
2266                         t = &mono_defaults.int_class->byval_arg;
2267                 t = mini_get_underlying_type (t);
2268
2269                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2270                         /* Emit the signature cookie just before the implicit arguments */
2271                         emit_sig_cookie (cfg, call, cinfo);
2272                 }
2273
2274                 in = call->args [i];
2275
2276                 switch (ainfo->storage) {
2277                 case RegTypeGeneral:
2278                 case RegTypeIRegPair:
2279                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2280                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2281                                 ins->dreg = mono_alloc_ireg (cfg);
2282                                 ins->sreg1 = MONO_LVREG_LS (in->dreg);
2283                                 MONO_ADD_INS (cfg->cbb, ins);
2284                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2285
2286                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2287                                 ins->dreg = mono_alloc_ireg (cfg);
2288                                 ins->sreg1 = MONO_LVREG_MS (in->dreg);
2289                                 MONO_ADD_INS (cfg->cbb, ins);
2290                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2291                         } else if (!t->byref && ((t->type == MONO_TYPE_R8) || (t->type == MONO_TYPE_R4))) {
2292                                 if (ainfo->size == 4) {
2293                                         if (IS_SOFT_FLOAT) {
2294                                                 /* mono_emit_call_args () have already done the r8->r4 conversion */
2295                                                 /* The converted value is in an int vreg */
2296                                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2297                                                 ins->dreg = mono_alloc_ireg (cfg);
2298                                                 ins->sreg1 = in->dreg;
2299                                                 MONO_ADD_INS (cfg->cbb, ins);
2300                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2301                                         } else {
2302                                                 int creg;
2303
2304                                                 cfg->param_area = MAX (cfg->param_area, 8);
2305                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2306                                                 creg = mono_alloc_ireg (cfg);
2307                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2308                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2309                                         }
2310                                 } else {
2311                                         if (IS_SOFT_FLOAT) {
2312                                                 MONO_INST_NEW (cfg, ins, OP_FGETLOW32);
2313                                                 ins->dreg = mono_alloc_ireg (cfg);
2314                                                 ins->sreg1 = in->dreg;
2315                                                 MONO_ADD_INS (cfg->cbb, ins);
2316                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2317
2318                                                 MONO_INST_NEW (cfg, ins, OP_FGETHIGH32);
2319                                                 ins->dreg = mono_alloc_ireg (cfg);
2320                                                 ins->sreg1 = in->dreg;
2321                                                 MONO_ADD_INS (cfg->cbb, ins);
2322                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2323                                         } else {
2324                                                 int creg;
2325
2326                                                 cfg->param_area = MAX (cfg->param_area, 8);
2327                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2328                                                 creg = mono_alloc_ireg (cfg);
2329                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2330                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2331                                                 creg = mono_alloc_ireg (cfg);
2332                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8 + 4));
2333                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg + 1, FALSE);
2334                                         }
2335                                 }
2336                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2337                         } else {
2338                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2339                                 ins->dreg = mono_alloc_ireg (cfg);
2340                                 ins->sreg1 = in->dreg;
2341                                 MONO_ADD_INS (cfg->cbb, ins);
2342
2343                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2344                         }
2345                         break;
2346                 case RegTypeStructByVal:
2347                 case RegTypeGSharedVtInReg:
2348                 case RegTypeGSharedVtOnStack:
2349                 case RegTypeHFA:
2350                 case RegTypeStructByAddr:
2351                 case RegTypeStructByAddrOnStack:
2352                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2353                         ins->opcode = OP_OUTARG_VT;
2354                         ins->sreg1 = in->dreg;
2355                         ins->klass = in->klass;
2356                         ins->inst_p0 = call;
2357                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2358                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2359                         mono_call_inst_add_outarg_vt (cfg, call, ins);
2360                         MONO_ADD_INS (cfg->cbb, ins);
2361                         break;
2362                 case RegTypeBase:
2363                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2364                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2365                         } else if (!t->byref && ((t->type == MONO_TYPE_R4) || (t->type == MONO_TYPE_R8))) {
2366                                 if (t->type == MONO_TYPE_R8) {
2367                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2368                                 } else {
2369                                         if (IS_SOFT_FLOAT)
2370                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2371                                         else
2372                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2373                                 }
2374                         } else {
2375                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2376                         }
2377                         break;
2378                 case RegTypeBaseGen:
2379                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2380                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, (G_BYTE_ORDER == G_BIG_ENDIAN) ? MONO_LVREG_LS (in->dreg) : MONO_LVREG_MS (in->dreg));
2381                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2382                                 ins->dreg = mono_alloc_ireg (cfg);
2383                                 ins->sreg1 = G_BYTE_ORDER == G_BIG_ENDIAN ? MONO_LVREG_MS (in->dreg) : MONO_LVREG_LS (in->dreg);
2384                                 MONO_ADD_INS (cfg->cbb, ins);
2385                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ARMREG_R3, FALSE);
2386                         } else if (!t->byref && (t->type == MONO_TYPE_R8)) {
2387                                 int creg;
2388
2389                                 /* This should work for soft-float as well */
2390
2391                                 cfg->param_area = MAX (cfg->param_area, 8);
2392                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2393                                 creg = mono_alloc_ireg (cfg);
2394                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ARMREG_R3, FALSE);
2395                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2396                                 creg = mono_alloc_ireg (cfg);
2397                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 4));
2398                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, creg);
2399                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2400                         } else {
2401                                 g_assert_not_reached ();
2402                         }
2403                         break;
2404                 case RegTypeFP: {
2405                         int fdreg = mono_alloc_freg (cfg);
2406
2407                         if (ainfo->size == 8) {
2408                                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2409                                 ins->sreg1 = in->dreg;
2410                                 ins->dreg = fdreg;
2411                                 MONO_ADD_INS (cfg->cbb, ins);
2412
2413                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, TRUE);
2414                         } else {
2415                                 FloatArgData *fad;
2416
2417                                 /*
2418                                  * Mono's register allocator doesn't speak single-precision registers that
2419                                  * overlap double-precision registers (i.e. armhf). So we have to work around
2420                                  * the register allocator and load the value from memory manually.
2421                                  *
2422                                  * So we create a variable for the float argument and an instruction to store
2423                                  * the argument into the variable. We then store the list of these arguments
2424                                  * in call->float_args. This list is then used by emit_float_args later to
2425                                  * pass the arguments in the various call opcodes.
2426                                  *
2427                                  * This is not very nice, and we should really try to fix the allocator.
2428                                  */
2429
2430                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2431
2432                                 /* Make sure the instruction isn't seen as pointless and removed.
2433                                  */
2434                                 float_arg->flags |= MONO_INST_VOLATILE;
2435
2436                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, in->dreg);
2437
2438                                 /* We use the dreg to look up the instruction later. The hreg is used to
2439                                  * emit the instruction that loads the value into the FP reg.
2440                                  */
2441                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2442                                 fad->vreg = float_arg->dreg;
2443                                 fad->hreg = ainfo->reg;
2444
2445                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2446                         }
2447
2448                         call->used_iregs |= 1 << ainfo->reg;
2449                         cfg->flags |= MONO_CFG_HAS_FPOUT;
2450                         break;
2451                 }
2452                 default:
2453                         g_assert_not_reached ();
2454                 }
2455         }
2456
2457         /* Handle the case where there are no implicit arguments */
2458         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2459                 emit_sig_cookie (cfg, call, cinfo);
2460
2461         call->call_info = cinfo;
2462         call->stack_usage = cinfo->stack_usage;
2463 }
2464
2465 static void
2466 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2467 {
2468         MonoInst *ins;
2469
2470         switch (storage) {
2471         case RegTypeFP:
2472                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2473                 ins->dreg = mono_alloc_freg (cfg);
2474                 ins->sreg1 = arg->dreg;
2475                 MONO_ADD_INS (cfg->cbb, ins);
2476                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2477                 break;
2478         default:
2479                 g_assert_not_reached ();
2480                 break;
2481         }
2482 }
2483
2484 void
2485 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2486 {
2487         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2488         MonoInst *load;
2489         ArgInfo *ainfo = ins->inst_p1;
2490         int ovf_size = ainfo->vtsize;
2491         int doffset = ainfo->offset;
2492         int struct_size = ainfo->struct_size;
2493         int i, soffset, dreg, tmpreg;
2494
2495         switch (ainfo->storage) {
2496         case RegTypeGSharedVtInReg:
2497         case RegTypeStructByAddr:
2498                 /* Pass by addr */
2499                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2500                 break;
2501         case RegTypeGSharedVtOnStack:
2502         case RegTypeStructByAddrOnStack:
2503                 /* Pass by addr on stack */
2504                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, src->dreg);
2505                 break;
2506         case RegTypeHFA:
2507                 for (i = 0; i < ainfo->nregs; ++i) {
2508                         if (ainfo->esize == 4)
2509                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2510                         else
2511                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2512                         load->dreg = mono_alloc_freg (cfg);
2513                         load->inst_basereg = src->dreg;
2514                         load->inst_offset = i * ainfo->esize;
2515                         MONO_ADD_INS (cfg->cbb, load);
2516
2517                         if (ainfo->esize == 4) {
2518                                 FloatArgData *fad;
2519
2520                                 /* See RegTypeFP in mono_arch_emit_call () */
2521                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2522                                 float_arg->flags |= MONO_INST_VOLATILE;
2523                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, load->dreg);
2524
2525                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2526                                 fad->vreg = float_arg->dreg;
2527                                 fad->hreg = ainfo->reg + i;
2528
2529                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2530                         } else {
2531                                 add_outarg_reg (cfg, call, RegTypeFP, ainfo->reg + (i * 2), load);
2532                         }
2533                 }
2534                 break;
2535         default:
2536                 soffset = 0;
2537                 for (i = 0; i < ainfo->size; ++i) {
2538                         dreg = mono_alloc_ireg (cfg);
2539                         switch (struct_size) {
2540                         case 1:
2541                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2542                                 break;
2543                         case 2:
2544                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, soffset);
2545                                 break;
2546                         case 3:
2547                                 tmpreg = mono_alloc_ireg (cfg);
2548                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2549                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 1);
2550                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 8);
2551                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2552                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 2);
2553                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 16);
2554                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2555                                 break;
2556                         default:
2557                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, soffset);
2558                                 break;
2559                         }
2560                         mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg + i, FALSE);
2561                         soffset += sizeof (gpointer);
2562                         struct_size -= sizeof (gpointer);
2563                 }
2564                 //g_print ("vt size: %d at R%d + %d\n", doffset, vt->inst_basereg, vt->inst_offset);
2565                 if (ovf_size != 0)
2566                         mini_emit_memcpy (cfg, ARMREG_SP, doffset, src->dreg, soffset, MIN (ovf_size * sizeof (gpointer), struct_size), struct_size < 4 ? 1 : 4);
2567                 break;
2568         }
2569 }
2570
2571 void
2572 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2573 {
2574         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2575
2576         if (!ret->byref) {
2577                 if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
2578                         MonoInst *ins;
2579
2580                         if (COMPILE_LLVM (cfg)) {
2581                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2582                         } else {
2583                                 MONO_INST_NEW (cfg, ins, OP_SETLRET);
2584                                 ins->sreg1 = MONO_LVREG_LS (val->dreg);
2585                                 ins->sreg2 = MONO_LVREG_MS (val->dreg);
2586                                 MONO_ADD_INS (cfg->cbb, ins);
2587                         }
2588                         return;
2589                 }
2590                 switch (arm_fpu) {
2591                 case MONO_ARM_FPU_NONE:
2592                         if (ret->type == MONO_TYPE_R8) {
2593                                 MonoInst *ins;
2594
2595                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2596                                 ins->dreg = cfg->ret->dreg;
2597                                 ins->sreg1 = val->dreg;
2598                                 MONO_ADD_INS (cfg->cbb, ins);
2599                                 return;
2600                         }
2601                         if (ret->type == MONO_TYPE_R4) {
2602                                 /* Already converted to an int in method_to_ir () */
2603                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2604                                 return;
2605                         }
2606                         break;
2607                 case MONO_ARM_FPU_VFP:
2608                 case MONO_ARM_FPU_VFP_HARD:
2609                         if (ret->type == MONO_TYPE_R8 || ret->type == MONO_TYPE_R4) {
2610                                 MonoInst *ins;
2611
2612                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2613                                 ins->dreg = cfg->ret->dreg;
2614                                 ins->sreg1 = val->dreg;
2615                                 MONO_ADD_INS (cfg->cbb, ins);
2616                                 return;
2617                         }
2618                         break;
2619                 default:
2620                         g_assert_not_reached ();
2621                 }
2622         }
2623
2624         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2625 }
2626
2627 #endif /* #ifndef DISABLE_JIT */
2628
2629 gboolean
2630 mono_arch_is_inst_imm (gint64 imm)
2631 {
2632         return TRUE;
2633 }
2634
2635 typedef struct {
2636         MonoMethodSignature *sig;
2637         CallInfo *cinfo;
2638         MonoType *rtype;
2639         MonoType **param_types;
2640 } ArchDynCallInfo;
2641
2642 static gboolean
2643 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
2644 {
2645         int i;
2646
2647         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
2648                 return FALSE;
2649
2650         switch (cinfo->ret.storage) {
2651         case RegTypeNone:
2652         case RegTypeGeneral:
2653         case RegTypeIRegPair:
2654         case RegTypeStructByAddr:
2655                 break;
2656         case RegTypeFP:
2657                 if (IS_VFP)
2658                         break;
2659                 else
2660                         return FALSE;
2661         default:
2662                 return FALSE;
2663         }
2664
2665         for (i = 0; i < cinfo->nargs; ++i) {
2666                 ArgInfo *ainfo = &cinfo->args [i];
2667                 int last_slot;
2668
2669                 switch (ainfo->storage) {
2670                 case RegTypeGeneral:
2671                 case RegTypeIRegPair:
2672                 case RegTypeBaseGen:
2673                 case RegTypeFP:
2674                         break;
2675                 case RegTypeBase:
2676                         if (ainfo->offset >= (DYN_CALL_STACK_ARGS * sizeof (gpointer)))
2677                                 return FALSE;
2678                         break;
2679                 case RegTypeStructByVal:
2680                         if (ainfo->size == 0)
2681                                 last_slot = PARAM_REGS + (ainfo->offset / 4) + ainfo->vtsize;
2682                         else
2683                                 last_slot = ainfo->reg + ainfo->size + ainfo->vtsize;
2684                         if (last_slot >= PARAM_REGS + DYN_CALL_STACK_ARGS)
2685                                 return FALSE;
2686                         break;
2687                 default:
2688                         return FALSE;
2689                 }
2690         }
2691
2692         // FIXME: Can't use cinfo only as it doesn't contain info about I8/float */
2693         for (i = 0; i < sig->param_count; ++i) {
2694                 MonoType *t = sig->params [i];
2695
2696                 if (t->byref)
2697                         continue;
2698
2699                 t = mini_get_underlying_type (t);
2700
2701                 switch (t->type) {
2702                 case MONO_TYPE_R4:
2703                 case MONO_TYPE_R8:
2704                         if (IS_SOFT_FLOAT)
2705                                 return FALSE;
2706                         else
2707                                 break;
2708                         /*
2709                 case MONO_TYPE_I8:
2710                 case MONO_TYPE_U8:
2711                         return FALSE;
2712                         */
2713                 default:
2714                         break;
2715                 }
2716         }
2717
2718         return TRUE;
2719 }
2720
2721 MonoDynCallInfo*
2722 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2723 {
2724         ArchDynCallInfo *info;
2725         CallInfo *cinfo;
2726         int i;
2727
2728         cinfo = get_call_info (NULL, sig);
2729
2730         if (!dyn_call_supported (cinfo, sig)) {
2731                 g_free (cinfo);
2732                 return NULL;
2733         }
2734
2735         info = g_new0 (ArchDynCallInfo, 1);
2736         // FIXME: Preprocess the info to speed up start_dyn_call ()
2737         info->sig = sig;
2738         info->cinfo = cinfo;
2739         info->rtype = mini_get_underlying_type (sig->ret);
2740         info->param_types = g_new0 (MonoType*, sig->param_count);
2741         for (i = 0; i < sig->param_count; ++i)
2742                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
2743
2744         return (MonoDynCallInfo*)info;
2745 }
2746
2747 void
2748 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2749 {
2750         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2751
2752         g_free (ainfo->cinfo);
2753         g_free (ainfo);
2754 }
2755
2756 int
2757 mono_arch_dyn_call_get_buf_size (MonoDynCallInfo *info)
2758 {
2759         return sizeof (DynCallArgs);
2760 }
2761
2762 void
2763 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf)
2764 {
2765         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2766         DynCallArgs *p = (DynCallArgs*)buf;
2767         int arg_index, greg, i, j, pindex;
2768         MonoMethodSignature *sig = dinfo->sig;
2769
2770         p->res = 0;
2771         p->ret = ret;
2772         p->has_fpregs = 0;
2773
2774         arg_index = 0;
2775         greg = 0;
2776         pindex = 0;
2777
2778         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2779                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
2780                 if (!sig->hasthis)
2781                         pindex = 1;
2782         }
2783
2784         if (dinfo->cinfo->ret.storage == RegTypeStructByAddr)
2785                 p->regs [greg ++] = (mgreg_t)ret;
2786
2787         for (i = pindex; i < sig->param_count; i++) {
2788                 MonoType *t = dinfo->param_types [i];
2789                 gpointer *arg = args [arg_index ++];
2790                 ArgInfo *ainfo = &dinfo->cinfo->args [i + sig->hasthis];
2791                 int slot = -1;
2792
2793                 if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair || ainfo->storage == RegTypeStructByVal) {
2794                         slot = ainfo->reg;
2795                 } else if (ainfo->storage == RegTypeFP) {
2796                 } else if (ainfo->storage == RegTypeBase) {
2797                         slot = PARAM_REGS + (ainfo->offset / 4);
2798                 } else if (ainfo->storage == RegTypeBaseGen) {
2799                         /* slot + 1 is the first stack slot, so the code below will work */
2800                         slot = 3;
2801                 } else {
2802                         g_assert_not_reached ();
2803                 }
2804
2805                 if (t->byref) {
2806                         p->regs [slot] = (mgreg_t)*arg;
2807                         continue;
2808                 }
2809
2810                 switch (t->type) {
2811                 case MONO_TYPE_OBJECT:
2812                 case MONO_TYPE_PTR:
2813                 case MONO_TYPE_I:
2814                 case MONO_TYPE_U:
2815                         p->regs [slot] = (mgreg_t)*arg;
2816                         break;
2817                 case MONO_TYPE_U1:
2818                         p->regs [slot] = *(guint8*)arg;
2819                         break;
2820                 case MONO_TYPE_I1:
2821                         p->regs [slot] = *(gint8*)arg;
2822                         break;
2823                 case MONO_TYPE_I2:
2824                         p->regs [slot] = *(gint16*)arg;
2825                         break;
2826                 case MONO_TYPE_U2:
2827                         p->regs [slot] = *(guint16*)arg;
2828                         break;
2829                 case MONO_TYPE_I4:
2830                         p->regs [slot] = *(gint32*)arg;
2831                         break;
2832                 case MONO_TYPE_U4:
2833                         p->regs [slot] = *(guint32*)arg;
2834                         break;
2835                 case MONO_TYPE_I8:
2836                 case MONO_TYPE_U8:
2837                         p->regs [slot ++] = (mgreg_t)arg [0];
2838                         p->regs [slot] = (mgreg_t)arg [1];
2839                         break;
2840                 case MONO_TYPE_R4:
2841                         if (ainfo->storage == RegTypeFP) {
2842                                 float f = *(float*)arg;
2843                                 p->fpregs [ainfo->reg / 2] = *(double*)&f;
2844                                 p->has_fpregs = 1;
2845                         } else {
2846                                 p->regs [slot] = *(mgreg_t*)arg;
2847                         }
2848                         break;
2849                 case MONO_TYPE_R8:
2850                         if (ainfo->storage == RegTypeFP) {
2851                                 p->fpregs [ainfo->reg / 2] = *(double*)arg;
2852                                 p->has_fpregs = 1;
2853                         } else {
2854                                 p->regs [slot ++] = (mgreg_t)arg [0];
2855                                 p->regs [slot] = (mgreg_t)arg [1];
2856                         }
2857                         break;
2858                 case MONO_TYPE_GENERICINST:
2859                         if (MONO_TYPE_IS_REFERENCE (t)) {
2860                                 p->regs [slot] = (mgreg_t)*arg;
2861                                 break;
2862                         } else {
2863                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2864                                         MonoClass *klass = mono_class_from_mono_type (t);
2865                                         guint8 *nullable_buf;
2866                                         int size;
2867
2868                                         size = mono_class_value_size (klass, NULL);
2869                                         nullable_buf = g_alloca (size);
2870                                         g_assert (nullable_buf);
2871
2872                                         /* The argument pointed to by arg is either a boxed vtype or null */
2873                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2874
2875                                         arg = (gpointer*)nullable_buf;
2876                                         /* Fall though */
2877                                 } else {
2878                                         /* Fall though */
2879                                 }
2880                         }
2881                 case MONO_TYPE_VALUETYPE:
2882                         g_assert (ainfo->storage == RegTypeStructByVal);
2883
2884                         if (ainfo->size == 0)
2885                                 slot = PARAM_REGS + (ainfo->offset / 4);
2886                         else
2887                                 slot = ainfo->reg;
2888
2889                         for (j = 0; j < ainfo->size + ainfo->vtsize; ++j)
2890                                 p->regs [slot ++] = ((mgreg_t*)arg) [j];
2891                         break;
2892                 default:
2893                         g_assert_not_reached ();
2894                 }
2895         }
2896 }
2897
2898 void
2899 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2900 {
2901         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2902         DynCallArgs *p = (DynCallArgs*)buf;
2903         MonoType *ptype = ainfo->rtype;
2904         guint8 *ret = p->ret;
2905         mgreg_t res = p->res;
2906         mgreg_t res2 = p->res2;
2907
2908         switch (ptype->type) {
2909         case MONO_TYPE_VOID:
2910                 *(gpointer*)ret = NULL;
2911                 break;
2912         case MONO_TYPE_OBJECT:
2913         case MONO_TYPE_I:
2914         case MONO_TYPE_U:
2915         case MONO_TYPE_PTR:
2916                 *(gpointer*)ret = (gpointer)res;
2917                 break;
2918         case MONO_TYPE_I1:
2919                 *(gint8*)ret = res;
2920                 break;
2921         case MONO_TYPE_U1:
2922                 *(guint8*)ret = res;
2923                 break;
2924         case MONO_TYPE_I2:
2925                 *(gint16*)ret = res;
2926                 break;
2927         case MONO_TYPE_U2:
2928                 *(guint16*)ret = res;
2929                 break;
2930         case MONO_TYPE_I4:
2931                 *(gint32*)ret = res;
2932                 break;
2933         case MONO_TYPE_U4:
2934                 *(guint32*)ret = res;
2935                 break;
2936         case MONO_TYPE_I8:
2937         case MONO_TYPE_U8:
2938                 /* This handles endianness as well */
2939                 ((gint32*)ret) [0] = res;
2940                 ((gint32*)ret) [1] = res2;
2941                 break;
2942         case MONO_TYPE_GENERICINST:
2943                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
2944                         *(gpointer*)ret = (gpointer)res;
2945                         break;
2946                 } else {
2947                         /* Fall though */
2948                 }
2949         case MONO_TYPE_VALUETYPE:
2950                 g_assert (ainfo->cinfo->ret.storage == RegTypeStructByAddr);
2951                 /* Nothing to do */
2952                 break;
2953         case MONO_TYPE_R4:
2954                 g_assert (IS_VFP);
2955                 if (IS_HARD_FLOAT)
2956                         *(float*)ret = *(float*)&p->fpregs [0];
2957                 else
2958                         *(float*)ret = *(float*)&res;
2959                 break;
2960         case MONO_TYPE_R8: {
2961                 mgreg_t regs [2];
2962
2963                 g_assert (IS_VFP);
2964                 if (IS_HARD_FLOAT) {
2965                         *(double*)ret = p->fpregs [0];
2966                 } else {
2967                         regs [0] = res;
2968                         regs [1] = res2;
2969
2970                         *(double*)ret = *(double*)&regs;
2971                 }
2972                 break;
2973         }
2974         default:
2975                 g_assert_not_reached ();
2976         }
2977 }
2978
2979 #ifndef DISABLE_JIT
2980
2981 /*
2982  * Allow tracing to work with this interface (with an optional argument)
2983  */
2984
2985 void*
2986 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2987 {
2988         guchar *code = p;
2989
2990         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
2991         ARM_MOV_REG_IMM8 (code, ARMREG_R1, 0); /* NULL ebp for now */
2992         code = mono_arm_emit_load_imm (code, ARMREG_R2, (guint32)func);
2993         code = emit_call_reg (code, ARMREG_R2);
2994         return code;
2995 }
2996
2997 enum {
2998         SAVE_NONE,
2999         SAVE_STRUCT,
3000         SAVE_ONE,
3001         SAVE_TWO,
3002         SAVE_ONE_FP,
3003         SAVE_TWO_FP
3004 };
3005
3006 void*
3007 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
3008 {
3009         guchar *code = p;
3010         int save_mode = SAVE_NONE;
3011         int offset;
3012         MonoMethod *method = cfg->method;
3013         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
3014         int rtype = ret_type->type;
3015         int save_offset = cfg->param_area;
3016         save_offset += 7;
3017         save_offset &= ~7;
3018
3019         offset = code - cfg->native_code;
3020         /* we need about 16 instructions */
3021         if (offset > (cfg->code_size - 16 * 4)) {
3022                 cfg->code_size *= 2;
3023                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3024                 code = cfg->native_code + offset;
3025         }
3026         switch (rtype) {
3027         case MONO_TYPE_VOID:
3028                 /* special case string .ctor icall */
3029                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
3030                         save_mode = SAVE_ONE;
3031                 else
3032                         save_mode = SAVE_NONE;
3033                 break;
3034         case MONO_TYPE_I8:
3035         case MONO_TYPE_U8:
3036                 save_mode = SAVE_TWO;
3037                 break;
3038         case MONO_TYPE_R4:
3039                 if (IS_HARD_FLOAT)
3040                         save_mode = SAVE_ONE_FP;
3041                 else
3042                         save_mode = SAVE_ONE;
3043                 break;
3044         case MONO_TYPE_R8:
3045                 if (IS_HARD_FLOAT)
3046                         save_mode = SAVE_TWO_FP;
3047                 else
3048                         save_mode = SAVE_TWO;
3049                 break;
3050         case MONO_TYPE_GENERICINST:
3051                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
3052                         save_mode = SAVE_ONE;
3053                         break;
3054                 }
3055                 /* Fall through */
3056         case MONO_TYPE_VALUETYPE:
3057                 save_mode = SAVE_STRUCT;
3058                 break;
3059         default:
3060                 save_mode = SAVE_ONE;
3061                 break;
3062         }
3063
3064         switch (save_mode) {
3065         case SAVE_TWO:
3066                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3067                 ARM_STR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3068                 if (enable_arguments) {
3069                         ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_R1);
3070                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3071                 }
3072                 break;
3073         case SAVE_ONE:
3074                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3075                 if (enable_arguments) {
3076                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3077                 }
3078                 break;
3079         case SAVE_ONE_FP:
3080                 ARM_FSTS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3081                 if (enable_arguments) {
3082                         ARM_FMRS (code, ARMREG_R1, ARM_VFP_F0);
3083                 }
3084                 break;
3085         case SAVE_TWO_FP:
3086                 ARM_FSTD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3087                 if (enable_arguments) {
3088                         ARM_FMDRR (code, ARMREG_R1, ARMREG_R2, ARM_VFP_D0);
3089                 }
3090                 break;
3091         case SAVE_STRUCT:
3092                 if (enable_arguments) {
3093                         /* FIXME: get the actual address  */
3094                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3095                 }
3096                 break;
3097         case SAVE_NONE:
3098         default:
3099                 break;
3100         }
3101
3102         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
3103         code = mono_arm_emit_load_imm (code, ARMREG_IP, (guint32)func);
3104         code = emit_call_reg (code, ARMREG_IP);
3105
3106         switch (save_mode) {
3107         case SAVE_TWO:
3108                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3109                 ARM_LDR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3110                 break;
3111         case SAVE_ONE:
3112                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3113                 break;
3114         case SAVE_ONE_FP:
3115                 ARM_FLDS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3116                 break;
3117         case SAVE_TWO_FP:
3118                 ARM_FLDD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3119                 break;
3120         case SAVE_NONE:
3121         default:
3122                 break;
3123         }
3124
3125         return code;
3126 }
3127
3128 /*
3129  * The immediate field for cond branches is big enough for all reasonable methods
3130  */
3131 #define EMIT_COND_BRANCH_FLAGS(ins,condcode) \
3132 if (0 && ins->inst_true_bb->native_offset) { \
3133         ARM_B_COND (code, (condcode), (code - cfg->native_code + ins->inst_true_bb->native_offset) & 0xffffff); \
3134 } else { \
3135         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
3136         ARM_B_COND (code, (condcode), 0); \
3137 }
3138
3139 #define EMIT_COND_BRANCH(ins,cond) EMIT_COND_BRANCH_FLAGS(ins, branch_cc_table [(cond)])
3140
3141 /* emit an exception if condition is fail
3142  *
3143  * We assign the extra code used to throw the implicit exceptions
3144  * to cfg->bb_exit as far as the big branch handling is concerned
3145  */
3146 #define EMIT_COND_SYSTEM_EXCEPTION_FLAGS(condcode,exc_name)            \
3147         do {                                                        \
3148                 mono_add_patch_info (cfg, code - cfg->native_code,   \
3149                                     MONO_PATCH_INFO_EXC, exc_name); \
3150                 ARM_BL_COND (code, (condcode), 0); \
3151         } while (0);
3152
3153 #define EMIT_COND_SYSTEM_EXCEPTION(cond,exc_name) EMIT_COND_SYSTEM_EXCEPTION_FLAGS(branch_cc_table [(cond)], (exc_name))
3154
3155 void
3156 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
3157 {
3158 }
3159
3160 void
3161 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3162 {
3163         MonoInst *ins, *n;
3164
3165         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3166                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
3167
3168                 switch (ins->opcode) {
3169                 case OP_MUL_IMM:
3170                 case OP_IMUL_IMM:
3171                         /* Already done by an arch-independent pass */
3172                         break;
3173                 case OP_LOAD_MEMBASE:
3174                 case OP_LOADI4_MEMBASE:
3175                         /*
3176                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3177                          * OP_LOAD_MEMBASE offset(basereg), reg
3178                          */
3179                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG
3180                                          || last_ins->opcode == OP_STORE_MEMBASE_REG) &&
3181                             ins->inst_basereg == last_ins->inst_destbasereg &&
3182                             ins->inst_offset == last_ins->inst_offset) {
3183                                 if (ins->dreg == last_ins->sreg1) {
3184                                         MONO_DELETE_INS (bb, ins);
3185                                         continue;
3186                                 } else {
3187                                         //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3188                                         ins->opcode = OP_MOVE;
3189                                         ins->sreg1 = last_ins->sreg1;
3190                                 }
3191
3192                         /*
3193                          * Note: reg1 must be different from the basereg in the second load
3194                          * OP_LOAD_MEMBASE offset(basereg), reg1
3195                          * OP_LOAD_MEMBASE offset(basereg), reg2
3196                          * -->
3197                          * OP_LOAD_MEMBASE offset(basereg), reg1
3198                          * OP_MOVE reg1, reg2
3199                          */
3200                         } if (last_ins && (last_ins->opcode == OP_LOADI4_MEMBASE
3201                                            || last_ins->opcode == OP_LOAD_MEMBASE) &&
3202                               ins->inst_basereg != last_ins->dreg &&
3203                               ins->inst_basereg == last_ins->inst_basereg &&
3204                               ins->inst_offset == last_ins->inst_offset) {
3205
3206                                 if (ins->dreg == last_ins->dreg) {
3207                                         MONO_DELETE_INS (bb, ins);
3208                                         continue;
3209                                 } else {
3210                                         ins->opcode = OP_MOVE;
3211                                         ins->sreg1 = last_ins->dreg;
3212                                 }
3213
3214                                 //g_assert_not_reached ();
3215
3216 #if 0
3217                         /*
3218                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3219                          * OP_LOAD_MEMBASE offset(basereg), reg
3220                          * -->
3221                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3222                          * OP_ICONST reg, imm
3223                          */
3224                         } else if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_IMM
3225                                                 || last_ins->opcode == OP_STORE_MEMBASE_IMM) &&
3226                                    ins->inst_basereg == last_ins->inst_destbasereg &&
3227                                    ins->inst_offset == last_ins->inst_offset) {
3228                                 //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3229                                 ins->opcode = OP_ICONST;
3230                                 ins->inst_c0 = last_ins->inst_imm;
3231                                 g_assert_not_reached (); // check this rule
3232 #endif
3233                         }
3234                         break;
3235                 case OP_LOADU1_MEMBASE:
3236                 case OP_LOADI1_MEMBASE:
3237                         if (last_ins && (last_ins->opcode == OP_STOREI1_MEMBASE_REG) &&
3238                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3239                                         ins->inst_offset == last_ins->inst_offset) {
3240                                 ins->opcode = (ins->opcode == OP_LOADI1_MEMBASE) ? OP_ICONV_TO_I1 : OP_ICONV_TO_U1;
3241                                 ins->sreg1 = last_ins->sreg1;
3242                         }
3243                         break;
3244                 case OP_LOADU2_MEMBASE:
3245                 case OP_LOADI2_MEMBASE:
3246                         if (last_ins && (last_ins->opcode == OP_STOREI2_MEMBASE_REG) &&
3247                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3248                                         ins->inst_offset == last_ins->inst_offset) {
3249                                 ins->opcode = (ins->opcode == OP_LOADI2_MEMBASE) ? OP_ICONV_TO_I2 : OP_ICONV_TO_U2;
3250                                 ins->sreg1 = last_ins->sreg1;
3251                         }
3252                         break;
3253                 case OP_MOVE:
3254                         ins->opcode = OP_MOVE;
3255                         /*
3256                          * OP_MOVE reg, reg
3257                          */
3258                         if (ins->dreg == ins->sreg1) {
3259                                 MONO_DELETE_INS (bb, ins);
3260                                 continue;
3261                         }
3262                         /*
3263                          * OP_MOVE sreg, dreg
3264                          * OP_MOVE dreg, sreg
3265                          */
3266                         if (last_ins && last_ins->opcode == OP_MOVE &&
3267                             ins->sreg1 == last_ins->dreg &&
3268                             ins->dreg == last_ins->sreg1) {
3269                                 MONO_DELETE_INS (bb, ins);
3270                                 continue;
3271                         }
3272                         break;
3273                 }
3274         }
3275 }
3276
3277 /*
3278  * the branch_cc_table should maintain the order of these
3279  * opcodes.
3280 case CEE_BEQ:
3281 case CEE_BGE:
3282 case CEE_BGT:
3283 case CEE_BLE:
3284 case CEE_BLT:
3285 case CEE_BNE_UN:
3286 case CEE_BGE_UN:
3287 case CEE_BGT_UN:
3288 case CEE_BLE_UN:
3289 case CEE_BLT_UN:
3290  */
3291 static const guchar
3292 branch_cc_table [] = {
3293         ARMCOND_EQ,
3294         ARMCOND_GE,
3295         ARMCOND_GT,
3296         ARMCOND_LE,
3297         ARMCOND_LT,
3298
3299         ARMCOND_NE,
3300         ARMCOND_HS,
3301         ARMCOND_HI,
3302         ARMCOND_LS,
3303         ARMCOND_LO
3304 };
3305
3306 #define ADD_NEW_INS(cfg,dest,op) do {       \
3307                 MONO_INST_NEW ((cfg), (dest), (op)); \
3308         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3309         } while (0)
3310
3311 static int
3312 map_to_reg_reg_op (int op)
3313 {
3314         switch (op) {
3315         case OP_ADD_IMM:
3316                 return OP_IADD;
3317         case OP_SUB_IMM:
3318                 return OP_ISUB;
3319         case OP_AND_IMM:
3320                 return OP_IAND;
3321         case OP_COMPARE_IMM:
3322                 return OP_COMPARE;
3323         case OP_ICOMPARE_IMM:
3324                 return OP_ICOMPARE;
3325         case OP_ADDCC_IMM:
3326                 return OP_ADDCC;
3327         case OP_ADC_IMM:
3328                 return OP_ADC;
3329         case OP_SUBCC_IMM:
3330                 return OP_SUBCC;
3331         case OP_SBB_IMM:
3332                 return OP_SBB;
3333         case OP_OR_IMM:
3334                 return OP_IOR;
3335         case OP_XOR_IMM:
3336                 return OP_IXOR;
3337         case OP_LOAD_MEMBASE:
3338                 return OP_LOAD_MEMINDEX;
3339         case OP_LOADI4_MEMBASE:
3340                 return OP_LOADI4_MEMINDEX;
3341         case OP_LOADU4_MEMBASE:
3342                 return OP_LOADU4_MEMINDEX;
3343         case OP_LOADU1_MEMBASE:
3344                 return OP_LOADU1_MEMINDEX;
3345         case OP_LOADI2_MEMBASE:
3346                 return OP_LOADI2_MEMINDEX;
3347         case OP_LOADU2_MEMBASE:
3348                 return OP_LOADU2_MEMINDEX;
3349         case OP_LOADI1_MEMBASE:
3350                 return OP_LOADI1_MEMINDEX;
3351         case OP_STOREI1_MEMBASE_REG:
3352                 return OP_STOREI1_MEMINDEX;
3353         case OP_STOREI2_MEMBASE_REG:
3354                 return OP_STOREI2_MEMINDEX;
3355         case OP_STOREI4_MEMBASE_REG:
3356                 return OP_STOREI4_MEMINDEX;
3357         case OP_STORE_MEMBASE_REG:
3358                 return OP_STORE_MEMINDEX;
3359         case OP_STORER4_MEMBASE_REG:
3360                 return OP_STORER4_MEMINDEX;
3361         case OP_STORER8_MEMBASE_REG:
3362                 return OP_STORER8_MEMINDEX;
3363         case OP_STORE_MEMBASE_IMM:
3364                 return OP_STORE_MEMBASE_REG;
3365         case OP_STOREI1_MEMBASE_IMM:
3366                 return OP_STOREI1_MEMBASE_REG;
3367         case OP_STOREI2_MEMBASE_IMM:
3368                 return OP_STOREI2_MEMBASE_REG;
3369         case OP_STOREI4_MEMBASE_IMM:
3370                 return OP_STOREI4_MEMBASE_REG;
3371         }
3372         g_assert_not_reached ();
3373 }
3374
3375 /*
3376  * Remove from the instruction list the instructions that can't be
3377  * represented with very simple instructions with no register
3378  * requirements.
3379  */
3380 void
3381 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3382 {
3383         MonoInst *ins, *temp, *last_ins = NULL;
3384         int rot_amount, imm8, low_imm;
3385
3386         MONO_BB_FOR_EACH_INS (bb, ins) {
3387 loop_start:
3388                 switch (ins->opcode) {
3389                 case OP_ADD_IMM:
3390                 case OP_SUB_IMM:
3391                 case OP_AND_IMM:
3392                 case OP_COMPARE_IMM:
3393                 case OP_ICOMPARE_IMM:
3394                 case OP_ADDCC_IMM:
3395                 case OP_ADC_IMM:
3396                 case OP_SUBCC_IMM:
3397                 case OP_SBB_IMM:
3398                 case OP_OR_IMM:
3399                 case OP_XOR_IMM:
3400                 case OP_IADD_IMM:
3401                 case OP_ISUB_IMM:
3402                 case OP_IAND_IMM:
3403                 case OP_IADC_IMM:
3404                 case OP_ISBB_IMM:
3405                 case OP_IOR_IMM:
3406                 case OP_IXOR_IMM:
3407                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount)) < 0) {
3408                                 int opcode2 = mono_op_imm_to_op (ins->opcode);
3409                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3410                                 temp->inst_c0 = ins->inst_imm;
3411                                 temp->dreg = mono_alloc_ireg (cfg);
3412                                 ins->sreg2 = temp->dreg;
3413                                 if (opcode2 == -1)
3414                                         g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3415                                 ins->opcode = opcode2;
3416                         }
3417                         if (ins->opcode == OP_SBB || ins->opcode == OP_ISBB || ins->opcode == OP_SUBCC)
3418                                 goto loop_start;
3419                         else
3420                                 break;
3421                 case OP_MUL_IMM:
3422                 case OP_IMUL_IMM:
3423                         if (ins->inst_imm == 1) {
3424                                 ins->opcode = OP_MOVE;
3425                                 break;
3426                         }
3427                         if (ins->inst_imm == 0) {
3428                                 ins->opcode = OP_ICONST;
3429                                 ins->inst_c0 = 0;
3430                                 break;
3431                         }
3432                         imm8 = mono_is_power_of_two (ins->inst_imm);
3433                         if (imm8 > 0) {
3434                                 ins->opcode = OP_SHL_IMM;
3435                                 ins->inst_imm = imm8;
3436                                 break;
3437                         }
3438                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3439                         temp->inst_c0 = ins->inst_imm;
3440                         temp->dreg = mono_alloc_ireg (cfg);
3441                         ins->sreg2 = temp->dreg;
3442                         ins->opcode = OP_IMUL;
3443                         break;
3444                 case OP_SBB:
3445                 case OP_ISBB:
3446                 case OP_SUBCC:
3447                 case OP_ISUBCC:
3448                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
3449                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
3450                                 ins->next->opcode = OP_COND_EXC_NC;
3451                         break;
3452                 case OP_IDIV_IMM:
3453                 case OP_IDIV_UN_IMM:
3454                 case OP_IREM_IMM:
3455                 case OP_IREM_UN_IMM: {
3456                         int opcode2 = mono_op_imm_to_op (ins->opcode);
3457                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3458                         temp->inst_c0 = ins->inst_imm;
3459                         temp->dreg = mono_alloc_ireg (cfg);
3460                         ins->sreg2 = temp->dreg;
3461                         if (opcode2 == -1)
3462                                 g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3463                         ins->opcode = opcode2;
3464                         break;
3465                 }
3466                 case OP_LOCALLOC_IMM:
3467                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3468                         temp->inst_c0 = ins->inst_imm;
3469                         temp->dreg = mono_alloc_ireg (cfg);
3470                         ins->sreg1 = temp->dreg;
3471                         ins->opcode = OP_LOCALLOC;
3472                         break;
3473                 case OP_LOAD_MEMBASE:
3474                 case OP_LOADI4_MEMBASE:
3475                 case OP_LOADU4_MEMBASE:
3476                 case OP_LOADU1_MEMBASE:
3477                         /* we can do two things: load the immed in a register
3478                          * and use an indexed load, or see if the immed can be
3479                          * represented as an ad_imm + a load with a smaller offset
3480                          * that fits. We just do the first for now, optimize later.
3481                          */
3482                         if (arm_is_imm12 (ins->inst_offset))
3483                                 break;
3484                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3485                         temp->inst_c0 = ins->inst_offset;
3486                         temp->dreg = mono_alloc_ireg (cfg);
3487                         ins->sreg2 = temp->dreg;
3488                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3489                         break;
3490                 case OP_LOADI2_MEMBASE:
3491                 case OP_LOADU2_MEMBASE:
3492                 case OP_LOADI1_MEMBASE:
3493                         if (arm_is_imm8 (ins->inst_offset))
3494                                 break;
3495                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3496                         temp->inst_c0 = ins->inst_offset;
3497                         temp->dreg = mono_alloc_ireg (cfg);
3498                         ins->sreg2 = temp->dreg;
3499                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3500                         break;
3501                 case OP_LOADR4_MEMBASE:
3502                 case OP_LOADR8_MEMBASE:
3503                         if (arm_is_fpimm8 (ins->inst_offset))
3504                                 break;
3505                         low_imm = ins->inst_offset & 0x1ff;
3506                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~0x1ff, &rot_amount)) >= 0) {
3507                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3508                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3509                                 temp->sreg1 = ins->inst_basereg;
3510                                 temp->dreg = mono_alloc_ireg (cfg);
3511                                 ins->inst_basereg = temp->dreg;
3512                                 ins->inst_offset = low_imm;
3513                         } else {
3514                                 MonoInst *add_ins;
3515
3516                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3517                                 temp->inst_c0 = ins->inst_offset;
3518                                 temp->dreg = mono_alloc_ireg (cfg);
3519
3520                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3521                                 add_ins->sreg1 = ins->inst_basereg;
3522                                 add_ins->sreg2 = temp->dreg;
3523                                 add_ins->dreg = mono_alloc_ireg (cfg);
3524
3525                                 ins->inst_basereg = add_ins->dreg;
3526                                 ins->inst_offset = 0;
3527                         }
3528                         break;
3529                 case OP_STORE_MEMBASE_REG:
3530                 case OP_STOREI4_MEMBASE_REG:
3531                 case OP_STOREI1_MEMBASE_REG:
3532                         if (arm_is_imm12 (ins->inst_offset))
3533                                 break;
3534                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3535                         temp->inst_c0 = ins->inst_offset;
3536                         temp->dreg = mono_alloc_ireg (cfg);
3537                         ins->sreg2 = temp->dreg;
3538                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3539                         break;
3540                 case OP_STOREI2_MEMBASE_REG:
3541                         if (arm_is_imm8 (ins->inst_offset))
3542                                 break;
3543                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3544                         temp->inst_c0 = ins->inst_offset;
3545                         temp->dreg = mono_alloc_ireg (cfg);
3546                         ins->sreg2 = temp->dreg;
3547                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3548                         break;
3549                 case OP_STORER4_MEMBASE_REG:
3550                 case OP_STORER8_MEMBASE_REG:
3551                         if (arm_is_fpimm8 (ins->inst_offset))
3552                                 break;
3553                         low_imm = ins->inst_offset & 0x1ff;
3554                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~ 0x1ff, &rot_amount)) >= 0 && arm_is_fpimm8 (low_imm)) {
3555                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3556                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3557                                 temp->sreg1 = ins->inst_destbasereg;
3558                                 temp->dreg = mono_alloc_ireg (cfg);
3559                                 ins->inst_destbasereg = temp->dreg;
3560                                 ins->inst_offset = low_imm;
3561                         } else {
3562                                 MonoInst *add_ins;
3563
3564                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3565                                 temp->inst_c0 = ins->inst_offset;
3566                                 temp->dreg = mono_alloc_ireg (cfg);
3567
3568                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3569                                 add_ins->sreg1 = ins->inst_destbasereg;
3570                                 add_ins->sreg2 = temp->dreg;
3571                                 add_ins->dreg = mono_alloc_ireg (cfg);
3572
3573                                 ins->inst_destbasereg = add_ins->dreg;
3574                                 ins->inst_offset = 0;
3575                         }
3576                         break;
3577                 case OP_STORE_MEMBASE_IMM:
3578                 case OP_STOREI1_MEMBASE_IMM:
3579                 case OP_STOREI2_MEMBASE_IMM:
3580                 case OP_STOREI4_MEMBASE_IMM:
3581                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3582                         temp->inst_c0 = ins->inst_imm;
3583                         temp->dreg = mono_alloc_ireg (cfg);
3584                         ins->sreg1 = temp->dreg;
3585                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3586                         last_ins = temp;
3587                         goto loop_start; /* make it handle the possibly big ins->inst_offset */
3588                 case OP_FCOMPARE:
3589                 case OP_RCOMPARE: {
3590                         gboolean swap = FALSE;
3591                         int reg;
3592
3593                         if (!ins->next) {
3594                                 /* Optimized away */
3595                                 NULLIFY_INS (ins);
3596                                 break;
3597                         }
3598
3599                         /* Some fp compares require swapped operands */
3600                         switch (ins->next->opcode) {
3601                         case OP_FBGT:
3602                                 ins->next->opcode = OP_FBLT;
3603                                 swap = TRUE;
3604                                 break;
3605                         case OP_FBGT_UN:
3606                                 ins->next->opcode = OP_FBLT_UN;
3607                                 swap = TRUE;
3608                                 break;
3609                         case OP_FBLE:
3610                                 ins->next->opcode = OP_FBGE;
3611                                 swap = TRUE;
3612                                 break;
3613                         case OP_FBLE_UN:
3614                                 ins->next->opcode = OP_FBGE_UN;
3615                                 swap = TRUE;
3616                                 break;
3617                         default:
3618                                 break;
3619                         }
3620                         if (swap) {
3621                                 reg = ins->sreg1;
3622                                 ins->sreg1 = ins->sreg2;
3623                                 ins->sreg2 = reg;
3624                         }
3625                         break;
3626                 }
3627                 }
3628
3629                 last_ins = ins;
3630         }
3631         bb->last_ins = last_ins;
3632         bb->max_vreg = cfg->next_vreg;
3633 }
3634
3635 void
3636 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
3637 {
3638         MonoInst *ins;
3639
3640         if (long_ins->opcode == OP_LNEG) {
3641                 ins = long_ins;
3642                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSBS_IMM, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1), 0);
3643                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
3644                 NULLIFY_INS (ins);
3645         }
3646 }
3647
3648 static guchar*
3649 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3650 {
3651         /* sreg is a float, dreg is an integer reg  */
3652         if (IS_VFP) {
3653                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3654                 if (is_signed)
3655                         ARM_TOSIZD (code, vfp_scratch1, sreg);
3656                 else
3657                         ARM_TOUIZD (code, vfp_scratch1, sreg);
3658                 ARM_FMRS (code, dreg, vfp_scratch1);
3659                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3660         }
3661         if (!is_signed) {
3662                 if (size == 1)
3663                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3664                 else if (size == 2) {
3665                         ARM_SHL_IMM (code, dreg, dreg, 16);
3666                         ARM_SHR_IMM (code, dreg, dreg, 16);
3667                 }
3668         } else {
3669                 if (size == 1) {
3670                         ARM_SHL_IMM (code, dreg, dreg, 24);
3671                         ARM_SAR_IMM (code, dreg, dreg, 24);
3672                 } else if (size == 2) {
3673                         ARM_SHL_IMM (code, dreg, dreg, 16);
3674                         ARM_SAR_IMM (code, dreg, dreg, 16);
3675                 }
3676         }
3677         return code;
3678 }
3679
3680 static guchar*
3681 emit_r4_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3682 {
3683         /* sreg is a float, dreg is an integer reg  */
3684         g_assert (IS_VFP);
3685         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3686         if (is_signed)
3687                 ARM_TOSIZS (code, vfp_scratch1, sreg);
3688         else
3689                 ARM_TOUIZS (code, vfp_scratch1, sreg);
3690         ARM_FMRS (code, dreg, vfp_scratch1);
3691         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3692
3693         if (!is_signed) {
3694                 if (size == 1)
3695                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3696                 else if (size == 2) {
3697                         ARM_SHL_IMM (code, dreg, dreg, 16);
3698                         ARM_SHR_IMM (code, dreg, dreg, 16);
3699                 }
3700         } else {
3701                 if (size == 1) {
3702                         ARM_SHL_IMM (code, dreg, dreg, 24);
3703                         ARM_SAR_IMM (code, dreg, dreg, 24);
3704                 } else if (size == 2) {
3705                         ARM_SHL_IMM (code, dreg, dreg, 16);
3706                         ARM_SAR_IMM (code, dreg, dreg, 16);
3707                 }
3708         }
3709         return code;
3710 }
3711
3712 #endif /* #ifndef DISABLE_JIT */
3713
3714 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
3715
3716 static void
3717 emit_thunk (guint8 *code, gconstpointer target)
3718 {
3719         guint8 *p = code;
3720
3721         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
3722         if (thumb_supported)
3723                 ARM_BX (code, ARMREG_IP);
3724         else
3725                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
3726         *(guint32*)code = (guint32)target;
3727         code += 4;
3728         mono_arch_flush_icache (p, code - p);
3729 }
3730
3731 static void
3732 handle_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3733 {
3734         MonoJitInfo *ji = NULL;
3735         MonoThunkJitInfo *info;
3736         guint8 *thunks, *p;
3737         int thunks_size;
3738         guint8 *orig_target;
3739         guint8 *target_thunk;
3740
3741         if (!domain)
3742                 domain = mono_domain_get ();
3743
3744         if (cfg) {
3745                 /*
3746                  * This can be called multiple times during JITting,
3747                  * save the current position in cfg->arch to avoid
3748                  * doing a O(n^2) search.
3749                  */
3750                 if (!cfg->arch.thunks) {
3751                         cfg->arch.thunks = cfg->thunks;
3752                         cfg->arch.thunks_size = cfg->thunk_area;
3753                 }
3754                 thunks = cfg->arch.thunks;
3755                 thunks_size = cfg->arch.thunks_size;
3756                 if (!thunks_size) {
3757                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
3758                         g_assert_not_reached ();
3759                 }
3760
3761                 g_assert (*(guint32*)thunks == 0);
3762                 emit_thunk (thunks, target);
3763                 arm_patch (code, thunks);
3764
3765                 cfg->arch.thunks += THUNK_SIZE;
3766                 cfg->arch.thunks_size -= THUNK_SIZE;
3767         } else {
3768                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
3769                 g_assert (ji);
3770                 info = mono_jit_info_get_thunk_info (ji);
3771                 g_assert (info);
3772
3773                 thunks = (guint8*)ji->code_start + info->thunks_offset;
3774                 thunks_size = info->thunks_size;
3775
3776                 orig_target = mono_arch_get_call_target (code + 4);
3777
3778                 mono_mini_arch_lock ();
3779
3780                 target_thunk = NULL;
3781                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
3782                         /* The call already points to a thunk, because of trampolines etc. */
3783                         target_thunk = orig_target;
3784                 } else {
3785                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
3786                                 if (((guint32*)p) [0] == 0) {
3787                                         /* Free entry */
3788                                         target_thunk = p;
3789                                         break;
3790                                 } else if (((guint32*)p) [2] == (guint32)target) {
3791                                         /* Thunk already points to target */
3792                                         target_thunk = p;
3793                                         break;
3794                                 }
3795                         }
3796                 }
3797
3798                 //g_print ("THUNK: %p %p %p\n", code, target, target_thunk);
3799
3800                 if (!target_thunk) {
3801                         mono_mini_arch_unlock ();
3802                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
3803                         g_assert_not_reached ();
3804                 }
3805
3806                 emit_thunk (target_thunk, target);
3807                 arm_patch (code, target_thunk);
3808                 mono_arch_flush_icache (code, 4);
3809
3810                 mono_mini_arch_unlock ();
3811         }
3812 }
3813
3814 static void
3815 arm_patch_general (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3816 {
3817         guint32 *code32 = (void*)code;
3818         guint32 ins = *code32;
3819         guint32 prim = (ins >> 25) & 7;
3820         guint32 tval = GPOINTER_TO_UINT (target);
3821
3822         //g_print ("patching 0x%08x (0x%08x) to point to 0x%08x\n", code, ins, target);
3823         if (prim == 5) { /* 101b */
3824                 /* the diff starts 8 bytes from the branch opcode */
3825                 gint diff = target - code - 8;
3826                 gint tbits;
3827                 gint tmask = 0xffffffff;
3828                 if (tval & 1) { /* entering thumb mode */
3829                         diff = target - 1 - code - 8;
3830                         g_assert (thumb_supported);
3831                         tbits = 0xf << 28; /* bl->blx bit pattern */
3832                         g_assert ((ins & (1 << 24))); /* it must be a bl, not b instruction */
3833                         /* this low bit of the displacement is moved to bit 24 in the instruction encoding */
3834                         if (diff & 2) {
3835                                 tbits |= 1 << 24;
3836                         }
3837                         tmask = ~(1 << 24); /* clear the link bit */
3838                         /*g_print ("blx to thumb: target: %p, code: %p, diff: %d, mask: %x\n", target, code, diff, tmask);*/
3839                 } else {
3840                         tbits = 0;
3841                 }
3842                 if (diff >= 0) {
3843                         if (diff <= 33554431) {
3844                                 diff >>= 2;
3845                                 ins = (ins & 0xff000000) | diff;
3846                                 ins &= tmask;
3847                                 *code32 = ins | tbits;
3848                                 return;
3849                         }
3850                 } else {
3851                         /* diff between 0 and -33554432 */
3852                         if (diff >= -33554432) {
3853                                 diff >>= 2;
3854                                 ins = (ins & 0xff000000) | (diff & ~0xff000000);
3855                                 ins &= tmask;
3856                                 *code32 = ins | tbits;
3857                                 return;
3858                         }
3859                 }
3860
3861                 handle_thunk (cfg, domain, code, target);
3862                 return;
3863         }
3864
3865         /*
3866          * The alternative call sequences looks like this:
3867          *
3868          *      ldr ip, [pc] // loads the address constant
3869          *      b 1f         // jumps around the constant
3870          *      address constant embedded in the code
3871          *   1f:
3872          *      mov lr, pc
3873          *      mov pc, ip
3874          *
3875          * There are two cases for patching:
3876          * a) at the end of method emission: in this case code points to the start
3877          *    of the call sequence
3878          * b) during runtime patching of the call site: in this case code points
3879          *    to the mov pc, ip instruction
3880          *
3881          * We have to handle also the thunk jump code sequence:
3882          *
3883          *      ldr ip, [pc]
3884          *      mov pc, ip
3885          *      address constant // execution never reaches here
3886          */
3887         if ((ins & 0x0ffffff0) == 0x12fff10) {
3888                 /* Branch and exchange: the address is constructed in a reg
3889                  * We can patch BX when the code sequence is the following:
3890                  *  ldr     ip, [pc, #0]    ; 0x8
3891                  *  b       0xc
3892                  *  .word code_ptr
3893                  *  mov     lr, pc
3894                  *  bx      ips
3895                  * */
3896                 guint32 ccode [4];
3897                 guint8 *emit = (guint8*)ccode;
3898                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3899                 ARM_B (emit, 0);
3900                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3901                 ARM_BX (emit, ARMREG_IP);
3902
3903                 /*patching from magic trampoline*/
3904                 if (ins == ccode [3]) {
3905                         g_assert (code32 [-4] == ccode [0]);
3906                         g_assert (code32 [-3] == ccode [1]);
3907                         g_assert (code32 [-1] == ccode [2]);
3908                         code32 [-2] = (guint32)target;
3909                         return;
3910                 }
3911                 /*patching from JIT*/
3912                 if (ins == ccode [0]) {
3913                         g_assert (code32 [1] == ccode [1]);
3914                         g_assert (code32 [3] == ccode [2]);
3915                         g_assert (code32 [4] == ccode [3]);
3916                         code32 [2] = (guint32)target;
3917                         return;
3918                 }
3919                 g_assert_not_reached ();
3920         } else if ((ins & 0x0ffffff0) == 0x12fff30) {
3921                 /*
3922                  * ldr ip, [pc, #0]
3923                  * b 0xc
3924                  * .word code_ptr
3925                  * blx ip
3926                  */
3927                 guint32 ccode [4];
3928                 guint8 *emit = (guint8*)ccode;
3929                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3930                 ARM_B (emit, 0);
3931                 ARM_BLX_REG (emit, ARMREG_IP);
3932
3933                 g_assert (code32 [-3] == ccode [0]);
3934                 g_assert (code32 [-2] == ccode [1]);
3935                 g_assert (code32 [0] == ccode [2]);
3936
3937                 code32 [-1] = (guint32)target;
3938         } else {
3939                 guint32 ccode [4];
3940                 guint32 *tmp = ccode;
3941                 guint8 *emit = (guint8*)tmp;
3942                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3943                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3944                 ARM_MOV_REG_REG (emit, ARMREG_PC, ARMREG_IP);
3945                 ARM_BX (emit, ARMREG_IP);
3946                 if (ins == ccode [2]) {
3947                         g_assert_not_reached (); // should be -2 ...
3948                         code32 [-1] = (guint32)target;
3949                         return;
3950                 }
3951                 if (ins == ccode [0]) {
3952                         /* handles both thunk jump code and the far call sequence */
3953                         code32 [2] = (guint32)target;
3954                         return;
3955                 }
3956                 g_assert_not_reached ();
3957         }
3958 //      g_print ("patched with 0x%08x\n", ins);
3959 }
3960
3961 void
3962 arm_patch (guchar *code, const guchar *target)
3963 {
3964         arm_patch_general (NULL, NULL, code, target);
3965 }
3966
3967 /*
3968  * Return the >= 0 uimm8 value if val can be represented with a byte + rotation
3969  * (with the rotation amount in *rot_amount. rot_amount is already adjusted
3970  * to be used with the emit macros.
3971  * Return -1 otherwise.
3972  */
3973 int
3974 mono_arm_is_rotated_imm8 (guint32 val, gint *rot_amount)
3975 {
3976         guint32 res, i;
3977         for (i = 0; i < 31; i+= 2) {
3978                 res = (val << (32 - i)) | (val >> i);
3979                 if (res & ~0xff)
3980                         continue;
3981                 *rot_amount = i? 32 - i: 0;
3982                 return res;
3983         }
3984         return -1;
3985 }
3986
3987 /*
3988  * Emits in code a sequence of instructions that load the value 'val'
3989  * into the dreg register. Uses at most 4 instructions.
3990  */
3991 guint8*
3992 mono_arm_emit_load_imm (guint8 *code, int dreg, guint32 val)
3993 {
3994         int imm8, rot_amount;
3995 #if 0
3996         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
3997         /* skip the constant pool */
3998         ARM_B (code, 0);
3999         *(int*)code = val;
4000         code += 4;
4001         return code;
4002 #endif
4003         if (mini_get_debug_options()->single_imm_size && v7_supported) {
4004                 ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
4005                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
4006                 return code;
4007         }
4008
4009         if ((imm8 = mono_arm_is_rotated_imm8 (val, &rot_amount)) >= 0) {
4010                 ARM_MOV_REG_IMM (code, dreg, imm8, rot_amount);
4011         } else if ((imm8 = mono_arm_is_rotated_imm8 (~val, &rot_amount)) >= 0) {
4012                 ARM_MVN_REG_IMM (code, dreg, imm8, rot_amount);
4013         } else {
4014                 if (v7_supported) {
4015                         ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
4016                         if (val >> 16)
4017                                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
4018                         return code;
4019                 }
4020                 if (val & 0xFF) {
4021                         ARM_MOV_REG_IMM8 (code, dreg, (val & 0xFF));
4022                         if (val & 0xFF00) {
4023                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4024                         }
4025                         if (val & 0xFF0000) {
4026                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4027                         }
4028                         if (val & 0xFF000000) {
4029                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4030                         }
4031                 } else if (val & 0xFF00) {
4032                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF00) >> 8, 24);
4033                         if (val & 0xFF0000) {
4034                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4035                         }
4036                         if (val & 0xFF000000) {
4037                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4038                         }
4039                 } else if (val & 0xFF0000) {
4040                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF0000) >> 16, 16);
4041                         if (val & 0xFF000000) {
4042                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4043                         }
4044                 }
4045                 //g_assert_not_reached ();
4046         }
4047         return code;
4048 }
4049
4050 gboolean
4051 mono_arm_thumb_supported (void)
4052 {
4053         return thumb_supported;
4054 }
4055
4056 gboolean
4057 mono_arm_eabi_supported (void)
4058 {
4059         return eabi_supported;
4060 }
4061
4062 int
4063 mono_arm_i8_align (void)
4064 {
4065         return i8_align;
4066 }
4067
4068 #ifndef DISABLE_JIT
4069
4070 static guint8*
4071 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
4072 {
4073         CallInfo *cinfo;
4074         MonoCallInst *call;
4075
4076         call = (MonoCallInst*)ins;
4077         cinfo = call->call_info;
4078
4079         switch (cinfo->ret.storage) {
4080         case RegTypeStructByVal:
4081         case RegTypeHFA: {
4082                 MonoInst *loc = cfg->arch.vret_addr_loc;
4083                 int i;
4084
4085                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
4086                         /* The JIT treats this as a normal call */
4087                         break;
4088                 }
4089
4090                 /* Load the destination address */
4091                 g_assert (loc && loc->opcode == OP_REGOFFSET);
4092
4093                 if (arm_is_imm12 (loc->inst_offset)) {
4094                         ARM_LDR_IMM (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
4095                 } else {
4096                         code = mono_arm_emit_load_imm (code, ARMREG_LR, loc->inst_offset);
4097                         ARM_LDR_REG_REG (code, ARMREG_LR, loc->inst_basereg, ARMREG_LR);
4098                 }
4099
4100                 if (cinfo->ret.storage == RegTypeStructByVal) {
4101                         int rsize = cinfo->ret.struct_size;
4102
4103                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4104                                 g_assert (rsize >= 0);
4105                                 switch (rsize) {
4106                                 case 0:
4107                                         break;
4108                                 case 1:
4109                                         ARM_STRB_IMM (code, i, ARMREG_LR, i * 4);
4110                                         break;
4111                                 case 2:
4112                                         ARM_STRH_IMM (code, i, ARMREG_LR, i * 4);
4113                                         break;
4114                                 default:
4115                                         ARM_STR_IMM (code, i, ARMREG_LR, i * 4);
4116                                         break;
4117                                 }
4118                                 rsize -= 4;
4119                         }
4120                 } else {
4121                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4122                                 if (cinfo->ret.esize == 4)
4123                                         ARM_FSTS (code, cinfo->ret.reg + i, ARMREG_LR, i * 4);
4124                                 else
4125                                         ARM_FSTD (code, cinfo->ret.reg + (i * 2), ARMREG_LR, i * 8);
4126                         }
4127                 }
4128                 return code;
4129         }
4130         default:
4131                 break;
4132         }
4133
4134         switch (ins->opcode) {
4135         case OP_FCALL:
4136         case OP_FCALL_REG:
4137         case OP_FCALL_MEMBASE:
4138                 if (IS_VFP) {
4139                         MonoType *sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4140                         if (sig_ret->type == MONO_TYPE_R4) {
4141                                 if (IS_HARD_FLOAT) {
4142                                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4143                                 } else {
4144                                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4145                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4146                                 }
4147                         } else {
4148                                 if (IS_HARD_FLOAT) {
4149                                         ARM_CPYD (code, ins->dreg, ARM_VFP_D0);
4150                                 } else {
4151                                         ARM_FMDRR (code, ARMREG_R0, ARMREG_R1, ins->dreg);
4152                                 }
4153                         }
4154                 }
4155                 break;
4156         case OP_RCALL:
4157         case OP_RCALL_REG:
4158         case OP_RCALL_MEMBASE: {
4159                 MonoType *sig_ret;
4160
4161                 g_assert (IS_VFP);
4162
4163                 sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4164                 g_assert (sig_ret->type == MONO_TYPE_R4);
4165                 if (IS_HARD_FLOAT) {
4166                         ARM_CPYS (code, ins->dreg, ARM_VFP_F0);
4167                 } else {
4168                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4169                         ARM_CPYS (code, ins->dreg, ins->dreg);
4170                 }
4171                 break;
4172         }
4173         default:
4174                 break;
4175         }
4176
4177         return code;
4178 }
4179
4180 void
4181 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
4182 {
4183         MonoInst *ins;
4184         MonoCallInst *call;
4185         guint offset;
4186         guint8 *code = cfg->native_code + cfg->code_len;
4187         MonoInst *last_ins = NULL;
4188         guint last_offset = 0;
4189         int max_len, cpos;
4190         int imm8, rot_amount;
4191
4192         /* we don't align basic blocks of loops on arm */
4193
4194         if (cfg->verbose_level > 2)
4195                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
4196
4197         cpos = bb->max_offset;
4198
4199     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num) {
4200                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4201                                                          (gpointer)"mono_break");
4202                 code = emit_call_seq (cfg, code);
4203         }
4204
4205         MONO_BB_FOR_EACH_INS (bb, ins) {
4206                 offset = code - cfg->native_code;
4207
4208                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4209
4210                 if (offset > (cfg->code_size - max_len - 16)) {
4211                         cfg->code_size *= 2;
4212                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4213                         code = cfg->native_code + offset;
4214                 }
4215         //      if (ins->cil_code)
4216         //              g_print ("cil code\n");
4217                 mono_debug_record_line_number (cfg, ins, offset);
4218
4219                 switch (ins->opcode) {
4220                 case OP_MEMORY_BARRIER:
4221                         if (v6_supported) {
4222                                 ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
4223                                 ARM_MCR (code, 15, 0, ARMREG_R0, 7, 10, 5);
4224                         }
4225                         break;
4226                 case OP_TLS_GET:
4227                         code = emit_tls_get (code, ins->dreg, ins->inst_offset);
4228                         break;
4229                 case OP_TLS_SET:
4230                         code = emit_tls_set (code, ins->sreg1, ins->inst_offset);
4231                         break;
4232                 case OP_ATOMIC_EXCHANGE_I4:
4233                 case OP_ATOMIC_CAS_I4:
4234                 case OP_ATOMIC_ADD_I4: {
4235                         int tmpreg;
4236                         guint8 *buf [16];
4237
4238                         g_assert (v7_supported);
4239
4240                         /* Free up a reg */
4241                         if (ins->sreg1 != ARMREG_IP && ins->sreg2 != ARMREG_IP && ins->sreg3 != ARMREG_IP)
4242                                 tmpreg = ARMREG_IP;
4243                         else if (ins->sreg1 != ARMREG_R0 && ins->sreg2 != ARMREG_R0 && ins->sreg3 != ARMREG_R0)
4244                                 tmpreg = ARMREG_R0;
4245                         else if (ins->sreg1 != ARMREG_R1 && ins->sreg2 != ARMREG_R1 && ins->sreg3 != ARMREG_R1)
4246                                 tmpreg = ARMREG_R1;
4247                         else
4248                                 tmpreg = ARMREG_R2;
4249                         g_assert (cfg->arch.atomic_tmp_offset != -1);
4250                         ARM_STR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4251
4252                         switch (ins->opcode) {
4253                         case OP_ATOMIC_EXCHANGE_I4:
4254                                 buf [0] = code;
4255                                 ARM_DMB (code, ARM_DMB_SY);
4256                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4257                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4258                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4259                                 buf [1] = code;
4260                                 ARM_B_COND (code, ARMCOND_NE, 0);
4261                                 arm_patch (buf [1], buf [0]);
4262                                 break;
4263                         case OP_ATOMIC_CAS_I4:
4264                                 ARM_DMB (code, ARM_DMB_SY);
4265                                 buf [0] = code;
4266                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4267                                 ARM_CMP_REG_REG (code, ARMREG_LR, ins->sreg3);
4268                                 buf [1] = code;
4269                                 ARM_B_COND (code, ARMCOND_NE, 0);
4270                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4271                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4272                                 buf [2] = code;
4273                                 ARM_B_COND (code, ARMCOND_NE, 0);
4274                                 arm_patch (buf [2], buf [0]);
4275                                 arm_patch (buf [1], code);
4276                                 break;
4277                         case OP_ATOMIC_ADD_I4:
4278                                 buf [0] = code;
4279                                 ARM_DMB (code, ARM_DMB_SY);
4280                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4281                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->sreg2);
4282                                 ARM_STREX_REG (code, tmpreg, ARMREG_LR, ins->sreg1);
4283                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4284                                 buf [1] = code;
4285                                 ARM_B_COND (code, ARMCOND_NE, 0);
4286                                 arm_patch (buf [1], buf [0]);
4287                                 break;
4288                         default:
4289                                 g_assert_not_reached ();
4290                         }
4291
4292                         ARM_DMB (code, ARM_DMB_SY);
4293                         if (tmpreg != ins->dreg)
4294                                 ARM_LDR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4295                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_LR);
4296                         break;
4297                 }
4298                 case OP_ATOMIC_LOAD_I1:
4299                 case OP_ATOMIC_LOAD_U1:
4300                 case OP_ATOMIC_LOAD_I2:
4301                 case OP_ATOMIC_LOAD_U2:
4302                 case OP_ATOMIC_LOAD_I4:
4303                 case OP_ATOMIC_LOAD_U4:
4304                 case OP_ATOMIC_LOAD_R4:
4305                 case OP_ATOMIC_LOAD_R8: {
4306                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4307                                 ARM_DMB (code, ARM_DMB_SY);
4308
4309                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4310
4311                         switch (ins->opcode) {
4312                         case OP_ATOMIC_LOAD_I1:
4313                                 ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4314                                 break;
4315                         case OP_ATOMIC_LOAD_U1:
4316                                 ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4317                                 break;
4318                         case OP_ATOMIC_LOAD_I2:
4319                                 ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4320                                 break;
4321                         case OP_ATOMIC_LOAD_U2:
4322                                 ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4323                                 break;
4324                         case OP_ATOMIC_LOAD_I4:
4325                         case OP_ATOMIC_LOAD_U4:
4326                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4327                                 break;
4328                         case OP_ATOMIC_LOAD_R4:
4329                                 if (cfg->r4fp) {
4330                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4331                                         ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
4332                                 } else {
4333                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4334                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4335                                         ARM_FLDS (code, vfp_scratch1, ARMREG_LR, 0);
4336                                         ARM_CVTS (code, ins->dreg, vfp_scratch1);
4337                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4338                                 }
4339                                 break;
4340                         case OP_ATOMIC_LOAD_R8:
4341                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4342                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4343                                 break;
4344                         }
4345
4346                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4347                                 ARM_DMB (code, ARM_DMB_SY);
4348                         break;
4349                 }
4350                 case OP_ATOMIC_STORE_I1:
4351                 case OP_ATOMIC_STORE_U1:
4352                 case OP_ATOMIC_STORE_I2:
4353                 case OP_ATOMIC_STORE_U2:
4354                 case OP_ATOMIC_STORE_I4:
4355                 case OP_ATOMIC_STORE_U4:
4356                 case OP_ATOMIC_STORE_R4:
4357                 case OP_ATOMIC_STORE_R8: {
4358                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4359                                 ARM_DMB (code, ARM_DMB_SY);
4360
4361                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4362
4363                         switch (ins->opcode) {
4364                         case OP_ATOMIC_STORE_I1:
4365                         case OP_ATOMIC_STORE_U1:
4366                                 ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4367                                 break;
4368                         case OP_ATOMIC_STORE_I2:
4369                         case OP_ATOMIC_STORE_U2:
4370                                 ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4371                                 break;
4372                         case OP_ATOMIC_STORE_I4:
4373                         case OP_ATOMIC_STORE_U4:
4374                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4375                                 break;
4376                         case OP_ATOMIC_STORE_R4:
4377                                 if (cfg->r4fp) {
4378                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4379                                         ARM_FSTS (code, ins->sreg1, ARMREG_LR, 0);
4380                                 } else {
4381                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4382                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4383                                         ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4384                                         ARM_FSTS (code, vfp_scratch1, ARMREG_LR, 0);
4385                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4386                                 }
4387                                 break;
4388                         case OP_ATOMIC_STORE_R8:
4389                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4390                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
4391                                 break;
4392                         }
4393
4394                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4395                                 ARM_DMB (code, ARM_DMB_SY);
4396                         break;
4397                 }
4398                 case OP_BIGMUL:
4399                         ARM_SMULL_REG_REG (code, ins->backend.reg3, ins->dreg, ins->sreg1, ins->sreg2);
4400                         break;
4401                 case OP_BIGMUL_UN:
4402                         ARM_UMULL_REG_REG (code, ins->backend.reg3, ins->dreg, ins->sreg1, ins->sreg2);
4403                         break;
4404                 case OP_STOREI1_MEMBASE_IMM:
4405                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFF);
4406                         g_assert (arm_is_imm12 (ins->inst_offset));
4407                         ARM_STRB_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4408                         break;
4409                 case OP_STOREI2_MEMBASE_IMM:
4410                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFFFF);
4411                         g_assert (arm_is_imm8 (ins->inst_offset));
4412                         ARM_STRH_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4413                         break;
4414                 case OP_STORE_MEMBASE_IMM:
4415                 case OP_STOREI4_MEMBASE_IMM:
4416                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm);
4417                         g_assert (arm_is_imm12 (ins->inst_offset));
4418                         ARM_STR_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4419                         break;
4420                 case OP_STOREI1_MEMBASE_REG:
4421                         g_assert (arm_is_imm12 (ins->inst_offset));
4422                         ARM_STRB_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4423                         break;
4424                 case OP_STOREI2_MEMBASE_REG:
4425                         g_assert (arm_is_imm8 (ins->inst_offset));
4426                         ARM_STRH_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4427                         break;
4428                 case OP_STORE_MEMBASE_REG:
4429                 case OP_STOREI4_MEMBASE_REG:
4430                         /* this case is special, since it happens for spill code after lowering has been called */
4431                         if (arm_is_imm12 (ins->inst_offset)) {
4432                                 ARM_STR_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4433                         } else {
4434                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4435                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4436                         }
4437                         break;
4438                 case OP_STOREI1_MEMINDEX:
4439                         ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4440                         break;
4441                 case OP_STOREI2_MEMINDEX:
4442                         ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4443                         break;
4444                 case OP_STORE_MEMINDEX:
4445                 case OP_STOREI4_MEMINDEX:
4446                         ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4447                         break;
4448                 case OP_LOADU4_MEM:
4449                         g_assert_not_reached ();
4450                         break;
4451                 case OP_LOAD_MEMINDEX:
4452                 case OP_LOADI4_MEMINDEX:
4453                 case OP_LOADU4_MEMINDEX:
4454                         ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4455                         break;
4456                 case OP_LOADI1_MEMINDEX:
4457                         ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4458                         break;
4459                 case OP_LOADU1_MEMINDEX:
4460                         ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4461                         break;
4462                 case OP_LOADI2_MEMINDEX:
4463                         ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4464                         break;
4465                 case OP_LOADU2_MEMINDEX:
4466                         ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4467                         break;
4468                 case OP_LOAD_MEMBASE:
4469                 case OP_LOADI4_MEMBASE:
4470                 case OP_LOADU4_MEMBASE:
4471                         /* this case is special, since it happens for spill code after lowering has been called */
4472                         if (arm_is_imm12 (ins->inst_offset)) {
4473                                 ARM_LDR_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4474                         } else {
4475                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4476                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4477                         }
4478                         break;
4479                 case OP_LOADI1_MEMBASE:
4480                         g_assert (arm_is_imm8 (ins->inst_offset));
4481                         ARM_LDRSB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4482                         break;
4483                 case OP_LOADU1_MEMBASE:
4484                         g_assert (arm_is_imm12 (ins->inst_offset));
4485                         ARM_LDRB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4486                         break;
4487                 case OP_LOADU2_MEMBASE:
4488                         g_assert (arm_is_imm8 (ins->inst_offset));
4489                         ARM_LDRH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4490                         break;
4491                 case OP_LOADI2_MEMBASE:
4492                         g_assert (arm_is_imm8 (ins->inst_offset));
4493                         ARM_LDRSH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4494                         break;
4495                 case OP_ICONV_TO_I1:
4496                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 24);
4497                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 24);
4498                         break;
4499                 case OP_ICONV_TO_I2:
4500                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4501                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 16);
4502                         break;
4503                 case OP_ICONV_TO_U1:
4504                         ARM_AND_REG_IMM8 (code, ins->dreg, ins->sreg1, 0xff);
4505                         break;
4506                 case OP_ICONV_TO_U2:
4507                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4508                         ARM_SHR_IMM (code, ins->dreg, ins->dreg, 16);
4509                         break;
4510                 case OP_COMPARE:
4511                 case OP_ICOMPARE:
4512                         ARM_CMP_REG_REG (code, ins->sreg1, ins->sreg2);
4513                         break;
4514                 case OP_COMPARE_IMM:
4515                 case OP_ICOMPARE_IMM:
4516                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4517                         g_assert (imm8 >= 0);
4518                         ARM_CMP_REG_IMM (code, ins->sreg1, imm8, rot_amount);
4519                         break;
4520                 case OP_BREAK:
4521                         /*
4522                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
4523                          * So instead of emitting a trap, we emit a call a C function and place a
4524                          * breakpoint there.
4525                          */
4526                         //*(int*)code = 0xef9f0001;
4527                         //code += 4;
4528                         //ARM_DBRK (code);
4529                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4530                                                                  (gpointer)"mono_break");
4531                         code = emit_call_seq (cfg, code);
4532                         break;
4533                 case OP_RELAXED_NOP:
4534                         ARM_NOP (code);
4535                         break;
4536                 case OP_NOP:
4537                 case OP_DUMMY_USE:
4538                 case OP_DUMMY_STORE:
4539                 case OP_DUMMY_ICONST:
4540                 case OP_DUMMY_R8CONST:
4541                 case OP_NOT_REACHED:
4542                 case OP_NOT_NULL:
4543                         break;
4544                 case OP_IL_SEQ_POINT:
4545                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4546                         break;
4547                 case OP_SEQ_POINT: {
4548                         int i;
4549                         MonoInst *info_var = cfg->arch.seq_point_info_var;
4550                         MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
4551                         MonoInst *ss_method_var = cfg->arch.seq_point_ss_method_var;
4552                         MonoInst *bp_method_var = cfg->arch.seq_point_bp_method_var;
4553                         MonoInst *var;
4554                         int dreg = ARMREG_LR;
4555
4556 #if 0
4557                         if (cfg->soft_breakpoints) {
4558                                 g_assert (!cfg->compile_aot);
4559                         }
4560 #endif
4561
4562                         /*
4563                          * For AOT, we use one got slot per method, which will point to a
4564                          * SeqPointInfo structure, containing all the information required
4565                          * by the code below.
4566                          */
4567                         if (cfg->compile_aot) {
4568                                 g_assert (info_var);
4569                                 g_assert (info_var->opcode == OP_REGOFFSET);
4570                         }
4571
4572                         if (!cfg->soft_breakpoints && !cfg->compile_aot) {
4573                                 /*
4574                                  * Read from the single stepping trigger page. This will cause a
4575                                  * SIGSEGV when single stepping is enabled.
4576                                  * We do this _before_ the breakpoint, so single stepping after
4577                                  * a breakpoint is hit will step to the next IL offset.
4578                                  */
4579                                 g_assert (((guint64)(gsize)ss_trigger_page >> 32) == 0);
4580                         }
4581
4582                         /* Single step check */
4583                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4584                                 if (cfg->soft_breakpoints) {
4585                                         /* Load the address of the sequence point method variable. */
4586                                         var = ss_method_var;
4587                                         g_assert (var);
4588                                         g_assert (var->opcode == OP_REGOFFSET);
4589                                         code = emit_ldr_imm (code, dreg, var->inst_basereg, var->inst_offset);
4590                                         /* Read the value and check whether it is non-zero. */
4591                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4592                                         ARM_CMP_REG_IMM (code, dreg, 0, 0);
4593                                         /* Call it conditionally. */
4594                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4595                                 } else {
4596                                         if (cfg->compile_aot) {
4597                                                 /* Load the trigger page addr from the variable initialized in the prolog */
4598                                                 var = ss_trigger_page_var;
4599                                                 g_assert (var);
4600                                                 g_assert (var->opcode == OP_REGOFFSET);
4601                                                 code = emit_ldr_imm (code, dreg, var->inst_basereg, var->inst_offset);
4602                                         } else {
4603                                                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
4604                                                 ARM_B (code, 0);
4605                                                 *(int*)code = (int)ss_trigger_page;
4606                                                 code += 4;
4607                                         }
4608                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4609                                 }
4610                         }
4611
4612                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4613
4614                         /* Breakpoint check */
4615                         if (cfg->compile_aot) {
4616                                 guint32 offset = code - cfg->native_code;
4617                                 guint32 val;
4618
4619                                 var = info_var;
4620                                 code = emit_ldr_imm (code, dreg, var->inst_basereg, var->inst_offset);
4621                                 /* Add the offset */
4622                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4623                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of a trigger page */
4624                                 if (arm_is_imm12 ((int)val)) {
4625                                         ARM_LDR_IMM (code, dreg, dreg, val);
4626                                 } else {
4627                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF), 0);
4628                                         if (val & 0xFF00)
4629                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4630                                         if (val & 0xFF0000)
4631                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4632                                         g_assert (!(val & 0xFF000000));
4633
4634                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4635                                 }
4636                                 /* What is faster, a branch or a load ? */
4637                                 ARM_CMP_REG_IMM (code, dreg, 0, 0);
4638                                 /* The breakpoint instruction */
4639                                 if (cfg->soft_breakpoints)
4640                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4641                                 else
4642                                         ARM_LDR_IMM_COND (code, dreg, dreg, 0, ARMCOND_NE);
4643                         } else if (cfg->soft_breakpoints) {
4644                                 /* Load the address of the breakpoint method into ip. */
4645                                 var = bp_method_var;
4646                                 g_assert (var);
4647                                 g_assert (var->opcode == OP_REGOFFSET);
4648                                 g_assert (arm_is_imm12 (var->inst_offset));
4649                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4650
4651                                 /*
4652                                  * A placeholder for a possible breakpoint inserted by
4653                                  * mono_arch_set_breakpoint ().
4654                                  */
4655                                 ARM_NOP (code);
4656                         } else {
4657                                 /*
4658                                  * A placeholder for a possible breakpoint inserted by
4659                                  * mono_arch_set_breakpoint ().
4660                                  */
4661                                 for (i = 0; i < 4; ++i)
4662                                         ARM_NOP (code);
4663                         }
4664
4665                         /*
4666                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4667                          * to another IL offset.
4668                          */
4669
4670                         ARM_NOP (code);
4671                         break;
4672                 }
4673                 case OP_ADDCC:
4674                 case OP_IADDCC:
4675                         ARM_ADDS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4676                         break;
4677                 case OP_IADD:
4678                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4679                         break;
4680                 case OP_ADC:
4681                 case OP_IADC:
4682                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4683                         break;
4684                 case OP_ADDCC_IMM:
4685                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4686                         g_assert (imm8 >= 0);
4687                         ARM_ADDS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4688                         break;
4689                 case OP_ADD_IMM:
4690                 case OP_IADD_IMM:
4691                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4692                         g_assert (imm8 >= 0);
4693                         ARM_ADD_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4694                         break;
4695                 case OP_ADC_IMM:
4696                 case OP_IADC_IMM:
4697                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4698                         g_assert (imm8 >= 0);
4699                         ARM_ADCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4700                         break;
4701                 case OP_IADD_OVF:
4702                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4703                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4704                         break;
4705                 case OP_IADD_OVF_UN:
4706                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4707                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4708                         break;
4709                 case OP_ISUB_OVF:
4710                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4711                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4712                         break;
4713                 case OP_ISUB_OVF_UN:
4714                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4715                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4716                         break;
4717                 case OP_ADD_OVF_CARRY:
4718                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4719                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4720                         break;
4721                 case OP_ADD_OVF_UN_CARRY:
4722                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4723                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4724                         break;
4725                 case OP_SUB_OVF_CARRY:
4726                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4727                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4728                         break;
4729                 case OP_SUB_OVF_UN_CARRY:
4730                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4731                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4732                         break;
4733                 case OP_SUBCC:
4734                 case OP_ISUBCC:
4735                         ARM_SUBS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4736                         break;
4737                 case OP_SUBCC_IMM:
4738                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4739                         g_assert (imm8 >= 0);
4740                         ARM_SUBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4741                         break;
4742                 case OP_ISUB:
4743                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4744                         break;
4745                 case OP_SBB:
4746                 case OP_ISBB:
4747                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4748                         break;
4749                 case OP_SUB_IMM:
4750                 case OP_ISUB_IMM:
4751                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4752                         g_assert (imm8 >= 0);
4753                         ARM_SUB_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4754                         break;
4755                 case OP_SBB_IMM:
4756                 case OP_ISBB_IMM:
4757                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4758                         g_assert (imm8 >= 0);
4759                         ARM_SBCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4760                         break;
4761                 case OP_ARM_RSBS_IMM:
4762                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4763                         g_assert (imm8 >= 0);
4764                         ARM_RSBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4765                         break;
4766                 case OP_ARM_RSC_IMM:
4767                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4768                         g_assert (imm8 >= 0);
4769                         ARM_RSC_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4770                         break;
4771                 case OP_IAND:
4772                         ARM_AND_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4773                         break;
4774                 case OP_AND_IMM:
4775                 case OP_IAND_IMM:
4776                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4777                         g_assert (imm8 >= 0);
4778                         ARM_AND_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4779                         break;
4780                 case OP_IDIV:
4781                         g_assert (v7s_supported || v7k_supported);
4782                         ARM_SDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4783                         break;
4784                 case OP_IDIV_UN:
4785                         g_assert (v7s_supported || v7k_supported);
4786                         ARM_UDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4787                         break;
4788                 case OP_IREM:
4789                         g_assert (v7s_supported || v7k_supported);
4790                         ARM_SDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4791                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4792                         break;
4793                 case OP_IREM_UN:
4794                         g_assert (v7s_supported || v7k_supported);
4795                         ARM_UDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4796                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4797                         break;
4798                 case OP_DIV_IMM:
4799                 case OP_REM_IMM:
4800                         g_assert_not_reached ();
4801                 case OP_IOR:
4802                         ARM_ORR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4803                         break;
4804                 case OP_OR_IMM:
4805                 case OP_IOR_IMM:
4806                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4807                         g_assert (imm8 >= 0);
4808                         ARM_ORR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4809                         break;
4810                 case OP_IXOR:
4811                         ARM_EOR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4812                         break;
4813                 case OP_XOR_IMM:
4814                 case OP_IXOR_IMM:
4815                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4816                         g_assert (imm8 >= 0);
4817                         ARM_EOR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4818                         break;
4819                 case OP_ISHL:
4820                         ARM_SHL_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4821                         break;
4822                 case OP_SHL_IMM:
4823                 case OP_ISHL_IMM:
4824                         if (ins->inst_imm)
4825                                 ARM_SHL_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4826                         else if (ins->dreg != ins->sreg1)
4827                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4828                         break;
4829                 case OP_ISHR:
4830                         ARM_SAR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4831                         break;
4832                 case OP_SHR_IMM:
4833                 case OP_ISHR_IMM:
4834                         if (ins->inst_imm)
4835                                 ARM_SAR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4836                         else if (ins->dreg != ins->sreg1)
4837                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4838                         break;
4839                 case OP_SHR_UN_IMM:
4840                 case OP_ISHR_UN_IMM:
4841                         if (ins->inst_imm)
4842                                 ARM_SHR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4843                         else if (ins->dreg != ins->sreg1)
4844                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4845                         break;
4846                 case OP_ISHR_UN:
4847                         ARM_SHR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4848                         break;
4849                 case OP_INOT:
4850                         ARM_MVN_REG_REG (code, ins->dreg, ins->sreg1);
4851                         break;
4852                 case OP_INEG:
4853                         ARM_RSB_REG_IMM8 (code, ins->dreg, ins->sreg1, 0);
4854                         break;
4855                 case OP_IMUL:
4856                         if (ins->dreg == ins->sreg2)
4857                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4858                         else
4859                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg2, ins->sreg1);
4860                         break;
4861                 case OP_MUL_IMM:
4862                         g_assert_not_reached ();
4863                         break;
4864                 case OP_IMUL_OVF:
4865                         /* FIXME: handle ovf/ sreg2 != dreg */
4866                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4867                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4868                         break;
4869                 case OP_IMUL_OVF_UN:
4870                         /* FIXME: handle ovf/ sreg2 != dreg */
4871                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4872                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4873                         break;
4874                 case OP_ICONST:
4875                         code = mono_arm_emit_load_imm (code, ins->dreg, ins->inst_c0);
4876                         break;
4877                 case OP_AOTCONST:
4878                         /* Load the GOT offset */
4879                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4880                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4881                         ARM_B (code, 0);
4882                         *(gpointer*)code = NULL;
4883                         code += 4;
4884                         /* Load the value from the GOT */
4885                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4886                         break;
4887                 case OP_OBJC_GET_SELECTOR:
4888                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
4889                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4890                         ARM_B (code, 0);
4891                         *(gpointer*)code = NULL;
4892                         code += 4;
4893                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4894                         break;
4895                 case OP_ICONV_TO_I4:
4896                 case OP_ICONV_TO_U4:
4897                 case OP_MOVE:
4898                         if (ins->dreg != ins->sreg1)
4899                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4900                         break;
4901                 case OP_SETLRET: {
4902                         int saved = ins->sreg2;
4903                         if (ins->sreg2 == ARM_LSW_REG) {
4904                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg2);
4905                                 saved = ARMREG_LR;
4906                         }
4907                         if (ins->sreg1 != ARM_LSW_REG)
4908                                 ARM_MOV_REG_REG (code, ARM_LSW_REG, ins->sreg1);
4909                         if (saved != ARM_MSW_REG)
4910                                 ARM_MOV_REG_REG (code, ARM_MSW_REG, saved);
4911                         break;
4912                 }
4913                 case OP_FMOVE:
4914                         if (IS_VFP && ins->dreg != ins->sreg1)
4915                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4916                         break;
4917                 case OP_RMOVE:
4918                         if (IS_VFP && ins->dreg != ins->sreg1)
4919                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
4920                         break;
4921                 case OP_MOVE_F_TO_I4:
4922                         if (cfg->r4fp) {
4923                                 ARM_FMRS (code, ins->dreg, ins->sreg1);
4924                         } else {
4925                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4926                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4927                                 ARM_FMRS (code, ins->dreg, vfp_scratch1);
4928                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4929                         }
4930                         break;
4931                 case OP_MOVE_I4_TO_F:
4932                         if (cfg->r4fp) {
4933                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4934                         } else {
4935                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4936                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4937                         }
4938                         break;
4939                 case OP_FCONV_TO_R4:
4940                         if (IS_VFP) {
4941                                 if (cfg->r4fp) {
4942                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4943                                 } else {
4944                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4945                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4946                                 }
4947                         }
4948                         break;
4949                 case OP_TAILCALL: {
4950                         MonoCallInst *call = (MonoCallInst*)ins;
4951
4952                         /*
4953                          * The stack looks like the following:
4954                          * <caller argument area>
4955                          * <saved regs etc>
4956                          * <rest of frame>
4957                          * <callee argument area>
4958                          * Need to copy the arguments from the callee argument area to
4959                          * the caller argument area, and pop the frame.
4960                          */
4961                         if (call->stack_usage) {
4962                                 int i, prev_sp_offset = 0;
4963
4964                                 /* Compute size of saved registers restored below */
4965                                 if (iphone_abi)
4966                                         prev_sp_offset = 2 * 4;
4967                                 else
4968                                         prev_sp_offset = 1 * 4;
4969                                 for (i = 0; i < 16; ++i) {
4970                                         if (cfg->used_int_regs & (1 << i))
4971                                                 prev_sp_offset += 4;
4972                                 }
4973
4974                                 code = emit_big_add (code, ARMREG_IP, cfg->frame_reg, cfg->stack_usage + prev_sp_offset);
4975
4976                                 /* Copy arguments on the stack to our argument area */
4977                                 for (i = 0; i < call->stack_usage; i += sizeof (mgreg_t)) {
4978                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, i);
4979                                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_IP, i);
4980                                 }
4981                         }
4982
4983                         /*
4984                          * Keep in sync with mono_arch_emit_epilog
4985                          */
4986                         g_assert (!cfg->method->save_lmf);
4987
4988                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
4989                         if (iphone_abi) {
4990                                 if (cfg->used_int_regs)
4991                                         ARM_POP (code, cfg->used_int_regs);
4992                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
4993                         } else {
4994                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
4995                         }
4996
4997                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4998                         if (cfg->compile_aot) {
4999                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
5000                                 ARM_B (code, 0);
5001                                 *(gpointer*)code = NULL;
5002                                 code += 4;
5003                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
5004                         } else {
5005                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5006                                 cfg->thunk_area += THUNK_SIZE;
5007                         }
5008                         break;
5009                 }
5010                 case OP_CHECK_THIS:
5011                         /* ensure ins->sreg1 is not NULL */
5012                         ARM_LDRB_IMM (code, ARMREG_LR, ins->sreg1, 0);
5013                         break;
5014                 case OP_ARGLIST: {
5015                         g_assert (cfg->sig_cookie < 128);
5016                         ARM_LDR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
5017                         ARM_STR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5018                         break;
5019                 }
5020                 case OP_FCALL:
5021                 case OP_RCALL:
5022                 case OP_LCALL:
5023                 case OP_VCALL:
5024                 case OP_VCALL2:
5025                 case OP_VOIDCALL:
5026                 case OP_CALL:
5027                         call = (MonoCallInst*)ins;
5028
5029                         if (IS_HARD_FLOAT)
5030                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5031
5032                         if (ins->flags & MONO_INST_HAS_METHOD)
5033                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD, call->method);
5034                         else
5035                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_ABS, call->fptr);
5036                         code = emit_call_seq (cfg, code);
5037                         ins->flags |= MONO_INST_GC_CALLSITE;
5038                         ins->backend.pc_offset = code - cfg->native_code;
5039                         code = emit_move_return_value (cfg, ins, code);
5040                         break;
5041                 case OP_FCALL_REG:
5042                 case OP_RCALL_REG:
5043                 case OP_LCALL_REG:
5044                 case OP_VCALL_REG:
5045                 case OP_VCALL2_REG:
5046                 case OP_VOIDCALL_REG:
5047                 case OP_CALL_REG:
5048                         if (IS_HARD_FLOAT)
5049                                 code = emit_float_args (cfg, (MonoCallInst *)ins, code, &max_len, &offset);
5050
5051                         code = emit_call_reg (code, ins->sreg1);
5052                         ins->flags |= MONO_INST_GC_CALLSITE;
5053                         ins->backend.pc_offset = code - cfg->native_code;
5054                         code = emit_move_return_value (cfg, ins, code);
5055                         break;
5056                 case OP_FCALL_MEMBASE:
5057                 case OP_RCALL_MEMBASE:
5058                 case OP_LCALL_MEMBASE:
5059                 case OP_VCALL_MEMBASE:
5060                 case OP_VCALL2_MEMBASE:
5061                 case OP_VOIDCALL_MEMBASE:
5062                 case OP_CALL_MEMBASE: {
5063                         g_assert (ins->sreg1 != ARMREG_LR);
5064                         call = (MonoCallInst*)ins;
5065
5066                         if (IS_HARD_FLOAT)
5067                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5068                         if (!arm_is_imm12 (ins->inst_offset)) {
5069                                 /* sreg1 might be IP */
5070                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5071                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, ins->inst_offset);
5072                                 ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, ARMREG_LR);
5073                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5074                                 ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, 0);
5075                         } else {
5076                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5077                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
5078                         }
5079                         ins->flags |= MONO_INST_GC_CALLSITE;
5080                         ins->backend.pc_offset = code - cfg->native_code;
5081                         code = emit_move_return_value (cfg, ins, code);
5082                         break;
5083                 }
5084                 case OP_GENERIC_CLASS_INIT: {
5085                         int byte_offset;
5086                         guint8 *jump;
5087
5088                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
5089
5090                         g_assert (arm_is_imm8 (byte_offset));
5091                         ARM_LDRSB_IMM (code, ARMREG_IP, ins->sreg1, byte_offset);
5092                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5093                         jump = code;
5094                         ARM_B_COND (code, ARMCOND_NE, 0);
5095
5096                         /* Uninitialized case */
5097                         g_assert (ins->sreg1 == ARMREG_R0);
5098
5099                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5100                                                                  (gpointer)"mono_generic_class_init");
5101                         code = emit_call_seq (cfg, code);
5102
5103                         /* Initialized case */
5104                         arm_patch (jump, code);
5105                         break;
5106                 }
5107                 case OP_LOCALLOC: {
5108                         /* round the size to 8 bytes */
5109                         ARM_ADD_REG_IMM8 (code, ins->dreg, ins->sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5110                         ARM_BIC_REG_IMM8 (code, ins->dreg, ins->dreg, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5111                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ins->dreg);
5112                         /* memzero the area: dreg holds the size, sp is the pointer */
5113                         if (ins->flags & MONO_INST_INIT) {
5114                                 guint8 *start_loop, *branch_to_cond;
5115                                 ARM_MOV_REG_IMM8 (code, ARMREG_LR, 0);
5116                                 branch_to_cond = code;
5117                                 ARM_B (code, 0);
5118                                 start_loop = code;
5119                                 ARM_STR_REG_REG (code, ARMREG_LR, ARMREG_SP, ins->dreg);
5120                                 arm_patch (branch_to_cond, code);
5121                                 /* decrement by 4 and set flags */
5122                                 ARM_SUBS_REG_IMM8 (code, ins->dreg, ins->dreg, sizeof (mgreg_t));
5123                                 ARM_B_COND (code, ARMCOND_GE, 0);
5124                                 arm_patch (code - 4, start_loop);
5125                         }
5126                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_SP);
5127                         if (cfg->param_area)
5128                                 code = emit_sub_imm (code, ARMREG_SP, ARMREG_SP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5129                         break;
5130                 }
5131                 case OP_DYN_CALL: {
5132                         int i;
5133                         MonoInst *var = cfg->dyn_call_var;
5134                         guint8 *buf [16];
5135
5136                         g_assert (var->opcode == OP_REGOFFSET);
5137                         g_assert (arm_is_imm12 (var->inst_offset));
5138
5139                         /* lr = args buffer filled by mono_arch_get_dyn_call_args () */
5140                         ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5141                         /* ip = ftn */
5142                         ARM_MOV_REG_REG (code, ARMREG_IP, ins->sreg2);
5143
5144                         /* Save args buffer */
5145                         ARM_STR_IMM (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
5146
5147                         /* Set stack slots using R0 as scratch reg */
5148                         /* MONO_ARCH_DYN_CALL_PARAM_AREA gives the size of stack space available */
5149                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
5150                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, (PARAM_REGS + i) * sizeof (mgreg_t));
5151                                 ARM_STR_IMM (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
5152                         }
5153
5154                         /* Set fp argument registers */
5155                         if (IS_HARD_FLOAT) {
5156                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, has_fpregs));
5157                                 ARM_CMP_REG_IMM (code, ARMREG_R0, 0, 0);
5158                                 buf [0] = code;
5159                                 ARM_B_COND (code, ARMCOND_EQ, 0);
5160                                 for (i = 0; i < FP_PARAM_REGS; ++i) {
5161                                         int offset = MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * sizeof (double));
5162                                         g_assert (arm_is_fpimm8 (offset));
5163                                         ARM_FLDD (code, i * 2, ARMREG_LR, offset);
5164                                 }
5165                                 arm_patch (buf [0], code);
5166                         }
5167
5168                         /* Set argument registers */
5169                         for (i = 0; i < PARAM_REGS; ++i)
5170                                 ARM_LDR_IMM (code, i, ARMREG_LR, i * sizeof (mgreg_t));
5171
5172                         /* Make the call */
5173                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5174                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5175
5176                         /* Save result */
5177                         ARM_LDR_IMM (code, ARMREG_IP, var->inst_basereg, var->inst_offset);
5178                         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res));
5179                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res2));
5180                         if (IS_HARD_FLOAT)
5181                                 ARM_FSTD (code, ARM_VFP_D0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, fpregs));
5182                         break;
5183                 }
5184                 case OP_THROW: {
5185                         if (ins->sreg1 != ARMREG_R0)
5186                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5187                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5188                                              (gpointer)"mono_arch_throw_exception");
5189                         code = emit_call_seq (cfg, code);
5190                         break;
5191                 }
5192                 case OP_RETHROW: {
5193                         if (ins->sreg1 != ARMREG_R0)
5194                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5195                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5196                                              (gpointer)"mono_arch_rethrow_exception");
5197                         code = emit_call_seq (cfg, code);
5198                         break;
5199                 }
5200                 case OP_START_HANDLER: {
5201                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5202                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5203                         int i, rot_amount;
5204
5205                         /* Reserve a param area, see filter-stack.exe */
5206                         if (param_area) {
5207                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5208                                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5209                                 } else {
5210                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5211                                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5212                                 }
5213                         }
5214
5215                         if (arm_is_imm12 (spvar->inst_offset)) {
5216                                 ARM_STR_IMM (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
5217                         } else {
5218                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5219                                 ARM_STR_REG_REG (code, ARMREG_LR, spvar->inst_basereg, ARMREG_IP);
5220                         }
5221                         break;
5222                 }
5223                 case OP_ENDFILTER: {
5224                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5225                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5226                         int i, rot_amount;
5227
5228                         /* Free the param area */
5229                         if (param_area) {
5230                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5231                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5232                                 } else {
5233                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5234                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5235                                 }
5236                         }
5237
5238                         if (ins->sreg1 != ARMREG_R0)
5239                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5240                         if (arm_is_imm12 (spvar->inst_offset)) {
5241                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5242                         } else {
5243                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5244                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5245                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5246                         }
5247                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5248                         break;
5249                 }
5250                 case OP_ENDFINALLY: {
5251                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5252                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5253                         int i, rot_amount;
5254
5255                         /* Free the param area */
5256                         if (param_area) {
5257                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5258                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5259                                 } else {
5260                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5261                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5262                                 }
5263                         }
5264
5265                         if (arm_is_imm12 (spvar->inst_offset)) {
5266                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5267                         } else {
5268                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5269                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5270                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5271                         }
5272                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5273                         break;
5274                 }
5275                 case OP_CALL_HANDLER:
5276                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5277                         code = mono_arm_patchable_bl (code, ARMCOND_AL);
5278                         cfg->thunk_area += THUNK_SIZE;
5279                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
5280                         break;
5281                 case OP_GET_EX_OBJ:
5282                         if (ins->dreg != ARMREG_R0)
5283                                 ARM_MOV_REG_REG (code, ins->dreg, ARMREG_R0);
5284                         break;
5285
5286                 case OP_LABEL:
5287                         ins->inst_c0 = code - cfg->native_code;
5288                         break;
5289                 case OP_BR:
5290                         /*if (ins->inst_target_bb->native_offset) {
5291                                 ARM_B (code, 0);
5292                                 //x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5293                         } else*/ {
5294                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5295                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5296                         }
5297                         break;
5298                 case OP_BR_REG:
5299                         ARM_MOV_REG_REG (code, ARMREG_PC, ins->sreg1);
5300                         break;
5301                 case OP_SWITCH:
5302                         /*
5303                          * In the normal case we have:
5304                          *      ldr pc, [pc, ins->sreg1 << 2]
5305                          *      nop
5306                          * If aot, we have:
5307                          *      ldr lr, [pc, ins->sreg1 << 2]
5308                          *      add pc, pc, lr
5309                          * After follows the data.
5310                          * FIXME: add aot support.
5311                          */
5312                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_SWITCH, ins->inst_p0);
5313                         max_len += 4 * GPOINTER_TO_INT (ins->klass);
5314                         if (offset + max_len > (cfg->code_size - 16)) {
5315                                 cfg->code_size += max_len;
5316                                 cfg->code_size *= 2;
5317                                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5318                                 code = cfg->native_code + offset;
5319                         }
5320                         ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_PC, ins->sreg1, ARMSHIFT_LSL, 2);
5321                         ARM_NOP (code);
5322                         code += 4 * GPOINTER_TO_INT (ins->klass);
5323                         break;
5324                 case OP_CEQ:
5325                 case OP_ICEQ:
5326                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5327                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5328                         break;
5329                 case OP_CLT:
5330                 case OP_ICLT:
5331                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5332                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LT);
5333                         break;
5334                 case OP_CLT_UN:
5335                 case OP_ICLT_UN:
5336                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5337                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LO);
5338                         break;
5339                 case OP_CGT:
5340                 case OP_ICGT:
5341                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5342                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_GT);
5343                         break;
5344                 case OP_CGT_UN:
5345                 case OP_ICGT_UN:
5346                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5347                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_HI);
5348                         break;
5349                 case OP_ICNEQ:
5350                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5351                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5352                         break;
5353                 case OP_ICGE:
5354                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5355                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LT);
5356                         break;
5357                 case OP_ICLE:
5358                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5359                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_GT);
5360                         break;
5361                 case OP_ICGE_UN:
5362                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5363                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LO);
5364                         break;
5365                 case OP_ICLE_UN:
5366                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5367                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_HI);
5368                         break;
5369                 case OP_COND_EXC_EQ:
5370                 case OP_COND_EXC_NE_UN:
5371                 case OP_COND_EXC_LT:
5372                 case OP_COND_EXC_LT_UN:
5373                 case OP_COND_EXC_GT:
5374                 case OP_COND_EXC_GT_UN:
5375                 case OP_COND_EXC_GE:
5376                 case OP_COND_EXC_GE_UN:
5377                 case OP_COND_EXC_LE:
5378                 case OP_COND_EXC_LE_UN:
5379                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_EQ, ins->inst_p1);
5380                         break;
5381                 case OP_COND_EXC_IEQ:
5382                 case OP_COND_EXC_INE_UN:
5383                 case OP_COND_EXC_ILT:
5384                 case OP_COND_EXC_ILT_UN:
5385                 case OP_COND_EXC_IGT:
5386                 case OP_COND_EXC_IGT_UN:
5387                 case OP_COND_EXC_IGE:
5388                 case OP_COND_EXC_IGE_UN:
5389                 case OP_COND_EXC_ILE:
5390                 case OP_COND_EXC_ILE_UN:
5391                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_IEQ, ins->inst_p1);
5392                         break;
5393                 case OP_COND_EXC_C:
5394                 case OP_COND_EXC_IC:
5395                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CS, ins->inst_p1);
5396                         break;
5397                 case OP_COND_EXC_OV:
5398                 case OP_COND_EXC_IOV:
5399                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, ins->inst_p1);
5400                         break;
5401                 case OP_COND_EXC_NC:
5402                 case OP_COND_EXC_INC:
5403                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CC, ins->inst_p1);
5404                         break;
5405                 case OP_COND_EXC_NO:
5406                 case OP_COND_EXC_INO:
5407                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VC, ins->inst_p1);
5408                         break;
5409                 case OP_IBEQ:
5410                 case OP_IBNE_UN:
5411                 case OP_IBLT:
5412                 case OP_IBLT_UN:
5413                 case OP_IBGT:
5414                 case OP_IBGT_UN:
5415                 case OP_IBGE:
5416                 case OP_IBGE_UN:
5417                 case OP_IBLE:
5418                 case OP_IBLE_UN:
5419                         EMIT_COND_BRANCH (ins, ins->opcode - OP_IBEQ);
5420                         break;
5421
5422                 /* floating point opcodes */
5423                 case OP_R8CONST:
5424                         if (cfg->compile_aot) {
5425                                 ARM_FLDD (code, ins->dreg, ARMREG_PC, 0);
5426                                 ARM_B (code, 1);
5427                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5428                                 code += 4;
5429                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
5430                                 code += 4;
5431                         } else {
5432                                 /* FIXME: we can optimize the imm load by dealing with part of
5433                                  * the displacement in LDFD (aligning to 512).
5434                                  */
5435                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5436                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5437                         }
5438                         break;
5439                 case OP_R4CONST:
5440                         if (cfg->compile_aot) {
5441                                 ARM_FLDS (code, ins->dreg, ARMREG_PC, 0);
5442                                 ARM_B (code, 0);
5443                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5444                                 code += 4;
5445                                 if (!cfg->r4fp)
5446                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5447                         } else {
5448                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5449                                 ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
5450                                 if (!cfg->r4fp)
5451                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5452                         }
5453                         break;
5454                 case OP_STORER8_MEMBASE_REG:
5455                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5456                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5457                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5458                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
5459                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
5460                         } else {
5461                                 ARM_FSTD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5462                         }
5463                         break;
5464                 case OP_LOADR8_MEMBASE:
5465                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5466                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5467                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5468                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
5469                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5470                         } else {
5471                                 ARM_FLDD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5472                         }
5473                         break;
5474                 case OP_STORER4_MEMBASE_REG:
5475                         g_assert (arm_is_fpimm8 (ins->inst_offset));
5476                         if (cfg->r4fp) {
5477                                 ARM_FSTS (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5478                         } else {
5479                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5480                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
5481                                 ARM_FSTS (code, vfp_scratch1, ins->inst_destbasereg, ins->inst_offset);
5482                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5483                         }
5484                         break;
5485                 case OP_LOADR4_MEMBASE:
5486                         if (cfg->r4fp) {
5487                                 ARM_FLDS (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5488                         } else {
5489                                 g_assert (arm_is_fpimm8 (ins->inst_offset));
5490                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5491                                 ARM_FLDS (code, vfp_scratch1, ins->inst_basereg, ins->inst_offset);
5492                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5493                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5494                         }
5495                         break;
5496                 case OP_ICONV_TO_R_UN: {
5497                         g_assert_not_reached ();
5498                         break;
5499                 }
5500                 case OP_ICONV_TO_R4:
5501                         if (cfg->r4fp) {
5502                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
5503                                 ARM_FSITOS (code, ins->dreg, ins->dreg);
5504                         } else {
5505                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5506                                 ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5507                                 ARM_FSITOS (code, vfp_scratch1, vfp_scratch1);
5508                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5509                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5510                         }
5511                         break;
5512                 case OP_ICONV_TO_R8:
5513                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5514                         ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5515                         ARM_FSITOD (code, ins->dreg, vfp_scratch1);
5516                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5517                         break;
5518
5519                 case OP_SETFRET: {
5520                         MonoType *sig_ret = mini_get_underlying_type (mono_method_signature (cfg->method)->ret);
5521                         if (sig_ret->type == MONO_TYPE_R4) {
5522                                 if (cfg->r4fp) {
5523                                         if (IS_HARD_FLOAT) {
5524                                                 if (ins->sreg1 != ARM_VFP_D0)
5525                                                         ARM_CPYS (code, ARM_VFP_D0, ins->sreg1);
5526                                         } else {
5527                                                 ARM_FMRS (code, ARMREG_R0, ins->sreg1);
5528                                         }
5529                                 } else {
5530                                         ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
5531
5532                                         if (!IS_HARD_FLOAT)
5533                                                 ARM_FMRS (code, ARMREG_R0, ARM_VFP_F0);
5534                                 }
5535                         } else {
5536                                 if (IS_HARD_FLOAT)
5537                                         ARM_CPYD (code, ARM_VFP_D0, ins->sreg1);
5538                                 else
5539                                         ARM_FMRRD (code, ARMREG_R0, ARMREG_R1, ins->sreg1);
5540                         }
5541                         break;
5542                 }
5543                 case OP_FCONV_TO_I1:
5544                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5545                         break;
5546                 case OP_FCONV_TO_U1:
5547                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5548                         break;
5549                 case OP_FCONV_TO_I2:
5550                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5551                         break;
5552                 case OP_FCONV_TO_U2:
5553                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5554                         break;
5555                 case OP_FCONV_TO_I4:
5556                 case OP_FCONV_TO_I:
5557                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5558                         break;
5559                 case OP_FCONV_TO_U4:
5560                 case OP_FCONV_TO_U:
5561                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5562                         break;
5563                 case OP_FCONV_TO_I8:
5564                 case OP_FCONV_TO_U8:
5565                         g_assert_not_reached ();
5566                         /* Implemented as helper calls */
5567                         break;
5568                 case OP_LCONV_TO_R_UN:
5569                         g_assert_not_reached ();
5570                         /* Implemented as helper calls */
5571                         break;
5572                 case OP_LCONV_TO_OVF_I4_2: {
5573                         guint8 *high_bit_not_set, *valid_negative, *invalid_negative, *valid_positive;
5574                         /*
5575                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
5576                          */
5577
5578                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
5579                         high_bit_not_set = code;
5580                         ARM_B_COND (code, ARMCOND_GE, 0); /*branch if bit 31 of the lower part is not set*/
5581
5582                         ARM_CMN_REG_IMM8 (code, ins->sreg2, 1); /*This have the same effect as CMP reg, 0xFFFFFFFF */
5583                         valid_negative = code;
5584                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0xFFFFFFFF (lower part has bit 31 set) */
5585                         invalid_negative = code;
5586                         ARM_B_COND (code, ARMCOND_AL, 0);
5587
5588                         arm_patch (high_bit_not_set, code);
5589
5590                         ARM_CMP_REG_IMM8 (code, ins->sreg2, 0);
5591                         valid_positive = code;
5592                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0 (lower part has bit 31 clear)*/
5593
5594                         arm_patch (invalid_negative, code);
5595                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_AL, "OverflowException");
5596
5597                         arm_patch (valid_negative, code);
5598                         arm_patch (valid_positive, code);
5599
5600                         if (ins->dreg != ins->sreg1)
5601                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
5602                         break;
5603                 }
5604                 case OP_FADD:
5605                         ARM_VFP_ADDD (code, ins->dreg, ins->sreg1, ins->sreg2);
5606                         break;
5607                 case OP_FSUB:
5608                         ARM_VFP_SUBD (code, ins->dreg, ins->sreg1, ins->sreg2);
5609                         break;
5610                 case OP_FMUL:
5611                         ARM_VFP_MULD (code, ins->dreg, ins->sreg1, ins->sreg2);
5612                         break;
5613                 case OP_FDIV:
5614                         ARM_VFP_DIVD (code, ins->dreg, ins->sreg1, ins->sreg2);
5615                         break;
5616                 case OP_FNEG:
5617                         ARM_NEGD (code, ins->dreg, ins->sreg1);
5618                         break;
5619                 case OP_FREM:
5620                         /* emulated */
5621                         g_assert_not_reached ();
5622                         break;
5623                 case OP_FCOMPARE:
5624                         if (IS_VFP) {
5625                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5626                                 ARM_FMSTAT (code);
5627                         }
5628                         break;
5629                 case OP_RCOMPARE:
5630                         g_assert (IS_VFP);
5631                         ARM_CMPS (code, ins->sreg1, ins->sreg2);
5632                         ARM_FMSTAT (code);
5633                         break;
5634                 case OP_FCEQ:
5635                         if (IS_VFP) {
5636                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5637                                 ARM_FMSTAT (code);
5638                         }
5639                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5640                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5641                         break;
5642                 case OP_FCLT:
5643                         if (IS_VFP) {
5644                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5645                                 ARM_FMSTAT (code);
5646                         }
5647                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5648                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5649                         break;
5650                 case OP_FCLT_UN:
5651                         if (IS_VFP) {
5652                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5653                                 ARM_FMSTAT (code);
5654                         }
5655                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5656                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5657                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5658                         break;
5659                 case OP_FCGT:
5660                         if (IS_VFP) {
5661                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5662                                 ARM_FMSTAT (code);
5663                         }
5664                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5665                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5666                         break;
5667                 case OP_FCGT_UN:
5668                         if (IS_VFP) {
5669                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5670                                 ARM_FMSTAT (code);
5671                         }
5672                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5673                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5674                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5675                         break;
5676                 case OP_FCNEQ:
5677                         if (IS_VFP) {
5678                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5679                                 ARM_FMSTAT (code);
5680                         }
5681                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5682                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5683                         break;
5684                 case OP_FCGE:
5685                         if (IS_VFP) {
5686                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5687                                 ARM_FMSTAT (code);
5688                         }
5689                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5690                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5691                         break;
5692                 case OP_FCLE:
5693                         if (IS_VFP) {
5694                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5695                                 ARM_FMSTAT (code);
5696                         }
5697                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5698                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5699                         break;
5700
5701                 /* ARM FPA flags table:
5702                  * N        Less than               ARMCOND_MI
5703                  * Z        Equal                   ARMCOND_EQ
5704                  * C        Greater Than or Equal   ARMCOND_CS
5705                  * V        Unordered               ARMCOND_VS
5706                  */
5707                 case OP_FBEQ:
5708                         EMIT_COND_BRANCH (ins, OP_IBEQ - OP_IBEQ);
5709                         break;
5710                 case OP_FBNE_UN:
5711                         EMIT_COND_BRANCH (ins, OP_IBNE_UN - OP_IBEQ);
5712                         break;
5713                 case OP_FBLT:
5714                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5715                         break;
5716                 case OP_FBLT_UN:
5717                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5718                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5719                         break;
5720                 case OP_FBGT:
5721                 case OP_FBGT_UN:
5722                 case OP_FBLE:
5723                 case OP_FBLE_UN:
5724                         g_assert_not_reached ();
5725                         break;
5726                 case OP_FBGE:
5727                         if (IS_VFP) {
5728                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5729                         } else {
5730                                 /* FPA requires EQ even thou the docs suggests that just CS is enough */
5731                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_EQ);
5732                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_CS);
5733                         }
5734                         break;
5735                 case OP_FBGE_UN:
5736                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5737                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5738                         break;
5739
5740                 case OP_CKFINITE: {
5741                         if (IS_VFP) {
5742                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5743                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch2);
5744
5745                                 ARM_ABSD (code, vfp_scratch2, ins->sreg1);
5746                                 ARM_FLDD (code, vfp_scratch1, ARMREG_PC, 0);
5747                                 ARM_B (code, 1);
5748                                 *(guint32*)code = 0xffffffff;
5749                                 code += 4;
5750                                 *(guint32*)code = 0x7fefffff;
5751                                 code += 4;
5752                                 ARM_CMPD (code, vfp_scratch2, vfp_scratch1);
5753                                 ARM_FMSTAT (code);
5754                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_GT, "OverflowException");
5755                                 ARM_CMPD (code, ins->sreg1, ins->sreg1);
5756                                 ARM_FMSTAT (code);
5757                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, "OverflowException");
5758                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
5759
5760                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5761                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch2);
5762                         }
5763                         break;
5764                 }
5765
5766                 case OP_RCONV_TO_I1:
5767                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5768                         break;
5769                 case OP_RCONV_TO_U1:
5770                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5771                         break;
5772                 case OP_RCONV_TO_I2:
5773                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5774                         break;
5775                 case OP_RCONV_TO_U2:
5776                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5777                         break;
5778                 case OP_RCONV_TO_I4:
5779                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5780                         break;
5781                 case OP_RCONV_TO_U4:
5782                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5783                         break;
5784                 case OP_RCONV_TO_R4:
5785                         g_assert (IS_VFP);
5786                         if (ins->dreg != ins->sreg1)
5787                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
5788                         break;
5789                 case OP_RCONV_TO_R8:
5790                         g_assert (IS_VFP);
5791                         ARM_CVTS (code, ins->dreg, ins->sreg1);
5792                         break;
5793                 case OP_RADD:
5794                         ARM_VFP_ADDS (code, ins->dreg, ins->sreg1, ins->sreg2);
5795                         break;
5796                 case OP_RSUB:
5797                         ARM_VFP_SUBS (code, ins->dreg, ins->sreg1, ins->sreg2);
5798                         break;
5799                 case OP_RMUL:
5800                         ARM_VFP_MULS (code, ins->dreg, ins->sreg1, ins->sreg2);
5801                         break;
5802                 case OP_RDIV:
5803                         ARM_VFP_DIVS (code, ins->dreg, ins->sreg1, ins->sreg2);
5804                         break;
5805                 case OP_RNEG:
5806                         ARM_NEGS (code, ins->dreg, ins->sreg1);
5807                         break;
5808                 case OP_RCEQ:
5809                         if (IS_VFP) {
5810                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5811                                 ARM_FMSTAT (code);
5812                         }
5813                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5814                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5815                         break;
5816                 case OP_RCLT:
5817                         if (IS_VFP) {
5818                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5819                                 ARM_FMSTAT (code);
5820                         }
5821                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5822                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5823                         break;
5824                 case OP_RCLT_UN:
5825                         if (IS_VFP) {
5826                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5827                                 ARM_FMSTAT (code);
5828                         }
5829                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5830                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5831                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5832                         break;
5833                 case OP_RCGT:
5834                         if (IS_VFP) {
5835                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5836                                 ARM_FMSTAT (code);
5837                         }
5838                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5839                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5840                         break;
5841                 case OP_RCGT_UN:
5842                         if (IS_VFP) {
5843                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5844                                 ARM_FMSTAT (code);
5845                         }
5846                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5847                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5848                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5849                         break;
5850                 case OP_RCNEQ:
5851                         if (IS_VFP) {
5852                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5853                                 ARM_FMSTAT (code);
5854                         }
5855                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5856                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5857                         break;
5858                 case OP_RCGE:
5859                         if (IS_VFP) {
5860                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5861                                 ARM_FMSTAT (code);
5862                         }
5863                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5864                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5865                         break;
5866                 case OP_RCLE:
5867                         if (IS_VFP) {
5868                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5869                                 ARM_FMSTAT (code);
5870                         }
5871                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5872                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5873                         break;
5874
5875                 case OP_GC_LIVENESS_DEF:
5876                 case OP_GC_LIVENESS_USE:
5877                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5878                         ins->backend.pc_offset = code - cfg->native_code;
5879                         break;
5880                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5881                         ins->backend.pc_offset = code - cfg->native_code;
5882                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5883                         break;
5884                 case OP_GC_SAFE_POINT: {
5885                         guint8 *buf [1];
5886
5887                         g_assert (mono_threads_is_coop_enabled ());
5888
5889                         ARM_LDR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5890                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5891                         buf [0] = code;
5892                         ARM_B_COND (code, ARMCOND_EQ, 0);
5893                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
5894                         code = emit_call_seq (cfg, code);
5895                         arm_patch (buf [0], code);
5896                         break;
5897                 }
5898                 case OP_FILL_PROF_CALL_CTX:
5899                         for (int i = 0; i < ARMREG_MAX; i++)
5900                                 if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) || i == ARMREG_SP || i == ARMREG_FP)
5901                                         ARM_STR_IMM (code, i, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, regs) + i * sizeof (mgreg_t));
5902                         break;
5903                 default:
5904                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
5905                         g_assert_not_reached ();
5906                 }
5907
5908                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
5909                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5910                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5911                         g_assert_not_reached ();
5912                 }
5913
5914                 cpos += max_len;
5915
5916                 last_ins = ins;
5917                 last_offset = offset;
5918         }
5919
5920         cfg->code_len = code - cfg->native_code;
5921 }
5922
5923 #endif /* DISABLE_JIT */
5924
5925 void
5926 mono_arch_register_lowlevel_calls (void)
5927 {
5928         /* The signature doesn't matter */
5929         mono_register_jit_icall (mono_arm_throw_exception, "mono_arm_throw_exception", mono_create_icall_signature ("void"), TRUE);
5930         mono_register_jit_icall (mono_arm_throw_exception_by_token, "mono_arm_throw_exception_by_token", mono_create_icall_signature ("void"), TRUE);
5931         mono_register_jit_icall (mono_arm_unaligned_stack, "mono_arm_unaligned_stack", mono_create_icall_signature ("void"), TRUE);
5932 }
5933
5934 #define patch_lis_ori(ip,val) do {\
5935                 guint16 *__lis_ori = (guint16*)(ip);    \
5936                 __lis_ori [1] = (((guint32)(val)) >> 16) & 0xffff;      \
5937                 __lis_ori [3] = ((guint32)(val)) & 0xffff;      \
5938         } while (0)
5939
5940 void
5941 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5942 {
5943         unsigned char *ip = ji->ip.i + code;
5944
5945         if (ji->type == MONO_PATCH_INFO_SWITCH) {
5946         }
5947
5948         switch (ji->type) {
5949         case MONO_PATCH_INFO_SWITCH: {
5950                 gpointer *jt = (gpointer*)(ip + 8);
5951                 int i;
5952                 /* jt is the inlined jump table, 2 instructions after ip
5953                  * In the normal case we store the absolute addresses,
5954                  * otherwise the displacements.
5955                  */
5956                 for (i = 0; i < ji->data.table->table_size; i++)
5957                         jt [i] = code + (int)ji->data.table->table [i];
5958                 break;
5959         }
5960         case MONO_PATCH_INFO_IP:
5961                 g_assert_not_reached ();
5962                 patch_lis_ori (ip, ip);
5963                 break;
5964         case MONO_PATCH_INFO_METHOD_REL:
5965                 g_assert_not_reached ();
5966                 *((gpointer *)(ip)) = target;
5967                 break;
5968         case MONO_PATCH_INFO_METHODCONST:
5969         case MONO_PATCH_INFO_CLASS:
5970         case MONO_PATCH_INFO_IMAGE:
5971         case MONO_PATCH_INFO_FIELD:
5972         case MONO_PATCH_INFO_VTABLE:
5973         case MONO_PATCH_INFO_IID:
5974         case MONO_PATCH_INFO_SFLDA:
5975         case MONO_PATCH_INFO_LDSTR:
5976         case MONO_PATCH_INFO_TYPE_FROM_HANDLE:
5977         case MONO_PATCH_INFO_LDTOKEN:
5978                 g_assert_not_reached ();
5979                 /* from OP_AOTCONST : lis + ori */
5980                 patch_lis_ori (ip, target);
5981                 break;
5982         case MONO_PATCH_INFO_R4:
5983         case MONO_PATCH_INFO_R8:
5984                 g_assert_not_reached ();
5985                 *((gconstpointer *)(ip + 2)) = target;
5986                 break;
5987         case MONO_PATCH_INFO_EXC_NAME:
5988                 g_assert_not_reached ();
5989                 *((gconstpointer *)(ip + 1)) = target;
5990                 break;
5991         case MONO_PATCH_INFO_NONE:
5992         case MONO_PATCH_INFO_BB_OVF:
5993         case MONO_PATCH_INFO_EXC_OVF:
5994                 /* everything is dealt with at epilog output time */
5995                 break;
5996         default:
5997                 arm_patch_general (cfg, domain, ip, target);
5998                 break;
5999         }
6000 }
6001
6002 void
6003 mono_arm_unaligned_stack (MonoMethod *method)
6004 {
6005         g_assert_not_reached ();
6006 }
6007
6008 #ifndef DISABLE_JIT
6009
6010 /*
6011  * Stack frame layout:
6012  *
6013  *   ------------------- fp
6014  *      MonoLMF structure or saved registers
6015  *   -------------------
6016  *      locals
6017  *   -------------------
6018  *      spilled regs
6019  *   -------------------
6020  *      optional 8 bytes for tracing
6021  *   -------------------
6022  *      param area             size is cfg->param_area
6023  *   ------------------- sp
6024  */
6025 guint8 *
6026 mono_arch_emit_prolog (MonoCompile *cfg)
6027 {
6028         MonoMethod *method = cfg->method;
6029         MonoBasicBlock *bb;
6030         MonoMethodSignature *sig;
6031         MonoInst *inst;
6032         int alloc_size, orig_alloc_size, pos, max_offset, i, rot_amount, part;
6033         guint8 *code;
6034         CallInfo *cinfo;
6035         int tracing = 0;
6036         int lmf_offset = 0;
6037         int prev_sp_offset, reg_offset;
6038
6039         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6040                 tracing = 1;
6041
6042         sig = mono_method_signature (method);
6043         cfg->code_size = 256 + sig->param_count * 64;
6044         code = cfg->native_code = g_malloc (cfg->code_size);
6045
6046         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
6047
6048         alloc_size = cfg->stack_offset;
6049         pos = 0;
6050         prev_sp_offset = 0;
6051
6052         if (iphone_abi) {
6053                 /*
6054                  * The iphone uses R7 as the frame pointer, and it points at the saved
6055                  * r7+lr:
6056                  *         <lr>
6057                  * r7 ->   <r7>
6058                  *         <rest of frame>
6059                  * We can't use r7 as a frame pointer since it points into the middle of
6060                  * the frame, so we keep using our own frame pointer.
6061                  * FIXME: Optimize this.
6062                  */
6063                 ARM_PUSH (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
6064                 prev_sp_offset += 8; /* r7 and lr */
6065                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6066                 mono_emit_unwind_op_offset (cfg, code, ARMREG_R7, (- prev_sp_offset) + 0);
6067                 ARM_MOV_REG_REG (code, ARMREG_R7, ARMREG_SP);
6068         }
6069
6070         if (!method->save_lmf) {
6071                 if (iphone_abi) {
6072                         /* No need to push LR again */
6073                         if (cfg->used_int_regs)
6074                                 ARM_PUSH (code, cfg->used_int_regs);
6075                 } else {
6076                         ARM_PUSH (code, cfg->used_int_regs | (1 << ARMREG_LR));
6077                         prev_sp_offset += 4;
6078                 }
6079                 for (i = 0; i < 16; ++i) {
6080                         if (cfg->used_int_regs & (1 << i))
6081                                 prev_sp_offset += 4;
6082                 }
6083                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6084                 reg_offset = 0;
6085                 for (i = 0; i < 16; ++i) {
6086                         if ((cfg->used_int_regs & (1 << i))) {
6087                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6088                                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + reg_offset, SLOT_NOREF);
6089                                 reg_offset += 4;
6090                         }
6091                 }
6092                 mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
6093                 mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
6094         } else {
6095                 ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_SP);
6096                 ARM_PUSH (code, 0x5ff0);
6097                 prev_sp_offset += 4 * 10; /* all but r0-r3, sp and pc */
6098                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6099                 reg_offset = 0;
6100                 for (i = 0; i < 16; ++i) {
6101                         if ((i > ARMREG_R3) && (i != ARMREG_SP) && (i != ARMREG_PC)) {
6102                                 /* The original r7 is saved at the start */
6103                                 if (!(iphone_abi && i == ARMREG_R7))
6104                                         mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6105                                 reg_offset += 4;
6106                         }
6107                 }
6108                 g_assert (reg_offset == 4 * 10);
6109                 pos += sizeof (MonoLMF) - (4 * 10);
6110                 lmf_offset = pos;
6111         }
6112         alloc_size += pos;
6113         orig_alloc_size = alloc_size;
6114         // align to MONO_ARCH_FRAME_ALIGNMENT bytes
6115         if (alloc_size & (MONO_ARCH_FRAME_ALIGNMENT - 1)) {
6116                 alloc_size += MONO_ARCH_FRAME_ALIGNMENT - 1;
6117                 alloc_size &= ~(MONO_ARCH_FRAME_ALIGNMENT - 1);
6118         }
6119
6120         /* the stack used in the pushed regs */
6121         alloc_size += ALIGN_TO (prev_sp_offset, MONO_ARCH_FRAME_ALIGNMENT) - prev_sp_offset;
6122         cfg->stack_usage = alloc_size;
6123         if (alloc_size) {
6124                 if ((i = mono_arm_is_rotated_imm8 (alloc_size, &rot_amount)) >= 0) {
6125                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
6126                 } else {
6127                         code = mono_arm_emit_load_imm (code, ARMREG_IP, alloc_size);
6128                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
6129                 }
6130                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset + alloc_size);
6131         }
6132         if (cfg->frame_reg != ARMREG_SP) {
6133                 ARM_MOV_REG_REG (code, cfg->frame_reg, ARMREG_SP);
6134                 mono_emit_unwind_op_def_cfa_reg (cfg, code, cfg->frame_reg);
6135         }
6136         //g_print ("prev_sp_offset: %d, alloc_size:%d\n", prev_sp_offset, alloc_size);
6137         prev_sp_offset += alloc_size;
6138
6139         for (i = 0; i < alloc_size - orig_alloc_size; i += 4)
6140                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + orig_alloc_size + i, SLOT_NOREF);
6141
6142         /* compute max_offset in order to use short forward jumps
6143          * we could skip do it on arm because the immediate displacement
6144          * for jumps is large enough, it may be useful later for constant pools
6145          */
6146         max_offset = 0;
6147         for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6148                 MonoInst *ins = bb->code;
6149                 bb->max_offset = max_offset;
6150
6151                 MONO_BB_FOR_EACH_INS (bb, ins)
6152                         max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6153         }
6154
6155         /* stack alignment check */
6156         /*
6157         {
6158                 guint8 *buf [16];
6159                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_SP);
6160                 code = mono_arm_emit_load_imm (code, ARMREG_IP, MONO_ARCH_FRAME_ALIGNMENT -1);
6161                 ARM_AND_REG_REG (code, ARMREG_LR, ARMREG_LR, ARMREG_IP);
6162                 ARM_CMP_REG_IMM (code, ARMREG_LR, 0, 0);
6163                 buf [0] = code;
6164                 ARM_B_COND (code, ARMCOND_EQ, 0);
6165                 if (cfg->compile_aot)
6166                         ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
6167                 else
6168                         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
6169                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arm_unaligned_stack");
6170                 code = emit_call_seq (cfg, code);
6171                 arm_patch (buf [0], code);
6172         }
6173         */
6174
6175         /* store runtime generic context */
6176         if (cfg->rgctx_var) {
6177                 MonoInst *ins = cfg->rgctx_var;
6178
6179                 g_assert (ins->opcode == OP_REGOFFSET);
6180
6181                 if (arm_is_imm12 (ins->inst_offset)) {
6182                         ARM_STR_IMM (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
6183                 } else {
6184                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6185                         ARM_STR_REG_REG (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ARMREG_LR);
6186                 }
6187         }
6188
6189         /* load arguments allocated to register from the stack */
6190         pos = 0;
6191
6192         cinfo = get_call_info (NULL, sig);
6193
6194         if (cinfo->ret.storage == RegTypeStructByAddr) {
6195                 ArgInfo *ainfo = &cinfo->ret;
6196                 inst = cfg->vret_addr;
6197                 g_assert (arm_is_imm12 (inst->inst_offset));
6198                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6199         }
6200
6201         if (sig->call_convention == MONO_CALL_VARARG) {
6202                 ArgInfo *cookie = &cinfo->sig_cookie;
6203
6204                 /* Save the sig cookie address */
6205                 g_assert (cookie->storage == RegTypeBase);
6206
6207                 g_assert (arm_is_imm12 (prev_sp_offset + cookie->offset));
6208                 g_assert (arm_is_imm12 (cfg->sig_cookie));
6209                 ARM_ADD_REG_IMM8 (code, ARMREG_IP, cfg->frame_reg, prev_sp_offset + cookie->offset);
6210                 ARM_STR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
6211         }
6212
6213         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6214                 ArgInfo *ainfo = cinfo->args + i;
6215                 inst = cfg->args [pos];
6216
6217                 if (cfg->verbose_level > 2)
6218                         g_print ("Saving argument %d (type: %d)\n", i, ainfo->storage);
6219
6220                 if (inst->opcode == OP_REGVAR) {
6221                         if (ainfo->storage == RegTypeGeneral)
6222                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
6223                         else if (ainfo->storage == RegTypeFP) {
6224                                 g_assert_not_reached ();
6225                         } else if (ainfo->storage == RegTypeBase) {
6226                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6227                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6228                                 } else {
6229                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6230                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
6231                                 }
6232                         } else
6233                                 g_assert_not_reached ();
6234
6235                         if (cfg->verbose_level > 2)
6236                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
6237                 } else {
6238                         switch (ainfo->storage) {
6239                         case RegTypeHFA:
6240                                 for (part = 0; part < ainfo->nregs; part ++) {
6241                                         if (ainfo->esize == 4)
6242                                                 ARM_FSTS (code, ainfo->reg + part, inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6243                                         else
6244                                                 ARM_FSTD (code, ainfo->reg + (part * 2), inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6245                                 }
6246                                 break;
6247                         case RegTypeGeneral:
6248                         case RegTypeIRegPair:
6249                         case RegTypeGSharedVtInReg:
6250                         case RegTypeStructByAddr:
6251                                 switch (ainfo->size) {
6252                                 case 1:
6253                                         if (arm_is_imm12 (inst->inst_offset))
6254                                                 ARM_STRB_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6255                                         else {
6256                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6257                                                 ARM_STRB_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6258                                         }
6259                                         break;
6260                                 case 2:
6261                                         if (arm_is_imm8 (inst->inst_offset)) {
6262                                                 ARM_STRH_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6263                                         } else {
6264                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6265                                                 ARM_STRH_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6266                                         }
6267                                         break;
6268                                 case 8:
6269                                         if (arm_is_imm12 (inst->inst_offset)) {
6270                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6271                                         } else {
6272                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6273                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6274                                         }
6275                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6276                                                 ARM_STR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
6277                                         } else {
6278                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6279                                                 ARM_STR_REG_REG (code, ainfo->reg + 1, inst->inst_basereg, ARMREG_IP);
6280                                         }
6281                                         break;
6282                                 default:
6283                                         if (arm_is_imm12 (inst->inst_offset)) {
6284                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6285                                         } else {
6286                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6287                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6288                                         }
6289                                         break;
6290                                 }
6291                                 break;
6292                         case RegTypeBaseGen:
6293                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6294                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6295                                 } else {
6296                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6297                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6298                                 }
6299                                 if (arm_is_imm12 (inst->inst_offset + 4)) {
6300                                         ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6301                                         ARM_STR_IMM (code, ARMREG_R3, inst->inst_basereg, inst->inst_offset);
6302                                 } else {
6303                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6304                                         ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6305                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6306                                         ARM_STR_REG_REG (code, ARMREG_R3, inst->inst_basereg, ARMREG_IP);
6307                                 }
6308                                 break;
6309                         case RegTypeBase:
6310                         case RegTypeGSharedVtOnStack:
6311                         case RegTypeStructByAddrOnStack:
6312                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6313                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6314                                 } else {
6315                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6316                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6317                                 }
6318
6319                                 switch (ainfo->size) {
6320                                 case 1:
6321                                         if (arm_is_imm8 (inst->inst_offset)) {
6322                                                 ARM_STRB_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6323                                         } else {
6324                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6325                                                 ARM_STRB_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6326                                         }
6327                                         break;
6328                                 case 2:
6329                                         if (arm_is_imm8 (inst->inst_offset)) {
6330                                                 ARM_STRH_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6331                                         } else {
6332                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6333                                                 ARM_STRH_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6334                                         }
6335                                         break;
6336                                 case 8:
6337                                         if (arm_is_imm12 (inst->inst_offset)) {
6338                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6339                                         } else {
6340                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6341                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6342                                         }
6343                                         if (arm_is_imm12 (prev_sp_offset + ainfo->offset + 4)) {
6344                                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset + 4));
6345                                         } else {
6346                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset + 4);
6347                                                 ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6348                                         }
6349                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6350                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6351                                         } else {
6352                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6353                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6354                                         }
6355                                         break;
6356                                 default:
6357                                         if (arm_is_imm12 (inst->inst_offset)) {
6358                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6359                                         } else {
6360                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6361                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6362                                         }
6363                                         break;
6364                                 }
6365                                 break;
6366                         case RegTypeFP: {
6367                                 int imm8, rot_amount;
6368
6369                                 if ((imm8 = mono_arm_is_rotated_imm8 (inst->inst_offset, &rot_amount)) == -1) {
6370                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6371                                         ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, inst->inst_basereg);
6372                                 } else
6373                                         ARM_ADD_REG_IMM (code, ARMREG_IP, inst->inst_basereg, imm8, rot_amount);
6374
6375                                 if (ainfo->size == 8)
6376                                         ARM_FSTD (code, ainfo->reg, ARMREG_IP, 0);
6377                                 else
6378                                         ARM_FSTS (code, ainfo->reg, ARMREG_IP, 0);
6379                                 break;
6380                         }
6381                         case RegTypeStructByVal: {
6382                                 int doffset = inst->inst_offset;
6383                                 int soffset = 0;
6384                                 int cur_reg;
6385                                 int size = 0;
6386                                 size = mini_type_stack_size_full (inst->inst_vtype, NULL, sig->pinvoke);
6387                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
6388                                         if (arm_is_imm12 (doffset)) {
6389                                                 ARM_STR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
6390                                         } else {
6391                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
6392                                                 ARM_STR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
6393                                         }
6394                                         soffset += sizeof (gpointer);
6395                                         doffset += sizeof (gpointer);
6396                                 }
6397                                 if (ainfo->vtsize) {
6398                                         /* FIXME: handle overrun! with struct sizes not multiple of 4 */
6399                                         //g_print ("emit_memcpy (prev_sp_ofs: %d, ainfo->offset: %d, soffset: %d)\n", prev_sp_offset, ainfo->offset, soffset);
6400                                         code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, doffset, ARMREG_SP, prev_sp_offset + ainfo->offset);
6401                                 }
6402                                 break;
6403                         }
6404                         default:
6405                                 g_assert_not_reached ();
6406                                 break;
6407                         }
6408                 }
6409                 pos++;
6410         }
6411
6412         if (method->save_lmf)
6413                 code = emit_save_lmf (cfg, code, alloc_size - lmf_offset);
6414
6415         if (tracing)
6416                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6417
6418         if (cfg->arch.seq_point_info_var) {
6419                 MonoInst *ins = cfg->arch.seq_point_info_var;
6420
6421                 /* Initialize the variable from a GOT slot */
6422                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
6423                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6424                 ARM_B (code, 0);
6425                 *(gpointer*)code = NULL;
6426                 code += 4;
6427                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
6428
6429                 g_assert (ins->opcode == OP_REGOFFSET);
6430
6431                 if (arm_is_imm12 (ins->inst_offset)) {
6432                         ARM_STR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6433                 } else {
6434                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6435                         ARM_STR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6436                 }
6437         }
6438
6439         /* Initialize ss_trigger_page_var */
6440         if (!cfg->soft_breakpoints) {
6441                 MonoInst *info_var = cfg->arch.seq_point_info_var;
6442                 MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
6443                 int dreg = ARMREG_LR;
6444
6445                 if (info_var) {
6446                         g_assert (info_var->opcode == OP_REGOFFSET);
6447
6448                         code = emit_ldr_imm (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6449                         /* Load the trigger page addr */
6450                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_trigger_page));
6451                         ARM_STR_IMM (code, dreg, ss_trigger_page_var->inst_basereg, ss_trigger_page_var->inst_offset);
6452                 }
6453         }
6454
6455         if (cfg->arch.seq_point_ss_method_var) {
6456                 MonoInst *ss_method_ins = cfg->arch.seq_point_ss_method_var;
6457                 MonoInst *bp_method_ins = cfg->arch.seq_point_bp_method_var;
6458
6459                 g_assert (ss_method_ins->opcode == OP_REGOFFSET);
6460                 g_assert (arm_is_imm12 (ss_method_ins->inst_offset));
6461
6462                 if (cfg->compile_aot) {
6463                         MonoInst *info_var = cfg->arch.seq_point_info_var;
6464                         int dreg = ARMREG_LR;
6465
6466                         g_assert (info_var->opcode == OP_REGOFFSET);
6467                         g_assert (arm_is_imm12 (info_var->inst_offset));
6468
6469                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6470                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
6471                         ARM_STR_IMM (code, dreg, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6472                 } else {
6473                         g_assert (bp_method_ins->opcode == OP_REGOFFSET);
6474                         g_assert (arm_is_imm12 (bp_method_ins->inst_offset));
6475
6476                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
6477                         ARM_B (code, 1);
6478                         *(gpointer*)code = &single_step_tramp;
6479                         code += 4;
6480                         *(gpointer*)code = breakpoint_tramp;
6481                         code += 4;
6482
6483                         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 0);
6484                         ARM_STR_IMM (code, ARMREG_IP, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6485                         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 4);
6486                         ARM_STR_IMM (code, ARMREG_IP, bp_method_ins->inst_basereg, bp_method_ins->inst_offset);
6487                 }
6488         }
6489
6490         cfg->code_len = code - cfg->native_code;
6491         g_assert (cfg->code_len < cfg->code_size);
6492         g_free (cinfo);
6493
6494         return code;
6495 }
6496
6497 void
6498 mono_arch_emit_epilog (MonoCompile *cfg)
6499 {
6500         MonoMethod *method = cfg->method;
6501         int pos, i, rot_amount;
6502         int max_epilog_size = 16 + 20*4;
6503         guint8 *code;
6504         CallInfo *cinfo;
6505
6506         if (cfg->method->save_lmf)
6507                 max_epilog_size += 128;
6508
6509         if (mono_jit_trace_calls != NULL)
6510                 max_epilog_size += 50;
6511
6512         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6513                 cfg->code_size *= 2;
6514                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6515                 cfg->stat_code_reallocs++;
6516         }
6517
6518         /*
6519          * Keep in sync with OP_JMP
6520          */
6521         code = cfg->native_code + cfg->code_len;
6522
6523         /* Save the uwind state which is needed by the out-of-line code */
6524         mono_emit_unwind_op_remember_state (cfg, code);
6525
6526         if (mono_jit_trace_calls != NULL && mono_trace_eval (method)) {
6527                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
6528         }
6529         pos = 0;
6530
6531         /* Load returned vtypes into registers if needed */
6532         cinfo = cfg->arch.cinfo;
6533         switch (cinfo->ret.storage) {
6534         case RegTypeStructByVal: {
6535                 MonoInst *ins = cfg->ret;
6536
6537                 if (cinfo->ret.nregs == 1) {
6538                         if (arm_is_imm12 (ins->inst_offset)) {
6539                                 ARM_LDR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6540                         } else {
6541                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6542                                 ARM_LDR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6543                         }
6544                 } else {
6545                         for (i = 0; i < cinfo->ret.nregs; ++i) {
6546                                 int offset = ins->inst_offset + (i * 4);
6547                                 if (arm_is_imm12 (offset)) {
6548                                         ARM_LDR_IMM (code, i, ins->inst_basereg, offset);
6549                                 } else {
6550                                         code = mono_arm_emit_load_imm (code, ARMREG_LR, offset);
6551                                         ARM_LDR_REG_REG (code, i, ins->inst_basereg, ARMREG_LR);
6552                                 }
6553                         }
6554                 }
6555                 break;
6556         }
6557         case RegTypeHFA: {
6558                 MonoInst *ins = cfg->ret;
6559
6560                 for (i = 0; i < cinfo->ret.nregs; ++i) {
6561                         if (cinfo->ret.esize == 4)
6562                                 ARM_FLDS (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6563                         else
6564                                 ARM_FLDD (code, cinfo->ret.reg + (i * 2), ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6565                 }
6566                 break;
6567         }
6568         default:
6569                 break;
6570         }
6571
6572         if (method->save_lmf) {
6573                 int lmf_offset, reg, sp_adj, regmask, nused_int_regs = 0;
6574                 /* all but r0-r3, sp and pc */
6575                 pos += sizeof (MonoLMF) - (MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6576                 lmf_offset = pos;
6577
6578                 code = emit_restore_lmf (cfg, code, cfg->stack_usage - lmf_offset);
6579
6580                 /* This points to r4 inside MonoLMF->iregs */
6581                 sp_adj = (sizeof (MonoLMF) - MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6582                 reg = ARMREG_R4;
6583                 regmask = 0x9ff0; /* restore lr to pc */
6584                 /* Skip caller saved registers not used by the method */
6585                 while (!(cfg->used_int_regs & (1 << reg)) && reg < ARMREG_FP) {
6586                         regmask &= ~(1 << reg);
6587                         sp_adj += 4;
6588                         reg ++;
6589                 }
6590                 if (iphone_abi)
6591                         /* Restored later */
6592                         regmask &= ~(1 << ARMREG_PC);
6593                 /* point sp at the registers to restore: 10 is 14 -4, because we skip r0-r3 */
6594                 code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage - lmf_offset + sp_adj);
6595                 for (i = 0; i < 16; i++) {
6596                         if (regmask & (1 << i))
6597                                 nused_int_regs ++;
6598                 }
6599                 mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, ((iphone_abi ? 3 : 0) + nused_int_regs) * 4);
6600                 /* restore iregs */
6601                 ARM_POP (code, regmask);
6602                 if (iphone_abi) {
6603                         for (i = 0; i < 16; i++) {
6604                                 if (regmask & (1 << i))
6605                                         mono_emit_unwind_op_same_value (cfg, code, i);
6606                         }
6607                         /* Restore saved r7, restore LR to PC */
6608                         /* Skip lr from the lmf */
6609                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 3 * 4);
6610                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, sizeof (gpointer), 0);
6611                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6612                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6613                 }
6614         } else {
6615                 int i, nused_int_regs = 0;
6616
6617                 for (i = 0; i < 16; i++) {
6618                         if (cfg->used_int_regs & (1 << i))
6619                                 nused_int_regs ++;
6620                 }
6621
6622                 if ((i = mono_arm_is_rotated_imm8 (cfg->stack_usage, &rot_amount)) >= 0) {
6623                         ARM_ADD_REG_IMM (code, ARMREG_SP, cfg->frame_reg, i, rot_amount);
6624                 } else {
6625                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->stack_usage);
6626                         ARM_ADD_REG_REG (code, ARMREG_SP, cfg->frame_reg, ARMREG_IP);
6627                 }
6628
6629                 if (cfg->frame_reg != ARMREG_SP) {
6630                         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_SP);
6631                 }
6632
6633                 if (iphone_abi) {
6634                         /* Restore saved gregs */
6635                         if (cfg->used_int_regs) {
6636                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, (2 + nused_int_regs) * 4);
6637                                 ARM_POP (code, cfg->used_int_regs);
6638                                 for (i = 0; i < 16; i++) {
6639                                         if (cfg->used_int_regs & (1 << i))
6640                                                 mono_emit_unwind_op_same_value (cfg, code, i);
6641                                 }
6642                         }
6643                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6644                         /* Restore saved r7, restore LR to PC */
6645                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6646                 } else {
6647                         mono_emit_unwind_op_def_cfa_offset (cfg, code, (nused_int_regs + 1) * 4);
6648                         ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_PC));
6649                 }
6650         }
6651
6652         /* Restore the unwind state to be the same as before the epilog */
6653         mono_emit_unwind_op_restore_state (cfg, code);
6654
6655         cfg->code_len = code - cfg->native_code;
6656
6657         g_assert (cfg->code_len < cfg->code_size);
6658
6659 }
6660
6661 void
6662 mono_arch_emit_exceptions (MonoCompile *cfg)
6663 {
6664         MonoJumpInfo *patch_info;
6665         int i;
6666         guint8 *code;
6667         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
6668         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
6669         int max_epilog_size = 50;
6670
6671         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
6672                 exc_throw_pos [i] = NULL;
6673                 exc_throw_found [i] = 0;
6674         }
6675
6676         /* count the number of exception infos */
6677
6678         /*
6679          * make sure we have enough space for exceptions
6680          */
6681         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6682                 if (patch_info->type == MONO_PATCH_INFO_EXC) {
6683                         i = mini_exception_id_by_name (patch_info->data.target);
6684                         if (!exc_throw_found [i]) {
6685                                 max_epilog_size += 32;
6686                                 exc_throw_found [i] = TRUE;
6687                         }
6688                 }
6689         }
6690
6691         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6692                 cfg->code_size *= 2;
6693                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6694                 cfg->stat_code_reallocs++;
6695         }
6696
6697         code = cfg->native_code + cfg->code_len;
6698
6699         /* add code to raise exceptions */
6700         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6701                 switch (patch_info->type) {
6702                 case MONO_PATCH_INFO_EXC: {
6703                         MonoClass *exc_class;
6704                         unsigned char *ip = patch_info->ip.i + cfg->native_code;
6705
6706                         i = mini_exception_id_by_name (patch_info->data.target);
6707                         if (exc_throw_pos [i]) {
6708                                 arm_patch (ip, exc_throw_pos [i]);
6709                                 patch_info->type = MONO_PATCH_INFO_NONE;
6710                                 break;
6711                         } else {
6712                                 exc_throw_pos [i] = code;
6713                         }
6714                         arm_patch (ip, code);
6715
6716                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
6717
6718                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_LR);
6719                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6720                         patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
6721                         patch_info->data.name = "mono_arch_throw_corlib_exception";
6722                         patch_info->ip.i = code - cfg->native_code;
6723                         ARM_BL (code, 0);
6724                         cfg->thunk_area += THUNK_SIZE;
6725                         *(guint32*)(gpointer)code = exc_class->type_token - MONO_TOKEN_TYPE_DEF;
6726                         code += 4;
6727                         break;
6728                 }
6729                 default:
6730                         /* do nothing */
6731                         break;
6732                 }
6733         }
6734
6735         cfg->code_len = code - cfg->native_code;
6736
6737         g_assert (cfg->code_len < cfg->code_size);
6738
6739 }
6740
6741 #endif /* #ifndef DISABLE_JIT */
6742
6743 void
6744 mono_arch_finish_init (void)
6745 {
6746 }
6747
6748 void
6749 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
6750 {
6751 }
6752
6753 MonoInst*
6754 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6755 {
6756         /* FIXME: */
6757         return NULL;
6758 }
6759
6760 #ifndef DISABLE_JIT
6761
6762 #endif
6763
6764 guint32
6765 mono_arch_get_patch_offset (guint8 *code)
6766 {
6767         /* OP_AOTCONST */
6768         return 8;
6769 }
6770
6771 void
6772 mono_arch_flush_register_windows (void)
6773 {
6774 }
6775
6776 MonoMethod*
6777 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
6778 {
6779         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
6780 }
6781
6782 MonoVTable*
6783 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
6784 {
6785         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
6786 }
6787
6788 GSList*
6789 mono_arch_get_cie_program (void)
6790 {
6791         GSList *l = NULL;
6792
6793         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, ARMREG_SP, 0);
6794
6795         return l;
6796 }
6797
6798 /* #define ENABLE_WRONG_METHOD_CHECK 1 */
6799 #define BASE_SIZE (6 * 4)
6800 #define BSEARCH_ENTRY_SIZE (4 * 4)
6801 #define CMP_SIZE (3 * 4)
6802 #define BRANCH_SIZE (1 * 4)
6803 #define CALL_SIZE (2 * 4)
6804 #define WMC_SIZE (8 * 4)
6805 #define DISTANCE(A, B) (((gint32)(B)) - ((gint32)(A)))
6806
6807 static arminstr_t *
6808 arm_emit_value_and_patch_ldr (arminstr_t *code, arminstr_t *target, guint32 value)
6809 {
6810         guint32 delta = DISTANCE (target, code);
6811         delta -= 8;
6812         g_assert (delta >= 0 && delta <= 0xFFF);
6813         *target = *target | delta;
6814         *code = value;
6815         return code + 1;
6816 }
6817
6818 #ifdef ENABLE_WRONG_METHOD_CHECK
6819 static void
6820 mini_dump_bad_imt (int input_imt, int compared_imt, int pc)
6821 {
6822         g_print ("BAD IMT comparing %x with expected %x at ip %x", input_imt, compared_imt, pc);
6823         g_assert (0);
6824 }
6825 #endif
6826
6827 gpointer
6828 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
6829         gpointer fail_tramp)
6830 {
6831         int size, i;
6832         arminstr_t *code, *start;
6833         gboolean large_offsets = FALSE;
6834         guint32 **constant_pool_starts;
6835         arminstr_t *vtable_target = NULL;
6836         int extra_space = 0;
6837 #ifdef ENABLE_WRONG_METHOD_CHECK
6838         char * cond;
6839 #endif
6840         GSList *unwind_ops;
6841
6842         size = BASE_SIZE;
6843         constant_pool_starts = g_new0 (guint32*, count);
6844
6845         for (i = 0; i < count; ++i) {
6846                 MonoIMTCheckItem *item = imt_entries [i];
6847                 if (item->is_equals) {
6848                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6849
6850                         if (item->has_target_code || !arm_is_imm12 (DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]))) {
6851                                 item->chunk_size += 32;
6852                                 large_offsets = TRUE;
6853                         }
6854
6855                         if (item->check_target_idx || fail_case) {
6856                                 if (!item->compare_done || fail_case)
6857                                         item->chunk_size += CMP_SIZE;
6858                                 item->chunk_size += BRANCH_SIZE;
6859                         } else {
6860 #ifdef ENABLE_WRONG_METHOD_CHECK
6861                                 item->chunk_size += WMC_SIZE;
6862 #endif
6863                         }
6864                         if (fail_case) {
6865                                 item->chunk_size += 16;
6866                                 large_offsets = TRUE;
6867                         }
6868                         item->chunk_size += CALL_SIZE;
6869                 } else {
6870                         item->chunk_size += BSEARCH_ENTRY_SIZE;
6871                         imt_entries [item->check_target_idx]->compare_done = TRUE;
6872                 }
6873                 size += item->chunk_size;
6874         }
6875
6876         if (large_offsets)
6877                 size += 4 * count; /* The ARM_ADD_REG_IMM to pop the stack */
6878
6879         if (fail_tramp)
6880                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
6881         else
6882                 code = mono_domain_code_reserve (domain, size);
6883         start = code;
6884
6885         unwind_ops = mono_arch_get_cie_program ();
6886
6887 #ifdef DEBUG_IMT
6888         g_print ("Building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p fail_tramp %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable, fail_tramp);
6889         for (i = 0; i < count; ++i) {
6890                 MonoIMTCheckItem *item = imt_entries [i];
6891                 g_print ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, ((MonoMethod*)item->key)->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
6892         }
6893 #endif
6894
6895         if (large_offsets) {
6896                 ARM_PUSH4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6897                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 4 * sizeof (mgreg_t));
6898         } else {
6899                 ARM_PUSH2 (code, ARMREG_R0, ARMREG_R1);
6900                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
6901         }
6902         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, -4);
6903         vtable_target = code;
6904         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
6905         ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_V5);
6906
6907         for (i = 0; i < count; ++i) {
6908                 MonoIMTCheckItem *item = imt_entries [i];
6909                 arminstr_t *imt_method = NULL, *vtable_offset_ins = NULL, *target_code_ins = NULL;
6910                 gint32 vtable_offset;
6911
6912                 item->code_target = (guint8*)code;
6913
6914                 if (item->is_equals) {
6915                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6916
6917                         if (item->check_target_idx || fail_case) {
6918                                 if (!item->compare_done || fail_case) {
6919                                         imt_method = code;
6920                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6921                                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6922                                 }
6923                                 item->jmp_code = (guint8*)code;
6924                                 ARM_B_COND (code, ARMCOND_NE, 0);
6925                         } else {
6926                                 /*Enable the commented code to assert on wrong method*/
6927 #ifdef ENABLE_WRONG_METHOD_CHECK
6928                                 imt_method = code;
6929                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6930                                 ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6931                                 cond = code;
6932                                 ARM_B_COND (code, ARMCOND_EQ, 0);
6933
6934 /* Define this if your system is so bad that gdb is failing. */
6935 #ifdef BROKEN_DEV_ENV
6936                                 ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_PC);
6937                                 ARM_BL (code, 0);
6938                                 arm_patch (code - 1, mini_dump_bad_imt);
6939 #else
6940                                 ARM_DBRK (code);
6941 #endif
6942                                 arm_patch (cond, code);
6943 #endif
6944                         }
6945
6946                         if (item->has_target_code) {
6947                                 /* Load target address */
6948                                 target_code_ins = code;
6949                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6950                                 /* Save it to the fourth slot */
6951                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6952                                 /* Restore registers and branch */
6953                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6954
6955                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)item->value.target_code);
6956                         } else {
6957                                 vtable_offset = DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]);
6958                                 if (!arm_is_imm12 (vtable_offset)) {
6959                                         /*
6960                                          * We need to branch to a computed address but we don't have
6961                                          * a free register to store it, since IP must contain the
6962                                          * vtable address. So we push the two values to the stack, and
6963                                          * load them both using LDM.
6964                                          */
6965                                         /* Compute target address */
6966                                         vtable_offset_ins = code;
6967                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6968                                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_IP, ARMREG_R1);
6969                                         /* Save it to the fourth slot */
6970                                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6971                                         /* Restore registers and branch */
6972                                         ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6973
6974                                         code = arm_emit_value_and_patch_ldr (code, vtable_offset_ins, vtable_offset);
6975                                 } else {
6976                                         ARM_POP2 (code, ARMREG_R0, ARMREG_R1);
6977                                         if (large_offsets) {
6978                                                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
6979                                                 ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 2 * sizeof (gpointer));
6980                                         }
6981                                         mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 0);
6982                                         ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, vtable_offset);
6983                                 }
6984                         }
6985
6986                         if (fail_case) {
6987                                 arm_patch (item->jmp_code, (guchar*)code);
6988
6989                                 target_code_ins = code;
6990                                 /* Load target address */
6991                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6992                                 /* Save it to the fourth slot */
6993                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
6994                                 /* Restore registers and branch */
6995                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6996
6997                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)fail_tramp);
6998                                 item->jmp_code = NULL;
6999                         }
7000
7001                         if (imt_method)
7002                                 code = arm_emit_value_and_patch_ldr (code, imt_method, (guint32)item->key);
7003
7004                         /*must emit after unconditional branch*/
7005                         if (vtable_target) {
7006                                 code = arm_emit_value_and_patch_ldr (code, vtable_target, (guint32)vtable);
7007                                 item->chunk_size += 4;
7008                                 vtable_target = NULL;
7009                         }
7010
7011                         /*We reserve the space for bsearch IMT values after the first entry with an absolute jump*/
7012                         constant_pool_starts [i] = code;
7013                         if (extra_space) {
7014                                 code += extra_space;
7015                                 extra_space = 0;
7016                         }
7017                 } else {
7018                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7019                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7020
7021                         item->jmp_code = (guint8*)code;
7022                         ARM_B_COND (code, ARMCOND_HS, 0);
7023                         ++extra_space;
7024                 }
7025         }
7026
7027         for (i = 0; i < count; ++i) {
7028                 MonoIMTCheckItem *item = imt_entries [i];
7029                 if (item->jmp_code) {
7030                         if (item->check_target_idx)
7031                                 arm_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
7032                 }
7033                 if (i > 0 && item->is_equals) {
7034                         int j;
7035                         arminstr_t *space_start = constant_pool_starts [i];
7036                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j) {
7037                                 space_start = arm_emit_value_and_patch_ldr (space_start, (arminstr_t*)imt_entries [j]->code_target, (guint32)imt_entries [j]->key);
7038                         }
7039                 }
7040         }
7041
7042 #ifdef DEBUG_IMT
7043         {
7044                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
7045                 mono_disassemble_code (NULL, (guint8*)start, size, buff);
7046                 g_free (buff);
7047         }
7048 #endif
7049
7050         g_free (constant_pool_starts);
7051
7052         mono_arch_flush_icache ((guint8*)start, size);
7053         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL));
7054         UnlockedAdd (&mono_stats.imt_trampolines_size, code - start);
7055
7056         g_assert (DISTANCE (start, code) <= size);
7057
7058         mono_tramp_info_register (mono_tramp_info_create (NULL, (guint8*)start, DISTANCE (start, code), NULL, unwind_ops), domain);
7059
7060         return start;
7061 }
7062
7063 mgreg_t
7064 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
7065 {
7066         return ctx->regs [reg];
7067 }
7068
7069 void
7070 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
7071 {
7072         ctx->regs [reg] = val;
7073 }
7074
7075 /*
7076  * mono_arch_get_trampolines:
7077  *
7078  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
7079  * for AOT.
7080  */
7081 GSList *
7082 mono_arch_get_trampolines (gboolean aot)
7083 {
7084         return mono_arm_get_exception_trampolines (aot);
7085 }
7086
7087 #if defined(MONO_ARCH_SOFT_DEBUG_SUPPORTED)
7088 /*
7089  * mono_arch_set_breakpoint:
7090  *
7091  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
7092  * The location should contain code emitted by OP_SEQ_POINT.
7093  */
7094 void
7095 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
7096 {
7097         guint8 *code = ip;
7098         guint32 native_offset = ip - (guint8*)ji->code_start;
7099         MonoDebugOptions *opt = mini_get_debug_options ();
7100
7101         if (ji->from_aot) {
7102                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7103
7104                 if (!breakpoint_tramp)
7105                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
7106
7107                 g_assert (native_offset % 4 == 0);
7108                 g_assert (info->bp_addrs [native_offset / 4] == 0);
7109                 info->bp_addrs [native_offset / 4] = opt->soft_breakpoints ? breakpoint_tramp : bp_trigger_page;
7110         } else if (opt->soft_breakpoints) {
7111                 code += 4;
7112                 ARM_BLX_REG (code, ARMREG_LR);
7113                 mono_arch_flush_icache (code - 4, 4);
7114         } else {
7115                 int dreg = ARMREG_LR;
7116
7117                 /* Read from another trigger page */
7118                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7119                 ARM_B (code, 0);
7120                 *(int*)code = (int)bp_trigger_page;
7121                 code += 4;
7122                 ARM_LDR_IMM (code, dreg, dreg, 0);
7123
7124                 mono_arch_flush_icache (code - 16, 16);
7125
7126 #if 0
7127                 /* This is currently implemented by emitting an SWI instruction, which
7128                  * qemu/linux seems to convert to a SIGILL.
7129                  */
7130                 *(int*)code = (0xef << 24) | 8;
7131                 code += 4;
7132                 mono_arch_flush_icache (code - 4, 4);
7133 #endif
7134         }
7135 }
7136
7137 /*
7138  * mono_arch_clear_breakpoint:
7139  *
7140  *   Clear the breakpoint at IP.
7141  */
7142 void
7143 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
7144 {
7145         MonoDebugOptions *opt = mini_get_debug_options ();
7146         guint8 *code = ip;
7147         int i;
7148
7149         if (ji->from_aot) {
7150                 guint32 native_offset = ip - (guint8*)ji->code_start;
7151                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7152
7153                 if (!breakpoint_tramp)
7154                         breakpoint_tramp = mini_get_breakpoint_trampoline ();
7155
7156                 g_assert (native_offset % 4 == 0);
7157                 g_assert (info->bp_addrs [native_offset / 4] == (opt->soft_breakpoints ? breakpoint_tramp : bp_trigger_page));
7158                 info->bp_addrs [native_offset / 4] = 0;
7159         } else if (opt->soft_breakpoints) {
7160                 code += 4;
7161                 ARM_NOP (code);
7162                 mono_arch_flush_icache (code - 4, 4);
7163         } else {
7164                 for (i = 0; i < 4; ++i)
7165                         ARM_NOP (code);
7166
7167                 mono_arch_flush_icache (ip, code - ip);
7168         }
7169 }
7170
7171 /*
7172  * mono_arch_start_single_stepping:
7173  *
7174  *   Start single stepping.
7175  */
7176 void
7177 mono_arch_start_single_stepping (void)
7178 {
7179         if (ss_trigger_page)
7180                 mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
7181         else
7182                 single_step_tramp = mini_get_single_step_trampoline ();
7183 }
7184
7185 /*
7186  * mono_arch_stop_single_stepping:
7187  *
7188  *   Stop single stepping.
7189  */
7190 void
7191 mono_arch_stop_single_stepping (void)
7192 {
7193         if (ss_trigger_page)
7194                 mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
7195         else
7196                 single_step_tramp = NULL;
7197 }
7198
7199 #if __APPLE__
7200 #define DBG_SIGNAL SIGBUS
7201 #else
7202 #define DBG_SIGNAL SIGSEGV
7203 #endif
7204
7205 /*
7206  * mono_arch_is_single_step_event:
7207  *
7208  *   Return whenever the machine state in SIGCTX corresponds to a single
7209  * step event.
7210  */
7211 gboolean
7212 mono_arch_is_single_step_event (void *info, void *sigctx)
7213 {
7214         siginfo_t *sinfo = info;
7215
7216         if (!ss_trigger_page)
7217                 return FALSE;
7218
7219         /* Sometimes the address is off by 4 */
7220         if (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128)
7221                 return TRUE;
7222         else
7223                 return FALSE;
7224 }
7225
7226 /*
7227  * mono_arch_is_breakpoint_event:
7228  *
7229  *   Return whenever the machine state in SIGCTX corresponds to a breakpoint event.
7230  */
7231 gboolean
7232 mono_arch_is_breakpoint_event (void *info, void *sigctx)
7233 {
7234         siginfo_t *sinfo = info;
7235
7236         if (!ss_trigger_page)
7237                 return FALSE;
7238
7239         if (sinfo->si_signo == DBG_SIGNAL) {
7240                 /* Sometimes the address is off by 4 */
7241                 if (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128)
7242                         return TRUE;
7243                 else
7244                         return FALSE;
7245         } else {
7246                 return FALSE;
7247         }
7248 }
7249
7250 /*
7251  * mono_arch_skip_breakpoint:
7252  *
7253  *   See mini-amd64.c for docs.
7254  */
7255 void
7256 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
7257 {
7258         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7259 }
7260
7261 /*
7262  * mono_arch_skip_single_step:
7263  *
7264  *   See mini-amd64.c for docs.
7265  */
7266 void
7267 mono_arch_skip_single_step (MonoContext *ctx)
7268 {
7269         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7270 }
7271
7272 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
7273
7274 /*
7275  * mono_arch_get_seq_point_info:
7276  *
7277  *   See mini-amd64.c for docs.
7278  */
7279 gpointer
7280 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
7281 {
7282         SeqPointInfo *info;
7283         MonoJitInfo *ji;
7284
7285         // FIXME: Add a free function
7286
7287         mono_domain_lock (domain);
7288         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
7289                                                                 code);
7290         mono_domain_unlock (domain);
7291
7292         if (!info) {
7293                 ji = mono_jit_info_table_find (domain, (char*)code);
7294                 g_assert (ji);
7295
7296                 info = g_malloc0 (sizeof (SeqPointInfo) + ji->code_size);
7297
7298                 info->ss_trigger_page = ss_trigger_page;
7299                 info->bp_trigger_page = bp_trigger_page;
7300                 info->ss_tramp_addr = &single_step_tramp;
7301
7302                 mono_domain_lock (domain);
7303                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
7304                                                          code, info);
7305                 mono_domain_unlock (domain);
7306         }
7307
7308         return info;
7309 }
7310
7311 void
7312 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
7313 {
7314         ext->lmf.previous_lmf = prev_lmf;
7315         /* Mark that this is a MonoLMFExt */
7316         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
7317         ext->lmf.sp = (gssize)ext;
7318 }
7319
7320 /*
7321  * mono_arch_set_target:
7322  *
7323  *   Set the target architecture the JIT backend should generate code for, in the form
7324  * of a GNU target triplet. Only used in AOT mode.
7325  */
7326 void
7327 mono_arch_set_target (char *mtriple)
7328 {
7329         /* The GNU target triple format is not very well documented */
7330         if (strstr (mtriple, "armv7")) {
7331                 v5_supported = TRUE;
7332                 v6_supported = TRUE;
7333                 v7_supported = TRUE;
7334         }
7335         if (strstr (mtriple, "armv6")) {
7336                 v5_supported = TRUE;
7337                 v6_supported = TRUE;
7338         }
7339         if (strstr (mtriple, "armv7s")) {
7340                 v7s_supported = TRUE;
7341         }
7342         if (strstr (mtriple, "armv7k")) {
7343                 v7k_supported = TRUE;
7344         }
7345         if (strstr (mtriple, "thumbv7s")) {
7346                 v5_supported = TRUE;
7347                 v6_supported = TRUE;
7348                 v7_supported = TRUE;
7349                 v7s_supported = TRUE;
7350                 thumb_supported = TRUE;
7351                 thumb2_supported = TRUE;
7352         }
7353         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
7354                 v5_supported = TRUE;
7355                 v6_supported = TRUE;
7356                 thumb_supported = TRUE;
7357                 iphone_abi = TRUE;
7358         }
7359         if (strstr (mtriple, "gnueabi"))
7360                 eabi_supported = TRUE;
7361 }
7362
7363 gboolean
7364 mono_arch_opcode_supported (int opcode)
7365 {
7366         switch (opcode) {
7367         case OP_ATOMIC_ADD_I4:
7368         case OP_ATOMIC_EXCHANGE_I4:
7369         case OP_ATOMIC_CAS_I4:
7370         case OP_ATOMIC_LOAD_I1:
7371         case OP_ATOMIC_LOAD_I2:
7372         case OP_ATOMIC_LOAD_I4:
7373         case OP_ATOMIC_LOAD_U1:
7374         case OP_ATOMIC_LOAD_U2:
7375         case OP_ATOMIC_LOAD_U4:
7376         case OP_ATOMIC_STORE_I1:
7377         case OP_ATOMIC_STORE_I2:
7378         case OP_ATOMIC_STORE_I4:
7379         case OP_ATOMIC_STORE_U1:
7380         case OP_ATOMIC_STORE_U2:
7381         case OP_ATOMIC_STORE_U4:
7382                 return v7_supported;
7383         case OP_ATOMIC_LOAD_R4:
7384         case OP_ATOMIC_LOAD_R8:
7385         case OP_ATOMIC_STORE_R4:
7386         case OP_ATOMIC_STORE_R8:
7387                 return v7_supported && IS_VFP;
7388         default:
7389                 return FALSE;
7390         }
7391 }
7392
7393 CallInfo*
7394 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
7395 {
7396         return get_call_info (mp, sig);
7397 }
7398
7399 gpointer
7400 mono_arch_get_get_tls_tramp (void)
7401 {
7402         return NULL;
7403 }
7404
7405 static guint8*
7406 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, int patch_type, gpointer data)
7407 {
7408         /* OP_AOTCONST */
7409         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
7410         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7411         ARM_B (code, 0);
7412         *(gpointer*)code = NULL;
7413         code += 4;
7414         /* Load the value from the GOT */
7415         ARM_LDR_REG_REG (code, dreg, ARMREG_PC, dreg);
7416         return code;
7417 }
7418
7419 guint8*
7420 mono_arm_emit_aotconst (gpointer ji_list, guint8 *code, guint8 *buf, int dreg, int patch_type, gconstpointer data)
7421 {
7422         MonoJumpInfo **ji = (MonoJumpInfo**)ji_list;
7423
7424         *ji = mono_patch_info_list_prepend (*ji, code - buf, patch_type, data);
7425         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7426         ARM_B (code, 0);
7427         *(gpointer*)code = NULL;
7428         code += 4;
7429         ARM_LDR_REG_REG (code, dreg, ARMREG_PC, dreg);
7430         return code;
7431 }