mono/mini/mini-amd64.c

   1 /*
   2  * mini-amd64.c: AMD64 backend for the Mono code generator
   3  *
   4  * Based on mini-x86.c.
   5  *
   6  * Authors:
   7  *   Paolo Molaro (lupus@ximian.com)
   8  *   Dietmar Maurer (dietmar@ximian.com)
   9  *   Patrik Torstensson
  10  *   Zoltan Varga (vargaz@gmail.com)
  11  *   Johan Lorensson (lateralusx.github@gmail.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18 #include "mini.h"
  19 #include <string.h>
  20 #include <math.h>
  21 #ifdef HAVE_UNISTD_H
  22 #include <unistd.h>
  23 #endif
  24
  25 #include <mono/metadata/abi-details.h>
  26 #include <mono/metadata/appdomain.h>
  27 #include <mono/metadata/debug-helpers.h>
  28 #include <mono/metadata/threads.h>
  29 #include <mono/metadata/profiler-private.h>
  30 #include <mono/metadata/mono-debug.h>
  31 #include <mono/metadata/gc-internals.h>
  32 #include <mono/utils/mono-math.h>
  33 #include <mono/utils/mono-mmap.h>
  34 #include <mono/utils/mono-memory-model.h>
  35 #include <mono/utils/mono-tls.h>
  36 #include <mono/utils/mono-hwcap-x86.h>
  37 #include <mono/utils/mono-threads.h>
  38
  39 #include "trace.h"
  40 #include "ir-emit.h"
  41 #include "mini-amd64.h"
  42 #include "cpu-amd64.h"
  43 #include "debugger-agent.h"
  44 #include "mini-gc.h"
  45
  46 #ifdef MONO_XEN_OPT
  47 static gboolean optimize_for_xen = TRUE;
  48 #else
  49 #define optimize_for_xen 0
  50 #endif
  51
  52 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  53
  54 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  55
  56 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  57
  58 #ifdef TARGET_WIN32
  59 /* Under windows, the calling convention is never stdcall */
  60 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  61 #else
  62 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  63 #endif
  64
  65 /* This mutex protects architecture specific caches */
  66 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  67 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  68 static mono_mutex_t mini_arch_mutex;
  69
  70 /* The single step trampoline */
  71 static gpointer ss_trampoline;
  72
  73 /* The breakpoint trampoline */
  74 static gpointer bp_trampoline;
  75
  76 /* Offset between fp and the first argument in the callee */
  77 #define ARGS_OFFSET 16
  78 #define GP_SCRATCH_REG AMD64_R11
  79
  80 /*
  81  * AMD64 register usage:
  82  * - callee saved registers are used for global register allocation
  83  * - %r11 is used for materializing 64 bit constants in opcodes
  84  * - the rest is used for local allocation
  85  */
  86
  87 /*
  88  * Floating point comparison results:
  89  *                  ZF PF CF
  90  * A > B            0  0  0
  91  * A < B            0  0  1
  92  * A = B            1  0  0
  93  * A > B            0  0  0
  94  * UNORDERED        1  1  1
  95  */
  96
  97 const char*
  98 mono_arch_regname (int reg)
  99 {
 100         switch (reg) {
 101         case AMD64_RAX: return "%rax";
 102         case AMD64_RBX: return "%rbx";
 103         case AMD64_RCX: return "%rcx";
 104         case AMD64_RDX: return "%rdx";
 105         case AMD64_RSP: return "%rsp";
 106         case AMD64_RBP: return "%rbp";
 107         case AMD64_RDI: return "%rdi";
 108         case AMD64_RSI: return "%rsi";
 109         case AMD64_R8: return "%r8";
 110         case AMD64_R9: return "%r9";
 111         case AMD64_R10: return "%r10";
 112         case AMD64_R11: return "%r11";
 113         case AMD64_R12: return "%r12";
 114         case AMD64_R13: return "%r13";
 115         case AMD64_R14: return "%r14";
 116         case AMD64_R15: return "%r15";
 117         }
 118         return "unknown";
 119 }
 120
 121 static const char * packed_xmmregs [] = {
 122         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 123         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 124 };
 125
 126 static const char * single_xmmregs [] = {
 127         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 128         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 129 };
 130
 131 const char*
 132 mono_arch_fregname (int reg)
 133 {
 134         if (reg < AMD64_XMM_NREG)
 135                 return single_xmmregs [reg];
 136         else
 137                 return "unknown";
 138 }
 139
 140 const char *
 141 mono_arch_xregname (int reg)
 142 {
 143         if (reg < AMD64_XMM_NREG)
 144                 return packed_xmmregs [reg];
 145         else
 146                 return "unknown";
 147 }
 148
 149 static gboolean
 150 debug_omit_fp (void)
 151 {
 152 #if 0
 153         return mono_debug_count ();
 154 #else
 155         return TRUE;
 156 #endif
 157 }
 158
 159 static inline gboolean
 160 amd64_is_near_call (guint8 *code)
 161 {
 162         /* Skip REX */
 163         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 164                 code += 1;
 165
 166         return code [0] == 0xe8;
 167 }
 168
 169 static inline gboolean
 170 amd64_use_imm32 (gint64 val)
 171 {
 172         if (mini_get_debug_options()->single_imm_size)
 173                 return FALSE;
 174
 175         return amd64_is_imm32 (val);
 176 }
 177
 178 static void
 179 amd64_patch (unsigned char* code, gpointer target)
 180 {
 181         guint8 rex = 0;
 182
 183         /* Skip REX */
 184         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 185                 rex = code [0];
 186                 code += 1;
 187         }
 188
 189         if ((code [0] & 0xf8) == 0xb8) {
 190                 /* amd64_set_reg_template */
 191                 *(guint64*)(code + 1) = (guint64)target;
 192         }
 193         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 194                 /* mov 0(%rip), %dreg */
 195                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 196         }
 197         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 198                 /* call *<OFFSET>(%rip) */
 199                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 200         }
 201         else if (code [0] == 0xe8) {
 202                 /* call <DISP> */
 203                 gint64 disp = (guint8*)target - (guint8*)code;
 204                 g_assert (amd64_is_imm32 (disp));
 205                 x86_patch (code, (unsigned char*)target);
 206         }
 207         else
 208                 x86_patch (code, (unsigned char*)target);
 209 }
 210
 211 void
 212 mono_amd64_patch (unsigned char* code, gpointer target)
 213 {
 214         amd64_patch (code, target);
 215 }
 216
 217 #define DEBUG(a) if (cfg->verbose_level > 1) a
 218
 219 static void inline
 220 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 221 {
 222     ainfo->offset = *stack_size;
 223
 224     if (*gr >= PARAM_REGS) {
 225                 ainfo->storage = ArgOnStack;
 226                 ainfo->arg_size = sizeof (mgreg_t);
 227                 /* Since the same stack slot size is used for all arg */
 228                 /*  types, it needs to be big enough to hold them all */
 229                 (*stack_size) += sizeof(mgreg_t);
 230     }
 231     else {
 232                 ainfo->storage = ArgInIReg;
 233                 ainfo->reg = param_regs [*gr];
 234                 (*gr) ++;
 235     }
 236 }
 237
 238 static void inline
 239 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 240 {
 241     ainfo->offset = *stack_size;
 242
 243     if (*gr >= FLOAT_PARAM_REGS) {
 244                 ainfo->storage = ArgOnStack;
 245                 ainfo->arg_size = sizeof (mgreg_t);
 246                 /* Since the same stack slot size is used for both float */
 247                 /*  types, it needs to be big enough to hold them both */
 248                 (*stack_size) += sizeof(mgreg_t);
 249     }
 250     else {
 251                 /* A double register */
 252                 if (is_double)
 253                         ainfo->storage = ArgInDoubleSSEReg;
 254                 else
 255                         ainfo->storage = ArgInFloatSSEReg;
 256                 ainfo->reg = *gr;
 257                 (*gr) += 1;
 258     }
 259 }
 260
 261 typedef enum ArgumentClass {
 262         ARG_CLASS_NO_CLASS,
 263         ARG_CLASS_MEMORY,
 264         ARG_CLASS_INTEGER,
 265         ARG_CLASS_SSE
 266 } ArgumentClass;
 267
 268 static ArgumentClass
 269 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 270 {
 271         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 272         MonoType *ptype;
 273
 274         ptype = mini_get_underlying_type (type);
 275         switch (ptype->type) {
 276         case MONO_TYPE_I1:
 277         case MONO_TYPE_U1:
 278         case MONO_TYPE_I2:
 279         case MONO_TYPE_U2:
 280         case MONO_TYPE_I4:
 281         case MONO_TYPE_U4:
 282         case MONO_TYPE_I:
 283         case MONO_TYPE_U:
 284         case MONO_TYPE_STRING:
 285         case MONO_TYPE_OBJECT:
 286         case MONO_TYPE_CLASS:
 287         case MONO_TYPE_SZARRAY:
 288         case MONO_TYPE_PTR:
 289         case MONO_TYPE_FNPTR:
 290         case MONO_TYPE_ARRAY:
 291         case MONO_TYPE_I8:
 292         case MONO_TYPE_U8:
 293                 class2 = ARG_CLASS_INTEGER;
 294                 break;
 295         case MONO_TYPE_R4:
 296         case MONO_TYPE_R8:
 297 #ifdef TARGET_WIN32
 298                 class2 = ARG_CLASS_INTEGER;
 299 #else
 300                 class2 = ARG_CLASS_SSE;
 301 #endif
 302                 break;
 303
 304         case MONO_TYPE_TYPEDBYREF:
 305                 g_assert_not_reached ();
 306
 307         case MONO_TYPE_GENERICINST:
 308                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 309                         class2 = ARG_CLASS_INTEGER;
 310                         break;
 311                 }
 312                 /* fall through */
 313         case MONO_TYPE_VALUETYPE: {
 314                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 315                 int i;
 316
 317                 for (i = 0; i < info->num_fields; ++i) {
 318                         class2 = class1;
 319                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 320                 }
 321                 break;
 322         }
 323         default:
 324                 g_assert_not_reached ();
 325         }
 326
 327         /* Merge */
 328         if (class1 == class2)
 329                 ;
 330         else if (class1 == ARG_CLASS_NO_CLASS)
 331                 class1 = class2;
 332         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 333                 class1 = ARG_CLASS_MEMORY;
 334         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 335                 class1 = ARG_CLASS_INTEGER;
 336         else
 337                 class1 = ARG_CLASS_SSE;
 338
 339         return class1;
 340 }
 341
 342 static int
 343 count_fields_nested (MonoClass *klass, gboolean pinvoke)
 344 {
 345         MonoMarshalType *info;
 346         int i, count;
 347
 348         count = 0;
 349         if (pinvoke) {
 350                 info = mono_marshal_load_type_info (klass);
 351                 g_assert(info);
 352                 for (i = 0; i < info->num_fields; ++i) {
 353                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type))
 354                                 count += count_fields_nested (mono_class_from_mono_type (info->fields [i].field->type), pinvoke);
 355                         else
 356                                 count ++;
 357                 }
 358         } else {
 359                 gpointer iter;
 360                 MonoClassField *field;
 361
 362                 iter = NULL;
 363                 while ((field = mono_class_get_fields (klass, &iter))) {
 364                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 365                                 continue;
 366                         if (MONO_TYPE_ISSTRUCT (field->type))
 367                                 count += count_fields_nested (mono_class_from_mono_type (field->type), pinvoke);
 368                         else
 369                                 count ++;
 370                 }
 371         }
 372         return count;
 373 }
 374
 375 typedef struct {
 376         MonoType *type;
 377         int size, offset;
 378 } StructFieldInfo;
 379
 380 /*
 381  * collect_field_info_nested:
 382  *
 383  *   Collect field info from KLASS recursively into FIELDS.
 384  */
 385 static int
 386 collect_field_info_nested (MonoClass *klass, StructFieldInfo *fields, int index, int offset, gboolean pinvoke, gboolean unicode)
 387 {
 388         MonoMarshalType *info;
 389         int i;
 390
 391         if (pinvoke) {
 392                 info = mono_marshal_load_type_info (klass);
 393                 g_assert(info);
 394                 for (i = 0; i < info->num_fields; ++i) {
 395                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 396                                 index = collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields, index, info->fields [i].offset, pinvoke, unicode);
 397                         } else {
 398                                 guint32 align;
 399
 400                                 fields [index].type = info->fields [i].field->type;
 401                                 fields [index].size = mono_marshal_type_size (info->fields [i].field->type,
 402                                                                                                                            info->fields [i].mspec,
 403                                                                                                                            &align, TRUE, unicode);
 404                                 fields [index].offset = offset + info->fields [i].offset;
 405                                 index ++;
 406                         }
 407                 }
 408         } else {
 409                 gpointer iter;
 410                 MonoClassField *field;
 411
 412                 iter = NULL;
 413                 while ((field = mono_class_get_fields (klass, &iter))) {
 414                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 415                                 continue;
 416                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 417                                 index = collect_field_info_nested (mono_class_from_mono_type (field->type), fields, index, field->offset - sizeof (MonoObject), pinvoke, unicode);
 418                         } else {
 419                                 int align;
 420
 421                                 fields [index].type = field->type;
 422                                 fields [index].size = mono_type_size (field->type, &align);
 423                                 fields [index].offset = field->offset - sizeof (MonoObject) + offset;
 424                                 index ++;
 425                         }
 426                 }
 427         }
 428         return index;
 429 }
 430
 431 #ifdef TARGET_WIN32
 432
 433 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 434 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 435
 436 static gboolean
 437 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 438 {
 439         gboolean result = FALSE;
 440
 441         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 442         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 443
 444         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 445         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 446         arg_info->pair_size [0] = 0;
 447         arg_info->pair_size [1] = 0;
 448         arg_info->nregs = 0;
 449
 450         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 451                 /* Pass parameter in integer register. */
 452                 arg_info->pair_storage [0] = ArgInIReg;
 453                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 454                 (*current_int_reg) ++;
 455                 result = TRUE;
 456         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 457                 /* Pass parameter in float register. */
 458                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 459                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 460                 (*current_float_reg) ++;
 461                 result = TRUE;
 462         }
 463
 464         if (result == TRUE) {
 465                 arg_info->pair_size [0] = arg_size;
 466                 arg_info->nregs = 1;
 467         }
 468
 469         return result;
 470 }
 471
 472 inline gboolean
 473 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 474 {
 475         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 476 }
 477
 478 inline gboolean
 479 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 480 {
 481         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 482 }
 483
 484 static void
 485 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 486                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 487 {
 488         /* Windows x64 value type ABI.
 489         *
 490         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 491         *
 492         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 493         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 494         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 495         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 496         *
 497         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 498         *
 499         * Integers/Float types smaller than or equal to 8 bytes
 500         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 501         * Properly sized struct/unions (1,2,4,8)
 502         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 503         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 504         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 505         */
 506
 507         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 508
 509         if (!is_return) {
 510
 511                 /* Parameter cases. */
 512                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 513                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 514
 515                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 516                         arg_info->storage = ArgValuetypeInReg;
 517                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 518                                 /* No more registers, fallback passing parameter on stack as value. */
 519                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 520
 521                                 /* Passing value directly on stack, so use size of value. */
 522                                 arg_info->storage = ArgOnStack;
 523                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 524                                 arg_info->offset = *stack_size;
 525                                 arg_info->arg_size = arg_size;
 526                                 *stack_size += arg_size;
 527                         }
 528                 } else {
 529                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 530                         arg_info->storage = ArgValuetypeAddrInIReg;
 531                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 532                                 /* No more registers, fallback passing address to parameter on stack. */
 533                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 534
 535                                 /* Passing an address to value on stack, so use size of register as argument size. */
 536                                 arg_info->storage = ArgValuetypeAddrOnStack;
 537                                 arg_size = sizeof (mgreg_t);
 538                                 arg_info->offset = *stack_size;
 539                                 arg_info->arg_size = arg_size;
 540                                 *stack_size += arg_size;
 541                         }
 542                 }
 543         } else {
 544                 /* Return value cases. */
 545                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 546                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 547
 548                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 549                         arg_info->storage = ArgValuetypeInReg;
 550                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 551
 552                         /* Only RAX/XMM0 should be used to return valuetype. */
 553                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 554                 } else {
 555                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 556                         arg_info->storage = ArgValuetypeAddrInIReg;
 557                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 558
 559                         /* Only RAX should be used to return valuetype address. */
 560                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 561
 562                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 563                         arg_info->offset = *stack_size;
 564                         *stack_size += arg_size;
 565                 }
 566         }
 567 }
 568
 569 static void
 570 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 571 {
 572         *arg_size = 0;
 573         *arg_class = ARG_CLASS_NO_CLASS;
 574
 575         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 576
 577         if (pinvoke) {
 578                 /* Calculate argument class type and size of marshalled type. */
 579                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 580                 *arg_size = info->native_size;
 581         } else {
 582                 /* Calculate argument class type and size of managed type. */
 583                 *arg_size = mono_class_value_size (klass, NULL);
 584         }
 585
 586         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 587         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 588
 589         if (*arg_class == ARG_CLASS_MEMORY) {
 590                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 591                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 592         }
 593
 594         /*
 595         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 596         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 597         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 598         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 599         * it must be represented in call and cannot be dropped.
 600         */
 601         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 602                 arg_info->pass_empty_struct = TRUE;
 603                 *arg_size = SIZEOF_REGISTER;
 604                 *arg_class = ARG_CLASS_INTEGER;
 605         }
 606
 607         assert (*arg_class != ARG_CLASS_NO_CLASS);
 608 }
 609
 610 static void
 611 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 612                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 613 {
 614         guint32 arg_size = SIZEOF_REGISTER;
 615         MonoClass *klass = NULL;
 616         ArgumentClass arg_class;
 617
 618         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 619
 620         klass = mono_class_from_mono_type (type);
 621         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 622
 623         /* Only drop value type if its not an empty struct as input that must be represented in call */
 624         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 625                 arg_info->storage = ArgValuetypeInReg;
 626                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 627         } else {
 628                 /* Alocate storage for value type. */
 629                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 630         }
 631 }
 632
 633 #endif /* TARGET_WIN32 */
 634
 635 static void
 636 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 637                            gboolean is_return,
 638                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 639 {
 640 #ifdef TARGET_WIN32
 641         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 642 #else
 643         guint32 size, quad, nquads, i, nfields;
 644         /* Keep track of the size used in each quad so we can */
 645         /* use the right size when copying args/return vars.  */
 646         guint32 quadsize [2] = {8, 8};
 647         ArgumentClass args [2];
 648         StructFieldInfo *fields = NULL;
 649         MonoClass *klass;
 650         gboolean pass_on_stack = FALSE;
 651         int struct_size;
 652
 653         klass = mono_class_from_mono_type (type);
 654         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 655
 656         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 657                 /* We pass and return vtypes of size 8 in a register */
 658         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 659                 pass_on_stack = TRUE;
 660         }
 661
 662         /* If this struct can't be split up naturally into 8-byte */
 663         /* chunks (registers), pass it on the stack.              */
 664         if (sig->pinvoke) {
 665                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 666                 g_assert (info);
 667                 struct_size = info->native_size;
 668         } else {
 669                 struct_size = mono_class_value_size (klass, NULL);
 670         }
 671         /*
 672          * Collect field information recursively to be able to
 673          * handle nested structures.
 674          */
 675         nfields = count_fields_nested (klass, sig->pinvoke);
 676         fields = g_new0 (StructFieldInfo, nfields);
 677         collect_field_info_nested (klass, fields, 0, 0, sig->pinvoke, klass->unicode);
 678
 679         for (i = 0; i < nfields; ++i) {
 680                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 681                         pass_on_stack = TRUE;
 682                         break;
 683                 }
 684         }
 685
 686         if (size == 0) {
 687                 ainfo->storage = ArgValuetypeInReg;
 688                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 689                 return;
 690         }
 691
 692         if (pass_on_stack) {
 693                 /* Allways pass in memory */
 694                 ainfo->offset = *stack_size;
 695                 *stack_size += ALIGN_TO (size, 8);
 696                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 697                 if (!is_return)
 698                         ainfo->arg_size = ALIGN_TO (size, 8);
 699
 700                 g_free (fields);
 701                 return;
 702         }
 703
 704         if (size > 8)
 705                 nquads = 2;
 706         else
 707                 nquads = 1;
 708
 709         if (!sig->pinvoke) {
 710                 int n = mono_class_value_size (klass, NULL);
 711
 712                 quadsize [0] = n >= 8 ? 8 : n;
 713                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 714
 715                 /* Always pass in 1 or 2 integer registers */
 716                 args [0] = ARG_CLASS_INTEGER;
 717                 args [1] = ARG_CLASS_INTEGER;
 718                 /* Only the simplest cases are supported */
 719                 if (is_return && nquads != 1) {
 720                         args [0] = ARG_CLASS_MEMORY;
 721                         args [1] = ARG_CLASS_MEMORY;
 722                 }
 723         } else {
 724                 /*
 725                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 726                  * The X87 and SSEUP stuff is left out since there are no such types in
 727                  * the CLR.
 728                  */
 729                 if (!nfields) {
 730                         ainfo->storage = ArgValuetypeInReg;
 731                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 732                         return;
 733                 }
 734
 735                 if (struct_size > 16) {
 736                         ainfo->offset = *stack_size;
 737                         *stack_size += ALIGN_TO (struct_size, 8);
 738                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 739                         if (!is_return)
 740                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 741
 742                         g_free (fields);
 743                         return;
 744                 }
 745
 746                 args [0] = ARG_CLASS_NO_CLASS;
 747                 args [1] = ARG_CLASS_NO_CLASS;
 748                 for (quad = 0; quad < nquads; ++quad) {
 749                         ArgumentClass class1;
 750
 751                         if (nfields == 0)
 752                                 class1 = ARG_CLASS_MEMORY;
 753                         else
 754                                 class1 = ARG_CLASS_NO_CLASS;
 755                         for (i = 0; i < nfields; ++i) {
 756                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 757                                         /* Unaligned field */
 758                                         NOT_IMPLEMENTED;
 759                                 }
 760
 761                                 /* Skip fields in other quad */
 762                                 if ((quad == 0) && (fields [i].offset >= 8))
 763                                         continue;
 764                                 if ((quad == 1) && (fields [i].offset < 8))
 765                                         continue;
 766
 767                                 /* How far into this quad this data extends.*/
 768                                 /* (8 is size of quad) */
 769                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 770
 771                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 772                         }
 773                         /* Empty structs have a nonzero size, causing this assert to be hit */
 774                         if (sig->pinvoke)
 775                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 776                         args [quad] = class1;
 777                 }
 778         }
 779
 780         g_free (fields);
 781
 782         /* Post merger cleanup */
 783         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 784                 args [0] = args [1] = ARG_CLASS_MEMORY;
 785
 786         /* Allocate registers */
 787         {
 788                 int orig_gr = *gr;
 789                 int orig_fr = *fr;
 790
 791                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 792                         quadsize [0] ++;
 793                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 794                         quadsize [1] ++;
 795
 796                 ainfo->storage = ArgValuetypeInReg;
 797                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 798                 g_assert (quadsize [0] <= 8);
 799                 g_assert (quadsize [1] <= 8);
 800                 ainfo->pair_size [0] = quadsize [0];
 801                 ainfo->pair_size [1] = quadsize [1];
 802                 ainfo->nregs = nquads;
 803                 for (quad = 0; quad < nquads; ++quad) {
 804                         switch (args [quad]) {
 805                         case ARG_CLASS_INTEGER:
 806                                 if (*gr >= PARAM_REGS)
 807                                         args [quad] = ARG_CLASS_MEMORY;
 808                                 else {
 809                                         ainfo->pair_storage [quad] = ArgInIReg;
 810                                         if (is_return)
 811                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 812                                         else
 813                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 814                                         (*gr) ++;
 815                                 }
 816                                 break;
 817                         case ARG_CLASS_SSE:
 818                                 if (*fr >= FLOAT_PARAM_REGS)
 819                                         args [quad] = ARG_CLASS_MEMORY;
 820                                 else {
 821                                         if (quadsize[quad] <= 4)
 822                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 823                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 824                                         ainfo->pair_regs [quad] = *fr;
 825                                         (*fr) ++;
 826                                 }
 827                                 break;
 828                         case ARG_CLASS_MEMORY:
 829                                 break;
 830                         case ARG_CLASS_NO_CLASS:
 831                                 break;
 832                         default:
 833                                 g_assert_not_reached ();
 834                         }
 835                 }
 836
 837                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 838                         int arg_size;
 839                         /* Revert possible register assignments */
 840                         *gr = orig_gr;
 841                         *fr = orig_fr;
 842
 843                         ainfo->offset = *stack_size;
 844                         if (sig->pinvoke)
 845                                 arg_size = ALIGN_TO (struct_size, 8);
 846                         else
 847                                 arg_size = nquads * sizeof(mgreg_t);
 848                         *stack_size += arg_size;
 849                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 850                         if (!is_return)
 851                                 ainfo->arg_size = arg_size;
 852                 }
 853         }
 854 #endif /* !TARGET_WIN32 */
 855 }
 856
 857 /*
 858  * get_call_info:
 859  *
 860  * Obtain information about a call according to the calling convention.
 861  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 862  * Draft Version 0.23" document for more information.
 863  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 864  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 865  */
 866 static CallInfo*
 867 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 868 {
 869         guint32 i, gr, fr, pstart;
 870         MonoType *ret_type;
 871         int n = sig->hasthis + sig->param_count;
 872         guint32 stack_size = 0;
 873         CallInfo *cinfo;
 874         gboolean is_pinvoke = sig->pinvoke;
 875
 876         if (mp)
 877                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 878         else
 879                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 880
 881         cinfo->nargs = n;
 882         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 883
 884         gr = 0;
 885         fr = 0;
 886
 887 #ifdef TARGET_WIN32
 888         /* Reserve space where the callee can save the argument registers */
 889         stack_size = 4 * sizeof (mgreg_t);
 890 #endif
 891
 892         /* return value */
 893         ret_type = mini_get_underlying_type (sig->ret);
 894         switch (ret_type->type) {
 895         case MONO_TYPE_I1:
 896         case MONO_TYPE_U1:
 897         case MONO_TYPE_I2:
 898         case MONO_TYPE_U2:
 899         case MONO_TYPE_I4:
 900         case MONO_TYPE_U4:
 901         case MONO_TYPE_I:
 902         case MONO_TYPE_U:
 903         case MONO_TYPE_PTR:
 904         case MONO_TYPE_FNPTR:
 905         case MONO_TYPE_CLASS:
 906         case MONO_TYPE_OBJECT:
 907         case MONO_TYPE_SZARRAY:
 908         case MONO_TYPE_ARRAY:
 909         case MONO_TYPE_STRING:
 910                 cinfo->ret.storage = ArgInIReg;
 911                 cinfo->ret.reg = AMD64_RAX;
 912                 break;
 913         case MONO_TYPE_U8:
 914         case MONO_TYPE_I8:
 915                 cinfo->ret.storage = ArgInIReg;
 916                 cinfo->ret.reg = AMD64_RAX;
 917                 break;
 918         case MONO_TYPE_R4:
 919                 cinfo->ret.storage = ArgInFloatSSEReg;
 920                 cinfo->ret.reg = AMD64_XMM0;
 921                 break;
 922         case MONO_TYPE_R8:
 923                 cinfo->ret.storage = ArgInDoubleSSEReg;
 924                 cinfo->ret.reg = AMD64_XMM0;
 925                 break;
 926         case MONO_TYPE_GENERICINST:
 927                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 928                         cinfo->ret.storage = ArgInIReg;
 929                         cinfo->ret.reg = AMD64_RAX;
 930                         break;
 931                 }
 932                 if (mini_is_gsharedvt_type (ret_type)) {
 933                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 934                         break;
 935                 }
 936                 /* fall through */
 937         case MONO_TYPE_VALUETYPE:
 938         case MONO_TYPE_TYPEDBYREF: {
 939                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 940
 941                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 942                 g_assert (cinfo->ret.storage != ArgInIReg);
 943                 break;
 944         }
 945         case MONO_TYPE_VAR:
 946         case MONO_TYPE_MVAR:
 947                 g_assert (mini_is_gsharedvt_type (ret_type));
 948                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 949                 break;
 950         case MONO_TYPE_VOID:
 951                 break;
 952         default:
 953                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 954         }
 955
 956         pstart = 0;
 957         /*
 958          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 959          * the first argument, allowing 'this' to be always passed in the first arg reg.
 960          * Also do this if the first argument is a reference type, since virtual calls
 961          * are sometimes made using calli without sig->hasthis set, like in the delegate
 962          * invoke wrappers.
 963          */
 964         ArgStorage ret_storage = cinfo->ret.storage;
 965         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 966                 if (sig->hasthis) {
 967                         add_general (&gr, &stack_size, cinfo->args + 0);
 968                 } else {
 969                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 970                         pstart = 1;
 971                 }
 972                 add_general (&gr, &stack_size, &cinfo->ret);
 973                 cinfo->ret.storage = ret_storage;
 974                 cinfo->vret_arg_index = 1;
 975         } else {
 976                 /* this */
 977                 if (sig->hasthis)
 978                         add_general (&gr, &stack_size, cinfo->args + 0);
 979
 980                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 981                         add_general (&gr, &stack_size, &cinfo->ret);
 982                         cinfo->ret.storage = ret_storage;
 983                 }
 984         }
 985
 986         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 987                 gr = PARAM_REGS;
 988                 fr = FLOAT_PARAM_REGS;
 989
 990                 /* Emit the signature cookie just before the implicit arguments */
 991                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 992         }
 993
 994         for (i = pstart; i < sig->param_count; ++i) {
 995                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 996                 MonoType *ptype;
 997
 998 #ifdef TARGET_WIN32
 999                 /* The float param registers and other param registers must be the same index on Windows x64.*/
1000                 if (gr > fr)
1001                         fr = gr;
1002                 else if (fr > gr)
1003                         gr = fr;
1004 #endif
1005
1006                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1007                         /* We allways pass the sig cookie on the stack for simplicity */
1008                         /*
1009                          * Prevent implicit arguments + the sig cookie from being passed
1010                          * in registers.
1011                          */
1012                         gr = PARAM_REGS;
1013                         fr = FLOAT_PARAM_REGS;
1014
1015                         /* Emit the signature cookie just before the implicit arguments */
1016                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
1017                 }
1018
1019                 ptype = mini_get_underlying_type (sig->params [i]);
1020                 switch (ptype->type) {
1021                 case MONO_TYPE_I1:
1022                 case MONO_TYPE_U1:
1023                         add_general (&gr, &stack_size, ainfo);
1024                         break;
1025                 case MONO_TYPE_I2:
1026                 case MONO_TYPE_U2:
1027                         add_general (&gr, &stack_size, ainfo);
1028                         break;
1029                 case MONO_TYPE_I4:
1030                 case MONO_TYPE_U4:
1031                         add_general (&gr, &stack_size, ainfo);
1032                         break;
1033                 case MONO_TYPE_I:
1034                 case MONO_TYPE_U:
1035                 case MONO_TYPE_PTR:
1036                 case MONO_TYPE_FNPTR:
1037                 case MONO_TYPE_CLASS:
1038                 case MONO_TYPE_OBJECT:
1039                 case MONO_TYPE_STRING:
1040                 case MONO_TYPE_SZARRAY:
1041                 case MONO_TYPE_ARRAY:
1042                         add_general (&gr, &stack_size, ainfo);
1043                         break;
1044                 case MONO_TYPE_GENERICINST:
1045                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1046                                 add_general (&gr, &stack_size, ainfo);
1047                                 break;
1048                         }
1049                         if (mini_is_gsharedvt_variable_type (ptype)) {
1050                                 /* gsharedvt arguments are passed by ref */
1051                                 add_general (&gr, &stack_size, ainfo);
1052                                 if (ainfo->storage == ArgInIReg)
1053                                         ainfo->storage = ArgGSharedVtInReg;
1054                                 else
1055                                         ainfo->storage = ArgGSharedVtOnStack;
1056                                 break;
1057                         }
1058                         /* fall through */
1059                 case MONO_TYPE_VALUETYPE:
1060                 case MONO_TYPE_TYPEDBYREF:
1061                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1062                         break;
1063                 case MONO_TYPE_U8:
1064
1065                 case MONO_TYPE_I8:
1066                         add_general (&gr, &stack_size, ainfo);
1067                         break;
1068                 case MONO_TYPE_R4:
1069                         add_float (&fr, &stack_size, ainfo, FALSE);
1070                         break;
1071                 case MONO_TYPE_R8:
1072                         add_float (&fr, &stack_size, ainfo, TRUE);
1073                         break;
1074                 case MONO_TYPE_VAR:
1075                 case MONO_TYPE_MVAR:
1076                         /* gsharedvt arguments are passed by ref */
1077                         g_assert (mini_is_gsharedvt_type (ptype));
1078                         add_general (&gr, &stack_size, ainfo);
1079                         if (ainfo->storage == ArgInIReg)
1080                                 ainfo->storage = ArgGSharedVtInReg;
1081                         else
1082                                 ainfo->storage = ArgGSharedVtOnStack;
1083                         break;
1084                 default:
1085                         g_assert_not_reached ();
1086                 }
1087         }
1088
1089         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1090                 gr = PARAM_REGS;
1091                 fr = FLOAT_PARAM_REGS;
1092
1093                 /* Emit the signature cookie just before the implicit arguments */
1094                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1095         }
1096
1097         cinfo->stack_usage = stack_size;
1098         cinfo->reg_usage = gr;
1099         cinfo->freg_usage = fr;
1100         return cinfo;
1101 }
1102
1103 /*
1104  * mono_arch_get_argument_info:
1105  * @csig:  a method signature
1106  * @param_count: the number of parameters to consider
1107  * @arg_info: an array to store the result infos
1108  *
1109  * Gathers information on parameters such as size, alignment and
1110  * padding. arg_info should be large enought to hold param_count + 1 entries.
1111  *
1112  * Returns the size of the argument area on the stack.
1113  */
1114 int
1115 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1116 {
1117         int k;
1118         CallInfo *cinfo = get_call_info (NULL, csig);
1119         guint32 args_size = cinfo->stack_usage;
1120
1121         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1122         if (csig->hasthis) {
1123                 arg_info [0].offset = 0;
1124         }
1125
1126         for (k = 0; k < param_count; k++) {
1127                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1128                 /* FIXME: */
1129                 arg_info [k + 1].size = 0;
1130         }
1131
1132         g_free (cinfo);
1133
1134         return args_size;
1135 }
1136
1137 gboolean
1138 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1139 {
1140         CallInfo *c1, *c2;
1141         gboolean res;
1142         MonoType *callee_ret;
1143
1144         c1 = get_call_info (NULL, caller_sig);
1145         c2 = get_call_info (NULL, callee_sig);
1146         res = c1->stack_usage >= c2->stack_usage;
1147         callee_ret = mini_get_underlying_type (callee_sig->ret);
1148         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1149                 /* An address on the callee's stack is passed as the first argument */
1150                 res = FALSE;
1151
1152         g_free (c1);
1153         g_free (c2);
1154
1155         return res;
1156 }
1157
1158 /*
1159  * Initialize the cpu to execute managed code.
1160  */
1161 void
1162 mono_arch_cpu_init (void)
1163 {
1164 #ifndef _MSC_VER
1165         guint16 fpcw;
1166
1167         /* spec compliance requires running with double precision */
1168         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1169         fpcw &= ~X86_FPCW_PRECC_MASK;
1170         fpcw |= X86_FPCW_PREC_DOUBLE;
1171         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1172         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1173 #else
1174         /* TODO: This is crashing on Win64 right now.
1175         * _control87 (_PC_53, MCW_PC);
1176         */
1177 #endif
1178 }
1179
1180 /*
1181  * Initialize architecture specific code.
1182  */
1183 void
1184 mono_arch_init (void)
1185 {
1186         mono_os_mutex_init_recursive (&mini_arch_mutex);
1187
1188         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1189         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1190         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1191         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1192         mono_aot_register_jit_icall ("mono_amd64_handler_block_trampoline_helper", mono_amd64_handler_block_trampoline_helper);
1193
1194 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1195         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1196 #endif
1197
1198         if (!mono_aot_only)
1199                 bp_trampoline = mini_get_breakpoint_trampoline ();
1200 }
1201
1202 /*
1203  * Cleanup architecture specific code.
1204  */
1205 void
1206 mono_arch_cleanup (void)
1207 {
1208         mono_os_mutex_destroy (&mini_arch_mutex);
1209 }
1210
1211 /*
1212  * This function returns the optimizations supported on this cpu.
1213  */
1214 guint32
1215 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1216 {
1217         guint32 opts = 0;
1218
1219         *exclude_mask = 0;
1220
1221         if (mono_hwcap_x86_has_cmov) {
1222                 opts |= MONO_OPT_CMOV;
1223
1224                 if (mono_hwcap_x86_has_fcmov)
1225                         opts |= MONO_OPT_FCMOV;
1226                 else
1227                         *exclude_mask |= MONO_OPT_FCMOV;
1228         } else {
1229                 *exclude_mask |= MONO_OPT_CMOV;
1230         }
1231
1232 #ifdef TARGET_WIN32
1233         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1234         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1235         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1236         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1237         /* will now have a reference to an argument that won't be fully decomposed. */
1238         *exclude_mask |= MONO_OPT_SIMD;
1239 #endif
1240
1241         return opts;
1242 }
1243
1244 /*
1245  * This function test for all SSE functions supported.
1246  *
1247  * Returns a bitmask corresponding to all supported versions.
1248  *
1249  */
1250 guint32
1251 mono_arch_cpu_enumerate_simd_versions (void)
1252 {
1253         guint32 sse_opts = 0;
1254
1255         if (mono_hwcap_x86_has_sse1)
1256                 sse_opts |= SIMD_VERSION_SSE1;
1257
1258         if (mono_hwcap_x86_has_sse2)
1259                 sse_opts |= SIMD_VERSION_SSE2;
1260
1261         if (mono_hwcap_x86_has_sse3)
1262                 sse_opts |= SIMD_VERSION_SSE3;
1263
1264         if (mono_hwcap_x86_has_ssse3)
1265                 sse_opts |= SIMD_VERSION_SSSE3;
1266
1267         if (mono_hwcap_x86_has_sse41)
1268                 sse_opts |= SIMD_VERSION_SSE41;
1269
1270         if (mono_hwcap_x86_has_sse42)
1271                 sse_opts |= SIMD_VERSION_SSE42;
1272
1273         if (mono_hwcap_x86_has_sse4a)
1274                 sse_opts |= SIMD_VERSION_SSE4a;
1275
1276         return sse_opts;
1277 }
1278
1279 #ifndef DISABLE_JIT
1280
1281 GList *
1282 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1283 {
1284         GList *vars = NULL;
1285         int i;
1286
1287         for (i = 0; i < cfg->num_varinfo; i++) {
1288                 MonoInst *ins = cfg->varinfo [i];
1289                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1290
1291                 /* unused vars */
1292                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1293                         continue;
1294
1295                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1296                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1297                         continue;
1298
1299                 if (mono_is_regsize_var (ins->inst_vtype)) {
1300                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1301                         g_assert (i == vmv->idx);
1302                         vars = g_list_prepend (vars, vmv);
1303                 }
1304         }
1305
1306         vars = mono_varlist_sort (cfg, vars, 0);
1307
1308         return vars;
1309 }
1310
1311 /**
1312  * mono_arch_compute_omit_fp:
1313  *
1314  *   Determine whenever the frame pointer can be eliminated.
1315  */
1316 static void
1317 mono_arch_compute_omit_fp (MonoCompile *cfg)
1318 {
1319         MonoMethodSignature *sig;
1320         MonoMethodHeader *header;
1321         int i, locals_size;
1322         CallInfo *cinfo;
1323
1324         if (cfg->arch.omit_fp_computed)
1325                 return;
1326
1327         header = cfg->header;
1328
1329         sig = mono_method_signature (cfg->method);
1330
1331         if (!cfg->arch.cinfo)
1332                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1333         cinfo = (CallInfo *)cfg->arch.cinfo;
1334
1335         /*
1336          * FIXME: Remove some of the restrictions.
1337          */
1338         cfg->arch.omit_fp = TRUE;
1339         cfg->arch.omit_fp_computed = TRUE;
1340
1341         if (cfg->disable_omit_fp)
1342                 cfg->arch.omit_fp = FALSE;
1343
1344         if (!debug_omit_fp ())
1345                 cfg->arch.omit_fp = FALSE;
1346         /*
1347         if (cfg->method->save_lmf)
1348                 cfg->arch.omit_fp = FALSE;
1349         */
1350         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1351                 cfg->arch.omit_fp = FALSE;
1352         if (header->num_clauses)
1353                 cfg->arch.omit_fp = FALSE;
1354         if (cfg->param_area)
1355                 cfg->arch.omit_fp = FALSE;
1356         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1357                 cfg->arch.omit_fp = FALSE;
1358         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1359                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1360                 cfg->arch.omit_fp = FALSE;
1361         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1362                 ArgInfo *ainfo = &cinfo->args [i];
1363
1364                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1365                         /*
1366                          * The stack offset can only be determined when the frame
1367                          * size is known.
1368                          */
1369                         cfg->arch.omit_fp = FALSE;
1370                 }
1371         }
1372
1373         locals_size = 0;
1374         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1375                 MonoInst *ins = cfg->varinfo [i];
1376                 int ialign;
1377
1378                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1379         }
1380 }
1381
1382 GList *
1383 mono_arch_get_global_int_regs (MonoCompile *cfg)
1384 {
1385         GList *regs = NULL;
1386
1387         mono_arch_compute_omit_fp (cfg);
1388
1389         if (cfg->arch.omit_fp)
1390                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1391
1392         /* We use the callee saved registers for global allocation */
1393         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1394         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1395         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1396         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1397         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1398 #ifdef TARGET_WIN32
1399         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1400         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1401 #endif
1402
1403         return regs;
1404 }
1405
1406 GList*
1407 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1408 {
1409         GList *regs = NULL;
1410         int i;
1411
1412         /* All XMM registers */
1413         for (i = 0; i < 16; ++i)
1414                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1415
1416         return regs;
1417 }
1418
1419 GList*
1420 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1421 {
1422         static GList *r = NULL;
1423
1424         if (r == NULL) {
1425                 GList *regs = NULL;
1426
1427                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1428                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1429                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1430                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1431                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1432                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1433
1434                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1435                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1436                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1437                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1438                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1439                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1440                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1441                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1442
1443                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1444         }
1445
1446         return r;
1447 }
1448
1449 GList*
1450 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1451 {
1452         int i;
1453         static GList *r = NULL;
1454
1455         if (r == NULL) {
1456                 GList *regs = NULL;
1457
1458                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1459                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1460
1461                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1462         }
1463
1464         return r;
1465 }
1466
1467 /*
1468  * mono_arch_regalloc_cost:
1469  *
1470  *  Return the cost, in number of memory references, of the action of
1471  * allocating the variable VMV into a register during global register
1472  * allocation.
1473  */
1474 guint32
1475 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1476 {
1477         MonoInst *ins = cfg->varinfo [vmv->idx];
1478
1479         if (cfg->method->save_lmf)
1480                 /* The register is already saved */
1481                 /* substract 1 for the invisible store in the prolog */
1482                 return (ins->opcode == OP_ARG) ? 0 : 1;
1483         else
1484                 /* push+pop */
1485                 return (ins->opcode == OP_ARG) ? 1 : 2;
1486 }
1487
1488 /*
1489  * mono_arch_fill_argument_info:
1490  *
1491  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1492  * of the method.
1493  */
1494 void
1495 mono_arch_fill_argument_info (MonoCompile *cfg)
1496 {
1497         MonoType *sig_ret;
1498         MonoMethodSignature *sig;
1499         MonoInst *ins;
1500         int i;
1501         CallInfo *cinfo;
1502
1503         sig = mono_method_signature (cfg->method);
1504
1505         cinfo = (CallInfo *)cfg->arch.cinfo;
1506         sig_ret = mini_get_underlying_type (sig->ret);
1507
1508         /*
1509          * Contrary to mono_arch_allocate_vars (), the information should describe
1510          * where the arguments are at the beginning of the method, not where they can be
1511          * accessed during the execution of the method. The later makes no sense for the
1512          * global register allocator, since a variable can be in more than one location.
1513          */
1514         switch (cinfo->ret.storage) {
1515         case ArgInIReg:
1516         case ArgInFloatSSEReg:
1517         case ArgInDoubleSSEReg:
1518                 cfg->ret->opcode = OP_REGVAR;
1519                 cfg->ret->inst_c0 = cinfo->ret.reg;
1520                 break;
1521         case ArgValuetypeInReg:
1522                 cfg->ret->opcode = OP_REGOFFSET;
1523                 cfg->ret->inst_basereg = -1;
1524                 cfg->ret->inst_offset = -1;
1525                 break;
1526         case ArgNone:
1527                 break;
1528         default:
1529                 g_assert_not_reached ();
1530         }
1531
1532         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1533                 ArgInfo *ainfo = &cinfo->args [i];
1534
1535                 ins = cfg->args [i];
1536
1537                 switch (ainfo->storage) {
1538                 case ArgInIReg:
1539                 case ArgInFloatSSEReg:
1540                 case ArgInDoubleSSEReg:
1541                         ins->opcode = OP_REGVAR;
1542                         ins->inst_c0 = ainfo->reg;
1543                         break;
1544                 case ArgOnStack:
1545                         ins->opcode = OP_REGOFFSET;
1546                         ins->inst_basereg = -1;
1547                         ins->inst_offset = -1;
1548                         break;
1549                 case ArgValuetypeInReg:
1550                         /* Dummy */
1551                         ins->opcode = OP_NOP;
1552                         break;
1553                 default:
1554                         g_assert_not_reached ();
1555                 }
1556         }
1557 }
1558
1559 void
1560 mono_arch_allocate_vars (MonoCompile *cfg)
1561 {
1562         MonoType *sig_ret;
1563         MonoMethodSignature *sig;
1564         MonoInst *ins;
1565         int i, offset;
1566         guint32 locals_stack_size, locals_stack_align;
1567         gint32 *offsets;
1568         CallInfo *cinfo;
1569
1570         sig = mono_method_signature (cfg->method);
1571
1572         cinfo = (CallInfo *)cfg->arch.cinfo;
1573         sig_ret = mini_get_underlying_type (sig->ret);
1574
1575         mono_arch_compute_omit_fp (cfg);
1576
1577         /*
1578          * We use the ABI calling conventions for managed code as well.
1579          * Exception: valuetypes are only sometimes passed or returned in registers.
1580          */
1581
1582         /*
1583          * The stack looks like this:
1584          * <incoming arguments passed on the stack>
1585          * <return value>
1586          * <lmf/caller saved registers>
1587          * <locals>
1588          * <spill area>
1589          * <localloc area>  -> grows dynamically
1590          * <params area>
1591          */
1592
1593         if (cfg->arch.omit_fp) {
1594                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1595                 cfg->frame_reg = AMD64_RSP;
1596                 offset = 0;
1597         } else {
1598                 /* Locals are allocated backwards from %fp */
1599                 cfg->frame_reg = AMD64_RBP;
1600                 offset = 0;
1601         }
1602
1603         cfg->arch.saved_iregs = cfg->used_int_regs;
1604         if (cfg->method->save_lmf) {
1605                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1606                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1607                 cfg->arch.saved_iregs |= iregs_to_save;
1608         }
1609
1610         if (cfg->arch.omit_fp)
1611                 cfg->arch.reg_save_area_offset = offset;
1612         /* Reserve space for callee saved registers */
1613         for (i = 0; i < AMD64_NREG; ++i)
1614                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1615                         offset += sizeof(mgreg_t);
1616                 }
1617         if (!cfg->arch.omit_fp)
1618                 cfg->arch.reg_save_area_offset = -offset;
1619
1620         if (sig_ret->type != MONO_TYPE_VOID) {
1621                 switch (cinfo->ret.storage) {
1622                 case ArgInIReg:
1623                 case ArgInFloatSSEReg:
1624                 case ArgInDoubleSSEReg:
1625                         cfg->ret->opcode = OP_REGVAR;
1626                         cfg->ret->inst_c0 = cinfo->ret.reg;
1627                         cfg->ret->dreg = cinfo->ret.reg;
1628                         break;
1629                 case ArgValuetypeAddrInIReg:
1630                 case ArgGsharedvtVariableInReg:
1631                         /* The register is volatile */
1632                         cfg->vret_addr->opcode = OP_REGOFFSET;
1633                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1634                         if (cfg->arch.omit_fp) {
1635                                 cfg->vret_addr->inst_offset = offset;
1636                                 offset += 8;
1637                         } else {
1638                                 offset += 8;
1639                                 cfg->vret_addr->inst_offset = -offset;
1640                         }
1641                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1642                                 printf ("vret_addr =");
1643                                 mono_print_ins (cfg->vret_addr);
1644                         }
1645                         break;
1646                 case ArgValuetypeInReg:
1647                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1648                         cfg->ret->opcode = OP_REGOFFSET;
1649                         cfg->ret->inst_basereg = cfg->frame_reg;
1650                         if (cfg->arch.omit_fp) {
1651                                 cfg->ret->inst_offset = offset;
1652                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1653                         } else {
1654                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1655                                 cfg->ret->inst_offset = - offset;
1656                         }
1657                         break;
1658                 default:
1659                         g_assert_not_reached ();
1660                 }
1661         }
1662
1663         /* Allocate locals */
1664         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1665         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1666                 char *mname = mono_method_full_name (cfg->method, TRUE);
1667                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1668                 g_free (mname);
1669                 return;
1670         }
1671
1672         if (locals_stack_align) {
1673                 offset += (locals_stack_align - 1);
1674                 offset &= ~(locals_stack_align - 1);
1675         }
1676         if (cfg->arch.omit_fp) {
1677                 cfg->locals_min_stack_offset = offset;
1678                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1679         } else {
1680                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1681                 cfg->locals_max_stack_offset = - offset;
1682         }
1683
1684         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1685                 if (offsets [i] != -1) {
1686                         MonoInst *ins = cfg->varinfo [i];
1687                         ins->opcode = OP_REGOFFSET;
1688                         ins->inst_basereg = cfg->frame_reg;
1689                         if (cfg->arch.omit_fp)
1690                                 ins->inst_offset = (offset + offsets [i]);
1691                         else
1692                                 ins->inst_offset = - (offset + offsets [i]);
1693                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1694                 }
1695         }
1696         offset += locals_stack_size;
1697
1698         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1699                 g_assert (!cfg->arch.omit_fp);
1700                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1701                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1702         }
1703
1704         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1705                 ins = cfg->args [i];
1706                 if (ins->opcode != OP_REGVAR) {
1707                         ArgInfo *ainfo = &cinfo->args [i];
1708                         gboolean inreg = TRUE;
1709
1710                         /* FIXME: Allocate volatile arguments to registers */
1711                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1712                                 inreg = FALSE;
1713
1714                         /*
1715                          * Under AMD64, all registers used to pass arguments to functions
1716                          * are volatile across calls.
1717                          * FIXME: Optimize this.
1718                          */
1719                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1720                                 inreg = FALSE;
1721
1722                         ins->opcode = OP_REGOFFSET;
1723
1724                         switch (ainfo->storage) {
1725                         case ArgInIReg:
1726                         case ArgInFloatSSEReg:
1727                         case ArgInDoubleSSEReg:
1728                         case ArgGSharedVtInReg:
1729                                 if (inreg) {
1730                                         ins->opcode = OP_REGVAR;
1731                                         ins->dreg = ainfo->reg;
1732                                 }
1733                                 break;
1734                         case ArgOnStack:
1735                         case ArgGSharedVtOnStack:
1736                                 g_assert (!cfg->arch.omit_fp);
1737                                 ins->opcode = OP_REGOFFSET;
1738                                 ins->inst_basereg = cfg->frame_reg;
1739                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1740                                 break;
1741                         case ArgValuetypeInReg:
1742                                 break;
1743                         case ArgValuetypeAddrInIReg:
1744                         case ArgValuetypeAddrOnStack: {
1745                                 MonoInst *indir;
1746                                 g_assert (!cfg->arch.omit_fp);
1747                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1748                                 MONO_INST_NEW (cfg, indir, 0);
1749
1750                                 indir->opcode = OP_REGOFFSET;
1751                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1752                                         indir->inst_basereg = cfg->frame_reg;
1753                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1754                                         offset += (sizeof (gpointer));
1755                                         indir->inst_offset = - offset;
1756                                 }
1757                                 else {
1758                                         indir->inst_basereg = cfg->frame_reg;
1759                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1760                                 }
1761
1762                                 ins->opcode = OP_VTARG_ADDR;
1763                                 ins->inst_left = indir;
1764
1765                                 break;
1766                         }
1767                         default:
1768                                 NOT_IMPLEMENTED;
1769                         }
1770
1771                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1772                                 ins->opcode = OP_REGOFFSET;
1773                                 ins->inst_basereg = cfg->frame_reg;
1774                                 /* These arguments are saved to the stack in the prolog */
1775                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1776                                 if (cfg->arch.omit_fp) {
1777                                         ins->inst_offset = offset;
1778                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1779                                         // Arguments are yet supported by the stack map creation code
1780                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1781                                 } else {
1782                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1783                                         ins->inst_offset = - offset;
1784                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1785                                 }
1786                         }
1787                 }
1788         }
1789
1790         cfg->stack_offset = offset;
1791 }
1792
1793 void
1794 mono_arch_create_vars (MonoCompile *cfg)
1795 {
1796         MonoMethodSignature *sig;
1797         CallInfo *cinfo;
1798         MonoType *sig_ret;
1799
1800         sig = mono_method_signature (cfg->method);
1801
1802         if (!cfg->arch.cinfo)
1803                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1804         cinfo = (CallInfo *)cfg->arch.cinfo;
1805
1806         if (cinfo->ret.storage == ArgValuetypeInReg)
1807                 cfg->ret_var_is_local = TRUE;
1808
1809         sig_ret = mini_get_underlying_type (sig->ret);
1810         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1811                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1812                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1813                         printf ("vret_addr = ");
1814                         mono_print_ins (cfg->vret_addr);
1815                 }
1816         }
1817
1818         if (cfg->gen_sdb_seq_points) {
1819                 MonoInst *ins;
1820
1821                 if (cfg->compile_aot) {
1822                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1823                         ins->flags |= MONO_INST_VOLATILE;
1824                         cfg->arch.seq_point_info_var = ins;
1825                 }
1826                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1827                 ins->flags |= MONO_INST_VOLATILE;
1828                 cfg->arch.ss_tramp_var = ins;
1829
1830                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1831                 ins->flags |= MONO_INST_VOLATILE;
1832                 cfg->arch.bp_tramp_var = ins;
1833         }
1834
1835         if (cfg->method->save_lmf)
1836                 cfg->create_lmf_var = TRUE;
1837
1838         if (cfg->method->save_lmf) {
1839                 cfg->lmf_ir = TRUE;
1840 #if !defined(TARGET_WIN32)
1841                 if (mono_get_lmf_tls_offset () != -1 && !optimize_for_xen)
1842                         cfg->lmf_ir_mono_lmf = TRUE;
1843 #endif
1844         }
1845 }
1846
1847 static void
1848 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1849 {
1850         MonoInst *ins;
1851
1852         switch (storage) {
1853         case ArgInIReg:
1854                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1855                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1856                 ins->sreg1 = tree->dreg;
1857                 MONO_ADD_INS (cfg->cbb, ins);
1858                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1859                 break;
1860         case ArgInFloatSSEReg:
1861                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1862                 ins->dreg = mono_alloc_freg (cfg);
1863                 ins->sreg1 = tree->dreg;
1864                 MONO_ADD_INS (cfg->cbb, ins);
1865
1866                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1867                 break;
1868         case ArgInDoubleSSEReg:
1869                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1870                 ins->dreg = mono_alloc_freg (cfg);
1871                 ins->sreg1 = tree->dreg;
1872                 MONO_ADD_INS (cfg->cbb, ins);
1873
1874                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1875
1876                 break;
1877         default:
1878                 g_assert_not_reached ();
1879         }
1880 }
1881
1882 static int
1883 arg_storage_to_load_membase (ArgStorage storage)
1884 {
1885         switch (storage) {
1886         case ArgInIReg:
1887 #if defined(__mono_ilp32__)
1888                 return OP_LOADI8_MEMBASE;
1889 #else
1890                 return OP_LOAD_MEMBASE;
1891 #endif
1892         case ArgInDoubleSSEReg:
1893                 return OP_LOADR8_MEMBASE;
1894         case ArgInFloatSSEReg:
1895                 return OP_LOADR4_MEMBASE;
1896         default:
1897                 g_assert_not_reached ();
1898         }
1899
1900         return -1;
1901 }
1902
1903 static void
1904 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1905 {
1906         MonoMethodSignature *tmp_sig;
1907         int sig_reg;
1908
1909         if (call->tail_call)
1910                 NOT_IMPLEMENTED;
1911
1912         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1913
1914         /*
1915          * mono_ArgIterator_Setup assumes the signature cookie is
1916          * passed first and all the arguments which were before it are
1917          * passed on the stack after the signature. So compensate by
1918          * passing a different signature.
1919          */
1920         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1921         tmp_sig->param_count -= call->signature->sentinelpos;
1922         tmp_sig->sentinelpos = 0;
1923         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1924
1925         sig_reg = mono_alloc_ireg (cfg);
1926         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1927
1928         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1929 }
1930
1931 #ifdef ENABLE_LLVM
1932 static inline LLVMArgStorage
1933 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1934 {
1935         switch (storage) {
1936         case ArgInIReg:
1937                 return LLVMArgInIReg;
1938         case ArgNone:
1939                 return LLVMArgNone;
1940         case ArgGSharedVtInReg:
1941         case ArgGSharedVtOnStack:
1942                 return LLVMArgGSharedVt;
1943         default:
1944                 g_assert_not_reached ();
1945                 return LLVMArgNone;
1946         }
1947 }
1948
1949 LLVMCallInfo*
1950 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1951 {
1952         int i, n;
1953         CallInfo *cinfo;
1954         ArgInfo *ainfo;
1955         int j;
1956         LLVMCallInfo *linfo;
1957         MonoType *t, *sig_ret;
1958
1959         n = sig->param_count + sig->hasthis;
1960         sig_ret = mini_get_underlying_type (sig->ret);
1961
1962         cinfo = get_call_info (cfg->mempool, sig);
1963
1964         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1965
1966         /*
1967          * LLVM always uses the native ABI while we use our own ABI, the
1968          * only difference is the handling of vtypes:
1969          * - we only pass/receive them in registers in some cases, and only
1970          *   in 1 or 2 integer registers.
1971          */
1972         switch (cinfo->ret.storage) {
1973         case ArgNone:
1974                 linfo->ret.storage = LLVMArgNone;
1975                 break;
1976         case ArgInIReg:
1977         case ArgInFloatSSEReg:
1978         case ArgInDoubleSSEReg:
1979                 linfo->ret.storage = LLVMArgNormal;
1980                 break;
1981         case ArgValuetypeInReg: {
1982                 ainfo = &cinfo->ret;
1983
1984                 if (sig->pinvoke &&
1985                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1986                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1987                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1988                         cfg->disable_llvm = TRUE;
1989                         return linfo;
1990                 }
1991
1992                 linfo->ret.storage = LLVMArgVtypeInReg;
1993                 for (j = 0; j < 2; ++j)
1994                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1995                 break;
1996         }
1997         case ArgValuetypeAddrInIReg:
1998         case ArgGsharedvtVariableInReg:
1999                 /* Vtype returned using a hidden argument */
2000                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2001                 linfo->vret_arg_index = cinfo->vret_arg_index;
2002                 break;
2003         default:
2004                 g_assert_not_reached ();
2005                 break;
2006         }
2007
2008         for (i = 0; i < n; ++i) {
2009                 ainfo = cinfo->args + i;
2010
2011                 if (i >= sig->hasthis)
2012                         t = sig->params [i - sig->hasthis];
2013                 else
2014                         t = &mono_defaults.int_class->byval_arg;
2015                 t = mini_type_get_underlying_type (t);
2016
2017                 linfo->args [i].storage = LLVMArgNone;
2018
2019                 switch (ainfo->storage) {
2020                 case ArgInIReg:
2021                         linfo->args [i].storage = LLVMArgNormal;
2022                         break;
2023                 case ArgInDoubleSSEReg:
2024                 case ArgInFloatSSEReg:
2025                         linfo->args [i].storage = LLVMArgNormal;
2026                         break;
2027                 case ArgOnStack:
2028                         if (MONO_TYPE_ISSTRUCT (t))
2029                                 linfo->args [i].storage = LLVMArgVtypeByVal;
2030                         else
2031                                 linfo->args [i].storage = LLVMArgNormal;
2032                         break;
2033                 case ArgValuetypeInReg:
2034                         if (sig->pinvoke &&
2035                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2036                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2037                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2038                                 cfg->disable_llvm = TRUE;
2039                                 return linfo;
2040                         }
2041
2042                         linfo->args [i].storage = LLVMArgVtypeInReg;
2043                         for (j = 0; j < 2; ++j)
2044                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2045                         break;
2046                 case ArgGSharedVtInReg:
2047                 case ArgGSharedVtOnStack:
2048                         linfo->args [i].storage = LLVMArgGSharedVt;
2049                         break;
2050                 default:
2051                         cfg->exception_message = g_strdup ("ainfo->storage");
2052                         cfg->disable_llvm = TRUE;
2053                         break;
2054                 }
2055         }
2056
2057         return linfo;
2058 }
2059 #endif
2060
2061 void
2062 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2063 {
2064         MonoInst *arg, *in;
2065         MonoMethodSignature *sig;
2066         MonoType *sig_ret;
2067         int i, n;
2068         CallInfo *cinfo;
2069         ArgInfo *ainfo;
2070
2071         sig = call->signature;
2072         n = sig->param_count + sig->hasthis;
2073
2074         cinfo = get_call_info (cfg->mempool, sig);
2075
2076         sig_ret = sig->ret;
2077
2078         if (COMPILE_LLVM (cfg)) {
2079                 /* We shouldn't be called in the llvm case */
2080                 cfg->disable_llvm = TRUE;
2081                 return;
2082         }
2083
2084         /*
2085          * Emit all arguments which are passed on the stack to prevent register
2086          * allocation problems.
2087          */
2088         for (i = 0; i < n; ++i) {
2089                 MonoType *t;
2090                 ainfo = cinfo->args + i;
2091
2092                 in = call->args [i];
2093
2094                 if (sig->hasthis && i == 0)
2095                         t = &mono_defaults.object_class->byval_arg;
2096                 else
2097                         t = sig->params [i - sig->hasthis];
2098
2099                 t = mini_get_underlying_type (t);
2100                 //XXX what about ArgGSharedVtOnStack here?
2101                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2102                         if (!t->byref) {
2103                                 if (t->type == MONO_TYPE_R4)
2104                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2105                                 else if (t->type == MONO_TYPE_R8)
2106                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2107                                 else
2108                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2109                         } else {
2110                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2111                         }
2112                         if (cfg->compute_gc_maps) {
2113                                 MonoInst *def;
2114
2115                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2116                         }
2117                 }
2118         }
2119
2120         /*
2121          * Emit all parameters passed in registers in non-reverse order for better readability
2122          * and to help the optimization in emit_prolog ().
2123          */
2124         for (i = 0; i < n; ++i) {
2125                 ainfo = cinfo->args + i;
2126
2127                 in = call->args [i];
2128
2129                 if (ainfo->storage == ArgInIReg)
2130                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2131         }
2132
2133         for (i = n - 1; i >= 0; --i) {
2134                 MonoType *t;
2135
2136                 ainfo = cinfo->args + i;
2137
2138                 in = call->args [i];
2139
2140                 if (sig->hasthis && i == 0)
2141                         t = &mono_defaults.object_class->byval_arg;
2142                 else
2143                         t = sig->params [i - sig->hasthis];
2144                 t = mini_get_underlying_type (t);
2145
2146                 switch (ainfo->storage) {
2147                 case ArgInIReg:
2148                         /* Already done */
2149                         break;
2150                 case ArgInFloatSSEReg:
2151                 case ArgInDoubleSSEReg:
2152                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2153                         break;
2154                 case ArgOnStack:
2155                 case ArgValuetypeInReg:
2156                 case ArgValuetypeAddrInIReg:
2157                 case ArgValuetypeAddrOnStack:
2158                 case ArgGSharedVtInReg:
2159                 case ArgGSharedVtOnStack: {
2160                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2161                                 /* Already emitted above */
2162                                 break;
2163                         //FIXME what about ArgGSharedVtOnStack ?
2164                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2165                                 MonoInst *call_inst = (MonoInst*)call;
2166                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2167                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2168                                 break;
2169                         }
2170
2171                         guint32 align;
2172                         guint32 size;
2173
2174                         if (sig->pinvoke)
2175                                 size = mono_type_native_stack_size (t, &align);
2176                         else {
2177                                 /*
2178                                  * Other backends use mono_type_stack_size (), but that
2179                                  * aligns the size to 8, which is larger than the size of
2180                                  * the source, leading to reads of invalid memory if the
2181                                  * source is at the end of address space.
2182                                  */
2183                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2184                         }
2185
2186                         if (size >= 10000) {
2187                                 /* Avoid asserts in emit_memcpy () */
2188                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2189                                 /* Continue normally */
2190                         }
2191
2192                         if (size > 0 || ainfo->pass_empty_struct) {
2193                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2194                                 arg->sreg1 = in->dreg;
2195                                 arg->klass = mono_class_from_mono_type (t);
2196                                 arg->backend.size = size;
2197                                 arg->inst_p0 = call;
2198                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2199                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2200
2201                                 MONO_ADD_INS (cfg->cbb, arg);
2202                         }
2203                         break;
2204                 }
2205                 default:
2206                         g_assert_not_reached ();
2207                 }
2208
2209                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2210                         /* Emit the signature cookie just before the implicit arguments */
2211                         emit_sig_cookie (cfg, call, cinfo);
2212         }
2213
2214         /* Handle the case where there are no implicit arguments */
2215         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2216                 emit_sig_cookie (cfg, call, cinfo);
2217
2218         switch (cinfo->ret.storage) {
2219         case ArgValuetypeInReg:
2220                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2221                         /*
2222                          * Tell the JIT to use a more efficient calling convention: call using
2223                          * OP_CALL, compute the result location after the call, and save the
2224                          * result there.
2225                          */
2226                         call->vret_in_reg = TRUE;
2227                         /*
2228                          * Nullify the instruction computing the vret addr to enable
2229                          * future optimizations.
2230                          */
2231                         if (call->vret_var)
2232                                 NULLIFY_INS (call->vret_var);
2233                 } else {
2234                         if (call->tail_call)
2235                                 NOT_IMPLEMENTED;
2236                         /*
2237                          * The valuetype is in RAX:RDX after the call, need to be copied to
2238                          * the stack. Push the address here, so the call instruction can
2239                          * access it.
2240                          */
2241                         if (!cfg->arch.vret_addr_loc) {
2242                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2243                                 /* Prevent it from being register allocated or optimized away */
2244                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2245                         }
2246
2247                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2248                 }
2249                 break;
2250         case ArgValuetypeAddrInIReg:
2251         case ArgGsharedvtVariableInReg: {
2252                 MonoInst *vtarg;
2253                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2254                 vtarg->sreg1 = call->vret_var->dreg;
2255                 vtarg->dreg = mono_alloc_preg (cfg);
2256                 MONO_ADD_INS (cfg->cbb, vtarg);
2257
2258                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2259                 break;
2260         }
2261         default:
2262                 break;
2263         }
2264
2265         if (cfg->method->save_lmf) {
2266                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2267                 MONO_ADD_INS (cfg->cbb, arg);
2268         }
2269
2270         call->stack_usage = cinfo->stack_usage;
2271 }
2272
2273 void
2274 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2275 {
2276         MonoInst *arg;
2277         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2278         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2279         int size = ins->backend.size;
2280
2281         switch (ainfo->storage) {
2282         case ArgValuetypeInReg: {
2283                 MonoInst *load;
2284                 int part;
2285
2286                 for (part = 0; part < 2; ++part) {
2287                         if (ainfo->pair_storage [part] == ArgNone)
2288                                 continue;
2289
2290                         if (ainfo->pass_empty_struct) {
2291                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2292                                 NEW_ICONST (cfg, load, 0);
2293                         }
2294                         else {
2295                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2296                                 load->inst_basereg = src->dreg;
2297                                 load->inst_offset = part * sizeof(mgreg_t);
2298
2299                                 switch (ainfo->pair_storage [part]) {
2300                                 case ArgInIReg:
2301                                         load->dreg = mono_alloc_ireg (cfg);
2302                                         break;
2303                                 case ArgInDoubleSSEReg:
2304                                 case ArgInFloatSSEReg:
2305                                         load->dreg = mono_alloc_freg (cfg);
2306                                         break;
2307                                 default:
2308                                         g_assert_not_reached ();
2309                                 }
2310                         }
2311
2312                         MONO_ADD_INS (cfg->cbb, load);
2313
2314                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2315                 }
2316                 break;
2317         }
2318         case ArgValuetypeAddrInIReg:
2319         case ArgValuetypeAddrOnStack: {
2320                 MonoInst *vtaddr, *load;
2321
2322                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2323
2324                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2325
2326                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2327                 cfg->has_indirection = TRUE;
2328                 load->inst_p0 = vtaddr;
2329                 vtaddr->flags |= MONO_INST_INDIRECT;
2330                 load->type = STACK_MP;
2331                 load->klass = vtaddr->klass;
2332                 load->dreg = mono_alloc_ireg (cfg);
2333                 MONO_ADD_INS (cfg->cbb, load);
2334                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, 4);
2335
2336                 if (ainfo->pair_storage [0] == ArgInIReg) {
2337                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2338                         arg->dreg = mono_alloc_ireg (cfg);
2339                         arg->sreg1 = load->dreg;
2340                         arg->inst_imm = 0;
2341                         MONO_ADD_INS (cfg->cbb, arg);
2342                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2343                 } else {
2344                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2345                 }
2346                 break;
2347         }
2348         case ArgGSharedVtInReg:
2349                 /* Pass by addr */
2350                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2351                 break;
2352         case ArgGSharedVtOnStack:
2353                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2354                 break;
2355         default:
2356                 if (size == 8) {
2357                         int dreg = mono_alloc_ireg (cfg);
2358
2359                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2360                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2361                 } else if (size <= 40) {
2362                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2363                 } else {
2364                         // FIXME: Code growth
2365                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2366                 }
2367
2368                 if (cfg->compute_gc_maps) {
2369                         MonoInst *def;
2370                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2371                 }
2372         }
2373 }
2374
2375 void
2376 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2377 {
2378         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2379
2380         if (ret->type == MONO_TYPE_R4) {
2381                 if (COMPILE_LLVM (cfg))
2382                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2383                 else
2384                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2385                 return;
2386         } else if (ret->type == MONO_TYPE_R8) {
2387                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2388                 return;
2389         }
2390
2391         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2392 }
2393
2394 #endif /* DISABLE_JIT */
2395
2396 #define EMIT_COND_BRANCH(ins,cond,sign) \
2397         if (ins->inst_true_bb->native_offset) { \
2398                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2399         } else { \
2400                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2401                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2402             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2403                         x86_branch8 (code, cond, 0, sign); \
2404                 else \
2405                         x86_branch32 (code, cond, 0, sign); \
2406 }
2407
2408 typedef struct {
2409         MonoMethodSignature *sig;
2410         CallInfo *cinfo;
2411 } ArchDynCallInfo;
2412
2413 static gboolean
2414 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2415 {
2416         int i;
2417
2418         switch (cinfo->ret.storage) {
2419         case ArgNone:
2420         case ArgInIReg:
2421         case ArgInFloatSSEReg:
2422         case ArgInDoubleSSEReg:
2423         case ArgValuetypeAddrInIReg:
2424         case ArgValuetypeInReg:
2425                 break;
2426         default:
2427                 return FALSE;
2428         }
2429
2430         for (i = 0; i < cinfo->nargs; ++i) {
2431                 ArgInfo *ainfo = &cinfo->args [i];
2432                 switch (ainfo->storage) {
2433                 case ArgInIReg:
2434                 case ArgInFloatSSEReg:
2435                 case ArgInDoubleSSEReg:
2436                 case ArgValuetypeInReg:
2437                         break;
2438                 case ArgOnStack:
2439                         if (!(ainfo->offset + (ainfo->arg_size / 8) <= DYN_CALL_STACK_ARGS))
2440                                 return FALSE;
2441                         break;
2442                 default:
2443                         return FALSE;
2444                 }
2445         }
2446
2447         return TRUE;
2448 }
2449
2450 /*
2451  * mono_arch_dyn_call_prepare:
2452  *
2453  *   Return a pointer to an arch-specific structure which contains information
2454  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2455  * supported for SIG.
2456  * This function is equivalent to ffi_prep_cif in libffi.
2457  */
2458 MonoDynCallInfo*
2459 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2460 {
2461         ArchDynCallInfo *info;
2462         CallInfo *cinfo;
2463
2464         cinfo = get_call_info (NULL, sig);
2465
2466         if (!dyn_call_supported (sig, cinfo)) {
2467                 g_free (cinfo);
2468                 return NULL;
2469         }
2470
2471         info = g_new0 (ArchDynCallInfo, 1);
2472         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2473         info->sig = sig;
2474         info->cinfo = cinfo;
2475
2476         return (MonoDynCallInfo*)info;
2477 }
2478
2479 /*
2480  * mono_arch_dyn_call_free:
2481  *
2482  *   Free a MonoDynCallInfo structure.
2483  */
2484 void
2485 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2486 {
2487         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2488
2489         g_free (ainfo->cinfo);
2490         g_free (ainfo);
2491 }
2492
2493 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2494 #define GREG_TO_PTR(greg) (gpointer)(greg)
2495
2496 /*
2497  * mono_arch_get_start_dyn_call:
2498  *
2499  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2500  * store the result into BUF.
2501  * ARGS should be an array of pointers pointing to the arguments.
2502  * RET should point to a memory buffer large enought to hold the result of the
2503  * call.
2504  * This function should be as fast as possible, any work which does not depend
2505  * on the actual values of the arguments should be done in
2506  * mono_arch_dyn_call_prepare ().
2507  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2508  * libffi.
2509  */
2510 void
2511 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2512 {
2513         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2514         DynCallArgs *p = (DynCallArgs*)buf;
2515         int arg_index, greg, freg, i, pindex;
2516         MonoMethodSignature *sig = dinfo->sig;
2517         int buffer_offset = 0;
2518         static int param_reg_to_index [16];
2519         static gboolean param_reg_to_index_inited;
2520
2521         if (!param_reg_to_index_inited) {
2522                 for (i = 0; i < PARAM_REGS; ++i)
2523                         param_reg_to_index [param_regs [i]] = i;
2524                 mono_memory_barrier ();
2525                 param_reg_to_index_inited = 1;
2526         }
2527
2528         g_assert (buf_len >= sizeof (DynCallArgs));
2529
2530         p->res = 0;
2531         p->ret = ret;
2532
2533         arg_index = 0;
2534         greg = 0;
2535         freg = 0;
2536         pindex = 0;
2537
2538         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2539                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2540                 if (!sig->hasthis)
2541                         pindex = 1;
2542         }
2543
2544         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2545                 p->regs [greg ++] = PTR_TO_GREG(ret);
2546
2547         for (; pindex < sig->param_count; pindex++) {
2548                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2549                 gpointer *arg = args [arg_index ++];
2550                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2551                 int slot;
2552
2553                 if (ainfo->storage == ArgOnStack) {
2554                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2555                 } else {
2556                         slot = param_reg_to_index [ainfo->reg];
2557                 }
2558
2559                 if (t->byref) {
2560                         p->regs [slot] = PTR_TO_GREG(*(arg));
2561                         greg ++;
2562                         continue;
2563                 }
2564
2565                 switch (t->type) {
2566                 case MONO_TYPE_STRING:
2567                 case MONO_TYPE_CLASS:
2568                 case MONO_TYPE_ARRAY:
2569                 case MONO_TYPE_SZARRAY:
2570                 case MONO_TYPE_OBJECT:
2571                 case MONO_TYPE_PTR:
2572                 case MONO_TYPE_I:
2573                 case MONO_TYPE_U:
2574 #if !defined(__mono_ilp32__)
2575                 case MONO_TYPE_I8:
2576                 case MONO_TYPE_U8:
2577 #endif
2578                         p->regs [slot] = PTR_TO_GREG(*(arg));
2579                         break;
2580 #if defined(__mono_ilp32__)
2581                 case MONO_TYPE_I8:
2582                 case MONO_TYPE_U8:
2583                         p->regs [slot] = *(guint64*)(arg);
2584                         break;
2585 #endif
2586                 case MONO_TYPE_U1:
2587                         p->regs [slot] = *(guint8*)(arg);
2588                         break;
2589                 case MONO_TYPE_I1:
2590                         p->regs [slot] = *(gint8*)(arg);
2591                         break;
2592                 case MONO_TYPE_I2:
2593                         p->regs [slot] = *(gint16*)(arg);
2594                         break;
2595                 case MONO_TYPE_U2:
2596                         p->regs [slot] = *(guint16*)(arg);
2597                         break;
2598                 case MONO_TYPE_I4:
2599                         p->regs [slot] = *(gint32*)(arg);
2600                         break;
2601                 case MONO_TYPE_U4:
2602                         p->regs [slot] = *(guint32*)(arg);
2603                         break;
2604                 case MONO_TYPE_R4: {
2605                         double d;
2606
2607                         *(float*)&d = *(float*)(arg);
2608                         p->has_fp = 1;
2609                         p->fregs [freg ++] = d;
2610                         break;
2611                 }
2612                 case MONO_TYPE_R8:
2613                         p->has_fp = 1;
2614                         p->fregs [freg ++] = *(double*)(arg);
2615                         break;
2616                 case MONO_TYPE_GENERICINST:
2617                     if (MONO_TYPE_IS_REFERENCE (t)) {
2618                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2619                                 break;
2620                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2621                                         MonoClass *klass = mono_class_from_mono_type (t);
2622                                         guint8 *nullable_buf;
2623                                         int size;
2624
2625                                         size = mono_class_value_size (klass, NULL);
2626                                         nullable_buf = p->buffer + buffer_offset;
2627                                         buffer_offset += size;
2628                                         g_assert (buffer_offset <= 256);
2629
2630                                         /* The argument pointed to by arg is either a boxed vtype or null */
2631                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2632
2633                                         arg = (gpointer*)nullable_buf;
2634                                         /* Fall though */
2635
2636                         } else {
2637                                 /* Fall through */
2638                         }
2639                 case MONO_TYPE_VALUETYPE: {
2640                         switch (ainfo->storage) {
2641                         case ArgValuetypeInReg:
2642                                 for (i = 0; i < 2; ++i) {
2643                                         switch (ainfo->pair_storage [i]) {
2644                                         case ArgNone:
2645                                                 break;
2646                                         case ArgInIReg:
2647                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2648                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2649                                                 break;
2650                                         case ArgInDoubleSSEReg:
2651                                                 p->has_fp = 1;
2652                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2653                                                 break;
2654                                         default:
2655                                                 g_assert_not_reached ();
2656                                                 break;
2657                                         }
2658                                 }
2659                                 break;
2660                         case ArgOnStack:
2661                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2662                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2663                                 break;
2664                         default:
2665                                 g_assert_not_reached ();
2666                                 break;
2667                         }
2668                         break;
2669                 }
2670                 default:
2671                         g_assert_not_reached ();
2672                 }
2673         }
2674 }
2675
2676 /*
2677  * mono_arch_finish_dyn_call:
2678  *
2679  *   Store the result of a dyn call into the return value buffer passed to
2680  * start_dyn_call ().
2681  * This function should be as fast as possible, any work which does not depend
2682  * on the actual values of the arguments should be done in
2683  * mono_arch_dyn_call_prepare ().
2684  */
2685 void
2686 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2687 {
2688         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2689         MonoMethodSignature *sig = dinfo->sig;
2690         DynCallArgs *dargs = (DynCallArgs*)buf;
2691         guint8 *ret = dargs->ret;
2692         mgreg_t res = dargs->res;
2693         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2694         int i;
2695
2696         switch (sig_ret->type) {
2697         case MONO_TYPE_VOID:
2698                 *(gpointer*)ret = NULL;
2699                 break;
2700         case MONO_TYPE_STRING:
2701         case MONO_TYPE_CLASS:
2702         case MONO_TYPE_ARRAY:
2703         case MONO_TYPE_SZARRAY:
2704         case MONO_TYPE_OBJECT:
2705         case MONO_TYPE_I:
2706         case MONO_TYPE_U:
2707         case MONO_TYPE_PTR:
2708                 *(gpointer*)ret = GREG_TO_PTR(res);
2709                 break;
2710         case MONO_TYPE_I1:
2711                 *(gint8*)ret = res;
2712                 break;
2713         case MONO_TYPE_U1:
2714                 *(guint8*)ret = res;
2715                 break;
2716         case MONO_TYPE_I2:
2717                 *(gint16*)ret = res;
2718                 break;
2719         case MONO_TYPE_U2:
2720                 *(guint16*)ret = res;
2721                 break;
2722         case MONO_TYPE_I4:
2723                 *(gint32*)ret = res;
2724                 break;
2725         case MONO_TYPE_U4:
2726                 *(guint32*)ret = res;
2727                 break;
2728         case MONO_TYPE_I8:
2729                 *(gint64*)ret = res;
2730                 break;
2731         case MONO_TYPE_U8:
2732                 *(guint64*)ret = res;
2733                 break;
2734         case MONO_TYPE_R4:
2735                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2736                 break;
2737         case MONO_TYPE_R8:
2738                 *(double*)ret = dargs->fregs [0];
2739                 break;
2740         case MONO_TYPE_GENERICINST:
2741                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2742                         *(gpointer*)ret = GREG_TO_PTR(res);
2743                         break;
2744                 } else {
2745                         /* Fall through */
2746                 }
2747         case MONO_TYPE_VALUETYPE:
2748                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2749                         /* Nothing to do */
2750                 } else {
2751                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2752
2753                         g_assert (ainfo->storage == ArgValuetypeInReg);
2754
2755                         for (i = 0; i < 2; ++i) {
2756                                 switch (ainfo->pair_storage [0]) {
2757                                 case ArgInIReg:
2758                                         ((mgreg_t*)ret)[i] = res;
2759                                         break;
2760                                 case ArgInDoubleSSEReg:
2761                                         ((double*)ret)[i] = dargs->fregs [i];
2762                                         break;
2763                                 case ArgNone:
2764                                         break;
2765                                 default:
2766                                         g_assert_not_reached ();
2767                                         break;
2768                                 }
2769                         }
2770                 }
2771                 break;
2772         default:
2773                 g_assert_not_reached ();
2774         }
2775 }
2776
2777 /* emit an exception if condition is fail */
2778 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2779         do {                                                        \
2780                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2781                 if (tins == NULL) {                                                                             \
2782                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2783                                         MONO_PATCH_INFO_EXC, exc_name);  \
2784                         x86_branch32 (code, cond, 0, signed);               \
2785                 } else {        \
2786                         EMIT_COND_BRANCH (tins, cond, signed);  \
2787                 }                       \
2788         } while (0);
2789
2790 #define EMIT_FPCOMPARE(code) do { \
2791         amd64_fcompp (code); \
2792         amd64_fnstsw (code); \
2793 } while (0);
2794
2795 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2796     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2797         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2798         amd64_ ##op (code); \
2799         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2800         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2801 } while (0);
2802
2803 static guint8*
2804 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2805 {
2806         gboolean no_patch = FALSE;
2807
2808         /*
2809          * FIXME: Add support for thunks
2810          */
2811         {
2812                 gboolean near_call = FALSE;
2813
2814                 /*
2815                  * Indirect calls are expensive so try to make a near call if possible.
2816                  * The caller memory is allocated by the code manager so it is
2817                  * guaranteed to be at a 32 bit offset.
2818                  */
2819
2820                 if (patch_type != MONO_PATCH_INFO_ABS) {
2821                         /* The target is in memory allocated using the code manager */
2822                         near_call = TRUE;
2823
2824                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2825                                 if (((MonoMethod*)data)->klass->image->aot_module)
2826                                         /* The callee might be an AOT method */
2827                                         near_call = FALSE;
2828                                 if (((MonoMethod*)data)->dynamic)
2829                                         /* The target is in malloc-ed memory */
2830                                         near_call = FALSE;
2831                         }
2832
2833                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2834                                 /*
2835                                  * The call might go directly to a native function without
2836                                  * the wrapper.
2837                                  */
2838                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2839                                 if (mi) {
2840                                         gconstpointer target = mono_icall_get_wrapper (mi);
2841                                         if ((((guint64)target) >> 32) != 0)
2842                                                 near_call = FALSE;
2843                                 }
2844                         }
2845                 }
2846                 else {
2847                         MonoJumpInfo *jinfo = NULL;
2848
2849                         if (cfg->abs_patches)
2850                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2851                         if (jinfo) {
2852                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2853                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2854                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2855                                                 near_call = TRUE;
2856                                         no_patch = TRUE;
2857                                 } else {
2858                                         /*
2859                                          * This is not really an optimization, but required because the
2860                                          * generic class init trampolines use R11 to pass the vtable.
2861                                          */
2862                                         near_call = TRUE;
2863                                 }
2864                         } else {
2865                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2866                                 if (info) {
2867                                         if (info->func == info->wrapper) {
2868                                                 /* No wrapper */
2869                                                 if ((((guint64)info->func) >> 32) == 0)
2870                                                         near_call = TRUE;
2871                                         }
2872                                         else {
2873                                                 /* See the comment in mono_codegen () */
2874                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2875                                                         near_call = TRUE;
2876                                         }
2877                                 }
2878                                 else if ((((guint64)data) >> 32) == 0) {
2879                                         near_call = TRUE;
2880                                         no_patch = TRUE;
2881                                 }
2882                         }
2883                 }
2884
2885                 if (cfg->method->dynamic)
2886                         /* These methods are allocated using malloc */
2887                         near_call = FALSE;
2888
2889 #ifdef MONO_ARCH_NOMAP32BIT
2890                 near_call = FALSE;
2891 #endif
2892                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2893                 if (optimize_for_xen)
2894                         near_call = FALSE;
2895
2896                 if (cfg->compile_aot) {
2897                         near_call = TRUE;
2898                         no_patch = TRUE;
2899                 }
2900
2901                 if (near_call) {
2902                         /*
2903                          * Align the call displacement to an address divisible by 4 so it does
2904                          * not span cache lines. This is required for code patching to work on SMP
2905                          * systems.
2906                          */
2907                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2908                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2909                                 amd64_padding (code, pad_size);
2910                         }
2911                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2912                         amd64_call_code (code, 0);
2913                 }
2914                 else {
2915                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2916                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2917                         amd64_call_reg (code, GP_SCRATCH_REG);
2918                 }
2919         }
2920
2921         return code;
2922 }
2923
2924 static inline guint8*
2925 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2926 {
2927 #ifdef TARGET_WIN32
2928         if (win64_adjust_stack)
2929                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2930 #endif
2931         code = emit_call_body (cfg, code, patch_type, data);
2932 #ifdef TARGET_WIN32
2933         if (win64_adjust_stack)
2934                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2935 #endif
2936
2937         return code;
2938 }
2939
2940 static inline int
2941 store_membase_imm_to_store_membase_reg (int opcode)
2942 {
2943         switch (opcode) {
2944         case OP_STORE_MEMBASE_IMM:
2945                 return OP_STORE_MEMBASE_REG;
2946         case OP_STOREI4_MEMBASE_IMM:
2947                 return OP_STOREI4_MEMBASE_REG;
2948         case OP_STOREI8_MEMBASE_IMM:
2949                 return OP_STOREI8_MEMBASE_REG;
2950         }
2951
2952         return -1;
2953 }
2954
2955 #ifndef DISABLE_JIT
2956
2957 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2958
2959 /*
2960  * mono_arch_peephole_pass_1:
2961  *
2962  *   Perform peephole opts which should/can be performed before local regalloc
2963  */
2964 void
2965 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2966 {
2967         MonoInst *ins, *n;
2968
2969         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2970                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2971
2972                 switch (ins->opcode) {
2973                 case OP_ADD_IMM:
2974                 case OP_IADD_IMM:
2975                 case OP_LADD_IMM:
2976                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2977                                 /*
2978                                  * X86_LEA is like ADD, but doesn't have the
2979                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2980                                  * its operand to 64 bit.
2981                                  */
2982                                 ins->opcode = OP_X86_LEA_MEMBASE;
2983                                 ins->inst_basereg = ins->sreg1;
2984                         }
2985                         break;
2986                 case OP_LXOR:
2987                 case OP_IXOR:
2988                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2989                                 MonoInst *ins2;
2990
2991                                 /*
2992                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2993                                  * the latter has length 2-3 instead of 6 (reverse constant
2994                                  * propagation). These instruction sequences are very common
2995                                  * in the initlocals bblock.
2996                                  */
2997                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2998                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
2999                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3000                                                 ins2->sreg1 = ins->dreg;
3001                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
3002                                                 /* Continue */
3003                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3004                                                 NULLIFY_INS (ins2);
3005                                                 /* Continue */
3006                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3007                                                 /* Continue */
3008                                         } else {
3009                                                 break;
3010                                         }
3011                                 }
3012                         }
3013                         break;
3014                 case OP_COMPARE_IMM:
3015                 case OP_LCOMPARE_IMM:
3016                         /* OP_COMPARE_IMM (reg, 0)
3017                          * -->
3018                          * OP_AMD64_TEST_NULL (reg)
3019                          */
3020                         if (!ins->inst_imm)
3021                                 ins->opcode = OP_AMD64_TEST_NULL;
3022                         break;
3023                 case OP_ICOMPARE_IMM:
3024                         if (!ins->inst_imm)
3025                                 ins->opcode = OP_X86_TEST_NULL;
3026                         break;
3027                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3028                         /*
3029                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3030                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3031                          * -->
3032                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3033                          * OP_COMPARE_IMM reg, imm
3034                          *
3035                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3036                          */
3037                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3038                             ins->inst_basereg == last_ins->inst_destbasereg &&
3039                             ins->inst_offset == last_ins->inst_offset) {
3040                                         ins->opcode = OP_ICOMPARE_IMM;
3041                                         ins->sreg1 = last_ins->sreg1;
3042
3043                                         /* check if we can remove cmp reg,0 with test null */
3044                                         if (!ins->inst_imm)
3045                                                 ins->opcode = OP_X86_TEST_NULL;
3046                                 }
3047
3048                         break;
3049                 }
3050
3051                 mono_peephole_ins (bb, ins);
3052         }
3053 }
3054
3055 void
3056 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3057 {
3058         MonoInst *ins, *n;
3059
3060         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3061                 switch (ins->opcode) {
3062                 case OP_ICONST:
3063                 case OP_I8CONST: {
3064                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3065                         /* reg = 0 -> XOR (reg, reg) */
3066                         /* XOR sets cflags on x86, so we cant do it always */
3067                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3068                                 ins->opcode = OP_LXOR;
3069                                 ins->sreg1 = ins->dreg;
3070                                 ins->sreg2 = ins->dreg;
3071                                 /* Fall through */
3072                         } else {
3073                                 break;
3074                         }
3075                 }
3076                 case OP_LXOR:
3077                         /*
3078                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3079                          * 0 result into 64 bits.
3080                          */
3081                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3082                                 ins->opcode = OP_IXOR;
3083                         }
3084                         /* Fall through */
3085                 case OP_IXOR:
3086                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3087                                 MonoInst *ins2;
3088
3089                                 /*
3090                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3091                                  * the latter has length 2-3 instead of 6 (reverse constant
3092                                  * propagation). These instruction sequences are very common
3093                                  * in the initlocals bblock.
3094                                  */
3095                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3096                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3097                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3098                                                 ins2->sreg1 = ins->dreg;
3099                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3100                                                 /* Continue */
3101                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3102                                                 NULLIFY_INS (ins2);
3103                                                 /* Continue */
3104                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3105                                                 /* Continue */
3106                                         } else {
3107                                                 break;
3108                                         }
3109                                 }
3110                         }
3111                         break;
3112                 case OP_IADD_IMM:
3113                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3114                                 ins->opcode = OP_X86_INC_REG;
3115                         break;
3116                 case OP_ISUB_IMM:
3117                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3118                                 ins->opcode = OP_X86_DEC_REG;
3119                         break;
3120                 }
3121
3122                 mono_peephole_ins (bb, ins);
3123         }
3124 }
3125
3126 #define NEW_INS(cfg,ins,dest,op) do {   \
3127                 MONO_INST_NEW ((cfg), (dest), (op)); \
3128         (dest)->cil_code = (ins)->cil_code; \
3129         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3130         } while (0)
3131
3132 /*
3133  * mono_arch_lowering_pass:
3134  *
3135  *  Converts complex opcodes into simpler ones so that each IR instruction
3136  * corresponds to one machine instruction.
3137  */
3138 void
3139 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3140 {
3141         MonoInst *ins, *n, *temp;
3142
3143         /*
3144          * FIXME: Need to add more instructions, but the current machine
3145          * description can't model some parts of the composite instructions like
3146          * cdq.
3147          */
3148         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3149                 switch (ins->opcode) {
3150                 case OP_DIV_IMM:
3151                 case OP_REM_IMM:
3152                 case OP_IDIV_IMM:
3153                 case OP_IDIV_UN_IMM:
3154                 case OP_IREM_UN_IMM:
3155                 case OP_LREM_IMM:
3156                 case OP_IREM_IMM:
3157                         mono_decompose_op_imm (cfg, bb, ins);
3158                         break;
3159                 case OP_COMPARE_IMM:
3160                 case OP_LCOMPARE_IMM:
3161                         if (!amd64_use_imm32 (ins->inst_imm)) {
3162                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3163                                 temp->inst_c0 = ins->inst_imm;
3164                                 temp->dreg = mono_alloc_ireg (cfg);
3165                                 ins->opcode = OP_COMPARE;
3166                                 ins->sreg2 = temp->dreg;
3167                         }
3168                         break;
3169 #ifndef __mono_ilp32__
3170                 case OP_LOAD_MEMBASE:
3171 #endif
3172                 case OP_LOADI8_MEMBASE:
3173                 /*  Don't generate memindex opcodes (to simplify */
3174                 /*  read sandboxing) */
3175                         if (!amd64_use_imm32 (ins->inst_offset)) {
3176                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3177                                 temp->inst_c0 = ins->inst_offset;
3178                                 temp->dreg = mono_alloc_ireg (cfg);
3179                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3180                                 ins->inst_indexreg = temp->dreg;
3181                         }
3182                         break;
3183 #ifndef __mono_ilp32__
3184                 case OP_STORE_MEMBASE_IMM:
3185 #endif
3186                 case OP_STOREI8_MEMBASE_IMM:
3187                         if (!amd64_use_imm32 (ins->inst_imm)) {
3188                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3189                                 temp->inst_c0 = ins->inst_imm;
3190                                 temp->dreg = mono_alloc_ireg (cfg);
3191                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3192                                 ins->sreg1 = temp->dreg;
3193                         }
3194                         break;
3195 #ifdef MONO_ARCH_SIMD_INTRINSICS
3196                 case OP_EXPAND_I1: {
3197                                 int temp_reg1 = mono_alloc_ireg (cfg);
3198                                 int temp_reg2 = mono_alloc_ireg (cfg);
3199                                 int original_reg = ins->sreg1;
3200
3201                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3202                                 temp->sreg1 = original_reg;
3203                                 temp->dreg = temp_reg1;
3204
3205                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3206                                 temp->sreg1 = temp_reg1;
3207                                 temp->dreg = temp_reg2;
3208                                 temp->inst_imm = 8;
3209
3210                                 NEW_INS (cfg, ins, temp, OP_LOR);
3211                                 temp->sreg1 = temp->dreg = temp_reg2;
3212                                 temp->sreg2 = temp_reg1;
3213
3214                                 ins->opcode = OP_EXPAND_I2;
3215                                 ins->sreg1 = temp_reg2;
3216                         }
3217                         break;
3218 #endif
3219                 default:
3220                         break;
3221                 }
3222         }
3223
3224         bb->max_vreg = cfg->next_vreg;
3225 }
3226
3227 static const int
3228 branch_cc_table [] = {
3229         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3230         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3231         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3232 };
3233
3234 /* Maps CMP_... constants to X86_CC_... constants */
3235 static const int
3236 cc_table [] = {
3237         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3238         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3239 };
3240
3241 static const int
3242 cc_signed_table [] = {
3243         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3244         FALSE, FALSE, FALSE, FALSE
3245 };
3246
3247 /*#include "cprop.c"*/
3248
3249 static unsigned char*
3250 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3251 {
3252         if (size == 8)
3253                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3254         else
3255                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3256
3257         if (size == 1)
3258                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3259         else if (size == 2)
3260                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3261         return code;
3262 }
3263
3264 static unsigned char*
3265 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3266 {
3267         int sreg = tree->sreg1;
3268         int need_touch = FALSE;
3269
3270 #if defined(TARGET_WIN32)
3271         need_touch = TRUE;
3272 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3273         if (!tree->flags & MONO_INST_INIT)
3274                 need_touch = TRUE;
3275 #endif
3276
3277         if (need_touch) {
3278                 guint8* br[5];
3279
3280                 /*
3281                  * Under Windows:
3282                  * If requested stack size is larger than one page,
3283                  * perform stack-touch operation
3284                  */
3285                 /*
3286                  * Generate stack probe code.
3287                  * Under Windows, it is necessary to allocate one page at a time,
3288                  * "touching" stack after each successful sub-allocation. This is
3289                  * because of the way stack growth is implemented - there is a
3290                  * guard page before the lowest stack page that is currently commited.
3291                  * Stack normally grows sequentially so OS traps access to the
3292                  * guard page and commits more pages when needed.
3293                  */
3294                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3295                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3296
3297                 br[2] = code; /* loop */
3298                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3299                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3300                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3301                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3302                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3303                 amd64_patch (br[3], br[2]);
3304                 amd64_test_reg_reg (code, sreg, sreg);
3305                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3306                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3307
3308                 br[1] = code; x86_jump8 (code, 0);
3309
3310                 amd64_patch (br[0], code);
3311                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3312                 amd64_patch (br[1], code);
3313                 amd64_patch (br[4], code);
3314         }
3315         else
3316                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3317
3318         if (tree->flags & MONO_INST_INIT) {
3319                 int offset = 0;
3320                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3321                         amd64_push_reg (code, AMD64_RAX);
3322                         offset += 8;
3323                 }
3324                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3325                         amd64_push_reg (code, AMD64_RCX);
3326                         offset += 8;
3327                 }
3328                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3329                         amd64_push_reg (code, AMD64_RDI);
3330                         offset += 8;
3331                 }
3332
3333                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3334                 if (sreg != AMD64_RCX)
3335                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3336                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3337
3338                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3339                 if (cfg->param_area)
3340                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3341                 amd64_cld (code);
3342                 amd64_prefix (code, X86_REP_PREFIX);
3343                 amd64_stosl (code);
3344
3345                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3346                         amd64_pop_reg (code, AMD64_RDI);
3347                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3348                         amd64_pop_reg (code, AMD64_RCX);
3349                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3350                         amd64_pop_reg (code, AMD64_RAX);
3351         }
3352         return code;
3353 }
3354
3355 static guint8*
3356 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3357 {
3358         CallInfo *cinfo;
3359         guint32 quad;
3360
3361         /* Move return value to the target register */
3362         /* FIXME: do this in the local reg allocator */
3363         switch (ins->opcode) {
3364         case OP_CALL:
3365         case OP_CALL_REG:
3366         case OP_CALL_MEMBASE:
3367         case OP_LCALL:
3368         case OP_LCALL_REG:
3369         case OP_LCALL_MEMBASE:
3370                 g_assert (ins->dreg == AMD64_RAX);
3371                 break;
3372         case OP_FCALL:
3373         case OP_FCALL_REG:
3374         case OP_FCALL_MEMBASE: {
3375                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3376                 if (rtype->type == MONO_TYPE_R4) {
3377                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3378                 }
3379                 else {
3380                         if (ins->dreg != AMD64_XMM0)
3381                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3382                 }
3383                 break;
3384         }
3385         case OP_RCALL:
3386         case OP_RCALL_REG:
3387         case OP_RCALL_MEMBASE:
3388                 if (ins->dreg != AMD64_XMM0)
3389                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3390                 break;
3391         case OP_VCALL:
3392         case OP_VCALL_REG:
3393         case OP_VCALL_MEMBASE:
3394         case OP_VCALL2:
3395         case OP_VCALL2_REG:
3396         case OP_VCALL2_MEMBASE:
3397                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3398                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3399                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3400
3401                         /* Load the destination address */
3402                         g_assert (loc->opcode == OP_REGOFFSET);
3403                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3404
3405                         for (quad = 0; quad < 2; quad ++) {
3406                                 switch (cinfo->ret.pair_storage [quad]) {
3407                                 case ArgInIReg:
3408                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3409                                         break;
3410                                 case ArgInFloatSSEReg:
3411                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3412                                         break;
3413                                 case ArgInDoubleSSEReg:
3414                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3415                                         break;
3416                                 case ArgNone:
3417                                         break;
3418                                 default:
3419                                         NOT_IMPLEMENTED;
3420                                 }
3421                         }
3422                 }
3423                 break;
3424         }
3425
3426         return code;
3427 }
3428
3429 #endif /* DISABLE_JIT */
3430
3431 #ifdef __APPLE__
3432 static int tls_gs_offset;
3433 #endif
3434
3435 gboolean
3436 mono_amd64_have_tls_get (void)
3437 {
3438 #ifdef TARGET_MACH
3439         static gboolean have_tls_get = FALSE;
3440         static gboolean inited = FALSE;
3441
3442         if (inited)
3443                 return have_tls_get;
3444
3445 #if MONO_HAVE_FAST_TLS
3446         guint8 *ins = (guint8*)pthread_getspecific;
3447
3448         /*
3449          * We're looking for these two instructions:
3450          *
3451          * mov    %gs:[offset](,%rdi,8),%rax
3452          * retq
3453          */
3454         have_tls_get = ins [0] == 0x65 &&
3455                        ins [1] == 0x48 &&
3456                        ins [2] == 0x8b &&
3457                        ins [3] == 0x04 &&
3458                        ins [4] == 0xfd &&
3459                        ins [6] == 0x00 &&
3460                        ins [7] == 0x00 &&
3461                        ins [8] == 0x00 &&
3462                        ins [9] == 0xc3;
3463
3464         tls_gs_offset = ins[5];
3465
3466         /*
3467          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3468          * For that version we're looking for these instructions:
3469          *
3470          * pushq  %rbp
3471          * movq   %rsp, %rbp
3472          * mov    %gs:[offset](,%rdi,8),%rax
3473          * popq   %rbp
3474          * retq
3475          */
3476         if (!have_tls_get) {
3477                 have_tls_get = ins [0] == 0x55 &&
3478                                ins [1] == 0x48 &&
3479                                ins [2] == 0x89 &&
3480                                ins [3] == 0xe5 &&
3481                                ins [4] == 0x65 &&
3482                                ins [5] == 0x48 &&
3483                                ins [6] == 0x8b &&
3484                                ins [7] == 0x04 &&
3485                                ins [8] == 0xfd &&
3486                                ins [10] == 0x00 &&
3487                                ins [11] == 0x00 &&
3488                                ins [12] == 0x00 &&
3489                                ins [13] == 0x5d &&
3490                                ins [14] == 0xc3;
3491
3492                 tls_gs_offset = ins[9];
3493         }
3494 #endif
3495
3496         inited = TRUE;
3497
3498         return have_tls_get;
3499 #elif defined(TARGET_ANDROID)
3500         return FALSE;
3501 #else
3502         return TRUE;
3503 #endif
3504 }
3505
3506 int
3507 mono_amd64_get_tls_gs_offset (void)
3508 {
3509 #ifdef TARGET_OSX
3510         return tls_gs_offset;
3511 #else
3512         g_assert_not_reached ();
3513         return -1;
3514 #endif
3515 }
3516
3517 /*
3518  * mono_amd64_emit_tls_get:
3519  * @code: buffer to store code to
3520  * @dreg: hard register where to place the result
3521  * @tls_offset: offset info
3522  *
3523  * mono_amd64_emit_tls_get emits in @code the native code that puts in
3524  * the dreg register the item in the thread local storage identified
3525  * by tls_offset.
3526  *
3527  * Returns: a pointer to the end of the stored code
3528  */
3529 guint8*
3530 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3531 {
3532 #ifdef TARGET_WIN32
3533         if (tls_offset < 64) {
3534                 x86_prefix (code, X86_GS_PREFIX);
3535                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3536         } else {
3537                 guint8 *buf [16];
3538
3539                 g_assert (tls_offset < 0x440);
3540                 /* Load TEB->TlsExpansionSlots */
3541                 x86_prefix (code, X86_GS_PREFIX);
3542                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3543                 amd64_test_reg_reg (code, dreg, dreg);
3544                 buf [0] = code;
3545                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3546                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3547                 amd64_patch (buf [0], code);
3548         }
3549 #elif defined(__APPLE__)
3550         x86_prefix (code, X86_GS_PREFIX);
3551         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3552 #else
3553         if (optimize_for_xen) {
3554                 x86_prefix (code, X86_FS_PREFIX);
3555                 amd64_mov_reg_mem (code, dreg, 0, 8);
3556                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3557         } else {
3558                 x86_prefix (code, X86_FS_PREFIX);
3559                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3560         }
3561 #endif
3562         return code;
3563 }
3564
3565 #ifdef TARGET_WIN32
3566
3567 #define MAX_TEB_TLS_SLOTS 64
3568 #define TEB_TLS_SLOTS_OFFSET 0x1480
3569 #define TEB_TLS_EXPANSION_SLOTS_OFFSET 0x1780
3570
3571 static guint8*
3572 emit_tls_get_reg_windows (guint8* code, int dreg, int offset_reg)
3573 {
3574         int tmp_reg = -1;
3575         guint8 * more_than_64_slots = NULL;
3576         guint8 * empty_slot = NULL;
3577         guint8 * tls_get_reg_done = NULL;
3578
3579         //Use temporary register for offset calculation?
3580         if (dreg == offset_reg) {
3581                 tmp_reg = dreg == AMD64_RAX ? AMD64_RCX : AMD64_RAX;
3582                 amd64_push_reg (code, tmp_reg);
3583                 amd64_mov_reg_reg (code, tmp_reg, offset_reg, sizeof (gpointer));
3584                 offset_reg = tmp_reg;
3585         }
3586
3587         //TEB TLS slot array only contains MAX_TEB_TLS_SLOTS items, if more is used the expansion slots must be addressed.
3588         amd64_alu_reg_imm (code, X86_CMP, offset_reg, MAX_TEB_TLS_SLOTS);
3589         more_than_64_slots = code;
3590         amd64_branch8 (code, X86_CC_GE, 0, TRUE);
3591
3592         //TLS slot array, _TEB.TlsSlots, is at offset TEB_TLS_SLOTS_OFFSET and index is offset * 8 in Windows 64-bit _TEB structure.
3593         amd64_shift_reg_imm (code, X86_SHL, offset_reg, 3);
3594         amd64_alu_reg_imm (code, X86_ADD, offset_reg, TEB_TLS_SLOTS_OFFSET);
3595
3596         //TEB pointer is stored in GS segment register on Windows x64. TLS slot is located at calculated offset from that pointer.
3597         x86_prefix (code, X86_GS_PREFIX);
3598         amd64_mov_reg_membase (code, dreg, offset_reg, 0, sizeof (gpointer));
3599
3600         tls_get_reg_done = code;
3601         amd64_jump8 (code, 0);
3602
3603         amd64_patch (more_than_64_slots, code);
3604
3605         //TLS expansion slots, _TEB.TlsExpansionSlots, is at offset TEB_TLS_EXPANSION_SLOTS_OFFSET in Windows 64-bit _TEB structure.
3606         x86_prefix (code, X86_GS_PREFIX);
3607         amd64_mov_reg_mem (code, dreg, TEB_TLS_EXPANSION_SLOTS_OFFSET, sizeof (gpointer));
3608
3609         //Check for NULL in _TEB.TlsExpansionSlots.
3610         amd64_test_reg_reg (code, dreg, dreg);
3611         empty_slot = code;
3612         amd64_branch8 (code, X86_CC_EQ, 0, TRUE);
3613
3614         //TLS expansion slots are at index offset into the expansion array.
3615         //Calculate for the MAX_TEB_TLS_SLOTS offsets, since the interessting offset is offset_reg - MAX_TEB_TLS_SLOTS.
3616         amd64_alu_reg_imm (code, X86_SUB, offset_reg, MAX_TEB_TLS_SLOTS);
3617         amd64_shift_reg_imm (code, X86_SHL, offset_reg, 3);
3618
3619         amd64_mov_reg_memindex (code, dreg, dreg, 0, offset_reg, 0, sizeof (gpointer));
3620
3621         amd64_patch (empty_slot, code);
3622         amd64_patch (tls_get_reg_done, code);
3623
3624         if (tmp_reg != -1)
3625                 amd64_pop_reg (code, tmp_reg);
3626
3627         return code;
3628 }
3629
3630 #endif
3631
3632 static guint8*
3633 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
3634 {
3635         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
3636 #ifdef TARGET_OSX
3637         if (dreg != offset_reg)
3638                 amd64_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
3639         amd64_prefix (code, X86_GS_PREFIX);
3640         amd64_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
3641 #elif defined(__linux__)
3642         int tmpreg = -1;
3643
3644         if (dreg == offset_reg) {
3645                 /* Use a temporary reg by saving it to the redzone */
3646                 tmpreg = dreg == AMD64_RAX ? AMD64_RCX : AMD64_RAX;
3647                 amd64_mov_membase_reg (code, AMD64_RSP, -8, tmpreg, 8);
3648                 amd64_mov_reg_reg (code, tmpreg, offset_reg, sizeof (gpointer));
3649                 offset_reg = tmpreg;
3650         }
3651         x86_prefix (code, X86_FS_PREFIX);
3652         amd64_mov_reg_mem (code, dreg, 0, 8);
3653         amd64_mov_reg_memindex (code, dreg, dreg, 0, offset_reg, 0, 8);
3654         if (tmpreg != -1)
3655                 amd64_mov_reg_membase (code, tmpreg, AMD64_RSP, -8, 8);
3656 #elif defined(TARGET_WIN32)
3657         code = emit_tls_get_reg_windows (code, dreg, offset_reg);
3658 #else
3659         g_assert_not_reached ();
3660 #endif
3661         return code;
3662 }
3663
3664 static guint8*
3665 amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3666 {
3667 #ifdef TARGET_WIN32
3668         g_assert_not_reached ();
3669 #elif defined(__APPLE__)
3670         x86_prefix (code, X86_GS_PREFIX);
3671         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3672 #else
3673         g_assert (!optimize_for_xen);
3674         x86_prefix (code, X86_FS_PREFIX);
3675         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3676 #endif
3677         return code;
3678 }
3679
3680 static guint8*
3681 amd64_emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
3682 {
3683         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
3684 #ifdef TARGET_WIN32
3685         g_assert_not_reached ();
3686 #elif defined(__APPLE__)
3687         x86_prefix (code, X86_GS_PREFIX);
3688         amd64_mov_membase_reg (code, offset_reg, 0, sreg, 8);
3689 #else
3690         x86_prefix (code, X86_FS_PREFIX);
3691         amd64_mov_membase_reg (code, offset_reg, 0, sreg, 8);
3692 #endif
3693         return code;
3694 }
3695
3696  /*
3697  * mono_arch_translate_tls_offset:
3698  *
3699  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
3700  */
3701 int
3702 mono_arch_translate_tls_offset (int offset)
3703 {
3704 #ifdef __APPLE__
3705         return tls_gs_offset + (offset * 8);
3706 #else
3707         return offset;
3708 #endif
3709 }
3710
3711 /*
3712  * emit_setup_lmf:
3713  *
3714  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3715  */
3716 static guint8*
3717 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3718 {
3719         /*
3720          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3721          */
3722         /*
3723          * sp is saved right before calls but we need to save it here too so
3724          * async stack walks would work.
3725          */
3726         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3727         /* Save rbp */
3728         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3729         if (cfg->arch.omit_fp && cfa_offset != -1)
3730                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3731
3732         /* These can't contain refs */
3733         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3734         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3735         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3736         /* These are handled automatically by the stack marking code */
3737         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3738
3739         return code;
3740 }
3741
3742 #ifdef TARGET_WIN32
3743
3744 #define TEB_LAST_ERROR_OFFSET 0x068
3745
3746 static guint8*
3747 emit_get_last_error (guint8* code, int dreg)
3748 {
3749         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3750         x86_prefix (code, X86_GS_PREFIX);
3751         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3752
3753         return code;
3754 }
3755
3756 #else
3757
3758 static guint8*
3759 emit_get_last_error (guint8* code, int dreg)
3760 {
3761         g_assert_not_reached ();
3762 }
3763
3764 #endif
3765
3766 /* benchmark and set based on cpu */
3767 #define LOOP_ALIGNMENT 8
3768 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3769
3770 #ifndef DISABLE_JIT
3771 void
3772 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3773 {
3774         MonoInst *ins;
3775         MonoCallInst *call;
3776         guint offset;
3777         guint8 *code = cfg->native_code + cfg->code_len;
3778         int max_len;
3779
3780         /* Fix max_offset estimate for each successor bb */
3781         if (cfg->opt & MONO_OPT_BRANCH) {
3782                 int current_offset = cfg->code_len;
3783                 MonoBasicBlock *current_bb;
3784                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3785                         current_bb->max_offset = current_offset;
3786                         current_offset += current_bb->max_length;
3787                 }
3788         }
3789
3790         if (cfg->opt & MONO_OPT_LOOP) {
3791                 int pad, align = LOOP_ALIGNMENT;
3792                 /* set alignment depending on cpu */
3793                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3794                         pad = align - pad;
3795                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3796                         amd64_padding (code, pad);
3797                         cfg->code_len += pad;
3798                         bb->native_offset = cfg->code_len;
3799                 }
3800         }
3801
3802         if (cfg->verbose_level > 2)
3803                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3804
3805         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
3806                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
3807                 g_assert (!cfg->compile_aot);
3808
3809                 cov->data [bb->dfn].cil_code = bb->cil_code;
3810                 amd64_mov_reg_imm (code, AMD64_R11, (guint64)&cov->data [bb->dfn].count);
3811                 /* this is not thread save, but good enough */
3812                 amd64_inc_membase (code, AMD64_R11, 0);
3813         }
3814
3815         offset = code - cfg->native_code;
3816
3817         mono_debug_open_block (cfg, bb, offset);
3818
3819     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3820                 x86_breakpoint (code);
3821
3822         MONO_BB_FOR_EACH_INS (bb, ins) {
3823                 offset = code - cfg->native_code;
3824
3825                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3826
3827 #define EXTRA_CODE_SPACE (16)
3828
3829                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
3830                         cfg->code_size *= 2;
3831                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3832                         code = cfg->native_code + offset;
3833                         cfg->stat_code_reallocs++;
3834                 }
3835
3836                 if (cfg->debug_info)
3837                         mono_debug_record_line_number (cfg, ins, offset);
3838
3839                 switch (ins->opcode) {
3840                 case OP_BIGMUL:
3841                         amd64_mul_reg (code, ins->sreg2, TRUE);
3842                         break;
3843                 case OP_BIGMUL_UN:
3844                         amd64_mul_reg (code, ins->sreg2, FALSE);
3845                         break;
3846                 case OP_X86_SETEQ_MEMBASE:
3847                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3848                         break;
3849                 case OP_STOREI1_MEMBASE_IMM:
3850                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3851                         break;
3852                 case OP_STOREI2_MEMBASE_IMM:
3853                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3854                         break;
3855                 case OP_STOREI4_MEMBASE_IMM:
3856                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3857                         break;
3858                 case OP_STOREI1_MEMBASE_REG:
3859                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3860                         break;
3861                 case OP_STOREI2_MEMBASE_REG:
3862                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3863                         break;
3864                 /* In AMD64 NaCl, pointers are 4 bytes, */
3865                 /*  so STORE_* != STOREI8_*. Likewise below. */
3866                 case OP_STORE_MEMBASE_REG:
3867                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3868                         break;
3869                 case OP_STOREI8_MEMBASE_REG:
3870                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3871                         break;
3872                 case OP_STOREI4_MEMBASE_REG:
3873                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3874                         break;
3875                 case OP_STORE_MEMBASE_IMM:
3876                         /* In NaCl, this could be a PCONST type, which could */
3877                         /* mean a pointer type was copied directly into the  */
3878                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3879                         /* the value would be 0x00000000FFFFFFFF which is    */
3880                         /* not proper for an imm32 unless you cast it.       */
3881                         g_assert (amd64_is_imm32 (ins->inst_imm));
3882                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3883                         break;
3884                 case OP_STOREI8_MEMBASE_IMM:
3885                         g_assert (amd64_is_imm32 (ins->inst_imm));
3886                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3887                         break;
3888                 case OP_LOAD_MEM:
3889 #ifdef __mono_ilp32__
3890                         /* In ILP32, pointers are 4 bytes, so separate these */
3891                         /* cases, use literal 8 below where we really want 8 */
3892                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3893                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3894                         break;
3895 #endif
3896                 case OP_LOADI8_MEM:
3897                         // FIXME: Decompose this earlier
3898                         if (amd64_use_imm32 (ins->inst_imm))
3899                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3900                         else {
3901                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3902                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3903                         }
3904                         break;
3905                 case OP_LOADI4_MEM:
3906                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3907                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3908                         break;
3909                 case OP_LOADU4_MEM:
3910                         // FIXME: Decompose this earlier
3911                         if (amd64_use_imm32 (ins->inst_imm))
3912                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3913                         else {
3914                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3915                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3916                         }
3917                         break;
3918                 case OP_LOADU1_MEM:
3919                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3920                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3921                         break;
3922                 case OP_LOADU2_MEM:
3923                         /* For NaCl, pointers are 4 bytes, so separate these */
3924                         /* cases, use literal 8 below where we really want 8 */
3925                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3926                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3927                         break;
3928                 case OP_LOAD_MEMBASE:
3929                         g_assert (amd64_is_imm32 (ins->inst_offset));
3930                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3931                         break;
3932                 case OP_LOADI8_MEMBASE:
3933                         /* Use literal 8 instead of sizeof pointer or */
3934                         /* register, we really want 8 for this opcode */
3935                         g_assert (amd64_is_imm32 (ins->inst_offset));
3936                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3937                         break;
3938                 case OP_LOADI4_MEMBASE:
3939                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3940                         break;
3941                 case OP_LOADU4_MEMBASE:
3942                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3943                         break;
3944                 case OP_LOADU1_MEMBASE:
3945                         /* The cpu zero extends the result into 64 bits */
3946                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3947                         break;
3948                 case OP_LOADI1_MEMBASE:
3949                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3950                         break;
3951                 case OP_LOADU2_MEMBASE:
3952                         /* The cpu zero extends the result into 64 bits */
3953                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3954                         break;
3955                 case OP_LOADI2_MEMBASE:
3956                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3957                         break;
3958                 case OP_AMD64_LOADI8_MEMINDEX:
3959                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3960                         break;
3961                 case OP_LCONV_TO_I1:
3962                 case OP_ICONV_TO_I1:
3963                 case OP_SEXT_I1:
3964                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3965                         break;
3966                 case OP_LCONV_TO_I2:
3967                 case OP_ICONV_TO_I2:
3968                 case OP_SEXT_I2:
3969                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3970                         break;
3971                 case OP_LCONV_TO_U1:
3972                 case OP_ICONV_TO_U1:
3973                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3974                         break;
3975                 case OP_LCONV_TO_U2:
3976                 case OP_ICONV_TO_U2:
3977                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3978                         break;
3979                 case OP_ZEXT_I4:
3980                         /* Clean out the upper word */
3981                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3982                         break;
3983                 case OP_SEXT_I4:
3984                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3985                         break;
3986                 case OP_COMPARE:
3987                 case OP_LCOMPARE:
3988                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3989                         break;
3990                 case OP_COMPARE_IMM:
3991 #if defined(__mono_ilp32__)
3992                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3993                         g_assert (amd64_is_imm32 (ins->inst_imm));
3994                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3995                         break;
3996 #endif
3997                 case OP_LCOMPARE_IMM:
3998                         g_assert (amd64_is_imm32 (ins->inst_imm));
3999                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
4000                         break;
4001                 case OP_X86_COMPARE_REG_MEMBASE:
4002                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
4003                         break;
4004                 case OP_X86_TEST_NULL:
4005                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
4006                         break;
4007                 case OP_AMD64_TEST_NULL:
4008                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
4009                         break;
4010
4011                 case OP_X86_ADD_REG_MEMBASE:
4012                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4013                         break;
4014                 case OP_X86_SUB_REG_MEMBASE:
4015                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4016                         break;
4017                 case OP_X86_AND_REG_MEMBASE:
4018                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4019                         break;
4020                 case OP_X86_OR_REG_MEMBASE:
4021                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4022                         break;
4023                 case OP_X86_XOR_REG_MEMBASE:
4024                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4025                         break;
4026
4027                 case OP_X86_ADD_MEMBASE_IMM:
4028                         /* FIXME: Make a 64 version too */
4029                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4030                         break;
4031                 case OP_X86_SUB_MEMBASE_IMM:
4032                         g_assert (amd64_is_imm32 (ins->inst_imm));
4033                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4034                         break;
4035                 case OP_X86_AND_MEMBASE_IMM:
4036                         g_assert (amd64_is_imm32 (ins->inst_imm));
4037                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4038                         break;
4039                 case OP_X86_OR_MEMBASE_IMM:
4040                         g_assert (amd64_is_imm32 (ins->inst_imm));
4041                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4042                         break;
4043                 case OP_X86_XOR_MEMBASE_IMM:
4044                         g_assert (amd64_is_imm32 (ins->inst_imm));
4045                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4046                         break;
4047                 case OP_X86_ADD_MEMBASE_REG:
4048                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4049                         break;
4050                 case OP_X86_SUB_MEMBASE_REG:
4051                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4052                         break;
4053                 case OP_X86_AND_MEMBASE_REG:
4054                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4055                         break;
4056                 case OP_X86_OR_MEMBASE_REG:
4057                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4058                         break;
4059                 case OP_X86_XOR_MEMBASE_REG:
4060                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4061                         break;
4062                 case OP_X86_INC_MEMBASE:
4063                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
4064                         break;
4065                 case OP_X86_INC_REG:
4066                         amd64_inc_reg_size (code, ins->dreg, 4);
4067                         break;
4068                 case OP_X86_DEC_MEMBASE:
4069                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
4070                         break;
4071                 case OP_X86_DEC_REG:
4072                         amd64_dec_reg_size (code, ins->dreg, 4);
4073                         break;
4074                 case OP_X86_MUL_REG_MEMBASE:
4075                 case OP_X86_MUL_MEMBASE_REG:
4076                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4077                         break;
4078                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
4079                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4080                         break;
4081                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
4082                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4083                         break;
4084                 case OP_AMD64_COMPARE_MEMBASE_REG:
4085                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4086                         break;
4087                 case OP_AMD64_COMPARE_MEMBASE_IMM:
4088                         g_assert (amd64_is_imm32 (ins->inst_imm));
4089                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4090                         break;
4091                 case OP_X86_COMPARE_MEMBASE8_IMM:
4092                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4093                         break;
4094                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
4095                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4096                         break;
4097                 case OP_AMD64_COMPARE_REG_MEMBASE:
4098                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4099                         break;
4100
4101                 case OP_AMD64_ADD_REG_MEMBASE:
4102                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4103                         break;
4104                 case OP_AMD64_SUB_REG_MEMBASE:
4105                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4106                         break;
4107                 case OP_AMD64_AND_REG_MEMBASE:
4108                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4109                         break;
4110                 case OP_AMD64_OR_REG_MEMBASE:
4111                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4112                         break;
4113                 case OP_AMD64_XOR_REG_MEMBASE:
4114                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4115                         break;
4116
4117                 case OP_AMD64_ADD_MEMBASE_REG:
4118                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4119                         break;
4120                 case OP_AMD64_SUB_MEMBASE_REG:
4121                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4122                         break;
4123                 case OP_AMD64_AND_MEMBASE_REG:
4124                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4125                         break;
4126                 case OP_AMD64_OR_MEMBASE_REG:
4127                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4128                         break;
4129                 case OP_AMD64_XOR_MEMBASE_REG:
4130                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4131                         break;
4132
4133                 case OP_AMD64_ADD_MEMBASE_IMM:
4134                         g_assert (amd64_is_imm32 (ins->inst_imm));
4135                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4136                         break;
4137                 case OP_AMD64_SUB_MEMBASE_IMM:
4138                         g_assert (amd64_is_imm32 (ins->inst_imm));
4139                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4140                         break;
4141                 case OP_AMD64_AND_MEMBASE_IMM:
4142                         g_assert (amd64_is_imm32 (ins->inst_imm));
4143                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4144                         break;
4145                 case OP_AMD64_OR_MEMBASE_IMM:
4146                         g_assert (amd64_is_imm32 (ins->inst_imm));
4147                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4148                         break;
4149                 case OP_AMD64_XOR_MEMBASE_IMM:
4150                         g_assert (amd64_is_imm32 (ins->inst_imm));
4151                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4152                         break;
4153
4154                 case OP_BREAK:
4155                         amd64_breakpoint (code);
4156                         break;
4157                 case OP_RELAXED_NOP:
4158                         x86_prefix (code, X86_REP_PREFIX);
4159                         x86_nop (code);
4160                         break;
4161                 case OP_HARD_NOP:
4162                         x86_nop (code);
4163                         break;
4164                 case OP_NOP:
4165                 case OP_DUMMY_USE:
4166                 case OP_DUMMY_STORE:
4167                 case OP_DUMMY_ICONST:
4168                 case OP_DUMMY_R8CONST:
4169                 case OP_NOT_REACHED:
4170                 case OP_NOT_NULL:
4171                         break;
4172                 case OP_IL_SEQ_POINT:
4173                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4174                         break;
4175                 case OP_SEQ_POINT: {
4176                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4177                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4178                                 guint8 *label;
4179
4180                                 /* Load ss_tramp_var */
4181                                 /* This is equal to &ss_trampoline */
4182                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4183                                 /* Load the trampoline address */
4184                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4185                                 /* Call it if it is non-null */
4186                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4187                                 label = code;
4188                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4189                                 amd64_call_reg (code, AMD64_R11);
4190                                 amd64_patch (label, code);
4191                         }
4192
4193                         /*
4194                          * This is the address which is saved in seq points,
4195                          */
4196                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4197
4198                         if (cfg->compile_aot) {
4199                                 guint32 offset = code - cfg->native_code;
4200                                 guint32 val;
4201                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4202                                 guint8 *label;
4203
4204                                 /* Load info var */
4205                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4206                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4207                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4208                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4209                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4210                                 label = code;
4211                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4212                                 /* Call the trampoline */
4213                                 amd64_call_reg (code, AMD64_R11);
4214                                 amd64_patch (label, code);
4215                         } else {
4216                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4217                                 guint8 *label;
4218
4219                                 /*
4220                                  * Emit a test+branch against a constant, the constant will be overwritten
4221                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4222                                  */
4223                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4224                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4225                                 label = code;
4226                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4227
4228                                 g_assert (var);
4229                                 g_assert (var->opcode == OP_REGOFFSET);
4230                                 /* Load bp_tramp_var */
4231                                 /* This is equal to &bp_trampoline */
4232                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4233                                 /* Call the trampoline */
4234                                 amd64_call_membase (code, AMD64_R11, 0);
4235                                 amd64_patch (label, code);
4236                         }
4237                         /*
4238                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4239                          * to another IL offset.
4240                          */
4241                         x86_nop (code);
4242                         break;
4243                 }
4244                 case OP_ADDCC:
4245                 case OP_LADDCC:
4246                 case OP_LADD:
4247                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4248                         break;
4249                 case OP_ADC:
4250                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4251                         break;
4252                 case OP_ADD_IMM:
4253                 case OP_LADD_IMM:
4254                         g_assert (amd64_is_imm32 (ins->inst_imm));
4255                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4256                         break;
4257                 case OP_ADC_IMM:
4258                         g_assert (amd64_is_imm32 (ins->inst_imm));
4259                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4260                         break;
4261                 case OP_SUBCC:
4262                 case OP_LSUBCC:
4263                 case OP_LSUB:
4264                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4265                         break;
4266                 case OP_SBB:
4267                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4268                         break;
4269                 case OP_SUB_IMM:
4270                 case OP_LSUB_IMM:
4271                         g_assert (amd64_is_imm32 (ins->inst_imm));
4272                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4273                         break;
4274                 case OP_SBB_IMM:
4275                         g_assert (amd64_is_imm32 (ins->inst_imm));
4276                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4277                         break;
4278                 case OP_LAND:
4279                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4280                         break;
4281                 case OP_AND_IMM:
4282                 case OP_LAND_IMM:
4283                         g_assert (amd64_is_imm32 (ins->inst_imm));
4284                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4285                         break;
4286                 case OP_LMUL:
4287                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4288                         break;
4289                 case OP_MUL_IMM:
4290                 case OP_LMUL_IMM:
4291                 case OP_IMUL_IMM: {
4292                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4293
4294                         switch (ins->inst_imm) {
4295                         case 2:
4296                                 /* MOV r1, r2 */
4297                                 /* ADD r1, r1 */
4298                                 if (ins->dreg != ins->sreg1)
4299                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4300                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4301                                 break;
4302                         case 3:
4303                                 /* LEA r1, [r2 + r2*2] */
4304                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4305                                 break;
4306                         case 5:
4307                                 /* LEA r1, [r2 + r2*4] */
4308                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4309                                 break;
4310                         case 6:
4311                                 /* LEA r1, [r2 + r2*2] */
4312                                 /* ADD r1, r1          */
4313                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4314                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4315                                 break;
4316                         case 9:
4317                                 /* LEA r1, [r2 + r2*8] */
4318                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4319                                 break;
4320                         case 10:
4321                                 /* LEA r1, [r2 + r2*4] */
4322                                 /* ADD r1, r1          */
4323                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4324                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4325                                 break;
4326                         case 12:
4327                                 /* LEA r1, [r2 + r2*2] */
4328                                 /* SHL r1, 2           */
4329                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4330                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4331                                 break;
4332                         case 25:
4333                                 /* LEA r1, [r2 + r2*4] */
4334                                 /* LEA r1, [r1 + r1*4] */
4335                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4336                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4337                                 break;
4338                         case 100:
4339                                 /* LEA r1, [r2 + r2*4] */
4340                                 /* SHL r1, 2           */
4341                                 /* LEA r1, [r1 + r1*4] */
4342                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4343                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4344                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4345                                 break;
4346                         default:
4347                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4348                                 break;
4349                         }
4350                         break;
4351                 }
4352                 case OP_LDIV:
4353                 case OP_LREM:
4354                         /* Regalloc magic makes the div/rem cases the same */
4355                         if (ins->sreg2 == AMD64_RDX) {
4356                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4357                                 amd64_cdq (code);
4358                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4359                         } else {
4360                                 amd64_cdq (code);
4361                                 amd64_div_reg (code, ins->sreg2, TRUE);
4362                         }
4363                         break;
4364                 case OP_LDIV_UN:
4365                 case OP_LREM_UN:
4366                         if (ins->sreg2 == AMD64_RDX) {
4367                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4368                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4369                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4370                         } else {
4371                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4372                                 amd64_div_reg (code, ins->sreg2, FALSE);
4373                         }
4374                         break;
4375                 case OP_IDIV:
4376                 case OP_IREM:
4377                         if (ins->sreg2 == AMD64_RDX) {
4378                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4379                                 amd64_cdq_size (code, 4);
4380                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4381                         } else {
4382                                 amd64_cdq_size (code, 4);
4383                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4384                         }
4385                         break;
4386                 case OP_IDIV_UN:
4387                 case OP_IREM_UN:
4388                         if (ins->sreg2 == AMD64_RDX) {
4389                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4390                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4391                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4392                         } else {
4393                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4394                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4395                         }
4396                         break;
4397                 case OP_LMUL_OVF:
4398                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4399                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4400                         break;
4401                 case OP_LOR:
4402                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4403                         break;
4404                 case OP_OR_IMM:
4405                 case OP_LOR_IMM:
4406                         g_assert (amd64_is_imm32 (ins->inst_imm));
4407                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4408                         break;
4409                 case OP_LXOR:
4410                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4411                         break;
4412                 case OP_XOR_IMM:
4413                 case OP_LXOR_IMM:
4414                         g_assert (amd64_is_imm32 (ins->inst_imm));
4415                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4416                         break;
4417                 case OP_LSHL:
4418                         g_assert (ins->sreg2 == AMD64_RCX);
4419                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4420                         break;
4421                 case OP_LSHR:
4422                         g_assert (ins->sreg2 == AMD64_RCX);
4423                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4424                         break;
4425                 case OP_SHR_IMM:
4426                 case OP_LSHR_IMM:
4427                         g_assert (amd64_is_imm32 (ins->inst_imm));
4428                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4429                         break;
4430                 case OP_SHR_UN_IMM:
4431                         g_assert (amd64_is_imm32 (ins->inst_imm));
4432                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4433                         break;
4434                 case OP_LSHR_UN_IMM:
4435                         g_assert (amd64_is_imm32 (ins->inst_imm));
4436                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4437                         break;
4438                 case OP_LSHR_UN:
4439                         g_assert (ins->sreg2 == AMD64_RCX);
4440                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4441                         break;
4442                 case OP_SHL_IMM:
4443                 case OP_LSHL_IMM:
4444                         g_assert (amd64_is_imm32 (ins->inst_imm));
4445                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4446                         break;
4447
4448                 case OP_IADDCC:
4449                 case OP_IADD:
4450                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4451                         break;
4452                 case OP_IADC:
4453                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4454                         break;
4455                 case OP_IADD_IMM:
4456                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4457                         break;
4458                 case OP_IADC_IMM:
4459                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4460                         break;
4461                 case OP_ISUBCC:
4462                 case OP_ISUB:
4463                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4464                         break;
4465                 case OP_ISBB:
4466                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4467                         break;
4468                 case OP_ISUB_IMM:
4469                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4470                         break;
4471                 case OP_ISBB_IMM:
4472                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4473                         break;
4474                 case OP_IAND:
4475                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4476                         break;
4477                 case OP_IAND_IMM:
4478                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4479                         break;
4480                 case OP_IOR:
4481                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4482                         break;
4483                 case OP_IOR_IMM:
4484                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4485                         break;
4486                 case OP_IXOR:
4487                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4488                         break;
4489                 case OP_IXOR_IMM:
4490                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4491                         break;
4492                 case OP_INEG:
4493                         amd64_neg_reg_size (code, ins->sreg1, 4);
4494                         break;
4495                 case OP_INOT:
4496                         amd64_not_reg_size (code, ins->sreg1, 4);
4497                         break;
4498                 case OP_ISHL:
4499                         g_assert (ins->sreg2 == AMD64_RCX);
4500                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4501                         break;
4502                 case OP_ISHR:
4503                         g_assert (ins->sreg2 == AMD64_RCX);
4504                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4505                         break;
4506                 case OP_ISHR_IMM:
4507                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4508                         break;
4509                 case OP_ISHR_UN_IMM:
4510                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4511                         break;
4512                 case OP_ISHR_UN:
4513                         g_assert (ins->sreg2 == AMD64_RCX);
4514                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4515                         break;
4516                 case OP_ISHL_IMM:
4517                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4518                         break;
4519                 case OP_IMUL:
4520                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4521                         break;
4522                 case OP_IMUL_OVF:
4523                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4524                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4525                         break;
4526                 case OP_IMUL_OVF_UN:
4527                 case OP_LMUL_OVF_UN: {
4528                         /* the mul operation and the exception check should most likely be split */
4529                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4530                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4531                         /*g_assert (ins->sreg2 == X86_EAX);
4532                         g_assert (ins->dreg == X86_EAX);*/
4533                         if (ins->sreg2 == X86_EAX) {
4534                                 non_eax_reg = ins->sreg1;
4535                         } else if (ins->sreg1 == X86_EAX) {
4536                                 non_eax_reg = ins->sreg2;
4537                         } else {
4538                                 /* no need to save since we're going to store to it anyway */
4539                                 if (ins->dreg != X86_EAX) {
4540                                         saved_eax = TRUE;
4541                                         amd64_push_reg (code, X86_EAX);
4542                                 }
4543                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4544                                 non_eax_reg = ins->sreg2;
4545                         }
4546                         if (ins->dreg == X86_EDX) {
4547                                 if (!saved_eax) {
4548                                         saved_eax = TRUE;
4549                                         amd64_push_reg (code, X86_EAX);
4550                                 }
4551                         } else {
4552                                 saved_edx = TRUE;
4553                                 amd64_push_reg (code, X86_EDX);
4554                         }
4555                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4556                         /* save before the check since pop and mov don't change the flags */
4557                         if (ins->dreg != X86_EAX)
4558                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4559                         if (saved_edx)
4560                                 amd64_pop_reg (code, X86_EDX);
4561                         if (saved_eax)
4562                                 amd64_pop_reg (code, X86_EAX);
4563                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4564                         break;
4565                 }
4566                 case OP_ICOMPARE:
4567                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4568                         break;
4569                 case OP_ICOMPARE_IMM:
4570                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4571                         break;
4572                 case OP_IBEQ:
4573                 case OP_IBLT:
4574                 case OP_IBGT:
4575                 case OP_IBGE:
4576                 case OP_IBLE:
4577                 case OP_LBEQ:
4578                 case OP_LBLT:
4579                 case OP_LBGT:
4580                 case OP_LBGE:
4581                 case OP_LBLE:
4582                 case OP_IBNE_UN:
4583                 case OP_IBLT_UN:
4584                 case OP_IBGT_UN:
4585                 case OP_IBGE_UN:
4586                 case OP_IBLE_UN:
4587                 case OP_LBNE_UN:
4588                 case OP_LBLT_UN:
4589                 case OP_LBGT_UN:
4590                 case OP_LBGE_UN:
4591                 case OP_LBLE_UN:
4592                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4593                         break;
4594
4595                 case OP_CMOV_IEQ:
4596                 case OP_CMOV_IGE:
4597                 case OP_CMOV_IGT:
4598                 case OP_CMOV_ILE:
4599                 case OP_CMOV_ILT:
4600                 case OP_CMOV_INE_UN:
4601                 case OP_CMOV_IGE_UN:
4602                 case OP_CMOV_IGT_UN:
4603                 case OP_CMOV_ILE_UN:
4604                 case OP_CMOV_ILT_UN:
4605                 case OP_CMOV_LEQ:
4606                 case OP_CMOV_LGE:
4607                 case OP_CMOV_LGT:
4608                 case OP_CMOV_LLE:
4609                 case OP_CMOV_LLT:
4610                 case OP_CMOV_LNE_UN:
4611                 case OP_CMOV_LGE_UN:
4612                 case OP_CMOV_LGT_UN:
4613                 case OP_CMOV_LLE_UN:
4614                 case OP_CMOV_LLT_UN:
4615                         g_assert (ins->dreg == ins->sreg1);
4616                         /* This needs to operate on 64 bit values */
4617                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4618                         break;
4619
4620                 case OP_LNOT:
4621                         amd64_not_reg (code, ins->sreg1);
4622                         break;
4623                 case OP_LNEG:
4624                         amd64_neg_reg (code, ins->sreg1);
4625                         break;
4626
4627                 case OP_ICONST:
4628                 case OP_I8CONST:
4629                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4630                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4631                         else
4632                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4633                         break;
4634                 case OP_AOTCONST:
4635                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4636                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4637                         break;
4638                 case OP_JUMP_TABLE:
4639                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4640                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4641                         break;
4642                 case OP_MOVE:
4643                         if (ins->dreg != ins->sreg1)
4644                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4645                         break;
4646                 case OP_AMD64_SET_XMMREG_R4: {
4647                         if (cfg->r4fp) {
4648                                 if (ins->dreg != ins->sreg1)
4649                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4650                         } else {
4651                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4652                         }
4653                         break;
4654                 }
4655                 case OP_AMD64_SET_XMMREG_R8: {
4656                         if (ins->dreg != ins->sreg1)
4657                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4658                         break;
4659                 }
4660                 case OP_TAILCALL: {
4661                         MonoCallInst *call = (MonoCallInst*)ins;
4662                         int i, save_area_offset;
4663
4664                         g_assert (!cfg->method->save_lmf);
4665
4666                         /* Restore callee saved registers */
4667                         save_area_offset = cfg->arch.reg_save_area_offset;
4668                         for (i = 0; i < AMD64_NREG; ++i)
4669                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4670                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4671                                         save_area_offset += 8;
4672                                 }
4673
4674                         if (cfg->arch.omit_fp) {
4675                                 if (cfg->arch.stack_alloc_size)
4676                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4677                                 // FIXME:
4678                                 if (call->stack_usage)
4679                                         NOT_IMPLEMENTED;
4680                         } else {
4681                                 /* Copy arguments on the stack to our argument area */
4682                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4683                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4684                                         amd64_mov_membase_reg (code, AMD64_RBP, 16 + i, AMD64_RAX, sizeof(mgreg_t));
4685                                 }
4686
4687                                 amd64_leave (code);
4688                         }
4689
4690                         offset = code - cfg->native_code;
4691                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4692                         if (cfg->compile_aot)
4693                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4694                         else
4695                                 amd64_set_reg_template (code, AMD64_R11);
4696                         amd64_jump_reg (code, AMD64_R11);
4697                         ins->flags |= MONO_INST_GC_CALLSITE;
4698                         ins->backend.pc_offset = code - cfg->native_code;
4699                         break;
4700                 }
4701                 case OP_CHECK_THIS:
4702                         /* ensure ins->sreg1 is not NULL */
4703                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4704                         break;
4705                 case OP_ARGLIST: {
4706                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4707                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4708                         break;
4709                 }
4710                 case OP_CALL:
4711                 case OP_FCALL:
4712                 case OP_RCALL:
4713                 case OP_LCALL:
4714                 case OP_VCALL:
4715                 case OP_VCALL2:
4716                 case OP_VOIDCALL:
4717                         call = (MonoCallInst*)ins;
4718                         /*
4719                          * The AMD64 ABI forces callers to know about varargs.
4720                          */
4721                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4722                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4723                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4724                                 /*
4725                                  * Since the unmanaged calling convention doesn't contain a
4726                                  * 'vararg' entry, we have to treat every pinvoke call as a
4727                                  * potential vararg call.
4728                                  */
4729                                 guint32 nregs, i;
4730                                 nregs = 0;
4731                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4732                                         if (call->used_fregs & (1 << i))
4733                                                 nregs ++;
4734                                 if (!nregs)
4735                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4736                                 else
4737                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4738                         }
4739
4740                         if (ins->flags & MONO_INST_HAS_METHOD)
4741                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4742                         else
4743                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4744                         ins->flags |= MONO_INST_GC_CALLSITE;
4745                         ins->backend.pc_offset = code - cfg->native_code;
4746                         code = emit_move_return_value (cfg, ins, code);
4747                         break;
4748                 case OP_FCALL_REG:
4749                 case OP_RCALL_REG:
4750                 case OP_LCALL_REG:
4751                 case OP_VCALL_REG:
4752                 case OP_VCALL2_REG:
4753                 case OP_VOIDCALL_REG:
4754                 case OP_CALL_REG:
4755                         call = (MonoCallInst*)ins;
4756
4757                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4758                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4759                                 ins->sreg1 = AMD64_R11;
4760                         }
4761
4762                         /*
4763                          * The AMD64 ABI forces callers to know about varargs.
4764                          */
4765                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4766                                 if (ins->sreg1 == AMD64_RAX) {
4767                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4768                                         ins->sreg1 = AMD64_R11;
4769                                 }
4770                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4771                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4772                                 /*
4773                                  * Since the unmanaged calling convention doesn't contain a
4774                                  * 'vararg' entry, we have to treat every pinvoke call as a
4775                                  * potential vararg call.
4776                                  */
4777                                 guint32 nregs, i;
4778                                 nregs = 0;
4779                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4780                                         if (call->used_fregs & (1 << i))
4781                                                 nregs ++;
4782                                 if (ins->sreg1 == AMD64_RAX) {
4783                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4784                                         ins->sreg1 = AMD64_R11;
4785                                 }
4786                                 if (!nregs)
4787                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4788                                 else
4789                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4790                         }
4791
4792                         amd64_call_reg (code, ins->sreg1);
4793                         ins->flags |= MONO_INST_GC_CALLSITE;
4794                         ins->backend.pc_offset = code - cfg->native_code;
4795                         code = emit_move_return_value (cfg, ins, code);
4796                         break;
4797                 case OP_FCALL_MEMBASE:
4798                 case OP_RCALL_MEMBASE:
4799                 case OP_LCALL_MEMBASE:
4800                 case OP_VCALL_MEMBASE:
4801                 case OP_VCALL2_MEMBASE:
4802                 case OP_VOIDCALL_MEMBASE:
4803                 case OP_CALL_MEMBASE:
4804                         call = (MonoCallInst*)ins;
4805
4806                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4807                         ins->flags |= MONO_INST_GC_CALLSITE;
4808                         ins->backend.pc_offset = code - cfg->native_code;
4809                         code = emit_move_return_value (cfg, ins, code);
4810                         break;
4811                 case OP_DYN_CALL: {
4812                         int i;
4813                         MonoInst *var = cfg->dyn_call_var;
4814                         guint8 *label;
4815
4816                         g_assert (var->opcode == OP_REGOFFSET);
4817
4818                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4819                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4820                         /* r10 = ftn */
4821                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4822
4823                         /* Save args buffer */
4824                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4825
4826                         /* Set fp arg regs */
4827                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4828                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4829                         label = code;
4830                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4831                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4832                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4833                         amd64_patch (label, code);
4834
4835                         /* Set stack args */
4836                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4837                                 amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + i) * sizeof(mgreg_t)), sizeof(mgreg_t));
4838                                 amd64_mov_membase_reg (code, AMD64_RSP, i * sizeof (mgreg_t), AMD64_RAX, sizeof (mgreg_t));
4839                         }
4840
4841                         /* Set argument registers */
4842                         for (i = 0; i < PARAM_REGS; ++i)
4843                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, i * sizeof(mgreg_t), sizeof(mgreg_t));
4844
4845                         /* Make the call */
4846                         amd64_call_reg (code, AMD64_R10);
4847
4848                         ins->flags |= MONO_INST_GC_CALLSITE;
4849                         ins->backend.pc_offset = code - cfg->native_code;
4850
4851                         /* Save result */
4852                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4853                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4854                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4855                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4856                         break;
4857                 }
4858                 case OP_AMD64_SAVE_SP_TO_LMF: {
4859                         MonoInst *lmf_var = cfg->lmf_var;
4860                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4861                         break;
4862                 }
4863                 case OP_X86_PUSH:
4864                         g_assert_not_reached ();
4865                         amd64_push_reg (code, ins->sreg1);
4866                         break;
4867                 case OP_X86_PUSH_IMM:
4868                         g_assert_not_reached ();
4869                         g_assert (amd64_is_imm32 (ins->inst_imm));
4870                         amd64_push_imm (code, ins->inst_imm);
4871                         break;
4872                 case OP_X86_PUSH_MEMBASE:
4873                         g_assert_not_reached ();
4874                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4875                         break;
4876                 case OP_X86_PUSH_OBJ: {
4877                         int size = ALIGN_TO (ins->inst_imm, 8);
4878
4879                         g_assert_not_reached ();
4880
4881                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4882                         amd64_push_reg (code, AMD64_RDI);
4883                         amd64_push_reg (code, AMD64_RSI);
4884                         amd64_push_reg (code, AMD64_RCX);
4885                         if (ins->inst_offset)
4886                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4887                         else
4888                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4889                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4890                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4891                         amd64_cld (code);
4892                         amd64_prefix (code, X86_REP_PREFIX);
4893                         amd64_movsd (code);
4894                         amd64_pop_reg (code, AMD64_RCX);
4895                         amd64_pop_reg (code, AMD64_RSI);
4896                         amd64_pop_reg (code, AMD64_RDI);
4897                         break;
4898                 }
4899                 case OP_GENERIC_CLASS_INIT: {
4900                         static int byte_offset = -1;
4901                         static guint8 bitmask;
4902                         guint8 *jump;
4903
4904                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4905
4906                         if (byte_offset < 0)
4907                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4908
4909                         amd64_test_membase_imm_size (code, ins->sreg1, byte_offset, bitmask, 1);
4910                         jump = code;
4911                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4912
4913                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4914                         ins->flags |= MONO_INST_GC_CALLSITE;
4915                         ins->backend.pc_offset = code - cfg->native_code;
4916
4917                         x86_patch (jump, code);
4918                         break;
4919                 }
4920
4921                 case OP_X86_LEA:
4922                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4923                         break;
4924                 case OP_X86_LEA_MEMBASE:
4925                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4926                         break;
4927                 case OP_X86_XCHG:
4928                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4929                         break;
4930                 case OP_LOCALLOC:
4931                         /* keep alignment */
4932                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4933                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4934                         code = mono_emit_stack_alloc (cfg, code, ins);
4935                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4936                         if (cfg->param_area)
4937                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4938                         break;
4939                 case OP_LOCALLOC_IMM: {
4940                         guint32 size = ins->inst_imm;
4941                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4942
4943                         if (ins->flags & MONO_INST_INIT) {
4944                                 if (size < 64) {
4945                                         int i;
4946
4947                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4948                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4949
4950                                         for (i = 0; i < size; i += 8)
4951                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4952                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4953                                 } else {
4954                                         amd64_mov_reg_imm (code, ins->dreg, size);
4955                                         ins->sreg1 = ins->dreg;
4956
4957                                         code = mono_emit_stack_alloc (cfg, code, ins);
4958                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4959                                 }
4960                         } else {
4961                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4962                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4963                         }
4964                         if (cfg->param_area)
4965                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4966                         break;
4967                 }
4968                 case OP_THROW: {
4969                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4970                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4971                                              (gpointer)"mono_arch_throw_exception", FALSE);
4972                         ins->flags |= MONO_INST_GC_CALLSITE;
4973                         ins->backend.pc_offset = code - cfg->native_code;
4974                         break;
4975                 }
4976                 case OP_RETHROW: {
4977                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4978                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4979                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4980                         ins->flags |= MONO_INST_GC_CALLSITE;
4981                         ins->backend.pc_offset = code - cfg->native_code;
4982                         break;
4983                 }
4984                 case OP_CALL_HANDLER:
4985                         /* Align stack */
4986                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4987                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4988                         amd64_call_imm (code, 0);
4989                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4990                         /* Restore stack alignment */
4991                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4992                         break;
4993                 case OP_START_HANDLER: {
4994                         /* Even though we're saving RSP, use sizeof */
4995                         /* gpointer because spvar is of type IntPtr */
4996                         /* see: mono_create_spvar_for_region */
4997                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4998                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
4999
5000                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
5001                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY)) &&
5002                                 cfg->param_area) {
5003                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5004                         }
5005                         break;
5006                 }
5007                 case OP_ENDFINALLY: {
5008                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5009                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
5010                         amd64_ret (code);
5011                         break;
5012                 }
5013                 case OP_ENDFILTER: {
5014                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5015                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
5016                         /* The local allocator will put the result into RAX */
5017                         amd64_ret (code);
5018                         break;
5019                 }
5020                 case OP_GET_EX_OBJ:
5021                         if (ins->dreg != AMD64_RAX)
5022                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
5023                         break;
5024                 case OP_LABEL:
5025                         ins->inst_c0 = code - cfg->native_code;
5026                         break;
5027                 case OP_BR:
5028                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
5029                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
5030                         //break;
5031                                 if (ins->inst_target_bb->native_offset) {
5032                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5033                                 } else {
5034                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5035                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
5036                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
5037                                                 x86_jump8 (code, 0);
5038                                         else
5039                                                 x86_jump32 (code, 0);
5040                         }
5041                         break;
5042                 case OP_BR_REG:
5043                         amd64_jump_reg (code, ins->sreg1);
5044                         break;
5045                 case OP_ICNEQ:
5046                 case OP_ICGE:
5047                 case OP_ICLE:
5048                 case OP_ICGE_UN:
5049                 case OP_ICLE_UN:
5050
5051                 case OP_CEQ:
5052                 case OP_LCEQ:
5053                 case OP_ICEQ:
5054                 case OP_CLT:
5055                 case OP_LCLT:
5056                 case OP_ICLT:
5057                 case OP_CGT:
5058                 case OP_ICGT:
5059                 case OP_LCGT:
5060                 case OP_CLT_UN:
5061                 case OP_LCLT_UN:
5062                 case OP_ICLT_UN:
5063                 case OP_CGT_UN:
5064                 case OP_LCGT_UN:
5065                 case OP_ICGT_UN:
5066                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
5067                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5068                         break;
5069                 case OP_COND_EXC_EQ:
5070                 case OP_COND_EXC_NE_UN:
5071                 case OP_COND_EXC_LT:
5072                 case OP_COND_EXC_LT_UN:
5073                 case OP_COND_EXC_GT:
5074                 case OP_COND_EXC_GT_UN:
5075                 case OP_COND_EXC_GE:
5076                 case OP_COND_EXC_GE_UN:
5077                 case OP_COND_EXC_LE:
5078                 case OP_COND_EXC_LE_UN:
5079                 case OP_COND_EXC_IEQ:
5080                 case OP_COND_EXC_INE_UN:
5081                 case OP_COND_EXC_ILT:
5082                 case OP_COND_EXC_ILT_UN:
5083                 case OP_COND_EXC_IGT:
5084                 case OP_COND_EXC_IGT_UN:
5085                 case OP_COND_EXC_IGE:
5086                 case OP_COND_EXC_IGE_UN:
5087                 case OP_COND_EXC_ILE:
5088                 case OP_COND_EXC_ILE_UN:
5089                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
5090                         break;
5091                 case OP_COND_EXC_OV:
5092                 case OP_COND_EXC_NO:
5093                 case OP_COND_EXC_C:
5094                 case OP_COND_EXC_NC:
5095                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
5096                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
5097                         break;
5098                 case OP_COND_EXC_IOV:
5099                 case OP_COND_EXC_INO:
5100                 case OP_COND_EXC_IC:
5101                 case OP_COND_EXC_INC:
5102                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
5103                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
5104                         break;
5105
5106                 /* floating point opcodes */
5107                 case OP_R8CONST: {
5108                         double d = *(double *)ins->inst_p0;
5109
5110                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
5111                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
5112                         }
5113                         else {
5114                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
5115                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5116                         }
5117                         break;
5118                 }
5119                 case OP_R4CONST: {
5120                         float f = *(float *)ins->inst_p0;
5121
5122                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
5123                                 if (cfg->r4fp)
5124                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
5125                                 else
5126                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
5127                         }
5128                         else {
5129                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
5130                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5131                                 if (!cfg->r4fp)
5132                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5133                         }
5134                         break;
5135                 }
5136                 case OP_STORER8_MEMBASE_REG:
5137                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5138                         break;
5139                 case OP_LOADR8_MEMBASE:
5140                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5141                         break;
5142                 case OP_STORER4_MEMBASE_REG:
5143                         if (cfg->r4fp) {
5144                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5145                         } else {
5146                                 /* This requires a double->single conversion */
5147                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5148                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5149                         }
5150                         break;
5151                 case OP_LOADR4_MEMBASE:
5152                         if (cfg->r4fp) {
5153                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5154                         } else {
5155                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5156                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5157                         }
5158                         break;
5159                 case OP_ICONV_TO_R4:
5160                         if (cfg->r4fp) {
5161                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5162                         } else {
5163                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5164                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5165                         }
5166                         break;
5167                 case OP_ICONV_TO_R8:
5168                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5169                         break;
5170                 case OP_LCONV_TO_R4:
5171                         if (cfg->r4fp) {
5172                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5173                         } else {
5174                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5175                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5176                         }
5177                         break;
5178                 case OP_LCONV_TO_R8:
5179                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5180                         break;
5181                 case OP_FCONV_TO_R4:
5182                         if (cfg->r4fp) {
5183                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5184                         } else {
5185                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5186                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5187                         }
5188                         break;
5189                 case OP_FCONV_TO_I1:
5190                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5191                         break;
5192                 case OP_FCONV_TO_U1:
5193                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5194                         break;
5195                 case OP_FCONV_TO_I2:
5196                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5197                         break;
5198                 case OP_FCONV_TO_U2:
5199                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5200                         break;
5201                 case OP_FCONV_TO_U4:
5202                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5203                         break;
5204                 case OP_FCONV_TO_I4:
5205                 case OP_FCONV_TO_I:
5206                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5207                         break;
5208                 case OP_FCONV_TO_I8:
5209                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5210                         break;
5211
5212                 case OP_RCONV_TO_I1:
5213                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5214                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5215                         break;
5216                 case OP_RCONV_TO_U1:
5217                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5218                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5219                         break;
5220                 case OP_RCONV_TO_I2:
5221                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5222                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5223                         break;
5224                 case OP_RCONV_TO_U2:
5225                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5226                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5227                         break;
5228                 case OP_RCONV_TO_I4:
5229                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5230                         break;
5231                 case OP_RCONV_TO_U4:
5232                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5233                         break;
5234                 case OP_RCONV_TO_I8:
5235                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5236                         break;
5237                 case OP_RCONV_TO_R8:
5238                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5239                         break;
5240                 case OP_RCONV_TO_R4:
5241                         if (ins->dreg != ins->sreg1)
5242                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5243                         break;
5244
5245                 case OP_LCONV_TO_R_UN: {
5246                         guint8 *br [2];
5247
5248                         /* Based on gcc code */
5249                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5250                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5251
5252                         /* Positive case */
5253                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5254                         br [1] = code; x86_jump8 (code, 0);
5255                         amd64_patch (br [0], code);
5256
5257                         /* Negative case */
5258                         /* Save to the red zone */
5259                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5260                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5261                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5262                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5263                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5264                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5265                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5266                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5267                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5268                         /* Restore */
5269                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5270                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5271                         amd64_patch (br [1], code);
5272                         break;
5273                 }
5274                 case OP_LCONV_TO_OVF_U4:
5275                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5276                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5277                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5278                         break;
5279                 case OP_LCONV_TO_OVF_I4_UN:
5280                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5281                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5282                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5283                         break;
5284                 case OP_FMOVE:
5285                         if (ins->dreg != ins->sreg1)
5286                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5287                         break;
5288                 case OP_RMOVE:
5289                         if (ins->dreg != ins->sreg1)
5290                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5291                         break;
5292                 case OP_MOVE_F_TO_I4:
5293                         if (cfg->r4fp) {
5294                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5295                         } else {
5296                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5297                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5298                         }
5299                         break;
5300                 case OP_MOVE_I4_TO_F:
5301                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5302                         if (!cfg->r4fp)
5303                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5304                         break;
5305                 case OP_MOVE_F_TO_I8:
5306                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5307                         break;
5308                 case OP_MOVE_I8_TO_F:
5309                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5310                         break;
5311                 case OP_FADD:
5312                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5313                         break;
5314                 case OP_FSUB:
5315                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5316                         break;
5317                 case OP_FMUL:
5318                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5319                         break;
5320                 case OP_FDIV:
5321                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5322                         break;
5323                 case OP_FNEG: {
5324                         static double r8_0 = -0.0;
5325
5326                         g_assert (ins->sreg1 == ins->dreg);
5327
5328                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5329                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5330                         break;
5331                 }
5332                 case OP_SIN:
5333                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5334                         break;
5335                 case OP_COS:
5336                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5337                         break;
5338                 case OP_ABS: {
5339                         static guint64 d = 0x7fffffffffffffffUL;
5340
5341                         g_assert (ins->sreg1 == ins->dreg);
5342
5343                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5344                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5345                         break;
5346                 }
5347                 case OP_SQRT:
5348                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5349                         break;
5350
5351                 case OP_RADD:
5352                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5353                         break;
5354                 case OP_RSUB:
5355                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5356                         break;
5357                 case OP_RMUL:
5358                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5359                         break;
5360                 case OP_RDIV:
5361                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5362                         break;
5363                 case OP_RNEG: {
5364                         static float r4_0 = -0.0;
5365
5366                         g_assert (ins->sreg1 == ins->dreg);
5367
5368                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5369                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5370                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5371                         break;
5372                 }
5373
5374                 case OP_IMIN:
5375                         g_assert (cfg->opt & MONO_OPT_CMOV);
5376                         g_assert (ins->dreg == ins->sreg1);
5377                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5378                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5379                         break;
5380                 case OP_IMIN_UN:
5381                         g_assert (cfg->opt & MONO_OPT_CMOV);
5382                         g_assert (ins->dreg == ins->sreg1);
5383                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5384                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5385                         break;
5386                 case OP_IMAX:
5387                         g_assert (cfg->opt & MONO_OPT_CMOV);
5388                         g_assert (ins->dreg == ins->sreg1);
5389                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5390                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5391                         break;
5392                 case OP_IMAX_UN:
5393                         g_assert (cfg->opt & MONO_OPT_CMOV);
5394                         g_assert (ins->dreg == ins->sreg1);
5395                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5396                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5397                         break;
5398                 case OP_LMIN:
5399                         g_assert (cfg->opt & MONO_OPT_CMOV);
5400                         g_assert (ins->dreg == ins->sreg1);
5401                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5402                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5403                         break;
5404                 case OP_LMIN_UN:
5405                         g_assert (cfg->opt & MONO_OPT_CMOV);
5406                         g_assert (ins->dreg == ins->sreg1);
5407                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5408                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5409                         break;
5410                 case OP_LMAX:
5411                         g_assert (cfg->opt & MONO_OPT_CMOV);
5412                         g_assert (ins->dreg == ins->sreg1);
5413                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5414                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5415                         break;
5416                 case OP_LMAX_UN:
5417                         g_assert (cfg->opt & MONO_OPT_CMOV);
5418                         g_assert (ins->dreg == ins->sreg1);
5419                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5420                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5421                         break;
5422                 case OP_X86_FPOP:
5423                         break;
5424                 case OP_FCOMPARE:
5425                         /*
5426                          * The two arguments are swapped because the fbranch instructions
5427                          * depend on this for the non-sse case to work.
5428                          */
5429                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5430                         break;
5431                 case OP_RCOMPARE:
5432                         /*
5433                          * FIXME: Get rid of this.
5434                          * The two arguments are swapped because the fbranch instructions
5435                          * depend on this for the non-sse case to work.
5436                          */
5437                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5438                         break;
5439                 case OP_FCNEQ:
5440                 case OP_FCEQ: {
5441                         /* zeroing the register at the start results in
5442                          * shorter and faster code (we can also remove the widening op)
5443                          */
5444                         guchar *unordered_check;
5445
5446                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5447                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5448                         unordered_check = code;
5449                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5450
5451                         if (ins->opcode == OP_FCEQ) {
5452                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5453                                 amd64_patch (unordered_check, code);
5454                         } else {
5455                                 guchar *jump_to_end;
5456                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5457                                 jump_to_end = code;
5458                                 x86_jump8 (code, 0);
5459                                 amd64_patch (unordered_check, code);
5460                                 amd64_inc_reg (code, ins->dreg);
5461                                 amd64_patch (jump_to_end, code);
5462                         }
5463                         break;
5464                 }
5465                 case OP_FCLT:
5466                 case OP_FCLT_UN: {
5467                         /* zeroing the register at the start results in
5468                          * shorter and faster code (we can also remove the widening op)
5469                          */
5470                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5471                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5472                         if (ins->opcode == OP_FCLT_UN) {
5473                                 guchar *unordered_check = code;
5474                                 guchar *jump_to_end;
5475                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5476                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5477                                 jump_to_end = code;
5478                                 x86_jump8 (code, 0);
5479                                 amd64_patch (unordered_check, code);
5480                                 amd64_inc_reg (code, ins->dreg);
5481                                 amd64_patch (jump_to_end, code);
5482                         } else {
5483                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5484                         }
5485                         break;
5486                 }
5487                 case OP_FCLE: {
5488                         guchar *unordered_check;
5489                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5490                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5491                         unordered_check = code;
5492                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5493                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5494                         amd64_patch (unordered_check, code);
5495                         break;
5496                 }
5497                 case OP_FCGT:
5498                 case OP_FCGT_UN: {
5499                         /* zeroing the register at the start results in
5500                          * shorter and faster code (we can also remove the widening op)
5501                          */
5502                         guchar *unordered_check;
5503
5504                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5505                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5506                         if (ins->opcode == OP_FCGT) {
5507                                 unordered_check = code;
5508                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5509                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5510                                 amd64_patch (unordered_check, code);
5511                         } else {
5512                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5513                         }
5514                         break;
5515                 }
5516                 case OP_FCGE: {
5517                         guchar *unordered_check;
5518                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5519                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5520                         unordered_check = code;
5521                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5522                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5523                         amd64_patch (unordered_check, code);
5524                         break;
5525                 }
5526
5527                 case OP_RCEQ:
5528                 case OP_RCGT:
5529                 case OP_RCLT:
5530                 case OP_RCLT_UN:
5531                 case OP_RCGT_UN: {
5532                         int x86_cond;
5533                         gboolean unordered = FALSE;
5534
5535                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5536                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5537
5538                         switch (ins->opcode) {
5539                         case OP_RCEQ:
5540                                 x86_cond = X86_CC_EQ;
5541                                 break;
5542                         case OP_RCGT:
5543                                 x86_cond = X86_CC_LT;
5544                                 break;
5545                         case OP_RCLT:
5546                                 x86_cond = X86_CC_GT;
5547                                 break;
5548                         case OP_RCLT_UN:
5549                                 x86_cond = X86_CC_GT;
5550                                 unordered = TRUE;
5551                                 break;
5552                         case OP_RCGT_UN:
5553                                 x86_cond = X86_CC_LT;
5554                                 unordered = TRUE;
5555                                 break;
5556                         default:
5557                                 g_assert_not_reached ();
5558                                 break;
5559                         }
5560
5561                         if (unordered) {
5562                                 guchar *unordered_check;
5563                                 guchar *jump_to_end;
5564
5565                                 unordered_check = code;
5566                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5567                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5568                                 jump_to_end = code;
5569                                 x86_jump8 (code, 0);
5570                                 amd64_patch (unordered_check, code);
5571                                 amd64_inc_reg (code, ins->dreg);
5572                                 amd64_patch (jump_to_end, code);
5573                         } else {
5574                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5575                         }
5576                         break;
5577                 }
5578                 case OP_FCLT_MEMBASE:
5579                 case OP_FCGT_MEMBASE:
5580                 case OP_FCLT_UN_MEMBASE:
5581                 case OP_FCGT_UN_MEMBASE:
5582                 case OP_FCEQ_MEMBASE: {
5583                         guchar *unordered_check, *jump_to_end;
5584                         int x86_cond;
5585
5586                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5587                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5588
5589                         switch (ins->opcode) {
5590                         case OP_FCEQ_MEMBASE:
5591                                 x86_cond = X86_CC_EQ;
5592                                 break;
5593                         case OP_FCLT_MEMBASE:
5594                         case OP_FCLT_UN_MEMBASE:
5595                                 x86_cond = X86_CC_LT;
5596                                 break;
5597                         case OP_FCGT_MEMBASE:
5598                         case OP_FCGT_UN_MEMBASE:
5599                                 x86_cond = X86_CC_GT;
5600                                 break;
5601                         default:
5602                                 g_assert_not_reached ();
5603                         }
5604
5605                         unordered_check = code;
5606                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5607                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5608
5609                         switch (ins->opcode) {
5610                         case OP_FCEQ_MEMBASE:
5611                         case OP_FCLT_MEMBASE:
5612                         case OP_FCGT_MEMBASE:
5613                                 amd64_patch (unordered_check, code);
5614                                 break;
5615                         case OP_FCLT_UN_MEMBASE:
5616                         case OP_FCGT_UN_MEMBASE:
5617                                 jump_to_end = code;
5618                                 x86_jump8 (code, 0);
5619                                 amd64_patch (unordered_check, code);
5620                                 amd64_inc_reg (code, ins->dreg);
5621                                 amd64_patch (jump_to_end, code);
5622                                 break;
5623                         default:
5624                                 break;
5625                         }
5626                         break;
5627                 }
5628                 case OP_FBEQ: {
5629                         guchar *jump = code;
5630                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5631                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5632                         amd64_patch (jump, code);
5633                         break;
5634                 }
5635                 case OP_FBNE_UN:
5636                         /* Branch if C013 != 100 */
5637                         /* branch if !ZF or (PF|CF) */
5638                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5639                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5640                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5641                         break;
5642                 case OP_FBLT:
5643                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5644                         break;
5645                 case OP_FBLT_UN:
5646                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5647                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5648                         break;
5649                 case OP_FBGT:
5650                 case OP_FBGT_UN:
5651                         if (ins->opcode == OP_FBGT) {
5652                                 guchar *br1;
5653
5654                                 /* skip branch if C1=1 */
5655                                 br1 = code;
5656                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5657                                 /* branch if (C0 | C3) = 1 */
5658                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5659                                 amd64_patch (br1, code);
5660                                 break;
5661                         } else {
5662                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5663                         }
5664                         break;
5665                 case OP_FBGE: {
5666                         /* Branch if C013 == 100 or 001 */
5667                         guchar *br1;
5668
5669                         /* skip branch if C1=1 */
5670                         br1 = code;
5671                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5672                         /* branch if (C0 | C3) = 1 */
5673                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5674                         amd64_patch (br1, code);
5675                         break;
5676                 }
5677                 case OP_FBGE_UN:
5678                         /* Branch if C013 == 000 */
5679                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5680                         break;
5681                 case OP_FBLE: {
5682                         /* Branch if C013=000 or 100 */
5683                         guchar *br1;
5684
5685                         /* skip branch if C1=1 */
5686                         br1 = code;
5687                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5688                         /* branch if C0=0 */
5689                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5690                         amd64_patch (br1, code);
5691                         break;
5692                 }
5693                 case OP_FBLE_UN:
5694                         /* Branch if C013 != 001 */
5695                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5696                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5697                         break;
5698                 case OP_CKFINITE:
5699                         /* Transfer value to the fp stack */
5700                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5701                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5702                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5703
5704                         amd64_push_reg (code, AMD64_RAX);
5705                         amd64_fxam (code);
5706                         amd64_fnstsw (code);
5707                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5708                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5709                         amd64_pop_reg (code, AMD64_RAX);
5710                         amd64_fstp (code, 0);
5711                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5712                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5713                         break;
5714                 case OP_TLS_GET: {
5715                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5716                         break;
5717                 }
5718                 case OP_TLS_GET_REG:
5719                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
5720                         break;
5721                 case OP_TLS_SET: {
5722                         code = amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5723                         break;
5724                 }
5725                 case OP_TLS_SET_REG: {
5726                         code = amd64_emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
5727                         break;
5728                 }
5729                 case OP_MEMORY_BARRIER: {
5730                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5731                                 x86_mfence (code);
5732                         break;
5733                 }
5734                 case OP_ATOMIC_ADD_I4:
5735                 case OP_ATOMIC_ADD_I8: {
5736                         int dreg = ins->dreg;
5737                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5738
5739                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5740                                 dreg = AMD64_R11;
5741
5742                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5743                         amd64_prefix (code, X86_LOCK_PREFIX);
5744                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5745                         /* dreg contains the old value, add with sreg2 value */
5746                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5747
5748                         if (ins->dreg != dreg)
5749                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5750
5751                         break;
5752                 }
5753                 case OP_ATOMIC_EXCHANGE_I4:
5754                 case OP_ATOMIC_EXCHANGE_I8: {
5755                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5756
5757                         /* LOCK prefix is implied. */
5758                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5759                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5760                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5761                         break;
5762                 }
5763                 case OP_ATOMIC_CAS_I4:
5764                 case OP_ATOMIC_CAS_I8: {
5765                         guint32 size;
5766
5767                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5768                                 size = 8;
5769                         else
5770                                 size = 4;
5771
5772                         /*
5773                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5774                          * an explanation of how this works.
5775                          */
5776                         g_assert (ins->sreg3 == AMD64_RAX);
5777                         g_assert (ins->sreg1 != AMD64_RAX);
5778                         g_assert (ins->sreg1 != ins->sreg2);
5779
5780                         amd64_prefix (code, X86_LOCK_PREFIX);
5781                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5782
5783                         if (ins->dreg != AMD64_RAX)
5784                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5785                         break;
5786                 }
5787                 case OP_ATOMIC_LOAD_I1: {
5788                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5789                         break;
5790                 }
5791                 case OP_ATOMIC_LOAD_U1: {
5792                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5793                         break;
5794                 }
5795                 case OP_ATOMIC_LOAD_I2: {
5796                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5797                         break;
5798                 }
5799                 case OP_ATOMIC_LOAD_U2: {
5800                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5801                         break;
5802                 }
5803                 case OP_ATOMIC_LOAD_I4: {
5804                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5805                         break;
5806                 }
5807                 case OP_ATOMIC_LOAD_U4:
5808                 case OP_ATOMIC_LOAD_I8:
5809                 case OP_ATOMIC_LOAD_U8: {
5810                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5811                         break;
5812                 }
5813                 case OP_ATOMIC_LOAD_R4: {
5814                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5815                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5816                         break;
5817                 }
5818                 case OP_ATOMIC_LOAD_R8: {
5819                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5820                         break;
5821                 }
5822                 case OP_ATOMIC_STORE_I1:
5823                 case OP_ATOMIC_STORE_U1:
5824                 case OP_ATOMIC_STORE_I2:
5825                 case OP_ATOMIC_STORE_U2:
5826                 case OP_ATOMIC_STORE_I4:
5827                 case OP_ATOMIC_STORE_U4:
5828                 case OP_ATOMIC_STORE_I8:
5829                 case OP_ATOMIC_STORE_U8: {
5830                         int size;
5831
5832                         switch (ins->opcode) {
5833                         case OP_ATOMIC_STORE_I1:
5834                         case OP_ATOMIC_STORE_U1:
5835                                 size = 1;
5836                                 break;
5837                         case OP_ATOMIC_STORE_I2:
5838                         case OP_ATOMIC_STORE_U2:
5839                                 size = 2;
5840                                 break;
5841                         case OP_ATOMIC_STORE_I4:
5842                         case OP_ATOMIC_STORE_U4:
5843                                 size = 4;
5844                                 break;
5845                         case OP_ATOMIC_STORE_I8:
5846                         case OP_ATOMIC_STORE_U8:
5847                                 size = 8;
5848                                 break;
5849                         }
5850
5851                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5852
5853                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5854                                 x86_mfence (code);
5855                         break;
5856                 }
5857                 case OP_ATOMIC_STORE_R4: {
5858                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5859                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5860
5861                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5862                                 x86_mfence (code);
5863                         break;
5864                 }
5865                 case OP_ATOMIC_STORE_R8: {
5866                         x86_nop (code);
5867                         x86_nop (code);
5868                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5869                         x86_nop (code);
5870                         x86_nop (code);
5871
5872                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5873                                 x86_mfence (code);
5874                         break;
5875                 }
5876                 case OP_CARD_TABLE_WBARRIER: {
5877                         int ptr = ins->sreg1;
5878                         int value = ins->sreg2;
5879                         guchar *br = 0;
5880                         int nursery_shift, card_table_shift;
5881                         gpointer card_table_mask;
5882                         size_t nursery_size;
5883
5884                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5885                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5886                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5887
5888                         /*If either point to the stack we can simply avoid the WB. This happens due to
5889                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5890                          */
5891                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5892                                 continue;
5893
5894                         /*
5895                          * We need one register we can clobber, we choose EDX and make sreg1
5896                          * fixed EAX to work around limitations in the local register allocator.
5897                          * sreg2 might get allocated to EDX, but that is not a problem since
5898                          * we use it before clobbering EDX.
5899                          */
5900                         g_assert (ins->sreg1 == AMD64_RAX);
5901
5902                         /*
5903                          * This is the code we produce:
5904                          *
5905                          *   edx = value
5906                          *   edx >>= nursery_shift
5907                          *   cmp edx, (nursery_start >> nursery_shift)
5908                          *   jne done
5909                          *   edx = ptr
5910                          *   edx >>= card_table_shift
5911                          *   edx += cardtable
5912                          *   [edx] = 1
5913                          * done:
5914                          */
5915
5916                         if (mono_gc_card_table_nursery_check ()) {
5917                                 if (value != AMD64_RDX)
5918                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5919                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5920                                 if (shifted_nursery_start >> 31) {
5921                                         /*
5922                                          * The value we need to compare against is 64 bits, so we need
5923                                          * another spare register.  We use RBX, which we save and
5924                                          * restore.
5925                                          */
5926                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5927                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5928                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5929                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5930                                 } else {
5931                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5932                                 }
5933                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5934                         }
5935                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5936                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5937                         if (card_table_mask)
5938                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5939
5940                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5941                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5942
5943                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5944
5945                         if (mono_gc_card_table_nursery_check ())
5946                                 x86_patch (br, code);
5947                         break;
5948                 }
5949 #ifdef MONO_ARCH_SIMD_INTRINSICS
5950                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5951                 case OP_ADDPS:
5952                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5953                         break;
5954                 case OP_DIVPS:
5955                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5956                         break;
5957                 case OP_MULPS:
5958                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5959                         break;
5960                 case OP_SUBPS:
5961                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5962                         break;
5963                 case OP_MAXPS:
5964                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5965                         break;
5966                 case OP_MINPS:
5967                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5968                         break;
5969                 case OP_COMPPS:
5970                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5971                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5972                         break;
5973                 case OP_ANDPS:
5974                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5975                         break;
5976                 case OP_ANDNPS:
5977                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5978                         break;
5979                 case OP_ORPS:
5980                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5981                         break;
5982                 case OP_XORPS:
5983                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5984                         break;
5985                 case OP_SQRTPS:
5986                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5987                         break;
5988                 case OP_RSQRTPS:
5989                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5990                         break;
5991                 case OP_RCPPS:
5992                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5993                         break;
5994                 case OP_ADDSUBPS:
5995                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5996                         break;
5997                 case OP_HADDPS:
5998                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
5999                         break;
6000                 case OP_HSUBPS:
6001                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
6002                         break;
6003                 case OP_DUPPS_HIGH:
6004                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
6005                         break;
6006                 case OP_DUPPS_LOW:
6007                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
6008                         break;
6009
6010                 case OP_PSHUFLEW_HIGH:
6011                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6012                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6013                         break;
6014                 case OP_PSHUFLEW_LOW:
6015                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6016                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6017                         break;
6018                 case OP_PSHUFLED:
6019                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6020                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6021                         break;
6022                 case OP_SHUFPS:
6023                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6024                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6025                         break;
6026                 case OP_SHUFPD:
6027                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
6028                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6029                         break;
6030
6031                 case OP_ADDPD:
6032                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
6033                         break;
6034                 case OP_DIVPD:
6035                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
6036                         break;
6037                 case OP_MULPD:
6038                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
6039                         break;
6040                 case OP_SUBPD:
6041                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
6042                         break;
6043                 case OP_MAXPD:
6044                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
6045                         break;
6046                 case OP_MINPD:
6047                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
6048                         break;
6049                 case OP_COMPPD:
6050                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
6051                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6052                         break;
6053                 case OP_ANDPD:
6054                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
6055                         break;
6056                 case OP_ANDNPD:
6057                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
6058                         break;
6059                 case OP_ORPD:
6060                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
6061                         break;
6062                 case OP_XORPD:
6063                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
6064                         break;
6065                 case OP_SQRTPD:
6066                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
6067                         break;
6068                 case OP_ADDSUBPD:
6069                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
6070                         break;
6071                 case OP_HADDPD:
6072                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
6073                         break;
6074                 case OP_HSUBPD:
6075                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
6076                         break;
6077                 case OP_DUPPD:
6078                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
6079                         break;
6080
6081                 case OP_EXTRACT_MASK:
6082                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
6083                         break;
6084
6085                 case OP_PAND:
6086                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
6087                         break;
6088                 case OP_POR:
6089                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
6090                         break;
6091                 case OP_PXOR:
6092                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
6093                         break;
6094
6095                 case OP_PADDB:
6096                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
6097                         break;
6098                 case OP_PADDW:
6099                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
6100                         break;
6101                 case OP_PADDD:
6102                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
6103                         break;
6104                 case OP_PADDQ:
6105                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
6106                         break;
6107
6108                 case OP_PSUBB:
6109                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
6110                         break;
6111                 case OP_PSUBW:
6112                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
6113                         break;
6114                 case OP_PSUBD:
6115                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
6116                         break;
6117                 case OP_PSUBQ:
6118                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
6119                         break;
6120
6121                 case OP_PMAXB_UN:
6122                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
6123                         break;
6124                 case OP_PMAXW_UN:
6125                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
6126                         break;
6127                 case OP_PMAXD_UN:
6128                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
6129                         break;
6130
6131                 case OP_PMAXB:
6132                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
6133                         break;
6134                 case OP_PMAXW:
6135                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
6136                         break;
6137                 case OP_PMAXD:
6138                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
6139                         break;
6140
6141                 case OP_PAVGB_UN:
6142                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
6143                         break;
6144                 case OP_PAVGW_UN:
6145                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
6146                         break;
6147
6148                 case OP_PMINB_UN:
6149                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
6150                         break;
6151                 case OP_PMINW_UN:
6152                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6153                         break;
6154                 case OP_PMIND_UN:
6155                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6156                         break;
6157
6158                 case OP_PMINB:
6159                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6160                         break;
6161                 case OP_PMINW:
6162                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6163                         break;
6164                 case OP_PMIND:
6165                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6166                         break;
6167
6168                 case OP_PCMPEQB:
6169                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6170                         break;
6171                 case OP_PCMPEQW:
6172                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6173                         break;
6174                 case OP_PCMPEQD:
6175                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6176                         break;
6177                 case OP_PCMPEQQ:
6178                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6179                         break;
6180
6181                 case OP_PCMPGTB:
6182                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6183                         break;
6184                 case OP_PCMPGTW:
6185                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6186                         break;
6187                 case OP_PCMPGTD:
6188                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6189                         break;
6190                 case OP_PCMPGTQ:
6191                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6192                         break;
6193
6194                 case OP_PSUM_ABS_DIFF:
6195                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6196                         break;
6197
6198                 case OP_UNPACK_LOWB:
6199                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6200                         break;
6201                 case OP_UNPACK_LOWW:
6202                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6203                         break;
6204                 case OP_UNPACK_LOWD:
6205                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6206                         break;
6207                 case OP_UNPACK_LOWQ:
6208                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6209                         break;
6210                 case OP_UNPACK_LOWPS:
6211                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6212                         break;
6213                 case OP_UNPACK_LOWPD:
6214                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6215                         break;
6216
6217                 case OP_UNPACK_HIGHB:
6218                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6219                         break;
6220                 case OP_UNPACK_HIGHW:
6221                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6222                         break;
6223                 case OP_UNPACK_HIGHD:
6224                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6225                         break;
6226                 case OP_UNPACK_HIGHQ:
6227                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6228                         break;
6229                 case OP_UNPACK_HIGHPS:
6230                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6231                         break;
6232                 case OP_UNPACK_HIGHPD:
6233                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6234                         break;
6235
6236                 case OP_PACKW:
6237                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6238                         break;
6239                 case OP_PACKD:
6240                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6241                         break;
6242                 case OP_PACKW_UN:
6243                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6244                         break;
6245                 case OP_PACKD_UN:
6246                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6247                         break;
6248
6249                 case OP_PADDB_SAT_UN:
6250                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6251                         break;
6252                 case OP_PSUBB_SAT_UN:
6253                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6254                         break;
6255                 case OP_PADDW_SAT_UN:
6256                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6257                         break;
6258                 case OP_PSUBW_SAT_UN:
6259                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6260                         break;
6261
6262                 case OP_PADDB_SAT:
6263                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6264                         break;
6265                 case OP_PSUBB_SAT:
6266                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6267                         break;
6268                 case OP_PADDW_SAT:
6269                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6270                         break;
6271                 case OP_PSUBW_SAT:
6272                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6273                         break;
6274
6275                 case OP_PMULW:
6276                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6277                         break;
6278                 case OP_PMULD:
6279                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6280                         break;
6281                 case OP_PMULQ:
6282                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6283                         break;
6284                 case OP_PMULW_HIGH_UN:
6285                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6286                         break;
6287                 case OP_PMULW_HIGH:
6288                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6289                         break;
6290
6291                 case OP_PSHRW:
6292                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6293                         break;
6294                 case OP_PSHRW_REG:
6295                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6296                         break;
6297
6298                 case OP_PSARW:
6299                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6300                         break;
6301                 case OP_PSARW_REG:
6302                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6303                         break;
6304
6305                 case OP_PSHLW:
6306                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6307                         break;
6308                 case OP_PSHLW_REG:
6309                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6310                         break;
6311
6312                 case OP_PSHRD:
6313                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6314                         break;
6315                 case OP_PSHRD_REG:
6316                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6317                         break;
6318
6319                 case OP_PSARD:
6320                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6321                         break;
6322                 case OP_PSARD_REG:
6323                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6324                         break;
6325
6326                 case OP_PSHLD:
6327                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6328                         break;
6329                 case OP_PSHLD_REG:
6330                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6331                         break;
6332
6333                 case OP_PSHRQ:
6334                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6335                         break;
6336                 case OP_PSHRQ_REG:
6337                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6338                         break;
6339
6340                 /*TODO: This is appart of the sse spec but not added
6341                 case OP_PSARQ:
6342                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6343                         break;
6344                 case OP_PSARQ_REG:
6345                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6346                         break;
6347                 */
6348
6349                 case OP_PSHLQ:
6350                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6351                         break;
6352                 case OP_PSHLQ_REG:
6353                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6354                         break;
6355                 case OP_CVTDQ2PD:
6356                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6357                         break;
6358                 case OP_CVTDQ2PS:
6359                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6360                         break;
6361                 case OP_CVTPD2DQ:
6362                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6363                         break;
6364                 case OP_CVTPD2PS:
6365                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6366                         break;
6367                 case OP_CVTPS2DQ:
6368                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6369                         break;
6370                 case OP_CVTPS2PD:
6371                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6372                         break;
6373                 case OP_CVTTPD2DQ:
6374                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6375                         break;
6376                 case OP_CVTTPS2DQ:
6377                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6378                         break;
6379
6380                 case OP_ICONV_TO_X:
6381                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6382                         break;
6383                 case OP_EXTRACT_I4:
6384                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6385                         break;
6386                 case OP_EXTRACT_I8:
6387                         if (ins->inst_c0) {
6388                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6389                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6390                         } else {
6391                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6392                         }
6393                         break;
6394                 case OP_EXTRACT_I1:
6395                 case OP_EXTRACT_U1:
6396                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6397                         if (ins->inst_c0)
6398                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6399                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6400                         break;
6401                 case OP_EXTRACT_I2:
6402                 case OP_EXTRACT_U2:
6403                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6404                         if (ins->inst_c0)
6405                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6406                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6407                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6408                         break;
6409                 case OP_EXTRACT_R8:
6410                         if (ins->inst_c0)
6411                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6412                         else
6413                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6414                         break;
6415                 case OP_INSERT_I2:
6416                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6417                         break;
6418                 case OP_EXTRACTX_U2:
6419                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6420                         break;
6421                 case OP_INSERTX_U1_SLOW:
6422                         /*sreg1 is the extracted ireg (scratch)
6423                         /sreg2 is the to be inserted ireg (scratch)
6424                         /dreg is the xreg to receive the value*/
6425
6426                         /*clear the bits from the extracted word*/
6427                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6428                         /*shift the value to insert if needed*/
6429                         if (ins->inst_c0 & 1)
6430                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6431                         /*join them together*/
6432                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6433                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6434                         break;
6435                 case OP_INSERTX_I4_SLOW:
6436                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6437                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6438                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6439                         break;
6440                 case OP_INSERTX_I8_SLOW:
6441                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6442                         if (ins->inst_c0)
6443                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6444                         else
6445                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6446                         break;
6447
6448                 case OP_INSERTX_R4_SLOW:
6449                         switch (ins->inst_c0) {
6450                         case 0:
6451                                 if (cfg->r4fp)
6452                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6453                                 else
6454                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6455                                 break;
6456                         case 1:
6457                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6458                                 if (cfg->r4fp)
6459                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6460                                 else
6461                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6462                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6463                                 break;
6464                         case 2:
6465                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6466                                 if (cfg->r4fp)
6467                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6468                                 else
6469                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6470                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6471                                 break;
6472                         case 3:
6473                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6474                                 if (cfg->r4fp)
6475                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6476                                 else
6477                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6478                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6479                                 break;
6480                         }
6481                         break;
6482                 case OP_INSERTX_R8_SLOW:
6483                         if (ins->inst_c0)
6484                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6485                         else
6486                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6487                         break;
6488                 case OP_STOREX_MEMBASE_REG:
6489                 case OP_STOREX_MEMBASE:
6490                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6491                         break;
6492                 case OP_LOADX_MEMBASE:
6493                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6494                         break;
6495                 case OP_LOADX_ALIGNED_MEMBASE:
6496                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6497                         break;
6498                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6499                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6500                         break;
6501                 case OP_STOREX_NTA_MEMBASE_REG:
6502                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6503                         break;
6504                 case OP_PREFETCH_MEMBASE:
6505                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6506                         break;
6507
6508                 case OP_XMOVE:
6509                         /*FIXME the peephole pass should have killed this*/
6510                         if (ins->dreg != ins->sreg1)
6511                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6512                         break;
6513                 case OP_XZERO:
6514                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6515                         break;
6516                 case OP_ICONV_TO_R4_RAW:
6517                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6518                         break;
6519
6520                 case OP_FCONV_TO_R8_X:
6521                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6522                         break;
6523
6524                 case OP_XCONV_R8_TO_I4:
6525                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6526                         switch (ins->backend.source_opcode) {
6527                         case OP_FCONV_TO_I1:
6528                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6529                                 break;
6530                         case OP_FCONV_TO_U1:
6531                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6532                                 break;
6533                         case OP_FCONV_TO_I2:
6534                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6535                                 break;
6536                         case OP_FCONV_TO_U2:
6537                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6538                                 break;
6539                         }
6540                         break;
6541
6542                 case OP_EXPAND_I2:
6543                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6544                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6545                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6546                         break;
6547                 case OP_EXPAND_I4:
6548                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6549                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6550                         break;
6551                 case OP_EXPAND_I8:
6552                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6553                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6554                         break;
6555                 case OP_EXPAND_R4:
6556                         if (cfg->r4fp) {
6557                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6558                         } else {
6559                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6560                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6561                         }
6562                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6563                         break;
6564                 case OP_EXPAND_R8:
6565                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6566                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6567                         break;
6568 #endif
6569                 case OP_LIVERANGE_START: {
6570                         if (cfg->verbose_level > 1)
6571                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6572                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6573                         break;
6574                 }
6575                 case OP_LIVERANGE_END: {
6576                         if (cfg->verbose_level > 1)
6577                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6578                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6579                         break;
6580                 }
6581                 case OP_GC_SAFE_POINT: {
6582                         guint8 *br [1];
6583
6584                         g_assert (mono_threads_is_coop_enabled ());
6585
6586                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6587                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6588                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6589                         amd64_patch (br[0], code);
6590                         break;
6591                 }
6592
6593                 case OP_GC_LIVENESS_DEF:
6594                 case OP_GC_LIVENESS_USE:
6595                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6596                         ins->backend.pc_offset = code - cfg->native_code;
6597                         break;
6598                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6599                         ins->backend.pc_offset = code - cfg->native_code;
6600                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6601                         break;
6602                 case OP_GET_LAST_ERROR:
6603                         emit_get_last_error(code, ins->dreg);
6604                         break;
6605                 default:
6606                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6607                         g_assert_not_reached ();
6608                 }
6609
6610                 if ((code - cfg->native_code - offset) > max_len) {
6611                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6612                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6613                         g_assert_not_reached ();
6614                 }
6615         }
6616
6617         cfg->code_len = code - cfg->native_code;
6618 }
6619
6620 #endif /* DISABLE_JIT */
6621
6622 void
6623 mono_arch_register_lowlevel_calls (void)
6624 {
6625         /* The signature doesn't matter */
6626         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6627 }
6628
6629 void
6630 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6631 {
6632         unsigned char *ip = ji->ip.i + code;
6633
6634         /*
6635          * Debug code to help track down problems where the target of a near call is
6636          * is not valid.
6637          */
6638         if (amd64_is_near_call (ip)) {
6639                 gint64 disp = (guint8*)target - (guint8*)ip;
6640
6641                 if (!amd64_is_imm32 (disp)) {
6642                         printf ("TYPE: %d\n", ji->type);
6643                         switch (ji->type) {
6644                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6645                                 printf ("V: %s\n", ji->data.name);
6646                                 break;
6647                         case MONO_PATCH_INFO_METHOD_JUMP:
6648                         case MONO_PATCH_INFO_METHOD:
6649                                 printf ("V: %s\n", ji->data.method->name);
6650                                 break;
6651                         default:
6652                                 break;
6653                         }
6654                 }
6655         }
6656
6657         amd64_patch (ip, (gpointer)target);
6658 }
6659
6660 #ifndef DISABLE_JIT
6661
6662 static int
6663 get_max_epilog_size (MonoCompile *cfg)
6664 {
6665         int max_epilog_size = 16;
6666
6667         if (cfg->method->save_lmf)
6668                 max_epilog_size += 256;
6669
6670         if (mono_jit_trace_calls != NULL)
6671                 max_epilog_size += 50;
6672
6673         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6674                 max_epilog_size += 50;
6675
6676         max_epilog_size += (AMD64_NREG * 2);
6677
6678         return max_epilog_size;
6679 }
6680
6681 /*
6682  * This macro is used for testing whenever the unwinder works correctly at every point
6683  * where an async exception can happen.
6684  */
6685 /* This will generate a SIGSEGV at the given point in the code */
6686 #define async_exc_point(code) do { \
6687     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6688          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6689              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6690          cfg->arch.async_point_count ++; \
6691     } \
6692 } while (0)
6693
6694 guint8 *
6695 mono_arch_emit_prolog (MonoCompile *cfg)
6696 {
6697         MonoMethod *method = cfg->method;
6698         MonoBasicBlock *bb;
6699         MonoMethodSignature *sig;
6700         MonoInst *ins;
6701         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6702         guint8 *code;
6703         CallInfo *cinfo;
6704         MonoInst *lmf_var = cfg->lmf_var;
6705         gboolean args_clobbered = FALSE;
6706         gboolean trace = FALSE;
6707
6708         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6709
6710         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6711
6712         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6713                 trace = TRUE;
6714
6715         /* Amount of stack space allocated by register saving code */
6716         pos = 0;
6717
6718         /* Offset between RSP and the CFA */
6719         cfa_offset = 0;
6720
6721         /*
6722          * The prolog consists of the following parts:
6723          * FP present:
6724          * - push rbp, mov rbp, rsp
6725          * - save callee saved regs using pushes
6726          * - allocate frame
6727          * - save rgctx if needed
6728          * - save lmf if needed
6729          * FP not present:
6730          * - allocate frame
6731          * - save rgctx if needed
6732          * - save lmf if needed
6733          * - save callee saved regs using moves
6734          */
6735
6736         // CFA = sp + 8
6737         cfa_offset = 8;
6738         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6739         // IP saved at CFA - 8
6740         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6741         async_exc_point (code);
6742         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6743
6744         if (!cfg->arch.omit_fp) {
6745                 amd64_push_reg (code, AMD64_RBP);
6746                 cfa_offset += 8;
6747                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6748                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6749                 async_exc_point (code);
6750 #ifdef TARGET_WIN32
6751                 mono_arch_unwindinfo_add_push_nonvol (&cfg->arch.unwindinfo, cfg->native_code, code, AMD64_RBP);
6752 #endif
6753                 /* These are handled automatically by the stack marking code */
6754                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6755
6756                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6757                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6758                 async_exc_point (code);
6759 #ifdef TARGET_WIN32
6760                 mono_arch_unwindinfo_add_set_fpreg (&cfg->arch.unwindinfo, cfg->native_code, code, AMD64_RBP);
6761 #endif
6762         }
6763
6764         /* The param area is always at offset 0 from sp */
6765         /* This needs to be allocated here, since it has to come after the spill area */
6766         if (cfg->param_area) {
6767                 if (cfg->arch.omit_fp)
6768                         // FIXME:
6769                         g_assert_not_reached ();
6770                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6771         }
6772
6773         if (cfg->arch.omit_fp) {
6774                 /*
6775                  * On enter, the stack is misaligned by the pushing of the return
6776                  * address. It is either made aligned by the pushing of %rbp, or by
6777                  * this.
6778                  */
6779                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6780                 if ((alloc_size % 16) == 0) {
6781                         alloc_size += 8;
6782                         /* Mark the padding slot as NOREF */
6783                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6784                 }
6785         } else {
6786                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6787                 if (cfg->stack_offset != alloc_size) {
6788                         /* Mark the padding slot as NOREF */
6789                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6790                 }
6791                 cfg->arch.sp_fp_offset = alloc_size;
6792                 alloc_size -= pos;
6793         }
6794
6795         cfg->arch.stack_alloc_size = alloc_size;
6796
6797         /* Allocate stack frame */
6798         if (alloc_size) {
6799                 /* See mono_emit_stack_alloc */
6800 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6801                 guint32 remaining_size = alloc_size;
6802                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
6803                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6804                 guint32 offset = code - cfg->native_code;
6805                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6806                         while (required_code_size >= (cfg->code_size - offset))
6807                                 cfg->code_size *= 2;
6808                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6809                         code = cfg->native_code + offset;
6810                         cfg->stat_code_reallocs++;
6811                 }
6812
6813                 while (remaining_size >= 0x1000) {
6814                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6815                         if (cfg->arch.omit_fp) {
6816                                 cfa_offset += 0x1000;
6817                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6818                         }
6819                         async_exc_point (code);
6820 #ifdef TARGET_WIN32
6821                         if (cfg->arch.omit_fp)
6822                                 mono_arch_unwindinfo_add_alloc_stack (&cfg->arch.unwindinfo, cfg->native_code, code, 0x1000);
6823 #endif
6824
6825                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6826                         remaining_size -= 0x1000;
6827                 }
6828                 if (remaining_size) {
6829                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6830                         if (cfg->arch.omit_fp) {
6831                                 cfa_offset += remaining_size;
6832                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6833                                 async_exc_point (code);
6834                         }
6835 #ifdef TARGET_WIN32
6836                         if (cfg->arch.omit_fp)
6837                                 mono_arch_unwindinfo_add_alloc_stack (&cfg->arch.unwindinfo, cfg->native_code, code, remaining_size);
6838 #endif
6839                 }
6840 #else
6841                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6842                 if (cfg->arch.omit_fp) {
6843                         cfa_offset += alloc_size;
6844                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6845                         async_exc_point (code);
6846                 }
6847 #endif
6848         }
6849
6850         /* Stack alignment check */
6851 #if 0
6852         {
6853                 guint8 *buf;
6854
6855                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6856                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6857                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6858                 buf = code;
6859                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6860                 amd64_breakpoint (code);
6861                 amd64_patch (buf, code);
6862         }
6863 #endif
6864
6865         if (mini_get_debug_options ()->init_stacks) {
6866                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6867
6868                 /* Save registers to the red zone */
6869                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6870                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6871
6872                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6873                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6874                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6875
6876                 amd64_cld (code);
6877                 amd64_prefix (code, X86_REP_PREFIX);
6878                 amd64_stosl (code);
6879
6880                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6881                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6882         }
6883
6884         /* Save LMF */
6885         if (method->save_lmf)
6886                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6887
6888         /* Save callee saved registers */
6889         if (cfg->arch.omit_fp) {
6890                 save_area_offset = cfg->arch.reg_save_area_offset;
6891                 /* Save caller saved registers after sp is adjusted */
6892                 /* The registers are saved at the bottom of the frame */
6893                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6894         } else {
6895                 /* The registers are saved just below the saved rbp */
6896                 save_area_offset = cfg->arch.reg_save_area_offset;
6897         }
6898
6899         for (i = 0; i < AMD64_NREG; ++i) {
6900                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6901                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6902
6903                         if (cfg->arch.omit_fp) {
6904                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6905                                 /* These are handled automatically by the stack marking code */
6906                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6907                         } else {
6908                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6909                                 // FIXME: GC
6910                         }
6911
6912                         save_area_offset += 8;
6913                         async_exc_point (code);
6914                 }
6915         }
6916
6917         /* store runtime generic context */
6918         if (cfg->rgctx_var) {
6919                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6920                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6921
6922                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6923
6924                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6925                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6926         }
6927
6928         /* compute max_length in order to use short forward jumps */
6929         max_epilog_size = get_max_epilog_size (cfg);
6930         if (cfg->opt & MONO_OPT_BRANCH) {
6931                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6932                         MonoInst *ins;
6933                         int max_length = 0;
6934
6935                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6936                                 max_length += 6;
6937                         /* max alignment for loops */
6938                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6939                                 max_length += LOOP_ALIGNMENT;
6940
6941                         MONO_BB_FOR_EACH_INS (bb, ins) {
6942                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6943                         }
6944
6945                         /* Take prolog and epilog instrumentation into account */
6946                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6947                                 max_length += max_epilog_size;
6948
6949                         bb->max_length = max_length;
6950                 }
6951         }
6952
6953         sig = mono_method_signature (method);
6954         pos = 0;
6955
6956         cinfo = (CallInfo *)cfg->arch.cinfo;
6957
6958         if (sig->ret->type != MONO_TYPE_VOID) {
6959                 /* Save volatile arguments to the stack */
6960                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6961                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6962         }
6963
6964         /* Keep this in sync with emit_load_volatile_arguments */
6965         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6966                 ArgInfo *ainfo = cinfo->args + i;
6967
6968                 ins = cfg->args [i];
6969
6970                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6971                         /* Unused arguments */
6972                         continue;
6973
6974                 /* Save volatile arguments to the stack */
6975                 if (ins->opcode != OP_REGVAR) {
6976                         switch (ainfo->storage) {
6977                         case ArgInIReg: {
6978                                 guint32 size = 8;
6979
6980                                 /* FIXME: I1 etc */
6981                                 /*
6982                                 if (stack_offset & 0x1)
6983                                         size = 1;
6984                                 else if (stack_offset & 0x2)
6985                                         size = 2;
6986                                 else if (stack_offset & 0x4)
6987                                         size = 4;
6988                                 else
6989                                         size = 8;
6990                                 */
6991                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6992
6993                                 /*
6994                                  * Save the original location of 'this',
6995                                  * get_generic_info_from_stack_frame () needs this to properly look up
6996                                  * the argument value during the handling of async exceptions.
6997                                  */
6998                                 if (ins == cfg->args [0]) {
6999                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
7000                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
7001                                 }
7002                                 break;
7003                         }
7004                         case ArgInFloatSSEReg:
7005                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
7006                                 break;
7007                         case ArgInDoubleSSEReg:
7008                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
7009                                 break;
7010                         case ArgValuetypeInReg:
7011                                 for (quad = 0; quad < 2; quad ++) {
7012                                         switch (ainfo->pair_storage [quad]) {
7013                                         case ArgInIReg:
7014                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
7015                                                 break;
7016                                         case ArgInFloatSSEReg:
7017                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
7018                                                 break;
7019                                         case ArgInDoubleSSEReg:
7020                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
7021                                                 break;
7022                                         case ArgNone:
7023                                                 break;
7024                                         default:
7025                                                 g_assert_not_reached ();
7026                                         }
7027                                 }
7028                                 break;
7029                         case ArgValuetypeAddrInIReg:
7030                                 if (ainfo->pair_storage [0] == ArgInIReg)
7031                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
7032                                 break;
7033                         case ArgValuetypeAddrOnStack:
7034                                 break;
7035                         case ArgGSharedVtInReg:
7036                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
7037                                 break;
7038                         default:
7039                                 break;
7040                         }
7041                 } else {
7042                         /* Argument allocated to (non-volatile) register */
7043                         switch (ainfo->storage) {
7044                         case ArgInIReg:
7045                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
7046                                 break;
7047                         case ArgOnStack:
7048                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
7049                                 break;
7050                         default:
7051                                 g_assert_not_reached ();
7052                         }
7053
7054                         if (ins == cfg->args [0]) {
7055                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
7056                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
7057                         }
7058                 }
7059         }
7060
7061         if (cfg->method->save_lmf)
7062                 args_clobbered = TRUE;
7063
7064         if (trace) {
7065                 args_clobbered = TRUE;
7066                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
7067         }
7068
7069         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
7070                 args_clobbered = TRUE;
7071
7072         /*
7073          * Optimize the common case of the first bblock making a call with the same
7074          * arguments as the method. This works because the arguments are still in their
7075          * original argument registers.
7076          * FIXME: Generalize this
7077          */
7078         if (!args_clobbered) {
7079                 MonoBasicBlock *first_bb = cfg->bb_entry;
7080                 MonoInst *next;
7081                 int filter = FILTER_IL_SEQ_POINT;
7082
7083                 next = mono_bb_first_inst (first_bb, filter);
7084                 if (!next && first_bb->next_bb) {
7085                         first_bb = first_bb->next_bb;
7086                         next = mono_bb_first_inst (first_bb, filter);
7087                 }
7088
7089                 if (first_bb->in_count > 1)
7090                         next = NULL;
7091
7092                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
7093                         ArgInfo *ainfo = cinfo->args + i;
7094                         gboolean match = FALSE;
7095
7096                         ins = cfg->args [i];
7097                         if (ins->opcode != OP_REGVAR) {
7098                                 switch (ainfo->storage) {
7099                                 case ArgInIReg: {
7100                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
7101                                                 if (next->dreg == ainfo->reg) {
7102                                                         NULLIFY_INS (next);
7103                                                         match = TRUE;
7104                                                 } else {
7105                                                         next->opcode = OP_MOVE;
7106                                                         next->sreg1 = ainfo->reg;
7107                                                         /* Only continue if the instruction doesn't change argument regs */
7108                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
7109                                                                 match = TRUE;
7110                                                 }
7111                                         }
7112                                         break;
7113                                 }
7114                                 default:
7115                                         break;
7116                                 }
7117                         } else {
7118                                 /* Argument allocated to (non-volatile) register */
7119                                 switch (ainfo->storage) {
7120                                 case ArgInIReg:
7121                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7122                                                 NULLIFY_INS (next);
7123                                                 match = TRUE;
7124                                         }
7125                                         break;
7126                                 default:
7127                                         break;
7128                                 }
7129                         }
7130
7131                         if (match) {
7132                                 next = mono_inst_next (next, filter);
7133                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7134                                 if (!next)
7135                                         break;
7136                         }
7137                 }
7138         }
7139
7140         if (cfg->gen_sdb_seq_points) {
7141                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7142
7143                 /* Initialize seq_point_info_var */
7144                 if (cfg->compile_aot) {
7145                         /* Initialize the variable from a GOT slot */
7146                         /* Same as OP_AOTCONST */
7147                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7148                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7149                         g_assert (info_var->opcode == OP_REGOFFSET);
7150                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7151                 }
7152
7153                 if (cfg->compile_aot) {
7154                         /* Initialize ss_tramp_var */
7155                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7156                         g_assert (ins->opcode == OP_REGOFFSET);
7157
7158                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7159                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7160                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7161                 } else {
7162                         /* Initialize ss_tramp_var */
7163                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7164                         g_assert (ins->opcode == OP_REGOFFSET);
7165
7166                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7167                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7168
7169                         /* Initialize bp_tramp_var */
7170                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7171                         g_assert (ins->opcode == OP_REGOFFSET);
7172
7173                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7174                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7175                 }
7176         }
7177
7178         cfg->code_len = code - cfg->native_code;
7179
7180         g_assert (cfg->code_len < cfg->code_size);
7181
7182         return code;
7183 }
7184
7185 void
7186 mono_arch_emit_epilog (MonoCompile *cfg)
7187 {
7188         MonoMethod *method = cfg->method;
7189         int quad, i;
7190         guint8 *code;
7191         int max_epilog_size;
7192         CallInfo *cinfo;
7193         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7194         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7195
7196         max_epilog_size = get_max_epilog_size (cfg);
7197
7198         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7199                 cfg->code_size *= 2;
7200                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7201                 cfg->stat_code_reallocs++;
7202         }
7203         code = cfg->native_code + cfg->code_len;
7204
7205         cfg->has_unwind_info_for_epilog = TRUE;
7206
7207         /* Mark the start of the epilog */
7208         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7209
7210         /* Save the uwind state which is needed by the out-of-line code */
7211         mono_emit_unwind_op_remember_state (cfg, code);
7212
7213         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7214                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7215
7216         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7217
7218         if (method->save_lmf) {
7219                 /* check if we need to restore protection of the stack after a stack overflow */
7220                 if (!cfg->compile_aot && mono_get_jit_tls_offset () != -1) {
7221                         guint8 *patch;
7222                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_get_jit_tls_offset ());
7223                         /* we load the value in a separate instruction: this mechanism may be
7224                          * used later as a safer way to do thread interruption
7225                          */
7226                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7227                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7228                         patch = code;
7229                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7230                         /* note that the call trampoline will preserve eax/edx */
7231                         x86_call_reg (code, X86_ECX);
7232                         x86_patch (patch, code);
7233                 } else {
7234                         /* FIXME: maybe save the jit tls in the prolog */
7235                 }
7236                 if (cfg->used_int_regs & (1 << AMD64_RBP)) {
7237                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7238                 }
7239         }
7240
7241         /* Restore callee saved regs */
7242         for (i = 0; i < AMD64_NREG; ++i) {
7243                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7244                         /* Restore only used_int_regs, not arch.saved_iregs */
7245 #if defined(MONO_SUPPORT_TASKLETS)
7246                         int restore_reg=1;
7247 #else
7248                         int restore_reg=(cfg->used_int_regs & (1 << i));
7249 #endif
7250                         if (restore_reg) {
7251                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7252                                 mono_emit_unwind_op_same_value (cfg, code, i);
7253                                 async_exc_point (code);
7254                         }
7255                         save_area_offset += 8;
7256                 }
7257         }
7258
7259         /* Load returned vtypes into registers if needed */
7260         cinfo = (CallInfo *)cfg->arch.cinfo;
7261         if (cinfo->ret.storage == ArgValuetypeInReg) {
7262                 ArgInfo *ainfo = &cinfo->ret;
7263                 MonoInst *inst = cfg->ret;
7264
7265                 for (quad = 0; quad < 2; quad ++) {
7266                         switch (ainfo->pair_storage [quad]) {
7267                         case ArgInIReg:
7268                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7269                                 break;
7270                         case ArgInFloatSSEReg:
7271                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7272                                 break;
7273                         case ArgInDoubleSSEReg:
7274                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7275                                 break;
7276                         case ArgNone:
7277                                 break;
7278                         default:
7279                                 g_assert_not_reached ();
7280                         }
7281                 }
7282         }
7283
7284         if (cfg->arch.omit_fp) {
7285                 if (cfg->arch.stack_alloc_size) {
7286                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7287                 }
7288         } else {
7289                 amd64_leave (code);
7290                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7291         }
7292         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7293         async_exc_point (code);
7294         amd64_ret (code);
7295
7296         /* Restore the unwind state to be the same as before the epilog */
7297         mono_emit_unwind_op_restore_state (cfg, code);
7298
7299         cfg->code_len = code - cfg->native_code;
7300
7301         g_assert (cfg->code_len < cfg->code_size);
7302 }
7303
7304 void
7305 mono_arch_emit_exceptions (MonoCompile *cfg)
7306 {
7307         MonoJumpInfo *patch_info;
7308         int nthrows, i;
7309         guint8 *code;
7310         MonoClass *exc_classes [16];
7311         guint8 *exc_throw_start [16], *exc_throw_end [16];
7312         guint32 code_size = 0;
7313
7314         /* Compute needed space */
7315         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7316                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7317                         code_size += 40;
7318                 if (patch_info->type == MONO_PATCH_INFO_R8)
7319                         code_size += 8 + 15; /* sizeof (double) + alignment */
7320                 if (patch_info->type == MONO_PATCH_INFO_R4)
7321                         code_size += 4 + 15; /* sizeof (float) + alignment */
7322                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7323                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7324         }
7325
7326         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7327                 cfg->code_size *= 2;
7328                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7329                 cfg->stat_code_reallocs++;
7330         }
7331
7332         code = cfg->native_code + cfg->code_len;
7333
7334         /* add code to raise exceptions */
7335         nthrows = 0;
7336         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7337                 switch (patch_info->type) {
7338                 case MONO_PATCH_INFO_EXC: {
7339                         MonoClass *exc_class;
7340                         guint8 *buf, *buf2;
7341                         guint32 throw_ip;
7342
7343                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7344
7345                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7346                         throw_ip = patch_info->ip.i;
7347
7348                         //x86_breakpoint (code);
7349                         /* Find a throw sequence for the same exception class */
7350                         for (i = 0; i < nthrows; ++i)
7351                                 if (exc_classes [i] == exc_class)
7352                                         break;
7353                         if (i < nthrows) {
7354                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7355                                 x86_jump_code (code, exc_throw_start [i]);
7356                                 patch_info->type = MONO_PATCH_INFO_NONE;
7357                         }
7358                         else {
7359                                 buf = code;
7360                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7361                                 buf2 = code;
7362
7363                                 if (nthrows < 16) {
7364                                         exc_classes [nthrows] = exc_class;
7365                                         exc_throw_start [nthrows] = code;
7366                                 }
7367                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7368
7369                                 patch_info->type = MONO_PATCH_INFO_NONE;
7370
7371                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7372
7373                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7374                                 while (buf < buf2)
7375                                         x86_nop (buf);
7376
7377                                 if (nthrows < 16) {
7378                                         exc_throw_end [nthrows] = code;
7379                                         nthrows ++;
7380                                 }
7381                         }
7382                         break;
7383                 }
7384                 default:
7385                         /* do nothing */
7386                         break;
7387                 }
7388                 g_assert(code < cfg->native_code + cfg->code_size);
7389         }
7390
7391         /* Handle relocations with RIP relative addressing */
7392         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7393                 gboolean remove = FALSE;
7394                 guint8 *orig_code = code;
7395
7396                 switch (patch_info->type) {
7397                 case MONO_PATCH_INFO_R8:
7398                 case MONO_PATCH_INFO_R4: {
7399                         guint8 *pos, *patch_pos;
7400                         guint32 target_pos;
7401
7402                         /* The SSE opcodes require a 16 byte alignment */
7403                         code = (guint8*)ALIGN_TO (code, 16);
7404
7405                         pos = cfg->native_code + patch_info->ip.i;
7406                         if (IS_REX (pos [1])) {
7407                                 patch_pos = pos + 5;
7408                                 target_pos = code - pos - 9;
7409                         }
7410                         else {
7411                                 patch_pos = pos + 4;
7412                                 target_pos = code - pos - 8;
7413                         }
7414
7415                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7416                                 *(double*)code = *(double*)patch_info->data.target;
7417                                 code += sizeof (double);
7418                         } else {
7419                                 *(float*)code = *(float*)patch_info->data.target;
7420                                 code += sizeof (float);
7421                         }
7422
7423                         *(guint32*)(patch_pos) = target_pos;
7424
7425                         remove = TRUE;
7426                         break;
7427                 }
7428                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7429                         guint8 *pos;
7430
7431                         if (cfg->compile_aot)
7432                                 continue;
7433
7434                         /*loading is faster against aligned addresses.*/
7435                         code = (guint8*)ALIGN_TO (code, 8);
7436                         memset (orig_code, 0, code - orig_code);
7437
7438                         pos = cfg->native_code + patch_info->ip.i;
7439
7440                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7441                         if (IS_REX (pos [1]))
7442                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7443                         else
7444                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7445
7446                         *(gpointer*)code = (gpointer)patch_info->data.target;
7447                         code += sizeof (gpointer);
7448
7449                         remove = TRUE;
7450                         break;
7451                 }
7452                 default:
7453                         break;
7454                 }
7455
7456                 if (remove) {
7457                         if (patch_info == cfg->patch_info)
7458                                 cfg->patch_info = patch_info->next;
7459                         else {
7460                                 MonoJumpInfo *tmp;
7461
7462                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7463                                         ;
7464                                 tmp->next = patch_info->next;
7465                         }
7466                 }
7467                 g_assert (code < cfg->native_code + cfg->code_size);
7468         }
7469
7470         cfg->code_len = code - cfg->native_code;
7471
7472         g_assert (cfg->code_len < cfg->code_size);
7473
7474 }
7475
7476 #endif /* DISABLE_JIT */
7477
7478 void*
7479 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7480 {
7481         guchar *code = (guchar *)p;
7482         MonoMethodSignature *sig;
7483         MonoInst *inst;
7484         int i, n, stack_area = 0;
7485
7486         /* Keep this in sync with mono_arch_get_argument_info */
7487
7488         if (enable_arguments) {
7489                 /* Allocate a new area on the stack and save arguments there */
7490                 sig = mono_method_signature (cfg->method);
7491
7492                 n = sig->param_count + sig->hasthis;
7493
7494                 stack_area = ALIGN_TO (n * 8, 16);
7495
7496                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7497
7498                 for (i = 0; i < n; ++i) {
7499                         inst = cfg->args [i];
7500
7501                         if (inst->opcode == OP_REGVAR)
7502                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7503                         else {
7504                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7505                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7506                         }
7507                 }
7508         }
7509
7510         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7511         amd64_set_reg_template (code, AMD64_ARG_REG1);
7512         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7513         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7514
7515         if (enable_arguments)
7516                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7517
7518         return code;
7519 }
7520
7521 enum {
7522         SAVE_NONE,
7523         SAVE_STRUCT,
7524         SAVE_EAX,
7525         SAVE_EAX_EDX,
7526         SAVE_XMM
7527 };
7528
7529 void*
7530 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7531 {
7532         guchar *code = (guchar *)p;
7533         int save_mode = SAVE_NONE;
7534         MonoMethod *method = cfg->method;
7535         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7536         int i;
7537
7538         switch (ret_type->type) {
7539         case MONO_TYPE_VOID:
7540                 /* special case string .ctor icall */
7541                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7542                         save_mode = SAVE_EAX;
7543                 else
7544                         save_mode = SAVE_NONE;
7545                 break;
7546         case MONO_TYPE_I8:
7547         case MONO_TYPE_U8:
7548                 save_mode = SAVE_EAX;
7549                 break;
7550         case MONO_TYPE_R4:
7551         case MONO_TYPE_R8:
7552                 save_mode = SAVE_XMM;
7553                 break;
7554         case MONO_TYPE_GENERICINST:
7555                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7556                         save_mode = SAVE_EAX;
7557                         break;
7558                 }
7559                 /* Fall through */
7560         case MONO_TYPE_VALUETYPE:
7561                 save_mode = SAVE_STRUCT;
7562                 break;
7563         default:
7564                 save_mode = SAVE_EAX;
7565                 break;
7566         }
7567
7568         /* Save the result and copy it into the proper argument register */
7569         switch (save_mode) {
7570         case SAVE_EAX:
7571                 amd64_push_reg (code, AMD64_RAX);
7572                 /* Align stack */
7573                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7574                 if (enable_arguments)
7575                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7576                 break;
7577         case SAVE_STRUCT:
7578                 /* FIXME: */
7579                 if (enable_arguments)
7580                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7581                 break;
7582         case SAVE_XMM:
7583                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7584                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7585                 /* Align stack */
7586                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7587                 /*
7588                  * The result is already in the proper argument register so no copying
7589                  * needed.
7590                  */
7591                 break;
7592         case SAVE_NONE:
7593                 break;
7594         default:
7595                 g_assert_not_reached ();
7596         }
7597
7598         /* Set %al since this is a varargs call */
7599         if (save_mode == SAVE_XMM)
7600                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7601         else
7602                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7603
7604         if (preserve_argument_registers) {
7605                 for (i = 0; i < PARAM_REGS; ++i)
7606                         amd64_push_reg (code, param_regs [i]);
7607         }
7608
7609         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7610         amd64_set_reg_template (code, AMD64_ARG_REG1);
7611         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7612
7613         if (preserve_argument_registers) {
7614                 for (i = PARAM_REGS - 1; i >= 0; --i)
7615                         amd64_pop_reg (code, param_regs [i]);
7616         }
7617
7618         /* Restore result */
7619         switch (save_mode) {
7620         case SAVE_EAX:
7621                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7622                 amd64_pop_reg (code, AMD64_RAX);
7623                 break;
7624         case SAVE_STRUCT:
7625                 /* FIXME: */
7626                 break;
7627         case SAVE_XMM:
7628                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7629                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7630                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7631                 break;
7632         case SAVE_NONE:
7633                 break;
7634         default:
7635                 g_assert_not_reached ();
7636         }
7637
7638         return code;
7639 }
7640
7641 void
7642 mono_arch_flush_icache (guint8 *code, gint size)
7643 {
7644         /* Not needed */
7645 }
7646
7647 void
7648 mono_arch_flush_register_windows (void)
7649 {
7650 }
7651
7652 gboolean
7653 mono_arch_is_inst_imm (gint64 imm)
7654 {
7655         return amd64_use_imm32 (imm);
7656 }
7657
7658 /*
7659  * Determine whenever the trap whose info is in SIGINFO is caused by
7660  * integer overflow.
7661  */
7662 gboolean
7663 mono_arch_is_int_overflow (void *sigctx, void *info)
7664 {
7665         MonoContext ctx;
7666         guint8* rip;
7667         int reg;
7668         gint64 value;
7669
7670         mono_sigctx_to_monoctx (sigctx, &ctx);
7671
7672         rip = (guint8*)ctx.gregs [AMD64_RIP];
7673
7674         if (IS_REX (rip [0])) {
7675                 reg = amd64_rex_b (rip [0]);
7676                 rip ++;
7677         }
7678         else
7679                 reg = 0;
7680
7681         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7682                 /* idiv REG */
7683                 reg += x86_modrm_rm (rip [1]);
7684
7685                 value = ctx.gregs [reg];
7686
7687                 if (value == -1)
7688                         return TRUE;
7689         }
7690
7691         return FALSE;
7692 }
7693
7694 guint32
7695 mono_arch_get_patch_offset (guint8 *code)
7696 {
7697         return 3;
7698 }
7699
7700 /**
7701  * mono_breakpoint_clean_code:
7702  *
7703  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
7704  * breakpoints in the original code, they are removed in the copy.
7705  *
7706  * Returns TRUE if no sw breakpoint was present.
7707  */
7708 gboolean
7709 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7710 {
7711         /*
7712          * If method_start is non-NULL we need to perform bound checks, since we access memory
7713          * at code - offset we could go before the start of the method and end up in a different
7714          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7715          * instead.
7716          */
7717         if (!method_start || code - offset >= method_start) {
7718                 memcpy (buf, code - offset, size);
7719         } else {
7720                 int diff = code - method_start;
7721                 memset (buf, 0, size);
7722                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7723         }
7724         return TRUE;
7725 }
7726
7727 int
7728 mono_arch_get_this_arg_reg (guint8 *code)
7729 {
7730         return AMD64_ARG_REG1;
7731 }
7732
7733 gpointer
7734 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7735 {
7736         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7737 }
7738
7739 #define MAX_ARCH_DELEGATE_PARAMS 10
7740
7741 static gpointer
7742 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7743 {
7744         guint8 *code, *start;
7745         GSList *unwind_ops = NULL;
7746         int i;
7747
7748         unwind_ops = mono_arch_get_cie_program ();
7749
7750         if (has_target) {
7751                 start = code = (guint8 *)mono_global_codeman_reserve (64);
7752
7753                 /* Replace the this argument with the target */
7754                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7755                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7756                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7757
7758                 g_assert ((code - start) < 64);
7759         } else {
7760                 start = code = (guint8 *)mono_global_codeman_reserve (64);
7761
7762                 if (param_count == 0) {
7763                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7764                 } else {
7765                         /* We have to shift the arguments left */
7766                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7767                         for (i = 0; i < param_count; ++i) {
7768 #ifdef TARGET_WIN32
7769                                 if (i < 3)
7770                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7771                                 else
7772                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7773 #else
7774                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7775 #endif
7776                         }
7777
7778                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7779                 }
7780                 g_assert ((code - start) < 64);
7781         }
7782
7783         mono_arch_flush_icache (start, code - start);
7784
7785         if (has_target) {
7786                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7787         } else {
7788                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7789                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7790                 g_free (name);
7791         }
7792
7793         if (mono_jit_map_is_enabled ()) {
7794                 char *buff;
7795                 if (has_target)
7796                         buff = (char*)"delegate_invoke_has_target";
7797                 else
7798                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7799                 mono_emit_jit_tramp (start, code - start, buff);
7800                 if (!has_target)
7801                         g_free (buff);
7802         }
7803         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7804
7805         return start;
7806 }
7807
7808 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7809
7810 static gpointer
7811 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7812 {
7813         guint8 *code, *start;
7814         int size = 20;
7815         char *tramp_name;
7816         GSList *unwind_ops;
7817
7818         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7819                 return NULL;
7820
7821         start = code = (guint8 *)mono_global_codeman_reserve (size);
7822
7823         unwind_ops = mono_arch_get_cie_program ();
7824
7825         /* Replace the this argument with the target */
7826         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7827         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7828
7829         if (load_imt_reg) {
7830                 /* Load the IMT reg */
7831                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7832         }
7833
7834         /* Load the vtable */
7835         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7836         amd64_jump_membase (code, AMD64_RAX, offset);
7837         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7838
7839         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7840         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7841         g_free (tramp_name);
7842
7843         return start;
7844 }
7845
7846 /*
7847  * mono_arch_get_delegate_invoke_impls:
7848  *
7849  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7850  * trampolines.
7851  */
7852 GSList*
7853 mono_arch_get_delegate_invoke_impls (void)
7854 {
7855         GSList *res = NULL;
7856         MonoTrampInfo *info;
7857         int i;
7858
7859         get_delegate_invoke_impl (&info, TRUE, 0);
7860         res = g_slist_prepend (res, info);
7861
7862         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7863                 get_delegate_invoke_impl (&info, FALSE, i);
7864                 res = g_slist_prepend (res, info);
7865         }
7866
7867         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7868                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7869                 res = g_slist_prepend (res, info);
7870         }
7871
7872         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7873                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7874                 res = g_slist_prepend (res, info);
7875                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7876                 res = g_slist_prepend (res, info);
7877         }
7878
7879         return res;
7880 }
7881
7882 gpointer
7883 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7884 {
7885         guint8 *code, *start;
7886         int i;
7887
7888         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7889                 return NULL;
7890
7891         /* FIXME: Support more cases */
7892         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7893                 return NULL;
7894
7895         if (has_target) {
7896                 static guint8* cached = NULL;
7897
7898                 if (cached)
7899                         return cached;
7900
7901                 if (mono_aot_only) {
7902                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7903                 } else {
7904                         MonoTrampInfo *info;
7905                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7906                         mono_tramp_info_register (info, NULL);
7907                 }
7908
7909                 mono_memory_barrier ();
7910
7911                 cached = start;
7912         } else {
7913                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7914                 for (i = 0; i < sig->param_count; ++i)
7915                         if (!mono_is_regsize_var (sig->params [i]))
7916                                 return NULL;
7917                 if (sig->param_count > 4)
7918                         return NULL;
7919
7920                 code = cache [sig->param_count];
7921                 if (code)
7922                         return code;
7923
7924                 if (mono_aot_only) {
7925                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7926                         start = (guint8 *)mono_aot_get_trampoline (name);
7927                         g_free (name);
7928                 } else {
7929                         MonoTrampInfo *info;
7930                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7931                         mono_tramp_info_register (info, NULL);
7932                 }
7933
7934                 mono_memory_barrier ();
7935
7936                 cache [sig->param_count] = start;
7937         }
7938
7939         return start;
7940 }
7941
7942 gpointer
7943 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7944 {
7945         MonoTrampInfo *info;
7946         gpointer code;
7947
7948         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7949         if (code)
7950                 mono_tramp_info_register (info, NULL);
7951         return code;
7952 }
7953
7954 void
7955 mono_arch_finish_init (void)
7956 {
7957 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7958         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7959 #endif
7960 }
7961
7962 void
7963 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7964 {
7965 }
7966
7967 #define CMP_SIZE (6 + 1)
7968 #define CMP_REG_REG_SIZE (4 + 1)
7969 #define BR_SMALL_SIZE 2
7970 #define BR_LARGE_SIZE 6
7971 #define MOV_REG_IMM_SIZE 10
7972 #define MOV_REG_IMM_32BIT_SIZE 6
7973 #define JUMP_REG_SIZE (2 + 1)
7974
7975 static int
7976 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7977 {
7978         int i, distance = 0;
7979         for (i = start; i < target; ++i)
7980                 distance += imt_entries [i]->chunk_size;
7981         return distance;
7982 }
7983
7984 /*
7985  * LOCKING: called with the domain lock held
7986  */
7987 gpointer
7988 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7989         gpointer fail_tramp)
7990 {
7991         int i;
7992         int size = 0;
7993         guint8 *code, *start;
7994         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7995         GSList *unwind_ops;
7996
7997         for (i = 0; i < count; ++i) {
7998                 MonoIMTCheckItem *item = imt_entries [i];
7999                 if (item->is_equals) {
8000                         if (item->check_target_idx) {
8001                                 if (!item->compare_done) {
8002                                         if (amd64_use_imm32 ((gint64)item->key))
8003                                                 item->chunk_size += CMP_SIZE;
8004                                         else
8005                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
8006                                 }
8007                                 if (item->has_target_code) {
8008                                         item->chunk_size += MOV_REG_IMM_SIZE;
8009                                 } else {
8010                                         if (vtable_is_32bit)
8011                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
8012                                         else
8013                                                 item->chunk_size += MOV_REG_IMM_SIZE;
8014                                 }
8015                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
8016                         } else {
8017                                 if (fail_tramp) {
8018                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
8019                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
8020                                 } else {
8021                                         if (vtable_is_32bit)
8022                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
8023                                         else
8024                                                 item->chunk_size += MOV_REG_IMM_SIZE;
8025                                         item->chunk_size += JUMP_REG_SIZE;
8026                                         /* with assert below:
8027                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
8028                                          */
8029                                 }
8030                         }
8031                 } else {
8032                         if (amd64_use_imm32 ((gint64)item->key))
8033                                 item->chunk_size += CMP_SIZE;
8034                         else
8035                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
8036                         item->chunk_size += BR_LARGE_SIZE;
8037                         imt_entries [item->check_target_idx]->compare_done = TRUE;
8038                 }
8039                 size += item->chunk_size;
8040         }
8041         if (fail_tramp)
8042                 code = (guint8 *)mono_method_alloc_generic_virtual_thunk (domain, size);
8043         else
8044                 code = (guint8 *)mono_domain_code_reserve (domain, size);
8045         start = code;
8046
8047         unwind_ops = mono_arch_get_cie_program ();
8048
8049         for (i = 0; i < count; ++i) {
8050                 MonoIMTCheckItem *item = imt_entries [i];
8051                 item->code_target = code;
8052                 if (item->is_equals) {
8053                         gboolean fail_case = !item->check_target_idx && fail_tramp;
8054
8055                         if (item->check_target_idx || fail_case) {
8056                                 if (!item->compare_done || fail_case) {
8057                                         if (amd64_use_imm32 ((gint64)item->key))
8058                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8059                                         else {
8060                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
8061                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8062                                         }
8063                                 }
8064                                 item->jmp_code = code;
8065                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8066                                 if (item->has_target_code) {
8067                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
8068                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8069                                 } else {
8070                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8071                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8072                                 }
8073
8074                                 if (fail_case) {
8075                                         amd64_patch (item->jmp_code, code);
8076                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
8077                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8078                                         item->jmp_code = NULL;
8079                                 }
8080                         } else {
8081                                 /* enable the commented code to assert on wrong method */
8082 #if 0
8083                                 if (amd64_is_imm32 (item->key))
8084                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8085                                 else {
8086                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
8087                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8088                                 }
8089                                 item->jmp_code = code;
8090                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8091                                 /* See the comment below about R10 */
8092                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8093                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8094                                 amd64_patch (item->jmp_code, code);
8095                                 amd64_breakpoint (code);
8096                                 item->jmp_code = NULL;
8097 #else
8098                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
8099                                    needs to be preserved.  R10 needs
8100                                    to be preserved for calls which
8101                                    require a runtime generic context,
8102                                    but interface calls don't. */
8103                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8104                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8105 #endif
8106                         }
8107                 } else {
8108                         if (amd64_use_imm32 ((gint64)item->key))
8109                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8110                         else {
8111                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8112                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8113                         }
8114                         item->jmp_code = code;
8115                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8116                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8117                         else
8118                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8119                 }
8120                 g_assert (code - item->code_target <= item->chunk_size);
8121         }
8122         /* patch the branches to get to the target items */
8123         for (i = 0; i < count; ++i) {
8124                 MonoIMTCheckItem *item = imt_entries [i];
8125                 if (item->jmp_code) {
8126                         if (item->check_target_idx) {
8127                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8128                         }
8129                 }
8130         }
8131
8132         if (!fail_tramp)
8133                 mono_stats.imt_thunks_size += code - start;
8134         g_assert (code - start <= size);
8135
8136         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
8137
8138         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8139
8140         return start;
8141 }
8142
8143 MonoMethod*
8144 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8145 {
8146         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8147 }
8148
8149 MonoVTable*
8150 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8151 {
8152         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8153 }
8154
8155 GSList*
8156 mono_arch_get_cie_program (void)
8157 {
8158         GSList *l = NULL;
8159
8160         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8161         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8162
8163         return l;
8164 }
8165
8166 #ifndef DISABLE_JIT
8167
8168 MonoInst*
8169 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8170 {
8171         MonoInst *ins = NULL;
8172         int opcode = 0;
8173
8174         if (cmethod->klass == mono_defaults.math_class) {
8175                 if (strcmp (cmethod->name, "Sin") == 0) {
8176                         opcode = OP_SIN;
8177                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8178                         opcode = OP_COS;
8179                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8180                         opcode = OP_SQRT;
8181                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8182                         opcode = OP_ABS;
8183                 }
8184
8185                 if (opcode && fsig->param_count == 1) {
8186                         MONO_INST_NEW (cfg, ins, opcode);
8187                         ins->type = STACK_R8;
8188                         ins->dreg = mono_alloc_freg (cfg);
8189                         ins->sreg1 = args [0]->dreg;
8190                         MONO_ADD_INS (cfg->cbb, ins);
8191                 }
8192
8193                 opcode = 0;
8194                 if (cfg->opt & MONO_OPT_CMOV) {
8195                         if (strcmp (cmethod->name, "Min") == 0) {
8196                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8197                                         opcode = OP_IMIN;
8198                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8199                                         opcode = OP_IMIN_UN;
8200                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8201                                         opcode = OP_LMIN;
8202                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8203                                         opcode = OP_LMIN_UN;
8204                         } else if (strcmp (cmethod->name, "Max") == 0) {
8205                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8206                                         opcode = OP_IMAX;
8207                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8208                                         opcode = OP_IMAX_UN;
8209                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8210                                         opcode = OP_LMAX;
8211                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8212                                         opcode = OP_LMAX_UN;
8213                         }
8214                 }
8215
8216                 if (opcode && fsig->param_count == 2) {
8217                         MONO_INST_NEW (cfg, ins, opcode);
8218                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8219                         ins->dreg = mono_alloc_ireg (cfg);
8220                         ins->sreg1 = args [0]->dreg;
8221                         ins->sreg2 = args [1]->dreg;
8222                         MONO_ADD_INS (cfg->cbb, ins);
8223                 }
8224
8225 #if 0
8226                 /* OP_FREM is not IEEE compatible */
8227                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8228                         MONO_INST_NEW (cfg, ins, OP_FREM);
8229                         ins->inst_i0 = args [0];
8230                         ins->inst_i1 = args [1];
8231                 }
8232 #endif
8233         }
8234
8235         return ins;
8236 }
8237 #endif
8238
8239 gboolean
8240 mono_arch_print_tree (MonoInst *tree, int arity)
8241 {
8242         return 0;
8243 }
8244
8245 mgreg_t
8246 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8247 {
8248         return ctx->gregs [reg];
8249 }
8250
8251 void
8252 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8253 {
8254         ctx->gregs [reg] = val;
8255 }
8256
8257 gpointer
8258 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
8259 {
8260         gpointer *sp, old_value;
8261         char *bp;
8262
8263         /*Load the spvar*/
8264         bp = (char *)MONO_CONTEXT_GET_BP (ctx);
8265         sp = (gpointer *)*(gpointer*)(bp + clause->exvar_offset);
8266
8267         old_value = *sp;
8268         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
8269                 return old_value;
8270
8271         *sp = new_value;
8272
8273         return old_value;
8274 }
8275
8276 /*
8277  * mono_arch_emit_load_aotconst:
8278  *
8279  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8280  * TARGET from the mscorlib GOT in full-aot code.
8281  * On AMD64, the result is placed into R11.
8282  */
8283 guint8*
8284 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8285 {
8286         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8287         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8288
8289         return code;
8290 }
8291
8292 /*
8293  * mono_arch_get_trampolines:
8294  *
8295  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8296  * for AOT.
8297  */
8298 GSList *
8299 mono_arch_get_trampolines (gboolean aot)
8300 {
8301         return mono_amd64_get_exception_trampolines (aot);
8302 }
8303
8304 /* Soft Debug support */
8305 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8306
8307 /*
8308  * mono_arch_set_breakpoint:
8309  *
8310  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8311  * The location should contain code emitted by OP_SEQ_POINT.
8312  */
8313 void
8314 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8315 {
8316         guint8 *code = ip;
8317
8318         if (ji->from_aot) {
8319                 guint32 native_offset = ip - (guint8*)ji->code_start;
8320                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8321
8322                 g_assert (info->bp_addrs [native_offset] == 0);
8323                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8324         } else {
8325                 /* ip points to a mov r11, 0 */
8326                 g_assert (code [0] == 0x41);
8327                 g_assert (code [1] == 0xbb);
8328                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8329         }
8330 }
8331
8332 /*
8333  * mono_arch_clear_breakpoint:
8334  *
8335  *   Clear the breakpoint at IP.
8336  */
8337 void
8338 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8339 {
8340         guint8 *code = ip;
8341
8342         if (ji->from_aot) {
8343                 guint32 native_offset = ip - (guint8*)ji->code_start;
8344                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8345
8346                 info->bp_addrs [native_offset] = NULL;
8347         } else {
8348                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8349         }
8350 }
8351
8352 gboolean
8353 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8354 {
8355         /* We use soft breakpoints on amd64 */
8356         return FALSE;
8357 }
8358
8359 /*
8360  * mono_arch_skip_breakpoint:
8361  *
8362  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8363  * we resume, the instruction is not executed again.
8364  */
8365 void
8366 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8367 {
8368         g_assert_not_reached ();
8369 }
8370
8371 /*
8372  * mono_arch_start_single_stepping:
8373  *
8374  *   Start single stepping.
8375  */
8376 void
8377 mono_arch_start_single_stepping (void)
8378 {
8379         ss_trampoline = mini_get_single_step_trampoline ();
8380 }
8381
8382 /*
8383  * mono_arch_stop_single_stepping:
8384  *
8385  *   Stop single stepping.
8386  */
8387 void
8388 mono_arch_stop_single_stepping (void)
8389 {
8390         ss_trampoline = NULL;
8391 }
8392
8393 /*
8394  * mono_arch_is_single_step_event:
8395  *
8396  *   Return whenever the machine state in SIGCTX corresponds to a single
8397  * step event.
8398  */
8399 gboolean
8400 mono_arch_is_single_step_event (void *info, void *sigctx)
8401 {
8402         /* We use soft breakpoints on amd64 */
8403         return FALSE;
8404 }
8405
8406 /*
8407  * mono_arch_skip_single_step:
8408  *
8409  *   Modify CTX so the ip is placed after the single step trigger instruction,
8410  * we resume, the instruction is not executed again.
8411  */
8412 void
8413 mono_arch_skip_single_step (MonoContext *ctx)
8414 {
8415         g_assert_not_reached ();
8416 }
8417
8418 /*
8419  * mono_arch_create_seq_point_info:
8420  *
8421  *   Return a pointer to a data structure which is used by the sequence
8422  * point implementation in AOTed code.
8423  */
8424 gpointer
8425 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8426 {
8427         SeqPointInfo *info;
8428         MonoJitInfo *ji;
8429
8430         // FIXME: Add a free function
8431
8432         mono_domain_lock (domain);
8433         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8434                                                                 code);
8435         mono_domain_unlock (domain);
8436
8437         if (!info) {
8438                 ji = mono_jit_info_table_find (domain, (char*)code);
8439                 g_assert (ji);
8440
8441                 // FIXME: Optimize the size
8442                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8443
8444                 info->ss_tramp_addr = &ss_trampoline;
8445
8446                 mono_domain_lock (domain);
8447                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8448                                                          code, info);
8449                 mono_domain_unlock (domain);
8450         }
8451
8452         return info;
8453 }
8454
8455 void
8456 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8457 {
8458         ext->lmf.previous_lmf = prev_lmf;
8459         /* Mark that this is a MonoLMFExt */
8460         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8461         ext->lmf.rsp = (gssize)ext;
8462 }
8463
8464 #endif
8465
8466 gboolean
8467 mono_arch_opcode_supported (int opcode)
8468 {
8469         switch (opcode) {
8470         case OP_ATOMIC_ADD_I4:
8471         case OP_ATOMIC_ADD_I8:
8472         case OP_ATOMIC_EXCHANGE_I4:
8473         case OP_ATOMIC_EXCHANGE_I8:
8474         case OP_ATOMIC_CAS_I4:
8475         case OP_ATOMIC_CAS_I8:
8476         case OP_ATOMIC_LOAD_I1:
8477         case OP_ATOMIC_LOAD_I2:
8478         case OP_ATOMIC_LOAD_I4:
8479         case OP_ATOMIC_LOAD_I8:
8480         case OP_ATOMIC_LOAD_U1:
8481         case OP_ATOMIC_LOAD_U2:
8482         case OP_ATOMIC_LOAD_U4:
8483         case OP_ATOMIC_LOAD_U8:
8484         case OP_ATOMIC_LOAD_R4:
8485         case OP_ATOMIC_LOAD_R8:
8486         case OP_ATOMIC_STORE_I1:
8487         case OP_ATOMIC_STORE_I2:
8488         case OP_ATOMIC_STORE_I4:
8489         case OP_ATOMIC_STORE_I8:
8490         case OP_ATOMIC_STORE_U1:
8491         case OP_ATOMIC_STORE_U2:
8492         case OP_ATOMIC_STORE_U4:
8493         case OP_ATOMIC_STORE_U8:
8494         case OP_ATOMIC_STORE_R4:
8495         case OP_ATOMIC_STORE_R8:
8496                 return TRUE;
8497         default:
8498                 return FALSE;
8499         }
8500 }
8501
8502 CallInfo*
8503 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8504 {
8505         return get_call_info (mp, sig);
8506 }