mono/mini/mini-amd64.c

   1 /*
   2  * mini-amd64.c: AMD64 backend for the Mono code generator
   3  *
   4  * Based on mini-x86.c.
   5  *
   6  * Authors:
   7  *   Paolo Molaro (lupus@ximian.com)
   8  *   Dietmar Maurer (dietmar@ximian.com)
   9  *   Patrik Torstensson
  10  *   Zoltan Varga (vargaz@gmail.com)
  11  *   Johan Lorensson (lateralusx.github@gmail.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18 #include "mini.h"
  19 #include <string.h>
  20 #include <math.h>
  21 #ifdef HAVE_UNISTD_H
  22 #include <unistd.h>
  23 #endif
  24
  25 #include <mono/metadata/abi-details.h>
  26 #include <mono/metadata/appdomain.h>
  27 #include <mono/metadata/debug-helpers.h>
  28 #include <mono/metadata/threads.h>
  29 #include <mono/metadata/profiler-private.h>
  30 #include <mono/metadata/mono-debug.h>
  31 #include <mono/metadata/gc-internals.h>
  32 #include <mono/utils/mono-math.h>
  33 #include <mono/utils/mono-mmap.h>
  34 #include <mono/utils/mono-memory-model.h>
  35 #include <mono/utils/mono-tls.h>
  36 #include <mono/utils/mono-hwcap.h>
  37 #include <mono/utils/mono-threads.h>
  38
  39 #include "trace.h"
  40 #include "ir-emit.h"
  41 #include "mini-amd64.h"
  42 #include "cpu-amd64.h"
  43 #include "debugger-agent.h"
  44 #include "mini-gc.h"
  45
  46 #ifdef MONO_XEN_OPT
  47 static gboolean optimize_for_xen = TRUE;
  48 #else
  49 #define optimize_for_xen 0
  50 #endif
  51
  52 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  53
  54 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  55
  56 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  57
  58 #ifdef TARGET_WIN32
  59 /* Under windows, the calling convention is never stdcall */
  60 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  61 #else
  62 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  63 #endif
  64
  65 /* This mutex protects architecture specific caches */
  66 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  67 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  68 static mono_mutex_t mini_arch_mutex;
  69
  70 /* The single step trampoline */
  71 static gpointer ss_trampoline;
  72
  73 /* The breakpoint trampoline */
  74 static gpointer bp_trampoline;
  75
  76 /* Offset between fp and the first argument in the callee */
  77 #define ARGS_OFFSET 16
  78 #define GP_SCRATCH_REG AMD64_R11
  79
  80 /*
  81  * AMD64 register usage:
  82  * - callee saved registers are used for global register allocation
  83  * - %r11 is used for materializing 64 bit constants in opcodes
  84  * - the rest is used for local allocation
  85  */
  86
  87 /*
  88  * Floating point comparison results:
  89  *                  ZF PF CF
  90  * A > B            0  0  0
  91  * A < B            0  0  1
  92  * A = B            1  0  0
  93  * A > B            0  0  0
  94  * UNORDERED        1  1  1
  95  */
  96
  97 const char*
  98 mono_arch_regname (int reg)
  99 {
 100         switch (reg) {
 101         case AMD64_RAX: return "%rax";
 102         case AMD64_RBX: return "%rbx";
 103         case AMD64_RCX: return "%rcx";
 104         case AMD64_RDX: return "%rdx";
 105         case AMD64_RSP: return "%rsp";
 106         case AMD64_RBP: return "%rbp";
 107         case AMD64_RDI: return "%rdi";
 108         case AMD64_RSI: return "%rsi";
 109         case AMD64_R8: return "%r8";
 110         case AMD64_R9: return "%r9";
 111         case AMD64_R10: return "%r10";
 112         case AMD64_R11: return "%r11";
 113         case AMD64_R12: return "%r12";
 114         case AMD64_R13: return "%r13";
 115         case AMD64_R14: return "%r14";
 116         case AMD64_R15: return "%r15";
 117         }
 118         return "unknown";
 119 }
 120
 121 static const char * packed_xmmregs [] = {
 122         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 123         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 124 };
 125
 126 static const char * single_xmmregs [] = {
 127         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 128         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 129 };
 130
 131 const char*
 132 mono_arch_fregname (int reg)
 133 {
 134         if (reg < AMD64_XMM_NREG)
 135                 return single_xmmregs [reg];
 136         else
 137                 return "unknown";
 138 }
 139
 140 const char *
 141 mono_arch_xregname (int reg)
 142 {
 143         if (reg < AMD64_XMM_NREG)
 144                 return packed_xmmregs [reg];
 145         else
 146                 return "unknown";
 147 }
 148
 149 static gboolean
 150 debug_omit_fp (void)
 151 {
 152 #if 0
 153         return mono_debug_count ();
 154 #else
 155         return TRUE;
 156 #endif
 157 }
 158
 159 static inline gboolean
 160 amd64_is_near_call (guint8 *code)
 161 {
 162         /* Skip REX */
 163         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 164                 code += 1;
 165
 166         return code [0] == 0xe8;
 167 }
 168
 169 static inline gboolean
 170 amd64_use_imm32 (gint64 val)
 171 {
 172         if (mini_get_debug_options()->single_imm_size)
 173                 return FALSE;
 174
 175         return amd64_is_imm32 (val);
 176 }
 177
 178 static void
 179 amd64_patch (unsigned char* code, gpointer target)
 180 {
 181         guint8 rex = 0;
 182
 183         /* Skip REX */
 184         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 185                 rex = code [0];
 186                 code += 1;
 187         }
 188
 189         if ((code [0] & 0xf8) == 0xb8) {
 190                 /* amd64_set_reg_template */
 191                 *(guint64*)(code + 1) = (guint64)target;
 192         }
 193         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 194                 /* mov 0(%rip), %dreg */
 195                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 196         }
 197         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 198                 /* call *<OFFSET>(%rip) */
 199                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 200         }
 201         else if (code [0] == 0xe8) {
 202                 /* call <DISP> */
 203                 gint64 disp = (guint8*)target - (guint8*)code;
 204                 g_assert (amd64_is_imm32 (disp));
 205                 x86_patch (code, (unsigned char*)target);
 206         }
 207         else
 208                 x86_patch (code, (unsigned char*)target);
 209 }
 210
 211 void
 212 mono_amd64_patch (unsigned char* code, gpointer target)
 213 {
 214         amd64_patch (code, target);
 215 }
 216
 217 #define DEBUG(a) if (cfg->verbose_level > 1) a
 218
 219 static void inline
 220 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 221 {
 222     ainfo->offset = *stack_size;
 223
 224     if (*gr >= PARAM_REGS) {
 225                 ainfo->storage = ArgOnStack;
 226                 ainfo->arg_size = sizeof (mgreg_t);
 227                 /* Since the same stack slot size is used for all arg */
 228                 /*  types, it needs to be big enough to hold them all */
 229                 (*stack_size) += sizeof(mgreg_t);
 230     }
 231     else {
 232                 ainfo->storage = ArgInIReg;
 233                 ainfo->reg = param_regs [*gr];
 234                 (*gr) ++;
 235     }
 236 }
 237
 238 static void inline
 239 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 240 {
 241     ainfo->offset = *stack_size;
 242
 243     if (*gr >= FLOAT_PARAM_REGS) {
 244                 ainfo->storage = ArgOnStack;
 245                 ainfo->arg_size = sizeof (mgreg_t);
 246                 /* Since the same stack slot size is used for both float */
 247                 /*  types, it needs to be big enough to hold them both */
 248                 (*stack_size) += sizeof(mgreg_t);
 249     }
 250     else {
 251                 /* A double register */
 252                 if (is_double)
 253                         ainfo->storage = ArgInDoubleSSEReg;
 254                 else
 255                         ainfo->storage = ArgInFloatSSEReg;
 256                 ainfo->reg = *gr;
 257                 (*gr) += 1;
 258     }
 259 }
 260
 261 typedef enum ArgumentClass {
 262         ARG_CLASS_NO_CLASS,
 263         ARG_CLASS_MEMORY,
 264         ARG_CLASS_INTEGER,
 265         ARG_CLASS_SSE
 266 } ArgumentClass;
 267
 268 static ArgumentClass
 269 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 270 {
 271         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 272         MonoType *ptype;
 273
 274         ptype = mini_get_underlying_type (type);
 275         switch (ptype->type) {
 276         case MONO_TYPE_I1:
 277         case MONO_TYPE_U1:
 278         case MONO_TYPE_I2:
 279         case MONO_TYPE_U2:
 280         case MONO_TYPE_I4:
 281         case MONO_TYPE_U4:
 282         case MONO_TYPE_I:
 283         case MONO_TYPE_U:
 284         case MONO_TYPE_STRING:
 285         case MONO_TYPE_OBJECT:
 286         case MONO_TYPE_CLASS:
 287         case MONO_TYPE_SZARRAY:
 288         case MONO_TYPE_PTR:
 289         case MONO_TYPE_FNPTR:
 290         case MONO_TYPE_ARRAY:
 291         case MONO_TYPE_I8:
 292         case MONO_TYPE_U8:
 293                 class2 = ARG_CLASS_INTEGER;
 294                 break;
 295         case MONO_TYPE_R4:
 296         case MONO_TYPE_R8:
 297 #ifdef TARGET_WIN32
 298                 class2 = ARG_CLASS_INTEGER;
 299 #else
 300                 class2 = ARG_CLASS_SSE;
 301 #endif
 302                 break;
 303
 304         case MONO_TYPE_TYPEDBYREF:
 305                 g_assert_not_reached ();
 306
 307         case MONO_TYPE_GENERICINST:
 308                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 309                         class2 = ARG_CLASS_INTEGER;
 310                         break;
 311                 }
 312                 /* fall through */
 313         case MONO_TYPE_VALUETYPE: {
 314                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 315                 int i;
 316
 317                 for (i = 0; i < info->num_fields; ++i) {
 318                         class2 = class1;
 319                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 320                 }
 321                 break;
 322         }
 323         default:
 324                 g_assert_not_reached ();
 325         }
 326
 327         /* Merge */
 328         if (class1 == class2)
 329                 ;
 330         else if (class1 == ARG_CLASS_NO_CLASS)
 331                 class1 = class2;
 332         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 333                 class1 = ARG_CLASS_MEMORY;
 334         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 335                 class1 = ARG_CLASS_INTEGER;
 336         else
 337                 class1 = ARG_CLASS_SSE;
 338
 339         return class1;
 340 }
 341
 342 static int
 343 count_fields_nested (MonoClass *klass, gboolean pinvoke)
 344 {
 345         MonoMarshalType *info;
 346         int i, count;
 347
 348         count = 0;
 349         if (pinvoke) {
 350                 info = mono_marshal_load_type_info (klass);
 351                 g_assert(info);
 352                 for (i = 0; i < info->num_fields; ++i) {
 353                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type))
 354                                 count += count_fields_nested (mono_class_from_mono_type (info->fields [i].field->type), pinvoke);
 355                         else
 356                                 count ++;
 357                 }
 358         } else {
 359                 gpointer iter;
 360                 MonoClassField *field;
 361
 362                 iter = NULL;
 363                 while ((field = mono_class_get_fields (klass, &iter))) {
 364                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 365                                 continue;
 366                         if (MONO_TYPE_ISSTRUCT (field->type))
 367                                 count += count_fields_nested (mono_class_from_mono_type (field->type), pinvoke);
 368                         else
 369                                 count ++;
 370                 }
 371         }
 372         return count;
 373 }
 374
 375 typedef struct {
 376         MonoType *type;
 377         int size, offset;
 378 } StructFieldInfo;
 379
 380 /*
 381  * collect_field_info_nested:
 382  *
 383  *   Collect field info from KLASS recursively into FIELDS.
 384  */
 385 static int
 386 collect_field_info_nested (MonoClass *klass, StructFieldInfo *fields, int index, int offset, gboolean pinvoke, gboolean unicode)
 387 {
 388         MonoMarshalType *info;
 389         int i;
 390
 391         if (pinvoke) {
 392                 info = mono_marshal_load_type_info (klass);
 393                 g_assert(info);
 394                 for (i = 0; i < info->num_fields; ++i) {
 395                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 396                                 index = collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields, index, info->fields [i].offset, pinvoke, unicode);
 397                         } else {
 398                                 guint32 align;
 399
 400                                 fields [index].type = info->fields [i].field->type;
 401                                 fields [index].size = mono_marshal_type_size (info->fields [i].field->type,
 402                                                                                                                            info->fields [i].mspec,
 403                                                                                                                            &align, TRUE, unicode);
 404                                 fields [index].offset = offset + info->fields [i].offset;
 405                                 if (i == info->num_fields - 1 && fields [index].size + fields [index].offset < info->native_size) {
 406                                         /* This can happen with .pack directives eg. 'fixed' arrays */
 407                                         fields [index].size = info->native_size - fields [index].offset;
 408                                 }
 409                                 index ++;
 410                         }
 411                 }
 412         } else {
 413                 gpointer iter;
 414                 MonoClassField *field;
 415
 416                 iter = NULL;
 417                 while ((field = mono_class_get_fields (klass, &iter))) {
 418                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 419                                 continue;
 420                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 421                                 index = collect_field_info_nested (mono_class_from_mono_type (field->type), fields, index, field->offset - sizeof (MonoObject), pinvoke, unicode);
 422                         } else {
 423                                 int align;
 424
 425                                 fields [index].type = field->type;
 426                                 fields [index].size = mono_type_size (field->type, &align);
 427                                 fields [index].offset = field->offset - sizeof (MonoObject) + offset;
 428                                 index ++;
 429                         }
 430                 }
 431         }
 432         return index;
 433 }
 434
 435 #ifdef TARGET_WIN32
 436
 437 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 438 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 439
 440 static gboolean
 441 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_XMM_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 442 {
 443         gboolean result = FALSE;
 444
 445         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 446         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 447
 448         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 449         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 450         arg_info->pair_size [0] = 0;
 451         arg_info->pair_size [1] = 0;
 452         arg_info->nregs = 0;
 453
 454         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 455                 /* Pass parameter in integer register. */
 456                 arg_info->pair_storage [0] = ArgInIReg;
 457                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 458                 (*current_int_reg) ++;
 459                 result = TRUE;
 460         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 461                 /* Pass parameter in float register. */
 462                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 463                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 464                 (*current_float_reg) ++;
 465                 result = TRUE;
 466         }
 467
 468         if (result == TRUE) {
 469                 arg_info->pair_size [0] = arg_size;
 470                 arg_info->nregs = 1;
 471         }
 472
 473         return result;
 474 }
 475
 476 static inline gboolean
 477 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 478 {
 479         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 480 }
 481
 482 static inline gboolean
 483 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 484 {
 485         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 486 }
 487
 488 static void
 489 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 490                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 491 {
 492         /* Windows x64 value type ABI.
 493         *
 494         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 495         *
 496         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 497         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 498         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 499         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 500         *
 501         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 502         *
 503         * Integers/Float types smaller than or equal to 8 bytes
 504         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 505         * Properly sized struct/unions (1,2,4,8)
 506         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 507         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 508         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 509         */
 510
 511         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 512
 513         if (!is_return) {
 514
 515                 /* Parameter cases. */
 516                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 517                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 518
 519                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 520                         arg_info->storage = ArgValuetypeInReg;
 521                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 522                                 /* No more registers, fallback passing parameter on stack as value. */
 523                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 524
 525                                 /* Passing value directly on stack, so use size of value. */
 526                                 arg_info->storage = ArgOnStack;
 527                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 528                                 arg_info->offset = *stack_size;
 529                                 arg_info->arg_size = arg_size;
 530                                 *stack_size += arg_size;
 531                         }
 532                 } else {
 533                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 534                         arg_info->storage = ArgValuetypeAddrInIReg;
 535                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 536                                 /* No more registers, fallback passing address to parameter on stack. */
 537                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 538
 539                                 /* Passing an address to value on stack, so use size of register as argument size. */
 540                                 arg_info->storage = ArgValuetypeAddrOnStack;
 541                                 arg_size = sizeof (mgreg_t);
 542                                 arg_info->offset = *stack_size;
 543                                 arg_info->arg_size = arg_size;
 544                                 *stack_size += arg_size;
 545                         }
 546                 }
 547         } else {
 548                 /* Return value cases. */
 549                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 550                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 551
 552                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 553                         arg_info->storage = ArgValuetypeInReg;
 554                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 555
 556                         /* Only RAX/XMM0 should be used to return valuetype. */
 557                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 558                 } else {
 559                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 560                         arg_info->storage = ArgValuetypeAddrInIReg;
 561                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 562
 563                         /* Only RAX should be used to return valuetype address. */
 564                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 565
 566                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 567                         arg_info->offset = *stack_size;
 568                         *stack_size += arg_size;
 569                 }
 570         }
 571 }
 572
 573 static void
 574 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 575 {
 576         *arg_size = 0;
 577         *arg_class = ARG_CLASS_NO_CLASS;
 578
 579         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 580
 581         if (pinvoke) {
 582                 /* Calculate argument class type and size of marshalled type. */
 583                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 584                 *arg_size = info->native_size;
 585         } else {
 586                 /* Calculate argument class type and size of managed type. */
 587                 *arg_size = mono_class_value_size (klass, NULL);
 588         }
 589
 590         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 591         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 592
 593         if (*arg_class == ARG_CLASS_MEMORY) {
 594                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 595                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 596         }
 597
 598         /*
 599         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 600         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 601         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 602         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 603         * it must be represented in call and cannot be dropped.
 604         */
 605         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 606                 arg_info->pass_empty_struct = TRUE;
 607                 *arg_size = SIZEOF_REGISTER;
 608                 *arg_class = ARG_CLASS_INTEGER;
 609         }
 610
 611         assert (*arg_class != ARG_CLASS_NO_CLASS);
 612 }
 613
 614 static void
 615 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 616                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 617 {
 618         guint32 arg_size = SIZEOF_REGISTER;
 619         MonoClass *klass = NULL;
 620         ArgumentClass arg_class;
 621
 622         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 623
 624         klass = mono_class_from_mono_type (type);
 625         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 626
 627         /* Only drop value type if its not an empty struct as input that must be represented in call */
 628         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 629                 arg_info->storage = ArgValuetypeInReg;
 630                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 631         } else {
 632                 /* Alocate storage for value type. */
 633                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 634         }
 635 }
 636
 637 #endif /* TARGET_WIN32 */
 638
 639 static void
 640 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 641                            gboolean is_return,
 642                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 643 {
 644 #ifdef TARGET_WIN32
 645         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 646 #else
 647         guint32 size, quad, nquads, i, nfields;
 648         /* Keep track of the size used in each quad so we can */
 649         /* use the right size when copying args/return vars.  */
 650         guint32 quadsize [2] = {8, 8};
 651         ArgumentClass args [2];
 652         StructFieldInfo *fields = NULL;
 653         MonoClass *klass;
 654         gboolean pass_on_stack = FALSE;
 655         int struct_size;
 656
 657         klass = mono_class_from_mono_type (type);
 658         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 659
 660         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 661                 /* We pass and return vtypes of size 8 in a register */
 662         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 663                 pass_on_stack = TRUE;
 664         }
 665
 666         /* If this struct can't be split up naturally into 8-byte */
 667         /* chunks (registers), pass it on the stack.              */
 668         if (sig->pinvoke) {
 669                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 670                 g_assert (info);
 671                 struct_size = info->native_size;
 672         } else {
 673                 struct_size = mono_class_value_size (klass, NULL);
 674         }
 675         /*
 676          * Collect field information recursively to be able to
 677          * handle nested structures.
 678          */
 679         nfields = count_fields_nested (klass, sig->pinvoke);
 680         fields = g_new0 (StructFieldInfo, nfields);
 681         collect_field_info_nested (klass, fields, 0, 0, sig->pinvoke, klass->unicode);
 682
 683         for (i = 0; i < nfields; ++i) {
 684                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 685                         pass_on_stack = TRUE;
 686                         break;
 687                 }
 688         }
 689
 690         if (size == 0) {
 691                 ainfo->storage = ArgValuetypeInReg;
 692                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 693                 return;
 694         }
 695
 696         if (pass_on_stack) {
 697                 /* Allways pass in memory */
 698                 ainfo->offset = *stack_size;
 699                 *stack_size += ALIGN_TO (size, 8);
 700                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 701                 if (!is_return)
 702                         ainfo->arg_size = ALIGN_TO (size, 8);
 703
 704                 g_free (fields);
 705                 return;
 706         }
 707
 708         if (size > 8)
 709                 nquads = 2;
 710         else
 711                 nquads = 1;
 712
 713         if (!sig->pinvoke) {
 714                 int n = mono_class_value_size (klass, NULL);
 715
 716                 quadsize [0] = n >= 8 ? 8 : n;
 717                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 718
 719                 /* Always pass in 1 or 2 integer registers */
 720                 args [0] = ARG_CLASS_INTEGER;
 721                 args [1] = ARG_CLASS_INTEGER;
 722                 /* Only the simplest cases are supported */
 723                 if (is_return && nquads != 1) {
 724                         args [0] = ARG_CLASS_MEMORY;
 725                         args [1] = ARG_CLASS_MEMORY;
 726                 }
 727         } else {
 728                 /*
 729                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 730                  * The X87 and SSEUP stuff is left out since there are no such types in
 731                  * the CLR.
 732                  */
 733                 if (!nfields) {
 734                         ainfo->storage = ArgValuetypeInReg;
 735                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 736                         return;
 737                 }
 738
 739                 if (struct_size > 16) {
 740                         ainfo->offset = *stack_size;
 741                         *stack_size += ALIGN_TO (struct_size, 8);
 742                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 743                         if (!is_return)
 744                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 745
 746                         g_free (fields);
 747                         return;
 748                 }
 749
 750                 args [0] = ARG_CLASS_NO_CLASS;
 751                 args [1] = ARG_CLASS_NO_CLASS;
 752                 for (quad = 0; quad < nquads; ++quad) {
 753                         ArgumentClass class1;
 754
 755                         if (nfields == 0)
 756                                 class1 = ARG_CLASS_MEMORY;
 757                         else
 758                                 class1 = ARG_CLASS_NO_CLASS;
 759                         for (i = 0; i < nfields; ++i) {
 760                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 761                                         /* Unaligned field */
 762                                         NOT_IMPLEMENTED;
 763                                 }
 764
 765                                 /* Skip fields in other quad */
 766                                 if ((quad == 0) && (fields [i].offset >= 8))
 767                                         continue;
 768                                 if ((quad == 1) && (fields [i].offset < 8))
 769                                         continue;
 770
 771                                 /* How far into this quad this data extends.*/
 772                                 /* (8 is size of quad) */
 773                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 774
 775                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 776                         }
 777                         /* Empty structs have a nonzero size, causing this assert to be hit */
 778                         if (sig->pinvoke)
 779                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 780                         args [quad] = class1;
 781                 }
 782         }
 783
 784         g_free (fields);
 785
 786         /* Post merger cleanup */
 787         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 788                 args [0] = args [1] = ARG_CLASS_MEMORY;
 789
 790         /* Allocate registers */
 791         {
 792                 int orig_gr = *gr;
 793                 int orig_fr = *fr;
 794
 795                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 796                         quadsize [0] ++;
 797                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 798                         quadsize [1] ++;
 799
 800                 ainfo->storage = ArgValuetypeInReg;
 801                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 802                 g_assert (quadsize [0] <= 8);
 803                 g_assert (quadsize [1] <= 8);
 804                 ainfo->pair_size [0] = quadsize [0];
 805                 ainfo->pair_size [1] = quadsize [1];
 806                 ainfo->nregs = nquads;
 807                 for (quad = 0; quad < nquads; ++quad) {
 808                         switch (args [quad]) {
 809                         case ARG_CLASS_INTEGER:
 810                                 if (*gr >= PARAM_REGS)
 811                                         args [quad] = ARG_CLASS_MEMORY;
 812                                 else {
 813                                         ainfo->pair_storage [quad] = ArgInIReg;
 814                                         if (is_return)
 815                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 816                                         else
 817                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 818                                         (*gr) ++;
 819                                 }
 820                                 break;
 821                         case ARG_CLASS_SSE:
 822                                 if (*fr >= FLOAT_PARAM_REGS)
 823                                         args [quad] = ARG_CLASS_MEMORY;
 824                                 else {
 825                                         if (quadsize[quad] <= 4)
 826                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 827                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 828                                         ainfo->pair_regs [quad] = *fr;
 829                                         (*fr) ++;
 830                                 }
 831                                 break;
 832                         case ARG_CLASS_MEMORY:
 833                                 break;
 834                         case ARG_CLASS_NO_CLASS:
 835                                 break;
 836                         default:
 837                                 g_assert_not_reached ();
 838                         }
 839                 }
 840
 841                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 842                         int arg_size;
 843                         /* Revert possible register assignments */
 844                         *gr = orig_gr;
 845                         *fr = orig_fr;
 846
 847                         ainfo->offset = *stack_size;
 848                         if (sig->pinvoke)
 849                                 arg_size = ALIGN_TO (struct_size, 8);
 850                         else
 851                                 arg_size = nquads * sizeof(mgreg_t);
 852                         *stack_size += arg_size;
 853                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 854                         if (!is_return)
 855                                 ainfo->arg_size = arg_size;
 856                 }
 857         }
 858 #endif /* !TARGET_WIN32 */
 859 }
 860
 861 /*
 862  * get_call_info:
 863  *
 864  * Obtain information about a call according to the calling convention.
 865  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 866  * Draft Version 0.23" document for more information.
 867  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 868  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 869  */
 870 static CallInfo*
 871 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 872 {
 873         guint32 i, gr, fr, pstart;
 874         MonoType *ret_type;
 875         int n = sig->hasthis + sig->param_count;
 876         guint32 stack_size = 0;
 877         CallInfo *cinfo;
 878         gboolean is_pinvoke = sig->pinvoke;
 879
 880         if (mp)
 881                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 882         else
 883                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 884
 885         cinfo->nargs = n;
 886         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 887
 888         gr = 0;
 889         fr = 0;
 890
 891 #ifdef TARGET_WIN32
 892         /* Reserve space where the callee can save the argument registers */
 893         stack_size = 4 * sizeof (mgreg_t);
 894 #endif
 895
 896         /* return value */
 897         ret_type = mini_get_underlying_type (sig->ret);
 898         switch (ret_type->type) {
 899         case MONO_TYPE_I1:
 900         case MONO_TYPE_U1:
 901         case MONO_TYPE_I2:
 902         case MONO_TYPE_U2:
 903         case MONO_TYPE_I4:
 904         case MONO_TYPE_U4:
 905         case MONO_TYPE_I:
 906         case MONO_TYPE_U:
 907         case MONO_TYPE_PTR:
 908         case MONO_TYPE_FNPTR:
 909         case MONO_TYPE_CLASS:
 910         case MONO_TYPE_OBJECT:
 911         case MONO_TYPE_SZARRAY:
 912         case MONO_TYPE_ARRAY:
 913         case MONO_TYPE_STRING:
 914                 cinfo->ret.storage = ArgInIReg;
 915                 cinfo->ret.reg = AMD64_RAX;
 916                 break;
 917         case MONO_TYPE_U8:
 918         case MONO_TYPE_I8:
 919                 cinfo->ret.storage = ArgInIReg;
 920                 cinfo->ret.reg = AMD64_RAX;
 921                 break;
 922         case MONO_TYPE_R4:
 923                 cinfo->ret.storage = ArgInFloatSSEReg;
 924                 cinfo->ret.reg = AMD64_XMM0;
 925                 break;
 926         case MONO_TYPE_R8:
 927                 cinfo->ret.storage = ArgInDoubleSSEReg;
 928                 cinfo->ret.reg = AMD64_XMM0;
 929                 break;
 930         case MONO_TYPE_GENERICINST:
 931                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 932                         cinfo->ret.storage = ArgInIReg;
 933                         cinfo->ret.reg = AMD64_RAX;
 934                         break;
 935                 }
 936                 if (mini_is_gsharedvt_type (ret_type)) {
 937                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 938                         break;
 939                 }
 940                 /* fall through */
 941         case MONO_TYPE_VALUETYPE:
 942         case MONO_TYPE_TYPEDBYREF: {
 943                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 944
 945                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 946                 g_assert (cinfo->ret.storage != ArgInIReg);
 947                 break;
 948         }
 949         case MONO_TYPE_VAR:
 950         case MONO_TYPE_MVAR:
 951                 g_assert (mini_is_gsharedvt_type (ret_type));
 952                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 953                 break;
 954         case MONO_TYPE_VOID:
 955                 break;
 956         default:
 957                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 958         }
 959
 960         pstart = 0;
 961         /*
 962          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 963          * the first argument, allowing 'this' to be always passed in the first arg reg.
 964          * Also do this if the first argument is a reference type, since virtual calls
 965          * are sometimes made using calli without sig->hasthis set, like in the delegate
 966          * invoke wrappers.
 967          */
 968         ArgStorage ret_storage = cinfo->ret.storage;
 969         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 970                 if (sig->hasthis) {
 971                         add_general (&gr, &stack_size, cinfo->args + 0);
 972                 } else {
 973                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 974                         pstart = 1;
 975                 }
 976                 add_general (&gr, &stack_size, &cinfo->ret);
 977                 cinfo->ret.storage = ret_storage;
 978                 cinfo->vret_arg_index = 1;
 979         } else {
 980                 /* this */
 981                 if (sig->hasthis)
 982                         add_general (&gr, &stack_size, cinfo->args + 0);
 983
 984                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 985                         add_general (&gr, &stack_size, &cinfo->ret);
 986                         cinfo->ret.storage = ret_storage;
 987                 }
 988         }
 989
 990         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 991                 gr = PARAM_REGS;
 992                 fr = FLOAT_PARAM_REGS;
 993
 994                 /* Emit the signature cookie just before the implicit arguments */
 995                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 996         }
 997
 998         for (i = pstart; i < sig->param_count; ++i) {
 999                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
1000                 MonoType *ptype;
1001
1002 #ifdef TARGET_WIN32
1003                 /* The float param registers and other param registers must be the same index on Windows x64.*/
1004                 if (gr > fr)
1005                         fr = gr;
1006                 else if (fr > gr)
1007                         gr = fr;
1008 #endif
1009
1010                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1011                         /* We allways pass the sig cookie on the stack for simplicity */
1012                         /*
1013                          * Prevent implicit arguments + the sig cookie from being passed
1014                          * in registers.
1015                          */
1016                         gr = PARAM_REGS;
1017                         fr = FLOAT_PARAM_REGS;
1018
1019                         /* Emit the signature cookie just before the implicit arguments */
1020                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
1021                 }
1022
1023                 ptype = mini_get_underlying_type (sig->params [i]);
1024                 switch (ptype->type) {
1025                 case MONO_TYPE_I1:
1026                 case MONO_TYPE_U1:
1027                         add_general (&gr, &stack_size, ainfo);
1028                         break;
1029                 case MONO_TYPE_I2:
1030                 case MONO_TYPE_U2:
1031                         add_general (&gr, &stack_size, ainfo);
1032                         break;
1033                 case MONO_TYPE_I4:
1034                 case MONO_TYPE_U4:
1035                         add_general (&gr, &stack_size, ainfo);
1036                         break;
1037                 case MONO_TYPE_I:
1038                 case MONO_TYPE_U:
1039                 case MONO_TYPE_PTR:
1040                 case MONO_TYPE_FNPTR:
1041                 case MONO_TYPE_CLASS:
1042                 case MONO_TYPE_OBJECT:
1043                 case MONO_TYPE_STRING:
1044                 case MONO_TYPE_SZARRAY:
1045                 case MONO_TYPE_ARRAY:
1046                         add_general (&gr, &stack_size, ainfo);
1047                         break;
1048                 case MONO_TYPE_GENERICINST:
1049                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1050                                 add_general (&gr, &stack_size, ainfo);
1051                                 break;
1052                         }
1053                         if (mini_is_gsharedvt_variable_type (ptype)) {
1054                                 /* gsharedvt arguments are passed by ref */
1055                                 add_general (&gr, &stack_size, ainfo);
1056                                 if (ainfo->storage == ArgInIReg)
1057                                         ainfo->storage = ArgGSharedVtInReg;
1058                                 else
1059                                         ainfo->storage = ArgGSharedVtOnStack;
1060                                 break;
1061                         }
1062                         /* fall through */
1063                 case MONO_TYPE_VALUETYPE:
1064                 case MONO_TYPE_TYPEDBYREF:
1065                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1066                         break;
1067                 case MONO_TYPE_U8:
1068
1069                 case MONO_TYPE_I8:
1070                         add_general (&gr, &stack_size, ainfo);
1071                         break;
1072                 case MONO_TYPE_R4:
1073                         add_float (&fr, &stack_size, ainfo, FALSE);
1074                         break;
1075                 case MONO_TYPE_R8:
1076                         add_float (&fr, &stack_size, ainfo, TRUE);
1077                         break;
1078                 case MONO_TYPE_VAR:
1079                 case MONO_TYPE_MVAR:
1080                         /* gsharedvt arguments are passed by ref */
1081                         g_assert (mini_is_gsharedvt_type (ptype));
1082                         add_general (&gr, &stack_size, ainfo);
1083                         if (ainfo->storage == ArgInIReg)
1084                                 ainfo->storage = ArgGSharedVtInReg;
1085                         else
1086                                 ainfo->storage = ArgGSharedVtOnStack;
1087                         break;
1088                 default:
1089                         g_assert_not_reached ();
1090                 }
1091         }
1092
1093         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1094                 gr = PARAM_REGS;
1095                 fr = FLOAT_PARAM_REGS;
1096
1097                 /* Emit the signature cookie just before the implicit arguments */
1098                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1099         }
1100
1101         cinfo->stack_usage = stack_size;
1102         cinfo->reg_usage = gr;
1103         cinfo->freg_usage = fr;
1104         return cinfo;
1105 }
1106
1107 /*
1108  * mono_arch_get_argument_info:
1109  * @csig:  a method signature
1110  * @param_count: the number of parameters to consider
1111  * @arg_info: an array to store the result infos
1112  *
1113  * Gathers information on parameters such as size, alignment and
1114  * padding. arg_info should be large enought to hold param_count + 1 entries.
1115  *
1116  * Returns the size of the argument area on the stack.
1117  */
1118 int
1119 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1120 {
1121         int k;
1122         CallInfo *cinfo = get_call_info (NULL, csig);
1123         guint32 args_size = cinfo->stack_usage;
1124
1125         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1126         if (csig->hasthis) {
1127                 arg_info [0].offset = 0;
1128         }
1129
1130         for (k = 0; k < param_count; k++) {
1131                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1132                 /* FIXME: */
1133                 arg_info [k + 1].size = 0;
1134         }
1135
1136         g_free (cinfo);
1137
1138         return args_size;
1139 }
1140
1141 gboolean
1142 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1143 {
1144         CallInfo *c1, *c2;
1145         gboolean res;
1146         MonoType *callee_ret;
1147
1148         c1 = get_call_info (NULL, caller_sig);
1149         c2 = get_call_info (NULL, callee_sig);
1150         res = c1->stack_usage >= c2->stack_usage;
1151         callee_ret = mini_get_underlying_type (callee_sig->ret);
1152         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1153                 /* An address on the callee's stack is passed as the first argument */
1154                 res = FALSE;
1155
1156         g_free (c1);
1157         g_free (c2);
1158
1159         return res;
1160 }
1161
1162 /*
1163  * Initialize the cpu to execute managed code.
1164  */
1165 void
1166 mono_arch_cpu_init (void)
1167 {
1168 #ifndef _MSC_VER
1169         guint16 fpcw;
1170
1171         /* spec compliance requires running with double precision */
1172         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1173         fpcw &= ~X86_FPCW_PRECC_MASK;
1174         fpcw |= X86_FPCW_PREC_DOUBLE;
1175         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1176         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1177 #else
1178         /* TODO: This is crashing on Win64 right now.
1179         * _control87 (_PC_53, MCW_PC);
1180         */
1181 #endif
1182 }
1183
1184 /*
1185  * Initialize architecture specific code.
1186  */
1187 void
1188 mono_arch_init (void)
1189 {
1190         mono_os_mutex_init_recursive (&mini_arch_mutex);
1191
1192         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1193         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1194         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1195         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1196         mono_aot_register_jit_icall ("mono_amd64_handler_block_trampoline_helper", mono_amd64_handler_block_trampoline_helper);
1197
1198 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1199         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1200 #endif
1201
1202         if (!mono_aot_only)
1203                 bp_trampoline = mini_get_breakpoint_trampoline ();
1204 }
1205
1206 /*
1207  * Cleanup architecture specific code.
1208  */
1209 void
1210 mono_arch_cleanup (void)
1211 {
1212         mono_os_mutex_destroy (&mini_arch_mutex);
1213 }
1214
1215 /*
1216  * This function returns the optimizations supported on this cpu.
1217  */
1218 guint32
1219 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1220 {
1221         guint32 opts = 0;
1222
1223         *exclude_mask = 0;
1224
1225         if (mono_hwcap_x86_has_cmov) {
1226                 opts |= MONO_OPT_CMOV;
1227
1228                 if (mono_hwcap_x86_has_fcmov)
1229                         opts |= MONO_OPT_FCMOV;
1230                 else
1231                         *exclude_mask |= MONO_OPT_FCMOV;
1232         } else {
1233                 *exclude_mask |= MONO_OPT_CMOV;
1234         }
1235
1236 #ifdef TARGET_WIN32
1237         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1238         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1239         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1240         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1241         /* will now have a reference to an argument that won't be fully decomposed. */
1242         *exclude_mask |= MONO_OPT_SIMD;
1243 #endif
1244
1245         return opts;
1246 }
1247
1248 /*
1249  * This function test for all SSE functions supported.
1250  *
1251  * Returns a bitmask corresponding to all supported versions.
1252  *
1253  */
1254 guint32
1255 mono_arch_cpu_enumerate_simd_versions (void)
1256 {
1257         guint32 sse_opts = 0;
1258
1259         if (mono_hwcap_x86_has_sse1)
1260                 sse_opts |= SIMD_VERSION_SSE1;
1261
1262         if (mono_hwcap_x86_has_sse2)
1263                 sse_opts |= SIMD_VERSION_SSE2;
1264
1265         if (mono_hwcap_x86_has_sse3)
1266                 sse_opts |= SIMD_VERSION_SSE3;
1267
1268         if (mono_hwcap_x86_has_ssse3)
1269                 sse_opts |= SIMD_VERSION_SSSE3;
1270
1271         if (mono_hwcap_x86_has_sse41)
1272                 sse_opts |= SIMD_VERSION_SSE41;
1273
1274         if (mono_hwcap_x86_has_sse42)
1275                 sse_opts |= SIMD_VERSION_SSE42;
1276
1277         if (mono_hwcap_x86_has_sse4a)
1278                 sse_opts |= SIMD_VERSION_SSE4a;
1279
1280         return sse_opts;
1281 }
1282
1283 #ifndef DISABLE_JIT
1284
1285 GList *
1286 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1287 {
1288         GList *vars = NULL;
1289         int i;
1290
1291         for (i = 0; i < cfg->num_varinfo; i++) {
1292                 MonoInst *ins = cfg->varinfo [i];
1293                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1294
1295                 /* unused vars */
1296                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1297                         continue;
1298
1299                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1300                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1301                         continue;
1302
1303                 if (mono_is_regsize_var (ins->inst_vtype)) {
1304                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1305                         g_assert (i == vmv->idx);
1306                         vars = g_list_prepend (vars, vmv);
1307                 }
1308         }
1309
1310         vars = mono_varlist_sort (cfg, vars, 0);
1311
1312         return vars;
1313 }
1314
1315 /**
1316  * mono_arch_compute_omit_fp:
1317  *
1318  *   Determine whenever the frame pointer can be eliminated.
1319  */
1320 static void
1321 mono_arch_compute_omit_fp (MonoCompile *cfg)
1322 {
1323         MonoMethodSignature *sig;
1324         MonoMethodHeader *header;
1325         int i, locals_size;
1326         CallInfo *cinfo;
1327
1328         if (cfg->arch.omit_fp_computed)
1329                 return;
1330
1331         header = cfg->header;
1332
1333         sig = mono_method_signature (cfg->method);
1334
1335         if (!cfg->arch.cinfo)
1336                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1337         cinfo = (CallInfo *)cfg->arch.cinfo;
1338
1339         /*
1340          * FIXME: Remove some of the restrictions.
1341          */
1342         cfg->arch.omit_fp = TRUE;
1343         cfg->arch.omit_fp_computed = TRUE;
1344
1345         if (cfg->disable_omit_fp)
1346                 cfg->arch.omit_fp = FALSE;
1347
1348         if (!debug_omit_fp ())
1349                 cfg->arch.omit_fp = FALSE;
1350         /*
1351         if (cfg->method->save_lmf)
1352                 cfg->arch.omit_fp = FALSE;
1353         */
1354         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1355                 cfg->arch.omit_fp = FALSE;
1356         if (header->num_clauses)
1357                 cfg->arch.omit_fp = FALSE;
1358         if (cfg->param_area)
1359                 cfg->arch.omit_fp = FALSE;
1360         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1361                 cfg->arch.omit_fp = FALSE;
1362         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1363                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1364                 cfg->arch.omit_fp = FALSE;
1365         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1366                 ArgInfo *ainfo = &cinfo->args [i];
1367
1368                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1369                         /*
1370                          * The stack offset can only be determined when the frame
1371                          * size is known.
1372                          */
1373                         cfg->arch.omit_fp = FALSE;
1374                 }
1375         }
1376
1377         locals_size = 0;
1378         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1379                 MonoInst *ins = cfg->varinfo [i];
1380                 int ialign;
1381
1382                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1383         }
1384 }
1385
1386 GList *
1387 mono_arch_get_global_int_regs (MonoCompile *cfg)
1388 {
1389         GList *regs = NULL;
1390
1391         mono_arch_compute_omit_fp (cfg);
1392
1393         if (cfg->arch.omit_fp)
1394                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1395
1396         /* We use the callee saved registers for global allocation */
1397         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1398         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1399         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1400         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1401         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1402 #ifdef TARGET_WIN32
1403         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1404         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1405 #endif
1406
1407         return regs;
1408 }
1409
1410 GList*
1411 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1412 {
1413         GList *regs = NULL;
1414         int i;
1415
1416         /* All XMM registers */
1417         for (i = 0; i < 16; ++i)
1418                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1419
1420         return regs;
1421 }
1422
1423 GList*
1424 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1425 {
1426         static GList *r = NULL;
1427
1428         if (r == NULL) {
1429                 GList *regs = NULL;
1430
1431                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1432                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1433                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1434                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1435                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1436                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1437
1438                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1439                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1440                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1441                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1442                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1443                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1444                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1445                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1446
1447                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1448         }
1449
1450         return r;
1451 }
1452
1453 GList*
1454 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1455 {
1456         int i;
1457         static GList *r = NULL;
1458
1459         if (r == NULL) {
1460                 GList *regs = NULL;
1461
1462                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1463                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1464
1465                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1466         }
1467
1468         return r;
1469 }
1470
1471 /*
1472  * mono_arch_regalloc_cost:
1473  *
1474  *  Return the cost, in number of memory references, of the action of
1475  * allocating the variable VMV into a register during global register
1476  * allocation.
1477  */
1478 guint32
1479 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1480 {
1481         MonoInst *ins = cfg->varinfo [vmv->idx];
1482
1483         if (cfg->method->save_lmf)
1484                 /* The register is already saved */
1485                 /* substract 1 for the invisible store in the prolog */
1486                 return (ins->opcode == OP_ARG) ? 0 : 1;
1487         else
1488                 /* push+pop */
1489                 return (ins->opcode == OP_ARG) ? 1 : 2;
1490 }
1491
1492 /*
1493  * mono_arch_fill_argument_info:
1494  *
1495  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1496  * of the method.
1497  */
1498 void
1499 mono_arch_fill_argument_info (MonoCompile *cfg)
1500 {
1501         MonoType *sig_ret;
1502         MonoMethodSignature *sig;
1503         MonoInst *ins;
1504         int i;
1505         CallInfo *cinfo;
1506
1507         sig = mono_method_signature (cfg->method);
1508
1509         cinfo = (CallInfo *)cfg->arch.cinfo;
1510         sig_ret = mini_get_underlying_type (sig->ret);
1511
1512         /*
1513          * Contrary to mono_arch_allocate_vars (), the information should describe
1514          * where the arguments are at the beginning of the method, not where they can be
1515          * accessed during the execution of the method. The later makes no sense for the
1516          * global register allocator, since a variable can be in more than one location.
1517          */
1518         switch (cinfo->ret.storage) {
1519         case ArgInIReg:
1520         case ArgInFloatSSEReg:
1521         case ArgInDoubleSSEReg:
1522                 cfg->ret->opcode = OP_REGVAR;
1523                 cfg->ret->inst_c0 = cinfo->ret.reg;
1524                 break;
1525         case ArgValuetypeInReg:
1526                 cfg->ret->opcode = OP_REGOFFSET;
1527                 cfg->ret->inst_basereg = -1;
1528                 cfg->ret->inst_offset = -1;
1529                 break;
1530         case ArgNone:
1531                 break;
1532         default:
1533                 g_assert_not_reached ();
1534         }
1535
1536         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1537                 ArgInfo *ainfo = &cinfo->args [i];
1538
1539                 ins = cfg->args [i];
1540
1541                 switch (ainfo->storage) {
1542                 case ArgInIReg:
1543                 case ArgInFloatSSEReg:
1544                 case ArgInDoubleSSEReg:
1545                         ins->opcode = OP_REGVAR;
1546                         ins->inst_c0 = ainfo->reg;
1547                         break;
1548                 case ArgOnStack:
1549                         ins->opcode = OP_REGOFFSET;
1550                         ins->inst_basereg = -1;
1551                         ins->inst_offset = -1;
1552                         break;
1553                 case ArgValuetypeInReg:
1554                         /* Dummy */
1555                         ins->opcode = OP_NOP;
1556                         break;
1557                 default:
1558                         g_assert_not_reached ();
1559                 }
1560         }
1561 }
1562
1563 void
1564 mono_arch_allocate_vars (MonoCompile *cfg)
1565 {
1566         MonoType *sig_ret;
1567         MonoMethodSignature *sig;
1568         MonoInst *ins;
1569         int i, offset;
1570         guint32 locals_stack_size, locals_stack_align;
1571         gint32 *offsets;
1572         CallInfo *cinfo;
1573
1574         sig = mono_method_signature (cfg->method);
1575
1576         cinfo = (CallInfo *)cfg->arch.cinfo;
1577         sig_ret = mini_get_underlying_type (sig->ret);
1578
1579         mono_arch_compute_omit_fp (cfg);
1580
1581         /*
1582          * We use the ABI calling conventions for managed code as well.
1583          * Exception: valuetypes are only sometimes passed or returned in registers.
1584          */
1585
1586         /*
1587          * The stack looks like this:
1588          * <incoming arguments passed on the stack>
1589          * <return value>
1590          * <lmf/caller saved registers>
1591          * <locals>
1592          * <spill area>
1593          * <localloc area>  -> grows dynamically
1594          * <params area>
1595          */
1596
1597         if (cfg->arch.omit_fp) {
1598                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1599                 cfg->frame_reg = AMD64_RSP;
1600                 offset = 0;
1601         } else {
1602                 /* Locals are allocated backwards from %fp */
1603                 cfg->frame_reg = AMD64_RBP;
1604                 offset = 0;
1605         }
1606
1607         cfg->arch.saved_iregs = cfg->used_int_regs;
1608         if (cfg->method->save_lmf) {
1609                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1610                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1611                 cfg->arch.saved_iregs |= iregs_to_save;
1612         }
1613
1614         if (cfg->arch.omit_fp)
1615                 cfg->arch.reg_save_area_offset = offset;
1616         /* Reserve space for callee saved registers */
1617         for (i = 0; i < AMD64_NREG; ++i)
1618                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1619                         offset += sizeof(mgreg_t);
1620                 }
1621         if (!cfg->arch.omit_fp)
1622                 cfg->arch.reg_save_area_offset = -offset;
1623
1624         if (sig_ret->type != MONO_TYPE_VOID) {
1625                 switch (cinfo->ret.storage) {
1626                 case ArgInIReg:
1627                 case ArgInFloatSSEReg:
1628                 case ArgInDoubleSSEReg:
1629                         cfg->ret->opcode = OP_REGVAR;
1630                         cfg->ret->inst_c0 = cinfo->ret.reg;
1631                         cfg->ret->dreg = cinfo->ret.reg;
1632                         break;
1633                 case ArgValuetypeAddrInIReg:
1634                 case ArgGsharedvtVariableInReg:
1635                         /* The register is volatile */
1636                         cfg->vret_addr->opcode = OP_REGOFFSET;
1637                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1638                         if (cfg->arch.omit_fp) {
1639                                 cfg->vret_addr->inst_offset = offset;
1640                                 offset += 8;
1641                         } else {
1642                                 offset += 8;
1643                                 cfg->vret_addr->inst_offset = -offset;
1644                         }
1645                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1646                                 printf ("vret_addr =");
1647                                 mono_print_ins (cfg->vret_addr);
1648                         }
1649                         break;
1650                 case ArgValuetypeInReg:
1651                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1652                         cfg->ret->opcode = OP_REGOFFSET;
1653                         cfg->ret->inst_basereg = cfg->frame_reg;
1654                         if (cfg->arch.omit_fp) {
1655                                 cfg->ret->inst_offset = offset;
1656                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1657                         } else {
1658                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1659                                 cfg->ret->inst_offset = - offset;
1660                         }
1661                         break;
1662                 default:
1663                         g_assert_not_reached ();
1664                 }
1665         }
1666
1667         /* Allocate locals */
1668         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1669         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1670                 char *mname = mono_method_full_name (cfg->method, TRUE);
1671                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1672                 g_free (mname);
1673                 return;
1674         }
1675
1676         if (locals_stack_align) {
1677                 offset += (locals_stack_align - 1);
1678                 offset &= ~(locals_stack_align - 1);
1679         }
1680         if (cfg->arch.omit_fp) {
1681                 cfg->locals_min_stack_offset = offset;
1682                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1683         } else {
1684                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1685                 cfg->locals_max_stack_offset = - offset;
1686         }
1687
1688         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1689                 if (offsets [i] != -1) {
1690                         MonoInst *ins = cfg->varinfo [i];
1691                         ins->opcode = OP_REGOFFSET;
1692                         ins->inst_basereg = cfg->frame_reg;
1693                         if (cfg->arch.omit_fp)
1694                                 ins->inst_offset = (offset + offsets [i]);
1695                         else
1696                                 ins->inst_offset = - (offset + offsets [i]);
1697                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1698                 }
1699         }
1700         offset += locals_stack_size;
1701
1702         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1703                 g_assert (!cfg->arch.omit_fp);
1704                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1705                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1706         }
1707
1708         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1709                 ins = cfg->args [i];
1710                 if (ins->opcode != OP_REGVAR) {
1711                         ArgInfo *ainfo = &cinfo->args [i];
1712                         gboolean inreg = TRUE;
1713
1714                         /* FIXME: Allocate volatile arguments to registers */
1715                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1716                                 inreg = FALSE;
1717
1718                         /*
1719                          * Under AMD64, all registers used to pass arguments to functions
1720                          * are volatile across calls.
1721                          * FIXME: Optimize this.
1722                          */
1723                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1724                                 inreg = FALSE;
1725
1726                         ins->opcode = OP_REGOFFSET;
1727
1728                         switch (ainfo->storage) {
1729                         case ArgInIReg:
1730                         case ArgInFloatSSEReg:
1731                         case ArgInDoubleSSEReg:
1732                         case ArgGSharedVtInReg:
1733                                 if (inreg) {
1734                                         ins->opcode = OP_REGVAR;
1735                                         ins->dreg = ainfo->reg;
1736                                 }
1737                                 break;
1738                         case ArgOnStack:
1739                         case ArgGSharedVtOnStack:
1740                                 g_assert (!cfg->arch.omit_fp);
1741                                 ins->opcode = OP_REGOFFSET;
1742                                 ins->inst_basereg = cfg->frame_reg;
1743                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1744                                 break;
1745                         case ArgValuetypeInReg:
1746                                 break;
1747                         case ArgValuetypeAddrInIReg:
1748                         case ArgValuetypeAddrOnStack: {
1749                                 MonoInst *indir;
1750                                 g_assert (!cfg->arch.omit_fp);
1751                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1752                                 MONO_INST_NEW (cfg, indir, 0);
1753
1754                                 indir->opcode = OP_REGOFFSET;
1755                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1756                                         indir->inst_basereg = cfg->frame_reg;
1757                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1758                                         offset += (sizeof (gpointer));
1759                                         indir->inst_offset = - offset;
1760                                 }
1761                                 else {
1762                                         indir->inst_basereg = cfg->frame_reg;
1763                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1764                                 }
1765
1766                                 ins->opcode = OP_VTARG_ADDR;
1767                                 ins->inst_left = indir;
1768
1769                                 break;
1770                         }
1771                         default:
1772                                 NOT_IMPLEMENTED;
1773                         }
1774
1775                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1776                                 ins->opcode = OP_REGOFFSET;
1777                                 ins->inst_basereg = cfg->frame_reg;
1778                                 /* These arguments are saved to the stack in the prolog */
1779                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1780                                 if (cfg->arch.omit_fp) {
1781                                         ins->inst_offset = offset;
1782                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1783                                         // Arguments are yet supported by the stack map creation code
1784                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1785                                 } else {
1786                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1787                                         ins->inst_offset = - offset;
1788                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1789                                 }
1790                         }
1791                 }
1792         }
1793
1794         cfg->stack_offset = offset;
1795 }
1796
1797 void
1798 mono_arch_create_vars (MonoCompile *cfg)
1799 {
1800         MonoMethodSignature *sig;
1801         CallInfo *cinfo;
1802         MonoType *sig_ret;
1803
1804         sig = mono_method_signature (cfg->method);
1805
1806         if (!cfg->arch.cinfo)
1807                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1808         cinfo = (CallInfo *)cfg->arch.cinfo;
1809
1810         if (cinfo->ret.storage == ArgValuetypeInReg)
1811                 cfg->ret_var_is_local = TRUE;
1812
1813         sig_ret = mini_get_underlying_type (sig->ret);
1814         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1815                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1816                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1817                         printf ("vret_addr = ");
1818                         mono_print_ins (cfg->vret_addr);
1819                 }
1820         }
1821
1822         if (cfg->gen_sdb_seq_points) {
1823                 MonoInst *ins;
1824
1825                 if (cfg->compile_aot) {
1826                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1827                         ins->flags |= MONO_INST_VOLATILE;
1828                         cfg->arch.seq_point_info_var = ins;
1829                 }
1830                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1831                 ins->flags |= MONO_INST_VOLATILE;
1832                 cfg->arch.ss_tramp_var = ins;
1833
1834                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1835                 ins->flags |= MONO_INST_VOLATILE;
1836                 cfg->arch.bp_tramp_var = ins;
1837         }
1838
1839         if (cfg->method->save_lmf)
1840                 cfg->create_lmf_var = TRUE;
1841
1842         if (cfg->method->save_lmf) {
1843                 cfg->lmf_ir = TRUE;
1844 #if !defined(TARGET_WIN32)
1845                 if (mono_get_lmf_tls_offset () != -1 && !optimize_for_xen)
1846                         cfg->lmf_ir_mono_lmf = TRUE;
1847 #endif
1848         }
1849 }
1850
1851 static void
1852 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1853 {
1854         MonoInst *ins;
1855
1856         switch (storage) {
1857         case ArgInIReg:
1858                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1859                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1860                 ins->sreg1 = tree->dreg;
1861                 MONO_ADD_INS (cfg->cbb, ins);
1862                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1863                 break;
1864         case ArgInFloatSSEReg:
1865                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1866                 ins->dreg = mono_alloc_freg (cfg);
1867                 ins->sreg1 = tree->dreg;
1868                 MONO_ADD_INS (cfg->cbb, ins);
1869
1870                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1871                 break;
1872         case ArgInDoubleSSEReg:
1873                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1874                 ins->dreg = mono_alloc_freg (cfg);
1875                 ins->sreg1 = tree->dreg;
1876                 MONO_ADD_INS (cfg->cbb, ins);
1877
1878                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1879
1880                 break;
1881         default:
1882                 g_assert_not_reached ();
1883         }
1884 }
1885
1886 static int
1887 arg_storage_to_load_membase (ArgStorage storage)
1888 {
1889         switch (storage) {
1890         case ArgInIReg:
1891 #if defined(__mono_ilp32__)
1892                 return OP_LOADI8_MEMBASE;
1893 #else
1894                 return OP_LOAD_MEMBASE;
1895 #endif
1896         case ArgInDoubleSSEReg:
1897                 return OP_LOADR8_MEMBASE;
1898         case ArgInFloatSSEReg:
1899                 return OP_LOADR4_MEMBASE;
1900         default:
1901                 g_assert_not_reached ();
1902         }
1903
1904         return -1;
1905 }
1906
1907 static void
1908 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1909 {
1910         MonoMethodSignature *tmp_sig;
1911         int sig_reg;
1912
1913         if (call->tail_call)
1914                 NOT_IMPLEMENTED;
1915
1916         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1917
1918         /*
1919          * mono_ArgIterator_Setup assumes the signature cookie is
1920          * passed first and all the arguments which were before it are
1921          * passed on the stack after the signature. So compensate by
1922          * passing a different signature.
1923          */
1924         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1925         tmp_sig->param_count -= call->signature->sentinelpos;
1926         tmp_sig->sentinelpos = 0;
1927         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1928
1929         sig_reg = mono_alloc_ireg (cfg);
1930         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1931
1932         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1933 }
1934
1935 #ifdef ENABLE_LLVM
1936 static inline LLVMArgStorage
1937 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1938 {
1939         switch (storage) {
1940         case ArgInIReg:
1941                 return LLVMArgInIReg;
1942         case ArgNone:
1943                 return LLVMArgNone;
1944         case ArgGSharedVtInReg:
1945         case ArgGSharedVtOnStack:
1946                 return LLVMArgGSharedVt;
1947         default:
1948                 g_assert_not_reached ();
1949                 return LLVMArgNone;
1950         }
1951 }
1952
1953 LLVMCallInfo*
1954 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1955 {
1956         int i, n;
1957         CallInfo *cinfo;
1958         ArgInfo *ainfo;
1959         int j;
1960         LLVMCallInfo *linfo;
1961         MonoType *t, *sig_ret;
1962
1963         n = sig->param_count + sig->hasthis;
1964         sig_ret = mini_get_underlying_type (sig->ret);
1965
1966         cinfo = get_call_info (cfg->mempool, sig);
1967
1968         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1969
1970         /*
1971          * LLVM always uses the native ABI while we use our own ABI, the
1972          * only difference is the handling of vtypes:
1973          * - we only pass/receive them in registers in some cases, and only
1974          *   in 1 or 2 integer registers.
1975          */
1976         switch (cinfo->ret.storage) {
1977         case ArgNone:
1978                 linfo->ret.storage = LLVMArgNone;
1979                 break;
1980         case ArgInIReg:
1981         case ArgInFloatSSEReg:
1982         case ArgInDoubleSSEReg:
1983                 linfo->ret.storage = LLVMArgNormal;
1984                 break;
1985         case ArgValuetypeInReg: {
1986                 ainfo = &cinfo->ret;
1987
1988                 if (sig->pinvoke &&
1989                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1990                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1991                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1992                         cfg->disable_llvm = TRUE;
1993                         return linfo;
1994                 }
1995
1996                 linfo->ret.storage = LLVMArgVtypeInReg;
1997                 for (j = 0; j < 2; ++j)
1998                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1999                 break;
2000         }
2001         case ArgValuetypeAddrInIReg:
2002         case ArgGsharedvtVariableInReg:
2003                 /* Vtype returned using a hidden argument */
2004                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2005                 linfo->vret_arg_index = cinfo->vret_arg_index;
2006                 break;
2007         default:
2008                 g_assert_not_reached ();
2009                 break;
2010         }
2011
2012         for (i = 0; i < n; ++i) {
2013                 ainfo = cinfo->args + i;
2014
2015                 if (i >= sig->hasthis)
2016                         t = sig->params [i - sig->hasthis];
2017                 else
2018                         t = &mono_defaults.int_class->byval_arg;
2019                 t = mini_type_get_underlying_type (t);
2020
2021                 linfo->args [i].storage = LLVMArgNone;
2022
2023                 switch (ainfo->storage) {
2024                 case ArgInIReg:
2025                         linfo->args [i].storage = LLVMArgNormal;
2026                         break;
2027                 case ArgInDoubleSSEReg:
2028                 case ArgInFloatSSEReg:
2029                         linfo->args [i].storage = LLVMArgNormal;
2030                         break;
2031                 case ArgOnStack:
2032                         if (MONO_TYPE_ISSTRUCT (t))
2033                                 linfo->args [i].storage = LLVMArgVtypeByVal;
2034                         else
2035                                 linfo->args [i].storage = LLVMArgNormal;
2036                         break;
2037                 case ArgValuetypeInReg:
2038                         if (sig->pinvoke &&
2039                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2040                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2041                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2042                                 cfg->disable_llvm = TRUE;
2043                                 return linfo;
2044                         }
2045
2046                         linfo->args [i].storage = LLVMArgVtypeInReg;
2047                         for (j = 0; j < 2; ++j)
2048                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2049                         break;
2050                 case ArgGSharedVtInReg:
2051                 case ArgGSharedVtOnStack:
2052                         linfo->args [i].storage = LLVMArgGSharedVt;
2053                         break;
2054                 default:
2055                         cfg->exception_message = g_strdup ("ainfo->storage");
2056                         cfg->disable_llvm = TRUE;
2057                         break;
2058                 }
2059         }
2060
2061         return linfo;
2062 }
2063 #endif
2064
2065 void
2066 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2067 {
2068         MonoInst *arg, *in;
2069         MonoMethodSignature *sig;
2070         MonoType *sig_ret;
2071         int i, n;
2072         CallInfo *cinfo;
2073         ArgInfo *ainfo;
2074
2075         sig = call->signature;
2076         n = sig->param_count + sig->hasthis;
2077
2078         cinfo = get_call_info (cfg->mempool, sig);
2079
2080         sig_ret = sig->ret;
2081
2082         if (COMPILE_LLVM (cfg)) {
2083                 /* We shouldn't be called in the llvm case */
2084                 cfg->disable_llvm = TRUE;
2085                 return;
2086         }
2087
2088         /*
2089          * Emit all arguments which are passed on the stack to prevent register
2090          * allocation problems.
2091          */
2092         for (i = 0; i < n; ++i) {
2093                 MonoType *t;
2094                 ainfo = cinfo->args + i;
2095
2096                 in = call->args [i];
2097
2098                 if (sig->hasthis && i == 0)
2099                         t = &mono_defaults.object_class->byval_arg;
2100                 else
2101                         t = sig->params [i - sig->hasthis];
2102
2103                 t = mini_get_underlying_type (t);
2104                 //XXX what about ArgGSharedVtOnStack here?
2105                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2106                         if (!t->byref) {
2107                                 if (t->type == MONO_TYPE_R4)
2108                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2109                                 else if (t->type == MONO_TYPE_R8)
2110                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2111                                 else
2112                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2113                         } else {
2114                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2115                         }
2116                         if (cfg->compute_gc_maps) {
2117                                 MonoInst *def;
2118
2119                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2120                         }
2121                 }
2122         }
2123
2124         /*
2125          * Emit all parameters passed in registers in non-reverse order for better readability
2126          * and to help the optimization in emit_prolog ().
2127          */
2128         for (i = 0; i < n; ++i) {
2129                 ainfo = cinfo->args + i;
2130
2131                 in = call->args [i];
2132
2133                 if (ainfo->storage == ArgInIReg)
2134                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2135         }
2136
2137         for (i = n - 1; i >= 0; --i) {
2138                 MonoType *t;
2139
2140                 ainfo = cinfo->args + i;
2141
2142                 in = call->args [i];
2143
2144                 if (sig->hasthis && i == 0)
2145                         t = &mono_defaults.object_class->byval_arg;
2146                 else
2147                         t = sig->params [i - sig->hasthis];
2148                 t = mini_get_underlying_type (t);
2149
2150                 switch (ainfo->storage) {
2151                 case ArgInIReg:
2152                         /* Already done */
2153                         break;
2154                 case ArgInFloatSSEReg:
2155                 case ArgInDoubleSSEReg:
2156                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2157                         break;
2158                 case ArgOnStack:
2159                 case ArgValuetypeInReg:
2160                 case ArgValuetypeAddrInIReg:
2161                 case ArgValuetypeAddrOnStack:
2162                 case ArgGSharedVtInReg:
2163                 case ArgGSharedVtOnStack: {
2164                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2165                                 /* Already emitted above */
2166                                 break;
2167                         //FIXME what about ArgGSharedVtOnStack ?
2168                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2169                                 MonoInst *call_inst = (MonoInst*)call;
2170                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2171                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2172                                 break;
2173                         }
2174
2175                         guint32 align;
2176                         guint32 size;
2177
2178                         if (sig->pinvoke)
2179                                 size = mono_type_native_stack_size (t, &align);
2180                         else {
2181                                 /*
2182                                  * Other backends use mono_type_stack_size (), but that
2183                                  * aligns the size to 8, which is larger than the size of
2184                                  * the source, leading to reads of invalid memory if the
2185                                  * source is at the end of address space.
2186                                  */
2187                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2188                         }
2189
2190                         if (size >= 10000) {
2191                                 /* Avoid asserts in emit_memcpy () */
2192                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2193                                 /* Continue normally */
2194                         }
2195
2196                         if (size > 0 || ainfo->pass_empty_struct) {
2197                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2198                                 arg->sreg1 = in->dreg;
2199                                 arg->klass = mono_class_from_mono_type (t);
2200                                 arg->backend.size = size;
2201                                 arg->inst_p0 = call;
2202                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2203                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2204
2205                                 MONO_ADD_INS (cfg->cbb, arg);
2206                         }
2207                         break;
2208                 }
2209                 default:
2210                         g_assert_not_reached ();
2211                 }
2212
2213                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2214                         /* Emit the signature cookie just before the implicit arguments */
2215                         emit_sig_cookie (cfg, call, cinfo);
2216         }
2217
2218         /* Handle the case where there are no implicit arguments */
2219         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2220                 emit_sig_cookie (cfg, call, cinfo);
2221
2222         switch (cinfo->ret.storage) {
2223         case ArgValuetypeInReg:
2224                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2225                         /*
2226                          * Tell the JIT to use a more efficient calling convention: call using
2227                          * OP_CALL, compute the result location after the call, and save the
2228                          * result there.
2229                          */
2230                         call->vret_in_reg = TRUE;
2231                         /*
2232                          * Nullify the instruction computing the vret addr to enable
2233                          * future optimizations.
2234                          */
2235                         if (call->vret_var)
2236                                 NULLIFY_INS (call->vret_var);
2237                 } else {
2238                         if (call->tail_call)
2239                                 NOT_IMPLEMENTED;
2240                         /*
2241                          * The valuetype is in RAX:RDX after the call, need to be copied to
2242                          * the stack. Push the address here, so the call instruction can
2243                          * access it.
2244                          */
2245                         if (!cfg->arch.vret_addr_loc) {
2246                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2247                                 /* Prevent it from being register allocated or optimized away */
2248                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2249                         }
2250
2251                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2252                 }
2253                 break;
2254         case ArgValuetypeAddrInIReg:
2255         case ArgGsharedvtVariableInReg: {
2256                 MonoInst *vtarg;
2257                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2258                 vtarg->sreg1 = call->vret_var->dreg;
2259                 vtarg->dreg = mono_alloc_preg (cfg);
2260                 MONO_ADD_INS (cfg->cbb, vtarg);
2261
2262                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2263                 break;
2264         }
2265         default:
2266                 break;
2267         }
2268
2269         if (cfg->method->save_lmf) {
2270                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2271                 MONO_ADD_INS (cfg->cbb, arg);
2272         }
2273
2274         call->stack_usage = cinfo->stack_usage;
2275 }
2276
2277 void
2278 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2279 {
2280         MonoInst *arg;
2281         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2282         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2283         int size = ins->backend.size;
2284
2285         switch (ainfo->storage) {
2286         case ArgValuetypeInReg: {
2287                 MonoInst *load;
2288                 int part;
2289
2290                 for (part = 0; part < 2; ++part) {
2291                         if (ainfo->pair_storage [part] == ArgNone)
2292                                 continue;
2293
2294                         if (ainfo->pass_empty_struct) {
2295                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2296                                 NEW_ICONST (cfg, load, 0);
2297                         }
2298                         else {
2299                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2300                                 load->inst_basereg = src->dreg;
2301                                 load->inst_offset = part * sizeof(mgreg_t);
2302
2303                                 switch (ainfo->pair_storage [part]) {
2304                                 case ArgInIReg:
2305                                         load->dreg = mono_alloc_ireg (cfg);
2306                                         break;
2307                                 case ArgInDoubleSSEReg:
2308                                 case ArgInFloatSSEReg:
2309                                         load->dreg = mono_alloc_freg (cfg);
2310                                         break;
2311                                 default:
2312                                         g_assert_not_reached ();
2313                                 }
2314                         }
2315
2316                         MONO_ADD_INS (cfg->cbb, load);
2317
2318                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2319                 }
2320                 break;
2321         }
2322         case ArgValuetypeAddrInIReg:
2323         case ArgValuetypeAddrOnStack: {
2324                 MonoInst *vtaddr, *load;
2325
2326                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2327
2328                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2329
2330                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2331                 cfg->has_indirection = TRUE;
2332                 load->inst_p0 = vtaddr;
2333                 vtaddr->flags |= MONO_INST_INDIRECT;
2334                 load->type = STACK_MP;
2335                 load->klass = vtaddr->klass;
2336                 load->dreg = mono_alloc_ireg (cfg);
2337                 MONO_ADD_INS (cfg->cbb, load);
2338                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, 4);
2339
2340                 if (ainfo->pair_storage [0] == ArgInIReg) {
2341                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2342                         arg->dreg = mono_alloc_ireg (cfg);
2343                         arg->sreg1 = load->dreg;
2344                         arg->inst_imm = 0;
2345                         MONO_ADD_INS (cfg->cbb, arg);
2346                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2347                 } else {
2348                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2349                 }
2350                 break;
2351         }
2352         case ArgGSharedVtInReg:
2353                 /* Pass by addr */
2354                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2355                 break;
2356         case ArgGSharedVtOnStack:
2357                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2358                 break;
2359         default:
2360                 if (size == 8) {
2361                         int dreg = mono_alloc_ireg (cfg);
2362
2363                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2364                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2365                 } else if (size <= 40) {
2366                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2367                 } else {
2368                         // FIXME: Code growth
2369                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2370                 }
2371
2372                 if (cfg->compute_gc_maps) {
2373                         MonoInst *def;
2374                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2375                 }
2376         }
2377 }
2378
2379 void
2380 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2381 {
2382         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2383
2384         if (ret->type == MONO_TYPE_R4) {
2385                 if (COMPILE_LLVM (cfg))
2386                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2387                 else
2388                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2389                 return;
2390         } else if (ret->type == MONO_TYPE_R8) {
2391                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2392                 return;
2393         }
2394
2395         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2396 }
2397
2398 #endif /* DISABLE_JIT */
2399
2400 #define EMIT_COND_BRANCH(ins,cond,sign) \
2401         if (ins->inst_true_bb->native_offset) { \
2402                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2403         } else { \
2404                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2405                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2406             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2407                         x86_branch8 (code, cond, 0, sign); \
2408                 else \
2409                         x86_branch32 (code, cond, 0, sign); \
2410 }
2411
2412 typedef struct {
2413         MonoMethodSignature *sig;
2414         CallInfo *cinfo;
2415 } ArchDynCallInfo;
2416
2417 static gboolean
2418 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2419 {
2420         int i;
2421
2422         switch (cinfo->ret.storage) {
2423         case ArgNone:
2424         case ArgInIReg:
2425         case ArgInFloatSSEReg:
2426         case ArgInDoubleSSEReg:
2427         case ArgValuetypeAddrInIReg:
2428         case ArgValuetypeInReg:
2429                 break;
2430         default:
2431                 return FALSE;
2432         }
2433
2434         for (i = 0; i < cinfo->nargs; ++i) {
2435                 ArgInfo *ainfo = &cinfo->args [i];
2436                 switch (ainfo->storage) {
2437                 case ArgInIReg:
2438                 case ArgInFloatSSEReg:
2439                 case ArgInDoubleSSEReg:
2440                 case ArgValuetypeInReg:
2441                         break;
2442                 case ArgOnStack:
2443                         if (!(ainfo->offset + (ainfo->arg_size / 8) <= DYN_CALL_STACK_ARGS))
2444                                 return FALSE;
2445                         break;
2446                 default:
2447                         return FALSE;
2448                 }
2449         }
2450
2451         return TRUE;
2452 }
2453
2454 /*
2455  * mono_arch_dyn_call_prepare:
2456  *
2457  *   Return a pointer to an arch-specific structure which contains information
2458  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2459  * supported for SIG.
2460  * This function is equivalent to ffi_prep_cif in libffi.
2461  */
2462 MonoDynCallInfo*
2463 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2464 {
2465         ArchDynCallInfo *info;
2466         CallInfo *cinfo;
2467
2468         cinfo = get_call_info (NULL, sig);
2469
2470         if (!dyn_call_supported (sig, cinfo)) {
2471                 g_free (cinfo);
2472                 return NULL;
2473         }
2474
2475         info = g_new0 (ArchDynCallInfo, 1);
2476         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2477         info->sig = sig;
2478         info->cinfo = cinfo;
2479
2480         return (MonoDynCallInfo*)info;
2481 }
2482
2483 /*
2484  * mono_arch_dyn_call_free:
2485  *
2486  *   Free a MonoDynCallInfo structure.
2487  */
2488 void
2489 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2490 {
2491         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2492
2493         g_free (ainfo->cinfo);
2494         g_free (ainfo);
2495 }
2496
2497 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2498 #define GREG_TO_PTR(greg) (gpointer)(greg)
2499
2500 /*
2501  * mono_arch_get_start_dyn_call:
2502  *
2503  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2504  * store the result into BUF.
2505  * ARGS should be an array of pointers pointing to the arguments.
2506  * RET should point to a memory buffer large enought to hold the result of the
2507  * call.
2508  * This function should be as fast as possible, any work which does not depend
2509  * on the actual values of the arguments should be done in
2510  * mono_arch_dyn_call_prepare ().
2511  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2512  * libffi.
2513  */
2514 void
2515 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2516 {
2517         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2518         DynCallArgs *p = (DynCallArgs*)buf;
2519         int arg_index, greg, freg, i, pindex;
2520         MonoMethodSignature *sig = dinfo->sig;
2521         int buffer_offset = 0;
2522         static int param_reg_to_index [16];
2523         static gboolean param_reg_to_index_inited;
2524
2525         if (!param_reg_to_index_inited) {
2526                 for (i = 0; i < PARAM_REGS; ++i)
2527                         param_reg_to_index [param_regs [i]] = i;
2528                 mono_memory_barrier ();
2529                 param_reg_to_index_inited = 1;
2530         }
2531
2532         g_assert (buf_len >= sizeof (DynCallArgs));
2533
2534         p->res = 0;
2535         p->ret = ret;
2536
2537         arg_index = 0;
2538         greg = 0;
2539         freg = 0;
2540         pindex = 0;
2541
2542         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2543                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2544                 if (!sig->hasthis)
2545                         pindex = 1;
2546         }
2547
2548         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2549                 p->regs [greg ++] = PTR_TO_GREG(ret);
2550
2551         for (; pindex < sig->param_count; pindex++) {
2552                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2553                 gpointer *arg = args [arg_index ++];
2554                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2555                 int slot;
2556
2557                 if (ainfo->storage == ArgOnStack) {
2558                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2559                 } else {
2560                         slot = param_reg_to_index [ainfo->reg];
2561                 }
2562
2563                 if (t->byref) {
2564                         p->regs [slot] = PTR_TO_GREG(*(arg));
2565                         greg ++;
2566                         continue;
2567                 }
2568
2569                 switch (t->type) {
2570                 case MONO_TYPE_STRING:
2571                 case MONO_TYPE_CLASS:
2572                 case MONO_TYPE_ARRAY:
2573                 case MONO_TYPE_SZARRAY:
2574                 case MONO_TYPE_OBJECT:
2575                 case MONO_TYPE_PTR:
2576                 case MONO_TYPE_I:
2577                 case MONO_TYPE_U:
2578 #if !defined(__mono_ilp32__)
2579                 case MONO_TYPE_I8:
2580                 case MONO_TYPE_U8:
2581 #endif
2582                         p->regs [slot] = PTR_TO_GREG(*(arg));
2583                         break;
2584 #if defined(__mono_ilp32__)
2585                 case MONO_TYPE_I8:
2586                 case MONO_TYPE_U8:
2587                         p->regs [slot] = *(guint64*)(arg);
2588                         break;
2589 #endif
2590                 case MONO_TYPE_U1:
2591                         p->regs [slot] = *(guint8*)(arg);
2592                         break;
2593                 case MONO_TYPE_I1:
2594                         p->regs [slot] = *(gint8*)(arg);
2595                         break;
2596                 case MONO_TYPE_I2:
2597                         p->regs [slot] = *(gint16*)(arg);
2598                         break;
2599                 case MONO_TYPE_U2:
2600                         p->regs [slot] = *(guint16*)(arg);
2601                         break;
2602                 case MONO_TYPE_I4:
2603                         p->regs [slot] = *(gint32*)(arg);
2604                         break;
2605                 case MONO_TYPE_U4:
2606                         p->regs [slot] = *(guint32*)(arg);
2607                         break;
2608                 case MONO_TYPE_R4: {
2609                         double d;
2610
2611                         *(float*)&d = *(float*)(arg);
2612                         p->has_fp = 1;
2613                         p->fregs [freg ++] = d;
2614                         break;
2615                 }
2616                 case MONO_TYPE_R8:
2617                         p->has_fp = 1;
2618                         p->fregs [freg ++] = *(double*)(arg);
2619                         break;
2620                 case MONO_TYPE_GENERICINST:
2621                     if (MONO_TYPE_IS_REFERENCE (t)) {
2622                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2623                                 break;
2624                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2625                                         MonoClass *klass = mono_class_from_mono_type (t);
2626                                         guint8 *nullable_buf;
2627                                         int size;
2628
2629                                         size = mono_class_value_size (klass, NULL);
2630                                         nullable_buf = p->buffer + buffer_offset;
2631                                         buffer_offset += size;
2632                                         g_assert (buffer_offset <= 256);
2633
2634                                         /* The argument pointed to by arg is either a boxed vtype or null */
2635                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2636
2637                                         arg = (gpointer*)nullable_buf;
2638                                         /* Fall though */
2639
2640                         } else {
2641                                 /* Fall through */
2642                         }
2643                 case MONO_TYPE_VALUETYPE: {
2644                         switch (ainfo->storage) {
2645                         case ArgValuetypeInReg:
2646                                 for (i = 0; i < 2; ++i) {
2647                                         switch (ainfo->pair_storage [i]) {
2648                                         case ArgNone:
2649                                                 break;
2650                                         case ArgInIReg:
2651                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2652                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2653                                                 break;
2654                                         case ArgInDoubleSSEReg:
2655                                                 p->has_fp = 1;
2656                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2657                                                 break;
2658                                         default:
2659                                                 g_assert_not_reached ();
2660                                                 break;
2661                                         }
2662                                 }
2663                                 break;
2664                         case ArgOnStack:
2665                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2666                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2667                                 break;
2668                         default:
2669                                 g_assert_not_reached ();
2670                                 break;
2671                         }
2672                         break;
2673                 }
2674                 default:
2675                         g_assert_not_reached ();
2676                 }
2677         }
2678 }
2679
2680 /*
2681  * mono_arch_finish_dyn_call:
2682  *
2683  *   Store the result of a dyn call into the return value buffer passed to
2684  * start_dyn_call ().
2685  * This function should be as fast as possible, any work which does not depend
2686  * on the actual values of the arguments should be done in
2687  * mono_arch_dyn_call_prepare ().
2688  */
2689 void
2690 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2691 {
2692         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2693         MonoMethodSignature *sig = dinfo->sig;
2694         DynCallArgs *dargs = (DynCallArgs*)buf;
2695         guint8 *ret = dargs->ret;
2696         mgreg_t res = dargs->res;
2697         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2698         int i;
2699
2700         switch (sig_ret->type) {
2701         case MONO_TYPE_VOID:
2702                 *(gpointer*)ret = NULL;
2703                 break;
2704         case MONO_TYPE_STRING:
2705         case MONO_TYPE_CLASS:
2706         case MONO_TYPE_ARRAY:
2707         case MONO_TYPE_SZARRAY:
2708         case MONO_TYPE_OBJECT:
2709         case MONO_TYPE_I:
2710         case MONO_TYPE_U:
2711         case MONO_TYPE_PTR:
2712                 *(gpointer*)ret = GREG_TO_PTR(res);
2713                 break;
2714         case MONO_TYPE_I1:
2715                 *(gint8*)ret = res;
2716                 break;
2717         case MONO_TYPE_U1:
2718                 *(guint8*)ret = res;
2719                 break;
2720         case MONO_TYPE_I2:
2721                 *(gint16*)ret = res;
2722                 break;
2723         case MONO_TYPE_U2:
2724                 *(guint16*)ret = res;
2725                 break;
2726         case MONO_TYPE_I4:
2727                 *(gint32*)ret = res;
2728                 break;
2729         case MONO_TYPE_U4:
2730                 *(guint32*)ret = res;
2731                 break;
2732         case MONO_TYPE_I8:
2733                 *(gint64*)ret = res;
2734                 break;
2735         case MONO_TYPE_U8:
2736                 *(guint64*)ret = res;
2737                 break;
2738         case MONO_TYPE_R4:
2739                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2740                 break;
2741         case MONO_TYPE_R8:
2742                 *(double*)ret = dargs->fregs [0];
2743                 break;
2744         case MONO_TYPE_GENERICINST:
2745                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2746                         *(gpointer*)ret = GREG_TO_PTR(res);
2747                         break;
2748                 } else {
2749                         /* Fall through */
2750                 }
2751         case MONO_TYPE_VALUETYPE:
2752                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2753                         /* Nothing to do */
2754                 } else {
2755                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2756
2757                         g_assert (ainfo->storage == ArgValuetypeInReg);
2758
2759                         for (i = 0; i < 2; ++i) {
2760                                 switch (ainfo->pair_storage [0]) {
2761                                 case ArgInIReg:
2762                                         ((mgreg_t*)ret)[i] = res;
2763                                         break;
2764                                 case ArgInDoubleSSEReg:
2765                                         ((double*)ret)[i] = dargs->fregs [i];
2766                                         break;
2767                                 case ArgNone:
2768                                         break;
2769                                 default:
2770                                         g_assert_not_reached ();
2771                                         break;
2772                                 }
2773                         }
2774                 }
2775                 break;
2776         default:
2777                 g_assert_not_reached ();
2778         }
2779 }
2780
2781 /* emit an exception if condition is fail */
2782 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2783         do {                                                        \
2784                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2785                 if (tins == NULL) {                                                                             \
2786                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2787                                         MONO_PATCH_INFO_EXC, exc_name);  \
2788                         x86_branch32 (code, cond, 0, signed);               \
2789                 } else {        \
2790                         EMIT_COND_BRANCH (tins, cond, signed);  \
2791                 }                       \
2792         } while (0);
2793
2794 #define EMIT_FPCOMPARE(code) do { \
2795         amd64_fcompp (code); \
2796         amd64_fnstsw (code); \
2797 } while (0);
2798
2799 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2800     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2801         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2802         amd64_ ##op (code); \
2803         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2804         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2805 } while (0);
2806
2807 static guint8*
2808 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2809 {
2810         gboolean no_patch = FALSE;
2811
2812         /*
2813          * FIXME: Add support for thunks
2814          */
2815         {
2816                 gboolean near_call = FALSE;
2817
2818                 /*
2819                  * Indirect calls are expensive so try to make a near call if possible.
2820                  * The caller memory is allocated by the code manager so it is
2821                  * guaranteed to be at a 32 bit offset.
2822                  */
2823
2824                 if (patch_type != MONO_PATCH_INFO_ABS) {
2825                         /* The target is in memory allocated using the code manager */
2826                         near_call = TRUE;
2827
2828                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2829                                 if (((MonoMethod*)data)->klass->image->aot_module)
2830                                         /* The callee might be an AOT method */
2831                                         near_call = FALSE;
2832                                 if (((MonoMethod*)data)->dynamic)
2833                                         /* The target is in malloc-ed memory */
2834                                         near_call = FALSE;
2835                         }
2836
2837                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2838                                 /*
2839                                  * The call might go directly to a native function without
2840                                  * the wrapper.
2841                                  */
2842                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2843                                 if (mi) {
2844                                         gconstpointer target = mono_icall_get_wrapper (mi);
2845                                         if ((((guint64)target) >> 32) != 0)
2846                                                 near_call = FALSE;
2847                                 }
2848                         }
2849                 }
2850                 else {
2851                         MonoJumpInfo *jinfo = NULL;
2852
2853                         if (cfg->abs_patches)
2854                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2855                         if (jinfo) {
2856                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2857                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2858                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2859                                                 near_call = TRUE;
2860                                         no_patch = TRUE;
2861                                 } else {
2862                                         /*
2863                                          * This is not really an optimization, but required because the
2864                                          * generic class init trampolines use R11 to pass the vtable.
2865                                          */
2866                                         near_call = TRUE;
2867                                 }
2868                         } else {
2869                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2870                                 if (info) {
2871                                         if (info->func == info->wrapper) {
2872                                                 /* No wrapper */
2873                                                 if ((((guint64)info->func) >> 32) == 0)
2874                                                         near_call = TRUE;
2875                                         }
2876                                         else {
2877                                                 /* See the comment in mono_codegen () */
2878                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2879                                                         near_call = TRUE;
2880                                         }
2881                                 }
2882                                 else if ((((guint64)data) >> 32) == 0) {
2883                                         near_call = TRUE;
2884                                         no_patch = TRUE;
2885                                 }
2886                         }
2887                 }
2888
2889                 if (cfg->method->dynamic)
2890                         /* These methods are allocated using malloc */
2891                         near_call = FALSE;
2892
2893 #ifdef MONO_ARCH_NOMAP32BIT
2894                 near_call = FALSE;
2895 #endif
2896                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2897                 if (optimize_for_xen)
2898                         near_call = FALSE;
2899
2900                 if (cfg->compile_aot) {
2901                         near_call = TRUE;
2902                         no_patch = TRUE;
2903                 }
2904
2905                 if (near_call) {
2906                         /*
2907                          * Align the call displacement to an address divisible by 4 so it does
2908                          * not span cache lines. This is required for code patching to work on SMP
2909                          * systems.
2910                          */
2911                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2912                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2913                                 amd64_padding (code, pad_size);
2914                         }
2915                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2916                         amd64_call_code (code, 0);
2917                 }
2918                 else {
2919                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2920                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2921                         amd64_call_reg (code, GP_SCRATCH_REG);
2922                 }
2923         }
2924
2925         return code;
2926 }
2927
2928 static inline guint8*
2929 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2930 {
2931 #ifdef TARGET_WIN32
2932         if (win64_adjust_stack)
2933                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2934 #endif
2935         code = emit_call_body (cfg, code, patch_type, data);
2936 #ifdef TARGET_WIN32
2937         if (win64_adjust_stack)
2938                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2939 #endif
2940
2941         return code;
2942 }
2943
2944 static inline int
2945 store_membase_imm_to_store_membase_reg (int opcode)
2946 {
2947         switch (opcode) {
2948         case OP_STORE_MEMBASE_IMM:
2949                 return OP_STORE_MEMBASE_REG;
2950         case OP_STOREI4_MEMBASE_IMM:
2951                 return OP_STOREI4_MEMBASE_REG;
2952         case OP_STOREI8_MEMBASE_IMM:
2953                 return OP_STOREI8_MEMBASE_REG;
2954         }
2955
2956         return -1;
2957 }
2958
2959 #ifndef DISABLE_JIT
2960
2961 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2962
2963 /*
2964  * mono_arch_peephole_pass_1:
2965  *
2966  *   Perform peephole opts which should/can be performed before local regalloc
2967  */
2968 void
2969 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2970 {
2971         MonoInst *ins, *n;
2972
2973         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2974                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2975
2976                 switch (ins->opcode) {
2977                 case OP_ADD_IMM:
2978                 case OP_IADD_IMM:
2979                 case OP_LADD_IMM:
2980                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2981                                 /*
2982                                  * X86_LEA is like ADD, but doesn't have the
2983                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2984                                  * its operand to 64 bit.
2985                                  */
2986                                 ins->opcode = OP_X86_LEA_MEMBASE;
2987                                 ins->inst_basereg = ins->sreg1;
2988                         }
2989                         break;
2990                 case OP_LXOR:
2991                 case OP_IXOR:
2992                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2993                                 MonoInst *ins2;
2994
2995                                 /*
2996                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2997                                  * the latter has length 2-3 instead of 6 (reverse constant
2998                                  * propagation). These instruction sequences are very common
2999                                  * in the initlocals bblock.
3000                                  */
3001                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3002                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3003                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3004                                                 ins2->sreg1 = ins->dreg;
3005                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
3006                                                 /* Continue */
3007                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3008                                                 NULLIFY_INS (ins2);
3009                                                 /* Continue */
3010                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3011                                                 /* Continue */
3012                                         } else {
3013                                                 break;
3014                                         }
3015                                 }
3016                         }
3017                         break;
3018                 case OP_COMPARE_IMM:
3019                 case OP_LCOMPARE_IMM:
3020                         /* OP_COMPARE_IMM (reg, 0)
3021                          * -->
3022                          * OP_AMD64_TEST_NULL (reg)
3023                          */
3024                         if (!ins->inst_imm)
3025                                 ins->opcode = OP_AMD64_TEST_NULL;
3026                         break;
3027                 case OP_ICOMPARE_IMM:
3028                         if (!ins->inst_imm)
3029                                 ins->opcode = OP_X86_TEST_NULL;
3030                         break;
3031                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3032                         /*
3033                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3034                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3035                          * -->
3036                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3037                          * OP_COMPARE_IMM reg, imm
3038                          *
3039                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3040                          */
3041                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3042                             ins->inst_basereg == last_ins->inst_destbasereg &&
3043                             ins->inst_offset == last_ins->inst_offset) {
3044                                         ins->opcode = OP_ICOMPARE_IMM;
3045                                         ins->sreg1 = last_ins->sreg1;
3046
3047                                         /* check if we can remove cmp reg,0 with test null */
3048                                         if (!ins->inst_imm)
3049                                                 ins->opcode = OP_X86_TEST_NULL;
3050                                 }
3051
3052                         break;
3053                 }
3054
3055                 mono_peephole_ins (bb, ins);
3056         }
3057 }
3058
3059 void
3060 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3061 {
3062         MonoInst *ins, *n;
3063
3064         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3065                 switch (ins->opcode) {
3066                 case OP_ICONST:
3067                 case OP_I8CONST: {
3068                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3069                         /* reg = 0 -> XOR (reg, reg) */
3070                         /* XOR sets cflags on x86, so we cant do it always */
3071                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3072                                 ins->opcode = OP_LXOR;
3073                                 ins->sreg1 = ins->dreg;
3074                                 ins->sreg2 = ins->dreg;
3075                                 /* Fall through */
3076                         } else {
3077                                 break;
3078                         }
3079                 }
3080                 case OP_LXOR:
3081                         /*
3082                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3083                          * 0 result into 64 bits.
3084                          */
3085                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3086                                 ins->opcode = OP_IXOR;
3087                         }
3088                         /* Fall through */
3089                 case OP_IXOR:
3090                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3091                                 MonoInst *ins2;
3092
3093                                 /*
3094                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3095                                  * the latter has length 2-3 instead of 6 (reverse constant
3096                                  * propagation). These instruction sequences are very common
3097                                  * in the initlocals bblock.
3098                                  */
3099                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3100                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3101                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3102                                                 ins2->sreg1 = ins->dreg;
3103                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3104                                                 /* Continue */
3105                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3106                                                 NULLIFY_INS (ins2);
3107                                                 /* Continue */
3108                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3109                                                 /* Continue */
3110                                         } else {
3111                                                 break;
3112                                         }
3113                                 }
3114                         }
3115                         break;
3116                 case OP_IADD_IMM:
3117                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3118                                 ins->opcode = OP_X86_INC_REG;
3119                         break;
3120                 case OP_ISUB_IMM:
3121                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3122                                 ins->opcode = OP_X86_DEC_REG;
3123                         break;
3124                 }
3125
3126                 mono_peephole_ins (bb, ins);
3127         }
3128 }
3129
3130 #define NEW_INS(cfg,ins,dest,op) do {   \
3131                 MONO_INST_NEW ((cfg), (dest), (op)); \
3132         (dest)->cil_code = (ins)->cil_code; \
3133         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3134         } while (0)
3135
3136 /*
3137  * mono_arch_lowering_pass:
3138  *
3139  *  Converts complex opcodes into simpler ones so that each IR instruction
3140  * corresponds to one machine instruction.
3141  */
3142 void
3143 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3144 {
3145         MonoInst *ins, *n, *temp;
3146
3147         /*
3148          * FIXME: Need to add more instructions, but the current machine
3149          * description can't model some parts of the composite instructions like
3150          * cdq.
3151          */
3152         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3153                 switch (ins->opcode) {
3154                 case OP_DIV_IMM:
3155                 case OP_REM_IMM:
3156                 case OP_IDIV_IMM:
3157                 case OP_IDIV_UN_IMM:
3158                 case OP_IREM_UN_IMM:
3159                 case OP_LREM_IMM:
3160                 case OP_IREM_IMM:
3161                         mono_decompose_op_imm (cfg, bb, ins);
3162                         break;
3163                 case OP_COMPARE_IMM:
3164                 case OP_LCOMPARE_IMM:
3165                         if (!amd64_use_imm32 (ins->inst_imm)) {
3166                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3167                                 temp->inst_c0 = ins->inst_imm;
3168                                 temp->dreg = mono_alloc_ireg (cfg);
3169                                 ins->opcode = OP_COMPARE;
3170                                 ins->sreg2 = temp->dreg;
3171                         }
3172                         break;
3173 #ifndef __mono_ilp32__
3174                 case OP_LOAD_MEMBASE:
3175 #endif
3176                 case OP_LOADI8_MEMBASE:
3177                 /*  Don't generate memindex opcodes (to simplify */
3178                 /*  read sandboxing) */
3179                         if (!amd64_use_imm32 (ins->inst_offset)) {
3180                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3181                                 temp->inst_c0 = ins->inst_offset;
3182                                 temp->dreg = mono_alloc_ireg (cfg);
3183                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3184                                 ins->inst_indexreg = temp->dreg;
3185                         }
3186                         break;
3187 #ifndef __mono_ilp32__
3188                 case OP_STORE_MEMBASE_IMM:
3189 #endif
3190                 case OP_STOREI8_MEMBASE_IMM:
3191                         if (!amd64_use_imm32 (ins->inst_imm)) {
3192                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3193                                 temp->inst_c0 = ins->inst_imm;
3194                                 temp->dreg = mono_alloc_ireg (cfg);
3195                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3196                                 ins->sreg1 = temp->dreg;
3197                         }
3198                         break;
3199 #ifdef MONO_ARCH_SIMD_INTRINSICS
3200                 case OP_EXPAND_I1: {
3201                                 int temp_reg1 = mono_alloc_ireg (cfg);
3202                                 int temp_reg2 = mono_alloc_ireg (cfg);
3203                                 int original_reg = ins->sreg1;
3204
3205                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3206                                 temp->sreg1 = original_reg;
3207                                 temp->dreg = temp_reg1;
3208
3209                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3210                                 temp->sreg1 = temp_reg1;
3211                                 temp->dreg = temp_reg2;
3212                                 temp->inst_imm = 8;
3213
3214                                 NEW_INS (cfg, ins, temp, OP_LOR);
3215                                 temp->sreg1 = temp->dreg = temp_reg2;
3216                                 temp->sreg2 = temp_reg1;
3217
3218                                 ins->opcode = OP_EXPAND_I2;
3219                                 ins->sreg1 = temp_reg2;
3220                         }
3221                         break;
3222 #endif
3223                 default:
3224                         break;
3225                 }
3226         }
3227
3228         bb->max_vreg = cfg->next_vreg;
3229 }
3230
3231 static const int
3232 branch_cc_table [] = {
3233         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3234         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3235         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3236 };
3237
3238 /* Maps CMP_... constants to X86_CC_... constants */
3239 static const int
3240 cc_table [] = {
3241         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3242         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3243 };
3244
3245 static const int
3246 cc_signed_table [] = {
3247         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3248         FALSE, FALSE, FALSE, FALSE
3249 };
3250
3251 /*#include "cprop.c"*/
3252
3253 static unsigned char*
3254 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3255 {
3256         if (size == 8)
3257                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3258         else
3259                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3260
3261         if (size == 1)
3262                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3263         else if (size == 2)
3264                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3265         return code;
3266 }
3267
3268 static unsigned char*
3269 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3270 {
3271         int sreg = tree->sreg1;
3272         int need_touch = FALSE;
3273
3274 #if defined(TARGET_WIN32)
3275         need_touch = TRUE;
3276 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3277         if (!tree->flags & MONO_INST_INIT)
3278                 need_touch = TRUE;
3279 #endif
3280
3281         if (need_touch) {
3282                 guint8* br[5];
3283
3284                 /*
3285                  * Under Windows:
3286                  * If requested stack size is larger than one page,
3287                  * perform stack-touch operation
3288                  */
3289                 /*
3290                  * Generate stack probe code.
3291                  * Under Windows, it is necessary to allocate one page at a time,
3292                  * "touching" stack after each successful sub-allocation. This is
3293                  * because of the way stack growth is implemented - there is a
3294                  * guard page before the lowest stack page that is currently commited.
3295                  * Stack normally grows sequentially so OS traps access to the
3296                  * guard page and commits more pages when needed.
3297                  */
3298                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3299                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3300
3301                 br[2] = code; /* loop */
3302                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3303                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3304                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3305                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3306                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3307                 amd64_patch (br[3], br[2]);
3308                 amd64_test_reg_reg (code, sreg, sreg);
3309                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3310                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3311
3312                 br[1] = code; x86_jump8 (code, 0);
3313
3314                 amd64_patch (br[0], code);
3315                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3316                 amd64_patch (br[1], code);
3317                 amd64_patch (br[4], code);
3318         }
3319         else
3320                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3321
3322         if (tree->flags & MONO_INST_INIT) {
3323                 int offset = 0;
3324                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3325                         amd64_push_reg (code, AMD64_RAX);
3326                         offset += 8;
3327                 }
3328                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3329                         amd64_push_reg (code, AMD64_RCX);
3330                         offset += 8;
3331                 }
3332                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3333                         amd64_push_reg (code, AMD64_RDI);
3334                         offset += 8;
3335                 }
3336
3337                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3338                 if (sreg != AMD64_RCX)
3339                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3340                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3341
3342                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3343                 if (cfg->param_area)
3344                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3345                 amd64_cld (code);
3346                 amd64_prefix (code, X86_REP_PREFIX);
3347                 amd64_stosl (code);
3348
3349                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3350                         amd64_pop_reg (code, AMD64_RDI);
3351                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3352                         amd64_pop_reg (code, AMD64_RCX);
3353                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3354                         amd64_pop_reg (code, AMD64_RAX);
3355         }
3356         return code;
3357 }
3358
3359 static guint8*
3360 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3361 {
3362         CallInfo *cinfo;
3363         guint32 quad;
3364
3365         /* Move return value to the target register */
3366         /* FIXME: do this in the local reg allocator */
3367         switch (ins->opcode) {
3368         case OP_CALL:
3369         case OP_CALL_REG:
3370         case OP_CALL_MEMBASE:
3371         case OP_LCALL:
3372         case OP_LCALL_REG:
3373         case OP_LCALL_MEMBASE:
3374                 g_assert (ins->dreg == AMD64_RAX);
3375                 break;
3376         case OP_FCALL:
3377         case OP_FCALL_REG:
3378         case OP_FCALL_MEMBASE: {
3379                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3380                 if (rtype->type == MONO_TYPE_R4) {
3381                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3382                 }
3383                 else {
3384                         if (ins->dreg != AMD64_XMM0)
3385                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3386                 }
3387                 break;
3388         }
3389         case OP_RCALL:
3390         case OP_RCALL_REG:
3391         case OP_RCALL_MEMBASE:
3392                 if (ins->dreg != AMD64_XMM0)
3393                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3394                 break;
3395         case OP_VCALL:
3396         case OP_VCALL_REG:
3397         case OP_VCALL_MEMBASE:
3398         case OP_VCALL2:
3399         case OP_VCALL2_REG:
3400         case OP_VCALL2_MEMBASE:
3401                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3402                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3403                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3404
3405                         /* Load the destination address */
3406                         g_assert (loc->opcode == OP_REGOFFSET);
3407                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3408
3409                         for (quad = 0; quad < 2; quad ++) {
3410                                 switch (cinfo->ret.pair_storage [quad]) {
3411                                 case ArgInIReg:
3412                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3413                                         break;
3414                                 case ArgInFloatSSEReg:
3415                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3416                                         break;
3417                                 case ArgInDoubleSSEReg:
3418                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3419                                         break;
3420                                 case ArgNone:
3421                                         break;
3422                                 default:
3423                                         NOT_IMPLEMENTED;
3424                                 }
3425                         }
3426                 }
3427                 break;
3428         }
3429
3430         return code;
3431 }
3432
3433 #endif /* DISABLE_JIT */
3434
3435 #ifdef __APPLE__
3436 static int tls_gs_offset;
3437 #endif
3438
3439 gboolean
3440 mono_amd64_have_tls_get (void)
3441 {
3442 #ifdef TARGET_MACH
3443         static gboolean have_tls_get = FALSE;
3444         static gboolean inited = FALSE;
3445
3446         if (inited)
3447                 return have_tls_get;
3448
3449 #if MONO_HAVE_FAST_TLS
3450         guint8 *ins = (guint8*)pthread_getspecific;
3451
3452         /*
3453          * We're looking for these two instructions:
3454          *
3455          * mov    %gs:[offset](,%rdi,8),%rax
3456          * retq
3457          */
3458         have_tls_get = ins [0] == 0x65 &&
3459                        ins [1] == 0x48 &&
3460                        ins [2] == 0x8b &&
3461                        ins [3] == 0x04 &&
3462                        ins [4] == 0xfd &&
3463                        ins [6] == 0x00 &&
3464                        ins [7] == 0x00 &&
3465                        ins [8] == 0x00 &&
3466                        ins [9] == 0xc3;
3467
3468         tls_gs_offset = ins[5];
3469
3470         /*
3471          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3472          * For that version we're looking for these instructions:
3473          *
3474          * pushq  %rbp
3475          * movq   %rsp, %rbp
3476          * mov    %gs:[offset](,%rdi,8),%rax
3477          * popq   %rbp
3478          * retq
3479          */
3480         if (!have_tls_get) {
3481                 have_tls_get = ins [0] == 0x55 &&
3482                                ins [1] == 0x48 &&
3483                                ins [2] == 0x89 &&
3484                                ins [3] == 0xe5 &&
3485                                ins [4] == 0x65 &&
3486                                ins [5] == 0x48 &&
3487                                ins [6] == 0x8b &&
3488                                ins [7] == 0x04 &&
3489                                ins [8] == 0xfd &&
3490                                ins [10] == 0x00 &&
3491                                ins [11] == 0x00 &&
3492                                ins [12] == 0x00 &&
3493                                ins [13] == 0x5d &&
3494                                ins [14] == 0xc3;
3495
3496                 tls_gs_offset = ins[9];
3497         }
3498 #endif
3499
3500         inited = TRUE;
3501
3502         return have_tls_get;
3503 #elif defined(TARGET_ANDROID)
3504         return FALSE;
3505 #else
3506         return TRUE;
3507 #endif
3508 }
3509
3510 int
3511 mono_amd64_get_tls_gs_offset (void)
3512 {
3513 #ifdef TARGET_OSX
3514         return tls_gs_offset;
3515 #else
3516         g_assert_not_reached ();
3517         return -1;
3518 #endif
3519 }
3520
3521 /*
3522  * mono_amd64_emit_tls_get:
3523  * @code: buffer to store code to
3524  * @dreg: hard register where to place the result
3525  * @tls_offset: offset info
3526  *
3527  * mono_amd64_emit_tls_get emits in @code the native code that puts in
3528  * the dreg register the item in the thread local storage identified
3529  * by tls_offset.
3530  *
3531  * Returns: a pointer to the end of the stored code
3532  */
3533 guint8*
3534 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3535 {
3536 #ifdef TARGET_WIN32
3537         if (tls_offset < 64) {
3538                 x86_prefix (code, X86_GS_PREFIX);
3539                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3540         } else {
3541                 guint8 *buf [16];
3542
3543                 g_assert (tls_offset < 0x440);
3544                 /* Load TEB->TlsExpansionSlots */
3545                 x86_prefix (code, X86_GS_PREFIX);
3546                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3547                 amd64_test_reg_reg (code, dreg, dreg);
3548                 buf [0] = code;
3549                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3550                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3551                 amd64_patch (buf [0], code);
3552         }
3553 #elif defined(__APPLE__)
3554         x86_prefix (code, X86_GS_PREFIX);
3555         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3556 #else
3557         if (optimize_for_xen) {
3558                 x86_prefix (code, X86_FS_PREFIX);
3559                 amd64_mov_reg_mem (code, dreg, 0, 8);
3560                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3561         } else {
3562                 x86_prefix (code, X86_FS_PREFIX);
3563                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3564         }
3565 #endif
3566         return code;
3567 }
3568
3569 #ifdef TARGET_WIN32
3570
3571 #define MAX_TEB_TLS_SLOTS 64
3572 #define TEB_TLS_SLOTS_OFFSET 0x1480
3573 #define TEB_TLS_EXPANSION_SLOTS_OFFSET 0x1780
3574
3575 static guint8*
3576 emit_tls_get_reg_windows (guint8* code, int dreg, int offset_reg)
3577 {
3578         int tmp_reg = -1;
3579         guint8 * more_than_64_slots = NULL;
3580         guint8 * empty_slot = NULL;
3581         guint8 * tls_get_reg_done = NULL;
3582
3583         //Use temporary register for offset calculation?
3584         if (dreg == offset_reg) {
3585                 tmp_reg = dreg == AMD64_RAX ? AMD64_RCX : AMD64_RAX;
3586                 amd64_push_reg (code, tmp_reg);
3587                 amd64_mov_reg_reg (code, tmp_reg, offset_reg, sizeof (gpointer));
3588                 offset_reg = tmp_reg;
3589         }
3590
3591         //TEB TLS slot array only contains MAX_TEB_TLS_SLOTS items, if more is used the expansion slots must be addressed.
3592         amd64_alu_reg_imm (code, X86_CMP, offset_reg, MAX_TEB_TLS_SLOTS);
3593         more_than_64_slots = code;
3594         amd64_branch8 (code, X86_CC_GE, 0, TRUE);
3595
3596         //TLS slot array, _TEB.TlsSlots, is at offset TEB_TLS_SLOTS_OFFSET and index is offset * 8 in Windows 64-bit _TEB structure.
3597         amd64_shift_reg_imm (code, X86_SHL, offset_reg, 3);
3598         amd64_alu_reg_imm (code, X86_ADD, offset_reg, TEB_TLS_SLOTS_OFFSET);
3599
3600         //TEB pointer is stored in GS segment register on Windows x64. TLS slot is located at calculated offset from that pointer.
3601         x86_prefix (code, X86_GS_PREFIX);
3602         amd64_mov_reg_membase (code, dreg, offset_reg, 0, sizeof (gpointer));
3603
3604         tls_get_reg_done = code;
3605         amd64_jump8 (code, 0);
3606
3607         amd64_patch (more_than_64_slots, code);
3608
3609         //TLS expansion slots, _TEB.TlsExpansionSlots, is at offset TEB_TLS_EXPANSION_SLOTS_OFFSET in Windows 64-bit _TEB structure.
3610         x86_prefix (code, X86_GS_PREFIX);
3611         amd64_mov_reg_mem (code, dreg, TEB_TLS_EXPANSION_SLOTS_OFFSET, sizeof (gpointer));
3612
3613         //Check for NULL in _TEB.TlsExpansionSlots.
3614         amd64_test_reg_reg (code, dreg, dreg);
3615         empty_slot = code;
3616         amd64_branch8 (code, X86_CC_EQ, 0, TRUE);
3617
3618         //TLS expansion slots are at index offset into the expansion array.
3619         //Calculate for the MAX_TEB_TLS_SLOTS offsets, since the interessting offset is offset_reg - MAX_TEB_TLS_SLOTS.
3620         amd64_alu_reg_imm (code, X86_SUB, offset_reg, MAX_TEB_TLS_SLOTS);
3621         amd64_shift_reg_imm (code, X86_SHL, offset_reg, 3);
3622
3623         amd64_mov_reg_memindex (code, dreg, dreg, 0, offset_reg, 0, sizeof (gpointer));
3624
3625         amd64_patch (empty_slot, code);
3626         amd64_patch (tls_get_reg_done, code);
3627
3628         if (tmp_reg != -1)
3629                 amd64_pop_reg (code, tmp_reg);
3630
3631         return code;
3632 }
3633
3634 #endif
3635
3636 static guint8*
3637 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
3638 {
3639         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
3640 #ifdef TARGET_OSX
3641         if (dreg != offset_reg)
3642                 amd64_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
3643         amd64_prefix (code, X86_GS_PREFIX);
3644         amd64_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
3645 #elif defined(__linux__)
3646         int tmpreg = -1;
3647
3648         if (dreg == offset_reg) {
3649                 /* Use a temporary reg by saving it to the redzone */
3650                 tmpreg = dreg == AMD64_RAX ? AMD64_RCX : AMD64_RAX;
3651                 amd64_mov_membase_reg (code, AMD64_RSP, -8, tmpreg, 8);
3652                 amd64_mov_reg_reg (code, tmpreg, offset_reg, sizeof (gpointer));
3653                 offset_reg = tmpreg;
3654         }
3655         x86_prefix (code, X86_FS_PREFIX);
3656         amd64_mov_reg_mem (code, dreg, 0, 8);
3657         amd64_mov_reg_memindex (code, dreg, dreg, 0, offset_reg, 0, 8);
3658         if (tmpreg != -1)
3659                 amd64_mov_reg_membase (code, tmpreg, AMD64_RSP, -8, 8);
3660 #elif defined(TARGET_WIN32)
3661         code = emit_tls_get_reg_windows (code, dreg, offset_reg);
3662 #else
3663         g_assert_not_reached ();
3664 #endif
3665         return code;
3666 }
3667
3668 static guint8*
3669 amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3670 {
3671 #ifdef TARGET_WIN32
3672         g_assert_not_reached ();
3673 #elif defined(__APPLE__)
3674         x86_prefix (code, X86_GS_PREFIX);
3675         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3676 #else
3677         g_assert (!optimize_for_xen);
3678         x86_prefix (code, X86_FS_PREFIX);
3679         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3680 #endif
3681         return code;
3682 }
3683
3684 static guint8*
3685 amd64_emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
3686 {
3687         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
3688 #ifdef TARGET_WIN32
3689         g_assert_not_reached ();
3690 #elif defined(__APPLE__)
3691         x86_prefix (code, X86_GS_PREFIX);
3692         amd64_mov_membase_reg (code, offset_reg, 0, sreg, 8);
3693 #else
3694         x86_prefix (code, X86_FS_PREFIX);
3695         amd64_mov_membase_reg (code, offset_reg, 0, sreg, 8);
3696 #endif
3697         return code;
3698 }
3699
3700  /*
3701  * mono_arch_translate_tls_offset:
3702  *
3703  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
3704  */
3705 int
3706 mono_arch_translate_tls_offset (int offset)
3707 {
3708 #ifdef __APPLE__
3709         return tls_gs_offset + (offset * 8);
3710 #else
3711         return offset;
3712 #endif
3713 }
3714
3715 /*
3716  * emit_setup_lmf:
3717  *
3718  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3719  */
3720 static guint8*
3721 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3722 {
3723         /*
3724          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3725          */
3726         /*
3727          * sp is saved right before calls but we need to save it here too so
3728          * async stack walks would work.
3729          */
3730         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3731         /* Save rbp */
3732         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3733         if (cfg->arch.omit_fp && cfa_offset != -1)
3734                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3735
3736         /* These can't contain refs */
3737         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3738         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3739         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3740         /* These are handled automatically by the stack marking code */
3741         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3742
3743         return code;
3744 }
3745
3746 #ifdef TARGET_WIN32
3747
3748 #define TEB_LAST_ERROR_OFFSET 0x068
3749
3750 static guint8*
3751 emit_get_last_error (guint8* code, int dreg)
3752 {
3753         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3754         x86_prefix (code, X86_GS_PREFIX);
3755         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3756
3757         return code;
3758 }
3759
3760 #else
3761
3762 static guint8*
3763 emit_get_last_error (guint8* code, int dreg)
3764 {
3765         g_assert_not_reached ();
3766 }
3767
3768 #endif
3769
3770 /* benchmark and set based on cpu */
3771 #define LOOP_ALIGNMENT 8
3772 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3773
3774 #ifndef DISABLE_JIT
3775 void
3776 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3777 {
3778         MonoInst *ins;
3779         MonoCallInst *call;
3780         guint offset;
3781         guint8 *code = cfg->native_code + cfg->code_len;
3782         int max_len;
3783
3784         /* Fix max_offset estimate for each successor bb */
3785         if (cfg->opt & MONO_OPT_BRANCH) {
3786                 int current_offset = cfg->code_len;
3787                 MonoBasicBlock *current_bb;
3788                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3789                         current_bb->max_offset = current_offset;
3790                         current_offset += current_bb->max_length;
3791                 }
3792         }
3793
3794         if (cfg->opt & MONO_OPT_LOOP) {
3795                 int pad, align = LOOP_ALIGNMENT;
3796                 /* set alignment depending on cpu */
3797                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3798                         pad = align - pad;
3799                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3800                         amd64_padding (code, pad);
3801                         cfg->code_len += pad;
3802                         bb->native_offset = cfg->code_len;
3803                 }
3804         }
3805
3806         if (cfg->verbose_level > 2)
3807                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3808
3809         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
3810                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
3811                 g_assert (!cfg->compile_aot);
3812
3813                 cov->data [bb->dfn].cil_code = bb->cil_code;
3814                 amd64_mov_reg_imm (code, AMD64_R11, (guint64)&cov->data [bb->dfn].count);
3815                 /* this is not thread save, but good enough */
3816                 amd64_inc_membase (code, AMD64_R11, 0);
3817         }
3818
3819         offset = code - cfg->native_code;
3820
3821         mono_debug_open_block (cfg, bb, offset);
3822
3823     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3824                 x86_breakpoint (code);
3825
3826         MONO_BB_FOR_EACH_INS (bb, ins) {
3827                 offset = code - cfg->native_code;
3828
3829                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3830
3831 #define EXTRA_CODE_SPACE (16)
3832
3833                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
3834                         cfg->code_size *= 2;
3835                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3836                         code = cfg->native_code + offset;
3837                         cfg->stat_code_reallocs++;
3838                 }
3839
3840                 if (cfg->debug_info)
3841                         mono_debug_record_line_number (cfg, ins, offset);
3842
3843                 switch (ins->opcode) {
3844                 case OP_BIGMUL:
3845                         amd64_mul_reg (code, ins->sreg2, TRUE);
3846                         break;
3847                 case OP_BIGMUL_UN:
3848                         amd64_mul_reg (code, ins->sreg2, FALSE);
3849                         break;
3850                 case OP_X86_SETEQ_MEMBASE:
3851                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3852                         break;
3853                 case OP_STOREI1_MEMBASE_IMM:
3854                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3855                         break;
3856                 case OP_STOREI2_MEMBASE_IMM:
3857                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3858                         break;
3859                 case OP_STOREI4_MEMBASE_IMM:
3860                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3861                         break;
3862                 case OP_STOREI1_MEMBASE_REG:
3863                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3864                         break;
3865                 case OP_STOREI2_MEMBASE_REG:
3866                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3867                         break;
3868                 /* In AMD64 NaCl, pointers are 4 bytes, */
3869                 /*  so STORE_* != STOREI8_*. Likewise below. */
3870                 case OP_STORE_MEMBASE_REG:
3871                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3872                         break;
3873                 case OP_STOREI8_MEMBASE_REG:
3874                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3875                         break;
3876                 case OP_STOREI4_MEMBASE_REG:
3877                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3878                         break;
3879                 case OP_STORE_MEMBASE_IMM:
3880                         /* In NaCl, this could be a PCONST type, which could */
3881                         /* mean a pointer type was copied directly into the  */
3882                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3883                         /* the value would be 0x00000000FFFFFFFF which is    */
3884                         /* not proper for an imm32 unless you cast it.       */
3885                         g_assert (amd64_is_imm32 (ins->inst_imm));
3886                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3887                         break;
3888                 case OP_STOREI8_MEMBASE_IMM:
3889                         g_assert (amd64_is_imm32 (ins->inst_imm));
3890                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3891                         break;
3892                 case OP_LOAD_MEM:
3893 #ifdef __mono_ilp32__
3894                         /* In ILP32, pointers are 4 bytes, so separate these */
3895                         /* cases, use literal 8 below where we really want 8 */
3896                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3897                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3898                         break;
3899 #endif
3900                 case OP_LOADI8_MEM:
3901                         // FIXME: Decompose this earlier
3902                         if (amd64_use_imm32 (ins->inst_imm))
3903                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3904                         else {
3905                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3906                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3907                         }
3908                         break;
3909                 case OP_LOADI4_MEM:
3910                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3911                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3912                         break;
3913                 case OP_LOADU4_MEM:
3914                         // FIXME: Decompose this earlier
3915                         if (amd64_use_imm32 (ins->inst_imm))
3916                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3917                         else {
3918                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3919                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3920                         }
3921                         break;
3922                 case OP_LOADU1_MEM:
3923                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3924                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3925                         break;
3926                 case OP_LOADU2_MEM:
3927                         /* For NaCl, pointers are 4 bytes, so separate these */
3928                         /* cases, use literal 8 below where we really want 8 */
3929                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3930                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3931                         break;
3932                 case OP_LOAD_MEMBASE:
3933                         g_assert (amd64_is_imm32 (ins->inst_offset));
3934                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3935                         break;
3936                 case OP_LOADI8_MEMBASE:
3937                         /* Use literal 8 instead of sizeof pointer or */
3938                         /* register, we really want 8 for this opcode */
3939                         g_assert (amd64_is_imm32 (ins->inst_offset));
3940                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3941                         break;
3942                 case OP_LOADI4_MEMBASE:
3943                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3944                         break;
3945                 case OP_LOADU4_MEMBASE:
3946                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3947                         break;
3948                 case OP_LOADU1_MEMBASE:
3949                         /* The cpu zero extends the result into 64 bits */
3950                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3951                         break;
3952                 case OP_LOADI1_MEMBASE:
3953                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3954                         break;
3955                 case OP_LOADU2_MEMBASE:
3956                         /* The cpu zero extends the result into 64 bits */
3957                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3958                         break;
3959                 case OP_LOADI2_MEMBASE:
3960                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3961                         break;
3962                 case OP_AMD64_LOADI8_MEMINDEX:
3963                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3964                         break;
3965                 case OP_LCONV_TO_I1:
3966                 case OP_ICONV_TO_I1:
3967                 case OP_SEXT_I1:
3968                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3969                         break;
3970                 case OP_LCONV_TO_I2:
3971                 case OP_ICONV_TO_I2:
3972                 case OP_SEXT_I2:
3973                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3974                         break;
3975                 case OP_LCONV_TO_U1:
3976                 case OP_ICONV_TO_U1:
3977                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3978                         break;
3979                 case OP_LCONV_TO_U2:
3980                 case OP_ICONV_TO_U2:
3981                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3982                         break;
3983                 case OP_ZEXT_I4:
3984                         /* Clean out the upper word */
3985                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3986                         break;
3987                 case OP_SEXT_I4:
3988                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3989                         break;
3990                 case OP_COMPARE:
3991                 case OP_LCOMPARE:
3992                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3993                         break;
3994                 case OP_COMPARE_IMM:
3995 #if defined(__mono_ilp32__)
3996                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3997                         g_assert (amd64_is_imm32 (ins->inst_imm));
3998                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3999                         break;
4000 #endif
4001                 case OP_LCOMPARE_IMM:
4002                         g_assert (amd64_is_imm32 (ins->inst_imm));
4003                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
4004                         break;
4005                 case OP_X86_COMPARE_REG_MEMBASE:
4006                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
4007                         break;
4008                 case OP_X86_TEST_NULL:
4009                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
4010                         break;
4011                 case OP_AMD64_TEST_NULL:
4012                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
4013                         break;
4014
4015                 case OP_X86_ADD_REG_MEMBASE:
4016                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4017                         break;
4018                 case OP_X86_SUB_REG_MEMBASE:
4019                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4020                         break;
4021                 case OP_X86_AND_REG_MEMBASE:
4022                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4023                         break;
4024                 case OP_X86_OR_REG_MEMBASE:
4025                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4026                         break;
4027                 case OP_X86_XOR_REG_MEMBASE:
4028                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4029                         break;
4030
4031                 case OP_X86_ADD_MEMBASE_IMM:
4032                         /* FIXME: Make a 64 version too */
4033                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4034                         break;
4035                 case OP_X86_SUB_MEMBASE_IMM:
4036                         g_assert (amd64_is_imm32 (ins->inst_imm));
4037                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4038                         break;
4039                 case OP_X86_AND_MEMBASE_IMM:
4040                         g_assert (amd64_is_imm32 (ins->inst_imm));
4041                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4042                         break;
4043                 case OP_X86_OR_MEMBASE_IMM:
4044                         g_assert (amd64_is_imm32 (ins->inst_imm));
4045                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4046                         break;
4047                 case OP_X86_XOR_MEMBASE_IMM:
4048                         g_assert (amd64_is_imm32 (ins->inst_imm));
4049                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4050                         break;
4051                 case OP_X86_ADD_MEMBASE_REG:
4052                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4053                         break;
4054                 case OP_X86_SUB_MEMBASE_REG:
4055                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4056                         break;
4057                 case OP_X86_AND_MEMBASE_REG:
4058                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4059                         break;
4060                 case OP_X86_OR_MEMBASE_REG:
4061                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4062                         break;
4063                 case OP_X86_XOR_MEMBASE_REG:
4064                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4065                         break;
4066                 case OP_X86_INC_MEMBASE:
4067                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
4068                         break;
4069                 case OP_X86_INC_REG:
4070                         amd64_inc_reg_size (code, ins->dreg, 4);
4071                         break;
4072                 case OP_X86_DEC_MEMBASE:
4073                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
4074                         break;
4075                 case OP_X86_DEC_REG:
4076                         amd64_dec_reg_size (code, ins->dreg, 4);
4077                         break;
4078                 case OP_X86_MUL_REG_MEMBASE:
4079                 case OP_X86_MUL_MEMBASE_REG:
4080                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4081                         break;
4082                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
4083                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
4084                         break;
4085                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
4086                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4087                         break;
4088                 case OP_AMD64_COMPARE_MEMBASE_REG:
4089                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4090                         break;
4091                 case OP_AMD64_COMPARE_MEMBASE_IMM:
4092                         g_assert (amd64_is_imm32 (ins->inst_imm));
4093                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4094                         break;
4095                 case OP_X86_COMPARE_MEMBASE8_IMM:
4096                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
4097                         break;
4098                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
4099                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
4100                         break;
4101                 case OP_AMD64_COMPARE_REG_MEMBASE:
4102                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4103                         break;
4104
4105                 case OP_AMD64_ADD_REG_MEMBASE:
4106                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4107                         break;
4108                 case OP_AMD64_SUB_REG_MEMBASE:
4109                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4110                         break;
4111                 case OP_AMD64_AND_REG_MEMBASE:
4112                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4113                         break;
4114                 case OP_AMD64_OR_REG_MEMBASE:
4115                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4116                         break;
4117                 case OP_AMD64_XOR_REG_MEMBASE:
4118                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
4119                         break;
4120
4121                 case OP_AMD64_ADD_MEMBASE_REG:
4122                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4123                         break;
4124                 case OP_AMD64_SUB_MEMBASE_REG:
4125                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4126                         break;
4127                 case OP_AMD64_AND_MEMBASE_REG:
4128                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4129                         break;
4130                 case OP_AMD64_OR_MEMBASE_REG:
4131                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4132                         break;
4133                 case OP_AMD64_XOR_MEMBASE_REG:
4134                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
4135                         break;
4136
4137                 case OP_AMD64_ADD_MEMBASE_IMM:
4138                         g_assert (amd64_is_imm32 (ins->inst_imm));
4139                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4140                         break;
4141                 case OP_AMD64_SUB_MEMBASE_IMM:
4142                         g_assert (amd64_is_imm32 (ins->inst_imm));
4143                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4144                         break;
4145                 case OP_AMD64_AND_MEMBASE_IMM:
4146                         g_assert (amd64_is_imm32 (ins->inst_imm));
4147                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4148                         break;
4149                 case OP_AMD64_OR_MEMBASE_IMM:
4150                         g_assert (amd64_is_imm32 (ins->inst_imm));
4151                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4152                         break;
4153                 case OP_AMD64_XOR_MEMBASE_IMM:
4154                         g_assert (amd64_is_imm32 (ins->inst_imm));
4155                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4156                         break;
4157
4158                 case OP_BREAK:
4159                         amd64_breakpoint (code);
4160                         break;
4161                 case OP_RELAXED_NOP:
4162                         x86_prefix (code, X86_REP_PREFIX);
4163                         x86_nop (code);
4164                         break;
4165                 case OP_HARD_NOP:
4166                         x86_nop (code);
4167                         break;
4168                 case OP_NOP:
4169                 case OP_DUMMY_USE:
4170                 case OP_DUMMY_STORE:
4171                 case OP_DUMMY_ICONST:
4172                 case OP_DUMMY_R8CONST:
4173                 case OP_NOT_REACHED:
4174                 case OP_NOT_NULL:
4175                         break;
4176                 case OP_IL_SEQ_POINT:
4177                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4178                         break;
4179                 case OP_SEQ_POINT: {
4180                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4181                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4182                                 guint8 *label;
4183
4184                                 /* Load ss_tramp_var */
4185                                 /* This is equal to &ss_trampoline */
4186                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4187                                 /* Load the trampoline address */
4188                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4189                                 /* Call it if it is non-null */
4190                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4191                                 label = code;
4192                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4193                                 amd64_call_reg (code, AMD64_R11);
4194                                 amd64_patch (label, code);
4195                         }
4196
4197                         /*
4198                          * This is the address which is saved in seq points,
4199                          */
4200                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4201
4202                         if (cfg->compile_aot) {
4203                                 guint32 offset = code - cfg->native_code;
4204                                 guint32 val;
4205                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4206                                 guint8 *label;
4207
4208                                 /* Load info var */
4209                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4210                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4211                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4212                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4213                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4214                                 label = code;
4215                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4216                                 /* Call the trampoline */
4217                                 amd64_call_reg (code, AMD64_R11);
4218                                 amd64_patch (label, code);
4219                         } else {
4220                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4221                                 guint8 *label;
4222
4223                                 /*
4224                                  * Emit a test+branch against a constant, the constant will be overwritten
4225                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4226                                  */
4227                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4228                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4229                                 label = code;
4230                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4231
4232                                 g_assert (var);
4233                                 g_assert (var->opcode == OP_REGOFFSET);
4234                                 /* Load bp_tramp_var */
4235                                 /* This is equal to &bp_trampoline */
4236                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4237                                 /* Call the trampoline */
4238                                 amd64_call_membase (code, AMD64_R11, 0);
4239                                 amd64_patch (label, code);
4240                         }
4241                         /*
4242                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4243                          * to another IL offset.
4244                          */
4245                         x86_nop (code);
4246                         break;
4247                 }
4248                 case OP_ADDCC:
4249                 case OP_LADDCC:
4250                 case OP_LADD:
4251                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4252                         break;
4253                 case OP_ADC:
4254                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4255                         break;
4256                 case OP_ADD_IMM:
4257                 case OP_LADD_IMM:
4258                         g_assert (amd64_is_imm32 (ins->inst_imm));
4259                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4260                         break;
4261                 case OP_ADC_IMM:
4262                         g_assert (amd64_is_imm32 (ins->inst_imm));
4263                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4264                         break;
4265                 case OP_SUBCC:
4266                 case OP_LSUBCC:
4267                 case OP_LSUB:
4268                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4269                         break;
4270                 case OP_SBB:
4271                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4272                         break;
4273                 case OP_SUB_IMM:
4274                 case OP_LSUB_IMM:
4275                         g_assert (amd64_is_imm32 (ins->inst_imm));
4276                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4277                         break;
4278                 case OP_SBB_IMM:
4279                         g_assert (amd64_is_imm32 (ins->inst_imm));
4280                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4281                         break;
4282                 case OP_LAND:
4283                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4284                         break;
4285                 case OP_AND_IMM:
4286                 case OP_LAND_IMM:
4287                         g_assert (amd64_is_imm32 (ins->inst_imm));
4288                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4289                         break;
4290                 case OP_LMUL:
4291                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4292                         break;
4293                 case OP_MUL_IMM:
4294                 case OP_LMUL_IMM:
4295                 case OP_IMUL_IMM: {
4296                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4297
4298                         switch (ins->inst_imm) {
4299                         case 2:
4300                                 /* MOV r1, r2 */
4301                                 /* ADD r1, r1 */
4302                                 if (ins->dreg != ins->sreg1)
4303                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4304                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4305                                 break;
4306                         case 3:
4307                                 /* LEA r1, [r2 + r2*2] */
4308                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4309                                 break;
4310                         case 5:
4311                                 /* LEA r1, [r2 + r2*4] */
4312                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4313                                 break;
4314                         case 6:
4315                                 /* LEA r1, [r2 + r2*2] */
4316                                 /* ADD r1, r1          */
4317                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4318                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4319                                 break;
4320                         case 9:
4321                                 /* LEA r1, [r2 + r2*8] */
4322                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4323                                 break;
4324                         case 10:
4325                                 /* LEA r1, [r2 + r2*4] */
4326                                 /* ADD r1, r1          */
4327                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4328                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4329                                 break;
4330                         case 12:
4331                                 /* LEA r1, [r2 + r2*2] */
4332                                 /* SHL r1, 2           */
4333                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4334                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4335                                 break;
4336                         case 25:
4337                                 /* LEA r1, [r2 + r2*4] */
4338                                 /* LEA r1, [r1 + r1*4] */
4339                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4340                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4341                                 break;
4342                         case 100:
4343                                 /* LEA r1, [r2 + r2*4] */
4344                                 /* SHL r1, 2           */
4345                                 /* LEA r1, [r1 + r1*4] */
4346                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4347                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4348                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4349                                 break;
4350                         default:
4351                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4352                                 break;
4353                         }
4354                         break;
4355                 }
4356                 case OP_LDIV:
4357                 case OP_LREM:
4358                         /* Regalloc magic makes the div/rem cases the same */
4359                         if (ins->sreg2 == AMD64_RDX) {
4360                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4361                                 amd64_cdq (code);
4362                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4363                         } else {
4364                                 amd64_cdq (code);
4365                                 amd64_div_reg (code, ins->sreg2, TRUE);
4366                         }
4367                         break;
4368                 case OP_LDIV_UN:
4369                 case OP_LREM_UN:
4370                         if (ins->sreg2 == AMD64_RDX) {
4371                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4372                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4373                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4374                         } else {
4375                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4376                                 amd64_div_reg (code, ins->sreg2, FALSE);
4377                         }
4378                         break;
4379                 case OP_IDIV:
4380                 case OP_IREM:
4381                         if (ins->sreg2 == AMD64_RDX) {
4382                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4383                                 amd64_cdq_size (code, 4);
4384                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4385                         } else {
4386                                 amd64_cdq_size (code, 4);
4387                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4388                         }
4389                         break;
4390                 case OP_IDIV_UN:
4391                 case OP_IREM_UN:
4392                         if (ins->sreg2 == AMD64_RDX) {
4393                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4394                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4395                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4396                         } else {
4397                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4398                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4399                         }
4400                         break;
4401                 case OP_LMUL_OVF:
4402                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4403                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4404                         break;
4405                 case OP_LOR:
4406                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4407                         break;
4408                 case OP_OR_IMM:
4409                 case OP_LOR_IMM:
4410                         g_assert (amd64_is_imm32 (ins->inst_imm));
4411                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4412                         break;
4413                 case OP_LXOR:
4414                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4415                         break;
4416                 case OP_XOR_IMM:
4417                 case OP_LXOR_IMM:
4418                         g_assert (amd64_is_imm32 (ins->inst_imm));
4419                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4420                         break;
4421                 case OP_LSHL:
4422                         g_assert (ins->sreg2 == AMD64_RCX);
4423                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4424                         break;
4425                 case OP_LSHR:
4426                         g_assert (ins->sreg2 == AMD64_RCX);
4427                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4428                         break;
4429                 case OP_SHR_IMM:
4430                 case OP_LSHR_IMM:
4431                         g_assert (amd64_is_imm32 (ins->inst_imm));
4432                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4433                         break;
4434                 case OP_SHR_UN_IMM:
4435                         g_assert (amd64_is_imm32 (ins->inst_imm));
4436                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4437                         break;
4438                 case OP_LSHR_UN_IMM:
4439                         g_assert (amd64_is_imm32 (ins->inst_imm));
4440                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4441                         break;
4442                 case OP_LSHR_UN:
4443                         g_assert (ins->sreg2 == AMD64_RCX);
4444                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4445                         break;
4446                 case OP_SHL_IMM:
4447                 case OP_LSHL_IMM:
4448                         g_assert (amd64_is_imm32 (ins->inst_imm));
4449                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4450                         break;
4451
4452                 case OP_IADDCC:
4453                 case OP_IADD:
4454                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4455                         break;
4456                 case OP_IADC:
4457                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4458                         break;
4459                 case OP_IADD_IMM:
4460                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4461                         break;
4462                 case OP_IADC_IMM:
4463                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4464                         break;
4465                 case OP_ISUBCC:
4466                 case OP_ISUB:
4467                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4468                         break;
4469                 case OP_ISBB:
4470                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4471                         break;
4472                 case OP_ISUB_IMM:
4473                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4474                         break;
4475                 case OP_ISBB_IMM:
4476                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4477                         break;
4478                 case OP_IAND:
4479                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4480                         break;
4481                 case OP_IAND_IMM:
4482                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4483                         break;
4484                 case OP_IOR:
4485                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4486                         break;
4487                 case OP_IOR_IMM:
4488                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4489                         break;
4490                 case OP_IXOR:
4491                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4492                         break;
4493                 case OP_IXOR_IMM:
4494                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4495                         break;
4496                 case OP_INEG:
4497                         amd64_neg_reg_size (code, ins->sreg1, 4);
4498                         break;
4499                 case OP_INOT:
4500                         amd64_not_reg_size (code, ins->sreg1, 4);
4501                         break;
4502                 case OP_ISHL:
4503                         g_assert (ins->sreg2 == AMD64_RCX);
4504                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4505                         break;
4506                 case OP_ISHR:
4507                         g_assert (ins->sreg2 == AMD64_RCX);
4508                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4509                         break;
4510                 case OP_ISHR_IMM:
4511                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4512                         break;
4513                 case OP_ISHR_UN_IMM:
4514                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4515                         break;
4516                 case OP_ISHR_UN:
4517                         g_assert (ins->sreg2 == AMD64_RCX);
4518                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4519                         break;
4520                 case OP_ISHL_IMM:
4521                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4522                         break;
4523                 case OP_IMUL:
4524                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4525                         break;
4526                 case OP_IMUL_OVF:
4527                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4528                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4529                         break;
4530                 case OP_IMUL_OVF_UN:
4531                 case OP_LMUL_OVF_UN: {
4532                         /* the mul operation and the exception check should most likely be split */
4533                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4534                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4535                         /*g_assert (ins->sreg2 == X86_EAX);
4536                         g_assert (ins->dreg == X86_EAX);*/
4537                         if (ins->sreg2 == X86_EAX) {
4538                                 non_eax_reg = ins->sreg1;
4539                         } else if (ins->sreg1 == X86_EAX) {
4540                                 non_eax_reg = ins->sreg2;
4541                         } else {
4542                                 /* no need to save since we're going to store to it anyway */
4543                                 if (ins->dreg != X86_EAX) {
4544                                         saved_eax = TRUE;
4545                                         amd64_push_reg (code, X86_EAX);
4546                                 }
4547                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4548                                 non_eax_reg = ins->sreg2;
4549                         }
4550                         if (ins->dreg == X86_EDX) {
4551                                 if (!saved_eax) {
4552                                         saved_eax = TRUE;
4553                                         amd64_push_reg (code, X86_EAX);
4554                                 }
4555                         } else {
4556                                 saved_edx = TRUE;
4557                                 amd64_push_reg (code, X86_EDX);
4558                         }
4559                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4560                         /* save before the check since pop and mov don't change the flags */
4561                         if (ins->dreg != X86_EAX)
4562                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4563                         if (saved_edx)
4564                                 amd64_pop_reg (code, X86_EDX);
4565                         if (saved_eax)
4566                                 amd64_pop_reg (code, X86_EAX);
4567                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4568                         break;
4569                 }
4570                 case OP_ICOMPARE:
4571                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4572                         break;
4573                 case OP_ICOMPARE_IMM:
4574                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4575                         break;
4576                 case OP_IBEQ:
4577                 case OP_IBLT:
4578                 case OP_IBGT:
4579                 case OP_IBGE:
4580                 case OP_IBLE:
4581                 case OP_LBEQ:
4582                 case OP_LBLT:
4583                 case OP_LBGT:
4584                 case OP_LBGE:
4585                 case OP_LBLE:
4586                 case OP_IBNE_UN:
4587                 case OP_IBLT_UN:
4588                 case OP_IBGT_UN:
4589                 case OP_IBGE_UN:
4590                 case OP_IBLE_UN:
4591                 case OP_LBNE_UN:
4592                 case OP_LBLT_UN:
4593                 case OP_LBGT_UN:
4594                 case OP_LBGE_UN:
4595                 case OP_LBLE_UN:
4596                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4597                         break;
4598
4599                 case OP_CMOV_IEQ:
4600                 case OP_CMOV_IGE:
4601                 case OP_CMOV_IGT:
4602                 case OP_CMOV_ILE:
4603                 case OP_CMOV_ILT:
4604                 case OP_CMOV_INE_UN:
4605                 case OP_CMOV_IGE_UN:
4606                 case OP_CMOV_IGT_UN:
4607                 case OP_CMOV_ILE_UN:
4608                 case OP_CMOV_ILT_UN:
4609                 case OP_CMOV_LEQ:
4610                 case OP_CMOV_LGE:
4611                 case OP_CMOV_LGT:
4612                 case OP_CMOV_LLE:
4613                 case OP_CMOV_LLT:
4614                 case OP_CMOV_LNE_UN:
4615                 case OP_CMOV_LGE_UN:
4616                 case OP_CMOV_LGT_UN:
4617                 case OP_CMOV_LLE_UN:
4618                 case OP_CMOV_LLT_UN:
4619                         g_assert (ins->dreg == ins->sreg1);
4620                         /* This needs to operate on 64 bit values */
4621                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4622                         break;
4623
4624                 case OP_LNOT:
4625                         amd64_not_reg (code, ins->sreg1);
4626                         break;
4627                 case OP_LNEG:
4628                         amd64_neg_reg (code, ins->sreg1);
4629                         break;
4630
4631                 case OP_ICONST:
4632                 case OP_I8CONST:
4633                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4634                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4635                         else
4636                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4637                         break;
4638                 case OP_AOTCONST:
4639                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4640                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4641                         break;
4642                 case OP_JUMP_TABLE:
4643                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4644                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4645                         break;
4646                 case OP_MOVE:
4647                         if (ins->dreg != ins->sreg1)
4648                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4649                         break;
4650                 case OP_AMD64_SET_XMMREG_R4: {
4651                         if (cfg->r4fp) {
4652                                 if (ins->dreg != ins->sreg1)
4653                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4654                         } else {
4655                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4656                         }
4657                         break;
4658                 }
4659                 case OP_AMD64_SET_XMMREG_R8: {
4660                         if (ins->dreg != ins->sreg1)
4661                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4662                         break;
4663                 }
4664                 case OP_TAILCALL: {
4665                         MonoCallInst *call = (MonoCallInst*)ins;
4666                         int i, save_area_offset;
4667
4668                         g_assert (!cfg->method->save_lmf);
4669
4670                         /* Restore callee saved registers */
4671                         save_area_offset = cfg->arch.reg_save_area_offset;
4672                         for (i = 0; i < AMD64_NREG; ++i)
4673                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4674                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4675                                         save_area_offset += 8;
4676                                 }
4677
4678                         if (cfg->arch.omit_fp) {
4679                                 if (cfg->arch.stack_alloc_size)
4680                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4681                                 // FIXME:
4682                                 if (call->stack_usage)
4683                                         NOT_IMPLEMENTED;
4684                         } else {
4685                                 /* Copy arguments on the stack to our argument area */
4686                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4687                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4688                                         amd64_mov_membase_reg (code, AMD64_RBP, 16 + i, AMD64_RAX, sizeof(mgreg_t));
4689                                 }
4690
4691                                 amd64_leave (code);
4692                         }
4693
4694                         offset = code - cfg->native_code;
4695                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4696                         if (cfg->compile_aot)
4697                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4698                         else
4699                                 amd64_set_reg_template (code, AMD64_R11);
4700                         amd64_jump_reg (code, AMD64_R11);
4701                         ins->flags |= MONO_INST_GC_CALLSITE;
4702                         ins->backend.pc_offset = code - cfg->native_code;
4703                         break;
4704                 }
4705                 case OP_CHECK_THIS:
4706                         /* ensure ins->sreg1 is not NULL */
4707                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4708                         break;
4709                 case OP_ARGLIST: {
4710                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4711                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4712                         break;
4713                 }
4714                 case OP_CALL:
4715                 case OP_FCALL:
4716                 case OP_RCALL:
4717                 case OP_LCALL:
4718                 case OP_VCALL:
4719                 case OP_VCALL2:
4720                 case OP_VOIDCALL:
4721                         call = (MonoCallInst*)ins;
4722                         /*
4723                          * The AMD64 ABI forces callers to know about varargs.
4724                          */
4725                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4726                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4727                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4728                                 /*
4729                                  * Since the unmanaged calling convention doesn't contain a
4730                                  * 'vararg' entry, we have to treat every pinvoke call as a
4731                                  * potential vararg call.
4732                                  */
4733                                 guint32 nregs, i;
4734                                 nregs = 0;
4735                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4736                                         if (call->used_fregs & (1 << i))
4737                                                 nregs ++;
4738                                 if (!nregs)
4739                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4740                                 else
4741                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4742                         }
4743
4744                         if (ins->flags & MONO_INST_HAS_METHOD)
4745                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4746                         else
4747                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4748                         ins->flags |= MONO_INST_GC_CALLSITE;
4749                         ins->backend.pc_offset = code - cfg->native_code;
4750                         code = emit_move_return_value (cfg, ins, code);
4751                         break;
4752                 case OP_FCALL_REG:
4753                 case OP_RCALL_REG:
4754                 case OP_LCALL_REG:
4755                 case OP_VCALL_REG:
4756                 case OP_VCALL2_REG:
4757                 case OP_VOIDCALL_REG:
4758                 case OP_CALL_REG:
4759                         call = (MonoCallInst*)ins;
4760
4761                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4762                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4763                                 ins->sreg1 = AMD64_R11;
4764                         }
4765
4766                         /*
4767                          * The AMD64 ABI forces callers to know about varargs.
4768                          */
4769                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4770                                 if (ins->sreg1 == AMD64_RAX) {
4771                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4772                                         ins->sreg1 = AMD64_R11;
4773                                 }
4774                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4775                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4776                                 /*
4777                                  * Since the unmanaged calling convention doesn't contain a
4778                                  * 'vararg' entry, we have to treat every pinvoke call as a
4779                                  * potential vararg call.
4780                                  */
4781                                 guint32 nregs, i;
4782                                 nregs = 0;
4783                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4784                                         if (call->used_fregs & (1 << i))
4785                                                 nregs ++;
4786                                 if (ins->sreg1 == AMD64_RAX) {
4787                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4788                                         ins->sreg1 = AMD64_R11;
4789                                 }
4790                                 if (!nregs)
4791                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4792                                 else
4793                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4794                         }
4795
4796                         amd64_call_reg (code, ins->sreg1);
4797                         ins->flags |= MONO_INST_GC_CALLSITE;
4798                         ins->backend.pc_offset = code - cfg->native_code;
4799                         code = emit_move_return_value (cfg, ins, code);
4800                         break;
4801                 case OP_FCALL_MEMBASE:
4802                 case OP_RCALL_MEMBASE:
4803                 case OP_LCALL_MEMBASE:
4804                 case OP_VCALL_MEMBASE:
4805                 case OP_VCALL2_MEMBASE:
4806                 case OP_VOIDCALL_MEMBASE:
4807                 case OP_CALL_MEMBASE:
4808                         call = (MonoCallInst*)ins;
4809
4810                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4811                         ins->flags |= MONO_INST_GC_CALLSITE;
4812                         ins->backend.pc_offset = code - cfg->native_code;
4813                         code = emit_move_return_value (cfg, ins, code);
4814                         break;
4815                 case OP_DYN_CALL: {
4816                         int i;
4817                         MonoInst *var = cfg->dyn_call_var;
4818                         guint8 *label;
4819
4820                         g_assert (var->opcode == OP_REGOFFSET);
4821
4822                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4823                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4824                         /* r10 = ftn */
4825                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4826
4827                         /* Save args buffer */
4828                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4829
4830                         /* Set fp arg regs */
4831                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4832                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4833                         label = code;
4834                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4835                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4836                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4837                         amd64_patch (label, code);
4838
4839                         /* Set stack args */
4840                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4841                                 amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + i) * sizeof(mgreg_t)), sizeof(mgreg_t));
4842                                 amd64_mov_membase_reg (code, AMD64_RSP, i * sizeof (mgreg_t), AMD64_RAX, sizeof (mgreg_t));
4843                         }
4844
4845                         /* Set argument registers */
4846                         for (i = 0; i < PARAM_REGS; ++i)
4847                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, i * sizeof(mgreg_t), sizeof(mgreg_t));
4848
4849                         /* Make the call */
4850                         amd64_call_reg (code, AMD64_R10);
4851
4852                         ins->flags |= MONO_INST_GC_CALLSITE;
4853                         ins->backend.pc_offset = code - cfg->native_code;
4854
4855                         /* Save result */
4856                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4857                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4858                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4859                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4860                         break;
4861                 }
4862                 case OP_AMD64_SAVE_SP_TO_LMF: {
4863                         MonoInst *lmf_var = cfg->lmf_var;
4864                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4865                         break;
4866                 }
4867                 case OP_X86_PUSH:
4868                         g_assert_not_reached ();
4869                         amd64_push_reg (code, ins->sreg1);
4870                         break;
4871                 case OP_X86_PUSH_IMM:
4872                         g_assert_not_reached ();
4873                         g_assert (amd64_is_imm32 (ins->inst_imm));
4874                         amd64_push_imm (code, ins->inst_imm);
4875                         break;
4876                 case OP_X86_PUSH_MEMBASE:
4877                         g_assert_not_reached ();
4878                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4879                         break;
4880                 case OP_X86_PUSH_OBJ: {
4881                         int size = ALIGN_TO (ins->inst_imm, 8);
4882
4883                         g_assert_not_reached ();
4884
4885                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4886                         amd64_push_reg (code, AMD64_RDI);
4887                         amd64_push_reg (code, AMD64_RSI);
4888                         amd64_push_reg (code, AMD64_RCX);
4889                         if (ins->inst_offset)
4890                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4891                         else
4892                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4893                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4894                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4895                         amd64_cld (code);
4896                         amd64_prefix (code, X86_REP_PREFIX);
4897                         amd64_movsd (code);
4898                         amd64_pop_reg (code, AMD64_RCX);
4899                         amd64_pop_reg (code, AMD64_RSI);
4900                         amd64_pop_reg (code, AMD64_RDI);
4901                         break;
4902                 }
4903                 case OP_GENERIC_CLASS_INIT: {
4904                         static int byte_offset = -1;
4905                         static guint8 bitmask;
4906                         guint8 *jump;
4907
4908                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4909
4910                         if (byte_offset < 0)
4911                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4912
4913                         amd64_test_membase_imm_size (code, ins->sreg1, byte_offset, bitmask, 1);
4914                         jump = code;
4915                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4916
4917                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4918                         ins->flags |= MONO_INST_GC_CALLSITE;
4919                         ins->backend.pc_offset = code - cfg->native_code;
4920
4921                         x86_patch (jump, code);
4922                         break;
4923                 }
4924
4925                 case OP_X86_LEA:
4926                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4927                         break;
4928                 case OP_X86_LEA_MEMBASE:
4929                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4930                         break;
4931                 case OP_X86_XCHG:
4932                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4933                         break;
4934                 case OP_LOCALLOC:
4935                         /* keep alignment */
4936                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4937                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4938                         code = mono_emit_stack_alloc (cfg, code, ins);
4939                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4940                         if (cfg->param_area)
4941                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4942                         break;
4943                 case OP_LOCALLOC_IMM: {
4944                         guint32 size = ins->inst_imm;
4945                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4946
4947                         if (ins->flags & MONO_INST_INIT) {
4948                                 if (size < 64) {
4949                                         int i;
4950
4951                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4952                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4953
4954                                         for (i = 0; i < size; i += 8)
4955                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4956                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4957                                 } else {
4958                                         amd64_mov_reg_imm (code, ins->dreg, size);
4959                                         ins->sreg1 = ins->dreg;
4960
4961                                         code = mono_emit_stack_alloc (cfg, code, ins);
4962                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4963                                 }
4964                         } else {
4965                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4966                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4967                         }
4968                         if (cfg->param_area)
4969                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4970                         break;
4971                 }
4972                 case OP_THROW: {
4973                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4974                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4975                                              (gpointer)"mono_arch_throw_exception", FALSE);
4976                         ins->flags |= MONO_INST_GC_CALLSITE;
4977                         ins->backend.pc_offset = code - cfg->native_code;
4978                         break;
4979                 }
4980                 case OP_RETHROW: {
4981                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4982                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4983                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4984                         ins->flags |= MONO_INST_GC_CALLSITE;
4985                         ins->backend.pc_offset = code - cfg->native_code;
4986                         break;
4987                 }
4988                 case OP_CALL_HANDLER:
4989                         /* Align stack */
4990                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4991                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4992                         amd64_call_imm (code, 0);
4993                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4994                         /* Restore stack alignment */
4995                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4996                         break;
4997                 case OP_START_HANDLER: {
4998                         /* Even though we're saving RSP, use sizeof */
4999                         /* gpointer because spvar is of type IntPtr */
5000                         /* see: mono_create_spvar_for_region */
5001                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5002                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
5003
5004                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
5005                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY)) &&
5006                                 cfg->param_area) {
5007                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5008                         }
5009                         break;
5010                 }
5011                 case OP_ENDFINALLY: {
5012                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5013                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
5014                         amd64_ret (code);
5015                         break;
5016                 }
5017                 case OP_ENDFILTER: {
5018                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5019                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
5020                         /* The local allocator will put the result into RAX */
5021                         amd64_ret (code);
5022                         break;
5023                 }
5024                 case OP_GET_EX_OBJ:
5025                         if (ins->dreg != AMD64_RAX)
5026                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
5027                         break;
5028                 case OP_LABEL:
5029                         ins->inst_c0 = code - cfg->native_code;
5030                         break;
5031                 case OP_BR:
5032                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
5033                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
5034                         //break;
5035                                 if (ins->inst_target_bb->native_offset) {
5036                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5037                                 } else {
5038                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5039                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
5040                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
5041                                                 x86_jump8 (code, 0);
5042                                         else
5043                                                 x86_jump32 (code, 0);
5044                         }
5045                         break;
5046                 case OP_BR_REG:
5047                         amd64_jump_reg (code, ins->sreg1);
5048                         break;
5049                 case OP_ICNEQ:
5050                 case OP_ICGE:
5051                 case OP_ICLE:
5052                 case OP_ICGE_UN:
5053                 case OP_ICLE_UN:
5054
5055                 case OP_CEQ:
5056                 case OP_LCEQ:
5057                 case OP_ICEQ:
5058                 case OP_CLT:
5059                 case OP_LCLT:
5060                 case OP_ICLT:
5061                 case OP_CGT:
5062                 case OP_ICGT:
5063                 case OP_LCGT:
5064                 case OP_CLT_UN:
5065                 case OP_LCLT_UN:
5066                 case OP_ICLT_UN:
5067                 case OP_CGT_UN:
5068                 case OP_LCGT_UN:
5069                 case OP_ICGT_UN:
5070                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
5071                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5072                         break;
5073                 case OP_COND_EXC_EQ:
5074                 case OP_COND_EXC_NE_UN:
5075                 case OP_COND_EXC_LT:
5076                 case OP_COND_EXC_LT_UN:
5077                 case OP_COND_EXC_GT:
5078                 case OP_COND_EXC_GT_UN:
5079                 case OP_COND_EXC_GE:
5080                 case OP_COND_EXC_GE_UN:
5081                 case OP_COND_EXC_LE:
5082                 case OP_COND_EXC_LE_UN:
5083                 case OP_COND_EXC_IEQ:
5084                 case OP_COND_EXC_INE_UN:
5085                 case OP_COND_EXC_ILT:
5086                 case OP_COND_EXC_ILT_UN:
5087                 case OP_COND_EXC_IGT:
5088                 case OP_COND_EXC_IGT_UN:
5089                 case OP_COND_EXC_IGE:
5090                 case OP_COND_EXC_IGE_UN:
5091                 case OP_COND_EXC_ILE:
5092                 case OP_COND_EXC_ILE_UN:
5093                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
5094                         break;
5095                 case OP_COND_EXC_OV:
5096                 case OP_COND_EXC_NO:
5097                 case OP_COND_EXC_C:
5098                 case OP_COND_EXC_NC:
5099                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
5100                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
5101                         break;
5102                 case OP_COND_EXC_IOV:
5103                 case OP_COND_EXC_INO:
5104                 case OP_COND_EXC_IC:
5105                 case OP_COND_EXC_INC:
5106                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
5107                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
5108                         break;
5109
5110                 /* floating point opcodes */
5111                 case OP_R8CONST: {
5112                         double d = *(double *)ins->inst_p0;
5113
5114                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
5115                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
5116                         }
5117                         else {
5118                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
5119                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5120                         }
5121                         break;
5122                 }
5123                 case OP_R4CONST: {
5124                         float f = *(float *)ins->inst_p0;
5125
5126                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
5127                                 if (cfg->r4fp)
5128                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
5129                                 else
5130                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
5131                         }
5132                         else {
5133                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
5134                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5135                                 if (!cfg->r4fp)
5136                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5137                         }
5138                         break;
5139                 }
5140                 case OP_STORER8_MEMBASE_REG:
5141                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5142                         break;
5143                 case OP_LOADR8_MEMBASE:
5144                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5145                         break;
5146                 case OP_STORER4_MEMBASE_REG:
5147                         if (cfg->r4fp) {
5148                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5149                         } else {
5150                                 /* This requires a double->single conversion */
5151                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5152                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5153                         }
5154                         break;
5155                 case OP_LOADR4_MEMBASE:
5156                         if (cfg->r4fp) {
5157                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5158                         } else {
5159                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5160                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5161                         }
5162                         break;
5163                 case OP_ICONV_TO_R4:
5164                         if (cfg->r4fp) {
5165                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5166                         } else {
5167                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5168                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5169                         }
5170                         break;
5171                 case OP_ICONV_TO_R8:
5172                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5173                         break;
5174                 case OP_LCONV_TO_R4:
5175                         if (cfg->r4fp) {
5176                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5177                         } else {
5178                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5179                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5180                         }
5181                         break;
5182                 case OP_LCONV_TO_R8:
5183                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5184                         break;
5185                 case OP_FCONV_TO_R4:
5186                         if (cfg->r4fp) {
5187                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5188                         } else {
5189                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5190                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5191                         }
5192                         break;
5193                 case OP_FCONV_TO_I1:
5194                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5195                         break;
5196                 case OP_FCONV_TO_U1:
5197                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5198                         break;
5199                 case OP_FCONV_TO_I2:
5200                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5201                         break;
5202                 case OP_FCONV_TO_U2:
5203                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5204                         break;
5205                 case OP_FCONV_TO_U4:
5206                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5207                         break;
5208                 case OP_FCONV_TO_I4:
5209                 case OP_FCONV_TO_I:
5210                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5211                         break;
5212                 case OP_FCONV_TO_I8:
5213                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5214                         break;
5215
5216                 case OP_RCONV_TO_I1:
5217                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5218                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5219                         break;
5220                 case OP_RCONV_TO_U1:
5221                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5222                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5223                         break;
5224                 case OP_RCONV_TO_I2:
5225                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5226                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5227                         break;
5228                 case OP_RCONV_TO_U2:
5229                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5230                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5231                         break;
5232                 case OP_RCONV_TO_I4:
5233                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5234                         break;
5235                 case OP_RCONV_TO_U4:
5236                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5237                         break;
5238                 case OP_RCONV_TO_I8:
5239                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5240                         break;
5241                 case OP_RCONV_TO_R8:
5242                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5243                         break;
5244                 case OP_RCONV_TO_R4:
5245                         if (ins->dreg != ins->sreg1)
5246                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5247                         break;
5248
5249                 case OP_LCONV_TO_R_UN: {
5250                         guint8 *br [2];
5251
5252                         /* Based on gcc code */
5253                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5254                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5255
5256                         /* Positive case */
5257                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5258                         br [1] = code; x86_jump8 (code, 0);
5259                         amd64_patch (br [0], code);
5260
5261                         /* Negative case */
5262                         /* Save to the red zone */
5263                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5264                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5265                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5266                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5267                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5268                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5269                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5270                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5271                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5272                         /* Restore */
5273                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5274                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5275                         amd64_patch (br [1], code);
5276                         break;
5277                 }
5278                 case OP_LCONV_TO_OVF_U4:
5279                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5280                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5281                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5282                         break;
5283                 case OP_LCONV_TO_OVF_I4_UN:
5284                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5285                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5286                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5287                         break;
5288                 case OP_FMOVE:
5289                         if (ins->dreg != ins->sreg1)
5290                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5291                         break;
5292                 case OP_RMOVE:
5293                         if (ins->dreg != ins->sreg1)
5294                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5295                         break;
5296                 case OP_MOVE_F_TO_I4:
5297                         if (cfg->r4fp) {
5298                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5299                         } else {
5300                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5301                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5302                         }
5303                         break;
5304                 case OP_MOVE_I4_TO_F:
5305                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5306                         if (!cfg->r4fp)
5307                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5308                         break;
5309                 case OP_MOVE_F_TO_I8:
5310                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5311                         break;
5312                 case OP_MOVE_I8_TO_F:
5313                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5314                         break;
5315                 case OP_FADD:
5316                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5317                         break;
5318                 case OP_FSUB:
5319                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5320                         break;
5321                 case OP_FMUL:
5322                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5323                         break;
5324                 case OP_FDIV:
5325                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5326                         break;
5327                 case OP_FNEG: {
5328                         static double r8_0 = -0.0;
5329
5330                         g_assert (ins->sreg1 == ins->dreg);
5331
5332                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5333                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5334                         break;
5335                 }
5336                 case OP_SIN:
5337                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5338                         break;
5339                 case OP_COS:
5340                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5341                         break;
5342                 case OP_ABS: {
5343                         static guint64 d = 0x7fffffffffffffffUL;
5344
5345                         g_assert (ins->sreg1 == ins->dreg);
5346
5347                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5348                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5349                         break;
5350                 }
5351                 case OP_SQRT:
5352                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5353                         break;
5354
5355                 case OP_RADD:
5356                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5357                         break;
5358                 case OP_RSUB:
5359                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5360                         break;
5361                 case OP_RMUL:
5362                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5363                         break;
5364                 case OP_RDIV:
5365                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5366                         break;
5367                 case OP_RNEG: {
5368                         static float r4_0 = -0.0;
5369
5370                         g_assert (ins->sreg1 == ins->dreg);
5371
5372                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5373                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5374                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5375                         break;
5376                 }
5377
5378                 case OP_IMIN:
5379                         g_assert (cfg->opt & MONO_OPT_CMOV);
5380                         g_assert (ins->dreg == ins->sreg1);
5381                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5382                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5383                         break;
5384                 case OP_IMIN_UN:
5385                         g_assert (cfg->opt & MONO_OPT_CMOV);
5386                         g_assert (ins->dreg == ins->sreg1);
5387                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5388                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5389                         break;
5390                 case OP_IMAX:
5391                         g_assert (cfg->opt & MONO_OPT_CMOV);
5392                         g_assert (ins->dreg == ins->sreg1);
5393                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5394                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5395                         break;
5396                 case OP_IMAX_UN:
5397                         g_assert (cfg->opt & MONO_OPT_CMOV);
5398                         g_assert (ins->dreg == ins->sreg1);
5399                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5400                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5401                         break;
5402                 case OP_LMIN:
5403                         g_assert (cfg->opt & MONO_OPT_CMOV);
5404                         g_assert (ins->dreg == ins->sreg1);
5405                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5406                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5407                         break;
5408                 case OP_LMIN_UN:
5409                         g_assert (cfg->opt & MONO_OPT_CMOV);
5410                         g_assert (ins->dreg == ins->sreg1);
5411                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5412                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5413                         break;
5414                 case OP_LMAX:
5415                         g_assert (cfg->opt & MONO_OPT_CMOV);
5416                         g_assert (ins->dreg == ins->sreg1);
5417                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5418                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5419                         break;
5420                 case OP_LMAX_UN:
5421                         g_assert (cfg->opt & MONO_OPT_CMOV);
5422                         g_assert (ins->dreg == ins->sreg1);
5423                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5424                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5425                         break;
5426                 case OP_X86_FPOP:
5427                         break;
5428                 case OP_FCOMPARE:
5429                         /*
5430                          * The two arguments are swapped because the fbranch instructions
5431                          * depend on this for the non-sse case to work.
5432                          */
5433                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5434                         break;
5435                 case OP_RCOMPARE:
5436                         /*
5437                          * FIXME: Get rid of this.
5438                          * The two arguments are swapped because the fbranch instructions
5439                          * depend on this for the non-sse case to work.
5440                          */
5441                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5442                         break;
5443                 case OP_FCNEQ:
5444                 case OP_FCEQ: {
5445                         /* zeroing the register at the start results in
5446                          * shorter and faster code (we can also remove the widening op)
5447                          */
5448                         guchar *unordered_check;
5449
5450                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5451                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5452                         unordered_check = code;
5453                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5454
5455                         if (ins->opcode == OP_FCEQ) {
5456                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5457                                 amd64_patch (unordered_check, code);
5458                         } else {
5459                                 guchar *jump_to_end;
5460                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5461                                 jump_to_end = code;
5462                                 x86_jump8 (code, 0);
5463                                 amd64_patch (unordered_check, code);
5464                                 amd64_inc_reg (code, ins->dreg);
5465                                 amd64_patch (jump_to_end, code);
5466                         }
5467                         break;
5468                 }
5469                 case OP_FCLT:
5470                 case OP_FCLT_UN: {
5471                         /* zeroing the register at the start results in
5472                          * shorter and faster code (we can also remove the widening op)
5473                          */
5474                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5475                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5476                         if (ins->opcode == OP_FCLT_UN) {
5477                                 guchar *unordered_check = code;
5478                                 guchar *jump_to_end;
5479                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5480                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5481                                 jump_to_end = code;
5482                                 x86_jump8 (code, 0);
5483                                 amd64_patch (unordered_check, code);
5484                                 amd64_inc_reg (code, ins->dreg);
5485                                 amd64_patch (jump_to_end, code);
5486                         } else {
5487                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5488                         }
5489                         break;
5490                 }
5491                 case OP_FCLE: {
5492                         guchar *unordered_check;
5493                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5494                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5495                         unordered_check = code;
5496                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5497                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5498                         amd64_patch (unordered_check, code);
5499                         break;
5500                 }
5501                 case OP_FCGT:
5502                 case OP_FCGT_UN: {
5503                         /* zeroing the register at the start results in
5504                          * shorter and faster code (we can also remove the widening op)
5505                          */
5506                         guchar *unordered_check;
5507
5508                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5509                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5510                         if (ins->opcode == OP_FCGT) {
5511                                 unordered_check = code;
5512                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5513                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5514                                 amd64_patch (unordered_check, code);
5515                         } else {
5516                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5517                         }
5518                         break;
5519                 }
5520                 case OP_FCGE: {
5521                         guchar *unordered_check;
5522                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5523                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5524                         unordered_check = code;
5525                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5526                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5527                         amd64_patch (unordered_check, code);
5528                         break;
5529                 }
5530
5531                 case OP_RCEQ:
5532                 case OP_RCGT:
5533                 case OP_RCLT:
5534                 case OP_RCLT_UN:
5535                 case OP_RCGT_UN: {
5536                         int x86_cond;
5537                         gboolean unordered = FALSE;
5538
5539                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5540                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5541
5542                         switch (ins->opcode) {
5543                         case OP_RCEQ:
5544                                 x86_cond = X86_CC_EQ;
5545                                 break;
5546                         case OP_RCGT:
5547                                 x86_cond = X86_CC_LT;
5548                                 break;
5549                         case OP_RCLT:
5550                                 x86_cond = X86_CC_GT;
5551                                 break;
5552                         case OP_RCLT_UN:
5553                                 x86_cond = X86_CC_GT;
5554                                 unordered = TRUE;
5555                                 break;
5556                         case OP_RCGT_UN:
5557                                 x86_cond = X86_CC_LT;
5558                                 unordered = TRUE;
5559                                 break;
5560                         default:
5561                                 g_assert_not_reached ();
5562                                 break;
5563                         }
5564
5565                         if (unordered) {
5566                                 guchar *unordered_check;
5567                                 guchar *jump_to_end;
5568
5569                                 unordered_check = code;
5570                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5571                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5572                                 jump_to_end = code;
5573                                 x86_jump8 (code, 0);
5574                                 amd64_patch (unordered_check, code);
5575                                 amd64_inc_reg (code, ins->dreg);
5576                                 amd64_patch (jump_to_end, code);
5577                         } else {
5578                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5579                         }
5580                         break;
5581                 }
5582                 case OP_FCLT_MEMBASE:
5583                 case OP_FCGT_MEMBASE:
5584                 case OP_FCLT_UN_MEMBASE:
5585                 case OP_FCGT_UN_MEMBASE:
5586                 case OP_FCEQ_MEMBASE: {
5587                         guchar *unordered_check, *jump_to_end;
5588                         int x86_cond;
5589
5590                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5591                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5592
5593                         switch (ins->opcode) {
5594                         case OP_FCEQ_MEMBASE:
5595                                 x86_cond = X86_CC_EQ;
5596                                 break;
5597                         case OP_FCLT_MEMBASE:
5598                         case OP_FCLT_UN_MEMBASE:
5599                                 x86_cond = X86_CC_LT;
5600                                 break;
5601                         case OP_FCGT_MEMBASE:
5602                         case OP_FCGT_UN_MEMBASE:
5603                                 x86_cond = X86_CC_GT;
5604                                 break;
5605                         default:
5606                                 g_assert_not_reached ();
5607                         }
5608
5609                         unordered_check = code;
5610                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5611                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5612
5613                         switch (ins->opcode) {
5614                         case OP_FCEQ_MEMBASE:
5615                         case OP_FCLT_MEMBASE:
5616                         case OP_FCGT_MEMBASE:
5617                                 amd64_patch (unordered_check, code);
5618                                 break;
5619                         case OP_FCLT_UN_MEMBASE:
5620                         case OP_FCGT_UN_MEMBASE:
5621                                 jump_to_end = code;
5622                                 x86_jump8 (code, 0);
5623                                 amd64_patch (unordered_check, code);
5624                                 amd64_inc_reg (code, ins->dreg);
5625                                 amd64_patch (jump_to_end, code);
5626                                 break;
5627                         default:
5628                                 break;
5629                         }
5630                         break;
5631                 }
5632                 case OP_FBEQ: {
5633                         guchar *jump = code;
5634                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5635                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5636                         amd64_patch (jump, code);
5637                         break;
5638                 }
5639                 case OP_FBNE_UN:
5640                         /* Branch if C013 != 100 */
5641                         /* branch if !ZF or (PF|CF) */
5642                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5643                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5644                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5645                         break;
5646                 case OP_FBLT:
5647                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5648                         break;
5649                 case OP_FBLT_UN:
5650                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5651                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5652                         break;
5653                 case OP_FBGT:
5654                 case OP_FBGT_UN:
5655                         if (ins->opcode == OP_FBGT) {
5656                                 guchar *br1;
5657
5658                                 /* skip branch if C1=1 */
5659                                 br1 = code;
5660                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5661                                 /* branch if (C0 | C3) = 1 */
5662                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5663                                 amd64_patch (br1, code);
5664                                 break;
5665                         } else {
5666                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5667                         }
5668                         break;
5669                 case OP_FBGE: {
5670                         /* Branch if C013 == 100 or 001 */
5671                         guchar *br1;
5672
5673                         /* skip branch if C1=1 */
5674                         br1 = code;
5675                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5676                         /* branch if (C0 | C3) = 1 */
5677                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5678                         amd64_patch (br1, code);
5679                         break;
5680                 }
5681                 case OP_FBGE_UN:
5682                         /* Branch if C013 == 000 */
5683                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5684                         break;
5685                 case OP_FBLE: {
5686                         /* Branch if C013=000 or 100 */
5687                         guchar *br1;
5688
5689                         /* skip branch if C1=1 */
5690                         br1 = code;
5691                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5692                         /* branch if C0=0 */
5693                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5694                         amd64_patch (br1, code);
5695                         break;
5696                 }
5697                 case OP_FBLE_UN:
5698                         /* Branch if C013 != 001 */
5699                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5700                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5701                         break;
5702                 case OP_CKFINITE:
5703                         /* Transfer value to the fp stack */
5704                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5705                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5706                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5707
5708                         amd64_push_reg (code, AMD64_RAX);
5709                         amd64_fxam (code);
5710                         amd64_fnstsw (code);
5711                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5712                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5713                         amd64_pop_reg (code, AMD64_RAX);
5714                         amd64_fstp (code, 0);
5715                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5716                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5717                         break;
5718                 case OP_TLS_GET: {
5719                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5720                         break;
5721                 }
5722                 case OP_TLS_GET_REG:
5723                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
5724                         break;
5725                 case OP_TLS_SET: {
5726                         code = amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5727                         break;
5728                 }
5729                 case OP_TLS_SET_REG: {
5730                         code = amd64_emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
5731                         break;
5732                 }
5733                 case OP_MEMORY_BARRIER: {
5734                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5735                                 x86_mfence (code);
5736                         break;
5737                 }
5738                 case OP_ATOMIC_ADD_I4:
5739                 case OP_ATOMIC_ADD_I8: {
5740                         int dreg = ins->dreg;
5741                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5742
5743                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5744                                 dreg = AMD64_R11;
5745
5746                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5747                         amd64_prefix (code, X86_LOCK_PREFIX);
5748                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5749                         /* dreg contains the old value, add with sreg2 value */
5750                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5751
5752                         if (ins->dreg != dreg)
5753                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5754
5755                         break;
5756                 }
5757                 case OP_ATOMIC_EXCHANGE_I4:
5758                 case OP_ATOMIC_EXCHANGE_I8: {
5759                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5760
5761                         /* LOCK prefix is implied. */
5762                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5763                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5764                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5765                         break;
5766                 }
5767                 case OP_ATOMIC_CAS_I4:
5768                 case OP_ATOMIC_CAS_I8: {
5769                         guint32 size;
5770
5771                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5772                                 size = 8;
5773                         else
5774                                 size = 4;
5775
5776                         /*
5777                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5778                          * an explanation of how this works.
5779                          */
5780                         g_assert (ins->sreg3 == AMD64_RAX);
5781                         g_assert (ins->sreg1 != AMD64_RAX);
5782                         g_assert (ins->sreg1 != ins->sreg2);
5783
5784                         amd64_prefix (code, X86_LOCK_PREFIX);
5785                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5786
5787                         if (ins->dreg != AMD64_RAX)
5788                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5789                         break;
5790                 }
5791                 case OP_ATOMIC_LOAD_I1: {
5792                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5793                         break;
5794                 }
5795                 case OP_ATOMIC_LOAD_U1: {
5796                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5797                         break;
5798                 }
5799                 case OP_ATOMIC_LOAD_I2: {
5800                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5801                         break;
5802                 }
5803                 case OP_ATOMIC_LOAD_U2: {
5804                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5805                         break;
5806                 }
5807                 case OP_ATOMIC_LOAD_I4: {
5808                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5809                         break;
5810                 }
5811                 case OP_ATOMIC_LOAD_U4:
5812                 case OP_ATOMIC_LOAD_I8:
5813                 case OP_ATOMIC_LOAD_U8: {
5814                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5815                         break;
5816                 }
5817                 case OP_ATOMIC_LOAD_R4: {
5818                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5819                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5820                         break;
5821                 }
5822                 case OP_ATOMIC_LOAD_R8: {
5823                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5824                         break;
5825                 }
5826                 case OP_ATOMIC_STORE_I1:
5827                 case OP_ATOMIC_STORE_U1:
5828                 case OP_ATOMIC_STORE_I2:
5829                 case OP_ATOMIC_STORE_U2:
5830                 case OP_ATOMIC_STORE_I4:
5831                 case OP_ATOMIC_STORE_U4:
5832                 case OP_ATOMIC_STORE_I8:
5833                 case OP_ATOMIC_STORE_U8: {
5834                         int size;
5835
5836                         switch (ins->opcode) {
5837                         case OP_ATOMIC_STORE_I1:
5838                         case OP_ATOMIC_STORE_U1:
5839                                 size = 1;
5840                                 break;
5841                         case OP_ATOMIC_STORE_I2:
5842                         case OP_ATOMIC_STORE_U2:
5843                                 size = 2;
5844                                 break;
5845                         case OP_ATOMIC_STORE_I4:
5846                         case OP_ATOMIC_STORE_U4:
5847                                 size = 4;
5848                                 break;
5849                         case OP_ATOMIC_STORE_I8:
5850                         case OP_ATOMIC_STORE_U8:
5851                                 size = 8;
5852                                 break;
5853                         }
5854
5855                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5856
5857                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5858                                 x86_mfence (code);
5859                         break;
5860                 }
5861                 case OP_ATOMIC_STORE_R4: {
5862                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5863                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5864
5865                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5866                                 x86_mfence (code);
5867                         break;
5868                 }
5869                 case OP_ATOMIC_STORE_R8: {
5870                         x86_nop (code);
5871                         x86_nop (code);
5872                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5873                         x86_nop (code);
5874                         x86_nop (code);
5875
5876                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5877                                 x86_mfence (code);
5878                         break;
5879                 }
5880                 case OP_CARD_TABLE_WBARRIER: {
5881                         int ptr = ins->sreg1;
5882                         int value = ins->sreg2;
5883                         guchar *br = 0;
5884                         int nursery_shift, card_table_shift;
5885                         gpointer card_table_mask;
5886                         size_t nursery_size;
5887
5888                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5889                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5890                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5891
5892                         /*If either point to the stack we can simply avoid the WB. This happens due to
5893                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5894                          */
5895                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5896                                 continue;
5897
5898                         /*
5899                          * We need one register we can clobber, we choose EDX and make sreg1
5900                          * fixed EAX to work around limitations in the local register allocator.
5901                          * sreg2 might get allocated to EDX, but that is not a problem since
5902                          * we use it before clobbering EDX.
5903                          */
5904                         g_assert (ins->sreg1 == AMD64_RAX);
5905
5906                         /*
5907                          * This is the code we produce:
5908                          *
5909                          *   edx = value
5910                          *   edx >>= nursery_shift
5911                          *   cmp edx, (nursery_start >> nursery_shift)
5912                          *   jne done
5913                          *   edx = ptr
5914                          *   edx >>= card_table_shift
5915                          *   edx += cardtable
5916                          *   [edx] = 1
5917                          * done:
5918                          */
5919
5920                         if (mono_gc_card_table_nursery_check ()) {
5921                                 if (value != AMD64_RDX)
5922                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5923                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5924                                 if (shifted_nursery_start >> 31) {
5925                                         /*
5926                                          * The value we need to compare against is 64 bits, so we need
5927                                          * another spare register.  We use RBX, which we save and
5928                                          * restore.
5929                                          */
5930                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5931                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5932                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5933                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5934                                 } else {
5935                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5936                                 }
5937                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5938                         }
5939                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5940                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5941                         if (card_table_mask)
5942                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5943
5944                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5945                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5946
5947                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5948
5949                         if (mono_gc_card_table_nursery_check ())
5950                                 x86_patch (br, code);
5951                         break;
5952                 }
5953 #ifdef MONO_ARCH_SIMD_INTRINSICS
5954                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5955                 case OP_ADDPS:
5956                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5957                         break;
5958                 case OP_DIVPS:
5959                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5960                         break;
5961                 case OP_MULPS:
5962                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5963                         break;
5964                 case OP_SUBPS:
5965                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5966                         break;
5967                 case OP_MAXPS:
5968                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5969                         break;
5970                 case OP_MINPS:
5971                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5972                         break;
5973                 case OP_COMPPS:
5974                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5975                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5976                         break;
5977                 case OP_ANDPS:
5978                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5979                         break;
5980                 case OP_ANDNPS:
5981                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5982                         break;
5983                 case OP_ORPS:
5984                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5985                         break;
5986                 case OP_XORPS:
5987                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5988                         break;
5989                 case OP_SQRTPS:
5990                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5991                         break;
5992                 case OP_RSQRTPS:
5993                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5994                         break;
5995                 case OP_RCPPS:
5996                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5997                         break;
5998                 case OP_ADDSUBPS:
5999                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
6000                         break;
6001                 case OP_HADDPS:
6002                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
6003                         break;
6004                 case OP_HSUBPS:
6005                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
6006                         break;
6007                 case OP_DUPPS_HIGH:
6008                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
6009                         break;
6010                 case OP_DUPPS_LOW:
6011                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
6012                         break;
6013
6014                 case OP_PSHUFLEW_HIGH:
6015                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6016                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6017                         break;
6018                 case OP_PSHUFLEW_LOW:
6019                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6020                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6021                         break;
6022                 case OP_PSHUFLED:
6023                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6024                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6025                         break;
6026                 case OP_SHUFPS:
6027                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
6028                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6029                         break;
6030                 case OP_SHUFPD:
6031                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
6032                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6033                         break;
6034
6035                 case OP_ADDPD:
6036                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
6037                         break;
6038                 case OP_DIVPD:
6039                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
6040                         break;
6041                 case OP_MULPD:
6042                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
6043                         break;
6044                 case OP_SUBPD:
6045                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
6046                         break;
6047                 case OP_MAXPD:
6048                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
6049                         break;
6050                 case OP_MINPD:
6051                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
6052                         break;
6053                 case OP_COMPPD:
6054                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
6055                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6056                         break;
6057                 case OP_ANDPD:
6058                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
6059                         break;
6060                 case OP_ANDNPD:
6061                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
6062                         break;
6063                 case OP_ORPD:
6064                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
6065                         break;
6066                 case OP_XORPD:
6067                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
6068                         break;
6069                 case OP_SQRTPD:
6070                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
6071                         break;
6072                 case OP_ADDSUBPD:
6073                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
6074                         break;
6075                 case OP_HADDPD:
6076                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
6077                         break;
6078                 case OP_HSUBPD:
6079                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
6080                         break;
6081                 case OP_DUPPD:
6082                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
6083                         break;
6084
6085                 case OP_EXTRACT_MASK:
6086                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
6087                         break;
6088
6089                 case OP_PAND:
6090                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
6091                         break;
6092                 case OP_POR:
6093                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
6094                         break;
6095                 case OP_PXOR:
6096                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
6097                         break;
6098
6099                 case OP_PADDB:
6100                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
6101                         break;
6102                 case OP_PADDW:
6103                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
6104                         break;
6105                 case OP_PADDD:
6106                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
6107                         break;
6108                 case OP_PADDQ:
6109                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
6110                         break;
6111
6112                 case OP_PSUBB:
6113                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
6114                         break;
6115                 case OP_PSUBW:
6116                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
6117                         break;
6118                 case OP_PSUBD:
6119                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
6120                         break;
6121                 case OP_PSUBQ:
6122                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
6123                         break;
6124
6125                 case OP_PMAXB_UN:
6126                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
6127                         break;
6128                 case OP_PMAXW_UN:
6129                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
6130                         break;
6131                 case OP_PMAXD_UN:
6132                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
6133                         break;
6134
6135                 case OP_PMAXB:
6136                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
6137                         break;
6138                 case OP_PMAXW:
6139                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
6140                         break;
6141                 case OP_PMAXD:
6142                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
6143                         break;
6144
6145                 case OP_PAVGB_UN:
6146                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
6147                         break;
6148                 case OP_PAVGW_UN:
6149                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
6150                         break;
6151
6152                 case OP_PMINB_UN:
6153                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
6154                         break;
6155                 case OP_PMINW_UN:
6156                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6157                         break;
6158                 case OP_PMIND_UN:
6159                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6160                         break;
6161
6162                 case OP_PMINB:
6163                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6164                         break;
6165                 case OP_PMINW:
6166                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6167                         break;
6168                 case OP_PMIND:
6169                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6170                         break;
6171
6172                 case OP_PCMPEQB:
6173                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6174                         break;
6175                 case OP_PCMPEQW:
6176                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6177                         break;
6178                 case OP_PCMPEQD:
6179                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6180                         break;
6181                 case OP_PCMPEQQ:
6182                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6183                         break;
6184
6185                 case OP_PCMPGTB:
6186                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6187                         break;
6188                 case OP_PCMPGTW:
6189                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6190                         break;
6191                 case OP_PCMPGTD:
6192                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6193                         break;
6194                 case OP_PCMPGTQ:
6195                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6196                         break;
6197
6198                 case OP_PSUM_ABS_DIFF:
6199                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6200                         break;
6201
6202                 case OP_UNPACK_LOWB:
6203                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6204                         break;
6205                 case OP_UNPACK_LOWW:
6206                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6207                         break;
6208                 case OP_UNPACK_LOWD:
6209                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6210                         break;
6211                 case OP_UNPACK_LOWQ:
6212                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6213                         break;
6214                 case OP_UNPACK_LOWPS:
6215                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6216                         break;
6217                 case OP_UNPACK_LOWPD:
6218                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6219                         break;
6220
6221                 case OP_UNPACK_HIGHB:
6222                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6223                         break;
6224                 case OP_UNPACK_HIGHW:
6225                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6226                         break;
6227                 case OP_UNPACK_HIGHD:
6228                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6229                         break;
6230                 case OP_UNPACK_HIGHQ:
6231                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6232                         break;
6233                 case OP_UNPACK_HIGHPS:
6234                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6235                         break;
6236                 case OP_UNPACK_HIGHPD:
6237                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6238                         break;
6239
6240                 case OP_PACKW:
6241                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6242                         break;
6243                 case OP_PACKD:
6244                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6245                         break;
6246                 case OP_PACKW_UN:
6247                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6248                         break;
6249                 case OP_PACKD_UN:
6250                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6251                         break;
6252
6253                 case OP_PADDB_SAT_UN:
6254                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6255                         break;
6256                 case OP_PSUBB_SAT_UN:
6257                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6258                         break;
6259                 case OP_PADDW_SAT_UN:
6260                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6261                         break;
6262                 case OP_PSUBW_SAT_UN:
6263                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6264                         break;
6265
6266                 case OP_PADDB_SAT:
6267                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6268                         break;
6269                 case OP_PSUBB_SAT:
6270                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6271                         break;
6272                 case OP_PADDW_SAT:
6273                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6274                         break;
6275                 case OP_PSUBW_SAT:
6276                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6277                         break;
6278
6279                 case OP_PMULW:
6280                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6281                         break;
6282                 case OP_PMULD:
6283                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6284                         break;
6285                 case OP_PMULQ:
6286                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6287                         break;
6288                 case OP_PMULW_HIGH_UN:
6289                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6290                         break;
6291                 case OP_PMULW_HIGH:
6292                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6293                         break;
6294
6295                 case OP_PSHRW:
6296                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6297                         break;
6298                 case OP_PSHRW_REG:
6299                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6300                         break;
6301
6302                 case OP_PSARW:
6303                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6304                         break;
6305                 case OP_PSARW_REG:
6306                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6307                         break;
6308
6309                 case OP_PSHLW:
6310                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6311                         break;
6312                 case OP_PSHLW_REG:
6313                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6314                         break;
6315
6316                 case OP_PSHRD:
6317                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6318                         break;
6319                 case OP_PSHRD_REG:
6320                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6321                         break;
6322
6323                 case OP_PSARD:
6324                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6325                         break;
6326                 case OP_PSARD_REG:
6327                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6328                         break;
6329
6330                 case OP_PSHLD:
6331                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6332                         break;
6333                 case OP_PSHLD_REG:
6334                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6335                         break;
6336
6337                 case OP_PSHRQ:
6338                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6339                         break;
6340                 case OP_PSHRQ_REG:
6341                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6342                         break;
6343
6344                 /*TODO: This is appart of the sse spec but not added
6345                 case OP_PSARQ:
6346                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6347                         break;
6348                 case OP_PSARQ_REG:
6349                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6350                         break;
6351                 */
6352
6353                 case OP_PSHLQ:
6354                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6355                         break;
6356                 case OP_PSHLQ_REG:
6357                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6358                         break;
6359                 case OP_CVTDQ2PD:
6360                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6361                         break;
6362                 case OP_CVTDQ2PS:
6363                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6364                         break;
6365                 case OP_CVTPD2DQ:
6366                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6367                         break;
6368                 case OP_CVTPD2PS:
6369                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6370                         break;
6371                 case OP_CVTPS2DQ:
6372                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6373                         break;
6374                 case OP_CVTPS2PD:
6375                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6376                         break;
6377                 case OP_CVTTPD2DQ:
6378                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6379                         break;
6380                 case OP_CVTTPS2DQ:
6381                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6382                         break;
6383
6384                 case OP_ICONV_TO_X:
6385                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6386                         break;
6387                 case OP_EXTRACT_I4:
6388                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6389                         break;
6390                 case OP_EXTRACT_I8:
6391                         if (ins->inst_c0) {
6392                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6393                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6394                         } else {
6395                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6396                         }
6397                         break;
6398                 case OP_EXTRACT_I1:
6399                 case OP_EXTRACT_U1:
6400                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6401                         if (ins->inst_c0)
6402                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6403                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6404                         break;
6405                 case OP_EXTRACT_I2:
6406                 case OP_EXTRACT_U2:
6407                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6408                         if (ins->inst_c0)
6409                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6410                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6411                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6412                         break;
6413                 case OP_EXTRACT_R8:
6414                         if (ins->inst_c0)
6415                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6416                         else
6417                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6418                         break;
6419                 case OP_INSERT_I2:
6420                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6421                         break;
6422                 case OP_EXTRACTX_U2:
6423                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6424                         break;
6425                 case OP_INSERTX_U1_SLOW:
6426                         /*sreg1 is the extracted ireg (scratch)
6427                         /sreg2 is the to be inserted ireg (scratch)
6428                         /dreg is the xreg to receive the value*/
6429
6430                         /*clear the bits from the extracted word*/
6431                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6432                         /*shift the value to insert if needed*/
6433                         if (ins->inst_c0 & 1)
6434                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6435                         /*join them together*/
6436                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6437                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6438                         break;
6439                 case OP_INSERTX_I4_SLOW:
6440                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6441                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6442                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6443                         break;
6444                 case OP_INSERTX_I8_SLOW:
6445                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6446                         if (ins->inst_c0)
6447                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6448                         else
6449                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6450                         break;
6451
6452                 case OP_INSERTX_R4_SLOW:
6453                         switch (ins->inst_c0) {
6454                         case 0:
6455                                 if (cfg->r4fp)
6456                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6457                                 else
6458                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6459                                 break;
6460                         case 1:
6461                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6462                                 if (cfg->r4fp)
6463                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6464                                 else
6465                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6466                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6467                                 break;
6468                         case 2:
6469                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6470                                 if (cfg->r4fp)
6471                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6472                                 else
6473                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6474                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6475                                 break;
6476                         case 3:
6477                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6478                                 if (cfg->r4fp)
6479                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6480                                 else
6481                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6482                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6483                                 break;
6484                         }
6485                         break;
6486                 case OP_INSERTX_R8_SLOW:
6487                         if (ins->inst_c0)
6488                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6489                         else
6490                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6491                         break;
6492                 case OP_STOREX_MEMBASE_REG:
6493                 case OP_STOREX_MEMBASE:
6494                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6495                         break;
6496                 case OP_LOADX_MEMBASE:
6497                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6498                         break;
6499                 case OP_LOADX_ALIGNED_MEMBASE:
6500                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6501                         break;
6502                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6503                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6504                         break;
6505                 case OP_STOREX_NTA_MEMBASE_REG:
6506                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6507                         break;
6508                 case OP_PREFETCH_MEMBASE:
6509                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6510                         break;
6511
6512                 case OP_XMOVE:
6513                         /*FIXME the peephole pass should have killed this*/
6514                         if (ins->dreg != ins->sreg1)
6515                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6516                         break;
6517                 case OP_XZERO:
6518                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6519                         break;
6520                 case OP_ICONV_TO_R4_RAW:
6521                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6522                         break;
6523
6524                 case OP_FCONV_TO_R8_X:
6525                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6526                         break;
6527
6528                 case OP_XCONV_R8_TO_I4:
6529                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6530                         switch (ins->backend.source_opcode) {
6531                         case OP_FCONV_TO_I1:
6532                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6533                                 break;
6534                         case OP_FCONV_TO_U1:
6535                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6536                                 break;
6537                         case OP_FCONV_TO_I2:
6538                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6539                                 break;
6540                         case OP_FCONV_TO_U2:
6541                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6542                                 break;
6543                         }
6544                         break;
6545
6546                 case OP_EXPAND_I2:
6547                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6548                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6549                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6550                         break;
6551                 case OP_EXPAND_I4:
6552                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6553                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6554                         break;
6555                 case OP_EXPAND_I8:
6556                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6557                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6558                         break;
6559                 case OP_EXPAND_R4:
6560                         if (cfg->r4fp) {
6561                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6562                         } else {
6563                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6564                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6565                         }
6566                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6567                         break;
6568                 case OP_EXPAND_R8:
6569                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6570                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6571                         break;
6572 #endif
6573                 case OP_LIVERANGE_START: {
6574                         if (cfg->verbose_level > 1)
6575                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6576                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6577                         break;
6578                 }
6579                 case OP_LIVERANGE_END: {
6580                         if (cfg->verbose_level > 1)
6581                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6582                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6583                         break;
6584                 }
6585                 case OP_GC_SAFE_POINT: {
6586                         guint8 *br [1];
6587
6588                         g_assert (mono_threads_is_coop_enabled ());
6589
6590                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6591                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6592                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6593                         amd64_patch (br[0], code);
6594                         break;
6595                 }
6596
6597                 case OP_GC_LIVENESS_DEF:
6598                 case OP_GC_LIVENESS_USE:
6599                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6600                         ins->backend.pc_offset = code - cfg->native_code;
6601                         break;
6602                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6603                         ins->backend.pc_offset = code - cfg->native_code;
6604                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6605                         break;
6606                 case OP_GET_LAST_ERROR:
6607                         emit_get_last_error(code, ins->dreg);
6608                         break;
6609                 default:
6610                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6611                         g_assert_not_reached ();
6612                 }
6613
6614                 if ((code - cfg->native_code - offset) > max_len) {
6615                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6616                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6617                         g_assert_not_reached ();
6618                 }
6619         }
6620
6621         cfg->code_len = code - cfg->native_code;
6622 }
6623
6624 #endif /* DISABLE_JIT */
6625
6626 void
6627 mono_arch_register_lowlevel_calls (void)
6628 {
6629         /* The signature doesn't matter */
6630         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6631 }
6632
6633 void
6634 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6635 {
6636         unsigned char *ip = ji->ip.i + code;
6637
6638         /*
6639          * Debug code to help track down problems where the target of a near call is
6640          * is not valid.
6641          */
6642         if (amd64_is_near_call (ip)) {
6643                 gint64 disp = (guint8*)target - (guint8*)ip;
6644
6645                 if (!amd64_is_imm32 (disp)) {
6646                         printf ("TYPE: %d\n", ji->type);
6647                         switch (ji->type) {
6648                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6649                                 printf ("V: %s\n", ji->data.name);
6650                                 break;
6651                         case MONO_PATCH_INFO_METHOD_JUMP:
6652                         case MONO_PATCH_INFO_METHOD:
6653                                 printf ("V: %s\n", ji->data.method->name);
6654                                 break;
6655                         default:
6656                                 break;
6657                         }
6658                 }
6659         }
6660
6661         amd64_patch (ip, (gpointer)target);
6662 }
6663
6664 #ifndef DISABLE_JIT
6665
6666 static int
6667 get_max_epilog_size (MonoCompile *cfg)
6668 {
6669         int max_epilog_size = 16;
6670
6671         if (cfg->method->save_lmf)
6672                 max_epilog_size += 256;
6673
6674         if (mono_jit_trace_calls != NULL)
6675                 max_epilog_size += 50;
6676
6677         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6678                 max_epilog_size += 50;
6679
6680         max_epilog_size += (AMD64_NREG * 2);
6681
6682         return max_epilog_size;
6683 }
6684
6685 /*
6686  * This macro is used for testing whenever the unwinder works correctly at every point
6687  * where an async exception can happen.
6688  */
6689 /* This will generate a SIGSEGV at the given point in the code */
6690 #define async_exc_point(code) do { \
6691     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6692          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6693              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6694          cfg->arch.async_point_count ++; \
6695     } \
6696 } while (0)
6697
6698 guint8 *
6699 mono_arch_emit_prolog (MonoCompile *cfg)
6700 {
6701         MonoMethod *method = cfg->method;
6702         MonoBasicBlock *bb;
6703         MonoMethodSignature *sig;
6704         MonoInst *ins;
6705         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6706         guint8 *code;
6707         CallInfo *cinfo;
6708         MonoInst *lmf_var = cfg->lmf_var;
6709         gboolean args_clobbered = FALSE;
6710         gboolean trace = FALSE;
6711
6712         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6713
6714         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6715
6716         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6717                 trace = TRUE;
6718
6719         /* Amount of stack space allocated by register saving code */
6720         pos = 0;
6721
6722         /* Offset between RSP and the CFA */
6723         cfa_offset = 0;
6724
6725         /*
6726          * The prolog consists of the following parts:
6727          * FP present:
6728          * - push rbp, mov rbp, rsp
6729          * - save callee saved regs using pushes
6730          * - allocate frame
6731          * - save rgctx if needed
6732          * - save lmf if needed
6733          * FP not present:
6734          * - allocate frame
6735          * - save rgctx if needed
6736          * - save lmf if needed
6737          * - save callee saved regs using moves
6738          */
6739
6740         // CFA = sp + 8
6741         cfa_offset = 8;
6742         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6743         // IP saved at CFA - 8
6744         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6745         async_exc_point (code);
6746         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6747
6748         if (!cfg->arch.omit_fp) {
6749                 amd64_push_reg (code, AMD64_RBP);
6750                 cfa_offset += 8;
6751                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6752                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6753                 async_exc_point (code);
6754 #ifdef TARGET_WIN32
6755                 mono_arch_unwindinfo_add_push_nonvol (&cfg->arch.unwindinfo, cfg->native_code, code, AMD64_RBP);
6756 #endif
6757                 /* These are handled automatically by the stack marking code */
6758                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6759
6760                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6761                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6762                 async_exc_point (code);
6763 #ifdef TARGET_WIN32
6764                 mono_arch_unwindinfo_add_set_fpreg (&cfg->arch.unwindinfo, cfg->native_code, code, AMD64_RBP);
6765 #endif
6766         }
6767
6768         /* The param area is always at offset 0 from sp */
6769         /* This needs to be allocated here, since it has to come after the spill area */
6770         if (cfg->param_area) {
6771                 if (cfg->arch.omit_fp)
6772                         // FIXME:
6773                         g_assert_not_reached ();
6774                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6775         }
6776
6777         if (cfg->arch.omit_fp) {
6778                 /*
6779                  * On enter, the stack is misaligned by the pushing of the return
6780                  * address. It is either made aligned by the pushing of %rbp, or by
6781                  * this.
6782                  */
6783                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6784                 if ((alloc_size % 16) == 0) {
6785                         alloc_size += 8;
6786                         /* Mark the padding slot as NOREF */
6787                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6788                 }
6789         } else {
6790                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6791                 if (cfg->stack_offset != alloc_size) {
6792                         /* Mark the padding slot as NOREF */
6793                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6794                 }
6795                 cfg->arch.sp_fp_offset = alloc_size;
6796                 alloc_size -= pos;
6797         }
6798
6799         cfg->arch.stack_alloc_size = alloc_size;
6800
6801         /* Allocate stack frame */
6802         if (alloc_size) {
6803                 /* See mono_emit_stack_alloc */
6804 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6805                 guint32 remaining_size = alloc_size;
6806                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
6807                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6808                 guint32 offset = code - cfg->native_code;
6809                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6810                         while (required_code_size >= (cfg->code_size - offset))
6811                                 cfg->code_size *= 2;
6812                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6813                         code = cfg->native_code + offset;
6814                         cfg->stat_code_reallocs++;
6815                 }
6816
6817                 while (remaining_size >= 0x1000) {
6818                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6819                         if (cfg->arch.omit_fp) {
6820                                 cfa_offset += 0x1000;
6821                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6822                         }
6823                         async_exc_point (code);
6824 #ifdef TARGET_WIN32
6825                         if (cfg->arch.omit_fp)
6826                                 mono_arch_unwindinfo_add_alloc_stack (&cfg->arch.unwindinfo, cfg->native_code, code, 0x1000);
6827 #endif
6828
6829                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6830                         remaining_size -= 0x1000;
6831                 }
6832                 if (remaining_size) {
6833                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6834                         if (cfg->arch.omit_fp) {
6835                                 cfa_offset += remaining_size;
6836                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6837                                 async_exc_point (code);
6838                         }
6839 #ifdef TARGET_WIN32
6840                         if (cfg->arch.omit_fp)
6841                                 mono_arch_unwindinfo_add_alloc_stack (&cfg->arch.unwindinfo, cfg->native_code, code, remaining_size);
6842 #endif
6843                 }
6844 #else
6845                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6846                 if (cfg->arch.omit_fp) {
6847                         cfa_offset += alloc_size;
6848                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6849                         async_exc_point (code);
6850                 }
6851 #endif
6852         }
6853
6854         /* Stack alignment check */
6855 #if 0
6856         {
6857                 guint8 *buf;
6858
6859                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6860                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6861                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6862                 buf = code;
6863                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6864                 amd64_breakpoint (code);
6865                 amd64_patch (buf, code);
6866         }
6867 #endif
6868
6869         if (mini_get_debug_options ()->init_stacks) {
6870                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6871
6872                 /* Save registers to the red zone */
6873                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6874                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6875
6876                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6877                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6878                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6879
6880                 amd64_cld (code);
6881                 amd64_prefix (code, X86_REP_PREFIX);
6882                 amd64_stosl (code);
6883
6884                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6885                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6886         }
6887
6888         /* Save LMF */
6889         if (method->save_lmf)
6890                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6891
6892         /* Save callee saved registers */
6893         if (cfg->arch.omit_fp) {
6894                 save_area_offset = cfg->arch.reg_save_area_offset;
6895                 /* Save caller saved registers after sp is adjusted */
6896                 /* The registers are saved at the bottom of the frame */
6897                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6898         } else {
6899                 /* The registers are saved just below the saved rbp */
6900                 save_area_offset = cfg->arch.reg_save_area_offset;
6901         }
6902
6903         for (i = 0; i < AMD64_NREG; ++i) {
6904                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6905                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6906
6907                         if (cfg->arch.omit_fp) {
6908                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6909                                 /* These are handled automatically by the stack marking code */
6910                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6911                         } else {
6912                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6913                                 // FIXME: GC
6914                         }
6915
6916                         save_area_offset += 8;
6917                         async_exc_point (code);
6918                 }
6919         }
6920
6921         /* store runtime generic context */
6922         if (cfg->rgctx_var) {
6923                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6924                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6925
6926                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6927
6928                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6929                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6930         }
6931
6932         /* compute max_length in order to use short forward jumps */
6933         max_epilog_size = get_max_epilog_size (cfg);
6934         if (cfg->opt & MONO_OPT_BRANCH) {
6935                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6936                         MonoInst *ins;
6937                         int max_length = 0;
6938
6939                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6940                                 max_length += 6;
6941                         /* max alignment for loops */
6942                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6943                                 max_length += LOOP_ALIGNMENT;
6944
6945                         MONO_BB_FOR_EACH_INS (bb, ins) {
6946                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6947                         }
6948
6949                         /* Take prolog and epilog instrumentation into account */
6950                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6951                                 max_length += max_epilog_size;
6952
6953                         bb->max_length = max_length;
6954                 }
6955         }
6956
6957         sig = mono_method_signature (method);
6958         pos = 0;
6959
6960         cinfo = (CallInfo *)cfg->arch.cinfo;
6961
6962         if (sig->ret->type != MONO_TYPE_VOID) {
6963                 /* Save volatile arguments to the stack */
6964                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6965                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6966         }
6967
6968         /* Keep this in sync with emit_load_volatile_arguments */
6969         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6970                 ArgInfo *ainfo = cinfo->args + i;
6971
6972                 ins = cfg->args [i];
6973
6974                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6975                         /* Unused arguments */
6976                         continue;
6977
6978                 /* Save volatile arguments to the stack */
6979                 if (ins->opcode != OP_REGVAR) {
6980                         switch (ainfo->storage) {
6981                         case ArgInIReg: {
6982                                 guint32 size = 8;
6983
6984                                 /* FIXME: I1 etc */
6985                                 /*
6986                                 if (stack_offset & 0x1)
6987                                         size = 1;
6988                                 else if (stack_offset & 0x2)
6989                                         size = 2;
6990                                 else if (stack_offset & 0x4)
6991                                         size = 4;
6992                                 else
6993                                         size = 8;
6994                                 */
6995                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6996
6997                                 /*
6998                                  * Save the original location of 'this',
6999                                  * get_generic_info_from_stack_frame () needs this to properly look up
7000                                  * the argument value during the handling of async exceptions.
7001                                  */
7002                                 if (ins == cfg->args [0]) {
7003                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
7004                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
7005                                 }
7006                                 break;
7007                         }
7008                         case ArgInFloatSSEReg:
7009                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
7010                                 break;
7011                         case ArgInDoubleSSEReg:
7012                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
7013                                 break;
7014                         case ArgValuetypeInReg:
7015                                 for (quad = 0; quad < 2; quad ++) {
7016                                         switch (ainfo->pair_storage [quad]) {
7017                                         case ArgInIReg:
7018                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
7019                                                 break;
7020                                         case ArgInFloatSSEReg:
7021                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
7022                                                 break;
7023                                         case ArgInDoubleSSEReg:
7024                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
7025                                                 break;
7026                                         case ArgNone:
7027                                                 break;
7028                                         default:
7029                                                 g_assert_not_reached ();
7030                                         }
7031                                 }
7032                                 break;
7033                         case ArgValuetypeAddrInIReg:
7034                                 if (ainfo->pair_storage [0] == ArgInIReg)
7035                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
7036                                 break;
7037                         case ArgValuetypeAddrOnStack:
7038                                 break;
7039                         case ArgGSharedVtInReg:
7040                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
7041                                 break;
7042                         default:
7043                                 break;
7044                         }
7045                 } else {
7046                         /* Argument allocated to (non-volatile) register */
7047                         switch (ainfo->storage) {
7048                         case ArgInIReg:
7049                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
7050                                 break;
7051                         case ArgOnStack:
7052                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
7053                                 break;
7054                         default:
7055                                 g_assert_not_reached ();
7056                         }
7057
7058                         if (ins == cfg->args [0]) {
7059                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
7060                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
7061                         }
7062                 }
7063         }
7064
7065         if (cfg->method->save_lmf)
7066                 args_clobbered = TRUE;
7067
7068         if (trace) {
7069                 args_clobbered = TRUE;
7070                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
7071         }
7072
7073         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
7074                 args_clobbered = TRUE;
7075
7076         /*
7077          * Optimize the common case of the first bblock making a call with the same
7078          * arguments as the method. This works because the arguments are still in their
7079          * original argument registers.
7080          * FIXME: Generalize this
7081          */
7082         if (!args_clobbered) {
7083                 MonoBasicBlock *first_bb = cfg->bb_entry;
7084                 MonoInst *next;
7085                 int filter = FILTER_IL_SEQ_POINT;
7086
7087                 next = mono_bb_first_inst (first_bb, filter);
7088                 if (!next && first_bb->next_bb) {
7089                         first_bb = first_bb->next_bb;
7090                         next = mono_bb_first_inst (first_bb, filter);
7091                 }
7092
7093                 if (first_bb->in_count > 1)
7094                         next = NULL;
7095
7096                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
7097                         ArgInfo *ainfo = cinfo->args + i;
7098                         gboolean match = FALSE;
7099
7100                         ins = cfg->args [i];
7101                         if (ins->opcode != OP_REGVAR) {
7102                                 switch (ainfo->storage) {
7103                                 case ArgInIReg: {
7104                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
7105                                                 if (next->dreg == ainfo->reg) {
7106                                                         NULLIFY_INS (next);
7107                                                         match = TRUE;
7108                                                 } else {
7109                                                         next->opcode = OP_MOVE;
7110                                                         next->sreg1 = ainfo->reg;
7111                                                         /* Only continue if the instruction doesn't change argument regs */
7112                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
7113                                                                 match = TRUE;
7114                                                 }
7115                                         }
7116                                         break;
7117                                 }
7118                                 default:
7119                                         break;
7120                                 }
7121                         } else {
7122                                 /* Argument allocated to (non-volatile) register */
7123                                 switch (ainfo->storage) {
7124                                 case ArgInIReg:
7125                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7126                                                 NULLIFY_INS (next);
7127                                                 match = TRUE;
7128                                         }
7129                                         break;
7130                                 default:
7131                                         break;
7132                                 }
7133                         }
7134
7135                         if (match) {
7136                                 next = mono_inst_next (next, filter);
7137                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7138                                 if (!next)
7139                                         break;
7140                         }
7141                 }
7142         }
7143
7144         if (cfg->gen_sdb_seq_points) {
7145                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7146
7147                 /* Initialize seq_point_info_var */
7148                 if (cfg->compile_aot) {
7149                         /* Initialize the variable from a GOT slot */
7150                         /* Same as OP_AOTCONST */
7151                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7152                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7153                         g_assert (info_var->opcode == OP_REGOFFSET);
7154                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7155                 }
7156
7157                 if (cfg->compile_aot) {
7158                         /* Initialize ss_tramp_var */
7159                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7160                         g_assert (ins->opcode == OP_REGOFFSET);
7161
7162                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7163                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7164                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7165                 } else {
7166                         /* Initialize ss_tramp_var */
7167                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7168                         g_assert (ins->opcode == OP_REGOFFSET);
7169
7170                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7171                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7172
7173                         /* Initialize bp_tramp_var */
7174                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7175                         g_assert (ins->opcode == OP_REGOFFSET);
7176
7177                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7178                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7179                 }
7180         }
7181
7182         cfg->code_len = code - cfg->native_code;
7183
7184         g_assert (cfg->code_len < cfg->code_size);
7185
7186         return code;
7187 }
7188
7189 void
7190 mono_arch_emit_epilog (MonoCompile *cfg)
7191 {
7192         MonoMethod *method = cfg->method;
7193         int quad, i;
7194         guint8 *code;
7195         int max_epilog_size;
7196         CallInfo *cinfo;
7197         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7198         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7199
7200         max_epilog_size = get_max_epilog_size (cfg);
7201
7202         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7203                 cfg->code_size *= 2;
7204                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7205                 cfg->stat_code_reallocs++;
7206         }
7207         code = cfg->native_code + cfg->code_len;
7208
7209         cfg->has_unwind_info_for_epilog = TRUE;
7210
7211         /* Mark the start of the epilog */
7212         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7213
7214         /* Save the uwind state which is needed by the out-of-line code */
7215         mono_emit_unwind_op_remember_state (cfg, code);
7216
7217         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7218                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7219
7220         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7221
7222         if (method->save_lmf) {
7223                 /* check if we need to restore protection of the stack after a stack overflow */
7224                 if (!cfg->compile_aot && mono_get_jit_tls_offset () != -1) {
7225                         guint8 *patch;
7226                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_get_jit_tls_offset ());
7227                         /* we load the value in a separate instruction: this mechanism may be
7228                          * used later as a safer way to do thread interruption
7229                          */
7230                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7231                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7232                         patch = code;
7233                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7234                         /* note that the call trampoline will preserve eax/edx */
7235                         x86_call_reg (code, X86_ECX);
7236                         x86_patch (patch, code);
7237                 } else {
7238                         /* FIXME: maybe save the jit tls in the prolog */
7239                 }
7240                 if (cfg->used_int_regs & (1 << AMD64_RBP)) {
7241                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7242                 }
7243         }
7244
7245         /* Restore callee saved regs */
7246         for (i = 0; i < AMD64_NREG; ++i) {
7247                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7248                         /* Restore only used_int_regs, not arch.saved_iregs */
7249 #if defined(MONO_SUPPORT_TASKLETS)
7250                         int restore_reg=1;
7251 #else
7252                         int restore_reg=(cfg->used_int_regs & (1 << i));
7253 #endif
7254                         if (restore_reg) {
7255                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7256                                 mono_emit_unwind_op_same_value (cfg, code, i);
7257                                 async_exc_point (code);
7258                         }
7259                         save_area_offset += 8;
7260                 }
7261         }
7262
7263         /* Load returned vtypes into registers if needed */
7264         cinfo = (CallInfo *)cfg->arch.cinfo;
7265         if (cinfo->ret.storage == ArgValuetypeInReg) {
7266                 ArgInfo *ainfo = &cinfo->ret;
7267                 MonoInst *inst = cfg->ret;
7268
7269                 for (quad = 0; quad < 2; quad ++) {
7270                         switch (ainfo->pair_storage [quad]) {
7271                         case ArgInIReg:
7272                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7273                                 break;
7274                         case ArgInFloatSSEReg:
7275                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7276                                 break;
7277                         case ArgInDoubleSSEReg:
7278                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7279                                 break;
7280                         case ArgNone:
7281                                 break;
7282                         default:
7283                                 g_assert_not_reached ();
7284                         }
7285                 }
7286         }
7287
7288         if (cfg->arch.omit_fp) {
7289                 if (cfg->arch.stack_alloc_size) {
7290                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7291                 }
7292         } else {
7293                 amd64_leave (code);
7294                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7295         }
7296         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7297         async_exc_point (code);
7298         amd64_ret (code);
7299
7300         /* Restore the unwind state to be the same as before the epilog */
7301         mono_emit_unwind_op_restore_state (cfg, code);
7302
7303         cfg->code_len = code - cfg->native_code;
7304
7305         g_assert (cfg->code_len < cfg->code_size);
7306 }
7307
7308 void
7309 mono_arch_emit_exceptions (MonoCompile *cfg)
7310 {
7311         MonoJumpInfo *patch_info;
7312         int nthrows, i;
7313         guint8 *code;
7314         MonoClass *exc_classes [16];
7315         guint8 *exc_throw_start [16], *exc_throw_end [16];
7316         guint32 code_size = 0;
7317
7318         /* Compute needed space */
7319         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7320                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7321                         code_size += 40;
7322                 if (patch_info->type == MONO_PATCH_INFO_R8)
7323                         code_size += 8 + 15; /* sizeof (double) + alignment */
7324                 if (patch_info->type == MONO_PATCH_INFO_R4)
7325                         code_size += 4 + 15; /* sizeof (float) + alignment */
7326                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7327                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7328         }
7329
7330         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7331                 cfg->code_size *= 2;
7332                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7333                 cfg->stat_code_reallocs++;
7334         }
7335
7336         code = cfg->native_code + cfg->code_len;
7337
7338         /* add code to raise exceptions */
7339         nthrows = 0;
7340         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7341                 switch (patch_info->type) {
7342                 case MONO_PATCH_INFO_EXC: {
7343                         MonoClass *exc_class;
7344                         guint8 *buf, *buf2;
7345                         guint32 throw_ip;
7346
7347                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7348
7349                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7350                         throw_ip = patch_info->ip.i;
7351
7352                         //x86_breakpoint (code);
7353                         /* Find a throw sequence for the same exception class */
7354                         for (i = 0; i < nthrows; ++i)
7355                                 if (exc_classes [i] == exc_class)
7356                                         break;
7357                         if (i < nthrows) {
7358                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7359                                 x86_jump_code (code, exc_throw_start [i]);
7360                                 patch_info->type = MONO_PATCH_INFO_NONE;
7361                         }
7362                         else {
7363                                 buf = code;
7364                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7365                                 buf2 = code;
7366
7367                                 if (nthrows < 16) {
7368                                         exc_classes [nthrows] = exc_class;
7369                                         exc_throw_start [nthrows] = code;
7370                                 }
7371                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7372
7373                                 patch_info->type = MONO_PATCH_INFO_NONE;
7374
7375                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7376
7377                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7378                                 while (buf < buf2)
7379                                         x86_nop (buf);
7380
7381                                 if (nthrows < 16) {
7382                                         exc_throw_end [nthrows] = code;
7383                                         nthrows ++;
7384                                 }
7385                         }
7386                         break;
7387                 }
7388                 default:
7389                         /* do nothing */
7390                         break;
7391                 }
7392                 g_assert(code < cfg->native_code + cfg->code_size);
7393         }
7394
7395         /* Handle relocations with RIP relative addressing */
7396         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7397                 gboolean remove = FALSE;
7398                 guint8 *orig_code = code;
7399
7400                 switch (patch_info->type) {
7401                 case MONO_PATCH_INFO_R8:
7402                 case MONO_PATCH_INFO_R4: {
7403                         guint8 *pos, *patch_pos;
7404                         guint32 target_pos;
7405
7406                         /* The SSE opcodes require a 16 byte alignment */
7407                         code = (guint8*)ALIGN_TO (code, 16);
7408
7409                         pos = cfg->native_code + patch_info->ip.i;
7410                         if (IS_REX (pos [1])) {
7411                                 patch_pos = pos + 5;
7412                                 target_pos = code - pos - 9;
7413                         }
7414                         else {
7415                                 patch_pos = pos + 4;
7416                                 target_pos = code - pos - 8;
7417                         }
7418
7419                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7420                                 *(double*)code = *(double*)patch_info->data.target;
7421                                 code += sizeof (double);
7422                         } else {
7423                                 *(float*)code = *(float*)patch_info->data.target;
7424                                 code += sizeof (float);
7425                         }
7426
7427                         *(guint32*)(patch_pos) = target_pos;
7428
7429                         remove = TRUE;
7430                         break;
7431                 }
7432                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7433                         guint8 *pos;
7434
7435                         if (cfg->compile_aot)
7436                                 continue;
7437
7438                         /*loading is faster against aligned addresses.*/
7439                         code = (guint8*)ALIGN_TO (code, 8);
7440                         memset (orig_code, 0, code - orig_code);
7441
7442                         pos = cfg->native_code + patch_info->ip.i;
7443
7444                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7445                         if (IS_REX (pos [1]))
7446                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7447                         else
7448                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7449
7450                         *(gpointer*)code = (gpointer)patch_info->data.target;
7451                         code += sizeof (gpointer);
7452
7453                         remove = TRUE;
7454                         break;
7455                 }
7456                 default:
7457                         break;
7458                 }
7459
7460                 if (remove) {
7461                         if (patch_info == cfg->patch_info)
7462                                 cfg->patch_info = patch_info->next;
7463                         else {
7464                                 MonoJumpInfo *tmp;
7465
7466                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7467                                         ;
7468                                 tmp->next = patch_info->next;
7469                         }
7470                 }
7471                 g_assert (code < cfg->native_code + cfg->code_size);
7472         }
7473
7474         cfg->code_len = code - cfg->native_code;
7475
7476         g_assert (cfg->code_len < cfg->code_size);
7477
7478 }
7479
7480 #endif /* DISABLE_JIT */
7481
7482 void*
7483 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7484 {
7485         guchar *code = (guchar *)p;
7486         MonoMethodSignature *sig;
7487         MonoInst *inst;
7488         int i, n, stack_area = 0;
7489
7490         /* Keep this in sync with mono_arch_get_argument_info */
7491
7492         if (enable_arguments) {
7493                 /* Allocate a new area on the stack and save arguments there */
7494                 sig = mono_method_signature (cfg->method);
7495
7496                 n = sig->param_count + sig->hasthis;
7497
7498                 stack_area = ALIGN_TO (n * 8, 16);
7499
7500                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7501
7502                 for (i = 0; i < n; ++i) {
7503                         inst = cfg->args [i];
7504
7505                         if (inst->opcode == OP_REGVAR)
7506                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7507                         else {
7508                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7509                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7510                         }
7511                 }
7512         }
7513
7514         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7515         amd64_set_reg_template (code, AMD64_ARG_REG1);
7516         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7517         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7518
7519         if (enable_arguments)
7520                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7521
7522         return code;
7523 }
7524
7525 enum {
7526         SAVE_NONE,
7527         SAVE_STRUCT,
7528         SAVE_EAX,
7529         SAVE_EAX_EDX,
7530         SAVE_XMM
7531 };
7532
7533 void*
7534 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7535 {
7536         guchar *code = (guchar *)p;
7537         int save_mode = SAVE_NONE;
7538         MonoMethod *method = cfg->method;
7539         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7540         int i;
7541
7542         switch (ret_type->type) {
7543         case MONO_TYPE_VOID:
7544                 /* special case string .ctor icall */
7545                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7546                         save_mode = SAVE_EAX;
7547                 else
7548                         save_mode = SAVE_NONE;
7549                 break;
7550         case MONO_TYPE_I8:
7551         case MONO_TYPE_U8:
7552                 save_mode = SAVE_EAX;
7553                 break;
7554         case MONO_TYPE_R4:
7555         case MONO_TYPE_R8:
7556                 save_mode = SAVE_XMM;
7557                 break;
7558         case MONO_TYPE_GENERICINST:
7559                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7560                         save_mode = SAVE_EAX;
7561                         break;
7562                 }
7563                 /* Fall through */
7564         case MONO_TYPE_VALUETYPE:
7565                 save_mode = SAVE_STRUCT;
7566                 break;
7567         default:
7568                 save_mode = SAVE_EAX;
7569                 break;
7570         }
7571
7572         /* Save the result and copy it into the proper argument register */
7573         switch (save_mode) {
7574         case SAVE_EAX:
7575                 amd64_push_reg (code, AMD64_RAX);
7576                 /* Align stack */
7577                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7578                 if (enable_arguments)
7579                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7580                 break;
7581         case SAVE_STRUCT:
7582                 /* FIXME: */
7583                 if (enable_arguments)
7584                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7585                 break;
7586         case SAVE_XMM:
7587                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7588                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7589                 /* Align stack */
7590                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7591                 /*
7592                  * The result is already in the proper argument register so no copying
7593                  * needed.
7594                  */
7595                 break;
7596         case SAVE_NONE:
7597                 break;
7598         default:
7599                 g_assert_not_reached ();
7600         }
7601
7602         /* Set %al since this is a varargs call */
7603         if (save_mode == SAVE_XMM)
7604                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7605         else
7606                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7607
7608         if (preserve_argument_registers) {
7609                 for (i = 0; i < PARAM_REGS; ++i)
7610                         amd64_push_reg (code, param_regs [i]);
7611         }
7612
7613         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7614         amd64_set_reg_template (code, AMD64_ARG_REG1);
7615         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7616
7617         if (preserve_argument_registers) {
7618                 for (i = PARAM_REGS - 1; i >= 0; --i)
7619                         amd64_pop_reg (code, param_regs [i]);
7620         }
7621
7622         /* Restore result */
7623         switch (save_mode) {
7624         case SAVE_EAX:
7625                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7626                 amd64_pop_reg (code, AMD64_RAX);
7627                 break;
7628         case SAVE_STRUCT:
7629                 /* FIXME: */
7630                 break;
7631         case SAVE_XMM:
7632                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7633                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7634                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7635                 break;
7636         case SAVE_NONE:
7637                 break;
7638         default:
7639                 g_assert_not_reached ();
7640         }
7641
7642         return code;
7643 }
7644
7645 void
7646 mono_arch_flush_icache (guint8 *code, gint size)
7647 {
7648         /* Not needed */
7649 }
7650
7651 void
7652 mono_arch_flush_register_windows (void)
7653 {
7654 }
7655
7656 gboolean
7657 mono_arch_is_inst_imm (gint64 imm)
7658 {
7659         return amd64_use_imm32 (imm);
7660 }
7661
7662 /*
7663  * Determine whenever the trap whose info is in SIGINFO is caused by
7664  * integer overflow.
7665  */
7666 gboolean
7667 mono_arch_is_int_overflow (void *sigctx, void *info)
7668 {
7669         MonoContext ctx;
7670         guint8* rip;
7671         int reg;
7672         gint64 value;
7673
7674         mono_sigctx_to_monoctx (sigctx, &ctx);
7675
7676         rip = (guint8*)ctx.gregs [AMD64_RIP];
7677
7678         if (IS_REX (rip [0])) {
7679                 reg = amd64_rex_b (rip [0]);
7680                 rip ++;
7681         }
7682         else
7683                 reg = 0;
7684
7685         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7686                 /* idiv REG */
7687                 reg += x86_modrm_rm (rip [1]);
7688
7689                 value = ctx.gregs [reg];
7690
7691                 if (value == -1)
7692                         return TRUE;
7693         }
7694
7695         return FALSE;
7696 }
7697
7698 guint32
7699 mono_arch_get_patch_offset (guint8 *code)
7700 {
7701         return 3;
7702 }
7703
7704 /**
7705  * mono_breakpoint_clean_code:
7706  *
7707  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
7708  * breakpoints in the original code, they are removed in the copy.
7709  *
7710  * Returns TRUE if no sw breakpoint was present.
7711  */
7712 gboolean
7713 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7714 {
7715         /*
7716          * If method_start is non-NULL we need to perform bound checks, since we access memory
7717          * at code - offset we could go before the start of the method and end up in a different
7718          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7719          * instead.
7720          */
7721         if (!method_start || code - offset >= method_start) {
7722                 memcpy (buf, code - offset, size);
7723         } else {
7724                 int diff = code - method_start;
7725                 memset (buf, 0, size);
7726                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7727         }
7728         return TRUE;
7729 }
7730
7731 int
7732 mono_arch_get_this_arg_reg (guint8 *code)
7733 {
7734         return AMD64_ARG_REG1;
7735 }
7736
7737 gpointer
7738 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7739 {
7740         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7741 }
7742
7743 #define MAX_ARCH_DELEGATE_PARAMS 10
7744
7745 static gpointer
7746 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7747 {
7748         guint8 *code, *start;
7749         GSList *unwind_ops = NULL;
7750         int i;
7751
7752         unwind_ops = mono_arch_get_cie_program ();
7753
7754         if (has_target) {
7755                 start = code = (guint8 *)mono_global_codeman_reserve (64);
7756
7757                 /* Replace the this argument with the target */
7758                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7759                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7760                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7761
7762                 g_assert ((code - start) < 64);
7763         } else {
7764                 start = code = (guint8 *)mono_global_codeman_reserve (64);
7765
7766                 if (param_count == 0) {
7767                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7768                 } else {
7769                         /* We have to shift the arguments left */
7770                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7771                         for (i = 0; i < param_count; ++i) {
7772 #ifdef TARGET_WIN32
7773                                 if (i < 3)
7774                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7775                                 else
7776                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7777 #else
7778                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7779 #endif
7780                         }
7781
7782                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7783                 }
7784                 g_assert ((code - start) < 64);
7785         }
7786
7787         mono_arch_flush_icache (start, code - start);
7788
7789         if (has_target) {
7790                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7791         } else {
7792                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7793                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7794                 g_free (name);
7795         }
7796
7797         if (mono_jit_map_is_enabled ()) {
7798                 char *buff;
7799                 if (has_target)
7800                         buff = (char*)"delegate_invoke_has_target";
7801                 else
7802                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7803                 mono_emit_jit_tramp (start, code - start, buff);
7804                 if (!has_target)
7805                         g_free (buff);
7806         }
7807         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7808
7809         return start;
7810 }
7811
7812 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7813
7814 static gpointer
7815 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7816 {
7817         guint8 *code, *start;
7818         int size = 20;
7819         char *tramp_name;
7820         GSList *unwind_ops;
7821
7822         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7823                 return NULL;
7824
7825         start = code = (guint8 *)mono_global_codeman_reserve (size);
7826
7827         unwind_ops = mono_arch_get_cie_program ();
7828
7829         /* Replace the this argument with the target */
7830         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7831         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7832
7833         if (load_imt_reg) {
7834                 /* Load the IMT reg */
7835                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7836         }
7837
7838         /* Load the vtable */
7839         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7840         amd64_jump_membase (code, AMD64_RAX, offset);
7841         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7842
7843         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7844         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7845         g_free (tramp_name);
7846
7847         return start;
7848 }
7849
7850 /*
7851  * mono_arch_get_delegate_invoke_impls:
7852  *
7853  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7854  * trampolines.
7855  */
7856 GSList*
7857 mono_arch_get_delegate_invoke_impls (void)
7858 {
7859         GSList *res = NULL;
7860         MonoTrampInfo *info;
7861         int i;
7862
7863         get_delegate_invoke_impl (&info, TRUE, 0);
7864         res = g_slist_prepend (res, info);
7865
7866         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7867                 get_delegate_invoke_impl (&info, FALSE, i);
7868                 res = g_slist_prepend (res, info);
7869         }
7870
7871         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7872                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7873                 res = g_slist_prepend (res, info);
7874         }
7875
7876         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7877                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7878                 res = g_slist_prepend (res, info);
7879                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7880                 res = g_slist_prepend (res, info);
7881         }
7882
7883         return res;
7884 }
7885
7886 gpointer
7887 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7888 {
7889         guint8 *code, *start;
7890         int i;
7891
7892         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7893                 return NULL;
7894
7895         /* FIXME: Support more cases */
7896         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7897                 return NULL;
7898
7899         if (has_target) {
7900                 static guint8* cached = NULL;
7901
7902                 if (cached)
7903                         return cached;
7904
7905                 if (mono_aot_only) {
7906                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7907                 } else {
7908                         MonoTrampInfo *info;
7909                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7910                         mono_tramp_info_register (info, NULL);
7911                 }
7912
7913                 mono_memory_barrier ();
7914
7915                 cached = start;
7916         } else {
7917                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7918                 for (i = 0; i < sig->param_count; ++i)
7919                         if (!mono_is_regsize_var (sig->params [i]))
7920                                 return NULL;
7921                 if (sig->param_count > 4)
7922                         return NULL;
7923
7924                 code = cache [sig->param_count];
7925                 if (code)
7926                         return code;
7927
7928                 if (mono_aot_only) {
7929                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7930                         start = (guint8 *)mono_aot_get_trampoline (name);
7931                         g_free (name);
7932                 } else {
7933                         MonoTrampInfo *info;
7934                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7935                         mono_tramp_info_register (info, NULL);
7936                 }
7937
7938                 mono_memory_barrier ();
7939
7940                 cache [sig->param_count] = start;
7941         }
7942
7943         return start;
7944 }
7945
7946 gpointer
7947 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7948 {
7949         MonoTrampInfo *info;
7950         gpointer code;
7951
7952         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7953         if (code)
7954                 mono_tramp_info_register (info, NULL);
7955         return code;
7956 }
7957
7958 void
7959 mono_arch_finish_init (void)
7960 {
7961 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7962         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7963 #endif
7964 }
7965
7966 void
7967 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7968 {
7969 }
7970
7971 #define CMP_SIZE (6 + 1)
7972 #define CMP_REG_REG_SIZE (4 + 1)
7973 #define BR_SMALL_SIZE 2
7974 #define BR_LARGE_SIZE 6
7975 #define MOV_REG_IMM_SIZE 10
7976 #define MOV_REG_IMM_32BIT_SIZE 6
7977 #define JUMP_REG_SIZE (2 + 1)
7978
7979 static int
7980 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7981 {
7982         int i, distance = 0;
7983         for (i = start; i < target; ++i)
7984                 distance += imt_entries [i]->chunk_size;
7985         return distance;
7986 }
7987
7988 /*
7989  * LOCKING: called with the domain lock held
7990  */
7991 gpointer
7992 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7993         gpointer fail_tramp)
7994 {
7995         int i;
7996         int size = 0;
7997         guint8 *code, *start;
7998         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7999         GSList *unwind_ops;
8000
8001         for (i = 0; i < count; ++i) {
8002                 MonoIMTCheckItem *item = imt_entries [i];
8003                 if (item->is_equals) {
8004                         if (item->check_target_idx) {
8005                                 if (!item->compare_done) {
8006                                         if (amd64_use_imm32 ((gint64)item->key))
8007                                                 item->chunk_size += CMP_SIZE;
8008                                         else
8009                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
8010                                 }
8011                                 if (item->has_target_code) {
8012                                         item->chunk_size += MOV_REG_IMM_SIZE;
8013                                 } else {
8014                                         if (vtable_is_32bit)
8015                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
8016                                         else
8017                                                 item->chunk_size += MOV_REG_IMM_SIZE;
8018                                 }
8019                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
8020                         } else {
8021                                 if (fail_tramp) {
8022                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
8023                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
8024                                 } else {
8025                                         if (vtable_is_32bit)
8026                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
8027                                         else
8028                                                 item->chunk_size += MOV_REG_IMM_SIZE;
8029                                         item->chunk_size += JUMP_REG_SIZE;
8030                                         /* with assert below:
8031                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
8032                                          */
8033                                 }
8034                         }
8035                 } else {
8036                         if (amd64_use_imm32 ((gint64)item->key))
8037                                 item->chunk_size += CMP_SIZE;
8038                         else
8039                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
8040                         item->chunk_size += BR_LARGE_SIZE;
8041                         imt_entries [item->check_target_idx]->compare_done = TRUE;
8042                 }
8043                 size += item->chunk_size;
8044         }
8045         if (fail_tramp)
8046                 code = (guint8 *)mono_method_alloc_generic_virtual_trampoline (domain, size);
8047         else
8048                 code = (guint8 *)mono_domain_code_reserve (domain, size);
8049         start = code;
8050
8051         unwind_ops = mono_arch_get_cie_program ();
8052
8053         for (i = 0; i < count; ++i) {
8054                 MonoIMTCheckItem *item = imt_entries [i];
8055                 item->code_target = code;
8056                 if (item->is_equals) {
8057                         gboolean fail_case = !item->check_target_idx && fail_tramp;
8058
8059                         if (item->check_target_idx || fail_case) {
8060                                 if (!item->compare_done || fail_case) {
8061                                         if (amd64_use_imm32 ((gint64)item->key))
8062                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8063                                         else {
8064                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
8065                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8066                                         }
8067                                 }
8068                                 item->jmp_code = code;
8069                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8070                                 if (item->has_target_code) {
8071                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
8072                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8073                                 } else {
8074                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8075                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8076                                 }
8077
8078                                 if (fail_case) {
8079                                         amd64_patch (item->jmp_code, code);
8080                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
8081                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8082                                         item->jmp_code = NULL;
8083                                 }
8084                         } else {
8085                                 /* enable the commented code to assert on wrong method */
8086 #if 0
8087                                 if (amd64_is_imm32 (item->key))
8088                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8089                                 else {
8090                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
8091                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8092                                 }
8093                                 item->jmp_code = code;
8094                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8095                                 /* See the comment below about R10 */
8096                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8097                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8098                                 amd64_patch (item->jmp_code, code);
8099                                 amd64_breakpoint (code);
8100                                 item->jmp_code = NULL;
8101 #else
8102                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
8103                                    needs to be preserved.  R10 needs
8104                                    to be preserved for calls which
8105                                    require a runtime generic context,
8106                                    but interface calls don't. */
8107                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8108                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8109 #endif
8110                         }
8111                 } else {
8112                         if (amd64_use_imm32 ((gint64)item->key))
8113                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8114                         else {
8115                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8116                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8117                         }
8118                         item->jmp_code = code;
8119                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8120                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8121                         else
8122                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8123                 }
8124                 g_assert (code - item->code_target <= item->chunk_size);
8125         }
8126         /* patch the branches to get to the target items */
8127         for (i = 0; i < count; ++i) {
8128                 MonoIMTCheckItem *item = imt_entries [i];
8129                 if (item->jmp_code) {
8130                         if (item->check_target_idx) {
8131                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8132                         }
8133                 }
8134         }
8135
8136         if (!fail_tramp)
8137                 mono_stats.imt_trampolines_size += code - start;
8138         g_assert (code - start <= size);
8139
8140         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
8141
8142         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8143
8144         return start;
8145 }
8146
8147 MonoMethod*
8148 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8149 {
8150         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8151 }
8152
8153 MonoVTable*
8154 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8155 {
8156         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8157 }
8158
8159 GSList*
8160 mono_arch_get_cie_program (void)
8161 {
8162         GSList *l = NULL;
8163
8164         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8165         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8166
8167         return l;
8168 }
8169
8170 #ifndef DISABLE_JIT
8171
8172 MonoInst*
8173 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8174 {
8175         MonoInst *ins = NULL;
8176         int opcode = 0;
8177
8178         if (cmethod->klass == mono_defaults.math_class) {
8179                 if (strcmp (cmethod->name, "Sin") == 0) {
8180                         opcode = OP_SIN;
8181                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8182                         opcode = OP_COS;
8183                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8184                         opcode = OP_SQRT;
8185                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8186                         opcode = OP_ABS;
8187                 }
8188
8189                 if (opcode && fsig->param_count == 1) {
8190                         MONO_INST_NEW (cfg, ins, opcode);
8191                         ins->type = STACK_R8;
8192                         ins->dreg = mono_alloc_freg (cfg);
8193                         ins->sreg1 = args [0]->dreg;
8194                         MONO_ADD_INS (cfg->cbb, ins);
8195                 }
8196
8197                 opcode = 0;
8198                 if (cfg->opt & MONO_OPT_CMOV) {
8199                         if (strcmp (cmethod->name, "Min") == 0) {
8200                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8201                                         opcode = OP_IMIN;
8202                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8203                                         opcode = OP_IMIN_UN;
8204                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8205                                         opcode = OP_LMIN;
8206                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8207                                         opcode = OP_LMIN_UN;
8208                         } else if (strcmp (cmethod->name, "Max") == 0) {
8209                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8210                                         opcode = OP_IMAX;
8211                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8212                                         opcode = OP_IMAX_UN;
8213                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8214                                         opcode = OP_LMAX;
8215                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8216                                         opcode = OP_LMAX_UN;
8217                         }
8218                 }
8219
8220                 if (opcode && fsig->param_count == 2) {
8221                         MONO_INST_NEW (cfg, ins, opcode);
8222                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8223                         ins->dreg = mono_alloc_ireg (cfg);
8224                         ins->sreg1 = args [0]->dreg;
8225                         ins->sreg2 = args [1]->dreg;
8226                         MONO_ADD_INS (cfg->cbb, ins);
8227                 }
8228
8229 #if 0
8230                 /* OP_FREM is not IEEE compatible */
8231                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8232                         MONO_INST_NEW (cfg, ins, OP_FREM);
8233                         ins->inst_i0 = args [0];
8234                         ins->inst_i1 = args [1];
8235                 }
8236 #endif
8237         }
8238
8239         return ins;
8240 }
8241 #endif
8242
8243 gboolean
8244 mono_arch_print_tree (MonoInst *tree, int arity)
8245 {
8246         return 0;
8247 }
8248
8249 mgreg_t
8250 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8251 {
8252         return ctx->gregs [reg];
8253 }
8254
8255 void
8256 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8257 {
8258         ctx->gregs [reg] = val;
8259 }
8260
8261 gpointer
8262 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
8263 {
8264         gpointer *sp, old_value;
8265         char *bp;
8266
8267         /*Load the spvar*/
8268         bp = (char *)MONO_CONTEXT_GET_BP (ctx);
8269         sp = (gpointer *)*(gpointer*)(bp + clause->exvar_offset);
8270
8271         old_value = *sp;
8272         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
8273                 return old_value;
8274
8275         *sp = new_value;
8276
8277         return old_value;
8278 }
8279
8280 /*
8281  * mono_arch_emit_load_aotconst:
8282  *
8283  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8284  * TARGET from the mscorlib GOT in full-aot code.
8285  * On AMD64, the result is placed into R11.
8286  */
8287 guint8*
8288 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8289 {
8290         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8291         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8292
8293         return code;
8294 }
8295
8296 /*
8297  * mono_arch_get_trampolines:
8298  *
8299  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8300  * for AOT.
8301  */
8302 GSList *
8303 mono_arch_get_trampolines (gboolean aot)
8304 {
8305         return mono_amd64_get_exception_trampolines (aot);
8306 }
8307
8308 /* Soft Debug support */
8309 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8310
8311 /*
8312  * mono_arch_set_breakpoint:
8313  *
8314  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8315  * The location should contain code emitted by OP_SEQ_POINT.
8316  */
8317 void
8318 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8319 {
8320         guint8 *code = ip;
8321
8322         if (ji->from_aot) {
8323                 guint32 native_offset = ip - (guint8*)ji->code_start;
8324                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8325
8326                 g_assert (info->bp_addrs [native_offset] == 0);
8327                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8328         } else {
8329                 /* ip points to a mov r11, 0 */
8330                 g_assert (code [0] == 0x41);
8331                 g_assert (code [1] == 0xbb);
8332                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8333         }
8334 }
8335
8336 /*
8337  * mono_arch_clear_breakpoint:
8338  *
8339  *   Clear the breakpoint at IP.
8340  */
8341 void
8342 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8343 {
8344         guint8 *code = ip;
8345
8346         if (ji->from_aot) {
8347                 guint32 native_offset = ip - (guint8*)ji->code_start;
8348                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8349
8350                 info->bp_addrs [native_offset] = NULL;
8351         } else {
8352                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8353         }
8354 }
8355
8356 gboolean
8357 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8358 {
8359         /* We use soft breakpoints on amd64 */
8360         return FALSE;
8361 }
8362
8363 /*
8364  * mono_arch_skip_breakpoint:
8365  *
8366  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8367  * we resume, the instruction is not executed again.
8368  */
8369 void
8370 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8371 {
8372         g_assert_not_reached ();
8373 }
8374
8375 /*
8376  * mono_arch_start_single_stepping:
8377  *
8378  *   Start single stepping.
8379  */
8380 void
8381 mono_arch_start_single_stepping (void)
8382 {
8383         ss_trampoline = mini_get_single_step_trampoline ();
8384 }
8385
8386 /*
8387  * mono_arch_stop_single_stepping:
8388  *
8389  *   Stop single stepping.
8390  */
8391 void
8392 mono_arch_stop_single_stepping (void)
8393 {
8394         ss_trampoline = NULL;
8395 }
8396
8397 /*
8398  * mono_arch_is_single_step_event:
8399  *
8400  *   Return whenever the machine state in SIGCTX corresponds to a single
8401  * step event.
8402  */
8403 gboolean
8404 mono_arch_is_single_step_event (void *info, void *sigctx)
8405 {
8406         /* We use soft breakpoints on amd64 */
8407         return FALSE;
8408 }
8409
8410 /*
8411  * mono_arch_skip_single_step:
8412  *
8413  *   Modify CTX so the ip is placed after the single step trigger instruction,
8414  * we resume, the instruction is not executed again.
8415  */
8416 void
8417 mono_arch_skip_single_step (MonoContext *ctx)
8418 {
8419         g_assert_not_reached ();
8420 }
8421
8422 /*
8423  * mono_arch_create_seq_point_info:
8424  *
8425  *   Return a pointer to a data structure which is used by the sequence
8426  * point implementation in AOTed code.
8427  */
8428 gpointer
8429 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8430 {
8431         SeqPointInfo *info;
8432         MonoJitInfo *ji;
8433
8434         // FIXME: Add a free function
8435
8436         mono_domain_lock (domain);
8437         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8438                                                                 code);
8439         mono_domain_unlock (domain);
8440
8441         if (!info) {
8442                 ji = mono_jit_info_table_find (domain, (char*)code);
8443                 g_assert (ji);
8444
8445                 // FIXME: Optimize the size
8446                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8447
8448                 info->ss_tramp_addr = &ss_trampoline;
8449
8450                 mono_domain_lock (domain);
8451                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8452                                                          code, info);
8453                 mono_domain_unlock (domain);
8454         }
8455
8456         return info;
8457 }
8458
8459 void
8460 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8461 {
8462         ext->lmf.previous_lmf = prev_lmf;
8463         /* Mark that this is a MonoLMFExt */
8464         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8465         ext->lmf.rsp = (gssize)ext;
8466 }
8467
8468 #endif
8469
8470 gboolean
8471 mono_arch_opcode_supported (int opcode)
8472 {
8473         switch (opcode) {
8474         case OP_ATOMIC_ADD_I4:
8475         case OP_ATOMIC_ADD_I8:
8476         case OP_ATOMIC_EXCHANGE_I4:
8477         case OP_ATOMIC_EXCHANGE_I8:
8478         case OP_ATOMIC_CAS_I4:
8479         case OP_ATOMIC_CAS_I8:
8480         case OP_ATOMIC_LOAD_I1:
8481         case OP_ATOMIC_LOAD_I2:
8482         case OP_ATOMIC_LOAD_I4:
8483         case OP_ATOMIC_LOAD_I8:
8484         case OP_ATOMIC_LOAD_U1:
8485         case OP_ATOMIC_LOAD_U2:
8486         case OP_ATOMIC_LOAD_U4:
8487         case OP_ATOMIC_LOAD_U8:
8488         case OP_ATOMIC_LOAD_R4:
8489         case OP_ATOMIC_LOAD_R8:
8490         case OP_ATOMIC_STORE_I1:
8491         case OP_ATOMIC_STORE_I2:
8492         case OP_ATOMIC_STORE_I4:
8493         case OP_ATOMIC_STORE_I8:
8494         case OP_ATOMIC_STORE_U1:
8495         case OP_ATOMIC_STORE_U2:
8496         case OP_ATOMIC_STORE_U4:
8497         case OP_ATOMIC_STORE_U8:
8498         case OP_ATOMIC_STORE_R4:
8499         case OP_ATOMIC_STORE_R8:
8500                 return TRUE;
8501         default:
8502                 return FALSE;
8503         }
8504 }
8505
8506 CallInfo*
8507 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8508 {
8509         return get_call_info (mp, sig);
8510 }