mono/mini/mini-amd64.c

   1 /**
   2  * \file
   3  * AMD64 backend for the Mono code generator
   4  *
   5  * Based on mini-x86.c.
   6  *
   7  * Authors:
   8  *   Paolo Molaro (lupus@ximian.com)
   9  *   Dietmar Maurer (dietmar@ximian.com)
  10  *   Patrik Torstensson
  11  *   Zoltan Varga (vargaz@gmail.com)
  12  *   Johan Lorensson (lateralusx.github@gmail.com)
  13  *
  14  * (C) 2003 Ximian, Inc.
  15  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  16  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  17  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  18  */
  19 #include "mini.h"
  20 #include <string.h>
  21 #include <math.h>
  22 #include <assert.h>
  23 #ifdef HAVE_UNISTD_H
  24 #include <unistd.h>
  25 #endif
  26
  27 #include <mono/metadata/abi-details.h>
  28 #include <mono/metadata/appdomain.h>
  29 #include <mono/metadata/debug-helpers.h>
  30 #include <mono/metadata/threads.h>
  31 #include <mono/metadata/profiler-private.h>
  32 #include <mono/metadata/mono-debug.h>
  33 #include <mono/metadata/gc-internals.h>
  34 #include <mono/utils/mono-math.h>
  35 #include <mono/utils/mono-mmap.h>
  36 #include <mono/utils/mono-memory-model.h>
  37 #include <mono/utils/mono-tls.h>
  38 #include <mono/utils/mono-hwcap.h>
  39 #include <mono/utils/mono-threads.h>
  40 #include <mono/utils/unlocked.h>
  41
  42 #include "trace.h"
  43 #include "ir-emit.h"
  44 #include "mini-amd64.h"
  45 #include "cpu-amd64.h"
  46 #include "debugger-agent.h"
  47 #include "mini-gc.h"
  48
  49 #ifdef MONO_XEN_OPT
  50 static gboolean optimize_for_xen = TRUE;
  51 #else
  52 #define optimize_for_xen 0
  53 #endif
  54
  55 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  56
  57 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  58
  59 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  60
  61 #ifdef TARGET_WIN32
  62 /* Under windows, the calling convention is never stdcall */
  63 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  64 #else
  65 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  66 #endif
  67
  68 /* This mutex protects architecture specific caches */
  69 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  70 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  71 static mono_mutex_t mini_arch_mutex;
  72
  73 /* The single step trampoline */
  74 static gpointer ss_trampoline;
  75
  76 /* The breakpoint trampoline */
  77 static gpointer bp_trampoline;
  78
  79 /* Offset between fp and the first argument in the callee */
  80 #define ARGS_OFFSET 16
  81 #define GP_SCRATCH_REG AMD64_R11
  82
  83 /*
  84  * AMD64 register usage:
  85  * - callee saved registers are used for global register allocation
  86  * - %r11 is used for materializing 64 bit constants in opcodes
  87  * - the rest is used for local allocation
  88  */
  89
  90 /*
  91  * Floating point comparison results:
  92  *                  ZF PF CF
  93  * A > B            0  0  0
  94  * A < B            0  0  1
  95  * A = B            1  0  0
  96  * A > B            0  0  0
  97  * UNORDERED        1  1  1
  98  */
  99
 100 const char*
 101 mono_arch_regname (int reg)
 102 {
 103         switch (reg) {
 104         case AMD64_RAX: return "%rax";
 105         case AMD64_RBX: return "%rbx";
 106         case AMD64_RCX: return "%rcx";
 107         case AMD64_RDX: return "%rdx";
 108         case AMD64_RSP: return "%rsp";
 109         case AMD64_RBP: return "%rbp";
 110         case AMD64_RDI: return "%rdi";
 111         case AMD64_RSI: return "%rsi";
 112         case AMD64_R8: return "%r8";
 113         case AMD64_R9: return "%r9";
 114         case AMD64_R10: return "%r10";
 115         case AMD64_R11: return "%r11";
 116         case AMD64_R12: return "%r12";
 117         case AMD64_R13: return "%r13";
 118         case AMD64_R14: return "%r14";
 119         case AMD64_R15: return "%r15";
 120         }
 121         return "unknown";
 122 }
 123
 124 static const char * packed_xmmregs [] = {
 125         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 126         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 127 };
 128
 129 static const char * single_xmmregs [] = {
 130         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 131         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 132 };
 133
 134 const char*
 135 mono_arch_fregname (int reg)
 136 {
 137         if (reg < AMD64_XMM_NREG)
 138                 return single_xmmregs [reg];
 139         else
 140                 return "unknown";
 141 }
 142
 143 const char *
 144 mono_arch_xregname (int reg)
 145 {
 146         if (reg < AMD64_XMM_NREG)
 147                 return packed_xmmregs [reg];
 148         else
 149                 return "unknown";
 150 }
 151
 152 static gboolean
 153 debug_omit_fp (void)
 154 {
 155 #if 0
 156         return mono_debug_count ();
 157 #else
 158         return TRUE;
 159 #endif
 160 }
 161
 162 static inline gboolean
 163 amd64_is_near_call (guint8 *code)
 164 {
 165         /* Skip REX */
 166         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 167                 code += 1;
 168
 169         return code [0] == 0xe8;
 170 }
 171
 172 static inline gboolean
 173 amd64_use_imm32 (gint64 val)
 174 {
 175         if (mini_get_debug_options()->single_imm_size)
 176                 return FALSE;
 177
 178         return amd64_is_imm32 (val);
 179 }
 180
 181 static void
 182 amd64_patch (unsigned char* code, gpointer target)
 183 {
 184         guint8 rex = 0;
 185
 186         /* Skip REX */
 187         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 188                 rex = code [0];
 189                 code += 1;
 190         }
 191
 192         if ((code [0] & 0xf8) == 0xb8) {
 193                 /* amd64_set_reg_template */
 194                 *(guint64*)(code + 1) = (guint64)target;
 195         }
 196         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 197                 /* mov 0(%rip), %dreg */
 198                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 199         }
 200         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 201                 /* call *<OFFSET>(%rip) */
 202                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 203         }
 204         else if (code [0] == 0xe8) {
 205                 /* call <DISP> */
 206                 gint64 disp = (guint8*)target - (guint8*)code;
 207                 g_assert (amd64_is_imm32 (disp));
 208                 x86_patch (code, (unsigned char*)target);
 209         }
 210         else
 211                 x86_patch (code, (unsigned char*)target);
 212 }
 213
 214 void
 215 mono_amd64_patch (unsigned char* code, gpointer target)
 216 {
 217         amd64_patch (code, target);
 218 }
 219
 220 #define DEBUG(a) if (cfg->verbose_level > 1) a
 221
 222 static void inline
 223 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 224 {
 225     ainfo->offset = *stack_size;
 226
 227     if (*gr >= PARAM_REGS) {
 228                 ainfo->storage = ArgOnStack;
 229                 ainfo->arg_size = sizeof (mgreg_t);
 230                 /* Since the same stack slot size is used for all arg */
 231                 /*  types, it needs to be big enough to hold them all */
 232                 (*stack_size) += sizeof(mgreg_t);
 233     }
 234     else {
 235                 ainfo->storage = ArgInIReg;
 236                 ainfo->reg = param_regs [*gr];
 237                 (*gr) ++;
 238     }
 239 }
 240
 241 static void inline
 242 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 243 {
 244     ainfo->offset = *stack_size;
 245
 246     if (*gr >= FLOAT_PARAM_REGS) {
 247                 ainfo->storage = ArgOnStack;
 248                 ainfo->arg_size = sizeof (mgreg_t);
 249                 /* Since the same stack slot size is used for both float */
 250                 /*  types, it needs to be big enough to hold them both */
 251                 (*stack_size) += sizeof(mgreg_t);
 252     }
 253     else {
 254                 /* A double register */
 255                 if (is_double)
 256                         ainfo->storage = ArgInDoubleSSEReg;
 257                 else
 258                         ainfo->storage = ArgInFloatSSEReg;
 259                 ainfo->reg = *gr;
 260                 (*gr) += 1;
 261     }
 262 }
 263
 264 typedef enum ArgumentClass {
 265         ARG_CLASS_NO_CLASS,
 266         ARG_CLASS_MEMORY,
 267         ARG_CLASS_INTEGER,
 268         ARG_CLASS_SSE
 269 } ArgumentClass;
 270
 271 static ArgumentClass
 272 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 273 {
 274         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 275         MonoType *ptype;
 276
 277         ptype = mini_get_underlying_type (type);
 278         switch (ptype->type) {
 279         case MONO_TYPE_I1:
 280         case MONO_TYPE_U1:
 281         case MONO_TYPE_I2:
 282         case MONO_TYPE_U2:
 283         case MONO_TYPE_I4:
 284         case MONO_TYPE_U4:
 285         case MONO_TYPE_I:
 286         case MONO_TYPE_U:
 287         case MONO_TYPE_OBJECT:
 288         case MONO_TYPE_PTR:
 289         case MONO_TYPE_FNPTR:
 290         case MONO_TYPE_I8:
 291         case MONO_TYPE_U8:
 292                 class2 = ARG_CLASS_INTEGER;
 293                 break;
 294         case MONO_TYPE_R4:
 295         case MONO_TYPE_R8:
 296 #ifdef TARGET_WIN32
 297                 class2 = ARG_CLASS_INTEGER;
 298 #else
 299                 class2 = ARG_CLASS_SSE;
 300 #endif
 301                 break;
 302
 303         case MONO_TYPE_TYPEDBYREF:
 304                 g_assert_not_reached ();
 305
 306         case MONO_TYPE_GENERICINST:
 307                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 308                         class2 = ARG_CLASS_INTEGER;
 309                         break;
 310                 }
 311                 /* fall through */
 312         case MONO_TYPE_VALUETYPE: {
 313                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 314                 int i;
 315
 316                 for (i = 0; i < info->num_fields; ++i) {
 317                         class2 = class1;
 318                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 319                 }
 320                 break;
 321         }
 322         default:
 323                 g_assert_not_reached ();
 324         }
 325
 326         /* Merge */
 327         if (class1 == class2)
 328                 ;
 329         else if (class1 == ARG_CLASS_NO_CLASS)
 330                 class1 = class2;
 331         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 332                 class1 = ARG_CLASS_MEMORY;
 333         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 334                 class1 = ARG_CLASS_INTEGER;
 335         else
 336                 class1 = ARG_CLASS_SSE;
 337
 338         return class1;
 339 }
 340
 341 typedef struct {
 342         MonoType *type;
 343         int size, offset;
 344 } StructFieldInfo;
 345
 346 /*
 347  * collect_field_info_nested:
 348  *
 349  *   Collect field info from KLASS recursively into FIELDS.
 350  */
 351 static void
 352 collect_field_info_nested (MonoClass *klass, GArray *fields_array, int offset, gboolean pinvoke, gboolean unicode)
 353 {
 354         MonoMarshalType *info;
 355         int i;
 356
 357         if (pinvoke) {
 358                 info = mono_marshal_load_type_info (klass);
 359                 g_assert(info);
 360                 for (i = 0; i < info->num_fields; ++i) {
 361                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 362                                 collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields_array, info->fields [i].offset, pinvoke, unicode);
 363                         } else {
 364                                 guint32 align;
 365                                 StructFieldInfo f;
 366
 367                                 f.type = info->fields [i].field->type;
 368                                 f.size = mono_marshal_type_size (info->fields [i].field->type,
 369                                                                                                                            info->fields [i].mspec,
 370                                                                                                                            &align, TRUE, unicode);
 371                                 f.offset = offset + info->fields [i].offset;
 372                                 if (i == info->num_fields - 1 && f.size + f.offset < info->native_size) {
 373                                         /* This can happen with .pack directives eg. 'fixed' arrays */
 374                                         if (MONO_TYPE_IS_PRIMITIVE (f.type)) {
 375                                                 /* Replicate the last field to fill out the remaining place, since the code in add_valuetype () needs type information */
 376                                                 g_array_append_val (fields_array, f);
 377                                                 while (f.size + f.offset < info->native_size) {
 378                                                         f.offset += f.size;
 379                                                         g_array_append_val (fields_array, f);
 380                                                 }
 381                                         } else {
 382                                                 f.size = info->native_size - f.offset;
 383                                                 g_array_append_val (fields_array, f);
 384                                         }
 385                                 } else {
 386                                         g_array_append_val (fields_array, f);
 387                                 }
 388                         }
 389                 }
 390         } else {
 391                 gpointer iter;
 392                 MonoClassField *field;
 393
 394                 iter = NULL;
 395                 while ((field = mono_class_get_fields (klass, &iter))) {
 396                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 397                                 continue;
 398                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 399                                 collect_field_info_nested (mono_class_from_mono_type (field->type), fields_array, field->offset - sizeof (MonoObject), pinvoke, unicode);
 400                         } else {
 401                                 int align;
 402                                 StructFieldInfo f;
 403
 404                                 f.type = field->type;
 405                                 f.size = mono_type_size (field->type, &align);
 406                                 f.offset = field->offset - sizeof (MonoObject) + offset;
 407
 408                                 g_array_append_val (fields_array, f);
 409                         }
 410                 }
 411         }
 412 }
 413
 414 #ifdef TARGET_WIN32
 415
 416 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 417 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 418
 419 static gboolean
 420 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_XMM_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 421 {
 422         gboolean result = FALSE;
 423
 424         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 425         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 426
 427         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 428         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 429         arg_info->pair_size [0] = 0;
 430         arg_info->pair_size [1] = 0;
 431         arg_info->nregs = 0;
 432
 433         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 434                 /* Pass parameter in integer register. */
 435                 arg_info->pair_storage [0] = ArgInIReg;
 436                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 437                 (*current_int_reg) ++;
 438                 result = TRUE;
 439         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 440                 /* Pass parameter in float register. */
 441                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 442                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 443                 (*current_float_reg) ++;
 444                 result = TRUE;
 445         }
 446
 447         if (result == TRUE) {
 448                 arg_info->pair_size [0] = arg_size;
 449                 arg_info->nregs = 1;
 450         }
 451
 452         return result;
 453 }
 454
 455 static inline gboolean
 456 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 457 {
 458         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 459 }
 460
 461 static inline gboolean
 462 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 463 {
 464         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 465 }
 466
 467 static void
 468 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 469                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 470 {
 471         /* Windows x64 value type ABI.
 472         *
 473         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 474         *
 475         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 476         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 477         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 478         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 479         *
 480         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 481         *
 482         * Integers/Float types smaller than or equal to 8 bytes
 483         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 484         * Properly sized struct/unions (1,2,4,8)
 485         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 486         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 487         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 488         */
 489
 490         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 491
 492         if (!is_return) {
 493
 494                 /* Parameter cases. */
 495                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 496                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 497
 498                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 499                         arg_info->storage = ArgValuetypeInReg;
 500                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 501                                 /* No more registers, fallback passing parameter on stack as value. */
 502                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 503
 504                                 /* Passing value directly on stack, so use size of value. */
 505                                 arg_info->storage = ArgOnStack;
 506                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 507                                 arg_info->offset = *stack_size;
 508                                 arg_info->arg_size = arg_size;
 509                                 *stack_size += arg_size;
 510                         }
 511                 } else {
 512                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 513                         arg_info->storage = ArgValuetypeAddrInIReg;
 514                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 515                                 /* No more registers, fallback passing address to parameter on stack. */
 516                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 517
 518                                 /* Passing an address to value on stack, so use size of register as argument size. */
 519                                 arg_info->storage = ArgValuetypeAddrOnStack;
 520                                 arg_size = sizeof (mgreg_t);
 521                                 arg_info->offset = *stack_size;
 522                                 arg_info->arg_size = arg_size;
 523                                 *stack_size += arg_size;
 524                         }
 525                 }
 526         } else {
 527                 /* Return value cases. */
 528                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 529                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 530
 531                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 532                         arg_info->storage = ArgValuetypeInReg;
 533                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 534
 535                         /* Only RAX/XMM0 should be used to return valuetype. */
 536                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 537                 } else {
 538                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 539                         arg_info->storage = ArgValuetypeAddrInIReg;
 540                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 541
 542                         /* Only RAX should be used to return valuetype address. */
 543                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 544
 545                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 546                         arg_info->offset = *stack_size;
 547                         *stack_size += arg_size;
 548                 }
 549         }
 550 }
 551
 552 static void
 553 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 554 {
 555         *arg_size = 0;
 556         *arg_class = ARG_CLASS_NO_CLASS;
 557
 558         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 559
 560         if (pinvoke) {
 561                 /* Calculate argument class type and size of marshalled type. */
 562                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 563                 *arg_size = info->native_size;
 564         } else {
 565                 /* Calculate argument class type and size of managed type. */
 566                 *arg_size = mono_class_value_size (klass, NULL);
 567         }
 568
 569         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 570         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 571
 572         if (*arg_class == ARG_CLASS_MEMORY) {
 573                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 574                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 575         }
 576
 577         /*
 578         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 579         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 580         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 581         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 582         * it must be represented in call and cannot be dropped.
 583         */
 584         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 585                 arg_info->pass_empty_struct = TRUE;
 586                 *arg_size = SIZEOF_REGISTER;
 587                 *arg_class = ARG_CLASS_INTEGER;
 588         }
 589
 590         assert (*arg_class != ARG_CLASS_NO_CLASS);
 591 }
 592
 593 static void
 594 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 595                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 596 {
 597         guint32 arg_size = SIZEOF_REGISTER;
 598         MonoClass *klass = NULL;
 599         ArgumentClass arg_class;
 600
 601         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 602
 603         klass = mono_class_from_mono_type (type);
 604         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 605
 606         /* Only drop value type if its not an empty struct as input that must be represented in call */
 607         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 608                 arg_info->storage = ArgValuetypeInReg;
 609                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 610         } else {
 611                 /* Alocate storage for value type. */
 612                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 613         }
 614 }
 615
 616 #endif /* TARGET_WIN32 */
 617
 618 static void
 619 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 620                            gboolean is_return,
 621                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 622 {
 623 #ifdef TARGET_WIN32
 624         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 625 #else
 626         guint32 size, quad, nquads, i, nfields;
 627         /* Keep track of the size used in each quad so we can */
 628         /* use the right size when copying args/return vars.  */
 629         guint32 quadsize [2] = {8, 8};
 630         ArgumentClass args [2];
 631         StructFieldInfo *fields = NULL;
 632         GArray *fields_array;
 633         MonoClass *klass;
 634         gboolean pass_on_stack = FALSE;
 635         int struct_size;
 636
 637         klass = mono_class_from_mono_type (type);
 638         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 639
 640         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 641                 /* We pass and return vtypes of size 8 in a register */
 642         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 643                 pass_on_stack = TRUE;
 644         }
 645
 646         /* If this struct can't be split up naturally into 8-byte */
 647         /* chunks (registers), pass it on the stack.              */
 648         if (sig->pinvoke) {
 649                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 650                 g_assert (info);
 651                 struct_size = info->native_size;
 652         } else {
 653                 struct_size = mono_class_value_size (klass, NULL);
 654         }
 655         /*
 656          * Collect field information recursively to be able to
 657          * handle nested structures.
 658          */
 659         fields_array = g_array_new (FALSE, TRUE, sizeof (StructFieldInfo));
 660         collect_field_info_nested (klass, fields_array, 0, sig->pinvoke, klass->unicode);
 661         fields = (StructFieldInfo*)fields_array->data;
 662         nfields = fields_array->len;
 663
 664         for (i = 0; i < nfields; ++i) {
 665                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 666                         pass_on_stack = TRUE;
 667                         break;
 668                 }
 669         }
 670
 671         if (size == 0) {
 672                 ainfo->storage = ArgValuetypeInReg;
 673                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 674                 return;
 675         }
 676
 677         if (pass_on_stack) {
 678                 /* Allways pass in memory */
 679                 ainfo->offset = *stack_size;
 680                 *stack_size += ALIGN_TO (size, 8);
 681                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 682                 if (!is_return)
 683                         ainfo->arg_size = ALIGN_TO (size, 8);
 684
 685                 g_array_free (fields_array, TRUE);
 686                 return;
 687         }
 688
 689         if (size > 8)
 690                 nquads = 2;
 691         else
 692                 nquads = 1;
 693
 694         if (!sig->pinvoke) {
 695                 int n = mono_class_value_size (klass, NULL);
 696
 697                 quadsize [0] = n >= 8 ? 8 : n;
 698                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 699
 700                 /* Always pass in 1 or 2 integer registers */
 701                 args [0] = ARG_CLASS_INTEGER;
 702                 args [1] = ARG_CLASS_INTEGER;
 703                 /* Only the simplest cases are supported */
 704                 if (is_return && nquads != 1) {
 705                         args [0] = ARG_CLASS_MEMORY;
 706                         args [1] = ARG_CLASS_MEMORY;
 707                 }
 708         } else {
 709                 /*
 710                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 711                  * The X87 and SSEUP stuff is left out since there are no such types in
 712                  * the CLR.
 713                  */
 714                 if (!nfields) {
 715                         ainfo->storage = ArgValuetypeInReg;
 716                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 717                         return;
 718                 }
 719
 720                 if (struct_size > 16) {
 721                         ainfo->offset = *stack_size;
 722                         *stack_size += ALIGN_TO (struct_size, 8);
 723                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 724                         if (!is_return)
 725                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 726
 727                         g_array_free (fields_array, TRUE);
 728                         return;
 729                 }
 730
 731                 args [0] = ARG_CLASS_NO_CLASS;
 732                 args [1] = ARG_CLASS_NO_CLASS;
 733                 for (quad = 0; quad < nquads; ++quad) {
 734                         ArgumentClass class1;
 735
 736                         if (nfields == 0)
 737                                 class1 = ARG_CLASS_MEMORY;
 738                         else
 739                                 class1 = ARG_CLASS_NO_CLASS;
 740                         for (i = 0; i < nfields; ++i) {
 741                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 742                                         /* Unaligned field */
 743                                         NOT_IMPLEMENTED;
 744                                 }
 745
 746                                 /* Skip fields in other quad */
 747                                 if ((quad == 0) && (fields [i].offset >= 8))
 748                                         continue;
 749                                 if ((quad == 1) && (fields [i].offset < 8))
 750                                         continue;
 751
 752                                 /* How far into this quad this data extends.*/
 753                                 /* (8 is size of quad) */
 754                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 755
 756                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 757                         }
 758                         /* Empty structs have a nonzero size, causing this assert to be hit */
 759                         if (sig->pinvoke)
 760                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 761                         args [quad] = class1;
 762                 }
 763         }
 764
 765         g_array_free (fields_array, TRUE);
 766
 767         /* Post merger cleanup */
 768         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 769                 args [0] = args [1] = ARG_CLASS_MEMORY;
 770
 771         /* Allocate registers */
 772         {
 773                 int orig_gr = *gr;
 774                 int orig_fr = *fr;
 775
 776                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 777                         quadsize [0] ++;
 778                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 779                         quadsize [1] ++;
 780
 781                 ainfo->storage = ArgValuetypeInReg;
 782                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 783                 g_assert (quadsize [0] <= 8);
 784                 g_assert (quadsize [1] <= 8);
 785                 ainfo->pair_size [0] = quadsize [0];
 786                 ainfo->pair_size [1] = quadsize [1];
 787                 ainfo->nregs = nquads;
 788                 for (quad = 0; quad < nquads; ++quad) {
 789                         switch (args [quad]) {
 790                         case ARG_CLASS_INTEGER:
 791                                 if (*gr >= PARAM_REGS)
 792                                         args [quad] = ARG_CLASS_MEMORY;
 793                                 else {
 794                                         ainfo->pair_storage [quad] = ArgInIReg;
 795                                         if (is_return)
 796                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 797                                         else
 798                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 799                                         (*gr) ++;
 800                                 }
 801                                 break;
 802                         case ARG_CLASS_SSE:
 803                                 if (*fr >= FLOAT_PARAM_REGS)
 804                                         args [quad] = ARG_CLASS_MEMORY;
 805                                 else {
 806                                         if (quadsize[quad] <= 4)
 807                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 808                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 809                                         ainfo->pair_regs [quad] = *fr;
 810                                         (*fr) ++;
 811                                 }
 812                                 break;
 813                         case ARG_CLASS_MEMORY:
 814                                 break;
 815                         case ARG_CLASS_NO_CLASS:
 816                                 break;
 817                         default:
 818                                 g_assert_not_reached ();
 819                         }
 820                 }
 821
 822                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 823                         int arg_size;
 824                         /* Revert possible register assignments */
 825                         *gr = orig_gr;
 826                         *fr = orig_fr;
 827
 828                         ainfo->offset = *stack_size;
 829                         if (sig->pinvoke)
 830                                 arg_size = ALIGN_TO (struct_size, 8);
 831                         else
 832                                 arg_size = nquads * sizeof(mgreg_t);
 833                         *stack_size += arg_size;
 834                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 835                         if (!is_return)
 836                                 ainfo->arg_size = arg_size;
 837                 }
 838         }
 839 #endif /* !TARGET_WIN32 */
 840 }
 841
 842 /*
 843  * get_call_info:
 844  *
 845  * Obtain information about a call according to the calling convention.
 846  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 847  * Draft Version 0.23" document for more information.
 848  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 849  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 850  */
 851 static CallInfo*
 852 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 853 {
 854         guint32 i, gr, fr, pstart;
 855         MonoType *ret_type;
 856         int n = sig->hasthis + sig->param_count;
 857         guint32 stack_size = 0;
 858         CallInfo *cinfo;
 859         gboolean is_pinvoke = sig->pinvoke;
 860
 861         if (mp)
 862                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 863         else
 864                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 865
 866         cinfo->nargs = n;
 867         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 868
 869         gr = 0;
 870         fr = 0;
 871
 872 #ifdef TARGET_WIN32
 873         /* Reserve space where the callee can save the argument registers */
 874         stack_size = 4 * sizeof (mgreg_t);
 875 #endif
 876
 877         /* return value */
 878         ret_type = mini_get_underlying_type (sig->ret);
 879         switch (ret_type->type) {
 880         case MONO_TYPE_I1:
 881         case MONO_TYPE_U1:
 882         case MONO_TYPE_I2:
 883         case MONO_TYPE_U2:
 884         case MONO_TYPE_I4:
 885         case MONO_TYPE_U4:
 886         case MONO_TYPE_I:
 887         case MONO_TYPE_U:
 888         case MONO_TYPE_PTR:
 889         case MONO_TYPE_FNPTR:
 890         case MONO_TYPE_OBJECT:
 891                 cinfo->ret.storage = ArgInIReg;
 892                 cinfo->ret.reg = AMD64_RAX;
 893                 break;
 894         case MONO_TYPE_U8:
 895         case MONO_TYPE_I8:
 896                 cinfo->ret.storage = ArgInIReg;
 897                 cinfo->ret.reg = AMD64_RAX;
 898                 break;
 899         case MONO_TYPE_R4:
 900                 cinfo->ret.storage = ArgInFloatSSEReg;
 901                 cinfo->ret.reg = AMD64_XMM0;
 902                 break;
 903         case MONO_TYPE_R8:
 904                 cinfo->ret.storage = ArgInDoubleSSEReg;
 905                 cinfo->ret.reg = AMD64_XMM0;
 906                 break;
 907         case MONO_TYPE_GENERICINST:
 908                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 909                         cinfo->ret.storage = ArgInIReg;
 910                         cinfo->ret.reg = AMD64_RAX;
 911                         break;
 912                 }
 913                 if (mini_is_gsharedvt_type (ret_type)) {
 914                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 915                         break;
 916                 }
 917                 /* fall through */
 918         case MONO_TYPE_VALUETYPE:
 919         case MONO_TYPE_TYPEDBYREF: {
 920                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 921
 922                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 923                 g_assert (cinfo->ret.storage != ArgInIReg);
 924                 break;
 925         }
 926         case MONO_TYPE_VAR:
 927         case MONO_TYPE_MVAR:
 928                 g_assert (mini_is_gsharedvt_type (ret_type));
 929                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 930                 break;
 931         case MONO_TYPE_VOID:
 932                 break;
 933         default:
 934                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 935         }
 936
 937         pstart = 0;
 938         /*
 939          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 940          * the first argument, allowing 'this' to be always passed in the first arg reg.
 941          * Also do this if the first argument is a reference type, since virtual calls
 942          * are sometimes made using calli without sig->hasthis set, like in the delegate
 943          * invoke wrappers.
 944          */
 945         ArgStorage ret_storage = cinfo->ret.storage;
 946         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 947                 if (sig->hasthis) {
 948                         add_general (&gr, &stack_size, cinfo->args + 0);
 949                 } else {
 950                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 951                         pstart = 1;
 952                 }
 953                 add_general (&gr, &stack_size, &cinfo->ret);
 954                 cinfo->ret.storage = ret_storage;
 955                 cinfo->vret_arg_index = 1;
 956         } else {
 957                 /* this */
 958                 if (sig->hasthis)
 959                         add_general (&gr, &stack_size, cinfo->args + 0);
 960
 961                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 962                         add_general (&gr, &stack_size, &cinfo->ret);
 963                         cinfo->ret.storage = ret_storage;
 964                 }
 965         }
 966
 967         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 968                 gr = PARAM_REGS;
 969                 fr = FLOAT_PARAM_REGS;
 970
 971                 /* Emit the signature cookie just before the implicit arguments */
 972                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 973         }
 974
 975         for (i = pstart; i < sig->param_count; ++i) {
 976                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 977                 MonoType *ptype;
 978
 979 #ifdef TARGET_WIN32
 980                 /* The float param registers and other param registers must be the same index on Windows x64.*/
 981                 if (gr > fr)
 982                         fr = gr;
 983                 else if (fr > gr)
 984                         gr = fr;
 985 #endif
 986
 987                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 988                         /* We allways pass the sig cookie on the stack for simplicity */
 989                         /*
 990                          * Prevent implicit arguments + the sig cookie from being passed
 991                          * in registers.
 992                          */
 993                         gr = PARAM_REGS;
 994                         fr = FLOAT_PARAM_REGS;
 995
 996                         /* Emit the signature cookie just before the implicit arguments */
 997                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
 998                 }
 999
1000                 ptype = mini_get_underlying_type (sig->params [i]);
1001                 switch (ptype->type) {
1002                 case MONO_TYPE_I1:
1003                 case MONO_TYPE_U1:
1004                         add_general (&gr, &stack_size, ainfo);
1005                         ainfo->byte_arg_size = 1;
1006                         break;
1007                 case MONO_TYPE_I2:
1008                 case MONO_TYPE_U2:
1009                         add_general (&gr, &stack_size, ainfo);
1010                         ainfo->byte_arg_size = 2;
1011                         break;
1012                 case MONO_TYPE_I4:
1013                 case MONO_TYPE_U4:
1014                         add_general (&gr, &stack_size, ainfo);
1015                         ainfo->byte_arg_size = 4;
1016                         break;
1017                 case MONO_TYPE_I:
1018                 case MONO_TYPE_U:
1019                 case MONO_TYPE_PTR:
1020                 case MONO_TYPE_FNPTR:
1021                 case MONO_TYPE_OBJECT:
1022                         add_general (&gr, &stack_size, ainfo);
1023                         break;
1024                 case MONO_TYPE_GENERICINST:
1025                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1026                                 add_general (&gr, &stack_size, ainfo);
1027                                 break;
1028                         }
1029                         if (mini_is_gsharedvt_variable_type (ptype)) {
1030                                 /* gsharedvt arguments are passed by ref */
1031                                 add_general (&gr, &stack_size, ainfo);
1032                                 if (ainfo->storage == ArgInIReg)
1033                                         ainfo->storage = ArgGSharedVtInReg;
1034                                 else
1035                                         ainfo->storage = ArgGSharedVtOnStack;
1036                                 break;
1037                         }
1038                         /* fall through */
1039                 case MONO_TYPE_VALUETYPE:
1040                 case MONO_TYPE_TYPEDBYREF:
1041                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1042                         break;
1043                 case MONO_TYPE_U8:
1044
1045                 case MONO_TYPE_I8:
1046                         add_general (&gr, &stack_size, ainfo);
1047                         break;
1048                 case MONO_TYPE_R4:
1049                         add_float (&fr, &stack_size, ainfo, FALSE);
1050                         break;
1051                 case MONO_TYPE_R8:
1052                         add_float (&fr, &stack_size, ainfo, TRUE);
1053                         break;
1054                 case MONO_TYPE_VAR:
1055                 case MONO_TYPE_MVAR:
1056                         /* gsharedvt arguments are passed by ref */
1057                         g_assert (mini_is_gsharedvt_type (ptype));
1058                         add_general (&gr, &stack_size, ainfo);
1059                         if (ainfo->storage == ArgInIReg)
1060                                 ainfo->storage = ArgGSharedVtInReg;
1061                         else
1062                                 ainfo->storage = ArgGSharedVtOnStack;
1063                         break;
1064                 default:
1065                         g_assert_not_reached ();
1066                 }
1067         }
1068
1069         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1070                 gr = PARAM_REGS;
1071                 fr = FLOAT_PARAM_REGS;
1072
1073                 /* Emit the signature cookie just before the implicit arguments */
1074                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1075         }
1076
1077         cinfo->stack_usage = stack_size;
1078         cinfo->reg_usage = gr;
1079         cinfo->freg_usage = fr;
1080         return cinfo;
1081 }
1082
1083 /*
1084  * mono_arch_get_argument_info:
1085  * @csig:  a method signature
1086  * @param_count: the number of parameters to consider
1087  * @arg_info: an array to store the result infos
1088  *
1089  * Gathers information on parameters such as size, alignment and
1090  * padding. arg_info should be large enought to hold param_count + 1 entries.
1091  *
1092  * Returns the size of the argument area on the stack.
1093  */
1094 int
1095 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1096 {
1097         int k;
1098         CallInfo *cinfo = get_call_info (NULL, csig);
1099         guint32 args_size = cinfo->stack_usage;
1100
1101         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1102         if (csig->hasthis) {
1103                 arg_info [0].offset = 0;
1104         }
1105
1106         for (k = 0; k < param_count; k++) {
1107                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1108                 /* FIXME: */
1109                 arg_info [k + 1].size = 0;
1110         }
1111
1112         g_free (cinfo);
1113
1114         return args_size;
1115 }
1116
1117 gboolean
1118 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1119 {
1120         CallInfo *c1, *c2;
1121         gboolean res;
1122         MonoType *callee_ret;
1123
1124         c1 = get_call_info (NULL, caller_sig);
1125         c2 = get_call_info (NULL, callee_sig);
1126         res = c1->stack_usage >= c2->stack_usage;
1127         callee_ret = mini_get_underlying_type (callee_sig->ret);
1128         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1129                 /* An address on the callee's stack is passed as the first argument */
1130                 res = FALSE;
1131
1132         g_free (c1);
1133         g_free (c2);
1134
1135         return res;
1136 }
1137
1138 /*
1139  * Initialize the cpu to execute managed code.
1140  */
1141 void
1142 mono_arch_cpu_init (void)
1143 {
1144 #ifndef _MSC_VER
1145         guint16 fpcw;
1146
1147         /* spec compliance requires running with double precision */
1148         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1149         fpcw &= ~X86_FPCW_PRECC_MASK;
1150         fpcw |= X86_FPCW_PREC_DOUBLE;
1151         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1152         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1153 #else
1154         /* TODO: This is crashing on Win64 right now.
1155         * _control87 (_PC_53, MCW_PC);
1156         */
1157 #endif
1158 }
1159
1160 /*
1161  * Initialize architecture specific code.
1162  */
1163 void
1164 mono_arch_init (void)
1165 {
1166         mono_os_mutex_init_recursive (&mini_arch_mutex);
1167
1168         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1169         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1170         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1171         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1172
1173 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1174         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1175 #endif
1176
1177         if (!mono_aot_only)
1178                 bp_trampoline = mini_get_breakpoint_trampoline ();
1179 }
1180
1181 /*
1182  * Cleanup architecture specific code.
1183  */
1184 void
1185 mono_arch_cleanup (void)
1186 {
1187         mono_os_mutex_destroy (&mini_arch_mutex);
1188 }
1189
1190 /*
1191  * This function returns the optimizations supported on this cpu.
1192  */
1193 guint32
1194 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1195 {
1196         guint32 opts = 0;
1197
1198         *exclude_mask = 0;
1199
1200         if (mono_hwcap_x86_has_cmov) {
1201                 opts |= MONO_OPT_CMOV;
1202
1203                 if (mono_hwcap_x86_has_fcmov)
1204                         opts |= MONO_OPT_FCMOV;
1205                 else
1206                         *exclude_mask |= MONO_OPT_FCMOV;
1207         } else {
1208                 *exclude_mask |= MONO_OPT_CMOV;
1209         }
1210
1211 #ifdef TARGET_WIN32
1212         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1213         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1214         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1215         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1216         /* will now have a reference to an argument that won't be fully decomposed. */
1217         *exclude_mask |= MONO_OPT_SIMD;
1218 #endif
1219
1220         return opts;
1221 }
1222
1223 /*
1224  * This function test for all SSE functions supported.
1225  *
1226  * Returns a bitmask corresponding to all supported versions.
1227  *
1228  */
1229 guint32
1230 mono_arch_cpu_enumerate_simd_versions (void)
1231 {
1232         guint32 sse_opts = 0;
1233
1234         if (mono_hwcap_x86_has_sse1)
1235                 sse_opts |= SIMD_VERSION_SSE1;
1236
1237         if (mono_hwcap_x86_has_sse2)
1238                 sse_opts |= SIMD_VERSION_SSE2;
1239
1240         if (mono_hwcap_x86_has_sse3)
1241                 sse_opts |= SIMD_VERSION_SSE3;
1242
1243         if (mono_hwcap_x86_has_ssse3)
1244                 sse_opts |= SIMD_VERSION_SSSE3;
1245
1246         if (mono_hwcap_x86_has_sse41)
1247                 sse_opts |= SIMD_VERSION_SSE41;
1248
1249         if (mono_hwcap_x86_has_sse42)
1250                 sse_opts |= SIMD_VERSION_SSE42;
1251
1252         if (mono_hwcap_x86_has_sse4a)
1253                 sse_opts |= SIMD_VERSION_SSE4a;
1254
1255         return sse_opts;
1256 }
1257
1258 #ifndef DISABLE_JIT
1259
1260 GList *
1261 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1262 {
1263         GList *vars = NULL;
1264         int i;
1265
1266         for (i = 0; i < cfg->num_varinfo; i++) {
1267                 MonoInst *ins = cfg->varinfo [i];
1268                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1269
1270                 /* unused vars */
1271                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1272                         continue;
1273
1274                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1275                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1276                         continue;
1277
1278                 if (mono_is_regsize_var (ins->inst_vtype)) {
1279                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1280                         g_assert (i == vmv->idx);
1281                         vars = g_list_prepend (vars, vmv);
1282                 }
1283         }
1284
1285         vars = mono_varlist_sort (cfg, vars, 0);
1286
1287         return vars;
1288 }
1289
1290 /**
1291  * mono_arch_compute_omit_fp:
1292  * Determine whether the frame pointer can be eliminated.
1293  */
1294 static void
1295 mono_arch_compute_omit_fp (MonoCompile *cfg)
1296 {
1297         MonoMethodSignature *sig;
1298         MonoMethodHeader *header;
1299         int i, locals_size;
1300         CallInfo *cinfo;
1301
1302         if (cfg->arch.omit_fp_computed)
1303                 return;
1304
1305         header = cfg->header;
1306
1307         sig = mono_method_signature (cfg->method);
1308
1309         if (!cfg->arch.cinfo)
1310                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1311         cinfo = (CallInfo *)cfg->arch.cinfo;
1312
1313         /*
1314          * FIXME: Remove some of the restrictions.
1315          */
1316         cfg->arch.omit_fp = TRUE;
1317         cfg->arch.omit_fp_computed = TRUE;
1318
1319         if (cfg->disable_omit_fp)
1320                 cfg->arch.omit_fp = FALSE;
1321
1322         if (!debug_omit_fp ())
1323                 cfg->arch.omit_fp = FALSE;
1324         /*
1325         if (cfg->method->save_lmf)
1326                 cfg->arch.omit_fp = FALSE;
1327         */
1328         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1329                 cfg->arch.omit_fp = FALSE;
1330         if (header->num_clauses)
1331                 cfg->arch.omit_fp = FALSE;
1332         if (cfg->param_area)
1333                 cfg->arch.omit_fp = FALSE;
1334         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1335                 cfg->arch.omit_fp = FALSE;
1336         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)))
1337                 cfg->arch.omit_fp = FALSE;
1338         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1339                 ArgInfo *ainfo = &cinfo->args [i];
1340
1341                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1342                         /*
1343                          * The stack offset can only be determined when the frame
1344                          * size is known.
1345                          */
1346                         cfg->arch.omit_fp = FALSE;
1347                 }
1348         }
1349
1350         locals_size = 0;
1351         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1352                 MonoInst *ins = cfg->varinfo [i];
1353                 int ialign;
1354
1355                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1356         }
1357 }
1358
1359 GList *
1360 mono_arch_get_global_int_regs (MonoCompile *cfg)
1361 {
1362         GList *regs = NULL;
1363
1364         mono_arch_compute_omit_fp (cfg);
1365
1366         if (cfg->arch.omit_fp)
1367                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1368
1369         /* We use the callee saved registers for global allocation */
1370         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1371         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1372         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1373         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1374         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1375 #ifdef TARGET_WIN32
1376         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1377         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1378 #endif
1379
1380         return regs;
1381 }
1382
1383 GList*
1384 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1385 {
1386         GList *regs = NULL;
1387         int i;
1388
1389         /* All XMM registers */
1390         for (i = 0; i < 16; ++i)
1391                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1392
1393         return regs;
1394 }
1395
1396 GList*
1397 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1398 {
1399         static GList *r = NULL;
1400
1401         if (r == NULL) {
1402                 GList *regs = NULL;
1403
1404                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1405                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1406                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1407                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1408                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1409                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1410
1411                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1412                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1413                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1414                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1415                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1416                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1417                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1418                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1419
1420                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1421         }
1422
1423         return r;
1424 }
1425
1426 GList*
1427 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1428 {
1429         int i;
1430         static GList *r = NULL;
1431
1432         if (r == NULL) {
1433                 GList *regs = NULL;
1434
1435                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1436                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1437
1438                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1439         }
1440
1441         return r;
1442 }
1443
1444 /*
1445  * mono_arch_regalloc_cost:
1446  *
1447  *  Return the cost, in number of memory references, of the action of
1448  * allocating the variable VMV into a register during global register
1449  * allocation.
1450  */
1451 guint32
1452 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1453 {
1454         MonoInst *ins = cfg->varinfo [vmv->idx];
1455
1456         if (cfg->method->save_lmf)
1457                 /* The register is already saved */
1458                 /* substract 1 for the invisible store in the prolog */
1459                 return (ins->opcode == OP_ARG) ? 0 : 1;
1460         else
1461                 /* push+pop */
1462                 return (ins->opcode == OP_ARG) ? 1 : 2;
1463 }
1464
1465 /*
1466  * mono_arch_fill_argument_info:
1467  *
1468  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1469  * of the method.
1470  */
1471 void
1472 mono_arch_fill_argument_info (MonoCompile *cfg)
1473 {
1474         MonoType *sig_ret;
1475         MonoMethodSignature *sig;
1476         MonoInst *ins;
1477         int i;
1478         CallInfo *cinfo;
1479
1480         sig = mono_method_signature (cfg->method);
1481
1482         cinfo = (CallInfo *)cfg->arch.cinfo;
1483         sig_ret = mini_get_underlying_type (sig->ret);
1484
1485         /*
1486          * Contrary to mono_arch_allocate_vars (), the information should describe
1487          * where the arguments are at the beginning of the method, not where they can be
1488          * accessed during the execution of the method. The later makes no sense for the
1489          * global register allocator, since a variable can be in more than one location.
1490          */
1491         switch (cinfo->ret.storage) {
1492         case ArgInIReg:
1493         case ArgInFloatSSEReg:
1494         case ArgInDoubleSSEReg:
1495                 cfg->ret->opcode = OP_REGVAR;
1496                 cfg->ret->inst_c0 = cinfo->ret.reg;
1497                 break;
1498         case ArgValuetypeInReg:
1499                 cfg->ret->opcode = OP_REGOFFSET;
1500                 cfg->ret->inst_basereg = -1;
1501                 cfg->ret->inst_offset = -1;
1502                 break;
1503         case ArgNone:
1504                 break;
1505         default:
1506                 g_assert_not_reached ();
1507         }
1508
1509         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1510                 ArgInfo *ainfo = &cinfo->args [i];
1511
1512                 ins = cfg->args [i];
1513
1514                 switch (ainfo->storage) {
1515                 case ArgInIReg:
1516                 case ArgInFloatSSEReg:
1517                 case ArgInDoubleSSEReg:
1518                         ins->opcode = OP_REGVAR;
1519                         ins->inst_c0 = ainfo->reg;
1520                         break;
1521                 case ArgOnStack:
1522                         ins->opcode = OP_REGOFFSET;
1523                         ins->inst_basereg = -1;
1524                         ins->inst_offset = -1;
1525                         break;
1526                 case ArgValuetypeInReg:
1527                         /* Dummy */
1528                         ins->opcode = OP_NOP;
1529                         break;
1530                 default:
1531                         g_assert_not_reached ();
1532                 }
1533         }
1534 }
1535
1536 void
1537 mono_arch_allocate_vars (MonoCompile *cfg)
1538 {
1539         MonoType *sig_ret;
1540         MonoMethodSignature *sig;
1541         MonoInst *ins;
1542         int i, offset;
1543         guint32 locals_stack_size, locals_stack_align;
1544         gint32 *offsets;
1545         CallInfo *cinfo;
1546
1547         sig = mono_method_signature (cfg->method);
1548
1549         cinfo = (CallInfo *)cfg->arch.cinfo;
1550         sig_ret = mini_get_underlying_type (sig->ret);
1551
1552         mono_arch_compute_omit_fp (cfg);
1553
1554         /*
1555          * We use the ABI calling conventions for managed code as well.
1556          * Exception: valuetypes are only sometimes passed or returned in registers.
1557          */
1558
1559         /*
1560          * The stack looks like this:
1561          * <incoming arguments passed on the stack>
1562          * <return value>
1563          * <lmf/caller saved registers>
1564          * <locals>
1565          * <spill area>
1566          * <localloc area>  -> grows dynamically
1567          * <params area>
1568          */
1569
1570         if (cfg->arch.omit_fp) {
1571                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1572                 cfg->frame_reg = AMD64_RSP;
1573                 offset = 0;
1574         } else {
1575                 /* Locals are allocated backwards from %fp */
1576                 cfg->frame_reg = AMD64_RBP;
1577                 offset = 0;
1578         }
1579
1580         cfg->arch.saved_iregs = cfg->used_int_regs;
1581         if (cfg->method->save_lmf) {
1582                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1583                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1584                 cfg->arch.saved_iregs |= iregs_to_save;
1585         }
1586
1587         if (cfg->arch.omit_fp)
1588                 cfg->arch.reg_save_area_offset = offset;
1589         /* Reserve space for callee saved registers */
1590         for (i = 0; i < AMD64_NREG; ++i)
1591                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1592                         offset += sizeof(mgreg_t);
1593                 }
1594         if (!cfg->arch.omit_fp)
1595                 cfg->arch.reg_save_area_offset = -offset;
1596
1597         if (sig_ret->type != MONO_TYPE_VOID) {
1598                 switch (cinfo->ret.storage) {
1599                 case ArgInIReg:
1600                 case ArgInFloatSSEReg:
1601                 case ArgInDoubleSSEReg:
1602                         cfg->ret->opcode = OP_REGVAR;
1603                         cfg->ret->inst_c0 = cinfo->ret.reg;
1604                         cfg->ret->dreg = cinfo->ret.reg;
1605                         break;
1606                 case ArgValuetypeAddrInIReg:
1607                 case ArgGsharedvtVariableInReg:
1608                         /* The register is volatile */
1609                         cfg->vret_addr->opcode = OP_REGOFFSET;
1610                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1611                         if (cfg->arch.omit_fp) {
1612                                 cfg->vret_addr->inst_offset = offset;
1613                                 offset += 8;
1614                         } else {
1615                                 offset += 8;
1616                                 cfg->vret_addr->inst_offset = -offset;
1617                         }
1618                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1619                                 printf ("vret_addr =");
1620                                 mono_print_ins (cfg->vret_addr);
1621                         }
1622                         break;
1623                 case ArgValuetypeInReg:
1624                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1625                         cfg->ret->opcode = OP_REGOFFSET;
1626                         cfg->ret->inst_basereg = cfg->frame_reg;
1627                         if (cfg->arch.omit_fp) {
1628                                 cfg->ret->inst_offset = offset;
1629                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1630                         } else {
1631                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1632                                 cfg->ret->inst_offset = - offset;
1633                         }
1634                         break;
1635                 default:
1636                         g_assert_not_reached ();
1637                 }
1638         }
1639
1640         /* Allocate locals */
1641         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1642         if (locals_stack_align) {
1643                 offset += (locals_stack_align - 1);
1644                 offset &= ~(locals_stack_align - 1);
1645         }
1646         if (cfg->arch.omit_fp) {
1647                 cfg->locals_min_stack_offset = offset;
1648                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1649         } else {
1650                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1651                 cfg->locals_max_stack_offset = - offset;
1652         }
1653
1654         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1655                 if (offsets [i] != -1) {
1656                         MonoInst *ins = cfg->varinfo [i];
1657                         ins->opcode = OP_REGOFFSET;
1658                         ins->inst_basereg = cfg->frame_reg;
1659                         if (cfg->arch.omit_fp)
1660                                 ins->inst_offset = (offset + offsets [i]);
1661                         else
1662                                 ins->inst_offset = - (offset + offsets [i]);
1663                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1664                 }
1665         }
1666         offset += locals_stack_size;
1667
1668         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1669                 g_assert (!cfg->arch.omit_fp);
1670                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1671                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1672         }
1673
1674         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1675                 ins = cfg->args [i];
1676                 if (ins->opcode != OP_REGVAR) {
1677                         ArgInfo *ainfo = &cinfo->args [i];
1678                         gboolean inreg = TRUE;
1679
1680                         /* FIXME: Allocate volatile arguments to registers */
1681                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1682                                 inreg = FALSE;
1683
1684                         /*
1685                          * Under AMD64, all registers used to pass arguments to functions
1686                          * are volatile across calls.
1687                          * FIXME: Optimize this.
1688                          */
1689                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1690                                 inreg = FALSE;
1691
1692                         ins->opcode = OP_REGOFFSET;
1693
1694                         switch (ainfo->storage) {
1695                         case ArgInIReg:
1696                         case ArgInFloatSSEReg:
1697                         case ArgInDoubleSSEReg:
1698                         case ArgGSharedVtInReg:
1699                                 if (inreg) {
1700                                         ins->opcode = OP_REGVAR;
1701                                         ins->dreg = ainfo->reg;
1702                                 }
1703                                 break;
1704                         case ArgOnStack:
1705                         case ArgGSharedVtOnStack:
1706                                 g_assert (!cfg->arch.omit_fp);
1707                                 ins->opcode = OP_REGOFFSET;
1708                                 ins->inst_basereg = cfg->frame_reg;
1709                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1710                                 break;
1711                         case ArgValuetypeInReg:
1712                                 break;
1713                         case ArgValuetypeAddrInIReg:
1714                         case ArgValuetypeAddrOnStack: {
1715                                 MonoInst *indir;
1716                                 g_assert (!cfg->arch.omit_fp);
1717                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1718                                 MONO_INST_NEW (cfg, indir, 0);
1719
1720                                 indir->opcode = OP_REGOFFSET;
1721                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1722                                         indir->inst_basereg = cfg->frame_reg;
1723                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1724                                         offset += (sizeof (gpointer));
1725                                         indir->inst_offset = - offset;
1726                                 }
1727                                 else {
1728                                         indir->inst_basereg = cfg->frame_reg;
1729                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1730                                 }
1731
1732                                 ins->opcode = OP_VTARG_ADDR;
1733                                 ins->inst_left = indir;
1734
1735                                 break;
1736                         }
1737                         default:
1738                                 NOT_IMPLEMENTED;
1739                         }
1740
1741                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1742                                 ins->opcode = OP_REGOFFSET;
1743                                 ins->inst_basereg = cfg->frame_reg;
1744                                 /* These arguments are saved to the stack in the prolog */
1745                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1746                                 if (cfg->arch.omit_fp) {
1747                                         ins->inst_offset = offset;
1748                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1749                                         // Arguments are yet supported by the stack map creation code
1750                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1751                                 } else {
1752                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1753                                         ins->inst_offset = - offset;
1754                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1755                                 }
1756                         }
1757                 }
1758         }
1759
1760         cfg->stack_offset = offset;
1761 }
1762
1763 void
1764 mono_arch_create_vars (MonoCompile *cfg)
1765 {
1766         MonoMethodSignature *sig;
1767         CallInfo *cinfo;
1768         MonoType *sig_ret;
1769
1770         sig = mono_method_signature (cfg->method);
1771
1772         if (!cfg->arch.cinfo)
1773                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1774         cinfo = (CallInfo *)cfg->arch.cinfo;
1775
1776         if (cinfo->ret.storage == ArgValuetypeInReg)
1777                 cfg->ret_var_is_local = TRUE;
1778
1779         sig_ret = mini_get_underlying_type (sig->ret);
1780         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1781                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1782                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1783                         printf ("vret_addr = ");
1784                         mono_print_ins (cfg->vret_addr);
1785                 }
1786         }
1787
1788         if (cfg->gen_sdb_seq_points) {
1789                 MonoInst *ins;
1790
1791                 if (cfg->compile_aot) {
1792                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1793                         ins->flags |= MONO_INST_VOLATILE;
1794                         cfg->arch.seq_point_info_var = ins;
1795                 }
1796                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1797                 ins->flags |= MONO_INST_VOLATILE;
1798                 cfg->arch.ss_tramp_var = ins;
1799
1800                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1801                 ins->flags |= MONO_INST_VOLATILE;
1802                 cfg->arch.bp_tramp_var = ins;
1803         }
1804
1805         if (cfg->method->save_lmf)
1806                 cfg->create_lmf_var = TRUE;
1807
1808         if (cfg->method->save_lmf) {
1809                 cfg->lmf_ir = TRUE;
1810         }
1811 }
1812
1813 static void
1814 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1815 {
1816         MonoInst *ins;
1817
1818         switch (storage) {
1819         case ArgInIReg:
1820                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1821                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1822                 ins->sreg1 = tree->dreg;
1823                 MONO_ADD_INS (cfg->cbb, ins);
1824                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1825                 break;
1826         case ArgInFloatSSEReg:
1827                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1828                 ins->dreg = mono_alloc_freg (cfg);
1829                 ins->sreg1 = tree->dreg;
1830                 MONO_ADD_INS (cfg->cbb, ins);
1831
1832                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1833                 break;
1834         case ArgInDoubleSSEReg:
1835                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1836                 ins->dreg = mono_alloc_freg (cfg);
1837                 ins->sreg1 = tree->dreg;
1838                 MONO_ADD_INS (cfg->cbb, ins);
1839
1840                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1841
1842                 break;
1843         default:
1844                 g_assert_not_reached ();
1845         }
1846 }
1847
1848 static int
1849 arg_storage_to_load_membase (ArgStorage storage)
1850 {
1851         switch (storage) {
1852         case ArgInIReg:
1853 #if defined(__mono_ilp32__)
1854                 return OP_LOADI8_MEMBASE;
1855 #else
1856                 return OP_LOAD_MEMBASE;
1857 #endif
1858         case ArgInDoubleSSEReg:
1859                 return OP_LOADR8_MEMBASE;
1860         case ArgInFloatSSEReg:
1861                 return OP_LOADR4_MEMBASE;
1862         default:
1863                 g_assert_not_reached ();
1864         }
1865
1866         return -1;
1867 }
1868
1869 static void
1870 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1871 {
1872         MonoMethodSignature *tmp_sig;
1873         int sig_reg;
1874
1875         if (call->tail_call)
1876                 NOT_IMPLEMENTED;
1877
1878         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1879
1880         /*
1881          * mono_ArgIterator_Setup assumes the signature cookie is
1882          * passed first and all the arguments which were before it are
1883          * passed on the stack after the signature. So compensate by
1884          * passing a different signature.
1885          */
1886         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1887         tmp_sig->param_count -= call->signature->sentinelpos;
1888         tmp_sig->sentinelpos = 0;
1889         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1890
1891         sig_reg = mono_alloc_ireg (cfg);
1892         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1893
1894         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1895 }
1896
1897 #ifdef ENABLE_LLVM
1898 static inline LLVMArgStorage
1899 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1900 {
1901         switch (storage) {
1902         case ArgInIReg:
1903                 return LLVMArgInIReg;
1904         case ArgNone:
1905                 return LLVMArgNone;
1906         case ArgGSharedVtInReg:
1907         case ArgGSharedVtOnStack:
1908                 return LLVMArgGSharedVt;
1909         default:
1910                 g_assert_not_reached ();
1911                 return LLVMArgNone;
1912         }
1913 }
1914
1915 LLVMCallInfo*
1916 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1917 {
1918         int i, n;
1919         CallInfo *cinfo;
1920         ArgInfo *ainfo;
1921         int j;
1922         LLVMCallInfo *linfo;
1923         MonoType *t, *sig_ret;
1924
1925         n = sig->param_count + sig->hasthis;
1926         sig_ret = mini_get_underlying_type (sig->ret);
1927
1928         cinfo = get_call_info (cfg->mempool, sig);
1929
1930         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1931
1932         /*
1933          * LLVM always uses the native ABI while we use our own ABI, the
1934          * only difference is the handling of vtypes:
1935          * - we only pass/receive them in registers in some cases, and only
1936          *   in 1 or 2 integer registers.
1937          */
1938         switch (cinfo->ret.storage) {
1939         case ArgNone:
1940                 linfo->ret.storage = LLVMArgNone;
1941                 break;
1942         case ArgInIReg:
1943         case ArgInFloatSSEReg:
1944         case ArgInDoubleSSEReg:
1945                 linfo->ret.storage = LLVMArgNormal;
1946                 break;
1947         case ArgValuetypeInReg: {
1948                 ainfo = &cinfo->ret;
1949
1950                 if (sig->pinvoke &&
1951                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1952                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1953                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1954                         cfg->disable_llvm = TRUE;
1955                         return linfo;
1956                 }
1957
1958                 linfo->ret.storage = LLVMArgVtypeInReg;
1959                 for (j = 0; j < 2; ++j)
1960                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1961                 break;
1962         }
1963         case ArgValuetypeAddrInIReg:
1964         case ArgGsharedvtVariableInReg:
1965                 /* Vtype returned using a hidden argument */
1966                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1967                 linfo->vret_arg_index = cinfo->vret_arg_index;
1968                 break;
1969         default:
1970                 g_assert_not_reached ();
1971                 break;
1972         }
1973
1974         for (i = 0; i < n; ++i) {
1975                 ainfo = cinfo->args + i;
1976
1977                 if (i >= sig->hasthis)
1978                         t = sig->params [i - sig->hasthis];
1979                 else
1980                         t = &mono_defaults.int_class->byval_arg;
1981                 t = mini_type_get_underlying_type (t);
1982
1983                 linfo->args [i].storage = LLVMArgNone;
1984
1985                 switch (ainfo->storage) {
1986                 case ArgInIReg:
1987                         linfo->args [i].storage = LLVMArgNormal;
1988                         break;
1989                 case ArgInDoubleSSEReg:
1990                 case ArgInFloatSSEReg:
1991                         linfo->args [i].storage = LLVMArgNormal;
1992                         break;
1993                 case ArgOnStack:
1994                         if (MONO_TYPE_ISSTRUCT (t))
1995                                 linfo->args [i].storage = LLVMArgVtypeByVal;
1996                         else
1997                                 linfo->args [i].storage = LLVMArgNormal;
1998                         break;
1999                 case ArgValuetypeInReg:
2000                         if (sig->pinvoke &&
2001                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2002                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2003                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2004                                 cfg->disable_llvm = TRUE;
2005                                 return linfo;
2006                         }
2007
2008                         linfo->args [i].storage = LLVMArgVtypeInReg;
2009                         for (j = 0; j < 2; ++j)
2010                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2011                         break;
2012                 case ArgGSharedVtInReg:
2013                 case ArgGSharedVtOnStack:
2014                         linfo->args [i].storage = LLVMArgGSharedVt;
2015                         break;
2016                 default:
2017                         cfg->exception_message = g_strdup ("ainfo->storage");
2018                         cfg->disable_llvm = TRUE;
2019                         break;
2020                 }
2021         }
2022
2023         return linfo;
2024 }
2025 #endif
2026
2027 void
2028 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2029 {
2030         MonoInst *arg, *in;
2031         MonoMethodSignature *sig;
2032         MonoType *sig_ret;
2033         int i, n;
2034         CallInfo *cinfo;
2035         ArgInfo *ainfo;
2036
2037         sig = call->signature;
2038         n = sig->param_count + sig->hasthis;
2039
2040         cinfo = get_call_info (cfg->mempool, sig);
2041
2042         sig_ret = sig->ret;
2043
2044         if (COMPILE_LLVM (cfg)) {
2045                 /* We shouldn't be called in the llvm case */
2046                 cfg->disable_llvm = TRUE;
2047                 return;
2048         }
2049
2050         /*
2051          * Emit all arguments which are passed on the stack to prevent register
2052          * allocation problems.
2053          */
2054         for (i = 0; i < n; ++i) {
2055                 MonoType *t;
2056                 ainfo = cinfo->args + i;
2057
2058                 in = call->args [i];
2059
2060                 if (sig->hasthis && i == 0)
2061                         t = &mono_defaults.object_class->byval_arg;
2062                 else
2063                         t = sig->params [i - sig->hasthis];
2064
2065                 t = mini_get_underlying_type (t);
2066                 //XXX what about ArgGSharedVtOnStack here?
2067                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2068                         if (!t->byref) {
2069                                 if (t->type == MONO_TYPE_R4)
2070                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2071                                 else if (t->type == MONO_TYPE_R8)
2072                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2073                                 else
2074                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2075                         } else {
2076                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2077                         }
2078                         if (cfg->compute_gc_maps) {
2079                                 MonoInst *def;
2080
2081                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2082                         }
2083                 }
2084         }
2085
2086         /*
2087          * Emit all parameters passed in registers in non-reverse order for better readability
2088          * and to help the optimization in emit_prolog ().
2089          */
2090         for (i = 0; i < n; ++i) {
2091                 ainfo = cinfo->args + i;
2092
2093                 in = call->args [i];
2094
2095                 if (ainfo->storage == ArgInIReg)
2096                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2097         }
2098
2099         for (i = n - 1; i >= 0; --i) {
2100                 MonoType *t;
2101
2102                 ainfo = cinfo->args + i;
2103
2104                 in = call->args [i];
2105
2106                 if (sig->hasthis && i == 0)
2107                         t = &mono_defaults.object_class->byval_arg;
2108                 else
2109                         t = sig->params [i - sig->hasthis];
2110                 t = mini_get_underlying_type (t);
2111
2112                 switch (ainfo->storage) {
2113                 case ArgInIReg:
2114                         /* Already done */
2115                         break;
2116                 case ArgInFloatSSEReg:
2117                 case ArgInDoubleSSEReg:
2118                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2119                         break;
2120                 case ArgOnStack:
2121                 case ArgValuetypeInReg:
2122                 case ArgValuetypeAddrInIReg:
2123                 case ArgValuetypeAddrOnStack:
2124                 case ArgGSharedVtInReg:
2125                 case ArgGSharedVtOnStack: {
2126                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2127                                 /* Already emitted above */
2128                                 break;
2129                         //FIXME what about ArgGSharedVtOnStack ?
2130                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2131                                 MonoInst *call_inst = (MonoInst*)call;
2132                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2133                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2134                                 break;
2135                         }
2136
2137                         guint32 align;
2138                         guint32 size;
2139
2140                         if (sig->pinvoke)
2141                                 size = mono_type_native_stack_size (t, &align);
2142                         else {
2143                                 /*
2144                                  * Other backends use mono_type_stack_size (), but that
2145                                  * aligns the size to 8, which is larger than the size of
2146                                  * the source, leading to reads of invalid memory if the
2147                                  * source is at the end of address space.
2148                                  */
2149                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2150                         }
2151
2152                         if (size >= 10000) {
2153                                 /* Avoid asserts in emit_memcpy () */
2154                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2155                                 /* Continue normally */
2156                         }
2157
2158                         if (size > 0 || ainfo->pass_empty_struct) {
2159                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2160                                 arg->sreg1 = in->dreg;
2161                                 arg->klass = mono_class_from_mono_type (t);
2162                                 arg->backend.size = size;
2163                                 arg->inst_p0 = call;
2164                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2165                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2166
2167                                 MONO_ADD_INS (cfg->cbb, arg);
2168                         }
2169                         break;
2170                 }
2171                 default:
2172                         g_assert_not_reached ();
2173                 }
2174
2175                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2176                         /* Emit the signature cookie just before the implicit arguments */
2177                         emit_sig_cookie (cfg, call, cinfo);
2178         }
2179
2180         /* Handle the case where there are no implicit arguments */
2181         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2182                 emit_sig_cookie (cfg, call, cinfo);
2183
2184         switch (cinfo->ret.storage) {
2185         case ArgValuetypeInReg:
2186                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2187                         /*
2188                          * Tell the JIT to use a more efficient calling convention: call using
2189                          * OP_CALL, compute the result location after the call, and save the
2190                          * result there.
2191                          */
2192                         call->vret_in_reg = TRUE;
2193                         /*
2194                          * Nullify the instruction computing the vret addr to enable
2195                          * future optimizations.
2196                          */
2197                         if (call->vret_var)
2198                                 NULLIFY_INS (call->vret_var);
2199                 } else {
2200                         if (call->tail_call)
2201                                 NOT_IMPLEMENTED;
2202                         /*
2203                          * The valuetype is in RAX:RDX after the call, need to be copied to
2204                          * the stack. Push the address here, so the call instruction can
2205                          * access it.
2206                          */
2207                         if (!cfg->arch.vret_addr_loc) {
2208                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2209                                 /* Prevent it from being register allocated or optimized away */
2210                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2211                         }
2212
2213                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2214                 }
2215                 break;
2216         case ArgValuetypeAddrInIReg:
2217         case ArgGsharedvtVariableInReg: {
2218                 MonoInst *vtarg;
2219                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2220                 vtarg->sreg1 = call->vret_var->dreg;
2221                 vtarg->dreg = mono_alloc_preg (cfg);
2222                 MONO_ADD_INS (cfg->cbb, vtarg);
2223
2224                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2225                 break;
2226         }
2227         default:
2228                 break;
2229         }
2230
2231         if (cfg->method->save_lmf) {
2232                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2233                 MONO_ADD_INS (cfg->cbb, arg);
2234         }
2235
2236         call->stack_usage = cinfo->stack_usage;
2237 }
2238
2239 void
2240 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2241 {
2242         MonoInst *arg;
2243         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2244         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2245         int size = ins->backend.size;
2246
2247         switch (ainfo->storage) {
2248         case ArgValuetypeInReg: {
2249                 MonoInst *load;
2250                 int part;
2251
2252                 for (part = 0; part < 2; ++part) {
2253                         if (ainfo->pair_storage [part] == ArgNone)
2254                                 continue;
2255
2256                         if (ainfo->pass_empty_struct) {
2257                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2258                                 NEW_ICONST (cfg, load, 0);
2259                         }
2260                         else {
2261                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2262                                 load->inst_basereg = src->dreg;
2263                                 load->inst_offset = part * sizeof(mgreg_t);
2264
2265                                 switch (ainfo->pair_storage [part]) {
2266                                 case ArgInIReg:
2267                                         load->dreg = mono_alloc_ireg (cfg);
2268                                         break;
2269                                 case ArgInDoubleSSEReg:
2270                                 case ArgInFloatSSEReg:
2271                                         load->dreg = mono_alloc_freg (cfg);
2272                                         break;
2273                                 default:
2274                                         g_assert_not_reached ();
2275                                 }
2276                         }
2277
2278                         MONO_ADD_INS (cfg->cbb, load);
2279
2280                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2281                 }
2282                 break;
2283         }
2284         case ArgValuetypeAddrInIReg:
2285         case ArgValuetypeAddrOnStack: {
2286                 MonoInst *vtaddr, *load;
2287
2288                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2289
2290                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2291
2292                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2293                 cfg->has_indirection = TRUE;
2294                 load->inst_p0 = vtaddr;
2295                 vtaddr->flags |= MONO_INST_INDIRECT;
2296                 load->type = STACK_MP;
2297                 load->klass = vtaddr->klass;
2298                 load->dreg = mono_alloc_ireg (cfg);
2299                 MONO_ADD_INS (cfg->cbb, load);
2300                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, SIZEOF_VOID_P);
2301
2302                 if (ainfo->pair_storage [0] == ArgInIReg) {
2303                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2304                         arg->dreg = mono_alloc_ireg (cfg);
2305                         arg->sreg1 = load->dreg;
2306                         arg->inst_imm = 0;
2307                         MONO_ADD_INS (cfg->cbb, arg);
2308                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2309                 } else {
2310                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2311                 }
2312                 break;
2313         }
2314         case ArgGSharedVtInReg:
2315                 /* Pass by addr */
2316                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2317                 break;
2318         case ArgGSharedVtOnStack:
2319                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2320                 break;
2321         default:
2322                 if (size == 8) {
2323                         int dreg = mono_alloc_ireg (cfg);
2324
2325                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2326                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2327                 } else if (size <= 40) {
2328                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, SIZEOF_VOID_P);
2329                 } else {
2330                         // FIXME: Code growth
2331                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, SIZEOF_VOID_P);
2332                 }
2333
2334                 if (cfg->compute_gc_maps) {
2335                         MonoInst *def;
2336                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2337                 }
2338         }
2339 }
2340
2341 void
2342 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2343 {
2344         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2345
2346         if (ret->type == MONO_TYPE_R4) {
2347                 if (COMPILE_LLVM (cfg))
2348                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2349                 else
2350                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2351                 return;
2352         } else if (ret->type == MONO_TYPE_R8) {
2353                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2354                 return;
2355         }
2356
2357         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2358 }
2359
2360 #endif /* DISABLE_JIT */
2361
2362 #define EMIT_COND_BRANCH(ins,cond,sign) \
2363         if (ins->inst_true_bb->native_offset) { \
2364                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2365         } else { \
2366                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2367                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2368             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2369                         x86_branch8 (code, cond, 0, sign); \
2370                 else \
2371                         x86_branch32 (code, cond, 0, sign); \
2372 }
2373
2374 typedef struct {
2375         MonoMethodSignature *sig;
2376         CallInfo *cinfo;
2377         int nstack_args;
2378 } ArchDynCallInfo;
2379
2380 static gboolean
2381 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2382 {
2383         int i;
2384
2385         switch (cinfo->ret.storage) {
2386         case ArgNone:
2387         case ArgInIReg:
2388         case ArgInFloatSSEReg:
2389         case ArgInDoubleSSEReg:
2390         case ArgValuetypeAddrInIReg:
2391         case ArgValuetypeInReg:
2392                 break;
2393         default:
2394                 return FALSE;
2395         }
2396
2397         for (i = 0; i < cinfo->nargs; ++i) {
2398                 ArgInfo *ainfo = &cinfo->args [i];
2399                 switch (ainfo->storage) {
2400                 case ArgInIReg:
2401                 case ArgInFloatSSEReg:
2402                 case ArgInDoubleSSEReg:
2403                 case ArgValuetypeInReg:
2404                 case ArgOnStack:
2405                         break;
2406                 default:
2407                         return FALSE;
2408                 }
2409         }
2410
2411         return TRUE;
2412 }
2413
2414 /*
2415  * mono_arch_dyn_call_prepare:
2416  *
2417  *   Return a pointer to an arch-specific structure which contains information
2418  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2419  * supported for SIG.
2420  * This function is equivalent to ffi_prep_cif in libffi.
2421  */
2422 MonoDynCallInfo*
2423 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2424 {
2425         ArchDynCallInfo *info;
2426         CallInfo *cinfo;
2427         int i;
2428
2429         cinfo = get_call_info (NULL, sig);
2430
2431         if (!dyn_call_supported (sig, cinfo)) {
2432                 g_free (cinfo);
2433                 return NULL;
2434         }
2435
2436         info = g_new0 (ArchDynCallInfo, 1);
2437         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2438         info->sig = sig;
2439         info->cinfo = cinfo;
2440         info->nstack_args = 0;
2441
2442         for (i = 0; i < cinfo->nargs; ++i) {
2443                 ArgInfo *ainfo = &cinfo->args [i];
2444                 switch (ainfo->storage) {
2445                 case ArgOnStack:
2446                         info->nstack_args = MAX (info->nstack_args, ainfo->offset + (ainfo->arg_size / 8));
2447                         break;
2448                 default:
2449                         break;
2450                 }
2451         }
2452         /* Align to 16 bytes */
2453         if (info->nstack_args & 1)
2454                 info->nstack_args ++;
2455
2456         return (MonoDynCallInfo*)info;
2457 }
2458
2459 /*
2460  * mono_arch_dyn_call_free:
2461  *
2462  *   Free a MonoDynCallInfo structure.
2463  */
2464 void
2465 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2466 {
2467         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2468
2469         g_free (ainfo->cinfo);
2470         g_free (ainfo);
2471 }
2472
2473 int
2474 mono_arch_dyn_call_get_buf_size (MonoDynCallInfo *info)
2475 {
2476         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2477
2478         /* Extend the 'regs' field dynamically */
2479         return sizeof (DynCallArgs) + (ainfo->nstack_args * sizeof (mgreg_t));
2480 }
2481
2482 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2483 #define GREG_TO_PTR(greg) (gpointer)(greg)
2484
2485 /*
2486  * mono_arch_get_start_dyn_call:
2487  *
2488  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2489  * store the result into BUF.
2490  * ARGS should be an array of pointers pointing to the arguments.
2491  * RET should point to a memory buffer large enought to hold the result of the
2492  * call.
2493  * This function should be as fast as possible, any work which does not depend
2494  * on the actual values of the arguments should be done in
2495  * mono_arch_dyn_call_prepare ().
2496  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2497  * libffi.
2498  */
2499 void
2500 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf)
2501 {
2502         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2503         DynCallArgs *p = (DynCallArgs*)buf;
2504         int arg_index, greg, freg, i, pindex;
2505         MonoMethodSignature *sig = dinfo->sig;
2506         int buffer_offset = 0;
2507         static int param_reg_to_index [16];
2508         static gboolean param_reg_to_index_inited;
2509
2510         if (!param_reg_to_index_inited) {
2511                 for (i = 0; i < PARAM_REGS; ++i)
2512                         param_reg_to_index [param_regs [i]] = i;
2513                 mono_memory_barrier ();
2514                 param_reg_to_index_inited = 1;
2515         }
2516
2517         p->res = 0;
2518         p->ret = ret;
2519         p->nstack_args = dinfo->nstack_args;
2520
2521         arg_index = 0;
2522         greg = 0;
2523         freg = 0;
2524         pindex = 0;
2525
2526         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2527                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2528                 if (!sig->hasthis)
2529                         pindex = 1;
2530         }
2531
2532         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2533                 p->regs [greg ++] = PTR_TO_GREG(ret);
2534
2535         for (; pindex < sig->param_count; pindex++) {
2536                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2537                 gpointer *arg = args [arg_index ++];
2538                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2539                 int slot;
2540
2541                 if (ainfo->storage == ArgOnStack) {
2542                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2543                 } else {
2544                         slot = param_reg_to_index [ainfo->reg];
2545                 }
2546
2547                 if (t->byref) {
2548                         p->regs [slot] = PTR_TO_GREG(*(arg));
2549                         greg ++;
2550                         continue;
2551                 }
2552
2553                 switch (t->type) {
2554                 case MONO_TYPE_OBJECT:
2555                 case MONO_TYPE_PTR:
2556                 case MONO_TYPE_I:
2557                 case MONO_TYPE_U:
2558 #if !defined(__mono_ilp32__)
2559                 case MONO_TYPE_I8:
2560                 case MONO_TYPE_U8:
2561 #endif
2562                         p->regs [slot] = PTR_TO_GREG(*(arg));
2563                         break;
2564 #if defined(__mono_ilp32__)
2565                 case MONO_TYPE_I8:
2566                 case MONO_TYPE_U8:
2567                         p->regs [slot] = *(guint64*)(arg);
2568                         break;
2569 #endif
2570                 case MONO_TYPE_U1:
2571                         p->regs [slot] = *(guint8*)(arg);
2572                         break;
2573                 case MONO_TYPE_I1:
2574                         p->regs [slot] = *(gint8*)(arg);
2575                         break;
2576                 case MONO_TYPE_I2:
2577                         p->regs [slot] = *(gint16*)(arg);
2578                         break;
2579                 case MONO_TYPE_U2:
2580                         p->regs [slot] = *(guint16*)(arg);
2581                         break;
2582                 case MONO_TYPE_I4:
2583                         p->regs [slot] = *(gint32*)(arg);
2584                         break;
2585                 case MONO_TYPE_U4:
2586                         p->regs [slot] = *(guint32*)(arg);
2587                         break;
2588                 case MONO_TYPE_R4: {
2589                         double d;
2590
2591                         *(float*)&d = *(float*)(arg);
2592                         p->has_fp = 1;
2593                         p->fregs [freg ++] = d;
2594                         break;
2595                 }
2596                 case MONO_TYPE_R8:
2597                         p->has_fp = 1;
2598                         p->fregs [freg ++] = *(double*)(arg);
2599                         break;
2600                 case MONO_TYPE_GENERICINST:
2601                     if (MONO_TYPE_IS_REFERENCE (t)) {
2602                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2603                                 break;
2604                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2605                                         MonoClass *klass = mono_class_from_mono_type (t);
2606                                         guint8 *nullable_buf;
2607                                         int size;
2608
2609                                         size = mono_class_value_size (klass, NULL);
2610                                         nullable_buf = p->buffer + buffer_offset;
2611                                         buffer_offset += size;
2612                                         g_assert (buffer_offset <= 256);
2613
2614                                         /* The argument pointed to by arg is either a boxed vtype or null */
2615                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2616
2617                                         arg = (gpointer*)nullable_buf;
2618                                         /* Fall though */
2619
2620                         } else {
2621                                 /* Fall through */
2622                         }
2623                 case MONO_TYPE_VALUETYPE: {
2624                         switch (ainfo->storage) {
2625                         case ArgValuetypeInReg:
2626                                 for (i = 0; i < 2; ++i) {
2627                                         switch (ainfo->pair_storage [i]) {
2628                                         case ArgNone:
2629                                                 break;
2630                                         case ArgInIReg:
2631                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2632                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2633                                                 break;
2634                                         case ArgInDoubleSSEReg:
2635                                                 p->has_fp = 1;
2636                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2637                                                 break;
2638                                         default:
2639                                                 g_assert_not_reached ();
2640                                                 break;
2641                                         }
2642                                 }
2643                                 break;
2644                         case ArgOnStack:
2645                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2646                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2647                                 break;
2648                         default:
2649                                 g_assert_not_reached ();
2650                                 break;
2651                         }
2652                         break;
2653                 }
2654                 default:
2655                         g_assert_not_reached ();
2656                 }
2657         }
2658 }
2659
2660 /*
2661  * mono_arch_finish_dyn_call:
2662  *
2663  *   Store the result of a dyn call into the return value buffer passed to
2664  * start_dyn_call ().
2665  * This function should be as fast as possible, any work which does not depend
2666  * on the actual values of the arguments should be done in
2667  * mono_arch_dyn_call_prepare ().
2668  */
2669 void
2670 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2671 {
2672         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2673         MonoMethodSignature *sig = dinfo->sig;
2674         DynCallArgs *dargs = (DynCallArgs*)buf;
2675         guint8 *ret = dargs->ret;
2676         mgreg_t res = dargs->res;
2677         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2678         int i;
2679
2680         switch (sig_ret->type) {
2681         case MONO_TYPE_VOID:
2682                 *(gpointer*)ret = NULL;
2683                 break;
2684         case MONO_TYPE_OBJECT:
2685         case MONO_TYPE_I:
2686         case MONO_TYPE_U:
2687         case MONO_TYPE_PTR:
2688                 *(gpointer*)ret = GREG_TO_PTR(res);
2689                 break;
2690         case MONO_TYPE_I1:
2691                 *(gint8*)ret = res;
2692                 break;
2693         case MONO_TYPE_U1:
2694                 *(guint8*)ret = res;
2695                 break;
2696         case MONO_TYPE_I2:
2697                 *(gint16*)ret = res;
2698                 break;
2699         case MONO_TYPE_U2:
2700                 *(guint16*)ret = res;
2701                 break;
2702         case MONO_TYPE_I4:
2703                 *(gint32*)ret = res;
2704                 break;
2705         case MONO_TYPE_U4:
2706                 *(guint32*)ret = res;
2707                 break;
2708         case MONO_TYPE_I8:
2709                 *(gint64*)ret = res;
2710                 break;
2711         case MONO_TYPE_U8:
2712                 *(guint64*)ret = res;
2713                 break;
2714         case MONO_TYPE_R4:
2715                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2716                 break;
2717         case MONO_TYPE_R8:
2718                 *(double*)ret = dargs->fregs [0];
2719                 break;
2720         case MONO_TYPE_GENERICINST:
2721                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2722                         *(gpointer*)ret = GREG_TO_PTR(res);
2723                         break;
2724                 } else {
2725                         /* Fall through */
2726                 }
2727         case MONO_TYPE_VALUETYPE:
2728                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2729                         /* Nothing to do */
2730                 } else {
2731                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2732
2733                         g_assert (ainfo->storage == ArgValuetypeInReg);
2734
2735                         for (i = 0; i < 2; ++i) {
2736                                 switch (ainfo->pair_storage [0]) {
2737                                 case ArgInIReg:
2738                                         ((mgreg_t*)ret)[i] = res;
2739                                         break;
2740                                 case ArgInDoubleSSEReg:
2741                                         ((double*)ret)[i] = dargs->fregs [i];
2742                                         break;
2743                                 case ArgNone:
2744                                         break;
2745                                 default:
2746                                         g_assert_not_reached ();
2747                                         break;
2748                                 }
2749                         }
2750                 }
2751                 break;
2752         default:
2753                 g_assert_not_reached ();
2754         }
2755 }
2756
2757 /* emit an exception if condition is fail */
2758 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2759         do {                                                        \
2760                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2761                 if (tins == NULL) {                                                                             \
2762                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2763                                         MONO_PATCH_INFO_EXC, exc_name);  \
2764                         x86_branch32 (code, cond, 0, signed);               \
2765                 } else {        \
2766                         EMIT_COND_BRANCH (tins, cond, signed);  \
2767                 }                       \
2768         } while (0);
2769
2770 #define EMIT_FPCOMPARE(code) do { \
2771         amd64_fcompp (code); \
2772         amd64_fnstsw (code); \
2773 } while (0);
2774
2775 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2776     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2777         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2778         amd64_ ##op (code); \
2779         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2780         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2781 } while (0);
2782
2783 static guint8*
2784 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2785 {
2786         gboolean no_patch = FALSE;
2787
2788         /*
2789          * FIXME: Add support for thunks
2790          */
2791         {
2792                 gboolean near_call = FALSE;
2793
2794                 /*
2795                  * Indirect calls are expensive so try to make a near call if possible.
2796                  * The caller memory is allocated by the code manager so it is
2797                  * guaranteed to be at a 32 bit offset.
2798                  */
2799
2800                 if (patch_type != MONO_PATCH_INFO_ABS) {
2801                         /* The target is in memory allocated using the code manager */
2802                         near_call = TRUE;
2803
2804                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2805                                 if (((MonoMethod*)data)->klass->image->aot_module)
2806                                         /* The callee might be an AOT method */
2807                                         near_call = FALSE;
2808                                 if (((MonoMethod*)data)->dynamic)
2809                                         /* The target is in malloc-ed memory */
2810                                         near_call = FALSE;
2811                         }
2812
2813                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2814                                 /*
2815                                  * The call might go directly to a native function without
2816                                  * the wrapper.
2817                                  */
2818                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2819                                 if (mi) {
2820                                         gconstpointer target = mono_icall_get_wrapper (mi);
2821                                         if ((((guint64)target) >> 32) != 0)
2822                                                 near_call = FALSE;
2823                                 }
2824                         }
2825                 }
2826                 else {
2827                         MonoJumpInfo *jinfo = NULL;
2828
2829                         if (cfg->abs_patches)
2830                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2831                         if (jinfo) {
2832                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2833                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2834                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2835                                                 near_call = TRUE;
2836                                         no_patch = TRUE;
2837                                 } else {
2838                                         /*
2839                                          * This is not really an optimization, but required because the
2840                                          * generic class init trampolines use R11 to pass the vtable.
2841                                          */
2842                                         near_call = TRUE;
2843                                 }
2844                         } else {
2845                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2846                                 if (info) {
2847                                         if (info->func == info->wrapper) {
2848                                                 /* No wrapper */
2849                                                 if ((((guint64)info->func) >> 32) == 0)
2850                                                         near_call = TRUE;
2851                                         }
2852                                         else {
2853                                                 /* See the comment in mono_codegen () */
2854                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2855                                                         near_call = TRUE;
2856                                         }
2857                                 }
2858                                 else if ((((guint64)data) >> 32) == 0) {
2859                                         near_call = TRUE;
2860                                         no_patch = TRUE;
2861                                 }
2862                         }
2863                 }
2864
2865                 if (cfg->method->dynamic)
2866                         /* These methods are allocated using malloc */
2867                         near_call = FALSE;
2868
2869 #ifdef MONO_ARCH_NOMAP32BIT
2870                 near_call = FALSE;
2871 #endif
2872                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2873                 if (optimize_for_xen)
2874                         near_call = FALSE;
2875
2876                 if (cfg->compile_aot) {
2877                         near_call = TRUE;
2878                         no_patch = TRUE;
2879                 }
2880
2881                 if (near_call) {
2882                         /*
2883                          * Align the call displacement to an address divisible by 4 so it does
2884                          * not span cache lines. This is required for code patching to work on SMP
2885                          * systems.
2886                          */
2887                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2888                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2889                                 amd64_padding (code, pad_size);
2890                         }
2891                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2892                         amd64_call_code (code, 0);
2893                 }
2894                 else {
2895                         if (!no_patch && ((guint32)(code + 2 - cfg->native_code) % 8) != 0) {
2896                                 guint32 pad_size = 8 - ((guint32)(code + 2 - cfg->native_code) % 8);
2897                                 amd64_padding (code, pad_size);
2898                                 g_assert ((guint64)(code + 2 - cfg->native_code) % 8 == 0);
2899                         }
2900                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2901                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2902                         amd64_call_reg (code, GP_SCRATCH_REG);
2903                 }
2904         }
2905
2906         return code;
2907 }
2908
2909 static inline guint8*
2910 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2911 {
2912 #ifdef TARGET_WIN32
2913         if (win64_adjust_stack)
2914                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2915 #endif
2916         code = emit_call_body (cfg, code, patch_type, data);
2917 #ifdef TARGET_WIN32
2918         if (win64_adjust_stack)
2919                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2920 #endif
2921
2922         return code;
2923 }
2924
2925 static inline int
2926 store_membase_imm_to_store_membase_reg (int opcode)
2927 {
2928         switch (opcode) {
2929         case OP_STORE_MEMBASE_IMM:
2930                 return OP_STORE_MEMBASE_REG;
2931         case OP_STOREI4_MEMBASE_IMM:
2932                 return OP_STOREI4_MEMBASE_REG;
2933         case OP_STOREI8_MEMBASE_IMM:
2934                 return OP_STOREI8_MEMBASE_REG;
2935         }
2936
2937         return -1;
2938 }
2939
2940 #ifndef DISABLE_JIT
2941
2942 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2943
2944 /*
2945  * mono_arch_peephole_pass_1:
2946  *
2947  *   Perform peephole opts which should/can be performed before local regalloc
2948  */
2949 void
2950 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2951 {
2952         MonoInst *ins, *n;
2953
2954         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2955                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2956
2957                 switch (ins->opcode) {
2958                 case OP_ADD_IMM:
2959                 case OP_IADD_IMM:
2960                 case OP_LADD_IMM:
2961                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2962                                 /*
2963                                  * X86_LEA is like ADD, but doesn't have the
2964                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2965                                  * its operand to 64 bit.
2966                                  */
2967                                 ins->opcode = OP_X86_LEA_MEMBASE;
2968                                 ins->inst_basereg = ins->sreg1;
2969                         }
2970                         break;
2971                 case OP_LXOR:
2972                 case OP_IXOR:
2973                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2974                                 MonoInst *ins2;
2975
2976                                 /*
2977                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2978                                  * the latter has length 2-3 instead of 6 (reverse constant
2979                                  * propagation). These instruction sequences are very common
2980                                  * in the initlocals bblock.
2981                                  */
2982                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2983                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
2984                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
2985                                                 ins2->sreg1 = ins->dreg;
2986                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
2987                                                 /* Continue */
2988                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
2989                                                 NULLIFY_INS (ins2);
2990                                                 /* Continue */
2991                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
2992                                                 /* Continue */
2993                                         } else {
2994                                                 break;
2995                                         }
2996                                 }
2997                         }
2998                         break;
2999                 case OP_COMPARE_IMM:
3000                 case OP_LCOMPARE_IMM:
3001                         /* OP_COMPARE_IMM (reg, 0)
3002                          * -->
3003                          * OP_AMD64_TEST_NULL (reg)
3004                          */
3005                         if (!ins->inst_imm)
3006                                 ins->opcode = OP_AMD64_TEST_NULL;
3007                         break;
3008                 case OP_ICOMPARE_IMM:
3009                         if (!ins->inst_imm)
3010                                 ins->opcode = OP_X86_TEST_NULL;
3011                         break;
3012                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3013                         /*
3014                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3015                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3016                          * -->
3017                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3018                          * OP_COMPARE_IMM reg, imm
3019                          *
3020                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3021                          */
3022                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3023                             ins->inst_basereg == last_ins->inst_destbasereg &&
3024                             ins->inst_offset == last_ins->inst_offset) {
3025                                         ins->opcode = OP_ICOMPARE_IMM;
3026                                         ins->sreg1 = last_ins->sreg1;
3027
3028                                         /* check if we can remove cmp reg,0 with test null */
3029                                         if (!ins->inst_imm)
3030                                                 ins->opcode = OP_X86_TEST_NULL;
3031                                 }
3032
3033                         break;
3034                 }
3035
3036                 mono_peephole_ins (bb, ins);
3037         }
3038 }
3039
3040 void
3041 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3042 {
3043         MonoInst *ins, *n;
3044
3045         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3046                 switch (ins->opcode) {
3047                 case OP_ICONST:
3048                 case OP_I8CONST: {
3049                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3050                         /* reg = 0 -> XOR (reg, reg) */
3051                         /* XOR sets cflags on x86, so we cant do it always */
3052                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3053                                 ins->opcode = OP_LXOR;
3054                                 ins->sreg1 = ins->dreg;
3055                                 ins->sreg2 = ins->dreg;
3056                                 /* Fall through */
3057                         } else {
3058                                 break;
3059                         }
3060                 }
3061                 case OP_LXOR:
3062                         /*
3063                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3064                          * 0 result into 64 bits.
3065                          */
3066                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3067                                 ins->opcode = OP_IXOR;
3068                         }
3069                         /* Fall through */
3070                 case OP_IXOR:
3071                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3072                                 MonoInst *ins2;
3073
3074                                 /*
3075                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3076                                  * the latter has length 2-3 instead of 6 (reverse constant
3077                                  * propagation). These instruction sequences are very common
3078                                  * in the initlocals bblock.
3079                                  */
3080                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3081                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3082                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3083                                                 ins2->sreg1 = ins->dreg;
3084                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3085                                                 /* Continue */
3086                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3087                                                 NULLIFY_INS (ins2);
3088                                                 /* Continue */
3089                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3090                                                 /* Continue */
3091                                         } else {
3092                                                 break;
3093                                         }
3094                                 }
3095                         }
3096                         break;
3097                 case OP_IADD_IMM:
3098                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3099                                 ins->opcode = OP_X86_INC_REG;
3100                         break;
3101                 case OP_ISUB_IMM:
3102                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3103                                 ins->opcode = OP_X86_DEC_REG;
3104                         break;
3105                 }
3106
3107                 mono_peephole_ins (bb, ins);
3108         }
3109 }
3110
3111 #define NEW_INS(cfg,ins,dest,op) do {   \
3112                 MONO_INST_NEW ((cfg), (dest), (op)); \
3113         (dest)->cil_code = (ins)->cil_code; \
3114         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3115         } while (0)
3116
3117 /*
3118  * mono_arch_lowering_pass:
3119  *
3120  *  Converts complex opcodes into simpler ones so that each IR instruction
3121  * corresponds to one machine instruction.
3122  */
3123 void
3124 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3125 {
3126         MonoInst *ins, *n, *temp;
3127
3128         /*
3129          * FIXME: Need to add more instructions, but the current machine
3130          * description can't model some parts of the composite instructions like
3131          * cdq.
3132          */
3133         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3134                 switch (ins->opcode) {
3135                 case OP_DIV_IMM:
3136                 case OP_REM_IMM:
3137                 case OP_IDIV_IMM:
3138                 case OP_IDIV_UN_IMM:
3139                 case OP_IREM_UN_IMM:
3140                 case OP_LREM_IMM:
3141                 case OP_IREM_IMM:
3142                         mono_decompose_op_imm (cfg, bb, ins);
3143                         break;
3144                 case OP_COMPARE_IMM:
3145                 case OP_LCOMPARE_IMM:
3146                         if (!amd64_use_imm32 (ins->inst_imm)) {
3147                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3148                                 temp->inst_c0 = ins->inst_imm;
3149                                 temp->dreg = mono_alloc_ireg (cfg);
3150                                 ins->opcode = OP_COMPARE;
3151                                 ins->sreg2 = temp->dreg;
3152                         }
3153                         break;
3154 #ifndef __mono_ilp32__
3155                 case OP_LOAD_MEMBASE:
3156 #endif
3157                 case OP_LOADI8_MEMBASE:
3158                 /*  Don't generate memindex opcodes (to simplify */
3159                 /*  read sandboxing) */
3160                         if (!amd64_use_imm32 (ins->inst_offset)) {
3161                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3162                                 temp->inst_c0 = ins->inst_offset;
3163                                 temp->dreg = mono_alloc_ireg (cfg);
3164                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3165                                 ins->inst_indexreg = temp->dreg;
3166                         }
3167                         break;
3168 #ifndef __mono_ilp32__
3169                 case OP_STORE_MEMBASE_IMM:
3170 #endif
3171                 case OP_STOREI8_MEMBASE_IMM:
3172                         if (!amd64_use_imm32 (ins->inst_imm)) {
3173                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3174                                 temp->inst_c0 = ins->inst_imm;
3175                                 temp->dreg = mono_alloc_ireg (cfg);
3176                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3177                                 ins->sreg1 = temp->dreg;
3178                         }
3179                         break;
3180 #ifdef MONO_ARCH_SIMD_INTRINSICS
3181                 case OP_EXPAND_I1: {
3182                                 int temp_reg1 = mono_alloc_ireg (cfg);
3183                                 int temp_reg2 = mono_alloc_ireg (cfg);
3184                                 int original_reg = ins->sreg1;
3185
3186                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3187                                 temp->sreg1 = original_reg;
3188                                 temp->dreg = temp_reg1;
3189
3190                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3191                                 temp->sreg1 = temp_reg1;
3192                                 temp->dreg = temp_reg2;
3193                                 temp->inst_imm = 8;
3194
3195                                 NEW_INS (cfg, ins, temp, OP_LOR);
3196                                 temp->sreg1 = temp->dreg = temp_reg2;
3197                                 temp->sreg2 = temp_reg1;
3198
3199                                 ins->opcode = OP_EXPAND_I2;
3200                                 ins->sreg1 = temp_reg2;
3201                         }
3202                         break;
3203 #endif
3204                 default:
3205                         break;
3206                 }
3207         }
3208
3209         bb->max_vreg = cfg->next_vreg;
3210 }
3211
3212 static const int
3213 branch_cc_table [] = {
3214         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3215         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3216         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3217 };
3218
3219 /* Maps CMP_... constants to X86_CC_... constants */
3220 static const int
3221 cc_table [] = {
3222         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3223         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3224 };
3225
3226 static const int
3227 cc_signed_table [] = {
3228         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3229         FALSE, FALSE, FALSE, FALSE
3230 };
3231
3232 /*#include "cprop.c"*/
3233
3234 static unsigned char*
3235 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3236 {
3237         if (size == 8)
3238                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3239         else
3240                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3241
3242         if (size == 1)
3243                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3244         else if (size == 2)
3245                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3246         return code;
3247 }
3248
3249 static unsigned char*
3250 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3251 {
3252         int sreg = tree->sreg1;
3253         int need_touch = FALSE;
3254
3255 #if defined(TARGET_WIN32)
3256         need_touch = TRUE;
3257 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3258         if (!(tree->flags & MONO_INST_INIT))
3259                 need_touch = TRUE;
3260 #endif
3261
3262         if (need_touch) {
3263                 guint8* br[5];
3264
3265                 /*
3266                  * Under Windows:
3267                  * If requested stack size is larger than one page,
3268                  * perform stack-touch operation
3269                  */
3270                 /*
3271                  * Generate stack probe code.
3272                  * Under Windows, it is necessary to allocate one page at a time,
3273                  * "touching" stack after each successful sub-allocation. This is
3274                  * because of the way stack growth is implemented - there is a
3275                  * guard page before the lowest stack page that is currently commited.
3276                  * Stack normally grows sequentially so OS traps access to the
3277                  * guard page and commits more pages when needed.
3278                  */
3279                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3280                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3281
3282                 br[2] = code; /* loop */
3283                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3284                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3285                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3286                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3287                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3288                 amd64_patch (br[3], br[2]);
3289                 amd64_test_reg_reg (code, sreg, sreg);
3290                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3291                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3292
3293                 br[1] = code; x86_jump8 (code, 0);
3294
3295                 amd64_patch (br[0], code);
3296                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3297                 amd64_patch (br[1], code);
3298                 amd64_patch (br[4], code);
3299         }
3300         else
3301                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3302
3303         if (tree->flags & MONO_INST_INIT) {
3304                 int offset = 0;
3305                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3306                         amd64_push_reg (code, AMD64_RAX);
3307                         offset += 8;
3308                 }
3309                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3310                         amd64_push_reg (code, AMD64_RCX);
3311                         offset += 8;
3312                 }
3313                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3314                         amd64_push_reg (code, AMD64_RDI);
3315                         offset += 8;
3316                 }
3317
3318                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3319                 if (sreg != AMD64_RCX)
3320                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3321                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3322
3323                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3324                 if (cfg->param_area)
3325                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3326                 amd64_cld (code);
3327                 amd64_prefix (code, X86_REP_PREFIX);
3328                 amd64_stosl (code);
3329
3330                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3331                         amd64_pop_reg (code, AMD64_RDI);
3332                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3333                         amd64_pop_reg (code, AMD64_RCX);
3334                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3335                         amd64_pop_reg (code, AMD64_RAX);
3336         }
3337         return code;
3338 }
3339
3340 static guint8*
3341 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3342 {
3343         CallInfo *cinfo;
3344         guint32 quad;
3345
3346         /* Move return value to the target register */
3347         /* FIXME: do this in the local reg allocator */
3348         switch (ins->opcode) {
3349         case OP_CALL:
3350         case OP_CALL_REG:
3351         case OP_CALL_MEMBASE:
3352         case OP_LCALL:
3353         case OP_LCALL_REG:
3354         case OP_LCALL_MEMBASE:
3355                 g_assert (ins->dreg == AMD64_RAX);
3356                 break;
3357         case OP_FCALL:
3358         case OP_FCALL_REG:
3359         case OP_FCALL_MEMBASE: {
3360                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3361                 if (rtype->type == MONO_TYPE_R4) {
3362                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3363                 }
3364                 else {
3365                         if (ins->dreg != AMD64_XMM0)
3366                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3367                 }
3368                 break;
3369         }
3370         case OP_RCALL:
3371         case OP_RCALL_REG:
3372         case OP_RCALL_MEMBASE:
3373                 if (ins->dreg != AMD64_XMM0)
3374                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3375                 break;
3376         case OP_VCALL:
3377         case OP_VCALL_REG:
3378         case OP_VCALL_MEMBASE:
3379         case OP_VCALL2:
3380         case OP_VCALL2_REG:
3381         case OP_VCALL2_MEMBASE:
3382                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3383                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3384                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3385
3386                         /* Load the destination address */
3387                         g_assert (loc->opcode == OP_REGOFFSET);
3388                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3389
3390                         for (quad = 0; quad < 2; quad ++) {
3391                                 switch (cinfo->ret.pair_storage [quad]) {
3392                                 case ArgInIReg:
3393                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3394                                         break;
3395                                 case ArgInFloatSSEReg:
3396                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3397                                         break;
3398                                 case ArgInDoubleSSEReg:
3399                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3400                                         break;
3401                                 case ArgNone:
3402                                         break;
3403                                 default:
3404                                         NOT_IMPLEMENTED;
3405                                 }
3406                         }
3407                 }
3408                 break;
3409         }
3410
3411         return code;
3412 }
3413
3414 #endif /* DISABLE_JIT */
3415
3416 #ifdef TARGET_MACH
3417 static int tls_gs_offset;
3418 #endif
3419
3420 gboolean
3421 mono_arch_have_fast_tls (void)
3422 {
3423 #ifdef TARGET_MACH
3424         static gboolean have_fast_tls = FALSE;
3425         static gboolean inited = FALSE;
3426         guint8 *ins;
3427
3428         if (mini_get_debug_options ()->use_fallback_tls)
3429                 return FALSE;
3430
3431         if (inited)
3432                 return have_fast_tls;
3433
3434         ins = (guint8*)pthread_getspecific;
3435
3436         /*
3437          * We're looking for these two instructions:
3438          *
3439          * mov    %gs:[offset](,%rdi,8),%rax
3440          * retq
3441          */
3442         have_fast_tls = ins [0] == 0x65 &&
3443                        ins [1] == 0x48 &&
3444                        ins [2] == 0x8b &&
3445                        ins [3] == 0x04 &&
3446                        ins [4] == 0xfd &&
3447                        ins [6] == 0x00 &&
3448                        ins [7] == 0x00 &&
3449                        ins [8] == 0x00 &&
3450                        ins [9] == 0xc3;
3451
3452         tls_gs_offset = ins[5];
3453
3454         /*
3455          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3456          * For that version we're looking for these instructions:
3457          *
3458          * pushq  %rbp
3459          * movq   %rsp, %rbp
3460          * mov    %gs:[offset](,%rdi,8),%rax
3461          * popq   %rbp
3462          * retq
3463          */
3464         if (!have_fast_tls) {
3465                 have_fast_tls = ins [0] == 0x55 &&
3466                                ins [1] == 0x48 &&
3467                                ins [2] == 0x89 &&
3468                                ins [3] == 0xe5 &&
3469                                ins [4] == 0x65 &&
3470                                ins [5] == 0x48 &&
3471                                ins [6] == 0x8b &&
3472                                ins [7] == 0x04 &&
3473                                ins [8] == 0xfd &&
3474                                ins [10] == 0x00 &&
3475                                ins [11] == 0x00 &&
3476                                ins [12] == 0x00 &&
3477                                ins [13] == 0x5d &&
3478                                ins [14] == 0xc3;
3479
3480                 tls_gs_offset = ins[9];
3481         }
3482         inited = TRUE;
3483
3484         return have_fast_tls;
3485 #elif defined(TARGET_ANDROID)
3486         return FALSE;
3487 #else
3488         if (mini_get_debug_options ()->use_fallback_tls)
3489                 return FALSE;
3490         return TRUE;
3491 #endif
3492 }
3493
3494 int
3495 mono_amd64_get_tls_gs_offset (void)
3496 {
3497 #ifdef TARGET_OSX
3498         return tls_gs_offset;
3499 #else
3500         g_assert_not_reached ();
3501         return -1;
3502 #endif
3503 }
3504
3505 /*
3506  * \param code buffer to store code to
3507  * \param dreg hard register where to place the result
3508  * \param tls_offset offset info
3509  * \return a pointer to the end of the stored code
3510  *
3511  * mono_amd64_emit_tls_get emits in \p code the native code that puts in
3512  * the dreg register the item in the thread local storage identified
3513  * by tls_offset.
3514  */
3515 static guint8*
3516 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3517 {
3518 #ifdef TARGET_WIN32
3519         if (tls_offset < 64) {
3520                 x86_prefix (code, X86_GS_PREFIX);
3521                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3522         } else {
3523                 guint8 *buf [16];
3524
3525                 g_assert (tls_offset < 0x440);
3526                 /* Load TEB->TlsExpansionSlots */
3527                 x86_prefix (code, X86_GS_PREFIX);
3528                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3529                 amd64_test_reg_reg (code, dreg, dreg);
3530                 buf [0] = code;
3531                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3532                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3533                 amd64_patch (buf [0], code);
3534         }
3535 #elif defined(TARGET_MACH)
3536         x86_prefix (code, X86_GS_PREFIX);
3537         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3538 #else
3539         if (optimize_for_xen) {
3540                 x86_prefix (code, X86_FS_PREFIX);
3541                 amd64_mov_reg_mem (code, dreg, 0, 8);
3542                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3543         } else {
3544                 x86_prefix (code, X86_FS_PREFIX);
3545                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3546         }
3547 #endif
3548         return code;
3549 }
3550
3551 static guint8*
3552 mono_amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3553 {
3554 #ifdef TARGET_WIN32
3555         g_assert_not_reached ();
3556 #elif defined(TARGET_MACH)
3557         x86_prefix (code, X86_GS_PREFIX);
3558         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3559 #else
3560         g_assert (!optimize_for_xen);
3561         x86_prefix (code, X86_FS_PREFIX);
3562         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3563 #endif
3564         return code;
3565 }
3566
3567 /*
3568  * emit_setup_lmf:
3569  *
3570  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3571  */
3572 static guint8*
3573 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3574 {
3575         /*
3576          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3577          */
3578         /*
3579          * sp is saved right before calls but we need to save it here too so
3580          * async stack walks would work.
3581          */
3582         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3583         /* Save rbp */
3584         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3585         if (cfg->arch.omit_fp && cfa_offset != -1)
3586                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3587
3588         /* These can't contain refs */
3589         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3590         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3591         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3592         /* These are handled automatically by the stack marking code */
3593         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3594
3595         return code;
3596 }
3597
3598 #ifdef TARGET_WIN32
3599
3600 #define TEB_LAST_ERROR_OFFSET 0x068
3601
3602 static guint8*
3603 emit_get_last_error (guint8* code, int dreg)
3604 {
3605         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3606         x86_prefix (code, X86_GS_PREFIX);
3607         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3608
3609         return code;
3610 }
3611
3612 #else
3613
3614 static guint8*
3615 emit_get_last_error (guint8* code, int dreg)
3616 {
3617         g_assert_not_reached ();
3618 }
3619
3620 #endif
3621
3622 /* benchmark and set based on cpu */
3623 #define LOOP_ALIGNMENT 8
3624 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3625
3626 #ifndef DISABLE_JIT
3627 void
3628 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3629 {
3630         MonoInst *ins;
3631         MonoCallInst *call;
3632         guint offset;
3633         guint8 *code = cfg->native_code + cfg->code_len;
3634         int max_len;
3635
3636         /* Fix max_offset estimate for each successor bb */
3637         if (cfg->opt & MONO_OPT_BRANCH) {
3638                 int current_offset = cfg->code_len;
3639                 MonoBasicBlock *current_bb;
3640                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3641                         current_bb->max_offset = current_offset;
3642                         current_offset += current_bb->max_length;
3643                 }
3644         }
3645
3646         if (cfg->opt & MONO_OPT_LOOP) {
3647                 int pad, align = LOOP_ALIGNMENT;
3648                 /* set alignment depending on cpu */
3649                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3650                         pad = align - pad;
3651                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3652                         amd64_padding (code, pad);
3653                         cfg->code_len += pad;
3654                         bb->native_offset = cfg->code_len;
3655                 }
3656         }
3657
3658         if (cfg->verbose_level > 2)
3659                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3660
3661         offset = code - cfg->native_code;
3662
3663         mono_debug_open_block (cfg, bb, offset);
3664
3665     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3666                 x86_breakpoint (code);
3667
3668         MONO_BB_FOR_EACH_INS (bb, ins) {
3669                 offset = code - cfg->native_code;
3670
3671                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3672
3673 #define EXTRA_CODE_SPACE (16)
3674
3675                 if (G_UNLIKELY ((offset + max_len + EXTRA_CODE_SPACE) > cfg->code_size)) {
3676                         cfg->code_size *= 2;
3677                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3678                         code = cfg->native_code + offset;
3679                         cfg->stat_code_reallocs++;
3680                 }
3681
3682                 if (cfg->debug_info)
3683                         mono_debug_record_line_number (cfg, ins, offset);
3684
3685                 switch (ins->opcode) {
3686                 case OP_BIGMUL:
3687                         amd64_mul_reg (code, ins->sreg2, TRUE);
3688                         break;
3689                 case OP_BIGMUL_UN:
3690                         amd64_mul_reg (code, ins->sreg2, FALSE);
3691                         break;
3692                 case OP_X86_SETEQ_MEMBASE:
3693                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3694                         break;
3695                 case OP_STOREI1_MEMBASE_IMM:
3696                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3697                         break;
3698                 case OP_STOREI2_MEMBASE_IMM:
3699                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3700                         break;
3701                 case OP_STOREI4_MEMBASE_IMM:
3702                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3703                         break;
3704                 case OP_STOREI1_MEMBASE_REG:
3705                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3706                         break;
3707                 case OP_STOREI2_MEMBASE_REG:
3708                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3709                         break;
3710                 /* In AMD64 NaCl, pointers are 4 bytes, */
3711                 /*  so STORE_* != STOREI8_*. Likewise below. */
3712                 case OP_STORE_MEMBASE_REG:
3713                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3714                         break;
3715                 case OP_STOREI8_MEMBASE_REG:
3716                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3717                         break;
3718                 case OP_STOREI4_MEMBASE_REG:
3719                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3720                         break;
3721                 case OP_STORE_MEMBASE_IMM:
3722                         /* In NaCl, this could be a PCONST type, which could */
3723                         /* mean a pointer type was copied directly into the  */
3724                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3725                         /* the value would be 0x00000000FFFFFFFF which is    */
3726                         /* not proper for an imm32 unless you cast it.       */
3727                         g_assert (amd64_is_imm32 (ins->inst_imm));
3728                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3729                         break;
3730                 case OP_STOREI8_MEMBASE_IMM:
3731                         g_assert (amd64_is_imm32 (ins->inst_imm));
3732                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3733                         break;
3734                 case OP_LOAD_MEM:
3735 #ifdef __mono_ilp32__
3736                         /* In ILP32, pointers are 4 bytes, so separate these */
3737                         /* cases, use literal 8 below where we really want 8 */
3738                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3739                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3740                         break;
3741 #endif
3742                 case OP_LOADI8_MEM:
3743                         // FIXME: Decompose this earlier
3744                         if (amd64_use_imm32 (ins->inst_imm))
3745                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3746                         else {
3747                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3748                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3749                         }
3750                         break;
3751                 case OP_LOADI4_MEM:
3752                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3753                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3754                         break;
3755                 case OP_LOADU4_MEM:
3756                         // FIXME: Decompose this earlier
3757                         if (amd64_use_imm32 (ins->inst_imm))
3758                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3759                         else {
3760                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3761                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3762                         }
3763                         break;
3764                 case OP_LOADU1_MEM:
3765                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3766                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3767                         break;
3768                 case OP_LOADU2_MEM:
3769                         /* For NaCl, pointers are 4 bytes, so separate these */
3770                         /* cases, use literal 8 below where we really want 8 */
3771                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3772                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3773                         break;
3774                 case OP_LOAD_MEMBASE:
3775                         g_assert (amd64_is_imm32 (ins->inst_offset));
3776                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3777                         break;
3778                 case OP_LOADI8_MEMBASE:
3779                         /* Use literal 8 instead of sizeof pointer or */
3780                         /* register, we really want 8 for this opcode */
3781                         g_assert (amd64_is_imm32 (ins->inst_offset));
3782                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3783                         break;
3784                 case OP_LOADI4_MEMBASE:
3785                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3786                         break;
3787                 case OP_LOADU4_MEMBASE:
3788                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3789                         break;
3790                 case OP_LOADU1_MEMBASE:
3791                         /* The cpu zero extends the result into 64 bits */
3792                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3793                         break;
3794                 case OP_LOADI1_MEMBASE:
3795                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3796                         break;
3797                 case OP_LOADU2_MEMBASE:
3798                         /* The cpu zero extends the result into 64 bits */
3799                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3800                         break;
3801                 case OP_LOADI2_MEMBASE:
3802                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3803                         break;
3804                 case OP_AMD64_LOADI8_MEMINDEX:
3805                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3806                         break;
3807                 case OP_LCONV_TO_I1:
3808                 case OP_ICONV_TO_I1:
3809                 case OP_SEXT_I1:
3810                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3811                         break;
3812                 case OP_LCONV_TO_I2:
3813                 case OP_ICONV_TO_I2:
3814                 case OP_SEXT_I2:
3815                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3816                         break;
3817                 case OP_LCONV_TO_U1:
3818                 case OP_ICONV_TO_U1:
3819                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3820                         break;
3821                 case OP_LCONV_TO_U2:
3822                 case OP_ICONV_TO_U2:
3823                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3824                         break;
3825                 case OP_ZEXT_I4:
3826                         /* Clean out the upper word */
3827                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3828                         break;
3829                 case OP_SEXT_I4:
3830                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3831                         break;
3832                 case OP_COMPARE:
3833                 case OP_LCOMPARE:
3834                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3835                         break;
3836                 case OP_COMPARE_IMM:
3837 #if defined(__mono_ilp32__)
3838                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3839                         g_assert (amd64_is_imm32 (ins->inst_imm));
3840                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3841                         break;
3842 #endif
3843                 case OP_LCOMPARE_IMM:
3844                         g_assert (amd64_is_imm32 (ins->inst_imm));
3845                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
3846                         break;
3847                 case OP_X86_COMPARE_REG_MEMBASE:
3848                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
3849                         break;
3850                 case OP_X86_TEST_NULL:
3851                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
3852                         break;
3853                 case OP_AMD64_TEST_NULL:
3854                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
3855                         break;
3856
3857                 case OP_X86_ADD_REG_MEMBASE:
3858                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3859                         break;
3860                 case OP_X86_SUB_REG_MEMBASE:
3861                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3862                         break;
3863                 case OP_X86_AND_REG_MEMBASE:
3864                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3865                         break;
3866                 case OP_X86_OR_REG_MEMBASE:
3867                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3868                         break;
3869                 case OP_X86_XOR_REG_MEMBASE:
3870                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3871                         break;
3872
3873                 case OP_X86_ADD_MEMBASE_IMM:
3874                         /* FIXME: Make a 64 version too */
3875                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3876                         break;
3877                 case OP_X86_SUB_MEMBASE_IMM:
3878                         g_assert (amd64_is_imm32 (ins->inst_imm));
3879                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3880                         break;
3881                 case OP_X86_AND_MEMBASE_IMM:
3882                         g_assert (amd64_is_imm32 (ins->inst_imm));
3883                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3884                         break;
3885                 case OP_X86_OR_MEMBASE_IMM:
3886                         g_assert (amd64_is_imm32 (ins->inst_imm));
3887                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3888                         break;
3889                 case OP_X86_XOR_MEMBASE_IMM:
3890                         g_assert (amd64_is_imm32 (ins->inst_imm));
3891                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3892                         break;
3893                 case OP_X86_ADD_MEMBASE_REG:
3894                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3895                         break;
3896                 case OP_X86_SUB_MEMBASE_REG:
3897                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3898                         break;
3899                 case OP_X86_AND_MEMBASE_REG:
3900                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3901                         break;
3902                 case OP_X86_OR_MEMBASE_REG:
3903                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3904                         break;
3905                 case OP_X86_XOR_MEMBASE_REG:
3906                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3907                         break;
3908                 case OP_X86_INC_MEMBASE:
3909                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3910                         break;
3911                 case OP_X86_INC_REG:
3912                         amd64_inc_reg_size (code, ins->dreg, 4);
3913                         break;
3914                 case OP_X86_DEC_MEMBASE:
3915                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3916                         break;
3917                 case OP_X86_DEC_REG:
3918                         amd64_dec_reg_size (code, ins->dreg, 4);
3919                         break;
3920                 case OP_X86_MUL_REG_MEMBASE:
3921                 case OP_X86_MUL_MEMBASE_REG:
3922                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3923                         break;
3924                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
3925                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3926                         break;
3927                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3928                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3929                         break;
3930                 case OP_AMD64_COMPARE_MEMBASE_REG:
3931                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3932                         break;
3933                 case OP_AMD64_COMPARE_MEMBASE_IMM:
3934                         g_assert (amd64_is_imm32 (ins->inst_imm));
3935                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3936                         break;
3937                 case OP_X86_COMPARE_MEMBASE8_IMM:
3938                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3939                         break;
3940                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
3941                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3942                         break;
3943                 case OP_AMD64_COMPARE_REG_MEMBASE:
3944                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3945                         break;
3946
3947                 case OP_AMD64_ADD_REG_MEMBASE:
3948                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3949                         break;
3950                 case OP_AMD64_SUB_REG_MEMBASE:
3951                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3952                         break;
3953                 case OP_AMD64_AND_REG_MEMBASE:
3954                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3955                         break;
3956                 case OP_AMD64_OR_REG_MEMBASE:
3957                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3958                         break;
3959                 case OP_AMD64_XOR_REG_MEMBASE:
3960                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3961                         break;
3962
3963                 case OP_AMD64_ADD_MEMBASE_REG:
3964                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3965                         break;
3966                 case OP_AMD64_SUB_MEMBASE_REG:
3967                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3968                         break;
3969                 case OP_AMD64_AND_MEMBASE_REG:
3970                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3971                         break;
3972                 case OP_AMD64_OR_MEMBASE_REG:
3973                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3974                         break;
3975                 case OP_AMD64_XOR_MEMBASE_REG:
3976                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3977                         break;
3978
3979                 case OP_AMD64_ADD_MEMBASE_IMM:
3980                         g_assert (amd64_is_imm32 (ins->inst_imm));
3981                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3982                         break;
3983                 case OP_AMD64_SUB_MEMBASE_IMM:
3984                         g_assert (amd64_is_imm32 (ins->inst_imm));
3985                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3986                         break;
3987                 case OP_AMD64_AND_MEMBASE_IMM:
3988                         g_assert (amd64_is_imm32 (ins->inst_imm));
3989                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3990                         break;
3991                 case OP_AMD64_OR_MEMBASE_IMM:
3992                         g_assert (amd64_is_imm32 (ins->inst_imm));
3993                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3994                         break;
3995                 case OP_AMD64_XOR_MEMBASE_IMM:
3996                         g_assert (amd64_is_imm32 (ins->inst_imm));
3997                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3998                         break;
3999
4000                 case OP_BREAK:
4001                         amd64_breakpoint (code);
4002                         break;
4003                 case OP_RELAXED_NOP:
4004                         x86_prefix (code, X86_REP_PREFIX);
4005                         x86_nop (code);
4006                         break;
4007                 case OP_HARD_NOP:
4008                         x86_nop (code);
4009                         break;
4010                 case OP_NOP:
4011                 case OP_DUMMY_USE:
4012                 case OP_DUMMY_STORE:
4013                 case OP_DUMMY_ICONST:
4014                 case OP_DUMMY_R8CONST:
4015                 case OP_NOT_REACHED:
4016                 case OP_NOT_NULL:
4017                         break;
4018                 case OP_IL_SEQ_POINT:
4019                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4020                         break;
4021                 case OP_SEQ_POINT: {
4022                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4023                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4024                                 guint8 *label;
4025
4026                                 /* Load ss_tramp_var */
4027                                 /* This is equal to &ss_trampoline */
4028                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4029                                 /* Load the trampoline address */
4030                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4031                                 /* Call it if it is non-null */
4032                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4033                                 label = code;
4034                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4035                                 amd64_call_reg (code, AMD64_R11);
4036                                 amd64_patch (label, code);
4037                         }
4038
4039                         /*
4040                          * This is the address which is saved in seq points,
4041                          */
4042                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4043
4044                         if (cfg->compile_aot) {
4045                                 guint32 offset = code - cfg->native_code;
4046                                 guint32 val;
4047                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4048                                 guint8 *label;
4049
4050                                 /* Load info var */
4051                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4052                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4053                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4054                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4055                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4056                                 label = code;
4057                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4058                                 /* Call the trampoline */
4059                                 amd64_call_reg (code, AMD64_R11);
4060                                 amd64_patch (label, code);
4061                         } else {
4062                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4063                                 guint8 *label;
4064
4065                                 /*
4066                                  * Emit a test+branch against a constant, the constant will be overwritten
4067                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4068                                  */
4069                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4070                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4071                                 label = code;
4072                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4073
4074                                 g_assert (var);
4075                                 g_assert (var->opcode == OP_REGOFFSET);
4076                                 /* Load bp_tramp_var */
4077                                 /* This is equal to &bp_trampoline */
4078                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4079                                 /* Call the trampoline */
4080                                 amd64_call_membase (code, AMD64_R11, 0);
4081                                 amd64_patch (label, code);
4082                         }
4083                         /*
4084                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4085                          * to another IL offset.
4086                          */
4087                         x86_nop (code);
4088                         break;
4089                 }
4090                 case OP_ADDCC:
4091                 case OP_LADDCC:
4092                 case OP_LADD:
4093                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4094                         break;
4095                 case OP_ADC:
4096                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4097                         break;
4098                 case OP_ADD_IMM:
4099                 case OP_LADD_IMM:
4100                         g_assert (amd64_is_imm32 (ins->inst_imm));
4101                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4102                         break;
4103                 case OP_ADC_IMM:
4104                         g_assert (amd64_is_imm32 (ins->inst_imm));
4105                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4106                         break;
4107                 case OP_SUBCC:
4108                 case OP_LSUBCC:
4109                 case OP_LSUB:
4110                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4111                         break;
4112                 case OP_SBB:
4113                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4114                         break;
4115                 case OP_SUB_IMM:
4116                 case OP_LSUB_IMM:
4117                         g_assert (amd64_is_imm32 (ins->inst_imm));
4118                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4119                         break;
4120                 case OP_SBB_IMM:
4121                         g_assert (amd64_is_imm32 (ins->inst_imm));
4122                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4123                         break;
4124                 case OP_LAND:
4125                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4126                         break;
4127                 case OP_AND_IMM:
4128                 case OP_LAND_IMM:
4129                         g_assert (amd64_is_imm32 (ins->inst_imm));
4130                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4131                         break;
4132                 case OP_LMUL:
4133                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4134                         break;
4135                 case OP_MUL_IMM:
4136                 case OP_LMUL_IMM:
4137                 case OP_IMUL_IMM: {
4138                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4139
4140                         switch (ins->inst_imm) {
4141                         case 2:
4142                                 /* MOV r1, r2 */
4143                                 /* ADD r1, r1 */
4144                                 if (ins->dreg != ins->sreg1)
4145                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4146                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4147                                 break;
4148                         case 3:
4149                                 /* LEA r1, [r2 + r2*2] */
4150                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4151                                 break;
4152                         case 5:
4153                                 /* LEA r1, [r2 + r2*4] */
4154                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4155                                 break;
4156                         case 6:
4157                                 /* LEA r1, [r2 + r2*2] */
4158                                 /* ADD r1, r1          */
4159                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4160                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4161                                 break;
4162                         case 9:
4163                                 /* LEA r1, [r2 + r2*8] */
4164                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4165                                 break;
4166                         case 10:
4167                                 /* LEA r1, [r2 + r2*4] */
4168                                 /* ADD r1, r1          */
4169                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4170                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4171                                 break;
4172                         case 12:
4173                                 /* LEA r1, [r2 + r2*2] */
4174                                 /* SHL r1, 2           */
4175                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4176                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4177                                 break;
4178                         case 25:
4179                                 /* LEA r1, [r2 + r2*4] */
4180                                 /* LEA r1, [r1 + r1*4] */
4181                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4182                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4183                                 break;
4184                         case 100:
4185                                 /* LEA r1, [r2 + r2*4] */
4186                                 /* SHL r1, 2           */
4187                                 /* LEA r1, [r1 + r1*4] */
4188                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4189                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4190                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4191                                 break;
4192                         default:
4193                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4194                                 break;
4195                         }
4196                         break;
4197                 }
4198                 case OP_LDIV:
4199                 case OP_LREM:
4200                         /* Regalloc magic makes the div/rem cases the same */
4201                         if (ins->sreg2 == AMD64_RDX) {
4202                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4203                                 amd64_cdq (code);
4204                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4205                         } else {
4206                                 amd64_cdq (code);
4207                                 amd64_div_reg (code, ins->sreg2, TRUE);
4208                         }
4209                         break;
4210                 case OP_LDIV_UN:
4211                 case OP_LREM_UN:
4212                         if (ins->sreg2 == AMD64_RDX) {
4213                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4214                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4215                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4216                         } else {
4217                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4218                                 amd64_div_reg (code, ins->sreg2, FALSE);
4219                         }
4220                         break;
4221                 case OP_IDIV:
4222                 case OP_IREM:
4223                         if (ins->sreg2 == AMD64_RDX) {
4224                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4225                                 amd64_cdq_size (code, 4);
4226                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4227                         } else {
4228                                 amd64_cdq_size (code, 4);
4229                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4230                         }
4231                         break;
4232                 case OP_IDIV_UN:
4233                 case OP_IREM_UN:
4234                         if (ins->sreg2 == AMD64_RDX) {
4235                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4236                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4237                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4238                         } else {
4239                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4240                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4241                         }
4242                         break;
4243                 case OP_LMUL_OVF:
4244                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4245                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4246                         break;
4247                 case OP_LOR:
4248                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4249                         break;
4250                 case OP_OR_IMM:
4251                 case OP_LOR_IMM:
4252                         g_assert (amd64_is_imm32 (ins->inst_imm));
4253                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4254                         break;
4255                 case OP_LXOR:
4256                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4257                         break;
4258                 case OP_XOR_IMM:
4259                 case OP_LXOR_IMM:
4260                         g_assert (amd64_is_imm32 (ins->inst_imm));
4261                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4262                         break;
4263                 case OP_LSHL:
4264                         g_assert (ins->sreg2 == AMD64_RCX);
4265                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4266                         break;
4267                 case OP_LSHR:
4268                         g_assert (ins->sreg2 == AMD64_RCX);
4269                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4270                         break;
4271                 case OP_SHR_IMM:
4272                 case OP_LSHR_IMM:
4273                         g_assert (amd64_is_imm32 (ins->inst_imm));
4274                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4275                         break;
4276                 case OP_SHR_UN_IMM:
4277                         g_assert (amd64_is_imm32 (ins->inst_imm));
4278                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4279                         break;
4280                 case OP_LSHR_UN_IMM:
4281                         g_assert (amd64_is_imm32 (ins->inst_imm));
4282                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4283                         break;
4284                 case OP_LSHR_UN:
4285                         g_assert (ins->sreg2 == AMD64_RCX);
4286                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4287                         break;
4288                 case OP_SHL_IMM:
4289                 case OP_LSHL_IMM:
4290                         g_assert (amd64_is_imm32 (ins->inst_imm));
4291                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4292                         break;
4293
4294                 case OP_IADDCC:
4295                 case OP_IADD:
4296                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4297                         break;
4298                 case OP_IADC:
4299                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4300                         break;
4301                 case OP_IADD_IMM:
4302                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4303                         break;
4304                 case OP_IADC_IMM:
4305                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4306                         break;
4307                 case OP_ISUBCC:
4308                 case OP_ISUB:
4309                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4310                         break;
4311                 case OP_ISBB:
4312                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4313                         break;
4314                 case OP_ISUB_IMM:
4315                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4316                         break;
4317                 case OP_ISBB_IMM:
4318                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4319                         break;
4320                 case OP_IAND:
4321                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4322                         break;
4323                 case OP_IAND_IMM:
4324                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4325                         break;
4326                 case OP_IOR:
4327                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4328                         break;
4329                 case OP_IOR_IMM:
4330                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4331                         break;
4332                 case OP_IXOR:
4333                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4334                         break;
4335                 case OP_IXOR_IMM:
4336                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4337                         break;
4338                 case OP_INEG:
4339                         amd64_neg_reg_size (code, ins->sreg1, 4);
4340                         break;
4341                 case OP_INOT:
4342                         amd64_not_reg_size (code, ins->sreg1, 4);
4343                         break;
4344                 case OP_ISHL:
4345                         g_assert (ins->sreg2 == AMD64_RCX);
4346                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4347                         break;
4348                 case OP_ISHR:
4349                         g_assert (ins->sreg2 == AMD64_RCX);
4350                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4351                         break;
4352                 case OP_ISHR_IMM:
4353                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4354                         break;
4355                 case OP_ISHR_UN_IMM:
4356                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4357                         break;
4358                 case OP_ISHR_UN:
4359                         g_assert (ins->sreg2 == AMD64_RCX);
4360                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4361                         break;
4362                 case OP_ISHL_IMM:
4363                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4364                         break;
4365                 case OP_IMUL:
4366                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4367                         break;
4368                 case OP_IMUL_OVF:
4369                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4370                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4371                         break;
4372                 case OP_IMUL_OVF_UN:
4373                 case OP_LMUL_OVF_UN: {
4374                         /* the mul operation and the exception check should most likely be split */
4375                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4376                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4377                         /*g_assert (ins->sreg2 == X86_EAX);
4378                         g_assert (ins->dreg == X86_EAX);*/
4379                         if (ins->sreg2 == X86_EAX) {
4380                                 non_eax_reg = ins->sreg1;
4381                         } else if (ins->sreg1 == X86_EAX) {
4382                                 non_eax_reg = ins->sreg2;
4383                         } else {
4384                                 /* no need to save since we're going to store to it anyway */
4385                                 if (ins->dreg != X86_EAX) {
4386                                         saved_eax = TRUE;
4387                                         amd64_push_reg (code, X86_EAX);
4388                                 }
4389                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4390                                 non_eax_reg = ins->sreg2;
4391                         }
4392                         if (ins->dreg == X86_EDX) {
4393                                 if (!saved_eax) {
4394                                         saved_eax = TRUE;
4395                                         amd64_push_reg (code, X86_EAX);
4396                                 }
4397                         } else {
4398                                 saved_edx = TRUE;
4399                                 amd64_push_reg (code, X86_EDX);
4400                         }
4401                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4402                         /* save before the check since pop and mov don't change the flags */
4403                         if (ins->dreg != X86_EAX)
4404                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4405                         if (saved_edx)
4406                                 amd64_pop_reg (code, X86_EDX);
4407                         if (saved_eax)
4408                                 amd64_pop_reg (code, X86_EAX);
4409                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4410                         break;
4411                 }
4412                 case OP_ICOMPARE:
4413                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4414                         break;
4415                 case OP_ICOMPARE_IMM:
4416                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4417                         break;
4418                 case OP_IBEQ:
4419                 case OP_IBLT:
4420                 case OP_IBGT:
4421                 case OP_IBGE:
4422                 case OP_IBLE:
4423                 case OP_LBEQ:
4424                 case OP_LBLT:
4425                 case OP_LBGT:
4426                 case OP_LBGE:
4427                 case OP_LBLE:
4428                 case OP_IBNE_UN:
4429                 case OP_IBLT_UN:
4430                 case OP_IBGT_UN:
4431                 case OP_IBGE_UN:
4432                 case OP_IBLE_UN:
4433                 case OP_LBNE_UN:
4434                 case OP_LBLT_UN:
4435                 case OP_LBGT_UN:
4436                 case OP_LBGE_UN:
4437                 case OP_LBLE_UN:
4438                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4439                         break;
4440
4441                 case OP_CMOV_IEQ:
4442                 case OP_CMOV_IGE:
4443                 case OP_CMOV_IGT:
4444                 case OP_CMOV_ILE:
4445                 case OP_CMOV_ILT:
4446                 case OP_CMOV_INE_UN:
4447                 case OP_CMOV_IGE_UN:
4448                 case OP_CMOV_IGT_UN:
4449                 case OP_CMOV_ILE_UN:
4450                 case OP_CMOV_ILT_UN:
4451                 case OP_CMOV_LEQ:
4452                 case OP_CMOV_LGE:
4453                 case OP_CMOV_LGT:
4454                 case OP_CMOV_LLE:
4455                 case OP_CMOV_LLT:
4456                 case OP_CMOV_LNE_UN:
4457                 case OP_CMOV_LGE_UN:
4458                 case OP_CMOV_LGT_UN:
4459                 case OP_CMOV_LLE_UN:
4460                 case OP_CMOV_LLT_UN:
4461                         g_assert (ins->dreg == ins->sreg1);
4462                         /* This needs to operate on 64 bit values */
4463                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4464                         break;
4465
4466                 case OP_LNOT:
4467                         amd64_not_reg (code, ins->sreg1);
4468                         break;
4469                 case OP_LNEG:
4470                         amd64_neg_reg (code, ins->sreg1);
4471                         break;
4472
4473                 case OP_ICONST:
4474                 case OP_I8CONST:
4475                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4476                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4477                         else
4478                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4479                         break;
4480                 case OP_AOTCONST:
4481                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4482                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4483                         break;
4484                 case OP_JUMP_TABLE:
4485                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4486                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4487                         break;
4488                 case OP_MOVE:
4489                         if (ins->dreg != ins->sreg1)
4490                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4491                         break;
4492                 case OP_AMD64_SET_XMMREG_R4: {
4493                         if (cfg->r4fp) {
4494                                 if (ins->dreg != ins->sreg1)
4495                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4496                         } else {
4497                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4498                         }
4499                         break;
4500                 }
4501                 case OP_AMD64_SET_XMMREG_R8: {
4502                         if (ins->dreg != ins->sreg1)
4503                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4504                         break;
4505                 }
4506                 case OP_TAILCALL: {
4507                         MonoCallInst *call = (MonoCallInst*)ins;
4508                         int i, save_area_offset;
4509
4510                         g_assert (!cfg->method->save_lmf);
4511
4512                         /* the size of the tailcall op depends on signature, let's check for enough
4513                          * space in the code buffer here again */
4514                         max_len += AMD64_NREG * 4 + call->stack_usage * 15 + EXTRA_CODE_SPACE;
4515
4516                         if (G_UNLIKELY (offset + max_len > cfg->code_size)) {
4517                                 cfg->code_size *= 2;
4518                                 cfg->native_code = (unsigned char *) mono_realloc_native_code(cfg);
4519                                 code = cfg->native_code + offset;
4520                                 cfg->stat_code_reallocs++;
4521                         }
4522
4523                         /* Restore callee saved registers */
4524                         save_area_offset = cfg->arch.reg_save_area_offset;
4525                         for (i = 0; i < AMD64_NREG; ++i)
4526                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4527                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4528                                         save_area_offset += 8;
4529                                 }
4530
4531                         if (cfg->arch.omit_fp) {
4532                                 if (cfg->arch.stack_alloc_size)
4533                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4534                                 // FIXME:
4535                                 if (call->stack_usage)
4536                                         NOT_IMPLEMENTED;
4537                         } else {
4538                                 /* Copy arguments on the stack to our argument area */
4539                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4540                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4541                                         amd64_mov_membase_reg (code, AMD64_RBP, ARGS_OFFSET + i, AMD64_RAX, sizeof(mgreg_t));
4542                                 }
4543
4544 #ifdef TARGET_WIN32
4545                                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
4546                                 amd64_pop_reg (code, AMD64_RBP);
4547                                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
4548 #else
4549                                 amd64_leave (code);
4550 #endif
4551                         }
4552
4553                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4554                         if (cfg->compile_aot)
4555                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4556                         else
4557                                 amd64_set_reg_template (code, AMD64_R11);
4558                         amd64_jump_reg (code, AMD64_R11);
4559                         ins->flags |= MONO_INST_GC_CALLSITE;
4560                         ins->backend.pc_offset = code - cfg->native_code;
4561                         break;
4562                 }
4563                 case OP_CHECK_THIS:
4564                         /* ensure ins->sreg1 is not NULL */
4565                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4566                         break;
4567                 case OP_ARGLIST: {
4568                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4569                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4570                         break;
4571                 }
4572                 case OP_CALL:
4573                 case OP_FCALL:
4574                 case OP_RCALL:
4575                 case OP_LCALL:
4576                 case OP_VCALL:
4577                 case OP_VCALL2:
4578                 case OP_VOIDCALL:
4579                         call = (MonoCallInst*)ins;
4580                         /*
4581                          * The AMD64 ABI forces callers to know about varargs.
4582                          */
4583                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4584                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4585                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4586                                 /*
4587                                  * Since the unmanaged calling convention doesn't contain a
4588                                  * 'vararg' entry, we have to treat every pinvoke call as a
4589                                  * potential vararg call.
4590                                  */
4591                                 guint32 nregs, i;
4592                                 nregs = 0;
4593                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4594                                         if (call->used_fregs & (1 << i))
4595                                                 nregs ++;
4596                                 if (!nregs)
4597                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4598                                 else
4599                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4600                         }
4601
4602                         if (ins->flags & MONO_INST_HAS_METHOD)
4603                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4604                         else
4605                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4606                         ins->flags |= MONO_INST_GC_CALLSITE;
4607                         ins->backend.pc_offset = code - cfg->native_code;
4608                         code = emit_move_return_value (cfg, ins, code);
4609                         break;
4610                 case OP_FCALL_REG:
4611                 case OP_RCALL_REG:
4612                 case OP_LCALL_REG:
4613                 case OP_VCALL_REG:
4614                 case OP_VCALL2_REG:
4615                 case OP_VOIDCALL_REG:
4616                 case OP_CALL_REG:
4617                         call = (MonoCallInst*)ins;
4618
4619                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4620                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4621                                 ins->sreg1 = AMD64_R11;
4622                         }
4623
4624                         /*
4625                          * The AMD64 ABI forces callers to know about varargs.
4626                          */
4627                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4628                                 if (ins->sreg1 == AMD64_RAX) {
4629                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4630                                         ins->sreg1 = AMD64_R11;
4631                                 }
4632                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4633                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4634                                 /*
4635                                  * Since the unmanaged calling convention doesn't contain a
4636                                  * 'vararg' entry, we have to treat every pinvoke call as a
4637                                  * potential vararg call.
4638                                  */
4639                                 guint32 nregs, i;
4640                                 nregs = 0;
4641                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4642                                         if (call->used_fregs & (1 << i))
4643                                                 nregs ++;
4644                                 if (ins->sreg1 == AMD64_RAX) {
4645                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4646                                         ins->sreg1 = AMD64_R11;
4647                                 }
4648                                 if (!nregs)
4649                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4650                                 else
4651                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4652                         }
4653
4654                         amd64_call_reg (code, ins->sreg1);
4655                         ins->flags |= MONO_INST_GC_CALLSITE;
4656                         ins->backend.pc_offset = code - cfg->native_code;
4657                         code = emit_move_return_value (cfg, ins, code);
4658                         break;
4659                 case OP_FCALL_MEMBASE:
4660                 case OP_RCALL_MEMBASE:
4661                 case OP_LCALL_MEMBASE:
4662                 case OP_VCALL_MEMBASE:
4663                 case OP_VCALL2_MEMBASE:
4664                 case OP_VOIDCALL_MEMBASE:
4665                 case OP_CALL_MEMBASE:
4666                         call = (MonoCallInst*)ins;
4667
4668                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4669                         ins->flags |= MONO_INST_GC_CALLSITE;
4670                         ins->backend.pc_offset = code - cfg->native_code;
4671                         code = emit_move_return_value (cfg, ins, code);
4672                         break;
4673                 case OP_DYN_CALL: {
4674                         int i, limit_reg, index_reg, src_reg, dst_reg;
4675                         MonoInst *var = cfg->dyn_call_var;
4676                         guint8 *label;
4677                         guint8 *buf [16];
4678
4679                         g_assert (var->opcode == OP_REGOFFSET);
4680
4681                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4682                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4683                         /* r10 = ftn */
4684                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4685
4686                         /* Save args buffer */
4687                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4688
4689                         /* Set fp arg regs */
4690                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4691                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4692                         label = code;
4693                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4694                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4695                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4696                         amd64_patch (label, code);
4697
4698                         /* Allocate param area */
4699                         /* This doesn't need to be freed since OP_DYN_CALL is never called in a loop */
4700                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, nstack_args), 8);
4701                         amd64_shift_reg_imm (code, X86_SHL, AMD64_RAX, 3);
4702                         amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, AMD64_RAX);
4703                         /* Set stack args */
4704                         /* rax/rcx/rdx/r8/r9 is scratch */
4705                         limit_reg = AMD64_RAX;
4706                         index_reg = AMD64_RCX;
4707                         src_reg = AMD64_R8;
4708                         dst_reg = AMD64_R9;
4709                         amd64_mov_reg_membase (code, limit_reg, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, nstack_args), 8);
4710                         amd64_mov_reg_imm (code, index_reg, 0);
4711                         amd64_lea_membase (code, src_reg, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS) * sizeof(mgreg_t)));
4712                         amd64_mov_reg_reg (code, dst_reg, AMD64_RSP, 8);
4713                         buf [0] = code;
4714                         x86_jump8 (code, 0);
4715                         buf [1] = code;
4716                         amd64_mov_reg_membase (code, AMD64_RDX, src_reg, 0, 8);
4717                         amd64_mov_membase_reg (code, dst_reg, 0, AMD64_RDX, 8);
4718                         amd64_alu_reg_imm (code, X86_ADD, index_reg, 1);
4719                         amd64_alu_reg_imm (code, X86_ADD, src_reg, 8);
4720                         amd64_alu_reg_imm (code, X86_ADD, dst_reg, 8);
4721                         amd64_patch (buf [0], code);
4722                         amd64_alu_reg_reg (code, X86_CMP, index_reg, limit_reg);
4723                         buf [2] = code;
4724                         x86_branch8 (code, X86_CC_LT, 0, FALSE);
4725                         amd64_patch (buf [2], buf [1]);
4726
4727                         /* Set argument registers */
4728                         for (i = 0; i < PARAM_REGS; ++i)
4729                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + (i * sizeof(mgreg_t)), sizeof(mgreg_t));
4730
4731                         /* Make the call */
4732                         amd64_call_reg (code, AMD64_R10);
4733
4734                         ins->flags |= MONO_INST_GC_CALLSITE;
4735                         ins->backend.pc_offset = code - cfg->native_code;
4736
4737                         /* Save result */
4738                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4739                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4740                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4741                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4742                         break;
4743                 }
4744                 case OP_AMD64_SAVE_SP_TO_LMF: {
4745                         MonoInst *lmf_var = cfg->lmf_var;
4746                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4747                         break;
4748                 }
4749                 case OP_X86_PUSH:
4750                         g_assert_not_reached ();
4751                         amd64_push_reg (code, ins->sreg1);
4752                         break;
4753                 case OP_X86_PUSH_IMM:
4754                         g_assert_not_reached ();
4755                         g_assert (amd64_is_imm32 (ins->inst_imm));
4756                         amd64_push_imm (code, ins->inst_imm);
4757                         break;
4758                 case OP_X86_PUSH_MEMBASE:
4759                         g_assert_not_reached ();
4760                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4761                         break;
4762                 case OP_X86_PUSH_OBJ: {
4763                         int size = ALIGN_TO (ins->inst_imm, 8);
4764
4765                         g_assert_not_reached ();
4766
4767                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4768                         amd64_push_reg (code, AMD64_RDI);
4769                         amd64_push_reg (code, AMD64_RSI);
4770                         amd64_push_reg (code, AMD64_RCX);
4771                         if (ins->inst_offset)
4772                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4773                         else
4774                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4775                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4776                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4777                         amd64_cld (code);
4778                         amd64_prefix (code, X86_REP_PREFIX);
4779                         amd64_movsd (code);
4780                         amd64_pop_reg (code, AMD64_RCX);
4781                         amd64_pop_reg (code, AMD64_RSI);
4782                         amd64_pop_reg (code, AMD64_RDI);
4783                         break;
4784                 }
4785                 case OP_GENERIC_CLASS_INIT: {
4786                         guint8 *jump;
4787
4788                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4789
4790                         amd64_test_membase_imm_size (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoVTable, initialized), 1, 1);
4791                         jump = code;
4792                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4793
4794                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4795                         ins->flags |= MONO_INST_GC_CALLSITE;
4796                         ins->backend.pc_offset = code - cfg->native_code;
4797
4798                         x86_patch (jump, code);
4799                         break;
4800                 }
4801
4802                 case OP_X86_LEA:
4803                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4804                         break;
4805                 case OP_X86_LEA_MEMBASE:
4806                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4807                         break;
4808                 case OP_X86_XCHG:
4809                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4810                         break;
4811                 case OP_LOCALLOC:
4812                         /* keep alignment */
4813                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4814                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4815                         code = mono_emit_stack_alloc (cfg, code, ins);
4816                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4817                         if (cfg->param_area)
4818                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4819                         break;
4820                 case OP_LOCALLOC_IMM: {
4821                         guint32 size = ins->inst_imm;
4822                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4823
4824                         if (ins->flags & MONO_INST_INIT) {
4825                                 if (size < 64) {
4826                                         int i;
4827
4828                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4829                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4830
4831                                         for (i = 0; i < size; i += 8)
4832                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4833                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4834                                 } else {
4835                                         amd64_mov_reg_imm (code, ins->dreg, size);
4836                                         ins->sreg1 = ins->dreg;
4837
4838                                         code = mono_emit_stack_alloc (cfg, code, ins);
4839                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4840                                 }
4841                         } else {
4842                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4843                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4844                         }
4845                         if (cfg->param_area)
4846                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4847                         break;
4848                 }
4849                 case OP_THROW: {
4850                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4851                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4852                                              (gpointer)"mono_arch_throw_exception", FALSE);
4853                         ins->flags |= MONO_INST_GC_CALLSITE;
4854                         ins->backend.pc_offset = code - cfg->native_code;
4855                         break;
4856                 }
4857                 case OP_RETHROW: {
4858                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4859                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4860                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4861                         ins->flags |= MONO_INST_GC_CALLSITE;
4862                         ins->backend.pc_offset = code - cfg->native_code;
4863                         break;
4864                 }
4865                 case OP_CALL_HANDLER:
4866                         /* Align stack */
4867                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4868                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4869                         amd64_call_imm (code, 0);
4870                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4871                         /* Restore stack alignment */
4872                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4873                         break;
4874                 case OP_START_HANDLER: {
4875                         /* Even though we're saving RSP, use sizeof */
4876                         /* gpointer because spvar is of type IntPtr */
4877                         /* see: mono_create_spvar_for_region */
4878                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4879                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
4880
4881                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
4882                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FILTER)) &&
4883                                 cfg->param_area) {
4884                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
4885                         }
4886                         break;
4887                 }
4888                 case OP_ENDFINALLY: {
4889                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4890                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4891                         amd64_ret (code);
4892                         break;
4893                 }
4894                 case OP_ENDFILTER: {
4895                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4896                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4897                         /* The local allocator will put the result into RAX */
4898                         amd64_ret (code);
4899                         break;
4900                 }
4901                 case OP_GET_EX_OBJ:
4902                         if (ins->dreg != AMD64_RAX)
4903                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
4904                         break;
4905                 case OP_LABEL:
4906                         ins->inst_c0 = code - cfg->native_code;
4907                         break;
4908                 case OP_BR:
4909                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
4910                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
4911                         //break;
4912                                 if (ins->inst_target_bb->native_offset) {
4913                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
4914                                 } else {
4915                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4916                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
4917                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
4918                                                 x86_jump8 (code, 0);
4919                                         else
4920                                                 x86_jump32 (code, 0);
4921                         }
4922                         break;
4923                 case OP_BR_REG:
4924                         amd64_jump_reg (code, ins->sreg1);
4925                         break;
4926                 case OP_ICNEQ:
4927                 case OP_ICGE:
4928                 case OP_ICLE:
4929                 case OP_ICGE_UN:
4930                 case OP_ICLE_UN:
4931
4932                 case OP_CEQ:
4933                 case OP_LCEQ:
4934                 case OP_ICEQ:
4935                 case OP_CLT:
4936                 case OP_LCLT:
4937                 case OP_ICLT:
4938                 case OP_CGT:
4939                 case OP_ICGT:
4940                 case OP_LCGT:
4941                 case OP_CLT_UN:
4942                 case OP_LCLT_UN:
4943                 case OP_ICLT_UN:
4944                 case OP_CGT_UN:
4945                 case OP_LCGT_UN:
4946                 case OP_ICGT_UN:
4947                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4948                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4949                         break;
4950                 case OP_COND_EXC_EQ:
4951                 case OP_COND_EXC_NE_UN:
4952                 case OP_COND_EXC_LT:
4953                 case OP_COND_EXC_LT_UN:
4954                 case OP_COND_EXC_GT:
4955                 case OP_COND_EXC_GT_UN:
4956                 case OP_COND_EXC_GE:
4957                 case OP_COND_EXC_GE_UN:
4958                 case OP_COND_EXC_LE:
4959                 case OP_COND_EXC_LE_UN:
4960                 case OP_COND_EXC_IEQ:
4961                 case OP_COND_EXC_INE_UN:
4962                 case OP_COND_EXC_ILT:
4963                 case OP_COND_EXC_ILT_UN:
4964                 case OP_COND_EXC_IGT:
4965                 case OP_COND_EXC_IGT_UN:
4966                 case OP_COND_EXC_IGE:
4967                 case OP_COND_EXC_IGE_UN:
4968                 case OP_COND_EXC_ILE:
4969                 case OP_COND_EXC_ILE_UN:
4970                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
4971                         break;
4972                 case OP_COND_EXC_OV:
4973                 case OP_COND_EXC_NO:
4974                 case OP_COND_EXC_C:
4975                 case OP_COND_EXC_NC:
4976                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
4977                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
4978                         break;
4979                 case OP_COND_EXC_IOV:
4980                 case OP_COND_EXC_INO:
4981                 case OP_COND_EXC_IC:
4982                 case OP_COND_EXC_INC:
4983                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
4984                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
4985                         break;
4986
4987                 /* floating point opcodes */
4988                 case OP_R8CONST: {
4989                         double d = *(double *)ins->inst_p0;
4990
4991                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
4992                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4993                         }
4994                         else {
4995                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
4996                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4997                         }
4998                         break;
4999                 }
5000                 case OP_R4CONST: {
5001                         float f = *(float *)ins->inst_p0;
5002
5003                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
5004                                 if (cfg->r4fp)
5005                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
5006                                 else
5007                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
5008                         }
5009                         else {
5010                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
5011                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5012                                 if (!cfg->r4fp)
5013                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5014                         }
5015                         break;
5016                 }
5017                 case OP_STORER8_MEMBASE_REG:
5018                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5019                         break;
5020                 case OP_LOADR8_MEMBASE:
5021                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5022                         break;
5023                 case OP_STORER4_MEMBASE_REG:
5024                         if (cfg->r4fp) {
5025                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5026                         } else {
5027                                 /* This requires a double->single conversion */
5028                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5029                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5030                         }
5031                         break;
5032                 case OP_LOADR4_MEMBASE:
5033                         if (cfg->r4fp) {
5034                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5035                         } else {
5036                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5037                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5038                         }
5039                         break;
5040                 case OP_ICONV_TO_R4:
5041                         if (cfg->r4fp) {
5042                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5043                         } else {
5044                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5045                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5046                         }
5047                         break;
5048                 case OP_ICONV_TO_R8:
5049                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5050                         break;
5051                 case OP_LCONV_TO_R4:
5052                         if (cfg->r4fp) {
5053                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5054                         } else {
5055                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5056                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5057                         }
5058                         break;
5059                 case OP_LCONV_TO_R8:
5060                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5061                         break;
5062                 case OP_FCONV_TO_R4:
5063                         if (cfg->r4fp) {
5064                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5065                         } else {
5066                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5067                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5068                         }
5069                         break;
5070                 case OP_FCONV_TO_I1:
5071                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5072                         break;
5073                 case OP_FCONV_TO_U1:
5074                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5075                         break;
5076                 case OP_FCONV_TO_I2:
5077                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5078                         break;
5079                 case OP_FCONV_TO_U2:
5080                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5081                         break;
5082                 case OP_FCONV_TO_U4:
5083                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5084                         break;
5085                 case OP_FCONV_TO_I4:
5086                 case OP_FCONV_TO_I:
5087                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5088                         break;
5089                 case OP_FCONV_TO_I8:
5090                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5091                         break;
5092
5093                 case OP_RCONV_TO_I1:
5094                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5095                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5096                         break;
5097                 case OP_RCONV_TO_U1:
5098                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5099                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5100                         break;
5101                 case OP_RCONV_TO_I2:
5102                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5103                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5104                         break;
5105                 case OP_RCONV_TO_U2:
5106                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5107                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5108                         break;
5109                 case OP_RCONV_TO_I4:
5110                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5111                         break;
5112                 case OP_RCONV_TO_U4:
5113                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5114                         break;
5115                 case OP_RCONV_TO_I8:
5116                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5117                         break;
5118                 case OP_RCONV_TO_R8:
5119                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5120                         break;
5121                 case OP_RCONV_TO_R4:
5122                         if (ins->dreg != ins->sreg1)
5123                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5124                         break;
5125
5126                 case OP_LCONV_TO_R_UN: {
5127                         guint8 *br [2];
5128
5129                         /* Based on gcc code */
5130                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5131                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5132
5133                         /* Positive case */
5134                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5135                         br [1] = code; x86_jump8 (code, 0);
5136                         amd64_patch (br [0], code);
5137
5138                         /* Negative case */
5139                         /* Save to the red zone */
5140                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5141                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5142                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5143                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5144                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5145                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5146                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5147                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5148                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5149                         /* Restore */
5150                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5151                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5152                         amd64_patch (br [1], code);
5153                         break;
5154                 }
5155                 case OP_LCONV_TO_OVF_U4:
5156                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5157                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5158                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5159                         break;
5160                 case OP_LCONV_TO_OVF_I4_UN:
5161                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5162                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5163                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5164                         break;
5165                 case OP_FMOVE:
5166                         if (ins->dreg != ins->sreg1)
5167                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5168                         break;
5169                 case OP_RMOVE:
5170                         if (ins->dreg != ins->sreg1)
5171                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5172                         break;
5173                 case OP_MOVE_F_TO_I4:
5174                         if (cfg->r4fp) {
5175                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5176                         } else {
5177                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5178                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5179                         }
5180                         break;
5181                 case OP_MOVE_I4_TO_F:
5182                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5183                         if (!cfg->r4fp)
5184                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5185                         break;
5186                 case OP_MOVE_F_TO_I8:
5187                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5188                         break;
5189                 case OP_MOVE_I8_TO_F:
5190                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5191                         break;
5192                 case OP_FADD:
5193                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5194                         break;
5195                 case OP_FSUB:
5196                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5197                         break;
5198                 case OP_FMUL:
5199                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5200                         break;
5201                 case OP_FDIV:
5202                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5203                         break;
5204                 case OP_FNEG: {
5205                         static double r8_0 = -0.0;
5206
5207                         g_assert (ins->sreg1 == ins->dreg);
5208
5209                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5210                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5211                         break;
5212                 }
5213                 case OP_SIN:
5214                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5215                         break;
5216                 case OP_COS:
5217                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5218                         break;
5219                 case OP_ABS: {
5220                         static guint64 d = 0x7fffffffffffffffUL;
5221
5222                         g_assert (ins->sreg1 == ins->dreg);
5223
5224                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5225                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5226                         break;
5227                 }
5228                 case OP_SQRT:
5229                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5230                         break;
5231
5232                 case OP_RADD:
5233                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5234                         break;
5235                 case OP_RSUB:
5236                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5237                         break;
5238                 case OP_RMUL:
5239                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5240                         break;
5241                 case OP_RDIV:
5242                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5243                         break;
5244                 case OP_RNEG: {
5245                         static float r4_0 = -0.0;
5246
5247                         g_assert (ins->sreg1 == ins->dreg);
5248
5249                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5250                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5251                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5252                         break;
5253                 }
5254
5255                 case OP_IMIN:
5256                         g_assert (cfg->opt & MONO_OPT_CMOV);
5257                         g_assert (ins->dreg == ins->sreg1);
5258                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5259                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5260                         break;
5261                 case OP_IMIN_UN:
5262                         g_assert (cfg->opt & MONO_OPT_CMOV);
5263                         g_assert (ins->dreg == ins->sreg1);
5264                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5265                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5266                         break;
5267                 case OP_IMAX:
5268                         g_assert (cfg->opt & MONO_OPT_CMOV);
5269                         g_assert (ins->dreg == ins->sreg1);
5270                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5271                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5272                         break;
5273                 case OP_IMAX_UN:
5274                         g_assert (cfg->opt & MONO_OPT_CMOV);
5275                         g_assert (ins->dreg == ins->sreg1);
5276                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5277                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5278                         break;
5279                 case OP_LMIN:
5280                         g_assert (cfg->opt & MONO_OPT_CMOV);
5281                         g_assert (ins->dreg == ins->sreg1);
5282                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5283                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5284                         break;
5285                 case OP_LMIN_UN:
5286                         g_assert (cfg->opt & MONO_OPT_CMOV);
5287                         g_assert (ins->dreg == ins->sreg1);
5288                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5289                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5290                         break;
5291                 case OP_LMAX:
5292                         g_assert (cfg->opt & MONO_OPT_CMOV);
5293                         g_assert (ins->dreg == ins->sreg1);
5294                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5295                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5296                         break;
5297                 case OP_LMAX_UN:
5298                         g_assert (cfg->opt & MONO_OPT_CMOV);
5299                         g_assert (ins->dreg == ins->sreg1);
5300                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5301                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5302                         break;
5303                 case OP_X86_FPOP:
5304                         break;
5305                 case OP_FCOMPARE:
5306                         /*
5307                          * The two arguments are swapped because the fbranch instructions
5308                          * depend on this for the non-sse case to work.
5309                          */
5310                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5311                         break;
5312                 case OP_RCOMPARE:
5313                         /*
5314                          * FIXME: Get rid of this.
5315                          * The two arguments are swapped because the fbranch instructions
5316                          * depend on this for the non-sse case to work.
5317                          */
5318                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5319                         break;
5320                 case OP_FCNEQ:
5321                 case OP_FCEQ: {
5322                         /* zeroing the register at the start results in
5323                          * shorter and faster code (we can also remove the widening op)
5324                          */
5325                         guchar *unordered_check;
5326
5327                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5328                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5329                         unordered_check = code;
5330                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5331
5332                         if (ins->opcode == OP_FCEQ) {
5333                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5334                                 amd64_patch (unordered_check, code);
5335                         } else {
5336                                 guchar *jump_to_end;
5337                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5338                                 jump_to_end = code;
5339                                 x86_jump8 (code, 0);
5340                                 amd64_patch (unordered_check, code);
5341                                 amd64_inc_reg (code, ins->dreg);
5342                                 amd64_patch (jump_to_end, code);
5343                         }
5344                         break;
5345                 }
5346                 case OP_FCLT:
5347                 case OP_FCLT_UN: {
5348                         /* zeroing the register at the start results in
5349                          * shorter and faster code (we can also remove the widening op)
5350                          */
5351                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5352                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5353                         if (ins->opcode == OP_FCLT_UN) {
5354                                 guchar *unordered_check = code;
5355                                 guchar *jump_to_end;
5356                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5357                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5358                                 jump_to_end = code;
5359                                 x86_jump8 (code, 0);
5360                                 amd64_patch (unordered_check, code);
5361                                 amd64_inc_reg (code, ins->dreg);
5362                                 amd64_patch (jump_to_end, code);
5363                         } else {
5364                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5365                         }
5366                         break;
5367                 }
5368                 case OP_FCLE: {
5369                         guchar *unordered_check;
5370                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5371                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5372                         unordered_check = code;
5373                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5374                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5375                         amd64_patch (unordered_check, code);
5376                         break;
5377                 }
5378                 case OP_FCGT:
5379                 case OP_FCGT_UN: {
5380                         /* zeroing the register at the start results in
5381                          * shorter and faster code (we can also remove the widening op)
5382                          */
5383                         guchar *unordered_check;
5384
5385                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5386                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5387                         if (ins->opcode == OP_FCGT) {
5388                                 unordered_check = code;
5389                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5390                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5391                                 amd64_patch (unordered_check, code);
5392                         } else {
5393                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5394                         }
5395                         break;
5396                 }
5397                 case OP_FCGE: {
5398                         guchar *unordered_check;
5399                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5400                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5401                         unordered_check = code;
5402                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5403                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5404                         amd64_patch (unordered_check, code);
5405                         break;
5406                 }
5407
5408                 case OP_RCEQ:
5409                 case OP_RCGT:
5410                 case OP_RCLT:
5411                 case OP_RCLT_UN:
5412                 case OP_RCGT_UN: {
5413                         int x86_cond;
5414                         gboolean unordered = FALSE;
5415
5416                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5417                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5418
5419                         switch (ins->opcode) {
5420                         case OP_RCEQ:
5421                                 x86_cond = X86_CC_EQ;
5422                                 break;
5423                         case OP_RCGT:
5424                                 x86_cond = X86_CC_LT;
5425                                 break;
5426                         case OP_RCLT:
5427                                 x86_cond = X86_CC_GT;
5428                                 break;
5429                         case OP_RCLT_UN:
5430                                 x86_cond = X86_CC_GT;
5431                                 unordered = TRUE;
5432                                 break;
5433                         case OP_RCGT_UN:
5434                                 x86_cond = X86_CC_LT;
5435                                 unordered = TRUE;
5436                                 break;
5437                         default:
5438                                 g_assert_not_reached ();
5439                                 break;
5440                         }
5441
5442                         if (unordered) {
5443                                 guchar *unordered_check;
5444                                 guchar *jump_to_end;
5445
5446                                 unordered_check = code;
5447                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5448                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5449                                 jump_to_end = code;
5450                                 x86_jump8 (code, 0);
5451                                 amd64_patch (unordered_check, code);
5452                                 amd64_inc_reg (code, ins->dreg);
5453                                 amd64_patch (jump_to_end, code);
5454                         } else {
5455                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5456                         }
5457                         break;
5458                 }
5459                 case OP_FCLT_MEMBASE:
5460                 case OP_FCGT_MEMBASE:
5461                 case OP_FCLT_UN_MEMBASE:
5462                 case OP_FCGT_UN_MEMBASE:
5463                 case OP_FCEQ_MEMBASE: {
5464                         guchar *unordered_check, *jump_to_end;
5465                         int x86_cond;
5466
5467                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5468                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5469
5470                         switch (ins->opcode) {
5471                         case OP_FCEQ_MEMBASE:
5472                                 x86_cond = X86_CC_EQ;
5473                                 break;
5474                         case OP_FCLT_MEMBASE:
5475                         case OP_FCLT_UN_MEMBASE:
5476                                 x86_cond = X86_CC_LT;
5477                                 break;
5478                         case OP_FCGT_MEMBASE:
5479                         case OP_FCGT_UN_MEMBASE:
5480                                 x86_cond = X86_CC_GT;
5481                                 break;
5482                         default:
5483                                 g_assert_not_reached ();
5484                         }
5485
5486                         unordered_check = code;
5487                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5488                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5489
5490                         switch (ins->opcode) {
5491                         case OP_FCEQ_MEMBASE:
5492                         case OP_FCLT_MEMBASE:
5493                         case OP_FCGT_MEMBASE:
5494                                 amd64_patch (unordered_check, code);
5495                                 break;
5496                         case OP_FCLT_UN_MEMBASE:
5497                         case OP_FCGT_UN_MEMBASE:
5498                                 jump_to_end = code;
5499                                 x86_jump8 (code, 0);
5500                                 amd64_patch (unordered_check, code);
5501                                 amd64_inc_reg (code, ins->dreg);
5502                                 amd64_patch (jump_to_end, code);
5503                                 break;
5504                         default:
5505                                 break;
5506                         }
5507                         break;
5508                 }
5509                 case OP_FBEQ: {
5510                         guchar *jump = code;
5511                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5512                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5513                         amd64_patch (jump, code);
5514                         break;
5515                 }
5516                 case OP_FBNE_UN:
5517                         /* Branch if C013 != 100 */
5518                         /* branch if !ZF or (PF|CF) */
5519                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5520                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5521                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5522                         break;
5523                 case OP_FBLT:
5524                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5525                         break;
5526                 case OP_FBLT_UN:
5527                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5528                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5529                         break;
5530                 case OP_FBGT:
5531                 case OP_FBGT_UN:
5532                         if (ins->opcode == OP_FBGT) {
5533                                 guchar *br1;
5534
5535                                 /* skip branch if C1=1 */
5536                                 br1 = code;
5537                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5538                                 /* branch if (C0 | C3) = 1 */
5539                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5540                                 amd64_patch (br1, code);
5541                                 break;
5542                         } else {
5543                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5544                         }
5545                         break;
5546                 case OP_FBGE: {
5547                         /* Branch if C013 == 100 or 001 */
5548                         guchar *br1;
5549
5550                         /* skip branch if C1=1 */
5551                         br1 = code;
5552                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5553                         /* branch if (C0 | C3) = 1 */
5554                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5555                         amd64_patch (br1, code);
5556                         break;
5557                 }
5558                 case OP_FBGE_UN:
5559                         /* Branch if C013 == 000 */
5560                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5561                         break;
5562                 case OP_FBLE: {
5563                         /* Branch if C013=000 or 100 */
5564                         guchar *br1;
5565
5566                         /* skip branch if C1=1 */
5567                         br1 = code;
5568                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5569                         /* branch if C0=0 */
5570                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5571                         amd64_patch (br1, code);
5572                         break;
5573                 }
5574                 case OP_FBLE_UN:
5575                         /* Branch if C013 != 001 */
5576                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5577                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5578                         break;
5579                 case OP_CKFINITE:
5580                         /* Transfer value to the fp stack */
5581                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5582                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5583                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5584
5585                         amd64_push_reg (code, AMD64_RAX);
5586                         amd64_fxam (code);
5587                         amd64_fnstsw (code);
5588                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5589                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5590                         amd64_pop_reg (code, AMD64_RAX);
5591                         amd64_fstp (code, 0);
5592                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5593                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5594                         break;
5595                 case OP_TLS_GET: {
5596                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5597                         break;
5598                 }
5599                 case OP_TLS_SET: {
5600                         code = mono_amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5601                         break;
5602                 }
5603                 case OP_MEMORY_BARRIER: {
5604                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5605                                 x86_mfence (code);
5606                         break;
5607                 }
5608                 case OP_ATOMIC_ADD_I4:
5609                 case OP_ATOMIC_ADD_I8: {
5610                         int dreg = ins->dreg;
5611                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5612
5613                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5614                                 dreg = AMD64_R11;
5615
5616                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5617                         amd64_prefix (code, X86_LOCK_PREFIX);
5618                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5619                         /* dreg contains the old value, add with sreg2 value */
5620                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5621
5622                         if (ins->dreg != dreg)
5623                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5624
5625                         break;
5626                 }
5627                 case OP_ATOMIC_EXCHANGE_I4:
5628                 case OP_ATOMIC_EXCHANGE_I8: {
5629                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5630
5631                         /* LOCK prefix is implied. */
5632                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5633                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5634                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5635                         break;
5636                 }
5637                 case OP_ATOMIC_CAS_I4:
5638                 case OP_ATOMIC_CAS_I8: {
5639                         guint32 size;
5640
5641                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5642                                 size = 8;
5643                         else
5644                                 size = 4;
5645
5646                         /*
5647                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5648                          * an explanation of how this works.
5649                          */
5650                         g_assert (ins->sreg3 == AMD64_RAX);
5651                         g_assert (ins->sreg1 != AMD64_RAX);
5652                         g_assert (ins->sreg1 != ins->sreg2);
5653
5654                         amd64_prefix (code, X86_LOCK_PREFIX);
5655                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5656
5657                         if (ins->dreg != AMD64_RAX)
5658                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5659                         break;
5660                 }
5661                 case OP_ATOMIC_LOAD_I1: {
5662                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5663                         break;
5664                 }
5665                 case OP_ATOMIC_LOAD_U1: {
5666                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5667                         break;
5668                 }
5669                 case OP_ATOMIC_LOAD_I2: {
5670                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5671                         break;
5672                 }
5673                 case OP_ATOMIC_LOAD_U2: {
5674                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5675                         break;
5676                 }
5677                 case OP_ATOMIC_LOAD_I4: {
5678                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5679                         break;
5680                 }
5681                 case OP_ATOMIC_LOAD_U4:
5682                 case OP_ATOMIC_LOAD_I8:
5683                 case OP_ATOMIC_LOAD_U8: {
5684                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5685                         break;
5686                 }
5687                 case OP_ATOMIC_LOAD_R4: {
5688                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5689                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5690                         break;
5691                 }
5692                 case OP_ATOMIC_LOAD_R8: {
5693                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5694                         break;
5695                 }
5696                 case OP_ATOMIC_STORE_I1:
5697                 case OP_ATOMIC_STORE_U1:
5698                 case OP_ATOMIC_STORE_I2:
5699                 case OP_ATOMIC_STORE_U2:
5700                 case OP_ATOMIC_STORE_I4:
5701                 case OP_ATOMIC_STORE_U4:
5702                 case OP_ATOMIC_STORE_I8:
5703                 case OP_ATOMIC_STORE_U8: {
5704                         int size;
5705
5706                         switch (ins->opcode) {
5707                         case OP_ATOMIC_STORE_I1:
5708                         case OP_ATOMIC_STORE_U1:
5709                                 size = 1;
5710                                 break;
5711                         case OP_ATOMIC_STORE_I2:
5712                         case OP_ATOMIC_STORE_U2:
5713                                 size = 2;
5714                                 break;
5715                         case OP_ATOMIC_STORE_I4:
5716                         case OP_ATOMIC_STORE_U4:
5717                                 size = 4;
5718                                 break;
5719                         case OP_ATOMIC_STORE_I8:
5720                         case OP_ATOMIC_STORE_U8:
5721                                 size = 8;
5722                                 break;
5723                         }
5724
5725                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5726
5727                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5728                                 x86_mfence (code);
5729                         break;
5730                 }
5731                 case OP_ATOMIC_STORE_R4: {
5732                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5733                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5734
5735                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5736                                 x86_mfence (code);
5737                         break;
5738                 }
5739                 case OP_ATOMIC_STORE_R8: {
5740                         x86_nop (code);
5741                         x86_nop (code);
5742                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5743                         x86_nop (code);
5744                         x86_nop (code);
5745
5746                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5747                                 x86_mfence (code);
5748                         break;
5749                 }
5750                 case OP_CARD_TABLE_WBARRIER: {
5751                         int ptr = ins->sreg1;
5752                         int value = ins->sreg2;
5753                         guchar *br = 0;
5754                         int nursery_shift, card_table_shift;
5755                         gpointer card_table_mask;
5756                         size_t nursery_size;
5757
5758                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5759                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5760                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5761
5762                         /*If either point to the stack we can simply avoid the WB. This happens due to
5763                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5764                          */
5765                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5766                                 continue;
5767
5768                         /*
5769                          * We need one register we can clobber, we choose EDX and make sreg1
5770                          * fixed EAX to work around limitations in the local register allocator.
5771                          * sreg2 might get allocated to EDX, but that is not a problem since
5772                          * we use it before clobbering EDX.
5773                          */
5774                         g_assert (ins->sreg1 == AMD64_RAX);
5775
5776                         /*
5777                          * This is the code we produce:
5778                          *
5779                          *   edx = value
5780                          *   edx >>= nursery_shift
5781                          *   cmp edx, (nursery_start >> nursery_shift)
5782                          *   jne done
5783                          *   edx = ptr
5784                          *   edx >>= card_table_shift
5785                          *   edx += cardtable
5786                          *   [edx] = 1
5787                          * done:
5788                          */
5789
5790                         if (mono_gc_card_table_nursery_check ()) {
5791                                 if (value != AMD64_RDX)
5792                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5793                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5794                                 if (shifted_nursery_start >> 31) {
5795                                         /*
5796                                          * The value we need to compare against is 64 bits, so we need
5797                                          * another spare register.  We use RBX, which we save and
5798                                          * restore.
5799                                          */
5800                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5801                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5802                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5803                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5804                                 } else {
5805                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5806                                 }
5807                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5808                         }
5809                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5810                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5811                         if (card_table_mask)
5812                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5813
5814                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5815                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5816
5817                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5818
5819                         if (mono_gc_card_table_nursery_check ())
5820                                 x86_patch (br, code);
5821                         break;
5822                 }
5823 #ifdef MONO_ARCH_SIMD_INTRINSICS
5824                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5825                 case OP_ADDPS:
5826                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5827                         break;
5828                 case OP_DIVPS:
5829                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5830                         break;
5831                 case OP_MULPS:
5832                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5833                         break;
5834                 case OP_SUBPS:
5835                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5836                         break;
5837                 case OP_MAXPS:
5838                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5839                         break;
5840                 case OP_MINPS:
5841                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5842                         break;
5843                 case OP_COMPPS:
5844                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5845                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5846                         break;
5847                 case OP_ANDPS:
5848                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5849                         break;
5850                 case OP_ANDNPS:
5851                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5852                         break;
5853                 case OP_ORPS:
5854                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5855                         break;
5856                 case OP_XORPS:
5857                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5858                         break;
5859                 case OP_SQRTPS:
5860                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5861                         break;
5862                 case OP_RSQRTPS:
5863                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5864                         break;
5865                 case OP_RCPPS:
5866                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5867                         break;
5868                 case OP_ADDSUBPS:
5869                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5870                         break;
5871                 case OP_HADDPS:
5872                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
5873                         break;
5874                 case OP_HSUBPS:
5875                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5876                         break;
5877                 case OP_DUPPS_HIGH:
5878                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
5879                         break;
5880                 case OP_DUPPS_LOW:
5881                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
5882                         break;
5883
5884                 case OP_PSHUFLEW_HIGH:
5885                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5886                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5887                         break;
5888                 case OP_PSHUFLEW_LOW:
5889                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5890                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5891                         break;
5892                 case OP_PSHUFLED:
5893                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5894                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5895                         break;
5896                 case OP_SHUFPS:
5897                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5898                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5899                         break;
5900                 case OP_SHUFPD:
5901                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
5902                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5903                         break;
5904
5905                 case OP_ADDPD:
5906                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
5907                         break;
5908                 case OP_DIVPD:
5909                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
5910                         break;
5911                 case OP_MULPD:
5912                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
5913                         break;
5914                 case OP_SUBPD:
5915                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
5916                         break;
5917                 case OP_MAXPD:
5918                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
5919                         break;
5920                 case OP_MINPD:
5921                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
5922                         break;
5923                 case OP_COMPPD:
5924                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5925                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5926                         break;
5927                 case OP_ANDPD:
5928                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
5929                         break;
5930                 case OP_ANDNPD:
5931                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
5932                         break;
5933                 case OP_ORPD:
5934                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
5935                         break;
5936                 case OP_XORPD:
5937                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
5938                         break;
5939                 case OP_SQRTPD:
5940                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
5941                         break;
5942                 case OP_ADDSUBPD:
5943                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5944                         break;
5945                 case OP_HADDPD:
5946                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
5947                         break;
5948                 case OP_HSUBPD:
5949                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5950                         break;
5951                 case OP_DUPPD:
5952                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
5953                         break;
5954
5955                 case OP_EXTRACT_MASK:
5956                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
5957                         break;
5958
5959                 case OP_PAND:
5960                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
5961                         break;
5962                 case OP_POR:
5963                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
5964                         break;
5965                 case OP_PXOR:
5966                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
5967                         break;
5968
5969                 case OP_PADDB:
5970                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
5971                         break;
5972                 case OP_PADDW:
5973                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
5974                         break;
5975                 case OP_PADDD:
5976                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
5977                         break;
5978                 case OP_PADDQ:
5979                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
5980                         break;
5981
5982                 case OP_PSUBB:
5983                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
5984                         break;
5985                 case OP_PSUBW:
5986                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
5987                         break;
5988                 case OP_PSUBD:
5989                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
5990                         break;
5991                 case OP_PSUBQ:
5992                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
5993                         break;
5994
5995                 case OP_PMAXB_UN:
5996                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
5997                         break;
5998                 case OP_PMAXW_UN:
5999                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
6000                         break;
6001                 case OP_PMAXD_UN:
6002                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
6003                         break;
6004
6005                 case OP_PMAXB:
6006                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
6007                         break;
6008                 case OP_PMAXW:
6009                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
6010                         break;
6011                 case OP_PMAXD:
6012                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
6013                         break;
6014
6015                 case OP_PAVGB_UN:
6016                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
6017                         break;
6018                 case OP_PAVGW_UN:
6019                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
6020                         break;
6021
6022                 case OP_PMINB_UN:
6023                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
6024                         break;
6025                 case OP_PMINW_UN:
6026                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6027                         break;
6028                 case OP_PMIND_UN:
6029                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6030                         break;
6031
6032                 case OP_PMINB:
6033                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6034                         break;
6035                 case OP_PMINW:
6036                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6037                         break;
6038                 case OP_PMIND:
6039                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6040                         break;
6041
6042                 case OP_PCMPEQB:
6043                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6044                         break;
6045                 case OP_PCMPEQW:
6046                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6047                         break;
6048                 case OP_PCMPEQD:
6049                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6050                         break;
6051                 case OP_PCMPEQQ:
6052                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6053                         break;
6054
6055                 case OP_PCMPGTB:
6056                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6057                         break;
6058                 case OP_PCMPGTW:
6059                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6060                         break;
6061                 case OP_PCMPGTD:
6062                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6063                         break;
6064                 case OP_PCMPGTQ:
6065                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6066                         break;
6067
6068                 case OP_PSUM_ABS_DIFF:
6069                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6070                         break;
6071
6072                 case OP_UNPACK_LOWB:
6073                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6074                         break;
6075                 case OP_UNPACK_LOWW:
6076                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6077                         break;
6078                 case OP_UNPACK_LOWD:
6079                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6080                         break;
6081                 case OP_UNPACK_LOWQ:
6082                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6083                         break;
6084                 case OP_UNPACK_LOWPS:
6085                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6086                         break;
6087                 case OP_UNPACK_LOWPD:
6088                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6089                         break;
6090
6091                 case OP_UNPACK_HIGHB:
6092                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6093                         break;
6094                 case OP_UNPACK_HIGHW:
6095                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6096                         break;
6097                 case OP_UNPACK_HIGHD:
6098                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6099                         break;
6100                 case OP_UNPACK_HIGHQ:
6101                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6102                         break;
6103                 case OP_UNPACK_HIGHPS:
6104                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6105                         break;
6106                 case OP_UNPACK_HIGHPD:
6107                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6108                         break;
6109
6110                 case OP_PACKW:
6111                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6112                         break;
6113                 case OP_PACKD:
6114                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6115                         break;
6116                 case OP_PACKW_UN:
6117                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6118                         break;
6119                 case OP_PACKD_UN:
6120                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6121                         break;
6122
6123                 case OP_PADDB_SAT_UN:
6124                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6125                         break;
6126                 case OP_PSUBB_SAT_UN:
6127                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6128                         break;
6129                 case OP_PADDW_SAT_UN:
6130                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6131                         break;
6132                 case OP_PSUBW_SAT_UN:
6133                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6134                         break;
6135
6136                 case OP_PADDB_SAT:
6137                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6138                         break;
6139                 case OP_PSUBB_SAT:
6140                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6141                         break;
6142                 case OP_PADDW_SAT:
6143                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6144                         break;
6145                 case OP_PSUBW_SAT:
6146                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6147                         break;
6148
6149                 case OP_PMULW:
6150                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6151                         break;
6152                 case OP_PMULD:
6153                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6154                         break;
6155                 case OP_PMULQ:
6156                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6157                         break;
6158                 case OP_PMULW_HIGH_UN:
6159                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6160                         break;
6161                 case OP_PMULW_HIGH:
6162                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6163                         break;
6164
6165                 case OP_PSHRW:
6166                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6167                         break;
6168                 case OP_PSHRW_REG:
6169                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6170                         break;
6171
6172                 case OP_PSARW:
6173                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6174                         break;
6175                 case OP_PSARW_REG:
6176                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6177                         break;
6178
6179                 case OP_PSHLW:
6180                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6181                         break;
6182                 case OP_PSHLW_REG:
6183                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6184                         break;
6185
6186                 case OP_PSHRD:
6187                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6188                         break;
6189                 case OP_PSHRD_REG:
6190                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6191                         break;
6192
6193                 case OP_PSARD:
6194                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6195                         break;
6196                 case OP_PSARD_REG:
6197                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6198                         break;
6199
6200                 case OP_PSHLD:
6201                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6202                         break;
6203                 case OP_PSHLD_REG:
6204                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6205                         break;
6206
6207                 case OP_PSHRQ:
6208                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6209                         break;
6210                 case OP_PSHRQ_REG:
6211                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6212                         break;
6213
6214                 /*TODO: This is appart of the sse spec but not added
6215                 case OP_PSARQ:
6216                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6217                         break;
6218                 case OP_PSARQ_REG:
6219                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6220                         break;
6221                 */
6222
6223                 case OP_PSHLQ:
6224                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6225                         break;
6226                 case OP_PSHLQ_REG:
6227                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6228                         break;
6229                 case OP_CVTDQ2PD:
6230                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6231                         break;
6232                 case OP_CVTDQ2PS:
6233                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6234                         break;
6235                 case OP_CVTPD2DQ:
6236                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6237                         break;
6238                 case OP_CVTPD2PS:
6239                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6240                         break;
6241                 case OP_CVTPS2DQ:
6242                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6243                         break;
6244                 case OP_CVTPS2PD:
6245                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6246                         break;
6247                 case OP_CVTTPD2DQ:
6248                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6249                         break;
6250                 case OP_CVTTPS2DQ:
6251                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6252                         break;
6253
6254                 case OP_ICONV_TO_X:
6255                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6256                         break;
6257                 case OP_EXTRACT_I4:
6258                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6259                         break;
6260                 case OP_EXTRACT_I8:
6261                         if (ins->inst_c0) {
6262                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6263                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6264                         } else {
6265                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6266                         }
6267                         break;
6268                 case OP_EXTRACT_I1:
6269                 case OP_EXTRACT_U1:
6270                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6271                         if (ins->inst_c0)
6272                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6273                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6274                         break;
6275                 case OP_EXTRACT_I2:
6276                 case OP_EXTRACT_U2:
6277                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6278                         if (ins->inst_c0)
6279                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6280                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6281                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6282                         break;
6283                 case OP_EXTRACT_R8:
6284                         if (ins->inst_c0)
6285                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6286                         else
6287                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6288                         break;
6289                 case OP_INSERT_I2:
6290                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6291                         break;
6292                 case OP_EXTRACTX_U2:
6293                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6294                         break;
6295                 case OP_INSERTX_U1_SLOW:
6296                         /*sreg1 is the extracted ireg (scratch)
6297                         /sreg2 is the to be inserted ireg (scratch)
6298                         /dreg is the xreg to receive the value*/
6299
6300                         /*clear the bits from the extracted word*/
6301                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6302                         /*shift the value to insert if needed*/
6303                         if (ins->inst_c0 & 1)
6304                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6305                         /*join them together*/
6306                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6307                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6308                         break;
6309                 case OP_INSERTX_I4_SLOW:
6310                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6311                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6312                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6313                         break;
6314                 case OP_INSERTX_I8_SLOW:
6315                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6316                         if (ins->inst_c0)
6317                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6318                         else
6319                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6320                         break;
6321
6322                 case OP_INSERTX_R4_SLOW:
6323                         switch (ins->inst_c0) {
6324                         case 0:
6325                                 if (cfg->r4fp)
6326                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6327                                 else
6328                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6329                                 break;
6330                         case 1:
6331                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6332                                 if (cfg->r4fp)
6333                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6334                                 else
6335                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6336                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6337                                 break;
6338                         case 2:
6339                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6340                                 if (cfg->r4fp)
6341                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6342                                 else
6343                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6344                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6345                                 break;
6346                         case 3:
6347                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6348                                 if (cfg->r4fp)
6349                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6350                                 else
6351                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6352                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6353                                 break;
6354                         }
6355                         break;
6356                 case OP_INSERTX_R8_SLOW:
6357                         if (ins->inst_c0)
6358                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6359                         else
6360                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6361                         break;
6362                 case OP_STOREX_MEMBASE_REG:
6363                 case OP_STOREX_MEMBASE:
6364                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6365                         break;
6366                 case OP_LOADX_MEMBASE:
6367                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6368                         break;
6369                 case OP_LOADX_ALIGNED_MEMBASE:
6370                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6371                         break;
6372                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6373                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6374                         break;
6375                 case OP_STOREX_NTA_MEMBASE_REG:
6376                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6377                         break;
6378                 case OP_PREFETCH_MEMBASE:
6379                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6380                         break;
6381
6382                 case OP_XMOVE:
6383                         /*FIXME the peephole pass should have killed this*/
6384                         if (ins->dreg != ins->sreg1)
6385                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6386                         break;
6387                 case OP_XZERO:
6388                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6389                         break;
6390                 case OP_XONES:
6391                         amd64_sse_pcmpeqb_reg_reg (code, ins->dreg, ins->dreg);
6392                         break;
6393                 case OP_ICONV_TO_R4_RAW:
6394                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6395                         if (!cfg->r4fp)
6396                           amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
6397                         break;
6398
6399                 case OP_FCONV_TO_R8_X:
6400                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6401                         break;
6402
6403                 case OP_XCONV_R8_TO_I4:
6404                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6405                         switch (ins->backend.source_opcode) {
6406                         case OP_FCONV_TO_I1:
6407                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6408                                 break;
6409                         case OP_FCONV_TO_U1:
6410                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6411                                 break;
6412                         case OP_FCONV_TO_I2:
6413                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6414                                 break;
6415                         case OP_FCONV_TO_U2:
6416                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6417                                 break;
6418                         }
6419                         break;
6420
6421                 case OP_EXPAND_I2:
6422                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6423                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6424                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6425                         break;
6426                 case OP_EXPAND_I4:
6427                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6428                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6429                         break;
6430                 case OP_EXPAND_I8:
6431                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6432                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6433                         break;
6434                 case OP_EXPAND_R4:
6435                         if (cfg->r4fp) {
6436                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6437                         } else {
6438                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6439                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6440                         }
6441                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6442                         break;
6443                 case OP_EXPAND_R8:
6444                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6445                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6446                         break;
6447 #endif
6448                 case OP_LIVERANGE_START: {
6449                         if (cfg->verbose_level > 1)
6450                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6451                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6452                         break;
6453                 }
6454                 case OP_LIVERANGE_END: {
6455                         if (cfg->verbose_level > 1)
6456                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6457                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6458                         break;
6459                 }
6460                 case OP_GC_SAFE_POINT: {
6461                         guint8 *br [1];
6462
6463                         g_assert (mono_threads_is_coop_enabled ());
6464
6465                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6466                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6467                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6468                         amd64_patch (br[0], code);
6469                         break;
6470                 }
6471
6472                 case OP_GC_LIVENESS_DEF:
6473                 case OP_GC_LIVENESS_USE:
6474                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6475                         ins->backend.pc_offset = code - cfg->native_code;
6476                         break;
6477                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6478                         ins->backend.pc_offset = code - cfg->native_code;
6479                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6480                         break;
6481                 case OP_GET_LAST_ERROR:
6482                         emit_get_last_error(code, ins->dreg);
6483                         break;
6484                 case OP_FILL_PROF_CALL_CTX:
6485                         for (int i = 0; i < AMD64_NREG; i++)
6486                                 if (AMD64_IS_CALLEE_SAVED_REG (i) || i == AMD64_RSP)
6487                                         amd64_mov_membase_reg (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoContext, gregs) + i * sizeof (mgreg_t), i, sizeof (mgreg_t));
6488                         break;
6489                 default:
6490                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6491                         g_assert_not_reached ();
6492                 }
6493
6494                 if ((code - cfg->native_code - offset) > max_len) {
6495                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6496                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6497                         g_assert_not_reached ();
6498                 }
6499         }
6500
6501         cfg->code_len = code - cfg->native_code;
6502 }
6503
6504 #endif /* DISABLE_JIT */
6505
6506 void
6507 mono_arch_register_lowlevel_calls (void)
6508 {
6509         /* The signature doesn't matter */
6510         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6511
6512 #if defined(TARGET_WIN32) || defined(HOST_WIN32)
6513 #if _MSC_VER
6514         extern void __chkstk (void);
6515         mono_register_jit_icall_full (__chkstk, "mono_chkstk_win64", NULL, TRUE, FALSE, "__chkstk");
6516 #else
6517         extern void ___chkstk_ms (void);
6518         mono_register_jit_icall_full (___chkstk_ms, "mono_chkstk_win64", NULL, TRUE, FALSE, "___chkstk_ms");
6519 #endif
6520 #endif
6521 }
6522
6523 void
6524 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6525 {
6526         unsigned char *ip = ji->ip.i + code;
6527
6528         /*
6529          * Debug code to help track down problems where the target of a near call is
6530          * is not valid.
6531          */
6532         if (amd64_is_near_call (ip)) {
6533                 gint64 disp = (guint8*)target - (guint8*)ip;
6534
6535                 if (!amd64_is_imm32 (disp)) {
6536                         printf ("TYPE: %d\n", ji->type);
6537                         switch (ji->type) {
6538                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6539                                 printf ("V: %s\n", ji->data.name);
6540                                 break;
6541                         case MONO_PATCH_INFO_METHOD_JUMP:
6542                         case MONO_PATCH_INFO_METHOD:
6543                                 printf ("V: %s\n", ji->data.method->name);
6544                                 break;
6545                         default:
6546                                 break;
6547                         }
6548                 }
6549         }
6550
6551         amd64_patch (ip, (gpointer)target);
6552 }
6553
6554 #ifndef DISABLE_JIT
6555
6556 static int
6557 get_max_epilog_size (MonoCompile *cfg)
6558 {
6559         int max_epilog_size = 16;
6560
6561         if (cfg->method->save_lmf)
6562                 max_epilog_size += 256;
6563
6564         if (mono_jit_trace_calls != NULL)
6565                 max_epilog_size += 50;
6566
6567         max_epilog_size += (AMD64_NREG * 2);
6568
6569         return max_epilog_size;
6570 }
6571
6572 /*
6573  * This macro is used for testing whenever the unwinder works correctly at every point
6574  * where an async exception can happen.
6575  */
6576 /* This will generate a SIGSEGV at the given point in the code */
6577 #define async_exc_point(code) do { \
6578     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6579          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6580              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6581          cfg->arch.async_point_count ++; \
6582     } \
6583 } while (0)
6584
6585 #ifdef TARGET_WIN32
6586 static guint8 *
6587 emit_prolog_setup_sp_win64 (MonoCompile *cfg, guint8 *code, int alloc_size, int *cfa_offset_input)
6588 {
6589         int cfa_offset = *cfa_offset_input;
6590
6591         /* Allocate windows stack frame using stack probing method */
6592         if (alloc_size) {
6593
6594                 if (alloc_size >= 0x1000) {
6595                         amd64_mov_reg_imm (code, AMD64_RAX, alloc_size);
6596                         code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_chkstk_win64");
6597                 }
6598
6599                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6600                 if (cfg->arch.omit_fp) {
6601                         cfa_offset += alloc_size;
6602                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6603                         async_exc_point (code);
6604                 }
6605
6606                 // NOTE, in a standard win64 prolog the alloc unwind info is always emitted, but since mono
6607                 // uses a frame pointer with negative offsets and a standard win64 prolog assumes positive offsets, we can't
6608                 // emit sp alloc unwind metadata since the native OS unwinder will incorrectly restore sp. Excluding the alloc
6609                 // metadata on the other hand won't give the OS the information so it can just restore the frame pointer to sp and
6610                 // that will retrieve the expected results.
6611                 if (cfg->arch.omit_fp)
6612                         mono_emit_unwind_op_sp_alloc (cfg, code, alloc_size);
6613         }
6614
6615         *cfa_offset_input = cfa_offset;
6616         return code;
6617 }
6618 #endif /* TARGET_WIN32 */
6619
6620 guint8 *
6621 mono_arch_emit_prolog (MonoCompile *cfg)
6622 {
6623         MonoMethod *method = cfg->method;
6624         MonoBasicBlock *bb;
6625         MonoMethodSignature *sig;
6626         MonoInst *ins;
6627         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6628         guint8 *code;
6629         CallInfo *cinfo;
6630         MonoInst *lmf_var = cfg->lmf_var;
6631         gboolean args_clobbered = FALSE;
6632         gboolean trace = FALSE;
6633
6634         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6635
6636         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6637
6638         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6639                 trace = TRUE;
6640
6641         /* Amount of stack space allocated by register saving code */
6642         pos = 0;
6643
6644         /* Offset between RSP and the CFA */
6645         cfa_offset = 0;
6646
6647         /*
6648          * The prolog consists of the following parts:
6649          * FP present:
6650          * - push rbp
6651          * - mov rbp, rsp
6652          * - save callee saved regs using moves
6653          * - allocate frame
6654          * - save rgctx if needed
6655          * - save lmf if needed
6656          * FP not present:
6657          * - allocate frame
6658          * - save rgctx if needed
6659          * - save lmf if needed
6660          * - save callee saved regs using moves
6661          */
6662
6663         // CFA = sp + 8
6664         cfa_offset = 8;
6665         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6666         // IP saved at CFA - 8
6667         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6668         async_exc_point (code);
6669         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6670
6671         if (!cfg->arch.omit_fp) {
6672                 amd64_push_reg (code, AMD64_RBP);
6673                 cfa_offset += 8;
6674                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6675                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6676                 async_exc_point (code);
6677                 /* These are handled automatically by the stack marking code */
6678                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6679
6680                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6681                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6682                 mono_emit_unwind_op_fp_alloc (cfg, code, AMD64_RBP, 0);
6683                 async_exc_point (code);
6684         }
6685
6686         /* The param area is always at offset 0 from sp */
6687         /* This needs to be allocated here, since it has to come after the spill area */
6688         if (cfg->param_area) {
6689                 if (cfg->arch.omit_fp)
6690                         // FIXME:
6691                         g_assert_not_reached ();
6692                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6693         }
6694
6695         if (cfg->arch.omit_fp) {
6696                 /*
6697                  * On enter, the stack is misaligned by the pushing of the return
6698                  * address. It is either made aligned by the pushing of %rbp, or by
6699                  * this.
6700                  */
6701                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6702                 if ((alloc_size % 16) == 0) {
6703                         alloc_size += 8;
6704                         /* Mark the padding slot as NOREF */
6705                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6706                 }
6707         } else {
6708                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6709                 if (cfg->stack_offset != alloc_size) {
6710                         /* Mark the padding slot as NOREF */
6711                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6712                 }
6713                 cfg->arch.sp_fp_offset = alloc_size;
6714                 alloc_size -= pos;
6715         }
6716
6717         cfg->arch.stack_alloc_size = alloc_size;
6718
6719         /* Allocate stack frame */
6720 #ifdef TARGET_WIN32
6721         code = emit_prolog_setup_sp_win64 (cfg, code, alloc_size, &cfa_offset);
6722 #else
6723         if (alloc_size) {
6724                 /* See mono_emit_stack_alloc */
6725 #if defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6726                 guint32 remaining_size = alloc_size;
6727
6728                 /* Use a loop for large sizes */
6729                 if (remaining_size > 10 * 0x1000) {
6730                         amd64_mov_reg_imm (code, X86_EAX, remaining_size / 0x1000);
6731                         guint8 *label = code;
6732                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6733                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6734                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RAX, 1);
6735                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6736                         guint8 *label2 = code;
6737                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
6738                         amd64_patch (label2, label);
6739                         if (cfg->arch.omit_fp) {
6740                                 cfa_offset += (remaining_size / 0x1000) * 0x1000;
6741                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6742                         }
6743
6744                         remaining_size = remaining_size % 0x1000;
6745                 }
6746
6747                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6748                 guint32 offset = code - cfg->native_code;
6749                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6750                         while (required_code_size >= (cfg->code_size - offset))
6751                                 cfg->code_size *= 2;
6752                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6753                         code = cfg->native_code + offset;
6754                         cfg->stat_code_reallocs++;
6755                 }
6756
6757                 while (remaining_size >= 0x1000) {
6758                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6759                         if (cfg->arch.omit_fp) {
6760                                 cfa_offset += 0x1000;
6761                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6762                         }
6763                         async_exc_point (code);
6764
6765                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6766                         remaining_size -= 0x1000;
6767                 }
6768                 if (remaining_size) {
6769                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6770                         if (cfg->arch.omit_fp) {
6771                                 cfa_offset += remaining_size;
6772                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6773                                 async_exc_point (code);
6774                         }
6775                 }
6776 #else
6777                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6778                 if (cfg->arch.omit_fp) {
6779                         cfa_offset += alloc_size;
6780                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6781                         async_exc_point (code);
6782                 }
6783 #endif
6784         }
6785 #endif
6786
6787         /* Stack alignment check */
6788 #if 0
6789         {
6790                 guint8 *buf;
6791
6792                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6793                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6794                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6795                 buf = code;
6796                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6797                 amd64_breakpoint (code);
6798                 amd64_patch (buf, code);
6799         }
6800 #endif
6801
6802         if (mini_get_debug_options ()->init_stacks) {
6803                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6804
6805                 /* Save registers to the red zone */
6806                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6807                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6808
6809                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6810                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6811                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6812
6813                 amd64_cld (code);
6814                 amd64_prefix (code, X86_REP_PREFIX);
6815                 amd64_stosl (code);
6816
6817                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6818                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6819         }
6820
6821         /* Save LMF */
6822         if (method->save_lmf)
6823                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6824
6825         /* Save callee saved registers */
6826         if (cfg->arch.omit_fp) {
6827                 save_area_offset = cfg->arch.reg_save_area_offset;
6828                 /* Save caller saved registers after sp is adjusted */
6829                 /* The registers are saved at the bottom of the frame */
6830                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6831         } else {
6832                 /* The registers are saved just below the saved rbp */
6833                 save_area_offset = cfg->arch.reg_save_area_offset;
6834         }
6835
6836         for (i = 0; i < AMD64_NREG; ++i) {
6837                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6838                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6839
6840                         if (cfg->arch.omit_fp) {
6841                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6842                                 /* These are handled automatically by the stack marking code */
6843                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6844                         } else {
6845                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6846                                 // FIXME: GC
6847                         }
6848
6849                         save_area_offset += 8;
6850                         async_exc_point (code);
6851                 }
6852         }
6853
6854         /* store runtime generic context */
6855         if (cfg->rgctx_var) {
6856                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6857                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6858
6859                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6860
6861                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6862                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6863         }
6864
6865         /* compute max_length in order to use short forward jumps */
6866         max_epilog_size = get_max_epilog_size (cfg);
6867         if (cfg->opt & MONO_OPT_BRANCH) {
6868                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6869                         MonoInst *ins;
6870                         int max_length = 0;
6871
6872                         /* max alignment for loops */
6873                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6874                                 max_length += LOOP_ALIGNMENT;
6875
6876                         MONO_BB_FOR_EACH_INS (bb, ins) {
6877                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6878                         }
6879
6880                         /* Take prolog and epilog instrumentation into account */
6881                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6882                                 max_length += max_epilog_size;
6883
6884                         bb->max_length = max_length;
6885                 }
6886         }
6887
6888         sig = mono_method_signature (method);
6889         pos = 0;
6890
6891         cinfo = (CallInfo *)cfg->arch.cinfo;
6892
6893         if (sig->ret->type != MONO_TYPE_VOID) {
6894                 /* Save volatile arguments to the stack */
6895                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6896                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6897         }
6898
6899         /* Keep this in sync with emit_load_volatile_arguments */
6900         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6901                 ArgInfo *ainfo = cinfo->args + i;
6902
6903                 ins = cfg->args [i];
6904
6905                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6906                         /* Unused arguments */
6907                         continue;
6908
6909                 /* Save volatile arguments to the stack */
6910                 if (ins->opcode != OP_REGVAR) {
6911                         switch (ainfo->storage) {
6912                         case ArgInIReg: {
6913                                 guint32 size = 8;
6914
6915                                 /* FIXME: I1 etc */
6916                                 /*
6917                                 if (stack_offset & 0x1)
6918                                         size = 1;
6919                                 else if (stack_offset & 0x2)
6920                                         size = 2;
6921                                 else if (stack_offset & 0x4)
6922                                         size = 4;
6923                                 else
6924                                         size = 8;
6925                                 */
6926                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6927
6928                                 /*
6929                                  * Save the original location of 'this',
6930                                  * get_generic_info_from_stack_frame () needs this to properly look up
6931                                  * the argument value during the handling of async exceptions.
6932                                  */
6933                                 if (ins == cfg->args [0]) {
6934                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6935                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
6936                                 }
6937                                 break;
6938                         }
6939                         case ArgInFloatSSEReg:
6940                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6941                                 break;
6942                         case ArgInDoubleSSEReg:
6943                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6944                                 break;
6945                         case ArgValuetypeInReg:
6946                                 for (quad = 0; quad < 2; quad ++) {
6947                                         switch (ainfo->pair_storage [quad]) {
6948                                         case ArgInIReg:
6949                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
6950                                                 break;
6951                                         case ArgInFloatSSEReg:
6952                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6953                                                 break;
6954                                         case ArgInDoubleSSEReg:
6955                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6956                                                 break;
6957                                         case ArgNone:
6958                                                 break;
6959                                         default:
6960                                                 g_assert_not_reached ();
6961                                         }
6962                                 }
6963                                 break;
6964                         case ArgValuetypeAddrInIReg:
6965                                 if (ainfo->pair_storage [0] == ArgInIReg)
6966                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
6967                                 break;
6968                         case ArgValuetypeAddrOnStack:
6969                                 break;
6970                         case ArgGSharedVtInReg:
6971                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
6972                                 break;
6973                         default:
6974                                 break;
6975                         }
6976                 } else {
6977                         /* Argument allocated to (non-volatile) register */
6978                         switch (ainfo->storage) {
6979                         case ArgInIReg:
6980                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
6981                                 break;
6982                         case ArgOnStack:
6983                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
6984                                 break;
6985                         default:
6986                                 g_assert_not_reached ();
6987                         }
6988
6989                         if (ins == cfg->args [0]) {
6990                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6991                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
6992                         }
6993                 }
6994         }
6995
6996         if (cfg->method->save_lmf)
6997                 args_clobbered = TRUE;
6998
6999         if (trace) {
7000                 args_clobbered = TRUE;
7001                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
7002         }
7003
7004         /*
7005          * Optimize the common case of the first bblock making a call with the same
7006          * arguments as the method. This works because the arguments are still in their
7007          * original argument registers.
7008          * FIXME: Generalize this
7009          */
7010         if (!args_clobbered) {
7011                 MonoBasicBlock *first_bb = cfg->bb_entry;
7012                 MonoInst *next;
7013                 int filter = FILTER_IL_SEQ_POINT;
7014
7015                 next = mono_bb_first_inst (first_bb, filter);
7016                 if (!next && first_bb->next_bb) {
7017                         first_bb = first_bb->next_bb;
7018                         next = mono_bb_first_inst (first_bb, filter);
7019                 }
7020
7021                 if (first_bb->in_count > 1)
7022                         next = NULL;
7023
7024                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
7025                         ArgInfo *ainfo = cinfo->args + i;
7026                         gboolean match = FALSE;
7027
7028                         ins = cfg->args [i];
7029                         if (ins->opcode != OP_REGVAR) {
7030                                 switch (ainfo->storage) {
7031                                 case ArgInIReg: {
7032                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
7033                                                 if (next->dreg == ainfo->reg) {
7034                                                         NULLIFY_INS (next);
7035                                                         match = TRUE;
7036                                                 } else {
7037                                                         next->opcode = OP_MOVE;
7038                                                         next->sreg1 = ainfo->reg;
7039                                                         /* Only continue if the instruction doesn't change argument regs */
7040                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
7041                                                                 match = TRUE;
7042                                                 }
7043                                         }
7044                                         break;
7045                                 }
7046                                 default:
7047                                         break;
7048                                 }
7049                         } else {
7050                                 /* Argument allocated to (non-volatile) register */
7051                                 switch (ainfo->storage) {
7052                                 case ArgInIReg:
7053                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7054                                                 NULLIFY_INS (next);
7055                                                 match = TRUE;
7056                                         }
7057                                         break;
7058                                 default:
7059                                         break;
7060                                 }
7061                         }
7062
7063                         if (match) {
7064                                 next = mono_inst_next (next, filter);
7065                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7066                                 if (!next)
7067                                         break;
7068                         }
7069                 }
7070         }
7071
7072         if (cfg->gen_sdb_seq_points) {
7073                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7074
7075                 /* Initialize seq_point_info_var */
7076                 if (cfg->compile_aot) {
7077                         /* Initialize the variable from a GOT slot */
7078                         /* Same as OP_AOTCONST */
7079                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7080                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7081                         g_assert (info_var->opcode == OP_REGOFFSET);
7082                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7083                 }
7084
7085                 if (cfg->compile_aot) {
7086                         /* Initialize ss_tramp_var */
7087                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7088                         g_assert (ins->opcode == OP_REGOFFSET);
7089
7090                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7091                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7092                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7093                 } else {
7094                         /* Initialize ss_tramp_var */
7095                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7096                         g_assert (ins->opcode == OP_REGOFFSET);
7097
7098                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7099                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7100
7101                         /* Initialize bp_tramp_var */
7102                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7103                         g_assert (ins->opcode == OP_REGOFFSET);
7104
7105                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7106                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7107                 }
7108         }
7109
7110         cfg->code_len = code - cfg->native_code;
7111
7112         g_assert (cfg->code_len < cfg->code_size);
7113
7114         return code;
7115 }
7116
7117 void
7118 mono_arch_emit_epilog (MonoCompile *cfg)
7119 {
7120         MonoMethod *method = cfg->method;
7121         int quad, i;
7122         guint8 *code;
7123         int max_epilog_size;
7124         CallInfo *cinfo;
7125         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7126         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7127
7128         max_epilog_size = get_max_epilog_size (cfg);
7129
7130         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7131                 cfg->code_size *= 2;
7132                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7133                 cfg->stat_code_reallocs++;
7134         }
7135         code = cfg->native_code + cfg->code_len;
7136
7137         cfg->has_unwind_info_for_epilog = TRUE;
7138
7139         /* Mark the start of the epilog */
7140         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7141
7142         /* Save the uwind state which is needed by the out-of-line code */
7143         mono_emit_unwind_op_remember_state (cfg, code);
7144
7145         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7146                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7147
7148         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7149
7150         if (method->save_lmf) {
7151                 /* check if we need to restore protection of the stack after a stack overflow */
7152                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
7153                         guint8 *patch;
7154                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
7155                         /* we load the value in a separate instruction: this mechanism may be
7156                          * used later as a safer way to do thread interruption
7157                          */
7158                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7159                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7160                         patch = code;
7161                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7162                         /* note that the call trampoline will preserve eax/edx */
7163                         x86_call_reg (code, X86_ECX);
7164                         x86_patch (patch, code);
7165                 } else {
7166                         /* FIXME: maybe save the jit tls in the prolog */
7167                 }
7168                 if (cfg->used_int_regs & (1 << AMD64_RBP))
7169                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7170                 if (cfg->arch.omit_fp)
7171                         /*
7172                          * emit_setup_lmf () marks RBP as saved, we have to mark it as same value here before clearing up the stack
7173                          * since its stack slot will become invalid.
7174                          */
7175                         mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7176         }
7177
7178         /* Restore callee saved regs */
7179         for (i = 0; i < AMD64_NREG; ++i) {
7180                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7181                         /* Restore only used_int_regs, not arch.saved_iregs */
7182 #if defined(MONO_SUPPORT_TASKLETS)
7183                         int restore_reg = 1;
7184 #else
7185                         int restore_reg = (cfg->used_int_regs & (1 << i));
7186 #endif
7187                         if (restore_reg) {
7188                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7189                                 mono_emit_unwind_op_same_value (cfg, code, i);
7190                                 async_exc_point (code);
7191                         }
7192                         save_area_offset += 8;
7193                 }
7194         }
7195
7196         /* Load returned vtypes into registers if needed */
7197         cinfo = (CallInfo *)cfg->arch.cinfo;
7198         if (cinfo->ret.storage == ArgValuetypeInReg) {
7199                 ArgInfo *ainfo = &cinfo->ret;
7200                 MonoInst *inst = cfg->ret;
7201
7202                 for (quad = 0; quad < 2; quad ++) {
7203                         switch (ainfo->pair_storage [quad]) {
7204                         case ArgInIReg:
7205                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7206                                 break;
7207                         case ArgInFloatSSEReg:
7208                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7209                                 break;
7210                         case ArgInDoubleSSEReg:
7211                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7212                                 break;
7213                         case ArgNone:
7214                                 break;
7215                         default:
7216                                 g_assert_not_reached ();
7217                         }
7218                 }
7219         }
7220
7221         if (cfg->arch.omit_fp) {
7222                 if (cfg->arch.stack_alloc_size) {
7223                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7224                 }
7225         } else {
7226 #ifdef TARGET_WIN32
7227                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
7228                 amd64_pop_reg (code, AMD64_RBP);
7229                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7230 #else
7231                 amd64_leave (code);
7232                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7233 #endif
7234         }
7235         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7236         async_exc_point (code);
7237         amd64_ret (code);
7238
7239         /* Restore the unwind state to be the same as before the epilog */
7240         mono_emit_unwind_op_restore_state (cfg, code);
7241
7242         cfg->code_len = code - cfg->native_code;
7243
7244         g_assert (cfg->code_len < cfg->code_size);
7245 }
7246
7247 void
7248 mono_arch_emit_exceptions (MonoCompile *cfg)
7249 {
7250         MonoJumpInfo *patch_info;
7251         int nthrows, i;
7252         guint8 *code;
7253         MonoClass *exc_classes [16];
7254         guint8 *exc_throw_start [16], *exc_throw_end [16];
7255         guint32 code_size = 0;
7256
7257         /* Compute needed space */
7258         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7259                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7260                         code_size += 40;
7261                 if (patch_info->type == MONO_PATCH_INFO_R8)
7262                         code_size += 8 + 15; /* sizeof (double) + alignment */
7263                 if (patch_info->type == MONO_PATCH_INFO_R4)
7264                         code_size += 4 + 15; /* sizeof (float) + alignment */
7265                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7266                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7267         }
7268
7269         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7270                 cfg->code_size *= 2;
7271                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7272                 cfg->stat_code_reallocs++;
7273         }
7274
7275         code = cfg->native_code + cfg->code_len;
7276
7277         /* add code to raise exceptions */
7278         nthrows = 0;
7279         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7280                 switch (patch_info->type) {
7281                 case MONO_PATCH_INFO_EXC: {
7282                         MonoClass *exc_class;
7283                         guint8 *buf, *buf2;
7284                         guint32 throw_ip;
7285
7286                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7287
7288                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7289                         throw_ip = patch_info->ip.i;
7290
7291                         //x86_breakpoint (code);
7292                         /* Find a throw sequence for the same exception class */
7293                         for (i = 0; i < nthrows; ++i)
7294                                 if (exc_classes [i] == exc_class)
7295                                         break;
7296                         if (i < nthrows) {
7297                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7298                                 x86_jump_code (code, exc_throw_start [i]);
7299                                 patch_info->type = MONO_PATCH_INFO_NONE;
7300                         }
7301                         else {
7302                                 buf = code;
7303                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7304                                 buf2 = code;
7305
7306                                 if (nthrows < 16) {
7307                                         exc_classes [nthrows] = exc_class;
7308                                         exc_throw_start [nthrows] = code;
7309                                 }
7310                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7311
7312                                 patch_info->type = MONO_PATCH_INFO_NONE;
7313
7314                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7315
7316                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7317                                 while (buf < buf2)
7318                                         x86_nop (buf);
7319
7320                                 if (nthrows < 16) {
7321                                         exc_throw_end [nthrows] = code;
7322                                         nthrows ++;
7323                                 }
7324                         }
7325                         break;
7326                 }
7327                 default:
7328                         /* do nothing */
7329                         break;
7330                 }
7331                 g_assert(code < cfg->native_code + cfg->code_size);
7332         }
7333
7334         /* Handle relocations with RIP relative addressing */
7335         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7336                 gboolean remove = FALSE;
7337                 guint8 *orig_code = code;
7338
7339                 switch (patch_info->type) {
7340                 case MONO_PATCH_INFO_R8:
7341                 case MONO_PATCH_INFO_R4: {
7342                         guint8 *pos, *patch_pos;
7343                         guint32 target_pos;
7344
7345                         /* The SSE opcodes require a 16 byte alignment */
7346                         code = (guint8*)ALIGN_TO (code, 16);
7347
7348                         pos = cfg->native_code + patch_info->ip.i;
7349                         if (IS_REX (pos [1])) {
7350                                 patch_pos = pos + 5;
7351                                 target_pos = code - pos - 9;
7352                         }
7353                         else {
7354                                 patch_pos = pos + 4;
7355                                 target_pos = code - pos - 8;
7356                         }
7357
7358                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7359                                 *(double*)code = *(double*)patch_info->data.target;
7360                                 code += sizeof (double);
7361                         } else {
7362                                 *(float*)code = *(float*)patch_info->data.target;
7363                                 code += sizeof (float);
7364                         }
7365
7366                         *(guint32*)(patch_pos) = target_pos;
7367
7368                         remove = TRUE;
7369                         break;
7370                 }
7371                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7372                         guint8 *pos;
7373
7374                         if (cfg->compile_aot)
7375                                 continue;
7376
7377                         /*loading is faster against aligned addresses.*/
7378                         code = (guint8*)ALIGN_TO (code, 8);
7379                         memset (orig_code, 0, code - orig_code);
7380
7381                         pos = cfg->native_code + patch_info->ip.i;
7382
7383                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7384                         if (IS_REX (pos [1]))
7385                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7386                         else
7387                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7388
7389                         *(gpointer*)code = (gpointer)patch_info->data.target;
7390                         code += sizeof (gpointer);
7391
7392                         remove = TRUE;
7393                         break;
7394                 }
7395                 default:
7396                         break;
7397                 }
7398
7399                 if (remove) {
7400                         if (patch_info == cfg->patch_info)
7401                                 cfg->patch_info = patch_info->next;
7402                         else {
7403                                 MonoJumpInfo *tmp;
7404
7405                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7406                                         ;
7407                                 tmp->next = patch_info->next;
7408                         }
7409                 }
7410                 g_assert (code < cfg->native_code + cfg->code_size);
7411         }
7412
7413         cfg->code_len = code - cfg->native_code;
7414
7415         g_assert (cfg->code_len < cfg->code_size);
7416
7417 }
7418
7419 #endif /* DISABLE_JIT */
7420
7421 void*
7422 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7423 {
7424         guchar *code = (guchar *)p;
7425         MonoMethodSignature *sig;
7426         MonoInst *inst;
7427         int i, n, stack_area = 0;
7428
7429         /* Keep this in sync with mono_arch_get_argument_info */
7430
7431         if (enable_arguments) {
7432                 /* Allocate a new area on the stack and save arguments there */
7433                 sig = mono_method_signature (cfg->method);
7434
7435                 n = sig->param_count + sig->hasthis;
7436
7437                 stack_area = ALIGN_TO (n * 8, 16);
7438
7439                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7440
7441                 for (i = 0; i < n; ++i) {
7442                         inst = cfg->args [i];
7443
7444                         if (inst->opcode == OP_REGVAR)
7445                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7446                         else {
7447                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7448                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7449                         }
7450                 }
7451         }
7452
7453         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7454         amd64_set_reg_template (code, AMD64_ARG_REG1);
7455         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7456         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7457
7458         if (enable_arguments)
7459                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7460
7461         return code;
7462 }
7463
7464 enum {
7465         SAVE_NONE,
7466         SAVE_STRUCT,
7467         SAVE_EAX,
7468         SAVE_EAX_EDX,
7469         SAVE_XMM
7470 };
7471
7472 void*
7473 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7474 {
7475         guchar *code = (guchar *)p;
7476         int save_mode = SAVE_NONE;
7477         MonoMethod *method = cfg->method;
7478         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7479         int i;
7480
7481         switch (ret_type->type) {
7482         case MONO_TYPE_VOID:
7483                 /* special case string .ctor icall */
7484                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7485                         save_mode = SAVE_EAX;
7486                 else
7487                         save_mode = SAVE_NONE;
7488                 break;
7489         case MONO_TYPE_I8:
7490         case MONO_TYPE_U8:
7491                 save_mode = SAVE_EAX;
7492                 break;
7493         case MONO_TYPE_R4:
7494         case MONO_TYPE_R8:
7495                 save_mode = SAVE_XMM;
7496                 break;
7497         case MONO_TYPE_GENERICINST:
7498                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7499                         save_mode = SAVE_EAX;
7500                         break;
7501                 }
7502                 /* Fall through */
7503         case MONO_TYPE_VALUETYPE:
7504                 save_mode = SAVE_STRUCT;
7505                 break;
7506         default:
7507                 save_mode = SAVE_EAX;
7508                 break;
7509         }
7510
7511         /* Save the result and copy it into the proper argument register */
7512         switch (save_mode) {
7513         case SAVE_EAX:
7514                 amd64_push_reg (code, AMD64_RAX);
7515                 /* Align stack */
7516                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7517                 if (enable_arguments)
7518                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7519                 break;
7520         case SAVE_STRUCT:
7521                 /* FIXME: */
7522                 if (enable_arguments)
7523                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7524                 break;
7525         case SAVE_XMM:
7526                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7527                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7528                 /* Align stack */
7529                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7530                 /*
7531                  * The result is already in the proper argument register so no copying
7532                  * needed.
7533                  */
7534                 break;
7535         case SAVE_NONE:
7536                 break;
7537         default:
7538                 g_assert_not_reached ();
7539         }
7540
7541         /* Set %al since this is a varargs call */
7542         if (save_mode == SAVE_XMM)
7543                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7544         else
7545                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7546
7547         if (preserve_argument_registers) {
7548                 for (i = 0; i < PARAM_REGS; ++i)
7549                         amd64_push_reg (code, param_regs [i]);
7550         }
7551
7552         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7553         amd64_set_reg_template (code, AMD64_ARG_REG1);
7554         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7555
7556         if (preserve_argument_registers) {
7557                 for (i = PARAM_REGS - 1; i >= 0; --i)
7558                         amd64_pop_reg (code, param_regs [i]);
7559         }
7560
7561         /* Restore result */
7562         switch (save_mode) {
7563         case SAVE_EAX:
7564                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7565                 amd64_pop_reg (code, AMD64_RAX);
7566                 break;
7567         case SAVE_STRUCT:
7568                 /* FIXME: */
7569                 break;
7570         case SAVE_XMM:
7571                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7572                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7573                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7574                 break;
7575         case SAVE_NONE:
7576                 break;
7577         default:
7578                 g_assert_not_reached ();
7579         }
7580
7581         return code;
7582 }
7583
7584 void
7585 mono_arch_flush_icache (guint8 *code, gint size)
7586 {
7587         /* Not needed */
7588 }
7589
7590 void
7591 mono_arch_flush_register_windows (void)
7592 {
7593 }
7594
7595 gboolean
7596 mono_arch_is_inst_imm (gint64 imm)
7597 {
7598         return amd64_use_imm32 (imm);
7599 }
7600
7601 /*
7602  * Determine whenever the trap whose info is in SIGINFO is caused by
7603  * integer overflow.
7604  */
7605 gboolean
7606 mono_arch_is_int_overflow (void *sigctx, void *info)
7607 {
7608         MonoContext ctx;
7609         guint8* rip;
7610         int reg;
7611         gint64 value;
7612
7613         mono_sigctx_to_monoctx (sigctx, &ctx);
7614
7615         rip = (guint8*)ctx.gregs [AMD64_RIP];
7616
7617         if (IS_REX (rip [0])) {
7618                 reg = amd64_rex_b (rip [0]);
7619                 rip ++;
7620         }
7621         else
7622                 reg = 0;
7623
7624         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7625                 /* idiv REG */
7626                 reg += x86_modrm_rm (rip [1]);
7627
7628                 value = ctx.gregs [reg];
7629
7630                 if (value == -1)
7631                         return TRUE;
7632         }
7633
7634         return FALSE;
7635 }
7636
7637 guint32
7638 mono_arch_get_patch_offset (guint8 *code)
7639 {
7640         return 3;
7641 }
7642
7643 /**
7644  * \return TRUE if no sw breakpoint was present.
7645  *
7646  * Copy \p size bytes from \p code - \p offset to the buffer \p buf. If the debugger inserted software
7647  * breakpoints in the original code, they are removed in the copy.
7648  */
7649 gboolean
7650 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7651 {
7652         /*
7653          * If method_start is non-NULL we need to perform bound checks, since we access memory
7654          * at code - offset we could go before the start of the method and end up in a different
7655          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7656          * instead.
7657          */
7658         if (!method_start || code - offset >= method_start) {
7659                 memcpy (buf, code - offset, size);
7660         } else {
7661                 int diff = code - method_start;
7662                 memset (buf, 0, size);
7663                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7664         }
7665         return TRUE;
7666 }
7667
7668 int
7669 mono_arch_get_this_arg_reg (guint8 *code)
7670 {
7671         return AMD64_ARG_REG1;
7672 }
7673
7674 gpointer
7675 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7676 {
7677         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7678 }
7679
7680 #define MAX_ARCH_DELEGATE_PARAMS 10
7681
7682 static gpointer
7683 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7684 {
7685         guint8 *code, *start;
7686         GSList *unwind_ops = NULL;
7687         int i;
7688
7689         unwind_ops = mono_arch_get_cie_program ();
7690
7691         if (has_target) {
7692                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7693
7694                 /* Replace the this argument with the target */
7695                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7696                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7697                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7698
7699                 g_assert ((code - start) < 64);
7700                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7701         } else {
7702                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7703
7704                 if (param_count == 0) {
7705                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7706                 } else {
7707                         /* We have to shift the arguments left */
7708                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7709                         for (i = 0; i < param_count; ++i) {
7710 #ifdef TARGET_WIN32
7711                                 if (i < 3)
7712                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7713                                 else
7714                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7715 #else
7716                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7717 #endif
7718                         }
7719
7720                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7721                 }
7722                 g_assert ((code - start) < 64);
7723                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7724         }
7725
7726         mono_arch_flush_icache (start, code - start);
7727
7728         if (has_target) {
7729                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7730         } else {
7731                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7732                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7733                 g_free (name);
7734         }
7735
7736         if (mono_jit_map_is_enabled ()) {
7737                 char *buff;
7738                 if (has_target)
7739                         buff = (char*)"delegate_invoke_has_target";
7740                 else
7741                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7742                 mono_emit_jit_tramp (start, code - start, buff);
7743                 if (!has_target)
7744                         g_free (buff);
7745         }
7746         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL));
7747
7748         return start;
7749 }
7750
7751 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7752
7753 static gpointer
7754 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7755 {
7756         guint8 *code, *start;
7757         int size = 20;
7758         char *tramp_name;
7759         GSList *unwind_ops;
7760
7761         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7762                 return NULL;
7763
7764         start = code = (guint8 *)mono_global_codeman_reserve (size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7765
7766         unwind_ops = mono_arch_get_cie_program ();
7767
7768         /* Replace the this argument with the target */
7769         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7770         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7771
7772         if (load_imt_reg) {
7773                 /* Load the IMT reg */
7774                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7775         }
7776
7777         /* Load the vtable */
7778         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7779         amd64_jump_membase (code, AMD64_RAX, offset);
7780         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL));
7781
7782         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7783         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7784         g_free (tramp_name);
7785
7786         return start;
7787 }
7788
7789 /*
7790  * mono_arch_get_delegate_invoke_impls:
7791  *
7792  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7793  * trampolines.
7794  */
7795 GSList*
7796 mono_arch_get_delegate_invoke_impls (void)
7797 {
7798         GSList *res = NULL;
7799         MonoTrampInfo *info;
7800         int i;
7801
7802         get_delegate_invoke_impl (&info, TRUE, 0);
7803         res = g_slist_prepend (res, info);
7804
7805         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7806                 get_delegate_invoke_impl (&info, FALSE, i);
7807                 res = g_slist_prepend (res, info);
7808         }
7809
7810         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7811                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7812                 res = g_slist_prepend (res, info);
7813         }
7814
7815         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7816                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7817                 res = g_slist_prepend (res, info);
7818                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7819                 res = g_slist_prepend (res, info);
7820         }
7821
7822         return res;
7823 }
7824
7825 gpointer
7826 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7827 {
7828         guint8 *code, *start;
7829         int i;
7830
7831         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7832                 return NULL;
7833
7834         /* FIXME: Support more cases */
7835         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7836                 return NULL;
7837
7838         if (has_target) {
7839                 static guint8* cached = NULL;
7840
7841                 if (cached)
7842                         return cached;
7843
7844                 if (mono_aot_only) {
7845                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7846                 } else {
7847                         MonoTrampInfo *info;
7848                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7849                         mono_tramp_info_register (info, NULL);
7850                 }
7851
7852                 mono_memory_barrier ();
7853
7854                 cached = start;
7855         } else {
7856                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7857                 for (i = 0; i < sig->param_count; ++i)
7858                         if (!mono_is_regsize_var (sig->params [i]))
7859                                 return NULL;
7860                 if (sig->param_count > 4)
7861                         return NULL;
7862
7863                 code = cache [sig->param_count];
7864                 if (code)
7865                         return code;
7866
7867                 if (mono_aot_only) {
7868                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7869                         start = (guint8 *)mono_aot_get_trampoline (name);
7870                         g_free (name);
7871                 } else {
7872                         MonoTrampInfo *info;
7873                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7874                         mono_tramp_info_register (info, NULL);
7875                 }
7876
7877                 mono_memory_barrier ();
7878
7879                 cache [sig->param_count] = start;
7880         }
7881
7882         return start;
7883 }
7884
7885 gpointer
7886 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7887 {
7888         MonoTrampInfo *info;
7889         gpointer code;
7890
7891         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7892         if (code)
7893                 mono_tramp_info_register (info, NULL);
7894         return code;
7895 }
7896
7897 void
7898 mono_arch_finish_init (void)
7899 {
7900 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7901         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7902 #endif
7903 }
7904
7905 void
7906 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7907 {
7908 }
7909
7910 #define CMP_SIZE (6 + 1)
7911 #define CMP_REG_REG_SIZE (4 + 1)
7912 #define BR_SMALL_SIZE 2
7913 #define BR_LARGE_SIZE 6
7914 #define MOV_REG_IMM_SIZE 10
7915 #define MOV_REG_IMM_32BIT_SIZE 6
7916 #define JUMP_REG_SIZE (2 + 1)
7917
7918 static int
7919 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7920 {
7921         int i, distance = 0;
7922         for (i = start; i < target; ++i)
7923                 distance += imt_entries [i]->chunk_size;
7924         return distance;
7925 }
7926
7927 /*
7928  * LOCKING: called with the domain lock held
7929  */
7930 gpointer
7931 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7932         gpointer fail_tramp)
7933 {
7934         int i;
7935         int size = 0;
7936         guint8 *code, *start;
7937         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7938         GSList *unwind_ops;
7939
7940         for (i = 0; i < count; ++i) {
7941                 MonoIMTCheckItem *item = imt_entries [i];
7942                 if (item->is_equals) {
7943                         if (item->check_target_idx) {
7944                                 if (!item->compare_done) {
7945                                         if (amd64_use_imm32 ((gint64)item->key))
7946                                                 item->chunk_size += CMP_SIZE;
7947                                         else
7948                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7949                                 }
7950                                 if (item->has_target_code) {
7951                                         item->chunk_size += MOV_REG_IMM_SIZE;
7952                                 } else {
7953                                         if (vtable_is_32bit)
7954                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7955                                         else
7956                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7957                                 }
7958                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
7959                         } else {
7960                                 if (fail_tramp) {
7961                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
7962                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
7963                                 } else {
7964                                         if (vtable_is_32bit)
7965                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7966                                         else
7967                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7968                                         item->chunk_size += JUMP_REG_SIZE;
7969                                         /* with assert below:
7970                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
7971                                          */
7972                                 }
7973                         }
7974                 } else {
7975                         if (amd64_use_imm32 ((gint64)item->key))
7976                                 item->chunk_size += CMP_SIZE;
7977                         else
7978                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7979                         item->chunk_size += BR_LARGE_SIZE;
7980                         imt_entries [item->check_target_idx]->compare_done = TRUE;
7981                 }
7982                 size += item->chunk_size;
7983         }
7984         if (fail_tramp)
7985                 code = (guint8 *)mono_method_alloc_generic_virtual_trampoline (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7986         else
7987                 code = (guint8 *)mono_domain_code_reserve (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7988         start = code;
7989
7990         unwind_ops = mono_arch_get_cie_program ();
7991
7992         for (i = 0; i < count; ++i) {
7993                 MonoIMTCheckItem *item = imt_entries [i];
7994                 item->code_target = code;
7995                 if (item->is_equals) {
7996                         gboolean fail_case = !item->check_target_idx && fail_tramp;
7997
7998                         if (item->check_target_idx || fail_case) {
7999                                 if (!item->compare_done || fail_case) {
8000                                         if (amd64_use_imm32 ((gint64)item->key))
8001                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8002                                         else {
8003                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
8004                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8005                                         }
8006                                 }
8007                                 item->jmp_code = code;
8008                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8009                                 if (item->has_target_code) {
8010                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
8011                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8012                                 } else {
8013                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8014                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8015                                 }
8016
8017                                 if (fail_case) {
8018                                         amd64_patch (item->jmp_code, code);
8019                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
8020                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
8021                                         item->jmp_code = NULL;
8022                                 }
8023                         } else {
8024                                 /* enable the commented code to assert on wrong method */
8025 #if 0
8026                                 if (amd64_is_imm32 (item->key))
8027                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
8028                                 else {
8029                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
8030                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8031                                 }
8032                                 item->jmp_code = code;
8033                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
8034                                 /* See the comment below about R10 */
8035                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8036                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8037                                 amd64_patch (item->jmp_code, code);
8038                                 amd64_breakpoint (code);
8039                                 item->jmp_code = NULL;
8040 #else
8041                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
8042                                    needs to be preserved.  R10 needs
8043                                    to be preserved for calls which
8044                                    require a runtime generic context,
8045                                    but interface calls don't. */
8046                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8047                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8048 #endif
8049                         }
8050                 } else {
8051                         if (amd64_use_imm32 ((gint64)item->key))
8052                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8053                         else {
8054                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8055                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8056                         }
8057                         item->jmp_code = code;
8058                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8059                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8060                         else
8061                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8062                 }
8063                 g_assert (code - item->code_target <= item->chunk_size);
8064         }
8065         /* patch the branches to get to the target items */
8066         for (i = 0; i < count; ++i) {
8067                 MonoIMTCheckItem *item = imt_entries [i];
8068                 if (item->jmp_code) {
8069                         if (item->check_target_idx) {
8070                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8071                         }
8072                 }
8073         }
8074
8075         if (!fail_tramp)
8076                 UnlockedAdd (&mono_stats.imt_trampolines_size, code - start);
8077         g_assert (code - start <= size);
8078         g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
8079
8080         MONO_PROFILER_RAISE (jit_code_buffer, (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL));
8081
8082         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8083
8084         return start;
8085 }
8086
8087 MonoMethod*
8088 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8089 {
8090         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8091 }
8092
8093 MonoVTable*
8094 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8095 {
8096         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8097 }
8098
8099 GSList*
8100 mono_arch_get_cie_program (void)
8101 {
8102         GSList *l = NULL;
8103
8104         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8105         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8106
8107         return l;
8108 }
8109
8110 #ifndef DISABLE_JIT
8111
8112 MonoInst*
8113 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8114 {
8115         MonoInst *ins = NULL;
8116         int opcode = 0;
8117
8118         if (cmethod->klass == mono_defaults.math_class) {
8119                 if (strcmp (cmethod->name, "Sin") == 0) {
8120                         opcode = OP_SIN;
8121                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8122                         opcode = OP_COS;
8123                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8124                         opcode = OP_SQRT;
8125                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8126                         opcode = OP_ABS;
8127                 }
8128
8129                 if (opcode && fsig->param_count == 1) {
8130                         MONO_INST_NEW (cfg, ins, opcode);
8131                         ins->type = STACK_R8;
8132                         ins->dreg = mono_alloc_freg (cfg);
8133                         ins->sreg1 = args [0]->dreg;
8134                         MONO_ADD_INS (cfg->cbb, ins);
8135                 }
8136
8137                 opcode = 0;
8138                 if (cfg->opt & MONO_OPT_CMOV) {
8139                         if (strcmp (cmethod->name, "Min") == 0) {
8140                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8141                                         opcode = OP_IMIN;
8142                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8143                                         opcode = OP_IMIN_UN;
8144                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8145                                         opcode = OP_LMIN;
8146                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8147                                         opcode = OP_LMIN_UN;
8148                         } else if (strcmp (cmethod->name, "Max") == 0) {
8149                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8150                                         opcode = OP_IMAX;
8151                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8152                                         opcode = OP_IMAX_UN;
8153                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8154                                         opcode = OP_LMAX;
8155                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8156                                         opcode = OP_LMAX_UN;
8157                         }
8158                 }
8159
8160                 if (opcode && fsig->param_count == 2) {
8161                         MONO_INST_NEW (cfg, ins, opcode);
8162                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8163                         ins->dreg = mono_alloc_ireg (cfg);
8164                         ins->sreg1 = args [0]->dreg;
8165                         ins->sreg2 = args [1]->dreg;
8166                         MONO_ADD_INS (cfg->cbb, ins);
8167                 }
8168
8169 #if 0
8170                 /* OP_FREM is not IEEE compatible */
8171                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8172                         MONO_INST_NEW (cfg, ins, OP_FREM);
8173                         ins->inst_i0 = args [0];
8174                         ins->inst_i1 = args [1];
8175                 }
8176 #endif
8177         }
8178
8179         return ins;
8180 }
8181 #endif
8182
8183 mgreg_t
8184 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8185 {
8186         return ctx->gregs [reg];
8187 }
8188
8189 void
8190 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8191 {
8192         ctx->gregs [reg] = val;
8193 }
8194
8195 /*
8196  * mono_arch_emit_load_aotconst:
8197  *
8198  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8199  * TARGET from the mscorlib GOT in full-aot code.
8200  * On AMD64, the result is placed into R11.
8201  */
8202 guint8*
8203 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8204 {
8205         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8206         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8207
8208         return code;
8209 }
8210
8211 /*
8212  * mono_arch_get_trampolines:
8213  *
8214  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8215  * for AOT.
8216  */
8217 GSList *
8218 mono_arch_get_trampolines (gboolean aot)
8219 {
8220         return mono_amd64_get_exception_trampolines (aot);
8221 }
8222
8223 /* Soft Debug support */
8224 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8225
8226 /*
8227  * mono_arch_set_breakpoint:
8228  *
8229  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8230  * The location should contain code emitted by OP_SEQ_POINT.
8231  */
8232 void
8233 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8234 {
8235         guint8 *code = ip;
8236
8237         if (ji->from_aot) {
8238                 guint32 native_offset = ip - (guint8*)ji->code_start;
8239                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8240
8241                 g_assert (info->bp_addrs [native_offset] == 0);
8242                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8243         } else {
8244                 /* ip points to a mov r11, 0 */
8245                 g_assert (code [0] == 0x41);
8246                 g_assert (code [1] == 0xbb);
8247                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8248         }
8249 }
8250
8251 /*
8252  * mono_arch_clear_breakpoint:
8253  *
8254  *   Clear the breakpoint at IP.
8255  */
8256 void
8257 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8258 {
8259         guint8 *code = ip;
8260
8261         if (ji->from_aot) {
8262                 guint32 native_offset = ip - (guint8*)ji->code_start;
8263                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8264
8265                 info->bp_addrs [native_offset] = NULL;
8266         } else {
8267                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8268         }
8269 }
8270
8271 gboolean
8272 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8273 {
8274         /* We use soft breakpoints on amd64 */
8275         return FALSE;
8276 }
8277
8278 /*
8279  * mono_arch_skip_breakpoint:
8280  *
8281  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8282  * we resume, the instruction is not executed again.
8283  */
8284 void
8285 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8286 {
8287         g_assert_not_reached ();
8288 }
8289
8290 /*
8291  * mono_arch_start_single_stepping:
8292  *
8293  *   Start single stepping.
8294  */
8295 void
8296 mono_arch_start_single_stepping (void)
8297 {
8298         ss_trampoline = mini_get_single_step_trampoline ();
8299 }
8300
8301 /*
8302  * mono_arch_stop_single_stepping:
8303  *
8304  *   Stop single stepping.
8305  */
8306 void
8307 mono_arch_stop_single_stepping (void)
8308 {
8309         ss_trampoline = NULL;
8310 }
8311
8312 /*
8313  * mono_arch_is_single_step_event:
8314  *
8315  *   Return whenever the machine state in SIGCTX corresponds to a single
8316  * step event.
8317  */
8318 gboolean
8319 mono_arch_is_single_step_event (void *info, void *sigctx)
8320 {
8321         /* We use soft breakpoints on amd64 */
8322         return FALSE;
8323 }
8324
8325 /*
8326  * mono_arch_skip_single_step:
8327  *
8328  *   Modify CTX so the ip is placed after the single step trigger instruction,
8329  * we resume, the instruction is not executed again.
8330  */
8331 void
8332 mono_arch_skip_single_step (MonoContext *ctx)
8333 {
8334         g_assert_not_reached ();
8335 }
8336
8337 /*
8338  * mono_arch_create_seq_point_info:
8339  *
8340  *   Return a pointer to a data structure which is used by the sequence
8341  * point implementation in AOTed code.
8342  */
8343 gpointer
8344 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8345 {
8346         SeqPointInfo *info;
8347         MonoJitInfo *ji;
8348
8349         // FIXME: Add a free function
8350
8351         mono_domain_lock (domain);
8352         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8353                                                                 code);
8354         mono_domain_unlock (domain);
8355
8356         if (!info) {
8357                 ji = mono_jit_info_table_find (domain, (char*)code);
8358                 g_assert (ji);
8359
8360                 // FIXME: Optimize the size
8361                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8362
8363                 info->ss_tramp_addr = &ss_trampoline;
8364
8365                 mono_domain_lock (domain);
8366                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8367                                                          code, info);
8368                 mono_domain_unlock (domain);
8369         }
8370
8371         return info;
8372 }
8373
8374 void
8375 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8376 {
8377         ext->lmf.previous_lmf = prev_lmf;
8378         /* Mark that this is a MonoLMFExt */
8379         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8380         ext->lmf.rsp = (gssize)ext;
8381 }
8382
8383 #endif
8384
8385 gboolean
8386 mono_arch_opcode_supported (int opcode)
8387 {
8388         switch (opcode) {
8389         case OP_ATOMIC_ADD_I4:
8390         case OP_ATOMIC_ADD_I8:
8391         case OP_ATOMIC_EXCHANGE_I4:
8392         case OP_ATOMIC_EXCHANGE_I8:
8393         case OP_ATOMIC_CAS_I4:
8394         case OP_ATOMIC_CAS_I8:
8395         case OP_ATOMIC_LOAD_I1:
8396         case OP_ATOMIC_LOAD_I2:
8397         case OP_ATOMIC_LOAD_I4:
8398         case OP_ATOMIC_LOAD_I8:
8399         case OP_ATOMIC_LOAD_U1:
8400         case OP_ATOMIC_LOAD_U2:
8401         case OP_ATOMIC_LOAD_U4:
8402         case OP_ATOMIC_LOAD_U8:
8403         case OP_ATOMIC_LOAD_R4:
8404         case OP_ATOMIC_LOAD_R8:
8405         case OP_ATOMIC_STORE_I1:
8406         case OP_ATOMIC_STORE_I2:
8407         case OP_ATOMIC_STORE_I4:
8408         case OP_ATOMIC_STORE_I8:
8409         case OP_ATOMIC_STORE_U1:
8410         case OP_ATOMIC_STORE_U2:
8411         case OP_ATOMIC_STORE_U4:
8412         case OP_ATOMIC_STORE_U8:
8413         case OP_ATOMIC_STORE_R4:
8414         case OP_ATOMIC_STORE_R8:
8415                 return TRUE;
8416         default:
8417                 return FALSE;
8418         }
8419 }
8420
8421 CallInfo*
8422 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8423 {
8424         return get_call_info (mp, sig);
8425 }