mono/mini/mini-amd64.c

   1 /**
   2  * \file
   3  * AMD64 backend for the Mono code generator
   4  *
   5  * Based on mini-x86.c.
   6  *
   7  * Authors:
   8  *   Paolo Molaro (lupus@ximian.com)
   9  *   Dietmar Maurer (dietmar@ximian.com)
  10  *   Patrik Torstensson
  11  *   Zoltan Varga (vargaz@gmail.com)
  12  *   Johan Lorensson (lateralusx.github@gmail.com)
  13  *
  14  * (C) 2003 Ximian, Inc.
  15  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  16  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  17  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  18  */
  19 #include "mini.h"
  20 #include <string.h>
  21 #include <math.h>
  22 #include <assert.h>
  23 #ifdef HAVE_UNISTD_H
  24 #include <unistd.h>
  25 #endif
  26
  27 #include <mono/metadata/abi-details.h>
  28 #include <mono/metadata/appdomain.h>
  29 #include <mono/metadata/debug-helpers.h>
  30 #include <mono/metadata/threads.h>
  31 #include <mono/metadata/profiler-private.h>
  32 #include <mono/metadata/mono-debug.h>
  33 #include <mono/metadata/gc-internals.h>
  34 #include <mono/utils/mono-math.h>
  35 #include <mono/utils/mono-mmap.h>
  36 #include <mono/utils/mono-memory-model.h>
  37 #include <mono/utils/mono-tls.h>
  38 #include <mono/utils/mono-hwcap.h>
  39 #include <mono/utils/mono-threads.h>
  40
  41 #include "trace.h"
  42 #include "ir-emit.h"
  43 #include "mini-amd64.h"
  44 #include "cpu-amd64.h"
  45 #include "debugger-agent.h"
  46 #include "mini-gc.h"
  47
  48 #ifdef MONO_XEN_OPT
  49 static gboolean optimize_for_xen = TRUE;
  50 #else
  51 #define optimize_for_xen 0
  52 #endif
  53
  54 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  55
  56 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  57
  58 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  59
  60 #ifdef TARGET_WIN32
  61 /* Under windows, the calling convention is never stdcall */
  62 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  63 #else
  64 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  65 #endif
  66
  67 /* This mutex protects architecture specific caches */
  68 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  69 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  70 static mono_mutex_t mini_arch_mutex;
  71
  72 /* The single step trampoline */
  73 static gpointer ss_trampoline;
  74
  75 /* The breakpoint trampoline */
  76 static gpointer bp_trampoline;
  77
  78 /* Offset between fp and the first argument in the callee */
  79 #define ARGS_OFFSET 16
  80 #define GP_SCRATCH_REG AMD64_R11
  81
  82 /*
  83  * AMD64 register usage:
  84  * - callee saved registers are used for global register allocation
  85  * - %r11 is used for materializing 64 bit constants in opcodes
  86  * - the rest is used for local allocation
  87  */
  88
  89 /*
  90  * Floating point comparison results:
  91  *                  ZF PF CF
  92  * A > B            0  0  0
  93  * A < B            0  0  1
  94  * A = B            1  0  0
  95  * A > B            0  0  0
  96  * UNORDERED        1  1  1
  97  */
  98
  99 const char*
 100 mono_arch_regname (int reg)
 101 {
 102         switch (reg) {
 103         case AMD64_RAX: return "%rax";
 104         case AMD64_RBX: return "%rbx";
 105         case AMD64_RCX: return "%rcx";
 106         case AMD64_RDX: return "%rdx";
 107         case AMD64_RSP: return "%rsp";
 108         case AMD64_RBP: return "%rbp";
 109         case AMD64_RDI: return "%rdi";
 110         case AMD64_RSI: return "%rsi";
 111         case AMD64_R8: return "%r8";
 112         case AMD64_R9: return "%r9";
 113         case AMD64_R10: return "%r10";
 114         case AMD64_R11: return "%r11";
 115         case AMD64_R12: return "%r12";
 116         case AMD64_R13: return "%r13";
 117         case AMD64_R14: return "%r14";
 118         case AMD64_R15: return "%r15";
 119         }
 120         return "unknown";
 121 }
 122
 123 static const char * packed_xmmregs [] = {
 124         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 125         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 126 };
 127
 128 static const char * single_xmmregs [] = {
 129         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 130         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 131 };
 132
 133 const char*
 134 mono_arch_fregname (int reg)
 135 {
 136         if (reg < AMD64_XMM_NREG)
 137                 return single_xmmregs [reg];
 138         else
 139                 return "unknown";
 140 }
 141
 142 const char *
 143 mono_arch_xregname (int reg)
 144 {
 145         if (reg < AMD64_XMM_NREG)
 146                 return packed_xmmregs [reg];
 147         else
 148                 return "unknown";
 149 }
 150
 151 static gboolean
 152 debug_omit_fp (void)
 153 {
 154 #if 0
 155         return mono_debug_count ();
 156 #else
 157         return TRUE;
 158 #endif
 159 }
 160
 161 static inline gboolean
 162 amd64_is_near_call (guint8 *code)
 163 {
 164         /* Skip REX */
 165         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 166                 code += 1;
 167
 168         return code [0] == 0xe8;
 169 }
 170
 171 static inline gboolean
 172 amd64_use_imm32 (gint64 val)
 173 {
 174         if (mini_get_debug_options()->single_imm_size)
 175                 return FALSE;
 176
 177         return amd64_is_imm32 (val);
 178 }
 179
 180 static void
 181 amd64_patch (unsigned char* code, gpointer target)
 182 {
 183         guint8 rex = 0;
 184
 185         /* Skip REX */
 186         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 187                 rex = code [0];
 188                 code += 1;
 189         }
 190
 191         if ((code [0] & 0xf8) == 0xb8) {
 192                 /* amd64_set_reg_template */
 193                 *(guint64*)(code + 1) = (guint64)target;
 194         }
 195         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 196                 /* mov 0(%rip), %dreg */
 197                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 198         }
 199         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 200                 /* call *<OFFSET>(%rip) */
 201                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 202         }
 203         else if (code [0] == 0xe8) {
 204                 /* call <DISP> */
 205                 gint64 disp = (guint8*)target - (guint8*)code;
 206                 g_assert (amd64_is_imm32 (disp));
 207                 x86_patch (code, (unsigned char*)target);
 208         }
 209         else
 210                 x86_patch (code, (unsigned char*)target);
 211 }
 212
 213 void
 214 mono_amd64_patch (unsigned char* code, gpointer target)
 215 {
 216         amd64_patch (code, target);
 217 }
 218
 219 #define DEBUG(a) if (cfg->verbose_level > 1) a
 220
 221 static void inline
 222 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 223 {
 224     ainfo->offset = *stack_size;
 225
 226     if (*gr >= PARAM_REGS) {
 227                 ainfo->storage = ArgOnStack;
 228                 ainfo->arg_size = sizeof (mgreg_t);
 229                 /* Since the same stack slot size is used for all arg */
 230                 /*  types, it needs to be big enough to hold them all */
 231                 (*stack_size) += sizeof(mgreg_t);
 232     }
 233     else {
 234                 ainfo->storage = ArgInIReg;
 235                 ainfo->reg = param_regs [*gr];
 236                 (*gr) ++;
 237     }
 238 }
 239
 240 static void inline
 241 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 242 {
 243     ainfo->offset = *stack_size;
 244
 245     if (*gr >= FLOAT_PARAM_REGS) {
 246                 ainfo->storage = ArgOnStack;
 247                 ainfo->arg_size = sizeof (mgreg_t);
 248                 /* Since the same stack slot size is used for both float */
 249                 /*  types, it needs to be big enough to hold them both */
 250                 (*stack_size) += sizeof(mgreg_t);
 251     }
 252     else {
 253                 /* A double register */
 254                 if (is_double)
 255                         ainfo->storage = ArgInDoubleSSEReg;
 256                 else
 257                         ainfo->storage = ArgInFloatSSEReg;
 258                 ainfo->reg = *gr;
 259                 (*gr) += 1;
 260     }
 261 }
 262
 263 typedef enum ArgumentClass {
 264         ARG_CLASS_NO_CLASS,
 265         ARG_CLASS_MEMORY,
 266         ARG_CLASS_INTEGER,
 267         ARG_CLASS_SSE
 268 } ArgumentClass;
 269
 270 static ArgumentClass
 271 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 272 {
 273         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 274         MonoType *ptype;
 275
 276         ptype = mini_get_underlying_type (type);
 277         switch (ptype->type) {
 278         case MONO_TYPE_I1:
 279         case MONO_TYPE_U1:
 280         case MONO_TYPE_I2:
 281         case MONO_TYPE_U2:
 282         case MONO_TYPE_I4:
 283         case MONO_TYPE_U4:
 284         case MONO_TYPE_I:
 285         case MONO_TYPE_U:
 286         case MONO_TYPE_STRING:
 287         case MONO_TYPE_OBJECT:
 288         case MONO_TYPE_CLASS:
 289         case MONO_TYPE_SZARRAY:
 290         case MONO_TYPE_PTR:
 291         case MONO_TYPE_FNPTR:
 292         case MONO_TYPE_ARRAY:
 293         case MONO_TYPE_I8:
 294         case MONO_TYPE_U8:
 295                 class2 = ARG_CLASS_INTEGER;
 296                 break;
 297         case MONO_TYPE_R4:
 298         case MONO_TYPE_R8:
 299 #ifdef TARGET_WIN32
 300                 class2 = ARG_CLASS_INTEGER;
 301 #else
 302                 class2 = ARG_CLASS_SSE;
 303 #endif
 304                 break;
 305
 306         case MONO_TYPE_TYPEDBYREF:
 307                 g_assert_not_reached ();
 308
 309         case MONO_TYPE_GENERICINST:
 310                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 311                         class2 = ARG_CLASS_INTEGER;
 312                         break;
 313                 }
 314                 /* fall through */
 315         case MONO_TYPE_VALUETYPE: {
 316                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 317                 int i;
 318
 319                 for (i = 0; i < info->num_fields; ++i) {
 320                         class2 = class1;
 321                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 322                 }
 323                 break;
 324         }
 325         default:
 326                 g_assert_not_reached ();
 327         }
 328
 329         /* Merge */
 330         if (class1 == class2)
 331                 ;
 332         else if (class1 == ARG_CLASS_NO_CLASS)
 333                 class1 = class2;
 334         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 335                 class1 = ARG_CLASS_MEMORY;
 336         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 337                 class1 = ARG_CLASS_INTEGER;
 338         else
 339                 class1 = ARG_CLASS_SSE;
 340
 341         return class1;
 342 }
 343
 344 typedef struct {
 345         MonoType *type;
 346         int size, offset;
 347 } StructFieldInfo;
 348
 349 /*
 350  * collect_field_info_nested:
 351  *
 352  *   Collect field info from KLASS recursively into FIELDS.
 353  */
 354 static void
 355 collect_field_info_nested (MonoClass *klass, GArray *fields_array, int offset, gboolean pinvoke, gboolean unicode)
 356 {
 357         MonoMarshalType *info;
 358         int i;
 359
 360         if (pinvoke) {
 361                 info = mono_marshal_load_type_info (klass);
 362                 g_assert(info);
 363                 for (i = 0; i < info->num_fields; ++i) {
 364                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 365                                 collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields_array, info->fields [i].offset, pinvoke, unicode);
 366                         } else {
 367                                 guint32 align;
 368                                 StructFieldInfo f;
 369
 370                                 f.type = info->fields [i].field->type;
 371                                 f.size = mono_marshal_type_size (info->fields [i].field->type,
 372                                                                                                                            info->fields [i].mspec,
 373                                                                                                                            &align, TRUE, unicode);
 374                                 f.offset = offset + info->fields [i].offset;
 375                                 if (i == info->num_fields - 1 && f.size + f.offset < info->native_size) {
 376                                         /* This can happen with .pack directives eg. 'fixed' arrays */
 377                                         if (MONO_TYPE_IS_PRIMITIVE (f.type)) {
 378                                                 /* Replicate the last field to fill out the remaining place, since the code in add_valuetype () needs type information */
 379                                                 g_array_append_val (fields_array, f);
 380                                                 while (f.size + f.offset < info->native_size) {
 381                                                         f.offset += f.size;
 382                                                         g_array_append_val (fields_array, f);
 383                                                 }
 384                                         } else {
 385                                                 f.size = info->native_size - f.offset;
 386                                                 g_array_append_val (fields_array, f);
 387                                         }
 388                                 } else {
 389                                         g_array_append_val (fields_array, f);
 390                                 }
 391                         }
 392                 }
 393         } else {
 394                 gpointer iter;
 395                 MonoClassField *field;
 396
 397                 iter = NULL;
 398                 while ((field = mono_class_get_fields (klass, &iter))) {
 399                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 400                                 continue;
 401                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 402                                 collect_field_info_nested (mono_class_from_mono_type (field->type), fields_array, field->offset - sizeof (MonoObject), pinvoke, unicode);
 403                         } else {
 404                                 int align;
 405                                 StructFieldInfo f;
 406
 407                                 f.type = field->type;
 408                                 f.size = mono_type_size (field->type, &align);
 409                                 f.offset = field->offset - sizeof (MonoObject) + offset;
 410
 411                                 g_array_append_val (fields_array, f);
 412                         }
 413                 }
 414         }
 415 }
 416
 417 #ifdef TARGET_WIN32
 418
 419 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 420 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 421
 422 static gboolean
 423 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_XMM_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 424 {
 425         gboolean result = FALSE;
 426
 427         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 428         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 429
 430         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 431         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 432         arg_info->pair_size [0] = 0;
 433         arg_info->pair_size [1] = 0;
 434         arg_info->nregs = 0;
 435
 436         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 437                 /* Pass parameter in integer register. */
 438                 arg_info->pair_storage [0] = ArgInIReg;
 439                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 440                 (*current_int_reg) ++;
 441                 result = TRUE;
 442         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 443                 /* Pass parameter in float register. */
 444                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 445                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 446                 (*current_float_reg) ++;
 447                 result = TRUE;
 448         }
 449
 450         if (result == TRUE) {
 451                 arg_info->pair_size [0] = arg_size;
 452                 arg_info->nregs = 1;
 453         }
 454
 455         return result;
 456 }
 457
 458 static inline gboolean
 459 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 460 {
 461         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 462 }
 463
 464 static inline gboolean
 465 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 466 {
 467         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 468 }
 469
 470 static void
 471 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 472                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 473 {
 474         /* Windows x64 value type ABI.
 475         *
 476         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 477         *
 478         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 479         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 480         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 481         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 482         *
 483         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 484         *
 485         * Integers/Float types smaller than or equal to 8 bytes
 486         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 487         * Properly sized struct/unions (1,2,4,8)
 488         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 489         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 490         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 491         */
 492
 493         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 494
 495         if (!is_return) {
 496
 497                 /* Parameter cases. */
 498                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 499                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 500
 501                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 502                         arg_info->storage = ArgValuetypeInReg;
 503                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 504                                 /* No more registers, fallback passing parameter on stack as value. */
 505                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 506
 507                                 /* Passing value directly on stack, so use size of value. */
 508                                 arg_info->storage = ArgOnStack;
 509                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 510                                 arg_info->offset = *stack_size;
 511                                 arg_info->arg_size = arg_size;
 512                                 *stack_size += arg_size;
 513                         }
 514                 } else {
 515                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 516                         arg_info->storage = ArgValuetypeAddrInIReg;
 517                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 518                                 /* No more registers, fallback passing address to parameter on stack. */
 519                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 520
 521                                 /* Passing an address to value on stack, so use size of register as argument size. */
 522                                 arg_info->storage = ArgValuetypeAddrOnStack;
 523                                 arg_size = sizeof (mgreg_t);
 524                                 arg_info->offset = *stack_size;
 525                                 arg_info->arg_size = arg_size;
 526                                 *stack_size += arg_size;
 527                         }
 528                 }
 529         } else {
 530                 /* Return value cases. */
 531                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 532                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 533
 534                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 535                         arg_info->storage = ArgValuetypeInReg;
 536                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 537
 538                         /* Only RAX/XMM0 should be used to return valuetype. */
 539                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 540                 } else {
 541                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 542                         arg_info->storage = ArgValuetypeAddrInIReg;
 543                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 544
 545                         /* Only RAX should be used to return valuetype address. */
 546                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 547
 548                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 549                         arg_info->offset = *stack_size;
 550                         *stack_size += arg_size;
 551                 }
 552         }
 553 }
 554
 555 static void
 556 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 557 {
 558         *arg_size = 0;
 559         *arg_class = ARG_CLASS_NO_CLASS;
 560
 561         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 562
 563         if (pinvoke) {
 564                 /* Calculate argument class type and size of marshalled type. */
 565                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 566                 *arg_size = info->native_size;
 567         } else {
 568                 /* Calculate argument class type and size of managed type. */
 569                 *arg_size = mono_class_value_size (klass, NULL);
 570         }
 571
 572         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 573         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 574
 575         if (*arg_class == ARG_CLASS_MEMORY) {
 576                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 577                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 578         }
 579
 580         /*
 581         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 582         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 583         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 584         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 585         * it must be represented in call and cannot be dropped.
 586         */
 587         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 588                 arg_info->pass_empty_struct = TRUE;
 589                 *arg_size = SIZEOF_REGISTER;
 590                 *arg_class = ARG_CLASS_INTEGER;
 591         }
 592
 593         assert (*arg_class != ARG_CLASS_NO_CLASS);
 594 }
 595
 596 static void
 597 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 598                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 599 {
 600         guint32 arg_size = SIZEOF_REGISTER;
 601         MonoClass *klass = NULL;
 602         ArgumentClass arg_class;
 603
 604         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 605
 606         klass = mono_class_from_mono_type (type);
 607         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 608
 609         /* Only drop value type if its not an empty struct as input that must be represented in call */
 610         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 611                 arg_info->storage = ArgValuetypeInReg;
 612                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 613         } else {
 614                 /* Alocate storage for value type. */
 615                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 616         }
 617 }
 618
 619 #endif /* TARGET_WIN32 */
 620
 621 static void
 622 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 623                            gboolean is_return,
 624                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 625 {
 626 #ifdef TARGET_WIN32
 627         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 628 #else
 629         guint32 size, quad, nquads, i, nfields;
 630         /* Keep track of the size used in each quad so we can */
 631         /* use the right size when copying args/return vars.  */
 632         guint32 quadsize [2] = {8, 8};
 633         ArgumentClass args [2];
 634         StructFieldInfo *fields = NULL;
 635         GArray *fields_array;
 636         MonoClass *klass;
 637         gboolean pass_on_stack = FALSE;
 638         int struct_size;
 639
 640         klass = mono_class_from_mono_type (type);
 641         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 642
 643         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 644                 /* We pass and return vtypes of size 8 in a register */
 645         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 646                 pass_on_stack = TRUE;
 647         }
 648
 649         /* If this struct can't be split up naturally into 8-byte */
 650         /* chunks (registers), pass it on the stack.              */
 651         if (sig->pinvoke) {
 652                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 653                 g_assert (info);
 654                 struct_size = info->native_size;
 655         } else {
 656                 struct_size = mono_class_value_size (klass, NULL);
 657         }
 658         /*
 659          * Collect field information recursively to be able to
 660          * handle nested structures.
 661          */
 662         fields_array = g_array_new (FALSE, TRUE, sizeof (StructFieldInfo));
 663         collect_field_info_nested (klass, fields_array, 0, sig->pinvoke, klass->unicode);
 664         fields = (StructFieldInfo*)fields_array->data;
 665         nfields = fields_array->len;
 666
 667         for (i = 0; i < nfields; ++i) {
 668                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 669                         pass_on_stack = TRUE;
 670                         break;
 671                 }
 672         }
 673
 674         if (size == 0) {
 675                 ainfo->storage = ArgValuetypeInReg;
 676                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 677                 return;
 678         }
 679
 680         if (pass_on_stack) {
 681                 /* Allways pass in memory */
 682                 ainfo->offset = *stack_size;
 683                 *stack_size += ALIGN_TO (size, 8);
 684                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 685                 if (!is_return)
 686                         ainfo->arg_size = ALIGN_TO (size, 8);
 687
 688                 g_array_free (fields_array, TRUE);
 689                 return;
 690         }
 691
 692         if (size > 8)
 693                 nquads = 2;
 694         else
 695                 nquads = 1;
 696
 697         if (!sig->pinvoke) {
 698                 int n = mono_class_value_size (klass, NULL);
 699
 700                 quadsize [0] = n >= 8 ? 8 : n;
 701                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 702
 703                 /* Always pass in 1 or 2 integer registers */
 704                 args [0] = ARG_CLASS_INTEGER;
 705                 args [1] = ARG_CLASS_INTEGER;
 706                 /* Only the simplest cases are supported */
 707                 if (is_return && nquads != 1) {
 708                         args [0] = ARG_CLASS_MEMORY;
 709                         args [1] = ARG_CLASS_MEMORY;
 710                 }
 711         } else {
 712                 /*
 713                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 714                  * The X87 and SSEUP stuff is left out since there are no such types in
 715                  * the CLR.
 716                  */
 717                 if (!nfields) {
 718                         ainfo->storage = ArgValuetypeInReg;
 719                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 720                         return;
 721                 }
 722
 723                 if (struct_size > 16) {
 724                         ainfo->offset = *stack_size;
 725                         *stack_size += ALIGN_TO (struct_size, 8);
 726                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 727                         if (!is_return)
 728                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 729
 730                         g_array_free (fields_array, TRUE);
 731                         return;
 732                 }
 733
 734                 args [0] = ARG_CLASS_NO_CLASS;
 735                 args [1] = ARG_CLASS_NO_CLASS;
 736                 for (quad = 0; quad < nquads; ++quad) {
 737                         ArgumentClass class1;
 738
 739                         if (nfields == 0)
 740                                 class1 = ARG_CLASS_MEMORY;
 741                         else
 742                                 class1 = ARG_CLASS_NO_CLASS;
 743                         for (i = 0; i < nfields; ++i) {
 744                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 745                                         /* Unaligned field */
 746                                         NOT_IMPLEMENTED;
 747                                 }
 748
 749                                 /* Skip fields in other quad */
 750                                 if ((quad == 0) && (fields [i].offset >= 8))
 751                                         continue;
 752                                 if ((quad == 1) && (fields [i].offset < 8))
 753                                         continue;
 754
 755                                 /* How far into this quad this data extends.*/
 756                                 /* (8 is size of quad) */
 757                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 758
 759                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 760                         }
 761                         /* Empty structs have a nonzero size, causing this assert to be hit */
 762                         if (sig->pinvoke)
 763                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 764                         args [quad] = class1;
 765                 }
 766         }
 767
 768         g_array_free (fields_array, TRUE);
 769
 770         /* Post merger cleanup */
 771         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 772                 args [0] = args [1] = ARG_CLASS_MEMORY;
 773
 774         /* Allocate registers */
 775         {
 776                 int orig_gr = *gr;
 777                 int orig_fr = *fr;
 778
 779                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 780                         quadsize [0] ++;
 781                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 782                         quadsize [1] ++;
 783
 784                 ainfo->storage = ArgValuetypeInReg;
 785                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 786                 g_assert (quadsize [0] <= 8);
 787                 g_assert (quadsize [1] <= 8);
 788                 ainfo->pair_size [0] = quadsize [0];
 789                 ainfo->pair_size [1] = quadsize [1];
 790                 ainfo->nregs = nquads;
 791                 for (quad = 0; quad < nquads; ++quad) {
 792                         switch (args [quad]) {
 793                         case ARG_CLASS_INTEGER:
 794                                 if (*gr >= PARAM_REGS)
 795                                         args [quad] = ARG_CLASS_MEMORY;
 796                                 else {
 797                                         ainfo->pair_storage [quad] = ArgInIReg;
 798                                         if (is_return)
 799                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 800                                         else
 801                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 802                                         (*gr) ++;
 803                                 }
 804                                 break;
 805                         case ARG_CLASS_SSE:
 806                                 if (*fr >= FLOAT_PARAM_REGS)
 807                                         args [quad] = ARG_CLASS_MEMORY;
 808                                 else {
 809                                         if (quadsize[quad] <= 4)
 810                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 811                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 812                                         ainfo->pair_regs [quad] = *fr;
 813                                         (*fr) ++;
 814                                 }
 815                                 break;
 816                         case ARG_CLASS_MEMORY:
 817                                 break;
 818                         case ARG_CLASS_NO_CLASS:
 819                                 break;
 820                         default:
 821                                 g_assert_not_reached ();
 822                         }
 823                 }
 824
 825                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 826                         int arg_size;
 827                         /* Revert possible register assignments */
 828                         *gr = orig_gr;
 829                         *fr = orig_fr;
 830
 831                         ainfo->offset = *stack_size;
 832                         if (sig->pinvoke)
 833                                 arg_size = ALIGN_TO (struct_size, 8);
 834                         else
 835                                 arg_size = nquads * sizeof(mgreg_t);
 836                         *stack_size += arg_size;
 837                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 838                         if (!is_return)
 839                                 ainfo->arg_size = arg_size;
 840                 }
 841         }
 842 #endif /* !TARGET_WIN32 */
 843 }
 844
 845 /*
 846  * get_call_info:
 847  *
 848  * Obtain information about a call according to the calling convention.
 849  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 850  * Draft Version 0.23" document for more information.
 851  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 852  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 853  */
 854 static CallInfo*
 855 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 856 {
 857         guint32 i, gr, fr, pstart;
 858         MonoType *ret_type;
 859         int n = sig->hasthis + sig->param_count;
 860         guint32 stack_size = 0;
 861         CallInfo *cinfo;
 862         gboolean is_pinvoke = sig->pinvoke;
 863
 864         if (mp)
 865                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 866         else
 867                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 868
 869         cinfo->nargs = n;
 870         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 871
 872         gr = 0;
 873         fr = 0;
 874
 875 #ifdef TARGET_WIN32
 876         /* Reserve space where the callee can save the argument registers */
 877         stack_size = 4 * sizeof (mgreg_t);
 878 #endif
 879
 880         /* return value */
 881         ret_type = mini_get_underlying_type (sig->ret);
 882         switch (ret_type->type) {
 883         case MONO_TYPE_I1:
 884         case MONO_TYPE_U1:
 885         case MONO_TYPE_I2:
 886         case MONO_TYPE_U2:
 887         case MONO_TYPE_I4:
 888         case MONO_TYPE_U4:
 889         case MONO_TYPE_I:
 890         case MONO_TYPE_U:
 891         case MONO_TYPE_PTR:
 892         case MONO_TYPE_FNPTR:
 893         case MONO_TYPE_CLASS:
 894         case MONO_TYPE_OBJECT:
 895         case MONO_TYPE_SZARRAY:
 896         case MONO_TYPE_ARRAY:
 897         case MONO_TYPE_STRING:
 898                 cinfo->ret.storage = ArgInIReg;
 899                 cinfo->ret.reg = AMD64_RAX;
 900                 break;
 901         case MONO_TYPE_U8:
 902         case MONO_TYPE_I8:
 903                 cinfo->ret.storage = ArgInIReg;
 904                 cinfo->ret.reg = AMD64_RAX;
 905                 break;
 906         case MONO_TYPE_R4:
 907                 cinfo->ret.storage = ArgInFloatSSEReg;
 908                 cinfo->ret.reg = AMD64_XMM0;
 909                 break;
 910         case MONO_TYPE_R8:
 911                 cinfo->ret.storage = ArgInDoubleSSEReg;
 912                 cinfo->ret.reg = AMD64_XMM0;
 913                 break;
 914         case MONO_TYPE_GENERICINST:
 915                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 916                         cinfo->ret.storage = ArgInIReg;
 917                         cinfo->ret.reg = AMD64_RAX;
 918                         break;
 919                 }
 920                 if (mini_is_gsharedvt_type (ret_type)) {
 921                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 922                         break;
 923                 }
 924                 /* fall through */
 925         case MONO_TYPE_VALUETYPE:
 926         case MONO_TYPE_TYPEDBYREF: {
 927                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 928
 929                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 930                 g_assert (cinfo->ret.storage != ArgInIReg);
 931                 break;
 932         }
 933         case MONO_TYPE_VAR:
 934         case MONO_TYPE_MVAR:
 935                 g_assert (mini_is_gsharedvt_type (ret_type));
 936                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 937                 break;
 938         case MONO_TYPE_VOID:
 939                 break;
 940         default:
 941                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 942         }
 943
 944         pstart = 0;
 945         /*
 946          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 947          * the first argument, allowing 'this' to be always passed in the first arg reg.
 948          * Also do this if the first argument is a reference type, since virtual calls
 949          * are sometimes made using calli without sig->hasthis set, like in the delegate
 950          * invoke wrappers.
 951          */
 952         ArgStorage ret_storage = cinfo->ret.storage;
 953         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 954                 if (sig->hasthis) {
 955                         add_general (&gr, &stack_size, cinfo->args + 0);
 956                 } else {
 957                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 958                         pstart = 1;
 959                 }
 960                 add_general (&gr, &stack_size, &cinfo->ret);
 961                 cinfo->ret.storage = ret_storage;
 962                 cinfo->vret_arg_index = 1;
 963         } else {
 964                 /* this */
 965                 if (sig->hasthis)
 966                         add_general (&gr, &stack_size, cinfo->args + 0);
 967
 968                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 969                         add_general (&gr, &stack_size, &cinfo->ret);
 970                         cinfo->ret.storage = ret_storage;
 971                 }
 972         }
 973
 974         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 975                 gr = PARAM_REGS;
 976                 fr = FLOAT_PARAM_REGS;
 977
 978                 /* Emit the signature cookie just before the implicit arguments */
 979                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 980         }
 981
 982         for (i = pstart; i < sig->param_count; ++i) {
 983                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 984                 MonoType *ptype;
 985
 986 #ifdef TARGET_WIN32
 987                 /* The float param registers and other param registers must be the same index on Windows x64.*/
 988                 if (gr > fr)
 989                         fr = gr;
 990                 else if (fr > gr)
 991                         gr = fr;
 992 #endif
 993
 994                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 995                         /* We allways pass the sig cookie on the stack for simplicity */
 996                         /*
 997                          * Prevent implicit arguments + the sig cookie from being passed
 998                          * in registers.
 999                          */
1000                         gr = PARAM_REGS;
1001                         fr = FLOAT_PARAM_REGS;
1002
1003                         /* Emit the signature cookie just before the implicit arguments */
1004                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
1005                 }
1006
1007                 ptype = mini_get_underlying_type (sig->params [i]);
1008                 switch (ptype->type) {
1009                 case MONO_TYPE_I1:
1010                 case MONO_TYPE_U1:
1011                         add_general (&gr, &stack_size, ainfo);
1012                         break;
1013                 case MONO_TYPE_I2:
1014                 case MONO_TYPE_U2:
1015                         add_general (&gr, &stack_size, ainfo);
1016                         break;
1017                 case MONO_TYPE_I4:
1018                 case MONO_TYPE_U4:
1019                         add_general (&gr, &stack_size, ainfo);
1020                         break;
1021                 case MONO_TYPE_I:
1022                 case MONO_TYPE_U:
1023                 case MONO_TYPE_PTR:
1024                 case MONO_TYPE_FNPTR:
1025                 case MONO_TYPE_CLASS:
1026                 case MONO_TYPE_OBJECT:
1027                 case MONO_TYPE_STRING:
1028                 case MONO_TYPE_SZARRAY:
1029                 case MONO_TYPE_ARRAY:
1030                         add_general (&gr, &stack_size, ainfo);
1031                         break;
1032                 case MONO_TYPE_GENERICINST:
1033                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1034                                 add_general (&gr, &stack_size, ainfo);
1035                                 break;
1036                         }
1037                         if (mini_is_gsharedvt_variable_type (ptype)) {
1038                                 /* gsharedvt arguments are passed by ref */
1039                                 add_general (&gr, &stack_size, ainfo);
1040                                 if (ainfo->storage == ArgInIReg)
1041                                         ainfo->storage = ArgGSharedVtInReg;
1042                                 else
1043                                         ainfo->storage = ArgGSharedVtOnStack;
1044                                 break;
1045                         }
1046                         /* fall through */
1047                 case MONO_TYPE_VALUETYPE:
1048                 case MONO_TYPE_TYPEDBYREF:
1049                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1050                         break;
1051                 case MONO_TYPE_U8:
1052
1053                 case MONO_TYPE_I8:
1054                         add_general (&gr, &stack_size, ainfo);
1055                         break;
1056                 case MONO_TYPE_R4:
1057                         add_float (&fr, &stack_size, ainfo, FALSE);
1058                         break;
1059                 case MONO_TYPE_R8:
1060                         add_float (&fr, &stack_size, ainfo, TRUE);
1061                         break;
1062                 case MONO_TYPE_VAR:
1063                 case MONO_TYPE_MVAR:
1064                         /* gsharedvt arguments are passed by ref */
1065                         g_assert (mini_is_gsharedvt_type (ptype));
1066                         add_general (&gr, &stack_size, ainfo);
1067                         if (ainfo->storage == ArgInIReg)
1068                                 ainfo->storage = ArgGSharedVtInReg;
1069                         else
1070                                 ainfo->storage = ArgGSharedVtOnStack;
1071                         break;
1072                 default:
1073                         g_assert_not_reached ();
1074                 }
1075         }
1076
1077         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1078                 gr = PARAM_REGS;
1079                 fr = FLOAT_PARAM_REGS;
1080
1081                 /* Emit the signature cookie just before the implicit arguments */
1082                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1083         }
1084
1085         cinfo->stack_usage = stack_size;
1086         cinfo->reg_usage = gr;
1087         cinfo->freg_usage = fr;
1088         return cinfo;
1089 }
1090
1091 /*
1092  * mono_arch_get_argument_info:
1093  * @csig:  a method signature
1094  * @param_count: the number of parameters to consider
1095  * @arg_info: an array to store the result infos
1096  *
1097  * Gathers information on parameters such as size, alignment and
1098  * padding. arg_info should be large enought to hold param_count + 1 entries.
1099  *
1100  * Returns the size of the argument area on the stack.
1101  */
1102 int
1103 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1104 {
1105         int k;
1106         CallInfo *cinfo = get_call_info (NULL, csig);
1107         guint32 args_size = cinfo->stack_usage;
1108
1109         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1110         if (csig->hasthis) {
1111                 arg_info [0].offset = 0;
1112         }
1113
1114         for (k = 0; k < param_count; k++) {
1115                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1116                 /* FIXME: */
1117                 arg_info [k + 1].size = 0;
1118         }
1119
1120         g_free (cinfo);
1121
1122         return args_size;
1123 }
1124
1125 gboolean
1126 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1127 {
1128         CallInfo *c1, *c2;
1129         gboolean res;
1130         MonoType *callee_ret;
1131
1132         c1 = get_call_info (NULL, caller_sig);
1133         c2 = get_call_info (NULL, callee_sig);
1134         res = c1->stack_usage >= c2->stack_usage;
1135         callee_ret = mini_get_underlying_type (callee_sig->ret);
1136         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1137                 /* An address on the callee's stack is passed as the first argument */
1138                 res = FALSE;
1139
1140         g_free (c1);
1141         g_free (c2);
1142
1143         return res;
1144 }
1145
1146 /*
1147  * Initialize the cpu to execute managed code.
1148  */
1149 void
1150 mono_arch_cpu_init (void)
1151 {
1152 #ifndef _MSC_VER
1153         guint16 fpcw;
1154
1155         /* spec compliance requires running with double precision */
1156         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1157         fpcw &= ~X86_FPCW_PRECC_MASK;
1158         fpcw |= X86_FPCW_PREC_DOUBLE;
1159         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1160         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1161 #else
1162         /* TODO: This is crashing on Win64 right now.
1163         * _control87 (_PC_53, MCW_PC);
1164         */
1165 #endif
1166 }
1167
1168 /*
1169  * Initialize architecture specific code.
1170  */
1171 void
1172 mono_arch_init (void)
1173 {
1174         mono_os_mutex_init_recursive (&mini_arch_mutex);
1175
1176         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1177         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1178         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1179         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1180         mono_aot_register_jit_icall ("mono_amd64_handler_block_trampoline_helper", mono_amd64_handler_block_trampoline_helper);
1181
1182 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1183         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1184 #endif
1185
1186         if (!mono_aot_only)
1187                 bp_trampoline = mini_get_breakpoint_trampoline ();
1188 }
1189
1190 /*
1191  * Cleanup architecture specific code.
1192  */
1193 void
1194 mono_arch_cleanup (void)
1195 {
1196         mono_os_mutex_destroy (&mini_arch_mutex);
1197 }
1198
1199 /*
1200  * This function returns the optimizations supported on this cpu.
1201  */
1202 guint32
1203 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1204 {
1205         guint32 opts = 0;
1206
1207         *exclude_mask = 0;
1208
1209         if (mono_hwcap_x86_has_cmov) {
1210                 opts |= MONO_OPT_CMOV;
1211
1212                 if (mono_hwcap_x86_has_fcmov)
1213                         opts |= MONO_OPT_FCMOV;
1214                 else
1215                         *exclude_mask |= MONO_OPT_FCMOV;
1216         } else {
1217                 *exclude_mask |= MONO_OPT_CMOV;
1218         }
1219
1220 #ifdef TARGET_WIN32
1221         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1222         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1223         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1224         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1225         /* will now have a reference to an argument that won't be fully decomposed. */
1226         *exclude_mask |= MONO_OPT_SIMD;
1227 #endif
1228
1229         return opts;
1230 }
1231
1232 /*
1233  * This function test for all SSE functions supported.
1234  *
1235  * Returns a bitmask corresponding to all supported versions.
1236  *
1237  */
1238 guint32
1239 mono_arch_cpu_enumerate_simd_versions (void)
1240 {
1241         guint32 sse_opts = 0;
1242
1243         if (mono_hwcap_x86_has_sse1)
1244                 sse_opts |= SIMD_VERSION_SSE1;
1245
1246         if (mono_hwcap_x86_has_sse2)
1247                 sse_opts |= SIMD_VERSION_SSE2;
1248
1249         if (mono_hwcap_x86_has_sse3)
1250                 sse_opts |= SIMD_VERSION_SSE3;
1251
1252         if (mono_hwcap_x86_has_ssse3)
1253                 sse_opts |= SIMD_VERSION_SSSE3;
1254
1255         if (mono_hwcap_x86_has_sse41)
1256                 sse_opts |= SIMD_VERSION_SSE41;
1257
1258         if (mono_hwcap_x86_has_sse42)
1259                 sse_opts |= SIMD_VERSION_SSE42;
1260
1261         if (mono_hwcap_x86_has_sse4a)
1262                 sse_opts |= SIMD_VERSION_SSE4a;
1263
1264         return sse_opts;
1265 }
1266
1267 #ifndef DISABLE_JIT
1268
1269 GList *
1270 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1271 {
1272         GList *vars = NULL;
1273         int i;
1274
1275         for (i = 0; i < cfg->num_varinfo; i++) {
1276                 MonoInst *ins = cfg->varinfo [i];
1277                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1278
1279                 /* unused vars */
1280                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1281                         continue;
1282
1283                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1284                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1285                         continue;
1286
1287                 if (mono_is_regsize_var (ins->inst_vtype)) {
1288                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1289                         g_assert (i == vmv->idx);
1290                         vars = g_list_prepend (vars, vmv);
1291                 }
1292         }
1293
1294         vars = mono_varlist_sort (cfg, vars, 0);
1295
1296         return vars;
1297 }
1298
1299 /**
1300  * mono_arch_compute_omit_fp:
1301  * Determine whether the frame pointer can be eliminated.
1302  */
1303 static void
1304 mono_arch_compute_omit_fp (MonoCompile *cfg)
1305 {
1306         MonoMethodSignature *sig;
1307         MonoMethodHeader *header;
1308         int i, locals_size;
1309         CallInfo *cinfo;
1310
1311         if (cfg->arch.omit_fp_computed)
1312                 return;
1313
1314         header = cfg->header;
1315
1316         sig = mono_method_signature (cfg->method);
1317
1318         if (!cfg->arch.cinfo)
1319                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1320         cinfo = (CallInfo *)cfg->arch.cinfo;
1321
1322         /*
1323          * FIXME: Remove some of the restrictions.
1324          */
1325         cfg->arch.omit_fp = TRUE;
1326         cfg->arch.omit_fp_computed = TRUE;
1327
1328         if (cfg->disable_omit_fp)
1329                 cfg->arch.omit_fp = FALSE;
1330
1331         if (!debug_omit_fp ())
1332                 cfg->arch.omit_fp = FALSE;
1333         /*
1334         if (cfg->method->save_lmf)
1335                 cfg->arch.omit_fp = FALSE;
1336         */
1337         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1338                 cfg->arch.omit_fp = FALSE;
1339         if (header->num_clauses)
1340                 cfg->arch.omit_fp = FALSE;
1341         if (cfg->param_area)
1342                 cfg->arch.omit_fp = FALSE;
1343         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1344                 cfg->arch.omit_fp = FALSE;
1345         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1346                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1347                 cfg->arch.omit_fp = FALSE;
1348         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1349                 ArgInfo *ainfo = &cinfo->args [i];
1350
1351                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1352                         /*
1353                          * The stack offset can only be determined when the frame
1354                          * size is known.
1355                          */
1356                         cfg->arch.omit_fp = FALSE;
1357                 }
1358         }
1359
1360         locals_size = 0;
1361         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1362                 MonoInst *ins = cfg->varinfo [i];
1363                 int ialign;
1364
1365                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1366         }
1367 }
1368
1369 GList *
1370 mono_arch_get_global_int_regs (MonoCompile *cfg)
1371 {
1372         GList *regs = NULL;
1373
1374         mono_arch_compute_omit_fp (cfg);
1375
1376         if (cfg->arch.omit_fp)
1377                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1378
1379         /* We use the callee saved registers for global allocation */
1380         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1381         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1382         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1383         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1384         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1385 #ifdef TARGET_WIN32
1386         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1387         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1388 #endif
1389
1390         return regs;
1391 }
1392
1393 GList*
1394 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1395 {
1396         GList *regs = NULL;
1397         int i;
1398
1399         /* All XMM registers */
1400         for (i = 0; i < 16; ++i)
1401                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1402
1403         return regs;
1404 }
1405
1406 GList*
1407 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1408 {
1409         static GList *r = NULL;
1410
1411         if (r == NULL) {
1412                 GList *regs = NULL;
1413
1414                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1415                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1416                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1417                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1418                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1419                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1420
1421                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1422                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1423                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1424                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1425                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1426                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1427                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1428                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1429
1430                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1431         }
1432
1433         return r;
1434 }
1435
1436 GList*
1437 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1438 {
1439         int i;
1440         static GList *r = NULL;
1441
1442         if (r == NULL) {
1443                 GList *regs = NULL;
1444
1445                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1446                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1447
1448                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1449         }
1450
1451         return r;
1452 }
1453
1454 /*
1455  * mono_arch_regalloc_cost:
1456  *
1457  *  Return the cost, in number of memory references, of the action of
1458  * allocating the variable VMV into a register during global register
1459  * allocation.
1460  */
1461 guint32
1462 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1463 {
1464         MonoInst *ins = cfg->varinfo [vmv->idx];
1465
1466         if (cfg->method->save_lmf)
1467                 /* The register is already saved */
1468                 /* substract 1 for the invisible store in the prolog */
1469                 return (ins->opcode == OP_ARG) ? 0 : 1;
1470         else
1471                 /* push+pop */
1472                 return (ins->opcode == OP_ARG) ? 1 : 2;
1473 }
1474
1475 /*
1476  * mono_arch_fill_argument_info:
1477  *
1478  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1479  * of the method.
1480  */
1481 void
1482 mono_arch_fill_argument_info (MonoCompile *cfg)
1483 {
1484         MonoType *sig_ret;
1485         MonoMethodSignature *sig;
1486         MonoInst *ins;
1487         int i;
1488         CallInfo *cinfo;
1489
1490         sig = mono_method_signature (cfg->method);
1491
1492         cinfo = (CallInfo *)cfg->arch.cinfo;
1493         sig_ret = mini_get_underlying_type (sig->ret);
1494
1495         /*
1496          * Contrary to mono_arch_allocate_vars (), the information should describe
1497          * where the arguments are at the beginning of the method, not where they can be
1498          * accessed during the execution of the method. The later makes no sense for the
1499          * global register allocator, since a variable can be in more than one location.
1500          */
1501         switch (cinfo->ret.storage) {
1502         case ArgInIReg:
1503         case ArgInFloatSSEReg:
1504         case ArgInDoubleSSEReg:
1505                 cfg->ret->opcode = OP_REGVAR;
1506                 cfg->ret->inst_c0 = cinfo->ret.reg;
1507                 break;
1508         case ArgValuetypeInReg:
1509                 cfg->ret->opcode = OP_REGOFFSET;
1510                 cfg->ret->inst_basereg = -1;
1511                 cfg->ret->inst_offset = -1;
1512                 break;
1513         case ArgNone:
1514                 break;
1515         default:
1516                 g_assert_not_reached ();
1517         }
1518
1519         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1520                 ArgInfo *ainfo = &cinfo->args [i];
1521
1522                 ins = cfg->args [i];
1523
1524                 switch (ainfo->storage) {
1525                 case ArgInIReg:
1526                 case ArgInFloatSSEReg:
1527                 case ArgInDoubleSSEReg:
1528                         ins->opcode = OP_REGVAR;
1529                         ins->inst_c0 = ainfo->reg;
1530                         break;
1531                 case ArgOnStack:
1532                         ins->opcode = OP_REGOFFSET;
1533                         ins->inst_basereg = -1;
1534                         ins->inst_offset = -1;
1535                         break;
1536                 case ArgValuetypeInReg:
1537                         /* Dummy */
1538                         ins->opcode = OP_NOP;
1539                         break;
1540                 default:
1541                         g_assert_not_reached ();
1542                 }
1543         }
1544 }
1545
1546 void
1547 mono_arch_allocate_vars (MonoCompile *cfg)
1548 {
1549         MonoType *sig_ret;
1550         MonoMethodSignature *sig;
1551         MonoInst *ins;
1552         int i, offset;
1553         guint32 locals_stack_size, locals_stack_align;
1554         gint32 *offsets;
1555         CallInfo *cinfo;
1556
1557         sig = mono_method_signature (cfg->method);
1558
1559         cinfo = (CallInfo *)cfg->arch.cinfo;
1560         sig_ret = mini_get_underlying_type (sig->ret);
1561
1562         mono_arch_compute_omit_fp (cfg);
1563
1564         /*
1565          * We use the ABI calling conventions for managed code as well.
1566          * Exception: valuetypes are only sometimes passed or returned in registers.
1567          */
1568
1569         /*
1570          * The stack looks like this:
1571          * <incoming arguments passed on the stack>
1572          * <return value>
1573          * <lmf/caller saved registers>
1574          * <locals>
1575          * <spill area>
1576          * <localloc area>  -> grows dynamically
1577          * <params area>
1578          */
1579
1580         if (cfg->arch.omit_fp) {
1581                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1582                 cfg->frame_reg = AMD64_RSP;
1583                 offset = 0;
1584         } else {
1585                 /* Locals are allocated backwards from %fp */
1586                 cfg->frame_reg = AMD64_RBP;
1587                 offset = 0;
1588         }
1589
1590         cfg->arch.saved_iregs = cfg->used_int_regs;
1591         if (cfg->method->save_lmf) {
1592                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1593                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1594                 cfg->arch.saved_iregs |= iregs_to_save;
1595         }
1596
1597         if (cfg->arch.omit_fp)
1598                 cfg->arch.reg_save_area_offset = offset;
1599         /* Reserve space for callee saved registers */
1600         for (i = 0; i < AMD64_NREG; ++i)
1601                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1602                         offset += sizeof(mgreg_t);
1603                 }
1604         if (!cfg->arch.omit_fp)
1605                 cfg->arch.reg_save_area_offset = -offset;
1606
1607         if (sig_ret->type != MONO_TYPE_VOID) {
1608                 switch (cinfo->ret.storage) {
1609                 case ArgInIReg:
1610                 case ArgInFloatSSEReg:
1611                 case ArgInDoubleSSEReg:
1612                         cfg->ret->opcode = OP_REGVAR;
1613                         cfg->ret->inst_c0 = cinfo->ret.reg;
1614                         cfg->ret->dreg = cinfo->ret.reg;
1615                         break;
1616                 case ArgValuetypeAddrInIReg:
1617                 case ArgGsharedvtVariableInReg:
1618                         /* The register is volatile */
1619                         cfg->vret_addr->opcode = OP_REGOFFSET;
1620                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1621                         if (cfg->arch.omit_fp) {
1622                                 cfg->vret_addr->inst_offset = offset;
1623                                 offset += 8;
1624                         } else {
1625                                 offset += 8;
1626                                 cfg->vret_addr->inst_offset = -offset;
1627                         }
1628                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1629                                 printf ("vret_addr =");
1630                                 mono_print_ins (cfg->vret_addr);
1631                         }
1632                         break;
1633                 case ArgValuetypeInReg:
1634                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1635                         cfg->ret->opcode = OP_REGOFFSET;
1636                         cfg->ret->inst_basereg = cfg->frame_reg;
1637                         if (cfg->arch.omit_fp) {
1638                                 cfg->ret->inst_offset = offset;
1639                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1640                         } else {
1641                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1642                                 cfg->ret->inst_offset = - offset;
1643                         }
1644                         break;
1645                 default:
1646                         g_assert_not_reached ();
1647                 }
1648         }
1649
1650         /* Allocate locals */
1651         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1652         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1653                 char *mname = mono_method_full_name (cfg->method, TRUE);
1654                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1655                 g_free (mname);
1656                 return;
1657         }
1658
1659         if (locals_stack_align) {
1660                 offset += (locals_stack_align - 1);
1661                 offset &= ~(locals_stack_align - 1);
1662         }
1663         if (cfg->arch.omit_fp) {
1664                 cfg->locals_min_stack_offset = offset;
1665                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1666         } else {
1667                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1668                 cfg->locals_max_stack_offset = - offset;
1669         }
1670
1671         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1672                 if (offsets [i] != -1) {
1673                         MonoInst *ins = cfg->varinfo [i];
1674                         ins->opcode = OP_REGOFFSET;
1675                         ins->inst_basereg = cfg->frame_reg;
1676                         if (cfg->arch.omit_fp)
1677                                 ins->inst_offset = (offset + offsets [i]);
1678                         else
1679                                 ins->inst_offset = - (offset + offsets [i]);
1680                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1681                 }
1682         }
1683         offset += locals_stack_size;
1684
1685         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1686                 g_assert (!cfg->arch.omit_fp);
1687                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1688                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1689         }
1690
1691         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1692                 ins = cfg->args [i];
1693                 if (ins->opcode != OP_REGVAR) {
1694                         ArgInfo *ainfo = &cinfo->args [i];
1695                         gboolean inreg = TRUE;
1696
1697                         /* FIXME: Allocate volatile arguments to registers */
1698                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1699                                 inreg = FALSE;
1700
1701                         /*
1702                          * Under AMD64, all registers used to pass arguments to functions
1703                          * are volatile across calls.
1704                          * FIXME: Optimize this.
1705                          */
1706                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1707                                 inreg = FALSE;
1708
1709                         ins->opcode = OP_REGOFFSET;
1710
1711                         switch (ainfo->storage) {
1712                         case ArgInIReg:
1713                         case ArgInFloatSSEReg:
1714                         case ArgInDoubleSSEReg:
1715                         case ArgGSharedVtInReg:
1716                                 if (inreg) {
1717                                         ins->opcode = OP_REGVAR;
1718                                         ins->dreg = ainfo->reg;
1719                                 }
1720                                 break;
1721                         case ArgOnStack:
1722                         case ArgGSharedVtOnStack:
1723                                 g_assert (!cfg->arch.omit_fp);
1724                                 ins->opcode = OP_REGOFFSET;
1725                                 ins->inst_basereg = cfg->frame_reg;
1726                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1727                                 break;
1728                         case ArgValuetypeInReg:
1729                                 break;
1730                         case ArgValuetypeAddrInIReg:
1731                         case ArgValuetypeAddrOnStack: {
1732                                 MonoInst *indir;
1733                                 g_assert (!cfg->arch.omit_fp);
1734                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1735                                 MONO_INST_NEW (cfg, indir, 0);
1736
1737                                 indir->opcode = OP_REGOFFSET;
1738                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1739                                         indir->inst_basereg = cfg->frame_reg;
1740                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1741                                         offset += (sizeof (gpointer));
1742                                         indir->inst_offset = - offset;
1743                                 }
1744                                 else {
1745                                         indir->inst_basereg = cfg->frame_reg;
1746                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1747                                 }
1748
1749                                 ins->opcode = OP_VTARG_ADDR;
1750                                 ins->inst_left = indir;
1751
1752                                 break;
1753                         }
1754                         default:
1755                                 NOT_IMPLEMENTED;
1756                         }
1757
1758                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1759                                 ins->opcode = OP_REGOFFSET;
1760                                 ins->inst_basereg = cfg->frame_reg;
1761                                 /* These arguments are saved to the stack in the prolog */
1762                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1763                                 if (cfg->arch.omit_fp) {
1764                                         ins->inst_offset = offset;
1765                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1766                                         // Arguments are yet supported by the stack map creation code
1767                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1768                                 } else {
1769                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1770                                         ins->inst_offset = - offset;
1771                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1772                                 }
1773                         }
1774                 }
1775         }
1776
1777         cfg->stack_offset = offset;
1778 }
1779
1780 void
1781 mono_arch_create_vars (MonoCompile *cfg)
1782 {
1783         MonoMethodSignature *sig;
1784         CallInfo *cinfo;
1785         MonoType *sig_ret;
1786
1787         sig = mono_method_signature (cfg->method);
1788
1789         if (!cfg->arch.cinfo)
1790                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1791         cinfo = (CallInfo *)cfg->arch.cinfo;
1792
1793         if (cinfo->ret.storage == ArgValuetypeInReg)
1794                 cfg->ret_var_is_local = TRUE;
1795
1796         sig_ret = mini_get_underlying_type (sig->ret);
1797         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1798                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1799                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1800                         printf ("vret_addr = ");
1801                         mono_print_ins (cfg->vret_addr);
1802                 }
1803         }
1804
1805         if (cfg->gen_sdb_seq_points) {
1806                 MonoInst *ins;
1807
1808                 if (cfg->compile_aot) {
1809                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1810                         ins->flags |= MONO_INST_VOLATILE;
1811                         cfg->arch.seq_point_info_var = ins;
1812                 }
1813                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1814                 ins->flags |= MONO_INST_VOLATILE;
1815                 cfg->arch.ss_tramp_var = ins;
1816
1817                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1818                 ins->flags |= MONO_INST_VOLATILE;
1819                 cfg->arch.bp_tramp_var = ins;
1820         }
1821
1822         if (cfg->method->save_lmf)
1823                 cfg->create_lmf_var = TRUE;
1824
1825         if (cfg->method->save_lmf) {
1826                 cfg->lmf_ir = TRUE;
1827         }
1828 }
1829
1830 static void
1831 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1832 {
1833         MonoInst *ins;
1834
1835         switch (storage) {
1836         case ArgInIReg:
1837                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1838                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1839                 ins->sreg1 = tree->dreg;
1840                 MONO_ADD_INS (cfg->cbb, ins);
1841                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1842                 break;
1843         case ArgInFloatSSEReg:
1844                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1845                 ins->dreg = mono_alloc_freg (cfg);
1846                 ins->sreg1 = tree->dreg;
1847                 MONO_ADD_INS (cfg->cbb, ins);
1848
1849                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1850                 break;
1851         case ArgInDoubleSSEReg:
1852                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1853                 ins->dreg = mono_alloc_freg (cfg);
1854                 ins->sreg1 = tree->dreg;
1855                 MONO_ADD_INS (cfg->cbb, ins);
1856
1857                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1858
1859                 break;
1860         default:
1861                 g_assert_not_reached ();
1862         }
1863 }
1864
1865 static int
1866 arg_storage_to_load_membase (ArgStorage storage)
1867 {
1868         switch (storage) {
1869         case ArgInIReg:
1870 #if defined(__mono_ilp32__)
1871                 return OP_LOADI8_MEMBASE;
1872 #else
1873                 return OP_LOAD_MEMBASE;
1874 #endif
1875         case ArgInDoubleSSEReg:
1876                 return OP_LOADR8_MEMBASE;
1877         case ArgInFloatSSEReg:
1878                 return OP_LOADR4_MEMBASE;
1879         default:
1880                 g_assert_not_reached ();
1881         }
1882
1883         return -1;
1884 }
1885
1886 static void
1887 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1888 {
1889         MonoMethodSignature *tmp_sig;
1890         int sig_reg;
1891
1892         if (call->tail_call)
1893                 NOT_IMPLEMENTED;
1894
1895         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1896
1897         /*
1898          * mono_ArgIterator_Setup assumes the signature cookie is
1899          * passed first and all the arguments which were before it are
1900          * passed on the stack after the signature. So compensate by
1901          * passing a different signature.
1902          */
1903         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1904         tmp_sig->param_count -= call->signature->sentinelpos;
1905         tmp_sig->sentinelpos = 0;
1906         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1907
1908         sig_reg = mono_alloc_ireg (cfg);
1909         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1910
1911         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1912 }
1913
1914 #ifdef ENABLE_LLVM
1915 static inline LLVMArgStorage
1916 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1917 {
1918         switch (storage) {
1919         case ArgInIReg:
1920                 return LLVMArgInIReg;
1921         case ArgNone:
1922                 return LLVMArgNone;
1923         case ArgGSharedVtInReg:
1924         case ArgGSharedVtOnStack:
1925                 return LLVMArgGSharedVt;
1926         default:
1927                 g_assert_not_reached ();
1928                 return LLVMArgNone;
1929         }
1930 }
1931
1932 LLVMCallInfo*
1933 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1934 {
1935         int i, n;
1936         CallInfo *cinfo;
1937         ArgInfo *ainfo;
1938         int j;
1939         LLVMCallInfo *linfo;
1940         MonoType *t, *sig_ret;
1941
1942         n = sig->param_count + sig->hasthis;
1943         sig_ret = mini_get_underlying_type (sig->ret);
1944
1945         cinfo = get_call_info (cfg->mempool, sig);
1946
1947         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1948
1949         /*
1950          * LLVM always uses the native ABI while we use our own ABI, the
1951          * only difference is the handling of vtypes:
1952          * - we only pass/receive them in registers in some cases, and only
1953          *   in 1 or 2 integer registers.
1954          */
1955         switch (cinfo->ret.storage) {
1956         case ArgNone:
1957                 linfo->ret.storage = LLVMArgNone;
1958                 break;
1959         case ArgInIReg:
1960         case ArgInFloatSSEReg:
1961         case ArgInDoubleSSEReg:
1962                 linfo->ret.storage = LLVMArgNormal;
1963                 break;
1964         case ArgValuetypeInReg: {
1965                 ainfo = &cinfo->ret;
1966
1967                 if (sig->pinvoke &&
1968                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1969                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1970                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1971                         cfg->disable_llvm = TRUE;
1972                         return linfo;
1973                 }
1974
1975                 linfo->ret.storage = LLVMArgVtypeInReg;
1976                 for (j = 0; j < 2; ++j)
1977                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1978                 break;
1979         }
1980         case ArgValuetypeAddrInIReg:
1981         case ArgGsharedvtVariableInReg:
1982                 /* Vtype returned using a hidden argument */
1983                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1984                 linfo->vret_arg_index = cinfo->vret_arg_index;
1985                 break;
1986         default:
1987                 g_assert_not_reached ();
1988                 break;
1989         }
1990
1991         for (i = 0; i < n; ++i) {
1992                 ainfo = cinfo->args + i;
1993
1994                 if (i >= sig->hasthis)
1995                         t = sig->params [i - sig->hasthis];
1996                 else
1997                         t = &mono_defaults.int_class->byval_arg;
1998                 t = mini_type_get_underlying_type (t);
1999
2000                 linfo->args [i].storage = LLVMArgNone;
2001
2002                 switch (ainfo->storage) {
2003                 case ArgInIReg:
2004                         linfo->args [i].storage = LLVMArgNormal;
2005                         break;
2006                 case ArgInDoubleSSEReg:
2007                 case ArgInFloatSSEReg:
2008                         linfo->args [i].storage = LLVMArgNormal;
2009                         break;
2010                 case ArgOnStack:
2011                         if (MONO_TYPE_ISSTRUCT (t))
2012                                 linfo->args [i].storage = LLVMArgVtypeByVal;
2013                         else
2014                                 linfo->args [i].storage = LLVMArgNormal;
2015                         break;
2016                 case ArgValuetypeInReg:
2017                         if (sig->pinvoke &&
2018                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2019                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2020                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2021                                 cfg->disable_llvm = TRUE;
2022                                 return linfo;
2023                         }
2024
2025                         linfo->args [i].storage = LLVMArgVtypeInReg;
2026                         for (j = 0; j < 2; ++j)
2027                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2028                         break;
2029                 case ArgGSharedVtInReg:
2030                 case ArgGSharedVtOnStack:
2031                         linfo->args [i].storage = LLVMArgGSharedVt;
2032                         break;
2033                 default:
2034                         cfg->exception_message = g_strdup ("ainfo->storage");
2035                         cfg->disable_llvm = TRUE;
2036                         break;
2037                 }
2038         }
2039
2040         return linfo;
2041 }
2042 #endif
2043
2044 void
2045 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2046 {
2047         MonoInst *arg, *in;
2048         MonoMethodSignature *sig;
2049         MonoType *sig_ret;
2050         int i, n;
2051         CallInfo *cinfo;
2052         ArgInfo *ainfo;
2053
2054         sig = call->signature;
2055         n = sig->param_count + sig->hasthis;
2056
2057         cinfo = get_call_info (cfg->mempool, sig);
2058
2059         sig_ret = sig->ret;
2060
2061         if (COMPILE_LLVM (cfg)) {
2062                 /* We shouldn't be called in the llvm case */
2063                 cfg->disable_llvm = TRUE;
2064                 return;
2065         }
2066
2067         /*
2068          * Emit all arguments which are passed on the stack to prevent register
2069          * allocation problems.
2070          */
2071         for (i = 0; i < n; ++i) {
2072                 MonoType *t;
2073                 ainfo = cinfo->args + i;
2074
2075                 in = call->args [i];
2076
2077                 if (sig->hasthis && i == 0)
2078                         t = &mono_defaults.object_class->byval_arg;
2079                 else
2080                         t = sig->params [i - sig->hasthis];
2081
2082                 t = mini_get_underlying_type (t);
2083                 //XXX what about ArgGSharedVtOnStack here?
2084                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2085                         if (!t->byref) {
2086                                 if (t->type == MONO_TYPE_R4)
2087                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2088                                 else if (t->type == MONO_TYPE_R8)
2089                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2090                                 else
2091                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2092                         } else {
2093                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2094                         }
2095                         if (cfg->compute_gc_maps) {
2096                                 MonoInst *def;
2097
2098                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2099                         }
2100                 }
2101         }
2102
2103         /*
2104          * Emit all parameters passed in registers in non-reverse order for better readability
2105          * and to help the optimization in emit_prolog ().
2106          */
2107         for (i = 0; i < n; ++i) {
2108                 ainfo = cinfo->args + i;
2109
2110                 in = call->args [i];
2111
2112                 if (ainfo->storage == ArgInIReg)
2113                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2114         }
2115
2116         for (i = n - 1; i >= 0; --i) {
2117                 MonoType *t;
2118
2119                 ainfo = cinfo->args + i;
2120
2121                 in = call->args [i];
2122
2123                 if (sig->hasthis && i == 0)
2124                         t = &mono_defaults.object_class->byval_arg;
2125                 else
2126                         t = sig->params [i - sig->hasthis];
2127                 t = mini_get_underlying_type (t);
2128
2129                 switch (ainfo->storage) {
2130                 case ArgInIReg:
2131                         /* Already done */
2132                         break;
2133                 case ArgInFloatSSEReg:
2134                 case ArgInDoubleSSEReg:
2135                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2136                         break;
2137                 case ArgOnStack:
2138                 case ArgValuetypeInReg:
2139                 case ArgValuetypeAddrInIReg:
2140                 case ArgValuetypeAddrOnStack:
2141                 case ArgGSharedVtInReg:
2142                 case ArgGSharedVtOnStack: {
2143                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2144                                 /* Already emitted above */
2145                                 break;
2146                         //FIXME what about ArgGSharedVtOnStack ?
2147                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2148                                 MonoInst *call_inst = (MonoInst*)call;
2149                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2150                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2151                                 break;
2152                         }
2153
2154                         guint32 align;
2155                         guint32 size;
2156
2157                         if (sig->pinvoke)
2158                                 size = mono_type_native_stack_size (t, &align);
2159                         else {
2160                                 /*
2161                                  * Other backends use mono_type_stack_size (), but that
2162                                  * aligns the size to 8, which is larger than the size of
2163                                  * the source, leading to reads of invalid memory if the
2164                                  * source is at the end of address space.
2165                                  */
2166                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2167                         }
2168
2169                         if (size >= 10000) {
2170                                 /* Avoid asserts in emit_memcpy () */
2171                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2172                                 /* Continue normally */
2173                         }
2174
2175                         if (size > 0 || ainfo->pass_empty_struct) {
2176                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2177                                 arg->sreg1 = in->dreg;
2178                                 arg->klass = mono_class_from_mono_type (t);
2179                                 arg->backend.size = size;
2180                                 arg->inst_p0 = call;
2181                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2182                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2183
2184                                 MONO_ADD_INS (cfg->cbb, arg);
2185                         }
2186                         break;
2187                 }
2188                 default:
2189                         g_assert_not_reached ();
2190                 }
2191
2192                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2193                         /* Emit the signature cookie just before the implicit arguments */
2194                         emit_sig_cookie (cfg, call, cinfo);
2195         }
2196
2197         /* Handle the case where there are no implicit arguments */
2198         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2199                 emit_sig_cookie (cfg, call, cinfo);
2200
2201         switch (cinfo->ret.storage) {
2202         case ArgValuetypeInReg:
2203                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2204                         /*
2205                          * Tell the JIT to use a more efficient calling convention: call using
2206                          * OP_CALL, compute the result location after the call, and save the
2207                          * result there.
2208                          */
2209                         call->vret_in_reg = TRUE;
2210                         /*
2211                          * Nullify the instruction computing the vret addr to enable
2212                          * future optimizations.
2213                          */
2214                         if (call->vret_var)
2215                                 NULLIFY_INS (call->vret_var);
2216                 } else {
2217                         if (call->tail_call)
2218                                 NOT_IMPLEMENTED;
2219                         /*
2220                          * The valuetype is in RAX:RDX after the call, need to be copied to
2221                          * the stack. Push the address here, so the call instruction can
2222                          * access it.
2223                          */
2224                         if (!cfg->arch.vret_addr_loc) {
2225                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2226                                 /* Prevent it from being register allocated or optimized away */
2227                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2228                         }
2229
2230                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2231                 }
2232                 break;
2233         case ArgValuetypeAddrInIReg:
2234         case ArgGsharedvtVariableInReg: {
2235                 MonoInst *vtarg;
2236                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2237                 vtarg->sreg1 = call->vret_var->dreg;
2238                 vtarg->dreg = mono_alloc_preg (cfg);
2239                 MONO_ADD_INS (cfg->cbb, vtarg);
2240
2241                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2242                 break;
2243         }
2244         default:
2245                 break;
2246         }
2247
2248         if (cfg->method->save_lmf) {
2249                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2250                 MONO_ADD_INS (cfg->cbb, arg);
2251         }
2252
2253         call->stack_usage = cinfo->stack_usage;
2254 }
2255
2256 void
2257 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2258 {
2259         MonoInst *arg;
2260         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2261         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2262         int size = ins->backend.size;
2263
2264         switch (ainfo->storage) {
2265         case ArgValuetypeInReg: {
2266                 MonoInst *load;
2267                 int part;
2268
2269                 for (part = 0; part < 2; ++part) {
2270                         if (ainfo->pair_storage [part] == ArgNone)
2271                                 continue;
2272
2273                         if (ainfo->pass_empty_struct) {
2274                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2275                                 NEW_ICONST (cfg, load, 0);
2276                         }
2277                         else {
2278                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2279                                 load->inst_basereg = src->dreg;
2280                                 load->inst_offset = part * sizeof(mgreg_t);
2281
2282                                 switch (ainfo->pair_storage [part]) {
2283                                 case ArgInIReg:
2284                                         load->dreg = mono_alloc_ireg (cfg);
2285                                         break;
2286                                 case ArgInDoubleSSEReg:
2287                                 case ArgInFloatSSEReg:
2288                                         load->dreg = mono_alloc_freg (cfg);
2289                                         break;
2290                                 default:
2291                                         g_assert_not_reached ();
2292                                 }
2293                         }
2294
2295                         MONO_ADD_INS (cfg->cbb, load);
2296
2297                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2298                 }
2299                 break;
2300         }
2301         case ArgValuetypeAddrInIReg:
2302         case ArgValuetypeAddrOnStack: {
2303                 MonoInst *vtaddr, *load;
2304
2305                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2306
2307                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2308
2309                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2310                 cfg->has_indirection = TRUE;
2311                 load->inst_p0 = vtaddr;
2312                 vtaddr->flags |= MONO_INST_INDIRECT;
2313                 load->type = STACK_MP;
2314                 load->klass = vtaddr->klass;
2315                 load->dreg = mono_alloc_ireg (cfg);
2316                 MONO_ADD_INS (cfg->cbb, load);
2317                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, 4);
2318
2319                 if (ainfo->pair_storage [0] == ArgInIReg) {
2320                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2321                         arg->dreg = mono_alloc_ireg (cfg);
2322                         arg->sreg1 = load->dreg;
2323                         arg->inst_imm = 0;
2324                         MONO_ADD_INS (cfg->cbb, arg);
2325                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2326                 } else {
2327                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2328                 }
2329                 break;
2330         }
2331         case ArgGSharedVtInReg:
2332                 /* Pass by addr */
2333                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2334                 break;
2335         case ArgGSharedVtOnStack:
2336                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2337                 break;
2338         default:
2339                 if (size == 8) {
2340                         int dreg = mono_alloc_ireg (cfg);
2341
2342                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2343                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2344                 } else if (size <= 40) {
2345                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2346                 } else {
2347                         // FIXME: Code growth
2348                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2349                 }
2350
2351                 if (cfg->compute_gc_maps) {
2352                         MonoInst *def;
2353                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2354                 }
2355         }
2356 }
2357
2358 void
2359 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2360 {
2361         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2362
2363         if (ret->type == MONO_TYPE_R4) {
2364                 if (COMPILE_LLVM (cfg))
2365                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2366                 else
2367                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2368                 return;
2369         } else if (ret->type == MONO_TYPE_R8) {
2370                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2371                 return;
2372         }
2373
2374         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2375 }
2376
2377 #endif /* DISABLE_JIT */
2378
2379 #define EMIT_COND_BRANCH(ins,cond,sign) \
2380         if (ins->inst_true_bb->native_offset) { \
2381                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2382         } else { \
2383                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2384                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2385             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2386                         x86_branch8 (code, cond, 0, sign); \
2387                 else \
2388                         x86_branch32 (code, cond, 0, sign); \
2389 }
2390
2391 typedef struct {
2392         MonoMethodSignature *sig;
2393         CallInfo *cinfo;
2394 } ArchDynCallInfo;
2395
2396 static gboolean
2397 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2398 {
2399         int i;
2400
2401         switch (cinfo->ret.storage) {
2402         case ArgNone:
2403         case ArgInIReg:
2404         case ArgInFloatSSEReg:
2405         case ArgInDoubleSSEReg:
2406         case ArgValuetypeAddrInIReg:
2407         case ArgValuetypeInReg:
2408                 break;
2409         default:
2410                 return FALSE;
2411         }
2412
2413         for (i = 0; i < cinfo->nargs; ++i) {
2414                 ArgInfo *ainfo = &cinfo->args [i];
2415                 switch (ainfo->storage) {
2416                 case ArgInIReg:
2417                 case ArgInFloatSSEReg:
2418                 case ArgInDoubleSSEReg:
2419                 case ArgValuetypeInReg:
2420                         break;
2421                 case ArgOnStack:
2422                         if (!(ainfo->offset + (ainfo->arg_size / 8) <= DYN_CALL_STACK_ARGS))
2423                                 return FALSE;
2424                         break;
2425                 default:
2426                         return FALSE;
2427                 }
2428         }
2429
2430         return TRUE;
2431 }
2432
2433 /*
2434  * mono_arch_dyn_call_prepare:
2435  *
2436  *   Return a pointer to an arch-specific structure which contains information
2437  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2438  * supported for SIG.
2439  * This function is equivalent to ffi_prep_cif in libffi.
2440  */
2441 MonoDynCallInfo*
2442 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2443 {
2444         ArchDynCallInfo *info;
2445         CallInfo *cinfo;
2446
2447         cinfo = get_call_info (NULL, sig);
2448
2449         if (!dyn_call_supported (sig, cinfo)) {
2450                 g_free (cinfo);
2451                 return NULL;
2452         }
2453
2454         info = g_new0 (ArchDynCallInfo, 1);
2455         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2456         info->sig = sig;
2457         info->cinfo = cinfo;
2458
2459         return (MonoDynCallInfo*)info;
2460 }
2461
2462 /*
2463  * mono_arch_dyn_call_free:
2464  *
2465  *   Free a MonoDynCallInfo structure.
2466  */
2467 void
2468 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2469 {
2470         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2471
2472         g_free (ainfo->cinfo);
2473         g_free (ainfo);
2474 }
2475
2476 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2477 #define GREG_TO_PTR(greg) (gpointer)(greg)
2478
2479 /*
2480  * mono_arch_get_start_dyn_call:
2481  *
2482  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2483  * store the result into BUF.
2484  * ARGS should be an array of pointers pointing to the arguments.
2485  * RET should point to a memory buffer large enought to hold the result of the
2486  * call.
2487  * This function should be as fast as possible, any work which does not depend
2488  * on the actual values of the arguments should be done in
2489  * mono_arch_dyn_call_prepare ().
2490  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2491  * libffi.
2492  */
2493 void
2494 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2495 {
2496         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2497         DynCallArgs *p = (DynCallArgs*)buf;
2498         int arg_index, greg, freg, i, pindex;
2499         MonoMethodSignature *sig = dinfo->sig;
2500         int buffer_offset = 0;
2501         static int param_reg_to_index [16];
2502         static gboolean param_reg_to_index_inited;
2503
2504         if (!param_reg_to_index_inited) {
2505                 for (i = 0; i < PARAM_REGS; ++i)
2506                         param_reg_to_index [param_regs [i]] = i;
2507                 mono_memory_barrier ();
2508                 param_reg_to_index_inited = 1;
2509         }
2510
2511         g_assert (buf_len >= sizeof (DynCallArgs));
2512
2513         p->res = 0;
2514         p->ret = ret;
2515
2516         arg_index = 0;
2517         greg = 0;
2518         freg = 0;
2519         pindex = 0;
2520
2521         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2522                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2523                 if (!sig->hasthis)
2524                         pindex = 1;
2525         }
2526
2527         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2528                 p->regs [greg ++] = PTR_TO_GREG(ret);
2529
2530         for (; pindex < sig->param_count; pindex++) {
2531                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2532                 gpointer *arg = args [arg_index ++];
2533                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2534                 int slot;
2535
2536                 if (ainfo->storage == ArgOnStack) {
2537                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2538                 } else {
2539                         slot = param_reg_to_index [ainfo->reg];
2540                 }
2541
2542                 if (t->byref) {
2543                         p->regs [slot] = PTR_TO_GREG(*(arg));
2544                         greg ++;
2545                         continue;
2546                 }
2547
2548                 switch (t->type) {
2549                 case MONO_TYPE_STRING:
2550                 case MONO_TYPE_CLASS:
2551                 case MONO_TYPE_ARRAY:
2552                 case MONO_TYPE_SZARRAY:
2553                 case MONO_TYPE_OBJECT:
2554                 case MONO_TYPE_PTR:
2555                 case MONO_TYPE_I:
2556                 case MONO_TYPE_U:
2557 #if !defined(__mono_ilp32__)
2558                 case MONO_TYPE_I8:
2559                 case MONO_TYPE_U8:
2560 #endif
2561                         p->regs [slot] = PTR_TO_GREG(*(arg));
2562                         break;
2563 #if defined(__mono_ilp32__)
2564                 case MONO_TYPE_I8:
2565                 case MONO_TYPE_U8:
2566                         p->regs [slot] = *(guint64*)(arg);
2567                         break;
2568 #endif
2569                 case MONO_TYPE_U1:
2570                         p->regs [slot] = *(guint8*)(arg);
2571                         break;
2572                 case MONO_TYPE_I1:
2573                         p->regs [slot] = *(gint8*)(arg);
2574                         break;
2575                 case MONO_TYPE_I2:
2576                         p->regs [slot] = *(gint16*)(arg);
2577                         break;
2578                 case MONO_TYPE_U2:
2579                         p->regs [slot] = *(guint16*)(arg);
2580                         break;
2581                 case MONO_TYPE_I4:
2582                         p->regs [slot] = *(gint32*)(arg);
2583                         break;
2584                 case MONO_TYPE_U4:
2585                         p->regs [slot] = *(guint32*)(arg);
2586                         break;
2587                 case MONO_TYPE_R4: {
2588                         double d;
2589
2590                         *(float*)&d = *(float*)(arg);
2591                         p->has_fp = 1;
2592                         p->fregs [freg ++] = d;
2593                         break;
2594                 }
2595                 case MONO_TYPE_R8:
2596                         p->has_fp = 1;
2597                         p->fregs [freg ++] = *(double*)(arg);
2598                         break;
2599                 case MONO_TYPE_GENERICINST:
2600                     if (MONO_TYPE_IS_REFERENCE (t)) {
2601                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2602                                 break;
2603                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2604                                         MonoClass *klass = mono_class_from_mono_type (t);
2605                                         guint8 *nullable_buf;
2606                                         int size;
2607
2608                                         size = mono_class_value_size (klass, NULL);
2609                                         nullable_buf = p->buffer + buffer_offset;
2610                                         buffer_offset += size;
2611                                         g_assert (buffer_offset <= 256);
2612
2613                                         /* The argument pointed to by arg is either a boxed vtype or null */
2614                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2615
2616                                         arg = (gpointer*)nullable_buf;
2617                                         /* Fall though */
2618
2619                         } else {
2620                                 /* Fall through */
2621                         }
2622                 case MONO_TYPE_VALUETYPE: {
2623                         switch (ainfo->storage) {
2624                         case ArgValuetypeInReg:
2625                                 for (i = 0; i < 2; ++i) {
2626                                         switch (ainfo->pair_storage [i]) {
2627                                         case ArgNone:
2628                                                 break;
2629                                         case ArgInIReg:
2630                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2631                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2632                                                 break;
2633                                         case ArgInDoubleSSEReg:
2634                                                 p->has_fp = 1;
2635                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2636                                                 break;
2637                                         default:
2638                                                 g_assert_not_reached ();
2639                                                 break;
2640                                         }
2641                                 }
2642                                 break;
2643                         case ArgOnStack:
2644                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2645                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2646                                 break;
2647                         default:
2648                                 g_assert_not_reached ();
2649                                 break;
2650                         }
2651                         break;
2652                 }
2653                 default:
2654                         g_assert_not_reached ();
2655                 }
2656         }
2657 }
2658
2659 /*
2660  * mono_arch_finish_dyn_call:
2661  *
2662  *   Store the result of a dyn call into the return value buffer passed to
2663  * start_dyn_call ().
2664  * This function should be as fast as possible, any work which does not depend
2665  * on the actual values of the arguments should be done in
2666  * mono_arch_dyn_call_prepare ().
2667  */
2668 void
2669 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2670 {
2671         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2672         MonoMethodSignature *sig = dinfo->sig;
2673         DynCallArgs *dargs = (DynCallArgs*)buf;
2674         guint8 *ret = dargs->ret;
2675         mgreg_t res = dargs->res;
2676         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2677         int i;
2678
2679         switch (sig_ret->type) {
2680         case MONO_TYPE_VOID:
2681                 *(gpointer*)ret = NULL;
2682                 break;
2683         case MONO_TYPE_STRING:
2684         case MONO_TYPE_CLASS:
2685         case MONO_TYPE_ARRAY:
2686         case MONO_TYPE_SZARRAY:
2687         case MONO_TYPE_OBJECT:
2688         case MONO_TYPE_I:
2689         case MONO_TYPE_U:
2690         case MONO_TYPE_PTR:
2691                 *(gpointer*)ret = GREG_TO_PTR(res);
2692                 break;
2693         case MONO_TYPE_I1:
2694                 *(gint8*)ret = res;
2695                 break;
2696         case MONO_TYPE_U1:
2697                 *(guint8*)ret = res;
2698                 break;
2699         case MONO_TYPE_I2:
2700                 *(gint16*)ret = res;
2701                 break;
2702         case MONO_TYPE_U2:
2703                 *(guint16*)ret = res;
2704                 break;
2705         case MONO_TYPE_I4:
2706                 *(gint32*)ret = res;
2707                 break;
2708         case MONO_TYPE_U4:
2709                 *(guint32*)ret = res;
2710                 break;
2711         case MONO_TYPE_I8:
2712                 *(gint64*)ret = res;
2713                 break;
2714         case MONO_TYPE_U8:
2715                 *(guint64*)ret = res;
2716                 break;
2717         case MONO_TYPE_R4:
2718                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2719                 break;
2720         case MONO_TYPE_R8:
2721                 *(double*)ret = dargs->fregs [0];
2722                 break;
2723         case MONO_TYPE_GENERICINST:
2724                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2725                         *(gpointer*)ret = GREG_TO_PTR(res);
2726                         break;
2727                 } else {
2728                         /* Fall through */
2729                 }
2730         case MONO_TYPE_VALUETYPE:
2731                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2732                         /* Nothing to do */
2733                 } else {
2734                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2735
2736                         g_assert (ainfo->storage == ArgValuetypeInReg);
2737
2738                         for (i = 0; i < 2; ++i) {
2739                                 switch (ainfo->pair_storage [0]) {
2740                                 case ArgInIReg:
2741                                         ((mgreg_t*)ret)[i] = res;
2742                                         break;
2743                                 case ArgInDoubleSSEReg:
2744                                         ((double*)ret)[i] = dargs->fregs [i];
2745                                         break;
2746                                 case ArgNone:
2747                                         break;
2748                                 default:
2749                                         g_assert_not_reached ();
2750                                         break;
2751                                 }
2752                         }
2753                 }
2754                 break;
2755         default:
2756                 g_assert_not_reached ();
2757         }
2758 }
2759
2760 /* emit an exception if condition is fail */
2761 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2762         do {                                                        \
2763                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2764                 if (tins == NULL) {                                                                             \
2765                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2766                                         MONO_PATCH_INFO_EXC, exc_name);  \
2767                         x86_branch32 (code, cond, 0, signed);               \
2768                 } else {        \
2769                         EMIT_COND_BRANCH (tins, cond, signed);  \
2770                 }                       \
2771         } while (0);
2772
2773 #define EMIT_FPCOMPARE(code) do { \
2774         amd64_fcompp (code); \
2775         amd64_fnstsw (code); \
2776 } while (0);
2777
2778 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2779     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2780         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2781         amd64_ ##op (code); \
2782         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2783         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2784 } while (0);
2785
2786 static guint8*
2787 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2788 {
2789         gboolean no_patch = FALSE;
2790
2791         /*
2792          * FIXME: Add support for thunks
2793          */
2794         {
2795                 gboolean near_call = FALSE;
2796
2797                 /*
2798                  * Indirect calls are expensive so try to make a near call if possible.
2799                  * The caller memory is allocated by the code manager so it is
2800                  * guaranteed to be at a 32 bit offset.
2801                  */
2802
2803                 if (patch_type != MONO_PATCH_INFO_ABS) {
2804                         /* The target is in memory allocated using the code manager */
2805                         near_call = TRUE;
2806
2807                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2808                                 if (((MonoMethod*)data)->klass->image->aot_module)
2809                                         /* The callee might be an AOT method */
2810                                         near_call = FALSE;
2811                                 if (((MonoMethod*)data)->dynamic)
2812                                         /* The target is in malloc-ed memory */
2813                                         near_call = FALSE;
2814                         }
2815
2816                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2817                                 /*
2818                                  * The call might go directly to a native function without
2819                                  * the wrapper.
2820                                  */
2821                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2822                                 if (mi) {
2823                                         gconstpointer target = mono_icall_get_wrapper (mi);
2824                                         if ((((guint64)target) >> 32) != 0)
2825                                                 near_call = FALSE;
2826                                 }
2827                         }
2828                 }
2829                 else {
2830                         MonoJumpInfo *jinfo = NULL;
2831
2832                         if (cfg->abs_patches)
2833                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2834                         if (jinfo) {
2835                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2836                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2837                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2838                                                 near_call = TRUE;
2839                                         no_patch = TRUE;
2840                                 } else {
2841                                         /*
2842                                          * This is not really an optimization, but required because the
2843                                          * generic class init trampolines use R11 to pass the vtable.
2844                                          */
2845                                         near_call = TRUE;
2846                                 }
2847                         } else {
2848                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2849                                 if (info) {
2850                                         if (info->func == info->wrapper) {
2851                                                 /* No wrapper */
2852                                                 if ((((guint64)info->func) >> 32) == 0)
2853                                                         near_call = TRUE;
2854                                         }
2855                                         else {
2856                                                 /* See the comment in mono_codegen () */
2857                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2858                                                         near_call = TRUE;
2859                                         }
2860                                 }
2861                                 else if ((((guint64)data) >> 32) == 0) {
2862                                         near_call = TRUE;
2863                                         no_patch = TRUE;
2864                                 }
2865                         }
2866                 }
2867
2868                 if (cfg->method->dynamic)
2869                         /* These methods are allocated using malloc */
2870                         near_call = FALSE;
2871
2872 #ifdef MONO_ARCH_NOMAP32BIT
2873                 near_call = FALSE;
2874 #endif
2875                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2876                 if (optimize_for_xen)
2877                         near_call = FALSE;
2878
2879                 if (cfg->compile_aot) {
2880                         near_call = TRUE;
2881                         no_patch = TRUE;
2882                 }
2883
2884                 if (near_call) {
2885                         /*
2886                          * Align the call displacement to an address divisible by 4 so it does
2887                          * not span cache lines. This is required for code patching to work on SMP
2888                          * systems.
2889                          */
2890                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2891                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2892                                 amd64_padding (code, pad_size);
2893                         }
2894                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2895                         amd64_call_code (code, 0);
2896                 }
2897                 else {
2898                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2899                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2900                         amd64_call_reg (code, GP_SCRATCH_REG);
2901                 }
2902         }
2903
2904         return code;
2905 }
2906
2907 static inline guint8*
2908 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2909 {
2910 #ifdef TARGET_WIN32
2911         if (win64_adjust_stack)
2912                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2913 #endif
2914         code = emit_call_body (cfg, code, patch_type, data);
2915 #ifdef TARGET_WIN32
2916         if (win64_adjust_stack)
2917                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2918 #endif
2919
2920         return code;
2921 }
2922
2923 static inline int
2924 store_membase_imm_to_store_membase_reg (int opcode)
2925 {
2926         switch (opcode) {
2927         case OP_STORE_MEMBASE_IMM:
2928                 return OP_STORE_MEMBASE_REG;
2929         case OP_STOREI4_MEMBASE_IMM:
2930                 return OP_STOREI4_MEMBASE_REG;
2931         case OP_STOREI8_MEMBASE_IMM:
2932                 return OP_STOREI8_MEMBASE_REG;
2933         }
2934
2935         return -1;
2936 }
2937
2938 #ifndef DISABLE_JIT
2939
2940 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2941
2942 /*
2943  * mono_arch_peephole_pass_1:
2944  *
2945  *   Perform peephole opts which should/can be performed before local regalloc
2946  */
2947 void
2948 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2949 {
2950         MonoInst *ins, *n;
2951
2952         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2953                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2954
2955                 switch (ins->opcode) {
2956                 case OP_ADD_IMM:
2957                 case OP_IADD_IMM:
2958                 case OP_LADD_IMM:
2959                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2960                                 /*
2961                                  * X86_LEA is like ADD, but doesn't have the
2962                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2963                                  * its operand to 64 bit.
2964                                  */
2965                                 ins->opcode = OP_X86_LEA_MEMBASE;
2966                                 ins->inst_basereg = ins->sreg1;
2967                         }
2968                         break;
2969                 case OP_LXOR:
2970                 case OP_IXOR:
2971                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2972                                 MonoInst *ins2;
2973
2974                                 /*
2975                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2976                                  * the latter has length 2-3 instead of 6 (reverse constant
2977                                  * propagation). These instruction sequences are very common
2978                                  * in the initlocals bblock.
2979                                  */
2980                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2981                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
2982                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
2983                                                 ins2->sreg1 = ins->dreg;
2984                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
2985                                                 /* Continue */
2986                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
2987                                                 NULLIFY_INS (ins2);
2988                                                 /* Continue */
2989                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
2990                                                 /* Continue */
2991                                         } else {
2992                                                 break;
2993                                         }
2994                                 }
2995                         }
2996                         break;
2997                 case OP_COMPARE_IMM:
2998                 case OP_LCOMPARE_IMM:
2999                         /* OP_COMPARE_IMM (reg, 0)
3000                          * -->
3001                          * OP_AMD64_TEST_NULL (reg)
3002                          */
3003                         if (!ins->inst_imm)
3004                                 ins->opcode = OP_AMD64_TEST_NULL;
3005                         break;
3006                 case OP_ICOMPARE_IMM:
3007                         if (!ins->inst_imm)
3008                                 ins->opcode = OP_X86_TEST_NULL;
3009                         break;
3010                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3011                         /*
3012                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3013                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3014                          * -->
3015                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3016                          * OP_COMPARE_IMM reg, imm
3017                          *
3018                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3019                          */
3020                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3021                             ins->inst_basereg == last_ins->inst_destbasereg &&
3022                             ins->inst_offset == last_ins->inst_offset) {
3023                                         ins->opcode = OP_ICOMPARE_IMM;
3024                                         ins->sreg1 = last_ins->sreg1;
3025
3026                                         /* check if we can remove cmp reg,0 with test null */
3027                                         if (!ins->inst_imm)
3028                                                 ins->opcode = OP_X86_TEST_NULL;
3029                                 }
3030
3031                         break;
3032                 }
3033
3034                 mono_peephole_ins (bb, ins);
3035         }
3036 }
3037
3038 void
3039 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3040 {
3041         MonoInst *ins, *n;
3042
3043         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3044                 switch (ins->opcode) {
3045                 case OP_ICONST:
3046                 case OP_I8CONST: {
3047                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3048                         /* reg = 0 -> XOR (reg, reg) */
3049                         /* XOR sets cflags on x86, so we cant do it always */
3050                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3051                                 ins->opcode = OP_LXOR;
3052                                 ins->sreg1 = ins->dreg;
3053                                 ins->sreg2 = ins->dreg;
3054                                 /* Fall through */
3055                         } else {
3056                                 break;
3057                         }
3058                 }
3059                 case OP_LXOR:
3060                         /*
3061                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3062                          * 0 result into 64 bits.
3063                          */
3064                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3065                                 ins->opcode = OP_IXOR;
3066                         }
3067                         /* Fall through */
3068                 case OP_IXOR:
3069                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3070                                 MonoInst *ins2;
3071
3072                                 /*
3073                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3074                                  * the latter has length 2-3 instead of 6 (reverse constant
3075                                  * propagation). These instruction sequences are very common
3076                                  * in the initlocals bblock.
3077                                  */
3078                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3079                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3080                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3081                                                 ins2->sreg1 = ins->dreg;
3082                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3083                                                 /* Continue */
3084                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3085                                                 NULLIFY_INS (ins2);
3086                                                 /* Continue */
3087                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3088                                                 /* Continue */
3089                                         } else {
3090                                                 break;
3091                                         }
3092                                 }
3093                         }
3094                         break;
3095                 case OP_IADD_IMM:
3096                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3097                                 ins->opcode = OP_X86_INC_REG;
3098                         break;
3099                 case OP_ISUB_IMM:
3100                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3101                                 ins->opcode = OP_X86_DEC_REG;
3102                         break;
3103                 }
3104
3105                 mono_peephole_ins (bb, ins);
3106         }
3107 }
3108
3109 #define NEW_INS(cfg,ins,dest,op) do {   \
3110                 MONO_INST_NEW ((cfg), (dest), (op)); \
3111         (dest)->cil_code = (ins)->cil_code; \
3112         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3113         } while (0)
3114
3115 /*
3116  * mono_arch_lowering_pass:
3117  *
3118  *  Converts complex opcodes into simpler ones so that each IR instruction
3119  * corresponds to one machine instruction.
3120  */
3121 void
3122 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3123 {
3124         MonoInst *ins, *n, *temp;
3125
3126         /*
3127          * FIXME: Need to add more instructions, but the current machine
3128          * description can't model some parts of the composite instructions like
3129          * cdq.
3130          */
3131         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3132                 switch (ins->opcode) {
3133                 case OP_DIV_IMM:
3134                 case OP_REM_IMM:
3135                 case OP_IDIV_IMM:
3136                 case OP_IDIV_UN_IMM:
3137                 case OP_IREM_UN_IMM:
3138                 case OP_LREM_IMM:
3139                 case OP_IREM_IMM:
3140                         mono_decompose_op_imm (cfg, bb, ins);
3141                         break;
3142                 case OP_COMPARE_IMM:
3143                 case OP_LCOMPARE_IMM:
3144                         if (!amd64_use_imm32 (ins->inst_imm)) {
3145                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3146                                 temp->inst_c0 = ins->inst_imm;
3147                                 temp->dreg = mono_alloc_ireg (cfg);
3148                                 ins->opcode = OP_COMPARE;
3149                                 ins->sreg2 = temp->dreg;
3150                         }
3151                         break;
3152 #ifndef __mono_ilp32__
3153                 case OP_LOAD_MEMBASE:
3154 #endif
3155                 case OP_LOADI8_MEMBASE:
3156                 /*  Don't generate memindex opcodes (to simplify */
3157                 /*  read sandboxing) */
3158                         if (!amd64_use_imm32 (ins->inst_offset)) {
3159                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3160                                 temp->inst_c0 = ins->inst_offset;
3161                                 temp->dreg = mono_alloc_ireg (cfg);
3162                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3163                                 ins->inst_indexreg = temp->dreg;
3164                         }
3165                         break;
3166 #ifndef __mono_ilp32__
3167                 case OP_STORE_MEMBASE_IMM:
3168 #endif
3169                 case OP_STOREI8_MEMBASE_IMM:
3170                         if (!amd64_use_imm32 (ins->inst_imm)) {
3171                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3172                                 temp->inst_c0 = ins->inst_imm;
3173                                 temp->dreg = mono_alloc_ireg (cfg);
3174                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3175                                 ins->sreg1 = temp->dreg;
3176                         }
3177                         break;
3178 #ifdef MONO_ARCH_SIMD_INTRINSICS
3179                 case OP_EXPAND_I1: {
3180                                 int temp_reg1 = mono_alloc_ireg (cfg);
3181                                 int temp_reg2 = mono_alloc_ireg (cfg);
3182                                 int original_reg = ins->sreg1;
3183
3184                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3185                                 temp->sreg1 = original_reg;
3186                                 temp->dreg = temp_reg1;
3187
3188                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3189                                 temp->sreg1 = temp_reg1;
3190                                 temp->dreg = temp_reg2;
3191                                 temp->inst_imm = 8;
3192
3193                                 NEW_INS (cfg, ins, temp, OP_LOR);
3194                                 temp->sreg1 = temp->dreg = temp_reg2;
3195                                 temp->sreg2 = temp_reg1;
3196
3197                                 ins->opcode = OP_EXPAND_I2;
3198                                 ins->sreg1 = temp_reg2;
3199                         }
3200                         break;
3201 #endif
3202                 default:
3203                         break;
3204                 }
3205         }
3206
3207         bb->max_vreg = cfg->next_vreg;
3208 }
3209
3210 static const int
3211 branch_cc_table [] = {
3212         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3213         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3214         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3215 };
3216
3217 /* Maps CMP_... constants to X86_CC_... constants */
3218 static const int
3219 cc_table [] = {
3220         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3221         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3222 };
3223
3224 static const int
3225 cc_signed_table [] = {
3226         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3227         FALSE, FALSE, FALSE, FALSE
3228 };
3229
3230 /*#include "cprop.c"*/
3231
3232 static unsigned char*
3233 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3234 {
3235         if (size == 8)
3236                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3237         else
3238                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3239
3240         if (size == 1)
3241                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3242         else if (size == 2)
3243                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3244         return code;
3245 }
3246
3247 static unsigned char*
3248 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3249 {
3250         int sreg = tree->sreg1;
3251         int need_touch = FALSE;
3252
3253 #if defined(TARGET_WIN32)
3254         need_touch = TRUE;
3255 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3256         if (!tree->flags & MONO_INST_INIT)
3257                 need_touch = TRUE;
3258 #endif
3259
3260         if (need_touch) {
3261                 guint8* br[5];
3262
3263                 /*
3264                  * Under Windows:
3265                  * If requested stack size is larger than one page,
3266                  * perform stack-touch operation
3267                  */
3268                 /*
3269                  * Generate stack probe code.
3270                  * Under Windows, it is necessary to allocate one page at a time,
3271                  * "touching" stack after each successful sub-allocation. This is
3272                  * because of the way stack growth is implemented - there is a
3273                  * guard page before the lowest stack page that is currently commited.
3274                  * Stack normally grows sequentially so OS traps access to the
3275                  * guard page and commits more pages when needed.
3276                  */
3277                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3278                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3279
3280                 br[2] = code; /* loop */
3281                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3282                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3283                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3284                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3285                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3286                 amd64_patch (br[3], br[2]);
3287                 amd64_test_reg_reg (code, sreg, sreg);
3288                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3289                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3290
3291                 br[1] = code; x86_jump8 (code, 0);
3292
3293                 amd64_patch (br[0], code);
3294                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3295                 amd64_patch (br[1], code);
3296                 amd64_patch (br[4], code);
3297         }
3298         else
3299                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3300
3301         if (tree->flags & MONO_INST_INIT) {
3302                 int offset = 0;
3303                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3304                         amd64_push_reg (code, AMD64_RAX);
3305                         offset += 8;
3306                 }
3307                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3308                         amd64_push_reg (code, AMD64_RCX);
3309                         offset += 8;
3310                 }
3311                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3312                         amd64_push_reg (code, AMD64_RDI);
3313                         offset += 8;
3314                 }
3315
3316                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3317                 if (sreg != AMD64_RCX)
3318                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3319                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3320
3321                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3322                 if (cfg->param_area)
3323                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3324                 amd64_cld (code);
3325                 amd64_prefix (code, X86_REP_PREFIX);
3326                 amd64_stosl (code);
3327
3328                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3329                         amd64_pop_reg (code, AMD64_RDI);
3330                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3331                         amd64_pop_reg (code, AMD64_RCX);
3332                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3333                         amd64_pop_reg (code, AMD64_RAX);
3334         }
3335         return code;
3336 }
3337
3338 static guint8*
3339 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3340 {
3341         CallInfo *cinfo;
3342         guint32 quad;
3343
3344         /* Move return value to the target register */
3345         /* FIXME: do this in the local reg allocator */
3346         switch (ins->opcode) {
3347         case OP_CALL:
3348         case OP_CALL_REG:
3349         case OP_CALL_MEMBASE:
3350         case OP_LCALL:
3351         case OP_LCALL_REG:
3352         case OP_LCALL_MEMBASE:
3353                 g_assert (ins->dreg == AMD64_RAX);
3354                 break;
3355         case OP_FCALL:
3356         case OP_FCALL_REG:
3357         case OP_FCALL_MEMBASE: {
3358                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3359                 if (rtype->type == MONO_TYPE_R4) {
3360                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3361                 }
3362                 else {
3363                         if (ins->dreg != AMD64_XMM0)
3364                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3365                 }
3366                 break;
3367         }
3368         case OP_RCALL:
3369         case OP_RCALL_REG:
3370         case OP_RCALL_MEMBASE:
3371                 if (ins->dreg != AMD64_XMM0)
3372                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3373                 break;
3374         case OP_VCALL:
3375         case OP_VCALL_REG:
3376         case OP_VCALL_MEMBASE:
3377         case OP_VCALL2:
3378         case OP_VCALL2_REG:
3379         case OP_VCALL2_MEMBASE:
3380                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3381                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3382                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3383
3384                         /* Load the destination address */
3385                         g_assert (loc->opcode == OP_REGOFFSET);
3386                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3387
3388                         for (quad = 0; quad < 2; quad ++) {
3389                                 switch (cinfo->ret.pair_storage [quad]) {
3390                                 case ArgInIReg:
3391                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3392                                         break;
3393                                 case ArgInFloatSSEReg:
3394                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3395                                         break;
3396                                 case ArgInDoubleSSEReg:
3397                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3398                                         break;
3399                                 case ArgNone:
3400                                         break;
3401                                 default:
3402                                         NOT_IMPLEMENTED;
3403                                 }
3404                         }
3405                 }
3406                 break;
3407         }
3408
3409         return code;
3410 }
3411
3412 #endif /* DISABLE_JIT */
3413
3414 #ifdef TARGET_MACH
3415 static int tls_gs_offset;
3416 #endif
3417
3418 gboolean
3419 mono_arch_have_fast_tls (void)
3420 {
3421 #ifdef TARGET_MACH
3422         static gboolean have_fast_tls = FALSE;
3423         static gboolean inited = FALSE;
3424         guint8 *ins;
3425
3426         if (mini_get_debug_options ()->use_fallback_tls)
3427                 return FALSE;
3428
3429         if (inited)
3430                 return have_fast_tls;
3431
3432         ins = (guint8*)pthread_getspecific;
3433
3434         /*
3435          * We're looking for these two instructions:
3436          *
3437          * mov    %gs:[offset](,%rdi,8),%rax
3438          * retq
3439          */
3440         have_fast_tls = ins [0] == 0x65 &&
3441                        ins [1] == 0x48 &&
3442                        ins [2] == 0x8b &&
3443                        ins [3] == 0x04 &&
3444                        ins [4] == 0xfd &&
3445                        ins [6] == 0x00 &&
3446                        ins [7] == 0x00 &&
3447                        ins [8] == 0x00 &&
3448                        ins [9] == 0xc3;
3449
3450         tls_gs_offset = ins[5];
3451
3452         /*
3453          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3454          * For that version we're looking for these instructions:
3455          *
3456          * pushq  %rbp
3457          * movq   %rsp, %rbp
3458          * mov    %gs:[offset](,%rdi,8),%rax
3459          * popq   %rbp
3460          * retq
3461          */
3462         if (!have_fast_tls) {
3463                 have_fast_tls = ins [0] == 0x55 &&
3464                                ins [1] == 0x48 &&
3465                                ins [2] == 0x89 &&
3466                                ins [3] == 0xe5 &&
3467                                ins [4] == 0x65 &&
3468                                ins [5] == 0x48 &&
3469                                ins [6] == 0x8b &&
3470                                ins [7] == 0x04 &&
3471                                ins [8] == 0xfd &&
3472                                ins [10] == 0x00 &&
3473                                ins [11] == 0x00 &&
3474                                ins [12] == 0x00 &&
3475                                ins [13] == 0x5d &&
3476                                ins [14] == 0xc3;
3477
3478                 tls_gs_offset = ins[9];
3479         }
3480         inited = TRUE;
3481
3482         return have_fast_tls;
3483 #elif defined(TARGET_ANDROID)
3484         return FALSE;
3485 #else
3486         if (mini_get_debug_options ()->use_fallback_tls)
3487                 return FALSE;
3488         return TRUE;
3489 #endif
3490 }
3491
3492 int
3493 mono_amd64_get_tls_gs_offset (void)
3494 {
3495 #ifdef TARGET_OSX
3496         return tls_gs_offset;
3497 #else
3498         g_assert_not_reached ();
3499         return -1;
3500 #endif
3501 }
3502
3503 /*
3504  * \param code buffer to store code to
3505  * \param dreg hard register where to place the result
3506  * \param tls_offset offset info
3507  * \return a pointer to the end of the stored code
3508  *
3509  * mono_amd64_emit_tls_get emits in \p code the native code that puts in
3510  * the dreg register the item in the thread local storage identified
3511  * by tls_offset.
3512  */
3513 static guint8*
3514 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3515 {
3516 #ifdef TARGET_WIN32
3517         if (tls_offset < 64) {
3518                 x86_prefix (code, X86_GS_PREFIX);
3519                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3520         } else {
3521                 guint8 *buf [16];
3522
3523                 g_assert (tls_offset < 0x440);
3524                 /* Load TEB->TlsExpansionSlots */
3525                 x86_prefix (code, X86_GS_PREFIX);
3526                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3527                 amd64_test_reg_reg (code, dreg, dreg);
3528                 buf [0] = code;
3529                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3530                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3531                 amd64_patch (buf [0], code);
3532         }
3533 #elif defined(TARGET_MACH)
3534         x86_prefix (code, X86_GS_PREFIX);
3535         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3536 #else
3537         if (optimize_for_xen) {
3538                 x86_prefix (code, X86_FS_PREFIX);
3539                 amd64_mov_reg_mem (code, dreg, 0, 8);
3540                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3541         } else {
3542                 x86_prefix (code, X86_FS_PREFIX);
3543                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3544         }
3545 #endif
3546         return code;
3547 }
3548
3549 static guint8*
3550 mono_amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3551 {
3552 #ifdef TARGET_WIN32
3553         g_assert_not_reached ();
3554 #elif defined(TARGET_MACH)
3555         x86_prefix (code, X86_GS_PREFIX);
3556         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3557 #else
3558         g_assert (!optimize_for_xen);
3559         x86_prefix (code, X86_FS_PREFIX);
3560         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3561 #endif
3562         return code;
3563 }
3564
3565 /*
3566  * emit_setup_lmf:
3567  *
3568  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3569  */
3570 static guint8*
3571 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3572 {
3573         /*
3574          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3575          */
3576         /*
3577          * sp is saved right before calls but we need to save it here too so
3578          * async stack walks would work.
3579          */
3580         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3581         /* Save rbp */
3582         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3583         if (cfg->arch.omit_fp && cfa_offset != -1)
3584                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3585
3586         /* These can't contain refs */
3587         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3588         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3589         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3590         /* These are handled automatically by the stack marking code */
3591         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3592
3593         return code;
3594 }
3595
3596 #ifdef TARGET_WIN32
3597
3598 #define TEB_LAST_ERROR_OFFSET 0x068
3599
3600 static guint8*
3601 emit_get_last_error (guint8* code, int dreg)
3602 {
3603         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3604         x86_prefix (code, X86_GS_PREFIX);
3605         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3606
3607         return code;
3608 }
3609
3610 #else
3611
3612 static guint8*
3613 emit_get_last_error (guint8* code, int dreg)
3614 {
3615         g_assert_not_reached ();
3616 }
3617
3618 #endif
3619
3620 /* benchmark and set based on cpu */
3621 #define LOOP_ALIGNMENT 8
3622 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3623
3624 #ifndef DISABLE_JIT
3625 void
3626 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3627 {
3628         MonoInst *ins;
3629         MonoCallInst *call;
3630         guint offset;
3631         guint8 *code = cfg->native_code + cfg->code_len;
3632         int max_len;
3633
3634         /* Fix max_offset estimate for each successor bb */
3635         if (cfg->opt & MONO_OPT_BRANCH) {
3636                 int current_offset = cfg->code_len;
3637                 MonoBasicBlock *current_bb;
3638                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3639                         current_bb->max_offset = current_offset;
3640                         current_offset += current_bb->max_length;
3641                 }
3642         }
3643
3644         if (cfg->opt & MONO_OPT_LOOP) {
3645                 int pad, align = LOOP_ALIGNMENT;
3646                 /* set alignment depending on cpu */
3647                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3648                         pad = align - pad;
3649                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3650                         amd64_padding (code, pad);
3651                         cfg->code_len += pad;
3652                         bb->native_offset = cfg->code_len;
3653                 }
3654         }
3655
3656         if (cfg->verbose_level > 2)
3657                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3658
3659         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
3660                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
3661                 g_assert (!cfg->compile_aot);
3662
3663                 cov->data [bb->dfn].cil_code = bb->cil_code;
3664                 amd64_mov_reg_imm (code, AMD64_R11, (guint64)&cov->data [bb->dfn].count);
3665                 /* this is not thread save, but good enough */
3666                 amd64_inc_membase (code, AMD64_R11, 0);
3667         }
3668
3669         offset = code - cfg->native_code;
3670
3671         mono_debug_open_block (cfg, bb, offset);
3672
3673     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3674                 x86_breakpoint (code);
3675
3676         MONO_BB_FOR_EACH_INS (bb, ins) {
3677                 offset = code - cfg->native_code;
3678
3679                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3680
3681 #define EXTRA_CODE_SPACE (16)
3682
3683                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
3684                         cfg->code_size *= 2;
3685                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3686                         code = cfg->native_code + offset;
3687                         cfg->stat_code_reallocs++;
3688                 }
3689
3690                 if (cfg->debug_info)
3691                         mono_debug_record_line_number (cfg, ins, offset);
3692
3693                 switch (ins->opcode) {
3694                 case OP_BIGMUL:
3695                         amd64_mul_reg (code, ins->sreg2, TRUE);
3696                         break;
3697                 case OP_BIGMUL_UN:
3698                         amd64_mul_reg (code, ins->sreg2, FALSE);
3699                         break;
3700                 case OP_X86_SETEQ_MEMBASE:
3701                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3702                         break;
3703                 case OP_STOREI1_MEMBASE_IMM:
3704                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3705                         break;
3706                 case OP_STOREI2_MEMBASE_IMM:
3707                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3708                         break;
3709                 case OP_STOREI4_MEMBASE_IMM:
3710                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3711                         break;
3712                 case OP_STOREI1_MEMBASE_REG:
3713                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3714                         break;
3715                 case OP_STOREI2_MEMBASE_REG:
3716                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3717                         break;
3718                 /* In AMD64 NaCl, pointers are 4 bytes, */
3719                 /*  so STORE_* != STOREI8_*. Likewise below. */
3720                 case OP_STORE_MEMBASE_REG:
3721                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3722                         break;
3723                 case OP_STOREI8_MEMBASE_REG:
3724                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3725                         break;
3726                 case OP_STOREI4_MEMBASE_REG:
3727                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3728                         break;
3729                 case OP_STORE_MEMBASE_IMM:
3730                         /* In NaCl, this could be a PCONST type, which could */
3731                         /* mean a pointer type was copied directly into the  */
3732                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3733                         /* the value would be 0x00000000FFFFFFFF which is    */
3734                         /* not proper for an imm32 unless you cast it.       */
3735                         g_assert (amd64_is_imm32 (ins->inst_imm));
3736                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3737                         break;
3738                 case OP_STOREI8_MEMBASE_IMM:
3739                         g_assert (amd64_is_imm32 (ins->inst_imm));
3740                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3741                         break;
3742                 case OP_LOAD_MEM:
3743 #ifdef __mono_ilp32__
3744                         /* In ILP32, pointers are 4 bytes, so separate these */
3745                         /* cases, use literal 8 below where we really want 8 */
3746                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3747                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3748                         break;
3749 #endif
3750                 case OP_LOADI8_MEM:
3751                         // FIXME: Decompose this earlier
3752                         if (amd64_use_imm32 (ins->inst_imm))
3753                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3754                         else {
3755                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3756                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3757                         }
3758                         break;
3759                 case OP_LOADI4_MEM:
3760                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3761                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3762                         break;
3763                 case OP_LOADU4_MEM:
3764                         // FIXME: Decompose this earlier
3765                         if (amd64_use_imm32 (ins->inst_imm))
3766                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3767                         else {
3768                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3769                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3770                         }
3771                         break;
3772                 case OP_LOADU1_MEM:
3773                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3774                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3775                         break;
3776                 case OP_LOADU2_MEM:
3777                         /* For NaCl, pointers are 4 bytes, so separate these */
3778                         /* cases, use literal 8 below where we really want 8 */
3779                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3780                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3781                         break;
3782                 case OP_LOAD_MEMBASE:
3783                         g_assert (amd64_is_imm32 (ins->inst_offset));
3784                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3785                         break;
3786                 case OP_LOADI8_MEMBASE:
3787                         /* Use literal 8 instead of sizeof pointer or */
3788                         /* register, we really want 8 for this opcode */
3789                         g_assert (amd64_is_imm32 (ins->inst_offset));
3790                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3791                         break;
3792                 case OP_LOADI4_MEMBASE:
3793                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3794                         break;
3795                 case OP_LOADU4_MEMBASE:
3796                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3797                         break;
3798                 case OP_LOADU1_MEMBASE:
3799                         /* The cpu zero extends the result into 64 bits */
3800                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3801                         break;
3802                 case OP_LOADI1_MEMBASE:
3803                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3804                         break;
3805                 case OP_LOADU2_MEMBASE:
3806                         /* The cpu zero extends the result into 64 bits */
3807                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3808                         break;
3809                 case OP_LOADI2_MEMBASE:
3810                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3811                         break;
3812                 case OP_AMD64_LOADI8_MEMINDEX:
3813                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3814                         break;
3815                 case OP_LCONV_TO_I1:
3816                 case OP_ICONV_TO_I1:
3817                 case OP_SEXT_I1:
3818                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3819                         break;
3820                 case OP_LCONV_TO_I2:
3821                 case OP_ICONV_TO_I2:
3822                 case OP_SEXT_I2:
3823                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3824                         break;
3825                 case OP_LCONV_TO_U1:
3826                 case OP_ICONV_TO_U1:
3827                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3828                         break;
3829                 case OP_LCONV_TO_U2:
3830                 case OP_ICONV_TO_U2:
3831                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3832                         break;
3833                 case OP_ZEXT_I4:
3834                         /* Clean out the upper word */
3835                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3836                         break;
3837                 case OP_SEXT_I4:
3838                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3839                         break;
3840                 case OP_COMPARE:
3841                 case OP_LCOMPARE:
3842                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3843                         break;
3844                 case OP_COMPARE_IMM:
3845 #if defined(__mono_ilp32__)
3846                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3847                         g_assert (amd64_is_imm32 (ins->inst_imm));
3848                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3849                         break;
3850 #endif
3851                 case OP_LCOMPARE_IMM:
3852                         g_assert (amd64_is_imm32 (ins->inst_imm));
3853                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
3854                         break;
3855                 case OP_X86_COMPARE_REG_MEMBASE:
3856                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
3857                         break;
3858                 case OP_X86_TEST_NULL:
3859                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
3860                         break;
3861                 case OP_AMD64_TEST_NULL:
3862                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
3863                         break;
3864
3865                 case OP_X86_ADD_REG_MEMBASE:
3866                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3867                         break;
3868                 case OP_X86_SUB_REG_MEMBASE:
3869                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3870                         break;
3871                 case OP_X86_AND_REG_MEMBASE:
3872                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3873                         break;
3874                 case OP_X86_OR_REG_MEMBASE:
3875                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3876                         break;
3877                 case OP_X86_XOR_REG_MEMBASE:
3878                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3879                         break;
3880
3881                 case OP_X86_ADD_MEMBASE_IMM:
3882                         /* FIXME: Make a 64 version too */
3883                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3884                         break;
3885                 case OP_X86_SUB_MEMBASE_IMM:
3886                         g_assert (amd64_is_imm32 (ins->inst_imm));
3887                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3888                         break;
3889                 case OP_X86_AND_MEMBASE_IMM:
3890                         g_assert (amd64_is_imm32 (ins->inst_imm));
3891                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3892                         break;
3893                 case OP_X86_OR_MEMBASE_IMM:
3894                         g_assert (amd64_is_imm32 (ins->inst_imm));
3895                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3896                         break;
3897                 case OP_X86_XOR_MEMBASE_IMM:
3898                         g_assert (amd64_is_imm32 (ins->inst_imm));
3899                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3900                         break;
3901                 case OP_X86_ADD_MEMBASE_REG:
3902                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3903                         break;
3904                 case OP_X86_SUB_MEMBASE_REG:
3905                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3906                         break;
3907                 case OP_X86_AND_MEMBASE_REG:
3908                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3909                         break;
3910                 case OP_X86_OR_MEMBASE_REG:
3911                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3912                         break;
3913                 case OP_X86_XOR_MEMBASE_REG:
3914                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3915                         break;
3916                 case OP_X86_INC_MEMBASE:
3917                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3918                         break;
3919                 case OP_X86_INC_REG:
3920                         amd64_inc_reg_size (code, ins->dreg, 4);
3921                         break;
3922                 case OP_X86_DEC_MEMBASE:
3923                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3924                         break;
3925                 case OP_X86_DEC_REG:
3926                         amd64_dec_reg_size (code, ins->dreg, 4);
3927                         break;
3928                 case OP_X86_MUL_REG_MEMBASE:
3929                 case OP_X86_MUL_MEMBASE_REG:
3930                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3931                         break;
3932                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
3933                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3934                         break;
3935                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3936                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3937                         break;
3938                 case OP_AMD64_COMPARE_MEMBASE_REG:
3939                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3940                         break;
3941                 case OP_AMD64_COMPARE_MEMBASE_IMM:
3942                         g_assert (amd64_is_imm32 (ins->inst_imm));
3943                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3944                         break;
3945                 case OP_X86_COMPARE_MEMBASE8_IMM:
3946                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3947                         break;
3948                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
3949                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3950                         break;
3951                 case OP_AMD64_COMPARE_REG_MEMBASE:
3952                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3953                         break;
3954
3955                 case OP_AMD64_ADD_REG_MEMBASE:
3956                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3957                         break;
3958                 case OP_AMD64_SUB_REG_MEMBASE:
3959                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3960                         break;
3961                 case OP_AMD64_AND_REG_MEMBASE:
3962                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3963                         break;
3964                 case OP_AMD64_OR_REG_MEMBASE:
3965                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3966                         break;
3967                 case OP_AMD64_XOR_REG_MEMBASE:
3968                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3969                         break;
3970
3971                 case OP_AMD64_ADD_MEMBASE_REG:
3972                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3973                         break;
3974                 case OP_AMD64_SUB_MEMBASE_REG:
3975                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3976                         break;
3977                 case OP_AMD64_AND_MEMBASE_REG:
3978                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3979                         break;
3980                 case OP_AMD64_OR_MEMBASE_REG:
3981                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3982                         break;
3983                 case OP_AMD64_XOR_MEMBASE_REG:
3984                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3985                         break;
3986
3987                 case OP_AMD64_ADD_MEMBASE_IMM:
3988                         g_assert (amd64_is_imm32 (ins->inst_imm));
3989                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3990                         break;
3991                 case OP_AMD64_SUB_MEMBASE_IMM:
3992                         g_assert (amd64_is_imm32 (ins->inst_imm));
3993                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3994                         break;
3995                 case OP_AMD64_AND_MEMBASE_IMM:
3996                         g_assert (amd64_is_imm32 (ins->inst_imm));
3997                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3998                         break;
3999                 case OP_AMD64_OR_MEMBASE_IMM:
4000                         g_assert (amd64_is_imm32 (ins->inst_imm));
4001                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4002                         break;
4003                 case OP_AMD64_XOR_MEMBASE_IMM:
4004                         g_assert (amd64_is_imm32 (ins->inst_imm));
4005                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4006                         break;
4007
4008                 case OP_BREAK:
4009                         amd64_breakpoint (code);
4010                         break;
4011                 case OP_RELAXED_NOP:
4012                         x86_prefix (code, X86_REP_PREFIX);
4013                         x86_nop (code);
4014                         break;
4015                 case OP_HARD_NOP:
4016                         x86_nop (code);
4017                         break;
4018                 case OP_NOP:
4019                 case OP_DUMMY_USE:
4020                 case OP_DUMMY_STORE:
4021                 case OP_DUMMY_ICONST:
4022                 case OP_DUMMY_R8CONST:
4023                 case OP_NOT_REACHED:
4024                 case OP_NOT_NULL:
4025                         break;
4026                 case OP_IL_SEQ_POINT:
4027                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4028                         break;
4029                 case OP_SEQ_POINT: {
4030                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4031                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4032                                 guint8 *label;
4033
4034                                 /* Load ss_tramp_var */
4035                                 /* This is equal to &ss_trampoline */
4036                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4037                                 /* Load the trampoline address */
4038                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4039                                 /* Call it if it is non-null */
4040                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4041                                 label = code;
4042                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4043                                 amd64_call_reg (code, AMD64_R11);
4044                                 amd64_patch (label, code);
4045                         }
4046
4047                         /*
4048                          * This is the address which is saved in seq points,
4049                          */
4050                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4051
4052                         if (cfg->compile_aot) {
4053                                 guint32 offset = code - cfg->native_code;
4054                                 guint32 val;
4055                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4056                                 guint8 *label;
4057
4058                                 /* Load info var */
4059                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4060                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4061                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4062                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4063                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4064                                 label = code;
4065                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4066                                 /* Call the trampoline */
4067                                 amd64_call_reg (code, AMD64_R11);
4068                                 amd64_patch (label, code);
4069                         } else {
4070                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4071                                 guint8 *label;
4072
4073                                 /*
4074                                  * Emit a test+branch against a constant, the constant will be overwritten
4075                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4076                                  */
4077                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4078                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4079                                 label = code;
4080                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4081
4082                                 g_assert (var);
4083                                 g_assert (var->opcode == OP_REGOFFSET);
4084                                 /* Load bp_tramp_var */
4085                                 /* This is equal to &bp_trampoline */
4086                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4087                                 /* Call the trampoline */
4088                                 amd64_call_membase (code, AMD64_R11, 0);
4089                                 amd64_patch (label, code);
4090                         }
4091                         /*
4092                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4093                          * to another IL offset.
4094                          */
4095                         x86_nop (code);
4096                         break;
4097                 }
4098                 case OP_ADDCC:
4099                 case OP_LADDCC:
4100                 case OP_LADD:
4101                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4102                         break;
4103                 case OP_ADC:
4104                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4105                         break;
4106                 case OP_ADD_IMM:
4107                 case OP_LADD_IMM:
4108                         g_assert (amd64_is_imm32 (ins->inst_imm));
4109                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4110                         break;
4111                 case OP_ADC_IMM:
4112                         g_assert (amd64_is_imm32 (ins->inst_imm));
4113                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4114                         break;
4115                 case OP_SUBCC:
4116                 case OP_LSUBCC:
4117                 case OP_LSUB:
4118                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4119                         break;
4120                 case OP_SBB:
4121                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4122                         break;
4123                 case OP_SUB_IMM:
4124                 case OP_LSUB_IMM:
4125                         g_assert (amd64_is_imm32 (ins->inst_imm));
4126                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4127                         break;
4128                 case OP_SBB_IMM:
4129                         g_assert (amd64_is_imm32 (ins->inst_imm));
4130                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4131                         break;
4132                 case OP_LAND:
4133                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4134                         break;
4135                 case OP_AND_IMM:
4136                 case OP_LAND_IMM:
4137                         g_assert (amd64_is_imm32 (ins->inst_imm));
4138                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4139                         break;
4140                 case OP_LMUL:
4141                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4142                         break;
4143                 case OP_MUL_IMM:
4144                 case OP_LMUL_IMM:
4145                 case OP_IMUL_IMM: {
4146                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4147
4148                         switch (ins->inst_imm) {
4149                         case 2:
4150                                 /* MOV r1, r2 */
4151                                 /* ADD r1, r1 */
4152                                 if (ins->dreg != ins->sreg1)
4153                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4154                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4155                                 break;
4156                         case 3:
4157                                 /* LEA r1, [r2 + r2*2] */
4158                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4159                                 break;
4160                         case 5:
4161                                 /* LEA r1, [r2 + r2*4] */
4162                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4163                                 break;
4164                         case 6:
4165                                 /* LEA r1, [r2 + r2*2] */
4166                                 /* ADD r1, r1          */
4167                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4168                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4169                                 break;
4170                         case 9:
4171                                 /* LEA r1, [r2 + r2*8] */
4172                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4173                                 break;
4174                         case 10:
4175                                 /* LEA r1, [r2 + r2*4] */
4176                                 /* ADD r1, r1          */
4177                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4178                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4179                                 break;
4180                         case 12:
4181                                 /* LEA r1, [r2 + r2*2] */
4182                                 /* SHL r1, 2           */
4183                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4184                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4185                                 break;
4186                         case 25:
4187                                 /* LEA r1, [r2 + r2*4] */
4188                                 /* LEA r1, [r1 + r1*4] */
4189                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4190                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4191                                 break;
4192                         case 100:
4193                                 /* LEA r1, [r2 + r2*4] */
4194                                 /* SHL r1, 2           */
4195                                 /* LEA r1, [r1 + r1*4] */
4196                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4197                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4198                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4199                                 break;
4200                         default:
4201                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4202                                 break;
4203                         }
4204                         break;
4205                 }
4206                 case OP_LDIV:
4207                 case OP_LREM:
4208                         /* Regalloc magic makes the div/rem cases the same */
4209                         if (ins->sreg2 == AMD64_RDX) {
4210                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4211                                 amd64_cdq (code);
4212                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4213                         } else {
4214                                 amd64_cdq (code);
4215                                 amd64_div_reg (code, ins->sreg2, TRUE);
4216                         }
4217                         break;
4218                 case OP_LDIV_UN:
4219                 case OP_LREM_UN:
4220                         if (ins->sreg2 == AMD64_RDX) {
4221                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4222                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4223                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4224                         } else {
4225                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4226                                 amd64_div_reg (code, ins->sreg2, FALSE);
4227                         }
4228                         break;
4229                 case OP_IDIV:
4230                 case OP_IREM:
4231                         if (ins->sreg2 == AMD64_RDX) {
4232                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4233                                 amd64_cdq_size (code, 4);
4234                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4235                         } else {
4236                                 amd64_cdq_size (code, 4);
4237                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4238                         }
4239                         break;
4240                 case OP_IDIV_UN:
4241                 case OP_IREM_UN:
4242                         if (ins->sreg2 == AMD64_RDX) {
4243                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4244                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4245                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4246                         } else {
4247                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4248                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4249                         }
4250                         break;
4251                 case OP_LMUL_OVF:
4252                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4253                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4254                         break;
4255                 case OP_LOR:
4256                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4257                         break;
4258                 case OP_OR_IMM:
4259                 case OP_LOR_IMM:
4260                         g_assert (amd64_is_imm32 (ins->inst_imm));
4261                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4262                         break;
4263                 case OP_LXOR:
4264                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4265                         break;
4266                 case OP_XOR_IMM:
4267                 case OP_LXOR_IMM:
4268                         g_assert (amd64_is_imm32 (ins->inst_imm));
4269                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4270                         break;
4271                 case OP_LSHL:
4272                         g_assert (ins->sreg2 == AMD64_RCX);
4273                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4274                         break;
4275                 case OP_LSHR:
4276                         g_assert (ins->sreg2 == AMD64_RCX);
4277                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4278                         break;
4279                 case OP_SHR_IMM:
4280                 case OP_LSHR_IMM:
4281                         g_assert (amd64_is_imm32 (ins->inst_imm));
4282                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4283                         break;
4284                 case OP_SHR_UN_IMM:
4285                         g_assert (amd64_is_imm32 (ins->inst_imm));
4286                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4287                         break;
4288                 case OP_LSHR_UN_IMM:
4289                         g_assert (amd64_is_imm32 (ins->inst_imm));
4290                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4291                         break;
4292                 case OP_LSHR_UN:
4293                         g_assert (ins->sreg2 == AMD64_RCX);
4294                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4295                         break;
4296                 case OP_SHL_IMM:
4297                 case OP_LSHL_IMM:
4298                         g_assert (amd64_is_imm32 (ins->inst_imm));
4299                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4300                         break;
4301
4302                 case OP_IADDCC:
4303                 case OP_IADD:
4304                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4305                         break;
4306                 case OP_IADC:
4307                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4308                         break;
4309                 case OP_IADD_IMM:
4310                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4311                         break;
4312                 case OP_IADC_IMM:
4313                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4314                         break;
4315                 case OP_ISUBCC:
4316                 case OP_ISUB:
4317                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4318                         break;
4319                 case OP_ISBB:
4320                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4321                         break;
4322                 case OP_ISUB_IMM:
4323                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4324                         break;
4325                 case OP_ISBB_IMM:
4326                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4327                         break;
4328                 case OP_IAND:
4329                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4330                         break;
4331                 case OP_IAND_IMM:
4332                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4333                         break;
4334                 case OP_IOR:
4335                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4336                         break;
4337                 case OP_IOR_IMM:
4338                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4339                         break;
4340                 case OP_IXOR:
4341                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4342                         break;
4343                 case OP_IXOR_IMM:
4344                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4345                         break;
4346                 case OP_INEG:
4347                         amd64_neg_reg_size (code, ins->sreg1, 4);
4348                         break;
4349                 case OP_INOT:
4350                         amd64_not_reg_size (code, ins->sreg1, 4);
4351                         break;
4352                 case OP_ISHL:
4353                         g_assert (ins->sreg2 == AMD64_RCX);
4354                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4355                         break;
4356                 case OP_ISHR:
4357                         g_assert (ins->sreg2 == AMD64_RCX);
4358                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4359                         break;
4360                 case OP_ISHR_IMM:
4361                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4362                         break;
4363                 case OP_ISHR_UN_IMM:
4364                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4365                         break;
4366                 case OP_ISHR_UN:
4367                         g_assert (ins->sreg2 == AMD64_RCX);
4368                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4369                         break;
4370                 case OP_ISHL_IMM:
4371                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4372                         break;
4373                 case OP_IMUL:
4374                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4375                         break;
4376                 case OP_IMUL_OVF:
4377                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4378                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4379                         break;
4380                 case OP_IMUL_OVF_UN:
4381                 case OP_LMUL_OVF_UN: {
4382                         /* the mul operation and the exception check should most likely be split */
4383                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4384                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4385                         /*g_assert (ins->sreg2 == X86_EAX);
4386                         g_assert (ins->dreg == X86_EAX);*/
4387                         if (ins->sreg2 == X86_EAX) {
4388                                 non_eax_reg = ins->sreg1;
4389                         } else if (ins->sreg1 == X86_EAX) {
4390                                 non_eax_reg = ins->sreg2;
4391                         } else {
4392                                 /* no need to save since we're going to store to it anyway */
4393                                 if (ins->dreg != X86_EAX) {
4394                                         saved_eax = TRUE;
4395                                         amd64_push_reg (code, X86_EAX);
4396                                 }
4397                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4398                                 non_eax_reg = ins->sreg2;
4399                         }
4400                         if (ins->dreg == X86_EDX) {
4401                                 if (!saved_eax) {
4402                                         saved_eax = TRUE;
4403                                         amd64_push_reg (code, X86_EAX);
4404                                 }
4405                         } else {
4406                                 saved_edx = TRUE;
4407                                 amd64_push_reg (code, X86_EDX);
4408                         }
4409                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4410                         /* save before the check since pop and mov don't change the flags */
4411                         if (ins->dreg != X86_EAX)
4412                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4413                         if (saved_edx)
4414                                 amd64_pop_reg (code, X86_EDX);
4415                         if (saved_eax)
4416                                 amd64_pop_reg (code, X86_EAX);
4417                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4418                         break;
4419                 }
4420                 case OP_ICOMPARE:
4421                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4422                         break;
4423                 case OP_ICOMPARE_IMM:
4424                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4425                         break;
4426                 case OP_IBEQ:
4427                 case OP_IBLT:
4428                 case OP_IBGT:
4429                 case OP_IBGE:
4430                 case OP_IBLE:
4431                 case OP_LBEQ:
4432                 case OP_LBLT:
4433                 case OP_LBGT:
4434                 case OP_LBGE:
4435                 case OP_LBLE:
4436                 case OP_IBNE_UN:
4437                 case OP_IBLT_UN:
4438                 case OP_IBGT_UN:
4439                 case OP_IBGE_UN:
4440                 case OP_IBLE_UN:
4441                 case OP_LBNE_UN:
4442                 case OP_LBLT_UN:
4443                 case OP_LBGT_UN:
4444                 case OP_LBGE_UN:
4445                 case OP_LBLE_UN:
4446                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4447                         break;
4448
4449                 case OP_CMOV_IEQ:
4450                 case OP_CMOV_IGE:
4451                 case OP_CMOV_IGT:
4452                 case OP_CMOV_ILE:
4453                 case OP_CMOV_ILT:
4454                 case OP_CMOV_INE_UN:
4455                 case OP_CMOV_IGE_UN:
4456                 case OP_CMOV_IGT_UN:
4457                 case OP_CMOV_ILE_UN:
4458                 case OP_CMOV_ILT_UN:
4459                 case OP_CMOV_LEQ:
4460                 case OP_CMOV_LGE:
4461                 case OP_CMOV_LGT:
4462                 case OP_CMOV_LLE:
4463                 case OP_CMOV_LLT:
4464                 case OP_CMOV_LNE_UN:
4465                 case OP_CMOV_LGE_UN:
4466                 case OP_CMOV_LGT_UN:
4467                 case OP_CMOV_LLE_UN:
4468                 case OP_CMOV_LLT_UN:
4469                         g_assert (ins->dreg == ins->sreg1);
4470                         /* This needs to operate on 64 bit values */
4471                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4472                         break;
4473
4474                 case OP_LNOT:
4475                         amd64_not_reg (code, ins->sreg1);
4476                         break;
4477                 case OP_LNEG:
4478                         amd64_neg_reg (code, ins->sreg1);
4479                         break;
4480
4481                 case OP_ICONST:
4482                 case OP_I8CONST:
4483                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4484                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4485                         else
4486                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4487                         break;
4488                 case OP_AOTCONST:
4489                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4490                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4491                         break;
4492                 case OP_JUMP_TABLE:
4493                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4494                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4495                         break;
4496                 case OP_MOVE:
4497                         if (ins->dreg != ins->sreg1)
4498                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4499                         break;
4500                 case OP_AMD64_SET_XMMREG_R4: {
4501                         if (cfg->r4fp) {
4502                                 if (ins->dreg != ins->sreg1)
4503                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4504                         } else {
4505                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4506                         }
4507                         break;
4508                 }
4509                 case OP_AMD64_SET_XMMREG_R8: {
4510                         if (ins->dreg != ins->sreg1)
4511                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4512                         break;
4513                 }
4514                 case OP_TAILCALL: {
4515                         MonoCallInst *call = (MonoCallInst*)ins;
4516                         int i, save_area_offset;
4517
4518                         g_assert (!cfg->method->save_lmf);
4519
4520                         /* Restore callee saved registers */
4521                         save_area_offset = cfg->arch.reg_save_area_offset;
4522                         for (i = 0; i < AMD64_NREG; ++i)
4523                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4524                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4525                                         save_area_offset += 8;
4526                                 }
4527
4528                         if (cfg->arch.omit_fp) {
4529                                 if (cfg->arch.stack_alloc_size)
4530                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4531                                 // FIXME:
4532                                 if (call->stack_usage)
4533                                         NOT_IMPLEMENTED;
4534                         } else {
4535                                 /* Copy arguments on the stack to our argument area */
4536                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4537                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4538                                         amd64_mov_membase_reg (code, AMD64_RBP, ARGS_OFFSET + i, AMD64_RAX, sizeof(mgreg_t));
4539                                 }
4540
4541 #ifdef TARGET_WIN32
4542                                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
4543                                 amd64_pop_reg (code, AMD64_RBP);
4544                                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
4545 #else
4546                                 amd64_leave (code);
4547 #endif
4548                         }
4549
4550                         offset = code - cfg->native_code;
4551                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4552                         if (cfg->compile_aot)
4553                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4554                         else
4555                                 amd64_set_reg_template (code, AMD64_R11);
4556                         amd64_jump_reg (code, AMD64_R11);
4557                         ins->flags |= MONO_INST_GC_CALLSITE;
4558                         ins->backend.pc_offset = code - cfg->native_code;
4559                         break;
4560                 }
4561                 case OP_CHECK_THIS:
4562                         /* ensure ins->sreg1 is not NULL */
4563                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4564                         break;
4565                 case OP_ARGLIST: {
4566                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4567                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4568                         break;
4569                 }
4570                 case OP_CALL:
4571                 case OP_FCALL:
4572                 case OP_RCALL:
4573                 case OP_LCALL:
4574                 case OP_VCALL:
4575                 case OP_VCALL2:
4576                 case OP_VOIDCALL:
4577                         call = (MonoCallInst*)ins;
4578                         /*
4579                          * The AMD64 ABI forces callers to know about varargs.
4580                          */
4581                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4582                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4583                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4584                                 /*
4585                                  * Since the unmanaged calling convention doesn't contain a
4586                                  * 'vararg' entry, we have to treat every pinvoke call as a
4587                                  * potential vararg call.
4588                                  */
4589                                 guint32 nregs, i;
4590                                 nregs = 0;
4591                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4592                                         if (call->used_fregs & (1 << i))
4593                                                 nregs ++;
4594                                 if (!nregs)
4595                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4596                                 else
4597                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4598                         }
4599
4600                         if (ins->flags & MONO_INST_HAS_METHOD)
4601                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4602                         else
4603                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4604                         ins->flags |= MONO_INST_GC_CALLSITE;
4605                         ins->backend.pc_offset = code - cfg->native_code;
4606                         code = emit_move_return_value (cfg, ins, code);
4607                         break;
4608                 case OP_FCALL_REG:
4609                 case OP_RCALL_REG:
4610                 case OP_LCALL_REG:
4611                 case OP_VCALL_REG:
4612                 case OP_VCALL2_REG:
4613                 case OP_VOIDCALL_REG:
4614                 case OP_CALL_REG:
4615                         call = (MonoCallInst*)ins;
4616
4617                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4618                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4619                                 ins->sreg1 = AMD64_R11;
4620                         }
4621
4622                         /*
4623                          * The AMD64 ABI forces callers to know about varargs.
4624                          */
4625                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4626                                 if (ins->sreg1 == AMD64_RAX) {
4627                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4628                                         ins->sreg1 = AMD64_R11;
4629                                 }
4630                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4631                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4632                                 /*
4633                                  * Since the unmanaged calling convention doesn't contain a
4634                                  * 'vararg' entry, we have to treat every pinvoke call as a
4635                                  * potential vararg call.
4636                                  */
4637                                 guint32 nregs, i;
4638                                 nregs = 0;
4639                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4640                                         if (call->used_fregs & (1 << i))
4641                                                 nregs ++;
4642                                 if (ins->sreg1 == AMD64_RAX) {
4643                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4644                                         ins->sreg1 = AMD64_R11;
4645                                 }
4646                                 if (!nregs)
4647                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4648                                 else
4649                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4650                         }
4651
4652                         amd64_call_reg (code, ins->sreg1);
4653                         ins->flags |= MONO_INST_GC_CALLSITE;
4654                         ins->backend.pc_offset = code - cfg->native_code;
4655                         code = emit_move_return_value (cfg, ins, code);
4656                         break;
4657                 case OP_FCALL_MEMBASE:
4658                 case OP_RCALL_MEMBASE:
4659                 case OP_LCALL_MEMBASE:
4660                 case OP_VCALL_MEMBASE:
4661                 case OP_VCALL2_MEMBASE:
4662                 case OP_VOIDCALL_MEMBASE:
4663                 case OP_CALL_MEMBASE:
4664                         call = (MonoCallInst*)ins;
4665
4666                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4667                         ins->flags |= MONO_INST_GC_CALLSITE;
4668                         ins->backend.pc_offset = code - cfg->native_code;
4669                         code = emit_move_return_value (cfg, ins, code);
4670                         break;
4671                 case OP_DYN_CALL: {
4672                         int i;
4673                         MonoInst *var = cfg->dyn_call_var;
4674                         guint8 *label;
4675
4676                         g_assert (var->opcode == OP_REGOFFSET);
4677
4678                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4679                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4680                         /* r10 = ftn */
4681                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4682
4683                         /* Save args buffer */
4684                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4685
4686                         /* Set fp arg regs */
4687                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4688                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4689                         label = code;
4690                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4691                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4692                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4693                         amd64_patch (label, code);
4694
4695                         /* Set stack args */
4696                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4697                                 amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + i) * sizeof(mgreg_t)), sizeof(mgreg_t));
4698                                 amd64_mov_membase_reg (code, AMD64_RSP, i * sizeof (mgreg_t), AMD64_RAX, sizeof (mgreg_t));
4699                         }
4700
4701                         /* Set argument registers */
4702                         for (i = 0; i < PARAM_REGS; ++i)
4703                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, i * sizeof(mgreg_t), sizeof(mgreg_t));
4704
4705                         /* Make the call */
4706                         amd64_call_reg (code, AMD64_R10);
4707
4708                         ins->flags |= MONO_INST_GC_CALLSITE;
4709                         ins->backend.pc_offset = code - cfg->native_code;
4710
4711                         /* Save result */
4712                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4713                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4714                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4715                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4716                         break;
4717                 }
4718                 case OP_AMD64_SAVE_SP_TO_LMF: {
4719                         MonoInst *lmf_var = cfg->lmf_var;
4720                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4721                         break;
4722                 }
4723                 case OP_X86_PUSH:
4724                         g_assert_not_reached ();
4725                         amd64_push_reg (code, ins->sreg1);
4726                         break;
4727                 case OP_X86_PUSH_IMM:
4728                         g_assert_not_reached ();
4729                         g_assert (amd64_is_imm32 (ins->inst_imm));
4730                         amd64_push_imm (code, ins->inst_imm);
4731                         break;
4732                 case OP_X86_PUSH_MEMBASE:
4733                         g_assert_not_reached ();
4734                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4735                         break;
4736                 case OP_X86_PUSH_OBJ: {
4737                         int size = ALIGN_TO (ins->inst_imm, 8);
4738
4739                         g_assert_not_reached ();
4740
4741                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4742                         amd64_push_reg (code, AMD64_RDI);
4743                         amd64_push_reg (code, AMD64_RSI);
4744                         amd64_push_reg (code, AMD64_RCX);
4745                         if (ins->inst_offset)
4746                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4747                         else
4748                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4749                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4750                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4751                         amd64_cld (code);
4752                         amd64_prefix (code, X86_REP_PREFIX);
4753                         amd64_movsd (code);
4754                         amd64_pop_reg (code, AMD64_RCX);
4755                         amd64_pop_reg (code, AMD64_RSI);
4756                         amd64_pop_reg (code, AMD64_RDI);
4757                         break;
4758                 }
4759                 case OP_GENERIC_CLASS_INIT: {
4760                         guint8 *jump;
4761
4762                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4763
4764                         amd64_test_membase_imm_size (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoVTable, initialized), 1, 1);
4765                         jump = code;
4766                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4767
4768                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4769                         ins->flags |= MONO_INST_GC_CALLSITE;
4770                         ins->backend.pc_offset = code - cfg->native_code;
4771
4772                         x86_patch (jump, code);
4773                         break;
4774                 }
4775
4776                 case OP_X86_LEA:
4777                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4778                         break;
4779                 case OP_X86_LEA_MEMBASE:
4780                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4781                         break;
4782                 case OP_X86_XCHG:
4783                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4784                         break;
4785                 case OP_LOCALLOC:
4786                         /* keep alignment */
4787                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4788                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4789                         code = mono_emit_stack_alloc (cfg, code, ins);
4790                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4791                         if (cfg->param_area)
4792                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4793                         break;
4794                 case OP_LOCALLOC_IMM: {
4795                         guint32 size = ins->inst_imm;
4796                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4797
4798                         if (ins->flags & MONO_INST_INIT) {
4799                                 if (size < 64) {
4800                                         int i;
4801
4802                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4803                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4804
4805                                         for (i = 0; i < size; i += 8)
4806                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4807                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4808                                 } else {
4809                                         amd64_mov_reg_imm (code, ins->dreg, size);
4810                                         ins->sreg1 = ins->dreg;
4811
4812                                         code = mono_emit_stack_alloc (cfg, code, ins);
4813                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4814                                 }
4815                         } else {
4816                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4817                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4818                         }
4819                         if (cfg->param_area)
4820                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4821                         break;
4822                 }
4823                 case OP_THROW: {
4824                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4825                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4826                                              (gpointer)"mono_arch_throw_exception", FALSE);
4827                         ins->flags |= MONO_INST_GC_CALLSITE;
4828                         ins->backend.pc_offset = code - cfg->native_code;
4829                         break;
4830                 }
4831                 case OP_RETHROW: {
4832                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4833                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4834                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4835                         ins->flags |= MONO_INST_GC_CALLSITE;
4836                         ins->backend.pc_offset = code - cfg->native_code;
4837                         break;
4838                 }
4839                 case OP_CALL_HANDLER:
4840                         /* Align stack */
4841                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4842                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4843                         amd64_call_imm (code, 0);
4844                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4845                         /* Restore stack alignment */
4846                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4847                         break;
4848                 case OP_START_HANDLER: {
4849                         /* Even though we're saving RSP, use sizeof */
4850                         /* gpointer because spvar is of type IntPtr */
4851                         /* see: mono_create_spvar_for_region */
4852                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4853                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
4854
4855                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
4856                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY)) &&
4857                                 cfg->param_area) {
4858                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
4859                         }
4860                         break;
4861                 }
4862                 case OP_ENDFINALLY: {
4863                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4864                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4865                         amd64_ret (code);
4866                         break;
4867                 }
4868                 case OP_ENDFILTER: {
4869                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4870                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4871                         /* The local allocator will put the result into RAX */
4872                         amd64_ret (code);
4873                         break;
4874                 }
4875                 case OP_GET_EX_OBJ:
4876                         if (ins->dreg != AMD64_RAX)
4877                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
4878                         break;
4879                 case OP_LABEL:
4880                         ins->inst_c0 = code - cfg->native_code;
4881                         break;
4882                 case OP_BR:
4883                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
4884                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
4885                         //break;
4886                                 if (ins->inst_target_bb->native_offset) {
4887                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
4888                                 } else {
4889                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4890                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
4891                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
4892                                                 x86_jump8 (code, 0);
4893                                         else
4894                                                 x86_jump32 (code, 0);
4895                         }
4896                         break;
4897                 case OP_BR_REG:
4898                         amd64_jump_reg (code, ins->sreg1);
4899                         break;
4900                 case OP_ICNEQ:
4901                 case OP_ICGE:
4902                 case OP_ICLE:
4903                 case OP_ICGE_UN:
4904                 case OP_ICLE_UN:
4905
4906                 case OP_CEQ:
4907                 case OP_LCEQ:
4908                 case OP_ICEQ:
4909                 case OP_CLT:
4910                 case OP_LCLT:
4911                 case OP_ICLT:
4912                 case OP_CGT:
4913                 case OP_ICGT:
4914                 case OP_LCGT:
4915                 case OP_CLT_UN:
4916                 case OP_LCLT_UN:
4917                 case OP_ICLT_UN:
4918                 case OP_CGT_UN:
4919                 case OP_LCGT_UN:
4920                 case OP_ICGT_UN:
4921                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4922                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4923                         break;
4924                 case OP_COND_EXC_EQ:
4925                 case OP_COND_EXC_NE_UN:
4926                 case OP_COND_EXC_LT:
4927                 case OP_COND_EXC_LT_UN:
4928                 case OP_COND_EXC_GT:
4929                 case OP_COND_EXC_GT_UN:
4930                 case OP_COND_EXC_GE:
4931                 case OP_COND_EXC_GE_UN:
4932                 case OP_COND_EXC_LE:
4933                 case OP_COND_EXC_LE_UN:
4934                 case OP_COND_EXC_IEQ:
4935                 case OP_COND_EXC_INE_UN:
4936                 case OP_COND_EXC_ILT:
4937                 case OP_COND_EXC_ILT_UN:
4938                 case OP_COND_EXC_IGT:
4939                 case OP_COND_EXC_IGT_UN:
4940                 case OP_COND_EXC_IGE:
4941                 case OP_COND_EXC_IGE_UN:
4942                 case OP_COND_EXC_ILE:
4943                 case OP_COND_EXC_ILE_UN:
4944                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
4945                         break;
4946                 case OP_COND_EXC_OV:
4947                 case OP_COND_EXC_NO:
4948                 case OP_COND_EXC_C:
4949                 case OP_COND_EXC_NC:
4950                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
4951                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
4952                         break;
4953                 case OP_COND_EXC_IOV:
4954                 case OP_COND_EXC_INO:
4955                 case OP_COND_EXC_IC:
4956                 case OP_COND_EXC_INC:
4957                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
4958                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
4959                         break;
4960
4961                 /* floating point opcodes */
4962                 case OP_R8CONST: {
4963                         double d = *(double *)ins->inst_p0;
4964
4965                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
4966                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4967                         }
4968                         else {
4969                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
4970                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4971                         }
4972                         break;
4973                 }
4974                 case OP_R4CONST: {
4975                         float f = *(float *)ins->inst_p0;
4976
4977                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
4978                                 if (cfg->r4fp)
4979                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
4980                                 else
4981                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4982                         }
4983                         else {
4984                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
4985                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4986                                 if (!cfg->r4fp)
4987                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
4988                         }
4989                         break;
4990                 }
4991                 case OP_STORER8_MEMBASE_REG:
4992                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
4993                         break;
4994                 case OP_LOADR8_MEMBASE:
4995                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4996                         break;
4997                 case OP_STORER4_MEMBASE_REG:
4998                         if (cfg->r4fp) {
4999                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5000                         } else {
5001                                 /* This requires a double->single conversion */
5002                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5003                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5004                         }
5005                         break;
5006                 case OP_LOADR4_MEMBASE:
5007                         if (cfg->r4fp) {
5008                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5009                         } else {
5010                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5011                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5012                         }
5013                         break;
5014                 case OP_ICONV_TO_R4:
5015                         if (cfg->r4fp) {
5016                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5017                         } else {
5018                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5019                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5020                         }
5021                         break;
5022                 case OP_ICONV_TO_R8:
5023                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5024                         break;
5025                 case OP_LCONV_TO_R4:
5026                         if (cfg->r4fp) {
5027                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5028                         } else {
5029                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5030                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5031                         }
5032                         break;
5033                 case OP_LCONV_TO_R8:
5034                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5035                         break;
5036                 case OP_FCONV_TO_R4:
5037                         if (cfg->r4fp) {
5038                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5039                         } else {
5040                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5041                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5042                         }
5043                         break;
5044                 case OP_FCONV_TO_I1:
5045                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5046                         break;
5047                 case OP_FCONV_TO_U1:
5048                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5049                         break;
5050                 case OP_FCONV_TO_I2:
5051                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5052                         break;
5053                 case OP_FCONV_TO_U2:
5054                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5055                         break;
5056                 case OP_FCONV_TO_U4:
5057                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5058                         break;
5059                 case OP_FCONV_TO_I4:
5060                 case OP_FCONV_TO_I:
5061                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5062                         break;
5063                 case OP_FCONV_TO_I8:
5064                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5065                         break;
5066
5067                 case OP_RCONV_TO_I1:
5068                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5069                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5070                         break;
5071                 case OP_RCONV_TO_U1:
5072                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5073                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5074                         break;
5075                 case OP_RCONV_TO_I2:
5076                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5077                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5078                         break;
5079                 case OP_RCONV_TO_U2:
5080                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5081                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5082                         break;
5083                 case OP_RCONV_TO_I4:
5084                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5085                         break;
5086                 case OP_RCONV_TO_U4:
5087                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5088                         break;
5089                 case OP_RCONV_TO_I8:
5090                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5091                         break;
5092                 case OP_RCONV_TO_R8:
5093                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5094                         break;
5095                 case OP_RCONV_TO_R4:
5096                         if (ins->dreg != ins->sreg1)
5097                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5098                         break;
5099
5100                 case OP_LCONV_TO_R_UN: {
5101                         guint8 *br [2];
5102
5103                         /* Based on gcc code */
5104                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5105                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5106
5107                         /* Positive case */
5108                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5109                         br [1] = code; x86_jump8 (code, 0);
5110                         amd64_patch (br [0], code);
5111
5112                         /* Negative case */
5113                         /* Save to the red zone */
5114                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5115                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5116                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5117                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5118                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5119                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5120                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5121                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5122                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5123                         /* Restore */
5124                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5125                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5126                         amd64_patch (br [1], code);
5127                         break;
5128                 }
5129                 case OP_LCONV_TO_OVF_U4:
5130                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5131                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5132                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5133                         break;
5134                 case OP_LCONV_TO_OVF_I4_UN:
5135                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5136                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5137                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5138                         break;
5139                 case OP_FMOVE:
5140                         if (ins->dreg != ins->sreg1)
5141                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5142                         break;
5143                 case OP_RMOVE:
5144                         if (ins->dreg != ins->sreg1)
5145                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5146                         break;
5147                 case OP_MOVE_F_TO_I4:
5148                         if (cfg->r4fp) {
5149                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5150                         } else {
5151                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5152                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5153                         }
5154                         break;
5155                 case OP_MOVE_I4_TO_F:
5156                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5157                         if (!cfg->r4fp)
5158                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5159                         break;
5160                 case OP_MOVE_F_TO_I8:
5161                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5162                         break;
5163                 case OP_MOVE_I8_TO_F:
5164                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5165                         break;
5166                 case OP_FADD:
5167                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5168                         break;
5169                 case OP_FSUB:
5170                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5171                         break;
5172                 case OP_FMUL:
5173                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5174                         break;
5175                 case OP_FDIV:
5176                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5177                         break;
5178                 case OP_FNEG: {
5179                         static double r8_0 = -0.0;
5180
5181                         g_assert (ins->sreg1 == ins->dreg);
5182
5183                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5184                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5185                         break;
5186                 }
5187                 case OP_SIN:
5188                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5189                         break;
5190                 case OP_COS:
5191                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5192                         break;
5193                 case OP_ABS: {
5194                         static guint64 d = 0x7fffffffffffffffUL;
5195
5196                         g_assert (ins->sreg1 == ins->dreg);
5197
5198                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5199                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5200                         break;
5201                 }
5202                 case OP_SQRT:
5203                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5204                         break;
5205
5206                 case OP_RADD:
5207                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5208                         break;
5209                 case OP_RSUB:
5210                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5211                         break;
5212                 case OP_RMUL:
5213                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5214                         break;
5215                 case OP_RDIV:
5216                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5217                         break;
5218                 case OP_RNEG: {
5219                         static float r4_0 = -0.0;
5220
5221                         g_assert (ins->sreg1 == ins->dreg);
5222
5223                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5224                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5225                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5226                         break;
5227                 }
5228
5229                 case OP_IMIN:
5230                         g_assert (cfg->opt & MONO_OPT_CMOV);
5231                         g_assert (ins->dreg == ins->sreg1);
5232                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5233                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5234                         break;
5235                 case OP_IMIN_UN:
5236                         g_assert (cfg->opt & MONO_OPT_CMOV);
5237                         g_assert (ins->dreg == ins->sreg1);
5238                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5239                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5240                         break;
5241                 case OP_IMAX:
5242                         g_assert (cfg->opt & MONO_OPT_CMOV);
5243                         g_assert (ins->dreg == ins->sreg1);
5244                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5245                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5246                         break;
5247                 case OP_IMAX_UN:
5248                         g_assert (cfg->opt & MONO_OPT_CMOV);
5249                         g_assert (ins->dreg == ins->sreg1);
5250                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5251                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5252                         break;
5253                 case OP_LMIN:
5254                         g_assert (cfg->opt & MONO_OPT_CMOV);
5255                         g_assert (ins->dreg == ins->sreg1);
5256                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5257                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5258                         break;
5259                 case OP_LMIN_UN:
5260                         g_assert (cfg->opt & MONO_OPT_CMOV);
5261                         g_assert (ins->dreg == ins->sreg1);
5262                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5263                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5264                         break;
5265                 case OP_LMAX:
5266                         g_assert (cfg->opt & MONO_OPT_CMOV);
5267                         g_assert (ins->dreg == ins->sreg1);
5268                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5269                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5270                         break;
5271                 case OP_LMAX_UN:
5272                         g_assert (cfg->opt & MONO_OPT_CMOV);
5273                         g_assert (ins->dreg == ins->sreg1);
5274                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5275                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5276                         break;
5277                 case OP_X86_FPOP:
5278                         break;
5279                 case OP_FCOMPARE:
5280                         /*
5281                          * The two arguments are swapped because the fbranch instructions
5282                          * depend on this for the non-sse case to work.
5283                          */
5284                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5285                         break;
5286                 case OP_RCOMPARE:
5287                         /*
5288                          * FIXME: Get rid of this.
5289                          * The two arguments are swapped because the fbranch instructions
5290                          * depend on this for the non-sse case to work.
5291                          */
5292                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5293                         break;
5294                 case OP_FCNEQ:
5295                 case OP_FCEQ: {
5296                         /* zeroing the register at the start results in
5297                          * shorter and faster code (we can also remove the widening op)
5298                          */
5299                         guchar *unordered_check;
5300
5301                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5302                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5303                         unordered_check = code;
5304                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5305
5306                         if (ins->opcode == OP_FCEQ) {
5307                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5308                                 amd64_patch (unordered_check, code);
5309                         } else {
5310                                 guchar *jump_to_end;
5311                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5312                                 jump_to_end = code;
5313                                 x86_jump8 (code, 0);
5314                                 amd64_patch (unordered_check, code);
5315                                 amd64_inc_reg (code, ins->dreg);
5316                                 amd64_patch (jump_to_end, code);
5317                         }
5318                         break;
5319                 }
5320                 case OP_FCLT:
5321                 case OP_FCLT_UN: {
5322                         /* zeroing the register at the start results in
5323                          * shorter and faster code (we can also remove the widening op)
5324                          */
5325                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5326                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5327                         if (ins->opcode == OP_FCLT_UN) {
5328                                 guchar *unordered_check = code;
5329                                 guchar *jump_to_end;
5330                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5331                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5332                                 jump_to_end = code;
5333                                 x86_jump8 (code, 0);
5334                                 amd64_patch (unordered_check, code);
5335                                 amd64_inc_reg (code, ins->dreg);
5336                                 amd64_patch (jump_to_end, code);
5337                         } else {
5338                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5339                         }
5340                         break;
5341                 }
5342                 case OP_FCLE: {
5343                         guchar *unordered_check;
5344                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5345                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5346                         unordered_check = code;
5347                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5348                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5349                         amd64_patch (unordered_check, code);
5350                         break;
5351                 }
5352                 case OP_FCGT:
5353                 case OP_FCGT_UN: {
5354                         /* zeroing the register at the start results in
5355                          * shorter and faster code (we can also remove the widening op)
5356                          */
5357                         guchar *unordered_check;
5358
5359                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5360                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5361                         if (ins->opcode == OP_FCGT) {
5362                                 unordered_check = code;
5363                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5364                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5365                                 amd64_patch (unordered_check, code);
5366                         } else {
5367                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5368                         }
5369                         break;
5370                 }
5371                 case OP_FCGE: {
5372                         guchar *unordered_check;
5373                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5374                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5375                         unordered_check = code;
5376                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5377                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5378                         amd64_patch (unordered_check, code);
5379                         break;
5380                 }
5381
5382                 case OP_RCEQ:
5383                 case OP_RCGT:
5384                 case OP_RCLT:
5385                 case OP_RCLT_UN:
5386                 case OP_RCGT_UN: {
5387                         int x86_cond;
5388                         gboolean unordered = FALSE;
5389
5390                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5391                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5392
5393                         switch (ins->opcode) {
5394                         case OP_RCEQ:
5395                                 x86_cond = X86_CC_EQ;
5396                                 break;
5397                         case OP_RCGT:
5398                                 x86_cond = X86_CC_LT;
5399                                 break;
5400                         case OP_RCLT:
5401                                 x86_cond = X86_CC_GT;
5402                                 break;
5403                         case OP_RCLT_UN:
5404                                 x86_cond = X86_CC_GT;
5405                                 unordered = TRUE;
5406                                 break;
5407                         case OP_RCGT_UN:
5408                                 x86_cond = X86_CC_LT;
5409                                 unordered = TRUE;
5410                                 break;
5411                         default:
5412                                 g_assert_not_reached ();
5413                                 break;
5414                         }
5415
5416                         if (unordered) {
5417                                 guchar *unordered_check;
5418                                 guchar *jump_to_end;
5419
5420                                 unordered_check = code;
5421                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5422                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5423                                 jump_to_end = code;
5424                                 x86_jump8 (code, 0);
5425                                 amd64_patch (unordered_check, code);
5426                                 amd64_inc_reg (code, ins->dreg);
5427                                 amd64_patch (jump_to_end, code);
5428                         } else {
5429                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5430                         }
5431                         break;
5432                 }
5433                 case OP_FCLT_MEMBASE:
5434                 case OP_FCGT_MEMBASE:
5435                 case OP_FCLT_UN_MEMBASE:
5436                 case OP_FCGT_UN_MEMBASE:
5437                 case OP_FCEQ_MEMBASE: {
5438                         guchar *unordered_check, *jump_to_end;
5439                         int x86_cond;
5440
5441                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5442                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5443
5444                         switch (ins->opcode) {
5445                         case OP_FCEQ_MEMBASE:
5446                                 x86_cond = X86_CC_EQ;
5447                                 break;
5448                         case OP_FCLT_MEMBASE:
5449                         case OP_FCLT_UN_MEMBASE:
5450                                 x86_cond = X86_CC_LT;
5451                                 break;
5452                         case OP_FCGT_MEMBASE:
5453                         case OP_FCGT_UN_MEMBASE:
5454                                 x86_cond = X86_CC_GT;
5455                                 break;
5456                         default:
5457                                 g_assert_not_reached ();
5458                         }
5459
5460                         unordered_check = code;
5461                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5462                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5463
5464                         switch (ins->opcode) {
5465                         case OP_FCEQ_MEMBASE:
5466                         case OP_FCLT_MEMBASE:
5467                         case OP_FCGT_MEMBASE:
5468                                 amd64_patch (unordered_check, code);
5469                                 break;
5470                         case OP_FCLT_UN_MEMBASE:
5471                         case OP_FCGT_UN_MEMBASE:
5472                                 jump_to_end = code;
5473                                 x86_jump8 (code, 0);
5474                                 amd64_patch (unordered_check, code);
5475                                 amd64_inc_reg (code, ins->dreg);
5476                                 amd64_patch (jump_to_end, code);
5477                                 break;
5478                         default:
5479                                 break;
5480                         }
5481                         break;
5482                 }
5483                 case OP_FBEQ: {
5484                         guchar *jump = code;
5485                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5486                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5487                         amd64_patch (jump, code);
5488                         break;
5489                 }
5490                 case OP_FBNE_UN:
5491                         /* Branch if C013 != 100 */
5492                         /* branch if !ZF or (PF|CF) */
5493                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5494                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5495                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5496                         break;
5497                 case OP_FBLT:
5498                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5499                         break;
5500                 case OP_FBLT_UN:
5501                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5502                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5503                         break;
5504                 case OP_FBGT:
5505                 case OP_FBGT_UN:
5506                         if (ins->opcode == OP_FBGT) {
5507                                 guchar *br1;
5508
5509                                 /* skip branch if C1=1 */
5510                                 br1 = code;
5511                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5512                                 /* branch if (C0 | C3) = 1 */
5513                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5514                                 amd64_patch (br1, code);
5515                                 break;
5516                         } else {
5517                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5518                         }
5519                         break;
5520                 case OP_FBGE: {
5521                         /* Branch if C013 == 100 or 001 */
5522                         guchar *br1;
5523
5524                         /* skip branch if C1=1 */
5525                         br1 = code;
5526                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5527                         /* branch if (C0 | C3) = 1 */
5528                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5529                         amd64_patch (br1, code);
5530                         break;
5531                 }
5532                 case OP_FBGE_UN:
5533                         /* Branch if C013 == 000 */
5534                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5535                         break;
5536                 case OP_FBLE: {
5537                         /* Branch if C013=000 or 100 */
5538                         guchar *br1;
5539
5540                         /* skip branch if C1=1 */
5541                         br1 = code;
5542                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5543                         /* branch if C0=0 */
5544                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5545                         amd64_patch (br1, code);
5546                         break;
5547                 }
5548                 case OP_FBLE_UN:
5549                         /* Branch if C013 != 001 */
5550                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5551                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5552                         break;
5553                 case OP_CKFINITE:
5554                         /* Transfer value to the fp stack */
5555                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5556                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5557                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5558
5559                         amd64_push_reg (code, AMD64_RAX);
5560                         amd64_fxam (code);
5561                         amd64_fnstsw (code);
5562                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5563                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5564                         amd64_pop_reg (code, AMD64_RAX);
5565                         amd64_fstp (code, 0);
5566                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5567                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5568                         break;
5569                 case OP_TLS_GET: {
5570                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5571                         break;
5572                 }
5573                 case OP_TLS_SET: {
5574                         code = mono_amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5575                         break;
5576                 }
5577                 case OP_MEMORY_BARRIER: {
5578                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5579                                 x86_mfence (code);
5580                         break;
5581                 }
5582                 case OP_ATOMIC_ADD_I4:
5583                 case OP_ATOMIC_ADD_I8: {
5584                         int dreg = ins->dreg;
5585                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5586
5587                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5588                                 dreg = AMD64_R11;
5589
5590                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5591                         amd64_prefix (code, X86_LOCK_PREFIX);
5592                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5593                         /* dreg contains the old value, add with sreg2 value */
5594                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5595
5596                         if (ins->dreg != dreg)
5597                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5598
5599                         break;
5600                 }
5601                 case OP_ATOMIC_EXCHANGE_I4:
5602                 case OP_ATOMIC_EXCHANGE_I8: {
5603                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5604
5605                         /* LOCK prefix is implied. */
5606                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5607                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5608                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5609                         break;
5610                 }
5611                 case OP_ATOMIC_CAS_I4:
5612                 case OP_ATOMIC_CAS_I8: {
5613                         guint32 size;
5614
5615                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5616                                 size = 8;
5617                         else
5618                                 size = 4;
5619
5620                         /*
5621                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5622                          * an explanation of how this works.
5623                          */
5624                         g_assert (ins->sreg3 == AMD64_RAX);
5625                         g_assert (ins->sreg1 != AMD64_RAX);
5626                         g_assert (ins->sreg1 != ins->sreg2);
5627
5628                         amd64_prefix (code, X86_LOCK_PREFIX);
5629                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5630
5631                         if (ins->dreg != AMD64_RAX)
5632                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5633                         break;
5634                 }
5635                 case OP_ATOMIC_LOAD_I1: {
5636                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5637                         break;
5638                 }
5639                 case OP_ATOMIC_LOAD_U1: {
5640                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5641                         break;
5642                 }
5643                 case OP_ATOMIC_LOAD_I2: {
5644                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5645                         break;
5646                 }
5647                 case OP_ATOMIC_LOAD_U2: {
5648                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5649                         break;
5650                 }
5651                 case OP_ATOMIC_LOAD_I4: {
5652                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5653                         break;
5654                 }
5655                 case OP_ATOMIC_LOAD_U4:
5656                 case OP_ATOMIC_LOAD_I8:
5657                 case OP_ATOMIC_LOAD_U8: {
5658                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5659                         break;
5660                 }
5661                 case OP_ATOMIC_LOAD_R4: {
5662                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5663                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5664                         break;
5665                 }
5666                 case OP_ATOMIC_LOAD_R8: {
5667                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5668                         break;
5669                 }
5670                 case OP_ATOMIC_STORE_I1:
5671                 case OP_ATOMIC_STORE_U1:
5672                 case OP_ATOMIC_STORE_I2:
5673                 case OP_ATOMIC_STORE_U2:
5674                 case OP_ATOMIC_STORE_I4:
5675                 case OP_ATOMIC_STORE_U4:
5676                 case OP_ATOMIC_STORE_I8:
5677                 case OP_ATOMIC_STORE_U8: {
5678                         int size;
5679
5680                         switch (ins->opcode) {
5681                         case OP_ATOMIC_STORE_I1:
5682                         case OP_ATOMIC_STORE_U1:
5683                                 size = 1;
5684                                 break;
5685                         case OP_ATOMIC_STORE_I2:
5686                         case OP_ATOMIC_STORE_U2:
5687                                 size = 2;
5688                                 break;
5689                         case OP_ATOMIC_STORE_I4:
5690                         case OP_ATOMIC_STORE_U4:
5691                                 size = 4;
5692                                 break;
5693                         case OP_ATOMIC_STORE_I8:
5694                         case OP_ATOMIC_STORE_U8:
5695                                 size = 8;
5696                                 break;
5697                         }
5698
5699                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5700
5701                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5702                                 x86_mfence (code);
5703                         break;
5704                 }
5705                 case OP_ATOMIC_STORE_R4: {
5706                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5707                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5708
5709                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5710                                 x86_mfence (code);
5711                         break;
5712                 }
5713                 case OP_ATOMIC_STORE_R8: {
5714                         x86_nop (code);
5715                         x86_nop (code);
5716                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5717                         x86_nop (code);
5718                         x86_nop (code);
5719
5720                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5721                                 x86_mfence (code);
5722                         break;
5723                 }
5724                 case OP_CARD_TABLE_WBARRIER: {
5725                         int ptr = ins->sreg1;
5726                         int value = ins->sreg2;
5727                         guchar *br = 0;
5728                         int nursery_shift, card_table_shift;
5729                         gpointer card_table_mask;
5730                         size_t nursery_size;
5731
5732                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5733                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5734                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5735
5736                         /*If either point to the stack we can simply avoid the WB. This happens due to
5737                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5738                          */
5739                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5740                                 continue;
5741
5742                         /*
5743                          * We need one register we can clobber, we choose EDX and make sreg1
5744                          * fixed EAX to work around limitations in the local register allocator.
5745                          * sreg2 might get allocated to EDX, but that is not a problem since
5746                          * we use it before clobbering EDX.
5747                          */
5748                         g_assert (ins->sreg1 == AMD64_RAX);
5749
5750                         /*
5751                          * This is the code we produce:
5752                          *
5753                          *   edx = value
5754                          *   edx >>= nursery_shift
5755                          *   cmp edx, (nursery_start >> nursery_shift)
5756                          *   jne done
5757                          *   edx = ptr
5758                          *   edx >>= card_table_shift
5759                          *   edx += cardtable
5760                          *   [edx] = 1
5761                          * done:
5762                          */
5763
5764                         if (mono_gc_card_table_nursery_check ()) {
5765                                 if (value != AMD64_RDX)
5766                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5767                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5768                                 if (shifted_nursery_start >> 31) {
5769                                         /*
5770                                          * The value we need to compare against is 64 bits, so we need
5771                                          * another spare register.  We use RBX, which we save and
5772                                          * restore.
5773                                          */
5774                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5775                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5776                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5777                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5778                                 } else {
5779                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5780                                 }
5781                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5782                         }
5783                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5784                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5785                         if (card_table_mask)
5786                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5787
5788                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5789                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5790
5791                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5792
5793                         if (mono_gc_card_table_nursery_check ())
5794                                 x86_patch (br, code);
5795                         break;
5796                 }
5797 #ifdef MONO_ARCH_SIMD_INTRINSICS
5798                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5799                 case OP_ADDPS:
5800                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5801                         break;
5802                 case OP_DIVPS:
5803                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5804                         break;
5805                 case OP_MULPS:
5806                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5807                         break;
5808                 case OP_SUBPS:
5809                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5810                         break;
5811                 case OP_MAXPS:
5812                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5813                         break;
5814                 case OP_MINPS:
5815                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5816                         break;
5817                 case OP_COMPPS:
5818                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5819                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5820                         break;
5821                 case OP_ANDPS:
5822                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5823                         break;
5824                 case OP_ANDNPS:
5825                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5826                         break;
5827                 case OP_ORPS:
5828                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5829                         break;
5830                 case OP_XORPS:
5831                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5832                         break;
5833                 case OP_SQRTPS:
5834                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5835                         break;
5836                 case OP_RSQRTPS:
5837                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5838                         break;
5839                 case OP_RCPPS:
5840                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5841                         break;
5842                 case OP_ADDSUBPS:
5843                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5844                         break;
5845                 case OP_HADDPS:
5846                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
5847                         break;
5848                 case OP_HSUBPS:
5849                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5850                         break;
5851                 case OP_DUPPS_HIGH:
5852                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
5853                         break;
5854                 case OP_DUPPS_LOW:
5855                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
5856                         break;
5857
5858                 case OP_PSHUFLEW_HIGH:
5859                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5860                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5861                         break;
5862                 case OP_PSHUFLEW_LOW:
5863                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5864                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5865                         break;
5866                 case OP_PSHUFLED:
5867                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5868                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5869                         break;
5870                 case OP_SHUFPS:
5871                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5872                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5873                         break;
5874                 case OP_SHUFPD:
5875                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
5876                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5877                         break;
5878
5879                 case OP_ADDPD:
5880                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
5881                         break;
5882                 case OP_DIVPD:
5883                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
5884                         break;
5885                 case OP_MULPD:
5886                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
5887                         break;
5888                 case OP_SUBPD:
5889                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
5890                         break;
5891                 case OP_MAXPD:
5892                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
5893                         break;
5894                 case OP_MINPD:
5895                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
5896                         break;
5897                 case OP_COMPPD:
5898                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5899                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5900                         break;
5901                 case OP_ANDPD:
5902                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
5903                         break;
5904                 case OP_ANDNPD:
5905                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
5906                         break;
5907                 case OP_ORPD:
5908                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
5909                         break;
5910                 case OP_XORPD:
5911                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
5912                         break;
5913                 case OP_SQRTPD:
5914                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
5915                         break;
5916                 case OP_ADDSUBPD:
5917                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5918                         break;
5919                 case OP_HADDPD:
5920                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
5921                         break;
5922                 case OP_HSUBPD:
5923                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5924                         break;
5925                 case OP_DUPPD:
5926                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
5927                         break;
5928
5929                 case OP_EXTRACT_MASK:
5930                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
5931                         break;
5932
5933                 case OP_PAND:
5934                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
5935                         break;
5936                 case OP_POR:
5937                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
5938                         break;
5939                 case OP_PXOR:
5940                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
5941                         break;
5942
5943                 case OP_PADDB:
5944                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
5945                         break;
5946                 case OP_PADDW:
5947                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
5948                         break;
5949                 case OP_PADDD:
5950                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
5951                         break;
5952                 case OP_PADDQ:
5953                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
5954                         break;
5955
5956                 case OP_PSUBB:
5957                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
5958                         break;
5959                 case OP_PSUBW:
5960                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
5961                         break;
5962                 case OP_PSUBD:
5963                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
5964                         break;
5965                 case OP_PSUBQ:
5966                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
5967                         break;
5968
5969                 case OP_PMAXB_UN:
5970                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
5971                         break;
5972                 case OP_PMAXW_UN:
5973                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
5974                         break;
5975                 case OP_PMAXD_UN:
5976                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
5977                         break;
5978
5979                 case OP_PMAXB:
5980                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
5981                         break;
5982                 case OP_PMAXW:
5983                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
5984                         break;
5985                 case OP_PMAXD:
5986                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
5987                         break;
5988
5989                 case OP_PAVGB_UN:
5990                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
5991                         break;
5992                 case OP_PAVGW_UN:
5993                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
5994                         break;
5995
5996                 case OP_PMINB_UN:
5997                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
5998                         break;
5999                 case OP_PMINW_UN:
6000                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6001                         break;
6002                 case OP_PMIND_UN:
6003                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6004                         break;
6005
6006                 case OP_PMINB:
6007                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6008                         break;
6009                 case OP_PMINW:
6010                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6011                         break;
6012                 case OP_PMIND:
6013                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6014                         break;
6015
6016                 case OP_PCMPEQB:
6017                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6018                         break;
6019                 case OP_PCMPEQW:
6020                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6021                         break;
6022                 case OP_PCMPEQD:
6023                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6024                         break;
6025                 case OP_PCMPEQQ:
6026                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6027                         break;
6028
6029                 case OP_PCMPGTB:
6030                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6031                         break;
6032                 case OP_PCMPGTW:
6033                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6034                         break;
6035                 case OP_PCMPGTD:
6036                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6037                         break;
6038                 case OP_PCMPGTQ:
6039                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6040                         break;
6041
6042                 case OP_PSUM_ABS_DIFF:
6043                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6044                         break;
6045
6046                 case OP_UNPACK_LOWB:
6047                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6048                         break;
6049                 case OP_UNPACK_LOWW:
6050                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6051                         break;
6052                 case OP_UNPACK_LOWD:
6053                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6054                         break;
6055                 case OP_UNPACK_LOWQ:
6056                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6057                         break;
6058                 case OP_UNPACK_LOWPS:
6059                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6060                         break;
6061                 case OP_UNPACK_LOWPD:
6062                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6063                         break;
6064
6065                 case OP_UNPACK_HIGHB:
6066                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6067                         break;
6068                 case OP_UNPACK_HIGHW:
6069                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6070                         break;
6071                 case OP_UNPACK_HIGHD:
6072                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6073                         break;
6074                 case OP_UNPACK_HIGHQ:
6075                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6076                         break;
6077                 case OP_UNPACK_HIGHPS:
6078                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6079                         break;
6080                 case OP_UNPACK_HIGHPD:
6081                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6082                         break;
6083
6084                 case OP_PACKW:
6085                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6086                         break;
6087                 case OP_PACKD:
6088                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6089                         break;
6090                 case OP_PACKW_UN:
6091                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6092                         break;
6093                 case OP_PACKD_UN:
6094                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6095                         break;
6096
6097                 case OP_PADDB_SAT_UN:
6098                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6099                         break;
6100                 case OP_PSUBB_SAT_UN:
6101                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6102                         break;
6103                 case OP_PADDW_SAT_UN:
6104                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6105                         break;
6106                 case OP_PSUBW_SAT_UN:
6107                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6108                         break;
6109
6110                 case OP_PADDB_SAT:
6111                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6112                         break;
6113                 case OP_PSUBB_SAT:
6114                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6115                         break;
6116                 case OP_PADDW_SAT:
6117                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6118                         break;
6119                 case OP_PSUBW_SAT:
6120                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6121                         break;
6122
6123                 case OP_PMULW:
6124                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6125                         break;
6126                 case OP_PMULD:
6127                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6128                         break;
6129                 case OP_PMULQ:
6130                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6131                         break;
6132                 case OP_PMULW_HIGH_UN:
6133                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6134                         break;
6135                 case OP_PMULW_HIGH:
6136                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6137                         break;
6138
6139                 case OP_PSHRW:
6140                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6141                         break;
6142                 case OP_PSHRW_REG:
6143                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6144                         break;
6145
6146                 case OP_PSARW:
6147                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6148                         break;
6149                 case OP_PSARW_REG:
6150                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6151                         break;
6152
6153                 case OP_PSHLW:
6154                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6155                         break;
6156                 case OP_PSHLW_REG:
6157                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6158                         break;
6159
6160                 case OP_PSHRD:
6161                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6162                         break;
6163                 case OP_PSHRD_REG:
6164                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6165                         break;
6166
6167                 case OP_PSARD:
6168                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6169                         break;
6170                 case OP_PSARD_REG:
6171                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6172                         break;
6173
6174                 case OP_PSHLD:
6175                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6176                         break;
6177                 case OP_PSHLD_REG:
6178                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6179                         break;
6180
6181                 case OP_PSHRQ:
6182                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6183                         break;
6184                 case OP_PSHRQ_REG:
6185                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6186                         break;
6187
6188                 /*TODO: This is appart of the sse spec but not added
6189                 case OP_PSARQ:
6190                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6191                         break;
6192                 case OP_PSARQ_REG:
6193                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6194                         break;
6195                 */
6196
6197                 case OP_PSHLQ:
6198                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6199                         break;
6200                 case OP_PSHLQ_REG:
6201                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6202                         break;
6203                 case OP_CVTDQ2PD:
6204                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6205                         break;
6206                 case OP_CVTDQ2PS:
6207                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6208                         break;
6209                 case OP_CVTPD2DQ:
6210                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6211                         break;
6212                 case OP_CVTPD2PS:
6213                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6214                         break;
6215                 case OP_CVTPS2DQ:
6216                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6217                         break;
6218                 case OP_CVTPS2PD:
6219                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6220                         break;
6221                 case OP_CVTTPD2DQ:
6222                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6223                         break;
6224                 case OP_CVTTPS2DQ:
6225                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6226                         break;
6227
6228                 case OP_ICONV_TO_X:
6229                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6230                         break;
6231                 case OP_EXTRACT_I4:
6232                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6233                         break;
6234                 case OP_EXTRACT_I8:
6235                         if (ins->inst_c0) {
6236                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6237                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6238                         } else {
6239                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6240                         }
6241                         break;
6242                 case OP_EXTRACT_I1:
6243                 case OP_EXTRACT_U1:
6244                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6245                         if (ins->inst_c0)
6246                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6247                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6248                         break;
6249                 case OP_EXTRACT_I2:
6250                 case OP_EXTRACT_U2:
6251                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6252                         if (ins->inst_c0)
6253                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6254                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6255                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6256                         break;
6257                 case OP_EXTRACT_R8:
6258                         if (ins->inst_c0)
6259                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6260                         else
6261                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6262                         break;
6263                 case OP_INSERT_I2:
6264                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6265                         break;
6266                 case OP_EXTRACTX_U2:
6267                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6268                         break;
6269                 case OP_INSERTX_U1_SLOW:
6270                         /*sreg1 is the extracted ireg (scratch)
6271                         /sreg2 is the to be inserted ireg (scratch)
6272                         /dreg is the xreg to receive the value*/
6273
6274                         /*clear the bits from the extracted word*/
6275                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6276                         /*shift the value to insert if needed*/
6277                         if (ins->inst_c0 & 1)
6278                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6279                         /*join them together*/
6280                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6281                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6282                         break;
6283                 case OP_INSERTX_I4_SLOW:
6284                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6285                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6286                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6287                         break;
6288                 case OP_INSERTX_I8_SLOW:
6289                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6290                         if (ins->inst_c0)
6291                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6292                         else
6293                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6294                         break;
6295
6296                 case OP_INSERTX_R4_SLOW:
6297                         switch (ins->inst_c0) {
6298                         case 0:
6299                                 if (cfg->r4fp)
6300                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6301                                 else
6302                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6303                                 break;
6304                         case 1:
6305                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6306                                 if (cfg->r4fp)
6307                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6308                                 else
6309                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6310                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6311                                 break;
6312                         case 2:
6313                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6314                                 if (cfg->r4fp)
6315                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6316                                 else
6317                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6318                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6319                                 break;
6320                         case 3:
6321                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6322                                 if (cfg->r4fp)
6323                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6324                                 else
6325                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6326                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6327                                 break;
6328                         }
6329                         break;
6330                 case OP_INSERTX_R8_SLOW:
6331                         if (ins->inst_c0)
6332                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6333                         else
6334                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6335                         break;
6336                 case OP_STOREX_MEMBASE_REG:
6337                 case OP_STOREX_MEMBASE:
6338                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6339                         break;
6340                 case OP_LOADX_MEMBASE:
6341                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6342                         break;
6343                 case OP_LOADX_ALIGNED_MEMBASE:
6344                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6345                         break;
6346                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6347                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6348                         break;
6349                 case OP_STOREX_NTA_MEMBASE_REG:
6350                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6351                         break;
6352                 case OP_PREFETCH_MEMBASE:
6353                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6354                         break;
6355
6356                 case OP_XMOVE:
6357                         /*FIXME the peephole pass should have killed this*/
6358                         if (ins->dreg != ins->sreg1)
6359                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6360                         break;
6361                 case OP_XZERO:
6362                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6363                         break;
6364                 case OP_XONES:
6365                         amd64_sse_pcmpeqb_reg_reg (code, ins->dreg, ins->dreg);
6366                         break;
6367                 case OP_ICONV_TO_R4_RAW:
6368                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6369                         if (!cfg->r4fp)
6370                           amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
6371                         break;
6372
6373                 case OP_FCONV_TO_R8_X:
6374                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6375                         break;
6376
6377                 case OP_XCONV_R8_TO_I4:
6378                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6379                         switch (ins->backend.source_opcode) {
6380                         case OP_FCONV_TO_I1:
6381                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6382                                 break;
6383                         case OP_FCONV_TO_U1:
6384                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6385                                 break;
6386                         case OP_FCONV_TO_I2:
6387                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6388                                 break;
6389                         case OP_FCONV_TO_U2:
6390                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6391                                 break;
6392                         }
6393                         break;
6394
6395                 case OP_EXPAND_I2:
6396                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6397                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6398                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6399                         break;
6400                 case OP_EXPAND_I4:
6401                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6402                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6403                         break;
6404                 case OP_EXPAND_I8:
6405                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6406                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6407                         break;
6408                 case OP_EXPAND_R4:
6409                         if (cfg->r4fp) {
6410                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6411                         } else {
6412                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6413                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6414                         }
6415                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6416                         break;
6417                 case OP_EXPAND_R8:
6418                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6419                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6420                         break;
6421 #endif
6422                 case OP_LIVERANGE_START: {
6423                         if (cfg->verbose_level > 1)
6424                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6425                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6426                         break;
6427                 }
6428                 case OP_LIVERANGE_END: {
6429                         if (cfg->verbose_level > 1)
6430                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6431                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6432                         break;
6433                 }
6434                 case OP_GC_SAFE_POINT: {
6435                         guint8 *br [1];
6436
6437                         g_assert (mono_threads_is_coop_enabled ());
6438
6439                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6440                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6441                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6442                         amd64_patch (br[0], code);
6443                         break;
6444                 }
6445
6446                 case OP_GC_LIVENESS_DEF:
6447                 case OP_GC_LIVENESS_USE:
6448                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6449                         ins->backend.pc_offset = code - cfg->native_code;
6450                         break;
6451                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6452                         ins->backend.pc_offset = code - cfg->native_code;
6453                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6454                         break;
6455                 case OP_GET_LAST_ERROR:
6456                         emit_get_last_error(code, ins->dreg);
6457                         break;
6458                 default:
6459                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6460                         g_assert_not_reached ();
6461                 }
6462
6463                 if ((code - cfg->native_code - offset) > max_len) {
6464                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6465                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6466                         g_assert_not_reached ();
6467                 }
6468         }
6469
6470         cfg->code_len = code - cfg->native_code;
6471 }
6472
6473 #endif /* DISABLE_JIT */
6474
6475 void
6476 mono_arch_register_lowlevel_calls (void)
6477 {
6478         /* The signature doesn't matter */
6479         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6480
6481 #if defined(TARGET_WIN32) || defined(HOST_WIN32)
6482 #if _MSC_VER
6483         extern void __chkstk (void);
6484         mono_register_jit_icall_full (__chkstk, "mono_chkstk_win64", NULL, TRUE, FALSE, "__chkstk");
6485 #else
6486         extern void ___chkstk_ms (void);
6487         mono_register_jit_icall_full (___chkstk_ms, "mono_chkstk_win64", NULL, TRUE, FALSE, "___chkstk_ms");
6488 #endif
6489 #endif
6490 }
6491
6492 void
6493 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6494 {
6495         unsigned char *ip = ji->ip.i + code;
6496
6497         /*
6498          * Debug code to help track down problems where the target of a near call is
6499          * is not valid.
6500          */
6501         if (amd64_is_near_call (ip)) {
6502                 gint64 disp = (guint8*)target - (guint8*)ip;
6503
6504                 if (!amd64_is_imm32 (disp)) {
6505                         printf ("TYPE: %d\n", ji->type);
6506                         switch (ji->type) {
6507                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6508                                 printf ("V: %s\n", ji->data.name);
6509                                 break;
6510                         case MONO_PATCH_INFO_METHOD_JUMP:
6511                         case MONO_PATCH_INFO_METHOD:
6512                                 printf ("V: %s\n", ji->data.method->name);
6513                                 break;
6514                         default:
6515                                 break;
6516                         }
6517                 }
6518         }
6519
6520         amd64_patch (ip, (gpointer)target);
6521 }
6522
6523 #ifndef DISABLE_JIT
6524
6525 static int
6526 get_max_epilog_size (MonoCompile *cfg)
6527 {
6528         int max_epilog_size = 16;
6529
6530         if (cfg->method->save_lmf)
6531                 max_epilog_size += 256;
6532
6533         if (mono_jit_trace_calls != NULL)
6534                 max_epilog_size += 50;
6535
6536         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6537                 max_epilog_size += 50;
6538
6539         max_epilog_size += (AMD64_NREG * 2);
6540
6541         return max_epilog_size;
6542 }
6543
6544 /*
6545  * This macro is used for testing whenever the unwinder works correctly at every point
6546  * where an async exception can happen.
6547  */
6548 /* This will generate a SIGSEGV at the given point in the code */
6549 #define async_exc_point(code) do { \
6550     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6551          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6552              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6553          cfg->arch.async_point_count ++; \
6554     } \
6555 } while (0)
6556
6557 #ifdef TARGET_WIN32
6558 static guint8 *
6559 emit_prolog_setup_sp_win64 (MonoCompile *cfg, guint8 *code, int alloc_size, int *cfa_offset_input)
6560 {
6561         int cfa_offset = *cfa_offset_input;
6562
6563         /* Allocate windows stack frame using stack probing method */
6564         if (alloc_size) {
6565
6566                 if (alloc_size >= 0x1000) {
6567                         amd64_mov_reg_imm (code, AMD64_RAX, alloc_size);
6568                         code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_chkstk_win64");
6569                 }
6570
6571                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6572                 if (cfg->arch.omit_fp) {
6573                         cfa_offset += alloc_size;
6574                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6575                         async_exc_point (code);
6576                 }
6577
6578                 // NOTE, in a standard win64 prolog the alloc unwind info is always emitted, but since mono
6579                 // uses a frame pointer with negative offsets and a standard win64 prolog assumes positive offsets, we can't
6580                 // emit sp alloc unwind metadata since the native OS unwinder will incorrectly restore sp. Excluding the alloc
6581                 // metadata on the other hand won't give the OS the information so it can just restore the frame pointer to sp and
6582                 // that will retrieve the expected results.
6583                 if (cfg->arch.omit_fp)
6584                         mono_emit_unwind_op_sp_alloc (cfg, code, alloc_size);
6585         }
6586
6587         *cfa_offset_input = cfa_offset;
6588         return code;
6589 }
6590 #endif /* TARGET_WIN32 */
6591
6592 guint8 *
6593 mono_arch_emit_prolog (MonoCompile *cfg)
6594 {
6595         MonoMethod *method = cfg->method;
6596         MonoBasicBlock *bb;
6597         MonoMethodSignature *sig;
6598         MonoInst *ins;
6599         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6600         guint8 *code;
6601         CallInfo *cinfo;
6602         MonoInst *lmf_var = cfg->lmf_var;
6603         gboolean args_clobbered = FALSE;
6604         gboolean trace = FALSE;
6605
6606         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6607
6608         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6609
6610         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6611                 trace = TRUE;
6612
6613         /* Amount of stack space allocated by register saving code */
6614         pos = 0;
6615
6616         /* Offset between RSP and the CFA */
6617         cfa_offset = 0;
6618
6619         /*
6620          * The prolog consists of the following parts:
6621          * FP present:
6622          * - push rbp
6623          * - mov rbp, rsp
6624          * - save callee saved regs using moves
6625          * - allocate frame
6626          * - save rgctx if needed
6627          * - save lmf if needed
6628          * FP not present:
6629          * - allocate frame
6630          * - save rgctx if needed
6631          * - save lmf if needed
6632          * - save callee saved regs using moves
6633          */
6634
6635         // CFA = sp + 8
6636         cfa_offset = 8;
6637         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6638         // IP saved at CFA - 8
6639         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6640         async_exc_point (code);
6641         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6642
6643         if (!cfg->arch.omit_fp) {
6644                 amd64_push_reg (code, AMD64_RBP);
6645                 cfa_offset += 8;
6646                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6647                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6648                 async_exc_point (code);
6649                 /* These are handled automatically by the stack marking code */
6650                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6651
6652                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6653                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6654                 mono_emit_unwind_op_fp_alloc (cfg, code, AMD64_RBP, 0);
6655                 async_exc_point (code);
6656         }
6657
6658         /* The param area is always at offset 0 from sp */
6659         /* This needs to be allocated here, since it has to come after the spill area */
6660         if (cfg->param_area) {
6661                 if (cfg->arch.omit_fp)
6662                         // FIXME:
6663                         g_assert_not_reached ();
6664                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6665         }
6666
6667         if (cfg->arch.omit_fp) {
6668                 /*
6669                  * On enter, the stack is misaligned by the pushing of the return
6670                  * address. It is either made aligned by the pushing of %rbp, or by
6671                  * this.
6672                  */
6673                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6674                 if ((alloc_size % 16) == 0) {
6675                         alloc_size += 8;
6676                         /* Mark the padding slot as NOREF */
6677                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6678                 }
6679         } else {
6680                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6681                 if (cfg->stack_offset != alloc_size) {
6682                         /* Mark the padding slot as NOREF */
6683                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6684                 }
6685                 cfg->arch.sp_fp_offset = alloc_size;
6686                 alloc_size -= pos;
6687         }
6688
6689         cfg->arch.stack_alloc_size = alloc_size;
6690
6691         /* Allocate stack frame */
6692 #ifdef TARGET_WIN32
6693         code = emit_prolog_setup_sp_win64 (cfg, code, alloc_size, &cfa_offset);
6694 #else
6695         if (alloc_size) {
6696                 /* See mono_emit_stack_alloc */
6697 #if defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6698                 guint32 remaining_size = alloc_size;
6699                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
6700                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6701                 guint32 offset = code - cfg->native_code;
6702                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6703                         while (required_code_size >= (cfg->code_size - offset))
6704                                 cfg->code_size *= 2;
6705                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6706                         code = cfg->native_code + offset;
6707                         cfg->stat_code_reallocs++;
6708                 }
6709
6710                 while (remaining_size >= 0x1000) {
6711                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6712                         if (cfg->arch.omit_fp) {
6713                                 cfa_offset += 0x1000;
6714                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6715                         }
6716                         async_exc_point (code);
6717
6718                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6719                         remaining_size -= 0x1000;
6720                 }
6721                 if (remaining_size) {
6722                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6723                         if (cfg->arch.omit_fp) {
6724                                 cfa_offset += remaining_size;
6725                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6726                                 async_exc_point (code);
6727                         }
6728                 }
6729 #else
6730                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6731                 if (cfg->arch.omit_fp) {
6732                         cfa_offset += alloc_size;
6733                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6734                         async_exc_point (code);
6735                 }
6736 #endif
6737         }
6738 #endif
6739
6740         /* Stack alignment check */
6741 #if 0
6742         {
6743                 guint8 *buf;
6744
6745                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6746                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6747                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6748                 buf = code;
6749                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6750                 amd64_breakpoint (code);
6751                 amd64_patch (buf, code);
6752         }
6753 #endif
6754
6755         if (mini_get_debug_options ()->init_stacks) {
6756                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6757
6758                 /* Save registers to the red zone */
6759                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6760                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6761
6762                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6763                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6764                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6765
6766                 amd64_cld (code);
6767                 amd64_prefix (code, X86_REP_PREFIX);
6768                 amd64_stosl (code);
6769
6770                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6771                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6772         }
6773
6774         /* Save LMF */
6775         if (method->save_lmf)
6776                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6777
6778         /* Save callee saved registers */
6779         if (cfg->arch.omit_fp) {
6780                 save_area_offset = cfg->arch.reg_save_area_offset;
6781                 /* Save caller saved registers after sp is adjusted */
6782                 /* The registers are saved at the bottom of the frame */
6783                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6784         } else {
6785                 /* The registers are saved just below the saved rbp */
6786                 save_area_offset = cfg->arch.reg_save_area_offset;
6787         }
6788
6789         for (i = 0; i < AMD64_NREG; ++i) {
6790                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6791                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6792
6793                         if (cfg->arch.omit_fp) {
6794                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6795                                 /* These are handled automatically by the stack marking code */
6796                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6797                         } else {
6798                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6799                                 // FIXME: GC
6800                         }
6801
6802                         save_area_offset += 8;
6803                         async_exc_point (code);
6804                 }
6805         }
6806
6807         /* store runtime generic context */
6808         if (cfg->rgctx_var) {
6809                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6810                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6811
6812                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6813
6814                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6815                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6816         }
6817
6818         /* compute max_length in order to use short forward jumps */
6819         max_epilog_size = get_max_epilog_size (cfg);
6820         if (cfg->opt & MONO_OPT_BRANCH) {
6821                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6822                         MonoInst *ins;
6823                         int max_length = 0;
6824
6825                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6826                                 max_length += 6;
6827                         /* max alignment for loops */
6828                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6829                                 max_length += LOOP_ALIGNMENT;
6830
6831                         MONO_BB_FOR_EACH_INS (bb, ins) {
6832                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6833                         }
6834
6835                         /* Take prolog and epilog instrumentation into account */
6836                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6837                                 max_length += max_epilog_size;
6838
6839                         bb->max_length = max_length;
6840                 }
6841         }
6842
6843         sig = mono_method_signature (method);
6844         pos = 0;
6845
6846         cinfo = (CallInfo *)cfg->arch.cinfo;
6847
6848         if (sig->ret->type != MONO_TYPE_VOID) {
6849                 /* Save volatile arguments to the stack */
6850                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6851                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6852         }
6853
6854         /* Keep this in sync with emit_load_volatile_arguments */
6855         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6856                 ArgInfo *ainfo = cinfo->args + i;
6857
6858                 ins = cfg->args [i];
6859
6860                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6861                         /* Unused arguments */
6862                         continue;
6863
6864                 /* Save volatile arguments to the stack */
6865                 if (ins->opcode != OP_REGVAR) {
6866                         switch (ainfo->storage) {
6867                         case ArgInIReg: {
6868                                 guint32 size = 8;
6869
6870                                 /* FIXME: I1 etc */
6871                                 /*
6872                                 if (stack_offset & 0x1)
6873                                         size = 1;
6874                                 else if (stack_offset & 0x2)
6875                                         size = 2;
6876                                 else if (stack_offset & 0x4)
6877                                         size = 4;
6878                                 else
6879                                         size = 8;
6880                                 */
6881                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6882
6883                                 /*
6884                                  * Save the original location of 'this',
6885                                  * get_generic_info_from_stack_frame () needs this to properly look up
6886                                  * the argument value during the handling of async exceptions.
6887                                  */
6888                                 if (ins == cfg->args [0]) {
6889                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6890                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
6891                                 }
6892                                 break;
6893                         }
6894                         case ArgInFloatSSEReg:
6895                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6896                                 break;
6897                         case ArgInDoubleSSEReg:
6898                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6899                                 break;
6900                         case ArgValuetypeInReg:
6901                                 for (quad = 0; quad < 2; quad ++) {
6902                                         switch (ainfo->pair_storage [quad]) {
6903                                         case ArgInIReg:
6904                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
6905                                                 break;
6906                                         case ArgInFloatSSEReg:
6907                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6908                                                 break;
6909                                         case ArgInDoubleSSEReg:
6910                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6911                                                 break;
6912                                         case ArgNone:
6913                                                 break;
6914                                         default:
6915                                                 g_assert_not_reached ();
6916                                         }
6917                                 }
6918                                 break;
6919                         case ArgValuetypeAddrInIReg:
6920                                 if (ainfo->pair_storage [0] == ArgInIReg)
6921                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
6922                                 break;
6923                         case ArgValuetypeAddrOnStack:
6924                                 break;
6925                         case ArgGSharedVtInReg:
6926                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
6927                                 break;
6928                         default:
6929                                 break;
6930                         }
6931                 } else {
6932                         /* Argument allocated to (non-volatile) register */
6933                         switch (ainfo->storage) {
6934                         case ArgInIReg:
6935                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
6936                                 break;
6937                         case ArgOnStack:
6938                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
6939                                 break;
6940                         default:
6941                                 g_assert_not_reached ();
6942                         }
6943
6944                         if (ins == cfg->args [0]) {
6945                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6946                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
6947                         }
6948                 }
6949         }
6950
6951         if (cfg->method->save_lmf)
6952                 args_clobbered = TRUE;
6953
6954         if (trace) {
6955                 args_clobbered = TRUE;
6956                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6957         }
6958
6959         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6960                 args_clobbered = TRUE;
6961
6962         /*
6963          * Optimize the common case of the first bblock making a call with the same
6964          * arguments as the method. This works because the arguments are still in their
6965          * original argument registers.
6966          * FIXME: Generalize this
6967          */
6968         if (!args_clobbered) {
6969                 MonoBasicBlock *first_bb = cfg->bb_entry;
6970                 MonoInst *next;
6971                 int filter = FILTER_IL_SEQ_POINT;
6972
6973                 next = mono_bb_first_inst (first_bb, filter);
6974                 if (!next && first_bb->next_bb) {
6975                         first_bb = first_bb->next_bb;
6976                         next = mono_bb_first_inst (first_bb, filter);
6977                 }
6978
6979                 if (first_bb->in_count > 1)
6980                         next = NULL;
6981
6982                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
6983                         ArgInfo *ainfo = cinfo->args + i;
6984                         gboolean match = FALSE;
6985
6986                         ins = cfg->args [i];
6987                         if (ins->opcode != OP_REGVAR) {
6988                                 switch (ainfo->storage) {
6989                                 case ArgInIReg: {
6990                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
6991                                                 if (next->dreg == ainfo->reg) {
6992                                                         NULLIFY_INS (next);
6993                                                         match = TRUE;
6994                                                 } else {
6995                                                         next->opcode = OP_MOVE;
6996                                                         next->sreg1 = ainfo->reg;
6997                                                         /* Only continue if the instruction doesn't change argument regs */
6998                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
6999                                                                 match = TRUE;
7000                                                 }
7001                                         }
7002                                         break;
7003                                 }
7004                                 default:
7005                                         break;
7006                                 }
7007                         } else {
7008                                 /* Argument allocated to (non-volatile) register */
7009                                 switch (ainfo->storage) {
7010                                 case ArgInIReg:
7011                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7012                                                 NULLIFY_INS (next);
7013                                                 match = TRUE;
7014                                         }
7015                                         break;
7016                                 default:
7017                                         break;
7018                                 }
7019                         }
7020
7021                         if (match) {
7022                                 next = mono_inst_next (next, filter);
7023                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7024                                 if (!next)
7025                                         break;
7026                         }
7027                 }
7028         }
7029
7030         if (cfg->gen_sdb_seq_points) {
7031                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7032
7033                 /* Initialize seq_point_info_var */
7034                 if (cfg->compile_aot) {
7035                         /* Initialize the variable from a GOT slot */
7036                         /* Same as OP_AOTCONST */
7037                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7038                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7039                         g_assert (info_var->opcode == OP_REGOFFSET);
7040                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7041                 }
7042
7043                 if (cfg->compile_aot) {
7044                         /* Initialize ss_tramp_var */
7045                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7046                         g_assert (ins->opcode == OP_REGOFFSET);
7047
7048                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7049                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7050                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7051                 } else {
7052                         /* Initialize ss_tramp_var */
7053                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7054                         g_assert (ins->opcode == OP_REGOFFSET);
7055
7056                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7057                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7058
7059                         /* Initialize bp_tramp_var */
7060                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7061                         g_assert (ins->opcode == OP_REGOFFSET);
7062
7063                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7064                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7065                 }
7066         }
7067
7068         cfg->code_len = code - cfg->native_code;
7069
7070         g_assert (cfg->code_len < cfg->code_size);
7071
7072         return code;
7073 }
7074
7075 void
7076 mono_arch_emit_epilog (MonoCompile *cfg)
7077 {
7078         MonoMethod *method = cfg->method;
7079         int quad, i;
7080         guint8 *code;
7081         int max_epilog_size;
7082         CallInfo *cinfo;
7083         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7084         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7085
7086         max_epilog_size = get_max_epilog_size (cfg);
7087
7088         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7089                 cfg->code_size *= 2;
7090                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7091                 cfg->stat_code_reallocs++;
7092         }
7093         code = cfg->native_code + cfg->code_len;
7094
7095         cfg->has_unwind_info_for_epilog = TRUE;
7096
7097         /* Mark the start of the epilog */
7098         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7099
7100         /* Save the uwind state which is needed by the out-of-line code */
7101         mono_emit_unwind_op_remember_state (cfg, code);
7102
7103         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7104                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7105
7106         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7107
7108         if (method->save_lmf) {
7109                 /* check if we need to restore protection of the stack after a stack overflow */
7110                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
7111                         guint8 *patch;
7112                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
7113                         /* we load the value in a separate instruction: this mechanism may be
7114                          * used later as a safer way to do thread interruption
7115                          */
7116                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7117                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7118                         patch = code;
7119                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7120                         /* note that the call trampoline will preserve eax/edx */
7121                         x86_call_reg (code, X86_ECX);
7122                         x86_patch (patch, code);
7123                 } else {
7124                         /* FIXME: maybe save the jit tls in the prolog */
7125                 }
7126                 if (cfg->used_int_regs & (1 << AMD64_RBP)) {
7127                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7128                 }
7129         }
7130
7131         /* Restore callee saved regs */
7132         for (i = 0; i < AMD64_NREG; ++i) {
7133                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7134                         /* Restore only used_int_regs, not arch.saved_iregs */
7135 #if defined(MONO_SUPPORT_TASKLETS)
7136                         int restore_reg=1;
7137 #else
7138                         int restore_reg=(cfg->used_int_regs & (1 << i));
7139 #endif
7140                         if (restore_reg) {
7141                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7142                                 mono_emit_unwind_op_same_value (cfg, code, i);
7143                                 async_exc_point (code);
7144                         }
7145                         save_area_offset += 8;
7146                 }
7147         }
7148
7149         /* Load returned vtypes into registers if needed */
7150         cinfo = (CallInfo *)cfg->arch.cinfo;
7151         if (cinfo->ret.storage == ArgValuetypeInReg) {
7152                 ArgInfo *ainfo = &cinfo->ret;
7153                 MonoInst *inst = cfg->ret;
7154
7155                 for (quad = 0; quad < 2; quad ++) {
7156                         switch (ainfo->pair_storage [quad]) {
7157                         case ArgInIReg:
7158                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7159                                 break;
7160                         case ArgInFloatSSEReg:
7161                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7162                                 break;
7163                         case ArgInDoubleSSEReg:
7164                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7165                                 break;
7166                         case ArgNone:
7167                                 break;
7168                         default:
7169                                 g_assert_not_reached ();
7170                         }
7171                 }
7172         }
7173
7174         if (cfg->arch.omit_fp) {
7175                 if (cfg->arch.stack_alloc_size) {
7176                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7177                 }
7178         } else {
7179 #ifdef TARGET_WIN32
7180                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
7181                 amd64_pop_reg (code, AMD64_RBP);
7182                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7183 #else
7184                 amd64_leave (code);
7185                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7186 #endif
7187         }
7188         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7189         async_exc_point (code);
7190         amd64_ret (code);
7191
7192         /* Restore the unwind state to be the same as before the epilog */
7193         mono_emit_unwind_op_restore_state (cfg, code);
7194
7195         cfg->code_len = code - cfg->native_code;
7196
7197         g_assert (cfg->code_len < cfg->code_size);
7198 }
7199
7200 void
7201 mono_arch_emit_exceptions (MonoCompile *cfg)
7202 {
7203         MonoJumpInfo *patch_info;
7204         int nthrows, i;
7205         guint8 *code;
7206         MonoClass *exc_classes [16];
7207         guint8 *exc_throw_start [16], *exc_throw_end [16];
7208         guint32 code_size = 0;
7209
7210         /* Compute needed space */
7211         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7212                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7213                         code_size += 40;
7214                 if (patch_info->type == MONO_PATCH_INFO_R8)
7215                         code_size += 8 + 15; /* sizeof (double) + alignment */
7216                 if (patch_info->type == MONO_PATCH_INFO_R4)
7217                         code_size += 4 + 15; /* sizeof (float) + alignment */
7218                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7219                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7220         }
7221
7222         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7223                 cfg->code_size *= 2;
7224                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7225                 cfg->stat_code_reallocs++;
7226         }
7227
7228         code = cfg->native_code + cfg->code_len;
7229
7230         /* add code to raise exceptions */
7231         nthrows = 0;
7232         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7233                 switch (patch_info->type) {
7234                 case MONO_PATCH_INFO_EXC: {
7235                         MonoClass *exc_class;
7236                         guint8 *buf, *buf2;
7237                         guint32 throw_ip;
7238
7239                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7240
7241                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7242                         throw_ip = patch_info->ip.i;
7243
7244                         //x86_breakpoint (code);
7245                         /* Find a throw sequence for the same exception class */
7246                         for (i = 0; i < nthrows; ++i)
7247                                 if (exc_classes [i] == exc_class)
7248                                         break;
7249                         if (i < nthrows) {
7250                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7251                                 x86_jump_code (code, exc_throw_start [i]);
7252                                 patch_info->type = MONO_PATCH_INFO_NONE;
7253                         }
7254                         else {
7255                                 buf = code;
7256                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7257                                 buf2 = code;
7258
7259                                 if (nthrows < 16) {
7260                                         exc_classes [nthrows] = exc_class;
7261                                         exc_throw_start [nthrows] = code;
7262                                 }
7263                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7264
7265                                 patch_info->type = MONO_PATCH_INFO_NONE;
7266
7267                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7268
7269                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7270                                 while (buf < buf2)
7271                                         x86_nop (buf);
7272
7273                                 if (nthrows < 16) {
7274                                         exc_throw_end [nthrows] = code;
7275                                         nthrows ++;
7276                                 }
7277                         }
7278                         break;
7279                 }
7280                 default:
7281                         /* do nothing */
7282                         break;
7283                 }
7284                 g_assert(code < cfg->native_code + cfg->code_size);
7285         }
7286
7287         /* Handle relocations with RIP relative addressing */
7288         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7289                 gboolean remove = FALSE;
7290                 guint8 *orig_code = code;
7291
7292                 switch (patch_info->type) {
7293                 case MONO_PATCH_INFO_R8:
7294                 case MONO_PATCH_INFO_R4: {
7295                         guint8 *pos, *patch_pos;
7296                         guint32 target_pos;
7297
7298                         /* The SSE opcodes require a 16 byte alignment */
7299                         code = (guint8*)ALIGN_TO (code, 16);
7300
7301                         pos = cfg->native_code + patch_info->ip.i;
7302                         if (IS_REX (pos [1])) {
7303                                 patch_pos = pos + 5;
7304                                 target_pos = code - pos - 9;
7305                         }
7306                         else {
7307                                 patch_pos = pos + 4;
7308                                 target_pos = code - pos - 8;
7309                         }
7310
7311                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7312                                 *(double*)code = *(double*)patch_info->data.target;
7313                                 code += sizeof (double);
7314                         } else {
7315                                 *(float*)code = *(float*)patch_info->data.target;
7316                                 code += sizeof (float);
7317                         }
7318
7319                         *(guint32*)(patch_pos) = target_pos;
7320
7321                         remove = TRUE;
7322                         break;
7323                 }
7324                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7325                         guint8 *pos;
7326
7327                         if (cfg->compile_aot)
7328                                 continue;
7329
7330                         /*loading is faster against aligned addresses.*/
7331                         code = (guint8*)ALIGN_TO (code, 8);
7332                         memset (orig_code, 0, code - orig_code);
7333
7334                         pos = cfg->native_code + patch_info->ip.i;
7335
7336                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7337                         if (IS_REX (pos [1]))
7338                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7339                         else
7340                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7341
7342                         *(gpointer*)code = (gpointer)patch_info->data.target;
7343                         code += sizeof (gpointer);
7344
7345                         remove = TRUE;
7346                         break;
7347                 }
7348                 default:
7349                         break;
7350                 }
7351
7352                 if (remove) {
7353                         if (patch_info == cfg->patch_info)
7354                                 cfg->patch_info = patch_info->next;
7355                         else {
7356                                 MonoJumpInfo *tmp;
7357
7358                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7359                                         ;
7360                                 tmp->next = patch_info->next;
7361                         }
7362                 }
7363                 g_assert (code < cfg->native_code + cfg->code_size);
7364         }
7365
7366         cfg->code_len = code - cfg->native_code;
7367
7368         g_assert (cfg->code_len < cfg->code_size);
7369
7370 }
7371
7372 #endif /* DISABLE_JIT */
7373
7374 void*
7375 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7376 {
7377         guchar *code = (guchar *)p;
7378         MonoMethodSignature *sig;
7379         MonoInst *inst;
7380         int i, n, stack_area = 0;
7381
7382         /* Keep this in sync with mono_arch_get_argument_info */
7383
7384         if (enable_arguments) {
7385                 /* Allocate a new area on the stack and save arguments there */
7386                 sig = mono_method_signature (cfg->method);
7387
7388                 n = sig->param_count + sig->hasthis;
7389
7390                 stack_area = ALIGN_TO (n * 8, 16);
7391
7392                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7393
7394                 for (i = 0; i < n; ++i) {
7395                         inst = cfg->args [i];
7396
7397                         if (inst->opcode == OP_REGVAR)
7398                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7399                         else {
7400                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7401                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7402                         }
7403                 }
7404         }
7405
7406         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7407         amd64_set_reg_template (code, AMD64_ARG_REG1);
7408         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7409         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7410
7411         if (enable_arguments)
7412                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7413
7414         return code;
7415 }
7416
7417 enum {
7418         SAVE_NONE,
7419         SAVE_STRUCT,
7420         SAVE_EAX,
7421         SAVE_EAX_EDX,
7422         SAVE_XMM
7423 };
7424
7425 void*
7426 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7427 {
7428         guchar *code = (guchar *)p;
7429         int save_mode = SAVE_NONE;
7430         MonoMethod *method = cfg->method;
7431         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7432         int i;
7433
7434         switch (ret_type->type) {
7435         case MONO_TYPE_VOID:
7436                 /* special case string .ctor icall */
7437                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7438                         save_mode = SAVE_EAX;
7439                 else
7440                         save_mode = SAVE_NONE;
7441                 break;
7442         case MONO_TYPE_I8:
7443         case MONO_TYPE_U8:
7444                 save_mode = SAVE_EAX;
7445                 break;
7446         case MONO_TYPE_R4:
7447         case MONO_TYPE_R8:
7448                 save_mode = SAVE_XMM;
7449                 break;
7450         case MONO_TYPE_GENERICINST:
7451                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7452                         save_mode = SAVE_EAX;
7453                         break;
7454                 }
7455                 /* Fall through */
7456         case MONO_TYPE_VALUETYPE:
7457                 save_mode = SAVE_STRUCT;
7458                 break;
7459         default:
7460                 save_mode = SAVE_EAX;
7461                 break;
7462         }
7463
7464         /* Save the result and copy it into the proper argument register */
7465         switch (save_mode) {
7466         case SAVE_EAX:
7467                 amd64_push_reg (code, AMD64_RAX);
7468                 /* Align stack */
7469                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7470                 if (enable_arguments)
7471                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7472                 break;
7473         case SAVE_STRUCT:
7474                 /* FIXME: */
7475                 if (enable_arguments)
7476                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7477                 break;
7478         case SAVE_XMM:
7479                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7480                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7481                 /* Align stack */
7482                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7483                 /*
7484                  * The result is already in the proper argument register so no copying
7485                  * needed.
7486                  */
7487                 break;
7488         case SAVE_NONE:
7489                 break;
7490         default:
7491                 g_assert_not_reached ();
7492         }
7493
7494         /* Set %al since this is a varargs call */
7495         if (save_mode == SAVE_XMM)
7496                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7497         else
7498                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7499
7500         if (preserve_argument_registers) {
7501                 for (i = 0; i < PARAM_REGS; ++i)
7502                         amd64_push_reg (code, param_regs [i]);
7503         }
7504
7505         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7506         amd64_set_reg_template (code, AMD64_ARG_REG1);
7507         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7508
7509         if (preserve_argument_registers) {
7510                 for (i = PARAM_REGS - 1; i >= 0; --i)
7511                         amd64_pop_reg (code, param_regs [i]);
7512         }
7513
7514         /* Restore result */
7515         switch (save_mode) {
7516         case SAVE_EAX:
7517                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7518                 amd64_pop_reg (code, AMD64_RAX);
7519                 break;
7520         case SAVE_STRUCT:
7521                 /* FIXME: */
7522                 break;
7523         case SAVE_XMM:
7524                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7525                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7526                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7527                 break;
7528         case SAVE_NONE:
7529                 break;
7530         default:
7531                 g_assert_not_reached ();
7532         }
7533
7534         return code;
7535 }
7536
7537 void
7538 mono_arch_flush_icache (guint8 *code, gint size)
7539 {
7540         /* Not needed */
7541 }
7542
7543 void
7544 mono_arch_flush_register_windows (void)
7545 {
7546 }
7547
7548 gboolean
7549 mono_arch_is_inst_imm (gint64 imm)
7550 {
7551         return amd64_use_imm32 (imm);
7552 }
7553
7554 /*
7555  * Determine whenever the trap whose info is in SIGINFO is caused by
7556  * integer overflow.
7557  */
7558 gboolean
7559 mono_arch_is_int_overflow (void *sigctx, void *info)
7560 {
7561         MonoContext ctx;
7562         guint8* rip;
7563         int reg;
7564         gint64 value;
7565
7566         mono_sigctx_to_monoctx (sigctx, &ctx);
7567
7568         rip = (guint8*)ctx.gregs [AMD64_RIP];
7569
7570         if (IS_REX (rip [0])) {
7571                 reg = amd64_rex_b (rip [0]);
7572                 rip ++;
7573         }
7574         else
7575                 reg = 0;
7576
7577         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7578                 /* idiv REG */
7579                 reg += x86_modrm_rm (rip [1]);
7580
7581                 value = ctx.gregs [reg];
7582
7583                 if (value == -1)
7584                         return TRUE;
7585         }
7586
7587         return FALSE;
7588 }
7589
7590 guint32
7591 mono_arch_get_patch_offset (guint8 *code)
7592 {
7593         return 3;
7594 }
7595
7596 /**
7597  * \return TRUE if no sw breakpoint was present.
7598  *
7599  * Copy \p size bytes from \p code - \p offset to the buffer \p buf. If the debugger inserted software
7600  * breakpoints in the original code, they are removed in the copy.
7601  */
7602 gboolean
7603 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7604 {
7605         /*
7606          * If method_start is non-NULL we need to perform bound checks, since we access memory
7607          * at code - offset we could go before the start of the method and end up in a different
7608          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7609          * instead.
7610          */
7611         if (!method_start || code - offset >= method_start) {
7612                 memcpy (buf, code - offset, size);
7613         } else {
7614                 int diff = code - method_start;
7615                 memset (buf, 0, size);
7616                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7617         }
7618         return TRUE;
7619 }
7620
7621 int
7622 mono_arch_get_this_arg_reg (guint8 *code)
7623 {
7624         return AMD64_ARG_REG1;
7625 }
7626
7627 gpointer
7628 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7629 {
7630         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7631 }
7632
7633 #define MAX_ARCH_DELEGATE_PARAMS 10
7634
7635 static gpointer
7636 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7637 {
7638         guint8 *code, *start;
7639         GSList *unwind_ops = NULL;
7640         int i;
7641
7642         unwind_ops = mono_arch_get_cie_program ();
7643
7644         if (has_target) {
7645                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7646
7647                 /* Replace the this argument with the target */
7648                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7649                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7650                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7651
7652                 g_assert ((code - start) < 64);
7653                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7654         } else {
7655                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7656
7657                 if (param_count == 0) {
7658                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7659                 } else {
7660                         /* We have to shift the arguments left */
7661                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7662                         for (i = 0; i < param_count; ++i) {
7663 #ifdef TARGET_WIN32
7664                                 if (i < 3)
7665                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7666                                 else
7667                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7668 #else
7669                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7670 #endif
7671                         }
7672
7673                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7674                 }
7675                 g_assert ((code - start) < 64);
7676                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7677         }
7678
7679         mono_arch_flush_icache (start, code - start);
7680
7681         if (has_target) {
7682                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7683         } else {
7684                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7685                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7686                 g_free (name);
7687         }
7688
7689         if (mono_jit_map_is_enabled ()) {
7690                 char *buff;
7691                 if (has_target)
7692                         buff = (char*)"delegate_invoke_has_target";
7693                 else
7694                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7695                 mono_emit_jit_tramp (start, code - start, buff);
7696                 if (!has_target)
7697                         g_free (buff);
7698         }
7699         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7700
7701         return start;
7702 }
7703
7704 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7705
7706 static gpointer
7707 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7708 {
7709         guint8 *code, *start;
7710         int size = 20;
7711         char *tramp_name;
7712         GSList *unwind_ops;
7713
7714         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7715                 return NULL;
7716
7717         start = code = (guint8 *)mono_global_codeman_reserve (size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7718
7719         unwind_ops = mono_arch_get_cie_program ();
7720
7721         /* Replace the this argument with the target */
7722         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7723         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7724
7725         if (load_imt_reg) {
7726                 /* Load the IMT reg */
7727                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7728         }
7729
7730         /* Load the vtable */
7731         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7732         amd64_jump_membase (code, AMD64_RAX, offset);
7733         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7734
7735         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7736         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7737         g_free (tramp_name);
7738
7739         return start;
7740 }
7741
7742 /*
7743  * mono_arch_get_delegate_invoke_impls:
7744  *
7745  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7746  * trampolines.
7747  */
7748 GSList*
7749 mono_arch_get_delegate_invoke_impls (void)
7750 {
7751         GSList *res = NULL;
7752         MonoTrampInfo *info;
7753         int i;
7754
7755         get_delegate_invoke_impl (&info, TRUE, 0);
7756         res = g_slist_prepend (res, info);
7757
7758         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7759                 get_delegate_invoke_impl (&info, FALSE, i);
7760                 res = g_slist_prepend (res, info);
7761         }
7762
7763         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7764                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7765                 res = g_slist_prepend (res, info);
7766         }
7767
7768         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7769                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7770                 res = g_slist_prepend (res, info);
7771                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7772                 res = g_slist_prepend (res, info);
7773         }
7774
7775         return res;
7776 }
7777
7778 gpointer
7779 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7780 {
7781         guint8 *code, *start;
7782         int i;
7783
7784         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7785                 return NULL;
7786
7787         /* FIXME: Support more cases */
7788         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7789                 return NULL;
7790
7791         if (has_target) {
7792                 static guint8* cached = NULL;
7793
7794                 if (cached)
7795                         return cached;
7796
7797                 if (mono_aot_only) {
7798                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7799                 } else {
7800                         MonoTrampInfo *info;
7801                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7802                         mono_tramp_info_register (info, NULL);
7803                 }
7804
7805                 mono_memory_barrier ();
7806
7807                 cached = start;
7808         } else {
7809                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7810                 for (i = 0; i < sig->param_count; ++i)
7811                         if (!mono_is_regsize_var (sig->params [i]))
7812                                 return NULL;
7813                 if (sig->param_count > 4)
7814                         return NULL;
7815
7816                 code = cache [sig->param_count];
7817                 if (code)
7818                         return code;
7819
7820                 if (mono_aot_only) {
7821                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7822                         start = (guint8 *)mono_aot_get_trampoline (name);
7823                         g_free (name);
7824                 } else {
7825                         MonoTrampInfo *info;
7826                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7827                         mono_tramp_info_register (info, NULL);
7828                 }
7829
7830                 mono_memory_barrier ();
7831
7832                 cache [sig->param_count] = start;
7833         }
7834
7835         return start;
7836 }
7837
7838 gpointer
7839 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7840 {
7841         MonoTrampInfo *info;
7842         gpointer code;
7843
7844         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7845         if (code)
7846                 mono_tramp_info_register (info, NULL);
7847         return code;
7848 }
7849
7850 void
7851 mono_arch_finish_init (void)
7852 {
7853 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7854         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7855 #endif
7856 }
7857
7858 void
7859 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7860 {
7861 }
7862
7863 #define CMP_SIZE (6 + 1)
7864 #define CMP_REG_REG_SIZE (4 + 1)
7865 #define BR_SMALL_SIZE 2
7866 #define BR_LARGE_SIZE 6
7867 #define MOV_REG_IMM_SIZE 10
7868 #define MOV_REG_IMM_32BIT_SIZE 6
7869 #define JUMP_REG_SIZE (2 + 1)
7870
7871 static int
7872 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7873 {
7874         int i, distance = 0;
7875         for (i = start; i < target; ++i)
7876                 distance += imt_entries [i]->chunk_size;
7877         return distance;
7878 }
7879
7880 /*
7881  * LOCKING: called with the domain lock held
7882  */
7883 gpointer
7884 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7885         gpointer fail_tramp)
7886 {
7887         int i;
7888         int size = 0;
7889         guint8 *code, *start;
7890         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7891         GSList *unwind_ops;
7892
7893         for (i = 0; i < count; ++i) {
7894                 MonoIMTCheckItem *item = imt_entries [i];
7895                 if (item->is_equals) {
7896                         if (item->check_target_idx) {
7897                                 if (!item->compare_done) {
7898                                         if (amd64_use_imm32 ((gint64)item->key))
7899                                                 item->chunk_size += CMP_SIZE;
7900                                         else
7901                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7902                                 }
7903                                 if (item->has_target_code) {
7904                                         item->chunk_size += MOV_REG_IMM_SIZE;
7905                                 } else {
7906                                         if (vtable_is_32bit)
7907                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7908                                         else
7909                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7910                                 }
7911                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
7912                         } else {
7913                                 if (fail_tramp) {
7914                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
7915                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
7916                                 } else {
7917                                         if (vtable_is_32bit)
7918                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7919                                         else
7920                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7921                                         item->chunk_size += JUMP_REG_SIZE;
7922                                         /* with assert below:
7923                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
7924                                          */
7925                                 }
7926                         }
7927                 } else {
7928                         if (amd64_use_imm32 ((gint64)item->key))
7929                                 item->chunk_size += CMP_SIZE;
7930                         else
7931                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7932                         item->chunk_size += BR_LARGE_SIZE;
7933                         imt_entries [item->check_target_idx]->compare_done = TRUE;
7934                 }
7935                 size += item->chunk_size;
7936         }
7937         if (fail_tramp)
7938                 code = (guint8 *)mono_method_alloc_generic_virtual_trampoline (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7939         else
7940                 code = (guint8 *)mono_domain_code_reserve (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7941         start = code;
7942
7943         unwind_ops = mono_arch_get_cie_program ();
7944
7945         for (i = 0; i < count; ++i) {
7946                 MonoIMTCheckItem *item = imt_entries [i];
7947                 item->code_target = code;
7948                 if (item->is_equals) {
7949                         gboolean fail_case = !item->check_target_idx && fail_tramp;
7950
7951                         if (item->check_target_idx || fail_case) {
7952                                 if (!item->compare_done || fail_case) {
7953                                         if (amd64_use_imm32 ((gint64)item->key))
7954                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7955                                         else {
7956                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
7957                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7958                                         }
7959                                 }
7960                                 item->jmp_code = code;
7961                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7962                                 if (item->has_target_code) {
7963                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
7964                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7965                                 } else {
7966                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7967                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7968                                 }
7969
7970                                 if (fail_case) {
7971                                         amd64_patch (item->jmp_code, code);
7972                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
7973                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7974                                         item->jmp_code = NULL;
7975                                 }
7976                         } else {
7977                                 /* enable the commented code to assert on wrong method */
7978 #if 0
7979                                 if (amd64_is_imm32 (item->key))
7980                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7981                                 else {
7982                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
7983                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7984                                 }
7985                                 item->jmp_code = code;
7986                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7987                                 /* See the comment below about R10 */
7988                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7989                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7990                                 amd64_patch (item->jmp_code, code);
7991                                 amd64_breakpoint (code);
7992                                 item->jmp_code = NULL;
7993 #else
7994                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
7995                                    needs to be preserved.  R10 needs
7996                                    to be preserved for calls which
7997                                    require a runtime generic context,
7998                                    but interface calls don't. */
7999                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8000                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8001 #endif
8002                         }
8003                 } else {
8004                         if (amd64_use_imm32 ((gint64)item->key))
8005                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8006                         else {
8007                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8008                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8009                         }
8010                         item->jmp_code = code;
8011                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8012                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8013                         else
8014                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8015                 }
8016                 g_assert (code - item->code_target <= item->chunk_size);
8017         }
8018         /* patch the branches to get to the target items */
8019         for (i = 0; i < count; ++i) {
8020                 MonoIMTCheckItem *item = imt_entries [i];
8021                 if (item->jmp_code) {
8022                         if (item->check_target_idx) {
8023                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8024                         }
8025                 }
8026         }
8027
8028         if (!fail_tramp)
8029                 mono_stats.imt_trampolines_size += code - start;
8030         g_assert (code - start <= size);
8031         g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
8032
8033         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
8034
8035         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8036
8037         return start;
8038 }
8039
8040 MonoMethod*
8041 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8042 {
8043         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8044 }
8045
8046 MonoVTable*
8047 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8048 {
8049         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8050 }
8051
8052 GSList*
8053 mono_arch_get_cie_program (void)
8054 {
8055         GSList *l = NULL;
8056
8057         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8058         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8059
8060         return l;
8061 }
8062
8063 #ifndef DISABLE_JIT
8064
8065 MonoInst*
8066 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8067 {
8068         MonoInst *ins = NULL;
8069         int opcode = 0;
8070
8071         if (cmethod->klass == mono_defaults.math_class) {
8072                 if (strcmp (cmethod->name, "Sin") == 0) {
8073                         opcode = OP_SIN;
8074                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8075                         opcode = OP_COS;
8076                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8077                         opcode = OP_SQRT;
8078                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8079                         opcode = OP_ABS;
8080                 }
8081
8082                 if (opcode && fsig->param_count == 1) {
8083                         MONO_INST_NEW (cfg, ins, opcode);
8084                         ins->type = STACK_R8;
8085                         ins->dreg = mono_alloc_freg (cfg);
8086                         ins->sreg1 = args [0]->dreg;
8087                         MONO_ADD_INS (cfg->cbb, ins);
8088                 }
8089
8090                 opcode = 0;
8091                 if (cfg->opt & MONO_OPT_CMOV) {
8092                         if (strcmp (cmethod->name, "Min") == 0) {
8093                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8094                                         opcode = OP_IMIN;
8095                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8096                                         opcode = OP_IMIN_UN;
8097                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8098                                         opcode = OP_LMIN;
8099                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8100                                         opcode = OP_LMIN_UN;
8101                         } else if (strcmp (cmethod->name, "Max") == 0) {
8102                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8103                                         opcode = OP_IMAX;
8104                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8105                                         opcode = OP_IMAX_UN;
8106                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8107                                         opcode = OP_LMAX;
8108                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8109                                         opcode = OP_LMAX_UN;
8110                         }
8111                 }
8112
8113                 if (opcode && fsig->param_count == 2) {
8114                         MONO_INST_NEW (cfg, ins, opcode);
8115                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8116                         ins->dreg = mono_alloc_ireg (cfg);
8117                         ins->sreg1 = args [0]->dreg;
8118                         ins->sreg2 = args [1]->dreg;
8119                         MONO_ADD_INS (cfg->cbb, ins);
8120                 }
8121
8122 #if 0
8123                 /* OP_FREM is not IEEE compatible */
8124                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8125                         MONO_INST_NEW (cfg, ins, OP_FREM);
8126                         ins->inst_i0 = args [0];
8127                         ins->inst_i1 = args [1];
8128                 }
8129 #endif
8130         }
8131
8132         return ins;
8133 }
8134 #endif
8135
8136 gboolean
8137 mono_arch_print_tree (MonoInst *tree, int arity)
8138 {
8139         return 0;
8140 }
8141
8142 mgreg_t
8143 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8144 {
8145         return ctx->gregs [reg];
8146 }
8147
8148 void
8149 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8150 {
8151         ctx->gregs [reg] = val;
8152 }
8153
8154 gpointer
8155 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
8156 {
8157         gpointer *sp, old_value;
8158         char *bp;
8159
8160         /*Load the spvar*/
8161         bp = (char *)MONO_CONTEXT_GET_BP (ctx);
8162         sp = (gpointer *)*(gpointer*)(bp + clause->exvar_offset);
8163
8164         old_value = *sp;
8165         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
8166                 return old_value;
8167
8168         *sp = new_value;
8169
8170         return old_value;
8171 }
8172
8173 /*
8174  * mono_arch_emit_load_aotconst:
8175  *
8176  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8177  * TARGET from the mscorlib GOT in full-aot code.
8178  * On AMD64, the result is placed into R11.
8179  */
8180 guint8*
8181 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8182 {
8183         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8184         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8185
8186         return code;
8187 }
8188
8189 /*
8190  * mono_arch_get_trampolines:
8191  *
8192  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8193  * for AOT.
8194  */
8195 GSList *
8196 mono_arch_get_trampolines (gboolean aot)
8197 {
8198         return mono_amd64_get_exception_trampolines (aot);
8199 }
8200
8201 /* Soft Debug support */
8202 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8203
8204 /*
8205  * mono_arch_set_breakpoint:
8206  *
8207  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8208  * The location should contain code emitted by OP_SEQ_POINT.
8209  */
8210 void
8211 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8212 {
8213         guint8 *code = ip;
8214
8215         if (ji->from_aot) {
8216                 guint32 native_offset = ip - (guint8*)ji->code_start;
8217                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8218
8219                 g_assert (info->bp_addrs [native_offset] == 0);
8220                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8221         } else {
8222                 /* ip points to a mov r11, 0 */
8223                 g_assert (code [0] == 0x41);
8224                 g_assert (code [1] == 0xbb);
8225                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8226         }
8227 }
8228
8229 /*
8230  * mono_arch_clear_breakpoint:
8231  *
8232  *   Clear the breakpoint at IP.
8233  */
8234 void
8235 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8236 {
8237         guint8 *code = ip;
8238
8239         if (ji->from_aot) {
8240                 guint32 native_offset = ip - (guint8*)ji->code_start;
8241                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8242
8243                 info->bp_addrs [native_offset] = NULL;
8244         } else {
8245                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8246         }
8247 }
8248
8249 gboolean
8250 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8251 {
8252         /* We use soft breakpoints on amd64 */
8253         return FALSE;
8254 }
8255
8256 /*
8257  * mono_arch_skip_breakpoint:
8258  *
8259  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8260  * we resume, the instruction is not executed again.
8261  */
8262 void
8263 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8264 {
8265         g_assert_not_reached ();
8266 }
8267
8268 /*
8269  * mono_arch_start_single_stepping:
8270  *
8271  *   Start single stepping.
8272  */
8273 void
8274 mono_arch_start_single_stepping (void)
8275 {
8276         ss_trampoline = mini_get_single_step_trampoline ();
8277 }
8278
8279 /*
8280  * mono_arch_stop_single_stepping:
8281  *
8282  *   Stop single stepping.
8283  */
8284 void
8285 mono_arch_stop_single_stepping (void)
8286 {
8287         ss_trampoline = NULL;
8288 }
8289
8290 /*
8291  * mono_arch_is_single_step_event:
8292  *
8293  *   Return whenever the machine state in SIGCTX corresponds to a single
8294  * step event.
8295  */
8296 gboolean
8297 mono_arch_is_single_step_event (void *info, void *sigctx)
8298 {
8299         /* We use soft breakpoints on amd64 */
8300         return FALSE;
8301 }
8302
8303 /*
8304  * mono_arch_skip_single_step:
8305  *
8306  *   Modify CTX so the ip is placed after the single step trigger instruction,
8307  * we resume, the instruction is not executed again.
8308  */
8309 void
8310 mono_arch_skip_single_step (MonoContext *ctx)
8311 {
8312         g_assert_not_reached ();
8313 }
8314
8315 /*
8316  * mono_arch_create_seq_point_info:
8317  *
8318  *   Return a pointer to a data structure which is used by the sequence
8319  * point implementation in AOTed code.
8320  */
8321 gpointer
8322 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8323 {
8324         SeqPointInfo *info;
8325         MonoJitInfo *ji;
8326
8327         // FIXME: Add a free function
8328
8329         mono_domain_lock (domain);
8330         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8331                                                                 code);
8332         mono_domain_unlock (domain);
8333
8334         if (!info) {
8335                 ji = mono_jit_info_table_find (domain, (char*)code);
8336                 g_assert (ji);
8337
8338                 // FIXME: Optimize the size
8339                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8340
8341                 info->ss_tramp_addr = &ss_trampoline;
8342
8343                 mono_domain_lock (domain);
8344                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8345                                                          code, info);
8346                 mono_domain_unlock (domain);
8347         }
8348
8349         return info;
8350 }
8351
8352 void
8353 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8354 {
8355         ext->lmf.previous_lmf = prev_lmf;
8356         /* Mark that this is a MonoLMFExt */
8357         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8358         ext->lmf.rsp = (gssize)ext;
8359 }
8360
8361 #endif
8362
8363 gboolean
8364 mono_arch_opcode_supported (int opcode)
8365 {
8366         switch (opcode) {
8367         case OP_ATOMIC_ADD_I4:
8368         case OP_ATOMIC_ADD_I8:
8369         case OP_ATOMIC_EXCHANGE_I4:
8370         case OP_ATOMIC_EXCHANGE_I8:
8371         case OP_ATOMIC_CAS_I4:
8372         case OP_ATOMIC_CAS_I8:
8373         case OP_ATOMIC_LOAD_I1:
8374         case OP_ATOMIC_LOAD_I2:
8375         case OP_ATOMIC_LOAD_I4:
8376         case OP_ATOMIC_LOAD_I8:
8377         case OP_ATOMIC_LOAD_U1:
8378         case OP_ATOMIC_LOAD_U2:
8379         case OP_ATOMIC_LOAD_U4:
8380         case OP_ATOMIC_LOAD_U8:
8381         case OP_ATOMIC_LOAD_R4:
8382         case OP_ATOMIC_LOAD_R8:
8383         case OP_ATOMIC_STORE_I1:
8384         case OP_ATOMIC_STORE_I2:
8385         case OP_ATOMIC_STORE_I4:
8386         case OP_ATOMIC_STORE_I8:
8387         case OP_ATOMIC_STORE_U1:
8388         case OP_ATOMIC_STORE_U2:
8389         case OP_ATOMIC_STORE_U4:
8390         case OP_ATOMIC_STORE_U8:
8391         case OP_ATOMIC_STORE_R4:
8392         case OP_ATOMIC_STORE_R8:
8393                 return TRUE;
8394         default:
8395                 return FALSE;
8396         }
8397 }
8398
8399 CallInfo*
8400 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8401 {
8402         return get_call_info (mp, sig);
8403 }